Timing Analyzer report for SAR
Fri Jun 28 10:43:26 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'control'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'clock_divider:inst4|counter[0]'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Hold: 'clock_divider:inst4|counter[0]'
 17. Slow 1200mV 85C Model Hold: 'control'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'control'
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Setup: 'clock_divider:inst4|counter[0]'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clock_divider:inst4|counter[0]'
 30. Slow 1200mV 0C Model Hold: 'control'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'control'
 38. Fast 1200mV 0C Model Setup: 'clk'
 39. Fast 1200mV 0C Model Setup: 'clock_divider:inst4|counter[0]'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Hold: 'clock_divider:inst4|counter[0]'
 42. Fast 1200mV 0C Model Hold: 'control'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; SAR                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.27        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   9.5%      ;
;     Processor 3            ;   8.9%      ;
;     Processor 4            ;   8.5%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; clk                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                            ;
; clock_divider:inst4|counter[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:inst4|counter[0] } ;
; control                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control }                        ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                            ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 204.29 MHz ; 204.29 MHz      ; clk                            ;                                                               ;
; 262.05 MHz ; 262.05 MHz      ; clock_divider:inst4|counter[0] ;                                                               ;
; 355.11 MHz ; 250.0 MHz       ; control                        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                     ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; control                        ; -5.857 ; -45.430       ;
; clk                            ; -3.895 ; -508.044      ;
; clock_divider:inst4|counter[0] ; -2.816 ; -54.868       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                     ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; clk                            ; 0.358 ; 0.000         ;
; clock_divider:inst4|counter[0] ; 0.382 ; 0.000         ;
; control                        ; 0.757 ; 0.000         ;
+--------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.000 ; -202.576      ;
; control                        ; -3.000 ; -11.000       ;
; clock_divider:inst4|counter[0] ; -1.000 ; -28.000       ;
+--------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control'                                                                                                                ;
+--------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node               ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+
; -5.857 ; sar:inst|a[0]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.999     ; 5.343      ;
; -5.833 ; sar:inst|b[0]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.999     ; 5.319      ;
; -5.753 ; sar:inst|a[1]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.011     ; 5.227      ;
; -5.746 ; sar:inst|a[1]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.011     ; 5.220      ;
; -5.728 ; sar:inst|a[1]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.011     ; 5.202      ;
; -5.722 ; sar:inst|a[1]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.011     ; 5.196      ;
; -5.656 ; sar:inst|a[1]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.000     ; 5.141      ;
; -5.644 ; sar:inst|a[1]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.011     ; 5.118      ;
; -5.573 ; sar:inst|a[1]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.011     ; 5.047      ;
; -5.561 ; sar:inst|b[2]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 5.036      ;
; -5.560 ; sar:inst|a[0]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 5.035      ;
; -5.559 ; sar:inst|a[2]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 5.034      ;
; -5.546 ; sar:inst|b[2]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 5.021      ;
; -5.545 ; sar:inst|a[0]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 5.020      ;
; -5.544 ; sar:inst|a[2]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 5.019      ;
; -5.536 ; sar:inst|b[0]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 5.011      ;
; -5.523 ; sar:inst|b[1]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.998      ;
; -5.521 ; sar:inst|a[0]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.996      ;
; -5.521 ; sar:inst|b[0]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.996      ;
; -5.516 ; sar:inst|b[1]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.991      ;
; -5.504 ; sar:inst|b[2]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.979      ;
; -5.503 ; sar:inst|a[0]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.978      ;
; -5.502 ; sar:inst|a[2]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.977      ;
; -5.498 ; sar:inst|b[1]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.973      ;
; -5.497 ; sar:inst|b[0]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.972      ;
; -5.492 ; sar:inst|b[1]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.967      ;
; -5.491 ; sar:inst|b[2]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.966      ;
; -5.490 ; sar:inst|a[0]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.965      ;
; -5.489 ; sar:inst|a[2]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.964      ;
; -5.479 ; sar:inst|b[0]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.954      ;
; -5.466 ; sar:inst|b[0]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.941      ;
; -5.426 ; sar:inst|b[1]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.999     ; 4.912      ;
; -5.420 ; sar:inst|a[4]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.895      ;
; -5.414 ; sar:inst|b[1]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.889      ;
; -5.407 ; sar:inst|a[0]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.999     ; 4.893      ;
; -5.391 ; sar:inst|a[3]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.866      ;
; -5.385 ; sar:inst|a[3]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.860      ;
; -5.383 ; sar:inst|b[0]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.999     ; 4.869      ;
; -5.378 ; sar:inst|a[4]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.853      ;
; -5.365 ; sar:inst|a[4]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.840      ;
; -5.343 ; sar:inst|b[1]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.818      ;
; -5.342 ; sar:inst|b[2]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.817      ;
; -5.341 ; sar:inst|a[0]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.816      ;
; -5.340 ; sar:inst|a[2]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.815      ;
; -5.317 ; sar:inst|b[0]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.792      ;
; -5.307 ; sar:inst|a[3]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.782      ;
; -5.298 ; sar:inst|a[6]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.773      ;
; -5.286 ; sar:inst|b[4]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.761      ;
; -5.279 ; sar:inst|b[6]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.754      ;
; -5.244 ; sar:inst|b[3]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.719      ;
; -5.244 ; sar:inst|b[4]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.719      ;
; -5.238 ; sar:inst|b[3]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.713      ;
; -5.236 ; sar:inst|a[3]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.711      ;
; -5.231 ; sar:inst|b[4]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.706      ;
; -5.205 ; sar:inst|a[1]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.000     ; 4.690      ;
; -5.164 ; sar:inst|b[3]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.639      ;
; -5.141 ; sar:inst|a[5]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.616      ;
; -5.123 ; sar:inst|b[5]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.598      ;
; -5.090 ; sar:inst|b[2]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.565      ;
; -5.089 ; sar:inst|b[3]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.564      ;
; -5.088 ; sar:inst|a[2]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.563      ;
; -5.074 ; sar:inst|a[5]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.549      ;
; -5.050 ; sar:inst|b[5]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.525      ;
; -5.026 ; sar:inst|b[2]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.999     ; 4.512      ;
; -5.024 ; sar:inst|a[2]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.999     ; 4.510      ;
; -5.020 ; sar:inst|a[3]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.495      ;
; -4.970 ; sar:inst|b[1]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.999     ; 4.456      ;
; -4.900 ; sar:inst|b[7]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.375      ;
; -4.873 ; sar:inst|b[3]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.348      ;
; -4.870 ; sar:inst|a[6]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.345      ;
; -4.851 ; sar:inst|b[6]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.326      ;
; -4.765 ; sar:inst|a[4]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.240      ;
; -4.758 ; sar:inst|a[5]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.233      ;
; -4.740 ; sar:inst|b[5]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.215      ;
; -4.737 ; sar:inst|a[7]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.212      ;
; -4.638 ; sar:inst|b[4]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.113      ;
; -4.601 ; sar:inst|a[4]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.076      ;
; -4.559 ; sar:inst|a[3]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 4.034      ;
; -4.514 ; sar:inst|b[7]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 3.989      ;
; -4.503 ; sar:inst|a[6]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 3.978      ;
; -4.484 ; sar:inst|b[6]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 3.959      ;
; -4.467 ; sar:inst|b[4]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 3.942      ;
; -4.415 ; sar:inst|b[3]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 3.890      ;
; -4.340 ; sar:inst|a[7]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 3.815      ;
; -4.117 ; sar:inst|a[5]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 3.592      ;
; -4.089 ; sar:inst|b[5]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 3.564      ;
; -3.691 ; modulador_delta:inst6|out[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.020     ; 3.156      ;
; -3.680 ; modulador_delta:inst6|out[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.020     ; 3.145      ;
; -3.670 ; modulador_delta:inst6|out[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.020     ; 3.135      ;
; -3.654 ; modulador_delta:inst6|out[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.021     ; 3.118      ;
; -3.574 ; modulador_delta:inst6|out[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.009     ; 3.050      ;
; -3.552 ; modulador_delta:inst6|out[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.021     ; 3.016      ;
; -3.404 ; modulador_delta:inst6|out[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.385     ; 2.504      ;
; -3.384 ; modulador_delta:inst6|out[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.010     ; 2.859      ;
; -0.908 ; control                      ; latch_x8:inst5|out[0] ; control                        ; control     ; 0.500        ; 4.424      ; 5.827      ;
; -0.864 ; control                      ; latch_x8:inst5|out[1] ; control                        ; control     ; 0.500        ; 4.424      ; 5.783      ;
; -0.754 ; control                      ; latch_x8:inst5|out[6] ; control                        ; control     ; 0.500        ; 4.413      ; 5.662      ;
; -0.712 ; control                      ; latch_x8:inst5|out[0] ; control                        ; control     ; 1.000        ; 4.424      ; 6.131      ;
; -0.696 ; control                      ; latch_x8:inst5|out[5] ; control                        ; control     ; 0.500        ; 4.413      ; 5.604      ;
; -0.666 ; control                      ; latch_x8:inst5|out[2] ; control                        ; control     ; 0.500        ; 4.413      ; 5.574      ;
+--------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -3.895 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[16]  ; clk          ; clk         ; 1.000        ; 0.115      ; 5.005      ;
; -3.895 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[10]  ; clk          ; clk         ; 1.000        ; 0.115      ; 5.005      ;
; -3.895 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[11]  ; clk          ; clk         ; 1.000        ; 0.115      ; 5.005      ;
; -3.895 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[12]  ; clk          ; clk         ; 1.000        ; 0.115      ; 5.005      ;
; -3.895 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[13]  ; clk          ; clk         ; 1.000        ; 0.115      ; 5.005      ;
; -3.895 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[14]  ; clk          ; clk         ; 1.000        ; 0.115      ; 5.005      ;
; -3.895 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[15]  ; clk          ; clk         ; 1.000        ; 0.115      ; 5.005      ;
; -3.895 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[17]  ; clk          ; clk         ; 1.000        ; 0.115      ; 5.005      ;
; -3.895 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[18]  ; clk          ; clk         ; 1.000        ; 0.115      ; 5.005      ;
; -3.895 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[19]  ; clk          ; clk         ; 1.000        ; 0.115      ; 5.005      ;
; -3.895 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[20]  ; clk          ; clk         ; 1.000        ; 0.115      ; 5.005      ;
; -3.890 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[16]  ; clk          ; clk         ; 1.000        ; 0.115      ; 5.000      ;
; -3.890 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[10]  ; clk          ; clk         ; 1.000        ; 0.115      ; 5.000      ;
; -3.890 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[11]  ; clk          ; clk         ; 1.000        ; 0.115      ; 5.000      ;
; -3.890 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[12]  ; clk          ; clk         ; 1.000        ; 0.115      ; 5.000      ;
; -3.890 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[13]  ; clk          ; clk         ; 1.000        ; 0.115      ; 5.000      ;
; -3.890 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[14]  ; clk          ; clk         ; 1.000        ; 0.115      ; 5.000      ;
; -3.890 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[15]  ; clk          ; clk         ; 1.000        ; 0.115      ; 5.000      ;
; -3.890 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[17]  ; clk          ; clk         ; 1.000        ; 0.115      ; 5.000      ;
; -3.890 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[18]  ; clk          ; clk         ; 1.000        ; 0.115      ; 5.000      ;
; -3.890 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[19]  ; clk          ; clk         ; 1.000        ; 0.115      ; 5.000      ;
; -3.890 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[20]  ; clk          ; clk         ; 1.000        ; 0.115      ; 5.000      ;
; -3.878 ; clock_divider:inst4|counter[2]                                                   ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; -0.212     ; 4.661      ;
; -3.877 ; clock_divider:inst4|counter[2]                                                   ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; -0.212     ; 4.660      ;
; -3.876 ; clock_divider:inst4|counter[2]                                                   ; latch_sync:inst20|counter[5]    ; clk          ; clk         ; 1.000        ; -0.212     ; 4.659      ;
; -3.814 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[6]   ; clk          ; clk         ; 1.000        ; -0.212     ; 4.597      ;
; -3.814 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[1]   ; clk          ; clk         ; 1.000        ; -0.212     ; 4.597      ;
; -3.814 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[3]   ; clk          ; clk         ; 1.000        ; -0.212     ; 4.597      ;
; -3.814 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[5]   ; clk          ; clk         ; 1.000        ; -0.212     ; 4.597      ;
; -3.814 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[7]   ; clk          ; clk         ; 1.000        ; -0.212     ; 4.597      ;
; -3.814 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[8]   ; clk          ; clk         ; 1.000        ; -0.212     ; 4.597      ;
; -3.814 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[9]   ; clk          ; clk         ; 1.000        ; -0.212     ; 4.597      ;
; -3.800 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[16]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.942      ;
; -3.800 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[10]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.942      ;
; -3.800 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[11]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.942      ;
; -3.800 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[12]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.942      ;
; -3.800 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[13]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.942      ;
; -3.800 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[14]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.942      ;
; -3.800 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[15]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.942      ;
; -3.800 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[17]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.942      ;
; -3.800 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[18]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.942      ;
; -3.800 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[19]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.942      ;
; -3.800 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[20]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.942      ;
; -3.794 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[6]   ; clk          ; clk         ; 1.000        ; -0.212     ; 4.577      ;
; -3.794 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[1]   ; clk          ; clk         ; 1.000        ; -0.212     ; 4.577      ;
; -3.794 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[3]   ; clk          ; clk         ; 1.000        ; -0.212     ; 4.577      ;
; -3.794 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[5]   ; clk          ; clk         ; 1.000        ; -0.212     ; 4.577      ;
; -3.794 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[7]   ; clk          ; clk         ; 1.000        ; -0.212     ; 4.577      ;
; -3.794 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[8]   ; clk          ; clk         ; 1.000        ; -0.212     ; 4.577      ;
; -3.794 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[9]   ; clk          ; clk         ; 1.000        ; -0.212     ; 4.577      ;
; -3.786 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[16]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.928      ;
; -3.786 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[10]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.928      ;
; -3.786 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[11]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.928      ;
; -3.786 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[12]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.928      ;
; -3.786 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[13]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.928      ;
; -3.786 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[14]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.928      ;
; -3.786 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[15]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.928      ;
; -3.786 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[17]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.928      ;
; -3.786 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[18]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.928      ;
; -3.786 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[19]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.928      ;
; -3.786 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[20]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.928      ;
; -3.778 ; clock_divider:inst4|counter[3]                                                   ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; -0.212     ; 4.561      ;
; -3.778 ; clock_divider:inst4|counter[3]                                                   ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; -0.212     ; 4.561      ;
; -3.777 ; clock_divider:inst4|counter[3]                                                   ; latch_sync:inst20|counter[5]    ; clk          ; clk         ; 1.000        ; -0.212     ; 4.560      ;
; -3.770 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[16]  ; clk          ; clk         ; 1.000        ; 0.115      ; 4.880      ;
; -3.770 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[10]  ; clk          ; clk         ; 1.000        ; 0.115      ; 4.880      ;
; -3.770 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[11]  ; clk          ; clk         ; 1.000        ; 0.115      ; 4.880      ;
; -3.770 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[12]  ; clk          ; clk         ; 1.000        ; 0.115      ; 4.880      ;
; -3.770 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[13]  ; clk          ; clk         ; 1.000        ; 0.115      ; 4.880      ;
; -3.770 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[14]  ; clk          ; clk         ; 1.000        ; 0.115      ; 4.880      ;
; -3.770 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[15]  ; clk          ; clk         ; 1.000        ; 0.115      ; 4.880      ;
; -3.770 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[17]  ; clk          ; clk         ; 1.000        ; 0.115      ; 4.880      ;
; -3.770 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[18]  ; clk          ; clk         ; 1.000        ; 0.115      ; 4.880      ;
; -3.770 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[19]  ; clk          ; clk         ; 1.000        ; 0.115      ; 4.880      ;
; -3.770 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[20]  ; clk          ; clk         ; 1.000        ; 0.115      ; 4.880      ;
; -3.767 ; clock_divider:inst4|counter[5]                                                   ; rochi_start:inst22|counter[16]  ; clk          ; clk         ; 1.000        ; 0.115      ; 4.877      ;
; -3.767 ; clock_divider:inst4|counter[5]                                                   ; rochi_start:inst22|counter[10]  ; clk          ; clk         ; 1.000        ; 0.115      ; 4.877      ;
; -3.767 ; clock_divider:inst4|counter[5]                                                   ; rochi_start:inst22|counter[11]  ; clk          ; clk         ; 1.000        ; 0.115      ; 4.877      ;
; -3.767 ; clock_divider:inst4|counter[5]                                                   ; rochi_start:inst22|counter[12]  ; clk          ; clk         ; 1.000        ; 0.115      ; 4.877      ;
; -3.767 ; clock_divider:inst4|counter[5]                                                   ; rochi_start:inst22|counter[13]  ; clk          ; clk         ; 1.000        ; 0.115      ; 4.877      ;
; -3.767 ; clock_divider:inst4|counter[5]                                                   ; rochi_start:inst22|counter[14]  ; clk          ; clk         ; 1.000        ; 0.115      ; 4.877      ;
; -3.767 ; clock_divider:inst4|counter[5]                                                   ; rochi_start:inst22|counter[15]  ; clk          ; clk         ; 1.000        ; 0.115      ; 4.877      ;
; -3.767 ; clock_divider:inst4|counter[5]                                                   ; rochi_start:inst22|counter[17]  ; clk          ; clk         ; 1.000        ; 0.115      ; 4.877      ;
; -3.767 ; clock_divider:inst4|counter[5]                                                   ; rochi_start:inst22|counter[18]  ; clk          ; clk         ; 1.000        ; 0.115      ; 4.877      ;
; -3.767 ; clock_divider:inst4|counter[5]                                                   ; rochi_start:inst22|counter[19]  ; clk          ; clk         ; 1.000        ; 0.115      ; 4.877      ;
; -3.767 ; clock_divider:inst4|counter[5]                                                   ; rochi_start:inst22|counter[20]  ; clk          ; clk         ; 1.000        ; 0.115      ; 4.877      ;
; -3.758 ; clock_divider:inst4|counter[25]                                                  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.194     ; 4.559      ;
; -3.753 ; clock_divider:inst4|counter[4]                                                   ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; -0.212     ; 4.536      ;
; -3.752 ; clock_divider:inst4|counter[4]                                                   ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; -0.212     ; 4.535      ;
; -3.751 ; clock_divider:inst4|counter[4]                                                   ; latch_sync:inst20|counter[5]    ; clk          ; clk         ; 1.000        ; -0.212     ; 4.534      ;
; -3.732 ; latch_sync:inst20|counter[14]                                                    ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; -0.429     ; 4.298      ;
; -3.731 ; latch_sync:inst20|counter[14]                                                    ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; -0.429     ; 4.297      ;
; -3.730 ; latch_sync:inst20|counter[14]                                                    ; latch_sync:inst20|counter[5]    ; clk          ; clk         ; 1.000        ; -0.429     ; 4.296      ;
; -3.721 ; latch_sync:inst20|counter[15]                                                    ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; -0.429     ; 4.287      ;
; -3.720 ; latch_sync:inst20|counter[15]                                                    ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; -0.429     ; 4.286      ;
; -3.719 ; latch_sync:inst20|counter[15]                                                    ; latch_sync:inst20|counter[5]    ; clk          ; clk         ; 1.000        ; -0.429     ; 4.285      ;
; -3.717 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; rochi_start:inst22|counter[16]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.859      ;
; -3.717 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; rochi_start:inst22|counter[10]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.859      ;
; -3.717 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; rochi_start:inst22|counter[11]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.859      ;
; -3.717 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; rochi_start:inst22|counter[12]  ; clk          ; clk         ; 1.000        ; 0.147      ; 4.859      ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:inst4|counter[0]'                                                                                     ;
+--------+---------------+---------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.816 ; sar:inst|a[1] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.064     ; 3.747      ;
; -2.804 ; sar:inst|a[1] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.736      ;
; -2.767 ; sar:inst|a[1] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.699      ;
; -2.675 ; sar:inst|a[1] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.607      ;
; -2.673 ; sar:inst|a[1] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.064     ; 3.604      ;
; -2.672 ; sar:inst|a[1] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.064     ; 3.603      ;
; -2.670 ; sar:inst|a[1] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.602      ;
; -2.654 ; sar:inst|b[2] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.587      ;
; -2.653 ; sar:inst|a[0] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.586      ;
; -2.652 ; sar:inst|a[2] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.585      ;
; -2.629 ; sar:inst|b[0] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.562      ;
; -2.625 ; sar:inst|b[2] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.558      ;
; -2.624 ; sar:inst|a[0] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.557      ;
; -2.623 ; sar:inst|a[2] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.556      ;
; -2.600 ; sar:inst|b[0] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.533      ;
; -2.586 ; sar:inst|b[1] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.518      ;
; -2.585 ; sar:inst|b[2] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.517      ;
; -2.584 ; sar:inst|a[0] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.516      ;
; -2.583 ; sar:inst|a[2] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.515      ;
; -2.574 ; sar:inst|b[1] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.507      ;
; -2.564 ; sar:inst|a[1] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.496      ;
; -2.560 ; sar:inst|b[0] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.492      ;
; -2.553 ; sar:inst|a[1] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.064     ; 3.484      ;
; -2.551 ; sar:inst|a[1] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.064     ; 3.482      ;
; -2.537 ; sar:inst|b[1] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.470      ;
; -2.528 ; sar:inst|a[4] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.461      ;
; -2.502 ; sar:inst|b[2] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.434      ;
; -2.501 ; sar:inst|a[0] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.433      ;
; -2.500 ; sar:inst|a[2] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.432      ;
; -2.499 ; sar:inst|a[4] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.432      ;
; -2.496 ; sar:inst|b[2] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.428      ;
; -2.495 ; sar:inst|a[0] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.427      ;
; -2.494 ; sar:inst|a[2] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.426      ;
; -2.479 ; sar:inst|a[3] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.411      ;
; -2.477 ; sar:inst|b[0] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.409      ;
; -2.471 ; sar:inst|b[0] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.403      ;
; -2.467 ; sar:inst|a[3] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.400      ;
; -2.448 ; sar:inst|a[6] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.381      ;
; -2.445 ; sar:inst|b[1] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.378      ;
; -2.444 ; sar:inst|b[2] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.377      ;
; -2.443 ; sar:inst|b[1] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.375      ;
; -2.443 ; sar:inst|a[0] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.376      ;
; -2.442 ; sar:inst|b[1] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.374      ;
; -2.442 ; sar:inst|a[2] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.375      ;
; -2.440 ; sar:inst|b[1] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.373      ;
; -2.439 ; sar:inst|a[1] ; sar:inst|a[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.371      ;
; -2.439 ; sar:inst|a[1] ; sar:inst|b[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.371      ;
; -2.439 ; sar:inst|b[2] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.372      ;
; -2.438 ; sar:inst|a[0] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.371      ;
; -2.437 ; sar:inst|a[2] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.370      ;
; -2.430 ; sar:inst|a[3] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.363      ;
; -2.429 ; sar:inst|b[6] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.362      ;
; -2.419 ; sar:inst|a[6] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.352      ;
; -2.419 ; sar:inst|b[0] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.352      ;
; -2.414 ; sar:inst|b[0] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.347      ;
; -2.408 ; sar:inst|a[0] ; sar:inst|a[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.341      ;
; -2.400 ; sar:inst|b[6] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.333      ;
; -2.394 ; sar:inst|b[4] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.327      ;
; -2.384 ; sar:inst|b[0] ; sar:inst|a[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.317      ;
; -2.376 ; sar:inst|a[4] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.308      ;
; -2.376 ; sar:inst|b[2] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.308      ;
; -2.375 ; sar:inst|a[0] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.307      ;
; -2.374 ; sar:inst|a[2] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.306      ;
; -2.370 ; sar:inst|a[4] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.302      ;
; -2.369 ; sar:inst|b[2] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.301      ;
; -2.368 ; sar:inst|a[0] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.300      ;
; -2.367 ; sar:inst|a[2] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.299      ;
; -2.365 ; sar:inst|b[4] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.298      ;
; -2.351 ; sar:inst|b[0] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.283      ;
; -2.344 ; sar:inst|b[0] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.276      ;
; -2.338 ; sar:inst|a[3] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.271      ;
; -2.336 ; sar:inst|a[3] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.268      ;
; -2.335 ; sar:inst|a[3] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.267      ;
; -2.334 ; sar:inst|b[1] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.267      ;
; -2.333 ; sar:inst|a[3] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.266      ;
; -2.333 ; sar:inst|b[2] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.266      ;
; -2.332 ; sar:inst|b[3] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.264      ;
; -2.332 ; sar:inst|a[0] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.265      ;
; -2.331 ; sar:inst|a[2] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.264      ;
; -2.323 ; sar:inst|b[1] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.255      ;
; -2.321 ; sar:inst|b[1] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.253      ;
; -2.320 ; sar:inst|b[3] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.253      ;
; -2.318 ; sar:inst|a[4] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.251      ;
; -2.313 ; sar:inst|a[4] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.246      ;
; -2.309 ; sar:inst|a[0] ; sar:inst|a[0] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.241      ;
; -2.309 ; sar:inst|a[0] ; sar:inst|b[0] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.241      ;
; -2.308 ; sar:inst|b[0] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.241      ;
; -2.285 ; sar:inst|b[3] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.218      ;
; -2.285 ; sar:inst|b[0] ; sar:inst|a[0] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.217      ;
; -2.285 ; sar:inst|b[0] ; sar:inst|b[0] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.217      ;
; -2.242 ; sar:inst|b[4] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.174      ;
; -2.236 ; sar:inst|b[4] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.168      ;
; -2.227 ; sar:inst|a[3] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.160      ;
; -2.224 ; sar:inst|a[5] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.157      ;
; -2.209 ; sar:inst|b[1] ; sar:inst|a[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.142      ;
; -2.209 ; sar:inst|b[1] ; sar:inst|b[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.142      ;
; -2.207 ; sar:inst|a[1] ; sar:inst|a[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.139      ;
; -2.207 ; sar:inst|a[0] ; sar:inst|a[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.140      ;
; -2.207 ; sar:inst|a[0] ; sar:inst|b[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.140      ;
; -2.205 ; sar:inst|b[5] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.062     ; 3.138      ;
+--------+---------------+---------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                       ;
+-------+------------------------------------+------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.358 ; latch_sync:inst20|counter[2]       ; latch_sync:inst20|counter[2]       ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; latch_sync:inst20|counter[5]       ; latch_sync:inst20|counter[5]       ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; latch_sync:inst20|counter[6]       ; latch_sync:inst20|counter[6]       ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; latch_sync:inst20|flag             ; latch_sync:inst20|flag             ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.364 ; rochi_start:inst22|counter[20]     ; rochi_start:inst22|counter[20]     ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.597      ;
; 0.376 ; clock_divider16:inst11|counter[40] ; clock_divider16:inst11|counter[40] ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.609      ;
; 0.390 ; divide78:inst1|cnt[24]             ; divide78:inst1|cnt[24]             ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.609      ;
; 0.506 ; rochi_start:inst22|counter[1]      ; rochi_start:inst22|counter[2]      ; clk                            ; clk         ; 0.000        ; 0.402      ; 1.065      ;
; 0.510 ; rochi_start:inst22|counter[9]      ; rochi_start:inst22|counter[10]     ; clk                            ; clk         ; 0.000        ; 0.403      ; 1.070      ;
; 0.514 ; rochi_start:inst22|counter[3]      ; rochi_start:inst22|counter[4]      ; clk                            ; clk         ; 0.000        ; 0.402      ; 1.073      ;
; 0.542 ; rochi_start:inst22|counter[13]     ; rochi_start:inst22|counter[13]     ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.775      ;
; 0.542 ; clock_divider16:inst11|counter[31] ; clock_divider16:inst11|counter[31] ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.775      ;
; 0.543 ; clock_divider16:inst11|counter[33] ; clock_divider16:inst11|counter[33] ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.776      ;
; 0.543 ; clock_divider16:inst11|counter[29] ; clock_divider16:inst11|counter[29] ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.776      ;
; 0.544 ; rochi_start:inst22|counter[16]     ; rochi_start:inst22|counter[16]     ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.777      ;
; 0.544 ; rochi_start:inst22|counter[15]     ; rochi_start:inst22|counter[15]     ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.777      ;
; 0.544 ; rochi_start:inst22|counter[11]     ; rochi_start:inst22|counter[11]     ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.777      ;
; 0.544 ; clock_divider16:inst11|counter[39] ; clock_divider16:inst11|counter[39] ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.777      ;
; 0.544 ; clock_divider16:inst11|counter[28] ; clock_divider16:inst11|counter[28] ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.777      ;
; 0.544 ; rochi_start:inst22|counter[10]     ; rochi_start:inst22|counter[10]     ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.777      ;
; 0.545 ; clock_divider16:inst11|counter[34] ; clock_divider16:inst11|counter[34] ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.778      ;
; 0.546 ; rochi_start:inst22|counter[12]     ; rochi_start:inst22|counter[12]     ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.779      ;
; 0.546 ; clock_divider16:inst11|counter[30] ; clock_divider16:inst11|counter[30] ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.779      ;
; 0.547 ; rochi_start:inst22|counter[17]     ; rochi_start:inst22|counter[17]     ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.780      ;
; 0.547 ; rochi_start:inst22|counter[14]     ; rochi_start:inst22|counter[14]     ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.780      ;
; 0.547 ; clock_divider16:inst11|counter[35] ; clock_divider16:inst11|counter[35] ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.780      ;
; 0.547 ; clock_divider16:inst11|counter[37] ; clock_divider16:inst11|counter[37] ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.780      ;
; 0.547 ; clock_divider16:inst11|counter[32] ; clock_divider16:inst11|counter[32] ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.780      ;
; 0.548 ; rochi_start:inst22|counter[18]     ; rochi_start:inst22|counter[18]     ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.781      ;
; 0.548 ; clock_divider16:inst11|counter[36] ; clock_divider16:inst11|counter[36] ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.781      ;
; 0.550 ; clock_divider:inst4|counter[0]     ; clock_divider:inst4|counter[2]     ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.275      ; 3.211      ;
; 0.553 ; clock_divider16:inst11|counter[27] ; clock_divider16:inst11|counter[27] ; clk                            ; clk         ; 0.000        ; 0.077      ; 0.787      ;
; 0.553 ; clock_divider16:inst11|counter[25] ; clock_divider16:inst11|counter[25] ; clk                            ; clk         ; 0.000        ; 0.077      ; 0.787      ;
; 0.553 ; clock_divider16:inst11|counter[9]  ; clock_divider16:inst11|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.786      ;
; 0.553 ; clock_divider16:inst11|counter[11] ; clock_divider16:inst11|counter[11] ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.786      ;
; 0.553 ; clock_divider16:inst11|counter[15] ; clock_divider16:inst11|counter[15] ; clk                            ; clk         ; 0.000        ; 0.077      ; 0.787      ;
; 0.554 ; divide78:inst1|cnt[1]              ; divide78:inst1|cnt[1]              ; clk                            ; clk         ; 0.000        ; 0.077      ; 0.788      ;
; 0.554 ; clock_divider16:inst11|counter[23] ; clock_divider16:inst11|counter[23] ; clk                            ; clk         ; 0.000        ; 0.077      ; 0.788      ;
; 0.554 ; clock_divider16:inst11|counter[7]  ; clock_divider16:inst11|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.787      ;
; 0.555 ; clock_divider16:inst11|counter[1]  ; clock_divider16:inst11|counter[1]  ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.788      ;
; 0.555 ; clock_divider16:inst11|counter[18] ; clock_divider16:inst11|counter[18] ; clk                            ; clk         ; 0.000        ; 0.077      ; 0.789      ;
; 0.556 ; divide78:inst1|cnt[7]              ; divide78:inst1|cnt[7]              ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.775      ;
; 0.556 ; divide78:inst1|cnt[9]              ; divide78:inst1|cnt[9]              ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.775      ;
; 0.556 ; divide78:inst1|cnt[11]             ; divide78:inst1|cnt[11]             ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.775      ;
; 0.556 ; divide78:inst1|cnt[15]             ; divide78:inst1|cnt[15]             ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.775      ;
; 0.556 ; clock_divider16:inst11|counter[21] ; clock_divider16:inst11|counter[21] ; clk                            ; clk         ; 0.000        ; 0.077      ; 0.790      ;
; 0.557 ; divide78:inst1|cnt[17]             ; divide78:inst1|cnt[17]             ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.776      ;
; 0.557 ; clock_divider16:inst11|counter[26] ; clock_divider16:inst11|counter[26] ; clk                            ; clk         ; 0.000        ; 0.077      ; 0.791      ;
; 0.557 ; clock_divider16:inst11|counter[5]  ; clock_divider16:inst11|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.790      ;
; 0.557 ; clock_divider16:inst11|counter[10] ; clock_divider16:inst11|counter[10] ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.790      ;
; 0.557 ; clock_divider16:inst11|counter[19] ; clock_divider16:inst11|counter[19] ; clk                            ; clk         ; 0.000        ; 0.077      ; 0.791      ;
; 0.558 ; clock_divider16:inst11|counter[24] ; clock_divider16:inst11|counter[24] ; clk                            ; clk         ; 0.000        ; 0.077      ; 0.792      ;
; 0.558 ; clock_divider16:inst11|counter[8]  ; clock_divider16:inst11|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.791      ;
; 0.558 ; clock_divider16:inst11|counter[16] ; clock_divider16:inst11|counter[16] ; clk                            ; clk         ; 0.000        ; 0.077      ; 0.792      ;
; 0.559 ; rochi_start:inst22|counter[19]     ; rochi_start:inst22|counter[19]     ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.792      ;
; 0.559 ; clock_divider16:inst11|counter[22] ; clock_divider16:inst11|counter[22] ; clk                            ; clk         ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; clock_divider16:inst11|counter[20] ; clock_divider16:inst11|counter[20] ; clk                            ; clk         ; 0.000        ; 0.077      ; 0.793      ;
; 0.559 ; clock_divider16:inst11|counter[6]  ; clock_divider16:inst11|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.792      ;
; 0.560 ; divide78:inst1|cnt[8]              ; divide78:inst1|cnt[8]              ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; divide78:inst1|cnt[10]             ; divide78:inst1|cnt[10]             ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; rochi_start:inst22|counter[2]      ; rochi_start:inst22|counter[2]      ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.793      ;
; 0.561 ; divide78:inst1|cnt[19]             ; divide78:inst1|cnt[19]             ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.780      ;
; 0.561 ; divide78:inst1|cnt[21]             ; divide78:inst1|cnt[21]             ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.780      ;
; 0.561 ; clock_divider16:inst11|counter[38] ; clock_divider16:inst11|counter[38] ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.794      ;
; 0.562 ; divide78:inst1|cnt[20]             ; divide78:inst1|cnt[20]             ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.781      ;
; 0.570 ; divide78:inst1|cnt[2]              ; divide78:inst1|cnt[2]              ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; divide78:inst1|cnt[13]             ; divide78:inst1|cnt[13]             ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; divide78:inst1|cnt[23]             ; divide78:inst1|cnt[23]             ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; divide78:inst1|cnt[5]              ; divide78:inst1|cnt[5]              ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; divide78:inst1|cnt[12]             ; divide78:inst1|cnt[12]             ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; divide78:inst1|cnt[3]              ; divide78:inst1|cnt[3]              ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; rochi_start:inst22|counter[1]      ; rochi_start:inst22|counter[1]      ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; divide78:inst1|cnt[14]             ; divide78:inst1|cnt[14]             ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; clock_divider16:inst11|counter[13] ; clock_divider16:inst11|counter[13] ; clk                            ; clk         ; 0.000        ; 0.077      ; 0.807      ;
; 0.573 ; clock_divider16:inst11|counter[17] ; clock_divider16:inst11|counter[17] ; clk                            ; clk         ; 0.000        ; 0.077      ; 0.807      ;
; 0.574 ; divide78:inst1|cnt[4]              ; divide78:inst1|cnt[4]              ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; divide78:inst1|cnt[6]              ; divide78:inst1|cnt[6]              ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; rochi_start:inst22|counter[0]      ; rochi_start:inst22|counter[0]      ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.807      ;
; 0.575 ; clock_divider16:inst11|counter[2]  ; clock_divider16:inst11|counter[2]  ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.808      ;
; 0.575 ; clock_divider16:inst11|counter[12] ; clock_divider16:inst11|counter[12] ; clk                            ; clk         ; 0.000        ; 0.077      ; 0.809      ;
; 0.576 ; rochi_start:inst22|counter[7]      ; rochi_start:inst22|counter[7]      ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.795      ;
; 0.576 ; rochi_start:inst22|counter[9]      ; rochi_start:inst22|counter[9]      ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.795      ;
; 0.576 ; clock_divider16:inst11|counter[3]  ; clock_divider16:inst11|counter[3]  ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.809      ;
; 0.576 ; clock_divider16:inst11|counter[14] ; clock_divider16:inst11|counter[14] ; clk                            ; clk         ; 0.000        ; 0.077      ; 0.810      ;
; 0.577 ; rochi_start:inst22|counter[5]      ; rochi_start:inst22|counter[5]      ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.796      ;
; 0.578 ; divide78:inst1|cnt[0]              ; divide78:inst1|cnt[0]              ; clk                            ; clk         ; 0.000        ; 0.077      ; 0.812      ;
; 0.578 ; clock_divider16:inst11|counter[0]  ; clock_divider16:inst11|counter[0]  ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.811      ;
; 0.578 ; clock_divider16:inst11|counter[4]  ; clock_divider16:inst11|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.076      ; 0.811      ;
; 0.580 ; rochi_start:inst22|counter[6]      ; rochi_start:inst22|counter[6]      ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.799      ;
; 0.580 ; rochi_start:inst22|counter[3]      ; rochi_start:inst22|counter[3]      ; clk                            ; clk         ; 0.000        ; 0.062      ; 0.799      ;
; 0.593 ; clock_divider:inst4|counter[2]     ; clock_divider:inst4|counter[2]     ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.788      ;
; 0.593 ; clock_divider:inst4|counter[15]    ; clock_divider:inst4|counter[15]    ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.788      ;
; 0.594 ; clock_divider:inst4|counter[4]     ; clock_divider:inst4|counter[4]     ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.789      ;
; 0.594 ; clock_divider:inst4|counter[10]    ; clock_divider:inst4|counter[10]    ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.789      ;
; 0.594 ; clock_divider:inst4|counter[17]    ; clock_divider:inst4|counter[17]    ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.789      ;
; 0.594 ; clock_divider:inst4|counter[18]    ; clock_divider:inst4|counter[18]    ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.789      ;
; 0.594 ; clock_divider:inst4|counter[21]    ; clock_divider:inst4|counter[21]    ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.789      ;
; 0.594 ; clock_divider:inst4|counter[28]    ; clock_divider:inst4|counter[28]    ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.789      ;
; 0.595 ; clock_divider:inst4|counter[11]    ; clock_divider:inst4|counter[11]    ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.790      ;
; 0.595 ; clock_divider:inst4|counter[20]    ; clock_divider:inst4|counter[20]    ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.790      ;
+-------+------------------------------------+------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:inst4|counter[0]'                                                                                                                   ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.382 ; sar:inst|step[2]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; sar:inst|step[1]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; sar:inst|step[3]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.577      ;
; 0.385 ; sar:inst|step[0]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.580      ;
; 0.549 ; sar:inst|step[1]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.044      ; 0.750      ;
; 0.552 ; sar:inst|step[1]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.044      ; 0.753      ;
; 0.556 ; sar:inst|step[3]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.044      ; 0.757      ;
; 0.561 ; sar:inst|step[3]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.044      ; 0.762      ;
; 0.595 ; sar:inst|step[2]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.044      ; 0.796      ;
; 0.603 ; sar:inst|step[0]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.044      ; 0.804      ;
; 0.617 ; sar:inst|step[0]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.044      ; 0.818      ;
; 0.618 ; sar:inst|step[2]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.044      ; 0.819      ;
; 0.618 ; sar:inst|step[3]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.044      ; 0.819      ;
; 0.632 ; sar:inst|step[1]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.044      ; 0.833      ;
; 0.653 ; sar:inst|step[0]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.044      ; 0.854      ;
; 0.901 ; modulador_delta:inst6|out[7] ; modulador_delta:inst6|out[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.121      ;
; 0.974 ; modulador_delta:inst6|out[5] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.428      ; 1.559      ;
; 0.991 ; sar:inst|a[7]                ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.210      ;
; 0.996 ; sar:inst|a[1]                ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.215      ;
; 0.996 ; sar:inst|a[7]                ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.215      ;
; 1.023 ; sar:inst|a[2]                ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.242      ;
; 1.025 ; sar:inst|a[6]                ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.244      ;
; 1.026 ; sar:inst|a[6]                ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.245      ;
; 1.027 ; sar:inst|a[2]                ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.246      ;
; 1.055 ; modulador_delta:inst6|out[3] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.428      ; 1.640      ;
; 1.057 ; sar:inst|step[1]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.172      ;
; 1.057 ; sar:inst|step[1]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.172      ;
; 1.061 ; sar:inst|step[1]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.176      ;
; 1.062 ; sar:inst|step[1]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.177      ;
; 1.063 ; sar:inst|step[1]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.178      ;
; 1.064 ; sar:inst|step[1]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.179      ;
; 1.069 ; modulador_delta:inst6|out[6] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.078      ; 1.304      ;
; 1.081 ; modulador_delta:inst6|out[2] ; modulador_delta:inst6|out[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.301      ;
; 1.087 ; sar:inst|step[3]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.202      ;
; 1.087 ; sar:inst|step[3]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.202      ;
; 1.091 ; sar:inst|step[3]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.206      ;
; 1.092 ; sar:inst|step[3]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.207      ;
; 1.093 ; sar:inst|step[3]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.208      ;
; 1.094 ; sar:inst|step[3]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.209      ;
; 1.102 ; modulador_delta:inst6|out[4] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.427      ; 1.686      ;
; 1.127 ; modulador_delta:inst6|out[3] ; modulador_delta:inst6|out[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.347      ;
; 1.129 ; sar:inst|a[3]                ; sar:inst|b[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.349      ;
; 1.132 ; sar:inst|a[3]                ; sar:inst|a[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.352      ;
; 1.133 ; sar:inst|step[1]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.248      ;
; 1.134 ; sar:inst|step[1]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.249      ;
; 1.152 ; modulador_delta:inst6|out[2] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.428      ; 1.737      ;
; 1.160 ; modulador_delta:inst6|out[5] ; modulador_delta:inst6|out[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.380      ;
; 1.163 ; sar:inst|step[3]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.278      ;
; 1.164 ; sar:inst|step[3]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.279      ;
; 1.165 ; sar:inst|step[1]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.959      ; 2.281      ;
; 1.166 ; sar:inst|step[2]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.281      ;
; 1.166 ; sar:inst|step[2]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.281      ;
; 1.168 ; sar:inst|step[0]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.283      ;
; 1.168 ; sar:inst|step[0]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.283      ;
; 1.170 ; sar:inst|step[2]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.285      ;
; 1.170 ; modulador_delta:inst6|out[1] ; modulador_delta:inst6|out[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.390      ;
; 1.171 ; sar:inst|step[2]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.286      ;
; 1.172 ; sar:inst|step[2]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.287      ;
; 1.172 ; sar:inst|step[0]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.287      ;
; 1.173 ; sar:inst|step[2]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.288      ;
; 1.173 ; sar:inst|step[0]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.288      ;
; 1.174 ; sar:inst|step[0]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.289      ;
; 1.175 ; sar:inst|step[0]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.290      ;
; 1.190 ; sar:inst|a[5]                ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.410      ;
; 1.193 ; sar:inst|a[5]                ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.413      ;
; 1.198 ; sar:inst|step[1]             ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.313      ;
; 1.198 ; sar:inst|step[1]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.313      ;
; 1.198 ; sar:inst|step[1]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.313      ;
; 1.199 ; sar:inst|step[3]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.959      ; 2.315      ;
; 1.227 ; modulador_delta:inst6|out[1] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.427      ; 1.811      ;
; 1.232 ; sar:inst|step[3]             ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.347      ;
; 1.232 ; sar:inst|step[3]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.347      ;
; 1.232 ; sar:inst|step[3]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.347      ;
; 1.241 ; modulador_delta:inst6|out[0] ; modulador_delta:inst6|out[0] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.461      ;
; 1.242 ; sar:inst|step[2]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.357      ;
; 1.243 ; sar:inst|step[2]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.358      ;
; 1.244 ; sar:inst|step[0]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.359      ;
; 1.245 ; sar:inst|step[0]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.360      ;
; 1.248 ; sar:inst|a[1]                ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.468      ;
; 1.249 ; sar:inst|a[4]                ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.468      ;
; 1.253 ; sar:inst|step[2]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.959      ; 2.369      ;
; 1.264 ; sar:inst|step[0]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.959      ; 2.380      ;
; 1.276 ; sar:inst|a[1]                ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.495      ;
; 1.279 ; modulador_delta:inst6|out[4] ; modulador_delta:inst6|out[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.499      ;
; 1.280 ; sar:inst|a[1]                ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.499      ;
; 1.283 ; modulador_delta:inst6|out[0] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.428      ; 1.868      ;
; 1.286 ; sar:inst|step[2]             ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.401      ;
; 1.286 ; sar:inst|step[2]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.401      ;
; 1.286 ; sar:inst|step[2]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.401      ;
; 1.296 ; sar:inst|a[3]                ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.516      ;
; 1.297 ; sar:inst|step[0]             ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.412      ;
; 1.297 ; sar:inst|step[0]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.412      ;
; 1.297 ; sar:inst|step[0]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.958      ; 2.412      ;
; 1.311 ; sar:inst|a[0]                ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.531      ;
; 1.320 ; sar:inst|a[0]                ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.540      ;
; 1.324 ; sar:inst|a[0]                ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.544      ;
; 1.329 ; sar:inst|a[2]                ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.062      ; 1.548      ;
; 1.336 ; sar:inst|a[5]                ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.556      ;
; 1.337 ; sar:inst|a[5]                ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.557      ;
; 1.343 ; modulador_delta:inst6|out[5] ; modulador_delta:inst6|out[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.064      ; 1.564      ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control'                                                                                                                ;
+-------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node               ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.757 ; control                      ; latch_x8:inst5|out[4] ; control                        ; control     ; 0.000        ; 4.593      ; 5.507      ;
; 0.772 ; control                      ; latch_x8:inst5|out[3] ; control                        ; control     ; 0.000        ; 4.593      ; 5.522      ;
; 0.775 ; control                      ; latch_x8:inst5|out[2] ; control                        ; control     ; 0.000        ; 4.593      ; 5.525      ;
; 0.850 ; control                      ; latch_x8:inst5|out[5] ; control                        ; control     ; 0.000        ; 4.593      ; 5.600      ;
; 0.876 ; control                      ; latch_x8:inst5|out[7] ; control                        ; control     ; 0.000        ; 4.593      ; 5.626      ;
; 0.945 ; control                      ; latch_x8:inst5|out[6] ; control                        ; control     ; 0.000        ; 4.593      ; 5.695      ;
; 0.949 ; control                      ; latch_x8:inst5|out[4] ; control                        ; control     ; -0.500       ; 4.593      ; 5.219      ;
; 0.977 ; control                      ; latch_x8:inst5|out[3] ; control                        ; control     ; -0.500       ; 4.593      ; 5.247      ;
; 0.982 ; control                      ; latch_x8:inst5|out[2] ; control                        ; control     ; -0.500       ; 4.593      ; 5.252      ;
; 1.055 ; control                      ; latch_x8:inst5|out[5] ; control                        ; control     ; -0.500       ; 4.593      ; 5.325      ;
; 1.085 ; control                      ; latch_x8:inst5|out[1] ; control                        ; control     ; 0.000        ; 4.604      ; 5.846      ;
; 1.086 ; control                      ; latch_x8:inst5|out[7] ; control                        ; control     ; -0.500       ; 4.593      ; 5.356      ;
; 1.138 ; control                      ; latch_x8:inst5|out[6] ; control                        ; control     ; -0.500       ; 4.593      ; 5.408      ;
; 1.139 ; control                      ; latch_x8:inst5|out[0] ; control                        ; control     ; 0.000        ; 4.604      ; 5.900      ;
; 1.263 ; control                      ; latch_x8:inst5|out[1] ; control                        ; control     ; -0.500       ; 4.604      ; 5.544      ;
; 1.322 ; control                      ; latch_x8:inst5|out[0] ; control                        ; control     ; -0.500       ; 4.604      ; 5.603      ;
; 3.392 ; sar:inst|a[7]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 2.599      ;
; 3.478 ; modulador_delta:inst6|out[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 2.686      ;
; 3.486 ; modulador_delta:inst6|out[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.839     ; 2.334      ;
; 3.563 ; sar:inst|a[6]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 2.770      ;
; 3.575 ; modulador_delta:inst6|out[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.490     ; 2.772      ;
; 3.648 ; modulador_delta:inst6|out[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.489     ; 2.846      ;
; 3.656 ; modulador_delta:inst6|out[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.478     ; 2.865      ;
; 3.656 ; modulador_delta:inst6|out[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.490     ; 2.853      ;
; 3.668 ; modulador_delta:inst6|out[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.489     ; 2.866      ;
; 3.687 ; sar:inst|a[5]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 2.895      ;
; 3.721 ; sar:inst|a[3]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 2.929      ;
; 3.739 ; modulador_delta:inst6|out[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.489     ; 2.937      ;
; 3.743 ; sar:inst|a[2]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 2.950      ;
; 3.766 ; sar:inst|a[4]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 2.973      ;
; 3.813 ; sar:inst|a[3]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.021      ;
; 3.814 ; sar:inst|a[6]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.021      ;
; 3.846 ; sar:inst|a[2]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.053      ;
; 3.874 ; sar:inst|a[5]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.082      ;
; 3.920 ; sar:inst|a[1]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.127      ;
; 3.932 ; sar:inst|a[3]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.140      ;
; 3.946 ; sar:inst|a[5]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.154      ;
; 3.964 ; sar:inst|a[0]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.172      ;
; 3.965 ; sar:inst|a[2]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.172      ;
; 3.996 ; sar:inst|a[1]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.203      ;
; 4.004 ; sar:inst|a[3]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.212      ;
; 4.009 ; sar:inst|b[5]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.217      ;
; 4.018 ; sar:inst|a[3]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.226      ;
; 4.026 ; sar:inst|a[5]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.234      ;
; 4.027 ; sar:inst|a[2]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.234      ;
; 4.037 ; sar:inst|a[2]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.244      ;
; 4.039 ; sar:inst|a[1]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.246      ;
; 4.040 ; sar:inst|a[0]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.248      ;
; 4.051 ; sar:inst|a[2]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.258      ;
; 4.064 ; sar:inst|a[4]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.271      ;
; 4.083 ; sar:inst|a[0]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.291      ;
; 4.101 ; sar:inst|a[1]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.308      ;
; 4.111 ; sar:inst|a[1]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.318      ;
; 4.125 ; sar:inst|a[1]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.332      ;
; 4.136 ; sar:inst|a[4]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.343      ;
; 4.145 ; sar:inst|a[0]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.353      ;
; 4.150 ; sar:inst|a[4]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.357      ;
; 4.155 ; sar:inst|a[0]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.363      ;
; 4.161 ; sar:inst|a[1]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.469     ; 3.379      ;
; 4.169 ; sar:inst|a[0]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.377      ;
; 4.193 ; sar:inst|b[5]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.401      ;
; 4.194 ; sar:inst|b[3]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.402      ;
; 4.212 ; sar:inst|a[0]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.468     ; 3.431      ;
; 4.222 ; sar:inst|b[4]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.430      ;
; 4.235 ; sar:inst|a[7]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.442      ;
; 4.280 ; sar:inst|b[4]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.488      ;
; 4.287 ; sar:inst|b[4]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.495      ;
; 4.297 ; sar:inst|b[3]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.505      ;
; 4.301 ; sar:inst|b[6]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.508      ;
; 4.304 ; sar:inst|b[3]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.512      ;
; 4.307 ; sar:inst|b[5]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.515      ;
; 4.319 ; sar:inst|a[6]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.526      ;
; 4.335 ; sar:inst|a[3]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.543      ;
; 4.342 ; sar:inst|b[6]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.549      ;
; 4.359 ; sar:inst|a[4]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.566      ;
; 4.393 ; sar:inst|b[5]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.601      ;
; 4.400 ; sar:inst|b[7]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.607      ;
; 4.416 ; sar:inst|b[3]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.624      ;
; 4.431 ; sar:inst|b[4]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.639      ;
; 4.434 ; sar:inst|b[7]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.641      ;
; 4.476 ; sar:inst|a[0]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.468     ; 3.695      ;
; 4.478 ; sar:inst|b[3]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.686      ;
; 4.486 ; sar:inst|b[6]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.693      ;
; 4.502 ; sar:inst|b[3]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.710      ;
; 4.505 ; sar:inst|b[0]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.713      ;
; 4.507 ; sar:inst|b[4]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.715      ;
; 4.512 ; sar:inst|b[0]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.720      ;
; 4.543 ; sar:inst|b[1]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.750      ;
; 4.550 ; sar:inst|b[1]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.757      ;
; 4.554 ; sar:inst|b[2]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.761      ;
; 4.561 ; sar:inst|b[2]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.768      ;
; 4.579 ; sar:inst|b[0]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.787      ;
; 4.617 ; sar:inst|b[1]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.824      ;
; 4.628 ; sar:inst|b[2]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.835      ;
; 4.656 ; sar:inst|b[0]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.864      ;
; 4.663 ; sar:inst|b[1]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.870      ;
; 4.705 ; sar:inst|b[2]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.912      ;
; 4.721 ; sar:inst|b[0]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.929      ;
; 4.725 ; sar:inst|b[1]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.480     ; 3.932      ;
; 4.745 ; sar:inst|b[0]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.479     ; 3.953      ;
+-------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                             ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                          ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
; 226.35 MHz ; 226.35 MHz      ; clk                            ;                                                               ;
; 293.86 MHz ; 293.86 MHz      ; clock_divider:inst4|counter[0] ;                                                               ;
; 355.62 MHz ; 250.0 MHz       ; control                        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; control                        ; -5.137 ; -39.766       ;
; clk                            ; -3.418 ; -440.595      ;
; clock_divider:inst4|counter[0] ; -2.403 ; -45.971       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; clk                            ; 0.312 ; 0.000         ;
; clock_divider:inst4|counter[0] ; 0.333 ; 0.000         ;
; control                        ; 0.700 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.000 ; -202.936      ;
; control                        ; -3.000 ; -11.000       ;
; clock_divider:inst4|counter[0] ; -1.000 ; -28.000       ;
+--------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control'                                                                                                                 ;
+--------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node               ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+
; -5.137 ; sar:inst|a[0]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.831     ; 4.791      ;
; -5.114 ; sar:inst|b[0]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.831     ; 4.768      ;
; -5.051 ; sar:inst|a[1]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.695      ;
; -5.016 ; sar:inst|a[1]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.660      ;
; -5.010 ; sar:inst|a[1]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.654      ;
; -4.975 ; sar:inst|a[1]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.619      ;
; -4.964 ; sar:inst|a[1]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.608      ;
; -4.962 ; sar:inst|a[1]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.831     ; 4.616      ;
; -4.899 ; sar:inst|a[1]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.543      ;
; -4.875 ; sar:inst|a[2]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.519      ;
; -4.874 ; sar:inst|b[2]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.518      ;
; -4.872 ; sar:inst|a[0]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.516      ;
; -4.849 ; sar:inst|b[0]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.493      ;
; -4.847 ; sar:inst|a[2]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.491      ;
; -4.846 ; sar:inst|b[1]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.490      ;
; -4.846 ; sar:inst|b[2]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.490      ;
; -4.843 ; sar:inst|a[0]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.487      ;
; -4.839 ; sar:inst|a[2]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.483      ;
; -4.838 ; sar:inst|b[2]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.482      ;
; -4.835 ; sar:inst|a[0]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.479      ;
; -4.823 ; sar:inst|a[0]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.467      ;
; -4.820 ; sar:inst|b[0]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.464      ;
; -4.812 ; sar:inst|b[0]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.456      ;
; -4.811 ; sar:inst|b[1]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.455      ;
; -4.805 ; sar:inst|b[1]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.449      ;
; -4.800 ; sar:inst|b[0]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.444      ;
; -4.792 ; sar:inst|a[2]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.436      ;
; -4.791 ; sar:inst|b[2]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.435      ;
; -4.788 ; sar:inst|a[0]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.432      ;
; -4.770 ; sar:inst|b[1]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.414      ;
; -4.765 ; sar:inst|b[0]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.409      ;
; -4.759 ; sar:inst|b[1]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.403      ;
; -4.757 ; sar:inst|b[1]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.831     ; 4.411      ;
; -4.738 ; sar:inst|a[4]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.382      ;
; -4.730 ; sar:inst|a[4]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.374      ;
; -4.715 ; sar:inst|a[3]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.359      ;
; -4.714 ; sar:inst|a[0]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.831     ; 4.368      ;
; -4.694 ; sar:inst|b[1]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.338      ;
; -4.691 ; sar:inst|b[0]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.831     ; 4.345      ;
; -4.683 ; sar:inst|a[4]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.327      ;
; -4.675 ; sar:inst|a[2]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.319      ;
; -4.674 ; sar:inst|a[3]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.318      ;
; -4.674 ; sar:inst|b[2]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.318      ;
; -4.673 ; sar:inst|a[3]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.317      ;
; -4.671 ; sar:inst|a[0]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.315      ;
; -4.670 ; sar:inst|a[6]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.314      ;
; -4.653 ; sar:inst|b[6]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.297      ;
; -4.648 ; sar:inst|b[0]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.292      ;
; -4.617 ; sar:inst|b[4]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.261      ;
; -4.609 ; sar:inst|b[4]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.253      ;
; -4.598 ; sar:inst|a[3]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.242      ;
; -4.575 ; sar:inst|b[3]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.219      ;
; -4.562 ; sar:inst|b[4]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.206      ;
; -4.551 ; sar:inst|b[3]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.195      ;
; -4.543 ; sar:inst|b[3]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.187      ;
; -4.541 ; sar:inst|a[1]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.831     ; 4.195      ;
; -4.491 ; sar:inst|a[5]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.135      ;
; -4.476 ; sar:inst|b[5]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.120      ;
; -4.476 ; sar:inst|a[5]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.120      ;
; -4.465 ; sar:inst|b[2]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.109      ;
; -4.458 ; sar:inst|b[3]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.102      ;
; -4.454 ; sar:inst|a[2]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.098      ;
; -4.453 ; sar:inst|b[5]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.097      ;
; -4.401 ; sar:inst|a[3]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 4.045      ;
; -4.390 ; sar:inst|b[2]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.831     ; 4.044      ;
; -4.389 ; sar:inst|a[2]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.831     ; 4.043      ;
; -4.335 ; sar:inst|b[1]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.831     ; 3.989      ;
; -4.325 ; sar:inst|b[7]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 3.969      ;
; -4.266 ; sar:inst|a[6]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 3.910      ;
; -4.261 ; sar:inst|b[3]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 3.905      ;
; -4.249 ; sar:inst|b[6]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 3.893      ;
; -4.187 ; sar:inst|a[4]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 3.831      ;
; -4.175 ; sar:inst|a[7]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 3.819      ;
; -4.142 ; sar:inst|a[5]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 3.786      ;
; -4.127 ; sar:inst|b[5]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 3.771      ;
; -4.066 ; sar:inst|b[4]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 3.710      ;
; -4.020 ; sar:inst|a[4]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 3.664      ;
; -3.946 ; sar:inst|a[3]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 3.590      ;
; -3.927 ; sar:inst|b[7]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 3.571      ;
; -3.917 ; sar:inst|a[6]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 3.561      ;
; -3.902 ; sar:inst|b[6]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 3.546      ;
; -3.901 ; sar:inst|b[4]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 3.545      ;
; -3.824 ; sar:inst|b[3]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 3.468      ;
; -3.775 ; sar:inst|a[7]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 3.419      ;
; -3.599 ; sar:inst|a[5]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 3.243      ;
; -3.575 ; sar:inst|b[5]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 3.219      ;
; -3.241 ; modulador_delta:inst6|out[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.851     ; 2.875      ;
; -3.214 ; modulador_delta:inst6|out[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.851     ; 2.848      ;
; -3.203 ; modulador_delta:inst6|out[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.851     ; 2.837      ;
; -3.138 ; modulador_delta:inst6|out[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.852     ; 2.771      ;
; -3.130 ; modulador_delta:inst6|out[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.841     ; 2.774      ;
; -3.087 ; modulador_delta:inst6|out[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.852     ; 2.720      ;
; -2.960 ; modulador_delta:inst6|out[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -1.179     ; 2.266      ;
; -2.945 ; modulador_delta:inst6|out[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.842     ; 2.588      ;
; -0.906 ; control                      ; latch_x8:inst5|out[0] ; control                        ; control     ; 0.500        ; 3.994      ; 5.395      ;
; -0.843 ; control                      ; latch_x8:inst5|out[1] ; control                        ; control     ; 0.500        ; 3.994      ; 5.332      ;
; -0.760 ; control                      ; latch_x8:inst5|out[6] ; control                        ; control     ; 0.500        ; 3.984      ; 5.239      ;
; -0.677 ; control                      ; latch_x8:inst5|out[7] ; control                        ; control     ; 0.500        ; 3.984      ; 5.156      ;
; -0.659 ; control                      ; latch_x8:inst5|out[5] ; control                        ; control     ; 0.500        ; 3.984      ; 5.138      ;
; -0.640 ; control                      ; latch_x8:inst5|out[3] ; control                        ; control     ; 0.500        ; 3.984      ; 5.119      ;
+--------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                 ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -3.418 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[16]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.495      ;
; -3.418 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[10]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.495      ;
; -3.418 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[11]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.495      ;
; -3.418 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[12]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.495      ;
; -3.418 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[13]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.495      ;
; -3.418 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[14]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.495      ;
; -3.418 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[15]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.495      ;
; -3.418 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[17]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.495      ;
; -3.418 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[18]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.495      ;
; -3.418 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[19]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.495      ;
; -3.418 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[20]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.495      ;
; -3.354 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[16]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.431      ;
; -3.354 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[10]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.431      ;
; -3.354 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[11]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.431      ;
; -3.354 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[12]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.431      ;
; -3.354 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[13]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.431      ;
; -3.354 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[14]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.431      ;
; -3.354 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[15]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.431      ;
; -3.354 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[17]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.431      ;
; -3.354 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[18]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.431      ;
; -3.354 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[19]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.431      ;
; -3.354 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[20]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.431      ;
; -3.320 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[6]   ; clk          ; clk         ; 1.000        ; -0.208     ; 4.107      ;
; -3.320 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[1]   ; clk          ; clk         ; 1.000        ; -0.208     ; 4.107      ;
; -3.320 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[3]   ; clk          ; clk         ; 1.000        ; -0.208     ; 4.107      ;
; -3.320 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[5]   ; clk          ; clk         ; 1.000        ; -0.208     ; 4.107      ;
; -3.320 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[7]   ; clk          ; clk         ; 1.000        ; -0.208     ; 4.107      ;
; -3.320 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[8]   ; clk          ; clk         ; 1.000        ; -0.208     ; 4.107      ;
; -3.320 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[9]   ; clk          ; clk         ; 1.000        ; -0.208     ; 4.107      ;
; -3.316 ; clock_divider:inst4|counter[2]                                                   ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; -0.208     ; 4.103      ;
; -3.316 ; clock_divider:inst4|counter[2]                                                   ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; -0.208     ; 4.103      ;
; -3.314 ; clock_divider:inst4|counter[2]                                                   ; latch_sync:inst20|counter[5]    ; clk          ; clk         ; 1.000        ; -0.208     ; 4.101      ;
; -3.313 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[16]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.412      ;
; -3.313 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[10]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.412      ;
; -3.313 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[11]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.412      ;
; -3.313 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[12]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.412      ;
; -3.313 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[13]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.412      ;
; -3.313 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[14]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.412      ;
; -3.313 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[15]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.412      ;
; -3.313 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[17]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.412      ;
; -3.313 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[18]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.412      ;
; -3.313 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[19]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.412      ;
; -3.313 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[20]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.412      ;
; -3.307 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[16]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.406      ;
; -3.307 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[10]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.406      ;
; -3.307 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[11]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.406      ;
; -3.307 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[12]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.406      ;
; -3.307 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[13]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.406      ;
; -3.307 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[14]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.406      ;
; -3.307 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[15]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.406      ;
; -3.307 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[17]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.406      ;
; -3.307 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[18]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.406      ;
; -3.307 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[19]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.406      ;
; -3.307 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[20]  ; clk          ; clk         ; 1.000        ; 0.104      ; 4.406      ;
; -3.304 ; clock_divider:inst4|counter[3]                                                   ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; -0.208     ; 4.091      ;
; -3.303 ; clock_divider:inst4|counter[3]                                                   ; latch_sync:inst20|counter[5]    ; clk          ; clk         ; 1.000        ; -0.208     ; 4.090      ;
; -3.303 ; clock_divider:inst4|counter[3]                                                   ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; -0.208     ; 4.090      ;
; -3.302 ; clock_divider:inst4|counter[5]                                                   ; rochi_start:inst22|counter[16]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.379      ;
; -3.302 ; clock_divider:inst4|counter[5]                                                   ; rochi_start:inst22|counter[10]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.379      ;
; -3.302 ; clock_divider:inst4|counter[5]                                                   ; rochi_start:inst22|counter[11]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.379      ;
; -3.302 ; clock_divider:inst4|counter[5]                                                   ; rochi_start:inst22|counter[12]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.379      ;
; -3.302 ; clock_divider:inst4|counter[5]                                                   ; rochi_start:inst22|counter[13]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.379      ;
; -3.302 ; clock_divider:inst4|counter[5]                                                   ; rochi_start:inst22|counter[14]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.379      ;
; -3.302 ; clock_divider:inst4|counter[5]                                                   ; rochi_start:inst22|counter[15]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.379      ;
; -3.302 ; clock_divider:inst4|counter[5]                                                   ; rochi_start:inst22|counter[17]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.379      ;
; -3.302 ; clock_divider:inst4|counter[5]                                                   ; rochi_start:inst22|counter[18]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.379      ;
; -3.302 ; clock_divider:inst4|counter[5]                                                   ; rochi_start:inst22|counter[19]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.379      ;
; -3.302 ; clock_divider:inst4|counter[5]                                                   ; rochi_start:inst22|counter[20]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.379      ;
; -3.283 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[6]   ; clk          ; clk         ; 1.000        ; -0.208     ; 4.070      ;
; -3.283 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[1]   ; clk          ; clk         ; 1.000        ; -0.208     ; 4.070      ;
; -3.283 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[3]   ; clk          ; clk         ; 1.000        ; -0.208     ; 4.070      ;
; -3.283 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[5]   ; clk          ; clk         ; 1.000        ; -0.208     ; 4.070      ;
; -3.283 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[7]   ; clk          ; clk         ; 1.000        ; -0.208     ; 4.070      ;
; -3.283 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[8]   ; clk          ; clk         ; 1.000        ; -0.208     ; 4.070      ;
; -3.283 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[9]   ; clk          ; clk         ; 1.000        ; -0.208     ; 4.070      ;
; -3.268 ; clock_divider:inst4|counter[25]                                                  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.171     ; 4.092      ;
; -3.260 ; latch_sync:inst20|counter[14]                                                    ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; -0.382     ; 3.873      ;
; -3.260 ; latch_sync:inst20|counter[14]                                                    ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; -0.382     ; 3.873      ;
; -3.258 ; latch_sync:inst20|counter[14]                                                    ; latch_sync:inst20|counter[5]    ; clk          ; clk         ; 1.000        ; -0.382     ; 3.871      ;
; -3.252 ; latch_sync:inst20|counter[15]                                                    ; latch_sync:inst20|counter[2]    ; clk          ; clk         ; 1.000        ; -0.382     ; 3.865      ;
; -3.252 ; latch_sync:inst20|counter[15]                                                    ; latch_sync:inst20|counter[6]    ; clk          ; clk         ; 1.000        ; -0.382     ; 3.865      ;
; -3.251 ; clock_divider:inst4|counter[7]                                                   ; rochi_start:inst22|counter[16]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.328      ;
; -3.251 ; clock_divider:inst4|counter[7]                                                   ; rochi_start:inst22|counter[10]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.328      ;
; -3.251 ; clock_divider:inst4|counter[7]                                                   ; rochi_start:inst22|counter[11]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.328      ;
; -3.251 ; clock_divider:inst4|counter[7]                                                   ; rochi_start:inst22|counter[12]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.328      ;
; -3.251 ; clock_divider:inst4|counter[7]                                                   ; rochi_start:inst22|counter[13]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.328      ;
; -3.251 ; clock_divider:inst4|counter[7]                                                   ; rochi_start:inst22|counter[14]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.328      ;
; -3.251 ; clock_divider:inst4|counter[7]                                                   ; rochi_start:inst22|counter[15]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.328      ;
; -3.251 ; clock_divider:inst4|counter[7]                                                   ; rochi_start:inst22|counter[17]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.328      ;
; -3.251 ; clock_divider:inst4|counter[7]                                                   ; rochi_start:inst22|counter[18]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.328      ;
; -3.251 ; clock_divider:inst4|counter[7]                                                   ; rochi_start:inst22|counter[19]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.328      ;
; -3.251 ; clock_divider:inst4|counter[7]                                                   ; rochi_start:inst22|counter[20]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.328      ;
; -3.250 ; latch_sync:inst20|counter[15]                                                    ; latch_sync:inst20|counter[5]    ; clk          ; clk         ; 1.000        ; -0.382     ; 3.863      ;
; -3.247 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[16]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.324      ;
; -3.247 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[10]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.324      ;
; -3.247 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[11]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.324      ;
; -3.247 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[12]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.324      ;
; -3.247 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[13]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.324      ;
; -3.247 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[14]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.324      ;
; -3.247 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[15]  ; clk          ; clk         ; 1.000        ; 0.082      ; 4.324      ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:inst4|counter[0]'                                                                                      ;
+--------+---------------+---------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.403 ; sar:inst|a[1] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.343      ;
; -2.369 ; sar:inst|a[1] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.309      ;
; -2.345 ; sar:inst|a[1] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.285      ;
; -2.262 ; sar:inst|a[1] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.202      ;
; -2.262 ; sar:inst|a[1] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.202      ;
; -2.260 ; sar:inst|a[1] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.200      ;
; -2.257 ; sar:inst|a[1] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.197      ;
; -2.247 ; sar:inst|a[2] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.187      ;
; -2.246 ; sar:inst|b[2] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.186      ;
; -2.243 ; sar:inst|a[0] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.183      ;
; -2.224 ; sar:inst|a[2] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.164      ;
; -2.223 ; sar:inst|b[2] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.163      ;
; -2.220 ; sar:inst|a[0] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.160      ;
; -2.220 ; sar:inst|b[0] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.160      ;
; -2.198 ; sar:inst|b[1] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.138      ;
; -2.197 ; sar:inst|b[0] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.137      ;
; -2.179 ; sar:inst|a[2] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.119      ;
; -2.178 ; sar:inst|b[2] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.118      ;
; -2.175 ; sar:inst|a[0] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.115      ;
; -2.172 ; sar:inst|a[1] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.112      ;
; -2.164 ; sar:inst|b[1] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.104      ;
; -2.155 ; sar:inst|a[1] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.095      ;
; -2.154 ; sar:inst|a[1] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.094      ;
; -2.152 ; sar:inst|b[0] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.092      ;
; -2.140 ; sar:inst|b[1] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.080      ;
; -2.138 ; sar:inst|a[4] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.078      ;
; -2.130 ; sar:inst|a[2] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.070      ;
; -2.129 ; sar:inst|b[2] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.069      ;
; -2.128 ; sar:inst|a[2] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.068      ;
; -2.127 ; sar:inst|b[2] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.067      ;
; -2.126 ; sar:inst|a[0] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.066      ;
; -2.124 ; sar:inst|a[0] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.064      ;
; -2.115 ; sar:inst|a[4] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.055      ;
; -2.103 ; sar:inst|b[0] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.043      ;
; -2.102 ; sar:inst|a[3] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.042      ;
; -2.101 ; sar:inst|b[0] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.041      ;
; -2.073 ; sar:inst|a[3] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.013      ;
; -2.070 ; sar:inst|a[6] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.010      ;
; -2.061 ; sar:inst|a[1] ; sar:inst|a[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.001      ;
; -2.059 ; sar:inst|a[1] ; sar:inst|b[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.999      ;
; -2.057 ; sar:inst|b[1] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.997      ;
; -2.057 ; sar:inst|b[1] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.997      ;
; -2.055 ; sar:inst|b[1] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.995      ;
; -2.053 ; sar:inst|b[6] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.993      ;
; -2.052 ; sar:inst|b[1] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.992      ;
; -2.050 ; sar:inst|a[3] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.990      ;
; -2.047 ; sar:inst|a[6] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.987      ;
; -2.038 ; sar:inst|a[2] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.978      ;
; -2.037 ; sar:inst|b[2] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.977      ;
; -2.036 ; sar:inst|a[2] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.976      ;
; -2.035 ; sar:inst|b[2] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.975      ;
; -2.034 ; sar:inst|a[0] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.974      ;
; -2.032 ; sar:inst|a[0] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.972      ;
; -2.030 ; sar:inst|b[6] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.970      ;
; -2.029 ; sar:inst|a[0] ; sar:inst|a[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.970      ;
; -2.024 ; sar:inst|a[2] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.964      ;
; -2.023 ; sar:inst|b[2] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.963      ;
; -2.022 ; sar:inst|a[2] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.962      ;
; -2.021 ; sar:inst|a[4] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.961      ;
; -2.021 ; sar:inst|a[0] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.961      ;
; -2.021 ; sar:inst|b[2] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.961      ;
; -2.019 ; sar:inst|a[4] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.959      ;
; -2.019 ; sar:inst|a[0] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.959      ;
; -2.017 ; sar:inst|b[4] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.957      ;
; -2.011 ; sar:inst|b[0] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.951      ;
; -2.009 ; sar:inst|b[0] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.949      ;
; -2.006 ; sar:inst|b[0] ; sar:inst|a[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.947      ;
; -1.998 ; sar:inst|b[0] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.938      ;
; -1.996 ; sar:inst|b[0] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.936      ;
; -1.994 ; sar:inst|b[4] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.934      ;
; -1.967 ; sar:inst|b[1] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.907      ;
; -1.962 ; sar:inst|b[3] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.902      ;
; -1.961 ; sar:inst|a[3] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.901      ;
; -1.961 ; sar:inst|a[3] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.901      ;
; -1.959 ; sar:inst|a[3] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.899      ;
; -1.956 ; sar:inst|a[3] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.896      ;
; -1.951 ; sar:inst|b[3] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.891      ;
; -1.950 ; sar:inst|b[1] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.890      ;
; -1.949 ; sar:inst|b[1] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.889      ;
; -1.948 ; sar:inst|a[2] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.888      ;
; -1.947 ; sar:inst|b[2] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.887      ;
; -1.944 ; sar:inst|a[0] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.884      ;
; -1.931 ; sar:inst|a[0] ; sar:inst|b[0] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.871      ;
; -1.929 ; sar:inst|a[4] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.869      ;
; -1.928 ; sar:inst|b[3] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.868      ;
; -1.927 ; sar:inst|a[4] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.867      ;
; -1.924 ; sar:inst|a[0] ; sar:inst|a[0] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.864      ;
; -1.921 ; sar:inst|b[0] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.861      ;
; -1.908 ; sar:inst|b[0] ; sar:inst|b[0] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.848      ;
; -1.901 ; sar:inst|b[0] ; sar:inst|a[0] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.841      ;
; -1.900 ; sar:inst|b[4] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.840      ;
; -1.898 ; sar:inst|b[4] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.838      ;
; -1.883 ; sar:inst|a[1] ; sar:inst|a[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.054     ; 2.824      ;
; -1.876 ; sar:inst|a[5] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.816      ;
; -1.871 ; sar:inst|a[3] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.811      ;
; -1.856 ; sar:inst|b[1] ; sar:inst|a[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.796      ;
; -1.854 ; sar:inst|b[1] ; sar:inst|b[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.794      ;
; -1.853 ; sar:inst|b[5] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.793      ;
; -1.853 ; sar:inst|a[5] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.793      ;
; -1.834 ; sar:inst|b[3] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 2.774      ;
+--------+---------------+---------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                        ;
+-------+------------------------------------+------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.312 ; latch_sync:inst20|counter[2]       ; latch_sync:inst20|counter[2]       ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; latch_sync:inst20|counter[5]       ; latch_sync:inst20|counter[5]       ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; latch_sync:inst20|counter[6]       ; latch_sync:inst20|counter[6]       ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; latch_sync:inst20|flag             ; latch_sync:inst20|flag             ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.324 ; rochi_start:inst22|counter[20]     ; rochi_start:inst22|counter[20]     ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.535      ;
; 0.334 ; clock_divider16:inst11|counter[40] ; clock_divider16:inst11|counter[40] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.546      ;
; 0.347 ; divide78:inst1|cnt[24]             ; divide78:inst1|cnt[24]             ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.546      ;
; 0.457 ; rochi_start:inst22|counter[1]      ; rochi_start:inst22|counter[2]      ; clk                            ; clk         ; 0.000        ; 0.357      ; 0.958      ;
; 0.459 ; rochi_start:inst22|counter[9]      ; rochi_start:inst22|counter[10]     ; clk                            ; clk         ; 0.000        ; 0.357      ; 0.960      ;
; 0.463 ; rochi_start:inst22|counter[3]      ; rochi_start:inst22|counter[4]      ; clk                            ; clk         ; 0.000        ; 0.357      ; 0.964      ;
; 0.487 ; clock_divider16:inst11|counter[31] ; clock_divider16:inst11|counter[31] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.699      ;
; 0.487 ; clock_divider16:inst11|counter[29] ; clock_divider16:inst11|counter[29] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.699      ;
; 0.488 ; rochi_start:inst22|counter[13]     ; rochi_start:inst22|counter[13]     ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.699      ;
; 0.488 ; rochi_start:inst22|counter[11]     ; rochi_start:inst22|counter[11]     ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.699      ;
; 0.488 ; clock_divider16:inst11|counter[33] ; clock_divider16:inst11|counter[33] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.700      ;
; 0.488 ; clock_divider16:inst11|counter[39] ; clock_divider16:inst11|counter[39] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.700      ;
; 0.489 ; clock_divider16:inst11|counter[34] ; clock_divider16:inst11|counter[34] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.701      ;
; 0.489 ; clock_divider16:inst11|counter[28] ; clock_divider16:inst11|counter[28] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.701      ;
; 0.490 ; rochi_start:inst22|counter[16]     ; rochi_start:inst22|counter[16]     ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.701      ;
; 0.490 ; rochi_start:inst22|counter[15]     ; rochi_start:inst22|counter[15]     ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.701      ;
; 0.490 ; clock_divider16:inst11|counter[35] ; clock_divider16:inst11|counter[35] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.702      ;
; 0.490 ; clock_divider16:inst11|counter[37] ; clock_divider16:inst11|counter[37] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.702      ;
; 0.490 ; clock_divider16:inst11|counter[30] ; clock_divider16:inst11|counter[30] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.702      ;
; 0.490 ; rochi_start:inst22|counter[10]     ; rochi_start:inst22|counter[10]     ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.701      ;
; 0.491 ; rochi_start:inst22|counter[17]     ; rochi_start:inst22|counter[17]     ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.702      ;
; 0.491 ; rochi_start:inst22|counter[12]     ; rochi_start:inst22|counter[12]     ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.702      ;
; 0.491 ; clock_divider16:inst11|counter[32] ; clock_divider16:inst11|counter[32] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.703      ;
; 0.492 ; rochi_start:inst22|counter[14]     ; rochi_start:inst22|counter[14]     ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.703      ;
; 0.493 ; clock_divider16:inst11|counter[36] ; clock_divider16:inst11|counter[36] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.705      ;
; 0.494 ; rochi_start:inst22|counter[18]     ; rochi_start:inst22|counter[18]     ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.705      ;
; 0.497 ; clock_divider16:inst11|counter[27] ; clock_divider16:inst11|counter[27] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.709      ;
; 0.497 ; clock_divider16:inst11|counter[25] ; clock_divider16:inst11|counter[25] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.709      ;
; 0.497 ; clock_divider16:inst11|counter[9]  ; clock_divider16:inst11|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.708      ;
; 0.497 ; clock_divider16:inst11|counter[11] ; clock_divider16:inst11|counter[11] ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.708      ;
; 0.497 ; clock_divider16:inst11|counter[15] ; clock_divider16:inst11|counter[15] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.709      ;
; 0.498 ; divide78:inst1|cnt[1]              ; divide78:inst1|cnt[1]              ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.710      ;
; 0.498 ; divide78:inst1|cnt[9]              ; divide78:inst1|cnt[9]              ; clk                            ; clk         ; 0.000        ; 0.056      ; 0.698      ;
; 0.498 ; divide78:inst1|cnt[11]             ; divide78:inst1|cnt[11]             ; clk                            ; clk         ; 0.000        ; 0.056      ; 0.698      ;
; 0.498 ; clock_divider16:inst11|counter[23] ; clock_divider16:inst11|counter[23] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.710      ;
; 0.499 ; divide78:inst1|cnt[7]              ; divide78:inst1|cnt[7]              ; clk                            ; clk         ; 0.000        ; 0.056      ; 0.699      ;
; 0.499 ; clock_divider16:inst11|counter[1]  ; clock_divider16:inst11|counter[1]  ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.710      ;
; 0.499 ; clock_divider16:inst11|counter[7]  ; clock_divider16:inst11|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.710      ;
; 0.499 ; clock_divider16:inst11|counter[18] ; clock_divider16:inst11|counter[18] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.711      ;
; 0.500 ; divide78:inst1|cnt[15]             ; divide78:inst1|cnt[15]             ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; divide78:inst1|cnt[17]             ; divide78:inst1|cnt[17]             ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; clock_divider16:inst11|counter[21] ; clock_divider16:inst11|counter[21] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.713      ;
; 0.501 ; clock_divider16:inst11|counter[5]  ; clock_divider16:inst11|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.712      ;
; 0.501 ; clock_divider16:inst11|counter[19] ; clock_divider16:inst11|counter[19] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.713      ;
; 0.502 ; divide78:inst1|cnt[8]              ; divide78:inst1|cnt[8]              ; clk                            ; clk         ; 0.000        ; 0.056      ; 0.702      ;
; 0.502 ; clock_divider16:inst11|counter[26] ; clock_divider16:inst11|counter[26] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.714      ;
; 0.502 ; clock_divider16:inst11|counter[24] ; clock_divider16:inst11|counter[24] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.714      ;
; 0.502 ; clock_divider16:inst11|counter[10] ; clock_divider16:inst11|counter[10] ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.713      ;
; 0.503 ; divide78:inst1|cnt[10]             ; divide78:inst1|cnt[10]             ; clk                            ; clk         ; 0.000        ; 0.056      ; 0.703      ;
; 0.503 ; divide78:inst1|cnt[19]             ; divide78:inst1|cnt[19]             ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; divide78:inst1|cnt[21]             ; divide78:inst1|cnt[21]             ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; rochi_start:inst22|counter[19]     ; rochi_start:inst22|counter[19]     ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.714      ;
; 0.503 ; clock_divider16:inst11|counter[22] ; clock_divider16:inst11|counter[22] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.715      ;
; 0.503 ; clock_divider16:inst11|counter[20] ; clock_divider16:inst11|counter[20] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.715      ;
; 0.503 ; clock_divider16:inst11|counter[8]  ; clock_divider16:inst11|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.714      ;
; 0.503 ; clock_divider16:inst11|counter[16] ; clock_divider16:inst11|counter[16] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.715      ;
; 0.504 ; clock_divider16:inst11|counter[38] ; clock_divider16:inst11|counter[38] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.716      ;
; 0.504 ; clock_divider16:inst11|counter[6]  ; clock_divider16:inst11|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.715      ;
; 0.504 ; rochi_start:inst22|counter[2]      ; rochi_start:inst22|counter[2]      ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.715      ;
; 0.506 ; divide78:inst1|cnt[20]             ; divide78:inst1|cnt[20]             ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.705      ;
; 0.511 ; divide78:inst1|cnt[2]              ; divide78:inst1|cnt[2]              ; clk                            ; clk         ; 0.000        ; 0.056      ; 0.711      ;
; 0.512 ; divide78:inst1|cnt[13]             ; divide78:inst1|cnt[13]             ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; divide78:inst1|cnt[23]             ; divide78:inst1|cnt[23]             ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; divide78:inst1|cnt[3]              ; divide78:inst1|cnt[3]              ; clk                            ; clk         ; 0.000        ; 0.056      ; 0.713      ;
; 0.513 ; divide78:inst1|cnt[5]              ; divide78:inst1|cnt[5]              ; clk                            ; clk         ; 0.000        ; 0.056      ; 0.713      ;
; 0.514 ; divide78:inst1|cnt[12]             ; divide78:inst1|cnt[12]             ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; rochi_start:inst22|counter[1]      ; rochi_start:inst22|counter[1]      ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; divide78:inst1|cnt[4]              ; divide78:inst1|cnt[4]              ; clk                            ; clk         ; 0.000        ; 0.056      ; 0.715      ;
; 0.515 ; divide78:inst1|cnt[6]              ; divide78:inst1|cnt[6]              ; clk                            ; clk         ; 0.000        ; 0.056      ; 0.715      ;
; 0.515 ; divide78:inst1|cnt[14]             ; divide78:inst1|cnt[14]             ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; rochi_start:inst22|counter[0]      ; rochi_start:inst22|counter[0]      ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.726      ;
; 0.515 ; clock_divider16:inst11|counter[17] ; clock_divider16:inst11|counter[17] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.727      ;
; 0.516 ; rochi_start:inst22|counter[7]      ; rochi_start:inst22|counter[7]      ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; clock_divider16:inst11|counter[13] ; clock_divider16:inst11|counter[13] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.728      ;
; 0.517 ; rochi_start:inst22|counter[9]      ; rochi_start:inst22|counter[9]      ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; rochi_start:inst22|counter[5]      ; rochi_start:inst22|counter[5]      ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; clock_divider16:inst11|counter[2]  ; clock_divider16:inst11|counter[2]  ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.728      ;
; 0.517 ; clock_divider16:inst11|counter[12] ; clock_divider16:inst11|counter[12] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.729      ;
; 0.519 ; divide78:inst1|cnt[0]              ; divide78:inst1|cnt[0]              ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.731      ;
; 0.519 ; clock_divider16:inst11|counter[0]  ; clock_divider16:inst11|counter[0]  ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.730      ;
; 0.519 ; clock_divider16:inst11|counter[3]  ; clock_divider16:inst11|counter[3]  ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.730      ;
; 0.519 ; clock_divider16:inst11|counter[14] ; clock_divider16:inst11|counter[14] ; clk                            ; clk         ; 0.000        ; 0.068      ; 0.731      ;
; 0.520 ; rochi_start:inst22|counter[3]      ; rochi_start:inst22|counter[3]      ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.719      ;
; 0.521 ; clock_divider16:inst11|counter[4]  ; clock_divider16:inst11|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.067      ; 0.732      ;
; 0.522 ; rochi_start:inst22|counter[6]      ; rochi_start:inst22|counter[6]      ; clk                            ; clk         ; 0.000        ; 0.055      ; 0.721      ;
; 0.526 ; clock_divider:inst4|counter[0]     ; clock_divider:inst4|counter[2]     ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.068      ; 2.948      ;
; 0.532 ; clock_divider:inst4|counter[2]     ; clock_divider:inst4|counter[2]     ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.710      ;
; 0.533 ; clock_divider:inst4|counter[4]     ; clock_divider:inst4|counter[4]     ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.711      ;
; 0.533 ; clock_divider:inst4|counter[10]    ; clock_divider:inst4|counter[10]    ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.711      ;
; 0.533 ; clock_divider:inst4|counter[15]    ; clock_divider:inst4|counter[15]    ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.711      ;
; 0.533 ; clock_divider:inst4|counter[18]    ; clock_divider:inst4|counter[18]    ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.711      ;
; 0.533 ; clock_divider:inst4|counter[21]    ; clock_divider:inst4|counter[21]    ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.711      ;
; 0.533 ; clock_divider:inst4|counter[28]    ; clock_divider:inst4|counter[28]    ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.711      ;
; 0.534 ; clock_divider:inst4|counter[11]    ; clock_divider:inst4|counter[11]    ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.712      ;
; 0.534 ; clock_divider:inst4|counter[17]    ; clock_divider:inst4|counter[17]    ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.712      ;
; 0.534 ; clock_divider:inst4|counter[20]    ; clock_divider:inst4|counter[20]    ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.712      ;
+-------+------------------------------------+------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:inst4|counter[0]'                                                                                                                    ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.333 ; sar:inst|step[2]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; sar:inst|step[1]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; sar:inst|step[3]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.034      ; 0.511      ;
; 0.341 ; sar:inst|step[0]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.034      ; 0.519      ;
; 0.503 ; sar:inst|step[1]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 0.686      ;
; 0.506 ; sar:inst|step[1]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 0.689      ;
; 0.511 ; sar:inst|step[3]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 0.694      ;
; 0.516 ; sar:inst|step[3]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 0.699      ;
; 0.535 ; sar:inst|step[2]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 0.718      ;
; 0.537 ; sar:inst|step[0]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 0.720      ;
; 0.552 ; sar:inst|step[0]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 0.735      ;
; 0.552 ; sar:inst|step[2]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 0.735      ;
; 0.553 ; sar:inst|step[3]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 0.736      ;
; 0.562 ; sar:inst|step[1]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 0.745      ;
; 0.581 ; sar:inst|step[0]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.039      ; 0.764      ;
; 0.813 ; modulador_delta:inst6|out[7] ; modulador_delta:inst6|out[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.012      ;
; 0.874 ; modulador_delta:inst6|out[5] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.383      ; 1.401      ;
; 0.887 ; sar:inst|a[7]                ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.086      ;
; 0.898 ; sar:inst|a[7]                ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.097      ;
; 0.901 ; sar:inst|a[1]                ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.054      ; 1.099      ;
; 0.922 ; sar:inst|a[2]                ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.121      ;
; 0.928 ; sar:inst|a[6]                ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.127      ;
; 0.933 ; sar:inst|a[2]                ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.132      ;
; 0.935 ; sar:inst|a[6]                ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.134      ;
; 0.942 ; modulador_delta:inst6|out[3] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.383      ; 1.469      ;
; 0.962 ; modulador_delta:inst6|out[6] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.069      ; 1.175      ;
; 0.967 ; modulador_delta:inst6|out[2] ; modulador_delta:inst6|out[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.166      ;
; 0.972 ; sar:inst|step[1]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 1.951      ;
; 0.973 ; sar:inst|step[1]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 1.952      ;
; 0.976 ; sar:inst|step[1]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 1.955      ;
; 0.977 ; sar:inst|step[1]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 1.956      ;
; 0.977 ; sar:inst|step[1]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 1.956      ;
; 0.977 ; sar:inst|step[1]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 1.956      ;
; 0.986 ; modulador_delta:inst6|out[4] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.382      ; 1.512      ;
; 1.012 ; modulador_delta:inst6|out[3] ; modulador_delta:inst6|out[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.211      ;
; 1.022 ; sar:inst|step[3]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.001      ;
; 1.023 ; sar:inst|step[3]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.002      ;
; 1.026 ; sar:inst|step[3]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.005      ;
; 1.027 ; sar:inst|step[3]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.006      ;
; 1.027 ; sar:inst|step[3]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.006      ;
; 1.027 ; sar:inst|step[3]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.006      ;
; 1.028 ; modulador_delta:inst6|out[2] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.383      ; 1.555      ;
; 1.033 ; sar:inst|step[1]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.012      ;
; 1.037 ; sar:inst|step[1]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.016      ;
; 1.037 ; sar:inst|a[3]                ; sar:inst|b[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.236      ;
; 1.037 ; sar:inst|a[3]                ; sar:inst|a[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.236      ;
; 1.041 ; modulador_delta:inst6|out[5] ; modulador_delta:inst6|out[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.240      ;
; 1.046 ; sar:inst|step[1]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.025      ;
; 1.056 ; modulador_delta:inst6|out[1] ; modulador_delta:inst6|out[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.255      ;
; 1.057 ; sar:inst|step[2]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.036      ;
; 1.058 ; sar:inst|step[2]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.037      ;
; 1.061 ; sar:inst|step[2]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.040      ;
; 1.062 ; sar:inst|step[0]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.041      ;
; 1.062 ; sar:inst|step[2]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.041      ;
; 1.062 ; sar:inst|step[2]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.041      ;
; 1.062 ; sar:inst|step[2]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.041      ;
; 1.063 ; sar:inst|step[0]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.042      ;
; 1.066 ; sar:inst|step[0]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.045      ;
; 1.067 ; sar:inst|step[0]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.046      ;
; 1.067 ; sar:inst|step[0]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.046      ;
; 1.067 ; sar:inst|step[0]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.046      ;
; 1.083 ; sar:inst|step[3]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.062      ;
; 1.087 ; sar:inst|step[3]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.066      ;
; 1.091 ; sar:inst|a[5]                ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.290      ;
; 1.091 ; modulador_delta:inst6|out[1] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.382      ; 1.617      ;
; 1.095 ; sar:inst|step[1]             ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.074      ;
; 1.095 ; sar:inst|step[1]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.074      ;
; 1.095 ; sar:inst|step[1]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.074      ;
; 1.096 ; sar:inst|step[3]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.075      ;
; 1.098 ; sar:inst|a[5]                ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.297      ;
; 1.118 ; sar:inst|step[2]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.097      ;
; 1.119 ; modulador_delta:inst6|out[0] ; modulador_delta:inst6|out[0] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.318      ;
; 1.122 ; sar:inst|step[2]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.101      ;
; 1.123 ; sar:inst|step[0]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.102      ;
; 1.127 ; sar:inst|step[0]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.106      ;
; 1.131 ; sar:inst|step[2]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.110      ;
; 1.136 ; sar:inst|step[0]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.115      ;
; 1.139 ; modulador_delta:inst6|out[0] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.383      ; 1.666      ;
; 1.144 ; sar:inst|a[1]                ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.054      ; 1.342      ;
; 1.145 ; sar:inst|step[3]             ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.124      ;
; 1.145 ; sar:inst|step[3]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.124      ;
; 1.145 ; sar:inst|step[3]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.124      ;
; 1.145 ; sar:inst|a[4]                ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.344      ;
; 1.150 ; sar:inst|a[1]                ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.054      ; 1.348      ;
; 1.152 ; modulador_delta:inst6|out[4] ; modulador_delta:inst6|out[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.351      ;
; 1.161 ; sar:inst|a[1]                ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.054      ; 1.359      ;
; 1.177 ; sar:inst|a[3]                ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.376      ;
; 1.180 ; sar:inst|step[2]             ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.159      ;
; 1.180 ; sar:inst|step[2]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.159      ;
; 1.180 ; sar:inst|step[2]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.159      ;
; 1.184 ; sar:inst|a[0]                ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.383      ;
; 1.185 ; sar:inst|step[0]             ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.164      ;
; 1.185 ; sar:inst|step[0]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.164      ;
; 1.185 ; sar:inst|step[0]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.835      ; 2.164      ;
; 1.191 ; sar:inst|a[0]                ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.390      ;
; 1.201 ; sar:inst|a[2]                ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.400      ;
; 1.202 ; sar:inst|a[0]                ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.401      ;
; 1.211 ; sar:inst|a[5]                ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.410      ;
; 1.212 ; modulador_delta:inst6|out[5] ; modulador_delta:inst6|out[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.412      ;
; 1.218 ; sar:inst|a[5]                ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.417      ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control'                                                                                                                 ;
+-------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node               ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.700 ; control                      ; latch_x8:inst5|out[4] ; control                        ; control     ; 0.000        ; 4.144      ; 4.988      ;
; 0.731 ; control                      ; latch_x8:inst5|out[2] ; control                        ; control     ; 0.000        ; 4.144      ; 5.019      ;
; 0.736 ; control                      ; latch_x8:inst5|out[3] ; control                        ; control     ; 0.000        ; 4.144      ; 5.024      ;
; 0.821 ; control                      ; latch_x8:inst5|out[5] ; control                        ; control     ; 0.000        ; 4.144      ; 5.109      ;
; 0.824 ; control                      ; latch_x8:inst5|out[7] ; control                        ; control     ; 0.000        ; 4.144      ; 5.112      ;
; 0.897 ; control                      ; latch_x8:inst5|out[6] ; control                        ; control     ; 0.000        ; 4.144      ; 5.185      ;
; 0.976 ; control                      ; latch_x8:inst5|out[4] ; control                        ; control     ; -0.500       ; 4.144      ; 4.784      ;
; 1.000 ; control                      ; latch_x8:inst5|out[1] ; control                        ; control     ; 0.000        ; 4.154      ; 5.298      ;
; 1.006 ; control                      ; latch_x8:inst5|out[2] ; control                        ; control     ; -0.500       ; 4.144      ; 4.814      ;
; 1.027 ; control                      ; latch_x8:inst5|out[3] ; control                        ; control     ; -0.500       ; 4.144      ; 4.835      ;
; 1.053 ; control                      ; latch_x8:inst5|out[0] ; control                        ; control     ; 0.000        ; 4.154      ; 5.351      ;
; 1.111 ; control                      ; latch_x8:inst5|out[7] ; control                        ; control     ; -0.500       ; 4.144      ; 4.919      ;
; 1.122 ; control                      ; latch_x8:inst5|out[5] ; control                        ; control     ; -0.500       ; 4.144      ; 4.930      ;
; 1.183 ; control                      ; latch_x8:inst5|out[6] ; control                        ; control     ; -0.500       ; 4.144      ; 4.991      ;
; 1.297 ; control                      ; latch_x8:inst5|out[1] ; control                        ; control     ; -0.500       ; 4.154      ; 5.115      ;
; 1.350 ; control                      ; latch_x8:inst5|out[0] ; control                        ; control     ; -0.500       ; 4.154      ; 5.168      ;
; 3.029 ; sar:inst|a[7]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.338      ;
; 3.115 ; modulador_delta:inst6|out[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.366     ; 2.423      ;
; 3.146 ; modulador_delta:inst6|out[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.689     ; 2.131      ;
; 3.210 ; modulador_delta:inst6|out[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.376     ; 2.508      ;
; 3.236 ; sar:inst|a[6]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.545      ;
; 3.281 ; modulador_delta:inst6|out[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.375     ; 2.580      ;
; 3.305 ; modulador_delta:inst6|out[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.614      ;
; 3.310 ; modulador_delta:inst6|out[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.376     ; 2.608      ;
; 3.319 ; modulador_delta:inst6|out[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.375     ; 2.618      ;
; 3.349 ; sar:inst|a[2]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.658      ;
; 3.357 ; sar:inst|a[5]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.666      ;
; 3.359 ; sar:inst|a[3]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.668      ;
; 3.366 ; sar:inst|a[4]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.675      ;
; 3.382 ; modulador_delta:inst6|out[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.375     ; 2.681      ;
; 3.392 ; sar:inst|a[6]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.701      ;
; 3.402 ; sar:inst|a[3]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.711      ;
; 3.426 ; sar:inst|a[2]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.735      ;
; 3.492 ; sar:inst|a[1]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.366     ; 2.800      ;
; 3.514 ; sar:inst|a[5]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.823      ;
; 3.519 ; sar:inst|a[5]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.828      ;
; 3.533 ; sar:inst|a[0]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.842      ;
; 3.557 ; sar:inst|a[3]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.866      ;
; 3.562 ; sar:inst|a[3]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.871      ;
; 3.577 ; sar:inst|a[1]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.366     ; 2.885      ;
; 3.580 ; sar:inst|b[5]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.889      ;
; 3.581 ; sar:inst|a[2]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.890      ;
; 3.586 ; sar:inst|a[2]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.895      ;
; 3.593 ; sar:inst|a[5]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.902      ;
; 3.604 ; sar:inst|a[2]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.913      ;
; 3.618 ; sar:inst|a[0]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.927      ;
; 3.639 ; sar:inst|a[3]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.948      ;
; 3.647 ; sar:inst|a[1]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.366     ; 2.955      ;
; 3.652 ; sar:inst|a[1]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.366     ; 2.960      ;
; 3.663 ; sar:inst|a[2]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.972      ;
; 3.670 ; sar:inst|a[1]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.366     ; 2.978      ;
; 3.686 ; sar:inst|a[4]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.995      ;
; 3.688 ; sar:inst|a[0]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 2.997      ;
; 3.691 ; sar:inst|a[4]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.000      ;
; 3.693 ; sar:inst|a[0]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.002      ;
; 3.711 ; sar:inst|a[0]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.020      ;
; 3.729 ; sar:inst|a[1]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.366     ; 3.037      ;
; 3.735 ; sar:inst|b[5]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.044      ;
; 3.760 ; sar:inst|a[4]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.069      ;
; 3.762 ; sar:inst|b[3]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.071      ;
; 3.770 ; sar:inst|a[0]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.079      ;
; 3.782 ; sar:inst|a[1]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.356     ; 3.100      ;
; 3.806 ; sar:inst|b[4]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.115      ;
; 3.814 ; sar:inst|b[4]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.123      ;
; 3.821 ; sar:inst|b[4]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.130      ;
; 3.830 ; sar:inst|b[3]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.139      ;
; 3.836 ; sar:inst|b[3]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.145      ;
; 3.837 ; sar:inst|a[0]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.355     ; 3.156      ;
; 3.853 ; sar:inst|a[7]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.162      ;
; 3.866 ; sar:inst|b[6]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.175      ;
; 3.896 ; sar:inst|a[3]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.205      ;
; 3.905 ; sar:inst|b[5]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.214      ;
; 3.916 ; sar:inst|b[6]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.225      ;
; 3.932 ; sar:inst|a[6]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.241      ;
; 3.934 ; sar:inst|a[4]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.243      ;
; 3.960 ; sar:inst|b[7]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.269      ;
; 3.969 ; sar:inst|b[5]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.278      ;
; 3.996 ; sar:inst|b[3]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.305      ;
; 4.004 ; sar:inst|b[7]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.313      ;
; 4.007 ; sar:inst|b[0]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.316      ;
; 4.012 ; sar:inst|b[4]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.321      ;
; 4.014 ; sar:inst|b[3]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.323      ;
; 4.014 ; sar:inst|b[0]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.323      ;
; 4.048 ; sar:inst|a[0]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.355     ; 3.367      ;
; 4.052 ; sar:inst|b[2]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.361      ;
; 4.056 ; sar:inst|b[1]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.365      ;
; 4.063 ; sar:inst|b[1]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.372      ;
; 4.064 ; sar:inst|b[4]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.373      ;
; 4.073 ; sar:inst|b[3]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.382      ;
; 4.073 ; sar:inst|b[2]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.382      ;
; 4.076 ; sar:inst|b[6]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.385      ;
; 4.099 ; sar:inst|b[0]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.408      ;
; 4.148 ; sar:inst|b[1]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.457      ;
; 4.158 ; sar:inst|b[2]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.467      ;
; 4.205 ; sar:inst|b[0]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.514      ;
; 4.216 ; sar:inst|b[0]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.525      ;
; 4.223 ; sar:inst|b[1]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.532      ;
; 4.241 ; sar:inst|b[1]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.550      ;
; 4.264 ; sar:inst|b[2]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.573      ;
; 4.275 ; sar:inst|b[2]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.365     ; 3.584      ;
+-------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; control                        ; -2.829 ; -21.615       ;
; clk                            ; -1.833 ; -212.281      ;
; clock_divider:inst4|counter[0] ; -1.107 ; -19.796       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; clk                            ; 0.187 ; 0.000         ;
; clock_divider:inst4|counter[0] ; 0.201 ; 0.000         ;
; control                        ; 0.344 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.000 ; -215.849      ;
; control                        ; -3.000 ; -12.282       ;
; clock_divider:inst4|counter[0] ; -1.000 ; -28.000       ;
+--------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control'                                                                                                                 ;
+--------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node               ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.829 ; sar:inst|a[0]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.245     ; 3.061      ;
; -2.813 ; sar:inst|b[0]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.245     ; 3.045      ;
; -2.745 ; sar:inst|a[1]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.967      ;
; -2.731 ; sar:inst|a[1]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.953      ;
; -2.725 ; sar:inst|a[1]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.947      ;
; -2.716 ; sar:inst|a[1]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.245     ; 2.948      ;
; -2.704 ; sar:inst|a[1]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.926      ;
; -2.662 ; sar:inst|a[1]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.884      ;
; -2.650 ; sar:inst|a[0]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.872      ;
; -2.639 ; sar:inst|a[2]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.861      ;
; -2.636 ; sar:inst|b[2]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.858      ;
; -2.636 ; sar:inst|a[0]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.858      ;
; -2.634 ; sar:inst|b[0]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.856      ;
; -2.632 ; sar:inst|a[2]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.854      ;
; -2.630 ; sar:inst|a[0]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.852      ;
; -2.629 ; sar:inst|b[2]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.851      ;
; -2.625 ; sar:inst|a[0]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.245     ; 2.857      ;
; -2.620 ; sar:inst|b[1]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.842      ;
; -2.620 ; sar:inst|b[0]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.842      ;
; -2.614 ; sar:inst|b[0]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.836      ;
; -2.611 ; sar:inst|a[2]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.833      ;
; -2.609 ; sar:inst|a[0]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.831      ;
; -2.609 ; sar:inst|b[0]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.245     ; 2.841      ;
; -2.608 ; sar:inst|b[2]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.830      ;
; -2.606 ; sar:inst|b[1]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.828      ;
; -2.600 ; sar:inst|b[1]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.822      ;
; -2.594 ; sar:inst|a[1]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.816      ;
; -2.593 ; sar:inst|b[0]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.815      ;
; -2.580 ; sar:inst|b[1]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.245     ; 2.812      ;
; -2.579 ; sar:inst|b[1]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.801      ;
; -2.569 ; sar:inst|a[2]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.791      ;
; -2.567 ; sar:inst|a[0]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.789      ;
; -2.566 ; sar:inst|b[2]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.788      ;
; -2.551 ; sar:inst|b[0]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.773      ;
; -2.542 ; sar:inst|a[4]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.764      ;
; -2.540 ; sar:inst|a[3]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.762      ;
; -2.537 ; sar:inst|a[4]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.759      ;
; -2.537 ; sar:inst|b[1]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.759      ;
; -2.527 ; sar:inst|a[1]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.245     ; 2.759      ;
; -2.519 ; sar:inst|a[3]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.741      ;
; -2.501 ; sar:inst|a[2]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.723      ;
; -2.499 ; sar:inst|a[0]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.721      ;
; -2.498 ; sar:inst|b[2]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.720      ;
; -2.495 ; sar:inst|a[4]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.717      ;
; -2.483 ; sar:inst|b[0]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.705      ;
; -2.477 ; sar:inst|a[3]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.699      ;
; -2.469 ; sar:inst|b[1]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.691      ;
; -2.466 ; sar:inst|b[3]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.688      ;
; -2.460 ; sar:inst|b[4]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.682      ;
; -2.455 ; sar:inst|b[4]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.677      ;
; -2.445 ; sar:inst|b[3]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.667      ;
; -2.445 ; sar:inst|a[6]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.667      ;
; -2.432 ; sar:inst|b[6]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.654      ;
; -2.413 ; sar:inst|b[4]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.635      ;
; -2.409 ; sar:inst|a[3]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.631      ;
; -2.403 ; sar:inst|b[3]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.625      ;
; -2.396 ; sar:inst|a[2]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.618      ;
; -2.393 ; sar:inst|b[2]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.615      ;
; -2.389 ; sar:inst|a[5]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.611      ;
; -2.385 ; sar:inst|b[1]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.245     ; 2.617      ;
; -2.384 ; sar:inst|a[2]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.245     ; 2.616      ;
; -2.382 ; sar:inst|b[2]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.245     ; 2.614      ;
; -2.377 ; sar:inst|b[5]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.599      ;
; -2.347 ; sar:inst|a[5]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.569      ;
; -2.335 ; sar:inst|b[5]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.557      ;
; -2.335 ; sar:inst|b[3]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.557      ;
; -2.328 ; sar:inst|a[3]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.550      ;
; -2.254 ; sar:inst|a[6]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.476      ;
; -2.247 ; sar:inst|b[3]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.469      ;
; -2.241 ; sar:inst|b[6]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.463      ;
; -2.234 ; sar:inst|b[7]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.456      ;
; -2.179 ; sar:inst|a[4]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.401      ;
; -2.168 ; sar:inst|a[5]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.390      ;
; -2.157 ; sar:inst|b[5]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.379      ;
; -2.140 ; sar:inst|a[7]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.362      ;
; -2.116 ; sar:inst|a[4]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.338      ;
; -2.100 ; sar:inst|a[3]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.322      ;
; -2.098 ; sar:inst|b[4]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.320      ;
; -2.058 ; sar:inst|b[7]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.280      ;
; -2.045 ; sar:inst|a[6]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.267      ;
; -2.035 ; sar:inst|b[4]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.257      ;
; -2.033 ; sar:inst|b[6]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.255      ;
; -2.013 ; sar:inst|b[3]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.235      ;
; -1.958 ; sar:inst|a[7]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.180      ;
; -1.820 ; sar:inst|a[5]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.042      ;
; -1.803 ; sar:inst|b[5]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 2.025      ;
; -1.617 ; modulador_delta:inst6|out[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.266     ; 1.828      ;
; -1.591 ; modulador_delta:inst6|out[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.265     ; 1.803      ;
; -1.585 ; modulador_delta:inst6|out[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.265     ; 1.797      ;
; -1.571 ; modulador_delta:inst6|out[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.265     ; 1.783      ;
; -1.541 ; modulador_delta:inst6|out[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.255     ; 1.763      ;
; -1.462 ; modulador_delta:inst6|out[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.266     ; 1.673      ;
; -1.414 ; modulador_delta:inst6|out[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.256     ; 1.635      ;
; -1.381 ; modulador_delta:inst6|out[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; 0.500        ; -0.462     ; 1.396      ;
; -0.211 ; control                      ; latch_x8:inst5|out[0] ; control                        ; control     ; 1.000        ; 2.848      ; 4.046      ;
; -0.171 ; control                      ; latch_x8:inst5|out[1] ; control                        ; control     ; 1.000        ; 2.848      ; 4.006      ;
; -0.090 ; control                      ; latch_x8:inst5|out[6] ; control                        ; control     ; 1.000        ; 2.838      ; 3.915      ;
; -0.055 ; control                      ; latch_x8:inst5|out[5] ; control                        ; control     ; 1.000        ; 2.838      ; 3.880      ;
; -0.048 ; control                      ; latch_x8:inst5|out[0] ; control                        ; control     ; 0.500        ; 2.848      ; 3.383      ;
; -0.042 ; control                      ; latch_x8:inst5|out[3] ; control                        ; control     ; 1.000        ; 2.838      ; 3.867      ;
+--------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                ;
+--------+----------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.833 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[16] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.848      ;
; -1.833 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[10] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.848      ;
; -1.833 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[11] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.848      ;
; -1.833 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[12] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.848      ;
; -1.833 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[13] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.848      ;
; -1.833 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[14] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.848      ;
; -1.833 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[15] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.848      ;
; -1.833 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[17] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.848      ;
; -1.833 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[18] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.848      ;
; -1.833 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[19] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.848      ;
; -1.833 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[20] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.848      ;
; -1.809 ; clock_divider:inst4|counter[2]                                                   ; latch_sync:inst20|counter[2]   ; clk          ; clk         ; 1.000        ; -0.149     ; 2.647      ;
; -1.809 ; clock_divider:inst4|counter[2]                                                   ; latch_sync:inst20|counter[5]   ; clk          ; clk         ; 1.000        ; -0.149     ; 2.647      ;
; -1.808 ; clock_divider:inst4|counter[2]                                                   ; latch_sync:inst20|counter[6]   ; clk          ; clk         ; 1.000        ; -0.149     ; 2.646      ;
; -1.758 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[16] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.773      ;
; -1.758 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[10] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.773      ;
; -1.758 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[11] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.773      ;
; -1.758 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[12] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.773      ;
; -1.758 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[13] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.773      ;
; -1.758 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[14] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.773      ;
; -1.758 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[15] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.773      ;
; -1.758 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[17] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.773      ;
; -1.758 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[18] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.773      ;
; -1.758 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[19] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.773      ;
; -1.758 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[20] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.773      ;
; -1.753 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[6]  ; clk          ; clk         ; 1.000        ; -0.149     ; 2.591      ;
; -1.753 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[1]  ; clk          ; clk         ; 1.000        ; -0.149     ; 2.591      ;
; -1.753 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[3]  ; clk          ; clk         ; 1.000        ; -0.149     ; 2.591      ;
; -1.753 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[5]  ; clk          ; clk         ; 1.000        ; -0.149     ; 2.591      ;
; -1.753 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[7]  ; clk          ; clk         ; 1.000        ; -0.149     ; 2.591      ;
; -1.753 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[8]  ; clk          ; clk         ; 1.000        ; -0.149     ; 2.591      ;
; -1.753 ; clock_divider:inst4|counter[2]                                                   ; rochi_start:inst22|counter[9]  ; clk          ; clk         ; 1.000        ; -0.149     ; 2.591      ;
; -1.740 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[16] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.755      ;
; -1.740 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[10] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.755      ;
; -1.740 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[11] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.755      ;
; -1.740 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[12] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.755      ;
; -1.740 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[13] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.755      ;
; -1.740 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[14] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.755      ;
; -1.740 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[15] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.755      ;
; -1.740 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[17] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.755      ;
; -1.740 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[18] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.755      ;
; -1.740 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[19] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.755      ;
; -1.740 ; clock_divider:inst4|counter[3]                                                   ; rochi_start:inst22|counter[20] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.755      ;
; -1.734 ; clock_divider:inst4|counter[4]                                                   ; latch_sync:inst20|counter[2]   ; clk          ; clk         ; 1.000        ; -0.149     ; 2.572      ;
; -1.734 ; clock_divider:inst4|counter[4]                                                   ; latch_sync:inst20|counter[5]   ; clk          ; clk         ; 1.000        ; -0.149     ; 2.572      ;
; -1.733 ; clock_divider:inst4|counter[4]                                                   ; latch_sync:inst20|counter[6]   ; clk          ; clk         ; 1.000        ; -0.149     ; 2.571      ;
; -1.728 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[16] ; clk          ; clk         ; 1.000        ; 0.061      ; 2.776      ;
; -1.728 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[10] ; clk          ; clk         ; 1.000        ; 0.061      ; 2.776      ;
; -1.728 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[11] ; clk          ; clk         ; 1.000        ; 0.061      ; 2.776      ;
; -1.728 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[12] ; clk          ; clk         ; 1.000        ; 0.061      ; 2.776      ;
; -1.728 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[13] ; clk          ; clk         ; 1.000        ; 0.061      ; 2.776      ;
; -1.728 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[14] ; clk          ; clk         ; 1.000        ; 0.061      ; 2.776      ;
; -1.728 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[15] ; clk          ; clk         ; 1.000        ; 0.061      ; 2.776      ;
; -1.728 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[17] ; clk          ; clk         ; 1.000        ; 0.061      ; 2.776      ;
; -1.728 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[18] ; clk          ; clk         ; 1.000        ; 0.061      ; 2.776      ;
; -1.728 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[19] ; clk          ; clk         ; 1.000        ; 0.061      ; 2.776      ;
; -1.728 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[20] ; clk          ; clk         ; 1.000        ; 0.061      ; 2.776      ;
; -1.716 ; clock_divider:inst4|counter[3]                                                   ; latch_sync:inst20|counter[2]   ; clk          ; clk         ; 1.000        ; -0.149     ; 2.554      ;
; -1.716 ; clock_divider:inst4|counter[3]                                                   ; latch_sync:inst20|counter[5]   ; clk          ; clk         ; 1.000        ; -0.149     ; 2.554      ;
; -1.715 ; clock_divider:inst4|counter[3]                                                   ; latch_sync:inst20|counter[6]   ; clk          ; clk         ; 1.000        ; -0.149     ; 2.553      ;
; -1.709 ; latch_sync:inst20|counter[14]                                                    ; latch_sync:inst20|counter[5]   ; clk          ; clk         ; 1.000        ; -0.234     ; 2.462      ;
; -1.707 ; latch_sync:inst20|counter[14]                                                    ; latch_sync:inst20|counter[2]   ; clk          ; clk         ; 1.000        ; -0.234     ; 2.460      ;
; -1.707 ; latch_sync:inst20|counter[14]                                                    ; latch_sync:inst20|counter[6]   ; clk          ; clk         ; 1.000        ; -0.234     ; 2.460      ;
; -1.701 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[16] ; clk          ; clk         ; 1.000        ; 0.061      ; 2.749      ;
; -1.701 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[10] ; clk          ; clk         ; 1.000        ; 0.061      ; 2.749      ;
; -1.701 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[11] ; clk          ; clk         ; 1.000        ; 0.061      ; 2.749      ;
; -1.701 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[12] ; clk          ; clk         ; 1.000        ; 0.061      ; 2.749      ;
; -1.701 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[13] ; clk          ; clk         ; 1.000        ; 0.061      ; 2.749      ;
; -1.701 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[14] ; clk          ; clk         ; 1.000        ; 0.061      ; 2.749      ;
; -1.701 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[15] ; clk          ; clk         ; 1.000        ; 0.061      ; 2.749      ;
; -1.701 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[17] ; clk          ; clk         ; 1.000        ; 0.061      ; 2.749      ;
; -1.701 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[18] ; clk          ; clk         ; 1.000        ; 0.061      ; 2.749      ;
; -1.701 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[19] ; clk          ; clk         ; 1.000        ; 0.061      ; 2.749      ;
; -1.701 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; rochi_start:inst22|counter[20] ; clk          ; clk         ; 1.000        ; 0.061      ; 2.749      ;
; -1.700 ; latch_sync:inst20|counter[15]                                                    ; latch_sync:inst20|counter[5]   ; clk          ; clk         ; 1.000        ; -0.234     ; 2.453      ;
; -1.698 ; latch_sync:inst20|counter[15]                                                    ; latch_sync:inst20|counter[2]   ; clk          ; clk         ; 1.000        ; -0.234     ; 2.451      ;
; -1.698 ; latch_sync:inst20|counter[15]                                                    ; latch_sync:inst20|counter[6]   ; clk          ; clk         ; 1.000        ; -0.234     ; 2.451      ;
; -1.686 ; clock_divider:inst4|counter[6]                                                   ; rochi_start:inst22|counter[16] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.701      ;
; -1.686 ; clock_divider:inst4|counter[6]                                                   ; rochi_start:inst22|counter[10] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.701      ;
; -1.686 ; clock_divider:inst4|counter[6]                                                   ; rochi_start:inst22|counter[11] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.701      ;
; -1.686 ; clock_divider:inst4|counter[6]                                                   ; rochi_start:inst22|counter[12] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.701      ;
; -1.686 ; clock_divider:inst4|counter[6]                                                   ; rochi_start:inst22|counter[13] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.701      ;
; -1.686 ; clock_divider:inst4|counter[6]                                                   ; rochi_start:inst22|counter[14] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.701      ;
; -1.686 ; clock_divider:inst4|counter[6]                                                   ; rochi_start:inst22|counter[15] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.701      ;
; -1.686 ; clock_divider:inst4|counter[6]                                                   ; rochi_start:inst22|counter[17] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.701      ;
; -1.686 ; clock_divider:inst4|counter[6]                                                   ; rochi_start:inst22|counter[18] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.701      ;
; -1.686 ; clock_divider:inst4|counter[6]                                                   ; rochi_start:inst22|counter[19] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.701      ;
; -1.686 ; clock_divider:inst4|counter[6]                                                   ; rochi_start:inst22|counter[20] ; clk          ; clk         ; 1.000        ; 0.028      ; 2.701      ;
; -1.681 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[6]  ; clk          ; clk         ; 1.000        ; -0.116     ; 2.552      ;
; -1.681 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[1]  ; clk          ; clk         ; 1.000        ; -0.116     ; 2.552      ;
; -1.681 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[3]  ; clk          ; clk         ; 1.000        ; -0.116     ; 2.552      ;
; -1.681 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[5]  ; clk          ; clk         ; 1.000        ; -0.116     ; 2.552      ;
; -1.681 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[7]  ; clk          ; clk         ; 1.000        ; -0.116     ; 2.552      ;
; -1.681 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[8]  ; clk          ; clk         ; 1.000        ; -0.116     ; 2.552      ;
; -1.681 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; rochi_start:inst22|counter[9]  ; clk          ; clk         ; 1.000        ; -0.116     ; 2.552      ;
; -1.678 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[6]  ; clk          ; clk         ; 1.000        ; -0.149     ; 2.516      ;
; -1.678 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[1]  ; clk          ; clk         ; 1.000        ; -0.149     ; 2.516      ;
; -1.678 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[3]  ; clk          ; clk         ; 1.000        ; -0.149     ; 2.516      ;
; -1.678 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[5]  ; clk          ; clk         ; 1.000        ; -0.149     ; 2.516      ;
; -1.678 ; clock_divider:inst4|counter[4]                                                   ; rochi_start:inst22|counter[7]  ; clk          ; clk         ; 1.000        ; -0.149     ; 2.516      ;
+--------+----------------------------------------------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:inst4|counter[0]'                                                                                      ;
+--------+---------------+---------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+---------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.107 ; sar:inst|a[1] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 2.059      ;
; -1.090 ; sar:inst|a[1] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 2.041      ;
; -1.081 ; sar:inst|a[1] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 2.033      ;
; -1.042 ; sar:inst|a[1] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.993      ;
; -1.038 ; sar:inst|a[1] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.989      ;
; -1.029 ; sar:inst|a[1] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.981      ;
; -1.027 ; sar:inst|a[1] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.979      ;
; -1.014 ; sar:inst|a[2] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.966      ;
; -1.012 ; sar:inst|a[0] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.964      ;
; -1.011 ; sar:inst|b[2] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.963      ;
; -0.997 ; sar:inst|a[2] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.948      ;
; -0.996 ; sar:inst|b[0] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.948      ;
; -0.995 ; sar:inst|a[0] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.946      ;
; -0.994 ; sar:inst|b[2] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.945      ;
; -0.989 ; sar:inst|a[2] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.941      ;
; -0.987 ; sar:inst|a[0] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.939      ;
; -0.986 ; sar:inst|b[2] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.938      ;
; -0.982 ; sar:inst|b[1] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.934      ;
; -0.979 ; sar:inst|b[0] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.930      ;
; -0.971 ; sar:inst|b[0] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.923      ;
; -0.968 ; sar:inst|a[1] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.920      ;
; -0.966 ; sar:inst|a[1] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.917      ;
; -0.965 ; sar:inst|b[1] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.916      ;
; -0.962 ; sar:inst|a[1] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.913      ;
; -0.956 ; sar:inst|b[1] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.908      ;
; -0.949 ; sar:inst|a[2] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.900      ;
; -0.947 ; sar:inst|a[0] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.898      ;
; -0.946 ; sar:inst|b[2] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.897      ;
; -0.945 ; sar:inst|a[2] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.896      ;
; -0.943 ; sar:inst|a[0] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.894      ;
; -0.942 ; sar:inst|b[2] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.893      ;
; -0.940 ; sar:inst|a[4] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.892      ;
; -0.936 ; sar:inst|a[2] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.888      ;
; -0.934 ; sar:inst|a[0] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.886      ;
; -0.934 ; sar:inst|a[2] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.886      ;
; -0.933 ; sar:inst|b[2] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.885      ;
; -0.932 ; sar:inst|a[0] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.884      ;
; -0.931 ; sar:inst|b[2] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.883      ;
; -0.931 ; sar:inst|b[0] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.882      ;
; -0.927 ; sar:inst|b[0] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.878      ;
; -0.922 ; sar:inst|a[3] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.874      ;
; -0.918 ; sar:inst|b[0] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.870      ;
; -0.917 ; sar:inst|b[1] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.868      ;
; -0.916 ; sar:inst|b[0] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.868      ;
; -0.915 ; sar:inst|a[4] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.867      ;
; -0.913 ; sar:inst|b[1] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.864      ;
; -0.905 ; sar:inst|a[3] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.856      ;
; -0.904 ; sar:inst|b[1] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.856      ;
; -0.902 ; sar:inst|b[1] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.854      ;
; -0.896 ; sar:inst|a[3] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.848      ;
; -0.891 ; sar:inst|a[1] ; sar:inst|a[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.843      ;
; -0.890 ; sar:inst|a[6] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.842      ;
; -0.885 ; sar:inst|a[1] ; sar:inst|b[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.837      ;
; -0.877 ; sar:inst|b[6] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.829      ;
; -0.876 ; sar:inst|a[0] ; sar:inst|a[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.828      ;
; -0.875 ; sar:inst|a[2] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.827      ;
; -0.873 ; sar:inst|a[0] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.825      ;
; -0.872 ; sar:inst|b[2] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.824      ;
; -0.871 ; sar:inst|a[0] ; sar:inst|a[0] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.822      ;
; -0.871 ; sar:inst|a[0] ; sar:inst|b[0] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.822      ;
; -0.871 ; sar:inst|a[0] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.822      ;
; -0.867 ; sar:inst|a[6] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.819      ;
; -0.867 ; sar:inst|a[0] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.818      ;
; -0.862 ; sar:inst|a[4] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.814      ;
; -0.860 ; sar:inst|a[4] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.812      ;
; -0.860 ; sar:inst|a[2] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.811      ;
; -0.860 ; sar:inst|b[0] ; sar:inst|a[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.812      ;
; -0.859 ; sar:inst|a[4] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.810      ;
; -0.858 ; sar:inst|b[4] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.810      ;
; -0.857 ; sar:inst|a[3] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.808      ;
; -0.857 ; sar:inst|b[2] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.808      ;
; -0.857 ; sar:inst|b[0] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.809      ;
; -0.856 ; sar:inst|a[2] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.807      ;
; -0.855 ; sar:inst|a[4] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.806      ;
; -0.855 ; sar:inst|b[0] ; sar:inst|a[0] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.806      ;
; -0.855 ; sar:inst|b[0] ; sar:inst|b[0] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.806      ;
; -0.855 ; sar:inst|b[0] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.806      ;
; -0.854 ; sar:inst|b[6] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.806      ;
; -0.853 ; sar:inst|a[3] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.804      ;
; -0.853 ; sar:inst|b[2] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.804      ;
; -0.851 ; sar:inst|b[0] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.802      ;
; -0.848 ; sar:inst|b[3] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.800      ;
; -0.844 ; sar:inst|a[3] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.796      ;
; -0.843 ; sar:inst|b[1] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.795      ;
; -0.842 ; sar:inst|a[3] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.794      ;
; -0.841 ; sar:inst|b[1] ; sar:inst|a[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.792      ;
; -0.837 ; sar:inst|b[1] ; sar:inst|b[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.788      ;
; -0.833 ; sar:inst|b[4] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.785      ;
; -0.831 ; sar:inst|b[3] ; sar:inst|b[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.782      ;
; -0.822 ; sar:inst|b[3] ; sar:inst|b[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.774      ;
; -0.796 ; sar:inst|a[0] ; sar:inst|a[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.748      ;
; -0.792 ; sar:inst|a[5] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.744      ;
; -0.790 ; sar:inst|a[0] ; sar:inst|b[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.742      ;
; -0.783 ; sar:inst|b[3] ; sar:inst|a[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.734      ;
; -0.783 ; sar:inst|a[3] ; sar:inst|a[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.735      ;
; -0.780 ; sar:inst|b[5] ; sar:inst|a[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.732      ;
; -0.780 ; sar:inst|b[4] ; sar:inst|a[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.732      ;
; -0.780 ; sar:inst|b[0] ; sar:inst|a[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.732      ;
; -0.779 ; sar:inst|b[3] ; sar:inst|b[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.036     ; 1.730      ;
; -0.778 ; sar:inst|b[4] ; sar:inst|b[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.035     ; 1.730      ;
+--------+---------------+---------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                        ;
+-------+------------------------------------+------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.187 ; latch_sync:inst20|counter[2]       ; latch_sync:inst20|counter[2]       ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; latch_sync:inst20|counter[5]       ; latch_sync:inst20|counter[5]       ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; latch_sync:inst20|counter[6]       ; latch_sync:inst20|counter[6]       ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; latch_sync:inst20|flag             ; latch_sync:inst20|flag             ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.190 ; rochi_start:inst22|counter[20]     ; rochi_start:inst22|counter[20]     ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.318      ;
; 0.197 ; clock_divider16:inst11|counter[40] ; clock_divider16:inst11|counter[40] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.325      ;
; 0.205 ; divide78:inst1|cnt[24]             ; divide78:inst1|cnt[24]             ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.270 ; rochi_start:inst22|counter[1]      ; rochi_start:inst22|counter[2]      ; clk                            ; clk         ; 0.000        ; 0.220      ; 0.574      ;
; 0.272 ; rochi_start:inst22|counter[9]      ; rochi_start:inst22|counter[10]     ; clk                            ; clk         ; 0.000        ; 0.221      ; 0.577      ;
; 0.275 ; rochi_start:inst22|counter[3]      ; rochi_start:inst22|counter[4]      ; clk                            ; clk         ; 0.000        ; 0.220      ; 0.579      ;
; 0.289 ; clock_divider16:inst11|counter[33] ; clock_divider16:inst11|counter[33] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.417      ;
; 0.290 ; rochi_start:inst22|counter[13]     ; rochi_start:inst22|counter[13]     ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.418      ;
; 0.290 ; rochi_start:inst22|counter[11]     ; rochi_start:inst22|counter[11]     ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.418      ;
; 0.290 ; clock_divider16:inst11|counter[31] ; clock_divider16:inst11|counter[31] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.418      ;
; 0.290 ; clock_divider16:inst11|counter[29] ; clock_divider16:inst11|counter[29] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.418      ;
; 0.290 ; clock_divider16:inst11|counter[28] ; clock_divider16:inst11|counter[28] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.418      ;
; 0.290 ; rochi_start:inst22|counter[10]     ; rochi_start:inst22|counter[10]     ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.418      ;
; 0.291 ; rochi_start:inst22|counter[16]     ; rochi_start:inst22|counter[16]     ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; rochi_start:inst22|counter[17]     ; rochi_start:inst22|counter[17]     ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; rochi_start:inst22|counter[15]     ; rochi_start:inst22|counter[15]     ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; rochi_start:inst22|counter[12]     ; rochi_start:inst22|counter[12]     ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; clock_divider16:inst11|counter[35] ; clock_divider16:inst11|counter[35] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; clock_divider16:inst11|counter[39] ; clock_divider16:inst11|counter[39] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; clock_divider16:inst11|counter[34] ; clock_divider16:inst11|counter[34] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; clock_divider16:inst11|counter[30] ; clock_divider16:inst11|counter[30] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.292 ; rochi_start:inst22|counter[18]     ; rochi_start:inst22|counter[18]     ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; rochi_start:inst22|counter[14]     ; rochi_start:inst22|counter[14]     ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; clock_divider16:inst11|counter[37] ; clock_divider16:inst11|counter[37] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; clock_divider16:inst11|counter[36] ; clock_divider16:inst11|counter[36] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; clock_divider16:inst11|counter[32] ; clock_divider16:inst11|counter[32] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.295 ; divide78:inst1|cnt[1]              ; divide78:inst1|cnt[1]              ; clk                            ; clk         ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; divide78:inst1|cnt[11]             ; divide78:inst1|cnt[11]             ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; clock_divider16:inst11|counter[11] ; clock_divider16:inst11|counter[11] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.423      ;
; 0.296 ; divide78:inst1|cnt[9]              ; divide78:inst1|cnt[9]              ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; clock_divider16:inst11|counter[27] ; clock_divider16:inst11|counter[27] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; clock_divider16:inst11|counter[25] ; clock_divider16:inst11|counter[25] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; clock_divider16:inst11|counter[1]  ; clock_divider16:inst11|counter[1]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; clock_divider16:inst11|counter[7]  ; clock_divider16:inst11|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; clock_divider16:inst11|counter[9]  ; clock_divider16:inst11|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; clock_divider16:inst11|counter[15] ; clock_divider16:inst11|counter[15] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.424      ;
; 0.297 ; divide78:inst1|cnt[7]              ; divide78:inst1|cnt[7]              ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; divide78:inst1|cnt[17]             ; divide78:inst1|cnt[17]             ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; divide78:inst1|cnt[10]             ; divide78:inst1|cnt[10]             ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; clock_divider16:inst11|counter[23] ; clock_divider16:inst11|counter[23] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; clock_divider16:inst11|counter[5]  ; clock_divider16:inst11|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; clock_divider16:inst11|counter[18] ; clock_divider16:inst11|counter[18] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; clock_divider16:inst11|counter[19] ; clock_divider16:inst11|counter[19] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; divide78:inst1|cnt[8]              ; divide78:inst1|cnt[8]              ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; divide78:inst1|cnt[15]             ; divide78:inst1|cnt[15]             ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; clock_divider16:inst11|counter[26] ; clock_divider16:inst11|counter[26] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; clock_divider16:inst11|counter[21] ; clock_divider16:inst11|counter[21] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; clock_divider16:inst11|counter[6]  ; clock_divider16:inst11|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; clock_divider16:inst11|counter[8]  ; clock_divider16:inst11|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; clock_divider16:inst11|counter[10] ; clock_divider16:inst11|counter[10] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; divide78:inst1|cnt[19]             ; divide78:inst1|cnt[19]             ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; rochi_start:inst22|counter[19]     ; rochi_start:inst22|counter[19]     ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; clock_divider16:inst11|counter[22] ; clock_divider16:inst11|counter[22] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; clock_divider16:inst11|counter[24] ; clock_divider16:inst11|counter[24] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; clock_divider16:inst11|counter[20] ; clock_divider16:inst11|counter[20] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; clock_divider16:inst11|counter[16] ; clock_divider16:inst11|counter[16] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; rochi_start:inst22|counter[2]      ; rochi_start:inst22|counter[2]      ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.300 ; divide78:inst1|cnt[20]             ; divide78:inst1|cnt[20]             ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; divide78:inst1|cnt[21]             ; divide78:inst1|cnt[21]             ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; clock_divider16:inst11|counter[38] ; clock_divider16:inst11|counter[38] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.428      ;
; 0.304 ; divide78:inst1|cnt[2]              ; divide78:inst1|cnt[2]              ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; divide78:inst1|cnt[3]              ; divide78:inst1|cnt[3]              ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; divide78:inst1|cnt[5]              ; divide78:inst1|cnt[5]              ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; divide78:inst1|cnt[13]             ; divide78:inst1|cnt[13]             ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; divide78:inst1|cnt[23]             ; divide78:inst1|cnt[23]             ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; rochi_start:inst22|counter[1]      ; rochi_start:inst22|counter[1]      ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; divide78:inst1|cnt[4]              ; divide78:inst1|cnt[4]              ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; divide78:inst1|cnt[6]              ; divide78:inst1|cnt[6]              ; clk                            ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; divide78:inst1|cnt[12]             ; divide78:inst1|cnt[12]             ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; rochi_start:inst22|counter[0]      ; rochi_start:inst22|counter[0]      ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.434      ;
; 0.307 ; divide78:inst1|cnt[14]             ; divide78:inst1|cnt[14]             ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; rochi_start:inst22|counter[7]      ; rochi_start:inst22|counter[7]      ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; rochi_start:inst22|counter[9]      ; rochi_start:inst22|counter[9]      ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; clock_divider16:inst11|counter[13] ; clock_divider16:inst11|counter[13] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.436      ;
; 0.308 ; clock_divider16:inst11|counter[17] ; clock_divider16:inst11|counter[17] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.436      ;
; 0.309 ; divide78:inst1|cnt[0]              ; divide78:inst1|cnt[0]              ; clk                            ; clk         ; 0.000        ; 0.045      ; 0.438      ;
; 0.309 ; rochi_start:inst22|counter[5]      ; rochi_start:inst22|counter[5]      ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.309 ; clock_divider16:inst11|counter[0]  ; clock_divider16:inst11|counter[0]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.437      ;
; 0.309 ; clock_divider16:inst11|counter[2]  ; clock_divider16:inst11|counter[2]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.437      ;
; 0.309 ; clock_divider16:inst11|counter[3]  ; clock_divider16:inst11|counter[3]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.437      ;
; 0.309 ; clock_divider16:inst11|counter[12] ; clock_divider16:inst11|counter[12] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.437      ;
; 0.310 ; rochi_start:inst22|counter[3]      ; rochi_start:inst22|counter[3]      ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; clock_divider16:inst11|counter[4]  ; clock_divider16:inst11|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.438      ;
; 0.310 ; clock_divider16:inst11|counter[14] ; clock_divider16:inst11|counter[14] ; clk                            ; clk         ; 0.000        ; 0.044      ; 0.438      ;
; 0.311 ; rochi_start:inst22|counter[6]      ; rochi_start:inst22|counter[6]      ; clk                            ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.318 ; clock_divider:inst4|counter[0]     ; clock_divider:inst4|counter[2]     ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.248      ; 1.785      ;
; 0.319 ; clock_divider:inst4|counter[2]     ; clock_divider:inst4|counter[2]     ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; clock_divider:inst4|counter[4]     ; clock_divider:inst4|counter[4]     ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; clock_divider:inst4|counter[15]    ; clock_divider:inst4|counter[15]    ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; clock_divider:inst4|counter[21]    ; clock_divider:inst4|counter[21]    ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; clock_divider:inst4|counter[30]    ; clock_divider:inst4|counter[30]    ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.320 ; clock_divider:inst4|counter[6]     ; clock_divider:inst4|counter[6]     ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; clock_divider:inst4|counter[10]    ; clock_divider:inst4|counter[10]    ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; clock_divider:inst4|counter[11]    ; clock_divider:inst4|counter[11]    ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; clock_divider:inst4|counter[17]    ; clock_divider:inst4|counter[17]    ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; clock_divider:inst4|counter[18]    ; clock_divider:inst4|counter[18]    ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.426      ;
+-------+------------------------------------+------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:inst4|counter[0]'                                                                                                                    ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.201 ; sar:inst|step[2]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; sar:inst|step[1]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; sar:inst|step[3]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.022      ; 0.307      ;
; 0.208 ; sar:inst|step[0]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.022      ; 0.314      ;
; 0.287 ; sar:inst|step[1]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.024      ; 0.395      ;
; 0.289 ; sar:inst|step[1]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.024      ; 0.397      ;
; 0.294 ; sar:inst|step[3]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.024      ; 0.402      ;
; 0.298 ; sar:inst|step[3]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.024      ; 0.406      ;
; 0.324 ; sar:inst|step[2]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.024      ; 0.432      ;
; 0.324 ; sar:inst|step[0]             ; sar:inst|step[3]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.024      ; 0.432      ;
; 0.334 ; sar:inst|step[0]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.024      ; 0.442      ;
; 0.334 ; sar:inst|step[3]             ; sar:inst|step[2]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.024      ; 0.442      ;
; 0.336 ; sar:inst|step[2]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.024      ; 0.444      ;
; 0.342 ; sar:inst|step[1]             ; sar:inst|step[0]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.024      ; 0.450      ;
; 0.357 ; sar:inst|step[0]             ; sar:inst|step[1]             ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.024      ; 0.465      ;
; 0.483 ; modulador_delta:inst6|out[7] ; modulador_delta:inst6|out[7] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.036      ; 0.603      ;
; 0.505 ; sar:inst|step[1]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.204      ;
; 0.505 ; sar:inst|step[1]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.204      ;
; 0.509 ; sar:inst|step[1]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.208      ;
; 0.509 ; sar:inst|step[1]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.208      ;
; 0.509 ; sar:inst|step[1]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.208      ;
; 0.510 ; sar:inst|step[1]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.209      ;
; 0.524 ; modulador_delta:inst6|out[5] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.232      ; 0.840      ;
; 0.531 ; sar:inst|a[1]                ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.650      ;
; 0.533 ; sar:inst|step[3]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.232      ;
; 0.533 ; sar:inst|step[3]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.232      ;
; 0.533 ; sar:inst|a[7]                ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.652      ;
; 0.534 ; sar:inst|a[7]                ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.653      ;
; 0.537 ; sar:inst|step[3]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.236      ;
; 0.537 ; sar:inst|step[3]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.236      ;
; 0.537 ; sar:inst|step[3]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.236      ;
; 0.538 ; sar:inst|step[3]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.237      ;
; 0.540 ; sar:inst|a[6]                ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.659      ;
; 0.544 ; sar:inst|a[2]                ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.663      ;
; 0.546 ; sar:inst|a[2]                ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.665      ;
; 0.546 ; sar:inst|a[6]                ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.665      ;
; 0.549 ; sar:inst|step[1]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.248      ;
; 0.551 ; sar:inst|step[1]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.250      ;
; 0.571 ; modulador_delta:inst6|out[3] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.232      ; 0.887      ;
; 0.573 ; sar:inst|step[1]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.272      ;
; 0.574 ; sar:inst|step[2]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.273      ;
; 0.574 ; sar:inst|step[2]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.273      ;
; 0.577 ; sar:inst|step[0]             ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.276      ;
; 0.577 ; sar:inst|step[0]             ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.276      ;
; 0.577 ; sar:inst|step[3]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.276      ;
; 0.578 ; sar:inst|step[2]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.277      ;
; 0.578 ; sar:inst|step[2]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.277      ;
; 0.578 ; sar:inst|step[2]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.277      ;
; 0.579 ; sar:inst|step[2]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.278      ;
; 0.579 ; sar:inst|step[3]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.278      ;
; 0.580 ; modulador_delta:inst6|out[6] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.043      ; 0.707      ;
; 0.581 ; sar:inst|step[0]             ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.280      ;
; 0.581 ; sar:inst|step[0]             ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.280      ;
; 0.581 ; sar:inst|step[0]             ; sar:inst|b[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.280      ;
; 0.582 ; sar:inst|step[0]             ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.281      ;
; 0.583 ; modulador_delta:inst6|out[2] ; modulador_delta:inst6|out[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.702      ;
; 0.585 ; sar:inst|step[1]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.284      ;
; 0.586 ; sar:inst|step[1]             ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.285      ;
; 0.586 ; sar:inst|step[1]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.285      ;
; 0.596 ; sar:inst|a[3]                ; sar:inst|a[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.036      ; 0.716      ;
; 0.600 ; sar:inst|a[3]                ; sar:inst|b[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.036      ; 0.720      ;
; 0.601 ; sar:inst|step[3]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.300      ;
; 0.601 ; modulador_delta:inst6|out[4] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.232      ; 0.917      ;
; 0.609 ; modulador_delta:inst6|out[3] ; modulador_delta:inst6|out[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.728      ;
; 0.613 ; sar:inst|step[3]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.312      ;
; 0.614 ; sar:inst|step[3]             ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.313      ;
; 0.614 ; sar:inst|step[3]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.313      ;
; 0.618 ; sar:inst|step[2]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.317      ;
; 0.620 ; sar:inst|step[2]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.319      ;
; 0.621 ; sar:inst|step[0]             ; sar:inst|b[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.320      ;
; 0.623 ; sar:inst|step[0]             ; sar:inst|a[7]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.322      ;
; 0.624 ; sar:inst|a[5]                ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.036      ; 0.744      ;
; 0.625 ; modulador_delta:inst6|out[2] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.232      ; 0.941      ;
; 0.627 ; modulador_delta:inst6|out[1] ; modulador_delta:inst6|out[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.036      ; 0.747      ;
; 0.628 ; sar:inst|a[5]                ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.036      ; 0.748      ;
; 0.629 ; modulador_delta:inst6|out[5] ; modulador_delta:inst6|out[5] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.748      ;
; 0.642 ; sar:inst|step[2]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.341      ;
; 0.645 ; sar:inst|step[0]             ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.344      ;
; 0.654 ; sar:inst|step[2]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.353      ;
; 0.655 ; sar:inst|step[2]             ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.354      ;
; 0.655 ; sar:inst|step[2]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.354      ;
; 0.657 ; sar:inst|step[0]             ; sar:inst|b[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.356      ;
; 0.657 ; sar:inst|a[4]                ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.776      ;
; 0.658 ; sar:inst|step[0]             ; sar:inst|a[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.357      ;
; 0.658 ; sar:inst|step[0]             ; sar:inst|b[0]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.357      ;
; 0.661 ; sar:inst|a[1]                ; sar:inst|a[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.780      ;
; 0.665 ; modulador_delta:inst6|out[0] ; modulador_delta:inst6|out[0] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.784      ;
; 0.677 ; modulador_delta:inst6|out[1] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.232      ; 0.993      ;
; 0.680 ; sar:inst|a[1]                ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.799      ;
; 0.682 ; sar:inst|a[1]                ; sar:inst|b[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.035      ; 0.801      ;
; 0.688 ; sar:inst|step[1]             ; sar:inst|a[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.387      ;
; 0.689 ; sar:inst|step[1]             ; sar:inst|a[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.388      ;
; 0.689 ; modulador_delta:inst6|out[4] ; modulador_delta:inst6|out[4] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.036      ; 0.809      ;
; 0.691 ; sar:inst|a[3]                ; sar:inst|a[4]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.036      ; 0.811      ;
; 0.702 ; modulador_delta:inst6|out[0] ; modulador_delta:inst6|out[6] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.232      ; 1.018      ;
; 0.704 ; sar:inst|a[0]                ; sar:inst|b[1]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.036      ; 0.824      ;
; 0.706 ; sar:inst|a[5]                ; sar:inst|a[6]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.036      ; 0.826      ;
; 0.708 ; sar:inst|a[0]                ; sar:inst|a[2]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.036      ; 0.828      ;
; 0.709 ; sar:inst|step[1]             ; sar:inst|b[3]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.408      ;
; 0.709 ; sar:inst|step[1]             ; sar:inst|b[5]                ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.615      ; 1.408      ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control'                                                                                                                 ;
+-------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node               ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.344 ; control                      ; latch_x8:inst5|out[4] ; control                        ; control     ; -0.500       ; 2.946      ; 2.894      ;
; 0.375 ; control                      ; latch_x8:inst5|out[3] ; control                        ; control     ; -0.500       ; 2.946      ; 2.925      ;
; 0.376 ; control                      ; latch_x8:inst5|out[2] ; control                        ; control     ; -0.500       ; 2.946      ; 2.926      ;
; 0.415 ; control                      ; latch_x8:inst5|out[7] ; control                        ; control     ; -0.500       ; 2.946      ; 2.965      ;
; 0.435 ; control                      ; latch_x8:inst5|out[5] ; control                        ; control     ; -0.500       ; 2.946      ; 2.985      ;
; 0.471 ; control                      ; latch_x8:inst5|out[6] ; control                        ; control     ; -0.500       ; 2.946      ; 3.021      ;
; 0.502 ; control                      ; latch_x8:inst5|out[4] ; control                        ; control     ; 0.000        ; 2.946      ; 3.532      ;
; 0.533 ; control                      ; latch_x8:inst5|out[3] ; control                        ; control     ; 0.000        ; 2.946      ; 3.563      ;
; 0.534 ; control                      ; latch_x8:inst5|out[2] ; control                        ; control     ; 0.000        ; 2.946      ; 3.564      ;
; 0.546 ; control                      ; latch_x8:inst5|out[1] ; control                        ; control     ; -0.500       ; 2.957      ; 3.107      ;
; 0.575 ; control                      ; latch_x8:inst5|out[0] ; control                        ; control     ; -0.500       ; 2.957      ; 3.136      ;
; 0.578 ; control                      ; latch_x8:inst5|out[7] ; control                        ; control     ; 0.000        ; 2.946      ; 3.608      ;
; 0.593 ; control                      ; latch_x8:inst5|out[5] ; control                        ; control     ; 0.000        ; 2.946      ; 3.623      ;
; 0.638 ; control                      ; latch_x8:inst5|out[6] ; control                        ; control     ; 0.000        ; 2.946      ; 3.668      ;
; 0.725 ; control                      ; latch_x8:inst5|out[1] ; control                        ; control     ; 0.000        ; 2.957      ; 3.766      ;
; 0.753 ; control                      ; latch_x8:inst5|out[0] ; control                        ; control     ; 0.000        ; 2.957      ; 3.794      ;
; 1.725 ; sar:inst|a[7]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.380      ;
; 1.829 ; sar:inst|a[6]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.484      ;
; 1.862 ; modulador_delta:inst6|out[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.518      ;
; 1.883 ; modulador_delta:inst6|out[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; -0.158     ; 1.339      ;
; 1.893 ; modulador_delta:inst6|out[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.031      ; 1.538      ;
; 1.910 ; sar:inst|a[4]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.565      ;
; 1.911 ; sar:inst|a[5]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.567      ;
; 1.914 ; sar:inst|a[3]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.570      ;
; 1.922 ; modulador_delta:inst6|out[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.031      ; 1.567      ;
; 1.927 ; sar:inst|a[2]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.582      ;
; 1.944 ; sar:inst|a[3]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.600      ;
; 1.950 ; sar:inst|a[6]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.605      ;
; 1.967 ; sar:inst|a[2]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.622      ;
; 1.974 ; modulador_delta:inst6|out[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.031      ; 1.619      ;
; 1.977 ; modulador_delta:inst6|out[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.633      ;
; 1.992 ; modulador_delta:inst6|out[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.031      ; 1.637      ;
; 1.995 ; sar:inst|a[5]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.651      ;
; 2.007 ; sar:inst|a[1]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.662      ;
; 2.020 ; sar:inst|a[5]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.676      ;
; 2.033 ; modulador_delta:inst6|out[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.031      ; 1.678      ;
; 2.035 ; sar:inst|a[0]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.691      ;
; 2.036 ; sar:inst|a[3]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.692      ;
; 2.047 ; sar:inst|b[5]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.703      ;
; 2.058 ; sar:inst|a[5]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.714      ;
; 2.059 ; sar:inst|a[2]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.714      ;
; 2.061 ; sar:inst|a[3]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.717      ;
; 2.063 ; sar:inst|a[1]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.718      ;
; 2.082 ; sar:inst|a[2]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.737      ;
; 2.084 ; sar:inst|a[2]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.739      ;
; 2.091 ; sar:inst|a[0]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.747      ;
; 2.097 ; sar:inst|a[3]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.753      ;
; 2.098 ; sar:inst|a[4]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.753      ;
; 2.099 ; sar:inst|a[1]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.754      ;
; 2.120 ; sar:inst|a[2]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.775      ;
; 2.122 ; sar:inst|a[1]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.777      ;
; 2.123 ; sar:inst|a[4]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.778      ;
; 2.124 ; sar:inst|a[1]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.779      ;
; 2.127 ; sar:inst|a[0]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.783      ;
; 2.150 ; sar:inst|a[0]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.806      ;
; 2.152 ; sar:inst|a[0]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.808      ;
; 2.157 ; sar:inst|b[5]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.813      ;
; 2.159 ; sar:inst|a[4]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.814      ;
; 2.160 ; sar:inst|a[1]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.815      ;
; 2.167 ; sar:inst|b[3]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.823      ;
; 2.177 ; sar:inst|b[4]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.833      ;
; 2.179 ; sar:inst|a[7]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.834      ;
; 2.184 ; sar:inst|a[1]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.052      ; 1.850      ;
; 2.188 ; sar:inst|a[0]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.844      ;
; 2.193 ; sar:inst|b[4]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.849      ;
; 2.207 ; sar:inst|b[3]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.863      ;
; 2.208 ; sar:inst|b[4]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.864      ;
; 2.212 ; sar:inst|a[0]                ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.053      ; 1.879      ;
; 2.222 ; sar:inst|b[3]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.878      ;
; 2.224 ; sar:inst|b[6]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.879      ;
; 2.232 ; sar:inst|b[6]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.887      ;
; 2.235 ; sar:inst|b[5]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.891      ;
; 2.238 ; sar:inst|a[3]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.894      ;
; 2.242 ; sar:inst|a[6]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.897      ;
; 2.247 ; sar:inst|a[4]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.902      ;
; 2.262 ; sar:inst|b[7]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.917      ;
; 2.266 ; sar:inst|b[7]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.921      ;
; 2.296 ; sar:inst|b[5]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.952      ;
; 2.299 ; sar:inst|b[4]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.955      ;
; 2.299 ; sar:inst|b[3]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.955      ;
; 2.315 ; sar:inst|b[6]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.970      ;
; 2.322 ; sar:inst|b[3]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.978      ;
; 2.327 ; sar:inst|b[0]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.983      ;
; 2.338 ; sar:inst|b[2]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.993      ;
; 2.339 ; sar:inst|b[1]                ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 1.994      ;
; 2.342 ; sar:inst|b[0]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 1.998      ;
; 2.353 ; sar:inst|b[2]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 2.008      ;
; 2.354 ; sar:inst|b[1]                ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 2.009      ;
; 2.357 ; sar:inst|a[0]                ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.053      ; 2.024      ;
; 2.360 ; sar:inst|b[4]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 2.016      ;
; 2.360 ; sar:inst|b[3]                ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 2.016      ;
; 2.382 ; sar:inst|b[0]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 2.038      ;
; 2.393 ; sar:inst|b[2]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 2.048      ;
; 2.394 ; sar:inst|b[1]                ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 2.049      ;
; 2.431 ; sar:inst|b[1]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 2.086      ;
; 2.433 ; sar:inst|b[0]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 2.089      ;
; 2.444 ; sar:inst|b[2]                ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 2.099      ;
; 2.454 ; sar:inst|b[1]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 2.109      ;
; 2.457 ; sar:inst|b[0]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.042      ; 2.113      ;
; 2.468 ; sar:inst|b[2]                ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; control     ; -0.500       ; 0.041      ; 2.123      ;
+-------+------------------------------+-----------------------+--------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                ; -5.857   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk                            ; -3.895   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clock_divider:inst4|counter[0] ; -2.816   ; 0.201 ; N/A      ; N/A     ; -1.000              ;
;  control                        ; -5.857   ; 0.344 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                 ; -608.342 ; 0.0   ; 0.0      ; 0.0     ; -256.131            ;
;  clk                            ; -508.044 ; 0.000 ; N/A      ; N/A     ; -215.849            ;
;  clock_divider:inst4|counter[0] ; -54.868  ; 0.000 ; N/A      ; N/A     ; -28.000             ;
;  control                        ; -45.430  ; 0.000 ; N/A      ; N/A     ; -12.282             ;
+---------------------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led             ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clock_sh        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_9fs         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clock_filtro    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2            ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; start           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[7] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[6] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[5] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[4] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[3] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[2] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[1] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[0] ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[7]          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[6]          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[5]          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[4]          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[3]          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[2]          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[1]          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[0]          ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[23]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[22]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[21]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[20]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[19]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[18]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[16]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; control                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; oe                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; eoc_input               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; freq_selector[0]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; freq_selector[1]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; freq_selector[2]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; freq_selector[3]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; freq_selector[4]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; freq_selector[5]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; freq_selector[6]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; freq_selector[7]        ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; cmp                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led             ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; clock_sh        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; clk_9fs         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; clock_filtro    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led2            ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; start           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; feedback_out[7] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[6] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[5] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[4] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[3] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[2] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[1] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[0] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out[7]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.09 V              ; -0.00518 V          ; 0.199 V                              ; 0.274 V                              ; 5.46e-09 s                  ; 5.35e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 3.56e-08 V                  ; 3.09 V             ; -0.00518 V         ; 0.199 V                             ; 0.274 V                             ; 5.46e-09 s                 ; 5.35e-09 s                 ; Yes                       ; No                        ;
; out[6]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out[5]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out[4]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out[3]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out[2]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out[1]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out[0]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.56e-08 V                   ; 3.11 V              ; -0.0364 V           ; 0.238 V                              ; 0.209 V                              ; 6.74e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.56e-08 V                  ; 3.11 V             ; -0.0364 V          ; 0.238 V                             ; 0.209 V                             ; 6.74e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; period[23]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[22]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[21]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[20]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; period[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; period[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led             ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; clock_sh        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; clk_9fs         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; clock_filtro    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led2            ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; start           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[7] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[6] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[5] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[4] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[3] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[2] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[1] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[0] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; out[7]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.00235 V          ; 0.081 V                              ; 0.192 V                              ; 6.63e-09 s                  ; 6.71e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.00235 V         ; 0.081 V                             ; 0.192 V                             ; 6.63e-09 s                 ; 6.71e-09 s                 ; Yes                       ; Yes                       ;
; out[6]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; out[5]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; out[4]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; out[3]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; out[2]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; out[1]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; out[0]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 4.76e-06 V                   ; 3.09 V              ; -0.0169 V           ; 0.103 V                              ; 0.102 V                              ; 8.54e-10 s                  ; 8.47e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 4.76e-06 V                  ; 3.09 V             ; -0.0169 V          ; 0.103 V                             ; 0.102 V                             ; 8.54e-10 s                 ; 8.47e-10 s                 ; Yes                       ; Yes                       ;
; period[23]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[22]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[21]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[20]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; period[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; period[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led             ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; clock_sh        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; clk_9fs         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; clock_filtro    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led2            ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; start           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[7] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; feedback_out[6] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; feedback_out[5] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; feedback_out[4] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; feedback_out[3] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; feedback_out[2] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; feedback_out[1] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; feedback_out[0] ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; out[7]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.47 V              ; -0.00819 V          ; 0.32 V                               ; 0.312 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.47 V             ; -0.00819 V         ; 0.32 V                              ; 0.312 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; out[6]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; out[5]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; out[4]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; out[3]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; out[2]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; out[1]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; out[0]          ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; period[23]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[22]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[21]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[20]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; period[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; period[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 11080    ; 0        ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; clk                            ; 115      ; 115      ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1035     ; 0        ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; control                        ; 0        ; 0        ; 354      ; 0        ;
; control                        ; control                        ; 0        ; 0        ; 8        ; 8        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 11080    ; 0        ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; clk                            ; 115      ; 115      ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1035     ; 0        ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; control                        ; 0        ; 0        ; 354      ; 0        ;
; control                        ; control                        ; 0        ; 0        ; 8        ; 8        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 78    ; 78   ;
; Unconstrained Output Ports      ; 46    ; 46   ;
; Unconstrained Output Port Paths ; 302   ; 302  ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------+
; Clock Status Summary                                                                 ;
+--------------------------------+--------------------------------+------+-------------+
; Target                         ; Clock                          ; Type ; Status      ;
+--------------------------------+--------------------------------+------+-------------+
; clk                            ; clk                            ; Base ; Constrained ;
; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; Base ; Constrained ;
; control                        ; control                        ; Base ; Constrained ;
+--------------------------------+--------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                               ;
+------------------+--------------------------------------------------------------------------------------+
; Input Port       ; Comment                                                                              ;
+------------------+--------------------------------------------------------------------------------------+
; cmp              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; eoc_input        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oe               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; clk_9fs         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clock_filtro    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clock_sh        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led2            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[0]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[1]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[2]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[3]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[4]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[5]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[6]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[7]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[16]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[17]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[18]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[19]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[20]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[21]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[22]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[23]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                               ;
+------------------+--------------------------------------------------------------------------------------+
; Input Port       ; Comment                                                                              ;
+------------------+--------------------------------------------------------------------------------------+
; cmp              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; control          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; eoc_input        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; freq_selector[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oe               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; clk_9fs         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clock_filtro    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clock_sh        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led2            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[0]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[1]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[2]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[3]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[4]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[5]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[6]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[7]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[16]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[17]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[18]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[19]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[20]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[21]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[22]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[23]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Fri Jun 28 10:43:22 2019
Info: Command: quartus_sta SAR -c SAR
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SAR.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clock_divider:inst4|counter[0] clock_divider:inst4|counter[0]
    Info (332105): create_clock -period 1.000 -name control control
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.857
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.857             -45.430 control 
    Info (332119):    -3.895            -508.044 clk 
    Info (332119):    -2.816             -54.868 clock_divider:inst4|counter[0] 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clk 
    Info (332119):     0.382               0.000 clock_divider:inst4|counter[0] 
    Info (332119):     0.757               0.000 control 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -202.576 clk 
    Info (332119):    -3.000             -11.000 control 
    Info (332119):    -1.000             -28.000 clock_divider:inst4|counter[0] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.137
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.137             -39.766 control 
    Info (332119):    -3.418            -440.595 clk 
    Info (332119):    -2.403             -45.971 clock_divider:inst4|counter[0] 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk 
    Info (332119):     0.333               0.000 clock_divider:inst4|counter[0] 
    Info (332119):     0.700               0.000 control 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -202.936 clk 
    Info (332119):    -3.000             -11.000 control 
    Info (332119):    -1.000             -28.000 clock_divider:inst4|counter[0] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.829
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.829             -21.615 control 
    Info (332119):    -1.833            -212.281 clk 
    Info (332119):    -1.107             -19.796 clock_divider:inst4|counter[0] 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
    Info (332119):     0.201               0.000 clock_divider:inst4|counter[0] 
    Info (332119):     0.344               0.000 control 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -215.849 clk 
    Info (332119):    -3.000             -12.282 control 
    Info (332119):    -1.000             -28.000 clock_divider:inst4|counter[0] 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4799 megabytes
    Info: Processing ended: Fri Jun 28 10:43:26 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


