TimeQuest Timing Analyzer report for vga_demo
Wed Oct 15 11:31:39 2014
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[2]'
 13. Slow 1200mV 85C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[2]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[2]'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[2]'
 26. Slow 1200mV 0C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[2]'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[2]'
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Slow 1200mV 0C Model Metastability Report
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[2]'
 38. Fast 1200mV 0C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[2]'
 39. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[2]'
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Fast 1200mV 0C Model Metastability Report
 44. Multicorner Timing Analysis Summary
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Board Trace Model Assignments
 48. Input Transition Times
 49. Signal Integrity Metrics (Slow 1200mv 0c Model)
 50. Signal Integrity Metrics (Slow 1200mv 85c Model)
 51. Signal Integrity Metrics (Fast 1200mv 0c Model)
 52. Setup Transfers
 53. Hold Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths
 57. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; vga_demo                                            ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6F17C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+
; Clock Name                                     ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                           ; Targets                                            ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+
; CLOCK                                          ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                  ; { CLOCK }                                          ;
; U0|altpll_component|auto_generated|pll1|clk[2] ; Generated ; 39.215 ; 25.5 MHz  ; 0.000 ; 19.607 ; 50.00      ; 100       ; 51          ;       ;        ;           ;            ; false    ; CLOCK  ; U0|altpll_component|auto_generated|pll1|inclk[0] ; { U0|altpll_component|auto_generated|pll1|clk[2] } ;
+------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                   ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 149.45 MHz ; 149.45 MHz      ; U0|altpll_component|auto_generated|pll1|clk[2] ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                     ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[2] ; 32.524 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.453 ; 0.000         ;
+------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                       ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK                                          ; 9.934  ; 0.000         ;
; U0|altpll_component|auto_generated|pll1|clk[2] ; 19.325 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                    ;
+--------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 32.524 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.081     ; 6.611      ;
; 32.525 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.081     ; 6.610      ;
; 32.525 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.081     ; 6.610      ;
; 32.526 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.081     ; 6.609      ;
; 32.526 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.081     ; 6.609      ;
; 32.557 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.081     ; 6.578      ;
; 32.558 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.081     ; 6.577      ;
; 32.558 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.081     ; 6.577      ;
; 32.559 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.081     ; 6.576      ;
; 32.559 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.081     ; 6.576      ;
; 32.760 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.073     ; 6.383      ;
; 32.761 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.073     ; 6.382      ;
; 32.761 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.073     ; 6.382      ;
; 32.762 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.073     ; 6.381      ;
; 32.762 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.073     ; 6.381      ;
; 32.823 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.075     ; 6.318      ;
; 32.824 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.075     ; 6.317      ;
; 32.824 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.075     ; 6.317      ;
; 32.825 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.075     ; 6.316      ;
; 32.825 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.075     ; 6.316      ;
; 32.962 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.073     ; 6.181      ;
; 32.963 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.073     ; 6.180      ;
; 32.963 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.073     ; 6.180      ;
; 32.964 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.073     ; 6.179      ;
; 32.964 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.073     ; 6.179      ;
; 32.967 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.081     ; 6.168      ;
; 32.968 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.081     ; 6.167      ;
; 32.968 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.081     ; 6.167      ;
; 32.969 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.081     ; 6.166      ;
; 32.969 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.081     ; 6.166      ;
; 33.028 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.073     ; 6.115      ;
; 33.029 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.073     ; 6.114      ;
; 33.029 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.073     ; 6.114      ;
; 33.030 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.073     ; 6.113      ;
; 33.030 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.073     ; 6.113      ;
; 33.141 ; vga_funcmod:U1|CV[4] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.073     ; 6.002      ;
; 33.142 ; vga_funcmod:U1|CV[4] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.073     ; 6.001      ;
; 33.142 ; vga_funcmod:U1|CV[4] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.073     ; 6.001      ;
; 33.143 ; vga_funcmod:U1|CV[4] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.073     ; 6.000      ;
; 33.143 ; vga_funcmod:U1|CV[4] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.073     ; 6.000      ;
; 33.483 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.659      ;
; 33.484 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.658      ;
; 33.485 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.657      ;
; 33.486 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.656      ;
; 33.486 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.656      ;
; 33.541 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.080     ; 5.595      ;
; 33.541 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.080     ; 5.595      ;
; 33.541 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.080     ; 5.595      ;
; 33.541 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.080     ; 5.595      ;
; 33.541 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.080     ; 5.595      ;
; 33.542 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.080     ; 5.594      ;
; 33.542 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.080     ; 5.594      ;
; 33.542 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.080     ; 5.594      ;
; 33.542 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.080     ; 5.594      ;
; 33.542 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.080     ; 5.594      ;
; 33.574 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.080     ; 5.562      ;
; 33.574 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.080     ; 5.562      ;
; 33.574 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.080     ; 5.562      ;
; 33.574 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.080     ; 5.562      ;
; 33.574 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.080     ; 5.562      ;
; 33.575 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.080     ; 5.561      ;
; 33.575 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.080     ; 5.561      ;
; 33.575 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.080     ; 5.561      ;
; 33.575 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.080     ; 5.561      ;
; 33.575 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.080     ; 5.561      ;
; 33.625 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.517      ;
; 33.626 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.516      ;
; 33.626 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.516      ;
; 33.627 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.515      ;
; 33.627 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.515      ;
; 33.777 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.072     ; 5.367      ;
; 33.777 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.072     ; 5.367      ;
; 33.777 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.072     ; 5.367      ;
; 33.777 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.072     ; 5.367      ;
; 33.777 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.072     ; 5.367      ;
; 33.778 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.072     ; 5.366      ;
; 33.778 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.072     ; 5.366      ;
; 33.778 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.072     ; 5.366      ;
; 33.778 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.072     ; 5.366      ;
; 33.778 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.072     ; 5.366      ;
; 33.840 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.302      ;
; 33.840 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.302      ;
; 33.840 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.302      ;
; 33.840 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.302      ;
; 33.840 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.302      ;
; 33.841 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.301      ;
; 33.841 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.301      ;
; 33.841 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.301      ;
; 33.841 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.301      ;
; 33.841 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.301      ;
; 33.872 ; vga_funcmod:U1|CH[7] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.270      ;
; 33.873 ; vga_funcmod:U1|CH[7] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.269      ;
; 33.873 ; vga_funcmod:U1|CH[7] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.269      ;
; 33.874 ; vga_funcmod:U1|CH[7] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.268      ;
; 33.874 ; vga_funcmod:U1|CH[7] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.074     ; 5.268      ;
; 33.979 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.072     ; 5.165      ;
; 33.979 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.072     ; 5.165      ;
; 33.979 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.072     ; 5.165      ;
; 33.979 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.072     ; 5.165      ;
; 33.979 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.072     ; 5.165      ;
+--------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                    ;
+-------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.453 ; vga_funcmod:U1|H     ; vga_funcmod:U1|H      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|CV[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|CV[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|CV[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|CV[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_funcmod:U1|CV[7] ; vga_funcmod:U1|CV[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga_funcmod:U1|CV[9] ; vga_funcmod:U1|CV[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; vga_funcmod:U1|V     ; vga_funcmod:U1|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|CV[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga_funcmod:U1|CV[4] ; vga_funcmod:U1|CV[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|CV[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|CV[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.746      ;
; 0.745 ; vga_funcmod:U1|CH[1] ; vga_funcmod:U1|CH[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.037      ;
; 0.747 ; vga_funcmod:U1|CH[3] ; vga_funcmod:U1|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; vga_funcmod:U1|CH[2] ; vga_funcmod:U1|CH[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.039      ;
; 0.752 ; vga_funcmod:U1|CH[7] ; vga_funcmod:U1|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.044      ;
; 0.771 ; vga_funcmod:U1|CH[0] ; vga_funcmod:U1|CH[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.063      ;
; 0.782 ; vga_funcmod:U1|CH[6] ; vga_funcmod:U1|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.074      ;
; 0.782 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.074      ;
; 1.072 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|CH[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.365      ;
; 1.096 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[15] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.082      ; 1.390      ;
; 1.097 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|H      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.390      ;
; 1.100 ; vga_funcmod:U1|CH[1] ; vga_funcmod:U1|CH[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.392      ;
; 1.101 ; vga_funcmod:U1|CH[3] ; vga_funcmod:U1|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.393      ;
; 1.108 ; vga_funcmod:U1|CH[2] ; vga_funcmod:U1|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.400      ;
; 1.109 ; vga_funcmod:U1|CH[0] ; vga_funcmod:U1|CH[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.401      ;
; 1.117 ; vga_funcmod:U1|CH[2] ; vga_funcmod:U1|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; vga_funcmod:U1|CH[0] ; vga_funcmod:U1|CH[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.410      ;
; 1.126 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.418      ;
; 1.143 ; vga_funcmod:U1|CH[6] ; vga_funcmod:U1|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.435      ;
; 1.152 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.444      ;
; 1.216 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.508      ;
; 1.231 ; vga_funcmod:U1|CH[1] ; vga_funcmod:U1|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.523      ;
; 1.240 ; vga_funcmod:U1|CH[1] ; vga_funcmod:U1|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.532      ;
; 1.241 ; vga_funcmod:U1|CH[3] ; vga_funcmod:U1|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.533      ;
; 1.249 ; vga_funcmod:U1|CH[0] ; vga_funcmod:U1|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.541      ;
; 1.257 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.549      ;
; 1.257 ; vga_funcmod:U1|CH[2] ; vga_funcmod:U1|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.549      ;
; 1.258 ; vga_funcmod:U1|CH[0] ; vga_funcmod:U1|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.550      ;
; 1.283 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.575      ;
; 1.372 ; vga_funcmod:U1|CH[3] ; vga_funcmod:U1|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.664      ;
; 1.380 ; vga_funcmod:U1|CH[1] ; vga_funcmod:U1|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.672      ;
; 1.388 ; vga_funcmod:U1|CH[2] ; vga_funcmod:U1|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.680      ;
; 1.398 ; vga_funcmod:U1|CH[0] ; vga_funcmod:U1|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.690      ;
; 1.405 ; vga_funcmod:U1|CH[8] ; vga_funcmod:U1|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.697      ;
; 1.411 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|CH[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.703      ;
; 1.506 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|CV[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.799      ;
; 1.507 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|CV[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.800      ;
; 1.511 ; vga_funcmod:U1|CH[1] ; vga_funcmod:U1|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.803      ;
; 1.529 ; vga_funcmod:U1|CH[0] ; vga_funcmod:U1|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.821      ;
; 1.596 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.082      ; 1.890      ;
; 1.596 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.082      ; 1.890      ;
; 1.596 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.082      ; 1.890      ;
; 1.597 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.082      ; 1.891      ;
; 1.597 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.082      ; 1.891      ;
; 1.597 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.082      ; 1.891      ;
; 1.597 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.082      ; 1.891      ;
; 1.597 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.082      ; 1.891      ;
; 1.597 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.082      ; 1.891      ;
; 1.598 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.082      ; 1.892      ;
; 1.630 ; vga_funcmod:U1|CV[7] ; vga_funcmod:U1|CV[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.923      ;
; 1.648 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|CV[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.941      ;
; 1.675 ; vga_funcmod:U1|CH[8] ; vga_funcmod:U1|H      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.968      ;
; 1.692 ; vga_funcmod:U1|CH[8] ; vga_funcmod:U1|CH[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 1.985      ;
; 1.712 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.997      ;
; 1.731 ; vga_funcmod:U1|CH[6] ; vga_funcmod:U1|CH[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 2.024      ;
; 1.737 ; vga_funcmod:U1|CH[6] ; vga_funcmod:U1|H      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 2.030      ;
; 1.746 ; vga_funcmod:U1|CH[7] ; vga_funcmod:U1|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 2.038      ;
; 1.758 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|H      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 2.051      ;
; 1.784 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|CH[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 2.076      ;
; 1.785 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|CV[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 2.078      ;
; 1.788 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 2.080      ;
; 1.789 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|CH[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 2.081      ;
; 1.790 ; vga_funcmod:U1|CV[9] ; vga_funcmod:U1|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 2.075      ;
; 1.791 ; vga_funcmod:U1|CH[6] ; vga_funcmod:U1|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 2.083      ;
; 1.792 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|CV[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 2.083      ;
; 1.792 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|CV[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 2.083      ;
; 1.811 ; vga_funcmod:U1|CH[7] ; vga_funcmod:U1|H      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 2.104      ;
; 1.821 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|CV[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 2.114      ;
; 1.831 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|D1[15] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.082      ; 2.125      ;
; 1.838 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|CV[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 2.131      ;
; 1.873 ; vga_funcmod:U1|CH[3] ; vga_funcmod:U1|CH[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 2.165      ;
; 1.874 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|CV[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.087      ; 2.173      ;
; 1.889 ; vga_funcmod:U1|CH[2] ; vga_funcmod:U1|CH[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 2.181      ;
; 1.905 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 2.197      ;
; 1.908 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|CV[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 2.201      ;
; 1.925 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|CV[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 2.218      ;
; 1.926 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|CV[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 2.219      ;
; 1.929 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 2.214      ;
; 1.931 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 2.223      ;
; 1.935 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[15] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.082      ; 2.229      ;
; 1.941 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 2.226      ;
; 1.945 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 2.237      ;
; 1.980 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|CV[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 2.273      ;
; 2.012 ; vga_funcmod:U1|CH[1] ; vga_funcmod:U1|CH[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 2.304      ;
; 2.018 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|CV[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 2.310      ;
; 2.020 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|CV[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 2.312      ;
; 2.020 ; vga_funcmod:U1|CH[3] ; vga_funcmod:U1|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 2.312      ;
; 2.025 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|CV[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 2.310      ;
; 2.026 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|CV[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 2.311      ;
+-------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2]           ;
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; U0|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.954  ; 9.954        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~input|o                                            ;
; 9.977  ; 9.977        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; U0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~input|i                                            ;
; 10.022 ; 10.022       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; U0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.046 ; 10.046       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~input|o                                            ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2]           ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; U0|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[2]'                                                                                                    ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 19.325 ; 19.545       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[0]                                                 ;
; 19.325 ; 19.545       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[10]                                                ;
; 19.325 ; 19.545       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[11]                                                ;
; 19.325 ; 19.545       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[12]                                                ;
; 19.325 ; 19.545       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[13]                                                ;
; 19.325 ; 19.545       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[14]                                                ;
; 19.325 ; 19.545       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[15]                                                ;
; 19.325 ; 19.545       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[1]                                                 ;
; 19.325 ; 19.545       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[2]                                                 ;
; 19.325 ; 19.545       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[3]                                                 ;
; 19.325 ; 19.545       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[4]                                                 ;
; 19.325 ; 19.545       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[5]                                                 ;
; 19.325 ; 19.545       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[6]                                                 ;
; 19.325 ; 19.545       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[7]                                                 ;
; 19.325 ; 19.545       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[8]                                                 ;
; 19.325 ; 19.545       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[9]                                                 ;
; 19.329 ; 19.549       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[0]                                                 ;
; 19.329 ; 19.549       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[1]                                                 ;
; 19.329 ; 19.549       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[2]                                                 ;
; 19.329 ; 19.549       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[3]                                                 ;
; 19.329 ; 19.549       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[4]                                                 ;
; 19.329 ; 19.549       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[5]                                                 ;
; 19.329 ; 19.549       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[6]                                                 ;
; 19.329 ; 19.549       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[7]                                                 ;
; 19.329 ; 19.549       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[8]                                                 ;
; 19.329 ; 19.549       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[9]                                                 ;
; 19.329 ; 19.549       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[0]                                                 ;
; 19.329 ; 19.549       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[1]                                                 ;
; 19.329 ; 19.549       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[2]                                                 ;
; 19.329 ; 19.549       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[3]                                                 ;
; 19.329 ; 19.549       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[4]                                                 ;
; 19.329 ; 19.549       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[5]                                                 ;
; 19.329 ; 19.549       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[6]                                                 ;
; 19.329 ; 19.549       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[7]                                                 ;
; 19.329 ; 19.549       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[8]                                                 ;
; 19.329 ; 19.549       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[9]                                                 ;
; 19.329 ; 19.549       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|H                                                     ;
; 19.329 ; 19.549       ; 0.220          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|V                                                     ;
; 19.476 ; 19.664       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[0]                                                 ;
; 19.476 ; 19.664       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[1]                                                 ;
; 19.476 ; 19.664       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[2]                                                 ;
; 19.476 ; 19.664       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[3]                                                 ;
; 19.476 ; 19.664       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[4]                                                 ;
; 19.476 ; 19.664       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[5]                                                 ;
; 19.476 ; 19.664       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[6]                                                 ;
; 19.476 ; 19.664       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[7]                                                 ;
; 19.476 ; 19.664       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[8]                                                 ;
; 19.476 ; 19.664       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[9]                                                 ;
; 19.476 ; 19.664       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[0]                                                 ;
; 19.476 ; 19.664       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[1]                                                 ;
; 19.476 ; 19.664       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[2]                                                 ;
; 19.476 ; 19.664       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[3]                                                 ;
; 19.476 ; 19.664       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[4]                                                 ;
; 19.476 ; 19.664       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[5]                                                 ;
; 19.476 ; 19.664       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[6]                                                 ;
; 19.476 ; 19.664       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[7]                                                 ;
; 19.476 ; 19.664       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[8]                                                 ;
; 19.476 ; 19.664       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[9]                                                 ;
; 19.476 ; 19.664       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|H                                                     ;
; 19.476 ; 19.664       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|V                                                     ;
; 19.480 ; 19.668       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[0]                                                 ;
; 19.480 ; 19.668       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[10]                                                ;
; 19.480 ; 19.668       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[11]                                                ;
; 19.480 ; 19.668       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[12]                                                ;
; 19.480 ; 19.668       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[13]                                                ;
; 19.480 ; 19.668       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[14]                                                ;
; 19.480 ; 19.668       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[15]                                                ;
; 19.480 ; 19.668       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[1]                                                 ;
; 19.480 ; 19.668       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[2]                                                 ;
; 19.480 ; 19.668       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[3]                                                 ;
; 19.480 ; 19.668       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[4]                                                 ;
; 19.480 ; 19.668       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[5]                                                 ;
; 19.480 ; 19.668       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[6]                                                 ;
; 19.480 ; 19.668       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[7]                                                 ;
; 19.480 ; 19.668       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[8]                                                 ;
; 19.480 ; 19.668       ; 0.188          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[9]                                                 ;
; 19.574 ; 19.574       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U0|altpll_component|auto_generated|wire_pll1_clk[2]~clkctrl|inclk[0] ;
; 19.574 ; 19.574       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U0|altpll_component|auto_generated|wire_pll1_clk[2]~clkctrl|outclk   ;
; 19.594 ; 19.594       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[0]|clk                                                         ;
; 19.594 ; 19.594       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[10]|clk                                                        ;
; 19.594 ; 19.594       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[11]|clk                                                        ;
; 19.594 ; 19.594       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[12]|clk                                                        ;
; 19.594 ; 19.594       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[13]|clk                                                        ;
; 19.594 ; 19.594       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[14]|clk                                                        ;
; 19.594 ; 19.594       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[15]|clk                                                        ;
; 19.594 ; 19.594       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[1]|clk                                                         ;
; 19.594 ; 19.594       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[2]|clk                                                         ;
; 19.594 ; 19.594       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[3]|clk                                                         ;
; 19.594 ; 19.594       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[4]|clk                                                         ;
; 19.594 ; 19.594       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[5]|clk                                                         ;
; 19.594 ; 19.594       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[6]|clk                                                         ;
; 19.594 ; 19.594       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[7]|clk                                                         ;
; 19.594 ; 19.594       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[8]|clk                                                         ;
; 19.594 ; 19.594       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[9]|clk                                                         ;
; 19.598 ; 19.598       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CH[0]|clk                                                         ;
; 19.598 ; 19.598       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CH[1]|clk                                                         ;
; 19.598 ; 19.598       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CH[2]|clk                                                         ;
; 19.598 ; 19.598       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CH[3]|clk                                                         ;
; 19.598 ; 19.598       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CH[4]|clk                                                         ;
; 19.598 ; 19.598       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CH[5]|clk                                                         ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; VGAD[*]   ; CLOCK      ; 6.212 ; 6.127 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[0]  ; CLOCK      ; 5.517 ; 5.361 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[1]  ; CLOCK      ; 5.575 ; 5.392 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[2]  ; CLOCK      ; 5.324 ; 5.170 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[3]  ; CLOCK      ; 4.870 ; 4.749 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[4]  ; CLOCK      ; 5.333 ; 5.205 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[5]  ; CLOCK      ; 4.862 ; 4.741 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[6]  ; CLOCK      ; 5.622 ; 5.431 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[7]  ; CLOCK      ; 5.285 ; 5.116 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[8]  ; CLOCK      ; 5.390 ; 5.264 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[9]  ; CLOCK      ; 5.244 ; 5.087 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[10] ; CLOCK      ; 5.195 ; 5.049 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[11] ; CLOCK      ; 5.225 ; 5.075 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[12] ; CLOCK      ; 5.516 ; 5.314 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[13] ; CLOCK      ; 6.212 ; 6.127 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[14] ; CLOCK      ; 6.193 ; 6.111 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[15] ; CLOCK      ; 5.621 ; 5.507 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_HSYNC ; CLOCK      ; 5.368 ; 5.558 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_VSYNC ; CLOCK      ; 5.421 ; 5.596 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; VGAD[*]   ; CLOCK      ; 4.289 ; 4.171 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[0]  ; CLOCK      ; 4.916 ; 4.766 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[1]  ; CLOCK      ; 4.969 ; 4.792 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[2]  ; CLOCK      ; 4.734 ; 4.585 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[3]  ; CLOCK      ; 4.298 ; 4.180 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[4]  ; CLOCK      ; 4.742 ; 4.617 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[5]  ; CLOCK      ; 4.289 ; 4.171 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[6]  ; CLOCK      ; 5.019 ; 4.834 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[7]  ; CLOCK      ; 4.695 ; 4.531 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[8]  ; CLOCK      ; 4.796 ; 4.673 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[9]  ; CLOCK      ; 4.656 ; 4.503 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[10] ; CLOCK      ; 4.609 ; 4.466 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[11] ; CLOCK      ; 4.637 ; 4.491 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[12] ; CLOCK      ; 4.917 ; 4.721 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[13] ; CLOCK      ; 5.585 ; 5.502 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[14] ; CLOCK      ; 5.566 ; 5.486 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[15] ; CLOCK      ; 5.018 ; 4.906 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_HSYNC ; CLOCK      ; 4.773 ; 4.956 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_VSYNC ; CLOCK      ; 4.824 ; 4.993 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                    ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 156.49 MHz ; 156.49 MHz      ; U0|altpll_component|auto_generated|pll1|clk[2] ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[2] ; 32.825 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.401 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK                                          ; 9.943  ; 0.000         ;
; U0|altpll_component|auto_generated|pll1|clk[2] ; 19.325 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                     ;
+--------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 32.825 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.077     ; 6.315      ;
; 32.825 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.077     ; 6.315      ;
; 32.826 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.077     ; 6.314      ;
; 32.826 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.077     ; 6.314      ;
; 32.826 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.077     ; 6.314      ;
; 32.843 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.077     ; 6.297      ;
; 32.843 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.077     ; 6.297      ;
; 32.844 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.077     ; 6.296      ;
; 32.844 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.077     ; 6.296      ;
; 32.844 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.077     ; 6.296      ;
; 33.101 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 6.046      ;
; 33.101 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 6.046      ;
; 33.102 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 6.045      ;
; 33.102 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 6.045      ;
; 33.102 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 6.045      ;
; 33.138 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 6.010      ;
; 33.138 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 6.010      ;
; 33.139 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 6.009      ;
; 33.139 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 6.009      ;
; 33.139 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 6.009      ;
; 33.342 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.806      ;
; 33.342 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.806      ;
; 33.343 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.805      ;
; 33.343 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.805      ;
; 33.343 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.805      ;
; 33.344 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.804      ;
; 33.344 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.804      ;
; 33.345 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.803      ;
; 33.345 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.803      ;
; 33.345 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.803      ;
; 33.351 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.077     ; 5.789      ;
; 33.351 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.077     ; 5.789      ;
; 33.352 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.077     ; 5.788      ;
; 33.352 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.077     ; 5.788      ;
; 33.352 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.077     ; 5.788      ;
; 33.502 ; vga_funcmod:U1|CV[4] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.646      ;
; 33.502 ; vga_funcmod:U1|CV[4] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.646      ;
; 33.503 ; vga_funcmod:U1|CV[4] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.645      ;
; 33.503 ; vga_funcmod:U1|CV[4] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.645      ;
; 33.503 ; vga_funcmod:U1|CV[4] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.645      ;
; 33.815 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.076     ; 5.326      ;
; 33.816 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.076     ; 5.325      ;
; 33.816 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.076     ; 5.325      ;
; 33.816 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.076     ; 5.325      ;
; 33.816 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.076     ; 5.325      ;
; 33.816 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.076     ; 5.325      ;
; 33.816 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.076     ; 5.325      ;
; 33.817 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.076     ; 5.324      ;
; 33.817 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.076     ; 5.324      ;
; 33.817 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.076     ; 5.324      ;
; 33.833 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.076     ; 5.308      ;
; 33.834 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.076     ; 5.307      ;
; 33.834 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.076     ; 5.307      ;
; 33.834 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.076     ; 5.307      ;
; 33.834 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.076     ; 5.307      ;
; 33.834 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.076     ; 5.307      ;
; 33.834 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.076     ; 5.307      ;
; 33.835 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.076     ; 5.306      ;
; 33.835 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.076     ; 5.306      ;
; 33.835 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.076     ; 5.306      ;
; 33.922 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 5.225      ;
; 33.922 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 5.225      ;
; 33.923 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 5.224      ;
; 33.923 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 5.224      ;
; 33.923 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 5.224      ;
; 33.939 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 5.208      ;
; 33.939 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 5.208      ;
; 33.940 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 5.207      ;
; 33.940 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 5.207      ;
; 33.940 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 5.207      ;
; 34.091 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.057      ;
; 34.092 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.056      ;
; 34.092 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.056      ;
; 34.092 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.056      ;
; 34.092 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.056      ;
; 34.092 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.056      ;
; 34.092 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.056      ;
; 34.093 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.055      ;
; 34.093 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.055      ;
; 34.093 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.069     ; 5.055      ;
; 34.128 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.068     ; 5.021      ;
; 34.129 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.068     ; 5.020      ;
; 34.129 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.068     ; 5.020      ;
; 34.129 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.068     ; 5.020      ;
; 34.129 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.068     ; 5.020      ;
; 34.129 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.068     ; 5.020      ;
; 34.129 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.068     ; 5.020      ;
; 34.130 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.068     ; 5.019      ;
; 34.130 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.068     ; 5.019      ;
; 34.130 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.068     ; 5.019      ;
; 34.147 ; vga_funcmod:U1|CH[7] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 5.000      ;
; 34.147 ; vga_funcmod:U1|CH[7] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 5.000      ;
; 34.148 ; vga_funcmod:U1|CH[7] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 4.999      ;
; 34.148 ; vga_funcmod:U1|CH[7] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 4.999      ;
; 34.148 ; vga_funcmod:U1|CH[7] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 4.999      ;
; 34.252 ; vga_funcmod:U1|CH[6] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 4.895      ;
; 34.252 ; vga_funcmod:U1|CH[6] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 4.895      ;
; 34.253 ; vga_funcmod:U1|CH[6] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 4.894      ;
; 34.253 ; vga_funcmod:U1|CH[6] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 4.894      ;
; 34.253 ; vga_funcmod:U1|CH[6] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.070     ; 4.894      ;
+--------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                     ;
+-------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.401 ; vga_funcmod:U1|V     ; vga_funcmod:U1|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_funcmod:U1|H     ; vga_funcmod:U1|H      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|CV[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_funcmod:U1|CV[4] ; vga_funcmod:U1|CV[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|CV[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|CV[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|CV[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|CV[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|CV[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|CV[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_funcmod:U1|CV[7] ; vga_funcmod:U1|CV[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; vga_funcmod:U1|CV[9] ; vga_funcmod:U1|CV[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.690 ; vga_funcmod:U1|CH[1] ; vga_funcmod:U1|CH[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.958      ;
; 0.694 ; vga_funcmod:U1|CH[3] ; vga_funcmod:U1|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; vga_funcmod:U1|CH[2] ; vga_funcmod:U1|CH[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.962      ;
; 0.698 ; vga_funcmod:U1|CH[7] ; vga_funcmod:U1|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.966      ;
; 0.721 ; vga_funcmod:U1|CH[0] ; vga_funcmod:U1|CH[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.989      ;
; 0.724 ; vga_funcmod:U1|CH[6] ; vga_funcmod:U1|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.992      ;
; 0.726 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.994      ;
; 0.981 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|CH[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.249      ;
; 0.989 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[15] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.253      ;
; 1.008 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|H      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.276      ;
; 1.012 ; vga_funcmod:U1|CH[1] ; vga_funcmod:U1|CH[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.280      ;
; 1.013 ; vga_funcmod:U1|CH[2] ; vga_funcmod:U1|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.281      ;
; 1.016 ; vga_funcmod:U1|CH[0] ; vga_funcmod:U1|CH[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.284      ;
; 1.018 ; vga_funcmod:U1|CH[3] ; vga_funcmod:U1|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.286      ;
; 1.028 ; vga_funcmod:U1|CH[2] ; vga_funcmod:U1|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.296      ;
; 1.031 ; vga_funcmod:U1|CH[0] ; vga_funcmod:U1|CH[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.299      ;
; 1.040 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.308      ;
; 1.043 ; vga_funcmod:U1|CH[6] ; vga_funcmod:U1|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.311      ;
; 1.060 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.328      ;
; 1.108 ; vga_funcmod:U1|CH[1] ; vga_funcmod:U1|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.376      ;
; 1.123 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.391      ;
; 1.134 ; vga_funcmod:U1|CH[1] ; vga_funcmod:U1|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.402      ;
; 1.138 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.406      ;
; 1.138 ; vga_funcmod:U1|CH[0] ; vga_funcmod:U1|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.406      ;
; 1.140 ; vga_funcmod:U1|CH[3] ; vga_funcmod:U1|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.408      ;
; 1.150 ; vga_funcmod:U1|CH[2] ; vga_funcmod:U1|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.418      ;
; 1.153 ; vga_funcmod:U1|CH[0] ; vga_funcmod:U1|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.421      ;
; 1.167 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.435      ;
; 1.237 ; vga_funcmod:U1|CH[3] ; vga_funcmod:U1|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.505      ;
; 1.256 ; vga_funcmod:U1|CH[1] ; vga_funcmod:U1|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.524      ;
; 1.257 ; vga_funcmod:U1|CH[2] ; vga_funcmod:U1|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.525      ;
; 1.275 ; vga_funcmod:U1|CH[0] ; vga_funcmod:U1|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.543      ;
; 1.307 ; vga_funcmod:U1|CH[8] ; vga_funcmod:U1|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.575      ;
; 1.315 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|CH[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.583      ;
; 1.352 ; vga_funcmod:U1|CH[1] ; vga_funcmod:U1|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.620      ;
; 1.373 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|CV[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.640      ;
; 1.374 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|CV[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.641      ;
; 1.382 ; vga_funcmod:U1|CH[0] ; vga_funcmod:U1|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.650      ;
; 1.453 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.717      ;
; 1.453 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.717      ;
; 1.453 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.717      ;
; 1.453 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.717      ;
; 1.453 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.717      ;
; 1.453 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.717      ;
; 1.454 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.718      ;
; 1.454 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.718      ;
; 1.454 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.718      ;
; 1.454 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.718      ;
; 1.479 ; vga_funcmod:U1|CV[7] ; vga_funcmod:U1|CV[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.746      ;
; 1.497 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|CV[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.764      ;
; 1.510 ; vga_funcmod:U1|CH[8] ; vga_funcmod:U1|H      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.778      ;
; 1.531 ; vga_funcmod:U1|CH[8] ; vga_funcmod:U1|CH[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.799      ;
; 1.532 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.064      ; 1.791      ;
; 1.544 ; vga_funcmod:U1|CH[6] ; vga_funcmod:U1|CH[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.812      ;
; 1.566 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|H      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.834      ;
; 1.571 ; vga_funcmod:U1|CH[6] ; vga_funcmod:U1|H      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.839      ;
; 1.608 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.876      ;
; 1.609 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|CH[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.877      ;
; 1.611 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|CV[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.878      ;
; 1.612 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|CV[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.879      ;
; 1.612 ; vga_funcmod:U1|CH[7] ; vga_funcmod:U1|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.880      ;
; 1.616 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|CV[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.883      ;
; 1.621 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|CH[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.889      ;
; 1.622 ; vga_funcmod:U1|CV[9] ; vga_funcmod:U1|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.064      ; 1.881      ;
; 1.637 ; vga_funcmod:U1|CH[7] ; vga_funcmod:U1|H      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.905      ;
; 1.641 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|D1[15] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.905      ;
; 1.650 ; vga_funcmod:U1|CH[6] ; vga_funcmod:U1|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.918      ;
; 1.665 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|CV[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.932      ;
; 1.682 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|CV[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.949      ;
; 1.690 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|CV[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 1.965      ;
; 1.701 ; vga_funcmod:U1|CH[3] ; vga_funcmod:U1|CH[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.969      ;
; 1.711 ; vga_funcmod:U1|CH[2] ; vga_funcmod:U1|CH[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.979      ;
; 1.721 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|CV[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 1.988      ;
; 1.735 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.064      ; 1.994      ;
; 1.738 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|CV[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 2.005      ;
; 1.739 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|CV[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 2.006      ;
; 1.752 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[15] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 2.016      ;
; 1.754 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 2.022      ;
; 1.760 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.064      ; 2.019      ;
; 1.763 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 2.031      ;
; 1.774 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 2.042      ;
; 1.811 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|CV[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 2.078      ;
; 1.817 ; vga_funcmod:U1|CH[1] ; vga_funcmod:U1|CH[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 2.085      ;
; 1.829 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|CV[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 2.097      ;
; 1.830 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|CV[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 2.098      ;
; 1.836 ; vga_funcmod:U1|CH[0] ; vga_funcmod:U1|CH[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 2.104      ;
; 1.842 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|CV[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.064      ; 2.101      ;
; 1.843 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|CV[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.064      ; 2.102      ;
+-------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK'                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2]           ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; U0|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.975  ; 9.975        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~input|o                                            ;
; 9.992  ; 9.992        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; U0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~input|i                                            ;
; 10.008 ; 10.008       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; U0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.025 ; 10.025       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~input|o                                            ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2]           ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; U0|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[2]'                                                                                                     ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+
; 19.325 ; 19.541       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[0]                                                 ;
; 19.325 ; 19.541       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[10]                                                ;
; 19.325 ; 19.541       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[11]                                                ;
; 19.325 ; 19.541       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[12]                                                ;
; 19.325 ; 19.541       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[13]                                                ;
; 19.325 ; 19.541       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[14]                                                ;
; 19.325 ; 19.541       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[15]                                                ;
; 19.325 ; 19.541       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[1]                                                 ;
; 19.325 ; 19.541       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[2]                                                 ;
; 19.325 ; 19.541       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[3]                                                 ;
; 19.325 ; 19.541       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[4]                                                 ;
; 19.325 ; 19.541       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[5]                                                 ;
; 19.325 ; 19.541       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[6]                                                 ;
; 19.325 ; 19.541       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[7]                                                 ;
; 19.325 ; 19.541       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[8]                                                 ;
; 19.325 ; 19.541       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[9]                                                 ;
; 19.327 ; 19.543       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[0]                                                 ;
; 19.327 ; 19.543       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[1]                                                 ;
; 19.327 ; 19.543       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[2]                                                 ;
; 19.327 ; 19.543       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[3]                                                 ;
; 19.327 ; 19.543       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[4]                                                 ;
; 19.327 ; 19.543       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[5]                                                 ;
; 19.327 ; 19.543       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[6]                                                 ;
; 19.327 ; 19.543       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[7]                                                 ;
; 19.327 ; 19.543       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[8]                                                 ;
; 19.327 ; 19.543       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[9]                                                 ;
; 19.327 ; 19.543       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[0]                                                 ;
; 19.327 ; 19.543       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[1]                                                 ;
; 19.327 ; 19.543       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[2]                                                 ;
; 19.327 ; 19.543       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[3]                                                 ;
; 19.327 ; 19.543       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[4]                                                 ;
; 19.327 ; 19.543       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[5]                                                 ;
; 19.327 ; 19.543       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[6]                                                 ;
; 19.327 ; 19.543       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[7]                                                 ;
; 19.327 ; 19.543       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[8]                                                 ;
; 19.327 ; 19.543       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[9]                                                 ;
; 19.327 ; 19.543       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|H                                                     ;
; 19.327 ; 19.543       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|V                                                     ;
; 19.483 ; 19.667       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[9]                                                 ;
; 19.483 ; 19.667       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|H                                                     ;
; 19.484 ; 19.668       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[0]                                                 ;
; 19.484 ; 19.668       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[1]                                                 ;
; 19.484 ; 19.668       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[2]                                                 ;
; 19.484 ; 19.668       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[3]                                                 ;
; 19.484 ; 19.668       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[4]                                                 ;
; 19.484 ; 19.668       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[5]                                                 ;
; 19.484 ; 19.668       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[6]                                                 ;
; 19.484 ; 19.668       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[7]                                                 ;
; 19.484 ; 19.668       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[8]                                                 ;
; 19.484 ; 19.668       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[3]                                                 ;
; 19.484 ; 19.668       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[4]                                                 ;
; 19.484 ; 19.668       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[5]                                                 ;
; 19.484 ; 19.668       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[8]                                                 ;
; 19.484 ; 19.668       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|V                                                     ;
; 19.485 ; 19.669       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[0]                                                 ;
; 19.485 ; 19.669       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[1]                                                 ;
; 19.485 ; 19.669       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[2]                                                 ;
; 19.485 ; 19.669       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[6]                                                 ;
; 19.485 ; 19.669       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[7]                                                 ;
; 19.485 ; 19.669       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[9]                                                 ;
; 19.486 ; 19.670       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[0]                                                 ;
; 19.486 ; 19.670       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[10]                                                ;
; 19.486 ; 19.670       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[11]                                                ;
; 19.486 ; 19.670       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[12]                                                ;
; 19.486 ; 19.670       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[13]                                                ;
; 19.486 ; 19.670       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[14]                                                ;
; 19.486 ; 19.670       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[15]                                                ;
; 19.486 ; 19.670       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[1]                                                 ;
; 19.486 ; 19.670       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[2]                                                 ;
; 19.486 ; 19.670       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[3]                                                 ;
; 19.486 ; 19.670       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[4]                                                 ;
; 19.486 ; 19.670       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[5]                                                 ;
; 19.486 ; 19.670       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[6]                                                 ;
; 19.486 ; 19.670       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[7]                                                 ;
; 19.486 ; 19.670       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[8]                                                 ;
; 19.486 ; 19.670       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[9]                                                 ;
; 19.572 ; 19.572       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U0|altpll_component|auto_generated|wire_pll1_clk[2]~clkctrl|inclk[0] ;
; 19.572 ; 19.572       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U0|altpll_component|auto_generated|wire_pll1_clk[2]~clkctrl|outclk   ;
; 19.595 ; 19.595       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[0]|clk                                                         ;
; 19.595 ; 19.595       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[10]|clk                                                        ;
; 19.595 ; 19.595       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[11]|clk                                                        ;
; 19.595 ; 19.595       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[12]|clk                                                        ;
; 19.595 ; 19.595       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[13]|clk                                                        ;
; 19.595 ; 19.595       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[14]|clk                                                        ;
; 19.595 ; 19.595       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[15]|clk                                                        ;
; 19.595 ; 19.595       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[1]|clk                                                         ;
; 19.595 ; 19.595       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[2]|clk                                                         ;
; 19.595 ; 19.595       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[3]|clk                                                         ;
; 19.595 ; 19.595       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[4]|clk                                                         ;
; 19.595 ; 19.595       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[5]|clk                                                         ;
; 19.595 ; 19.595       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[6]|clk                                                         ;
; 19.595 ; 19.595       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[7]|clk                                                         ;
; 19.595 ; 19.595       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[8]|clk                                                         ;
; 19.595 ; 19.595       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[9]|clk                                                         ;
; 19.597 ; 19.597       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CH[0]|clk                                                         ;
; 19.597 ; 19.597       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CH[1]|clk                                                         ;
; 19.597 ; 19.597       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CH[2]|clk                                                         ;
; 19.597 ; 19.597       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CH[3]|clk                                                         ;
; 19.597 ; 19.597       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CH[4]|clk                                                         ;
; 19.597 ; 19.597       ; 0.000          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CH[5]|clk                                                         ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; VGAD[*]   ; CLOCK      ; 5.806 ; 5.616 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[0]  ; CLOCK      ; 5.184 ; 4.898 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[1]  ; CLOCK      ; 5.225 ; 4.937 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[2]  ; CLOCK      ; 4.988 ; 4.748 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[3]  ; CLOCK      ; 4.549 ; 4.367 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[4]  ; CLOCK      ; 4.980 ; 4.777 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[5]  ; CLOCK      ; 4.542 ; 4.353 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[6]  ; CLOCK      ; 5.257 ; 4.978 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[7]  ; CLOCK      ; 4.950 ; 4.703 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[8]  ; CLOCK      ; 5.046 ; 4.823 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[9]  ; CLOCK      ; 4.913 ; 4.672 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[10] ; CLOCK      ; 4.861 ; 4.635 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[11] ; CLOCK      ; 4.905 ; 4.653 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[12] ; CLOCK      ; 5.184 ; 4.869 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[13] ; CLOCK      ; 5.806 ; 5.616 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[14] ; CLOCK      ; 5.782 ; 5.595 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[15] ; CLOCK      ; 5.281 ; 5.036 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_HSYNC ; CLOCK      ; 4.907 ; 5.229 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_VSYNC ; CLOCK      ; 4.960 ; 5.259 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; VGAD[*]   ; CLOCK      ; 4.011 ; 3.829 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[0]  ; CLOCK      ; 4.629 ; 4.353 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[1]  ; CLOCK      ; 4.665 ; 4.388 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[2]  ; CLOCK      ; 4.441 ; 4.209 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[3]  ; CLOCK      ; 4.019 ; 3.842 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[4]  ; CLOCK      ; 4.433 ; 4.236 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[5]  ; CLOCK      ; 4.011 ; 3.829 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[6]  ; CLOCK      ; 4.699 ; 4.429 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[7]  ; CLOCK      ; 4.404 ; 4.164 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[8]  ; CLOCK      ; 4.496 ; 4.281 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[9]  ; CLOCK      ; 4.367 ; 4.135 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[10] ; CLOCK      ; 4.317 ; 4.099 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[11] ; CLOCK      ; 4.360 ; 4.116 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[12] ; CLOCK      ; 4.627 ; 4.323 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[13] ; CLOCK      ; 5.225 ; 5.041 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[14] ; CLOCK      ; 5.202 ; 5.020 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[15] ; CLOCK      ; 4.720 ; 4.483 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_HSYNC ; CLOCK      ; 4.361 ; 4.672 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_VSYNC ; CLOCK      ; 4.412 ; 4.700 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                      ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[2] ; 36.192 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.186 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                        ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; CLOCK                                          ; 9.594  ; 0.000         ;
; U0|altpll_component|auto_generated|pll1|clk[2] ; 19.405 ; 0.000         ;
+------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'U0|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                     ;
+--------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 36.192 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.042     ; 2.968      ;
; 36.193 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.042     ; 2.967      ;
; 36.194 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.042     ; 2.966      ;
; 36.194 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.042     ; 2.966      ;
; 36.194 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.042     ; 2.966      ;
; 36.212 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.042     ; 2.948      ;
; 36.213 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.042     ; 2.947      ;
; 36.214 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.042     ; 2.946      ;
; 36.214 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.042     ; 2.946      ;
; 36.214 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.042     ; 2.946      ;
; 36.339 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.830      ;
; 36.340 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.829      ;
; 36.341 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.828      ;
; 36.341 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.828      ;
; 36.341 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.828      ;
; 36.349 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.035     ; 2.818      ;
; 36.350 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.035     ; 2.817      ;
; 36.351 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.035     ; 2.816      ;
; 36.351 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.035     ; 2.816      ;
; 36.351 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.035     ; 2.816      ;
; 36.399 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.770      ;
; 36.400 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.769      ;
; 36.401 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.768      ;
; 36.401 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.768      ;
; 36.401 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.768      ;
; 36.420 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.749      ;
; 36.421 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.748      ;
; 36.422 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.042     ; 2.738      ;
; 36.422 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.747      ;
; 36.422 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.747      ;
; 36.422 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.747      ;
; 36.423 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.042     ; 2.737      ;
; 36.424 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.042     ; 2.736      ;
; 36.424 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.042     ; 2.736      ;
; 36.424 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.042     ; 2.736      ;
; 36.500 ; vga_funcmod:U1|CV[4] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.669      ;
; 36.501 ; vga_funcmod:U1|CV[4] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.668      ;
; 36.502 ; vga_funcmod:U1|CV[4] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.667      ;
; 36.502 ; vga_funcmod:U1|CV[4] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.667      ;
; 36.502 ; vga_funcmod:U1|CV[4] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.667      ;
; 36.658 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.040     ; 2.504      ;
; 36.658 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.040     ; 2.504      ;
; 36.658 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.040     ; 2.504      ;
; 36.658 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.040     ; 2.504      ;
; 36.659 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.040     ; 2.503      ;
; 36.659 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.040     ; 2.503      ;
; 36.659 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.040     ; 2.503      ;
; 36.660 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.040     ; 2.502      ;
; 36.660 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.040     ; 2.502      ;
; 36.661 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.040     ; 2.501      ;
; 36.678 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.040     ; 2.484      ;
; 36.678 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.040     ; 2.484      ;
; 36.678 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.040     ; 2.484      ;
; 36.678 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.040     ; 2.484      ;
; 36.679 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.040     ; 2.483      ;
; 36.679 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.040     ; 2.483      ;
; 36.679 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.040     ; 2.483      ;
; 36.680 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.040     ; 2.482      ;
; 36.680 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.040     ; 2.482      ;
; 36.681 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.040     ; 2.481      ;
; 36.705 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.034     ; 2.463      ;
; 36.706 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.034     ; 2.462      ;
; 36.707 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.034     ; 2.461      ;
; 36.707 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.034     ; 2.461      ;
; 36.707 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.034     ; 2.461      ;
; 36.758 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.034     ; 2.410      ;
; 36.759 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.034     ; 2.409      ;
; 36.760 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.034     ; 2.408      ;
; 36.760 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.034     ; 2.408      ;
; 36.760 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.034     ; 2.408      ;
; 36.805 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.031     ; 2.366      ;
; 36.805 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.031     ; 2.366      ;
; 36.805 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.031     ; 2.366      ;
; 36.805 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.031     ; 2.366      ;
; 36.806 ; vga_funcmod:U1|CH[7] ; vga_funcmod:U1|D1[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.034     ; 2.362      ;
; 36.806 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.031     ; 2.365      ;
; 36.806 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.031     ; 2.365      ;
; 36.806 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.031     ; 2.365      ;
; 36.807 ; vga_funcmod:U1|CH[7] ; vga_funcmod:U1|D1[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.034     ; 2.361      ;
; 36.807 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.031     ; 2.364      ;
; 36.807 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.031     ; 2.364      ;
; 36.808 ; vga_funcmod:U1|CH[7] ; vga_funcmod:U1|D1[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.034     ; 2.360      ;
; 36.808 ; vga_funcmod:U1|CH[7] ; vga_funcmod:U1|D1[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.034     ; 2.360      ;
; 36.808 ; vga_funcmod:U1|CH[7] ; vga_funcmod:U1|D1[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.034     ; 2.360      ;
; 36.808 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.031     ; 2.363      ;
; 36.815 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.354      ;
; 36.815 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.354      ;
; 36.815 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.354      ;
; 36.815 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.354      ;
; 36.816 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.353      ;
; 36.816 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.353      ;
; 36.816 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.353      ;
; 36.817 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.352      ;
; 36.817 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.352      ;
; 36.818 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.033     ; 2.351      ;
; 36.865 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.031     ; 2.306      ;
; 36.865 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.031     ; 2.306      ;
; 36.865 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.031     ; 2.306      ;
; 36.865 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.031     ; 2.306      ;
; 36.866 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 39.215       ; -0.031     ; 2.305      ;
+--------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'U0|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                     ;
+-------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.186 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|CV[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|CV[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|CV[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|CV[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_funcmod:U1|CV[7] ; vga_funcmod:U1|CV[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_funcmod:U1|CV[9] ; vga_funcmod:U1|CV[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; vga_funcmod:U1|V     ; vga_funcmod:U1|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_funcmod:U1|H     ; vga_funcmod:U1|H      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|CV[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_funcmod:U1|CV[4] ; vga_funcmod:U1|CV[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|CV[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_funcmod:U1|CV[8] ; vga_funcmod:U1|CV[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.297 ; vga_funcmod:U1|CH[1] ; vga_funcmod:U1|CH[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.417      ;
; 0.299 ; vga_funcmod:U1|CH[3] ; vga_funcmod:U1|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; vga_funcmod:U1|CH[2] ; vga_funcmod:U1|CH[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.419      ;
; 0.303 ; vga_funcmod:U1|CH[7] ; vga_funcmod:U1|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.423      ;
; 0.311 ; vga_funcmod:U1|CH[0] ; vga_funcmod:U1|CH[0]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.431      ;
; 0.315 ; vga_funcmod:U1|CH[6] ; vga_funcmod:U1|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.435      ;
; 0.315 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.435      ;
; 0.444 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[15] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.034      ; 0.562      ;
; 0.446 ; vga_funcmod:U1|CH[1] ; vga_funcmod:U1|CH[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.566      ;
; 0.448 ; vga_funcmod:U1|CH[3] ; vga_funcmod:U1|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.568      ;
; 0.450 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|CH[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.570      ;
; 0.453 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|H      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.573      ;
; 0.457 ; vga_funcmod:U1|CH[2] ; vga_funcmod:U1|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; vga_funcmod:U1|CH[0] ; vga_funcmod:U1|CH[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.578      ;
; 0.460 ; vga_funcmod:U1|CH[2] ; vga_funcmod:U1|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; vga_funcmod:U1|CH[0] ; vga_funcmod:U1|CH[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.581      ;
; 0.473 ; vga_funcmod:U1|CH[6] ; vga_funcmod:U1|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.593      ;
; 0.476 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.596      ;
; 0.499 ; vga_funcmod:U1|CV[3] ; vga_funcmod:U1|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.619      ;
; 0.509 ; vga_funcmod:U1|CH[1] ; vga_funcmod:U1|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.629      ;
; 0.512 ; vga_funcmod:U1|CH[1] ; vga_funcmod:U1|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.632      ;
; 0.514 ; vga_funcmod:U1|CH[3] ; vga_funcmod:U1|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.634      ;
; 0.524 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; vga_funcmod:U1|CH[0] ; vga_funcmod:U1|CH[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.644      ;
; 0.526 ; vga_funcmod:U1|CH[2] ; vga_funcmod:U1|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.646      ;
; 0.527 ; vga_funcmod:U1|CH[0] ; vga_funcmod:U1|CH[4]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.647      ;
; 0.539 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.659      ;
; 0.562 ; vga_funcmod:U1|CH[8] ; vga_funcmod:U1|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.682      ;
; 0.567 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|CH[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.687      ;
; 0.577 ; vga_funcmod:U1|CH[3] ; vga_funcmod:U1|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.697      ;
; 0.578 ; vga_funcmod:U1|CH[1] ; vga_funcmod:U1|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.698      ;
; 0.589 ; vga_funcmod:U1|CH[2] ; vga_funcmod:U1|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.709      ;
; 0.593 ; vga_funcmod:U1|CH[0] ; vga_funcmod:U1|CH[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.713      ;
; 0.618 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|CV[1]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.739      ;
; 0.620 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|CV[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.741      ;
; 0.641 ; vga_funcmod:U1|CH[1] ; vga_funcmod:U1|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.761      ;
; 0.656 ; vga_funcmod:U1|CH[0] ; vga_funcmod:U1|CH[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.776      ;
; 0.667 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[13] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.034      ; 0.785      ;
; 0.668 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.034      ; 0.786      ;
; 0.668 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[11] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.034      ; 0.786      ;
; 0.669 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.034      ; 0.787      ;
; 0.669 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.034      ; 0.787      ;
; 0.669 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[12] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.034      ; 0.787      ;
; 0.670 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.034      ; 0.788      ;
; 0.670 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.034      ; 0.788      ;
; 0.670 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[14] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.034      ; 0.788      ;
; 0.671 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|D1[10] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.034      ; 0.789      ;
; 0.671 ; vga_funcmod:U1|CV[7] ; vga_funcmod:U1|CV[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.792      ;
; 0.686 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|CV[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.807      ;
; 0.690 ; vga_funcmod:U1|CH[6] ; vga_funcmod:U1|CH[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.811      ;
; 0.691 ; vga_funcmod:U1|CH[8] ; vga_funcmod:U1|CH[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.812      ;
; 0.694 ; vga_funcmod:U1|CH[8] ; vga_funcmod:U1|H      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.815      ;
; 0.694 ; vga_funcmod:U1|CH[6] ; vga_funcmod:U1|H      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.815      ;
; 0.701 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|H      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.822      ;
; 0.706 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.028      ; 0.818      ;
; 0.707 ; vga_funcmod:U1|CH[7] ; vga_funcmod:U1|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.827      ;
; 0.728 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|CH[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.848      ;
; 0.731 ; vga_funcmod:U1|CH[6] ; vga_funcmod:U1|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.851      ;
; 0.735 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|CV[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.856      ;
; 0.736 ; vga_funcmod:U1|CV[6] ; vga_funcmod:U1|D1[15] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.034      ; 0.854      ;
; 0.748 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|CV[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.869      ;
; 0.750 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|CV[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.871      ;
; 0.760 ; vga_funcmod:U1|CV[9] ; vga_funcmod:U1|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.028      ; 0.872      ;
; 0.766 ; vga_funcmod:U1|CH[3] ; vga_funcmod:U1|CH[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.886      ;
; 0.773 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|D1[15] ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.034      ; 0.891      ;
; 0.778 ; vga_funcmod:U1|CH[2] ; vga_funcmod:U1|CH[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.898      ;
; 0.780 ; vga_funcmod:U1|CH[7] ; vga_funcmod:U1|H      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.901      ;
; 0.782 ; vga_funcmod:U1|CH[5] ; vga_funcmod:U1|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.902      ;
; 0.784 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.035      ; 0.903      ;
; 0.784 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|CH[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.035      ; 0.903      ;
; 0.788 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|CV[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.034      ; 0.906      ;
; 0.789 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|CV[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.034      ; 0.907      ;
; 0.795 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.915      ;
; 0.797 ; vga_funcmod:U1|CH[4] ; vga_funcmod:U1|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.917      ;
; 0.803 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|CV[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.924      ;
; 0.814 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.028      ; 0.926      ;
; 0.816 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|CV[6]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.937      ;
; 0.816 ; vga_funcmod:U1|CV[2] ; vga_funcmod:U1|CV[9]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.937      ;
; 0.816 ; vga_funcmod:U1|CV[0] ; vga_funcmod:U1|CV[7]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.937      ;
; 0.829 ; vga_funcmod:U1|CH[9] ; vga_funcmod:U1|CV[2]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.043      ; 0.956      ;
; 0.830 ; vga_funcmod:U1|CH[1] ; vga_funcmod:U1|CH[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.950      ;
; 0.834 ; vga_funcmod:U1|CV[1] ; vga_funcmod:U1|V      ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.028      ; 0.946      ;
; 0.835 ; vga_funcmod:U1|CH[3] ; vga_funcmod:U1|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.955      ;
; 0.838 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|CV[3]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.958      ;
; 0.839 ; vga_funcmod:U1|CV[5] ; vga_funcmod:U1|CV[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.959      ;
; 0.845 ; vga_funcmod:U1|CH[0] ; vga_funcmod:U1|CH[5]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.965      ;
; 0.847 ; vga_funcmod:U1|CH[2] ; vga_funcmod:U1|CH[8]  ; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.967      ;
+-------+----------------------+-----------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK'                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2]           ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; U0|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.620  ; 9.620        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~input|o                                            ;
; 9.622  ; 9.622        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; U0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~input|i                                            ;
; 10.377 ; 10.377       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; U0|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.380 ; 10.380       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~input|o                                            ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2]           ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; U0|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                    ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'U0|altpll_component|auto_generated|pll1|clk[2]'                                                      ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------+
; 19.405 ; 19.621       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[0]  ;
; 19.405 ; 19.621       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[1]  ;
; 19.405 ; 19.621       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[2]  ;
; 19.405 ; 19.621       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[3]  ;
; 19.405 ; 19.621       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[4]  ;
; 19.405 ; 19.621       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[5]  ;
; 19.405 ; 19.621       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[6]  ;
; 19.405 ; 19.621       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[7]  ;
; 19.405 ; 19.621       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[8]  ;
; 19.405 ; 19.621       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[9]  ;
; 19.405 ; 19.621       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[3]  ;
; 19.405 ; 19.621       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[4]  ;
; 19.405 ; 19.621       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[5]  ;
; 19.405 ; 19.621       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[8]  ;
; 19.405 ; 19.589       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[0]  ;
; 19.405 ; 19.589       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[1]  ;
; 19.405 ; 19.589       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[4]  ;
; 19.405 ; 19.589       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[6]  ;
; 19.405 ; 19.589       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[8]  ;
; 19.405 ; 19.621       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|H      ;
; 19.405 ; 19.621       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|V      ;
; 19.406 ; 19.622       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[0]  ;
; 19.406 ; 19.622       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[1]  ;
; 19.406 ; 19.622       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[2]  ;
; 19.406 ; 19.622       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[6]  ;
; 19.406 ; 19.622       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[7]  ;
; 19.406 ; 19.622       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[9]  ;
; 19.406 ; 19.622       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[10] ;
; 19.406 ; 19.622       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[11] ;
; 19.406 ; 19.622       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[12] ;
; 19.406 ; 19.622       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[13] ;
; 19.406 ; 19.622       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[14] ;
; 19.406 ; 19.622       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[15] ;
; 19.406 ; 19.622       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[2]  ;
; 19.406 ; 19.622       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[3]  ;
; 19.406 ; 19.622       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[5]  ;
; 19.406 ; 19.622       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[7]  ;
; 19.406 ; 19.622       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[9]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[0]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[1]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[2]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[3]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[4]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[5]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[6]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[7]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[8]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CH[9]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[0]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[1]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[2]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[3]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[4]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[5]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[6]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[7]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[8]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|CV[9]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[10] ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[11] ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[12] ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[13] ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[14] ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[15] ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[2]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[3]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[5]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[7]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[9]  ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|H      ;
; 19.407 ; 19.591       ; 0.184          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|V      ;
; 19.408 ; 19.624       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[0]  ;
; 19.408 ; 19.624       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[1]  ;
; 19.408 ; 19.624       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[4]  ;
; 19.408 ; 19.624       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[6]  ;
; 19.408 ; 19.624       ; 0.216          ; High Pulse Width ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vga_funcmod:U1|D1[8]  ;
; 19.585 ; 19.585       ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[0]|clk          ;
; 19.585 ; 19.585       ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[1]|clk          ;
; 19.585 ; 19.585       ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[4]|clk          ;
; 19.585 ; 19.585       ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[6]|clk          ;
; 19.585 ; 19.585       ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|D1[8]|clk          ;
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CH[0]|clk          ;
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CH[1]|clk          ;
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CH[2]|clk          ;
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CH[3]|clk          ;
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CH[4]|clk          ;
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CH[5]|clk          ;
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CH[6]|clk          ;
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CH[7]|clk          ;
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CH[8]|clk          ;
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CH[9]|clk          ;
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CV[0]|clk          ;
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CV[1]|clk          ;
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CV[2]|clk          ;
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CV[3]|clk          ;
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CV[4]|clk          ;
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CV[5]|clk          ;
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CV[6]|clk          ;
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CV[7]|clk          ;
; 19.587 ; 19.587       ; 0.000          ; Low Pulse Width  ; U0|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; U1|CV[8]|clk          ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; VGAD[*]   ; CLOCK      ; 2.815 ; 3.005 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[0]  ; CLOCK      ; 2.455 ; 2.570 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[1]  ; CLOCK      ; 2.472 ; 2.581 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[2]  ; CLOCK      ; 2.401 ; 2.490 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[3]  ; CLOCK      ; 2.195 ; 2.255 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[4]  ; CLOCK      ; 2.402 ; 2.494 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[5]  ; CLOCK      ; 2.182 ; 2.241 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[6]  ; CLOCK      ; 2.506 ; 2.607 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[7]  ; CLOCK      ; 2.362 ; 2.445 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[8]  ; CLOCK      ; 2.413 ; 2.517 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[9]  ; CLOCK      ; 2.343 ; 2.426 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[10] ; CLOCK      ; 2.328 ; 2.405 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[11] ; CLOCK      ; 2.320 ; 2.409 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[12] ; CLOCK      ; 2.442 ; 2.534 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[13] ; CLOCK      ; 2.815 ; 3.005 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[14] ; CLOCK      ; 2.802 ; 2.986 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[15] ; CLOCK      ; 2.507 ; 2.623 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_HSYNC ; CLOCK      ; 2.581 ; 2.470 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_VSYNC ; CLOCK      ; 2.612 ; 2.491 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; VGAD[*]   ; CLOCK      ; 1.914 ; 1.971 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[0]  ; CLOCK      ; 2.179 ; 2.291 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[1]  ; CLOCK      ; 2.195 ; 2.300 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[2]  ; CLOCK      ; 2.126 ; 2.212 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[3]  ; CLOCK      ; 1.928 ; 1.985 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[4]  ; CLOCK      ; 2.126 ; 2.214 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[5]  ; CLOCK      ; 1.914 ; 1.971 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[6]  ; CLOCK      ; 2.226 ; 2.322 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[7]  ; CLOCK      ; 2.087 ; 2.168 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[8]  ; CLOCK      ; 2.136 ; 2.236 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[9]  ; CLOCK      ; 2.068 ; 2.148 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[10] ; CLOCK      ; 2.054 ; 2.128 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[11] ; CLOCK      ; 2.046 ; 2.132 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[12] ; CLOCK      ; 2.164 ; 2.252 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[13] ; CLOCK      ; 2.522 ; 2.705 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[14] ; CLOCK      ; 2.509 ; 2.686 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[15] ; CLOCK      ; 2.226 ; 2.337 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_HSYNC ; CLOCK      ; 2.303 ; 2.196 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_VSYNC ; CLOCK      ; 2.333 ; 2.215 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                         ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                           ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                ; 32.524 ; 0.186 ; N/A      ; N/A     ; 9.594               ;
;  CLOCK                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 9.594               ;
;  U0|altpll_component|auto_generated|pll1|clk[2] ; 32.524 ; 0.186 ; N/A      ; N/A     ; 19.325              ;
; Design-wide TNS                                 ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  U0|altpll_component|auto_generated|pll1|clk[2] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; VGAD[*]   ; CLOCK      ; 6.212 ; 6.127 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[0]  ; CLOCK      ; 5.517 ; 5.361 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[1]  ; CLOCK      ; 5.575 ; 5.392 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[2]  ; CLOCK      ; 5.324 ; 5.170 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[3]  ; CLOCK      ; 4.870 ; 4.749 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[4]  ; CLOCK      ; 5.333 ; 5.205 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[5]  ; CLOCK      ; 4.862 ; 4.741 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[6]  ; CLOCK      ; 5.622 ; 5.431 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[7]  ; CLOCK      ; 5.285 ; 5.116 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[8]  ; CLOCK      ; 5.390 ; 5.264 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[9]  ; CLOCK      ; 5.244 ; 5.087 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[10] ; CLOCK      ; 5.195 ; 5.049 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[11] ; CLOCK      ; 5.225 ; 5.075 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[12] ; CLOCK      ; 5.516 ; 5.314 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[13] ; CLOCK      ; 6.212 ; 6.127 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[14] ; CLOCK      ; 6.193 ; 6.111 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[15] ; CLOCK      ; 5.621 ; 5.507 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_HSYNC ; CLOCK      ; 5.368 ; 5.558 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_VSYNC ; CLOCK      ; 5.421 ; 5.596 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------+
; VGAD[*]   ; CLOCK      ; 1.914 ; 1.971 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[0]  ; CLOCK      ; 2.179 ; 2.291 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[1]  ; CLOCK      ; 2.195 ; 2.300 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[2]  ; CLOCK      ; 2.126 ; 2.212 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[3]  ; CLOCK      ; 1.928 ; 1.985 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[4]  ; CLOCK      ; 2.126 ; 2.214 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[5]  ; CLOCK      ; 1.914 ; 1.971 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[6]  ; CLOCK      ; 2.226 ; 2.322 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[7]  ; CLOCK      ; 2.087 ; 2.168 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[8]  ; CLOCK      ; 2.136 ; 2.236 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[9]  ; CLOCK      ; 2.068 ; 2.148 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[10] ; CLOCK      ; 2.054 ; 2.128 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[11] ; CLOCK      ; 2.046 ; 2.132 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[12] ; CLOCK      ; 2.164 ; 2.252 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[13] ; CLOCK      ; 2.522 ; 2.705 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[14] ; CLOCK      ; 2.509 ; 2.686 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
;  VGAD[15] ; CLOCK      ; 2.226 ; 2.337 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_HSYNC ; CLOCK      ; 2.303 ; 2.196 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
; VGA_VSYNC ; CLOCK      ; 2.333 ; 2.215 ; Rise       ; U0|altpll_component|auto_generated|pll1|clk[2] ;
+-----------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; VGA_HSYNC     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VSYNC     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAD[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; RESET                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; VGAD[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_HSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGA_VSYNC     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAD[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAD[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAD[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                             ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 962      ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                              ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; U0|altpll_component|auto_generated|pll1|clk[2] ; U0|altpll_component|auto_generated|pll1|clk[2] ; 962      ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 38    ; 38   ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Wed Oct 15 11:31:37 2014
Info: Command: quartus_sta vga_demo -c vga_demo
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vga_demo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK CLOCK
    Info (332110): create_generated_clock -source {U0|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 100 -multiply_by 51 -duty_cycle 50.00 -name {U0|altpll_component|auto_generated|pll1|clk[2]} {U0|altpll_component|auto_generated|pll1|clk[2]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 32.524
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    32.524               0.000 U0|altpll_component|auto_generated|pll1|clk[2] 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 U0|altpll_component|auto_generated|pll1|clk[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.934
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.934               0.000 CLOCK 
    Info (332119):    19.325               0.000 U0|altpll_component|auto_generated|pll1|clk[2] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 32.825
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    32.825               0.000 U0|altpll_component|auto_generated|pll1|clk[2] 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 U0|altpll_component|auto_generated|pll1|clk[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.943
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.943               0.000 CLOCK 
    Info (332119):    19.325               0.000 U0|altpll_component|auto_generated|pll1|clk[2] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 36.192
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    36.192               0.000 U0|altpll_component|auto_generated|pll1|clk[2] 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 U0|altpll_component|auto_generated|pll1|clk[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.594
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.594               0.000 CLOCK 
    Info (332119):    19.405               0.000 U0|altpll_component|auto_generated|pll1|clk[2] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 540 megabytes
    Info: Processing ended: Wed Oct 15 11:31:39 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


