[hls]

clock=3.3333
flow_target=vivado
syn.file=${XF_PROJ_ROOT}/L1/tests/hw/swap/uut_top.cpp
syn.file_cflags=${XF_PROJ_ROOT}/L1/tests/hw/swap/uut_top.cpp,-I${XF_PROJ_ROOT}/L1/include/hw                -I${XF_PROJ_ROOT}/L1/include/hw/xf_blas                -I${XF_PROJ_ROOT}/L1/tests/ -I${XF_PROJ_ROOT}/L1/tests/hw -g -O0                -std=c++11 -DBLAS_L1=true -DBLAS_opName=swap -DBLAS_vectorSize=4096    -DBLAS_dataType=int32_t -DBLAS_resDataType=int32_t -DBLAS_logParEntries=3     -DBLAS_parEntries=8
syn.top=uut_top
tb.file=${XF_PROJ_ROOT}/L1/tests/sw/src/test.cpp
tb.file_cflags=${XF_PROJ_ROOT}/L1/tests/sw/src/test.cpp,-std=c++11 -I${XF_PROJ_ROOT}/L1/tests/hw/ -I${XF_PROJ_ROOT}/ -I${XF_PROJ_ROOT}/L1/tests/sw/include               -DBLAS_pageSizeBytes=4096               -DBLAS_memWidthBytes=64               -DBLAS_instrSizeBytes=8               -DBLAS_maxNumInstrs=16               -DBLAS_instrPageIdx=0                -DBLAS_paramPageIdx=1                -DBLAS_statsPageIdx=2  -DBLAS_L1=true -DBLAS_opName=swap -DBLAS_vectorSize=4096    -DBLAS_dataType=int32_t -DBLAS_resDataType=int32_t -DBLAS_logParEntries=3     -DBLAS_parEntries=8

csim.argv=${XF_PROJ_ROOT}/L1/tests/hw/swap/tests/Dint32_t_Rint32_t_v4096/TestBin.bin

cosim.argv=${XF_PROJ_ROOT}/L1/tests/hw/swap/tests/Dint32_t_Rint32_t_v4096/TestBin.bin



vivado.flow=${VIVADO_FLOW}
vivado.rtl=verilog


