Partition Merge report for Lab6_1
Thu May 04 19:00:13 2023
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Thu May 04 19:00:13 2023       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; Lab6_1                                      ;
; Top-level Entity Name              ; lab62                                       ;
; Family                             ; MAX 10                                      ;
; Total logic elements               ; 12,425                                      ;
;     Total combinational functions  ; 10,325                                      ;
;     Dedicated logic registers      ; 4,895                                       ;
; Total registers                    ; 4895                                        ;
; Total pins                         ; 142                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 1,101,472                                   ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 2                                           ;
; UFM blocks                         ; 0                                           ;
; ADC blocks                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                           ;
+---------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------+---------+
; Name                                  ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                     ; Details ;
+---------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------+---------+
; Game_Logic:game|Board[16][0]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[16][0]          ; N/A     ;
; Game_Logic:game|Board[16][0]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[16][0]          ; N/A     ;
; Game_Logic:game|Board[16][1]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[16][1]          ; N/A     ;
; Game_Logic:game|Board[16][1]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[16][1]          ; N/A     ;
; Game_Logic:game|Board[16][2]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[16][2]          ; N/A     ;
; Game_Logic:game|Board[16][2]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[16][2]          ; N/A     ;
; Game_Logic:game|Board[16][3]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[16][3]          ; N/A     ;
; Game_Logic:game|Board[16][3]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[16][3]          ; N/A     ;
; Game_Logic:game|Board[16][4]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[16][4]          ; N/A     ;
; Game_Logic:game|Board[16][4]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[16][4]          ; N/A     ;
; Game_Logic:game|Board[16][5]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[16][5]          ; N/A     ;
; Game_Logic:game|Board[16][5]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[16][5]          ; N/A     ;
; Game_Logic:game|Board[16][6]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[16][6]          ; N/A     ;
; Game_Logic:game|Board[16][6]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[16][6]          ; N/A     ;
; Game_Logic:game|Board[16][7]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[16][7]          ; N/A     ;
; Game_Logic:game|Board[16][7]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[16][7]          ; N/A     ;
; Game_Logic:game|Board[16][8]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[16][8]          ; N/A     ;
; Game_Logic:game|Board[16][8]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[16][8]          ; N/A     ;
; Game_Logic:game|Board[16][9]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[16][9]          ; N/A     ;
; Game_Logic:game|Board[16][9]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[16][9]          ; N/A     ;
; Game_Logic:game|Board[17][0]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[17][0]          ; N/A     ;
; Game_Logic:game|Board[17][0]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[17][0]          ; N/A     ;
; Game_Logic:game|Board[17][1]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[17][1]          ; N/A     ;
; Game_Logic:game|Board[17][1]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[17][1]          ; N/A     ;
; Game_Logic:game|Board[17][2]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[17][2]          ; N/A     ;
; Game_Logic:game|Board[17][2]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[17][2]          ; N/A     ;
; Game_Logic:game|Board[17][3]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[17][3]          ; N/A     ;
; Game_Logic:game|Board[17][3]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[17][3]          ; N/A     ;
; Game_Logic:game|Board[17][4]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[17][4]          ; N/A     ;
; Game_Logic:game|Board[17][4]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[17][4]          ; N/A     ;
; Game_Logic:game|Board[17][5]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[17][5]          ; N/A     ;
; Game_Logic:game|Board[17][5]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[17][5]          ; N/A     ;
; Game_Logic:game|Board[17][6]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[17][6]          ; N/A     ;
; Game_Logic:game|Board[17][6]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[17][6]          ; N/A     ;
; Game_Logic:game|Board[17][7]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[17][7]          ; N/A     ;
; Game_Logic:game|Board[17][7]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[17][7]          ; N/A     ;
; Game_Logic:game|Board[17][8]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[17][8]          ; N/A     ;
; Game_Logic:game|Board[17][8]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[17][8]          ; N/A     ;
; Game_Logic:game|Board[17][9]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[17][9]          ; N/A     ;
; Game_Logic:game|Board[17][9]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[17][9]          ; N/A     ;
; Game_Logic:game|Board[18][0]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][0]          ; N/A     ;
; Game_Logic:game|Board[18][0]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][0]          ; N/A     ;
; Game_Logic:game|Board[18][0]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][0]          ; N/A     ;
; Game_Logic:game|Board[18][1]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][1]          ; N/A     ;
; Game_Logic:game|Board[18][1]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][1]          ; N/A     ;
; Game_Logic:game|Board[18][1]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][1]          ; N/A     ;
; Game_Logic:game|Board[18][2]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][2]          ; N/A     ;
; Game_Logic:game|Board[18][2]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][2]          ; N/A     ;
; Game_Logic:game|Board[18][2]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][2]          ; N/A     ;
; Game_Logic:game|Board[18][3]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][3]          ; N/A     ;
; Game_Logic:game|Board[18][3]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][3]          ; N/A     ;
; Game_Logic:game|Board[18][3]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][3]          ; N/A     ;
; Game_Logic:game|Board[18][4]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][4]          ; N/A     ;
; Game_Logic:game|Board[18][4]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][4]          ; N/A     ;
; Game_Logic:game|Board[18][4]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][4]          ; N/A     ;
; Game_Logic:game|Board[18][5]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][5]          ; N/A     ;
; Game_Logic:game|Board[18][5]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][5]          ; N/A     ;
; Game_Logic:game|Board[18][5]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][5]          ; N/A     ;
; Game_Logic:game|Board[18][6]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][6]          ; N/A     ;
; Game_Logic:game|Board[18][6]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][6]          ; N/A     ;
; Game_Logic:game|Board[18][6]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][6]          ; N/A     ;
; Game_Logic:game|Board[18][7]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][7]          ; N/A     ;
; Game_Logic:game|Board[18][7]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][7]          ; N/A     ;
; Game_Logic:game|Board[18][7]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][7]          ; N/A     ;
; Game_Logic:game|Board[18][8]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][8]          ; N/A     ;
; Game_Logic:game|Board[18][8]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][8]          ; N/A     ;
; Game_Logic:game|Board[18][8]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][8]          ; N/A     ;
; Game_Logic:game|Board[18][9]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][9]          ; N/A     ;
; Game_Logic:game|Board[18][9]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][9]          ; N/A     ;
; Game_Logic:game|Board[18][9]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[18][9]          ; N/A     ;
; Game_Logic:game|Board[19][0]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[19][0]          ; N/A     ;
; Game_Logic:game|Board[19][0]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[19][0]          ; N/A     ;
; Game_Logic:game|Board[19][1]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[19][1]          ; N/A     ;
; Game_Logic:game|Board[19][1]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[19][1]          ; N/A     ;
; Game_Logic:game|Board[19][2]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[19][2]          ; N/A     ;
; Game_Logic:game|Board[19][2]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[19][2]          ; N/A     ;
; Game_Logic:game|Board[19][3]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[19][3]          ; N/A     ;
; Game_Logic:game|Board[19][3]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[19][3]          ; N/A     ;
; Game_Logic:game|Board[19][4]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[19][4]          ; N/A     ;
; Game_Logic:game|Board[19][4]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[19][4]          ; N/A     ;
; Game_Logic:game|Board[19][5]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[19][5]          ; N/A     ;
; Game_Logic:game|Board[19][5]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[19][5]          ; N/A     ;
; Game_Logic:game|Board[19][6]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[19][6]          ; N/A     ;
; Game_Logic:game|Board[19][6]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[19][6]          ; N/A     ;
; Game_Logic:game|Board[19][7]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[19][7]          ; N/A     ;
; Game_Logic:game|Board[19][7]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[19][7]          ; N/A     ;
; Game_Logic:game|Board[19][8]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[19][8]          ; N/A     ;
; Game_Logic:game|Board[19][8]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[19][8]          ; N/A     ;
; Game_Logic:game|Board[19][9]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[19][9]          ; N/A     ;
; Game_Logic:game|Board[19][9]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|Board[19][9]          ; N/A     ;
; Game_Logic:game|W_pressed             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|W_pressed             ; N/A     ;
; Game_Logic:game|W_pressed             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|W_pressed             ; N/A     ;
; Game_Logic:game|blockX1[0]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX1[0]            ; N/A     ;
; Game_Logic:game|blockX1[0]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX1[0]            ; N/A     ;
; Game_Logic:game|blockX1[1]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX1[1]            ; N/A     ;
; Game_Logic:game|blockX1[1]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX1[1]            ; N/A     ;
; Game_Logic:game|blockX1[2]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX1[2]            ; N/A     ;
; Game_Logic:game|blockX1[2]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX1[2]            ; N/A     ;
; Game_Logic:game|blockX1[3]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX1[3]            ; N/A     ;
; Game_Logic:game|blockX1[3]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX1[3]            ; N/A     ;
; Game_Logic:game|blockX1[4]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                   ; N/A     ;
; Game_Logic:game|blockX1[4]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                   ; N/A     ;
; Game_Logic:game|blockX1[5]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                   ; N/A     ;
; Game_Logic:game|blockX1[5]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                   ; N/A     ;
; Game_Logic:game|blockX1[6]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                   ; N/A     ;
; Game_Logic:game|blockX1[6]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                   ; N/A     ;
; Game_Logic:game|blockX2[0]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX2[0]            ; N/A     ;
; Game_Logic:game|blockX2[0]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX2[0]            ; N/A     ;
; Game_Logic:game|blockX2[1]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX2[1]            ; N/A     ;
; Game_Logic:game|blockX2[1]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX2[1]            ; N/A     ;
; Game_Logic:game|blockX2[2]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX2[2]            ; N/A     ;
; Game_Logic:game|blockX2[2]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX2[2]            ; N/A     ;
; Game_Logic:game|blockX2[3]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX2[3]            ; N/A     ;
; Game_Logic:game|blockX2[3]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX2[3]            ; N/A     ;
; Game_Logic:game|blockX2[4]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX2[4]            ; N/A     ;
; Game_Logic:game|blockX2[4]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX2[4]            ; N/A     ;
; Game_Logic:game|blockX2[5]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX2[5]            ; N/A     ;
; Game_Logic:game|blockX2[5]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX2[5]            ; N/A     ;
; Game_Logic:game|blockX2[6]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX2[6]            ; N/A     ;
; Game_Logic:game|blockX2[6]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX2[6]            ; N/A     ;
; Game_Logic:game|blockX3[0]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX3[0]            ; N/A     ;
; Game_Logic:game|blockX3[0]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX3[0]            ; N/A     ;
; Game_Logic:game|blockX3[1]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX3[1]            ; N/A     ;
; Game_Logic:game|blockX3[1]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX3[1]            ; N/A     ;
; Game_Logic:game|blockX3[2]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX3[2]            ; N/A     ;
; Game_Logic:game|blockX3[2]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX3[2]            ; N/A     ;
; Game_Logic:game|blockX3[3]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX3[3]            ; N/A     ;
; Game_Logic:game|blockX3[3]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX3[3]            ; N/A     ;
; Game_Logic:game|blockX3[4]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX3[4]            ; N/A     ;
; Game_Logic:game|blockX3[4]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX3[4]            ; N/A     ;
; Game_Logic:game|blockX3[5]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX3[5]            ; N/A     ;
; Game_Logic:game|blockX3[5]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX3[5]            ; N/A     ;
; Game_Logic:game|blockX3[6]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX3[6]            ; N/A     ;
; Game_Logic:game|blockX3[6]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX3[6]            ; N/A     ;
; Game_Logic:game|blockX4[0]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX4[0]            ; N/A     ;
; Game_Logic:game|blockX4[0]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX4[0]            ; N/A     ;
; Game_Logic:game|blockX4[1]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX4[1]            ; N/A     ;
; Game_Logic:game|blockX4[1]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX4[1]            ; N/A     ;
; Game_Logic:game|blockX4[2]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX4[2]            ; N/A     ;
; Game_Logic:game|blockX4[2]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX4[2]            ; N/A     ;
; Game_Logic:game|blockX4[3]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX4[3]            ; N/A     ;
; Game_Logic:game|blockX4[3]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX4[3]            ; N/A     ;
; Game_Logic:game|blockX4[4]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX4[4]            ; N/A     ;
; Game_Logic:game|blockX4[4]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX4[4]            ; N/A     ;
; Game_Logic:game|blockX4[5]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX4[5]            ; N/A     ;
; Game_Logic:game|blockX4[5]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX4[5]            ; N/A     ;
; Game_Logic:game|blockX4[6]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX4[6]            ; N/A     ;
; Game_Logic:game|blockX4[6]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockX4[6]            ; N/A     ;
; Game_Logic:game|blockXMotion[0]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockXMotion[0]       ; N/A     ;
; Game_Logic:game|blockXMotion[0]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockXMotion[0]       ; N/A     ;
; Game_Logic:game|blockXMotion[1]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockXMotion[1]       ; N/A     ;
; Game_Logic:game|blockXMotion[1]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockXMotion[1]       ; N/A     ;
; Game_Logic:game|blockXMotion[2]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockXMotion[1]       ; N/A     ;
; Game_Logic:game|blockXMotion[2]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockXMotion[1]       ; N/A     ;
; Game_Logic:game|blockXMotion[3]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockXMotion[1]       ; N/A     ;
; Game_Logic:game|blockXMotion[3]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockXMotion[1]       ; N/A     ;
; Game_Logic:game|blockXMotion[4]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockXMotion[1]       ; N/A     ;
; Game_Logic:game|blockXMotion[4]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockXMotion[1]       ; N/A     ;
; Game_Logic:game|blockXMotion[5]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockXMotion[1]       ; N/A     ;
; Game_Logic:game|blockXMotion[5]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockXMotion[1]       ; N/A     ;
; Game_Logic:game|blockXMotion[6]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockXMotion[1]       ; N/A     ;
; Game_Logic:game|blockXMotion[6]       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockXMotion[1]       ; N/A     ;
; Game_Logic:game|blockY1[0]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY1[0]            ; N/A     ;
; Game_Logic:game|blockY1[0]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY1[0]            ; N/A     ;
; Game_Logic:game|blockY1[1]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY1[1]            ; N/A     ;
; Game_Logic:game|blockY1[1]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY1[1]            ; N/A     ;
; Game_Logic:game|blockY1[2]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY1[2]            ; N/A     ;
; Game_Logic:game|blockY1[2]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY1[2]            ; N/A     ;
; Game_Logic:game|blockY1[3]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY1[3]            ; N/A     ;
; Game_Logic:game|blockY1[3]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY1[3]            ; N/A     ;
; Game_Logic:game|blockY1[4]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY1[4]            ; N/A     ;
; Game_Logic:game|blockY1[4]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY1[4]            ; N/A     ;
; Game_Logic:game|blockY1[5]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY1[5]            ; N/A     ;
; Game_Logic:game|blockY1[5]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY1[5]            ; N/A     ;
; Game_Logic:game|blockY1[6]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY1[6]            ; N/A     ;
; Game_Logic:game|blockY1[6]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY1[6]            ; N/A     ;
; Game_Logic:game|blockY2[0]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY2[0]            ; N/A     ;
; Game_Logic:game|blockY2[0]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY2[0]            ; N/A     ;
; Game_Logic:game|blockY2[1]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY2[1]            ; N/A     ;
; Game_Logic:game|blockY2[1]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY2[1]            ; N/A     ;
; Game_Logic:game|blockY2[2]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY2[2]            ; N/A     ;
; Game_Logic:game|blockY2[2]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY2[2]            ; N/A     ;
; Game_Logic:game|blockY2[3]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY2[3]            ; N/A     ;
; Game_Logic:game|blockY2[3]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY2[3]            ; N/A     ;
; Game_Logic:game|blockY2[4]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY2[4]            ; N/A     ;
; Game_Logic:game|blockY2[4]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY2[4]            ; N/A     ;
; Game_Logic:game|blockY2[5]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY2[5]            ; N/A     ;
; Game_Logic:game|blockY2[5]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY2[5]            ; N/A     ;
; Game_Logic:game|blockY2[6]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY2[6]            ; N/A     ;
; Game_Logic:game|blockY2[6]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY2[6]            ; N/A     ;
; Game_Logic:game|blockY3[0]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY3[0]            ; N/A     ;
; Game_Logic:game|blockY3[0]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY3[0]            ; N/A     ;
; Game_Logic:game|blockY3[1]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY3[1]            ; N/A     ;
; Game_Logic:game|blockY3[1]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY3[1]            ; N/A     ;
; Game_Logic:game|blockY3[2]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY3[2]            ; N/A     ;
; Game_Logic:game|blockY3[2]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY3[2]            ; N/A     ;
; Game_Logic:game|blockY3[3]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY3[3]            ; N/A     ;
; Game_Logic:game|blockY3[3]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY3[3]            ; N/A     ;
; Game_Logic:game|blockY3[4]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY3[4]            ; N/A     ;
; Game_Logic:game|blockY3[4]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY3[4]            ; N/A     ;
; Game_Logic:game|blockY3[5]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY3[5]            ; N/A     ;
; Game_Logic:game|blockY3[5]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY3[5]            ; N/A     ;
; Game_Logic:game|blockY3[6]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY3[6]            ; N/A     ;
; Game_Logic:game|blockY3[6]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY3[6]            ; N/A     ;
; Game_Logic:game|blockY4[0]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY4[0]            ; N/A     ;
; Game_Logic:game|blockY4[0]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY4[0]            ; N/A     ;
; Game_Logic:game|blockY4[1]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY4[1]            ; N/A     ;
; Game_Logic:game|blockY4[1]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY4[1]            ; N/A     ;
; Game_Logic:game|blockY4[2]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY4[2]            ; N/A     ;
; Game_Logic:game|blockY4[2]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY4[2]            ; N/A     ;
; Game_Logic:game|blockY4[3]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY4[3]            ; N/A     ;
; Game_Logic:game|blockY4[3]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY4[3]            ; N/A     ;
; Game_Logic:game|blockY4[4]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY4[4]            ; N/A     ;
; Game_Logic:game|blockY4[4]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY4[4]            ; N/A     ;
; Game_Logic:game|blockY4[5]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY4[5]            ; N/A     ;
; Game_Logic:game|blockY4[5]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY4[5]            ; N/A     ;
; Game_Logic:game|blockY4[6]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY4[6]            ; N/A     ;
; Game_Logic:game|blockY4[6]            ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockY4[6]            ; N/A     ;
; Game_Logic:game|blockYLanded[0][0]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[0][0]    ; N/A     ;
; Game_Logic:game|blockYLanded[0][0]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[0][0]    ; N/A     ;
; Game_Logic:game|blockYLanded[0][1]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[0][1]    ; N/A     ;
; Game_Logic:game|blockYLanded[0][1]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[0][1]    ; N/A     ;
; Game_Logic:game|blockYLanded[0][2]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[0][2]    ; N/A     ;
; Game_Logic:game|blockYLanded[0][2]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[0][2]    ; N/A     ;
; Game_Logic:game|blockYLanded[0][3]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[0][3]    ; N/A     ;
; Game_Logic:game|blockYLanded[0][3]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[0][3]    ; N/A     ;
; Game_Logic:game|blockYLanded[0][4]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[0][4]    ; N/A     ;
; Game_Logic:game|blockYLanded[0][4]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[0][4]    ; N/A     ;
; Game_Logic:game|blockYLanded[0][5]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[0][5]    ; N/A     ;
; Game_Logic:game|blockYLanded[0][5]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[0][5]    ; N/A     ;
; Game_Logic:game|blockYLanded[0][6]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[0][6]    ; N/A     ;
; Game_Logic:game|blockYLanded[0][6]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[0][6]    ; N/A     ;
; Game_Logic:game|blockYLanded[1][0]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[1][0]    ; N/A     ;
; Game_Logic:game|blockYLanded[1][0]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[1][0]    ; N/A     ;
; Game_Logic:game|blockYLanded[1][1]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[1][1]    ; N/A     ;
; Game_Logic:game|blockYLanded[1][1]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[1][1]    ; N/A     ;
; Game_Logic:game|blockYLanded[1][2]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[1][2]    ; N/A     ;
; Game_Logic:game|blockYLanded[1][2]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[1][2]    ; N/A     ;
; Game_Logic:game|blockYLanded[1][3]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[1][3]    ; N/A     ;
; Game_Logic:game|blockYLanded[1][3]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[1][3]    ; N/A     ;
; Game_Logic:game|blockYLanded[1][4]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[1][4]    ; N/A     ;
; Game_Logic:game|blockYLanded[1][4]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[1][4]    ; N/A     ;
; Game_Logic:game|blockYLanded[1][5]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[1][5]    ; N/A     ;
; Game_Logic:game|blockYLanded[1][5]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[1][5]    ; N/A     ;
; Game_Logic:game|blockYLanded[1][6]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[1][6]    ; N/A     ;
; Game_Logic:game|blockYLanded[1][6]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[1][6]    ; N/A     ;
; Game_Logic:game|blockYLanded[2][0]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[2][0]    ; N/A     ;
; Game_Logic:game|blockYLanded[2][0]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[2][0]    ; N/A     ;
; Game_Logic:game|blockYLanded[2][1]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[2][1]    ; N/A     ;
; Game_Logic:game|blockYLanded[2][1]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[2][1]    ; N/A     ;
; Game_Logic:game|blockYLanded[2][2]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[2][2]    ; N/A     ;
; Game_Logic:game|blockYLanded[2][2]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[2][2]    ; N/A     ;
; Game_Logic:game|blockYLanded[2][3]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[2][3]    ; N/A     ;
; Game_Logic:game|blockYLanded[2][3]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[2][3]    ; N/A     ;
; Game_Logic:game|blockYLanded[2][4]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[2][4]    ; N/A     ;
; Game_Logic:game|blockYLanded[2][4]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[2][4]    ; N/A     ;
; Game_Logic:game|blockYLanded[2][5]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[2][5]    ; N/A     ;
; Game_Logic:game|blockYLanded[2][5]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[2][5]    ; N/A     ;
; Game_Logic:game|blockYLanded[2][6]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[2][6]    ; N/A     ;
; Game_Logic:game|blockYLanded[2][6]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[2][6]    ; N/A     ;
; Game_Logic:game|blockYLanded[3][0]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[3][0]    ; N/A     ;
; Game_Logic:game|blockYLanded[3][0]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[3][0]    ; N/A     ;
; Game_Logic:game|blockYLanded[3][1]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[3][1]    ; N/A     ;
; Game_Logic:game|blockYLanded[3][1]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[3][1]    ; N/A     ;
; Game_Logic:game|blockYLanded[3][2]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[3][2]    ; N/A     ;
; Game_Logic:game|blockYLanded[3][2]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[3][2]    ; N/A     ;
; Game_Logic:game|blockYLanded[3][3]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[3][3]    ; N/A     ;
; Game_Logic:game|blockYLanded[3][3]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[3][3]    ; N/A     ;
; Game_Logic:game|blockYLanded[3][4]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[3][4]    ; N/A     ;
; Game_Logic:game|blockYLanded[3][4]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[3][4]    ; N/A     ;
; Game_Logic:game|blockYLanded[3][5]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[3][5]    ; N/A     ;
; Game_Logic:game|blockYLanded[3][5]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[3][5]    ; N/A     ;
; Game_Logic:game|blockYLanded[3][6]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[3][6]    ; N/A     ;
; Game_Logic:game|blockYLanded[3][6]    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYLanded[3][6]    ; N/A     ;
; Game_Logic:game|blockYPrevious[0][0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[0][0]  ; N/A     ;
; Game_Logic:game|blockYPrevious[0][0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[0][0]  ; N/A     ;
; Game_Logic:game|blockYPrevious[0][1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[0][1]  ; N/A     ;
; Game_Logic:game|blockYPrevious[0][1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[0][1]  ; N/A     ;
; Game_Logic:game|blockYPrevious[0][2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[0][2]  ; N/A     ;
; Game_Logic:game|blockYPrevious[0][2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[0][2]  ; N/A     ;
; Game_Logic:game|blockYPrevious[0][3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[0][3]  ; N/A     ;
; Game_Logic:game|blockYPrevious[0][3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[0][3]  ; N/A     ;
; Game_Logic:game|blockYPrevious[0][4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[0][4]  ; N/A     ;
; Game_Logic:game|blockYPrevious[0][4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[0][4]  ; N/A     ;
; Game_Logic:game|blockYPrevious[0][5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[0][5]  ; N/A     ;
; Game_Logic:game|blockYPrevious[0][5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[0][5]  ; N/A     ;
; Game_Logic:game|blockYPrevious[0][6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[0][6]  ; N/A     ;
; Game_Logic:game|blockYPrevious[0][6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[0][6]  ; N/A     ;
; Game_Logic:game|blockYPrevious[1][0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[1][0]  ; N/A     ;
; Game_Logic:game|blockYPrevious[1][0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[1][0]  ; N/A     ;
; Game_Logic:game|blockYPrevious[1][1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[1][1]  ; N/A     ;
; Game_Logic:game|blockYPrevious[1][1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[1][1]  ; N/A     ;
; Game_Logic:game|blockYPrevious[1][2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[1][2]  ; N/A     ;
; Game_Logic:game|blockYPrevious[1][2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[1][2]  ; N/A     ;
; Game_Logic:game|blockYPrevious[1][3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[1][3]  ; N/A     ;
; Game_Logic:game|blockYPrevious[1][3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[1][3]  ; N/A     ;
; Game_Logic:game|blockYPrevious[1][4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[1][4]  ; N/A     ;
; Game_Logic:game|blockYPrevious[1][4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[1][4]  ; N/A     ;
; Game_Logic:game|blockYPrevious[1][5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[1][5]  ; N/A     ;
; Game_Logic:game|blockYPrevious[1][5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[1][5]  ; N/A     ;
; Game_Logic:game|blockYPrevious[1][6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[1][6]  ; N/A     ;
; Game_Logic:game|blockYPrevious[1][6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[1][6]  ; N/A     ;
; Game_Logic:game|blockYPrevious[2][0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[2][0]  ; N/A     ;
; Game_Logic:game|blockYPrevious[2][0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[2][0]  ; N/A     ;
; Game_Logic:game|blockYPrevious[2][1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[2][1]  ; N/A     ;
; Game_Logic:game|blockYPrevious[2][1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[2][1]  ; N/A     ;
; Game_Logic:game|blockYPrevious[2][2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[2][2]  ; N/A     ;
; Game_Logic:game|blockYPrevious[2][2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[2][2]  ; N/A     ;
; Game_Logic:game|blockYPrevious[2][3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[2][3]  ; N/A     ;
; Game_Logic:game|blockYPrevious[2][3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[2][3]  ; N/A     ;
; Game_Logic:game|blockYPrevious[2][4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[2][4]  ; N/A     ;
; Game_Logic:game|blockYPrevious[2][4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[2][4]  ; N/A     ;
; Game_Logic:game|blockYPrevious[2][5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[2][5]  ; N/A     ;
; Game_Logic:game|blockYPrevious[2][5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[2][5]  ; N/A     ;
; Game_Logic:game|blockYPrevious[2][6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[2][6]  ; N/A     ;
; Game_Logic:game|blockYPrevious[2][6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[2][6]  ; N/A     ;
; Game_Logic:game|blockYPrevious[3][0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[3][0]  ; N/A     ;
; Game_Logic:game|blockYPrevious[3][0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[3][0]  ; N/A     ;
; Game_Logic:game|blockYPrevious[3][1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[3][1]  ; N/A     ;
; Game_Logic:game|blockYPrevious[3][1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[3][1]  ; N/A     ;
; Game_Logic:game|blockYPrevious[3][2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[3][2]  ; N/A     ;
; Game_Logic:game|blockYPrevious[3][2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[3][2]  ; N/A     ;
; Game_Logic:game|blockYPrevious[3][3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[3][3]  ; N/A     ;
; Game_Logic:game|blockYPrevious[3][3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[3][3]  ; N/A     ;
; Game_Logic:game|blockYPrevious[3][4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[3][4]  ; N/A     ;
; Game_Logic:game|blockYPrevious[3][4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[3][4]  ; N/A     ;
; Game_Logic:game|blockYPrevious[3][5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[3][5]  ; N/A     ;
; Game_Logic:game|blockYPrevious[3][5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[3][5]  ; N/A     ;
; Game_Logic:game|blockYPrevious[3][6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[3][6]  ; N/A     ;
; Game_Logic:game|blockYPrevious[3][6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|blockYPrevious[3][6]  ; N/A     ;
; Game_Logic:game|block_orientation     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|block_orientation     ; N/A     ;
; Game_Logic:game|block_orientation     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|block_orientation     ; N/A     ;
; Game_Logic:game|clear_row             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|clear_row             ; N/A     ;
; Game_Logic:game|clear_row             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|clear_row             ; N/A     ;
; Game_Logic:game|frame_count_move_X[0] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_count_move_X[0] ; N/A     ;
; Game_Logic:game|frame_count_move_X[0] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_count_move_X[0] ; N/A     ;
; Game_Logic:game|frame_count_move_X[1] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_count_move_X[1] ; N/A     ;
; Game_Logic:game|frame_count_move_X[1] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_count_move_X[1] ; N/A     ;
; Game_Logic:game|frame_count_move_X[2] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_count_move_X[2] ; N/A     ;
; Game_Logic:game|frame_count_move_X[2] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_count_move_X[2] ; N/A     ;
; Game_Logic:game|frame_count_move_X[3] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_count_move_X[3] ; N/A     ;
; Game_Logic:game|frame_count_move_X[3] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_count_move_X[3] ; N/A     ;
; Game_Logic:game|frame_count_move_X[4] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_count_move_X[4] ; N/A     ;
; Game_Logic:game|frame_count_move_X[4] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_count_move_X[4] ; N/A     ;
; Game_Logic:game|frame_count_move_X[5] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_count_move_X[5] ; N/A     ;
; Game_Logic:game|frame_count_move_X[5] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_count_move_X[5] ; N/A     ;
; Game_Logic:game|frame_count_move_Y[0] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_count_move_Y[0] ; N/A     ;
; Game_Logic:game|frame_count_move_Y[0] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_count_move_Y[0] ; N/A     ;
; Game_Logic:game|frame_count_move_Y[1] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_count_move_Y[1] ; N/A     ;
; Game_Logic:game|frame_count_move_Y[1] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_count_move_Y[1] ; N/A     ;
; Game_Logic:game|frame_count_move_Y[2] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_count_move_Y[2] ; N/A     ;
; Game_Logic:game|frame_count_move_Y[2] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_count_move_Y[2] ; N/A     ;
; Game_Logic:game|frame_count_move_Y[3] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_count_move_Y[3] ; N/A     ;
; Game_Logic:game|frame_count_move_Y[3] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_count_move_Y[3] ; N/A     ;
; Game_Logic:game|frame_count_move_Y[4] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_count_move_Y[4] ; N/A     ;
; Game_Logic:game|frame_count_move_Y[4] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_count_move_Y[4] ; N/A     ;
; Game_Logic:game|frame_count_move_Y[5] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_count_move_Y[5] ; N/A     ;
; Game_Logic:game|frame_count_move_Y[5] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_count_move_Y[5] ; N/A     ;
; Game_Logic:game|piece_count[0]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|piece_count[0]        ; N/A     ;
; Game_Logic:game|piece_count[0]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|piece_count[0]        ; N/A     ;
; Game_Logic:game|piece_count[1]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|piece_count[1]        ; N/A     ;
; Game_Logic:game|piece_count[1]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|piece_count[1]        ; N/A     ;
; Game_Logic:game|piece_count[2]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|piece_count[2]        ; N/A     ;
; Game_Logic:game|piece_count[2]        ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|piece_count[2]        ; N/A     ;
; MAX10_CLK1_50                         ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; MAX10_CLK1_50                         ; N/A     ;
; tetris:tet|clear_num_rows[0]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                   ; N/A     ;
; tetris:tet|clear_num_rows[0]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                   ; N/A     ;
; tetris:tet|clear_num_rows[1]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                   ; N/A     ;
; tetris:tet|clear_num_rows[1]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                   ; N/A     ;
; tetris:tet|clear_num_rows[2]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                   ; N/A     ;
; tetris:tet|clear_num_rows[2]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                   ; N/A     ;
; tetris:tet|clear_num_rows[3]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                   ; N/A     ;
; tetris:tet|clear_num_rows[3]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                   ; N/A     ;
; tetris:tet|clear_num_rows[4]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                   ; N/A     ;
; tetris:tet|clear_num_rows[4]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                   ; N/A     ;
; tetris:tet|clear_num_rows[5]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                   ; N/A     ;
; tetris:tet|clear_num_rows[5]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                   ; N/A     ;
; tetris:tet|clear_num_rows[6]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                   ; N/A     ;
; tetris:tet|clear_num_rows[6]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                   ; N/A     ;
; tetris:tet|clear_num_rows[7]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                   ; N/A     ;
; tetris:tet|clear_num_rows[7]          ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                   ; N/A     ;
; tetris:tet|clear_row[0]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|row_to_clear[0]       ; N/A     ;
; tetris:tet|clear_row[0]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|row_to_clear[0]       ; N/A     ;
; tetris:tet|clear_row[1]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|row_to_clear[1]       ; N/A     ;
; tetris:tet|clear_row[1]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|row_to_clear[1]       ; N/A     ;
; tetris:tet|clear_row[2]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|row_to_clear[2]       ; N/A     ;
; tetris:tet|clear_row[2]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|row_to_clear[2]       ; N/A     ;
; tetris:tet|clear_row[3]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|row_to_clear[3]       ; N/A     ;
; tetris:tet|clear_row[3]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|row_to_clear[3]       ; N/A     ;
; tetris:tet|clear_row[4]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|row_to_clear[4]       ; N/A     ;
; tetris:tet|clear_row[4]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|row_to_clear[4]       ; N/A     ;
; tetris:tet|clear_row[5]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|row_to_clear[5]       ; N/A     ;
; tetris:tet|clear_row[5]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|row_to_clear[5]       ; N/A     ;
; tetris:tet|clear_row[6]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|row_to_clear[6]       ; N/A     ;
; tetris:tet|clear_row[6]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|row_to_clear[6]       ; N/A     ;
; tetris:tet|clear_row[7]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                   ; N/A     ;
; tetris:tet|clear_row[7]               ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                   ; N/A     ;
; tetris:tet|clear_the_row_ho           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|clear_row             ; N/A     ;
; tetris:tet|clear_the_row_ho           ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|clear_row             ; N/A     ;
; Game_Logic:game|frame_clk_flag        ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_clk_flag        ; N/A     ;
; Game_Logic:game|frame_clk_flag        ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_clk_flag        ; N/A     ;
; Game_Logic:game|frame_clk_flag        ; post-fitting  ; connected ; Top                            ; post-synthesis    ; Game_Logic:game|frame_clk_flag        ; N/A     ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND   ; N/A     ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND   ; N/A     ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND   ; N/A     ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND   ; N/A     ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND   ; N/A     ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND   ; N/A     ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND   ; N/A     ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND   ; N/A     ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND   ; N/A     ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND   ; N/A     ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND   ; N/A     ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND   ; N/A     ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND   ; N/A     ;
; auto_signaltap_0|gnd                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND   ; N/A     ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC   ; N/A     ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC   ; N/A     ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC   ; N/A     ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC   ; N/A     ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC   ; N/A     ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC   ; N/A     ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC   ; N/A     ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC   ; N/A     ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC   ; N/A     ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC   ; N/A     ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC   ; N/A     ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC   ; N/A     ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC   ; N/A     ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC   ; N/A     ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC   ; N/A     ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC   ; N/A     ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC   ; N/A     ;
; auto_signaltap_0|vcc                  ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC   ; N/A     ;
+---------------------------------------+---------------+-----------+--------------------------------+-------------------+---------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                       ;
+---------------------------------------------+---------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top     ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 9933    ; 203              ; 2290                           ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Total combinational functions               ; 9166    ; 185              ; 974                            ; 0                              ;
; Logic element usage by number of LUT inputs ;         ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 6295    ; 87               ; 206                            ; 0                              ;
;     -- 3 input functions                    ; 1475    ; 58               ; 666                            ; 0                              ;
;     -- <=2 input functions                  ; 1396    ; 40               ; 102                            ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Logic elements by mode                      ;         ;                  ;                                ;                                ;
;     -- normal mode                          ; 8235    ; 176              ; 911                            ; 0                              ;
;     -- arithmetic mode                      ; 931     ; 9                ; 63                             ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Total registers                             ; 2680    ; 112              ; 2103                           ; 0                              ;
;     -- Dedicated logic registers            ; 2680    ; 112              ; 2103                           ; 0                              ;
;     -- I/O registers                        ; 0       ; 0                ; 0                              ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Virtual pins                                ; 0       ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 142     ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0       ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 1076384 ; 0                ; 25088                          ; 0                              ;
; Total RAM block bits                        ; 0       ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1       ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0       ; 0                ; 0                              ; 2                              ;
;                                             ;         ;                  ;                                ;                                ;
; Connections                                 ;         ;                  ;                                ;                                ;
;     -- Input Connections                    ; 877     ; 169              ; 3457                           ; 2                              ;
;     -- Registered Input Connections         ; 711     ; 122              ; 2333                           ; 0                              ;
;     -- Output Connections                   ; 3383    ; 507              ; 35                             ; 580                            ;
;     -- Registered Output Connections        ; 566     ; 507              ; 0                              ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Internal Connections                        ;         ;                  ;                                ;                                ;
;     -- Total Connections                    ; 49542   ; 1485             ; 12228                          ; 584                            ;
;     -- Registered Connections               ; 17833   ; 1137             ; 9008                           ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; External Connections                        ;         ;                  ;                                ;                                ;
;     -- Top                                  ; 258     ; 323              ; 3097                           ; 582                            ;
;     -- sld_hub:auto_hub                     ; 323     ; 22               ; 331                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 3097    ; 331              ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 582     ; 0                ; 0                              ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Partition Interface                         ;         ;                  ;                                ;                                ;
;     -- Input Ports                          ; 51      ; 111              ; 470                            ; 2                              ;
;     -- Output Ports                         ; 295     ; 128              ; 221                            ; 3                              ;
;     -- Bidir Ports                          ; 33      ; 0                ; 0                              ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Registered Ports                            ;         ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0       ; 3                ; 212                            ; 0                              ;
;     -- Registered Output Ports              ; 0       ; 68               ; 207                            ; 0                              ;
;                                             ;         ;                  ;                                ;                                ;
; Port Connectivity                           ;         ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0       ; 2                ; 38                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0       ; 45               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0       ; 0                ; 18                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0       ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0       ; 84               ; 4                              ; 0                              ;
;     -- Output Ports with no Source          ; 0       ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0       ; 89               ; 18                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0       ; 76               ; 209                            ; 0                              ;
+---------------------------------------------+---------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                                                                                          ; Partition ; Type          ; Location ; Status                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; ARDUINO_IO[0]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[0]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[0]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[10]                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[10]                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[10]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[11]                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[11]                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[11]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[12]                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[12]                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[12]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[13]                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[13]                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[13]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[14]                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[14]                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[14]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[15]                                                                                                                                                                                                ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[15]                                                                                                                                                                                         ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[15]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[1]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[1]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[1]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[2]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[2]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[2]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[3]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[3]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[3]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[4]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[4]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[4]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[5]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[5]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[5]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[6]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[6]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[6]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[7]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[7]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[7]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[8]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[8]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[8]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_IO[9]                                                                                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_IO[9]                                                                                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_IO[9]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; ARDUINO_RESET_N                                                                                                                                                                                               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ARDUINO_RESET_N                                                                                                                                                                                        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ARDUINO_RESET_N~output                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]                                                                                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]                                                                                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output                                                                                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]                                                                                                                                                                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output                                                                                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_BA[0]                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_BA[1]                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_CAS_N                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_CKE                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_CLK                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_CS_N                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                                                                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                                                                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                                                                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                                                                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                                                                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                                                                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                                                                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                                                                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                                                                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                                                                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                                                                                                                                                                                                   ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                                                                                                                                                                                            ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output                                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                                                                                                                                                                                                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                                                                                                                                                                                             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_LDQM                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_LDQM                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_LDQM~output                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_RAS_N                                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                                                                                                                                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output                                                                                                                                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_UDQM                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_UDQM                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_UDQM~output                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; DRAM_WE_N                                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                                                                                                                                                                                              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output                                                                                                                                                                                       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX0[0]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX0[1]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX0[2]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX0[3]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX0[4]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX0[5]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX0[6]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX0[7]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[7]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[7]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX1[0]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX1[1]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX1[2]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX1[3]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX1[4]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX1[5]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX1[6]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX1[7]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[7]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[7]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX2[0]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[0]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[0]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX2[1]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[1]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[1]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX2[2]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[2]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[2]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX2[3]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[3]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[3]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX2[4]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[4]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[4]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX2[5]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[5]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[5]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX2[6]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[6]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[6]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX2[7]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[7]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[7]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX3[0]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[0]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[0]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX3[1]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[1]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[1]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX3[2]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[2]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[2]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX3[3]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[3]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[3]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX3[4]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[4]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[4]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX3[5]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[5]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[5]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX3[6]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[6]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[6]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX3[7]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[7]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[7]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX4[0]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[0]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[0]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX4[1]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[1]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[1]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX4[2]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[2]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[2]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX4[3]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[3]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[3]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX4[4]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[4]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[4]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX4[5]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[5]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[5]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX4[6]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[6]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[6]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX4[7]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[7]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[7]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX5[0]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[0]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[0]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX5[1]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[1]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[1]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX5[2]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[2]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[2]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX5[3]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[3]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[3]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX5[4]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[4]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[4]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX5[5]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[5]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[5]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX5[6]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[6]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[6]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; HEX5[7]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[7]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[7]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; KEY[0]                                                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                                                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input                                                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; KEY[1]                                                                                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                                                                                                                                                                                                 ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input                                                                                                                                                                                           ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LEDR[0]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[0]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LEDR[1]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[1]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LEDR[2]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[2]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LEDR[3]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[3]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LEDR[4]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[4]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LEDR[5]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[5]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LEDR[6]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[6]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LEDR[7]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[7]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LEDR[8]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[8]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; LEDR[9]                                                                                                                                                                                                       ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[9]                                                                                                                                                                                                ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~output                                                                                                                                                                                         ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; MAX10_CLK1_50                                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- MAX10_CLK1_50                                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MAX10_CLK1_50~input                                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; MAX10_CLK2_50                                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- MAX10_CLK2_50                                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- MAX10_CLK2_50~input                                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[0]                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[1]                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[2]                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[3]                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[4]                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[5]                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[6]                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[7]                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[8]                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[8]                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[8]~input                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; SW[9]                                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[9]                                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[9]~input                                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_B[0]                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[0]                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[0]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_B[1]                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[1]                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[1]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_B[2]                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[2]                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[2]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_B[3]                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[3]                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[3]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_G[0]                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[0]                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[0]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_G[1]                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[1]                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[1]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_G[2]                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[2]                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[2]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_G[3]                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[3]                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[3]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_HS                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_HS                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_HS~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_R[0]                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[0]                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[0]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_R[1]                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[1]                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[1]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_R[2]                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[2]                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[2]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_R[3]                                                                                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[3]                                                                                                                                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[3]~output                                                                                                                                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; VGA_VS                                                                                                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_VS                                                                                                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_VS~output                                                                                                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                                                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                                                                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_lab62_soc_jtag_uart_0_alt_jtag_atlantic_clr                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_lab62_soc_jtag_uart_0_alt_jtag_atlantic_ena                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_lab62_soc_jtag_uart_0_alt_jtag_atlantic_ir_in_0_                                                                                                                                       ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_lab62_soc_jtag_uart_0_alt_jtag_atlantic_ir_out_0_                                                                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_lab62_soc_jtag_uart_0_alt_jtag_atlantic_jtag_state_cdr                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_lab62_soc_jtag_uart_0_alt_jtag_atlantic_jtag_state_rti                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_lab62_soc_jtag_uart_0_alt_jtag_atlantic_jtag_state_sdr                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_lab62_soc_jtag_uart_0_alt_jtag_atlantic_jtag_state_udr                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_lab62_soc_jtag_uart_0_alt_jtag_atlantic_raw_tck                                                                                                                                        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_lab62_soc_jtag_uart_0_alt_jtag_atlantic_tdi                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_lab62_soc_jtag_uart_0_alt_jtag_atlantic_tdo                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_jtag_uart_0_lab62_soc_jtag_uart_0_alt_jtag_atlantic_usr1                                                                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; jtag.bp.u0_nios2_gen2_0_cpu_the_lab62_soc_nios2_gen2_0_cpu_nios2_oci_the_lab62_soc_nios2_gen2_0_cpu_debug_slave_wrapper_lab62_soc_nios2_gen2_0_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_16__0_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_16__1_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_16__2_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_16__3_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_16__4_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_16__5_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_16__6_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_16__7_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_16__8_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_16__9_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_17__0_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_17__1_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_17__2_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_17__3_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_17__4_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_17__5_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_17__6_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_17__7_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_17__8_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_17__9_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_18__0_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_18__1_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_18__2_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_18__3_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_18__4_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_18__5_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_18__6_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_18__7_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_18__8_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_18__9_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_19__0_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_19__1_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_19__2_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_19__3_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_19__4_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_19__5_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_19__6_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_19__7_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_19__8_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_Board_19__9_                                                                                                                                                                                  ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_W_pressed                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX1_0_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX1_1_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX1_2_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX1_3_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX1_4_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX1_5_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX1_6_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX2_0_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX2_1_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX2_2_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX2_3_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX2_4_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX2_5_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX2_6_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX3_0_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX3_1_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX3_2_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX3_3_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX3_4_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX3_5_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX3_6_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX4_0_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX4_1_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX4_2_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX4_3_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX4_4_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX4_5_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockX4_6_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockXMotion_0_                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockXMotion_1_                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockXMotion_2_                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockXMotion_3_                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockXMotion_4_                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockXMotion_5_                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockXMotion_6_                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY1_0_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY1_1_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY1_2_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY1_3_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY1_4_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY1_5_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY1_6_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY2_0_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY2_1_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY2_2_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY2_3_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY2_4_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY2_5_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY2_6_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY3_0_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY3_1_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY3_2_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY3_3_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY3_4_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY3_5_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY3_6_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY4_0_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY4_1_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY4_2_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY4_3_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY4_4_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY4_5_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockY4_6_                                                                                                                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_0__0_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_0__1_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_0__2_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_0__3_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_0__4_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_0__5_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_0__6_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_1__0_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_1__1_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_1__2_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_1__3_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_1__4_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_1__5_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_1__6_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_2__0_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_2__1_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_2__2_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_2__3_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_2__4_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_2__5_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_2__6_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_3__0_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_3__1_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_3__2_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_3__3_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_3__4_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_3__5_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYLanded_3__6_                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_0__0_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_0__1_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_0__2_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_0__3_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_0__4_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_0__5_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_0__6_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_1__0_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_1__1_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_1__2_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_1__3_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_1__4_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_1__5_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_1__6_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_2__0_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_2__1_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_2__2_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_2__3_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_2__4_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_2__5_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_2__6_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_3__0_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_3__1_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_3__2_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_3__3_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_3__4_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_3__5_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_blockYPrevious_3__6_                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_block_orientation                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_clear_row                                                                                                                                                                                     ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_frame_count_move_X_0_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_frame_count_move_X_1_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_frame_count_move_X_2_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_frame_count_move_X_3_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_frame_count_move_X_4_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_frame_count_move_X_5_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_frame_count_move_Y_0_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_frame_count_move_Y_1_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_frame_count_move_Y_2_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_frame_count_move_Y_3_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_frame_count_move_Y_4_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_frame_count_move_Y_5_                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_piece_count_0_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_piece_count_1_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.game_piece_count_2_                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_clear_num_rows_0_                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_clear_num_rows_1_                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_clear_num_rows_2_                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_clear_num_rows_3_                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_clear_num_rows_4_                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_clear_num_rows_5_                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_clear_num_rows_6_                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_clear_num_rows_7_                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_clear_row_0_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_clear_row_1_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_clear_row_2_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_clear_row_3_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_clear_row_4_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_clear_row_5_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_clear_row_6_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_clear_row_7_                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
; pre_syn.bp.tet_clear_the_row_ho                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                               ;           ;               ;          ;                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+-------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                            ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Estimated Total logic elements              ; 12,425              ;
;                                             ;                     ;
; Total combinational functions               ; 10325               ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 6588                ;
;     -- 3 input functions                    ; 2199                ;
;     -- <=2 input functions                  ; 1538                ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 9322                ;
;     -- arithmetic mode                      ; 1003                ;
;                                             ;                     ;
; Total registers                             ; 4895                ;
;     -- Dedicated logic registers            ; 4895                ;
;     -- I/O registers                        ; 0                   ;
;                                             ;                     ;
; I/O pins                                    ; 142                 ;
; Total memory bits                           ; 1101472             ;
;                                             ;                     ;
; Embedded Multiplier 9-bit elements          ; 0                   ;
;                                             ;                     ;
; Total PLLs                                  ; 2                   ;
;     -- PLLs                                 ; 2                   ;
;                                             ;                     ;
; Maximum fan-out node                        ; MAX10_CLK1_50~input ;
; Maximum fan-out                             ; 3993                ;
; Total fan-out                               ; 59157               ;
; Average fan-out                             ; 3.69                ;
+---------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+--------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                           ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size    ; MIF                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+--------------------------------+
; Sdram_Control:sdram_controller|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|altsyncram_b681:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                 ; M9K  ; Simple Dual Port ; 512          ; 16           ; 512          ; 16           ; 8192    ; None                           ;
; Sdram_Control:sdram_controller|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_54p1:auto_generated|altsyncram_b681:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                ; M9K  ; Simple Dual Port ; 512          ; 16           ; 512          ; 16           ; 8192    ; None                           ;
; lab62_soc:u0|lab62_soc_jtag_uart_0:jtag_uart_0|lab62_soc_jtag_uart_0_scfifo_r:the_lab62_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512     ; None                           ;
; lab62_soc:u0|lab62_soc_jtag_uart_0:jtag_uart_0|lab62_soc_jtag_uart_0_scfifo_w:the_lab62_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512     ; None                           ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_nios2_oci:the_lab62_soc_nios2_gen2_0_cpu_nios2_oci|lab62_soc_nios2_gen2_0_cpu_nios2_ocimem:the_lab62_soc_nios2_gen2_0_cpu_nios2_ocimem|lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:lab62_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192    ; None                           ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_register_bank_a_module:lab62_soc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024    ; None                           ;
; lab62_soc:u0|lab62_soc_nios2_gen2_0:nios2_gen2_0|lab62_soc_nios2_gen2_0_cpu:cpu|lab62_soc_nios2_gen2_0_cpu_register_bank_b_module:lab62_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024    ; None                           ;
; lab62_soc:u0|lab62_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_2mg1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                   ; AUTO ; Single Port      ; 32768        ; 32           ; --           ; --           ; 1048576 ; lab62_soc_onchip_memory2_0.hex ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cj14:auto_generated|ALTSYNCRAM                                                                                                                                                                                                          ; AUTO ; Simple Dual Port ; 128          ; 196          ; 128          ; 196          ; 25088   ; None                           ;
; tetris:tet|altsyncram:row_reg_rtl_0|altsyncram_u6g1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; 10           ; 16           ; 10           ; 16           ; 160     ; None                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+--------------------------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Thu May 04 19:00:10 2023
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off 3D_Pong -c Lab6_1 --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 434 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 2 node(s), including 0 DDIO, 2 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (15899): PLL "sdram_pll0:pll|altpll:altpll_component|sdram_pll0_altpll:auto_generated|pll1" has parameters clk1_multiply_by and clk1_divide_by specified but port CLK[1] is not connected File: C:/Users/user1/Desktop/NES-on-FPGA/pong/db/sdram_pll0_altpll.v Line: 50
Warning (21074): Design contains 10 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "SW[0]" File: C:/Users/user1/Desktop/NES-on-FPGA/pong/lab62.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[1]" File: C:/Users/user1/Desktop/NES-on-FPGA/pong/lab62.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[2]" File: C:/Users/user1/Desktop/NES-on-FPGA/pong/lab62.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[3]" File: C:/Users/user1/Desktop/NES-on-FPGA/pong/lab62.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[4]" File: C:/Users/user1/Desktop/NES-on-FPGA/pong/lab62.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[5]" File: C:/Users/user1/Desktop/NES-on-FPGA/pong/lab62.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[6]" File: C:/Users/user1/Desktop/NES-on-FPGA/pong/lab62.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[7]" File: C:/Users/user1/Desktop/NES-on-FPGA/pong/lab62.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[8]" File: C:/Users/user1/Desktop/NES-on-FPGA/pong/lab62.sv Line: 18
    Warning (15610): No output dependent on input pin "SW[9]" File: C:/Users/user1/Desktop/NES-on-FPGA/pong/lab62.sv Line: 18
Info (21057): Implemented 13248 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 17 input pins
    Info (21059): Implemented 96 output pins
    Info (21060): Implemented 33 bidirectional pins
    Info (21061): Implemented 12615 logic cells
    Info (21064): Implemented 484 RAM segments
    Info (21065): Implemented 2 PLLs
Info: Quartus Prime Partition Merge was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 4739 megabytes
    Info: Processing ended: Thu May 04 19:00:14 2023
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


