TimeQuest Timing Analyzer report for tx_uart
Thu Nov 23 16:18:38 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLOCK_50'
 26. Fast Model Hold: 'CLOCK_50'
 27. Fast Model Minimum Pulse Width: 'CLOCK_50'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; tx_uart                                                            ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 417.89 MHz ; 417.89 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -1.393 ; -32.893       ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.391 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -33.380            ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                       ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.393 ; tx_baud_counter:baud|count[10]   ; tx_baud_counter:baud|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.429      ;
; -1.393 ; tx_baud_counter:baud|count[10]   ; tx_baud_counter:baud|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.429      ;
; -1.393 ; tx_baud_counter:baud|count[10]   ; tx_baud_counter:baud|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.429      ;
; -1.393 ; tx_baud_counter:baud|count[10]   ; tx_baud_counter:baud|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.429      ;
; -1.393 ; tx_baud_counter:baud|count[10]   ; tx_baud_counter:baud|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.429      ;
; -1.393 ; tx_baud_counter:baud|count[10]   ; tx_baud_counter:baud|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.429      ;
; -1.393 ; tx_baud_counter:baud|count[10]   ; tx_baud_counter:baud|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.429      ;
; -1.393 ; tx_baud_counter:baud|count[10]   ; tx_baud_counter:baud|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.429      ;
; -1.393 ; tx_baud_counter:baud|count[10]   ; tx_baud_counter:baud|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.429      ;
; -1.393 ; tx_baud_counter:baud|count[10]   ; tx_baud_counter:baud|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.429      ;
; -1.393 ; tx_baud_counter:baud|count[10]   ; tx_baud_counter:baud|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.429      ;
; -1.335 ; tx_baud_counter:baud|count[10]   ; tx_controller:ctrl|ctrl_sr_shift ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.370      ;
; -1.292 ; tx_baud_counter:baud|count[6]    ; tx_baud_counter:baud|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.328      ;
; -1.292 ; tx_baud_counter:baud|count[6]    ; tx_baud_counter:baud|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.328      ;
; -1.292 ; tx_baud_counter:baud|count[6]    ; tx_baud_counter:baud|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.328      ;
; -1.292 ; tx_baud_counter:baud|count[6]    ; tx_baud_counter:baud|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.328      ;
; -1.292 ; tx_baud_counter:baud|count[6]    ; tx_baud_counter:baud|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.328      ;
; -1.292 ; tx_baud_counter:baud|count[6]    ; tx_baud_counter:baud|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.328      ;
; -1.292 ; tx_baud_counter:baud|count[6]    ; tx_baud_counter:baud|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.328      ;
; -1.292 ; tx_baud_counter:baud|count[6]    ; tx_baud_counter:baud|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.328      ;
; -1.292 ; tx_baud_counter:baud|count[6]    ; tx_baud_counter:baud|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.328      ;
; -1.292 ; tx_baud_counter:baud|count[6]    ; tx_baud_counter:baud|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.328      ;
; -1.292 ; tx_baud_counter:baud|count[6]    ; tx_baud_counter:baud|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.328      ;
; -1.291 ; tx_baud_counter:baud|count[1]    ; tx_controller:ctrl|ctrl_sr_shift ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.326      ;
; -1.259 ; tx_baud_counter:baud|count[0]    ; tx_controller:ctrl|ctrl_sr_shift ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.294      ;
; -1.255 ; tx_baud_counter:baud|count[7]    ; tx_baud_counter:baud|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.291      ;
; -1.255 ; tx_baud_counter:baud|count[7]    ; tx_baud_counter:baud|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.291      ;
; -1.255 ; tx_baud_counter:baud|count[7]    ; tx_baud_counter:baud|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.291      ;
; -1.255 ; tx_baud_counter:baud|count[7]    ; tx_baud_counter:baud|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.291      ;
; -1.255 ; tx_baud_counter:baud|count[7]    ; tx_baud_counter:baud|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.291      ;
; -1.255 ; tx_baud_counter:baud|count[7]    ; tx_baud_counter:baud|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.291      ;
; -1.255 ; tx_baud_counter:baud|count[7]    ; tx_baud_counter:baud|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.291      ;
; -1.255 ; tx_baud_counter:baud|count[7]    ; tx_baud_counter:baud|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.291      ;
; -1.255 ; tx_baud_counter:baud|count[7]    ; tx_baud_counter:baud|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.291      ;
; -1.255 ; tx_baud_counter:baud|count[7]    ; tx_baud_counter:baud|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.291      ;
; -1.255 ; tx_baud_counter:baud|count[7]    ; tx_baud_counter:baud|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.291      ;
; -1.252 ; tx_baud_counter:baud|count[8]    ; tx_baud_counter:baud|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.288      ;
; -1.252 ; tx_baud_counter:baud|count[8]    ; tx_baud_counter:baud|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.288      ;
; -1.252 ; tx_baud_counter:baud|count[8]    ; tx_baud_counter:baud|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.288      ;
; -1.252 ; tx_baud_counter:baud|count[8]    ; tx_baud_counter:baud|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.288      ;
; -1.252 ; tx_baud_counter:baud|count[8]    ; tx_baud_counter:baud|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.288      ;
; -1.252 ; tx_baud_counter:baud|count[8]    ; tx_baud_counter:baud|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.288      ;
; -1.252 ; tx_baud_counter:baud|count[8]    ; tx_baud_counter:baud|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.288      ;
; -1.252 ; tx_baud_counter:baud|count[8]    ; tx_baud_counter:baud|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.288      ;
; -1.252 ; tx_baud_counter:baud|count[8]    ; tx_baud_counter:baud|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.288      ;
; -1.252 ; tx_baud_counter:baud|count[8]    ; tx_baud_counter:baud|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.288      ;
; -1.252 ; tx_baud_counter:baud|count[8]    ; tx_baud_counter:baud|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.288      ;
; -1.194 ; tx_baud_counter:baud|count[8]    ; tx_controller:ctrl|ctrl_sr_shift ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.229      ;
; -1.154 ; tx_baud_counter:baud|count[1]    ; tx_baud_counter:baud|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.190      ;
; -1.154 ; tx_baud_counter:baud|count[1]    ; tx_baud_counter:baud|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.190      ;
; -1.154 ; tx_baud_counter:baud|count[1]    ; tx_baud_counter:baud|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.190      ;
; -1.154 ; tx_baud_counter:baud|count[1]    ; tx_baud_counter:baud|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.190      ;
; -1.154 ; tx_baud_counter:baud|count[1]    ; tx_baud_counter:baud|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.190      ;
; -1.154 ; tx_baud_counter:baud|count[1]    ; tx_baud_counter:baud|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.190      ;
; -1.154 ; tx_baud_counter:baud|count[1]    ; tx_baud_counter:baud|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.190      ;
; -1.154 ; tx_baud_counter:baud|count[1]    ; tx_baud_counter:baud|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.190      ;
; -1.154 ; tx_baud_counter:baud|count[1]    ; tx_baud_counter:baud|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.190      ;
; -1.154 ; tx_baud_counter:baud|count[1]    ; tx_baud_counter:baud|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.190      ;
; -1.154 ; tx_baud_counter:baud|count[1]    ; tx_baud_counter:baud|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.190      ;
; -1.150 ; tx_baud_counter:baud|count[0]    ; tx_baud_counter:baud|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.186      ;
; -1.122 ; tx_counter:counter|count[2]      ; tx_counter:counter|count[1]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.158      ;
; -1.122 ; tx_counter:counter|count[2]      ; tx_counter:counter|count[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.158      ;
; -1.122 ; tx_counter:counter|count[2]      ; tx_counter:counter|count[3]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.158      ;
; -1.122 ; tx_counter:counter|count[2]      ; tx_counter:counter|count[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.158      ;
; -1.122 ; tx_baud_counter:baud|count[0]    ; tx_baud_counter:baud|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.158      ;
; -1.122 ; tx_baud_counter:baud|count[0]    ; tx_baud_counter:baud|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.158      ;
; -1.122 ; tx_baud_counter:baud|count[0]    ; tx_baud_counter:baud|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.158      ;
; -1.122 ; tx_baud_counter:baud|count[0]    ; tx_baud_counter:baud|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.158      ;
; -1.122 ; tx_baud_counter:baud|count[0]    ; tx_baud_counter:baud|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.158      ;
; -1.122 ; tx_baud_counter:baud|count[0]    ; tx_baud_counter:baud|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.158      ;
; -1.122 ; tx_baud_counter:baud|count[0]    ; tx_baud_counter:baud|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.158      ;
; -1.122 ; tx_baud_counter:baud|count[0]    ; tx_baud_counter:baud|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.158      ;
; -1.122 ; tx_baud_counter:baud|count[0]    ; tx_baud_counter:baud|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.158      ;
; -1.122 ; tx_baud_counter:baud|count[0]    ; tx_baud_counter:baud|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.158      ;
; -1.117 ; tx_baud_counter:baud|count[9]    ; tx_baud_counter:baud|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.153      ;
; -1.117 ; tx_baud_counter:baud|count[9]    ; tx_baud_counter:baud|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.153      ;
; -1.117 ; tx_baud_counter:baud|count[9]    ; tx_baud_counter:baud|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.153      ;
; -1.117 ; tx_baud_counter:baud|count[9]    ; tx_baud_counter:baud|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.153      ;
; -1.117 ; tx_baud_counter:baud|count[9]    ; tx_baud_counter:baud|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.153      ;
; -1.117 ; tx_baud_counter:baud|count[9]    ; tx_baud_counter:baud|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.153      ;
; -1.117 ; tx_baud_counter:baud|count[9]    ; tx_baud_counter:baud|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.153      ;
; -1.117 ; tx_baud_counter:baud|count[9]    ; tx_baud_counter:baud|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.153      ;
; -1.117 ; tx_baud_counter:baud|count[9]    ; tx_baud_counter:baud|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.153      ;
; -1.117 ; tx_baud_counter:baud|count[9]    ; tx_baud_counter:baud|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.153      ;
; -1.117 ; tx_baud_counter:baud|count[9]    ; tx_baud_counter:baud|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.153      ;
; -1.113 ; tx_baud_counter:baud|count[4]    ; tx_baud_counter:baud|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; tx_baud_counter:baud|count[4]    ; tx_baud_counter:baud|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; tx_baud_counter:baud|count[4]    ; tx_baud_counter:baud|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; tx_baud_counter:baud|count[4]    ; tx_baud_counter:baud|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; tx_baud_counter:baud|count[4]    ; tx_baud_counter:baud|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; tx_baud_counter:baud|count[4]    ; tx_baud_counter:baud|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; tx_baud_counter:baud|count[4]    ; tx_baud_counter:baud|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; tx_baud_counter:baud|count[4]    ; tx_baud_counter:baud|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; tx_baud_counter:baud|count[4]    ; tx_baud_counter:baud|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; tx_baud_counter:baud|count[4]    ; tx_baud_counter:baud|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; tx_baud_counter:baud|count[4]    ; tx_baud_counter:baud|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.149      ;
; -1.087 ; tx_controller:ctrl|ctrl_sr_shift ; tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.126      ;
; -1.087 ; tx_controller:ctrl|ctrl_sr_shift ; tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.126      ;
; -1.087 ; tx_controller:ctrl|ctrl_sr_shift ; tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.126      ;
; -1.087 ; tx_controller:ctrl|ctrl_sr_shift ; tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.003      ; 2.126      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                               ;
+-------+---------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; tx_controller:ctrl|current_state[1]   ; tx_controller:ctrl|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_controller:ctrl|current_state[0]   ; tx_controller:ctrl|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_controller:ctrl|ctrl_sr_shift      ; tx_controller:ctrl|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_controller:ctrl|ctrl_sr_load       ; tx_controller:ctrl|ctrl_sr_load     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_shift_register:sr|tmp_data[10]     ; tx_shift_register:sr|tmp_data[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.534 ; tx_baud_counter:baud|count[10]        ; tx_baud_counter:baud|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; tx_counter:counter|count[3]           ; tx_counter:counter|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; tx_controller:ctrl|current_state[0]   ; tx_controller:ctrl|ctrl_sr_load     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.801      ;
; 0.682 ; tx_controller:ctrl|ctrl_sr_load       ; tx_shift_register:sr|tmp_data[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.948      ;
; 0.682 ; tx_controller:ctrl|ctrl_sr_load       ; tx_shift_register:sr|tmp_data[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.948      ;
; 0.684 ; tx_controller:ctrl|ctrl_sr_load       ; tx_shift_register:sr|tmp_data[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.950      ;
; 0.718 ; tx_controller:ctrl|ctrl_sr_load       ; tx_shift_register:sr|tmp_data[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.984      ;
; 0.759 ; tx_single_pulser:pulser|current_state ; tx_single_pulser:pulser|pulser_out  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.025      ;
; 0.760 ; tx_shift_register:sr|tmp_data[1]      ; tx_shift_register:sr|tmp_data[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.026      ;
; 0.769 ; tx_shift_register:sr|tmp_data[10]     ; tx_shift_register:sr|tmp_data[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.035      ;
; 0.789 ; tx_single_pulser:pulser|pulser_out    ; tx_controller:ctrl|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.055      ;
; 0.790 ; tx_shift_register:sr|tmp_data[4]      ; tx_shift_register:sr|tmp_data[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.056      ;
; 0.797 ; tx_shift_register:sr|tmp_data[7]      ; tx_shift_register:sr|tmp_data[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.797 ; tx_shift_register:sr|tmp_data[3]      ; tx_shift_register:sr|tmp_data[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.798 ; tx_counter:counter|count[1]           ; tx_counter:counter|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.798 ; tx_shift_register:sr|tmp_data[6]      ; tx_shift_register:sr|tmp_data[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.800 ; tx_shift_register:sr|tmp_data[8]      ; tx_shift_register:sr|tmp_data[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.066      ;
; 0.802 ; tx_shift_register:sr|tmp_data[5]      ; tx_shift_register:sr|tmp_data[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.808 ; tx_baud_counter:baud|count[9]         ; tx_baud_counter:baud|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.808 ; tx_baud_counter:baud|count[5]         ; tx_baud_counter:baud|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; tx_baud_counter:baud|count[7]         ; tx_baud_counter:baud|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; tx_baud_counter:baud|count[0]         ; tx_baud_counter:baud|count[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; tx_controller:ctrl|current_state[0]   ; tx_controller:ctrl|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.842 ; tx_baud_counter:baud|count[1]         ; tx_baud_counter:baud|count[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; tx_baud_counter:baud|count[2]         ; tx_baud_counter:baud|count[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; tx_counter:counter|count[2]           ; tx_counter:counter|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.844 ; tx_baud_counter:baud|count[4]         ; tx_baud_counter:baud|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.844 ; tx_counter:counter|count[0]           ; tx_counter:counter|count[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; tx_baud_counter:baud|count[6]         ; tx_baud_counter:baud|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; tx_baud_counter:baud|count[8]         ; tx_baud_counter:baud|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.850 ; tx_controller:ctrl|ctrl_sr_shift      ; tx_shift_register:sr|tmp_data[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.116      ;
; 0.918 ; tx_shift_register:sr|tmp_data[2]      ; tx_shift_register:sr|tmp_data[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.003     ; 1.181      ;
; 0.921 ; tx_shift_register:sr|tmp_data[9]      ; tx_shift_register:sr|tmp_data[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.190      ;
; 0.932 ; tx_counter:counter|count[3]           ; tx_controller:ctrl|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.198      ;
; 0.980 ; tx_controller:ctrl|ctrl_sr_load       ; tx_shift_register:sr|tmp_data[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.249      ;
; 0.981 ; tx_controller:ctrl|ctrl_sr_load       ; tx_shift_register:sr|tmp_data[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.250      ;
; 0.981 ; tx_controller:ctrl|ctrl_sr_load       ; tx_shift_register:sr|tmp_data[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.250      ;
; 0.983 ; tx_controller:ctrl|ctrl_sr_load       ; tx_shift_register:sr|tmp_data[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.252      ;
; 0.992 ; tx_controller:ctrl|ctrl_sr_shift      ; tx_counter:counter|count[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.254      ;
; 1.006 ; tx_controller:ctrl|current_state[1]   ; tx_controller:ctrl|ctrl_sr_load     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.276      ;
; 1.007 ; tx_controller:ctrl|current_state[1]   ; tx_controller:ctrl|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.277      ;
; 1.031 ; tx_controller:ctrl|current_state[1]   ; tx_controller:ctrl|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 1.301      ;
; 1.128 ; tx_controller:ctrl|ctrl_sr_load       ; tx_shift_register:sr|tmp_data[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.397      ;
; 1.134 ; tx_controller:ctrl|ctrl_sr_load       ; tx_shift_register:sr|tmp_data[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.403      ;
; 1.181 ; tx_counter:counter|count[1]           ; tx_counter:counter|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.447      ;
; 1.191 ; tx_baud_counter:baud|count[9]         ; tx_baud_counter:baud|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.457      ;
; 1.191 ; tx_baud_counter:baud|count[5]         ; tx_baud_counter:baud|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.457      ;
; 1.192 ; tx_baud_counter:baud|count[7]         ; tx_baud_counter:baud|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.458      ;
; 1.193 ; tx_baud_counter:baud|count[0]         ; tx_baud_counter:baud|count[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.459      ;
; 1.196 ; tx_counter:counter|count[1]           ; tx_controller:ctrl|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.462      ;
; 1.204 ; tx_controller:ctrl|current_state[0]   ; tx_controller:ctrl|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.466      ;
; 1.206 ; tx_counter:counter|count[0]           ; tx_controller:ctrl|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.472      ;
; 1.228 ; tx_counter:counter|count[2]           ; tx_counter:counter|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; tx_baud_counter:baud|count[2]         ; tx_baud_counter:baud|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; tx_baud_counter:baud|count[1]         ; tx_baud_counter:baud|count[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.494      ;
; 1.230 ; tx_baud_counter:baud|count[4]         ; tx_baud_counter:baud|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.496      ;
; 1.231 ; tx_counter:counter|count[0]           ; tx_counter:counter|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.497      ;
; 1.231 ; tx_baud_counter:baud|count[6]         ; tx_baud_counter:baud|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; tx_baud_counter:baud|count[8]         ; tx_baud_counter:baud|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.241 ; tx_counter:counter|count[2]           ; tx_controller:ctrl|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.507      ;
; 1.252 ; tx_counter:counter|count[1]           ; tx_counter:counter|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.518      ;
; 1.262 ; tx_baud_counter:baud|count[5]         ; tx_baud_counter:baud|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.528      ;
; 1.263 ; tx_baud_counter:baud|count[7]         ; tx_baud_counter:baud|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.529      ;
; 1.264 ; tx_baud_counter:baud|count[0]         ; tx_baud_counter:baud|count[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.530      ;
; 1.285 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.551      ;
; 1.299 ; tx_baud_counter:baud|count[1]         ; tx_baud_counter:baud|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.565      ;
; 1.301 ; tx_baud_counter:baud|count[4]         ; tx_baud_counter:baud|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.567      ;
; 1.302 ; tx_counter:counter|count[0]           ; tx_counter:counter|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.568      ;
; 1.302 ; tx_baud_counter:baud|count[6]         ; tx_baud_counter:baud|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.568      ;
; 1.303 ; tx_baud_counter:baud|count[8]         ; tx_baud_counter:baud|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.569      ;
; 1.307 ; tx_controller:ctrl|ctrl_sr_load       ; tx_shift_register:sr|tmp_data[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.003      ; 1.576      ;
; 1.333 ; tx_baud_counter:baud|count[5]         ; tx_baud_counter:baud|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.599      ;
; 1.334 ; tx_baud_counter:baud|count[7]         ; tx_baud_counter:baud|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.600      ;
; 1.335 ; tx_baud_counter:baud|count[0]         ; tx_baud_counter:baud|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.601      ;
; 1.356 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.622      ;
; 1.372 ; tx_baud_counter:baud|count[4]         ; tx_baud_counter:baud|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.638      ;
; 1.373 ; tx_counter:counter|count[0]           ; tx_counter:counter|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.639      ;
; 1.373 ; tx_baud_counter:baud|count[6]         ; tx_baud_counter:baud|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.639      ;
; 1.375 ; tx_controller:ctrl|ctrl_sr_shift      ; tx_counter:counter|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.637      ;
; 1.387 ; tx_baud_counter:baud|count[2]         ; tx_baud_counter:baud|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.653      ;
; 1.404 ; tx_baud_counter:baud|count[5]         ; tx_baud_counter:baud|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.670      ;
; 1.427 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.693      ;
; 1.443 ; tx_baud_counter:baud|count[4]         ; tx_baud_counter:baud|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.709      ;
; 1.444 ; tx_baud_counter:baud|count[6]         ; tx_baud_counter:baud|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.710      ;
; 1.446 ; tx_controller:ctrl|ctrl_sr_shift      ; tx_counter:counter|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.708      ;
; 1.458 ; tx_baud_counter:baud|count[2]         ; tx_baud_counter:baud|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.724      ;
; 1.458 ; tx_baud_counter:baud|count[1]         ; tx_baud_counter:baud|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.724      ;
; 1.475 ; tx_baud_counter:baud|count[5]         ; tx_baud_counter:baud|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.741      ;
; 1.494 ; tx_baud_counter:baud|count[0]         ; tx_baud_counter:baud|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.760      ;
; 1.498 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.764      ;
; 1.514 ; tx_baud_counter:baud|count[4]         ; tx_baud_counter:baud|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.780      ;
; 1.517 ; tx_controller:ctrl|ctrl_sr_shift      ; tx_counter:counter|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 1.779      ;
; 1.522 ; tx_baud_counter:baud|count[5]         ; tx_controller:ctrl|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.787      ;
; 1.529 ; tx_baud_counter:baud|count[2]         ; tx_baud_counter:baud|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.795      ;
+-------+---------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:ctrl|ctrl_sr_load       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:ctrl|ctrl_sr_load       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:ctrl|ctrl_sr_shift      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:ctrl|ctrl_sr_shift      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:ctrl|current_state[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:ctrl|current_state[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:ctrl|current_state[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:ctrl|current_state[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter|count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter|count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter|count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter|count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter|count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter|count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter|count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter|count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_single_pulser:pulser|current_state ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_single_pulser:pulser|current_state ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_single_pulser:pulser|pulser_out    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_single_pulser:pulser|pulser_out    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[10]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[10]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[9]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[9]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter|count[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter|count[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter|count[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter|count[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter|count[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter|count[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter|count[3]|clk                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 6.310 ; 6.310 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 6.310 ; 6.310 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 4.841 ; 4.841 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 2.828 ; 2.828 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 2.828 ; 2.828 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 2.554 ; 2.554 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 1.628 ; 1.628 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 2.178 ; 2.178 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 2.547 ; 2.547 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 2.541 ; 2.541 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 2.121 ; 2.121 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -4.342 ; -4.342 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -4.973 ; -4.973 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -4.342 ; -4.342 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; -0.298 ; -0.298 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -1.142 ; -1.142 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -0.705 ; -0.705 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.298 ; -0.298 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -0.838 ; -0.838 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; -0.545 ; -0.545 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -0.692 ; -0.692 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.756 ; -0.756 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; UART_TXD       ; CLOCK_50   ; 10.083 ; 10.083 ; Rise       ; CLOCK_50        ;
; ctrl_state[*]  ; CLOCK_50   ; 6.273  ; 6.273  ; Rise       ; CLOCK_50        ;
;  ctrl_state[0] ; CLOCK_50   ; 6.273  ; 6.273  ; Rise       ; CLOCK_50        ;
;  ctrl_state[1] ; CLOCK_50   ; 6.058  ; 6.058  ; Rise       ; CLOCK_50        ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; UART_TXD       ; CLOCK_50   ; 10.083 ; 10.083 ; Rise       ; CLOCK_50        ;
; ctrl_state[*]  ; CLOCK_50   ; 6.058  ; 6.058  ; Rise       ; CLOCK_50        ;
;  ctrl_state[0] ; CLOCK_50   ; 6.273  ; 6.273  ; Rise       ; CLOCK_50        ;
;  ctrl_state[1] ; CLOCK_50   ; 6.058  ; 6.058  ; Rise       ; CLOCK_50        ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 7.206 ; 7.206 ; 7.206 ; 7.206 ;
; SW[2]      ; HEX4[1]     ; 7.495 ; 7.495 ; 7.495 ; 7.495 ;
; SW[2]      ; HEX4[2]     ;       ; 7.489 ; 7.489 ;       ;
; SW[2]      ; HEX4[3]     ; 7.488 ; 7.488 ; 7.488 ; 7.488 ;
; SW[2]      ; HEX4[4]     ; 7.497 ;       ;       ; 7.497 ;
; SW[2]      ; HEX4[5]     ; 7.507 ;       ;       ; 7.507 ;
; SW[2]      ; HEX4[6]     ; 7.524 ; 7.524 ; 7.524 ; 7.524 ;
; SW[3]      ; HEX4[0]     ; 6.678 ; 6.678 ; 6.678 ; 6.678 ;
; SW[3]      ; HEX4[1]     ; 6.968 ; 6.968 ; 6.968 ; 6.968 ;
; SW[3]      ; HEX4[2]     ; 6.957 ;       ;       ; 6.957 ;
; SW[3]      ; HEX4[3]     ; 6.961 ; 6.961 ; 6.961 ; 6.961 ;
; SW[3]      ; HEX4[4]     ;       ; 6.967 ; 6.967 ;       ;
; SW[3]      ; HEX4[5]     ; 6.977 ; 6.977 ; 6.977 ; 6.977 ;
; SW[3]      ; HEX4[6]     ; 6.996 ; 6.996 ; 6.996 ; 6.996 ;
; SW[4]      ; HEX4[0]     ; 6.713 ; 6.713 ; 6.713 ; 6.713 ;
; SW[4]      ; HEX4[1]     ; 7.005 ;       ;       ; 7.005 ;
; SW[4]      ; HEX4[2]     ; 6.997 ; 6.997 ; 6.997 ; 6.997 ;
; SW[4]      ; HEX4[3]     ; 6.993 ; 6.993 ; 6.993 ; 6.993 ;
; SW[4]      ; HEX4[4]     ; 6.999 ; 6.999 ; 6.999 ; 6.999 ;
; SW[4]      ; HEX4[5]     ; 6.982 ; 6.982 ; 6.982 ; 6.982 ;
; SW[4]      ; HEX4[6]     ; 7.033 ; 7.033 ; 7.033 ; 7.033 ;
; SW[5]      ; HEX4[0]     ; 6.967 ; 6.967 ; 6.967 ; 6.967 ;
; SW[5]      ; HEX4[1]     ; 7.280 ; 7.280 ; 7.280 ; 7.280 ;
; SW[5]      ; HEX4[2]     ; 7.268 ; 7.268 ; 7.268 ; 7.268 ;
; SW[5]      ; HEX4[3]     ; 7.274 ; 7.274 ; 7.274 ; 7.274 ;
; SW[5]      ; HEX4[4]     ;       ; 7.249 ; 7.249 ;       ;
; SW[5]      ; HEX4[5]     ; 7.256 ; 7.256 ; 7.256 ; 7.256 ;
; SW[5]      ; HEX4[6]     ; 7.310 ; 7.310 ; 7.310 ; 7.310 ;
; SW[6]      ; HEX5[0]     ; 6.728 ; 6.728 ; 6.728 ; 6.728 ;
; SW[6]      ; HEX5[1]     ; 6.805 ; 6.805 ; 6.805 ; 6.805 ;
; SW[6]      ; HEX5[2]     ;       ; 6.767 ; 6.767 ;       ;
; SW[6]      ; HEX5[3]     ; 6.564 ; 6.564 ; 6.564 ; 6.564 ;
; SW[6]      ; HEX5[4]     ; 6.531 ;       ;       ; 6.531 ;
; SW[6]      ; HEX5[5]     ; 6.545 ;       ;       ; 6.545 ;
; SW[6]      ; HEX5[6]     ; 6.702 ;       ;       ; 6.702 ;
; SW[7]      ; HEX5[0]     ;       ; 7.346 ; 7.346 ;       ;
; SW[7]      ; HEX5[1]     ; 7.475 ; 7.475 ; 7.475 ; 7.475 ;
; SW[7]      ; HEX5[2]     ; 7.467 ;       ;       ; 7.467 ;
; SW[7]      ; HEX5[3]     ; 7.234 ; 7.234 ; 7.234 ; 7.234 ;
; SW[7]      ; HEX5[4]     ;       ; 7.205 ; 7.205 ;       ;
; SW[7]      ; HEX5[5]     ; 7.214 ;       ;       ; 7.214 ;
; SW[7]      ; HEX5[6]     ; 7.382 ; 7.382 ; 7.382 ; 7.382 ;
; SW[8]      ; HEX5[0]     ; 7.143 ; 7.143 ; 7.143 ; 7.143 ;
; SW[8]      ; HEX5[1]     ; 7.221 ;       ;       ; 7.221 ;
; SW[8]      ; HEX5[2]     ;       ; 7.223 ; 7.223 ;       ;
; SW[8]      ; HEX5[3]     ; 6.980 ; 6.980 ; 6.980 ; 6.980 ;
; SW[8]      ; HEX5[4]     ; 6.947 ;       ;       ; 6.947 ;
; SW[8]      ; HEX5[5]     ;       ; 6.961 ; 6.961 ;       ;
; SW[8]      ; HEX5[6]     ; 7.124 ; 7.124 ; 7.124 ; 7.124 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 7.206 ; 7.206 ; 7.206 ; 7.206 ;
; SW[2]      ; HEX4[1]     ; 7.495 ; 7.495 ; 7.495 ; 7.495 ;
; SW[2]      ; HEX4[2]     ;       ; 7.489 ; 7.489 ;       ;
; SW[2]      ; HEX4[3]     ; 7.488 ; 7.488 ; 7.488 ; 7.488 ;
; SW[2]      ; HEX4[4]     ; 7.497 ;       ;       ; 7.497 ;
; SW[2]      ; HEX4[5]     ; 7.507 ;       ;       ; 7.507 ;
; SW[2]      ; HEX4[6]     ; 7.524 ; 7.524 ; 7.524 ; 7.524 ;
; SW[3]      ; HEX4[0]     ; 6.678 ; 6.678 ; 6.678 ; 6.678 ;
; SW[3]      ; HEX4[1]     ; 6.968 ; 6.968 ; 6.968 ; 6.968 ;
; SW[3]      ; HEX4[2]     ; 6.957 ;       ;       ; 6.957 ;
; SW[3]      ; HEX4[3]     ; 6.961 ; 6.961 ; 6.961 ; 6.961 ;
; SW[3]      ; HEX4[4]     ;       ; 6.967 ; 6.967 ;       ;
; SW[3]      ; HEX4[5]     ; 6.977 ; 6.977 ; 6.977 ; 6.977 ;
; SW[3]      ; HEX4[6]     ; 6.996 ; 6.996 ; 6.996 ; 6.996 ;
; SW[4]      ; HEX4[0]     ; 6.713 ; 6.713 ; 6.713 ; 6.713 ;
; SW[4]      ; HEX4[1]     ; 7.005 ;       ;       ; 7.005 ;
; SW[4]      ; HEX4[2]     ; 6.997 ; 6.997 ; 6.997 ; 6.997 ;
; SW[4]      ; HEX4[3]     ; 6.993 ; 6.993 ; 6.993 ; 6.993 ;
; SW[4]      ; HEX4[4]     ; 6.999 ; 6.999 ; 6.999 ; 6.999 ;
; SW[4]      ; HEX4[5]     ; 6.982 ; 6.982 ; 6.982 ; 6.982 ;
; SW[4]      ; HEX4[6]     ; 7.033 ; 7.033 ; 7.033 ; 7.033 ;
; SW[5]      ; HEX4[0]     ; 6.967 ; 6.967 ; 6.967 ; 6.967 ;
; SW[5]      ; HEX4[1]     ; 7.280 ; 7.280 ; 7.280 ; 7.280 ;
; SW[5]      ; HEX4[2]     ; 7.268 ; 7.268 ; 7.268 ; 7.268 ;
; SW[5]      ; HEX4[3]     ; 7.274 ; 7.274 ; 7.274 ; 7.274 ;
; SW[5]      ; HEX4[4]     ;       ; 7.249 ; 7.249 ;       ;
; SW[5]      ; HEX4[5]     ; 7.256 ; 7.256 ; 7.256 ; 7.256 ;
; SW[5]      ; HEX4[6]     ; 7.310 ; 7.310 ; 7.310 ; 7.310 ;
; SW[6]      ; HEX5[0]     ; 6.728 ; 6.728 ; 6.728 ; 6.728 ;
; SW[6]      ; HEX5[1]     ; 6.805 ; 6.805 ; 6.805 ; 6.805 ;
; SW[6]      ; HEX5[2]     ;       ; 6.767 ; 6.767 ;       ;
; SW[6]      ; HEX5[3]     ; 6.564 ; 6.564 ; 6.564 ; 6.564 ;
; SW[6]      ; HEX5[4]     ; 6.531 ;       ;       ; 6.531 ;
; SW[6]      ; HEX5[5]     ; 6.545 ;       ;       ; 6.545 ;
; SW[6]      ; HEX5[6]     ; 6.702 ;       ;       ; 6.702 ;
; SW[7]      ; HEX5[0]     ;       ; 7.346 ; 7.346 ;       ;
; SW[7]      ; HEX5[1]     ; 7.475 ; 7.475 ; 7.475 ; 7.475 ;
; SW[7]      ; HEX5[2]     ; 7.467 ;       ;       ; 7.467 ;
; SW[7]      ; HEX5[3]     ; 7.234 ; 7.234 ; 7.234 ; 7.234 ;
; SW[7]      ; HEX5[4]     ;       ; 7.205 ; 7.205 ;       ;
; SW[7]      ; HEX5[5]     ; 7.214 ;       ;       ; 7.214 ;
; SW[7]      ; HEX5[6]     ; 7.382 ; 7.382 ; 7.382 ; 7.382 ;
; SW[8]      ; HEX5[0]     ; 7.143 ; 7.143 ; 7.143 ; 7.143 ;
; SW[8]      ; HEX5[1]     ; 7.221 ;       ;       ; 7.221 ;
; SW[8]      ; HEX5[2]     ;       ; 7.223 ; 7.223 ;       ;
; SW[8]      ; HEX5[3]     ; 6.980 ; 6.980 ; 6.980 ; 6.980 ;
; SW[8]      ; HEX5[4]     ; 6.947 ;       ;       ; 6.947 ;
; SW[8]      ; HEX5[5]     ;       ; 6.961 ; 6.961 ;       ;
; SW[8]      ; HEX5[6]     ; 7.124 ; 7.124 ; 7.124 ; 7.124 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -0.134 ; -1.908        ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -33.380            ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                       ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.134 ; tx_baud_counter:baud|count[10]   ; tx_baud_counter:baud|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.166      ;
; -0.134 ; tx_baud_counter:baud|count[10]   ; tx_baud_counter:baud|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.166      ;
; -0.134 ; tx_baud_counter:baud|count[10]   ; tx_baud_counter:baud|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.166      ;
; -0.134 ; tx_baud_counter:baud|count[10]   ; tx_baud_counter:baud|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.166      ;
; -0.134 ; tx_baud_counter:baud|count[10]   ; tx_baud_counter:baud|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.166      ;
; -0.134 ; tx_baud_counter:baud|count[10]   ; tx_baud_counter:baud|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.166      ;
; -0.134 ; tx_baud_counter:baud|count[10]   ; tx_baud_counter:baud|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.166      ;
; -0.134 ; tx_baud_counter:baud|count[10]   ; tx_baud_counter:baud|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.166      ;
; -0.134 ; tx_baud_counter:baud|count[10]   ; tx_baud_counter:baud|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.166      ;
; -0.134 ; tx_baud_counter:baud|count[10]   ; tx_baud_counter:baud|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.166      ;
; -0.134 ; tx_baud_counter:baud|count[10]   ; tx_baud_counter:baud|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.166      ;
; -0.080 ; tx_baud_counter:baud|count[6]    ; tx_baud_counter:baud|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.112      ;
; -0.080 ; tx_baud_counter:baud|count[6]    ; tx_baud_counter:baud|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.112      ;
; -0.080 ; tx_baud_counter:baud|count[6]    ; tx_baud_counter:baud|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.112      ;
; -0.080 ; tx_baud_counter:baud|count[6]    ; tx_baud_counter:baud|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.112      ;
; -0.080 ; tx_baud_counter:baud|count[6]    ; tx_baud_counter:baud|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.112      ;
; -0.080 ; tx_baud_counter:baud|count[6]    ; tx_baud_counter:baud|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.112      ;
; -0.080 ; tx_baud_counter:baud|count[6]    ; tx_baud_counter:baud|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.112      ;
; -0.080 ; tx_baud_counter:baud|count[6]    ; tx_baud_counter:baud|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.112      ;
; -0.080 ; tx_baud_counter:baud|count[6]    ; tx_baud_counter:baud|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.112      ;
; -0.080 ; tx_baud_counter:baud|count[6]    ; tx_baud_counter:baud|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.112      ;
; -0.080 ; tx_baud_counter:baud|count[6]    ; tx_baud_counter:baud|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.112      ;
; -0.069 ; tx_baud_counter:baud|count[8]    ; tx_baud_counter:baud|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; tx_baud_counter:baud|count[8]    ; tx_baud_counter:baud|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; tx_baud_counter:baud|count[8]    ; tx_baud_counter:baud|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; tx_baud_counter:baud|count[8]    ; tx_baud_counter:baud|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; tx_baud_counter:baud|count[8]    ; tx_baud_counter:baud|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; tx_baud_counter:baud|count[8]    ; tx_baud_counter:baud|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; tx_baud_counter:baud|count[8]    ; tx_baud_counter:baud|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; tx_baud_counter:baud|count[8]    ; tx_baud_counter:baud|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; tx_baud_counter:baud|count[8]    ; tx_baud_counter:baud|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; tx_baud_counter:baud|count[8]    ; tx_baud_counter:baud|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.101      ;
; -0.069 ; tx_baud_counter:baud|count[8]    ; tx_baud_counter:baud|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.101      ;
; -0.065 ; tx_baud_counter:baud|count[7]    ; tx_baud_counter:baud|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; tx_baud_counter:baud|count[7]    ; tx_baud_counter:baud|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; tx_baud_counter:baud|count[7]    ; tx_baud_counter:baud|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; tx_baud_counter:baud|count[7]    ; tx_baud_counter:baud|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; tx_baud_counter:baud|count[7]    ; tx_baud_counter:baud|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; tx_baud_counter:baud|count[7]    ; tx_baud_counter:baud|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; tx_baud_counter:baud|count[7]    ; tx_baud_counter:baud|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; tx_baud_counter:baud|count[7]    ; tx_baud_counter:baud|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; tx_baud_counter:baud|count[7]    ; tx_baud_counter:baud|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; tx_baud_counter:baud|count[7]    ; tx_baud_counter:baud|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; tx_baud_counter:baud|count[7]    ; tx_baud_counter:baud|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.097      ;
; -0.036 ; tx_controller:ctrl|ctrl_sr_shift ; tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.072      ;
; -0.036 ; tx_controller:ctrl|ctrl_sr_shift ; tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.072      ;
; -0.036 ; tx_controller:ctrl|ctrl_sr_shift ; tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.072      ;
; -0.036 ; tx_controller:ctrl|ctrl_sr_shift ; tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.072      ;
; -0.036 ; tx_controller:ctrl|ctrl_sr_shift ; tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.072      ;
; -0.036 ; tx_controller:ctrl|ctrl_sr_shift ; tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.072      ;
; -0.036 ; tx_controller:ctrl|ctrl_sr_shift ; tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.004      ; 1.072      ;
; -0.033 ; tx_baud_counter:baud|count[10]   ; tx_controller:ctrl|ctrl_sr_shift ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.063      ;
; -0.029 ; tx_counter:counter|count[2]      ; tx_counter:counter|count[1]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.061      ;
; -0.029 ; tx_counter:counter|count[2]      ; tx_counter:counter|count[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.061      ;
; -0.029 ; tx_counter:counter|count[2]      ; tx_counter:counter|count[3]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.061      ;
; -0.029 ; tx_counter:counter|count[2]      ; tx_counter:counter|count[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.061      ;
; -0.027 ; tx_baud_counter:baud|count[1]    ; tx_baud_counter:baud|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.059      ;
; -0.027 ; tx_baud_counter:baud|count[1]    ; tx_baud_counter:baud|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.059      ;
; -0.027 ; tx_baud_counter:baud|count[1]    ; tx_baud_counter:baud|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.059      ;
; -0.027 ; tx_baud_counter:baud|count[1]    ; tx_baud_counter:baud|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.059      ;
; -0.027 ; tx_baud_counter:baud|count[1]    ; tx_baud_counter:baud|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.059      ;
; -0.027 ; tx_baud_counter:baud|count[1]    ; tx_baud_counter:baud|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.059      ;
; -0.027 ; tx_baud_counter:baud|count[1]    ; tx_baud_counter:baud|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.059      ;
; -0.027 ; tx_baud_counter:baud|count[1]    ; tx_baud_counter:baud|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.059      ;
; -0.027 ; tx_baud_counter:baud|count[1]    ; tx_baud_counter:baud|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.059      ;
; -0.027 ; tx_baud_counter:baud|count[1]    ; tx_baud_counter:baud|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.059      ;
; -0.027 ; tx_baud_counter:baud|count[1]    ; tx_baud_counter:baud|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.059      ;
; -0.024 ; tx_counter:counter|count[0]      ; tx_counter:counter|count[1]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.056      ;
; -0.024 ; tx_counter:counter|count[0]      ; tx_counter:counter|count[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.056      ;
; -0.024 ; tx_counter:counter|count[0]      ; tx_counter:counter|count[3]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.056      ;
; -0.024 ; tx_counter:counter|count[0]      ; tx_counter:counter|count[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.056      ;
; -0.018 ; tx_baud_counter:baud|count[1]    ; tx_controller:ctrl|ctrl_sr_shift ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.048      ;
; -0.016 ; tx_baud_counter:baud|count[9]    ; tx_baud_counter:baud|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; tx_baud_counter:baud|count[9]    ; tx_baud_counter:baud|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; tx_baud_counter:baud|count[9]    ; tx_baud_counter:baud|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; tx_baud_counter:baud|count[9]    ; tx_baud_counter:baud|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; tx_baud_counter:baud|count[9]    ; tx_baud_counter:baud|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; tx_baud_counter:baud|count[9]    ; tx_baud_counter:baud|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; tx_baud_counter:baud|count[9]    ; tx_baud_counter:baud|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; tx_baud_counter:baud|count[9]    ; tx_baud_counter:baud|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; tx_baud_counter:baud|count[9]    ; tx_baud_counter:baud|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; tx_baud_counter:baud|count[9]    ; tx_baud_counter:baud|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; tx_baud_counter:baud|count[9]    ; tx_baud_counter:baud|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; tx_baud_counter:baud|count[0]    ; tx_baud_counter:baud|count[0]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; tx_baud_counter:baud|count[0]    ; tx_baud_counter:baud|count[1]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; tx_baud_counter:baud|count[0]    ; tx_baud_counter:baud|count[2]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; tx_baud_counter:baud|count[0]    ; tx_baud_counter:baud|count[3]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; tx_baud_counter:baud|count[0]    ; tx_baud_counter:baud|count[4]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; tx_baud_counter:baud|count[0]    ; tx_baud_counter:baud|count[6]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; tx_baud_counter:baud|count[0]    ; tx_baud_counter:baud|count[7]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; tx_baud_counter:baud|count[0]    ; tx_baud_counter:baud|count[8]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; tx_baud_counter:baud|count[0]    ; tx_baud_counter:baud|count[9]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; tx_baud_counter:baud|count[0]    ; tx_baud_counter:baud|count[10]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.048      ;
; -0.016 ; tx_baud_counter:baud|count[0]    ; tx_baud_counter:baud|count[5]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.048      ;
; -0.011 ; tx_controller:ctrl|ctrl_sr_shift ; tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.043      ;
; -0.011 ; tx_controller:ctrl|ctrl_sr_shift ; tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.043      ;
; -0.011 ; tx_controller:ctrl|ctrl_sr_shift ; tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.043      ;
; -0.010 ; tx_counter:counter|count[1]      ; tx_counter:counter|count[1]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; tx_counter:counter|count[1]      ; tx_counter:counter|count[2]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.042      ;
; -0.010 ; tx_counter:counter|count[1]      ; tx_counter:counter|count[3]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.042      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                               ;
+-------+---------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; tx_controller:ctrl|current_state[1]   ; tx_controller:ctrl|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_controller:ctrl|current_state[0]   ; tx_controller:ctrl|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_controller:ctrl|ctrl_sr_shift      ; tx_controller:ctrl|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_controller:ctrl|ctrl_sr_load       ; tx_controller:ctrl|ctrl_sr_load     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_shift_register:sr|tmp_data[10]     ; tx_shift_register:sr|tmp_data[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; tx_controller:ctrl|current_state[0]   ; tx_controller:ctrl|ctrl_sr_load     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; tx_baud_counter:baud|count[10]        ; tx_baud_counter:baud|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; tx_counter:counter|count[3]           ; tx_counter:counter|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.400      ;
; 0.304 ; tx_controller:ctrl|ctrl_sr_load       ; tx_shift_register:sr|tmp_data[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.456      ;
; 0.304 ; tx_controller:ctrl|ctrl_sr_load       ; tx_shift_register:sr|tmp_data[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.456      ;
; 0.305 ; tx_controller:ctrl|ctrl_sr_load       ; tx_shift_register:sr|tmp_data[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.457      ;
; 0.325 ; tx_controller:ctrl|ctrl_sr_load       ; tx_shift_register:sr|tmp_data[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.477      ;
; 0.355 ; tx_shift_register:sr|tmp_data[4]      ; tx_shift_register:sr|tmp_data[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; tx_shift_register:sr|tmp_data[10]     ; tx_shift_register:sr|tmp_data[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; tx_counter:counter|count[1]           ; tx_counter:counter|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; tx_shift_register:sr|tmp_data[6]      ; tx_shift_register:sr|tmp_data[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; tx_shift_register:sr|tmp_data[3]      ; tx_shift_register:sr|tmp_data[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; tx_single_pulser:pulser|pulser_out    ; tx_controller:ctrl|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; tx_shift_register:sr|tmp_data[7]      ; tx_shift_register:sr|tmp_data[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; tx_shift_register:sr|tmp_data[1]      ; tx_shift_register:sr|tmp_data[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.364 ; tx_baud_counter:baud|count[7]         ; tx_baud_counter:baud|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; tx_baud_counter:baud|count[9]         ; tx_baud_counter:baud|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; tx_baud_counter:baud|count[5]         ; tx_baud_counter:baud|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; tx_baud_counter:baud|count[0]         ; tx_baud_counter:baud|count[0]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; tx_shift_register:sr|tmp_data[8]      ; tx_shift_register:sr|tmp_data[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; tx_single_pulser:pulser|current_state ; tx_single_pulser:pulser|pulser_out  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; tx_shift_register:sr|tmp_data[5]      ; tx_shift_register:sr|tmp_data[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; tx_controller:ctrl|current_state[0]   ; tx_controller:ctrl|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.375 ; tx_counter:counter|count[0]           ; tx_counter:counter|count[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; tx_baud_counter:baud|count[1]         ; tx_baud_counter:baud|count[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; tx_baud_counter:baud|count[2]         ; tx_baud_counter:baud|count[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; tx_counter:counter|count[2]           ; tx_counter:counter|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; tx_baud_counter:baud|count[4]         ; tx_baud_counter:baud|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; tx_baud_counter:baud|count[6]         ; tx_baud_counter:baud|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; tx_controller:ctrl|ctrl_sr_shift      ; tx_shift_register:sr|tmp_data[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; tx_baud_counter:baud|count[8]         ; tx_baud_counter:baud|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.414 ; tx_shift_register:sr|tmp_data[9]      ; tx_shift_register:sr|tmp_data[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.570      ;
; 0.417 ; tx_shift_register:sr|tmp_data[2]      ; tx_shift_register:sr|tmp_data[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.004     ; 0.565      ;
; 0.435 ; tx_counter:counter|count[3]           ; tx_controller:ctrl|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.587      ;
; 0.444 ; tx_controller:ctrl|ctrl_sr_load       ; tx_shift_register:sr|tmp_data[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.600      ;
; 0.445 ; tx_controller:ctrl|ctrl_sr_load       ; tx_shift_register:sr|tmp_data[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.601      ;
; 0.445 ; tx_controller:ctrl|ctrl_sr_load       ; tx_shift_register:sr|tmp_data[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.601      ;
; 0.445 ; tx_controller:ctrl|ctrl_sr_load       ; tx_shift_register:sr|tmp_data[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.601      ;
; 0.445 ; tx_controller:ctrl|ctrl_sr_shift      ; tx_counter:counter|count[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.596      ;
; 0.458 ; tx_controller:ctrl|current_state[1]   ; tx_controller:ctrl|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.611      ;
; 0.459 ; tx_controller:ctrl|current_state[1]   ; tx_controller:ctrl|ctrl_sr_load     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.612      ;
; 0.460 ; tx_controller:ctrl|current_state[1]   ; tx_controller:ctrl|current_state[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.613      ;
; 0.496 ; tx_counter:counter|count[1]           ; tx_counter:counter|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.502 ; tx_baud_counter:baud|count[9]         ; tx_baud_counter:baud|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; tx_baud_counter:baud|count[5]         ; tx_baud_counter:baud|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; tx_baud_counter:baud|count[7]         ; tx_baud_counter:baud|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; tx_baud_counter:baud|count[0]         ; tx_baud_counter:baud|count[1]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.506 ; tx_controller:ctrl|ctrl_sr_load       ; tx_shift_register:sr|tmp_data[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.662      ;
; 0.511 ; tx_controller:ctrl|ctrl_sr_load       ; tx_shift_register:sr|tmp_data[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.667      ;
; 0.515 ; tx_counter:counter|count[0]           ; tx_counter:counter|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; tx_counter:counter|count[2]           ; tx_counter:counter|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; tx_baud_counter:baud|count[2]         ; tx_baud_counter:baud|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; tx_baud_counter:baud|count[1]         ; tx_baud_counter:baud|count[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; tx_baud_counter:baud|count[6]         ; tx_baud_counter:baud|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; tx_baud_counter:baud|count[4]         ; tx_baud_counter:baud|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; tx_baud_counter:baud|count[8]         ; tx_baud_counter:baud|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.525 ; tx_counter:counter|count[1]           ; tx_controller:ctrl|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.677      ;
; 0.531 ; tx_counter:counter|count[1]           ; tx_counter:counter|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.537 ; tx_controller:ctrl|current_state[0]   ; tx_controller:ctrl|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.688      ;
; 0.537 ; tx_baud_counter:baud|count[5]         ; tx_baud_counter:baud|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; tx_baud_counter:baud|count[7]         ; tx_baud_counter:baud|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; tx_baud_counter:baud|count[0]         ; tx_baud_counter:baud|count[2]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; tx_counter:counter|count[0]           ; tx_controller:ctrl|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.691      ;
; 0.544 ; tx_counter:counter|count[2]           ; tx_controller:ctrl|current_state[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.550 ; tx_counter:counter|count[0]           ; tx_counter:counter|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; tx_baud_counter:baud|count[1]         ; tx_baud_counter:baud|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; tx_baud_counter:baud|count[4]         ; tx_baud_counter:baud|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; tx_baud_counter:baud|count[6]         ; tx_baud_counter:baud|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; tx_baud_counter:baud|count[8]         ; tx_baud_counter:baud|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.559 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.711      ;
; 0.572 ; tx_baud_counter:baud|count[5]         ; tx_baud_counter:baud|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.724      ;
; 0.572 ; tx_baud_counter:baud|count[7]         ; tx_baud_counter:baud|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.724      ;
; 0.573 ; tx_baud_counter:baud|count[0]         ; tx_baud_counter:baud|count[3]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.725      ;
; 0.580 ; tx_controller:ctrl|ctrl_sr_shift      ; tx_counter:counter|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.731      ;
; 0.585 ; tx_counter:counter|count[0]           ; tx_counter:counter|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.587 ; tx_baud_counter:baud|count[4]         ; tx_baud_counter:baud|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; tx_baud_counter:baud|count[6]         ; tx_baud_counter:baud|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.739      ;
; 0.590 ; tx_controller:ctrl|ctrl_sr_load       ; tx_shift_register:sr|tmp_data[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.004      ; 0.746      ;
; 0.594 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.746      ;
; 0.607 ; tx_baud_counter:baud|count[5]         ; tx_baud_counter:baud|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.759      ;
; 0.610 ; tx_baud_counter:baud|count[2]         ; tx_baud_counter:baud|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.762      ;
; 0.615 ; tx_controller:ctrl|ctrl_sr_shift      ; tx_counter:counter|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.766      ;
; 0.622 ; tx_baud_counter:baud|count[4]         ; tx_baud_counter:baud|count[8]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.774      ;
; 0.622 ; tx_baud_counter:baud|count[6]         ; tx_baud_counter:baud|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.774      ;
; 0.629 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.781      ;
; 0.642 ; tx_baud_counter:baud|count[5]         ; tx_baud_counter:baud|count[10]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.794      ;
; 0.645 ; tx_baud_counter:baud|count[2]         ; tx_baud_counter:baud|count[5]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; tx_baud_counter:baud|count[1]         ; tx_baud_counter:baud|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.650 ; tx_controller:ctrl|ctrl_sr_shift      ; tx_counter:counter|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.801      ;
; 0.657 ; tx_baud_counter:baud|count[4]         ; tx_baud_counter:baud|count[9]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.809      ;
; 0.664 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[7]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.816      ;
; 0.667 ; tx_baud_counter:baud|count[5]         ; tx_controller:ctrl|ctrl_sr_shift    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.817      ;
; 0.667 ; tx_baud_counter:baud|count[0]         ; tx_baud_counter:baud|count[4]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.819      ;
; 0.680 ; tx_baud_counter:baud|count[2]         ; tx_baud_counter:baud|count[6]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.832      ;
+-------+---------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:ctrl|ctrl_sr_load       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:ctrl|ctrl_sr_load       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:ctrl|ctrl_sr_shift      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:ctrl|ctrl_sr_shift      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:ctrl|current_state[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:ctrl|current_state[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:ctrl|current_state[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:ctrl|current_state[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter|count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter|count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter|count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter|count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter|count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter|count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter|count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter|count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_single_pulser:pulser|current_state ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_single_pulser:pulser|current_state ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_single_pulser:pulser|pulser_out    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_single_pulser:pulser|pulser_out    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[10]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[10]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[9]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[9]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter|count[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter|count[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter|count[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter|count[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter|count[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter|count[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter|count[3]|clk                  ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 3.417 ; 3.417 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 3.417 ; 3.417 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 2.642 ; 2.642 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 1.057 ; 1.057 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 1.057 ; 1.057 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.922 ; 0.922 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.508 ; 0.508 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.758 ; 0.758 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.888 ; 0.888 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.955 ; 0.955 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.749 ; 0.749 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.391 ; -2.391 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.761 ; -2.761 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -2.391 ; -2.391 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.108  ; 0.108  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -0.305 ; -0.305 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -0.101 ; -0.101 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.108  ; 0.108  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -0.137 ; -0.137 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.014  ; 0.014  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -0.132 ; -0.132 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.133 ; -0.133 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; UART_TXD       ; CLOCK_50   ; 5.399 ; 5.399 ; Rise       ; CLOCK_50        ;
; ctrl_state[*]  ; CLOCK_50   ; 3.546 ; 3.546 ; Rise       ; CLOCK_50        ;
;  ctrl_state[0] ; CLOCK_50   ; 3.546 ; 3.546 ; Rise       ; CLOCK_50        ;
;  ctrl_state[1] ; CLOCK_50   ; 3.444 ; 3.444 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; UART_TXD       ; CLOCK_50   ; 5.399 ; 5.399 ; Rise       ; CLOCK_50        ;
; ctrl_state[*]  ; CLOCK_50   ; 3.444 ; 3.444 ; Rise       ; CLOCK_50        ;
;  ctrl_state[0] ; CLOCK_50   ; 3.546 ; 3.546 ; Rise       ; CLOCK_50        ;
;  ctrl_state[1] ; CLOCK_50   ; 3.444 ; 3.444 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 3.749 ; 3.749 ; 3.749 ; 3.749 ;
; SW[2]      ; HEX4[1]     ; 3.883 ; 3.883 ; 3.883 ; 3.883 ;
; SW[2]      ; HEX4[2]     ;       ; 3.875 ; 3.875 ;       ;
; SW[2]      ; HEX4[3]     ; 3.874 ; 3.874 ; 3.874 ; 3.874 ;
; SW[2]      ; HEX4[4]     ; 3.886 ;       ;       ; 3.886 ;
; SW[2]      ; HEX4[5]     ; 3.889 ;       ;       ; 3.889 ;
; SW[2]      ; HEX4[6]     ; 3.906 ; 3.906 ; 3.906 ; 3.906 ;
; SW[3]      ; HEX4[0]     ; 3.493 ; 3.493 ; 3.493 ; 3.493 ;
; SW[3]      ; HEX4[1]     ; 3.626 ; 3.626 ; 3.626 ; 3.626 ;
; SW[3]      ; HEX4[2]     ; 3.621 ;       ;       ; 3.621 ;
; SW[3]      ; HEX4[3]     ; 3.617 ; 3.617 ; 3.617 ; 3.617 ;
; SW[3]      ; HEX4[4]     ;       ; 3.628 ; 3.628 ;       ;
; SW[3]      ; HEX4[5]     ; 3.632 ; 3.632 ; 3.632 ; 3.632 ;
; SW[3]      ; HEX4[6]     ; 3.649 ; 3.649 ; 3.649 ; 3.649 ;
; SW[4]      ; HEX4[0]     ; 3.479 ; 3.479 ; 3.479 ; 3.479 ;
; SW[4]      ; HEX4[1]     ; 3.616 ;       ;       ; 3.616 ;
; SW[4]      ; HEX4[2]     ; 3.610 ; 3.610 ; 3.610 ; 3.610 ;
; SW[4]      ; HEX4[3]     ; 3.604 ; 3.604 ; 3.604 ; 3.604 ;
; SW[4]      ; HEX4[4]     ; 3.615 ; 3.615 ; 3.615 ; 3.615 ;
; SW[4]      ; HEX4[5]     ; 3.619 ; 3.619 ; 3.619 ; 3.619 ;
; SW[4]      ; HEX4[6]     ; 3.635 ; 3.635 ; 3.635 ; 3.635 ;
; SW[5]      ; HEX4[0]     ; 3.612 ; 3.612 ; 3.612 ; 3.612 ;
; SW[5]      ; HEX4[1]     ; 3.745 ; 3.745 ; 3.745 ; 3.745 ;
; SW[5]      ; HEX4[2]     ; 3.744 ; 3.744 ; 3.744 ; 3.744 ;
; SW[5]      ; HEX4[3]     ; 3.736 ; 3.736 ; 3.736 ; 3.736 ;
; SW[5]      ; HEX4[4]     ;       ; 3.747 ; 3.747 ;       ;
; SW[5]      ; HEX4[5]     ; 3.751 ; 3.751 ; 3.751 ; 3.751 ;
; SW[5]      ; HEX4[6]     ; 3.768 ; 3.768 ; 3.768 ; 3.768 ;
; SW[6]      ; HEX5[0]     ; 3.476 ; 3.476 ; 3.476 ; 3.476 ;
; SW[6]      ; HEX5[1]     ; 3.491 ; 3.491 ; 3.491 ; 3.491 ;
; SW[6]      ; HEX5[2]     ;       ; 3.495 ; 3.495 ;       ;
; SW[6]      ; HEX5[3]     ; 3.399 ; 3.399 ; 3.399 ; 3.399 ;
; SW[6]      ; HEX5[4]     ; 3.374 ;       ;       ; 3.374 ;
; SW[6]      ; HEX5[5]     ; 3.382 ;       ;       ; 3.382 ;
; SW[6]      ; HEX5[6]     ; 3.452 ;       ;       ; 3.452 ;
; SW[7]      ; HEX5[0]     ;       ; 3.851 ; 3.851 ;       ;
; SW[7]      ; HEX5[1]     ; 3.883 ; 3.883 ; 3.883 ; 3.883 ;
; SW[7]      ; HEX5[2]     ; 3.876 ;       ;       ; 3.876 ;
; SW[7]      ; HEX5[3]     ; 3.785 ; 3.785 ; 3.785 ; 3.785 ;
; SW[7]      ; HEX5[4]     ;       ; 3.762 ; 3.762 ;       ;
; SW[7]      ; HEX5[5]     ; 3.767 ;       ;       ; 3.767 ;
; SW[7]      ; HEX5[6]     ; 3.847 ; 3.847 ; 3.847 ; 3.847 ;
; SW[8]      ; HEX5[0]     ; 3.716 ; 3.716 ; 3.716 ; 3.716 ;
; SW[8]      ; HEX5[1]     ; 3.759 ;       ;       ; 3.759 ;
; SW[8]      ; HEX5[2]     ;       ; 3.734 ; 3.734 ;       ;
; SW[8]      ; HEX5[3]     ; 3.641 ; 3.641 ; 3.641 ; 3.641 ;
; SW[8]      ; HEX5[4]     ; 3.617 ;       ;       ; 3.617 ;
; SW[8]      ; HEX5[5]     ;       ; 3.621 ; 3.621 ;       ;
; SW[8]      ; HEX5[6]     ; 3.699 ; 3.699 ; 3.699 ; 3.699 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 3.749 ; 3.749 ; 3.749 ; 3.749 ;
; SW[2]      ; HEX4[1]     ; 3.883 ; 3.883 ; 3.883 ; 3.883 ;
; SW[2]      ; HEX4[2]     ;       ; 3.875 ; 3.875 ;       ;
; SW[2]      ; HEX4[3]     ; 3.874 ; 3.874 ; 3.874 ; 3.874 ;
; SW[2]      ; HEX4[4]     ; 3.886 ;       ;       ; 3.886 ;
; SW[2]      ; HEX4[5]     ; 3.889 ;       ;       ; 3.889 ;
; SW[2]      ; HEX4[6]     ; 3.906 ; 3.906 ; 3.906 ; 3.906 ;
; SW[3]      ; HEX4[0]     ; 3.493 ; 3.493 ; 3.493 ; 3.493 ;
; SW[3]      ; HEX4[1]     ; 3.626 ; 3.626 ; 3.626 ; 3.626 ;
; SW[3]      ; HEX4[2]     ; 3.621 ;       ;       ; 3.621 ;
; SW[3]      ; HEX4[3]     ; 3.617 ; 3.617 ; 3.617 ; 3.617 ;
; SW[3]      ; HEX4[4]     ;       ; 3.628 ; 3.628 ;       ;
; SW[3]      ; HEX4[5]     ; 3.632 ; 3.632 ; 3.632 ; 3.632 ;
; SW[3]      ; HEX4[6]     ; 3.649 ; 3.649 ; 3.649 ; 3.649 ;
; SW[4]      ; HEX4[0]     ; 3.479 ; 3.479 ; 3.479 ; 3.479 ;
; SW[4]      ; HEX4[1]     ; 3.616 ;       ;       ; 3.616 ;
; SW[4]      ; HEX4[2]     ; 3.610 ; 3.610 ; 3.610 ; 3.610 ;
; SW[4]      ; HEX4[3]     ; 3.604 ; 3.604 ; 3.604 ; 3.604 ;
; SW[4]      ; HEX4[4]     ; 3.615 ; 3.615 ; 3.615 ; 3.615 ;
; SW[4]      ; HEX4[5]     ; 3.619 ; 3.619 ; 3.619 ; 3.619 ;
; SW[4]      ; HEX4[6]     ; 3.635 ; 3.635 ; 3.635 ; 3.635 ;
; SW[5]      ; HEX4[0]     ; 3.612 ; 3.612 ; 3.612 ; 3.612 ;
; SW[5]      ; HEX4[1]     ; 3.745 ; 3.745 ; 3.745 ; 3.745 ;
; SW[5]      ; HEX4[2]     ; 3.744 ; 3.744 ; 3.744 ; 3.744 ;
; SW[5]      ; HEX4[3]     ; 3.736 ; 3.736 ; 3.736 ; 3.736 ;
; SW[5]      ; HEX4[4]     ;       ; 3.747 ; 3.747 ;       ;
; SW[5]      ; HEX4[5]     ; 3.751 ; 3.751 ; 3.751 ; 3.751 ;
; SW[5]      ; HEX4[6]     ; 3.768 ; 3.768 ; 3.768 ; 3.768 ;
; SW[6]      ; HEX5[0]     ; 3.476 ; 3.476 ; 3.476 ; 3.476 ;
; SW[6]      ; HEX5[1]     ; 3.491 ; 3.491 ; 3.491 ; 3.491 ;
; SW[6]      ; HEX5[2]     ;       ; 3.495 ; 3.495 ;       ;
; SW[6]      ; HEX5[3]     ; 3.399 ; 3.399 ; 3.399 ; 3.399 ;
; SW[6]      ; HEX5[4]     ; 3.374 ;       ;       ; 3.374 ;
; SW[6]      ; HEX5[5]     ; 3.382 ;       ;       ; 3.382 ;
; SW[6]      ; HEX5[6]     ; 3.452 ;       ;       ; 3.452 ;
; SW[7]      ; HEX5[0]     ;       ; 3.851 ; 3.851 ;       ;
; SW[7]      ; HEX5[1]     ; 3.883 ; 3.883 ; 3.883 ; 3.883 ;
; SW[7]      ; HEX5[2]     ; 3.876 ;       ;       ; 3.876 ;
; SW[7]      ; HEX5[3]     ; 3.785 ; 3.785 ; 3.785 ; 3.785 ;
; SW[7]      ; HEX5[4]     ;       ; 3.762 ; 3.762 ;       ;
; SW[7]      ; HEX5[5]     ; 3.767 ;       ;       ; 3.767 ;
; SW[7]      ; HEX5[6]     ; 3.847 ; 3.847 ; 3.847 ; 3.847 ;
; SW[8]      ; HEX5[0]     ; 3.716 ; 3.716 ; 3.716 ; 3.716 ;
; SW[8]      ; HEX5[1]     ; 3.759 ;       ;       ; 3.759 ;
; SW[8]      ; HEX5[2]     ;       ; 3.734 ; 3.734 ;       ;
; SW[8]      ; HEX5[3]     ; 3.641 ; 3.641 ; 3.641 ; 3.641 ;
; SW[8]      ; HEX5[4]     ; 3.617 ;       ;       ; 3.617 ;
; SW[8]      ; HEX5[5]     ;       ; 3.621 ; 3.621 ;       ;
; SW[8]      ; HEX5[6]     ; 3.699 ; 3.699 ; 3.699 ; 3.699 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.393  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50        ; -1.393  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -32.893 ; 0.0   ; 0.0      ; 0.0     ; -33.38              ;
;  CLOCK_50        ; -32.893 ; 0.000 ; N/A      ; N/A     ; -33.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 6.310 ; 6.310 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 6.310 ; 6.310 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 4.841 ; 4.841 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 2.828 ; 2.828 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 2.828 ; 2.828 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 2.554 ; 2.554 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 1.628 ; 1.628 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 2.178 ; 2.178 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 2.547 ; 2.547 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 2.541 ; 2.541 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 2.121 ; 2.121 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.391 ; -2.391 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.761 ; -2.761 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -2.391 ; -2.391 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.108  ; 0.108  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -0.305 ; -0.305 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -0.101 ; -0.101 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.108  ; 0.108  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -0.137 ; -0.137 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.014  ; 0.014  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -0.132 ; -0.132 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.133 ; -0.133 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; UART_TXD       ; CLOCK_50   ; 10.083 ; 10.083 ; Rise       ; CLOCK_50        ;
; ctrl_state[*]  ; CLOCK_50   ; 6.273  ; 6.273  ; Rise       ; CLOCK_50        ;
;  ctrl_state[0] ; CLOCK_50   ; 6.273  ; 6.273  ; Rise       ; CLOCK_50        ;
;  ctrl_state[1] ; CLOCK_50   ; 6.058  ; 6.058  ; Rise       ; CLOCK_50        ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; UART_TXD       ; CLOCK_50   ; 5.399 ; 5.399 ; Rise       ; CLOCK_50        ;
; ctrl_state[*]  ; CLOCK_50   ; 3.444 ; 3.444 ; Rise       ; CLOCK_50        ;
;  ctrl_state[0] ; CLOCK_50   ; 3.546 ; 3.546 ; Rise       ; CLOCK_50        ;
;  ctrl_state[1] ; CLOCK_50   ; 3.444 ; 3.444 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 7.206 ; 7.206 ; 7.206 ; 7.206 ;
; SW[2]      ; HEX4[1]     ; 7.495 ; 7.495 ; 7.495 ; 7.495 ;
; SW[2]      ; HEX4[2]     ;       ; 7.489 ; 7.489 ;       ;
; SW[2]      ; HEX4[3]     ; 7.488 ; 7.488 ; 7.488 ; 7.488 ;
; SW[2]      ; HEX4[4]     ; 7.497 ;       ;       ; 7.497 ;
; SW[2]      ; HEX4[5]     ; 7.507 ;       ;       ; 7.507 ;
; SW[2]      ; HEX4[6]     ; 7.524 ; 7.524 ; 7.524 ; 7.524 ;
; SW[3]      ; HEX4[0]     ; 6.678 ; 6.678 ; 6.678 ; 6.678 ;
; SW[3]      ; HEX4[1]     ; 6.968 ; 6.968 ; 6.968 ; 6.968 ;
; SW[3]      ; HEX4[2]     ; 6.957 ;       ;       ; 6.957 ;
; SW[3]      ; HEX4[3]     ; 6.961 ; 6.961 ; 6.961 ; 6.961 ;
; SW[3]      ; HEX4[4]     ;       ; 6.967 ; 6.967 ;       ;
; SW[3]      ; HEX4[5]     ; 6.977 ; 6.977 ; 6.977 ; 6.977 ;
; SW[3]      ; HEX4[6]     ; 6.996 ; 6.996 ; 6.996 ; 6.996 ;
; SW[4]      ; HEX4[0]     ; 6.713 ; 6.713 ; 6.713 ; 6.713 ;
; SW[4]      ; HEX4[1]     ; 7.005 ;       ;       ; 7.005 ;
; SW[4]      ; HEX4[2]     ; 6.997 ; 6.997 ; 6.997 ; 6.997 ;
; SW[4]      ; HEX4[3]     ; 6.993 ; 6.993 ; 6.993 ; 6.993 ;
; SW[4]      ; HEX4[4]     ; 6.999 ; 6.999 ; 6.999 ; 6.999 ;
; SW[4]      ; HEX4[5]     ; 6.982 ; 6.982 ; 6.982 ; 6.982 ;
; SW[4]      ; HEX4[6]     ; 7.033 ; 7.033 ; 7.033 ; 7.033 ;
; SW[5]      ; HEX4[0]     ; 6.967 ; 6.967 ; 6.967 ; 6.967 ;
; SW[5]      ; HEX4[1]     ; 7.280 ; 7.280 ; 7.280 ; 7.280 ;
; SW[5]      ; HEX4[2]     ; 7.268 ; 7.268 ; 7.268 ; 7.268 ;
; SW[5]      ; HEX4[3]     ; 7.274 ; 7.274 ; 7.274 ; 7.274 ;
; SW[5]      ; HEX4[4]     ;       ; 7.249 ; 7.249 ;       ;
; SW[5]      ; HEX4[5]     ; 7.256 ; 7.256 ; 7.256 ; 7.256 ;
; SW[5]      ; HEX4[6]     ; 7.310 ; 7.310 ; 7.310 ; 7.310 ;
; SW[6]      ; HEX5[0]     ; 6.728 ; 6.728 ; 6.728 ; 6.728 ;
; SW[6]      ; HEX5[1]     ; 6.805 ; 6.805 ; 6.805 ; 6.805 ;
; SW[6]      ; HEX5[2]     ;       ; 6.767 ; 6.767 ;       ;
; SW[6]      ; HEX5[3]     ; 6.564 ; 6.564 ; 6.564 ; 6.564 ;
; SW[6]      ; HEX5[4]     ; 6.531 ;       ;       ; 6.531 ;
; SW[6]      ; HEX5[5]     ; 6.545 ;       ;       ; 6.545 ;
; SW[6]      ; HEX5[6]     ; 6.702 ;       ;       ; 6.702 ;
; SW[7]      ; HEX5[0]     ;       ; 7.346 ; 7.346 ;       ;
; SW[7]      ; HEX5[1]     ; 7.475 ; 7.475 ; 7.475 ; 7.475 ;
; SW[7]      ; HEX5[2]     ; 7.467 ;       ;       ; 7.467 ;
; SW[7]      ; HEX5[3]     ; 7.234 ; 7.234 ; 7.234 ; 7.234 ;
; SW[7]      ; HEX5[4]     ;       ; 7.205 ; 7.205 ;       ;
; SW[7]      ; HEX5[5]     ; 7.214 ;       ;       ; 7.214 ;
; SW[7]      ; HEX5[6]     ; 7.382 ; 7.382 ; 7.382 ; 7.382 ;
; SW[8]      ; HEX5[0]     ; 7.143 ; 7.143 ; 7.143 ; 7.143 ;
; SW[8]      ; HEX5[1]     ; 7.221 ;       ;       ; 7.221 ;
; SW[8]      ; HEX5[2]     ;       ; 7.223 ; 7.223 ;       ;
; SW[8]      ; HEX5[3]     ; 6.980 ; 6.980 ; 6.980 ; 6.980 ;
; SW[8]      ; HEX5[4]     ; 6.947 ;       ;       ; 6.947 ;
; SW[8]      ; HEX5[5]     ;       ; 6.961 ; 6.961 ;       ;
; SW[8]      ; HEX5[6]     ; 7.124 ; 7.124 ; 7.124 ; 7.124 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 3.749 ; 3.749 ; 3.749 ; 3.749 ;
; SW[2]      ; HEX4[1]     ; 3.883 ; 3.883 ; 3.883 ; 3.883 ;
; SW[2]      ; HEX4[2]     ;       ; 3.875 ; 3.875 ;       ;
; SW[2]      ; HEX4[3]     ; 3.874 ; 3.874 ; 3.874 ; 3.874 ;
; SW[2]      ; HEX4[4]     ; 3.886 ;       ;       ; 3.886 ;
; SW[2]      ; HEX4[5]     ; 3.889 ;       ;       ; 3.889 ;
; SW[2]      ; HEX4[6]     ; 3.906 ; 3.906 ; 3.906 ; 3.906 ;
; SW[3]      ; HEX4[0]     ; 3.493 ; 3.493 ; 3.493 ; 3.493 ;
; SW[3]      ; HEX4[1]     ; 3.626 ; 3.626 ; 3.626 ; 3.626 ;
; SW[3]      ; HEX4[2]     ; 3.621 ;       ;       ; 3.621 ;
; SW[3]      ; HEX4[3]     ; 3.617 ; 3.617 ; 3.617 ; 3.617 ;
; SW[3]      ; HEX4[4]     ;       ; 3.628 ; 3.628 ;       ;
; SW[3]      ; HEX4[5]     ; 3.632 ; 3.632 ; 3.632 ; 3.632 ;
; SW[3]      ; HEX4[6]     ; 3.649 ; 3.649 ; 3.649 ; 3.649 ;
; SW[4]      ; HEX4[0]     ; 3.479 ; 3.479 ; 3.479 ; 3.479 ;
; SW[4]      ; HEX4[1]     ; 3.616 ;       ;       ; 3.616 ;
; SW[4]      ; HEX4[2]     ; 3.610 ; 3.610 ; 3.610 ; 3.610 ;
; SW[4]      ; HEX4[3]     ; 3.604 ; 3.604 ; 3.604 ; 3.604 ;
; SW[4]      ; HEX4[4]     ; 3.615 ; 3.615 ; 3.615 ; 3.615 ;
; SW[4]      ; HEX4[5]     ; 3.619 ; 3.619 ; 3.619 ; 3.619 ;
; SW[4]      ; HEX4[6]     ; 3.635 ; 3.635 ; 3.635 ; 3.635 ;
; SW[5]      ; HEX4[0]     ; 3.612 ; 3.612 ; 3.612 ; 3.612 ;
; SW[5]      ; HEX4[1]     ; 3.745 ; 3.745 ; 3.745 ; 3.745 ;
; SW[5]      ; HEX4[2]     ; 3.744 ; 3.744 ; 3.744 ; 3.744 ;
; SW[5]      ; HEX4[3]     ; 3.736 ; 3.736 ; 3.736 ; 3.736 ;
; SW[5]      ; HEX4[4]     ;       ; 3.747 ; 3.747 ;       ;
; SW[5]      ; HEX4[5]     ; 3.751 ; 3.751 ; 3.751 ; 3.751 ;
; SW[5]      ; HEX4[6]     ; 3.768 ; 3.768 ; 3.768 ; 3.768 ;
; SW[6]      ; HEX5[0]     ; 3.476 ; 3.476 ; 3.476 ; 3.476 ;
; SW[6]      ; HEX5[1]     ; 3.491 ; 3.491 ; 3.491 ; 3.491 ;
; SW[6]      ; HEX5[2]     ;       ; 3.495 ; 3.495 ;       ;
; SW[6]      ; HEX5[3]     ; 3.399 ; 3.399 ; 3.399 ; 3.399 ;
; SW[6]      ; HEX5[4]     ; 3.374 ;       ;       ; 3.374 ;
; SW[6]      ; HEX5[5]     ; 3.382 ;       ;       ; 3.382 ;
; SW[6]      ; HEX5[6]     ; 3.452 ;       ;       ; 3.452 ;
; SW[7]      ; HEX5[0]     ;       ; 3.851 ; 3.851 ;       ;
; SW[7]      ; HEX5[1]     ; 3.883 ; 3.883 ; 3.883 ; 3.883 ;
; SW[7]      ; HEX5[2]     ; 3.876 ;       ;       ; 3.876 ;
; SW[7]      ; HEX5[3]     ; 3.785 ; 3.785 ; 3.785 ; 3.785 ;
; SW[7]      ; HEX5[4]     ;       ; 3.762 ; 3.762 ;       ;
; SW[7]      ; HEX5[5]     ; 3.767 ;       ;       ; 3.767 ;
; SW[7]      ; HEX5[6]     ; 3.847 ; 3.847 ; 3.847 ; 3.847 ;
; SW[8]      ; HEX5[0]     ; 3.716 ; 3.716 ; 3.716 ; 3.716 ;
; SW[8]      ; HEX5[1]     ; 3.759 ;       ;       ; 3.759 ;
; SW[8]      ; HEX5[2]     ;       ; 3.734 ; 3.734 ;       ;
; SW[8]      ; HEX5[3]     ; 3.641 ; 3.641 ; 3.641 ; 3.641 ;
; SW[8]      ; HEX5[4]     ; 3.617 ;       ;       ; 3.617 ;
; SW[8]      ; HEX5[5]     ;       ; 3.621 ; 3.621 ;       ;
; SW[8]      ; HEX5[6]     ; 3.699 ; 3.699 ; 3.699 ; 3.699 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 287      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 287      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 95    ; 95   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 52    ; 52   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Nov 23 16:18:36 2023
Info: Command: quartus_sta tx_uart -c tx_uart
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 16 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 8 of the 8 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'tx_uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.393
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.393       -32.893 CLOCK_50 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -33.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.134
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.134        -1.908 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -33.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4575 megabytes
    Info: Processing ended: Thu Nov 23 16:18:38 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


