TimeQuest Timing Analyzer report for uart_top
Sat Jan 18 18:20:05 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sys_clk'
 13. Slow 1200mV 85C Model Hold: 'sys_clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'sys_clk'
 27. Slow 1200mV 0C Model Hold: 'sys_clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'sys_clk'
 40. Fast 1200mV 0C Model Hold: 'sys_clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; uart_top                                            ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6E22C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 32          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ; < 0.1%      ;
;     Processors 17-32       ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; sys_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sys_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 252.02 MHz ; 250.0 MHz       ; sys_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; sys_clk ; -2.968 ; -179.739         ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; sys_clk ; 0.434 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; sys_clk ; -3.000 ; -110.064                       ;
+---------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                                                            ;
+--------+-------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.968 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[3]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.574     ; 3.395      ;
; -2.968 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.574     ; 3.395      ;
; -2.968 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.574     ; 3.395      ;
; -2.968 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[2]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.574     ; 3.395      ;
; -2.968 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[6]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.574     ; 3.395      ;
; -2.968 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[4]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.574     ; 3.395      ;
; -2.968 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[10]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.574     ; 3.395      ;
; -2.968 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.574     ; 3.395      ;
; -2.968 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[12]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.574     ; 3.395      ;
; -2.968 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[13]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.574     ; 3.395      ;
; -2.968 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[15]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.574     ; 3.395      ;
; -2.963 ; uart_tx:u_uart_tx|clk_cnt[14] ; uart_tx:u_uart_tx|uart_data_reg[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.879      ;
; -2.963 ; uart_tx:u_uart_tx|clk_cnt[14] ; uart_tx:u_uart_tx|uart_data_reg[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.879      ;
; -2.963 ; uart_tx:u_uart_tx|clk_cnt[14] ; uart_tx:u_uart_tx|uart_data_reg[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.879      ;
; -2.963 ; uart_tx:u_uart_tx|clk_cnt[14] ; uart_tx:u_uart_tx|uart_data_reg[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.879      ;
; -2.963 ; uart_tx:u_uart_tx|clk_cnt[14] ; uart_tx:u_uart_tx|uart_data_reg[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.879      ;
; -2.963 ; uart_tx:u_uart_tx|clk_cnt[14] ; uart_tx:u_uart_tx|uart_data_reg[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.879      ;
; -2.963 ; uart_tx:u_uart_tx|clk_cnt[14] ; uart_tx:u_uart_tx|uart_data_reg[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.879      ;
; -2.963 ; uart_tx:u_uart_tx|clk_cnt[14] ; uart_tx:u_uart_tx|uart_data_reg[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.879      ;
; -2.948 ; uart_tx:u_uart_tx|tx_cnt[3]   ; uart_tx:u_uart_tx|uart_data_reg[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.865      ;
; -2.948 ; uart_tx:u_uart_tx|tx_cnt[3]   ; uart_tx:u_uart_tx|uart_data_reg[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.865      ;
; -2.948 ; uart_tx:u_uart_tx|tx_cnt[3]   ; uart_tx:u_uart_tx|uart_data_reg[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.865      ;
; -2.948 ; uart_tx:u_uart_tx|tx_cnt[3]   ; uart_tx:u_uart_tx|uart_data_reg[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.865      ;
; -2.948 ; uart_tx:u_uart_tx|tx_cnt[3]   ; uart_tx:u_uart_tx|uart_data_reg[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.865      ;
; -2.948 ; uart_tx:u_uart_tx|tx_cnt[3]   ; uart_tx:u_uart_tx|uart_data_reg[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.865      ;
; -2.948 ; uart_tx:u_uart_tx|tx_cnt[3]   ; uart_tx:u_uart_tx|uart_data_reg[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.865      ;
; -2.948 ; uart_tx:u_uart_tx|tx_cnt[3]   ; uart_tx:u_uart_tx|uart_data_reg[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.865      ;
; -2.894 ; uart_tx:u_uart_tx|clk_cnt[0]  ; uart_tx:u_uart_tx|uart_data_reg[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.810      ;
; -2.894 ; uart_tx:u_uart_tx|clk_cnt[0]  ; uart_tx:u_uart_tx|uart_data_reg[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.810      ;
; -2.894 ; uart_tx:u_uart_tx|clk_cnt[0]  ; uart_tx:u_uart_tx|uart_data_reg[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.810      ;
; -2.894 ; uart_tx:u_uart_tx|clk_cnt[0]  ; uart_tx:u_uart_tx|uart_data_reg[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.810      ;
; -2.894 ; uart_tx:u_uart_tx|clk_cnt[0]  ; uart_tx:u_uart_tx|uart_data_reg[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.810      ;
; -2.894 ; uart_tx:u_uart_tx|clk_cnt[0]  ; uart_tx:u_uart_tx|uart_data_reg[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.810      ;
; -2.894 ; uart_tx:u_uart_tx|clk_cnt[0]  ; uart_tx:u_uart_tx|uart_data_reg[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.810      ;
; -2.894 ; uart_tx:u_uart_tx|clk_cnt[0]  ; uart_tx:u_uart_tx|uart_data_reg[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.810      ;
; -2.883 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|rx_cnt[3]        ; sys_clk      ; sys_clk     ; 1.000        ; -0.573     ; 3.311      ;
; -2.883 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|rx_cnt[2]        ; sys_clk      ; sys_clk     ; 1.000        ; -0.573     ; 3.311      ;
; -2.883 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|rx_cnt[1]        ; sys_clk      ; sys_clk     ; 1.000        ; -0.573     ; 3.311      ;
; -2.883 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|rx_cnt[0]        ; sys_clk      ; sys_clk     ; 1.000        ; -0.573     ; 3.311      ;
; -2.856 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[10]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.776      ;
; -2.856 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.776      ;
; -2.856 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.776      ;
; -2.856 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[2]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.776      ;
; -2.856 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[6]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.776      ;
; -2.856 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[4]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.776      ;
; -2.856 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[5]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.776      ;
; -2.856 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[7]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.776      ;
; -2.856 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[9]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.776      ;
; -2.856 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.776      ;
; -2.856 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[13]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.776      ;
; -2.856 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[12]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.776      ;
; -2.856 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[15]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.776      ;
; -2.856 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[14]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.776      ;
; -2.851 ; uart_tx:u_uart_tx|tx_cnt[0]   ; uart_tx:u_uart_tx|uart_data_reg[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.768      ;
; -2.851 ; uart_tx:u_uart_tx|tx_cnt[0]   ; uart_tx:u_uart_tx|uart_data_reg[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.768      ;
; -2.851 ; uart_tx:u_uart_tx|tx_cnt[0]   ; uart_tx:u_uart_tx|uart_data_reg[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.768      ;
; -2.851 ; uart_tx:u_uart_tx|tx_cnt[0]   ; uart_tx:u_uart_tx|uart_data_reg[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.768      ;
; -2.851 ; uart_tx:u_uart_tx|tx_cnt[0]   ; uart_tx:u_uart_tx|uart_data_reg[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.768      ;
; -2.851 ; uart_tx:u_uart_tx|tx_cnt[0]   ; uart_tx:u_uart_tx|uart_data_reg[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.768      ;
; -2.851 ; uart_tx:u_uart_tx|tx_cnt[0]   ; uart_tx:u_uart_tx|uart_data_reg[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.768      ;
; -2.851 ; uart_tx:u_uart_tx|tx_cnt[0]   ; uart_tx:u_uart_tx|uart_data_reg[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.768      ;
; -2.847 ; uart_tx:u_uart_tx|clk_cnt[12] ; uart_tx:u_uart_tx|uart_data_reg[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.763      ;
; -2.847 ; uart_tx:u_uart_tx|clk_cnt[12] ; uart_tx:u_uart_tx|uart_data_reg[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.763      ;
; -2.847 ; uart_tx:u_uart_tx|clk_cnt[12] ; uart_tx:u_uart_tx|uart_data_reg[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.763      ;
; -2.847 ; uart_tx:u_uart_tx|clk_cnt[12] ; uart_tx:u_uart_tx|uart_data_reg[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.763      ;
; -2.847 ; uart_tx:u_uart_tx|clk_cnt[12] ; uart_tx:u_uart_tx|uart_data_reg[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.763      ;
; -2.847 ; uart_tx:u_uart_tx|clk_cnt[12] ; uart_tx:u_uart_tx|uart_data_reg[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.763      ;
; -2.847 ; uart_tx:u_uart_tx|clk_cnt[12] ; uart_tx:u_uart_tx|uart_data_reg[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.763      ;
; -2.847 ; uart_tx:u_uart_tx|clk_cnt[12] ; uart_tx:u_uart_tx|uart_data_reg[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.763      ;
; -2.832 ; uart_rx:u_uart_rx|clk_cnt[1]  ; uart_rx:u_uart_rx|clk_cnt[3]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.752      ;
; -2.832 ; uart_rx:u_uart_rx|clk_cnt[1]  ; uart_rx:u_uart_rx|clk_cnt[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.752      ;
; -2.832 ; uart_rx:u_uart_rx|clk_cnt[1]  ; uart_rx:u_uart_rx|clk_cnt[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.752      ;
; -2.832 ; uart_rx:u_uart_rx|clk_cnt[1]  ; uart_rx:u_uart_rx|clk_cnt[2]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.752      ;
; -2.832 ; uart_rx:u_uart_rx|clk_cnt[1]  ; uart_rx:u_uart_rx|clk_cnt[6]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.752      ;
; -2.832 ; uart_rx:u_uart_rx|clk_cnt[1]  ; uart_rx:u_uart_rx|clk_cnt[4]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.752      ;
; -2.832 ; uart_rx:u_uart_rx|clk_cnt[1]  ; uart_rx:u_uart_rx|clk_cnt[10]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.752      ;
; -2.832 ; uart_rx:u_uart_rx|clk_cnt[1]  ; uart_rx:u_uart_rx|clk_cnt[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.752      ;
; -2.832 ; uart_rx:u_uart_rx|clk_cnt[1]  ; uart_rx:u_uart_rx|clk_cnt[12]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.752      ;
; -2.832 ; uart_rx:u_uart_rx|clk_cnt[1]  ; uart_rx:u_uart_rx|clk_cnt[13]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.752      ;
; -2.832 ; uart_rx:u_uart_rx|clk_cnt[1]  ; uart_rx:u_uart_rx|clk_cnt[15]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.752      ;
; -2.827 ; uart_tx:u_uart_tx|tx_cnt[1]   ; uart_tx:u_uart_tx|uart_data_reg[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.744      ;
; -2.827 ; uart_tx:u_uart_tx|tx_cnt[1]   ; uart_tx:u_uart_tx|uart_data_reg[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.744      ;
; -2.827 ; uart_tx:u_uart_tx|tx_cnt[1]   ; uart_tx:u_uart_tx|uart_data_reg[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.744      ;
; -2.827 ; uart_tx:u_uart_tx|tx_cnt[1]   ; uart_tx:u_uart_tx|uart_data_reg[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.744      ;
; -2.827 ; uart_tx:u_uart_tx|tx_cnt[1]   ; uart_tx:u_uart_tx|uart_data_reg[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.744      ;
; -2.827 ; uart_tx:u_uart_tx|tx_cnt[1]   ; uart_tx:u_uart_tx|uart_data_reg[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.744      ;
; -2.827 ; uart_tx:u_uart_tx|tx_cnt[1]   ; uart_tx:u_uart_tx|uart_data_reg[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.744      ;
; -2.827 ; uart_tx:u_uart_tx|tx_cnt[1]   ; uart_tx:u_uart_tx|uart_data_reg[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.084     ; 3.744      ;
; -2.826 ; uart_tx:u_uart_tx|clk_cnt[13] ; uart_tx:u_uart_tx|uart_data_reg[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.742      ;
; -2.826 ; uart_tx:u_uart_tx|clk_cnt[13] ; uart_tx:u_uart_tx|uart_data_reg[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.742      ;
; -2.826 ; uart_tx:u_uart_tx|clk_cnt[13] ; uart_tx:u_uart_tx|uart_data_reg[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.742      ;
; -2.826 ; uart_tx:u_uart_tx|clk_cnt[13] ; uart_tx:u_uart_tx|uart_data_reg[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.742      ;
; -2.826 ; uart_tx:u_uart_tx|clk_cnt[13] ; uart_tx:u_uart_tx|uart_data_reg[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.742      ;
; -2.826 ; uart_tx:u_uart_tx|clk_cnt[13] ; uart_tx:u_uart_tx|uart_data_reg[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.742      ;
; -2.826 ; uart_tx:u_uart_tx|clk_cnt[13] ; uart_tx:u_uart_tx|uart_data_reg[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.742      ;
; -2.826 ; uart_tx:u_uart_tx|clk_cnt[13] ; uart_tx:u_uart_tx|uart_data_reg[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.085     ; 3.742      ;
; -2.819 ; uart_rx:u_uart_rx|clk_cnt[2]  ; uart_rx:u_uart_rx|clk_cnt[3]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.739      ;
; -2.819 ; uart_rx:u_uart_rx|clk_cnt[2]  ; uart_rx:u_uart_rx|clk_cnt[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.739      ;
; -2.819 ; uart_rx:u_uart_rx|clk_cnt[2]  ; uart_rx:u_uart_rx|clk_cnt[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.739      ;
; -2.819 ; uart_rx:u_uart_rx|clk_cnt[2]  ; uart_rx:u_uart_rx|clk_cnt[2]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.081     ; 3.739      ;
+--------+-------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                                                                       ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; uart_rx:u_uart_rx|rx_flag             ; uart_rx:u_uart_rx|rx_flag             ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 0.746      ;
; 0.453 ; uart_rx:u_uart_rx|uart_rx_data_reg[7] ; uart_rx:u_uart_rx|uart_rx_data_reg[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:u_uart_rx|uart_rx_data_reg[3] ; uart_rx:u_uart_rx|uart_rx_data_reg[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:u_uart_rx|uart_rx_data_reg[4] ; uart_rx:u_uart_rx|uart_rx_data_reg[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:u_uart_rx|uart_rx_data_reg[0] ; uart_rx:u_uart_rx|uart_rx_data_reg[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:u_uart_tx|tx_cnt[2]           ; uart_tx:u_uart_tx|tx_cnt[2]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:u_uart_tx|tx_cnt[1]           ; uart_tx:u_uart_tx|tx_cnt[1]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:u_uart_tx|tx_flag             ; uart_tx:u_uart_tx|tx_flag             ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:u_uart_rx|rx_cnt[2]           ; uart_rx:u_uart_rx|rx_cnt[2]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:u_uart_rx|rx_cnt[1]           ; uart_rx:u_uart_rx|rx_cnt[1]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; uart_tx:u_uart_tx|tx_cnt[0]           ; uart_tx:u_uart_tx|tx_cnt[0]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; uart_rx:u_uart_rx|rx_cnt[0]           ; uart_rx:u_uart_rx|rx_cnt[0]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.758      ;
; 0.527 ; uart_tx:u_uart_tx|tx_cnt[1]           ; uart_tx:u_uart_tx|tx_cnt[2]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.820      ;
; 0.624 ; uart_rx:u_uart_rx|clk_cnt[13]         ; uart_rx:u_uart_rx|clk_cnt[14]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.410      ;
; 0.627 ; uart_tx:u_uart_tx|clk_cnt[7]          ; uart_tx:u_uart_tx|clk_cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.572      ; 1.411      ;
; 0.641 ; uart_rx:u_uart_rx|uart_rx_data[0]     ; uart_tx:u_uart_tx|uart_data_reg[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.934      ;
; 0.642 ; uart_rx:u_uart_rx|uart_rx_data[7]     ; uart_tx:u_uart_tx|uart_data_reg[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; uart_rx:u_uart_rx|uart_rx_data[4]     ; uart_tx:u_uart_tx|uart_data_reg[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.935      ;
; 0.643 ; uart_rx:u_uart_rx|clk_cnt[12]         ; uart_rx:u_uart_rx|clk_cnt[14]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.429      ;
; 0.656 ; uart_rx:u_uart_rx|clk_cnt[4]          ; uart_rx:u_uart_rx|clk_cnt[5]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.442      ;
; 0.667 ; uart_tx:u_uart_tx|clk_cnt[6]          ; uart_tx:u_uart_tx|clk_cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.572      ; 1.451      ;
; 0.706 ; uart_rx:u_uart_rx|uart_rx_d0          ; uart_rx:u_uart_rx|uart_rx_d1          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 0.999      ;
; 0.717 ; uart_tx:u_uart_tx|tx_cnt[0]           ; uart_tx:u_uart_tx|tx_cnt[1]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.010      ;
; 0.743 ; uart_rx:u_uart_rx|clk_cnt[5]          ; uart_rx:u_uart_rx|clk_cnt[5]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.055      ;
; 0.744 ; uart_rx:u_uart_rx|rx_cnt[2]           ; uart_rx:u_uart_rx|uart_rx_data_reg[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.531      ;
; 0.745 ; uart_rx:u_uart_rx|rx_cnt[2]           ; uart_rx:u_uart_rx|uart_rx_data_reg[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.532      ;
; 0.745 ; uart_rx:u_uart_rx|clk_cnt[9]          ; uart_rx:u_uart_rx|clk_cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.057      ;
; 0.746 ; uart_rx:u_uart_rx|clk_cnt[14]         ; uart_rx:u_uart_rx|clk_cnt[14]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.058      ;
; 0.747 ; uart_tx:u_uart_tx|clk_cnt[8]          ; uart_tx:u_uart_tx|clk_cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.100      ; 1.059      ;
; 0.751 ; uart_rx:u_uart_rx|rx_cnt[2]           ; uart_rx:u_uart_rx|uart_rx_data_reg[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.538      ;
; 0.753 ; uart_rx:u_uart_rx|rx_cnt[2]           ; uart_rx:u_uart_rx|uart_rx_data_reg[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.540      ;
; 0.754 ; uart_rx:u_uart_rx|clk_cnt[3]          ; uart_rx:u_uart_rx|clk_cnt[5]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.540      ;
; 0.761 ; uart_rx:u_uart_rx|clk_cnt[3]          ; uart_rx:u_uart_rx|clk_cnt[3]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; uart_tx:u_uart_tx|clk_cnt[1]          ; uart_tx:u_uart_tx|clk_cnt[1]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_tx:u_uart_tx|clk_cnt[5]          ; uart_tx:u_uart_tx|clk_cnt[5]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_tx:u_uart_tx|clk_cnt[11]         ; uart_tx:u_uart_tx|clk_cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_tx:u_uart_tx|clk_cnt[13]         ; uart_tx:u_uart_tx|clk_cnt[13]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_rx:u_uart_rx|clk_cnt[1]          ; uart_rx:u_uart_rx|clk_cnt[1]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_rx:u_uart_rx|clk_cnt[11]         ; uart_rx:u_uart_rx|clk_cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_rx:u_uart_rx|clk_cnt[13]         ; uart_rx:u_uart_rx|clk_cnt[13]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; uart_tx:u_uart_tx|clk_cnt[15]         ; uart_tx:u_uart_tx|clk_cnt[15]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart_rx:u_uart_rx|clk_cnt[15]         ; uart_rx:u_uart_rx|clk_cnt[15]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; uart_tx:u_uart_tx|clk_cnt[2]          ; uart_tx:u_uart_tx|clk_cnt[2]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_tx:u_uart_tx|clk_cnt[7]          ; uart_tx:u_uart_tx|clk_cnt[7]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_tx:u_uart_tx|clk_cnt[9]          ; uart_tx:u_uart_tx|clk_cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_rx:u_uart_rx|clk_cnt[2]          ; uart_rx:u_uart_rx|clk_cnt[2]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_rx:u_uart_rx|clk_cnt[6]          ; uart_rx:u_uart_rx|clk_cnt[6]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_rx:u_uart_rx|clk_cnt[11]         ; uart_rx:u_uart_rx|clk_cnt[14]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.550      ;
; 0.765 ; uart_tx:u_uart_tx|clk_cnt[4]          ; uart_tx:u_uart_tx|clk_cnt[4]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; uart_tx:u_uart_tx|clk_cnt[14]         ; uart_tx:u_uart_tx|clk_cnt[14]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; uart_tx:u_uart_tx|clk_cnt[10]         ; uart_tx:u_uart_tx|clk_cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_tx:u_uart_tx|clk_cnt[12]         ; uart_tx:u_uart_tx|clk_cnt[12]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_rx:u_uart_rx|clk_cnt[10]         ; uart_rx:u_uart_rx|clk_cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_rx:u_uart_rx|clk_cnt[12]         ; uart_rx:u_uart_rx|clk_cnt[12]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_tx:u_uart_tx|clk_cnt[5]          ; uart_tx:u_uart_tx|clk_cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.572      ; 1.550      ;
; 0.772 ; uart_rx:u_uart_rx|clk_cnt[2]          ; uart_rx:u_uart_rx|clk_cnt[5]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.558      ;
; 0.772 ; uart_rx:u_uart_rx|clk_cnt[6]          ; uart_rx:u_uart_rx|clk_cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.558      ;
; 0.779 ; uart_tx:u_uart_tx|tx_cnt[0]           ; uart_tx:u_uart_tx|tx_cnt[2]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.072      ;
; 0.783 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_data_reg[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.076      ;
; 0.783 ; uart_rx:u_uart_rx|clk_cnt[10]         ; uart_rx:u_uart_rx|clk_cnt[14]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.569      ;
; 0.784 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_data_reg[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.077      ;
; 0.784 ; uart_tx:u_uart_tx|clk_cnt[4]          ; uart_tx:u_uart_tx|clk_cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.572      ; 1.568      ;
; 0.785 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_tx_en_d1       ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.078      ;
; 0.786 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_data_reg[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.079      ;
; 0.786 ; uart_tx:u_uart_tx|clk_cnt[0]          ; uart_tx:u_uart_tx|clk_cnt[0]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.079      ;
; 0.786 ; uart_rx:u_uart_rx|clk_cnt[0]          ; uart_rx:u_uart_rx|clk_cnt[0]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.079      ;
; 0.787 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_data_reg[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.080      ;
; 0.788 ; uart_tx:u_uart_tx|clk_cnt[6]          ; uart_tx:u_uart_tx|clk_cnt[6]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.081      ;
; 0.788 ; uart_rx:u_uart_rx|clk_cnt[4]          ; uart_rx:u_uart_rx|clk_cnt[4]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.081      ;
; 0.789 ; uart_rx:u_uart_rx|rx_cnt[0]           ; uart_rx:u_uart_rx|rx_cnt[1]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.082      ;
; 0.790 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_data_reg[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.083      ;
; 0.791 ; uart_rx:u_uart_rx|rx_cnt[1]           ; uart_rx:u_uart_rx|rx_cnt[2]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.084      ;
; 0.792 ; uart_rx:u_uart_rx|rx_cnt[0]           ; uart_rx:u_uart_rx|rx_cnt[2]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.085      ;
; 0.793 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_data_reg[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.086      ;
; 0.794 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_data_reg[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.087      ;
; 0.794 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_data_reg[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.087      ;
; 0.797 ; uart_rx:u_uart_rx|uart_rx_d1          ; uart_rx:u_uart_rx|rx_flag             ; sys_clk      ; sys_clk     ; 0.000        ; 0.573      ; 1.582      ;
; 0.798 ; uart_rx:u_uart_rx|rx_cnt[3]           ; uart_rx:u_uart_rx|uart_rx_data_reg[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.585      ;
; 0.799 ; uart_rx:u_uart_rx|rx_cnt[3]           ; uart_rx:u_uart_rx|uart_rx_data_reg[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.586      ;
; 0.799 ; uart_rx:u_uart_rx|rx_cnt[3]           ; uart_rx:u_uart_rx|uart_rx_data_reg[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.586      ;
; 0.800 ; uart_rx:u_uart_rx|clk_cnt[8]          ; uart_rx:u_uart_rx|clk_cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.573      ; 1.585      ;
; 0.804 ; uart_rx:u_uart_rx|rx_cnt[3]           ; uart_rx:u_uart_rx|uart_rx_data_reg[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.575      ; 1.591      ;
; 0.855 ; uart_tx:u_uart_tx|uart_tx_en_d1       ; uart_tx:u_uart_tx|uart_data_reg[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.148      ;
; 0.855 ; uart_tx:u_uart_tx|uart_tx_en_d1       ; uart_tx:u_uart_tx|uart_data_reg[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.148      ;
; 0.858 ; uart_tx:u_uart_tx|uart_tx_en_d1       ; uart_tx:u_uart_tx|uart_data_reg[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.151      ;
; 0.859 ; uart_tx:u_uart_tx|uart_tx_en_d1       ; uart_tx:u_uart_tx|uart_data_reg[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.152      ;
; 0.869 ; uart_tx:u_uart_tx|uart_tx_en_d1       ; uart_tx:u_uart_tx|uart_data_reg[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.162      ;
; 0.872 ; uart_tx:u_uart_tx|uart_tx_en_d1       ; uart_tx:u_uart_tx|tx_flag             ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.165      ;
; 0.872 ; uart_tx:u_uart_tx|uart_tx_en_d1       ; uart_tx:u_uart_tx|uart_data_reg[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.165      ;
; 0.873 ; uart_tx:u_uart_tx|uart_tx_en_d1       ; uart_tx:u_uart_tx|uart_data_reg[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.166      ;
; 0.894 ; uart_rx:u_uart_rx|clk_cnt[1]          ; uart_rx:u_uart_rx|clk_cnt[5]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.680      ;
; 0.896 ; uart_tx:u_uart_tx|tx_cnt[2]           ; uart_tx:u_uart_tx|tx_cnt[3]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.189      ;
; 0.911 ; uart_tx:u_uart_tx|tx_flag             ; uart_tx:u_uart_tx|uart_txd            ; sys_clk      ; sys_clk     ; 0.000        ; 0.573      ; 1.696      ;
; 0.911 ; uart_rx:u_uart_rx|clk_cnt[0]          ; uart_rx:u_uart_rx|clk_cnt[5]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.697      ;
; 0.923 ; uart_tx:u_uart_tx|clk_cnt[2]          ; uart_tx:u_uart_tx|clk_cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.572      ; 1.707      ;
; 0.936 ; uart_rx:u_uart_rx|clk_cnt[4]          ; uart_rx:u_uart_rx|clk_cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.574      ; 1.722      ;
; 0.961 ; uart_rx:u_uart_rx|clk_cnt[7]          ; uart_rx:u_uart_rx|clk_cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.573      ; 1.746      ;
; 0.987 ; uart_tx:u_uart_tx|tx_flag             ; uart_tx:u_uart_tx|tx_cnt[0]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.084      ; 1.283      ;
; 1.024 ; uart_rx:u_uart_rx|uart_rx_data_reg[7] ; uart_rx:u_uart_rx|uart_rx_data[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.083      ; 1.319      ;
; 1.032 ; uart_tx:u_uart_tx|tx_cnt[3]           ; uart_tx:u_uart_tx|tx_cnt[3]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.081      ; 1.325      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[13]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[14]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[15]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|rx_cnt[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|rx_cnt[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|rx_cnt[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|rx_cnt[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|rx_flag             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_d0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_d1          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_done        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[13]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[14]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[15]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|tx_cnt[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|tx_cnt[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|tx_cnt[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|tx_cnt[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|tx_flag             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_data_reg[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_data_reg[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_data_reg[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_data_reg[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_data_reg[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_data_reg[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_data_reg[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_data_reg[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_tx_en_d0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_tx_en_d1       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_txd            ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|rx_flag             ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[1] ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[2] ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[5] ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[6] ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[8]          ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_txd            ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[14]         ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[5]          ;
; 0.268  ; 0.488        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[9]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[0]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[10]         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[11]         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[12]         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[13]         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[14]         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[15]         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[1]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[2]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[3]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[4]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[5]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[6]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[7]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[9]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|tx_cnt[0]           ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|tx_cnt[1]           ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_rxd  ; sys_clk    ; 0.908 ; 1.117 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uart_rxd  ; sys_clk    ; -0.120 ; -0.318 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_txd  ; sys_clk    ; 8.819 ; 9.026 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_txd  ; sys_clk    ; 8.504 ; 8.704 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 268.82 MHz ; 250.0 MHz       ; sys_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; -2.720 ; -162.067        ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.384 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -3.000 ; -110.064                      ;
+---------+--------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                                                             ;
+--------+-------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.720 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[3]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.537     ; 3.185      ;
; -2.720 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.537     ; 3.185      ;
; -2.720 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.537     ; 3.185      ;
; -2.720 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[2]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.537     ; 3.185      ;
; -2.720 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[6]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.537     ; 3.185      ;
; -2.720 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[4]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.537     ; 3.185      ;
; -2.720 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[10]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.537     ; 3.185      ;
; -2.720 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.537     ; 3.185      ;
; -2.720 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[12]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.537     ; 3.185      ;
; -2.720 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[13]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.537     ; 3.185      ;
; -2.720 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[15]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.537     ; 3.185      ;
; -2.657 ; uart_tx:u_uart_tx|clk_cnt[0]  ; uart_tx:u_uart_tx|uart_data_reg[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.586      ;
; -2.657 ; uart_tx:u_uart_tx|clk_cnt[0]  ; uart_tx:u_uart_tx|uart_data_reg[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.586      ;
; -2.657 ; uart_tx:u_uart_tx|clk_cnt[0]  ; uart_tx:u_uart_tx|uart_data_reg[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.586      ;
; -2.657 ; uart_tx:u_uart_tx|clk_cnt[0]  ; uart_tx:u_uart_tx|uart_data_reg[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.586      ;
; -2.657 ; uart_tx:u_uart_tx|clk_cnt[0]  ; uart_tx:u_uart_tx|uart_data_reg[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.586      ;
; -2.657 ; uart_tx:u_uart_tx|clk_cnt[0]  ; uart_tx:u_uart_tx|uart_data_reg[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.586      ;
; -2.657 ; uart_tx:u_uart_tx|clk_cnt[0]  ; uart_tx:u_uart_tx|uart_data_reg[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.586      ;
; -2.657 ; uart_tx:u_uart_tx|clk_cnt[0]  ; uart_tx:u_uart_tx|uart_data_reg[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.586      ;
; -2.643 ; uart_tx:u_uart_tx|clk_cnt[14] ; uart_tx:u_uart_tx|uart_data_reg[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.572      ;
; -2.643 ; uart_tx:u_uart_tx|clk_cnt[14] ; uart_tx:u_uart_tx|uart_data_reg[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.572      ;
; -2.643 ; uart_tx:u_uart_tx|clk_cnt[14] ; uart_tx:u_uart_tx|uart_data_reg[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.572      ;
; -2.643 ; uart_tx:u_uart_tx|clk_cnt[14] ; uart_tx:u_uart_tx|uart_data_reg[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.572      ;
; -2.643 ; uart_tx:u_uart_tx|clk_cnt[14] ; uart_tx:u_uart_tx|uart_data_reg[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.572      ;
; -2.643 ; uart_tx:u_uart_tx|clk_cnt[14] ; uart_tx:u_uart_tx|uart_data_reg[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.572      ;
; -2.643 ; uart_tx:u_uart_tx|clk_cnt[14] ; uart_tx:u_uart_tx|uart_data_reg[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.572      ;
; -2.643 ; uart_tx:u_uart_tx|clk_cnt[14] ; uart_tx:u_uart_tx|uart_data_reg[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.572      ;
; -2.633 ; uart_tx:u_uart_tx|tx_cnt[3]   ; uart_tx:u_uart_tx|uart_data_reg[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.562      ;
; -2.633 ; uart_tx:u_uart_tx|tx_cnt[3]   ; uart_tx:u_uart_tx|uart_data_reg[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.562      ;
; -2.633 ; uart_tx:u_uart_tx|tx_cnt[3]   ; uart_tx:u_uart_tx|uart_data_reg[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.562      ;
; -2.633 ; uart_tx:u_uart_tx|tx_cnt[3]   ; uart_tx:u_uart_tx|uart_data_reg[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.562      ;
; -2.633 ; uart_tx:u_uart_tx|tx_cnt[3]   ; uart_tx:u_uart_tx|uart_data_reg[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.562      ;
; -2.633 ; uart_tx:u_uart_tx|tx_cnt[3]   ; uart_tx:u_uart_tx|uart_data_reg[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.562      ;
; -2.633 ; uart_tx:u_uart_tx|tx_cnt[3]   ; uart_tx:u_uart_tx|uart_data_reg[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.562      ;
; -2.633 ; uart_tx:u_uart_tx|tx_cnt[3]   ; uart_tx:u_uart_tx|uart_data_reg[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.562      ;
; -2.617 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|rx_cnt[3]        ; sys_clk      ; sys_clk     ; 1.000        ; -0.536     ; 3.083      ;
; -2.617 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|rx_cnt[2]        ; sys_clk      ; sys_clk     ; 1.000        ; -0.536     ; 3.083      ;
; -2.617 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|rx_cnt[1]        ; sys_clk      ; sys_clk     ; 1.000        ; -0.536     ; 3.083      ;
; -2.617 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|rx_cnt[0]        ; sys_clk      ; sys_clk     ; 1.000        ; -0.536     ; 3.083      ;
; -2.601 ; uart_tx:u_uart_tx|clk_cnt[12] ; uart_tx:u_uart_tx|uart_data_reg[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.530      ;
; -2.601 ; uart_tx:u_uart_tx|clk_cnt[12] ; uart_tx:u_uart_tx|uart_data_reg[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.530      ;
; -2.601 ; uart_tx:u_uart_tx|clk_cnt[12] ; uart_tx:u_uart_tx|uart_data_reg[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.530      ;
; -2.601 ; uart_tx:u_uart_tx|clk_cnt[12] ; uart_tx:u_uart_tx|uart_data_reg[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.530      ;
; -2.601 ; uart_tx:u_uart_tx|clk_cnt[12] ; uart_tx:u_uart_tx|uart_data_reg[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.530      ;
; -2.601 ; uart_tx:u_uart_tx|clk_cnt[12] ; uart_tx:u_uart_tx|uart_data_reg[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.530      ;
; -2.601 ; uart_tx:u_uart_tx|clk_cnt[12] ; uart_tx:u_uart_tx|uart_data_reg[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.530      ;
; -2.601 ; uart_tx:u_uart_tx|clk_cnt[12] ; uart_tx:u_uart_tx|uart_data_reg[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.530      ;
; -2.592 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[10]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.522      ;
; -2.592 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.522      ;
; -2.592 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.522      ;
; -2.592 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[2]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.522      ;
; -2.592 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[6]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.522      ;
; -2.592 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[4]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.522      ;
; -2.592 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[5]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.522      ;
; -2.592 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[7]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.522      ;
; -2.592 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[9]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.522      ;
; -2.592 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.522      ;
; -2.592 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[13]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.522      ;
; -2.592 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[12]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.522      ;
; -2.592 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[15]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.522      ;
; -2.592 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|clk_cnt[14]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.522      ;
; -2.589 ; uart_tx:u_uart_tx|clk_cnt[13] ; uart_tx:u_uart_tx|uart_data_reg[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.518      ;
; -2.589 ; uart_tx:u_uart_tx|clk_cnt[13] ; uart_tx:u_uart_tx|uart_data_reg[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.518      ;
; -2.589 ; uart_tx:u_uart_tx|clk_cnt[13] ; uart_tx:u_uart_tx|uart_data_reg[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.518      ;
; -2.589 ; uart_tx:u_uart_tx|clk_cnt[13] ; uart_tx:u_uart_tx|uart_data_reg[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.518      ;
; -2.589 ; uart_tx:u_uart_tx|clk_cnt[13] ; uart_tx:u_uart_tx|uart_data_reg[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.518      ;
; -2.589 ; uart_tx:u_uart_tx|clk_cnt[13] ; uart_tx:u_uart_tx|uart_data_reg[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.518      ;
; -2.589 ; uart_tx:u_uart_tx|clk_cnt[13] ; uart_tx:u_uart_tx|uart_data_reg[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.518      ;
; -2.589 ; uart_tx:u_uart_tx|clk_cnt[13] ; uart_tx:u_uart_tx|uart_data_reg[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.518      ;
; -2.582 ; uart_rx:u_uart_rx|clk_cnt[1]  ; uart_rx:u_uart_rx|clk_cnt[3]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.512      ;
; -2.582 ; uart_rx:u_uart_rx|clk_cnt[1]  ; uart_rx:u_uart_rx|clk_cnt[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.512      ;
; -2.582 ; uart_rx:u_uart_rx|clk_cnt[1]  ; uart_rx:u_uart_rx|clk_cnt[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.512      ;
; -2.582 ; uart_rx:u_uart_rx|clk_cnt[1]  ; uart_rx:u_uart_rx|clk_cnt[2]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.512      ;
; -2.582 ; uart_rx:u_uart_rx|clk_cnt[1]  ; uart_rx:u_uart_rx|clk_cnt[6]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.512      ;
; -2.582 ; uart_rx:u_uart_rx|clk_cnt[1]  ; uart_rx:u_uart_rx|clk_cnt[4]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.512      ;
; -2.582 ; uart_rx:u_uart_rx|clk_cnt[1]  ; uart_rx:u_uart_rx|clk_cnt[10]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.512      ;
; -2.582 ; uart_rx:u_uart_rx|clk_cnt[1]  ; uart_rx:u_uart_rx|clk_cnt[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.512      ;
; -2.582 ; uart_rx:u_uart_rx|clk_cnt[1]  ; uart_rx:u_uart_rx|clk_cnt[12]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.512      ;
; -2.582 ; uart_rx:u_uart_rx|clk_cnt[1]  ; uart_rx:u_uart_rx|clk_cnt[13]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.512      ;
; -2.582 ; uart_rx:u_uart_rx|clk_cnt[1]  ; uart_rx:u_uart_rx|clk_cnt[15]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.512      ;
; -2.568 ; uart_rx:u_uart_rx|clk_cnt[13] ; uart_rx:u_uart_rx|clk_cnt[3]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.498      ;
; -2.568 ; uart_rx:u_uart_rx|clk_cnt[13] ; uart_rx:u_uart_rx|clk_cnt[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.498      ;
; -2.568 ; uart_rx:u_uart_rx|clk_cnt[13] ; uart_rx:u_uart_rx|clk_cnt[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.498      ;
; -2.568 ; uart_rx:u_uart_rx|clk_cnt[13] ; uart_rx:u_uart_rx|clk_cnt[2]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.498      ;
; -2.568 ; uart_rx:u_uart_rx|clk_cnt[13] ; uart_rx:u_uart_rx|clk_cnt[6]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.498      ;
; -2.568 ; uart_rx:u_uart_rx|clk_cnt[13] ; uart_rx:u_uart_rx|clk_cnt[4]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.498      ;
; -2.568 ; uart_rx:u_uart_rx|clk_cnt[13] ; uart_rx:u_uart_rx|clk_cnt[10]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.498      ;
; -2.568 ; uart_rx:u_uart_rx|clk_cnt[13] ; uart_rx:u_uart_rx|clk_cnt[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.498      ;
; -2.568 ; uart_rx:u_uart_rx|clk_cnt[13] ; uart_rx:u_uart_rx|clk_cnt[12]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.498      ;
; -2.568 ; uart_rx:u_uart_rx|clk_cnt[13] ; uart_rx:u_uart_rx|clk_cnt[13]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.498      ;
; -2.568 ; uart_rx:u_uart_rx|clk_cnt[13] ; uart_rx:u_uart_rx|clk_cnt[15]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.498      ;
; -2.568 ; uart_tx:u_uart_tx|tx_cnt[0]   ; uart_tx:u_uart_tx|uart_data_reg[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.497      ;
; -2.568 ; uart_tx:u_uart_tx|tx_cnt[0]   ; uart_tx:u_uart_tx|uart_data_reg[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.497      ;
; -2.568 ; uart_tx:u_uart_tx|tx_cnt[0]   ; uart_tx:u_uart_tx|uart_data_reg[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.497      ;
; -2.568 ; uart_tx:u_uart_tx|tx_cnt[0]   ; uart_tx:u_uart_tx|uart_data_reg[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.497      ;
; -2.568 ; uart_tx:u_uart_tx|tx_cnt[0]   ; uart_tx:u_uart_tx|uart_data_reg[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.497      ;
; -2.568 ; uart_tx:u_uart_tx|tx_cnt[0]   ; uart_tx:u_uart_tx|uart_data_reg[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.497      ;
; -2.568 ; uart_tx:u_uart_tx|tx_cnt[0]   ; uart_tx:u_uart_tx|uart_data_reg[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.497      ;
; -2.568 ; uart_tx:u_uart_tx|tx_cnt[0]   ; uart_tx:u_uart_tx|uart_data_reg[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.073     ; 3.497      ;
; -2.561 ; uart_rx:u_uart_rx|clk_cnt[12] ; uart_rx:u_uart_rx|clk_cnt[3]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.072     ; 3.491      ;
+--------+-------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                                                                        ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; uart_rx:u_uart_rx|rx_flag             ; uart_rx:u_uart_rx|rx_flag             ; sys_clk      ; sys_clk     ; 0.000        ; 0.090      ; 0.669      ;
; 0.401 ; uart_tx:u_uart_tx|tx_cnt[2]           ; uart_tx:u_uart_tx|tx_cnt[2]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:u_uart_tx|tx_cnt[1]           ; uart_tx:u_uart_tx|tx_cnt[1]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart_rx:u_uart_rx|uart_rx_data_reg[7] ; uart_rx:u_uart_rx|uart_rx_data_reg[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:u_uart_rx|uart_rx_data_reg[3] ; uart_rx:u_uart_rx|uart_rx_data_reg[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:u_uart_rx|uart_rx_data_reg[4] ; uart_rx:u_uart_rx|uart_rx_data_reg[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:u_uart_rx|uart_rx_data_reg[0] ; uart_rx:u_uart_rx|uart_rx_data_reg[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:u_uart_tx|tx_flag             ; uart_tx:u_uart_tx|tx_flag             ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:u_uart_rx|rx_cnt[2]           ; uart_rx:u_uart_rx|rx_cnt[2]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:u_uart_rx|rx_cnt[1]           ; uart_rx:u_uart_rx|rx_cnt[1]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; uart_tx:u_uart_tx|tx_cnt[0]           ; uart_tx:u_uart_tx|tx_cnt[0]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; uart_rx:u_uart_rx|rx_cnt[0]           ; uart_rx:u_uart_rx|rx_cnt[0]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.684      ;
; 0.488 ; uart_tx:u_uart_tx|tx_cnt[1]           ; uart_tx:u_uart_tx|tx_cnt[2]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.756      ;
; 0.563 ; uart_rx:u_uart_rx|clk_cnt[13]         ; uart_rx:u_uart_rx|clk_cnt[14]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.537      ; 1.295      ;
; 0.570 ; uart_tx:u_uart_tx|clk_cnt[7]          ; uart_tx:u_uart_tx|clk_cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.535      ; 1.300      ;
; 0.581 ; uart_rx:u_uart_rx|clk_cnt[12]         ; uart_rx:u_uart_rx|clk_cnt[14]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.537      ; 1.313      ;
; 0.586 ; uart_rx:u_uart_rx|clk_cnt[4]          ; uart_rx:u_uart_rx|clk_cnt[5]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.537      ; 1.318      ;
; 0.599 ; uart_rx:u_uart_rx|uart_rx_data[4]     ; uart_tx:u_uart_tx|uart_data_reg[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.866      ;
; 0.599 ; uart_rx:u_uart_rx|uart_rx_data[0]     ; uart_tx:u_uart_tx|uart_data_reg[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.866      ;
; 0.600 ; uart_rx:u_uart_rx|uart_rx_data[7]     ; uart_tx:u_uart_tx|uart_data_reg[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.867      ;
; 0.601 ; uart_tx:u_uart_tx|clk_cnt[6]          ; uart_tx:u_uart_tx|clk_cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.535      ; 1.331      ;
; 0.638 ; uart_rx:u_uart_rx|rx_cnt[2]           ; uart_rx:u_uart_rx|uart_rx_data_reg[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.371      ;
; 0.639 ; uart_rx:u_uart_rx|rx_cnt[2]           ; uart_rx:u_uart_rx|uart_rx_data_reg[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.372      ;
; 0.649 ; uart_tx:u_uart_tx|tx_cnt[0]           ; uart_tx:u_uart_tx|tx_cnt[1]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.917      ;
; 0.655 ; uart_rx:u_uart_rx|uart_rx_d0          ; uart_rx:u_uart_rx|uart_rx_d1          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.922      ;
; 0.656 ; uart_rx:u_uart_rx|clk_cnt[3]          ; uart_rx:u_uart_rx|clk_cnt[5]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.537      ; 1.388      ;
; 0.658 ; uart_rx:u_uart_rx|rx_cnt[2]           ; uart_rx:u_uart_rx|uart_rx_data_reg[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.391      ;
; 0.660 ; uart_rx:u_uart_rx|rx_cnt[2]           ; uart_rx:u_uart_rx|uart_rx_data_reg[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.393      ;
; 0.681 ; uart_rx:u_uart_rx|uart_rx_d1          ; uart_rx:u_uart_rx|rx_flag             ; sys_clk      ; sys_clk     ; 0.000        ; 0.536      ; 1.412      ;
; 0.684 ; uart_rx:u_uart_rx|clk_cnt[6]          ; uart_rx:u_uart_rx|clk_cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.537      ; 1.416      ;
; 0.686 ; uart_rx:u_uart_rx|clk_cnt[11]         ; uart_rx:u_uart_rx|clk_cnt[14]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.537      ; 1.418      ;
; 0.686 ; uart_rx:u_uart_rx|clk_cnt[2]          ; uart_rx:u_uart_rx|clk_cnt[5]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.537      ; 1.418      ;
; 0.687 ; uart_tx:u_uart_tx|clk_cnt[5]          ; uart_tx:u_uart_tx|clk_cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.535      ; 1.417      ;
; 0.688 ; uart_rx:u_uart_rx|clk_cnt[5]          ; uart_rx:u_uart_rx|clk_cnt[5]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.090      ; 0.973      ;
; 0.691 ; uart_rx:u_uart_rx|clk_cnt[9]          ; uart_rx:u_uart_rx|clk_cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.090      ; 0.976      ;
; 0.694 ; uart_rx:u_uart_rx|clk_cnt[14]         ; uart_rx:u_uart_rx|clk_cnt[14]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.090      ; 0.979      ;
; 0.695 ; uart_tx:u_uart_tx|clk_cnt[8]          ; uart_tx:u_uart_tx|clk_cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.090      ; 0.980      ;
; 0.695 ; uart_rx:u_uart_rx|clk_cnt[8]          ; uart_rx:u_uart_rx|clk_cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.536      ; 1.426      ;
; 0.696 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_data_reg[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_data_reg[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_tx_en_d1       ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_data_reg[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.966      ;
; 0.700 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_data_reg[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.967      ;
; 0.703 ; uart_rx:u_uart_rx|clk_cnt[10]         ; uart_rx:u_uart_rx|clk_cnt[14]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.537      ; 1.435      ;
; 0.704 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_data_reg[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.971      ;
; 0.705 ; uart_tx:u_uart_tx|clk_cnt[4]          ; uart_tx:u_uart_tx|clk_cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.535      ; 1.435      ;
; 0.706 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_data_reg[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_tx:u_uart_tx|clk_cnt[5]          ; uart_tx:u_uart_tx|clk_cnt[5]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_tx:u_uart_tx|clk_cnt[13]         ; uart_tx:u_uart_tx|clk_cnt[13]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_rx:u_uart_rx|clk_cnt[3]          ; uart_rx:u_uart_rx|clk_cnt[3]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_rx:u_uart_rx|clk_cnt[13]         ; uart_rx:u_uart_rx|clk_cnt[13]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; uart_tx:u_uart_tx|clk_cnt[1]          ; uart_tx:u_uart_tx|clk_cnt[1]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_tx:u_uart_tx|clk_cnt[11]         ; uart_tx:u_uart_tx|clk_cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_rx:u_uart_rx|clk_cnt[1]          ; uart_rx:u_uart_rx|clk_cnt[1]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_rx:u_uart_rx|clk_cnt[11]         ; uart_rx:u_uart_rx|clk_cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_data_reg[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; uart_tx:u_uart_tx|clk_cnt[15]         ; uart_tx:u_uart_tx|clk_cnt[15]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart_rx:u_uart_rx|clk_cnt[6]          ; uart_rx:u_uart_rx|clk_cnt[6]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart_rx:u_uart_rx|clk_cnt[15]         ; uart_rx:u_uart_rx|clk_cnt[15]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_data_reg[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; uart_tx:u_uart_tx|clk_cnt[7]          ; uart_tx:u_uart_tx|clk_cnt[7]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; uart_tx:u_uart_tx|clk_cnt[9]          ; uart_tx:u_uart_tx|clk_cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.976      ;
; 0.711 ; uart_tx:u_uart_tx|clk_cnt[2]          ; uart_tx:u_uart_tx|clk_cnt[2]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; uart_rx:u_uart_rx|clk_cnt[2]          ; uart_rx:u_uart_rx|clk_cnt[2]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; uart_tx:u_uart_tx|clk_cnt[10]         ; uart_tx:u_uart_tx|clk_cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_tx:u_uart_tx|clk_cnt[4]          ; uart_tx:u_uart_tx|clk_cnt[4]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_tx:u_uart_tx|clk_cnt[12]         ; uart_tx:u_uart_tx|clk_cnt[12]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_tx:u_uart_tx|clk_cnt[14]         ; uart_tx:u_uart_tx|clk_cnt[14]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_rx:u_uart_rx|clk_cnt[10]         ; uart_rx:u_uart_rx|clk_cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_rx:u_uart_rx|clk_cnt[12]         ; uart_rx:u_uart_rx|clk_cnt[12]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.979      ;
; 0.724 ; uart_tx:u_uart_tx|tx_cnt[0]           ; uart_tx:u_uart_tx|tx_cnt[2]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 0.992      ;
; 0.730 ; uart_tx:u_uart_tx|clk_cnt[6]          ; uart_tx:u_uart_tx|clk_cnt[6]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 0.997      ;
; 0.731 ; uart_rx:u_uart_rx|rx_cnt[3]           ; uart_rx:u_uart_rx|uart_rx_data_reg[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.464      ;
; 0.731 ; uart_rx:u_uart_rx|rx_cnt[3]           ; uart_rx:u_uart_rx|uart_rx_data_reg[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.464      ;
; 0.732 ; uart_rx:u_uart_rx|rx_cnt[3]           ; uart_rx:u_uart_rx|uart_rx_data_reg[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.465      ;
; 0.733 ; uart_rx:u_uart_rx|rx_cnt[0]           ; uart_rx:u_uart_rx|rx_cnt[1]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.000      ;
; 0.734 ; uart_tx:u_uart_tx|clk_cnt[0]          ; uart_tx:u_uart_tx|clk_cnt[0]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.001      ;
; 0.734 ; uart_rx:u_uart_rx|clk_cnt[0]          ; uart_rx:u_uart_rx|clk_cnt[0]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.001      ;
; 0.734 ; uart_rx:u_uart_rx|clk_cnt[4]          ; uart_rx:u_uart_rx|clk_cnt[4]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.001      ;
; 0.736 ; uart_rx:u_uart_rx|rx_cnt[0]           ; uart_rx:u_uart_rx|rx_cnt[2]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.003      ;
; 0.737 ; uart_rx:u_uart_rx|rx_cnt[1]           ; uart_rx:u_uart_rx|rx_cnt[2]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.004      ;
; 0.737 ; uart_rx:u_uart_rx|rx_cnt[3]           ; uart_rx:u_uart_rx|uart_rx_data_reg[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.538      ; 1.470      ;
; 0.783 ; uart_rx:u_uart_rx|clk_cnt[1]          ; uart_rx:u_uart_rx|clk_cnt[5]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.537      ; 1.515      ;
; 0.785 ; uart_tx:u_uart_tx|tx_flag             ; uart_tx:u_uart_tx|uart_txd            ; sys_clk      ; sys_clk     ; 0.000        ; 0.537      ; 1.517      ;
; 0.807 ; uart_tx:u_uart_tx|uart_tx_en_d1       ; uart_tx:u_uart_tx|uart_data_reg[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.074      ;
; 0.807 ; uart_tx:u_uart_tx|uart_tx_en_d1       ; uart_tx:u_uart_tx|uart_data_reg[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.074      ;
; 0.807 ; uart_rx:u_uart_rx|clk_cnt[0]          ; uart_rx:u_uart_rx|clk_cnt[5]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.537      ; 1.539      ;
; 0.811 ; uart_tx:u_uart_tx|uart_tx_en_d1       ; uart_tx:u_uart_tx|uart_data_reg[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.078      ;
; 0.811 ; uart_tx:u_uart_tx|uart_tx_en_d1       ; uart_tx:u_uart_tx|uart_data_reg[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.078      ;
; 0.812 ; uart_tx:u_uart_tx|uart_tx_en_d1       ; uart_tx:u_uart_tx|uart_data_reg[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.079      ;
; 0.815 ; uart_tx:u_uart_tx|uart_tx_en_d1       ; uart_tx:u_uart_tx|uart_data_reg[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.082      ;
; 0.816 ; uart_tx:u_uart_tx|uart_tx_en_d1       ; uart_tx:u_uart_tx|tx_flag             ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.083      ;
; 0.817 ; uart_tx:u_uart_tx|tx_cnt[2]           ; uart_tx:u_uart_tx|tx_cnt[3]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.085      ;
; 0.817 ; uart_tx:u_uart_tx|uart_tx_en_d1       ; uart_tx:u_uart_tx|uart_data_reg[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.072      ; 1.084      ;
; 0.826 ; uart_tx:u_uart_tx|clk_cnt[2]          ; uart_tx:u_uart_tx|clk_cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.535      ; 1.556      ;
; 0.830 ; uart_rx:u_uart_rx|clk_cnt[4]          ; uart_rx:u_uart_rx|clk_cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.537      ; 1.562      ;
; 0.836 ; uart_rx:u_uart_rx|clk_cnt[7]          ; uart_rx:u_uart_rx|clk_cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.536      ; 1.567      ;
; 0.879 ; uart_tx:u_uart_tx|tx_flag             ; uart_tx:u_uart_tx|tx_cnt[0]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.073      ; 1.147      ;
; 0.900 ; uart_rx:u_uart_rx|clk_cnt[3]          ; uart_rx:u_uart_rx|clk_cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.537      ; 1.632      ;
; 0.912 ; uart_rx:u_uart_rx|uart_rx_data_reg[7] ; uart_rx:u_uart_rx|uart_rx_data[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.074      ; 1.181      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                      ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[13]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[14]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[15]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|rx_cnt[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|rx_cnt[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|rx_cnt[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|rx_cnt[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|rx_flag             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_d0          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_d1          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_done        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[13]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[14]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[15]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|tx_cnt[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|tx_cnt[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|tx_cnt[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|tx_cnt[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|tx_flag             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_data_reg[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_data_reg[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_data_reg[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_data_reg[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_data_reg[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_data_reg[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_data_reg[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_data_reg[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_tx_en_d0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_tx_en_d1       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_txd            ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_txd            ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[14]         ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[5]          ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[9]          ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|rx_flag             ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[1] ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[2] ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[5] ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[6] ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[8]          ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[0]          ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[10]         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[11]         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[12]         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[13]         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[15]         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[1]          ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[2]          ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[3]          ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[4]          ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[6]          ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[7]          ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[8]          ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|rx_cnt[0]           ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|rx_cnt[1]           ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|rx_cnt[2]           ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|rx_cnt[3]           ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_rxd  ; sys_clk    ; 0.861 ; 1.080 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uart_rxd  ; sys_clk    ; -0.108 ; -0.401 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_txd  ; sys_clk    ; 7.958 ; 8.367 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_txd  ; sys_clk    ; 7.657 ; 8.051 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; -0.724 ; -35.215         ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.179 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sys_clk ; -3.000 ; -79.848                       ;
+---------+--------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                                                             ;
+--------+-------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.724 ; uart_tx:u_uart_tx|clk_cnt[14] ; uart_tx:u_uart_tx|uart_data_reg[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.673      ;
; -0.724 ; uart_tx:u_uart_tx|clk_cnt[14] ; uart_tx:u_uart_tx|uart_data_reg[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.673      ;
; -0.724 ; uart_tx:u_uart_tx|clk_cnt[14] ; uart_tx:u_uart_tx|uart_data_reg[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.673      ;
; -0.724 ; uart_tx:u_uart_tx|clk_cnt[14] ; uart_tx:u_uart_tx|uart_data_reg[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.673      ;
; -0.724 ; uart_tx:u_uart_tx|clk_cnt[14] ; uart_tx:u_uart_tx|uart_data_reg[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.673      ;
; -0.724 ; uart_tx:u_uart_tx|clk_cnt[14] ; uart_tx:u_uart_tx|uart_data_reg[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.673      ;
; -0.724 ; uart_tx:u_uart_tx|clk_cnt[14] ; uart_tx:u_uart_tx|uart_data_reg[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.673      ;
; -0.724 ; uart_tx:u_uart_tx|clk_cnt[14] ; uart_tx:u_uart_tx|uart_data_reg[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.673      ;
; -0.695 ; uart_tx:u_uart_tx|clk_cnt[0]  ; uart_tx:u_uart_tx|uart_data_reg[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.644      ;
; -0.695 ; uart_tx:u_uart_tx|clk_cnt[0]  ; uart_tx:u_uart_tx|uart_data_reg[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.644      ;
; -0.695 ; uart_tx:u_uart_tx|clk_cnt[0]  ; uart_tx:u_uart_tx|uart_data_reg[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.644      ;
; -0.695 ; uart_tx:u_uart_tx|clk_cnt[0]  ; uart_tx:u_uart_tx|uart_data_reg[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.644      ;
; -0.695 ; uart_tx:u_uart_tx|clk_cnt[0]  ; uart_tx:u_uart_tx|uart_data_reg[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.644      ;
; -0.695 ; uart_tx:u_uart_tx|clk_cnt[0]  ; uart_tx:u_uart_tx|uart_data_reg[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.644      ;
; -0.695 ; uart_tx:u_uart_tx|clk_cnt[0]  ; uart_tx:u_uart_tx|uart_data_reg[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.644      ;
; -0.695 ; uart_tx:u_uart_tx|clk_cnt[0]  ; uart_tx:u_uart_tx|uart_data_reg[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.644      ;
; -0.666 ; uart_tx:u_uart_tx|tx_cnt[1]   ; uart_tx:u_uart_tx|uart_data_reg[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.616      ;
; -0.666 ; uart_tx:u_uart_tx|tx_cnt[1]   ; uart_tx:u_uart_tx|uart_data_reg[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.616      ;
; -0.666 ; uart_tx:u_uart_tx|tx_cnt[1]   ; uart_tx:u_uart_tx|uart_data_reg[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.616      ;
; -0.666 ; uart_tx:u_uart_tx|tx_cnt[1]   ; uart_tx:u_uart_tx|uart_data_reg[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.616      ;
; -0.666 ; uart_tx:u_uart_tx|tx_cnt[1]   ; uart_tx:u_uart_tx|uart_data_reg[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.616      ;
; -0.666 ; uart_tx:u_uart_tx|tx_cnt[1]   ; uart_tx:u_uart_tx|uart_data_reg[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.616      ;
; -0.666 ; uart_tx:u_uart_tx|tx_cnt[1]   ; uart_tx:u_uart_tx|uart_data_reg[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.616      ;
; -0.666 ; uart_tx:u_uart_tx|tx_cnt[1]   ; uart_tx:u_uart_tx|uart_data_reg[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.616      ;
; -0.655 ; uart_tx:u_uart_tx|tx_cnt[3]   ; uart_tx:u_uart_tx|uart_data_reg[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.605      ;
; -0.655 ; uart_tx:u_uart_tx|tx_cnt[3]   ; uart_tx:u_uart_tx|uart_data_reg[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.605      ;
; -0.655 ; uart_tx:u_uart_tx|tx_cnt[3]   ; uart_tx:u_uart_tx|uart_data_reg[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.605      ;
; -0.655 ; uart_tx:u_uart_tx|tx_cnt[3]   ; uart_tx:u_uart_tx|uart_data_reg[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.605      ;
; -0.655 ; uart_tx:u_uart_tx|tx_cnt[3]   ; uart_tx:u_uart_tx|uart_data_reg[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.605      ;
; -0.655 ; uart_tx:u_uart_tx|tx_cnt[3]   ; uart_tx:u_uart_tx|uart_data_reg[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.605      ;
; -0.655 ; uart_tx:u_uart_tx|tx_cnt[3]   ; uart_tx:u_uart_tx|uart_data_reg[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.605      ;
; -0.655 ; uart_tx:u_uart_tx|tx_cnt[3]   ; uart_tx:u_uart_tx|uart_data_reg[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.605      ;
; -0.646 ; uart_tx:u_uart_tx|clk_cnt[15] ; uart_tx:u_uart_tx|uart_data_reg[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.595      ;
; -0.646 ; uart_tx:u_uart_tx|clk_cnt[15] ; uart_tx:u_uart_tx|uart_data_reg[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.595      ;
; -0.646 ; uart_tx:u_uart_tx|clk_cnt[15] ; uart_tx:u_uart_tx|uart_data_reg[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.595      ;
; -0.646 ; uart_tx:u_uart_tx|clk_cnt[15] ; uart_tx:u_uart_tx|uart_data_reg[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.595      ;
; -0.646 ; uart_tx:u_uart_tx|clk_cnt[15] ; uart_tx:u_uart_tx|uart_data_reg[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.595      ;
; -0.646 ; uart_tx:u_uart_tx|clk_cnt[15] ; uart_tx:u_uart_tx|uart_data_reg[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.595      ;
; -0.646 ; uart_tx:u_uart_tx|clk_cnt[15] ; uart_tx:u_uart_tx|uart_data_reg[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.595      ;
; -0.646 ; uart_tx:u_uart_tx|clk_cnt[15] ; uart_tx:u_uart_tx|uart_data_reg[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.595      ;
; -0.642 ; uart_tx:u_uart_tx|clk_cnt[12] ; uart_tx:u_uart_tx|uart_data_reg[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.591      ;
; -0.642 ; uart_tx:u_uart_tx|clk_cnt[12] ; uart_tx:u_uart_tx|uart_data_reg[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.591      ;
; -0.642 ; uart_tx:u_uart_tx|clk_cnt[12] ; uart_tx:u_uart_tx|uart_data_reg[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.591      ;
; -0.642 ; uart_tx:u_uart_tx|clk_cnt[12] ; uart_tx:u_uart_tx|uart_data_reg[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.591      ;
; -0.642 ; uart_tx:u_uart_tx|clk_cnt[12] ; uart_tx:u_uart_tx|uart_data_reg[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.591      ;
; -0.642 ; uart_tx:u_uart_tx|clk_cnt[12] ; uart_tx:u_uart_tx|uart_data_reg[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.591      ;
; -0.642 ; uart_tx:u_uart_tx|clk_cnt[12] ; uart_tx:u_uart_tx|uart_data_reg[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.591      ;
; -0.642 ; uart_tx:u_uart_tx|clk_cnt[12] ; uart_tx:u_uart_tx|uart_data_reg[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.591      ;
; -0.639 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|rx_cnt[3]        ; sys_clk      ; sys_clk     ; 1.000        ; -0.234     ; 1.392      ;
; -0.639 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|rx_cnt[2]        ; sys_clk      ; sys_clk     ; 1.000        ; -0.234     ; 1.392      ;
; -0.639 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|rx_cnt[1]        ; sys_clk      ; sys_clk     ; 1.000        ; -0.234     ; 1.392      ;
; -0.639 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|rx_cnt[0]        ; sys_clk      ; sys_clk     ; 1.000        ; -0.234     ; 1.392      ;
; -0.637 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[3]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.235     ; 1.389      ;
; -0.637 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.235     ; 1.389      ;
; -0.637 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.235     ; 1.389      ;
; -0.637 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[2]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.235     ; 1.389      ;
; -0.637 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[6]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.235     ; 1.389      ;
; -0.637 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[4]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.235     ; 1.389      ;
; -0.637 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[10]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.235     ; 1.389      ;
; -0.637 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[11]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.235     ; 1.389      ;
; -0.637 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[12]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.235     ; 1.389      ;
; -0.637 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[13]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.235     ; 1.389      ;
; -0.637 ; uart_rx:u_uart_rx|clk_cnt[5]  ; uart_rx:u_uart_rx|clk_cnt[15]      ; sys_clk      ; sys_clk     ; 1.000        ; -0.235     ; 1.389      ;
; -0.632 ; uart_tx:u_uart_tx|clk_cnt[10] ; uart_tx:u_uart_tx|uart_data_reg[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.581      ;
; -0.632 ; uart_tx:u_uart_tx|clk_cnt[10] ; uart_tx:u_uart_tx|uart_data_reg[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.581      ;
; -0.632 ; uart_tx:u_uart_tx|clk_cnt[10] ; uart_tx:u_uart_tx|uart_data_reg[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.581      ;
; -0.632 ; uart_tx:u_uart_tx|clk_cnt[10] ; uart_tx:u_uart_tx|uart_data_reg[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.581      ;
; -0.632 ; uart_tx:u_uart_tx|clk_cnt[10] ; uart_tx:u_uart_tx|uart_data_reg[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.581      ;
; -0.632 ; uart_tx:u_uart_tx|clk_cnt[10] ; uart_tx:u_uart_tx|uart_data_reg[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.581      ;
; -0.632 ; uart_tx:u_uart_tx|clk_cnt[10] ; uart_tx:u_uart_tx|uart_data_reg[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.581      ;
; -0.632 ; uart_tx:u_uart_tx|clk_cnt[10] ; uart_tx:u_uart_tx|uart_data_reg[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.581      ;
; -0.631 ; uart_tx:u_uart_tx|clk_cnt[13] ; uart_tx:u_uart_tx|uart_data_reg[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.580      ;
; -0.631 ; uart_tx:u_uart_tx|clk_cnt[13] ; uart_tx:u_uart_tx|uart_data_reg[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.580      ;
; -0.631 ; uart_tx:u_uart_tx|clk_cnt[13] ; uart_tx:u_uart_tx|uart_data_reg[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.580      ;
; -0.631 ; uart_tx:u_uart_tx|clk_cnt[13] ; uart_tx:u_uart_tx|uart_data_reg[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.580      ;
; -0.631 ; uart_tx:u_uart_tx|clk_cnt[13] ; uart_tx:u_uart_tx|uart_data_reg[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.580      ;
; -0.631 ; uart_tx:u_uart_tx|clk_cnt[13] ; uart_tx:u_uart_tx|uart_data_reg[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.580      ;
; -0.631 ; uart_tx:u_uart_tx|clk_cnt[13] ; uart_tx:u_uart_tx|uart_data_reg[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.580      ;
; -0.631 ; uart_tx:u_uart_tx|clk_cnt[13] ; uart_tx:u_uart_tx|uart_data_reg[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.038     ; 1.580      ;
; -0.610 ; uart_tx:u_uart_tx|tx_cnt[0]   ; uart_tx:u_uart_tx|uart_data_reg[7] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.560      ;
; -0.610 ; uart_tx:u_uart_tx|tx_cnt[0]   ; uart_tx:u_uart_tx|uart_data_reg[5] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.560      ;
; -0.610 ; uart_tx:u_uart_tx|tx_cnt[0]   ; uart_tx:u_uart_tx|uart_data_reg[6] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.560      ;
; -0.610 ; uart_tx:u_uart_tx|tx_cnt[0]   ; uart_tx:u_uart_tx|uart_data_reg[3] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.560      ;
; -0.610 ; uart_tx:u_uart_tx|tx_cnt[0]   ; uart_tx:u_uart_tx|uart_data_reg[4] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.560      ;
; -0.610 ; uart_tx:u_uart_tx|tx_cnt[0]   ; uart_tx:u_uart_tx|uart_data_reg[1] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.560      ;
; -0.610 ; uart_tx:u_uart_tx|tx_cnt[0]   ; uart_tx:u_uart_tx|uart_data_reg[2] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.560      ;
; -0.610 ; uart_tx:u_uart_tx|tx_cnt[0]   ; uart_tx:u_uart_tx|uart_data_reg[0] ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.560      ;
; -0.598 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|tx_cnt[3]        ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.548      ;
; -0.598 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|tx_cnt[2]        ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.548      ;
; -0.598 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|tx_cnt[1]        ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.548      ;
; -0.598 ; uart_tx:u_uart_tx|clk_cnt[2]  ; uart_tx:u_uart_tx|tx_cnt[0]        ; sys_clk      ; sys_clk     ; 1.000        ; -0.037     ; 1.548      ;
; -0.592 ; uart_rx:u_uart_rx|clk_cnt[2]  ; uart_rx:u_uart_rx|rx_cnt[3]        ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.544      ;
; -0.592 ; uart_rx:u_uart_rx|clk_cnt[2]  ; uart_rx:u_uart_rx|rx_cnt[2]        ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.544      ;
; -0.592 ; uart_rx:u_uart_rx|clk_cnt[2]  ; uart_rx:u_uart_rx|rx_cnt[1]        ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.544      ;
; -0.592 ; uart_rx:u_uart_rx|clk_cnt[2]  ; uart_rx:u_uart_rx|rx_cnt[0]        ; sys_clk      ; sys_clk     ; 1.000        ; -0.035     ; 1.544      ;
; -0.590 ; uart_rx:u_uart_rx|clk_cnt[2]  ; uart_rx:u_uart_rx|clk_cnt[3]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.541      ;
; -0.590 ; uart_rx:u_uart_rx|clk_cnt[2]  ; uart_rx:u_uart_rx|clk_cnt[0]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.541      ;
; -0.590 ; uart_rx:u_uart_rx|clk_cnt[2]  ; uart_rx:u_uart_rx|clk_cnt[1]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.541      ;
; -0.590 ; uart_rx:u_uart_rx|clk_cnt[2]  ; uart_rx:u_uart_rx|clk_cnt[2]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.541      ;
; -0.590 ; uart_rx:u_uart_rx|clk_cnt[2]  ; uart_rx:u_uart_rx|clk_cnt[6]       ; sys_clk      ; sys_clk     ; 1.000        ; -0.036     ; 1.541      ;
+--------+-------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                                                                        ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; uart_rx:u_uart_rx|rx_flag             ; uart_rx:u_uart_rx|rx_flag             ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; uart_tx:u_uart_tx|tx_flag             ; uart_tx:u_uart_tx|tx_flag             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|uart_rx_data_reg[7] ; uart_rx:u_uart_rx|uart_rx_data_reg[7] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|uart_rx_data_reg[3] ; uart_rx:u_uart_rx|uart_rx_data_reg[3] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|uart_rx_data_reg[4] ; uart_rx:u_uart_rx|uart_rx_data_reg[4] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|uart_rx_data_reg[0] ; uart_rx:u_uart_rx|uart_rx_data_reg[0] ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:u_uart_tx|tx_cnt[2]           ; uart_tx:u_uart_tx|tx_cnt[2]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:u_uart_tx|tx_cnt[1]           ; uart_tx:u_uart_tx|tx_cnt[1]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|rx_cnt[2]           ; uart_rx:u_uart_rx|rx_cnt[2]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:u_uart_rx|rx_cnt[1]           ; uart_rx:u_uart_rx|rx_cnt[1]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; uart_tx:u_uart_tx|tx_cnt[0]           ; uart_tx:u_uart_tx|tx_cnt[0]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart_rx:u_uart_rx|rx_cnt[0]           ; uart_rx:u_uart_rx|rx_cnt[0]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.217 ; uart_tx:u_uart_tx|tx_cnt[1]           ; uart_tx:u_uart_tx|tx_cnt[2]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.337      ;
; 0.252 ; uart_rx:u_uart_rx|uart_rx_data[4]     ; uart_tx:u_uart_tx|uart_data_reg[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; uart_rx:u_uart_rx|uart_rx_data[0]     ; uart_tx:u_uart_tx|uart_data_reg[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.373      ;
; 0.253 ; uart_rx:u_uart_rx|uart_rx_data[7]     ; uart_tx:u_uart_tx|uart_data_reg[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.374      ;
; 0.255 ; uart_rx:u_uart_rx|clk_cnt[13]         ; uart_rx:u_uart_rx|clk_cnt[14]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.574      ;
; 0.256 ; uart_tx:u_uart_tx|clk_cnt[7]          ; uart_tx:u_uart_tx|clk_cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.575      ;
; 0.270 ; uart_rx:u_uart_rx|clk_cnt[12]         ; uart_rx:u_uart_rx|clk_cnt[14]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.589      ;
; 0.272 ; uart_rx:u_uart_rx|uart_rx_d0          ; uart_rx:u_uart_rx|uart_rx_d1          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.392      ;
; 0.278 ; uart_rx:u_uart_rx|clk_cnt[4]          ; uart_rx:u_uart_rx|clk_cnt[5]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.597      ;
; 0.279 ; uart_tx:u_uart_tx|clk_cnt[6]          ; uart_tx:u_uart_tx|clk_cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.598      ;
; 0.281 ; uart_tx:u_uart_tx|tx_cnt[0]           ; uart_tx:u_uart_tx|tx_cnt[1]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.401      ;
; 0.287 ; uart_rx:u_uart_rx|rx_cnt[2]           ; uart_rx:u_uart_rx|uart_rx_data_reg[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.236      ; 0.607      ;
; 0.289 ; uart_rx:u_uart_rx|rx_cnt[2]           ; uart_rx:u_uart_rx|uart_rx_data_reg[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.236      ; 0.609      ;
; 0.296 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_data_reg[1]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_data_reg[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; uart_rx:u_uart_rx|clk_cnt[5]          ; uart_rx:u_uart_rx|clk_cnt[5]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; uart_rx:u_uart_rx|clk_cnt[9]          ; uart_rx:u_uart_rx|clk_cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; uart_rx:u_uart_rx|rx_cnt[2]           ; uart_rx:u_uart_rx|uart_rx_data_reg[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.236      ; 0.619      ;
; 0.299 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_tx_en_d1       ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_rx:u_uart_rx|clk_cnt[14]         ; uart_rx:u_uart_rx|clk_cnt[14]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.427      ;
; 0.299 ; uart_tx:u_uart_tx|clk_cnt[8]          ; uart_tx:u_uart_tx|clk_cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.044      ; 0.427      ;
; 0.300 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_data_reg[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; uart_rx:u_uart_rx|rx_cnt[2]           ; uart_rx:u_uart_rx|uart_rx_data_reg[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.236      ; 0.620      ;
; 0.300 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_data_reg[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.421      ;
; 0.304 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_data_reg[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_tx:u_uart_tx|clk_cnt[15]         ; uart_tx:u_uart_tx|clk_cnt[15]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart_rx:u_uart_rx|clk_cnt[15]         ; uart_rx:u_uart_rx|clk_cnt[15]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; uart_tx:u_uart_tx|clk_cnt[1]          ; uart_tx:u_uart_tx|clk_cnt[1]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_tx:u_uart_tx|clk_cnt[5]          ; uart_tx:u_uart_tx|clk_cnt[5]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_tx:u_uart_tx|clk_cnt[11]         ; uart_tx:u_uart_tx|clk_cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_tx:u_uart_tx|clk_cnt[13]         ; uart_tx:u_uart_tx|clk_cnt[13]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:u_uart_rx|clk_cnt[3]          ; uart_rx:u_uart_rx|clk_cnt[3]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:u_uart_rx|clk_cnt[1]          ; uart_rx:u_uart_rx|clk_cnt[1]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:u_uart_rx|clk_cnt[11]         ; uart_rx:u_uart_rx|clk_cnt[11]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:u_uart_rx|clk_cnt[13]         ; uart_rx:u_uart_rx|clk_cnt[13]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_data_reg[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_tx:u_uart_tx|clk_cnt[7]          ; uart_tx:u_uart_tx|clk_cnt[7]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_tx:u_uart_tx|clk_cnt[9]          ; uart_tx:u_uart_tx|clk_cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:u_uart_rx|clk_cnt[6]          ; uart_rx:u_uart_rx|clk_cnt[6]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; uart_tx:u_uart_tx|clk_cnt[2]          ; uart_tx:u_uart_tx|clk_cnt[2]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_tx:u_uart_tx|clk_cnt[4]          ; uart_tx:u_uart_tx|clk_cnt[4]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_tx:u_uart_tx|clk_cnt[14]         ; uart_tx:u_uart_tx|clk_cnt[14]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:u_uart_rx|clk_cnt[2]          ; uart_rx:u_uart_rx|clk_cnt[2]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_data_reg[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; uart_tx:u_uart_tx|clk_cnt[10]         ; uart_tx:u_uart_tx|clk_cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart_tx:u_uart_tx|clk_cnt[12]         ; uart_tx:u_uart_tx|clk_cnt[12]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart_rx:u_uart_rx|clk_cnt[10]         ; uart_rx:u_uart_rx|clk_cnt[10]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart_rx:u_uart_rx|clk_cnt[12]         ; uart_rx:u_uart_rx|clk_cnt[12]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart_tx:u_uart_tx|uart_tx_en_d0       ; uart_tx:u_uart_tx|uart_data_reg[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.429      ;
; 0.315 ; uart_tx:u_uart_tx|tx_cnt[0]           ; uart_tx:u_uart_tx|tx_cnt[2]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.435      ;
; 0.317 ; uart_tx:u_uart_tx|clk_cnt[0]          ; uart_tx:u_uart_tx|clk_cnt[0]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; uart_tx:u_uart_tx|clk_cnt[6]          ; uart_tx:u_uart_tx|clk_cnt[6]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; uart_rx:u_uart_rx|clk_cnt[0]          ; uart_rx:u_uart_rx|clk_cnt[0]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; uart_rx:u_uart_rx|clk_cnt[3]          ; uart_rx:u_uart_rx|clk_cnt[5]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.637      ;
; 0.319 ; uart_rx:u_uart_rx|clk_cnt[4]          ; uart_rx:u_uart_rx|clk_cnt[4]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.439      ;
; 0.319 ; uart_rx:u_uart_rx|rx_cnt[0]           ; uart_rx:u_uart_rx|rx_cnt[1]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.439      ;
; 0.321 ; uart_rx:u_uart_rx|clk_cnt[11]         ; uart_rx:u_uart_rx|clk_cnt[14]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.640      ;
; 0.321 ; uart_tx:u_uart_tx|clk_cnt[5]          ; uart_tx:u_uart_tx|clk_cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.640      ;
; 0.322 ; uart_rx:u_uart_rx|rx_cnt[0]           ; uart_rx:u_uart_rx|rx_cnt[2]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.442      ;
; 0.324 ; uart_rx:u_uart_rx|rx_cnt[1]           ; uart_rx:u_uart_rx|rx_cnt[2]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.444      ;
; 0.325 ; uart_rx:u_uart_rx|uart_rx_d1          ; uart_rx:u_uart_rx|rx_flag             ; sys_clk      ; sys_clk     ; 0.000        ; 0.234      ; 0.643      ;
; 0.329 ; uart_rx:u_uart_rx|clk_cnt[8]          ; uart_rx:u_uart_rx|clk_cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.234      ; 0.647      ;
; 0.329 ; uart_rx:u_uart_rx|rx_cnt[3]           ; uart_rx:u_uart_rx|uart_rx_data_reg[5] ; sys_clk      ; sys_clk     ; 0.000        ; 0.236      ; 0.649      ;
; 0.329 ; uart_rx:u_uart_rx|rx_cnt[3]           ; uart_rx:u_uart_rx|uart_rx_data_reg[1] ; sys_clk      ; sys_clk     ; 0.000        ; 0.236      ; 0.649      ;
; 0.329 ; uart_rx:u_uart_rx|rx_cnt[3]           ; uart_rx:u_uart_rx|uart_rx_data_reg[2] ; sys_clk      ; sys_clk     ; 0.000        ; 0.236      ; 0.649      ;
; 0.331 ; uart_rx:u_uart_rx|clk_cnt[6]          ; uart_rx:u_uart_rx|clk_cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.650      ;
; 0.332 ; uart_rx:u_uart_rx|clk_cnt[2]          ; uart_rx:u_uart_rx|clk_cnt[5]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.651      ;
; 0.335 ; uart_rx:u_uart_rx|rx_cnt[3]           ; uart_rx:u_uart_rx|uart_rx_data_reg[6] ; sys_clk      ; sys_clk     ; 0.000        ; 0.236      ; 0.655      ;
; 0.335 ; uart_tx:u_uart_tx|clk_cnt[4]          ; uart_tx:u_uart_tx|clk_cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.654      ;
; 0.336 ; uart_rx:u_uart_rx|clk_cnt[10]         ; uart_rx:u_uart_rx|clk_cnt[14]         ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.655      ;
; 0.355 ; uart_tx:u_uart_tx|uart_tx_en_d1       ; uart_tx:u_uart_tx|uart_data_reg[5]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.476      ;
; 0.355 ; uart_tx:u_uart_tx|uart_tx_en_d1       ; uart_tx:u_uart_tx|uart_data_reg[4]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.476      ;
; 0.359 ; uart_tx:u_uart_tx|uart_tx_en_d1       ; uart_tx:u_uart_tx|uart_data_reg[7]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.480      ;
; 0.360 ; uart_tx:u_uart_tx|uart_tx_en_d1       ; uart_tx:u_uart_tx|uart_data_reg[0]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.481      ;
; 0.361 ; uart_tx:u_uart_tx|tx_cnt[2]           ; uart_tx:u_uart_tx|tx_cnt[3]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.481      ;
; 0.362 ; uart_tx:u_uart_tx|tx_flag             ; uart_tx:u_uart_tx|uart_txd            ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.681      ;
; 0.363 ; uart_tx:u_uart_tx|uart_tx_en_d1       ; uart_tx:u_uart_tx|uart_data_reg[2]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.484      ;
; 0.366 ; uart_tx:u_uart_tx|uart_tx_en_d1       ; uart_tx:u_uart_tx|uart_data_reg[6]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.487      ;
; 0.367 ; uart_tx:u_uart_tx|uart_tx_en_d1       ; uart_tx:u_uart_tx|tx_flag             ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.488      ;
; 0.368 ; uart_tx:u_uart_tx|uart_tx_en_d1       ; uart_tx:u_uart_tx|uart_data_reg[3]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.489      ;
; 0.384 ; uart_rx:u_uart_rx|clk_cnt[1]          ; uart_rx:u_uart_rx|clk_cnt[5]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.703      ;
; 0.392 ; uart_tx:u_uart_tx|tx_flag             ; uart_tx:u_uart_tx|tx_cnt[0]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.513      ;
; 0.397 ; uart_rx:u_uart_rx|clk_cnt[0]          ; uart_rx:u_uart_rx|clk_cnt[5]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.716      ;
; 0.401 ; uart_tx:u_uart_tx|clk_cnt[2]          ; uart_tx:u_uart_tx|clk_cnt[8]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.720      ;
; 0.407 ; uart_rx:u_uart_rx|clk_cnt[7]          ; uart_rx:u_uart_rx|clk_cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.234      ; 0.725      ;
; 0.410 ; uart_rx:u_uart_rx|clk_cnt[4]          ; uart_rx:u_uart_rx|clk_cnt[9]          ; sys_clk      ; sys_clk     ; 0.000        ; 0.235      ; 0.729      ;
; 0.411 ; uart_rx:u_uart_rx|uart_rx_data_reg[7] ; uart_rx:u_uart_rx|uart_rx_data[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.038      ; 0.533      ;
; 0.416 ; uart_tx:u_uart_tx|tx_cnt[3]           ; uart_tx:u_uart_tx|tx_cnt[3]           ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.536      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                     ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; sys_clk ; Rise       ; sys_clk                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|rx_cnt[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|rx_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|rx_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|rx_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|rx_flag             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_d0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_d1          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_done        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|tx_cnt[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|tx_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|tx_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|tx_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|tx_flag             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_data_reg[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_data_reg[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_data_reg[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_data_reg[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_data_reg[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_data_reg[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_data_reg[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_data_reg[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_tx_en_d0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_tx_en_d1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_txd            ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[8]          ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[14]         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[5]          ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|clk_cnt[9]          ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|rx_flag             ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[1] ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[2] ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[5] ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data_reg[6] ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|uart_txd            ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_rx:u_uart_rx|uart_rx_data[3]     ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[0]          ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[10]         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[11]         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[12]         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[13]         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[14]         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[15]         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[1]          ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[2]          ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[3]          ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[4]          ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[5]          ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[6]          ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[7]          ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|clk_cnt[9]          ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width ; sys_clk ; Rise       ; uart_tx:u_uart_tx|tx_cnt[0]           ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_rxd  ; sys_clk    ; 0.429 ; 0.787 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uart_rxd  ; sys_clk    ; -0.105 ; -0.389 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_txd  ; sys_clk    ; 4.280 ; 4.114 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_txd  ; sys_clk    ; 4.139 ; 3.980 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.968   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  sys_clk         ; -2.968   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -179.739 ; 0.0   ; 0.0      ; 0.0     ; -110.064            ;
;  sys_clk         ; -179.739 ; 0.000 ; N/A      ; N/A     ; -110.064            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_rxd  ; sys_clk    ; 0.908 ; 1.117 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uart_rxd  ; sys_clk    ; -0.105 ; -0.318 ; Rise       ; sys_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_txd  ; sys_clk    ; 8.819 ; 9.026 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_txd  ; sys_clk    ; 4.139 ; 3.980 ; Rise       ; sys_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_txd      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_rst_n               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rxd                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_txd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_txd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_txd      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 1476     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 1476     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 81    ; 81   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Sat Jan 18 18:20:03 2025
Info: Command: quartus_sta uart_top -c uart_top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 32 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 16 of the 16 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sys_clk sys_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.968
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.968            -179.739 sys_clk 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.434               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -110.064 sys_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.720
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.720            -162.067 sys_clk 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.384               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -110.064 sys_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.724
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.724             -35.215 sys_clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -79.848 sys_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4854 megabytes
    Info: Processing ended: Sat Jan 18 18:20:05 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


