## 应用与跨学科交叉

在前一章中，我们详细阐述了全[环绕栅极](@entry_id:1125501)（GAA）[场效应晶体管](@entry_id:1124930)（FET）的基本工作原理与物理机制。我们了解到，通过将栅极完全包裹住沟道，GAA 结构实现了对沟道电势近乎完美的静电控制。本章的目标是超越这些基本原理，探讨这些先进晶体管在真实世界应用中的多样性、面临的挑战以及它们与材料科学、热力工程、[射频电路设计](@entry_id:264367)和[计算物理学](@entry_id:146048)等多个学科的深刻交叉。

本章并非简单地罗列应用场景，而是通过一系列以应用为导向的案例分析，展示核心原理在不同跨学科背景下的实际运用、扩展与融合。我们将从 GAA 技术取代[鳍式场效应晶体管](@entry_id:264539)（[FinFET](@entry_id:264539)）的根本动因出发，深入探讨其[性能优化](@entry_id:753341)、电路级影响、可靠性问题，并最终触及理解这些器件所需的理论前沿。

### 微缩的必然选择：从 [FinFET](@entry_id:264539) 到全[环绕栅极](@entry_id:1125501)

半导体技术演进的核心驱动力在于不断地缩减晶体管尺寸，以在单个芯片上集成更多的功能并提升性能。然而，当晶体管的栅极长度（$L_g$）缩减到几十纳米甚至更短时，[短沟道效应](@entry_id:1131595)（Short-Channel Effects, SCE）会严重削弱栅极对沟道电流的控制能力。为了抑制这些效应，晶体管的结构必须不断创新。

[FinFET](@entry_id:264539) 的三栅极结构相比于传统的平面晶体管，已经极大地改善了静电控制。然而，其结构本身存在一个固有的静电“泄漏路径”，即鳍（fin）的底部通常不被栅极包裹。这限制了其抑制[短沟道效应](@entry_id:1131595)的最终能力。我们可以用一个关键的品质因数——静电标度长度（electrostatic scaling length, $\lambda$）——来量化这种控制能力。$\lambda$ 表征了源漏[电极电势](@entry_id:158928)扰动侵入沟道的特征长度，$\lambda$ 越小，栅极的控制能力越强。由于存在未被栅极包裹的底部界面，[FinFET](@entry_id:264539) 的 $\lambda$ 难以进一步缩减。

全环绕栅极（GAA）架构通过将栅极完全包裹住半导体沟道（无论是纳米线还是纳米片），彻底消除了这一泄漏路径。这种几何结构提供了理论上最理想的静电约束，从而在相同的沟道厚度和栅极氧化层厚度下，实现了比 [FinFET](@entry_id:264539) 更小的 $\lambda$。这意味着 GAA 架构具有天然更强的短沟道效应免疫力，是晶体管尺寸持续微缩的必然选择 。

除了卓越的静电控制，GAA 架构，特别是纳米片（nanosheet）结构，还为提升驱动电流密度提供了革命性的新途径。在给定的芯片占地面积内，提升驱动电流是提高性能的关键。[FinFET](@entry_id:264539) 主要通过增加鳍高或并行放置更多鳍片来增加有效沟道宽度（$W_{eff}$），但这两种方式都面临着制造工艺和版图布局的限制。纳米片 GAA FET 则引入了垂直堆叠的概念。通过在垂直方向上堆叠多个[纳米片](@entry_id:1128410)沟道，可以在不增加横向占地面积的情况下，使总有效沟道宽度近似与堆叠层数成正比。这种“免费”的宽度增加，使得 GAA FET 能够提供远超 [FinFET](@entry_id:264539) 的单位面积驱动电流，同时保持每个[纳米片](@entry_id:1128410)优异的静电控制 。

当栅极长度缩减至 15 纳米以下时，[FinFET](@entry_id:264539) 架构的局限性变得尤为突出。为了维持可接受的[短沟道效应](@entry_id:1131595)控制，鳍片宽度（$W_{fin}$）必须被缩减到仅几个纳米。如此之小的尺寸不仅带来了巨大的工艺挑战和涨落问题，也使得寄生效应（如栅极与源漏极之间的[寄生电容](@entry_id:270891)）在总电容中的占比急剧上升，从而劣化了器件的开关速度和功耗。正是在这个[临界点](@entry_id:144653)，GAA 架构的优势凸显出来：它不仅能以更厚的沟道实现同等的静电控制（从而缓解工艺难题），还能通过垂直堆叠有效提升电流。因此，从 [FinFET](@entry_id:264539) 到 GAA 的转换，是平衡静电完整性、性能需求与寄生效应挑战后的必然技术演进 。

### 性能的极致追求：器件优化工程

在确立了 GAA 作为下一代晶体管架构的基础之上，研究的[焦点](@entry_id:174388)便转向了如何从材料、结构和工艺等多个维度出发，对其性能进行极致的优化。

#### 应变工程：为载流子铺设“高速公路”

增强载流子迁移率是提升晶体管驱动电流的经典方法，而应变工程（strain engineering）是实现这一目标的核心技术之一。通过对半导体[晶格](@entry_id:148274)施加精确的机械应力，可以改变其能带结构，从而降低载流子的有效质量，提升迁移率。

在 GAA 结构中，应变的应用变得更加精细。例如，对于沟道沿 $[110]$ 方向的硅基 n-FET，施加沿沟道方向的[单轴拉伸](@entry_id:188287)应变（uniaxial tensile strain）是一种有效的性能增强手段。硅的导带底由六个等效的 $\Delta$ 能谷构成。该[拉伸应变](@entry_id:183817)会打破能谷的[能量简并](@entry_id:203091)，使得那些[主轴](@entry_id:172691)垂直于应变方向、具有较低输运有效质量的能谷（$\Delta_2$ 能谷）能量降低。电子因此被重新排布到这些“轻质量”的能谷中，从而显著提高了沿沟道方向的平均迁移率。相反，若施加面[内压](@entry_id:153696)缩应变（in-plane compressive strain），则会使具有较高输运有效质量的 $\Delta_4$ 能谷能量降低，导致迁移率下降。

对于 p-FET，情况则有所不同。通常采用压缩应变来提升[空穴迁移率](@entry_id:1126148)。例如，在 $(001)$ 晶圆上，施加双轴压缩应变（biaxial compressive strain）能够解除价带顶的重空穴（heavy-hole, HH）与轻空穴（light-hole, LH）带的简并，并将重空穴带的能量抬升至最高。更重要的是，这种应变会使重空穴带的带结构发生“翘曲”（warping），使其在面内的输运有效质量变“轻”。同时，增大的能带分裂也抑制了带间散射。这两个效应共同作用，极大地提升了空穴的迁移率。这些原理同样适用于[硅锗](@entry_id:1131638)（SiGe）沟道，通过调整应变类型和大小，可以为电子和空穴分别定制最优的输运环境 。

#### 沟道材料工程：超越硅的视野

尽管硅是半导体工业的基石，但为了追求更高的性能，研究人员一直在探索具有更优异电学特性的新沟道材料，如锗（Ge）和 III-V 族化合物半导体（如砷化铟镓 InGaAs）。GAA 架构为集成这些非硅材料提供了理想的平台，因为全[环绕栅极](@entry_id:1125501)能有效抑制它们因[带隙](@entry_id:138445)较窄而通常更严重的漏电问题。

选择沟道材料并非简单地追求最轻的有效质量。晶体管的[弹道输运](@entry_id:141251)电流（ballistic on-current）同时取决于载流子注入沟道的[平均速度](@entry_id:267649)（$v_{inj}$）和沟道内能够容纳的电荷密度（$Q_{inv}$）。在非简并近似下，注入速度与有效质量的平方根成反比（$v_{inj} \propto 1/\sqrt{m^*}$），而单位能量范围内可容纳的电荷量则正比于二维态密度（$DOS_{2D}$），后者又与[能谷简并](@entry_id:137132)度 $g_v$ 和有效质量 $m^*$ 的乘积成正比（$Q_{inv} \propto g_v m^*$）。

这就带来了一个关键的权衡。以 InGaAs 为例，其 $\Gamma$ 能谷具有极轻的有效质量（$m^*_{\mathrm{III-V}} \approx 0.041\,m_0$），因此载流子注入速度非常高。然而，其[能谷简并](@entry_id:137132)度仅为 $g_{v, \mathrm{III-V}} = 1$。相比之下，锗（Ge）的 $L$ 能谷虽然有效质量稍重（$m^*_{\mathrm{Ge}} \approx 0.12\,m_0$），但其[能谷简并](@entry_id:137132)度高达 $g_{v, \mathrm{Ge}} = 4$。综合来看，总的弹道电流近似正比于 $g_v \sqrt{m^*}$。通过计算可以发现，尽管 Ge 的注入速度较慢，但其巨大的[态密度](@entry_id:147894)优势使其能够承载远超 InGaAs 的电荷量，最终实现数倍于后者的弹道电流。这揭示了一个深刻的道理：在纳米尺度下，器件的性能是速度和容量综合作用的结果，对沟道材料的选择必须系统地考虑[能带结构](@entry_id:139379)的所有相关参数 。

#### 寄生效应与接触工程：扫清性能路障

一个理想的晶体管应该像一个完美的开关，但真实器件中存在各种[寄生电阻](@entry_id:1129348)和[寄生电容](@entry_id:270891)，它们如同“路障”和“包袱”，严重影响器件的开关速度和功耗。在尺寸极度缩小的 GAA FET 中，这些寄生效应的影响愈发凸显。

关键的寄生参数包括：栅极与源漏区交叠形成的交叠电容（$C_{ov}$）、栅极侧墙与源漏区通过隔离层形成的隔离层电容（$C_{sp}$）、以及从沟道边缘到金属接触点之间的接入电阻（$R_{acc}$）等。这些参数的数值与器件的几何尺寸密切相关。例如，$C_{ov}$ 正比于交叠长度 $L_{ov}$ 和[纳米片](@entry_id:1128410)堆叠数 $N_s$，反比于栅氧厚度 $t_{ox}$。而 $R_{acc}$ 则反比于总的沟道[截面](@entry_id:154995)积，即 $R_{acc} \propto 1/(N_s W_{ns} t_{ns})$。理解这些[标度律](@entry_id:266186)对于通过优化设计来最小化寄生效应至关重要 。

[金属-半导体接触](@entry_id:144862)电阻是另一个主要的性能瓶颈。其物理根源可以用[传输线模型](@entry_id:1133368)（Transmission Line Model, TLM）来理解。电流从半导体注入金属接触时，并非均匀分布，而是呈现指数衰减，其特征长度被称为“传输长度”（transfer length, $L_T$）。$L_T$ 的大小由界面本身的特性（由[比接触电阻率](@entry_id:1132069) $\rho_c$ 表征）和半导体沟道的[电阻率](@entry_id:143840)共同决定。GAA 独特的 3D 包裹式[接触结构](@entry_id:635649)，与传统的平面接触相比，从根本上改变了 $L_T$ 的[标度律](@entry_id:266186)。对于平面接触，$L_T$ 通常只与半导体的[薄层电阻](@entry_id:199038)（sheet resistance）有关，而与接触宽度无关。但对于一个被完全包裹的纳米线，其 $L_T$ 会随着纳米线半径的平方根（$\sqrt{r}$）而变化。这种几何依赖性的差异，要求我们为 3D 结构发展新的接触工程策略，以确保电流能够高效地注入和引出器件 。

#### 栅极堆叠工程：精密调控之门

现代 GAA FET 的栅极并非单一材料，而是一个由界面层、高介[电常数](@entry_id:272823)（high-k）材料和金属电极构成的复杂堆叠（stack）。这种设计旨在最大化栅极电容，同时最小化漏电流。当 high-k 材料（如二氧化铪 HfO$_2$）本身具有各向异性（anisotropic）的[介电响应](@entry_id:140146)时，情况变得更加复杂。

分析这类结构必须回归电磁学的基本边界条件：在没有界面电荷的情况下，[电位移矢量](@entry_id:197092)（$\mathbf{D}$）的法向分量是连续的。对于一个由界面层和 high-k 层串联组成的双层栅介质，这意味着流经两层的法向[电位移](@entry_id:269383) $D_n$ 是恒定的。总的[电压降](@entry_id:263648) $(V_G - \varphi_s)$ 是两层[电压降](@entry_id:263648)之和。每一层的[电压降](@entry_id:263648)等于 $D_n$ 乘以该层的“介电厚度”（物理厚度除以介[电常数](@entry_id:272823)）。对于各向异性的 high-k 材料，必须使用其在电场法向方向上的[有效介电常数](@entry_id:748820) $\epsilon_{h,\text{eff}}$。最终，这会导出一个 Robin 型边界条件，它将半导体表面的电场（$\partial \varphi / \partial n$）与表面电势 $\varphi_s$ 和栅压 $V_G$ 关联起来。这个边界条件直接决定了半导体沟道内的电势分布。因此，对栅介质材料介电特性的精确理解和工程调控，是实现对沟道进行精密静电控制的先决条件 。

### 电路与系统级影响

单个晶体管的优异性能最终必须转化为电路和系统层面的优势。GAA FET 的独特结构对其在高频、模拟和数字系统中的应用产生了深远影响。

#### 高频（RF）应用

晶体管作为放大器的工作频率上限由两个关键的[品质因数](@entry_id:201005)来衡量：单位[电流增益](@entry_id:273397)[截止频率](@entry_id:276383)（$f_T$）和最大[振荡频率](@entry_id:269468)（$f_{max}$）。

$f_T$ 表征了器件的“速度”，它约等于[跨导](@entry_id:274251) $g_m$ 与总栅极电容 $C_{gg}$ 之比（$f_T \approx g_m / (2\pi C_{gg})$）。它本质上受限于为沟道充放电所需的时间。因此，任何增大[寄生电容](@entry_id:270891)（如 $C_{gs}$ 和 $C_{gd}$）或降低有效跨导（如源极串联电阻 $R_s$ 的反馈效应）的因素都会拉低 $f_T$。

$f_{max}$ 则衡[量器](@entry_id:180618)件提供功率增益的能力，其表达式更为复杂，但对一些在 $f_T$ 中不占主导的寄生参数极为敏感，特别是栅极电阻（$R_g$）和输出电导（$g_{ds}$）。$f_{max}$ 大致与 $\sqrt{f_T / (R_g C_{gd})}$ 成比例。栅极电阻会以热的形式耗散输入信号的功率，直接削弱功率增益。在 GAA 结构中，为了包裹住垂直堆叠的[纳米片](@entry_id:1128410)/线，栅极金属可能形成又高又窄的复杂 3D 形状，这使得控制 $R_g$ 成为实现高 $f_{max}$ 的一个巨大挑战。因此，针对 RF 应用的 GAA 器件设计，必须在优化 $f_T$ 的同时，付出额外的努力来设计低电阻的栅极结构 。

#### 低频噪声与模拟精度

对于模拟和混合信号电路（如传感器读出电路、精密放大器），低频噪声是决定性能的关键因素。在 MOSFET 中，主要的[低频噪声](@entry_id:1127472)源是闪烁噪声（flicker noise, 或称 $1/f$ 噪声）和[随机电报噪声](@entry_id:269610)（Random Telegraph Noise, RTN）。

这两种噪声都源于沟道载流子与栅介质或其界面附近缺陷（陷阱）之间的随机俘获和释放过程。RTN 是由单个陷阱的俘获/释放导致的沟道电流在两个或多个离散能级之间的随机跳变。其[噪声功率谱](@entry_id:894678)呈洛伦兹型。当大量具有宽范围特征时间常数的独立陷阱共同作用时，它们的[洛伦兹谱](@entry_id:1127456)叠加起来就形成了在很宽频带内都近似反比于频率（$1/f$）的闪烁噪声。

GAA 结构的超高表面积体积比，使得沟道中的绝大部分载流子都紧邻着半导体-介质界面，这极大地增强了它们与界面陷阱的耦合。此外，在尺寸极度缩小的[纳米线](@entry_id:195506)/纳米片沟道中，单个陷阱对整个沟道电势的“[杠杆作用](@entry_id:172567)”被显著放大。一个基本电荷的俘获所引起的阈值电压漂移（$\Delta V_{th} \propto q/C_{eff}$）会因为极小的有效电容 $C_{eff}$ 而变得非常大。这意味着，GAA FET 对单个缺陷事件异常敏感，RTN 的幅度会显著增加，这对模拟电路的精度和稳定性构成了严峻挑战。因此，提升介质和界面的材料质量，减少陷阱密度，是 GAA 技术应用于高精度模拟领域的关键课题 。

#### 互连线负载与系统集成

晶体管并非孤立存在，它们通过复杂的金属[互连网络](@entry_id:750720)（Back-End-of-Line, BEOL）连接成电路。当晶体管本身的开关速度变得极快时，由互连线带来的[寄生电容](@entry_id:270891)（即互连线负载）可能成为整个电路延迟的主要瓶颈。

GAA 架构中的[纳米线](@entry_id:195506)（NW）和纳米片（NS）两种实现方式，在这一点上展现了有趣的系统级设计权衡。假设我们的目标是实现相同的驱动电流。由于[纳米片](@entry_id:1128410)通常比纳米线宽得多，因此达到相同电流所需的堆叠层数较少。然而，电路版图[设计规则](@entry_id:1123586)通常要求金属接触插头（contact plug）的尺寸必须能完全覆盖其下方最宽的器件结构。这意味着，宽度为几十纳米的纳米片需要一个同样宽的接触插头，而直径仅为几纳米的[纳米线](@entry_id:195506)则需要一个窄得多的接触插头。

这个接触插头的顶面面积，直接决定了它与上方第一层金属布线（M0）之间的[寄生电容](@entry_id:270891)大小。因此，尽管纳米片在器件层面可能具有优势，但其更宽的横向尺寸要求会导致更大的 BEOL [寄生电容](@entry_id:270891)，从而给电路的整体性能带来额外的负担。相比之下，[纳米线](@entry_id:195506)架构虽然可能需要更多的堆叠层数来实现同等电流，但其固有的窄尺寸使得接触插头可以做得更小，从而降低了互连线负载。这个例子清晰地表明，前端器件（FEOL）的架构选择会直接影响到后端（BEOL）的设计和性能，必须在系统层面进行综合考量和优化 。

### 可靠性与[热管](@entry_id:149315)理

一个成功的技术不仅要性能卓越，还必须能在多年的使用寿命中保持稳定，并能有效管理自身产生的热量。

#### 长期可靠性机制

GAA FET 与所有先进晶体管一样，面临着多种会随时间推移而导致性能退化的可靠性问题，主要包括[偏压温度不稳定性](@entry_id:746786)（BTI）、[热载流子注入](@entry_id:1126180)（HCI）和[时间依赖性介质击穿](@entry_id:188276)（TDDB）。

*   **BTI** 主要源于在栅极偏压和高温下，沟道载流子与栅介质中的陷阱相互作用，或产生新的[界面态](@entry_id:1126595)，导致[阈值电压漂移](@entry_id:1133919)。
*   **HCI** 发生在载流子在沟道高电场区（通常在漏端附近）被加速到足够高的能量（成为“[热载流子](@entry_id:198256)”），从而能够克服势垒注入到栅介质中，造成损伤。
*   **TDDB** 是指栅介质在持续的电场应力下，内部逐渐形成缺陷，最终形成导电通路导致永久性击穿。

GAA 的几何形状对这些机制有直接影响。一个重要的例子是，圆柱形的纳米线由于其光滑的曲面，可以避免矩形纳米片在边角处发生的电场集中（corner-induced field crowding）。这种电场集中会显著加剧局部的 HCI 和 TDDB，形成可靠性的“薄弱环节”。因此，从理论上讲，具有理想圆柱[截面](@entry_id:154995)的[纳米线](@entry_id:195506)在抗 HCI 和 TDDB 方面比[纳米片](@entry_id:1128410)更有优势。此外，通过对 high-k 材料进行掺杂（如在 HfO$_2$ 中掺杂 Al）来调控陷阱的能级位置，使其远离沟道[费米能](@entry_id:143977)级，可以有效降低陷阱的俘获概率，从而缓解 BTI 问题。这些都体现了在 GAA 时代，可靠性设计是几何、材料和物理机制的深度融合 。

#### [自热效应](@entry_id:1131412)与热管理

当晶体管工作时，流经沟道的电流会因散射而产生[焦耳热](@entry_id:150496)（$p = \mathbf{J}\cdot\mathbf{E}$），导致器件温度升高，这种现象称为自热效应（self-heating effect）。过高的温度会降低[载流子迁移率](@entry_id:268762)、加剧可靠性退化，甚至导致器件烧毁。

GAA 结构的散热[路径分析](@entry_id:753256)是一个典型的[热传导](@entry_id:143509)问题。热量从位于中心的纳米线/片沟道产生，主要通过三条路径向外传导：1) 沿高导热率的半导体沟道本身传导至源漏接触区；2) 穿过极薄但低导热率的栅介质和栅金属；3) 通过侧面的隔离介质（spacers）。通过对各路径热导（$G_{th} = k A / d$）的估算可以发现，尽管半导体沟道的[截面](@entry_id:154995)积（$A$）很小，但其本身的热导率（$k$）远高于周围的介质材料（如 $k_{\mathrm{Si}} \gg k_{\mathrm{HfO_2}}$）。这使得沿沟道流向源漏区的路径成为最主要的散热通道。GAA 结构被低[热导](@entry_id:189019)率材料完全包裹的特点，使其散热比 [FinFET](@entry_id:264539) 更具挑战性，对器件的热管理设计提出了更高的要求 。

### 理论与计算前沿

理解和设计如此复杂的[纳米器件](@entry_id:1128399)，离不开先进的理论框架和强大的计算工具。

#### 量子效应对性能的制约

当沟道尺寸进入几纳米的范畴，经典静电学已不足以完整描述其行为，量子力学效应变得至关重要。一个突出的例子是量子电容（Quantum Capacitance, $C_Q$）。经典模型认为，向沟道增加电荷是“免费”的，只需克服[静电势](@entry_id:188370)。但量子力学指出，由于泡利不相容原理，电子必须填充到有限的量子化能态（[态密度](@entry_id:147894), DOS）中。为容纳更多电子，必须将[费米能](@entry_id:143977)级抬高，这需要额外的能量，表现为一个电容效应。

因此，总的[栅极电容](@entry_id:1125512)实际上是经典静电电容（$C_{es}$）和[量子电容](@entry_id:265635)（$C_Q$）的串联。如果 $C_Q$ 比 $C_{es}$ 小，它就会成为限制总电容的瓶颈，这种现象被称为“量子电容限制”。$C_Q$ 的大小正比于[费米能](@entry_id:143977)级处的态密度（$C_Q \propto q^2 g(E_F)$）。由于不同维度（1D[纳米线](@entry_id:195506) vs. 2D纳米片）和不同材料的态密度函数形式迥异，$C_Q$ 的表现也大相径庭。例如，一个具有低[能谷简并](@entry_id:137132)度和轻有效质量的 1D [纳米线](@entry_id:195506)，其态密度可能相对较低，导致 $C_Q$ 成为性能的限制因素。而一个具有高简并度和较重质量的 2D [纳米片](@entry_id:1128410)，其态密度可能非常高，使得 $C_Q$ 远大于 $C_{es}$，器件性能则由静电电容决定。这种分析揭示了量子力学是如何通过[态密度](@entry_id:147894)直接影响和限制宏观器件性能的 。

#### [载流子输运](@entry_id:196072)模型的层次结构

模拟 GAA FET 中的[载流子输运](@entry_id:196072)，需要根据器件的尺寸和工作条件选择合适的物理模型。存在一个模型的层次结构，其复杂度和[适用范围](@entry_id:636189)各不相同。

*   **漂移-扩散（Drift-Diffusion, DD）模型**：这是最经典的模型，适用于大尺寸、散射主导的器件（沟道长度 $L$ 远大于载流子平均自由程 $\lambda$）。它假设载流子处于局域准[热平衡](@entry_id:157986)状态。

*   **流[体力](@entry_id:174230)学（Hydrodynamic, HD）模型**：当 $L$ 与 $\lambda$ 可比拟时，非局域效应（如[速度过冲](@entry_id:1133764)）变得显著。HD 模型通过引入[能量平衡方程](@entry_id:191484)等更高阶的[玻尔兹曼输运方程](@entry_id:140472)（BTE）矩，来描述载流子能量的非局域性，是 DD 模型的扩展。

*   **[非平衡格林函数](@entry_id:144847)（NEGF）方法**：当 $L$ 小于 $\lambda$（弹道或[准弹道输运](@entry_id:1130426)）且小于相位 coherence 长度 $\ell_{\phi}$ 时，载流子的波动性和量子相干性必须被考虑。NEGF 是一个完全的量子输运理论，它能够自然地处理量子限域、相干输运、隧穿以及散射效应，是理解和模拟终极尺寸 GAA FET 的最强大工具。

对于一个典型的先进 GAA FET，其沟道长度可能为 $15\,\mathrm{nm}$，而沟道内的平均自由程可能达到 $30\,\mathrm{nm}$。在这种情况下，克努森数 $K_n \equiv \lambda/L > 1$，输运是准弹道性的，DD 和 HD 模型都已失效。此时，必须采用 NEGF 或其他能够处理弹道输运的量子模型。对这些模型的[适用范围](@entry_id:636189)的清晰认知，是连接基础物理与工程应用、确保仿真结果可靠性的关键 。此外，对于这类器件，制造过程中的微小几何涨落，如[纳米片](@entry_id:1128410)厚度变化、[线宽](@entry_id:199028)边缘粗糙度（LER）、以及材料本身的不均匀性如金属栅极功函数涨落（MGG），都会通过静电和[量子限域效应](@entry_id:184087)，引起阈值电压等关键参数的显著变化。精确地量化这些涨落对器件性能的影响，也依赖于这些先进的输运模型 。