\section{Aufgabenstellung}

\subsection{Pflichtteil}
    \begin{description}[style=nextline]
        \item[Einarbeitung in RISC Architektur]
            Recherchieren von bestehenden Risc-Architekturen und deren Besonderheiten.
        \item[Einarbeitung in RV32I 2.0 Befehlssatz]
            Whitepaper des Befehlssatzes lesen.\\
            Konzeption für die Implementierung des Befehlssatzes.
        \item[Implementierung des RV32I 2.0 Befehslsatzes]
            Implementierung des Befehslsatzes in VHDL.\\
            Synthetisierung der CPU.
        \item[Überprüfung der Funktionalität durch Tests]
            Testen der Teilmodule sowie des Gesamtsystems durch Modelsim Simulationen.
        \item[Hineinladen von Programmcode zur Synthesezeit]
            Beschreiben des Speichers mit einzelnen Opcodes zur Synthesezeit.
        \item[Flashen von FPGA Hardware]
            Synthetisierte CPU auf die Hardware Laden.
        \item[Dokumentation]
            Dokumentieren des Prozesses und des Quellcodes. 
    \end{description}


\subsection{Optional}
    \begin{description}[style=nextline]
        \item[Bootloader]
        Einarbeitung in RISC-V C-Compiler.\\
        Implementierung eines Bootloaders.\\
        Implementierung einer Schnittstelle zum flashen des Speichers zur Laufzeit.
        \item[Debugger]
            Möglichkeit zum Debuggen des C-Quellcodes zur Laufzeit. 
    \end{description}

\subsection{Abgabe}
    Als Abgabedatum wird der 10.05.2021 gewählt.