|lab4
CLK => Q[0].CLK
CLK => Q[1].CLK
CLK => Q[2].CLK
CLK => Q[3].CLK
CLK => Q[4].CLK
RST => Q[0].ACLR
RST => Q[1].ACLR
RST => Q[2].ACLR
RST => Q[3].ACLR
RST => Q[4].ACLR
SW0 => NSL.IN0
SW0 => D.OUTPUTSELECT
SW0 => D.OUTPUTSELECT
COLL => NSL.IN1
COLL => NSL.IN1
REN << Mux5.DB_MAX_OUTPUT_PORT_TYPE
LEN << Mux6.DB_MAX_OUTPUT_PORT_TYPE
RDIR << Mux7.DB_MAX_OUTPUT_PORT_TYPE
LDIR << <VCC>
beep << Mux8.DB_MAX_OUTPUT_PORT_TYPE


