add r0, r0, r0, lsl #31 
orr r1, r0, r1 
mov r0, r1 
mvn r2, r0 
