## 系统总线 (二级标题)

### 总线的基本概念 (三级标题)

**总线：**总线是连接多个部件的信息传输线，是各个部件共享的传输介质

#### 总线信息的传送方式 (四级标题)

![image-20221027174529599](https://2114301743-1314609253.cos.ap-nanjing.myqcloud.com/img/image-20221027174529599.png)

#### 总线结构的计算机举例 (四级标题)

**单总线结构**

![image-20221027174911084](https://2114301743-1314609253.cos.ap-nanjing.myqcloud.com/img/image-20221027174911084.png)

将计算机上的所有部件连接到一条总线，这条总线就是系统总线，总线是信号的公共传输线，任何时刻只能有一对设备使用这条总线，假设io设备正使用总线访问主存那么cpu 就会停止运算，总线就会成为传输速率的瓶颈。这是典型的串行传输，总线就是临界资源。较好的方式是给每个设备分配时间片，时间用完自动放弃总线，但效率仍然很低。

**面向cpu (以cpu为核心) 双总线结构**

![image-20221027175802886](https://2114301743-1314609253.cos.ap-nanjing.myqcloud.com/img/image-20221027175802886.png)

cpu与总线的信息传输非常繁忙，故单独设置M总线连接CPU与主存，主存与IO设备没有总线连接，一旦外部设备与主存进行信息传输，cpu将停止运算，那么程序的运行也会被停止，降低计算机性能。



**面向存储器的双总线结构**

![image-20221027180328420](https://2114301743-1314609253.cos.ap-nanjing.myqcloud.com/img/image-20221027180328420.png)

主存与CPU和主存与外部设备都有单独的总线，大大提高了计算机的运行速度，但是两条总线不能同时工作。



### 总线的分类

- **片内总线：**芯片内部的总线
- **系统总线：**计算机各个部件间的信息传输线
  - **数据总线：**双向  与机器字长、存储字长有关。注意是有关不是相等
    - **机器字长**：CPU一次整数运算所能处理的二进制数据的位数
    - **存储字长**：存储单元存储的二进制位数
  - **地址总线**：单项  与存储地址、IO地址有关
  - **控制总线**：有出  有入
    - **有出**：cpu向存储器发出读写控制
    - **有入**：中断请求
- **通信总线**：用于计算机系统之间或计算机与其他IO设备通信
  - **串行通信总线**
  - **并行通信总线**

### 总线的特性及性能指标

**总线物理实现**

![image-20221027182958288](https://2114301743-1314609253.cos.ap-nanjing.myqcloud.com/img/image-20221027182958288.png)

**总线特性**

- **机器特性**：尺寸、形状、管脚数、及  排列顺序
- **电气特性**：传输方向  和  有效的  电平  范围
- **功能特性**： 每跟传输线的 功能
- **时间特性**：信号的时序关系

### 总线的性能的指标

- **总线宽度**：数据线的根数
- **标准传输率**：每秒传输的最大字节数（MBps）
- **时钟同步/异步**：同步、不同不
  - **时钟**：产生时间信号的设备。时钟信号包含频率、周期、抖动、漂移等参考指标
  - **同步分类**
    - **异步**：接受器通过判断数据的起始位和停止位，实现有效数据的接收，是一种短时间的同步。数据流不连续，使用的方式消耗了发送端和接收端速率的差异
    - **同步**：发送器和接受器具有相同的时钟信号，在同步的前提下对数据进行批量传输，提高了数据传输的效率
    - **频率同步**：指两个信号的变化频率相同或者保持固定的比例。信号的相位可以不一致，频率也可以不一致
    - **时间同步**：时间同步又称时刻同步，是绝对时间的同步。全网时间和UTC时间保持一致。e.g. B和A同步，CD不同步
- **总线复用**：地址线  与  数据线  复用        例如8086cpu中20条地址线也作为数据线使用，先给出存储单元地址再把地址线用作数据线传输信息
- **信号线数**：地址线、数据线和控制线的总和
- **总线控制方式**：突发、自动、仲裁、逻辑、计数
- **其他指标**：负载能力                 例如一条总线能挂载多少IO设备，说明这条总线的负载能力

### 总线标准

**ISA**：Industry standard architecture

![image-20221027220731710](https://2114301743-1314609253.cos.ap-nanjing.myqcloud.com/img/image-20221027220731710.png)



### 总线结构

#### **单总线结构**

![image-20221027221059323](https://2114301743-1314609253.cos.ap-nanjing.myqcloud.com/img/image-20221027221059323.png)

#### 多总线结构

**双总线结构**

![image-20221027222039621](https://2114301743-1314609253.cos.ap-nanjing.myqcloud.com/img/image-20221027222039621.png)

**通道**：I/O通道是一种特殊的处理机。它具有执行I/O指令的能力，并通过执行通道(I/O)程序来控制I/O操作。但I/O通道又与一般的处理机不同，主要表现在以下两个方面：一是其指令类型单一，这是由于通道硬件比较简单，其所能执行的命令，主要局限于与I/O操作有关的指令；再就是通道没有自己的内存，通道所执行的通道程序是放在主机的内存中的，换言之，是通道与CPU共享内存

#### **三总线结构**

 **DMA**：DMA(Direct Memory Access，直接存储器访问) 是所有现代电脑的重要特色，它允许不同速度的硬件装置来沟通，外部设备直接访问内存，而不需要依赖于CPU的大量中断负载

![image-20221027222940567](https://2114301743-1314609253.cos.ap-nanjing.myqcloud.com/img/image-20221027222940567.png)

 高速外设可以通过DMA与主存高速交换信息，但低速外设依然要通过IO总线和CPU与主存交换信息。

#### **三总线结构的另一种形式**

![image-20221027223845472](https://2114301743-1314609253.cos.ap-nanjing.myqcloud.com/img/image-20221027223845472.png)

CPU性能的提高非常快，内存速度增速慢与CPU速度差距越来越大，所以在CPU与主存间增加了小容量高速度的cache，局部总线将CPU与cache连接起来，CPU需要的数据也就是从cache中获得。局部IO控制器可以连接高速的设备，系统总线通过扩展总线接口连接一条扩展总线，外部设备可以通过扩展总线访问主存，解决了IO设备扩展问题。



#### 四总线结构

![image-20221027223924035](https://2114301743-1314609253.cos.ap-nanjing.myqcloud.com/img/image-20221027223924035.png)

局部总线实现CPU与Cache连接，系统总线连接Cache与主存，高速总线扩展高速设备通过cache实现访问主存，扩展总线扩展低速设备通过多层访问主存。



### 总线控制 (重点)

总线上连接多个设备，设备间要进行信息传递，想要各个设备间进行信息传递要解决总线的判优控制，多个设备可能同时发出占用总线的请求，但总线同一时刻只能为一对设备服务，一对设备占用总线后如何完成通讯过程，保证通信过程的正确性，这就是总线的通信控制。

#### 总线判优控制

- **主设备 (模块) **：  对总线有控制权  可以提出对总线的占用请求，在占用总线后可以控制和另外一台设备进行通讯

- **从设备(模块)**：  响应 从主设备发来的总线命令     不能提出对总线的占用请求

- **总线判优控制**
  - 集中式：将总线的判优逻辑集中在一个部件上，比如放在CPU中
    - 链式查询
    - 计数器定时查询
    - 独立请求方式
  - 分布式：将总线的盘有逻辑分布到各个设备的端口上
  
  
  
  **链式查询**
  
  总线判优逻辑集中在一个部件上，是集中式控制特征。数据总线用于信息交换过程中数据的传输，主设备占用总线后通过地址总线找到从设备。BR (用于总线请求的线) 所有设备都通过这条线发出总线占用的请求，BS (反馈总线忙的线) 如果某一个设备占用了总线的控制权，就通过总线忙这条线告诉总线控制部件这总线被占用。BG (总线授权线) 链式查询的特点就是有BG决定的，如果挂接在总线上的IO接口要请求占用总线，会通过BR这条线向总线控制部件发送占用请求，总线控制部件接收到该iO接口的总线控制请求后，并且可以让出总线控制权，总线控制部件就通过BG链式查询 (一个一个的查询) 发出请求的IO接口，找到IO接口后，该IO接口通过BS设置总线忙，获得总线控制权。IO接口是按优先级从高到底排列，如果是优先级较低的IO接口发出请求，查询就会花较长时间甚至得不到应答。缺点是速度慢且对电路故障极为敏感，   例如如果BG向下的某个IO接口出现故障，那么故障后面的将永远得不到授权。优点是结构简单，易于扩展。
  
  ![image-20221027230344648](https://2114301743-1314609253.cos.ap-nanjing.myqcloud.com/img/image-20221027230344648.png)



**计数器定时查询方式**

设备地址线是计数器定时查询的来源，地址线传输的地址是由计数器给出的，通过这个地址来查询发出占用总线请求的IO接口，总线控制部件中有一个计数器，如果某一个设备想要占用总线与从设备进行设备传输，通过BR向总线控制部件发出总线占用请求，总线控制部件接收到请求后并判定可以让出总线控制权，会启动计数器，计数器将值通过设备地址线输出，假设计数器值为0，那么设备地址线给出地址后，就会对IO接口0进行查询，查看是否是IO接口0发出的请求，如果不是，计数器值加1，再对IO接口1进行判断，如果IO接口1提出了请求，接口1就会进行响应，通过BS这条线发出总线忙，占用总线。避免了IO接口 损坏无法向下查询的问题。

![image-20221027233106432](https://2114301743-1314609253.cos.ap-nanjing.myqcloud.com/img/image-20221027233106432.png)



**独立请求方式**

![image-20221027234327901](https://2114301743-1314609253.cos.ap-nanjing.myqcloud.com/img/image-20221027234327901.png)

 每个IO接口都增加了两条线，BR0是IO接口给出总线占用请求，BG0是总线控制部件给出应答，哪一个BG0有效，那个IO接口就获得总线占用权，总线独立请求方式总线会非常多。



#### 总线通信控制

**目的：**解决通信双方 (主设备和从设备) 协调配合 问题

**总线传输周期：**主设备和从设备完成一次完整且可靠的通信的时间，有以下四个阶段

- **申请分配阶段：**由需要使用总线的主模块 (或主设备) 提出申请，经总线仲裁机构决定下一传输周期的总线使用授权于某一申请者
- **寻址阶段：**取得了总线使用权的主模块通过总线发出本次要访问的从模块 (从设备) 的地址及有关命令，启动参与本次传输的从模块
- **传数阶段：**主模块和从模块进行数据交换，数据由源模块发出，经数据总线流入目的模块
- **结束阶段：**主模块的有关信息均从系统总线上撤除，让出总线使用权

##### 总线通信的四种方式

- **同步通信：**由 统一时标 控制数据传送
  
  - **同步式数据输入（主模块是CPU，从是输入设备）**
  
  <img src="https://2114301743-1314609253.cos.ap-nanjing.myqcloud.com/img/image-20221030200111978.png" alt="image-20221030200111978" style="zoom: 50%;" />
  
  第一个时钟周期上升沿主模块CPU给出从模块地址，第二个时钟周期上升沿主模块CPU发出读命令，从模块按命令完成一系列操作，且在第三个时钟周期上升沿前将主模块需要的数据送到数据线上，主模块在第三个时钟周期内，将数据线上的数据送到内部寄存器中，主模块在第四周期上升沿撤销读命令，撤销对数据总线的驱动，从模块停止数据发送。
  
  - **同步式数据输出**
  
  <img src="https://2114301743-1314609253.cos.ap-nanjing.myqcloud.com/img/image-20221030203828726.png" alt="image-20221030203828726" style="zoom:50%;" />
  
  在第一个时钟周期上升沿，主模块发出从模块地址，在第一个时钟周期下降沿给出数据，在第二个时钟周期上升沿给出写命令，向从模块进行数据写入，第三个时钟上升沿在进行写操作，在第四个时钟周期上升沿，主模块撤销写命令，停止数据输出，撤销对数据总线的驱动。
  
  同步通信的缺点是所有从模块都用同一个时标控制，要在同一个时标中完成所有操作，从模块时强制同步的，所以多个速度不同的从模块我们必须选择最慢的那一个，作为统一的时标，这样就导致即使某些模块速度快也要按照最慢的标准来，所以同步通信通常用在各个模块存取速度相近，总线长度比较短的情况

- **异步通信：**采用 应答方式，没有公共时钟标准，具体看书

  设备有主设备和从设备两种，主设备发起总线通信，从设备受主设备控制，与同步相比没有定宽定距的时钟，但增加了两条线，一条线是请求线，主设备发出请求信号用，另一条线是应答线，从设备对主设备发出的请求进行应答。

  - 不互锁

    <img src="https://2114301743-1314609253.cos.ap-nanjing.myqcloud.com/img/image-20221030205853381.png" alt="image-20221030205853381" style="zoom:50%;" />

    主设备发出请求，从设备进行应答，在这个过程中主设备不管是否接收到从设备的应答信号，经过一定延时后都会撤销请求信号，从设备也不管主设备是否接收到应答信号，过一段时间后都会撤销应答信号，这种通信方式是有问题的

  - 半互锁

  - <img src="https://2114301743-1314609253.cos.ap-nanjing.myqcloud.com/img/image-20221030210236935.png" alt="image-20221030210236935" style="zoom:50%;" />

    主设备发出请求信号，从设备接收到请求信号后发出应答信号，主设备接收到应答信号后撤销请求，接收不到就保持请求状态，从设备不管对方是否接收到应答信号，一段时间后撤销应答信号

  - 全互锁

    <img src="https://2114301743-1314609253.cos.ap-nanjing.myqcloud.com/img/image-20221030210710763.png" alt="image-20221030210710763" style="zoom:50%;" />

    主设备发出请求信号，从设备接收到请求信号后发出应答信号，主设备收到应答信号后撤销请求信号，主设备撤销请求信号后，从设备撤销应答信号，可以完成可靠传输

  <img src="https://2114301743-1314609253.cos.ap-nanjing.myqcloud.com/img/image-20221030211946062.png" alt="image-20221030211946062" style="zoom:67%;" />

- **半同步通信：**同步、异步结合

  - 在T1上升沿主模块发出地址，T2上升沿主模块发出命令，在T3上沿之前从模块将数据放到数据线上，在T3内主模块从数据总线接收数据，在T4主模块撤销命令，从模块撤销数据，但如果主模块和从模块速度不一致，比如说主模块是CPU，从模块是存储器，CPU的工作速度比存储器速度快，在T3上升沿到来之前，从模块无法提供数据，所以在T3上升沿到来之前从模块要发出WAIT信号低电平有效，主模块检测到WAIT是低电平就会插入Tw周期，等待数据到来，在下一个时钟周期到来前，主模块还对检测WAIT，直到WAIT信号是高电平

  <img src="https://2114301743-1314609253.cos.ap-nanjing.myqcloud.com/img/image-20221030212840898.png" style="zoom:50%;" />

  <img src="https://2114301743-1314609253.cos.ap-nanjing.myqcloud.com/img/image-20221030214808250.png" alt="image-20221030214808250" style="zoom:50%;" />

  主模块在T1上升沿给出从模块地址，在T2上升沿给出读命令，在T3上升沿前，从模块若没有完成数据传送，发出WAIT低电平信号，主模块接收到WAIT低电平信号后插入一个Tw等待周期，等到T3周期前如果从模块还没有完成数据传送，发出WAIT低电平，主模块插入Tw继续等待，知道下一个周期前从模块完成数据传送，在T3周期主模块接收数据线上的数据，T4周期上升沿，主模块撤销读命令，从模块撤销数据，T4结束地址信号撤销，这种传输允许不同速度的主从模块间进行数据传送。

  上述三种传输方式的共同点

  <img src="https://2114301743-1314609253.cos.ap-nanjing.myqcloud.com/img/image-20221030215857540.png" alt="image-20221030215857540" style="zoom:50%;" />

  有总线空闲期，是对总线资源的浪费，分离式通信就是为了解决这个问题

- **分离式通信：**充分 挖掘 系统 总线每个瞬间 的潜力，具体看书

  **一个总线传输周期可以分为两个周期**

  - **子周期1：**主模块 申请 占用总线，使用完后即 放弃总线 使用权，即地址命令发送后主设备放弃总线占用权，放弃总线这一期间从设备在准备数据
  - **子周期2：**从模块 申请 占用总线，将数据送到总线上，此时从模块相当于主模块，是它发出总线占用请求。
  - 各模块有权申请占用总线
  - 采用同步方式通信，不等对方应答。也就是说从模块变成主模块后采用同步通信方式，定宽定距的时钟完成数据的传输
  - 各模块准备数据时，不占用总线
  - 总线被占用时，无空闲
