`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 17.03.2026 11:41:35
// Design Name: 
// Module Name: PC
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module PC(PC_Next,clk,rst,PC);

input [31:0]PC_Next;
input clk,rst;
output [31:0]PC;
reg [31:0]PC;

always @(posedge clk)
begin
      if(~rst)
       PC<={32{1'b0}};
      else
       PC<=PC_Next;

end
endmodule
