<?xml version="1.0" encoding="UTF-8"?>
<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>pulp-platform.org</ipxact:vendor>
	<ipxact:library>peripheral</ipxact:library>
	<ipxact:name>apb_uart</ipxact:name>
	<ipxact:version>1.0</ipxact:version>
	<ipxact:busInterfaces>
		<ipxact:busInterface>
			<ipxact:name>apb_slave</ipxact:name>
			<ipxact:busType vendor="amba.com" library="AMBA3" name="APB" version="r1p0_4"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="amba.com" library="AMBA3" name="APB_rtl" version="r1p0_4"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>PADDR</ipxact:name>
								<ipxact:range>
									<ipxact:left>4</ipxact:left>
									<ipxact:right>2</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>PADDR</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>PSELx</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>PSEL</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>PENABLE</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>PENABLE</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>PWRITE</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>PWRITE</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>PRDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>PRDATA</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>PWDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>PWDATA</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>PREADY</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>PREADY</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>PSLVERR</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>PSLVERR</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave>
				<ipxact:memoryMapRef memoryMapRef="UART"/>
			</ipxact:slave>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>uart</ipxact:name>
			<ipxact:busType vendor="pulp-platform.org" library="interface" name="uart" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="pulp-platform.org" library="interface" name="uart.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>dsr</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>DSRN</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>cts</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>CTSN</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>dtr</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>DTRN</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>rts</ipxact:name>
								<ipxact:range>
									<ipxact:left>0</ipxact:left>
									<ipxact:right>0</ipxact:right>
								</ipxact:range>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>RTSN</ipxact:name>
								<ipxact:partSelect>
									<ipxact:range>
										<ipxact:left>0</ipxact:left>
										<ipxact:right>0</ipxact:right>
									</ipxact:range>
								</ipxact:partSelect>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>rx</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>SIN</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>tx</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>SOUT</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>event</ipxact:name>
			<ipxact:busType vendor="pulp-platform.org" library="interface" name="irq" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="pulp-platform.org" library="interface" name="irq.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>event</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>INT</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:system>
				<ipxact:group>irq_source</ipxact:group>
			</ipxact:system>
		</ipxact:busInterface>
	</ipxact:busInterfaces>
	<ipxact:memoryMaps>
		<ipxact:memoryMap>
			<ipxact:name>UART</ipxact:name>
			<ipxact:addressBlock>
				<ipxact:name>uart_registers</ipxact:name>
				<ipxact:baseAddress>'h0</ipxact:baseAddress>
				<ipxact:range>8</ipxact:range>
				<ipxact:width>8</ipxact:width>
				<ipxact:register>
					<ipxact:name>THR_RBR_DLL</ipxact:name>
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:field>
						<ipxact:name>Variant</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>8</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>IER_DLH</ipxact:name>
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h1</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:field>
						<ipxact:name>Variant</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>8</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>IIR_FCR</ipxact:name>
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h2</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:field>
						<ipxact:name>Variant</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>8</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LCR</ipxact:name>
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h3</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:field>
						<ipxact:name>DLAB</ipxact:name>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SBE</ipxact:name>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Parity</ipxact:name>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:bitWidth>3</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>Word_Length</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>3</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>MCR</ipxact:name>
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:field>
						<ipxact:name>ACE</ipxact:name>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LM</ipxact:name>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AO2</ipxact:name>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>AO1</ipxact:name>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RTS</ipxact:name>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DTR</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>LSR</ipxact:name>
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h5</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:field>
						<ipxact:name>ERF</ipxact:name>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BI</ipxact:name>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ETHD</ipxact:name>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EDHR</ipxact:name>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>OE</ipxact:name>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PE</ipxact:name>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FE</ipxact:name>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DR</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>MSR</ipxact:name>
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h6</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:field>
						<ipxact:name>CD</ipxact:name>
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDSR</ipxact:name>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TERI</ipxact:name>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DDCD</ipxact:name>
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CTS</ipxact:name>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SDR</ipxact:name>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RI</ipxact:name>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DCTS</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>SR</ipxact:name>
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h7</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:field>
						<ipxact:name>SR</ipxact:name>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>8</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
			</ipxact:addressBlock>
			<ipxact:addressUnitBits>8</ipxact:addressUnitBits>
		</ipxact:memoryMap>
	</ipxact:memoryMaps>
	<ipxact:model>
		<ipxact:views>
			<ipxact:view>
				<ipxact:name>flat_vhdl</ipxact:name>
				<ipxact:envIdentifier>VHDL:Kactus2:</ipxact:envIdentifier>
				<ipxact:componentInstantiationRef>vhdl_implementation</ipxact:componentInstantiationRef>
			</ipxact:view>
		</ipxact:views>
		<ipxact:instantiations>
			<ipxact:componentInstantiation>
				<ipxact:name>vhdl_implementation</ipxact:name>
				<ipxact:language>VHDL</ipxact:language>
				<ipxact:moduleName>apb_uart</ipxact:moduleName>
				<ipxact:architectureName>rtl</ipxact:architectureName>
				<ipxact:fileSetRef>
					<ipxact:localName>apb_uart</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
		</ipxact:instantiations>
		<ipxact:ports>
			<ipxact:port>
				<ipxact:name>CLK</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>RSTN</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>PSEL</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>PENABLE</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>PWRITE</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>PADDR</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>2</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic_vector</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>PWDATA</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>31</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic_vector</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>PRDATA</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>31</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic_vector</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>PREADY</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>PSLVERR</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>INT</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>OUT1N</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>OUT2N</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>RTSN</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>DTRN</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>CTSN</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>DSRN</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>DCDN</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>RIN</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>SIN</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>SOUT</ipxact:name>
				<ipxact:description>Transmitter output</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>std_logic</ipxact:typeName>
							<ipxact:typeDefinition>IEEE.std_logic_1164.all</ipxact:typeDefinition>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
			</ipxact:port>
		</ipxact:ports>
	</ipxact:model>
	<ipxact:fileSets>
		<ipxact:fileSet>
			<ipxact:name>apb_uart</ipxact:name>
			<ipxact:file>
				<ipxact:name>../../../../../pulpino/ips/apb/apb_uart/apb_uart.vhd</ipxact:name>
				<ipxact:fileType>vhdlSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>3b795499be21ee48de7de8b1fd8b6927c8fed417</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../pulpino/ips/apb/apb_uart/slib_clock_div.vhd</ipxact:name>
				<ipxact:fileType>vhdlSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>1fe5ad3d5b8b47196c4b7b51a890018aa34f2bf6</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../pulpino/ips/apb/apb_uart/slib_counter.vhd</ipxact:name>
				<ipxact:fileType>vhdlSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>e15afea89f7e6e2c1156b700f741d868cca1182a</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../pulpino/ips/apb/apb_uart/slib_edge_detect.vhd</ipxact:name>
				<ipxact:fileType>vhdlSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>98af96fb3ec3d20cf0c77f514f199a22612a9791</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../pulpino/ips/apb/apb_uart/slib_fifo.vhd</ipxact:name>
				<ipxact:fileType>vhdlSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>a81adcbb9aca2c40e39451cbaffc3d0e03cafe6b</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../pulpino/ips/apb/apb_uart/slib_input_filter.vhd</ipxact:name>
				<ipxact:fileType>vhdlSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>2bac75d6b96ca1e473d951f74455a2fa3edf1fa7</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../pulpino/ips/apb/apb_uart/slib_input_sync.vhd</ipxact:name>
				<ipxact:fileType>vhdlSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>6475e1b2dd690eeff83c2803f54f8d496ee37677</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../pulpino/ips/apb/apb_uart/slib_mv_filter.vhd</ipxact:name>
				<ipxact:fileType>vhdlSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>cf29e8389b49deb74d0420da95038c6c52af2a68</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../pulpino/ips/apb/apb_uart/uart_baudgen.vhd</ipxact:name>
				<ipxact:fileType>vhdlSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>a0307c3dee599cc5885152c6ab907a6288658327</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../pulpino/ips/apb/apb_uart/uart_interrupt.vhd</ipxact:name>
				<ipxact:fileType>vhdlSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>9dcc64c8a5454b2513ebd2b508e9b9361ca12990</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../pulpino/ips/apb/apb_uart/uart_receiver.vhd</ipxact:name>
				<ipxact:fileType>vhdlSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>61b89f169dfa77a1fd62ad486ae0f846a0236754</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../../pulpino/ips/apb/apb_uart/uart_transmitter.vhd</ipxact:name>
				<ipxact:fileType>vhdlSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>501a0756503ebc8fb808ec487c133e381065ed7a</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
		</ipxact:fileSet>
	</ipxact:fileSets>
	<ipxact:vendorExtensions>
		<kactus2:fileDependencies>
			<kactus2:fileDependency manual="false" bidirectional="false" locked="false">
				<kactus2:fileRef1>../../../../../ips/apb/apb_uart/apb_uart.vhd</kactus2:fileRef1>
				<kactus2:fileRef2>$External$/state_type.vhd</kactus2:fileRef2>
				<ipxact:description>Component instantiation for entity state_type</ipxact:description>
			</kactus2:fileDependency>
			<kactus2:fileDependency manual="false" bidirectional="false" locked="false">
				<kactus2:fileRef1>../../../../../ips/apb/apb_uart/uart_transmitter.vhd</kactus2:fileRef1>
				<kactus2:fileRef2>$External$/std_logic.vhd</kactus2:fileRef2>
				<ipxact:description>Component instantiation for entity std_logic</ipxact:description>
			</kactus2:fileDependency>
		</kactus2:fileDependencies>
		<kactus2:author>pekkarie</kactus2:author>
		<kactus2:kts_attributes>
			<kactus2:kts_productHier>Flat</kactus2:kts_productHier>
			<kactus2:kts_implementation>HW</kactus2:kts_implementation>
			<kactus2:kts_firmness>Mutable</kactus2:kts_firmness>
		</kactus2:kts_attributes>
		<kactus2:license>LGPL2</kactus2:license>
	</ipxact:vendorExtensions>
</ipxact:component>
