\relax 
\providecommand\hyper@newdestlabel[2]{}
\@writefile{toc}{\contentsline {chapter}{\numberline {5}Transmiss\IeC {\~a}o em s\IeC {\'e}rie de dados HDMI}{73}{chapter.5}}
\@writefile{lof}{\addvspace {10\p@ }}
\@writefile{lot}{\addvspace {10\p@ }}
\newlabel{chap:chap5}{{5}{73}{Transmissão em série de dados HDMI}{chapter.5}{}}
\@writefile{toc}{\contentsline {section}{\numberline {5.1}Abordagem inicial}{73}{section.5.1}}
\@writefile{toc}{\contentsline {subsection}{\numberline {5.1.1}Transmiss\IeC {\~a}o de uma barra de cores gerada na FPGA em s\IeC {\'e}rie}{73}{subsection.5.1.1}}
\newlabel{sub:planD}{{5.1.1}{73}{Transmissão de uma barra de cores gerada na FPGA em série}{subsection.5.1.1}{}}
\@writefile{toc}{\contentsline {subsubsection}{\numberline {5.1.1.1}Considera\IeC {\c c}\IeC {\~o}es sobre a arquitetura}{73}{subsubsection.5.1.1.1}}
\newlabel{subsub:planD_considera\IeC {\c c}\IeC {\~o}es}{{5.1.1.1}{73}{Considerações sobre a arquitetura}{subsubsection.5.1.1.1}{}}
\@writefile{lof}{\contentsline {figure}{\numberline {5.1}{\ignorespaces Diagrama de blocos geral da arquitetura que transmite uma barra de cores em s\IeC {\'e}rie}}{74}{figure.caption.88}}
\newlabel{fig:planD_SIMPLES}{{5.1}{74}{Diagrama de blocos geral da arquitetura que transmite uma barra de cores em série}{figure.caption.88}{}}
\@writefile{toc}{\contentsline {subsubsection}{\numberline {5.1.1.2}Gera\IeC {\c c}\IeC {\~a}o do M\IeC {\'o}dulo GTX}{75}{subsubsection.5.1.1.2}}
\newlabel{subsub:GTX_generate}{{5.1.1.2}{75}{Geração do Módulo GTX}{subsubsection.5.1.1.2}{}}
\@writefile{lot}{\contentsline {table}{\numberline {5.1}{\ignorespaces Sum\IeC {\'a}rio do m\IeC {\'o}dulo GTX gerado para a transmiss\IeC {\~a}o em s\IeC {\'e}rie de uma barra de cores gerada na FPGA}}{76}{table.caption.89}}
\newlabel{table:sumario_planoD}{{5.1}{76}{Sumário do módulo GTX gerado para a transmissão em série de uma barra de cores gerada na FPGA}{table.caption.89}{}}
\@writefile{toc}{\contentsline {subsubsection}{\numberline {5.1.1.3}Concep\IeC {\c c}\IeC {\~a}o e Desenvolvimento}{76}{subsubsection.5.1.1.3}}
\newlabel{subsub:serial_colorBarGenerator}{{5.1.1.3}{76}{Bloco gerador de uma Barra de Cores}{section*.90}{}}
\newlabel{subsub:serial_syncsignals}{{5.1.1.3}{77}{Bloco Sincronizador dos dados HDMI}{section*.91}{}}
\@writefile{lof}{\contentsline {figure}{\numberline {5.2}{\ignorespaces Bloco de sincroniza\IeC {\c c}\IeC {\~a}o de dados}}{77}{figure.caption.92}}
\newlabel{fig:sync_block}{{5.2}{77}{Bloco de sincronização de dados}{figure.caption.92}{}}
\newlabel{subsub:serial_frameGenerator}{{5.1.1.3}{77}{Gerador de Tramas}{section*.93}{}}
\@writefile{lof}{\contentsline {figure}{\numberline {5.3}{\ignorespaces Estrutura das tramas de informa\IeC {\c c}\IeC {\~a}o}}{78}{figure.caption.94}}
\newlabel{fig:trama_abordagem_inicial}{{5.3}{78}{Estrutura das tramas de informação}{figure.caption.94}{}}
\citation{R022}
\citation{R011}
\@writefile{lof}{\contentsline {figure}{\numberline {5.4}{\ignorespaces Momentos de transmiss\IeC {\~a}o de diferentes tramas}}{79}{figure.caption.95}}
\newlabel{fig:momentos_tramas}{{5.4}{79}{Momentos de transmissão de diferentes tramas}{figure.caption.95}{}}
\newlabel{subsub:serial_frameChecker}{{5.1.1.3}{79}{Verificador de Tramas}{section*.96}{}}
\@writefile{lof}{\contentsline {figure}{\numberline {5.5}{\ignorespaces Alinhamento das tramas no transcetor}}{80}{figure.caption.97}}
\newlabel{fig:alinhamento_tramas_gtx}{{5.5}{80}{Alinhamento das tramas no transcetor}{figure.caption.97}{}}
\@writefile{lof}{\contentsline {figure}{\numberline {5.6}{\ignorespaces M\IeC {\'a}quina de estados de transmiss\IeC {\~a}o}}{81}{figure.caption.98}}
\newlabel{fig:FSM1}{{5.6}{81}{Máquina de estados de transmissão}{figure.caption.98}{}}
\@writefile{lof}{\contentsline {figure}{\numberline {5.7}{\ignorespaces M\IeC {\'a}quina de estados leitura de dados}}{82}{figure.caption.99}}
\newlabel{fig:fsm2}{{5.7}{82}{Máquina de estados leitura de dados}{figure.caption.99}{}}
\@writefile{lof}{\contentsline {figure}{\numberline {5.8}{\ignorespaces M\IeC {\'a}quina de estados de verifica\IeC {\c c}\IeC {\~a}o do alinhamento dos dados}}{83}{figure.caption.100}}
\newlabel{fig:fsm3}{{5.8}{83}{Máquina de estados de verificação do alinhamento dos dados}{figure.caption.100}{}}
\citation{R011}
\newlabel{subsub:serial_send signals to HDMI}{{5.1.1.3}{84}{Bloco de envio de dados para a placa HDMI}{section*.101}{}}
\@writefile{lof}{\contentsline {figure}{\numberline {5.9}{\ignorespaces Diagrama de blocos de envio de dados para a placa HDMI transmissora}}{85}{figure.caption.102}}
\newlabel{fig:sync_block_to_HDMI}{{5.9}{85}{Diagrama de blocos de envio de dados para a placa HDMI transmissora}{figure.caption.102}{}}
\newlabel{subsub:serial_locs_planD}{{5.1.1.3}{85}{Localizações das portas de saída do módulo de topo}{section*.103}{}}
\@writefile{toc}{\contentsline {subsubsection}{\numberline {5.1.1.4}Resultados}{85}{subsubsection.5.1.1.4}}
\newlabel{subsub:serial_planDresults}{{5.1.1.4}{85}{Resultados}{subsubsection.5.1.1.4}{}}
\@writefile{lof}{\contentsline {figure}{\numberline {5.10}{\ignorespaces Diagrama de blocos da arquitetura de transmiss\IeC {\~a}o em s\IeC {\'e}rie de uma barra de cores gerada na FPGA}}{86}{figure.caption.104}}
\newlabel{fig:planD}{{5.10}{86}{Diagrama de blocos da arquitetura de transmissão em série de uma barra de cores gerada na FPGA}{figure.caption.104}{}}
\@writefile{lot}{\contentsline {table}{\numberline {5.2}{\ignorespaces Localiza\IeC {\c c}\IeC {\~o}es f\IeC {\'\i }sicas das portas de entrada e sa\IeC {\'\i }da da arquitetura desenvolvida}}{86}{table.caption.105}}
\newlabel{table:loc_planD_simples}{{5.2}{86}{Localizações físicas das portas de entrada e saída da arquitetura desenvolvida}{table.caption.105}{}}
\@writefile{lof}{\contentsline {figure}{\numberline {5.11}{\ignorespaces \textit  {Setup} de teste da arquitetura}}{87}{figure.caption.106}}
\newlabel{fig:planD_setup}{{5.11}{87}{\textit {Setup} de teste da arquitetura}{figure.caption.106}{}}
\@writefile{lof}{\contentsline {figure}{\numberline {5.12}{\ignorespaces Resultados obtidos da transmiss\IeC {\~a}o em s\IeC {\'e}rie de uma barra de cores gerada na FPGA}}{87}{figure.caption.107}}
\newlabel{fig:planD_resultados}{{5.12}{87}{Resultados obtidos da transmissão em série de uma barra de cores gerada na FPGA}{figure.caption.107}{}}
\@writefile{toc}{\contentsline {subsection}{\numberline {5.1.2}Transmiss\IeC {\~a}o de imagem em s\IeC {\'e}rie entre dispositivos HDMI}{88}{subsection.5.1.2}}
\newlabel{sub:planE}{{5.1.2}{88}{Transmissão de imagem em série entre dispositivos HDMI}{subsection.5.1.2}{}}
\@writefile{toc}{\contentsline {subsubsection}{\numberline {5.1.2.1}Considera\IeC {\c c}\IeC {\~o}es sobre a arquitetura}{88}{subsubsection.5.1.2.1}}
\newlabel{subsub:planE_considera\IeC {\c c}\IeC {\~o}es}{{5.1.2.1}{88}{Considerações sobre a arquitetura}{subsubsection.5.1.2.1}{}}
\@writefile{lof}{\contentsline {figure}{\numberline {5.13}{\ignorespaces Diagrama geral da arquitetura de transmiss\IeC {\~a}o em s\IeC {\'e}rie de imagem entre dispositivos HDMI}}{88}{figure.caption.108}}
\newlabel{fig:planE_simples}{{5.13}{88}{Diagrama geral da arquitetura de transmissão em série de imagem entre dispositivos HDMI}{figure.caption.108}{}}
\@writefile{toc}{\contentsline {subsubsection}{\numberline {5.1.2.2}Concep\IeC {\c c}\IeC {\~a}o e Desenvolvimento}{88}{subsubsection.5.1.2.2}}
\citation{R024}
\citation{R009}
\citation{R014}
\citation{R013}
\@writefile{lof}{\contentsline {figure}{\numberline {5.14}{\ignorespaces Bloco recetor de dados HDMI}}{89}{figure.caption.110}}
\newlabel{fig:recetorHDMI}{{5.14}{89}{Bloco recetor de dados HDMI}{figure.caption.110}{}}
\newlabel{subsub:serial_locs_planE}{{5.1.2.2}{89}{Localizações das portas de saída do módulo de topo}{section*.111}{}}
\newlabel{fig:planE}{{5.1.2.2}{89}{Localizações das portas de saída do módulo de topo}{figure.caption.112}{}}
\@writefile{lof}{\contentsline {figure}{\numberline {5.15}{\ignorespaces Diagrama de blocos da arquitetura de transmiss\IeC {\~a}o de imagem em s\IeC {\'e}rie}}{90}{figure.caption.112}}
\newlabel{fig:planoE}{{5.15}{90}{Diagrama de blocos da arquitetura de transmissão de imagem em série}{figure.caption.112}{}}
\@writefile{toc}{\contentsline {subsubsection}{\numberline {5.1.2.3}Resultados}{90}{subsubsection.5.1.2.3}}
\newlabel{subsub:serial_planEresults}{{5.1.2.3}{90}{Resultados}{subsubsection.5.1.2.3}{}}
\@writefile{lot}{\contentsline {table}{\numberline {5.3}{\ignorespaces Localiza\IeC {\c c}\IeC {\~o}es f\IeC {\'\i }sicas das portas de entrada e sa\IeC {\'\i }da da arquitetura\relax }}{91}{table.caption.113}}
\newlabel{table:LOC_simples_planE}{{5.3}{91}{Localizações físicas das portas de entrada e saída da arquitetura\relax }{table.caption.113}{}}
\@writefile{lof}{\contentsline {figure}{\numberline {5.16}{\ignorespaces \textit  {Setup} de teste para a arquitetura de transmiss\IeC {\~a}o em s\IeC {\'e}rie entre dispositivos HDMI}}{91}{figure.caption.114}}
\newlabel{fig:planoE_setup}{{5.16}{91}{\textit {Setup} de teste para a arquitetura de transmissão em série entre dispositivos HDMI}{figure.caption.114}{}}
\@writefile{lof}{\contentsline {figure}{\numberline {5.17}{\ignorespaces Resultado obtido da arquitetura de transmiss\IeC {\~a}o em s\IeC {\'e}rie entre dispositivos HDMI}}{92}{figure.caption.115}}
\newlabel{fig:planoE_results}{{5.17}{92}{Resultado obtido da arquitetura de transmissão em série entre dispositivos HDMI}{figure.caption.115}{}}
\@writefile{lof}{\contentsline {figure}{\numberline {5.18}{\ignorespaces Gr\IeC {\'a}fico da an\IeC {\'a}lise do comportamento dos sinais internos da FPGA}}{92}{figure.caption.116}}
\newlabel{fig:planoE_rerro}{{5.18}{92}{Gráfico da análise do comportamento dos sinais internos da FPGA}{figure.caption.116}{}}
\@writefile{toc}{\contentsline {subsection}{\numberline {5.1.3}An\IeC {\'a}lise dos recursos utilizados por cada uma das arquiteturas}{93}{subsection.5.1.3}}
\@writefile{lot}{\contentsline {table}{\numberline {5.4}{\ignorespaces Recursos utilizados pelas arquiteturas desenvolvidas de transmiss\IeC {\~a}o em s\IeC {\'e}rie\relax }}{94}{table.caption.117}}
\newlabel{table:recursos_planoD_planoE}{{5.4}{94}{Recursos utilizados pelas arquiteturas desenvolvidas de transmissão em série\relax }{table.caption.117}{}}
\@setckpt{chapter5}{
\setcounter{page}{95}
\setcounter{equation}{0}
\setcounter{enumi}{3}
\setcounter{enumii}{0}
\setcounter{enumiii}{0}
\setcounter{enumiv}{0}
\setcounter{footnote}{0}
\setcounter{mpfootnote}{0}
\setcounter{part}{0}
\setcounter{chapter}{5}
\setcounter{section}{1}
\setcounter{subsection}{3}
\setcounter{subsubsection}{0}
\setcounter{paragraph}{0}
\setcounter{subparagraph}{0}
\setcounter{figure}{18}
\setcounter{table}{4}
\setcounter{LT@tables}{1}
\setcounter{LT@chunks}{3}
\setcounter{mn@abspage}{115}
\setcounter{ContinuedFloat}{0}
\setcounter{cp@cntr}{0}
\setcounter{sidenote}{1}
\setcounter{linenumber}{0}
\setcounter{LN@truepage}{114}
\setcounter{Item}{33}
\setcounter{Hfootnote}{7}
\setcounter{bookmark@seq@number}{52}
\setcounter{section@level}{2}
}
