Timing Analyzer report for SeqShiftUnit_Demo
Tue May 03 11:11:24 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'FreqDivider:inst4|clkOut'
 14. Slow 1200mV 85C Model Hold: 'FreqDivider:inst4|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'FreqDivider:inst4|clkOut'
 25. Slow 1200mV 0C Model Hold: 'FreqDivider:inst4|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'FreqDivider:inst4|clkOut'
 35. Fast 1200mV 0C Model Hold: 'FreqDivider:inst4|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; SeqShiftUnit_Demo                                   ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
;     Processors 3-4         ;   0.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; CLOCK_50                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                 ;
; FreqDivider:inst4|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FreqDivider:inst4|clkOut } ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+------------+-----------------+--------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                           ;
+------------+-----------------+--------------------------+------------------------------------------------+
; 198.97 MHz ; 198.97 MHz      ; CLOCK_50                 ;                                                ;
; 560.54 MHz ; 437.64 MHz      ; FreqDivider:inst4|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -4.026 ; -84.655       ;
; FreqDivider:inst4|clkOut ; -0.784 ; -2.632        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; FreqDivider:inst4|clkOut ; 0.461 ; 0.000         ;
; CLOCK_50                 ; 0.641 ; 0.000         ;
+--------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -38.980       ;
; FreqDivider:inst4|clkOut ; -1.285 ; -10.280       ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.026 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.944      ;
; -3.997 ; FreqDivider:inst4|s_divCounter[19] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.915      ;
; -3.989 ; FreqDivider:inst4|s_divCounter[25] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.907      ;
; -3.958 ; FreqDivider:inst4|s_divCounter[26] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.876      ;
; -3.948 ; FreqDivider:inst4|s_divCounter[10] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.866      ;
; -3.939 ; FreqDivider:inst4|s_divCounter[9]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.857      ;
; -3.925 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.843      ;
; -3.921 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.839      ;
; -3.874 ; FreqDivider:inst4|s_divCounter[24] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.792      ;
; -3.836 ; FreqDivider:inst4|s_divCounter[3]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.754      ;
; -3.771 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.689      ;
; -3.764 ; FreqDivider:inst4|s_divCounter[18] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.682      ;
; -3.758 ; FreqDivider:inst4|s_divCounter[8]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.676      ;
; -3.743 ; FreqDivider:inst4|s_divCounter[1]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.661      ;
; -3.663 ; FreqDivider:inst4|s_divCounter[4]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.581      ;
; -3.657 ; FreqDivider:inst4|s_divCounter[23] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.575      ;
; -3.653 ; FreqDivider:inst4|s_divCounter[7]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.571      ;
; -3.647 ; FreqDivider:inst4|s_divCounter[17] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.565      ;
; -3.646 ; FreqDivider:inst4|s_divCounter[14] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.564      ;
; -3.642 ; FreqDivider:inst4|s_divCounter[11] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.560      ;
; -3.616 ; FreqDivider:inst4|s_divCounter[2]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.534      ;
; -3.601 ; FreqDivider:inst4|s_divCounter[12] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.518      ;
; -3.573 ; FreqDivider:inst4|s_divCounter[5]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.491      ;
; -3.492 ; FreqDivider:inst4|s_divCounter[21] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.410      ;
; -3.480 ; FreqDivider:inst4|s_divCounter[6]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.398      ;
; -3.398 ; FreqDivider:inst4|s_divCounter[20] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.316      ;
; -3.224 ; FreqDivider:inst4|s_divCounter[22] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.142      ;
; -3.078 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.995      ;
; -3.078 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.995      ;
; -3.078 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.995      ;
; -3.078 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.995      ;
; -3.078 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.995      ;
; -3.078 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.995      ;
; -3.078 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.995      ;
; -3.078 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.995      ;
; -3.078 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.995      ;
; -3.078 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.995      ;
; -3.078 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.995      ;
; -3.078 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.995      ;
; -3.074 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.991      ;
; -3.074 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.991      ;
; -3.074 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.991      ;
; -3.074 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.991      ;
; -3.074 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.991      ;
; -3.074 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.991      ;
; -3.074 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.991      ;
; -3.074 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.991      ;
; -3.074 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.991      ;
; -3.074 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.991      ;
; -3.074 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.991      ;
; -3.074 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.991      ;
; -2.926 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.843      ;
; -2.926 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.843      ;
; -2.926 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.843      ;
; -2.926 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.843      ;
; -2.926 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.843      ;
; -2.926 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.843      ;
; -2.926 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.843      ;
; -2.926 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.843      ;
; -2.926 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.843      ;
; -2.926 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.843      ;
; -2.926 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.843      ;
; -2.926 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.843      ;
; -2.926 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.843      ;
; -2.926 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.843      ;
; -2.924 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.841      ;
; -2.924 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.841      ;
; -2.924 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.841      ;
; -2.924 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.841      ;
; -2.924 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.841      ;
; -2.924 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.841      ;
; -2.924 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.841      ;
; -2.924 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.841      ;
; -2.924 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.841      ;
; -2.924 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.841      ;
; -2.924 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.841      ;
; -2.924 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.841      ;
; -2.922 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.839      ;
; -2.922 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.839      ;
; -2.922 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.839      ;
; -2.922 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.839      ;
; -2.922 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.839      ;
; -2.922 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.839      ;
; -2.922 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.839      ;
; -2.922 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.839      ;
; -2.922 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.839      ;
; -2.922 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.839      ;
; -2.922 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.839      ;
; -2.922 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.839      ;
; -2.922 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.839      ;
; -2.922 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.839      ;
; -2.905 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.822      ;
; -2.905 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.822      ;
; -2.905 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.822      ;
; -2.905 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.822      ;
; -2.905 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.822      ;
; -2.905 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.822      ;
; -2.905 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.822      ;
; -2.905 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.822      ;
; -2.905 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.822      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FreqDivider:inst4|clkOut'                                                                                                                   ;
+--------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.784 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.077     ; 1.705      ;
; -0.599 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.077     ; 1.520      ;
; -0.551 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.077     ; 1.472      ;
; -0.367 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[5] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.077     ; 1.288      ;
; -0.271 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[0] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.077     ; 1.192      ;
; -0.250 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[4] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.077     ; 1.171      ;
; -0.249 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[3] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.077     ; 1.170      ;
; -0.248 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[2] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.077     ; 1.169      ;
; -0.236 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[6] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.077     ; 1.157      ;
; -0.227 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[1] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.077     ; 1.148      ;
; -0.226 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[0] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.077     ; 1.147      ;
; 0.095  ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[3] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.077     ; 0.826      ;
; 0.095  ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[2] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.077     ; 0.826      ;
; 0.097  ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[6] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.077     ; 0.824      ;
; 0.097  ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[1] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.077     ; 0.824      ;
; 0.098  ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[5] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.077     ; 0.823      ;
; 0.098  ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[4] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.077     ; 0.823      ;
+--------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FreqDivider:inst4|clkOut'                                                                                                                   ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.461 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[1] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.077      ; 0.724      ;
; 0.462 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[5] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.077      ; 0.725      ;
; 0.462 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[4] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.077      ; 0.725      ;
; 0.463 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[6] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.077      ; 0.726      ;
; 0.463 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[2] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.077      ; 0.726      ;
; 0.465 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[3] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.077      ; 0.728      ;
; 0.672 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[2] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.077      ; 0.935      ;
; 0.673 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[3] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.077      ; 0.936      ;
; 0.675 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[4] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.077      ; 0.938      ;
; 0.689 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[0] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.077      ; 0.952      ;
; 0.689 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[1] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.077      ; 0.952      ;
; 0.697 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[6] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.077      ; 0.960      ;
; 0.817 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[0] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.077      ; 1.080      ;
; 0.856 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[5] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.077      ; 1.119      ;
; 1.075 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.077      ; 1.338      ;
; 1.147 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.077      ; 1.410      ;
; 1.285 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.077      ; 1.548      ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.641 ; FreqDivider:inst4|s_divCounter[11] ; FreqDivider:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; FreqDivider:inst4|s_divCounter[10] ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; FreqDivider:inst4|s_divCounter[3]  ; FreqDivider:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
; 0.642 ; FreqDivider:inst4|s_divCounter[9]  ; FreqDivider:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.642 ; FreqDivider:inst4|s_divCounter[8]  ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.909      ;
; 0.643 ; FreqDivider:inst4|s_divCounter[2]  ; FreqDivider:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; FreqDivider:inst4|s_divCounter[1]  ; FreqDivider:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.644 ; FreqDivider:inst4|s_divCounter[21] ; FreqDivider:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.911      ;
; 0.646 ; FreqDivider:inst4|s_divCounter[6]  ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.913      ;
; 0.647 ; FreqDivider:inst4|s_divCounter[22] ; FreqDivider:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.914      ;
; 0.657 ; FreqDivider:inst4|s_divCounter[18] ; FreqDivider:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; FreqDivider:inst4|s_divCounter[5]  ; FreqDivider:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; FreqDivider:inst4|s_divCounter[23] ; FreqDivider:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; FreqDivider:inst4|s_divCounter[17] ; FreqDivider:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; FreqDivider:inst4|s_divCounter[26] ; FreqDivider:inst4|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; FreqDivider:inst4|s_divCounter[4]  ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.663 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.930      ;
; 0.664 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.931      ;
; 0.666 ; FreqDivider:inst4|s_divCounter[14] ; FreqDivider:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.933      ;
; 0.675 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.942      ;
; 0.678 ; FreqDivider:inst4|s_divCounter[19] ; FreqDivider:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.945      ;
; 0.680 ; FreqDivider:inst4|s_divCounter[24] ; FreqDivider:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.947      ;
; 0.680 ; FreqDivider:inst4|s_divCounter[7]  ; FreqDivider:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.947      ;
; 0.681 ; FreqDivider:inst4|s_divCounter[25] ; FreqDivider:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.948      ;
; 0.827 ; FreqDivider:inst4|s_divCounter[20] ; FreqDivider:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.094      ;
; 0.840 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.107      ;
; 0.959 ; FreqDivider:inst4|s_divCounter[9]  ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.959 ; FreqDivider:inst4|s_divCounter[3]  ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.226      ;
; 0.960 ; FreqDivider:inst4|s_divCounter[1]  ; FreqDivider:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.961 ; FreqDivider:inst4|s_divCounter[21] ; FreqDivider:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.228      ;
; 0.968 ; FreqDivider:inst4|s_divCounter[10] ; FreqDivider:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.235      ;
; 0.969 ; FreqDivider:inst4|s_divCounter[8]  ; FreqDivider:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.236      ;
; 0.970 ; FreqDivider:inst4|s_divCounter[2]  ; FreqDivider:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.237      ;
; 0.973 ; FreqDivider:inst4|s_divCounter[6]  ; FreqDivider:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; FreqDivider:inst4|s_divCounter[5]  ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; FreqDivider:inst4|s_divCounter[22] ; FreqDivider:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; FreqDivider:inst4|s_divCounter[8]  ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; FreqDivider:inst4|s_divCounter[17] ; FreqDivider:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; FreqDivider:inst4|s_divCounter[23] ; FreqDivider:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; FreqDivider:inst4|s_divCounter[2]  ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.978 ; FreqDivider:inst4|s_divCounter[6]  ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.245      ;
; 0.979 ; FreqDivider:inst4|s_divCounter[22] ; FreqDivider:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.246      ;
; 0.980 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.247      ;
; 0.983 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.250      ;
; 0.984 ; FreqDivider:inst4|s_divCounter[18] ; FreqDivider:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.251      ;
; 0.987 ; FreqDivider:inst4|s_divCounter[4]  ; FreqDivider:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.988 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.989 ; FreqDivider:inst4|s_divCounter[18] ; FreqDivider:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 0.991 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.258      ;
; 0.992 ; FreqDivider:inst4|s_divCounter[4]  ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.993 ; FreqDivider:inst4|s_divCounter[14] ; FreqDivider:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 0.996 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.263      ;
; 0.996 ; FreqDivider:inst4|s_divCounter[19] ; FreqDivider:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.263      ;
; 0.997 ; FreqDivider:inst4|s_divCounter[7]  ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.264      ;
; 0.998 ; FreqDivider:inst4|s_divCounter[25] ; FreqDivider:inst4|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.265      ;
; 0.998 ; FreqDivider:inst4|s_divCounter[14] ; FreqDivider:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.265      ;
; 1.007 ; FreqDivider:inst4|s_divCounter[24] ; FreqDivider:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.274      ;
; 1.012 ; FreqDivider:inst4|s_divCounter[24] ; FreqDivider:inst4|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.279      ;
; 1.079 ; FreqDivider:inst4|s_divCounter[11] ; FreqDivider:inst4|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.346      ;
; 1.080 ; FreqDivider:inst4|s_divCounter[9]  ; FreqDivider:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.080 ; FreqDivider:inst4|s_divCounter[3]  ; FreqDivider:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.347      ;
; 1.081 ; FreqDivider:inst4|s_divCounter[1]  ; FreqDivider:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.082 ; FreqDivider:inst4|s_divCounter[21] ; FreqDivider:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.349      ;
; 1.084 ; FreqDivider:inst4|s_divCounter[11] ; FreqDivider:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.351      ;
; 1.085 ; FreqDivider:inst4|s_divCounter[3]  ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.352      ;
; 1.086 ; FreqDivider:inst4|s_divCounter[1]  ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.087 ; FreqDivider:inst4|s_divCounter[21] ; FreqDivider:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.354      ;
; 1.094 ; FreqDivider:inst4|s_divCounter[10] ; FreqDivider:inst4|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.361      ;
; 1.095 ; FreqDivider:inst4|s_divCounter[5]  ; FreqDivider:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; FreqDivider:inst4|s_divCounter[8]  ; FreqDivider:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.096 ; FreqDivider:inst4|s_divCounter[17] ; FreqDivider:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.096 ; FreqDivider:inst4|s_divCounter[23] ; FreqDivider:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.096 ; FreqDivider:inst4|s_divCounter[2]  ; FreqDivider:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.099 ; FreqDivider:inst4|s_divCounter[6]  ; FreqDivider:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.366      ;
; 1.099 ; FreqDivider:inst4|s_divCounter[10] ; FreqDivider:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.366      ;
; 1.100 ; FreqDivider:inst4|s_divCounter[5]  ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.100 ; FreqDivider:inst4|s_divCounter[22] ; FreqDivider:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.367      ;
; 1.101 ; FreqDivider:inst4|s_divCounter[17] ; FreqDivider:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; FreqDivider:inst4|s_divCounter[23] ; FreqDivider:inst4|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; FreqDivider:inst4|s_divCounter[2]  ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.104 ; FreqDivider:inst4|s_divCounter[6]  ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.371      ;
; 1.105 ; FreqDivider:inst4|s_divCounter[22] ; FreqDivider:inst4|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.372      ;
; 1.106 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.373      ;
; 1.109 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.376      ;
; 1.110 ; FreqDivider:inst4|s_divCounter[18] ; FreqDivider:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.377      ;
; 1.113 ; FreqDivider:inst4|s_divCounter[4]  ; FreqDivider:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.380      ;
; 1.114 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.381      ;
; 1.115 ; FreqDivider:inst4|s_divCounter[18] ; FreqDivider:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.382      ;
; 1.117 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.384      ;
; 1.117 ; FreqDivider:inst4|s_divCounter[19] ; FreqDivider:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.384      ;
; 1.118 ; FreqDivider:inst4|s_divCounter[7]  ; FreqDivider:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.385      ;
; 1.118 ; FreqDivider:inst4|s_divCounter[4]  ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.385      ;
; 1.119 ; FreqDivider:inst4|s_divCounter[14] ; FreqDivider:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.386      ;
; 1.122 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.389      ;
; 1.122 ; FreqDivider:inst4|s_divCounter[19] ; FreqDivider:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.389      ;
; 1.123 ; FreqDivider:inst4|s_divCounter[7]  ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.390      ;
; 1.124 ; FreqDivider:inst4|s_divCounter[14] ; FreqDivider:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.391      ;
; 1.154 ; FreqDivider:inst4|s_divCounter[20] ; FreqDivider:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.421      ;
; 1.157 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.424      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+------------+-----------------+--------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                           ;
+------------+-----------------+--------------------------+------------------------------------------------+
; 218.77 MHz ; 218.77 MHz      ; CLOCK_50                 ;                                                ;
; 622.28 MHz ; 437.64 MHz      ; FreqDivider:inst4|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.571 ; -75.135       ;
; FreqDivider:inst4|clkOut ; -0.607 ; -1.550        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; FreqDivider:inst4|clkOut ; 0.424 ; 0.000         ;
; CLOCK_50                 ; 0.586 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -38.980       ;
; FreqDivider:inst4|clkOut ; -1.285 ; -10.280       ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.571 ; FreqDivider:inst4|s_divCounter[10] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.500      ;
; -3.568 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.497      ;
; -3.564 ; FreqDivider:inst4|s_divCounter[9]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.493      ;
; -3.557 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.484      ;
; -3.555 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.482      ;
; -3.520 ; FreqDivider:inst4|s_divCounter[26] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.447      ;
; -3.484 ; FreqDivider:inst4|s_divCounter[19] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.411      ;
; -3.483 ; FreqDivider:inst4|s_divCounter[25] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.410      ;
; -3.449 ; FreqDivider:inst4|s_divCounter[24] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.376      ;
; -3.428 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.355      ;
; -3.424 ; FreqDivider:inst4|s_divCounter[3]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.353      ;
; -3.411 ; FreqDivider:inst4|s_divCounter[8]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.340      ;
; -3.356 ; FreqDivider:inst4|s_divCounter[18] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.283      ;
; -3.323 ; FreqDivider:inst4|s_divCounter[1]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.252      ;
; -3.310 ; FreqDivider:inst4|s_divCounter[14] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.237      ;
; -3.300 ; FreqDivider:inst4|s_divCounter[11] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.229      ;
; -3.273 ; FreqDivider:inst4|s_divCounter[23] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.200      ;
; -3.252 ; FreqDivider:inst4|s_divCounter[7]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.181      ;
; -3.238 ; FreqDivider:inst4|s_divCounter[4]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.167      ;
; -3.214 ; FreqDivider:inst4|s_divCounter[17] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.141      ;
; -3.187 ; FreqDivider:inst4|s_divCounter[2]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.116      ;
; -3.154 ; FreqDivider:inst4|s_divCounter[5]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.083      ;
; -3.129 ; FreqDivider:inst4|s_divCounter[21] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.056      ;
; -3.127 ; FreqDivider:inst4|s_divCounter[12] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.054      ;
; -3.098 ; FreqDivider:inst4|s_divCounter[6]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.027      ;
; -3.052 ; FreqDivider:inst4|s_divCounter[20] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.979      ;
; -2.892 ; FreqDivider:inst4|s_divCounter[22] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.819      ;
; -2.733 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.658      ;
; -2.733 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.658      ;
; -2.733 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.658      ;
; -2.733 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.658      ;
; -2.733 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.658      ;
; -2.733 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.658      ;
; -2.733 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.658      ;
; -2.733 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.658      ;
; -2.733 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.658      ;
; -2.733 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.658      ;
; -2.733 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.658      ;
; -2.733 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.658      ;
; -2.731 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.656      ;
; -2.731 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.656      ;
; -2.731 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.656      ;
; -2.731 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.656      ;
; -2.731 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.656      ;
; -2.731 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.656      ;
; -2.731 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.656      ;
; -2.731 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.656      ;
; -2.731 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.656      ;
; -2.731 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.656      ;
; -2.731 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.656      ;
; -2.731 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.656      ;
; -2.624 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.551      ;
; -2.624 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.551      ;
; -2.624 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.551      ;
; -2.624 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.551      ;
; -2.624 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.551      ;
; -2.624 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.551      ;
; -2.624 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.551      ;
; -2.624 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.551      ;
; -2.624 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.551      ;
; -2.624 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.551      ;
; -2.624 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.551      ;
; -2.624 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.551      ;
; -2.604 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.529      ;
; -2.604 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.529      ;
; -2.604 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.529      ;
; -2.604 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.529      ;
; -2.604 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.529      ;
; -2.604 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.529      ;
; -2.604 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.529      ;
; -2.604 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.529      ;
; -2.604 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.529      ;
; -2.604 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.529      ;
; -2.604 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.529      ;
; -2.604 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.529      ;
; -2.596 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.522      ;
; -2.596 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.522      ;
; -2.596 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.522      ;
; -2.596 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.522      ;
; -2.596 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.522      ;
; -2.596 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.522      ;
; -2.596 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.522      ;
; -2.596 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.522      ;
; -2.596 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.522      ;
; -2.596 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.522      ;
; -2.596 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.522      ;
; -2.596 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.522      ;
; -2.596 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.522      ;
; -2.596 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.522      ;
; -2.594 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.520      ;
; -2.594 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.520      ;
; -2.594 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.520      ;
; -2.594 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.520      ;
; -2.594 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.520      ;
; -2.594 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.520      ;
; -2.594 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.520      ;
; -2.594 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.520      ;
; -2.594 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.520      ;
; -2.594 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.520      ;
; -2.594 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.520      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FreqDivider:inst4|clkOut'                                                                                                                    ;
+--------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.607 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.070     ; 1.536      ;
; -0.440 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.070     ; 1.369      ;
; -0.395 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.070     ; 1.324      ;
; -0.224 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[5] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.070     ; 1.153      ;
; -0.142 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[0] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.070     ; 1.071      ;
; -0.122 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[4] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.070     ; 1.051      ;
; -0.121 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[3] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.070     ; 1.050      ;
; -0.120 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[2] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.070     ; 1.049      ;
; -0.111 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[6] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.070     ; 1.040      ;
; -0.103 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[1] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.070     ; 1.032      ;
; -0.102 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[0] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.070     ; 1.031      ;
; 0.185  ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[3] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.070     ; 0.744      ;
; 0.186  ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[2] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.070     ; 0.743      ;
; 0.187  ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[1] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.070     ; 0.742      ;
; 0.188  ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[4] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.070     ; 0.741      ;
; 0.188  ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[6] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.070     ; 0.741      ;
; 0.189  ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[5] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.070     ; 0.740      ;
+--------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FreqDivider:inst4|clkOut'                                                                                                                    ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.424 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[5] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.070      ; 0.665      ;
; 0.425 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[6] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.070      ; 0.666      ;
; 0.425 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[4] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.070      ; 0.666      ;
; 0.425 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[2] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.070      ; 0.666      ;
; 0.425 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[1] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.070      ; 0.666      ;
; 0.428 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[3] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.070      ; 0.669      ;
; 0.614 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[2] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.070      ; 0.855      ;
; 0.615 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[3] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.070      ; 0.856      ;
; 0.617 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[4] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.070      ; 0.858      ;
; 0.630 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[0] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.070      ; 0.871      ;
; 0.631 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[1] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.070      ; 0.872      ;
; 0.638 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[6] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.070      ; 0.879      ;
; 0.753 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[0] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.070      ; 0.994      ;
; 0.782 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[5] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.070      ; 1.023      ;
; 0.990 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.070      ; 1.231      ;
; 1.057 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.070      ; 1.298      ;
; 1.183 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.070      ; 1.424      ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.586 ; FreqDivider:inst4|s_divCounter[10] ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.586 ; FreqDivider:inst4|s_divCounter[8]  ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.587 ; FreqDivider:inst4|s_divCounter[11] ; FreqDivider:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; FreqDivider:inst4|s_divCounter[3]  ; FreqDivider:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; FreqDivider:inst4|s_divCounter[2]  ; FreqDivider:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.588 ; FreqDivider:inst4|s_divCounter[9]  ; FreqDivider:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.589 ; FreqDivider:inst4|s_divCounter[21] ; FreqDivider:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.833      ;
; 0.589 ; FreqDivider:inst4|s_divCounter[1]  ; FreqDivider:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.591 ; FreqDivider:inst4|s_divCounter[22] ; FreqDivider:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.835      ;
; 0.591 ; FreqDivider:inst4|s_divCounter[6]  ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.834      ;
; 0.600 ; FreqDivider:inst4|s_divCounter[18] ; FreqDivider:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.844      ;
; 0.601 ; FreqDivider:inst4|s_divCounter[26] ; FreqDivider:inst4|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.845      ;
; 0.602 ; FreqDivider:inst4|s_divCounter[23] ; FreqDivider:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; FreqDivider:inst4|s_divCounter[17] ; FreqDivider:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.846      ;
; 0.602 ; FreqDivider:inst4|s_divCounter[5]  ; FreqDivider:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.604 ; FreqDivider:inst4|s_divCounter[4]  ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.606 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.850      ;
; 0.606 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.850      ;
; 0.608 ; FreqDivider:inst4|s_divCounter[14] ; FreqDivider:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.852      ;
; 0.618 ; FreqDivider:inst4|s_divCounter[19] ; FreqDivider:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.862      ;
; 0.618 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.861      ;
; 0.619 ; FreqDivider:inst4|s_divCounter[24] ; FreqDivider:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.863      ;
; 0.621 ; FreqDivider:inst4|s_divCounter[25] ; FreqDivider:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.865      ;
; 0.621 ; FreqDivider:inst4|s_divCounter[7]  ; FreqDivider:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.864      ;
; 0.765 ; FreqDivider:inst4|s_divCounter[20] ; FreqDivider:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.009      ;
; 0.775 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.019      ;
; 0.873 ; FreqDivider:inst4|s_divCounter[3]  ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.116      ;
; 0.874 ; FreqDivider:inst4|s_divCounter[10] ; FreqDivider:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.874 ; FreqDivider:inst4|s_divCounter[8]  ; FreqDivider:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.117      ;
; 0.875 ; FreqDivider:inst4|s_divCounter[9]  ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.875 ; FreqDivider:inst4|s_divCounter[2]  ; FreqDivider:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.876 ; FreqDivider:inst4|s_divCounter[1]  ; FreqDivider:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; FreqDivider:inst4|s_divCounter[21] ; FreqDivider:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.120      ;
; 0.879 ; FreqDivider:inst4|s_divCounter[22] ; FreqDivider:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.123      ;
; 0.879 ; FreqDivider:inst4|s_divCounter[6]  ; FreqDivider:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.122      ;
; 0.885 ; FreqDivider:inst4|s_divCounter[8]  ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.886 ; FreqDivider:inst4|s_divCounter[2]  ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.887 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; FreqDivider:inst4|s_divCounter[18] ; FreqDivider:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.132      ;
; 0.889 ; FreqDivider:inst4|s_divCounter[5]  ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; FreqDivider:inst4|s_divCounter[17] ; FreqDivider:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.133      ;
; 0.889 ; FreqDivider:inst4|s_divCounter[23] ; FreqDivider:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.133      ;
; 0.890 ; FreqDivider:inst4|s_divCounter[6]  ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; FreqDivider:inst4|s_divCounter[22] ; FreqDivider:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.134      ;
; 0.892 ; FreqDivider:inst4|s_divCounter[4]  ; FreqDivider:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.893 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.137      ;
; 0.894 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.138      ;
; 0.896 ; FreqDivider:inst4|s_divCounter[14] ; FreqDivider:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.140      ;
; 0.898 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.899 ; FreqDivider:inst4|s_divCounter[18] ; FreqDivider:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.143      ;
; 0.903 ; FreqDivider:inst4|s_divCounter[4]  ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.904 ; FreqDivider:inst4|s_divCounter[19] ; FreqDivider:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.148      ;
; 0.905 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.149      ;
; 0.907 ; FreqDivider:inst4|s_divCounter[14] ; FreqDivider:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.151      ;
; 0.907 ; FreqDivider:inst4|s_divCounter[24] ; FreqDivider:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.151      ;
; 0.908 ; FreqDivider:inst4|s_divCounter[25] ; FreqDivider:inst4|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.152      ;
; 0.908 ; FreqDivider:inst4|s_divCounter[7]  ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.151      ;
; 0.918 ; FreqDivider:inst4|s_divCounter[24] ; FreqDivider:inst4|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.162      ;
; 0.971 ; FreqDivider:inst4|s_divCounter[11] ; FreqDivider:inst4|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.216      ;
; 0.972 ; FreqDivider:inst4|s_divCounter[3]  ; FreqDivider:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.215      ;
; 0.974 ; FreqDivider:inst4|s_divCounter[9]  ; FreqDivider:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.217      ;
; 0.975 ; FreqDivider:inst4|s_divCounter[1]  ; FreqDivider:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.975 ; FreqDivider:inst4|s_divCounter[21] ; FreqDivider:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.219      ;
; 0.982 ; FreqDivider:inst4|s_divCounter[11] ; FreqDivider:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.227      ;
; 0.982 ; FreqDivider:inst4|s_divCounter[10] ; FreqDivider:inst4|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.227      ;
; 0.983 ; FreqDivider:inst4|s_divCounter[3]  ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.226      ;
; 0.984 ; FreqDivider:inst4|s_divCounter[8]  ; FreqDivider:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.985 ; FreqDivider:inst4|s_divCounter[2]  ; FreqDivider:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.986 ; FreqDivider:inst4|s_divCounter[1]  ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; FreqDivider:inst4|s_divCounter[21] ; FreqDivider:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.230      ;
; 0.988 ; FreqDivider:inst4|s_divCounter[5]  ; FreqDivider:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.988 ; FreqDivider:inst4|s_divCounter[17] ; FreqDivider:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.232      ;
; 0.988 ; FreqDivider:inst4|s_divCounter[23] ; FreqDivider:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.232      ;
; 0.989 ; FreqDivider:inst4|s_divCounter[6]  ; FreqDivider:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.232      ;
; 0.989 ; FreqDivider:inst4|s_divCounter[22] ; FreqDivider:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.233      ;
; 0.992 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.236      ;
; 0.993 ; FreqDivider:inst4|s_divCounter[10] ; FreqDivider:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.074      ; 1.238      ;
; 0.996 ; FreqDivider:inst4|s_divCounter[2]  ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.239      ;
; 0.997 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.998 ; FreqDivider:inst4|s_divCounter[18] ; FreqDivider:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.242      ;
; 0.999 ; FreqDivider:inst4|s_divCounter[5]  ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 0.999 ; FreqDivider:inst4|s_divCounter[17] ; FreqDivider:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.243      ;
; 0.999 ; FreqDivider:inst4|s_divCounter[23] ; FreqDivider:inst4|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.243      ;
; 1.000 ; FreqDivider:inst4|s_divCounter[6]  ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.243      ;
; 1.000 ; FreqDivider:inst4|s_divCounter[22] ; FreqDivider:inst4|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.244      ;
; 1.002 ; FreqDivider:inst4|s_divCounter[4]  ; FreqDivider:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.003 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.247      ;
; 1.003 ; FreqDivider:inst4|s_divCounter[19] ; FreqDivider:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.247      ;
; 1.004 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.248      ;
; 1.006 ; FreqDivider:inst4|s_divCounter[14] ; FreqDivider:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.250      ;
; 1.007 ; FreqDivider:inst4|s_divCounter[7]  ; FreqDivider:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.250      ;
; 1.008 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.251      ;
; 1.009 ; FreqDivider:inst4|s_divCounter[18] ; FreqDivider:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.253      ;
; 1.013 ; FreqDivider:inst4|s_divCounter[4]  ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.256      ;
; 1.014 ; FreqDivider:inst4|s_divCounter[19] ; FreqDivider:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.258      ;
; 1.015 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.259      ;
; 1.017 ; FreqDivider:inst4|s_divCounter[14] ; FreqDivider:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.261      ;
; 1.018 ; FreqDivider:inst4|s_divCounter[7]  ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.261      ;
; 1.045 ; FreqDivider:inst4|s_divCounter[20] ; FreqDivider:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.289      ;
; 1.062 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 1.306      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -1.561 ; -24.959       ;
; FreqDivider:inst4|clkOut ; 0.133  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; FreqDivider:inst4|clkOut ; 0.203 ; 0.000         ;
; CLOCK_50                 ; 0.291 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -32.692       ;
; FreqDivider:inst4|clkOut ; -1.000 ; -8.000        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.561 ; FreqDivider:inst4|s_divCounter[19] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.507      ;
; -1.560 ; FreqDivider:inst4|s_divCounter[25] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.506      ;
; -1.504 ; FreqDivider:inst4|s_divCounter[26] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.450      ;
; -1.503 ; FreqDivider:inst4|s_divCounter[10] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.450      ;
; -1.502 ; FreqDivider:inst4|s_divCounter[9]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.449      ;
; -1.480 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.427      ;
; -1.474 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.420      ;
; -1.473 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.419      ;
; -1.465 ; FreqDivider:inst4|s_divCounter[24] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.411      ;
; -1.415 ; FreqDivider:inst4|s_divCounter[8]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.362      ;
; -1.411 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.357      ;
; -1.402 ; FreqDivider:inst4|s_divCounter[3]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.349      ;
; -1.400 ; FreqDivider:inst4|s_divCounter[18] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.346      ;
; -1.359 ; FreqDivider:inst4|s_divCounter[11] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.306      ;
; -1.357 ; FreqDivider:inst4|s_divCounter[1]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.304      ;
; -1.350 ; FreqDivider:inst4|s_divCounter[12] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.295      ;
; -1.349 ; FreqDivider:inst4|s_divCounter[7]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.296      ;
; -1.346 ; FreqDivider:inst4|s_divCounter[14] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.292      ;
; -1.346 ; FreqDivider:inst4|s_divCounter[17] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.292      ;
; -1.322 ; FreqDivider:inst4|s_divCounter[4]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.269      ;
; -1.299 ; FreqDivider:inst4|s_divCounter[23] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.245      ;
; -1.297 ; FreqDivider:inst4|s_divCounter[2]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.244      ;
; -1.279 ; FreqDivider:inst4|s_divCounter[5]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.226      ;
; -1.247 ; FreqDivider:inst4|s_divCounter[6]  ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.194      ;
; -1.222 ; FreqDivider:inst4|s_divCounter[21] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.168      ;
; -1.185 ; FreqDivider:inst4|s_divCounter[20] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.131      ;
; -1.116 ; FreqDivider:inst4|s_divCounter[22] ; FreqDivider:inst4|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.062      ;
; -0.917 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.861      ;
; -0.917 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.861      ;
; -0.917 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.861      ;
; -0.917 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.861      ;
; -0.917 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.861      ;
; -0.917 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.861      ;
; -0.917 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.861      ;
; -0.917 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.861      ;
; -0.917 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.861      ;
; -0.917 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.861      ;
; -0.917 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.861      ;
; -0.917 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.861      ;
; -0.916 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.860      ;
; -0.916 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.860      ;
; -0.916 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.860      ;
; -0.916 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.860      ;
; -0.916 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.860      ;
; -0.916 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.860      ;
; -0.916 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.860      ;
; -0.916 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.860      ;
; -0.916 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.860      ;
; -0.916 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.860      ;
; -0.916 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.860      ;
; -0.916 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.860      ;
; -0.883 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.828      ;
; -0.883 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.828      ;
; -0.883 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.828      ;
; -0.883 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.828      ;
; -0.883 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.828      ;
; -0.883 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.828      ;
; -0.883 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.828      ;
; -0.883 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.828      ;
; -0.883 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.828      ;
; -0.883 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.828      ;
; -0.883 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.828      ;
; -0.883 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.828      ;
; -0.854 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.798      ;
; -0.854 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.798      ;
; -0.854 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.798      ;
; -0.854 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.798      ;
; -0.854 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.798      ;
; -0.854 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.798      ;
; -0.854 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.798      ;
; -0.854 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.798      ;
; -0.854 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.798      ;
; -0.854 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.798      ;
; -0.854 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.798      ;
; -0.854 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.798      ;
; -0.832 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.777      ;
; -0.832 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.777      ;
; -0.832 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.777      ;
; -0.832 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.777      ;
; -0.832 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.777      ;
; -0.832 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.777      ;
; -0.832 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.777      ;
; -0.832 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.777      ;
; -0.832 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.777      ;
; -0.832 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.777      ;
; -0.832 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.777      ;
; -0.832 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.777      ;
; -0.832 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.777      ;
; -0.832 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.777      ;
; -0.831 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.776      ;
; -0.831 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.776      ;
; -0.831 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.776      ;
; -0.831 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.776      ;
; -0.831 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.776      ;
; -0.831 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.776      ;
; -0.831 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.776      ;
; -0.831 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.776      ;
; -0.831 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.776      ;
; -0.831 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.776      ;
; -0.831 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.776      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FreqDivider:inst4|clkOut'                                                                                                                   ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.133 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.042     ; 0.812      ;
; 0.216 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.042     ; 0.729      ;
; 0.237 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.042     ; 0.708      ;
; 0.325 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[5] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.042     ; 0.620      ;
; 0.375 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[0] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.042     ; 0.570      ;
; 0.382 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[4] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.042     ; 0.563      ;
; 0.384 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[3] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.042     ; 0.561      ;
; 0.385 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[2] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.042     ; 0.560      ;
; 0.395 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[6] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.042     ; 0.550      ;
; 0.401 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[1] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.042     ; 0.544      ;
; 0.401 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[0] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.042     ; 0.544      ;
; 0.551 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[3] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.042     ; 0.394      ;
; 0.551 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[2] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.042     ; 0.394      ;
; 0.554 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[5] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.042     ; 0.391      ;
; 0.554 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[1] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.042     ; 0.391      ;
; 0.555 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[4] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.042     ; 0.390      ;
; 0.556 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[6] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 1.000        ; -0.042     ; 0.389      ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FreqDivider:inst4|clkOut'                                                                                                                    ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.203 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[6] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.042      ; 0.329      ;
; 0.203 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[5] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.042      ; 0.329      ;
; 0.203 ; SeqShiftUnit:inst|s_shiftReg[5] ; SeqShiftUnit:inst|s_shiftReg[4] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.042      ; 0.329      ;
; 0.204 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[1] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.042      ; 0.330      ;
; 0.205 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[2] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.042      ; 0.331      ;
; 0.206 ; SeqShiftUnit:inst|s_shiftReg[4] ; SeqShiftUnit:inst|s_shiftReg[3] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.042      ; 0.332      ;
; 0.306 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[2] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.042      ; 0.432      ;
; 0.306 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[3] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.042      ; 0.432      ;
; 0.308 ; SeqShiftUnit:inst|s_shiftReg[3] ; SeqShiftUnit:inst|s_shiftReg[4] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.042      ; 0.434      ;
; 0.311 ; SeqShiftUnit:inst|s_shiftReg[1] ; SeqShiftUnit:inst|s_shiftReg[0] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.042      ; 0.437      ;
; 0.311 ; SeqShiftUnit:inst|s_shiftReg[2] ; SeqShiftUnit:inst|s_shiftReg[1] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.042      ; 0.437      ;
; 0.315 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[6] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.042      ; 0.441      ;
; 0.360 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[0] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.042      ; 0.486      ;
; 0.379 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[5] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.042      ; 0.505      ;
; 0.487 ; SeqShiftUnit:inst|s_shiftReg[0] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.042      ; 0.613      ;
; 0.505 ; SeqShiftUnit:inst|s_shiftReg[6] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.042      ; 0.631      ;
; 0.571 ; SeqShiftUnit:inst|s_shiftReg[7] ; SeqShiftUnit:inst|s_shiftReg[7] ; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0.000        ; 0.042      ; 0.697      ;
+-------+---------------------------------+---------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.291 ; FreqDivider:inst4|s_divCounter[11] ; FreqDivider:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.417      ;
; 0.292 ; FreqDivider:inst4|s_divCounter[10] ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; FreqDivider:inst4|s_divCounter[9]  ; FreqDivider:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; FreqDivider:inst4|s_divCounter[3]  ; FreqDivider:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; FreqDivider:inst4|s_divCounter[2]  ; FreqDivider:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; FreqDivider:inst4|s_divCounter[21] ; FreqDivider:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; FreqDivider:inst4|s_divCounter[8]  ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; FreqDivider:inst4|s_divCounter[22] ; FreqDivider:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; FreqDivider:inst4|s_divCounter[6]  ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; FreqDivider:inst4|s_divCounter[1]  ; FreqDivider:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.420      ;
; 0.299 ; FreqDivider:inst4|s_divCounter[5]  ; FreqDivider:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; FreqDivider:inst4|s_divCounter[26] ; FreqDivider:inst4|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; FreqDivider:inst4|s_divCounter[18] ; FreqDivider:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; FreqDivider:inst4|s_divCounter[17] ; FreqDivider:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; FreqDivider:inst4|s_divCounter[4]  ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; FreqDivider:inst4|s_divCounter[23] ; FreqDivider:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.428      ;
; 0.303 ; FreqDivider:inst4|s_divCounter[14] ; FreqDivider:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.429      ;
; 0.304 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.430      ;
; 0.308 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.434      ;
; 0.311 ; FreqDivider:inst4|s_divCounter[19] ; FreqDivider:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.437      ;
; 0.312 ; FreqDivider:inst4|s_divCounter[25] ; FreqDivider:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.438      ;
; 0.312 ; FreqDivider:inst4|s_divCounter[24] ; FreqDivider:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.438      ;
; 0.312 ; FreqDivider:inst4|s_divCounter[7]  ; FreqDivider:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.438      ;
; 0.370 ; FreqDivider:inst4|s_divCounter[20] ; FreqDivider:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.496      ;
; 0.378 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.504      ;
; 0.441 ; FreqDivider:inst4|s_divCounter[9]  ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.441 ; FreqDivider:inst4|s_divCounter[3]  ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.567      ;
; 0.442 ; FreqDivider:inst4|s_divCounter[21] ; FreqDivider:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.443 ; FreqDivider:inst4|s_divCounter[1]  ; FreqDivider:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.569      ;
; 0.448 ; FreqDivider:inst4|s_divCounter[5]  ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; FreqDivider:inst4|s_divCounter[17] ; FreqDivider:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.450 ; FreqDivider:inst4|s_divCounter[10] ; FreqDivider:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; FreqDivider:inst4|s_divCounter[2]  ; FreqDivider:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; FreqDivider:inst4|s_divCounter[23] ; FreqDivider:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.451 ; FreqDivider:inst4|s_divCounter[8]  ; FreqDivider:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.451 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.452 ; FreqDivider:inst4|s_divCounter[22] ; FreqDivider:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.452 ; FreqDivider:inst4|s_divCounter[6]  ; FreqDivider:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.578      ;
; 0.453 ; FreqDivider:inst4|s_divCounter[2]  ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.454 ; FreqDivider:inst4|s_divCounter[8]  ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.455 ; FreqDivider:inst4|s_divCounter[6]  ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; FreqDivider:inst4|s_divCounter[22] ; FreqDivider:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.581      ;
; 0.457 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.458 ; FreqDivider:inst4|s_divCounter[4]  ; FreqDivider:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; FreqDivider:inst4|s_divCounter[18] ; FreqDivider:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.460 ; FreqDivider:inst4|s_divCounter[19] ; FreqDivider:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; FreqDivider:inst4|s_divCounter[25] ; FreqDivider:inst4|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; FreqDivider:inst4|s_divCounter[14] ; FreqDivider:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; FreqDivider:inst4|s_divCounter[4]  ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; FreqDivider:inst4|s_divCounter[7]  ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; FreqDivider:inst4|s_divCounter[18] ; FreqDivider:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.464 ; FreqDivider:inst4|s_divCounter[14] ; FreqDivider:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.590      ;
; 0.465 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.591      ;
; 0.470 ; FreqDivider:inst4|s_divCounter[24] ; FreqDivider:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.596      ;
; 0.473 ; FreqDivider:inst4|s_divCounter[24] ; FreqDivider:inst4|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.599      ;
; 0.502 ; FreqDivider:inst4|s_divCounter[11] ; FreqDivider:inst4|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.629      ;
; 0.504 ; FreqDivider:inst4|s_divCounter[9]  ; FreqDivider:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.504 ; FreqDivider:inst4|s_divCounter[3]  ; FreqDivider:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.505 ; FreqDivider:inst4|s_divCounter[11] ; FreqDivider:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.632      ;
; 0.505 ; FreqDivider:inst4|s_divCounter[21] ; FreqDivider:inst4|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.506 ; FreqDivider:inst4|s_divCounter[1]  ; FreqDivider:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.632      ;
; 0.507 ; FreqDivider:inst4|s_divCounter[3]  ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.508 ; FreqDivider:inst4|s_divCounter[21] ; FreqDivider:inst4|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.509 ; FreqDivider:inst4|s_divCounter[1]  ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.635      ;
; 0.511 ; FreqDivider:inst4|s_divCounter[5]  ; FreqDivider:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.512 ; FreqDivider:inst4|s_divCounter[17] ; FreqDivider:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.513 ; FreqDivider:inst4|s_divCounter[23] ; FreqDivider:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.639      ;
; 0.514 ; FreqDivider:inst4|s_divCounter[5]  ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.514 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.515 ; FreqDivider:inst4|s_divCounter[17] ; FreqDivider:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.515 ; FreqDivider:inst4|s_divCounter[10] ; FreqDivider:inst4|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.642      ;
; 0.516 ; FreqDivider:inst4|s_divCounter[23] ; FreqDivider:inst4|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.516 ; FreqDivider:inst4|s_divCounter[2]  ; FreqDivider:inst4|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.517 ; FreqDivider:inst4|s_divCounter[13] ; FreqDivider:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.517 ; FreqDivider:inst4|s_divCounter[8]  ; FreqDivider:inst4|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.643      ;
; 0.518 ; FreqDivider:inst4|s_divCounter[6]  ; FreqDivider:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.518 ; FreqDivider:inst4|s_divCounter[10] ; FreqDivider:inst4|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.043      ; 0.645      ;
; 0.518 ; FreqDivider:inst4|s_divCounter[22] ; FreqDivider:inst4|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.644      ;
; 0.519 ; FreqDivider:inst4|s_divCounter[2]  ; FreqDivider:inst4|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.645      ;
; 0.521 ; FreqDivider:inst4|s_divCounter[6]  ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.647      ;
; 0.521 ; FreqDivider:inst4|s_divCounter[22] ; FreqDivider:inst4|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.647      ;
; 0.523 ; FreqDivider:inst4|s_divCounter[19] ; FreqDivider:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.523 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.524 ; FreqDivider:inst4|s_divCounter[4]  ; FreqDivider:inst4|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; FreqDivider:inst4|s_divCounter[7]  ; FreqDivider:inst4|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; FreqDivider:inst4|s_divCounter[18] ; FreqDivider:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.526 ; FreqDivider:inst4|s_divCounter[19] ; FreqDivider:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.526 ; FreqDivider:inst4|s_divCounter[0]  ; FreqDivider:inst4|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.527 ; FreqDivider:inst4|s_divCounter[14] ; FreqDivider:inst4|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.527 ; FreqDivider:inst4|s_divCounter[15] ; FreqDivider:inst4|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.527 ; FreqDivider:inst4|s_divCounter[4]  ; FreqDivider:inst4|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.527 ; FreqDivider:inst4|s_divCounter[7]  ; FreqDivider:inst4|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.527 ; FreqDivider:inst4|s_divCounter[18] ; FreqDivider:inst4|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.528 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.654      ;
; 0.528 ; FreqDivider:inst4|s_divCounter[20] ; FreqDivider:inst4|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.654      ;
; 0.530 ; FreqDivider:inst4|s_divCounter[14] ; FreqDivider:inst4|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.656      ;
; 0.531 ; FreqDivider:inst4|s_divCounter[16] ; FreqDivider:inst4|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.657      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -4.026  ; 0.203 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                 ; -4.026  ; 0.291 ; N/A      ; N/A     ; -3.000              ;
;  FreqDivider:inst4|clkOut ; -0.784  ; 0.203 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS           ; -87.287 ; 0.0   ; 0.0      ; 0.0     ; -49.26              ;
;  CLOCK_50                 ; -84.655 ; 0.000 ; N/A      ; N/A     ; -38.980             ;
;  FreqDivider:inst4|clkOut ; -2.632  ; 0.000 ; N/A      ; N/A     ; -10.280             ;
+---------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; CLOCK_50                 ; CLOCK_50                 ; 1301     ; 0        ; 0        ; 0        ;
; FreqDivider:inst4|clkOut ; CLOCK_50                 ; 1        ; 1        ; 0        ; 0        ;
; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0        ; 0        ; 0        ; 17       ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; CLOCK_50                 ; CLOCK_50                 ; 1301     ; 0        ; 0        ; 0        ;
; FreqDivider:inst4|clkOut ; CLOCK_50                 ; 1        ; 1        ; 0        ; 0        ;
; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; 0        ; 0        ; 0        ; 17       ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 29    ; 29   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------+
; Clock Status Summary                                                     ;
+--------------------------+--------------------------+------+-------------+
; Target                   ; Clock                    ; Type ; Status      ;
+--------------------------+--------------------------+------+-------------+
; CLOCK_50                 ; CLOCK_50                 ; Base ; Constrained ;
; FreqDivider:inst4|clkOut ; FreqDivider:inst4|clkOut ; Base ; Constrained ;
+--------------------------+--------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue May 03 11:11:23 2022
Info: Command: quartus_sta SeqShiftUnit_Demo -c SeqShiftUnit_Demo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SeqShiftUnit_Demo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name FreqDivider:inst4|clkOut FreqDivider:inst4|clkOut
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.026
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.026             -84.655 CLOCK_50 
    Info (332119):    -0.784              -2.632 FreqDivider:inst4|clkOut 
Info (332146): Worst-case hold slack is 0.461
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.461               0.000 FreqDivider:inst4|clkOut 
    Info (332119):     0.641               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.980 CLOCK_50 
    Info (332119):    -1.285             -10.280 FreqDivider:inst4|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.571
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.571             -75.135 CLOCK_50 
    Info (332119):    -0.607              -1.550 FreqDivider:inst4|clkOut 
Info (332146): Worst-case hold slack is 0.424
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.424               0.000 FreqDivider:inst4|clkOut 
    Info (332119):     0.586               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.980 CLOCK_50 
    Info (332119):    -1.285             -10.280 FreqDivider:inst4|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.561
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.561             -24.959 CLOCK_50 
    Info (332119):     0.133               0.000 FreqDivider:inst4|clkOut 
Info (332146): Worst-case hold slack is 0.203
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.203               0.000 FreqDivider:inst4|clkOut 
    Info (332119):     0.291               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -32.692 CLOCK_50 
    Info (332119):    -1.000              -8.000 FreqDivider:inst4|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4859 megabytes
    Info: Processing ended: Tue May 03 11:11:24 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


