<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 17:52:09.529</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.08.02</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7009850</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>후면 라우팅을 전면 라우팅에 커플링하기 위한 후면-전면 접속 구조체를 이용하는 회로, 및 관련된 상보성 금속 산화물 반도체 (CMOS) 회로 및 방법</inventionTitle><inventionTitleEng>CIRCUITS EMPLOYING A BACK SIDE-FRONT SIDE CONNECTION STRUCTURE FOR COUPLING BACK SIDE ROUTING TO FRONT SIDE ROUTING, AND RELATED COMPLEMENTARY METAL OXIDE SEMICONDUCTOR (CMOS) CIRCUITS AND METHODS</inventionTitleEng><openDate>2023.05.31</openDate><openNumber>10-2023-0074730</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.07.17</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.03.22</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/528</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/48</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 1/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/85</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 후면 라우팅을 전면 라우팅에 커플링하기 위한 후면-전면 접속 구조체를 이용하는 회로, 및 관련된 상보성 금속 산화물 반도체 (CMOS) 회로 및 방법이 개시된다. 회로는 전면 신호 라우팅을 제공하기 위해 반도체 디바이스의 전면에 인접하여 배치된 전면 금속 라인을 포함한다. 회로는 또한 후면 신호 라우팅을 제공하기 위해 반도체 디바이스의 후면에 인접하여 배치된 후면 금속 라인을 포함한다. 이러한 방식으로, 반도체 디바이스의 후면 영역은 면적을 보존하고/하거나 라우팅 복잡성을 감소시키기 위해 신호 라우팅을 위해 이용될 수 있다. 회로는 또한 더 큰 라우팅 유연성을 제공하기 위해 회로의 후면으로부터 전면으로 또는 그 반대로 신호 라우팅을 지원하기 위해 전면 금속 라인을 후면 금속 라인에 전기적으로 커플링하는 후면-전면 접속 구조체를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2022.04.07</internationOpenDate><internationOpenNumber>WO2022072056</internationOpenNumber><internationalApplicationDate>2021.08.02</internationalApplicationDate><internationalApplicationNumber>PCT/US2021/044191</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 회로로서,전면 및 후면을 포함하는 반도체 디바이스;상기 반도체 디바이스의 전면에 인접하여 배치된 금속화 구조체로서, 상기 금속화 구조체는 전면 금속 라인을 포함하는, 상기 금속화 구조체;상기 반도체 디바이스의 후면에 인접하여 배치된 후면 금속 라인으로서, 상기 후면 금속 라인은 상기 반도체 디바이스에 커플링되는, 상기 후면 금속 라인; 및상기 후면 금속 라인을 상기 전면 금속 라인에 커플링하는 후면-전면 접속 구조체를 포함하는, 회로. </claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서, 더미 게이트를 더 포함하고;상기 후면-전면 접속 구조체는 상기 더미 게이트에 인접하여 배치되는, 회로.</claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서,상기 더미 게이트에 인접하여 배치된 제 2 더미 게이트를 더 포함하고,상기 후면-전면 접속 구조체는 상기 더미 게이트와 상기 제 2 더미 게이트 사이에 또한 배치되는, 회로.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서, 상기 후면-전면 접속 구조체는 전도성 수직 상호접속 액세스 (비아) 를 포함하는, 회로.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서, 상기 후면-전면 접속 구조체는 상기 반도체 디바이스의 적어도 일부분을 관통하여 배치되는 스루-실리콘 비아 (through-silicon via; TSV) 를 포함하는, 회로.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서, 상기 전면 금속 라인은 상기 반도체 디바이스에 커플링되는, 회로.</claim></claimInfo><claimInfo><claim>7. 제 1 항에 있어서,상기 반도체 디바이스 및 상기 후면 금속 라인에 커플링된 후면 금속 컨택을 더 포함하는, 회로.</claim></claimInfo><claimInfo><claim>8. 제 1 항에 있어서, 상기 후면-전면 접속 구조체는:상기 전면 금속 라인에 커플링된 전면 비아; 및상기 후면 금속 라인에 커플링된 후면 비아를 포함하는, 회로.</claim></claimInfo><claimInfo><claim>9. 제 1 항에 있어서, 상기 반도체 디바이스는 전면 및 후면을 포함하는 반도체 층을 포함하고,상기 반도체 층의 전면은 상기 금속화 구조체에 인접하여 배치되고; 그리고상기 반도체 층의 후면은 기판에 인접하여 배치되고; 그리고상기 후면-전면 접속 구조체는:상기 반도체 층의 전면으로부터 상기 반도체 층의 후면까지 상기 반도체 층을 통하여 연장되고 상기 전면 금속 라인 및 상기 후면 금속 라인에 커플링되는 비아를 포함하는, 회로.</claim></claimInfo><claimInfo><claim>10. 제 1 항에 있어서, 전계 효과 트랜지스터 (FET) 회로를 더 포함하고, 상기 FET 회로는 FET 를 포함하고, 상기 FET 는:  기판 위에 배치된 전도 채널; 상기 전도 채널의 제 1 단부 부분에 배치된 소스; 상기 제 1 단부 부분에 대향하는 상기 전도 채널의 제 2 단부 부분에 배치된 드레인; 및 상기 전도 채널의 적어도 일부분 위에 그리고 상기 전도 채널의 상기 제 1 단부 부분과 상기 제 2 단부 부분 사이에 배치된 게이트를 포함하고,상기 후면 금속 라인은 상기 FET 의 소스, 드레인 및 게이트 중 하나와 접촉하는, 회로.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서, 상기 소스의 후방 표면, 상기 드레인의 후방 표면, 및 상기 게이트의 후방 표면 중 하나와 커플링된 후면 금속 컨택을 더 포함하고;상기 후면 금속 컨택은 상기 후면 금속 라인에 커플링되는, 회로.</claim></claimInfo><claimInfo><claim>12. 제 1 항에 있어서, 셋탑 박스; 엔터테인먼트 유닛; 내비게이션 디바이스; 통신 디바이스; 고정 위치 데이터 유닛; 이동 위치 데이터 유닛; 글로벌 포지셔닝 시스템 (GPS) 디바이스; 모바일 폰; 셀룰러 폰; 스마트 폰; 세션 개시 프로토콜 (SIP) 폰; 태블릿; 패블릿; 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 디바이스; 웨어러블 컴퓨팅 디바이스; 데스크탑 컴퓨터; 개인용 디지털 보조기 (PDA); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 뮤직 플레이어; 디지털 뮤직 플레이어; 휴대용 뮤직 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; 디지털 비디오 디스크 (DVD) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차; 차량 컴포넌트; 항공전자 시스템들; 드론; 및 멀티콥터로 이루어진 그룹으로부터 선택된 디바이스에 통합되는, 회로.</claim></claimInfo><claimInfo><claim>13. 제 1 항에 있어서, 반도체 다이에 통합되는, 회로.</claim></claimInfo><claimInfo><claim>14. 회로를 제조하는 방법으로서,기판을 제공하는 단계;상기 기판 상에 반도체 디바이스를 형성하는 단계로서, 상기 반도체 디바이스는 상기 기판에 인접하여 배치되는 전면 및 후면을 포함하는, 상기 반도체 디바이스를 형성하는 단계; 및반도체 디바이스의 전면에 인접하여 금속화 구조체를 형성하는 단계로서, 상기 금속화 구조체는 전면 금속 라인을 포함하는, 금속화 구조체를 형성하는 단계;상기 반도체 디바이스의 후면 상에 인접하여 후면 금속 라인을 형성하는 단계;상기 반도체 디바이스에 상기 후면 금속 라인을 커플링하는 단계; 및상기 후면 금속 라인을 상기 전면 금속 라인에 커플링하는 후면-전면 접속 구조체를 형성하는 단계를 포함하는, 회로를 제조하는 방법.</claim></claimInfo><claimInfo><claim>15. 제 14 항에 있어서,더미 게이트를 형성하는 단계를 더 포함하고,상기 후면-전면 접속 구조체를 형성하는 단계는 상기 더미 게이트에 인접하여 상기 후면-전면 접속 구조체를 배치하는 단계를 더 포함하는, 회로를 제조하는 방법.</claim></claimInfo><claimInfo><claim>16. 제 15 항에 있어서,상기 더미 게이트에 인접하여 배치된 제 2 더미 게이트를 형성하는 단계를 더 포함하고,상기 후면-전면 접속 구조체를 형성하는 단계는 상기 더미 게이트와 상기 제 2 더미 게이트 사이에 상기 후면-전면 접속 구조체를 배치하는 단계를 더 포함하는, 회로를 제조하는 방법.</claim></claimInfo><claimInfo><claim>17. 제 14 항에 있어서,상기 기판 상에 반도체 디바이스를 형성하는 단계는 전계 효과 트랜지스터 (FET) 회로를 형성하는 단계를 포함하고, 상기 기판 위에 배치된 전도 채널을 형성하는 단계;상기 전도 채널의 제 1 단부 부분에 배치된 소스를 형성하는 단계;상기 제 1 단부 부분에 대향하는 상기 전도 채널의 제 2 단부 부분에 배치된 드레인을 형성하는 단계; 및상기 전도 채널의 적어도 일부분 위에 그리고 상기 전도 채널의 상기 제 1 단부 부분과 상기 제 2 단부 부분 사이에 배치된 게이트를 형성하는 단계를 포함하고,상기 후면 금속 라인은 상기 FET 회로의 소스, 드레인 및 게이트 중 하나와 접촉하는, 회로를 제조하는 방법.</claim></claimInfo><claimInfo><claim>18. 상보성 금속 산화물 반도체 (CMOS; complementary metal oxide semiconductor) 회로로서,포지티브 (P)-형 (P-형) 전계 효과 트랜지스터 (FET)(PFET);네거티브 (N)-형 (N-형) FET (NFET);상기 PFET 및 상기 NFET 중 적어도 하나의 전면에 인접하여 배치되는 금속화 구조체로서, 상기 금속화 구조체는 전면 금속 라인을 포함하는, 상기 금속화 구조체;상기 NFET 및 PFET 중 적어도 하나의 후면에 인접하여 배치된 후면 금속 라인으로서, 상기 후면 금속 라인은 상기 NFET 및 상기 PFET 중 적어도 하나에 커플링되는, 상기 후면 금속 라인; 및상기 후면 금속 라인을 상기 전면 금속 라인에 커플링하는 후면-전면 접속 구조체를 포함하는, 상보성 금속 산화물 반도체 회로.</claim></claimInfo><claimInfo><claim>19. 제 18 항에 있어서, 더미 게이트를 더 포함하고;상기 후면-전면 접속 구조체는 상기 더미 게이트에 인접하여 배치되는, 상보성 금속 산화물 반도체 회로.</claim></claimInfo><claimInfo><claim>20. 제 19 항에 있어서,상기 더미 게이트에 인접하여 배치된 제 2 더미 게이트를 더 포함하고,상기 후면-전면 접속 구조체는 상기 더미 게이트와 상기 제 2 더미 게이트 사이에 또한 배치되는, 상보성 금속 산화물 반도체 회로.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980804600</code><country>미국</country><engName>Qualcomm Incorporated</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>LIM, HYEOKJIN</engName><name>임 혁진</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>SONG, STANLEY SEUNGCHUL</engName><name>송 스탠리 승철</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>VANG, FOUA</engName><name>방 푸아</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>KANG, SEUNG HYUK</engName><name>강 승혁</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 **길 **(역삼동, 케이피빌딩)</address><code>920011000013</code><country>대한민국</country><engName>Koreana Patent Firm</engName><name>특허법인코리아나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.09.30</priorityApplicationDate><priorityApplicationNumber>17/038,098</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.03.22</receiptDate><receiptNumber>1-1-2023-0323901-41</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.05.03</receiptDate><receiptNumber>1-5-2023-0071840-58</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.07.17</receiptDate><receiptNumber>1-1-2024-0775437-25</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사유예신청]결정 보류신청서·심사유예신청서</documentName><receiptDate>2024.07.17</receiptDate><receiptNumber>1-1-2024-0775438-71</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237009850.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9377c32c9825f15269bb7e1c824141ece6e38a7403cd543f1a8eab11493d123c8d2310329e9d824d1da7a8a549534b5c563a1d99d5363cb7ac</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfc7cb9c00fa78a9e43a565b05d5be4da21a7c93bd76dfa0647c2f2b8c48a6c7aac6ac0d6e2df434a7a2b43743a2eaebda21fc5f1387e2dbe4</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>