TimeQuest Timing Analyzer report for portable
Wed Jun 22 12:44:10 2016
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'u0|altpll_0|sd1|pll7|clk[1]'
 14. Slow 1200mV 85C Model Setup: 'u0|altpll_0|sd1|pll7|clk[3]'
 15. Slow 1200mV 85C Model Setup: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'
 16. Slow 1200mV 85C Model Setup: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'
 17. Slow 1200mV 85C Model Setup: 'clcck_adc'
 18. Slow 1200mV 85C Model Setup: 'adc1_ndrdy'
 19. Slow 1200mV 85C Model Setup: 'clock_in'
 20. Slow 1200mV 85C Model Hold: 'adc1_ndrdy'
 21. Slow 1200mV 85C Model Hold: 'clcck_adc'
 22. Slow 1200mV 85C Model Hold: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'
 23. Slow 1200mV 85C Model Hold: 'u0|altpll_0|sd1|pll7|clk[1]'
 24. Slow 1200mV 85C Model Hold: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'
 25. Slow 1200mV 85C Model Hold: 'clock_in'
 26. Slow 1200mV 85C Model Hold: 'u0|altpll_0|sd1|pll7|clk[3]'
 27. Slow 1200mV 85C Model Recovery: 'clcck_adc'
 28. Slow 1200mV 85C Model Recovery: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'
 29. Slow 1200mV 85C Model Recovery: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'
 30. Slow 1200mV 85C Model Recovery: 'u0|altpll_0|sd1|pll7|clk[1]'
 31. Slow 1200mV 85C Model Removal: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'
 32. Slow 1200mV 85C Model Removal: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'
 33. Slow 1200mV 85C Model Removal: 'clcck_adc'
 34. Slow 1200mV 85C Model Removal: 'u0|altpll_0|sd1|pll7|clk[1]'
 35. Slow 1200mV 85C Model Minimum Pulse Width: 'clcck_adc'
 36. Slow 1200mV 85C Model Minimum Pulse Width: 'adc1_ndrdy'
 37. Slow 1200mV 85C Model Minimum Pulse Width: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'
 38. Slow 1200mV 85C Model Minimum Pulse Width: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'
 39. Slow 1200mV 85C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[3]'
 40. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_in'
 41. Slow 1200mV 85C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[1]'
 42. Slow 1200mV 85C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[0]'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Slow 1200mV 85C Model Metastability Report
 48. Slow 1200mV 0C Model Fmax Summary
 49. Slow 1200mV 0C Model Setup Summary
 50. Slow 1200mV 0C Model Hold Summary
 51. Slow 1200mV 0C Model Recovery Summary
 52. Slow 1200mV 0C Model Removal Summary
 53. Slow 1200mV 0C Model Minimum Pulse Width Summary
 54. Slow 1200mV 0C Model Setup: 'u0|altpll_0|sd1|pll7|clk[1]'
 55. Slow 1200mV 0C Model Setup: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'
 56. Slow 1200mV 0C Model Setup: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'
 57. Slow 1200mV 0C Model Setup: 'u0|altpll_0|sd1|pll7|clk[3]'
 58. Slow 1200mV 0C Model Setup: 'clcck_adc'
 59. Slow 1200mV 0C Model Setup: 'adc1_ndrdy'
 60. Slow 1200mV 0C Model Setup: 'clock_in'
 61. Slow 1200mV 0C Model Hold: 'adc1_ndrdy'
 62. Slow 1200mV 0C Model Hold: 'clcck_adc'
 63. Slow 1200mV 0C Model Hold: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'
 64. Slow 1200mV 0C Model Hold: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'
 65. Slow 1200mV 0C Model Hold: 'u0|altpll_0|sd1|pll7|clk[1]'
 66. Slow 1200mV 0C Model Hold: 'clock_in'
 67. Slow 1200mV 0C Model Hold: 'u0|altpll_0|sd1|pll7|clk[3]'
 68. Slow 1200mV 0C Model Recovery: 'clcck_adc'
 69. Slow 1200mV 0C Model Recovery: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'
 70. Slow 1200mV 0C Model Recovery: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'
 71. Slow 1200mV 0C Model Recovery: 'u0|altpll_0|sd1|pll7|clk[1]'
 72. Slow 1200mV 0C Model Removal: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'
 73. Slow 1200mV 0C Model Removal: 'clcck_adc'
 74. Slow 1200mV 0C Model Removal: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'
 75. Slow 1200mV 0C Model Removal: 'u0|altpll_0|sd1|pll7|clk[1]'
 76. Slow 1200mV 0C Model Minimum Pulse Width: 'clcck_adc'
 77. Slow 1200mV 0C Model Minimum Pulse Width: 'adc1_ndrdy'
 78. Slow 1200mV 0C Model Minimum Pulse Width: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'
 79. Slow 1200mV 0C Model Minimum Pulse Width: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'
 80. Slow 1200mV 0C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[3]'
 81. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_in'
 82. Slow 1200mV 0C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[1]'
 83. Slow 1200mV 0C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[0]'
 84. Setup Times
 85. Hold Times
 86. Clock to Output Times
 87. Minimum Clock to Output Times
 88. Slow 1200mV 0C Model Metastability Report
 89. Fast 1200mV 0C Model Setup Summary
 90. Fast 1200mV 0C Model Hold Summary
 91. Fast 1200mV 0C Model Recovery Summary
 92. Fast 1200mV 0C Model Removal Summary
 93. Fast 1200mV 0C Model Minimum Pulse Width Summary
 94. Fast 1200mV 0C Model Setup: 'u0|altpll_0|sd1|pll7|clk[1]'
 95. Fast 1200mV 0C Model Setup: 'u0|altpll_0|sd1|pll7|clk[3]'
 96. Fast 1200mV 0C Model Setup: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'
 97. Fast 1200mV 0C Model Setup: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'
 98. Fast 1200mV 0C Model Setup: 'clcck_adc'
 99. Fast 1200mV 0C Model Setup: 'adc1_ndrdy'
100. Fast 1200mV 0C Model Setup: 'clock_in'
101. Fast 1200mV 0C Model Hold: 'clcck_adc'
102. Fast 1200mV 0C Model Hold: 'adc1_ndrdy'
103. Fast 1200mV 0C Model Hold: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'
104. Fast 1200mV 0C Model Hold: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'
105. Fast 1200mV 0C Model Hold: 'u0|altpll_0|sd1|pll7|clk[1]'
106. Fast 1200mV 0C Model Hold: 'clock_in'
107. Fast 1200mV 0C Model Hold: 'u0|altpll_0|sd1|pll7|clk[3]'
108. Fast 1200mV 0C Model Recovery: 'clcck_adc'
109. Fast 1200mV 0C Model Recovery: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'
110. Fast 1200mV 0C Model Recovery: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'
111. Fast 1200mV 0C Model Recovery: 'u0|altpll_0|sd1|pll7|clk[1]'
112. Fast 1200mV 0C Model Removal: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'
113. Fast 1200mV 0C Model Removal: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'
114. Fast 1200mV 0C Model Removal: 'clcck_adc'
115. Fast 1200mV 0C Model Removal: 'u0|altpll_0|sd1|pll7|clk[1]'
116. Fast 1200mV 0C Model Minimum Pulse Width: 'clcck_adc'
117. Fast 1200mV 0C Model Minimum Pulse Width: 'adc1_ndrdy'
118. Fast 1200mV 0C Model Minimum Pulse Width: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'
119. Fast 1200mV 0C Model Minimum Pulse Width: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'
120. Fast 1200mV 0C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[3]'
121. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_in'
122. Fast 1200mV 0C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[1]'
123. Fast 1200mV 0C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[0]'
124. Setup Times
125. Hold Times
126. Clock to Output Times
127. Minimum Clock to Output Times
128. Fast 1200mV 0C Model Metastability Report
129. Multicorner Timing Analysis Summary
130. Setup Times
131. Hold Times
132. Clock to Output Times
133. Minimum Clock to Output Times
134. Board Trace Model Assignments
135. Input Transition Times
136. Slow Corner Signal Integrity Metrics
137. Fast Corner Signal Integrity Metrics
138. Setup Transfers
139. Hold Transfers
140. Recovery Transfers
141. Removal Transfers
142. Report TCCS
143. Report RSKM
144. Unconstrained Paths
145. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; portable                                           ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5E144C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------+--------+--------------------------+
; SDC File Path                                                                                                  ; Status ; Read at                  ;
+----------------------------------------------------------------------------------------------------------------+--------+--------------------------+
; c:/users/bzhou/owncloud/workspace/fpga/fpga_portable 2.5 uart/db/ip/pll/submodules/altera_reset_controller.sdc ; OK     ; Wed Jun 22 12:44:06 2016 ;
+----------------------------------------------------------------------------------------------------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------+-----------+------------+------------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-------------------------------+-----------------------------------------------------+
; Clock Name                                      ; Type      ; Period     ; Frequency  ; Rise  ; Fall      ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                        ; Targets                                             ;
+-------------------------------------------------+-----------+------------+------------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-------------------------------+-----------------------------------------------------+
; adc1_ndrdy                                      ; Base      ; 1.000      ; 1000.0 MHz ; 0.000 ; 0.500     ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                               ; { adc1_ndrdy }                                      ;
; clcck_adc                                       ; Base      ; 1.000      ; 1000.0 MHz ; 0.000 ; 0.500     ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                               ; { clcck_adc }                                       ;
; clock_in                                        ; Base      ; 20.000     ; 50.0 MHz   ; 0.000 ; 10.000    ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                               ; { clock_in }                                        ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Base      ; 1.000      ; 1000.0 MHz ; 0.000 ; 0.500     ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                               ; { portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern } ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Base      ; 1.000      ; 1000.0 MHz ; 0.000 ; 0.500     ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                               ; { portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern } ;
; u0|altpll_0|sd1|pll7|clk[0]                     ; Generated ; 100000.000 ; 0.01 MHz   ; 0.000 ; 50000.000 ; 50.00      ; 5000      ; 1           ;       ;        ;           ;            ; false    ; clock_in ; u0|altpll_0|sd1|pll7|inclk[0] ; { u0|altpll_0|sd1|pll7|clk[0] }                     ;
; u0|altpll_0|sd1|pll7|clk[1]                     ; Generated ; 250.000    ; 4.0 MHz    ; 0.000 ; 125.000   ; 50.00      ; 25        ; 2           ;       ;        ;           ;            ; false    ; clock_in ; u0|altpll_0|sd1|pll7|inclk[0] ; { u0|altpll_0|sd1|pll7|clk[1] }                     ;
; u0|altpll_0|sd1|pll7|clk[3]                     ; Generated ; 10.000     ; 100.0 MHz  ; 0.000 ; 5.000     ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; clock_in ; u0|altpll_0|sd1|pll7|inclk[0] ; { u0|altpll_0|sd1|pll7|clk[3] }                     ;
+-------------------------------------------------+-----------+------------+------------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-------------------------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                             ;
+------------+-----------------+-------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                      ; Note                                                          ;
+------------+-----------------+-------------------------------------------------+---------------------------------------------------------------+
; 166.83 MHz ; 166.83 MHz      ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;                                                               ;
; 171.41 MHz ; 171.41 MHz      ; u0|altpll_0|sd1|pll7|clk[1]                     ;                                                               ;
; 172.77 MHz ; 172.77 MHz      ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;                                                               ;
; 226.96 MHz ; 226.96 MHz      ; clock_in                                        ;                                                               ;
; 294.2 MHz  ; 250.0 MHz       ; clcck_adc                                       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 306.37 MHz ; 306.37 MHz      ; u0|altpll_0|sd1|pll7|clk[3]                     ;                                                               ;
; 374.25 MHz ; 250.0 MHz       ; adc1_ndrdy                                      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                      ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; u0|altpll_0|sd1|pll7|clk[1]                     ; -9.340 ; -166.463      ;
; u0|altpll_0|sd1|pll7|clk[3]                     ; -3.235 ; -6.455        ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -3.166 ; -59.851       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -3.098 ; -135.449      ;
; clcck_adc                                       ; -2.399 ; -198.718      ;
; adc1_ndrdy                                      ; -1.672 ; -17.300       ;
; clock_in                                        ; 15.594 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; adc1_ndrdy                                      ; -0.373 ; -1.213        ;
; clcck_adc                                       ; -0.095 ; -0.095        ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.177  ; 0.000         ;
; u0|altpll_0|sd1|pll7|clk[1]                     ; 0.453  ; 0.000         ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.454  ; 0.000         ;
; clock_in                                        ; 0.466  ; 0.000         ;
; u0|altpll_0|sd1|pll7|clk[3]                     ; 3.154  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                   ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; clcck_adc                                       ; -1.952 ; -17.117       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.940 ; -16.847       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.647 ; -9.470        ;
; u0|altpll_0|sd1|pll7|clk[1]                     ; 3.671  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                   ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.350 ; 0.000         ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.840 ; 0.000         ;
; clcck_adc                                       ; 0.985 ; 0.000         ;
; u0|altpll_0|sd1|pll7|clk[1]                     ; 4.834 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                           ;
+-------------------------------------------------+-----------+---------------+
; Clock                                           ; Slack     ; End Point TNS ;
+-------------------------------------------------+-----------+---------------+
; clcck_adc                                       ; -3.000    ; -187.388      ;
; adc1_ndrdy                                      ; -3.000    ; -23.818       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -1.487    ; -126.395      ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -1.487    ; -52.045       ;
; u0|altpll_0|sd1|pll7|clk[3]                     ; 4.723     ; 0.000         ;
; clock_in                                        ; 9.663     ; 0.000         ;
; u0|altpll_0|sd1|pll7|clk[1]                     ; 124.695   ; 0.000         ;
; u0|altpll_0|sd1|pll7|clk[0]                     ; 49999.961 ; 0.000         ;
+-------------------------------------------------+-----------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                                                                     ;
+--------+----------------------------------------+----------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; -9.340 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.875     ; 5.406      ;
; -9.326 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.875     ; 5.392      ;
; -9.284 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.875     ; 5.350      ;
; -9.280 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.862     ; 5.359      ;
; -9.270 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.875     ; 5.336      ;
; -9.270 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.862     ; 5.349      ;
; -9.234 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 5.301      ;
; -9.231 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.862     ; 5.310      ;
; -9.224 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.862     ; 5.303      ;
; -9.220 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 5.287      ;
; -9.214 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.875     ; 5.280      ;
; -9.214 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.862     ; 5.293      ;
; -9.186 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 5.253      ;
; -9.175 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.862     ; 5.254      ;
; -9.174 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 5.254      ;
; -9.172 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 5.239      ;
; -9.165 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 5.232      ;
; -9.164 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 5.231      ;
; -9.164 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 5.244      ;
; -9.158 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.875     ; 5.224      ;
; -9.151 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 5.218      ;
; -9.150 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 5.217      ;
; -9.126 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 5.206      ;
; -9.125 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 5.192      ;
; -9.125 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 5.205      ;
; -9.116 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 5.196      ;
; -9.111 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 5.178      ;
; -9.108 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 5.175      ;
; -9.105 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 5.185      ;
; -9.104 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 5.184      ;
; -9.095 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 5.175      ;
; -9.094 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 5.174      ;
; -9.077 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 5.157      ;
; -9.065 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 5.145      ;
; -9.060 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 5.127      ;
; -9.056 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.875     ; 5.122      ;
; -9.056 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 5.136      ;
; -9.055 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 5.135      ;
; -9.055 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 5.135      ;
; -9.039 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 5.106      ;
; -9.038 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 5.105      ;
; -9.016 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 5.096      ;
; -9.004 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.862     ; 5.083      ;
; -9.000 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.875     ; 5.066      ;
; -8.999 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 5.066      ;
; -8.950 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 5.017      ;
; -8.948 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.862     ; 5.027      ;
; -8.932 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.875     ; 4.998      ;
; -8.902 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 4.969      ;
; -8.898 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 4.978      ;
; -8.881 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 4.948      ;
; -8.880 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 4.947      ;
; -8.876 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.875     ; 4.942      ;
; -8.850 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 4.930      ;
; -8.841 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 4.908      ;
; -8.834 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.860     ; 4.915      ;
; -8.829 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 4.909      ;
; -8.828 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 4.908      ;
; -8.826 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 4.893      ;
; -8.824 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.860     ; 4.905      ;
; -8.793 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.873     ; 4.861      ;
; -8.789 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 4.869      ;
; -8.779 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.873     ; 4.847      ;
; -8.778 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 4.845      ;
; -8.778 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.860     ; 4.859      ;
; -8.758 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.862     ; 4.837      ;
; -8.757 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 4.824      ;
; -8.756 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 4.823      ;
; -8.717 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.874     ; 4.784      ;
; -8.702 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.862     ; 4.781      ;
; -8.670 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.873     ; 4.738      ;
; -8.652 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 4.732      ;
; -8.604 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 4.684      ;
; -8.583 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 4.663      ;
; -8.582 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 4.662      ;
; -8.551 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.860     ; 4.632      ;
; -8.550 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.873     ; 4.618      ;
; -8.543 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.861     ; 4.623      ;
; -8.403 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.873     ; 4.471      ;
; -8.305 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.860     ; 4.386      ;
; -7.848 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.912     ; 3.877      ;
; -7.847 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.912     ; 3.876      ;
; -7.847 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.912     ; 3.876      ;
; -7.846 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.912     ; 3.875      ;
; -7.826 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.912     ; 3.855      ;
; -7.825 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.925     ; 3.841      ;
; -7.825 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.912     ; 3.854      ;
; -7.824 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.925     ; 3.840      ;
; -7.822 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.925     ; 3.838      ;
; -7.821 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.925     ; 3.837      ;
; -7.718 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.925     ; 3.734      ;
; -7.717 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.925     ; 3.733      ;
; -7.599 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.912     ; 3.628      ;
; -7.598 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.912     ; 3.627      ;
; -7.598 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.925     ; 3.614      ;
; -7.597 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.925     ; 3.613      ;
; -7.414 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.925     ; 3.430      ;
; -7.413 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.925     ; 3.429      ;
; -7.353 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.912     ; 3.382      ;
; -7.352 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.912     ; 3.381      ;
+--------+----------------------------------------+----------------------------------------+--------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'u0|altpll_0|sd1|pll7|clk[3]'                                                                                                                                                                  ;
+--------+---------------------------------------------+---------------------------------------------+-------------------------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                                    ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+-------------------------------------------------+-----------------------------+--------------+------------+------------+
; -3.235 ; portable:p0|ADCCTL:adcctl1|spi:spi1|done    ; portable:p0|rise_to_high:h1|next_state.LOW  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; u0|altpll_0|sd1|pll7|clk[3] ; 0.500        ; -2.778     ; 0.908      ;
; -3.220 ; portable:p0|ADCCTL:adcctl1|spi:spi1|done    ; portable:p0|rise_to_high:h1|next_state.HIGH ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; u0|altpll_0|sd1|pll7|clk[3] ; 0.500        ; -2.778     ; 0.893      ;
; 0.463  ; reset                                       ; portable:p0|rise_to_high:h1|next_state.HIGH ; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; -2.506     ; 1.982      ;
; 0.512  ; reset                                       ; portable:p0|rise_to_high:h1|next_state.LOW  ; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; -2.506     ; 1.933      ;
; 3.016  ; portable:p0|rise_to_high:h1|count_clk[0]    ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; 0.269      ; 2.254      ;
; 3.060  ; portable:p0|rise_to_high:h1|count_clk[2]    ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; 0.269      ; 2.210      ;
; 3.218  ; portable:p0|rise_to_high:h1|count_clk[1]    ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; 0.269      ; 2.052      ;
; 3.368  ; portable:p0|rise_to_high:h1|next_state.HIGH ; portable:p0|rise_to_high:h1|state.HIGH      ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; -0.552     ; 1.081      ;
; 3.399  ; portable:p0|rise_to_high:h1|next_state.LOW  ; portable:p0|rise_to_high:h1|state.LOW       ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; -0.552     ; 1.050      ;
; 3.405  ; portable:p0|rise_to_high:h1|count_clk[3]    ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; 0.269      ; 1.865      ;
; 3.878  ; portable:p0|rise_to_high:h1|state.HIGH      ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; 0.373      ; 1.496      ;
; 3.894  ; portable:p0|rise_to_high:h1|state.HIGH      ; portable:p0|rise_to_high:h1|next_state.LOW  ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; 0.373      ; 1.480      ;
; 4.154  ; portable:p0|rise_to_high:h1|state.LOW       ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; 0.373      ; 1.220      ;
; 4.879  ; reset                                       ; portable:p0|rise_to_high:h1|state.HIGH      ; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3] ; 10.000       ; -2.959     ; 2.113      ;
; 4.879  ; reset                                       ; portable:p0|rise_to_high:h1|state.LOW       ; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3] ; 10.000       ; -2.959     ; 2.113      ;
+--------+---------------------------------------------+---------------------------------------------+-------------------------------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'                                                                                                                                                                                     ;
+--------+------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -3.166 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 4.091      ;
; -3.018 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.943      ;
; -2.931 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.856      ;
; -2.850 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.775      ;
; -2.849 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.774      ;
; -2.797 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.722      ;
; -2.779 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.704      ;
; -2.776 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.701      ;
; -2.702 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.627      ;
; -2.671 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.596      ;
; -2.615 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.540      ;
; -2.607 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.532      ;
; -2.544 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.469      ;
; -2.539 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.464      ;
; -2.533 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.458      ;
; -2.486 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.411      ;
; -2.481 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.406      ;
; -2.463 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.388      ;
; -2.462 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.387      ;
; -2.460 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.385      ;
; -2.459 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.384      ;
; -2.429 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.354      ;
; -2.421 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]        ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.080     ; 3.342      ;
; -2.410 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.335      ;
; -2.394 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.159     ; 2.736      ;
; -2.362 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.081     ; 3.282      ;
; -2.355 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.280      ;
; -2.341 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]        ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.080     ; 3.262      ;
; -2.318 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]        ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.080     ; 3.239      ;
; -2.297 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.222      ;
; -2.291 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.216      ;
; -2.290 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.215      ;
; -2.274 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.081     ; 3.194      ;
; -2.264 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.081     ; 3.184      ;
; -2.228 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.153      ;
; -2.227 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.152      ;
; -2.223 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.148      ;
; -2.202 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.081     ; 3.122      ;
; -2.152 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.077      ;
; -2.138 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.081     ; 3.058      ;
; -2.132 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]        ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.080     ; 3.053      ;
; -2.117 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.081     ; 3.037      ;
; -2.113 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.038      ;
; -2.112 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.037      ;
; -2.094 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.019      ;
; -2.093 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.018      ;
; -2.086 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.080     ; 3.007      ;
; -2.031 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.081     ; 2.951      ;
; -1.981 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 2.906      ;
; -1.980 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 2.905      ;
; -1.970 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.081     ; 2.890      ;
; -1.922 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.081     ; 2.842      ;
; -1.802 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.159     ; 2.144      ;
; -1.784 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 2.709      ;
; -1.743 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.002     ; 2.242      ;
; -1.743 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.002     ; 2.242      ;
; -1.743 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.002     ; 2.242      ;
; -1.743 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.002     ; 2.242      ;
; -1.743 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.002     ; 2.242      ;
; -1.743 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.002     ; 2.242      ;
; -1.743 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.002     ; 2.242      ;
; -1.743 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.002     ; 2.242      ;
; -1.743 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.002     ; 2.242      ;
; -1.702 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.162     ; 2.041      ;
; -1.702 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.162     ; 2.041      ;
; -1.702 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.162     ; 2.041      ;
; -1.702 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.162     ; 2.041      ;
; -1.702 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.162     ; 2.041      ;
; -1.702 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.162     ; 2.041      ;
; -1.702 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.162     ; 2.041      ;
; -1.702 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.162     ; 2.041      ;
; -1.692 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.002     ; 2.191      ;
; -1.692 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.002     ; 2.191      ;
; -1.692 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.002     ; 2.191      ;
; -1.692 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.002     ; 2.191      ;
; -1.692 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.002     ; 2.191      ;
; -1.692 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.002     ; 2.191      ;
; -1.692 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.002     ; 2.191      ;
; -1.692 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.002     ; 2.191      ;
; -1.692 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.002     ; 2.191      ;
; -1.660 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.HALT       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.159     ; 2.002      ;
; -1.489 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.003     ; 1.987      ;
; -1.486 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.159     ; 1.828      ;
; -1.485 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.159     ; 1.827      ;
; -1.458 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.159     ; 1.800      ;
; -1.449 ; reset                                                ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.124      ; 2.064      ;
; -1.447 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 2.372      ;
; -1.446 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 2.371      ;
; -1.418 ; reset                                                ; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.120      ; 2.029      ;
; -1.382 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.CHIPS       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.003     ; 1.880      ;
; -1.382 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.IDLE       ; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.163     ; 1.720      ;
; -1.364 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.IDLE       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.159     ; 1.706      ;
; -1.362 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.CHIPS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.159     ; 1.704      ;
; -1.353 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.079     ; 2.275      ;
; -1.345 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.IDLE       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.159     ; 1.687      ;
; -1.337 ; reset                                                ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.124      ; 1.952      ;
; -1.337 ; reset                                                ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.124      ; 1.952      ;
; -1.337 ; reset                                                ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.124      ; 1.952      ;
; -1.328 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.079     ; 2.250      ;
; -1.298 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.079     ; 2.220      ;
+--------+------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'                                                                                                                                                                                     ;
+--------+------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -3.098 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]        ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.080     ; 4.019      ;
; -3.087 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]        ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.080     ; 4.008      ;
; -3.014 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.074     ; 3.941      ;
; -3.012 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.074     ; 3.939      ;
; -2.990 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[0]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.085     ; 3.906      ;
; -2.933 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[15]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.085     ; 3.849      ;
; -2.915 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.074     ; 3.842      ;
; -2.883 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]        ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.080     ; 3.804      ;
; -2.857 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[16]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.080     ; 3.778      ;
; -2.836 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.074     ; 3.763      ;
; -2.802 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[5]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.120      ; 3.413      ;
; -2.802 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[7]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.120      ; 3.413      ;
; -2.802 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[22] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.120      ; 3.413      ;
; -2.802 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[20] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.120      ; 3.413      ;
; -2.802 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[21] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.120      ; 3.413      ;
; -2.800 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[0]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.121      ; 3.412      ;
; -2.800 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[2]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.121      ; 3.412      ;
; -2.800 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[16] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.121      ; 3.412      ;
; -2.800 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[23] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.121      ; 3.412      ;
; -2.786 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[8]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.085     ; 3.702      ;
; -2.763 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[9]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.124      ; 3.378      ;
; -2.763 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[11] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.124      ; 3.378      ;
; -2.763 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[10] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.124      ; 3.378      ;
; -2.763 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[14] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.124      ; 3.378      ;
; -2.763 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[12] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.124      ; 3.378      ;
; -2.763 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[8]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.124      ; 3.378      ;
; -2.749 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[17]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.085     ; 3.665      ;
; -2.734 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[6]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.123      ; 3.348      ;
; -2.734 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[1]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.123      ; 3.348      ;
; -2.734 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[3]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.123      ; 3.348      ;
; -2.734 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[17] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.123      ; 3.348      ;
; -2.734 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[19] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.123      ; 3.348      ;
; -2.734 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[18] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.123      ; 3.348      ;
; -2.727 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.652      ;
; -2.704 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.074     ; 3.631      ;
; -2.683 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]        ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.080     ; 3.604      ;
; -2.680 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.074     ; 3.607      ;
; -2.672 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[26]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.085     ; 3.588      ;
; -2.661 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.071     ; 3.591      ;
; -2.635 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[24]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.085     ; 3.551      ;
; -2.547 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.074     ; 3.474      ;
; -2.533 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.458      ;
; -2.532 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[1]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.085     ; 3.448      ;
; -2.531 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.456      ;
; -2.530 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.074     ; 3.457      ;
; -2.497 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -1.435     ; 1.563      ;
; -2.492 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.417      ;
; -2.470 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[25]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.085     ; 3.386      ;
; -2.467 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.071     ; 3.397      ;
; -2.465 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.071     ; 3.395      ;
; -2.426 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.071     ; 3.356      ;
; -2.413 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.074     ; 3.340      ;
; -2.411 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[4]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.117      ; 3.019      ;
; -2.411 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[13] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.117      ; 3.019      ;
; -2.411 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[15] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.117      ; 3.019      ;
; -2.399 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[28]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.085     ; 3.315      ;
; -2.359 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.284      ;
; -2.355 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.280      ;
; -2.336 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.074     ; 3.263      ;
; -2.334 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.074     ; 3.261      ;
; -2.295 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.074     ; 3.222      ;
; -2.293 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.071     ; 3.223      ;
; -2.289 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.071     ; 3.219      ;
; -2.223 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.076     ; 3.148      ;
; -2.175 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[5]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.148     ; 2.528      ;
; -2.175 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[7]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.148     ; 2.528      ;
; -2.175 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[22] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.148     ; 2.528      ;
; -2.175 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[20] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.148     ; 2.528      ;
; -2.175 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[21] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.148     ; 2.528      ;
; -2.173 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[0]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.147     ; 2.527      ;
; -2.173 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[2]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.147     ; 2.527      ;
; -2.173 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[16] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.147     ; 2.527      ;
; -2.173 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[23] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.147     ; 2.527      ;
; -2.162 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.074     ; 3.089      ;
; -2.158 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.074     ; 3.085      ;
; -2.157 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.071     ; 3.087      ;
; -2.136 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[9]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.144     ; 2.493      ;
; -2.136 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[11] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.144     ; 2.493      ;
; -2.136 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[10] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.144     ; 2.493      ;
; -2.136 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[14] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.144     ; 2.493      ;
; -2.136 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[12] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.144     ; 2.493      ;
; -2.136 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[8]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.144     ; 2.493      ;
; -2.107 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[6]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.145     ; 2.463      ;
; -2.107 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[1]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.145     ; 2.463      ;
; -2.107 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[3]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.145     ; 2.463      ;
; -2.107 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[17] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.145     ; 2.463      ;
; -2.107 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[19] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.145     ; 2.463      ;
; -2.107 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[18] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.145     ; 2.463      ;
; -2.103 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.016     ; 2.588      ;
; -2.103 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[8]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.016     ; 2.588      ;
; -2.103 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[15]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.016     ; 2.588      ;
; -2.103 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.016     ; 2.588      ;
; -2.103 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[26]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.016     ; 2.588      ;
; -2.103 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[28]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.016     ; 2.588      ;
; -2.103 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[17]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.016     ; 2.588      ;
; -2.103 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[24]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.016     ; 2.588      ;
; -2.103 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[25]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.016     ; 2.588      ;
; -2.026 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.074     ; 2.953      ;
; -1.987 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[15]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[15] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -1.078     ; 1.910      ;
; -1.971 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.016     ; 2.456      ;
+--------+------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clcck_adc'                                                                                                                                ;
+--------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.399 ; portable:p0|ADCCTL:adcctl1|count_rst[3]     ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.036     ; 3.384      ;
; -2.392 ; portable:p0|ADCCTL:adcctl2|count_cfload[13] ; portable:p0|ADCCTL:adcctl2|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.152     ; 3.261      ;
; -2.386 ; portable:p0|ADCCTL:adcctl2|count_cfload[13] ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.002     ; 3.405      ;
; -2.330 ; portable:p0|ADCCTL:adcctl1|count_rst[0]     ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.036     ; 3.315      ;
; -2.320 ; portable:p0|ADCCTL:adcctl1|count_rst[6]     ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.036     ; 3.305      ;
; -2.309 ; portable:p0|ADCCTL:adcctl1|count_rst[4]     ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.036     ; 3.294      ;
; -2.308 ; portable:p0|ADCCTL:adcctl2|count_cfload[1]  ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.002     ; 3.327      ;
; -2.299 ; portable:p0|ADCCTL:adcctl1|count_config[1]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.241     ; 3.079      ;
; -2.298 ; portable:p0|ADCCTL:adcctl1|count_rst[5]     ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.036     ; 3.283      ;
; -2.279 ; portable:p0|ADCCTL:adcctl1|count_rst[2]     ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.036     ; 3.264      ;
; -2.271 ; portable:p0|ADCCTL:adcctl2|count_cfload[1]  ; portable:p0|ADCCTL:adcctl2|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.152     ; 3.140      ;
; -2.259 ; portable:p0|ADCCTL:adcctl1|count_config[2]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.241     ; 3.039      ;
; -2.257 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|count_config[4] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.056     ; 3.222      ;
; -2.257 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|count_config[1] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.056     ; 3.222      ;
; -2.257 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|count_config[2] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.056     ; 3.222      ;
; -2.257 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|count_config[5] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.056     ; 3.222      ;
; -2.257 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|count_config[6] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.056     ; 3.222      ;
; -2.257 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|count_config[7] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.056     ; 3.222      ;
; -2.250 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|count_config[3] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.049     ; 3.222      ;
; -2.225 ; portable:p0|ADCCTL:adcctl2|count_cfload[6]  ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.002     ; 3.244      ;
; -2.201 ; portable:p0|ADCCTL:adcctl1|count_cfload[9]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.038     ; 3.184      ;
; -2.197 ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT    ; portable:p0|ADCCTL:adcctl2|count_WAIT[4]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.818     ; 2.400      ;
; -2.197 ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT    ; portable:p0|ADCCTL:adcctl2|count_WAIT[0]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.818     ; 2.400      ;
; -2.197 ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT    ; portable:p0|ADCCTL:adcctl2|count_WAIT[1]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.818     ; 2.400      ;
; -2.197 ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT    ; portable:p0|ADCCTL:adcctl2|count_WAIT[2]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.818     ; 2.400      ;
; -2.197 ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT    ; portable:p0|ADCCTL:adcctl2|count_WAIT[3]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.818     ; 2.400      ;
; -2.197 ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT    ; portable:p0|ADCCTL:adcctl2|count_WAIT[7]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.818     ; 2.400      ;
; -2.197 ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT    ; portable:p0|ADCCTL:adcctl2|count_WAIT[5]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.818     ; 2.400      ;
; -2.197 ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT    ; portable:p0|ADCCTL:adcctl2|count_WAIT[6]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.818     ; 2.400      ;
; -2.178 ; portable:p0|ADCCTL:adcctl2|count_cfload[2]  ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.002     ; 3.197      ;
; -2.167 ; portable:p0|ADCCTL:adcctl1|count_WAIT[1]    ; portable:p0|ADCCTL:adcctl1|state.IDLE      ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.061     ; 3.127      ;
; -2.158 ; portable:p0|ADCCTL:adcctl1|count_WAIT[0]    ; portable:p0|ADCCTL:adcctl1|state.IDLE      ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.061     ; 3.118      ;
; -2.158 ; portable:p0|ADCCTL:adcctl2|count_cfload[6]  ; portable:p0|ADCCTL:adcctl2|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.152     ; 3.027      ;
; -2.146 ; portable:p0|ADCCTL:adcctl2|count_WAIT[0]    ; portable:p0|ADCCTL:adcctl2|state.IDLE      ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.644      ; 3.811      ;
; -2.141 ; portable:p0|ADCCTL:adcctl1|count_start[4]   ; portable:p0|ADCCTL:adcctl1|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.054      ; 3.216      ;
; -2.137 ; portable:p0|ADCCTL:adcctl2|count_WAIT[2]    ; portable:p0|ADCCTL:adcctl2|state.IDLE      ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.644      ; 3.802      ;
; -2.135 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|state.IDLE      ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.170     ; 2.986      ;
; -2.134 ; portable:p0|ADCCTL:adcctl1|count_config[1]  ; portable:p0|ADCCTL:adcctl1|count_config[3] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.055     ; 3.100      ;
; -2.134 ; portable:p0|ADCCTL:adcctl1|count_config[1]  ; portable:p0|ADCCTL:adcctl1|count_config[2] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.055     ; 3.100      ;
; -2.134 ; portable:p0|ADCCTL:adcctl1|count_config[1]  ; portable:p0|ADCCTL:adcctl1|count_config[4] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.055     ; 3.100      ;
; -2.134 ; portable:p0|ADCCTL:adcctl1|count_config[1]  ; portable:p0|ADCCTL:adcctl1|count_config[6] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.055     ; 3.100      ;
; -2.134 ; portable:p0|ADCCTL:adcctl1|count_config[1]  ; portable:p0|ADCCTL:adcctl1|count_config[5] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.055     ; 3.100      ;
; -2.134 ; portable:p0|ADCCTL:adcctl1|count_config[1]  ; portable:p0|ADCCTL:adcctl1|count_config[7] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.055     ; 3.100      ;
; -2.133 ; portable:p0|ADCCTL:adcctl1|count_start[6]   ; portable:p0|ADCCTL:adcctl1|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.054      ; 3.208      ;
; -2.128 ; portable:p0|ADCCTL:adcctl1|count_config[1]  ; portable:p0|ADCCTL:adcctl1|count_config[1] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.049     ; 3.100      ;
; -2.127 ; portable:p0|ADCCTL:adcctl1|count_cfload[4]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.038     ; 3.110      ;
; -2.124 ; portable:p0|ADCCTL:adcctl2|count_cfload[2]  ; portable:p0|ADCCTL:adcctl2|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.152     ; 2.993      ;
; -2.123 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.254     ; 2.890      ;
; -2.107 ; portable:p0|ADCCTL:adcctl2|count_cfload[14] ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.002     ; 3.126      ;
; -2.094 ; portable:p0|ADCCTL:adcctl1|count_config[2]  ; portable:p0|ADCCTL:adcctl1|count_config[3] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.055     ; 3.060      ;
; -2.094 ; portable:p0|ADCCTL:adcctl1|count_config[2]  ; portable:p0|ADCCTL:adcctl1|count_config[1] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.055     ; 3.060      ;
; -2.094 ; portable:p0|ADCCTL:adcctl1|count_config[2]  ; portable:p0|ADCCTL:adcctl1|count_config[4] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.055     ; 3.060      ;
; -2.094 ; portable:p0|ADCCTL:adcctl1|count_config[2]  ; portable:p0|ADCCTL:adcctl1|count_config[6] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.055     ; 3.060      ;
; -2.094 ; portable:p0|ADCCTL:adcctl1|count_config[2]  ; portable:p0|ADCCTL:adcctl1|count_config[5] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.055     ; 3.060      ;
; -2.094 ; portable:p0|ADCCTL:adcctl1|count_config[2]  ; portable:p0|ADCCTL:adcctl1|count_config[7] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.055     ; 3.060      ;
; -2.091 ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD    ; portable:p0|ADCCTL:adcctl2|data_out[15]    ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.344     ; 2.768      ;
; -2.088 ; portable:p0|ADCCTL:adcctl1|count_config[2]  ; portable:p0|ADCCTL:adcctl1|count_config[2] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.049     ; 3.060      ;
; -2.081 ; portable:p0|ADCCTL:adcctl2|count_config[2]  ; portable:p0|ADCCTL:adcctl2|count_config[4] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.056     ; 3.046      ;
; -2.081 ; portable:p0|ADCCTL:adcctl2|count_config[2]  ; portable:p0|ADCCTL:adcctl2|count_config[1] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.056     ; 3.046      ;
; -2.081 ; portable:p0|ADCCTL:adcctl2|count_config[2]  ; portable:p0|ADCCTL:adcctl2|count_config[3] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.056     ; 3.046      ;
; -2.081 ; portable:p0|ADCCTL:adcctl2|count_config[2]  ; portable:p0|ADCCTL:adcctl2|count_config[5] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.056     ; 3.046      ;
; -2.081 ; portable:p0|ADCCTL:adcctl2|count_config[2]  ; portable:p0|ADCCTL:adcctl2|count_config[6] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.056     ; 3.046      ;
; -2.081 ; portable:p0|ADCCTL:adcctl2|count_config[2]  ; portable:p0|ADCCTL:adcctl2|count_config[7] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.056     ; 3.046      ;
; -2.075 ; portable:p0|ADCCTL:adcctl2|count_cfload[14] ; portable:p0|ADCCTL:adcctl2|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.152     ; 2.944      ;
; -2.074 ; portable:p0|ADCCTL:adcctl2|count_config[2]  ; portable:p0|ADCCTL:adcctl2|count_config[2] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.049     ; 3.046      ;
; -2.071 ; portable:p0|ADCCTL:adcctl1|count_config[4]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.241     ; 2.851      ;
; -2.068 ; portable:p0|ADCCTL:adcctl2|count_cfload[0]  ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.002     ; 3.087      ;
; -2.058 ; portable:p0|ADCCTL:adcctl1|count_cfload[8]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.038     ; 3.041      ;
; -2.058 ; portable:p0|ADCCTL:adcctl1|count_cfload[9]  ; portable:p0|ADCCTL:adcctl1|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.100     ; 2.979      ;
; -2.057 ; portable:p0|ADCCTL:adcctl1|count_rst[3]     ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.082      ; 3.160      ;
; -2.056 ; portable:p0|ADCCTL:adcctl1|count_cfload[14] ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.038     ; 3.039      ;
; -2.053 ; portable:p0|ADCCTL:adcctl2|count_WAIT[0]    ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.566      ; 3.640      ;
; -2.053 ; portable:p0|ADCCTL:adcctl2|count_cfload[0]  ; portable:p0|ADCCTL:adcctl2|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.152     ; 2.922      ;
; -2.052 ; portable:p0|ADCCTL:adcctl1|count_rst[1]     ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.036     ; 3.037      ;
; -2.051 ; portable:p0|ADCCTL:adcctl1|count_cfload[10] ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.038     ; 3.034      ;
; -2.048 ; portable:p0|ADCCTL:adcctl1|count_cfload[0]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.038     ; 3.031      ;
; -2.045 ; portable:p0|ADCCTL:adcctl2|count_start[0]   ; portable:p0|ADCCTL:adcctl2|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.075      ; 3.141      ;
; -2.044 ; portable:p0|ADCCTL:adcctl2|count_WAIT[2]    ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.566      ; 3.631      ;
; -2.044 ; portable:p0|ADCCTL:adcctl2|count_cfload[8]  ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.002     ; 3.063      ;
; -2.040 ; portable:p0|ADCCTL:adcctl1|count_start[4]   ; portable:p0|ADCCTL:adcctl1|state.WAIT      ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.097      ; 3.158      ;
; -2.036 ; portable:p0|ADCCTL:adcctl1|count_start[4]   ; portable:p0|ADCCTL:adcctl1|state.CF_WAIT   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.097      ; 3.154      ;
; -2.036 ; portable:p0|ADCCTL:adcctl2|count_start[3]   ; portable:p0|ADCCTL:adcctl2|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.075      ; 3.132      ;
; -2.033 ; portable:p0|ADCCTL:adcctl1|count_start[4]   ; portable:p0|ADCCTL:adcctl1|state.SEND      ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.097      ; 3.151      ;
; -2.032 ; portable:p0|ADCCTL:adcctl1|count_start[6]   ; portable:p0|ADCCTL:adcctl1|state.WAIT      ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.097      ; 3.150      ;
; -2.031 ; portable:p0|ADCCTL:adcctl1|count_config[7]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.241     ; 2.811      ;
; -2.028 ; portable:p0|ADCCTL:adcctl1|count_start[6]   ; portable:p0|ADCCTL:adcctl1|state.CF_WAIT   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.097      ; 3.146      ;
; -2.027 ; portable:p0|ADCCTL:adcctl2|count_cfload[9]  ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.002     ; 3.046      ;
; -2.026 ; portable:p0|ADCCTL:adcctl1|count_cfload[13] ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.038     ; 3.009      ;
; -2.025 ; portable:p0|ADCCTL:adcctl1|count_start[6]   ; portable:p0|ADCCTL:adcctl1|state.SEND      ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.097      ; 3.143      ;
; -2.022 ; portable:p0|ADCCTL:adcctl2|state.WAIT       ; portable:p0|ADCCTL:adcctl2|count_WAIT[4]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.818     ; 2.225      ;
; -2.022 ; portable:p0|ADCCTL:adcctl2|state.WAIT       ; portable:p0|ADCCTL:adcctl2|count_WAIT[0]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.818     ; 2.225      ;
; -2.022 ; portable:p0|ADCCTL:adcctl2|state.WAIT       ; portable:p0|ADCCTL:adcctl2|count_WAIT[1]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.818     ; 2.225      ;
; -2.022 ; portable:p0|ADCCTL:adcctl2|state.WAIT       ; portable:p0|ADCCTL:adcctl2|count_WAIT[2]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.818     ; 2.225      ;
; -2.022 ; portable:p0|ADCCTL:adcctl2|state.WAIT       ; portable:p0|ADCCTL:adcctl2|count_WAIT[3]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.818     ; 2.225      ;
; -2.022 ; portable:p0|ADCCTL:adcctl2|state.WAIT       ; portable:p0|ADCCTL:adcctl2|count_WAIT[7]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.818     ; 2.225      ;
; -2.022 ; portable:p0|ADCCTL:adcctl2|state.WAIT       ; portable:p0|ADCCTL:adcctl2|count_WAIT[5]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.818     ; 2.225      ;
; -2.022 ; portable:p0|ADCCTL:adcctl2|state.WAIT       ; portable:p0|ADCCTL:adcctl2|count_WAIT[6]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.818     ; 2.225      ;
; -2.019 ; portable:p0|ADCCTL:adcctl2|count_cfload[12] ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.002     ; 3.038      ;
; -2.018 ; portable:p0|ADCCTL:adcctl1|count_start[1]   ; portable:p0|ADCCTL:adcctl1|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.054      ; 3.093      ;
; -2.009 ; portable:p0|ADCCTL:adcctl1|count_start[0]   ; portable:p0|ADCCTL:adcctl1|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.054      ; 3.084      ;
+--------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'adc1_ndrdy'                                                                                                                      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.672 ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.081     ; 2.592      ;
; -1.575 ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.068     ; 2.508      ;
; -1.575 ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.068     ; 2.508      ;
; -1.575 ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.068     ; 2.508      ;
; -1.575 ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.068     ; 2.508      ;
; -1.575 ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.068     ; 2.508      ;
; -1.525 ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.081     ; 2.445      ;
; -1.449 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 2.368      ;
; -1.448 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 2.367      ;
; -1.428 ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.068     ; 2.361      ;
; -1.428 ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.068     ; 2.361      ;
; -1.428 ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.068     ; 2.361      ;
; -1.428 ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.068     ; 2.361      ;
; -1.428 ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.068     ; 2.361      ;
; -1.344 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.095     ; 2.250      ;
; -1.341 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 2.260      ;
; -1.340 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 2.259      ;
; -1.330 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.095     ; 2.236      ;
; -1.234 ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.081     ; 2.154      ;
; -1.233 ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.081     ; 2.153      ;
; -1.218 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.095     ; 2.124      ;
; -1.209 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 2.128      ;
; -1.198 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.081     ; 2.118      ;
; -1.157 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 2.076      ;
; -1.156 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 2.075      ;
; -1.144 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 2.063      ;
; -1.142 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 2.061      ;
; -1.141 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 2.060      ;
; -1.111 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 2.030      ;
; -1.097 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.081     ; 2.017      ;
; -1.080 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.081     ; 2.000      ;
; -1.065 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 1.984      ;
; -1.063 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 1.982      ;
; -1.060 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.095     ; 1.966      ;
; -1.054 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.095     ; 1.960      ;
; -1.052 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|counter_x[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.081     ; 1.972      ;
; -1.049 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.081     ; 1.969      ;
; -1.040 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.095     ; 1.946      ;
; -1.033 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 1.952      ;
; -1.022 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.081     ; 1.942      ;
; -0.998 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 1.917      ;
; -0.965 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 1.884      ;
; -0.965 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 1.884      ;
; -0.962 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 1.881      ;
; -0.960 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.081     ; 1.880      ;
; -0.951 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.081     ; 1.871      ;
; -0.944 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 1.863      ;
; -0.934 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.081     ; 1.854      ;
; -0.928 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.095     ; 1.834      ;
; -0.922 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.081     ; 1.842      ;
; -0.872 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 1.791      ;
; -0.770 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.095     ; 1.676      ;
; -0.764 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 1.683      ;
; -0.655 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.095     ; 1.561      ;
; -0.592 ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.080     ; 1.513      ;
; -0.592 ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.080     ; 1.513      ;
; -0.592 ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.080     ; 1.513      ;
; -0.592 ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.080     ; 1.513      ;
; -0.592 ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.080     ; 1.513      ;
; -0.580 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 1.499      ;
; -0.414 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 1.333      ;
; -0.380 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 1.299      ;
; -0.376 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|counter_x[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.081     ; 1.296      ;
; -0.366 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.081     ; 1.286      ;
; -0.366 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 1.285      ;
; -0.365 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|counter_y[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 1.284      ;
; -0.353 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|counter_x[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.081     ; 1.273      ;
; -0.350 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.081     ; 1.270      ;
; -0.349 ; portable:p0|SCANCTL:scan1|state.IDLE   ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.081     ; 1.269      ;
; -0.332 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.095     ; 1.238      ;
; -0.188 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.081     ; 1.108      ;
; -0.027 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.082     ; 0.946      ;
; 0.098  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.081     ; 0.822      ;
; 0.479  ; reset                                  ; portable:p0|SCANCTL:scan1|state.COUNTX ; clock_in     ; adc1_ndrdy  ; 1.000        ; 2.178      ; 2.680      ;
; 0.479  ; reset                                  ; portable:p0|SCANCTL:scan1|state.HEAD   ; clock_in     ; adc1_ndrdy  ; 1.000        ; 2.178      ; 2.680      ;
; 0.517  ; reset                                  ; portable:p0|SCANCTL:scan1|state.IDLE   ; clock_in     ; adc1_ndrdy  ; 1.000        ; 2.178      ; 2.642      ;
; 0.534  ; reset                                  ; portable:p0|SCANCTL:scan1|state.COUNTY ; clock_in     ; adc1_ndrdy  ; 1.000        ; 2.178      ; 2.625      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_in'                                                                        ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 15.594 ; reset          ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.370     ; 4.037      ;
; 15.594 ; reset          ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.370     ; 4.037      ;
; 15.594 ; reset          ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.370     ; 4.037      ;
; 15.594 ; reset          ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.370     ; 4.037      ;
; 15.594 ; reset          ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.370     ; 4.037      ;
; 15.594 ; reset          ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.370     ; 4.037      ;
; 15.594 ; reset          ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.370     ; 4.037      ;
; 16.461 ; reset          ; reset          ; clock_in     ; clock_in    ; 20.000       ; -0.049     ; 3.491      ;
; 16.562 ; reset          ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.370     ; 3.069      ;
; 17.017 ; counter_rst[0] ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.904      ;
; 17.017 ; counter_rst[0] ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.904      ;
; 17.017 ; counter_rst[0] ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.904      ;
; 17.017 ; counter_rst[0] ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.904      ;
; 17.017 ; counter_rst[0] ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.904      ;
; 17.017 ; counter_rst[0] ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.904      ;
; 17.017 ; counter_rst[0] ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.904      ;
; 17.021 ; counter_rst[1] ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.900      ;
; 17.021 ; counter_rst[1] ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.900      ;
; 17.021 ; counter_rst[1] ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.900      ;
; 17.021 ; counter_rst[1] ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.900      ;
; 17.021 ; counter_rst[1] ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.900      ;
; 17.021 ; counter_rst[1] ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.900      ;
; 17.021 ; counter_rst[1] ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.900      ;
; 17.191 ; counter_rst[6] ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.730      ;
; 17.191 ; counter_rst[6] ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.730      ;
; 17.191 ; counter_rst[6] ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.730      ;
; 17.191 ; counter_rst[6] ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.730      ;
; 17.191 ; counter_rst[6] ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.730      ;
; 17.191 ; counter_rst[6] ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.730      ;
; 17.191 ; counter_rst[6] ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.730      ;
; 17.206 ; counter_rst[5] ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.715      ;
; 17.206 ; counter_rst[5] ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.715      ;
; 17.206 ; counter_rst[5] ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.715      ;
; 17.206 ; counter_rst[5] ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.715      ;
; 17.206 ; counter_rst[5] ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.715      ;
; 17.206 ; counter_rst[5] ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.715      ;
; 17.206 ; counter_rst[5] ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.715      ;
; 17.318 ; counter_rst[3] ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.603      ;
; 17.318 ; counter_rst[3] ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.603      ;
; 17.318 ; counter_rst[3] ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.603      ;
; 17.318 ; counter_rst[3] ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.603      ;
; 17.318 ; counter_rst[3] ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.603      ;
; 17.318 ; counter_rst[3] ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.603      ;
; 17.318 ; counter_rst[3] ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.603      ;
; 17.325 ; counter_rst[2] ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.596      ;
; 17.325 ; counter_rst[2] ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.596      ;
; 17.325 ; counter_rst[2] ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.596      ;
; 17.325 ; counter_rst[2] ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.596      ;
; 17.325 ; counter_rst[2] ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.596      ;
; 17.325 ; counter_rst[2] ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.596      ;
; 17.325 ; counter_rst[2] ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.596      ;
; 17.501 ; counter_rst[4] ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.420      ;
; 17.501 ; counter_rst[4] ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.420      ;
; 17.501 ; counter_rst[4] ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.420      ;
; 17.501 ; counter_rst[4] ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.420      ;
; 17.501 ; counter_rst[4] ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.420      ;
; 17.501 ; counter_rst[4] ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.420      ;
; 17.501 ; counter_rst[4] ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 2.420      ;
; 17.600 ; counter_rst[5] ; reset          ; clock_in     ; clock_in    ; 20.000       ; 0.169      ; 2.570      ;
; 17.602 ; counter_rst[6] ; reset          ; clock_in     ; clock_in    ; 20.000       ; 0.169      ; 2.568      ;
; 17.705 ; counter_rst[3] ; reset          ; clock_in     ; clock_in    ; 20.000       ; 0.169      ; 2.465      ;
; 17.812 ; counter_rst[0] ; reset          ; clock_in     ; clock_in    ; 20.000       ; 0.169      ; 2.358      ;
; 17.816 ; counter_rst[1] ; reset          ; clock_in     ; clock_in    ; 20.000       ; 0.169      ; 2.354      ;
; 17.851 ; counter_rst[4] ; reset          ; clock_in     ; clock_in    ; 20.000       ; 0.169      ; 2.319      ;
; 17.968 ; counter_rst[6] ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 1.953      ;
; 17.983 ; counter_rst[5] ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 1.938      ;
; 17.985 ; counter_rst[0] ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 1.936      ;
; 17.989 ; counter_rst[1] ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 1.932      ;
; 18.035 ; counter_rst[7] ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 1.886      ;
; 18.035 ; counter_rst[7] ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 1.886      ;
; 18.035 ; counter_rst[7] ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 1.886      ;
; 18.035 ; counter_rst[7] ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 1.886      ;
; 18.035 ; counter_rst[7] ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 1.886      ;
; 18.035 ; counter_rst[7] ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 1.886      ;
; 18.035 ; counter_rst[7] ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 1.886      ;
; 18.095 ; counter_rst[3] ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 1.826      ;
; 18.103 ; counter_rst[2] ; reset          ; clock_in     ; clock_in    ; 20.000       ; 0.169      ; 2.067      ;
; 18.278 ; counter_rst[4] ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 1.643      ;
; 18.293 ; counter_rst[2] ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 1.628      ;
; 18.792 ; counter_rst[7] ; reset          ; clock_in     ; clock_in    ; 20.000       ; 0.169      ; 1.378      ;
; 18.989 ; counter_rst[7] ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.080     ; 0.932      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'adc1_ndrdy'                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.373 ; reset                                  ; portable:p0|SCANCTL:scan1|state.IDLE   ; clock_in     ; adc1_ndrdy  ; 0.000        ; 2.489      ; 2.368      ;
; -0.370 ; reset                                  ; portable:p0|SCANCTL:scan1|state.COUNTY ; clock_in     ; adc1_ndrdy  ; 0.000        ; 2.489      ; 2.371      ;
; -0.235 ; reset                                  ; portable:p0|SCANCTL:scan1|state.COUNTX ; clock_in     ; adc1_ndrdy  ; 0.000        ; 2.489      ; 2.506      ;
; -0.235 ; reset                                  ; portable:p0|SCANCTL:scan1|state.HEAD   ; clock_in     ; adc1_ndrdy  ; 0.000        ; 2.489      ; 2.506      ;
; 0.453  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.081      ; 0.746      ;
; 0.533  ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.082      ; 0.827      ;
; 0.741  ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.081      ; 1.034      ;
; 0.756  ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.081      ; 1.049      ;
; 0.756  ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|counter_x[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.081      ; 1.049      ;
; 0.756  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|counter_x[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.081      ; 1.049      ;
; 0.768  ; portable:p0|SCANCTL:scan1|state.IDLE   ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.081      ; 1.061      ;
; 0.769  ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|counter_y[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.082      ; 1.063      ;
; 0.771  ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.082      ; 1.065      ;
; 0.773  ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.082      ; 1.067      ;
; 0.788  ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.081      ; 1.081      ;
; 0.812  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.082      ; 1.106      ;
; 0.874  ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.068      ; 1.154      ;
; 1.032  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.082      ; 1.326      ;
; 1.032  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.082      ; 1.326      ;
; 1.032  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.082      ; 1.326      ;
; 1.032  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.082      ; 1.326      ;
; 1.032  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.082      ; 1.326      ;
; 1.110  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|counter_x[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.081      ; 1.403      ;
; 1.110  ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.081      ; 1.403      ;
; 1.113  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.080      ; 1.405      ;
; 1.117  ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.081      ; 1.410      ;
; 1.124  ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.082      ; 1.418      ;
; 1.125  ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.082      ; 1.419      ;
; 1.126  ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.081      ; 1.419      ;
; 1.126  ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.081      ; 1.419      ;
; 1.134  ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.082      ; 1.428      ;
; 1.135  ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.081      ; 1.428      ;
; 1.143  ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.082      ; 1.437      ;
; 1.156  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.082      ; 1.450      ;
; 1.164  ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.068      ; 1.444      ;
; 1.165  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.082      ; 1.459      ;
; 1.241  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.081      ; 1.534      ;
; 1.250  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.081      ; 1.543      ;
; 1.253  ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.080      ; 1.545      ;
; 1.255  ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.082      ; 1.549      ;
; 1.264  ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.082      ; 1.558      ;
; 1.266  ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.081      ; 1.559      ;
; 1.275  ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.081      ; 1.568      ;
; 1.277  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.068      ; 1.557      ;
; 1.296  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.082      ; 1.590      ;
; 1.305  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.082      ; 1.599      ;
; 1.355  ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.080      ; 1.647      ;
; 1.392  ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.068      ; 1.672      ;
; 1.432  ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.095      ; 1.739      ;
; 1.432  ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.095      ; 1.739      ;
; 1.432  ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.095      ; 1.739      ;
; 1.432  ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.095      ; 1.739      ;
; 1.432  ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.095      ; 1.739      ;
; 1.439  ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.080      ; 1.731      ;
; 1.492  ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.068      ; 1.772      ;
; 1.494  ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.068      ; 1.774      ;
; 1.534  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.068      ; 1.814      ;
; 1.640  ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.080      ; 1.932      ;
; 1.642  ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.080      ; 1.934      ;
; 1.649  ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.068      ; 1.929      ;
; 1.675  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.080      ; 1.967      ;
; 1.677  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.080      ; 1.969      ;
; 1.746  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.081      ; 2.039      ;
; 1.748  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.081      ; 2.041      ;
; 1.749  ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.068      ; 2.029      ;
; 1.751  ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.068      ; 2.031      ;
; 1.815  ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.080      ; 2.107      ;
; 1.817  ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.080      ; 2.109      ;
; 1.846  ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.081      ; 2.139      ;
; 1.917  ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.080      ; 2.209      ;
; 1.919  ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.080      ; 2.211      ;
; 1.996  ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.081      ; 2.289      ;
; 2.056  ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.095      ; 2.363      ;
; 2.056  ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.095      ; 2.363      ;
; 2.056  ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.095      ; 2.363      ;
; 2.056  ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.095      ; 2.363      ;
; 2.056  ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.095      ; 2.363      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clcck_adc'                                                                                                                                                                             ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.095 ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; clcck_adc   ; 0.000        ; 2.969      ; 3.377      ;
; 0.049  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; clcck_adc   ; 0.000        ; 2.969      ; 3.521      ;
; 0.094  ; adc1_ndrdy                                      ; portable:p0|ADCCTL:adcctl1|state.SEND           ; adc1_ndrdy                                      ; clcck_adc   ; 0.000        ; 3.511      ; 3.847      ;
; 0.109  ; adc1_ndrdy                                      ; portable:p0|ADCCTL:adcctl1|state.IDLE           ; adc1_ndrdy                                      ; clcck_adc   ; 0.000        ; 3.511      ; 3.862      ;
; 0.323  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; clcck_adc   ; -0.500       ; 2.969      ; 3.295      ;
; 0.393  ; adc1_ndrdy                                      ; portable:p0|ADCCTL:adcctl1|state.IDLE           ; adc1_ndrdy                                      ; clcck_adc   ; -0.500       ; 3.511      ; 3.646      ;
; 0.418  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; clcck_adc   ; -0.500       ; 2.969      ; 3.390      ;
; 0.429  ; adc1_ndrdy                                      ; portable:p0|ADCCTL:adcctl1|state.SEND           ; adc1_ndrdy                                      ; clcck_adc   ; -0.500       ; 3.511      ; 3.682      ;
; 0.485  ; portable:p0|ADCCTL:adcctl1|state.CF_WAIT        ; portable:p0|ADCCTL:adcctl1|state.CF_WAIT        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; portable:p0|ADCCTL:adcctl1|state.WAIT           ; portable:p0|ADCCTL:adcctl1|state.WAIT           ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; portable:p0|ADCCTL:adcctl1|state.RESET          ; portable:p0|ADCCTL:adcctl1|state.RESET          ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD        ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; portable:p0|ADCCTL:adcctl1|count_config[0]      ; portable:p0|ADCCTL:adcctl1|count_config[0]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; portable:p0|ADCCTL:adcctl1|state.SEND           ; portable:p0|ADCCTL:adcctl1|state.SEND           ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; portable:p0|ADCCTL:adcctl1|state.CF_SEND        ; portable:p0|ADCCTL:adcctl1|state.CF_SEND        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; portable:p0|ADCCTL:adcctl1|START                ; portable:p0|ADCCTL:adcctl1|START                ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; portable:p0|ADCCTL:adcctl1|n_RST                ; portable:p0|ADCCTL:adcctl1|n_RST                ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; portable:p0|ADCCTL:adcctl1|n_PWDN               ; portable:p0|ADCCTL:adcctl1|n_PWDN               ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; portable:p0|ADCCTL:adcctl2|state.WAIT           ; portable:p0|ADCCTL:adcctl2|state.WAIT           ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT        ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD        ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; portable:p0|ADCCTL:adcctl2|count_config[0]      ; portable:p0|ADCCTL:adcctl2|count_config[0]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; portable:p0|ADCCTL:adcctl2|state.SEND           ; portable:p0|ADCCTL:adcctl2|state.SEND           ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; portable:p0|ADCCTL:adcctl2|state.CF_SEND        ; portable:p0|ADCCTL:adcctl2|state.CF_SEND        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; portable:p0|ADCCTL:adcctl2|START                ; portable:p0|ADCCTL:adcctl2|START                ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; portable:p0|ADCCTL:adcctl2|n_RST                ; portable:p0|ADCCTL:adcctl2|n_RST                ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; portable:p0|ADCCTL:adcctl2|n_PWDN               ; portable:p0|ADCCTL:adcctl2|n_PWDN               ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; portable:p0|ADCCTL:adcctl1|data_out[1]          ; portable:p0|ADCCTL:adcctl1|data_out[1]          ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; portable:p0|ADCCTL:adcctl1|data_out[8]          ; portable:p0|ADCCTL:adcctl1|data_out[8]          ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; portable:p0|ADCCTL:adcctl1|data_out[26]         ; portable:p0|ADCCTL:adcctl1|data_out[26]         ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; portable:p0|ADCCTL:adcctl2|data_out[1]          ; portable:p0|ADCCTL:adcctl2|data_out[1]          ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; portable:p0|ADCCTL:adcctl2|data_out[8]          ; portable:p0|ADCCTL:adcctl2|data_out[8]          ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; portable:p0|ADCCTL:adcctl2|data_out[26]         ; portable:p0|ADCCTL:adcctl2|data_out[26]         ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.746      ;
; 0.497  ; portable:p0|ADCCTL:adcctl1|spi:spi1|cnt[0]      ; portable:p0|ADCCTL:adcctl1|spi:spi1|cnt[0]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.758      ;
; 0.524  ; portable:p0|ADCCTL:adcctl1|count_rst[7]         ; portable:p0|ADCCTL:adcctl1|count_rst[7]         ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.785      ;
; 0.525  ; portable:p0|ADCCTL:adcctl1|count_start[7]       ; portable:p0|ADCCTL:adcctl1|count_start[7]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.786      ;
; 0.540  ; portable:p0|ADCCTL:adcctl2|count_start[7]       ; portable:p0|ADCCTL:adcctl2|count_start[7]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 0.801      ;
; 0.609  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD        ; portable:p0|ADCCTL:adcctl1|data_out[0]          ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.056      ; 0.877      ;
; 0.655  ; reset                                           ; portable:p0|ADCCTL:adcctl2|data_out[26]         ; clock_in                                        ; clcck_adc   ; 0.000        ; 0.534      ; 1.431      ;
; 0.655  ; reset                                           ; portable:p0|ADCCTL:adcctl2|data_out[17]         ; clock_in                                        ; clcck_adc   ; 0.000        ; 0.534      ; 1.431      ;
; 0.655  ; reset                                           ; portable:p0|ADCCTL:adcctl2|data_out[15]         ; clock_in                                        ; clcck_adc   ; 0.000        ; 0.534      ; 1.431      ;
; 0.655  ; reset                                           ; portable:p0|ADCCTL:adcctl2|data_out[0]          ; clock_in                                        ; clcck_adc   ; 0.000        ; 0.534      ; 1.431      ;
; 0.655  ; reset                                           ; portable:p0|ADCCTL:adcctl2|data_out[8]          ; clock_in                                        ; clcck_adc   ; 0.000        ; 0.534      ; 1.431      ;
; 0.655  ; reset                                           ; portable:p0|ADCCTL:adcctl2|data_out[1]          ; clock_in                                        ; clcck_adc   ; 0.000        ; 0.534      ; 1.431      ;
; 0.696  ; portable:p0|ADCCTL:adcctl2|count_config[0]      ; portable:p0|ADCCTL:adcctl2|count_config[1]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.168      ; 1.076      ;
; 0.736  ; portable:p0|ADCCTL:adcctl1|state.CF_WAIT        ; portable:p0|ADCCTL:adcctl1|state.IDLE           ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.056      ; 1.004      ;
; 0.742  ; portable:p0|ADCCTL:adcctl2|count_WAIT[7]        ; portable:p0|ADCCTL:adcctl2|count_WAIT[7]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.003      ;
; 0.767  ; reset                                           ; portable:p0|ADCCTL:adcctl2|spi_start            ; clock_in                                        ; clcck_adc   ; 0.000        ; 0.413      ; 1.422      ;
; 0.777  ; portable:p0|ADCCTL:adcctl1|count_WAIT[1]        ; portable:p0|ADCCTL:adcctl1|count_WAIT[1]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.038      ;
; 0.777  ; portable:p0|ADCCTL:adcctl1|count_config[2]      ; portable:p0|ADCCTL:adcctl1|count_config[2]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.038      ;
; 0.777  ; portable:p0|ADCCTL:adcctl1|count_start[1]       ; portable:p0|ADCCTL:adcctl1|count_start[1]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.038      ;
; 0.778  ; portable:p0|ADCCTL:adcctl1|count_WAIT[3]        ; portable:p0|ADCCTL:adcctl1|count_WAIT[3]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.039      ;
; 0.778  ; portable:p0|ADCCTL:adcctl1|count_start[3]       ; portable:p0|ADCCTL:adcctl1|count_start[3]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.039      ;
; 0.778  ; portable:p0|ADCCTL:adcctl2|count_config[6]      ; portable:p0|ADCCTL:adcctl2|count_config[6]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.039      ;
; 0.778  ; portable:p0|ADCCTL:adcctl2|count_start[1]       ; portable:p0|ADCCTL:adcctl2|count_start[1]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.039      ;
; 0.779  ; portable:p0|ADCCTL:adcctl1|count_rst[6]         ; portable:p0|ADCCTL:adcctl1|count_rst[6]         ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.040      ;
; 0.779  ; portable:p0|ADCCTL:adcctl2|count_config[2]      ; portable:p0|ADCCTL:adcctl2|count_config[2]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.040      ;
; 0.779  ; portable:p0|ADCCTL:adcctl2|count_config[5]      ; portable:p0|ADCCTL:adcctl2|count_config[5]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.040      ;
; 0.779  ; portable:p0|ADCCTL:adcctl2|count_start[5]       ; portable:p0|ADCCTL:adcctl2|count_start[5]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.040      ;
; 0.780  ; portable:p0|ADCCTL:adcctl1|count_WAIT[4]        ; portable:p0|ADCCTL:adcctl1|count_WAIT[4]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.041      ;
; 0.780  ; portable:p0|ADCCTL:adcctl1|count_WAIT[5]        ; portable:p0|ADCCTL:adcctl1|count_WAIT[5]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.041      ;
; 0.780  ; portable:p0|ADCCTL:adcctl1|count_rst[3]         ; portable:p0|ADCCTL:adcctl1|count_rst[3]         ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.041      ;
; 0.780  ; portable:p0|ADCCTL:adcctl1|count_config[3]      ; portable:p0|ADCCTL:adcctl1|count_config[3]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.041      ;
; 0.780  ; portable:p0|ADCCTL:adcctl1|count_config[4]      ; portable:p0|ADCCTL:adcctl1|count_config[4]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.041      ;
; 0.780  ; portable:p0|ADCCTL:adcctl1|count_start[4]       ; portable:p0|ADCCTL:adcctl1|count_start[4]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.041      ;
; 0.780  ; portable:p0|ADCCTL:adcctl1|count_start[5]       ; portable:p0|ADCCTL:adcctl1|count_start[5]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.041      ;
; 0.780  ; portable:p0|ADCCTL:adcctl2|count_WAIT[3]        ; portable:p0|ADCCTL:adcctl2|count_WAIT[3]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.041      ;
; 0.780  ; portable:p0|ADCCTL:adcctl2|count_WAIT[6]        ; portable:p0|ADCCTL:adcctl2|count_WAIT[6]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.041      ;
; 0.780  ; portable:p0|ADCCTL:adcctl2|count_config[4]      ; portable:p0|ADCCTL:adcctl2|count_config[4]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.041      ;
; 0.780  ; portable:p0|ADCCTL:adcctl2|count_start[3]       ; portable:p0|ADCCTL:adcctl2|count_start[3]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.041      ;
; 0.781  ; portable:p0|ADCCTL:adcctl1|count_WAIT[2]        ; portable:p0|ADCCTL:adcctl1|count_WAIT[2]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.042      ;
; 0.781  ; portable:p0|ADCCTL:adcctl1|count_rst[4]         ; portable:p0|ADCCTL:adcctl1|count_rst[4]         ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.042      ;
; 0.781  ; portable:p0|ADCCTL:adcctl1|count_start[2]       ; portable:p0|ADCCTL:adcctl1|count_start[2]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.042      ;
; 0.781  ; portable:p0|ADCCTL:adcctl2|count_WAIT[2]        ; portable:p0|ADCCTL:adcctl2|count_WAIT[2]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.042      ;
; 0.781  ; portable:p0|ADCCTL:adcctl2|count_config[7]      ; portable:p0|ADCCTL:adcctl2|count_config[7]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.042      ;
; 0.782  ; portable:p0|ADCCTL:adcctl1|count_rst[2]         ; portable:p0|ADCCTL:adcctl1|count_rst[2]         ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.043      ;
; 0.782  ; portable:p0|ADCCTL:adcctl1|count_config[5]      ; portable:p0|ADCCTL:adcctl1|count_config[5]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.043      ;
; 0.782  ; portable:p0|ADCCTL:adcctl1|count_start[6]       ; portable:p0|ADCCTL:adcctl1|count_start[6]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.043      ;
; 0.782  ; portable:p0|ADCCTL:adcctl2|count_WAIT[4]        ; portable:p0|ADCCTL:adcctl2|count_WAIT[4]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.043      ;
; 0.782  ; portable:p0|ADCCTL:adcctl2|count_start[4]       ; portable:p0|ADCCTL:adcctl2|count_start[4]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.043      ;
; 0.783  ; portable:p0|ADCCTL:adcctl1|count_config[0]      ; portable:p0|ADCCTL:adcctl1|count_config[1]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.106      ; 1.101      ;
; 0.789  ; portable:p0|ADCCTL:adcctl1|state.SEND           ; portable:p0|ADCCTL:adcctl1|state.WAIT           ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.056      ; 1.057      ;
; 0.792  ; portable:p0|ADCCTL:adcctl1|count_cfload[3]      ; portable:p0|ADCCTL:adcctl1|count_cfload[3]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.053      ;
; 0.792  ; portable:p0|ADCCTL:adcctl1|count_cfload[11]     ; portable:p0|ADCCTL:adcctl1|count_cfload[11]     ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.053      ;
; 0.792  ; portable:p0|ADCCTL:adcctl1|count_cfload[13]     ; portable:p0|ADCCTL:adcctl1|count_cfload[13]     ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.053      ;
; 0.792  ; portable:p0|ADCCTL:adcctl2|count_cfload[3]      ; portable:p0|ADCCTL:adcctl2|count_cfload[3]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.053      ;
; 0.792  ; portable:p0|ADCCTL:adcctl2|count_cfload[11]     ; portable:p0|ADCCTL:adcctl2|count_cfload[11]     ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.053      ;
; 0.792  ; portable:p0|ADCCTL:adcctl2|count_cfload[13]     ; portable:p0|ADCCTL:adcctl2|count_cfload[13]     ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.053      ;
; 0.793  ; portable:p0|ADCCTL:adcctl1|count_cfload[1]      ; portable:p0|ADCCTL:adcctl1|count_cfload[1]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.054      ;
; 0.793  ; portable:p0|ADCCTL:adcctl1|count_cfload[5]      ; portable:p0|ADCCTL:adcctl1|count_cfload[5]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.054      ;
; 0.793  ; portable:p0|ADCCTL:adcctl2|count_cfload[1]      ; portable:p0|ADCCTL:adcctl2|count_cfload[1]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.054      ;
; 0.793  ; portable:p0|ADCCTL:adcctl2|count_cfload[5]      ; portable:p0|ADCCTL:adcctl2|count_cfload[5]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.054      ;
; 0.794  ; portable:p0|ADCCTL:adcctl1|count_cfload[15]     ; portable:p0|ADCCTL:adcctl1|count_cfload[15]     ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.055      ;
; 0.794  ; portable:p0|ADCCTL:adcctl2|count_cfload[15]     ; portable:p0|ADCCTL:adcctl2|count_cfload[15]     ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.055      ;
; 0.795  ; portable:p0|ADCCTL:adcctl1|count_cfload[2]      ; portable:p0|ADCCTL:adcctl1|count_cfload[2]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.056      ;
; 0.795  ; portable:p0|ADCCTL:adcctl1|count_cfload[6]      ; portable:p0|ADCCTL:adcctl1|count_cfload[6]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.056      ;
; 0.795  ; portable:p0|ADCCTL:adcctl1|count_cfload[7]      ; portable:p0|ADCCTL:adcctl1|count_cfload[7]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.056      ;
; 0.795  ; portable:p0|ADCCTL:adcctl1|count_cfload[9]      ; portable:p0|ADCCTL:adcctl1|count_cfload[9]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.056      ;
; 0.795  ; portable:p0|ADCCTL:adcctl1|count_rst[5]         ; portable:p0|ADCCTL:adcctl1|count_rst[5]         ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.056      ;
; 0.795  ; portable:p0|ADCCTL:adcctl2|count_cfload[2]      ; portable:p0|ADCCTL:adcctl2|count_cfload[2]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.049      ; 1.056      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'                                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.177 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.HALT        ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.463      ; 0.882      ;
; 0.178 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.463      ; 0.883      ;
; 0.182 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.FINISH      ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.463      ; 0.887      ;
; 0.183 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.CHIPS       ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.463      ; 0.888      ;
; 0.186 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.IDLE        ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.463      ; 0.891      ;
; 0.454 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                ; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 0.746      ;
; 0.491 ; portable:p0|ADCCTL:adcctl2|data_out[8]                ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]           ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.061      ; 0.794      ;
; 0.493 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 0.784      ;
; 0.494 ; portable:p0|ADCCTL:adcctl2|data_out[26]               ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.061      ; 0.797      ;
; 0.494 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 0.786      ;
; 0.501 ; portable:p0|ADCCTL:adcctl2|data_out[1]                ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.061      ; 0.804      ;
; 0.502 ; portable:p0|ADCCTL:adcctl2|data_out[1]                ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]           ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.061      ; 0.805      ;
; 0.517 ; portable:p0|ADCCTL:adcctl2|data_out[17]               ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.061      ; 0.820      ;
; 0.523 ; portable:p0|ADCCTL:adcctl2|data_out[0]                ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.061      ; 0.826      ;
; 0.525 ; portable:p0|ADCCTL:adcctl2|data_out[15]               ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.061      ; 0.828      ;
; 0.525 ; portable:p0|ADCCTL:adcctl2|data_out[15]               ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.061      ; 0.828      ;
; 0.527 ; portable:p0|ADCCTL:adcctl2|data_out[0]                ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]           ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.061      ; 0.830      ;
; 0.749 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.040      ;
; 0.749 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.040      ;
; 0.749 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.040      ;
; 0.752 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.043      ;
; 0.764 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.055      ;
; 0.765 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.056      ;
; 0.770 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.062      ;
; 0.774 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.066      ;
; 0.775 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.066      ;
; 0.780 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.072      ;
; 0.788 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.080      ;
; 0.805 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.097      ;
; 0.964 ; portable:p0|ADCCTL:adcctl2|spi_start                  ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.097      ; 0.803      ;
; 0.964 ; portable:p0|ADCCTL:adcctl2|spi_start                  ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.097      ; 0.803      ;
; 1.103 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.394      ;
; 1.103 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.394      ;
; 1.110 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.401      ;
; 1.113 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.404      ;
; 1.113 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.404      ;
; 1.119 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.410      ;
; 1.122 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.413      ;
; 1.122 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.413      ;
; 1.125 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.417      ;
; 1.125 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.416      ;
; 1.134 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.425      ;
; 1.135 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.427      ;
; 1.143 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.435      ;
; 1.144 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.436      ;
; 1.152 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.444      ;
; 1.234 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.525      ;
; 1.234 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.525      ;
; 1.243 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.534      ;
; 1.250 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.541      ;
; 1.253 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.544      ;
; 1.253 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.544      ;
; 1.256 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.548      ;
; 1.259 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.550      ;
; 1.262 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.553      ;
; 1.262 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.553      ;
; 1.265 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.557      ;
; 1.265 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.556      ;
; 1.283 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.575      ;
; 1.292 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.584      ;
; 1.364 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.656      ;
; 1.374 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.665      ;
; 1.383 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.674      ;
; 1.390 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.681      ;
; 1.393 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.684      ;
; 1.393 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.684      ;
; 1.402 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.693      ;
; 1.472 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.HALT        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.159      ; 1.363      ;
; 1.492 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.HALT        ; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; -0.002     ; 1.222      ;
; 1.496 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.159      ; 1.387      ;
; 1.514 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.805      ;
; 1.520 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.160      ; 1.412      ;
; 1.522 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.160      ; 1.414      ;
; 1.530 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.160      ; 1.422      ;
; 1.531 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.160      ; 1.423      ;
; 1.533 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 1.824      ;
; 1.534 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.003      ; 1.269      ;
; 1.536 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.IDLE        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.159      ; 1.427      ;
; 1.556 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.384      ; 1.682      ;
; 1.596 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.160      ; 1.488      ;
; 1.597 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.160      ; 1.489      ;
; 1.604 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.160      ; 1.496      ;
; 1.606 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.159      ; 1.497      ;
; 1.606 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.160      ; 1.498      ;
; 1.606 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.160      ; 1.498      ;
; 1.642 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.159      ; 1.533      ;
; 1.648 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.159      ; 1.539      ;
; 1.652 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.384      ; 1.778      ;
; 1.652 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.384      ; 1.778      ;
; 1.652 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.384      ; 1.778      ;
; 1.715 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.159      ; 1.606      ;
; 1.715 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.159      ; 1.606      ;
; 1.715 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.159      ; 1.606      ;
; 1.715 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.159      ; 1.606      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                                                                                        ;
+-------+------------------------------------------+------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.453 ; portable:p0|uart:u1|tx_out               ; portable:p0|uart:u1|tx_out               ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; portable:p0|uart:u1|tx_empty             ; portable:p0|uart:u1|tx_empty             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; portable:p0|UARTCTL:uc1|count_1[1]       ; portable:p0|UARTCTL:uc1|count_1[1]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; portable:p0|UARTCTL:uc1|count_1[2]       ; portable:p0|UARTCTL:uc1|count_1[2]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; portable:p0|UARTCTL:uc1|state.ENABLE     ; portable:p0|UARTCTL:uc1|state.ENABLE     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; portable:p0|rise_to_high:h1|count_clk[2] ; portable:p0|rise_to_high:h1|count_clk[2] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; portable:p0|rise_to_high:h1|count_clk[1] ; portable:p0|rise_to_high:h1|count_clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; portable:p0|uart:u1|tx_cnt[1]            ; portable:p0|uart:u1|tx_cnt[1]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; portable:p0|UARTCTL:uc1|count_1[0]       ; portable:p0|UARTCTL:uc1|count_1[0]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; portable:p0|rise_to_high:h1|count_clk[0] ; portable:p0|rise_to_high:h1|count_clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.758      ;
; 0.509 ; portable:p0|rise_to_high:h1|count_clk[0] ; portable:p0|rise_to_high:h1|count_clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.802      ;
; 0.510 ; portable:p0|rise_to_high:h1|count_clk[0] ; portable:p0|rise_to_high:h1|count_clk[2] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.803      ;
; 0.528 ; portable:p0|UARTCTL:uc1|state.DONE       ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.821      ;
; 0.543 ; portable:p0|UARTCTL:uc1|state.ENABLE     ; portable:p0|UARTCTL:uc1|count_1[3]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.836      ;
; 0.544 ; portable:p0|UARTCTL:uc1|state.ENABLE     ; portable:p0|UARTCTL:uc1|count_1[2]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.837      ;
; 0.545 ; portable:p0|UARTCTL:uc1|state.ENABLE     ; portable:p0|UARTCTL:uc1|count_1[0]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.838      ;
; 0.547 ; portable:p0|UARTCTL:uc1|state.ENABLE     ; portable:p0|UARTCTL:uc1|state.DONE       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.840      ;
; 0.548 ; portable:p0|UARTCTL:uc1|state.ENABLE     ; portable:p0|UARTCTL:uc1|count_1[1]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 0.841      ;
; 0.627 ; portable:p0|UARTCTL:uc1|state.INITIAL    ; portable:p0|UARTCTL:uc1|state.READ       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.098      ; 0.937      ;
; 0.746 ; portable:p0|UARTCTL:uc1|count_2[5]       ; portable:p0|UARTCTL:uc1|count_2[5]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.038      ;
; 0.747 ; portable:p0|UARTCTL:uc1|count_2[7]       ; portable:p0|UARTCTL:uc1|count_2[7]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; portable:p0|UARTCTL:uc1|count_2[3]       ; portable:p0|UARTCTL:uc1|count_2[3]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.040      ;
; 0.749 ; portable:p0|UARTCTL:uc1|count_1[1]       ; portable:p0|UARTCTL:uc1|count_1[2]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.042      ;
; 0.750 ; portable:p0|UARTCTL:uc1|ld_tx_data_ctr   ; portable:p0|uart:u1|tx_empty             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.043      ;
; 0.751 ; portable:p0|UARTCTL:uc1|count_2[2]       ; portable:p0|UARTCTL:uc1|count_2[2]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.043      ;
; 0.758 ; portable:p0|UARTCTL:uc1|count_1[0]       ; portable:p0|UARTCTL:uc1|count_1[1]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.051      ;
; 0.759 ; portable:p0|UARTCTL:uc1|count_1[0]       ; portable:p0|UARTCTL:uc1|count_1[2]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.052      ;
; 0.759 ; portable:p0|rise_to_high:h1|count_clk[1] ; portable:p0|rise_to_high:h1|count_clk[2] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.052      ;
; 0.760 ; portable:p0|UARTCTL:uc1|count_1[3]       ; portable:p0|UARTCTL:uc1|state.DONE       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.053      ;
; 0.776 ; portable:p0|UARTCTL:uc1|count_1[3]       ; portable:p0|UARTCTL:uc1|state.ENABLE     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.069      ;
; 0.777 ; portable:p0|uart:u1|tx_cnt[0]            ; portable:p0|uart:u1|tx_cnt[1]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.069      ;
; 0.790 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|count_2[1]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.082      ;
; 0.833 ; portable:p0|UARTCTL:uc1|state.ENABLE     ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.126      ;
; 0.859 ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ; portable:p0|uart:u1|tx_empty             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.152      ;
; 0.867 ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ; portable:p0|uart:u1|tx_out               ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.160      ;
; 0.872 ; portable:p0|rise_to_high:h1|count_clk[3] ; portable:p0|rise_to_high:h1|count_clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.165      ;
; 0.882 ; portable:p0|rise_to_high:h1|state.HIGH   ; portable:p0|rise_to_high:h1|count_clk[0] ; u0|altpll_0|sd1|pll7|clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.184      ; 1.298      ;
; 0.953 ; portable:p0|UARTCTL:uc1|count_2[6]       ; portable:p0|UARTCTL:uc1|count_2[6]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.245      ;
; 0.953 ; portable:p0|UARTCTL:uc1|count_2[4]       ; portable:p0|UARTCTL:uc1|count_2[4]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.245      ;
; 0.984 ; portable:p0|UARTCTL:uc1|tx_data_ctr[5]   ; portable:p0|uart:u1|tx_reg[5]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -0.393     ; 0.803      ;
; 0.986 ; portable:p0|UARTCTL:uc1|ADCDATABUFF[16]  ; portable:p0|UARTCTL:uc1|tx_data_ctr[0]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.106      ; 1.304      ;
; 1.005 ; portable:p0|UARTCTL:uc1|count_2[0]       ; portable:p0|UARTCTL:uc1|count_2[0]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.297      ;
; 1.023 ; portable:p0|rise_to_high:h1|count_clk[1] ; portable:p0|rise_to_high:h1|count_clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.316      ;
; 1.038 ; portable:p0|rise_to_high:h1|state.HIGH   ; portable:p0|UARTCTL:uc1|state.READ       ; u0|altpll_0|sd1|pll7|clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.629      ; 1.899      ;
; 1.058 ; portable:p0|UARTCTL:uc1|count_1[3]       ; portable:p0|UARTCTL:uc1|count_1[3]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.351      ;
; 1.101 ; portable:p0|UARTCTL:uc1|count_2[5]       ; portable:p0|UARTCTL:uc1|count_2[6]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.393      ;
; 1.102 ; portable:p0|uart:u1|tx_cnt[1]            ; portable:p0|uart:u1|tx_cnt[2]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.394      ;
; 1.102 ; portable:p0|UARTCTL:uc1|count_2[3]       ; portable:p0|UARTCTL:uc1|count_2[4]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.394      ;
; 1.112 ; portable:p0|UARTCTL:uc1|count_2[2]       ; portable:p0|UARTCTL:uc1|count_2[3]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.404      ;
; 1.121 ; portable:p0|UARTCTL:uc1|count_2[2]       ; portable:p0|UARTCTL:uc1|count_2[4]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.413      ;
; 1.127 ; portable:p0|UARTCTL:uc1|tx_data_ctr[5]   ; portable:p0|UARTCTL:uc1|tx_data_ctr[5]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.100      ; 1.439      ;
; 1.142 ; portable:p0|UARTCTL:uc1|tx_data_ctr[3]   ; portable:p0|UARTCTL:uc1|tx_data_ctr[3]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.100      ; 1.454      ;
; 1.144 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|count_2[2]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.436      ;
; 1.144 ; portable:p0|rise_to_high:h1|state.HIGH   ; portable:p0|rise_to_high:h1|count_clk[3] ; u0|altpll_0|sd1|pll7|clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.184      ; 1.560      ;
; 1.149 ; portable:p0|rise_to_high:h1|state.HIGH   ; portable:p0|rise_to_high:h1|count_clk[2] ; u0|altpll_0|sd1|pll7|clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.184      ; 1.565      ;
; 1.152 ; portable:p0|UARTCTL:uc1|state.INITIAL    ; portable:p0|UARTCTL:uc1|state.INITIAL    ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.098      ; 1.462      ;
; 1.153 ; portable:p0|rise_to_high:h1|state.HIGH   ; portable:p0|rise_to_high:h1|count_clk[1] ; u0|altpll_0|sd1|pll7|clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.184      ; 1.569      ;
; 1.161 ; portable:p0|UARTCTL:uc1|state.LD_TX      ; portable:p0|UARTCTL:uc1|tx_data_ctr[2]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.100      ; 1.473      ;
; 1.161 ; portable:p0|UARTCTL:uc1|state.LD_TX      ; portable:p0|UARTCTL:uc1|tx_data_ctr[3]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.100      ; 1.473      ;
; 1.162 ; portable:p0|UARTCTL:uc1|state.LD_TX      ; portable:p0|UARTCTL:uc1|tx_data_ctr[1]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.100      ; 1.474      ;
; 1.170 ; portable:p0|UARTCTL:uc1|state.READ       ; portable:p0|UARTCTL:uc1|state.LOAD       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.098      ; 1.480      ;
; 1.178 ; portable:p0|rise_to_high:h1|count_clk[2] ; portable:p0|rise_to_high:h1|count_clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.471      ;
; 1.184 ; portable:p0|UARTCTL:uc1|count_1[2]       ; portable:p0|UARTCTL:uc1|count_1[3]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.477      ;
; 1.193 ; portable:p0|rise_to_high:h1|count_clk[0] ; portable:p0|rise_to_high:h1|count_clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.486      ;
; 1.205 ; portable:p0|uart:u1|tx_cnt[3]            ; portable:p0|uart:u1|tx_cnt[3]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.497      ;
; 1.216 ; portable:p0|uart:u1|tx_cnt[3]            ; portable:p0|uart:u1|tx_empty             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.508      ;
; 1.232 ; portable:p0|UARTCTL:uc1|count_2[5]       ; portable:p0|UARTCTL:uc1|count_2[7]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.524      ;
; 1.233 ; portable:p0|UARTCTL:uc1|count_2[3]       ; portable:p0|UARTCTL:uc1|count_2[5]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.525      ;
; 1.242 ; portable:p0|UARTCTL:uc1|count_2[3]       ; portable:p0|UARTCTL:uc1|count_2[6]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.534      ;
; 1.252 ; portable:p0|UARTCTL:uc1|count_2[2]       ; portable:p0|UARTCTL:uc1|count_2[5]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.544      ;
; 1.257 ; portable:p0|UARTCTL:uc1|ADCDATABUFF[12]  ; portable:p0|UARTCTL:uc1|tx_data_ctr[4]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.097      ; 1.566      ;
; 1.261 ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ; portable:p0|uart:u1|tx_cnt[1]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.554      ;
; 1.261 ; portable:p0|UARTCTL:uc1|count_2[2]       ; portable:p0|UARTCTL:uc1|count_2[6]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.553      ;
; 1.262 ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ; portable:p0|uart:u1|tx_cnt[2]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.555      ;
; 1.262 ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ; portable:p0|uart:u1|tx_cnt[3]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.555      ;
; 1.275 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|count_2[3]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.567      ;
; 1.284 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|count_2[4]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.576      ;
; 1.292 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|state.LOAD       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.524      ; 2.028      ;
; 1.294 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|state.INITIAL    ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.524      ; 2.030      ;
; 1.302 ; portable:p0|UARTCTL:uc1|count_2[6]       ; portable:p0|UARTCTL:uc1|count_2[7]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.594      ;
; 1.302 ; portable:p0|UARTCTL:uc1|count_2[4]       ; portable:p0|UARTCTL:uc1|count_2[5]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.594      ;
; 1.315 ; portable:p0|UARTCTL:uc1|count_2[0]       ; portable:p0|UARTCTL:uc1|state.LOAD       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.524      ; 2.051      ;
; 1.317 ; portable:p0|UARTCTL:uc1|count_2[0]       ; portable:p0|UARTCTL:uc1|state.INITIAL    ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.524      ; 2.053      ;
; 1.322 ; portable:p0|uart:u1|tx_cnt[2]            ; portable:p0|uart:u1|tx_cnt[3]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.614      ;
; 1.323 ; portable:p0|UARTCTL:uc1|count_2[4]       ; portable:p0|UARTCTL:uc1|count_2[6]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.615      ;
; 1.331 ; portable:p0|UARTCTL:uc1|count_2[0]       ; portable:p0|UARTCTL:uc1|count_2[1]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.623      ;
; 1.331 ; portable:p0|UARTCTL:uc1|tx_data_ctr[2]   ; portable:p0|UARTCTL:uc1|tx_data_ctr[2]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.100      ; 1.643      ;
; 1.335 ; portable:p0|uart:u1|tx_cnt[0]            ; portable:p0|uart:u1|tx_cnt[3]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.627      ;
; 1.335 ; portable:p0|UARTCTL:uc1|ADCDATABUFF[10]  ; portable:p0|UARTCTL:uc1|tx_data_ctr[2]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.098      ; 1.645      ;
; 1.337 ; portable:p0|UARTCTL:uc1|count_1[1]       ; portable:p0|UARTCTL:uc1|count_1[3]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.630      ;
; 1.344 ; portable:p0|uart:u1|tx_cnt[2]            ; portable:p0|uart:u1|tx_cnt[2]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.636      ;
; 1.345 ; portable:p0|uart:u1|tx_cnt[0]            ; portable:p0|uart:u1|tx_empty             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.637      ;
; 1.347 ; portable:p0|UARTCTL:uc1|count_1[0]       ; portable:p0|UARTCTL:uc1|count_1[3]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.081      ; 1.640      ;
; 1.348 ; portable:p0|uart:u1|tx_cnt[1]            ; portable:p0|uart:u1|tx_cnt[3]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.640      ;
; 1.352 ; portable:p0|UARTCTL:uc1|count_2[0]       ; portable:p0|UARTCTL:uc1|count_2[2]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.644      ;
; 1.352 ; portable:p0|UARTCTL:uc1|ADCDATABUFF[13]  ; portable:p0|UARTCTL:uc1|tx_data_ctr[5]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.644      ;
; 1.364 ; portable:p0|UARTCTL:uc1|ADCDATABUFF[11]  ; portable:p0|UARTCTL:uc1|tx_data_ctr[3]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.098      ; 1.674      ;
; 1.365 ; portable:p0|UARTCTL:uc1|state.LOAD       ; portable:p0|UARTCTL:uc1|state.LD_TX      ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.151      ; 1.728      ;
; 1.373 ; portable:p0|UARTCTL:uc1|count_2[3]       ; portable:p0|UARTCTL:uc1|count_2[7]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.080      ; 1.665      ;
; 1.386 ; portable:p0|UARTCTL:uc1|tx_data_ctr[1]   ; portable:p0|UARTCTL:uc1|tx_data_ctr[1]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.100      ; 1.698      ;
+-------+------------------------------------------+------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'                                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.454 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[16]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[16]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr               ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr               ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; portable:p0|ADCCTL:adcctl1|spi:spi1|done              ; portable:p0|ADCCTL:adcctl1|spi:spi1|done              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; portable:p0|ADCCTL:adcctl1|spi:spi1|ss                ; portable:p0|ADCCTL:adcctl1|spi:spi1|ss                ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.079      ; 0.746      ;
; 0.496 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 0.786      ;
; 0.525 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 0.817      ;
; 0.525 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[21]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[22]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.081      ; 0.818      ;
; 0.527 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[15]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[16]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 0.819      ;
; 0.527 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[8]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[9]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 0.819      ;
; 0.527 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[18]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[19]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.081      ; 0.820      ;
; 0.527 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[17]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[18]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.081      ; 0.820      ;
; 0.528 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[13]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[14]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 0.820      ;
; 0.528 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[11]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[12]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 0.820      ;
; 0.528 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[9]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[10]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 0.820      ;
; 0.528 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 0.820      ;
; 0.529 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[12]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[13]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 0.821      ;
; 0.529 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 0.821      ;
; 0.585 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 1.432      ; 1.749      ;
; 0.585 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 1.432      ; 1.749      ;
; 0.585 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 1.432      ; 1.749      ;
; 0.585 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 1.432      ; 1.749      ;
; 0.585 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 1.432      ; 1.749      ;
; 0.585 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 1.432      ; 1.749      ;
; 0.585 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 1.432      ; 1.749      ;
; 0.585 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 1.432      ; 1.749      ;
; 0.667 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[14]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[15]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 0.959      ;
; 0.667 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[8]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 0.959      ;
; 0.668 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[10]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[11]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 0.960      ;
; 0.668 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 0.960      ;
; 0.669 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 0.961      ;
; 0.707 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 1.435      ; 1.874      ;
; 0.749 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.039      ;
; 0.749 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.039      ;
; 0.750 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.040      ;
; 0.750 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.040      ;
; 0.753 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.045      ;
; 0.753 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.043      ;
; 0.764 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.056      ;
; 0.773 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.065      ;
; 0.774 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.064      ;
; 0.787 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.079      ;
; 0.789 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.081      ;
; 0.930 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.076      ; 1.218      ;
; 0.940 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.IDLE        ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.438      ; 1.620      ;
; 0.982 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.HALT        ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.440      ; 1.664      ;
; 1.047 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.CHIPS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 0.017      ; 0.796      ;
; 1.078 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.440      ; 1.760      ;
; 1.081 ; portable:p0|ADCCTL:adcctl1|data_out[26]               ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[26]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; -0.022     ; 1.301      ;
; 1.093 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.HALT        ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr               ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 0.019      ; 0.844      ;
; 1.103 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.393      ;
; 1.104 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.394      ;
; 1.104 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.394      ;
; 1.107 ; portable:p0|ADCCTL:adcctl1|data_out[8]                ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[8]           ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; -0.022     ; 1.327      ;
; 1.108 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.084      ; 1.404      ;
; 1.111 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.401      ;
; 1.112 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.402      ;
; 1.114 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.404      ;
; 1.116 ; portable:p0|ADCCTL:adcctl1|data_out[1]                ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[1]           ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; -0.022     ; 1.336      ;
; 1.116 ; portable:p0|ADCCTL:adcctl1|data_out[1]                ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[24]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; -0.022     ; 1.336      ;
; 1.118 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; portable:p0|ADCCTL:adcctl1|data_out[0]                ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[0]           ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; -0.067     ; 1.294      ;
; 1.119 ; portable:p0|ADCCTL:adcctl1|data_out[0]                ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[25]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; -0.067     ; 1.294      ;
; 1.120 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.410      ;
; 1.121 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.411      ;
; 1.126 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.417      ;
; 1.133 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.425      ;
; 1.135 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.427      ;
; 1.136 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.426      ;
; 1.142 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.434      ;
; 1.142 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.434      ;
; 1.148 ; portable:p0|ADCCTL:adcctl1|spi_start                  ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; -0.087     ; 0.803      ;
; 1.149 ; portable:p0|ADCCTL:adcctl1|spi_start                  ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; -0.087     ; 0.804      ;
; 1.162 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.HALT        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 0.141      ; 1.035      ;
; 1.228 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[22]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[23]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.520      ;
; 1.233 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 1.438      ; 2.403      ;
; 1.234 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.524      ;
; 1.235 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.525      ;
; 1.235 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.525      ;
; 1.237 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[20]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[21]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.098      ; 1.547      ;
; 1.239 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.CHIPS       ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.437      ; 1.918      ;
; 1.239 ; portable:p0|ADCCTL:adcctl1|data_out[15]               ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[15]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; -0.022     ; 1.459      ;
; 1.241 ; portable:p0|ADCCTL:adcctl1|data_out[15]               ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[28]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; -0.022     ; 1.461      ;
; 1.243 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.533      ;
; 1.244 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.534      ;
; 1.249 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.541      ;
; 1.251 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.541      ;
; 1.252 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.542      ;
; 1.258 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.550      ;
; 1.260 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.550      ;
; 1.261 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.551      ;
; 1.267 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.078      ; 1.557      ;
; 1.273 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.565      ;
; 1.282 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.080      ; 1.574      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_in'                                                                        ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.466 ; counter_rst[0] ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 0.758      ;
; 0.485 ; reset          ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.049      ; 0.746      ;
; 0.527 ; counter_rst[7] ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 0.819      ;
; 0.545 ; counter_rst[7] ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 0.837      ;
; 0.676 ; counter_rst[7] ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.370      ; 1.258      ;
; 0.746 ; counter_rst[4] ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.038      ;
; 0.747 ; counter_rst[2] ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; counter_rst[6] ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.039      ;
; 0.749 ; counter_rst[3] ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.041      ;
; 0.750 ; counter_rst[5] ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.042      ;
; 0.766 ; counter_rst[1] ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.058      ;
; 0.769 ; counter_rst[0] ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.061      ;
; 1.101 ; counter_rst[2] ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.393      ;
; 1.101 ; counter_rst[4] ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.393      ;
; 1.102 ; counter_rst[6] ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.394      ;
; 1.109 ; counter_rst[1] ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.401      ;
; 1.110 ; counter_rst[3] ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.402      ;
; 1.111 ; counter_rst[5] ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.403      ;
; 1.111 ; counter_rst[0] ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.403      ;
; 1.118 ; counter_rst[1] ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; counter_rst[3] ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.411      ;
; 1.120 ; counter_rst[5] ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.412      ;
; 1.120 ; counter_rst[0] ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.412      ;
; 1.182 ; counter_rst[4] ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.474      ;
; 1.183 ; counter_rst[2] ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.475      ;
; 1.232 ; counter_rst[2] ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.524      ;
; 1.232 ; counter_rst[4] ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.524      ;
; 1.241 ; counter_rst[2] ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.533      ;
; 1.241 ; counter_rst[4] ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.533      ;
; 1.249 ; counter_rst[1] ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.541      ;
; 1.250 ; counter_rst[3] ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.542      ;
; 1.251 ; counter_rst[0] ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.543      ;
; 1.258 ; counter_rst[1] ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.550      ;
; 1.259 ; counter_rst[3] ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.551      ;
; 1.260 ; counter_rst[0] ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.552      ;
; 1.322 ; counter_rst[3] ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.614      ;
; 1.368 ; counter_rst[2] ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.370      ; 1.950      ;
; 1.372 ; counter_rst[2] ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.664      ;
; 1.381 ; counter_rst[2] ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.673      ;
; 1.389 ; counter_rst[1] ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.681      ;
; 1.391 ; counter_rst[0] ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.683      ;
; 1.398 ; counter_rst[1] ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.690      ;
; 1.400 ; counter_rst[0] ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.692      ;
; 1.421 ; counter_rst[6] ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.713      ;
; 1.423 ; counter_rst[5] ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.715      ;
; 1.423 ; counter_rst[1] ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.715      ;
; 1.560 ; counter_rst[7] ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.852      ;
; 1.560 ; counter_rst[7] ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.852      ;
; 1.560 ; counter_rst[7] ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.852      ;
; 1.560 ; counter_rst[7] ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.852      ;
; 1.560 ; counter_rst[7] ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.852      ;
; 1.560 ; counter_rst[7] ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 1.852      ;
; 1.564 ; counter_rst[4] ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.370      ; 2.146      ;
; 1.632 ; counter_rst[0] ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.370      ; 2.214      ;
; 1.637 ; counter_rst[1] ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.370      ; 2.219      ;
; 1.741 ; counter_rst[3] ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.370      ; 2.323      ;
; 1.849 ; counter_rst[5] ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.370      ; 2.431      ;
; 1.862 ; counter_rst[6] ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.370      ; 2.444      ;
; 2.100 ; counter_rst[4] ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 2.392      ;
; 2.100 ; counter_rst[4] ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 2.392      ;
; 2.100 ; counter_rst[4] ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 2.392      ;
; 2.237 ; counter_rst[2] ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 2.529      ;
; 2.240 ; counter_rst[3] ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 2.532      ;
; 2.240 ; counter_rst[3] ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 2.532      ;
; 2.339 ; counter_rst[6] ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 2.631      ;
; 2.339 ; counter_rst[6] ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 2.631      ;
; 2.339 ; counter_rst[6] ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 2.631      ;
; 2.339 ; counter_rst[6] ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 2.631      ;
; 2.339 ; counter_rst[6] ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 2.631      ;
; 2.341 ; counter_rst[5] ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 2.633      ;
; 2.341 ; counter_rst[5] ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 2.633      ;
; 2.341 ; counter_rst[5] ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 2.633      ;
; 2.341 ; counter_rst[5] ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; 0.080      ; 2.633      ;
; 2.760 ; reset          ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; -0.169     ; 2.803      ;
; 3.814 ; reset          ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; -0.169     ; 3.857      ;
; 3.814 ; reset          ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; -0.169     ; 3.857      ;
; 3.814 ; reset          ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; -0.169     ; 3.857      ;
; 3.814 ; reset          ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; -0.169     ; 3.857      ;
; 3.814 ; reset          ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; -0.169     ; 3.857      ;
; 3.814 ; reset          ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; -0.169     ; 3.857      ;
; 3.814 ; reset          ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; -0.169     ; 3.857      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'u0|altpll_0|sd1|pll7|clk[3]'                                                                                                                                                                  ;
+-------+---------------------------------------------+---------------------------------------------+-------------------------------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                                    ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+-------------------------------------------------+-----------------------------+--------------+------------+------------+
; 3.154 ; portable:p0|ADCCTL:adcctl1|spi:spi1|done    ; portable:p0|rise_to_high:h1|next_state.LOW  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; u0|altpll_0|sd1|pll7|clk[3] ; -0.500       ; -2.180     ; 0.786      ;
; 3.171 ; portable:p0|ADCCTL:adcctl1|spi:spi1|done    ; portable:p0|rise_to_high:h1|next_state.HIGH ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; u0|altpll_0|sd1|pll7|clk[3] ; -0.500       ; -2.180     ; 0.803      ;
; 4.095 ; reset                                       ; portable:p0|rise_to_high:h1|state.LOW       ; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3] ; 0.000        ; -2.427     ; 1.980      ;
; 4.096 ; reset                                       ; portable:p0|rise_to_high:h1|state.HIGH      ; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3] ; 0.000        ; -2.427     ; 1.981      ;
; 5.353 ; portable:p0|rise_to_high:h1|state.LOW       ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; 0.552      ; 1.137      ;
; 5.521 ; portable:p0|rise_to_high:h1|state.HIGH      ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; 0.552      ; 1.305      ;
; 5.588 ; portable:p0|rise_to_high:h1|state.HIGH      ; portable:p0|rise_to_high:h1|next_state.LOW  ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; 0.552      ; 1.372      ;
; 5.814 ; portable:p0|rise_to_high:h1|count_clk[3]    ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; 0.649      ; 1.695      ;
; 5.912 ; portable:p0|rise_to_high:h1|count_clk[1]    ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; 0.649      ; 1.793      ;
; 6.100 ; portable:p0|rise_to_high:h1|count_clk[2]    ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; 0.649      ; 1.981      ;
; 6.103 ; portable:p0|rise_to_high:h1|count_clk[0]    ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; 0.649      ; 1.984      ;
; 6.131 ; portable:p0|rise_to_high:h1|next_state.LOW  ; portable:p0|rise_to_high:h1|state.LOW       ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; -0.373     ; 0.990      ;
; 6.159 ; portable:p0|rise_to_high:h1|next_state.HIGH ; portable:p0|rise_to_high:h1|state.HIGH      ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; -0.373     ; 1.018      ;
; 8.431 ; reset                                       ; portable:p0|rise_to_high:h1|next_state.HIGH ; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; -1.955     ; 1.788      ;
; 8.453 ; reset                                       ; portable:p0|rise_to_high:h1|next_state.LOW  ; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; -1.955     ; 1.810      ;
+-------+---------------------------------------------+---------------------------------------------+-------------------------------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clcck_adc'                                                                                                ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.952 ; reset     ; portable:p0|ADCCTL:adcctl1|spi:spi1|cnt[0]      ; clock_in     ; clcck_adc   ; 0.500        ; -0.177     ; 2.266      ;
; -1.892 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; clock_in     ; clcck_adc   ; 0.500        ; -0.117     ; 2.266      ;
; -1.892 ; reset     ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; clock_in     ; clcck_adc   ; 0.500        ; -0.117     ; 2.266      ;
; -0.764 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[7]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.522      ; 2.277      ;
; -0.764 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[6]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.522      ; 2.277      ;
; -0.764 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[5]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.522      ; 2.277      ;
; -0.764 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[4]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.522      ; 2.277      ;
; -0.764 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[3]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.522      ; 2.277      ;
; -0.764 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[2]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.522      ; 2.277      ;
; -0.764 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[1]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.522      ; 2.277      ;
; -0.730 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[0]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.556      ; 2.277      ;
; -0.704 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[0]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.582      ; 2.277      ;
; -0.657 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[7]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.629      ; 2.277      ;
; -0.657 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[6]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.629      ; 2.277      ;
; -0.657 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[5]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.629      ; 2.277      ;
; -0.657 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[4]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.629      ; 2.277      ;
; -0.657 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[3]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.629      ; 2.277      ;
; -0.657 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[2]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.629      ; 2.277      ;
; -0.657 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[1]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.629      ; 2.277      ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'                                                                                                                                                             ;
+--------+-----------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.940 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[1]   ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.180      ; 2.111      ;
; -0.940 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[8]   ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.180      ; 2.111      ;
; -0.940 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[15]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.180      ; 2.111      ;
; -0.940 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[0]   ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.180      ; 2.111      ;
; -0.940 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[26]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.180      ; 2.111      ;
; -0.940 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[28]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.180      ; 2.111      ;
; -0.940 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[17]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.180      ; 2.111      ;
; -0.940 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[24]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.180      ; 2.111      ;
; -0.940 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[25]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.180      ; 2.111      ;
; -0.685 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout      ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.175      ; 1.851      ;
; -0.685 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[16]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.175      ; 1.851      ;
; -0.685 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.175      ; 1.851      ;
; -0.685 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.175      ; 1.851      ;
; -0.685 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.175      ; 1.851      ;
; -0.685 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.175      ; 1.851      ;
; -0.685 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.175      ; 1.851      ;
; -0.399 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[22]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.715      ; 2.115      ;
; -0.399 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[21]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.715      ; 2.115      ;
; -0.399 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[19]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.715      ; 2.115      ;
; -0.399 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[18]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.715      ; 2.115      ;
; -0.399 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[17]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.715      ; 2.115      ;
; -0.343 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[20]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.704      ; 2.048      ;
; -0.343 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[2]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.704      ; 2.048      ;
; -0.335 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[23]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.709      ; 2.045      ;
; -0.036 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[16]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.708      ; 1.745      ;
; -0.036 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[15]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.708      ; 1.745      ;
; -0.036 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[14]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.708      ; 1.745      ;
; -0.036 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[13]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.708      ; 1.745      ;
; -0.036 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[12]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.708      ; 1.745      ;
; -0.036 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[11]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.708      ; 1.745      ;
; -0.036 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[10]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.708      ; 1.745      ;
; -0.036 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[9]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.708      ; 1.745      ;
; -0.036 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[8]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.708      ; 1.745      ;
; -0.036 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[7]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.708      ; 1.745      ;
; -0.036 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[6]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.708      ; 1.745      ;
; -0.036 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[5]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.708      ; 1.745      ;
; -0.036 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[4]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.708      ; 1.745      ;
; -0.036 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[3]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.708      ; 1.745      ;
; -0.036 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[1]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.708      ; 1.745      ;
; -0.036 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[0]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.708      ; 1.745      ;
+--------+-----------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'                                                                                            ;
+--------+-----------+-----------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                       ; Launch Clock ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+
; -0.647 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.202      ; 1.840      ;
; -0.647 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.202      ; 1.840      ;
; -0.647 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.202      ; 1.840      ;
; -0.647 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.202      ; 1.840      ;
; -0.647 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.202      ; 1.840      ;
; -0.647 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]   ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.202      ; 1.840      ;
; -0.647 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.202      ; 1.840      ;
; -0.647 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]   ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.202      ; 1.840      ;
; -0.647 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]   ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.202      ; 1.840      ;
; -0.521 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout      ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.201      ; 1.713      ;
; -0.521 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.201      ; 1.713      ;
; -0.521 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.201      ; 1.713      ;
; -0.521 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.201      ; 1.713      ;
; -0.521 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.201      ; 1.713      ;
; -0.521 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.201      ; 1.713      ;
; -0.521 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.201      ; 1.713      ;
+--------+-----------+-----------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                           ;
+-------+-----------+-------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                       ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------+--------------+-----------------------------+--------------+------------+------------+
; 3.671 ; reset     ; portable:p0|uart:u1|tx_reg[7] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.951     ; 3.329      ;
; 3.671 ; reset     ; portable:p0|uart:u1|tx_reg[6] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.951     ; 3.329      ;
; 3.671 ; reset     ; portable:p0|uart:u1|tx_reg[4] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.951     ; 3.329      ;
; 3.671 ; reset     ; portable:p0|uart:u1|tx_reg[0] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.951     ; 3.329      ;
; 3.671 ; reset     ; portable:p0|uart:u1|tx_reg[2] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.951     ; 3.329      ;
; 3.671 ; reset     ; portable:p0|uart:u1|tx_cnt[1] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.951     ; 3.329      ;
; 3.671 ; reset     ; portable:p0|uart:u1|tx_cnt[3] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.951     ; 3.329      ;
; 3.671 ; reset     ; portable:p0|uart:u1|tx_cnt[2] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.951     ; 3.329      ;
; 3.671 ; reset     ; portable:p0|uart:u1|tx_cnt[0] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.951     ; 3.329      ;
; 3.992 ; reset     ; portable:p0|uart:u1|tx_out    ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.952     ; 3.007      ;
; 3.992 ; reset     ; portable:p0|uart:u1|tx_empty  ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.952     ; 3.007      ;
; 4.017 ; reset     ; portable:p0|uart:u1|tx_reg[5] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.951     ; 2.983      ;
; 4.017 ; reset     ; portable:p0|uart:u1|tx_reg[1] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.951     ; 2.983      ;
; 4.017 ; reset     ; portable:p0|uart:u1|tx_reg[3] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.951     ; 2.983      ;
+-------+-----------+-------------------------------+--------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'                                                                                                                                                             ;
+-------+-----------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.350 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[16]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.076      ; 1.638      ;
; 0.350 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[15]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.076      ; 1.638      ;
; 0.350 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[14]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.076      ; 1.638      ;
; 0.350 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[13]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.076      ; 1.638      ;
; 0.350 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[12]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.076      ; 1.638      ;
; 0.350 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[11]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.076      ; 1.638      ;
; 0.350 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[10]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.076      ; 1.638      ;
; 0.350 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[9]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.076      ; 1.638      ;
; 0.350 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[8]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.076      ; 1.638      ;
; 0.350 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[7]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.076      ; 1.638      ;
; 0.350 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[6]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.076      ; 1.638      ;
; 0.350 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[5]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.076      ; 1.638      ;
; 0.350 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[4]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.076      ; 1.638      ;
; 0.350 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[3]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.076      ; 1.638      ;
; 0.350 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[1]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.076      ; 1.638      ;
; 0.350 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[0]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.076      ; 1.638      ;
; 0.654 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[23]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.077      ; 1.943      ;
; 0.671 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[20]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.072      ; 1.955      ;
; 0.671 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[2]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.072      ; 1.955      ;
; 0.732 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[22]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.084      ; 2.028      ;
; 0.732 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[21]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.084      ; 2.028      ;
; 0.732 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[19]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.084      ; 2.028      ;
; 0.732 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[18]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.084      ; 2.028      ;
; 0.732 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[17]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.084      ; 2.028      ;
; 1.055 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout      ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.436      ; 1.733      ;
; 1.055 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[16]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.436      ; 1.733      ;
; 1.055 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.436      ; 1.733      ;
; 1.055 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.436      ; 1.733      ;
; 1.055 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.436      ; 1.733      ;
; 1.055 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.436      ; 1.733      ;
; 1.055 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.436      ; 1.733      ;
; 1.271 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[1]   ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.441      ; 1.954      ;
; 1.271 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[8]   ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.441      ; 1.954      ;
; 1.271 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[15]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.441      ; 1.954      ;
; 1.271 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[0]   ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.441      ; 1.954      ;
; 1.271 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[26]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.441      ; 1.954      ;
; 1.271 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[28]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.441      ; 1.954      ;
; 1.271 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[17]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.441      ; 1.954      ;
; 1.271 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[24]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.441      ; 1.954      ;
; 1.271 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[25]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.441      ; 1.954      ;
+-------+-----------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'                                                                                            ;
+-------+-----------+-----------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                       ; Launch Clock ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+
; 0.840 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout      ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.463      ; 1.545      ;
; 0.840 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.463      ; 1.545      ;
; 0.840 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.463      ; 1.545      ;
; 0.840 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.463      ; 1.545      ;
; 0.840 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.463      ; 1.545      ;
; 0.840 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.463      ; 1.545      ;
; 0.840 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.463      ; 1.545      ;
; 1.018 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.464      ; 1.724      ;
; 1.018 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.464      ; 1.724      ;
; 1.018 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.464      ; 1.724      ;
; 1.018 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.464      ; 1.724      ;
; 1.018 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.464      ; 1.724      ;
; 1.018 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]   ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.464      ; 1.724      ;
; 1.018 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.464      ; 1.724      ;
; 1.018 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]   ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.464      ; 1.724      ;
; 1.018 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]   ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.464      ; 1.724      ;
+-------+-----------+-----------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clcck_adc'                                                                                                ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.985 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[7]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.880      ; 2.107      ;
; 0.985 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[6]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.880      ; 2.107      ;
; 0.985 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[5]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.880      ; 2.107      ;
; 0.985 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[4]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.880      ; 2.107      ;
; 0.985 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[3]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.880      ; 2.107      ;
; 0.985 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[2]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.880      ; 2.107      ;
; 0.985 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[1]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.880      ; 2.107      ;
; 1.035 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[0]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.830      ; 2.107      ;
; 1.069 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[0]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.804      ; 2.115      ;
; 1.105 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[7]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.768      ; 2.115      ;
; 1.105 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[6]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.768      ; 2.115      ;
; 1.105 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[5]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.768      ; 2.115      ;
; 1.105 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[4]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.768      ; 2.115      ;
; 1.105 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[3]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.768      ; 2.115      ;
; 1.105 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[2]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.768      ; 2.115      ;
; 1.105 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[1]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.768      ; 2.115      ;
; 2.267 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; clock_in     ; clcck_adc   ; -0.500       ; 0.101      ; 2.110      ;
; 2.267 ; reset     ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; clock_in     ; clcck_adc   ; -0.500       ; 0.101      ; 2.110      ;
; 2.329 ; reset     ; portable:p0|ADCCTL:adcctl1|spi:spi1|cnt[0]      ; clock_in     ; clcck_adc   ; -0.500       ; 0.039      ; 2.110      ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                            ;
+-------+-----------+-------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                       ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------+--------------+-----------------------------+--------------+------------+------------+
; 4.834 ; reset     ; portable:p0|uart:u1|tx_reg[5] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.419     ; 2.727      ;
; 4.834 ; reset     ; portable:p0|uart:u1|tx_reg[1] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.419     ; 2.727      ;
; 4.834 ; reset     ; portable:p0|uart:u1|tx_reg[3] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.419     ; 2.727      ;
; 4.866 ; reset     ; portable:p0|uart:u1|tx_out    ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.419     ; 2.759      ;
; 4.866 ; reset     ; portable:p0|uart:u1|tx_empty  ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.419     ; 2.759      ;
; 5.151 ; reset     ; portable:p0|uart:u1|tx_reg[7] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.419     ; 3.044      ;
; 5.151 ; reset     ; portable:p0|uart:u1|tx_reg[6] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.419     ; 3.044      ;
; 5.151 ; reset     ; portable:p0|uart:u1|tx_reg[4] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.419     ; 3.044      ;
; 5.151 ; reset     ; portable:p0|uart:u1|tx_reg[0] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.419     ; 3.044      ;
; 5.151 ; reset     ; portable:p0|uart:u1|tx_reg[2] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.419     ; 3.044      ;
; 5.151 ; reset     ; portable:p0|uart:u1|tx_cnt[1] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.419     ; 3.044      ;
; 5.151 ; reset     ; portable:p0|uart:u1|tx_cnt[3] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.419     ; 3.044      ;
; 5.151 ; reset     ; portable:p0|uart:u1|tx_cnt[2] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.419     ; 3.044      ;
; 5.151 ; reset     ; portable:p0|uart:u1|tx_cnt[0] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.419     ; 3.044      ;
+-------+-----------+-------------------------------+--------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clcck_adc'                                                                         ;
+--------+--------------+----------------+------------+-----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------+-----------+------------+-------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clcck_adc ; Rise       ; clcck_adc                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|START                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_WAIT[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_WAIT[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_WAIT[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_WAIT[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_WAIT[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_WAIT[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_WAIT[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_WAIT[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_config[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_config[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_config[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_config[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_config[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_config[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_config[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_config[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_rst[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_rst[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_rst[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_rst[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_rst[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_rst[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_rst[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_rst[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_start[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_start[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_start[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_start[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_start[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_start[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_start[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_start[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|data_out[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|data_out[15]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|data_out[17]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|data_out[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|data_out[26]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|data_out[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|n_PWDN               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|n_RST                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|cnt[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|spi_start            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|state.CF_SEND        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|state.CF_WAIT        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|state.IDLE           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|state.RESET          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|state.SEND           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|state.WAIT           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|START                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_WAIT[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_WAIT[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_WAIT[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_WAIT[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_WAIT[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_WAIT[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_WAIT[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_WAIT[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_config[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_config[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_config[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_config[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_config[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_config[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_config[6]      ;
+--------+--------------+----------------+------------+-----------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'adc1_ndrdy'                                                                      ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; adc1_ndrdy ; Rise       ; adc1_ndrdy                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.COUNTX ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.COUNTY ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.HEAD   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.IDLE   ;
; 0.060  ; 0.280        ; 0.220          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[0] ;
; 0.060  ; 0.280        ; 0.220          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[1] ;
; 0.060  ; 0.280        ; 0.220          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[2] ;
; 0.060  ; 0.280        ; 0.220          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[3] ;
; 0.060  ; 0.280        ; 0.220          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[4] ;
; 0.062  ; 0.282        ; 0.220          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[0] ;
; 0.062  ; 0.282        ; 0.220          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[1] ;
; 0.062  ; 0.282        ; 0.220          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[2] ;
; 0.062  ; 0.282        ; 0.220          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[3] ;
; 0.062  ; 0.282        ; 0.220          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[4] ;
; 0.062  ; 0.282        ; 0.220          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.COUNTX ;
; 0.062  ; 0.282        ; 0.220          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.COUNTY ;
; 0.062  ; 0.282        ; 0.220          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.HEAD   ;
; 0.062  ; 0.282        ; 0.220          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.IDLE   ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|FSO~0clkctrl|inclk[0]         ;
; 0.302  ; 0.302        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|FSO~0clkctrl|outclk           ;
; 0.329  ; 0.329        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[0]|clk              ;
; 0.329  ; 0.329        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[1]|clk              ;
; 0.329  ; 0.329        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[2]|clk              ;
; 0.329  ; 0.329        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[3]|clk              ;
; 0.329  ; 0.329        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[4]|clk              ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[0]|clk              ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[1]|clk              ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[2]|clk              ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[3]|clk              ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[4]|clk              ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|state.COUNTX|clk              ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|state.COUNTY|clk              ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|state.HEAD|clk                ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|state.IDLE|clk                ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|FSO~0|combout                 ;
; 0.373  ; 0.373        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|FSO~0|datad                   ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; adc1_ndrdy~input|o                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; adc1_ndrdy~input|i                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; adc1_ndrdy~input|i                     ;
; 0.521  ; 0.709        ; 0.188          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[0] ;
; 0.521  ; 0.709        ; 0.188          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[1] ;
; 0.521  ; 0.709        ; 0.188          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[2] ;
; 0.521  ; 0.709        ; 0.188          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[3] ;
; 0.521  ; 0.709        ; 0.188          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[4] ;
; 0.521  ; 0.709        ; 0.188          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.COUNTX ;
; 0.521  ; 0.709        ; 0.188          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.COUNTY ;
; 0.521  ; 0.709        ; 0.188          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.HEAD   ;
; 0.521  ; 0.709        ; 0.188          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.IDLE   ;
; 0.523  ; 0.711        ; 0.188          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[0] ;
; 0.523  ; 0.711        ; 0.188          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[1] ;
; 0.523  ; 0.711        ; 0.188          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[2] ;
; 0.523  ; 0.711        ; 0.188          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[3] ;
; 0.523  ; 0.711        ; 0.188          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[4] ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; adc1_ndrdy~input|o                     ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|FSO~0|datad                   ;
; 0.658  ; 0.658        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|FSO~0|combout                 ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[0]|clk              ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[1]|clk              ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[2]|clk              ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[3]|clk              ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[4]|clk              ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|state.COUNTX|clk              ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|state.COUNTY|clk              ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|state.HEAD|clk                ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|state.IDLE|clk                ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[0]|clk              ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[1]|clk              ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[2]|clk              ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[3]|clk              ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[4]|clk              ;
; 0.689  ; 0.689        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|FSO~0clkctrl|inclk[0]         ;
; 0.689  ; 0.689        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|FSO~0clkctrl|outclk           ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|done              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.FINISH ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[10]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[11]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[12]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[13]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[14]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[16]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[17]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[18]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[19]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[20]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[21]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[22]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[23]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[9]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|ss                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.CHIPS       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.HALT        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.IDLE        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[16]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[17]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[24]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[25]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[26]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[28]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ;
; 0.016  ; 0.236        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[17]          ;
; 0.016  ; 0.236        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[18]          ;
; 0.016  ; 0.236        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[19]          ;
; 0.016  ; 0.236        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[21]          ;
; 0.016  ; 0.236        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[22]          ;
; 0.020  ; 0.240        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[0]           ;
; 0.020  ; 0.240        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[10]          ;
; 0.020  ; 0.240        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[11]          ;
; 0.020  ; 0.240        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[12]          ;
; 0.020  ; 0.240        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[13]          ;
; 0.020  ; 0.240        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[14]          ;
; 0.020  ; 0.240        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[15]          ;
; 0.020  ; 0.240        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[16]          ;
; 0.020  ; 0.240        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[1]           ;
; 0.020  ; 0.240        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[20]          ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.CHIPS       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.FINISH      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.HALT        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.IDLE        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ;
; 0.158  ; 0.378        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ;
; 0.158  ; 0.378        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.CHIPS       ;
; 0.158  ; 0.378        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.FINISH      ;
; 0.158  ; 0.378        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.HALT        ;
; 0.158  ; 0.378        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.IDLE        ;
; 0.158  ; 0.378        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ;
; 0.158  ; 0.378        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]           ;
; 0.158  ; 0.378        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]          ;
; 0.158  ; 0.378        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]          ;
; 0.158  ; 0.378        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]          ;
; 0.158  ; 0.378        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]           ;
; 0.158  ; 0.378        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]          ;
; 0.158  ; 0.378        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]          ;
; 0.158  ; 0.378        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]          ;
; 0.158  ; 0.378        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]          ;
; 0.158  ; 0.378        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]           ;
; 0.158  ; 0.378        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ;
; 0.158  ; 0.378        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ;
; 0.158  ; 0.378        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ;
; 0.158  ; 0.378        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ;
; 0.158  ; 0.378        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ;
; 0.218  ; 0.406        ; 0.188          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ;
; 0.219  ; 0.407        ; 0.188          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ;
; 0.371  ; 0.591        ; 0.220          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|sclk_intern~clkctrl|inclk[0]          ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|sclk_intern~clkctrl|outclk            ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|dout|clk                              ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|nbit[0]|clk                           ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|nbit[1]|clk                           ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|nbit[2]|clk                           ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|nbit[3]|clk                           ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|nbit[4]|clk                           ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|nbit[5]|clk                           ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|nbit[6]|clk                           ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|nbit[7]|clk                           ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|ss|clk                                ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|state.CHIPS|clk                       ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|state.FINISH|clk                      ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|state.HALT|clk                        ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|state.IDLE|clk                        ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[3]'                                                                                ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                            ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; portable:p0|rise_to_high:h1|state.HIGH            ;
; 4.723 ; 4.943        ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; portable:p0|rise_to_high:h1|state.LOW             ;
; 4.776 ; 4.964        ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Fall       ; portable:p0|rise_to_high:h1|next_state.HIGH       ;
; 4.776 ; 4.964        ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Fall       ; portable:p0|rise_to_high:h1|next_state.LOW        ;
; 4.815 ; 5.035        ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Fall       ; portable:p0|rise_to_high:h1|next_state.HIGH       ;
; 4.815 ; 5.035        ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Fall       ; portable:p0|rise_to_high:h1|next_state.LOW        ;
; 4.867 ; 5.055        ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; portable:p0|rise_to_high:h1|state.HIGH            ;
; 4.867 ; 5.055        ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; portable:p0|rise_to_high:h1|state.LOW             ;
; 4.967 ; 4.967        ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[3]~clkctrl|inclk[0] ;
; 4.967 ; 4.967        ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[3]~clkctrl|outclk   ;
; 4.985 ; 4.985        ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; p0|h1|next_state.HIGH|clk                         ;
; 4.985 ; 4.985        ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; p0|h1|next_state.LOW|clk                          ;
; 4.992 ; 4.992        ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; p0|h1|state.HIGH|clk                              ;
; 4.992 ; 4.992        ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; p0|h1|state.LOW|clk                               ;
; 5.007 ; 5.007        ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; p0|h1|state.HIGH|clk                              ;
; 5.007 ; 5.007        ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; p0|h1|state.LOW|clk                               ;
; 5.014 ; 5.014        ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; p0|h1|next_state.HIGH|clk                         ;
; 5.014 ; 5.014        ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; p0|h1|next_state.LOW|clk                          ;
; 5.031 ; 5.031        ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[3]~clkctrl|inclk[0] ;
; 5.031 ; 5.031        ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[3]~clkctrl|outclk   ;
; 7.513 ; 10.000       ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[3] ; Fall       ; portable:p0|rise_to_high:h1|next_state.HIGH       ;
; 7.513 ; 10.000       ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[3] ; Fall       ; portable:p0|rise_to_high:h1|next_state.LOW        ;
; 7.513 ; 10.000       ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; portable:p0|rise_to_high:h1|state.HIGH            ;
; 7.513 ; 10.000       ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; portable:p0|rise_to_high:h1|state.LOW             ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_in'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; 9.663  ; 9.851        ; 0.188          ; Low Pulse Width  ; clock_in ; Rise       ; reset                                 ;
; 9.791  ; 10.011       ; 0.220          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[0]                        ;
; 9.791  ; 10.011       ; 0.220          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[1]                        ;
; 9.791  ; 10.011       ; 0.220          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[2]                        ;
; 9.791  ; 10.011       ; 0.220          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[3]                        ;
; 9.791  ; 10.011       ; 0.220          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[4]                        ;
; 9.791  ; 10.011       ; 0.220          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[5]                        ;
; 9.791  ; 10.011       ; 0.220          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[6]                        ;
; 9.791  ; 10.011       ; 0.220          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[7]                        ;
; 9.799  ; 9.987        ; 0.188          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[0]                        ;
; 9.799  ; 9.987        ; 0.188          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[1]                        ;
; 9.799  ; 9.987        ; 0.188          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[2]                        ;
; 9.799  ; 9.987        ; 0.188          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[3]                        ;
; 9.799  ; 9.987        ; 0.188          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[4]                        ;
; 9.799  ; 9.987        ; 0.188          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[5]                        ;
; 9.799  ; 9.987        ; 0.188          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[6]                        ;
; 9.799  ; 9.987        ; 0.188          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[7]                        ;
; 9.802  ; 9.802        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; reset|clk                             ;
; 9.916  ; 9.916        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[0]           ;
; 9.916  ; 9.916        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]           ;
; 9.916  ; 9.916        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[3]           ;
; 9.916  ; 9.916        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|observablevcoout ;
; 9.924  ; 10.144       ; 0.220          ; High Pulse Width ; clock_in ; Rise       ; reset                                 ;
; 9.939  ; 9.939        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[0]|clk                    ;
; 9.939  ; 9.939        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[1]|clk                    ;
; 9.939  ; 9.939        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[2]|clk                    ;
; 9.939  ; 9.939        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[3]|clk                    ;
; 9.939  ; 9.939        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[4]|clk                    ;
; 9.939  ; 9.939        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[5]|clk                    ;
; 9.939  ; 9.939        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[6]|clk                    ;
; 9.939  ; 9.939        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[7]|clk                    ;
; 9.949  ; 9.949        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; clock_in~input|o                      ;
; 9.962  ; 9.962        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; clock_in~inputclkctrl|inclk[0]        ;
; 9.962  ; 9.962        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; clock_in~inputclkctrl|outclk          ;
; 9.972  ; 9.972        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; clock_in~input|i                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; clock_in~input|i                      ;
; 10.027 ; 10.027       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|inclk[0]         ;
; 10.037 ; 10.037       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; clock_in~inputclkctrl|inclk[0]        ;
; 10.037 ; 10.037       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; clock_in~inputclkctrl|outclk          ;
; 10.051 ; 10.051       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; clock_in~input|o                      ;
; 10.060 ; 10.060       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[0]|clk                    ;
; 10.060 ; 10.060       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[1]|clk                    ;
; 10.060 ; 10.060       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[2]|clk                    ;
; 10.060 ; 10.060       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[3]|clk                    ;
; 10.060 ; 10.060       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[4]|clk                    ;
; 10.060 ; 10.060       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[5]|clk                    ;
; 10.060 ; 10.060       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[6]|clk                    ;
; 10.060 ; 10.060       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[7]|clk                    ;
; 10.083 ; 10.083       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[0]           ;
; 10.083 ; 10.083       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]           ;
; 10.083 ; 10.083       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[3]           ;
; 10.083 ; 10.083       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|observablevcoout ;
; 10.192 ; 10.192       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; reset|clk                             ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clock_in ; Rise       ; clock_in                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clock_in ; Rise       ; counter_rst[0]                        ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clock_in ; Rise       ; counter_rst[1]                        ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clock_in ; Rise       ; counter_rst[2]                        ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clock_in ; Rise       ; counter_rst[3]                        ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clock_in ; Rise       ; counter_rst[4]                        ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clock_in ; Rise       ; counter_rst[5]                        ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clock_in ; Rise       ; counter_rst[6]                        ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clock_in ; Rise       ; counter_rst[7]                        ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clock_in ; Rise       ; reset                                 ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                         ;
+---------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                   ;
+---------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------------+
; 124.695 ; 124.915      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|state.INITIAL    ;
; 124.695 ; 124.915      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|state.LOAD       ;
; 124.695 ; 124.915      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|state.READ       ;
; 124.705 ; 124.925      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[0]   ;
; 124.705 ; 124.925      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[13]  ;
; 124.705 ; 124.925      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[15]  ;
; 124.705 ; 124.925      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[16]  ;
; 124.705 ; 124.925      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[23]  ;
; 124.705 ; 124.925      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[2]   ;
; 124.705 ; 124.925      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[4]   ;
; 124.706 ; 124.926      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[17]  ;
; 124.706 ; 124.926      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[18]  ;
; 124.706 ; 124.926      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[19]  ;
; 124.706 ; 124.926      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[1]   ;
; 124.706 ; 124.926      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[20]  ;
; 124.706 ; 124.926      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[21]  ;
; 124.706 ; 124.926      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[22]  ;
; 124.706 ; 124.926      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[3]   ;
; 124.706 ; 124.926      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[5]   ;
; 124.706 ; 124.926      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[6]   ;
; 124.706 ; 124.926      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[7]   ;
; 124.713 ; 124.933      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_data_ctr[4]   ;
; 124.713 ; 124.933      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_data_ctr[5]   ;
; 124.714 ; 124.934      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[10]  ;
; 124.714 ; 124.934      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[11]  ;
; 124.714 ; 124.934      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[12]  ;
; 124.714 ; 124.934      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[14]  ;
; 124.714 ; 124.934      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[8]   ;
; 124.714 ; 124.934      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[9]   ;
; 124.714 ; 124.934      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_data_ctr[0]   ;
; 124.715 ; 124.935      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|state.LD_TX      ;
; 124.715 ; 124.935      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_data_ctr[1]   ;
; 124.715 ; 124.935      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_data_ctr[2]   ;
; 124.715 ; 124.935      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_data_ctr[3]   ;
; 124.715 ; 124.935      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_data_ctr[6]   ;
; 124.715 ; 124.935      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_data_ctr[7]   ;
; 124.719 ; 124.939      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_1[0]       ;
; 124.719 ; 124.939      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_1[1]       ;
; 124.719 ; 124.939      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_1[2]       ;
; 124.719 ; 124.939      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_1[3]       ;
; 124.719 ; 124.939      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ld_tx_data_ctr   ;
; 124.719 ; 124.939      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|state.DONE       ;
; 124.719 ; 124.939      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|state.ENABLE     ;
; 124.719 ; 124.939      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ;
; 124.719 ; 124.939      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_empty             ;
; 124.719 ; 124.939      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_out               ;
; 124.720 ; 124.940      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_cnt[0]            ;
; 124.720 ; 124.940      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_cnt[1]            ;
; 124.720 ; 124.940      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_cnt[2]            ;
; 124.720 ; 124.940      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_cnt[3]            ;
; 124.720 ; 124.940      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[0]            ;
; 124.720 ; 124.940      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[1]            ;
; 124.720 ; 124.940      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[2]            ;
; 124.720 ; 124.940      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[3]            ;
; 124.720 ; 124.940      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[4]            ;
; 124.720 ; 124.940      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[5]            ;
; 124.720 ; 124.940      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[6]            ;
; 124.720 ; 124.940      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[7]            ;
; 124.721 ; 124.941      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[0]       ;
; 124.721 ; 124.941      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[1]       ;
; 124.721 ; 124.941      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[2]       ;
; 124.721 ; 124.941      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[3]       ;
; 124.721 ; 124.941      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[4]       ;
; 124.721 ; 124.941      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[5]       ;
; 124.721 ; 124.941      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[6]       ;
; 124.721 ; 124.941      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[7]       ;
; 124.723 ; 124.943      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|rise_to_high:h1|count_clk[0] ;
; 124.723 ; 124.943      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|rise_to_high:h1|count_clk[1] ;
; 124.723 ; 124.943      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|rise_to_high:h1|count_clk[2] ;
; 124.723 ; 124.943      ; 0.220          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|rise_to_high:h1|count_clk[3] ;
; 124.867 ; 125.055      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|rise_to_high:h1|count_clk[0] ;
; 124.867 ; 125.055      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|rise_to_high:h1|count_clk[1] ;
; 124.867 ; 125.055      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|rise_to_high:h1|count_clk[2] ;
; 124.867 ; 125.055      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|rise_to_high:h1|count_clk[3] ;
; 124.869 ; 125.057      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[0]       ;
; 124.869 ; 125.057      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[1]       ;
; 124.869 ; 125.057      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[2]       ;
; 124.869 ; 125.057      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[3]       ;
; 124.869 ; 125.057      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[4]       ;
; 124.869 ; 125.057      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[5]       ;
; 124.869 ; 125.057      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[6]       ;
; 124.869 ; 125.057      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[7]       ;
; 124.870 ; 125.058      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_1[0]       ;
; 124.870 ; 125.058      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_1[1]       ;
; 124.870 ; 125.058      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_1[2]       ;
; 124.870 ; 125.058      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_1[3]       ;
; 124.870 ; 125.058      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ld_tx_data_ctr   ;
; 124.870 ; 125.058      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|state.DONE       ;
; 124.870 ; 125.058      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|state.ENABLE     ;
; 124.870 ; 125.058      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ;
; 124.870 ; 125.058      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_cnt[0]            ;
; 124.870 ; 125.058      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_cnt[1]            ;
; 124.870 ; 125.058      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_cnt[2]            ;
; 124.870 ; 125.058      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_cnt[3]            ;
; 124.870 ; 125.058      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_empty             ;
; 124.870 ; 125.058      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_out               ;
; 124.870 ; 125.058      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[0]            ;
; 124.870 ; 125.058      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[1]            ;
; 124.870 ; 125.058      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[2]            ;
; 124.870 ; 125.058      ; 0.188          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[3]            ;
+---------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[0]'                                                                                    ;
+-----------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                            ;
+-----------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+
; 49999.961 ; 49999.961    ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_1|sd1|pll7|observablevcoout             ;
; 49999.967 ; 49999.967    ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|inclk[0] ;
; 49999.967 ; 49999.967    ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|outclk   ;
; 49999.997 ; 49999.997    ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_1|sd1|pll7|inclk[0]                     ;
; 50000.002 ; 50000.002    ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_1|sd1|pll7|inclk[0]                     ;
; 50000.031 ; 50000.031    ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|inclk[0] ;
; 50000.031 ; 50000.031    ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|outclk   ;
; 50000.039 ; 50000.039    ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_1|sd1|pll7|observablevcoout             ;
+-----------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                 ;
+------------+-------------------------------------------------+-------+-------+------------+-------------------------------------------------+
; Data Port  ; Clock Port                                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+------------+-------------------------------------------------+-------+-------+------------+-------------------------------------------------+
; adc1_ndrdy ; clcck_adc                                       ; 0.679 ; 0.482 ; Rise       ; clcck_adc                                       ;
; adc2_ndrdy ; clcck_adc                                       ; 1.928 ; 2.127 ; Rise       ; clcck_adc                                       ;
; adc1_din   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 2.066 ; 2.572 ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
+------------+-------------------------------------------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                    ;
+------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port  ; Clock Port                                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; adc1_ndrdy ; clcck_adc                                       ; -0.124 ; 0.077  ; Rise       ; clcck_adc                                       ;
; adc2_ndrdy ; clcck_adc                                       ; -1.317 ; -1.527 ; Rise       ; clcck_adc                                       ;
; adc1_din   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -1.422 ; -1.917 ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
+------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                           ;
+--------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port                                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; deMUX_Y[*]   ; adc1_ndrdy                                      ; 14.377 ; 14.186 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[0]  ; adc1_ndrdy                                      ; 11.854 ; 11.509 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[1]  ; adc1_ndrdy                                      ; 13.506 ; 13.278 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[2]  ; adc1_ndrdy                                      ; 12.501 ; 12.155 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[3]  ; adc1_ndrdy                                      ; 13.702 ; 13.157 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[4]  ; adc1_ndrdy                                      ; 12.562 ; 12.208 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[5]  ; adc1_ndrdy                                      ; 13.132 ; 12.739 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[6]  ; adc1_ndrdy                                      ; 13.218 ; 13.010 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[7]  ; adc1_ndrdy                                      ; 12.986 ; 12.798 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[8]  ; adc1_ndrdy                                      ; 13.654 ; 13.366 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[9]  ; adc1_ndrdy                                      ; 14.377 ; 14.186 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[10] ; adc1_ndrdy                                      ; 12.184 ; 11.834 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[11] ; adc1_ndrdy                                      ; 12.939 ; 12.587 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[12] ; adc1_ndrdy                                      ; 12.499 ; 12.458 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[13] ; adc1_ndrdy                                      ; 11.781 ; 11.574 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[14] ; adc1_ndrdy                                      ; 11.452 ; 11.204 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[15] ; adc1_ndrdy                                      ; 11.158 ; 11.148 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[16] ; adc1_ndrdy                                      ; 11.425 ; 11.131 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[17] ; adc1_ndrdy                                      ; 12.078 ; 11.710 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[18] ; adc1_ndrdy                                      ; 12.354 ; 12.052 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[19] ; adc1_ndrdy                                      ; 13.290 ; 12.770 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[20] ; adc1_ndrdy                                      ; 12.126 ; 11.788 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[21] ; adc1_ndrdy                                      ; 14.202 ; 13.927 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[22] ; adc1_ndrdy                                      ; 13.014 ; 12.749 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[23] ; adc1_ndrdy                                      ; 12.207 ; 12.040 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[24] ; adc1_ndrdy                                      ; 12.548 ; 12.372 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[25] ; adc1_ndrdy                                      ; 12.363 ; 12.031 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[26] ; adc1_ndrdy                                      ; 12.605 ; 12.276 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[27] ; adc1_ndrdy                                      ; 12.418 ; 12.030 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[28] ; adc1_ndrdy                                      ; 12.349 ; 12.252 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[29] ; adc1_ndrdy                                      ; 12.285 ; 11.997 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[30] ; adc1_ndrdy                                      ; 12.470 ; 12.129 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[31] ; adc1_ndrdy                                      ; 12.105 ; 11.864 ; Rise       ; adc1_ndrdy                                      ;
; adc1_pwdn    ; clcck_adc                                       ; 7.579  ; 7.467  ; Rise       ; clcck_adc                                       ;
; adc1_reset   ; clcck_adc                                       ; 9.187  ; 9.139  ; Rise       ; clcck_adc                                       ;
; adc1_start   ; clcck_adc                                       ; 7.955  ; 7.796  ; Rise       ; clcck_adc                                       ;
; adc2_pwdn    ; clcck_adc                                       ; 8.045  ; 7.838  ; Rise       ; clcck_adc                                       ;
; adc2_reset   ; clcck_adc                                       ; 8.077  ; 7.872  ; Rise       ; clcck_adc                                       ;
; adc2_start   ; clcck_adc                                       ; 9.238  ; 9.179  ; Rise       ; clcck_adc                                       ;
; LED_1        ; clock_in                                        ; 9.218  ; 8.968  ; Rise       ; clock_in                                        ;
; adc1_sclk    ; clock_in                                        ; 8.235  ; 7.997  ; Rise       ; clock_in                                        ;
; adc2_sclk    ; clock_in                                        ; 8.233  ; 8.016  ; Rise       ; clock_in                                        ;
; out_3        ; clock_in                                        ; 9.935  ; 9.941  ; Rise       ; clock_in                                        ;
; adc1_dout    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 7.107  ; 7.149  ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc1_sclk    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 7.538  ; 7.253  ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc1_n_cs    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 7.703  ; 7.537  ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc1_sclk    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 4.688  ;        ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc2_dout    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 7.618  ; 7.811  ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; adc2_sclk    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 9.661  ; 9.303  ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; adc2_n_cs    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 6.999  ; 6.898  ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; adc2_sclk    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 4.860  ;        ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; out_1        ; clock_in                                        ; 1.232  ;        ; Rise       ; u0|altpll_0|sd1|pll7|clk[0]                     ;
; out_1        ; clock_in                                        ;        ; 1.244  ; Fall       ; u0|altpll_0|sd1|pll7|clk[0]                     ;
; out_2        ; clock_in                                        ; 4.859  ; 4.819  ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]                     ;
; tx1          ; clock_in                                        ; 4.540  ; 4.663  ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]                     ;
; LED_1        ; clock_in                                        ; 6.398  ; 6.094  ; Rise       ; u0|altpll_0|sd1|pll7|clk[3]                     ;
; out_3        ; clock_in                                        ; 7.115  ; 7.067  ; Rise       ; u0|altpll_0|sd1|pll7|clk[3]                     ;
+--------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                   ;
+--------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port                                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; deMUX_Y[*]   ; adc1_ndrdy                                      ; 10.165 ; 10.067 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[0]  ; adc1_ndrdy                                      ; 10.382 ; 10.293 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[1]  ; adc1_ndrdy                                      ; 12.114 ; 12.073 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[2]  ; adc1_ndrdy                                      ; 11.109 ; 10.943 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[3]  ; adc1_ndrdy                                      ; 11.010 ; 10.824 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[4]  ; adc1_ndrdy                                      ; 11.266 ; 11.050 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[5]  ; adc1_ndrdy                                      ; 11.277 ; 11.053 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[6]  ; adc1_ndrdy                                      ; 11.101 ; 10.937 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[7]  ; adc1_ndrdy                                      ; 11.514 ; 11.446 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[8]  ; adc1_ndrdy                                      ; 12.028 ; 11.860 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[9]  ; adc1_ndrdy                                      ; 13.255 ; 13.261 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[10] ; adc1_ndrdy                                      ; 10.786 ; 10.614 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[11] ; adc1_ndrdy                                      ; 11.820 ; 11.698 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[12] ; adc1_ndrdy                                      ; 11.470 ; 11.430 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[13] ; adc1_ndrdy                                      ; 10.489 ; 10.400 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[14] ; adc1_ndrdy                                      ; 10.165 ; 10.072 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[15] ; adc1_ndrdy                                      ; 10.490 ; 10.387 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[16] ; adc1_ndrdy                                      ; 10.205 ; 10.067 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[17] ; adc1_ndrdy                                      ; 10.734 ; 10.495 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[18] ; adc1_ndrdy                                      ; 11.019 ; 10.826 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[19] ; adc1_ndrdy                                      ; 10.577 ; 10.412 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[20] ; adc1_ndrdy                                      ; 10.826 ; 10.621 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[21] ; adc1_ndrdy                                      ; 12.339 ; 12.223 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[22] ; adc1_ndrdy                                      ; 10.869 ; 10.653 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[23] ; adc1_ndrdy                                      ; 10.872 ; 10.704 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[24] ; adc1_ndrdy                                      ; 11.098 ; 10.815 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[25] ; adc1_ndrdy                                      ; 11.350 ; 11.086 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[26] ; adc1_ndrdy                                      ; 11.246 ; 11.042 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[27] ; adc1_ndrdy                                      ; 11.399 ; 11.116 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[28] ; adc1_ndrdy                                      ; 11.410 ; 11.184 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[29] ; adc1_ndrdy                                      ; 10.945 ; 10.788 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[30] ; adc1_ndrdy                                      ; 11.190 ; 10.958 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[31] ; adc1_ndrdy                                      ; 11.335 ; 11.083 ; Rise       ; adc1_ndrdy                                      ;
; adc1_pwdn    ; clcck_adc                                       ; 7.386  ; 7.277  ; Rise       ; clcck_adc                                       ;
; adc1_reset   ; clcck_adc                                       ; 8.987  ; 8.944  ; Rise       ; clcck_adc                                       ;
; adc1_start   ; clcck_adc                                       ; 7.747  ; 7.594  ; Rise       ; clcck_adc                                       ;
; adc2_pwdn    ; clcck_adc                                       ; 7.835  ; 7.635  ; Rise       ; clcck_adc                                       ;
; adc2_reset   ; clcck_adc                                       ; 7.865  ; 7.668  ; Rise       ; clcck_adc                                       ;
; adc2_start   ; clcck_adc                                       ; 9.037  ; 8.984  ; Rise       ; clcck_adc                                       ;
; LED_1        ; clock_in                                        ; 8.970  ; 8.729  ; Rise       ; clock_in                                        ;
; adc1_sclk    ; clock_in                                        ; 8.027  ; 7.797  ; Rise       ; clock_in                                        ;
; adc2_sclk    ; clock_in                                        ; 8.023  ; 7.813  ; Rise       ; clock_in                                        ;
; out_3        ; clock_in                                        ; 9.713  ; 9.722  ; Rise       ; clock_in                                        ;
; adc1_dout    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 6.904  ; 6.945  ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc1_sclk    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 7.323  ; 4.311  ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc1_n_cs    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 7.476  ; 7.316  ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc1_sclk    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 4.572  ;        ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc2_dout    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 7.395  ; 7.581  ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; adc2_sclk    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 9.357  ; 4.550  ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; adc2_n_cs    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 6.801  ; 6.703  ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; adc2_sclk    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 4.758  ;        ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; out_1        ; clock_in                                        ; 0.599  ;        ; Rise       ; u0|altpll_0|sd1|pll7|clk[0]                     ;
; out_1        ; clock_in                                        ;        ; 0.612  ; Fall       ; u0|altpll_0|sd1|pll7|clk[0]                     ;
; out_2        ; clock_in                                        ; 4.364  ; 4.325  ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]                     ;
; tx1          ; clock_in                                        ; 4.054  ; 4.173  ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]                     ;
; LED_1        ; clock_in                                        ; 5.842  ; 5.549  ; Rise       ; u0|altpll_0|sd1|pll7|clk[3]                     ;
; out_3        ; clock_in                                        ; 6.585  ; 6.542  ; Rise       ; u0|altpll_0|sd1|pll7|clk[3]                     ;
+--------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                              ;
+------------+-----------------+-------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                      ; Note                                                          ;
+------------+-----------------+-------------------------------------------------+---------------------------------------------------------------+
; 176.3 MHz  ; 176.3 MHz       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;                                                               ;
; 181.36 MHz ; 181.36 MHz      ; u0|altpll_0|sd1|pll7|clk[1]                     ;                                                               ;
; 186.43 MHz ; 186.43 MHz      ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;                                                               ;
; 241.08 MHz ; 241.08 MHz      ; clock_in                                        ;                                                               ;
; 314.76 MHz ; 250.0 MHz       ; clcck_adc                                       ; limit due to minimum period restriction (max I/O toggle rate) ;
; 335.57 MHz ; 335.57 MHz      ; u0|altpll_0|sd1|pll7|clk[3]                     ;                                                               ;
; 403.39 MHz ; 250.0 MHz       ; adc1_ndrdy                                      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; u0|altpll_0|sd1|pll7|clk[1]                     ; -8.536 ; -145.721      ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -2.901 ; -53.432       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -2.883 ; -125.246      ;
; u0|altpll_0|sd1|pll7|clk[3]                     ; -2.737 ; -5.453        ;
; clcck_adc                                       ; -2.177 ; -174.198      ;
; adc1_ndrdy                                      ; -1.479 ; -14.872       ;
; clock_in                                        ; 15.852 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; adc1_ndrdy                                      ; -0.455 ; -1.354        ;
; clcck_adc                                       ; -0.085 ; -0.085        ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.193  ; 0.000         ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.402  ; 0.000         ;
; u0|altpll_0|sd1|pll7|clk[1]                     ; 0.402  ; 0.000         ;
; clock_in                                        ; 0.417  ; 0.000         ;
; u0|altpll_0|sd1|pll7|clk[3]                     ; 2.767  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                    ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; clcck_adc                                       ; -1.813 ; -13.220       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.849 ; -13.520       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.551 ; -7.640        ;
; u0|altpll_0|sd1|pll7|clk[1]                     ; 4.218  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                    ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.249 ; 0.000         ;
; clcck_adc                                       ; 0.740 ; 0.000         ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.792 ; 0.000         ;
; u0|altpll_0|sd1|pll7|clk[1]                     ; 4.302 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                            ;
+-------------------------------------------------+-----------+---------------+
; Clock                                           ; Slack     ; End Point TNS ;
+-------------------------------------------------+-----------+---------------+
; clcck_adc                                       ; -3.000    ; -188.144      ;
; adc1_ndrdy                                      ; -3.000    ; -24.140       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -1.487    ; -126.762      ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -1.487    ; -52.045       ;
; u0|altpll_0|sd1|pll7|clk[3]                     ; 4.718     ; 0.000         ;
; clock_in                                        ; 9.593     ; 0.000         ;
; u0|altpll_0|sd1|pll7|clk[1]                     ; 124.665   ; 0.000         ;
; u0|altpll_0|sd1|pll7|clk[0]                     ; 49999.963 ; 0.000         ;
+-------------------------------------------------+-----------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                                                                      ;
+--------+----------------------------------------+----------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; -8.536 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.425     ; 5.053      ;
; -8.522 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.425     ; 5.039      ;
; -8.494 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.413     ; 5.023      ;
; -8.493 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.413     ; 5.022      ;
; -8.473 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.425     ; 4.990      ;
; -8.459 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.425     ; 4.976      ;
; -8.456 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.413     ; 4.985      ;
; -8.432 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.951      ;
; -8.431 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.413     ; 4.960      ;
; -8.430 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.413     ; 4.959      ;
; -8.428 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.425     ; 4.945      ;
; -8.418 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.937      ;
; -8.393 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.413     ; 4.922      ;
; -8.390 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.921      ;
; -8.389 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.920      ;
; -8.388 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.907      ;
; -8.378 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.897      ;
; -8.376 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.895      ;
; -8.374 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.893      ;
; -8.365 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.425     ; 4.882      ;
; -8.364 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.883      ;
; -8.362 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.881      ;
; -8.352 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.883      ;
; -8.346 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.877      ;
; -8.345 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.876      ;
; -8.338 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.857      ;
; -8.336 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.867      ;
; -8.335 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.866      ;
; -8.334 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.865      ;
; -8.333 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.864      ;
; -8.324 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.843      ;
; -8.324 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.843      ;
; -8.308 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.839      ;
; -8.298 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.829      ;
; -8.296 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.827      ;
; -8.296 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.827      ;
; -8.295 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.826      ;
; -8.283 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.425     ; 4.800      ;
; -8.280 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.799      ;
; -8.270 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.789      ;
; -8.268 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.787      ;
; -8.266 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.413     ; 4.795      ;
; -8.258 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.789      ;
; -8.230 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.749      ;
; -8.220 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.425     ; 4.737      ;
; -8.203 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.413     ; 4.732      ;
; -8.179 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.698      ;
; -8.174 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.425     ; 4.691      ;
; -8.162 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.693      ;
; -8.135 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.654      ;
; -8.127 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.658      ;
; -8.126 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.657      ;
; -8.125 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.644      ;
; -8.123 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.642      ;
; -8.118 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.649      ;
; -8.115 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.634      ;
; -8.112 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.631      ;
; -8.111 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.425     ; 4.628      ;
; -8.108 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.639      ;
; -8.106 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.637      ;
; -8.089 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.620      ;
; -8.085 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.604      ;
; -8.070 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.589      ;
; -8.068 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.599      ;
; -8.032 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.413     ; 4.561      ;
; -8.026 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.545      ;
; -8.016 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.535      ;
; -8.016 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.535      ;
; -8.014 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.533      ;
; -7.976 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.495      ;
; -7.969 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.413     ; 4.498      ;
; -7.928 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.459      ;
; -7.907 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.426      ;
; -7.899 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.430      ;
; -7.884 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.415      ;
; -7.874 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.405      ;
; -7.872 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.403      ;
; -7.834 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.365      ;
; -7.723 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.423     ; 4.242      ;
; -7.665 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.411     ; 4.196      ;
; -7.236 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.469     ; 3.709      ;
; -7.235 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.469     ; 3.708      ;
; -7.235 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.469     ; 3.708      ;
; -7.234 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.469     ; 3.707      ;
; -7.224 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.481     ; 3.685      ;
; -7.223 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.481     ; 3.684      ;
; -7.221 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.481     ; 3.682      ;
; -7.220 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.481     ; 3.681      ;
; -7.198 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.469     ; 3.671      ;
; -7.197 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.469     ; 3.670      ;
; -7.125 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.481     ; 3.586      ;
; -7.124 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.481     ; 3.585      ;
; -7.016 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.481     ; 3.477      ;
; -7.015 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.481     ; 3.476      ;
; -7.008 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.469     ; 3.481      ;
; -7.007 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.469     ; 3.480      ;
; -6.832 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.481     ; 3.293      ;
; -6.831 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.481     ; 3.292      ;
; -6.774 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.469     ; 3.247      ;
; -6.773 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -4.469     ; 3.246      ;
+--------+----------------------------------------+----------------------------------------+--------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'                                                                                                                                                                                      ;
+--------+------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -2.901 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.837      ;
; -2.753 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.689      ;
; -2.703 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.639      ;
; -2.612 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.548      ;
; -2.604 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.540      ;
; -2.576 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.512      ;
; -2.543 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.479      ;
; -2.526 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.462      ;
; -2.464 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.400      ;
; -2.454 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.390      ;
; -2.414 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.350      ;
; -2.377 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.313      ;
; -2.345 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.281      ;
; -2.336 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.229     ; 2.609      ;
; -2.331 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.267      ;
; -2.315 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.251      ;
; -2.287 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.223      ;
; -2.249 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.185      ;
; -2.248 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.184      ;
; -2.247 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.183      ;
; -2.232 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.168      ;
; -2.231 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.167      ;
; -2.227 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.163      ;
; -2.218 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.154      ;
; -2.208 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]        ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.072     ; 3.138      ;
; -2.207 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.072     ; 3.137      ;
; -2.165 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.101      ;
; -2.145 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]        ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.072     ; 3.075      ;
; -2.143 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.072     ; 3.073      ;
; -2.104 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.040      ;
; -2.095 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.072     ; 3.025      ;
; -2.088 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]        ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.072     ; 3.018      ;
; -2.083 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.019      ;
; -2.082 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.018      ;
; -2.059 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.072     ; 2.989      ;
; -2.051 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 2.987      ;
; -2.050 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 2.986      ;
; -2.042 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 2.978      ;
; -1.988 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]        ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.072     ; 2.918      ;
; -1.982 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.072     ; 2.912      ;
; -1.968 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.072     ; 2.898      ;
; -1.933 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 2.869      ;
; -1.932 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 2.868      ;
; -1.931 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 2.867      ;
; -1.925 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.072     ; 2.855      ;
; -1.924 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 2.860      ;
; -1.923 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 2.859      ;
; -1.899 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.072     ; 2.829      ;
; -1.829 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.072     ; 2.759      ;
; -1.810 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 2.746      ;
; -1.809 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 2.745      ;
; -1.780 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.072     ; 2.710      ;
; -1.753 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.229     ; 2.026      ;
; -1.652 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.232     ; 1.922      ;
; -1.652 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.232     ; 1.922      ;
; -1.652 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.232     ; 1.922      ;
; -1.652 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.232     ; 1.922      ;
; -1.652 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.232     ; 1.922      ;
; -1.652 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.232     ; 1.922      ;
; -1.652 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.232     ; 1.922      ;
; -1.652 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.232     ; 1.922      ;
; -1.639 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.HALT       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.229     ; 1.912      ;
; -1.596 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 2.532      ;
; -1.471 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 2.057      ;
; -1.471 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 2.057      ;
; -1.471 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 2.057      ;
; -1.471 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 2.057      ;
; -1.471 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 2.057      ;
; -1.471 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 2.057      ;
; -1.471 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 2.057      ;
; -1.471 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 2.057      ;
; -1.471 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 2.057      ;
; -1.466 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 2.052      ;
; -1.466 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 2.052      ;
; -1.466 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 2.052      ;
; -1.466 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 2.052      ;
; -1.466 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 2.052      ;
; -1.466 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 2.052      ;
; -1.466 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 2.052      ;
; -1.466 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 2.052      ;
; -1.466 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 2.052      ;
; -1.459 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.229     ; 1.732      ;
; -1.458 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.229     ; 1.731      ;
; -1.432 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.229     ; 1.705      ;
; -1.423 ; reset                                                ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.010      ; 1.925      ;
; -1.414 ; reset                                                ; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.005      ; 1.911      ;
; -1.358 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.IDLE       ; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.234     ; 1.626      ;
; -1.351 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.CHIPS      ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.229     ; 1.624      ;
; -1.337 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.IDLE       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.229     ; 1.610      ;
; -1.327 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.IDLE       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.229     ; 1.600      ;
; -1.312 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 1.898      ;
; -1.291 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 2.227      ;
; -1.290 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 2.226      ;
; -1.279 ; reset                                                ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.010      ; 1.781      ;
; -1.279 ; reset                                                ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.010      ; 1.781      ;
; -1.279 ; reset                                                ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.010      ; 1.781      ;
; -1.215 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.CHIPS       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 1.801      ;
; -1.212 ; reset                                                ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.010      ; 1.714      ;
; -1.124 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.069     ; 2.057      ;
; -1.080 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.069     ; 2.013      ;
+--------+------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'                                                                                                                                                                                      ;
+--------+------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -2.883 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]        ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.072     ; 3.813      ;
; -2.874 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]        ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.072     ; 3.804      ;
; -2.804 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[0]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.077     ; 3.729      ;
; -2.766 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.063     ; 3.705      ;
; -2.766 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.063     ; 3.705      ;
; -2.749 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[15]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.077     ; 3.674      ;
; -2.731 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[5]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.006      ; 3.229      ;
; -2.731 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[7]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.006      ; 3.229      ;
; -2.731 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[22] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.006      ; 3.229      ;
; -2.731 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[20] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.006      ; 3.229      ;
; -2.731 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[21] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.006      ; 3.229      ;
; -2.730 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[0]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.006      ; 3.228      ;
; -2.730 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[2]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.006      ; 3.228      ;
; -2.730 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[16] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.006      ; 3.228      ;
; -2.730 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[23] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.006      ; 3.228      ;
; -2.697 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[9]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.010      ; 3.199      ;
; -2.697 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[11] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.010      ; 3.199      ;
; -2.697 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[10] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.010      ; 3.199      ;
; -2.697 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[14] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.010      ; 3.199      ;
; -2.697 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[12] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.010      ; 3.199      ;
; -2.697 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[8]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.010      ; 3.199      ;
; -2.679 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]        ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.072     ; 3.609      ;
; -2.675 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.063     ; 3.614      ;
; -2.666 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[6]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.008      ; 3.166      ;
; -2.666 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[1]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.008      ; 3.166      ;
; -2.666 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[3]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.008      ; 3.166      ;
; -2.666 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[17] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.008      ; 3.166      ;
; -2.666 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[19] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.008      ; 3.166      ;
; -2.666 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[18] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.008      ; 3.166      ;
; -2.659 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[16]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.072     ; 3.589      ;
; -2.615 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[8]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.077     ; 3.540      ;
; -2.615 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.063     ; 3.554      ;
; -2.579 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[17]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.077     ; 3.504      ;
; -2.499 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.435      ;
; -2.496 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[26]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.077     ; 3.421      ;
; -2.495 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]        ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.072     ; 3.425      ;
; -2.493 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.063     ; 3.432      ;
; -2.489 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[24]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.077     ; 3.414      ;
; -2.475 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.063     ; 3.414      ;
; -2.450 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.064     ; 3.388      ;
; -2.373 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[1]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.077     ; 3.298      ;
; -2.362 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[4]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.001      ; 2.855      ;
; -2.362 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[13] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.001      ; 2.855      ;
; -2.362 ; reset                                                ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[15] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.001      ; 2.855      ;
; -2.352 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.063     ; 3.291      ;
; -2.335 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[25]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.077     ; 3.260      ;
; -2.317 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.253      ;
; -2.317 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.253      ;
; -2.314 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.063     ; 3.253      ;
; -2.299 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.235      ;
; -2.268 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.064     ; 3.206      ;
; -2.268 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.064     ; 3.206      ;
; -2.250 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.064     ; 3.188      ;
; -2.248 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[28]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.077     ; 3.173      ;
; -2.182 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -1.204     ; 1.480      ;
; -2.176 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.112      ;
; -2.166 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 3.102      ;
; -2.163 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.063     ; 3.102      ;
; -2.132 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.063     ; 3.071      ;
; -2.132 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.063     ; 3.071      ;
; -2.127 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.064     ; 3.065      ;
; -2.117 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.064     ; 3.055      ;
; -2.114 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.063     ; 3.053      ;
; -2.095 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[5]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.213     ; 2.384      ;
; -2.095 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[7]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.213     ; 2.384      ;
; -2.095 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[22] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.213     ; 2.384      ;
; -2.095 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[20] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.213     ; 2.384      ;
; -2.095 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[21] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.213     ; 2.384      ;
; -2.094 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[0]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.213     ; 2.383      ;
; -2.094 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[2]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.213     ; 2.383      ;
; -2.094 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[16] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.213     ; 2.383      ;
; -2.094 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[23] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.213     ; 2.383      ;
; -2.061 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[9]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.209     ; 2.354      ;
; -2.061 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[11] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.209     ; 2.354      ;
; -2.061 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[10] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.209     ; 2.354      ;
; -2.061 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[14] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.209     ; 2.354      ;
; -2.061 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[12] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.209     ; 2.354      ;
; -2.061 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[8]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.209     ; 2.354      ;
; -2.044 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.066     ; 2.980      ;
; -2.030 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[6]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.211     ; 2.321      ;
; -2.030 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[1]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.211     ; 2.321      ;
; -2.030 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[3]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.211     ; 2.321      ;
; -2.030 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[17] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.211     ; 2.321      ;
; -2.030 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[19] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.211     ; 2.321      ;
; -2.030 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH     ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[18] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.211     ; 2.321      ;
; -1.995 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.064     ; 2.933      ;
; -1.991 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.063     ; 2.930      ;
; -1.981 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.063     ; 2.920      ;
; -1.859 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.063     ; 2.798      ;
; -1.850 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.066      ; 2.418      ;
; -1.850 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[8]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.066      ; 2.418      ;
; -1.850 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[15]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.066      ; 2.418      ;
; -1.850 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.066      ; 2.418      ;
; -1.850 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[26]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.066      ; 2.418      ;
; -1.850 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[28]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.066      ; 2.418      ;
; -1.850 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[17]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.066      ; 2.418      ;
; -1.850 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[24]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.066      ; 2.418      ;
; -1.850 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[25]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.066      ; 2.418      ;
; -1.846 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[15]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[15] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -1.066     ; 1.782      ;
; -1.819 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[20]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[20] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -1.056     ; 1.765      ;
+--------+------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'u0|altpll_0|sd1|pll7|clk[3]'                                                                                                                                                                   ;
+--------+---------------------------------------------+---------------------------------------------+-------------------------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                                    ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+-------------------------------------------------+-----------------------------+--------------+------------+------------+
; -2.737 ; portable:p0|ADCCTL:adcctl1|spi:spi1|done    ; portable:p0|rise_to_high:h1|next_state.LOW  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; u0|altpll_0|sd1|pll7|clk[3] ; 0.500        ; -2.363     ; 0.826      ;
; -2.716 ; portable:p0|ADCCTL:adcctl1|spi:spi1|done    ; portable:p0|rise_to_high:h1|next_state.HIGH ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; u0|altpll_0|sd1|pll7|clk[3] ; 0.500        ; -2.363     ; 0.805      ;
; 0.894  ; reset                                       ; portable:p0|rise_to_high:h1|next_state.LOW  ; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; -2.224     ; 1.834      ;
; 0.903  ; reset                                       ; portable:p0|rise_to_high:h1|next_state.HIGH ; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; -2.224     ; 1.825      ;
; 3.129  ; portable:p0|rise_to_high:h1|count_clk[0]    ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; 0.216      ; 2.089      ;
; 3.208  ; portable:p0|rise_to_high:h1|count_clk[2]    ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; 0.216      ; 2.010      ;
; 3.303  ; portable:p0|rise_to_high:h1|count_clk[1]    ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; 0.216      ; 1.915      ;
; 3.483  ; portable:p0|rise_to_high:h1|count_clk[3]    ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; 0.216      ; 1.735      ;
; 3.510  ; portable:p0|rise_to_high:h1|next_state.HIGH ; portable:p0|rise_to_high:h1|state.HIGH      ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; -0.464     ; 1.028      ;
; 3.545  ; portable:p0|rise_to_high:h1|next_state.LOW  ; portable:p0|rise_to_high:h1|state.LOW       ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; -0.464     ; 0.993      ;
; 3.907  ; portable:p0|rise_to_high:h1|state.HIGH      ; portable:p0|rise_to_high:h1|next_state.LOW  ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; 0.306      ; 1.401      ;
; 3.954  ; portable:p0|rise_to_high:h1|state.HIGH      ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; 0.306      ; 1.354      ;
; 4.185  ; portable:p0|rise_to_high:h1|state.LOW       ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; 0.306      ; 1.123      ;
; 5.347  ; reset                                       ; portable:p0|rise_to_high:h1|state.HIGH      ; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3] ; 10.000       ; -2.602     ; 2.003      ;
; 5.348  ; reset                                       ; portable:p0|rise_to_high:h1|state.LOW       ; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3] ; 10.000       ; -2.602     ; 2.002      ;
+--------+---------------------------------------------+---------------------------------------------+-------------------------------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clcck_adc'                                                                                                                                 ;
+--------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.177 ; portable:p0|ADCCTL:adcctl1|count_rst[3]     ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.049     ; 3.150      ;
; -2.149 ; portable:p0|ADCCTL:adcctl1|count_rst[0]     ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.049     ; 3.122      ;
; -2.142 ; portable:p0|ADCCTL:adcctl2|count_cfload[13] ; portable:p0|ADCCTL:adcctl2|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.143     ; 3.021      ;
; -2.132 ; portable:p0|ADCCTL:adcctl2|count_cfload[1]  ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.017      ; 3.171      ;
; -2.106 ; portable:p0|ADCCTL:adcctl2|count_cfload[13] ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.017      ; 3.145      ;
; -2.105 ; portable:p0|ADCCTL:adcctl1|count_rst[6]     ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.049     ; 3.078      ;
; -2.096 ; portable:p0|ADCCTL:adcctl1|count_rst[4]     ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.049     ; 3.069      ;
; -2.084 ; portable:p0|ADCCTL:adcctl1|count_rst[5]     ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.049     ; 3.057      ;
; -2.081 ; portable:p0|ADCCTL:adcctl1|count_config[1]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.248     ; 2.855      ;
; -2.077 ; portable:p0|ADCCTL:adcctl1|count_rst[2]     ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.049     ; 3.050      ;
; -2.053 ; portable:p0|ADCCTL:adcctl2|count_cfload[6]  ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.017      ; 3.092      ;
; -2.049 ; portable:p0|ADCCTL:adcctl1|count_cfload[9]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.044     ; 3.027      ;
; -2.037 ; portable:p0|ADCCTL:adcctl1|count_config[2]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.248     ; 2.811      ;
; -2.027 ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT    ; portable:p0|ADCCTL:adcctl2|count_WAIT[4]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.791     ; 2.258      ;
; -2.027 ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT    ; portable:p0|ADCCTL:adcctl2|count_WAIT[0]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.791     ; 2.258      ;
; -2.027 ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT    ; portable:p0|ADCCTL:adcctl2|count_WAIT[1]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.791     ; 2.258      ;
; -2.027 ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT    ; portable:p0|ADCCTL:adcctl2|count_WAIT[2]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.791     ; 2.258      ;
; -2.027 ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT    ; portable:p0|ADCCTL:adcctl2|count_WAIT[3]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.791     ; 2.258      ;
; -2.027 ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT    ; portable:p0|ADCCTL:adcctl2|count_WAIT[7]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.791     ; 2.258      ;
; -2.027 ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT    ; portable:p0|ADCCTL:adcctl2|count_WAIT[5]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.791     ; 2.258      ;
; -2.027 ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT    ; portable:p0|ADCCTL:adcctl2|count_WAIT[6]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.791     ; 2.258      ;
; -2.001 ; portable:p0|ADCCTL:adcctl2|count_cfload[2]  ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.017      ; 3.040      ;
; -2.001 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|count_config[4] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.051     ; 2.972      ;
; -2.001 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|count_config[1] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.051     ; 2.972      ;
; -2.001 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|count_config[2] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.051     ; 2.972      ;
; -2.001 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|count_config[5] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.051     ; 2.972      ;
; -2.001 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|count_config[6] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.051     ; 2.972      ;
; -2.001 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|count_config[7] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.051     ; 2.972      ;
; -1.995 ; portable:p0|ADCCTL:adcctl2|count_cfload[1]  ; portable:p0|ADCCTL:adcctl2|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.143     ; 2.874      ;
; -1.994 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|count_config[3] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.044     ; 2.972      ;
; -1.986 ; portable:p0|ADCCTL:adcctl1|count_cfload[4]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.044     ; 2.964      ;
; -1.979 ; portable:p0|ADCCTL:adcctl1|count_WAIT[1]    ; portable:p0|ADCCTL:adcctl1|state.IDLE      ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.060     ; 2.941      ;
; -1.971 ; portable:p0|ADCCTL:adcctl1|count_WAIT[0]    ; portable:p0|ADCCTL:adcctl1|state.IDLE      ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.060     ; 2.933      ;
; -1.967 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|state.IDLE      ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.156     ; 2.833      ;
; -1.943 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.249     ; 2.716      ;
; -1.936 ; portable:p0|ADCCTL:adcctl1|count_start[4]   ; portable:p0|ADCCTL:adcctl1|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.040      ; 2.998      ;
; -1.927 ; portable:p0|ADCCTL:adcctl1|count_start[6]   ; portable:p0|ADCCTL:adcctl1|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.040      ; 2.989      ;
; -1.918 ; portable:p0|ADCCTL:adcctl2|count_WAIT[0]    ; portable:p0|ADCCTL:adcctl2|state.IDLE      ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.639      ; 3.579      ;
; -1.916 ; portable:p0|ADCCTL:adcctl2|count_cfload[6]  ; portable:p0|ADCCTL:adcctl2|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.143     ; 2.795      ;
; -1.910 ; portable:p0|ADCCTL:adcctl2|count_WAIT[2]    ; portable:p0|ADCCTL:adcctl2|state.IDLE      ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.639      ; 3.571      ;
; -1.899 ; portable:p0|ADCCTL:adcctl1|count_cfload[8]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.044     ; 2.877      ;
; -1.892 ; portable:p0|ADCCTL:adcctl1|count_cfload[10] ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.044     ; 2.870      ;
; -1.891 ; portable:p0|ADCCTL:adcctl1|count_cfload[0]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.044     ; 2.869      ;
; -1.885 ; portable:p0|ADCCTL:adcctl2|count_cfload[0]  ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.017      ; 2.924      ;
; -1.885 ; portable:p0|ADCCTL:adcctl2|count_cfload[8]  ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.017      ; 2.924      ;
; -1.883 ; portable:p0|ADCCTL:adcctl1|count_rst[1]     ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.049     ; 2.856      ;
; -1.879 ; portable:p0|ADCCTL:adcctl2|state.WAIT       ; portable:p0|ADCCTL:adcctl2|count_WAIT[4]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.791     ; 2.110      ;
; -1.879 ; portable:p0|ADCCTL:adcctl2|state.WAIT       ; portable:p0|ADCCTL:adcctl2|count_WAIT[0]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.791     ; 2.110      ;
; -1.879 ; portable:p0|ADCCTL:adcctl2|state.WAIT       ; portable:p0|ADCCTL:adcctl2|count_WAIT[1]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.791     ; 2.110      ;
; -1.879 ; portable:p0|ADCCTL:adcctl2|state.WAIT       ; portable:p0|ADCCTL:adcctl2|count_WAIT[2]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.791     ; 2.110      ;
; -1.879 ; portable:p0|ADCCTL:adcctl2|state.WAIT       ; portable:p0|ADCCTL:adcctl2|count_WAIT[3]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.791     ; 2.110      ;
; -1.879 ; portable:p0|ADCCTL:adcctl2|state.WAIT       ; portable:p0|ADCCTL:adcctl2|count_WAIT[7]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.791     ; 2.110      ;
; -1.879 ; portable:p0|ADCCTL:adcctl2|state.WAIT       ; portable:p0|ADCCTL:adcctl2|count_WAIT[5]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.791     ; 2.110      ;
; -1.879 ; portable:p0|ADCCTL:adcctl2|state.WAIT       ; portable:p0|ADCCTL:adcctl2|count_WAIT[6]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.791     ; 2.110      ;
; -1.872 ; portable:p0|ADCCTL:adcctl1|count_start[4]   ; portable:p0|ADCCTL:adcctl1|state.WAIT      ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.072      ; 2.966      ;
; -1.870 ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD    ; portable:p0|ADCCTL:adcctl2|data_out[15]    ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.325     ; 2.567      ;
; -1.869 ; portable:p0|ADCCTL:adcctl1|count_start[4]   ; portable:p0|ADCCTL:adcctl1|state.CF_WAIT   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.072      ; 2.963      ;
; -1.865 ; portable:p0|ADCCTL:adcctl2|count_cfload[14] ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.017      ; 2.904      ;
; -1.864 ; portable:p0|ADCCTL:adcctl2|count_cfload[2]  ; portable:p0|ADCCTL:adcctl2|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.143     ; 2.743      ;
; -1.864 ; portable:p0|ADCCTL:adcctl2|count_start[0]   ; portable:p0|ADCCTL:adcctl2|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.052      ; 2.938      ;
; -1.863 ; portable:p0|ADCCTL:adcctl1|count_start[6]   ; portable:p0|ADCCTL:adcctl1|state.WAIT      ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.072      ; 2.957      ;
; -1.862 ; portable:p0|ADCCTL:adcctl1|count_config[1]  ; portable:p0|ADCCTL:adcctl1|count_config[3] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.052     ; 2.832      ;
; -1.862 ; portable:p0|ADCCTL:adcctl1|count_config[1]  ; portable:p0|ADCCTL:adcctl1|count_config[2] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.052     ; 2.832      ;
; -1.862 ; portable:p0|ADCCTL:adcctl1|count_config[1]  ; portable:p0|ADCCTL:adcctl1|count_config[4] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.052     ; 2.832      ;
; -1.862 ; portable:p0|ADCCTL:adcctl1|count_config[1]  ; portable:p0|ADCCTL:adcctl1|count_config[6] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.052     ; 2.832      ;
; -1.862 ; portable:p0|ADCCTL:adcctl1|count_config[1]  ; portable:p0|ADCCTL:adcctl1|count_config[5] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.052     ; 2.832      ;
; -1.862 ; portable:p0|ADCCTL:adcctl1|count_config[1]  ; portable:p0|ADCCTL:adcctl1|count_config[7] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.052     ; 2.832      ;
; -1.862 ; portable:p0|ADCCTL:adcctl2|count_cfload[9]  ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.017      ; 2.901      ;
; -1.860 ; portable:p0|ADCCTL:adcctl1|count_config[4]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.248     ; 2.634      ;
; -1.860 ; portable:p0|ADCCTL:adcctl1|count_config[7]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.248     ; 2.634      ;
; -1.860 ; portable:p0|ADCCTL:adcctl1|count_start[6]   ; portable:p0|ADCCTL:adcctl1|state.CF_WAIT   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.072      ; 2.954      ;
; -1.859 ; portable:p0|ADCCTL:adcctl1|count_cfload[5]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.044     ; 2.837      ;
; -1.859 ; portable:p0|ADCCTL:adcctl1|count_start[4]   ; portable:p0|ADCCTL:adcctl1|state.SEND      ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.072      ; 2.953      ;
; -1.857 ; portable:p0|ADCCTL:adcctl2|count_start[3]   ; portable:p0|ADCCTL:adcctl2|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.052      ; 2.931      ;
; -1.854 ; portable:p0|ADCCTL:adcctl1|count_config[1]  ; portable:p0|ADCCTL:adcctl1|count_config[1] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.044     ; 2.832      ;
; -1.850 ; portable:p0|ADCCTL:adcctl1|count_start[6]   ; portable:p0|ADCCTL:adcctl1|state.SEND      ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.072      ; 2.944      ;
; -1.847 ; portable:p0|ADCCTL:adcctl1|count_cfload[9]  ; portable:p0|ADCCTL:adcctl1|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.094     ; 2.775      ;
; -1.838 ; portable:p0|ADCCTL:adcctl1|count_cfload[14] ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.044     ; 2.816      ;
; -1.834 ; portable:p0|ADCCTL:adcctl1|count_cfload[2]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.044     ; 2.812      ;
; -1.830 ; portable:p0|ADCCTL:adcctl1|count_rst[3]     ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.085      ; 2.937      ;
; -1.827 ; portable:p0|ADCCTL:adcctl1|count_config[2]  ; portable:p0|ADCCTL:adcctl1|count_config[3] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.052     ; 2.797      ;
; -1.827 ; portable:p0|ADCCTL:adcctl1|count_config[2]  ; portable:p0|ADCCTL:adcctl1|count_config[1] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.052     ; 2.797      ;
; -1.827 ; portable:p0|ADCCTL:adcctl1|count_config[2]  ; portable:p0|ADCCTL:adcctl1|count_config[4] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.052     ; 2.797      ;
; -1.827 ; portable:p0|ADCCTL:adcctl1|count_config[2]  ; portable:p0|ADCCTL:adcctl1|count_config[6] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.052     ; 2.797      ;
; -1.827 ; portable:p0|ADCCTL:adcctl1|count_config[2]  ; portable:p0|ADCCTL:adcctl1|count_config[5] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.052     ; 2.797      ;
; -1.827 ; portable:p0|ADCCTL:adcctl1|count_config[2]  ; portable:p0|ADCCTL:adcctl1|count_config[7] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.052     ; 2.797      ;
; -1.824 ; portable:p0|ADCCTL:adcctl2|count_cfload[14] ; portable:p0|ADCCTL:adcctl2|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.143     ; 2.703      ;
; -1.822 ; portable:p0|ADCCTL:adcctl2|count_WAIT[0]    ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.555      ; 3.399      ;
; -1.819 ; portable:p0|ADCCTL:adcctl1|count_config[2]  ; portable:p0|ADCCTL:adcctl1|count_config[2] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.044     ; 2.797      ;
; -1.819 ; portable:p0|ADCCTL:adcctl1|count_start[1]   ; portable:p0|ADCCTL:adcctl1|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.040      ; 2.881      ;
; -1.815 ; portable:p0|ADCCTL:adcctl1|state.CF_SEND    ; portable:p0|ADCCTL:adcctl1|count_start[3]  ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.281     ; 2.556      ;
; -1.815 ; portable:p0|ADCCTL:adcctl1|state.CF_SEND    ; portable:p0|ADCCTL:adcctl1|count_start[0]  ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.281     ; 2.556      ;
; -1.815 ; portable:p0|ADCCTL:adcctl1|state.CF_SEND    ; portable:p0|ADCCTL:adcctl1|count_start[1]  ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.281     ; 2.556      ;
; -1.815 ; portable:p0|ADCCTL:adcctl1|state.CF_SEND    ; portable:p0|ADCCTL:adcctl1|count_start[2]  ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.281     ; 2.556      ;
; -1.815 ; portable:p0|ADCCTL:adcctl1|state.CF_SEND    ; portable:p0|ADCCTL:adcctl1|count_start[7]  ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.281     ; 2.556      ;
; -1.815 ; portable:p0|ADCCTL:adcctl1|state.CF_SEND    ; portable:p0|ADCCTL:adcctl1|count_start[4]  ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.281     ; 2.556      ;
; -1.815 ; portable:p0|ADCCTL:adcctl1|state.CF_SEND    ; portable:p0|ADCCTL:adcctl1|count_start[5]  ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.281     ; 2.556      ;
; -1.815 ; portable:p0|ADCCTL:adcctl1|state.CF_SEND    ; portable:p0|ADCCTL:adcctl1|count_start[6]  ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.281     ; 2.556      ;
; -1.814 ; portable:p0|ADCCTL:adcctl2|count_WAIT[2]    ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.555      ; 3.391      ;
; -1.813 ; portable:p0|ADCCTL:adcctl2|count_config[2]  ; portable:p0|ADCCTL:adcctl2|count_config[4] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.051     ; 2.784      ;
+--------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'adc1_ndrdy'                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.479 ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 2.408      ;
; -1.387 ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.061     ; 2.328      ;
; -1.387 ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.061     ; 2.328      ;
; -1.387 ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.061     ; 2.328      ;
; -1.387 ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.061     ; 2.328      ;
; -1.387 ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.061     ; 2.328      ;
; -1.343 ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 2.272      ;
; -1.272 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 2.201      ;
; -1.269 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 2.198      ;
; -1.251 ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.061     ; 2.192      ;
; -1.251 ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.061     ; 2.192      ;
; -1.251 ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.061     ; 2.192      ;
; -1.251 ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.061     ; 2.192      ;
; -1.251 ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.061     ; 2.192      ;
; -1.152 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 2.081      ;
; -1.149 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 2.078      ;
; -1.098 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.085     ; 2.015      ;
; -1.090 ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 2.019      ;
; -1.087 ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 2.016      ;
; -1.084 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.085     ; 2.001      ;
; -1.018 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 1.947      ;
; -1.015 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 1.944      ;
; -0.997 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 1.926      ;
; -0.994 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 1.923      ;
; -0.990 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.085     ; 1.907      ;
; -0.979 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 1.908      ;
; -0.968 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.072     ; 1.898      ;
; -0.919 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 1.848      ;
; -0.916 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 1.845      ;
; -0.888 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.072     ; 1.818      ;
; -0.877 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.072     ; 1.807      ;
; -0.859 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.085     ; 1.776      ;
; -0.854 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 1.783      ;
; -0.853 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 1.782      ;
; -0.852 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 1.781      ;
; -0.847 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.085     ; 1.764      ;
; -0.842 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|counter_x[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.072     ; 1.772      ;
; -0.839 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.072     ; 1.769      ;
; -0.833 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.085     ; 1.750      ;
; -0.814 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 1.743      ;
; -0.803 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.072     ; 1.733      ;
; -0.793 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 1.722      ;
; -0.790 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 1.719      ;
; -0.773 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 1.702      ;
; -0.763 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 1.692      ;
; -0.762 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.072     ; 1.692      ;
; -0.760 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.072     ; 1.690      ;
; -0.754 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.072     ; 1.684      ;
; -0.751 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.072     ; 1.681      ;
; -0.739 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.085     ; 1.656      ;
; -0.723 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 1.652      ;
; -0.620 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.085     ; 1.537      ;
; -0.603 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 1.532      ;
; -0.503 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.085     ; 1.420      ;
; -0.469 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 1.398      ;
; -0.457 ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.072     ; 1.387      ;
; -0.457 ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.072     ; 1.387      ;
; -0.457 ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.072     ; 1.387      ;
; -0.457 ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.072     ; 1.387      ;
; -0.457 ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.072     ; 1.387      ;
; -0.273 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 1.202      ;
; -0.243 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 1.172      ;
; -0.240 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|counter_x[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.072     ; 1.170      ;
; -0.232 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|counter_y[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 1.161      ;
; -0.231 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.072     ; 1.161      ;
; -0.231 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 1.160      ;
; -0.221 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.085     ; 1.138      ;
; -0.219 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|counter_x[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.072     ; 1.149      ;
; -0.216 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.072     ; 1.146      ;
; -0.215 ; portable:p0|SCANCTL:scan1|state.IDLE   ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 1.144      ;
; -0.106 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.072     ; 1.036      ;
; 0.069  ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 0.860      ;
; 0.184  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.073     ; 0.745      ;
; 0.545  ; reset                                  ; portable:p0|SCANCTL:scan1|state.IDLE   ; clock_in     ; adc1_ndrdy  ; 1.000        ; 2.078      ; 2.515      ;
; 0.557  ; reset                                  ; portable:p0|SCANCTL:scan1|state.COUNTY ; clock_in     ; adc1_ndrdy  ; 1.000        ; 2.078      ; 2.503      ;
; 0.566  ; reset                                  ; portable:p0|SCANCTL:scan1|state.COUNTX ; clock_in     ; adc1_ndrdy  ; 1.000        ; 2.078      ; 2.494      ;
; 0.566  ; reset                                  ; portable:p0|SCANCTL:scan1|state.HEAD   ; clock_in     ; adc1_ndrdy  ; 1.000        ; 2.078      ; 2.494      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_in'                                                                         ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 15.852 ; reset          ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.358     ; 3.792      ;
; 15.852 ; reset          ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.358     ; 3.792      ;
; 15.852 ; reset          ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.358     ; 3.792      ;
; 15.852 ; reset          ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.358     ; 3.792      ;
; 15.852 ; reset          ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.358     ; 3.792      ;
; 15.852 ; reset          ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.358     ; 3.792      ;
; 15.852 ; reset          ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.358     ; 3.792      ;
; 16.706 ; reset          ; reset          ; clock_in     ; clock_in    ; 20.000       ; -0.044     ; 3.252      ;
; 16.759 ; reset          ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.358     ; 2.885      ;
; 17.284 ; counter_rst[0] ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.646      ;
; 17.284 ; counter_rst[0] ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.646      ;
; 17.284 ; counter_rst[0] ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.646      ;
; 17.284 ; counter_rst[0] ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.646      ;
; 17.284 ; counter_rst[0] ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.646      ;
; 17.284 ; counter_rst[0] ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.646      ;
; 17.284 ; counter_rst[0] ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.646      ;
; 17.290 ; counter_rst[1] ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.640      ;
; 17.290 ; counter_rst[1] ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.640      ;
; 17.290 ; counter_rst[1] ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.640      ;
; 17.290 ; counter_rst[1] ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.640      ;
; 17.290 ; counter_rst[1] ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.640      ;
; 17.290 ; counter_rst[1] ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.640      ;
; 17.290 ; counter_rst[1] ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.640      ;
; 17.431 ; counter_rst[6] ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.499      ;
; 17.431 ; counter_rst[6] ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.499      ;
; 17.431 ; counter_rst[6] ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.499      ;
; 17.431 ; counter_rst[6] ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.499      ;
; 17.431 ; counter_rst[6] ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.499      ;
; 17.431 ; counter_rst[6] ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.499      ;
; 17.431 ; counter_rst[6] ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.499      ;
; 17.445 ; counter_rst[5] ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.485      ;
; 17.445 ; counter_rst[5] ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.485      ;
; 17.445 ; counter_rst[5] ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.485      ;
; 17.445 ; counter_rst[5] ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.485      ;
; 17.445 ; counter_rst[5] ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.485      ;
; 17.445 ; counter_rst[5] ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.485      ;
; 17.445 ; counter_rst[5] ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.485      ;
; 17.539 ; counter_rst[3] ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.391      ;
; 17.539 ; counter_rst[3] ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.391      ;
; 17.539 ; counter_rst[3] ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.391      ;
; 17.539 ; counter_rst[3] ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.391      ;
; 17.539 ; counter_rst[3] ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.391      ;
; 17.539 ; counter_rst[3] ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.391      ;
; 17.539 ; counter_rst[3] ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.391      ;
; 17.561 ; counter_rst[2] ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.369      ;
; 17.561 ; counter_rst[2] ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.369      ;
; 17.561 ; counter_rst[2] ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.369      ;
; 17.561 ; counter_rst[2] ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.369      ;
; 17.561 ; counter_rst[2] ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.369      ;
; 17.561 ; counter_rst[2] ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.369      ;
; 17.561 ; counter_rst[2] ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.369      ;
; 17.708 ; counter_rst[4] ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.222      ;
; 17.708 ; counter_rst[4] ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.222      ;
; 17.708 ; counter_rst[4] ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.222      ;
; 17.708 ; counter_rst[4] ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.222      ;
; 17.708 ; counter_rst[4] ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.222      ;
; 17.708 ; counter_rst[4] ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.222      ;
; 17.708 ; counter_rst[4] ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 2.222      ;
; 17.738 ; counter_rst[5] ; reset          ; clock_in     ; clock_in    ; 20.000       ; 0.178      ; 2.442      ;
; 17.741 ; counter_rst[6] ; reset          ; clock_in     ; clock_in    ; 20.000       ; 0.178      ; 2.439      ;
; 17.836 ; counter_rst[3] ; reset          ; clock_in     ; clock_in    ; 20.000       ; 0.178      ; 2.344      ;
; 17.969 ; counter_rst[4] ; reset          ; clock_in     ; clock_in    ; 20.000       ; 0.178      ; 2.211      ;
; 17.990 ; counter_rst[1] ; reset          ; clock_in     ; clock_in    ; 20.000       ; 0.178      ; 2.190      ;
; 17.996 ; counter_rst[0] ; reset          ; clock_in     ; clock_in    ; 20.000       ; 0.178      ; 2.184      ;
; 18.177 ; counter_rst[6] ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 1.753      ;
; 18.191 ; counter_rst[0] ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 1.739      ;
; 18.191 ; counter_rst[5] ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 1.739      ;
; 18.192 ; counter_rst[7] ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 1.738      ;
; 18.192 ; counter_rst[7] ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 1.738      ;
; 18.192 ; counter_rst[7] ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 1.738      ;
; 18.192 ; counter_rst[7] ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 1.738      ;
; 18.192 ; counter_rst[7] ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 1.738      ;
; 18.192 ; counter_rst[7] ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 1.738      ;
; 18.192 ; counter_rst[7] ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 1.738      ;
; 18.197 ; counter_rst[1] ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 1.733      ;
; 18.220 ; counter_rst[2] ; reset          ; clock_in     ; clock_in    ; 20.000       ; 0.178      ; 1.960      ;
; 18.285 ; counter_rst[3] ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 1.645      ;
; 18.454 ; counter_rst[4] ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 1.476      ;
; 18.468 ; counter_rst[2] ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 1.462      ;
; 18.868 ; counter_rst[7] ; reset          ; clock_in     ; clock_in    ; 20.000       ; 0.178      ; 1.312      ;
; 19.091 ; counter_rst[7] ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.072     ; 0.839      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'adc1_ndrdy'                                                                                                                        ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.455 ; reset                                  ; portable:p0|SCANCTL:scan1|state.IDLE   ; clock_in     ; adc1_ndrdy  ; 0.000        ; 2.363      ; 2.143      ;
; -0.453 ; reset                                  ; portable:p0|SCANCTL:scan1|state.COUNTY ; clock_in     ; adc1_ndrdy  ; 0.000        ; 2.363      ; 2.145      ;
; -0.223 ; reset                                  ; portable:p0|SCANCTL:scan1|state.COUNTX ; clock_in     ; adc1_ndrdy  ; 0.000        ; 2.363      ; 2.375      ;
; -0.223 ; reset                                  ; portable:p0|SCANCTL:scan1|state.HEAD   ; clock_in     ; adc1_ndrdy  ; 0.000        ; 2.363      ; 2.375      ;
; 0.401  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 0.669      ;
; 0.491  ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 0.759      ;
; 0.663  ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 0.930      ;
; 0.704  ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 0.971      ;
; 0.705  ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|counter_x[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 0.972      ;
; 0.705  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|counter_x[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 0.972      ;
; 0.716  ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|counter_y[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 0.984      ;
; 0.717  ; portable:p0|SCANCTL:scan1|state.IDLE   ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 0.985      ;
; 0.718  ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 0.986      ;
; 0.721  ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 0.989      ;
; 0.737  ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 1.004      ;
; 0.759  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 1.027      ;
; 0.790  ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.061      ; 1.046      ;
; 0.997  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 1.265      ;
; 0.997  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 1.265      ;
; 0.997  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 1.265      ;
; 0.997  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 1.265      ;
; 0.997  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 1.265      ;
; 1.022  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 1.289      ;
; 1.024  ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 1.291      ;
; 1.028  ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 1.295      ;
; 1.029  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|counter_x[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 1.296      ;
; 1.030  ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 1.297      ;
; 1.038  ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 1.306      ;
; 1.039  ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 1.306      ;
; 1.040  ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 1.308      ;
; 1.042  ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 1.310      ;
; 1.047  ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 1.314      ;
; 1.055  ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 1.323      ;
; 1.057  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 1.325      ;
; 1.072  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 1.340      ;
; 1.078  ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.061      ; 1.334      ;
; 1.129  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 1.396      ;
; 1.135  ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 1.403      ;
; 1.151  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 1.418      ;
; 1.152  ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 1.419      ;
; 1.160  ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 1.428      ;
; 1.169  ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 1.436      ;
; 1.179  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 1.447      ;
; 1.187  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.061      ; 1.443      ;
; 1.189  ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 1.456      ;
; 1.194  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 1.462      ;
; 1.253  ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 1.520      ;
; 1.273  ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 1.540      ;
; 1.310  ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.061      ; 1.566      ;
; 1.379  ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.085      ; 1.659      ;
; 1.379  ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.085      ; 1.659      ;
; 1.379  ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.085      ; 1.659      ;
; 1.379  ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.085      ; 1.659      ;
; 1.379  ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.085      ; 1.659      ;
; 1.401  ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.061      ; 1.657      ;
; 1.404  ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.061      ; 1.660      ;
; 1.419  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.061      ; 1.675      ;
; 1.479  ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 1.746      ;
; 1.482  ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 1.749      ;
; 1.505  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 1.772      ;
; 1.508  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 1.775      ;
; 1.548  ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.061      ; 1.804      ;
; 1.567  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 1.835      ;
; 1.570  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 1.838      ;
; 1.639  ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.061      ; 1.895      ;
; 1.642  ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.061      ; 1.898      ;
; 1.673  ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 1.940      ;
; 1.674  ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 1.942      ;
; 1.676  ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 1.943      ;
; 1.736  ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 2.003      ;
; 1.739  ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.072      ; 2.006      ;
; 1.812  ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.073      ; 2.080      ;
; 1.903  ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.085      ; 2.183      ;
; 1.903  ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.085      ; 2.183      ;
; 1.903  ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.085      ; 2.183      ;
; 1.903  ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.085      ; 2.183      ;
; 1.903  ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.085      ; 2.183      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clcck_adc'                                                                                                                                                                              ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.085 ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; clcck_adc   ; 0.000        ; 2.746      ; 3.126      ;
; 0.068  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; clcck_adc   ; 0.000        ; 2.746      ; 3.279      ;
; 0.137  ; adc1_ndrdy                                      ; portable:p0|ADCCTL:adcctl1|state.SEND           ; adc1_ndrdy                                      ; clcck_adc   ; 0.000        ; 3.360      ; 3.722      ;
; 0.184  ; adc1_ndrdy                                      ; portable:p0|ADCCTL:adcctl1|state.IDLE           ; adc1_ndrdy                                      ; clcck_adc   ; 0.000        ; 3.360      ; 3.769      ;
; 0.270  ; adc1_ndrdy                                      ; portable:p0|ADCCTL:adcctl1|state.IDLE           ; adc1_ndrdy                                      ; clcck_adc   ; -0.500       ; 3.360      ; 3.355      ;
; 0.293  ; adc1_ndrdy                                      ; portable:p0|ADCCTL:adcctl1|state.SEND           ; adc1_ndrdy                                      ; clcck_adc   ; -0.500       ; 3.360      ; 3.378      ;
; 0.315  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; clcck_adc   ; -0.500       ; 2.746      ; 3.026      ;
; 0.419  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; clcck_adc   ; -0.500       ; 2.746      ; 3.130      ;
; 0.430  ; portable:p0|ADCCTL:adcctl1|state.CF_WAIT        ; portable:p0|ADCCTL:adcctl1|state.CF_WAIT        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; portable:p0|ADCCTL:adcctl1|state.WAIT           ; portable:p0|ADCCTL:adcctl1|state.WAIT           ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; portable:p0|ADCCTL:adcctl1|state.RESET          ; portable:p0|ADCCTL:adcctl1|state.RESET          ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD        ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; portable:p0|ADCCTL:adcctl1|count_config[0]      ; portable:p0|ADCCTL:adcctl1|count_config[0]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; portable:p0|ADCCTL:adcctl1|state.SEND           ; portable:p0|ADCCTL:adcctl1|state.SEND           ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; portable:p0|ADCCTL:adcctl1|state.CF_SEND        ; portable:p0|ADCCTL:adcctl1|state.CF_SEND        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; portable:p0|ADCCTL:adcctl1|START                ; portable:p0|ADCCTL:adcctl1|START                ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; portable:p0|ADCCTL:adcctl1|n_RST                ; portable:p0|ADCCTL:adcctl1|n_RST                ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; portable:p0|ADCCTL:adcctl1|n_PWDN               ; portable:p0|ADCCTL:adcctl1|n_PWDN               ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; portable:p0|ADCCTL:adcctl2|state.WAIT           ; portable:p0|ADCCTL:adcctl2|state.WAIT           ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT        ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD        ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; portable:p0|ADCCTL:adcctl2|count_config[0]      ; portable:p0|ADCCTL:adcctl2|count_config[0]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; portable:p0|ADCCTL:adcctl2|state.SEND           ; portable:p0|ADCCTL:adcctl2|state.SEND           ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; portable:p0|ADCCTL:adcctl2|state.CF_SEND        ; portable:p0|ADCCTL:adcctl2|state.CF_SEND        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; portable:p0|ADCCTL:adcctl2|START                ; portable:p0|ADCCTL:adcctl2|START                ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; portable:p0|ADCCTL:adcctl2|n_RST                ; portable:p0|ADCCTL:adcctl2|n_RST                ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; portable:p0|ADCCTL:adcctl2|n_PWDN               ; portable:p0|ADCCTL:adcctl2|n_PWDN               ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; portable:p0|ADCCTL:adcctl1|data_out[1]          ; portable:p0|ADCCTL:adcctl1|data_out[1]          ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; portable:p0|ADCCTL:adcctl1|data_out[8]          ; portable:p0|ADCCTL:adcctl1|data_out[8]          ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; portable:p0|ADCCTL:adcctl1|data_out[26]         ; portable:p0|ADCCTL:adcctl1|data_out[26]         ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; portable:p0|ADCCTL:adcctl2|data_out[1]          ; portable:p0|ADCCTL:adcctl2|data_out[1]          ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; portable:p0|ADCCTL:adcctl2|data_out[8]          ; portable:p0|ADCCTL:adcctl2|data_out[8]          ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; portable:p0|ADCCTL:adcctl2|data_out[26]         ; portable:p0|ADCCTL:adcctl2|data_out[26]         ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.669      ;
; 0.447  ; portable:p0|ADCCTL:adcctl1|spi:spi1|cnt[0]      ; portable:p0|ADCCTL:adcctl1|spi:spi1|cnt[0]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.042      ; 0.684      ;
; 0.483  ; portable:p0|ADCCTL:adcctl1|count_rst[7]         ; portable:p0|ADCCTL:adcctl1|count_rst[7]         ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.722      ;
; 0.484  ; portable:p0|ADCCTL:adcctl1|count_start[7]       ; portable:p0|ADCCTL:adcctl1|count_start[7]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.723      ;
; 0.497  ; portable:p0|ADCCTL:adcctl2|count_start[7]       ; portable:p0|ADCCTL:adcctl2|count_start[7]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.736      ;
; 0.538  ; reset                                           ; portable:p0|ADCCTL:adcctl2|data_out[26]         ; clock_in                                        ; clcck_adc   ; 0.000        ; 0.595      ; 1.358      ;
; 0.538  ; reset                                           ; portable:p0|ADCCTL:adcctl2|data_out[17]         ; clock_in                                        ; clcck_adc   ; 0.000        ; 0.595      ; 1.358      ;
; 0.538  ; reset                                           ; portable:p0|ADCCTL:adcctl2|data_out[15]         ; clock_in                                        ; clcck_adc   ; 0.000        ; 0.595      ; 1.358      ;
; 0.538  ; reset                                           ; portable:p0|ADCCTL:adcctl2|data_out[0]          ; clock_in                                        ; clcck_adc   ; 0.000        ; 0.595      ; 1.358      ;
; 0.538  ; reset                                           ; portable:p0|ADCCTL:adcctl2|data_out[8]          ; clock_in                                        ; clcck_adc   ; 0.000        ; 0.595      ; 1.358      ;
; 0.538  ; reset                                           ; portable:p0|ADCCTL:adcctl2|data_out[1]          ; clock_in                                        ; clcck_adc   ; 0.000        ; 0.595      ; 1.358      ;
; 0.570  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD        ; portable:p0|ADCCTL:adcctl1|data_out[0]          ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.052      ; 0.817      ;
; 0.579  ; reset                                           ; portable:p0|ADCCTL:adcctl2|spi_start            ; clock_in                                        ; clcck_adc   ; 0.000        ; 0.465      ; 1.269      ;
; 0.634  ; reset                                           ; portable:p0|ADCCTL:adcctl1|state.RESET          ; clock_in                                        ; clcck_adc   ; 0.000        ; 0.617      ; 1.476      ;
; 0.640  ; portable:p0|ADCCTL:adcctl2|count_config[0]      ; portable:p0|ADCCTL:adcctl2|count_config[1]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.164      ; 0.999      ;
; 0.663  ; portable:p0|ADCCTL:adcctl2|count_WAIT[7]        ; portable:p0|ADCCTL:adcctl2|count_WAIT[7]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.902      ;
; 0.682  ; portable:p0|ADCCTL:adcctl1|state.CF_WAIT        ; portable:p0|ADCCTL:adcctl1|state.IDLE           ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.052      ; 0.929      ;
; 0.721  ; portable:p0|ADCCTL:adcctl1|count_WAIT[3]        ; portable:p0|ADCCTL:adcctl1|count_WAIT[3]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.960      ;
; 0.721  ; portable:p0|ADCCTL:adcctl1|count_start[3]       ; portable:p0|ADCCTL:adcctl1|count_start[3]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.960      ;
; 0.721  ; portable:p0|ADCCTL:adcctl2|count_start[1]       ; portable:p0|ADCCTL:adcctl2|count_start[1]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.960      ;
; 0.722  ; portable:p0|ADCCTL:adcctl1|count_WAIT[1]        ; portable:p0|ADCCTL:adcctl1|count_WAIT[1]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.961      ;
; 0.722  ; portable:p0|ADCCTL:adcctl1|count_start[1]       ; portable:p0|ADCCTL:adcctl1|count_start[1]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.961      ;
; 0.723  ; portable:p0|ADCCTL:adcctl1|count_config[2]      ; portable:p0|ADCCTL:adcctl1|count_config[2]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.962      ;
; 0.723  ; portable:p0|ADCCTL:adcctl1|count_config[3]      ; portable:p0|ADCCTL:adcctl1|count_config[3]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.962      ;
; 0.723  ; portable:p0|ADCCTL:adcctl2|count_config[5]      ; portable:p0|ADCCTL:adcctl2|count_config[5]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.962      ;
; 0.724  ; portable:p0|ADCCTL:adcctl2|count_WAIT[3]        ; portable:p0|ADCCTL:adcctl2|count_WAIT[3]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.963      ;
; 0.724  ; portable:p0|ADCCTL:adcctl2|count_config[4]      ; portable:p0|ADCCTL:adcctl2|count_config[4]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.963      ;
; 0.724  ; portable:p0|ADCCTL:adcctl2|count_config[6]      ; portable:p0|ADCCTL:adcctl2|count_config[6]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.963      ;
; 0.725  ; portable:p0|ADCCTL:adcctl1|count_WAIT[4]        ; portable:p0|ADCCTL:adcctl1|count_WAIT[4]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.964      ;
; 0.725  ; portable:p0|ADCCTL:adcctl1|count_WAIT[5]        ; portable:p0|ADCCTL:adcctl1|count_WAIT[5]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.964      ;
; 0.725  ; portable:p0|ADCCTL:adcctl1|count_rst[3]         ; portable:p0|ADCCTL:adcctl1|count_rst[3]         ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.964      ;
; 0.725  ; portable:p0|ADCCTL:adcctl1|count_rst[6]         ; portable:p0|ADCCTL:adcctl1|count_rst[6]         ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.964      ;
; 0.725  ; portable:p0|ADCCTL:adcctl1|count_config[4]      ; portable:p0|ADCCTL:adcctl1|count_config[4]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.964      ;
; 0.725  ; portable:p0|ADCCTL:adcctl1|count_start[4]       ; portable:p0|ADCCTL:adcctl1|count_start[4]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.964      ;
; 0.725  ; portable:p0|ADCCTL:adcctl1|count_start[5]       ; portable:p0|ADCCTL:adcctl1|count_start[5]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.964      ;
; 0.725  ; portable:p0|ADCCTL:adcctl2|count_config[2]      ; portable:p0|ADCCTL:adcctl2|count_config[2]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.964      ;
; 0.725  ; portable:p0|ADCCTL:adcctl2|count_start[3]       ; portable:p0|ADCCTL:adcctl2|count_start[3]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.964      ;
; 0.726  ; portable:p0|ADCCTL:adcctl2|count_config[7]      ; portable:p0|ADCCTL:adcctl2|count_config[7]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.965      ;
; 0.726  ; portable:p0|ADCCTL:adcctl2|count_start[5]       ; portable:p0|ADCCTL:adcctl2|count_start[5]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.965      ;
; 0.727  ; portable:p0|ADCCTL:adcctl2|count_WAIT[4]        ; portable:p0|ADCCTL:adcctl2|count_WAIT[4]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.966      ;
; 0.727  ; portable:p0|ADCCTL:adcctl2|count_WAIT[6]        ; portable:p0|ADCCTL:adcctl2|count_WAIT[6]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.966      ;
; 0.727  ; portable:p0|ADCCTL:adcctl2|count_start[4]       ; portable:p0|ADCCTL:adcctl2|count_start[4]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.966      ;
; 0.728  ; portable:p0|ADCCTL:adcctl1|count_WAIT[2]        ; portable:p0|ADCCTL:adcctl1|count_WAIT[2]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.967      ;
; 0.728  ; portable:p0|ADCCTL:adcctl1|count_rst[2]         ; portable:p0|ADCCTL:adcctl1|count_rst[2]         ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.967      ;
; 0.728  ; portable:p0|ADCCTL:adcctl1|count_config[5]      ; portable:p0|ADCCTL:adcctl1|count_config[5]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.967      ;
; 0.728  ; portable:p0|ADCCTL:adcctl1|count_start[2]       ; portable:p0|ADCCTL:adcctl1|count_start[2]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.967      ;
; 0.728  ; portable:p0|ADCCTL:adcctl2|count_WAIT[2]        ; portable:p0|ADCCTL:adcctl2|count_WAIT[2]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.967      ;
; 0.729  ; portable:p0|ADCCTL:adcctl1|count_rst[4]         ; portable:p0|ADCCTL:adcctl1|count_rst[4]         ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.968      ;
; 0.729  ; portable:p0|ADCCTL:adcctl1|state.SEND           ; portable:p0|ADCCTL:adcctl1|state.WAIT           ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.052      ; 0.976      ;
; 0.729  ; portable:p0|ADCCTL:adcctl1|count_start[6]       ; portable:p0|ADCCTL:adcctl1|count_start[6]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.968      ;
; 0.733  ; portable:p0|ADCCTL:adcctl1|count_config[0]      ; portable:p0|ADCCTL:adcctl1|count_config[1]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.094      ; 1.022      ;
; 0.734  ; portable:p0|ADCCTL:adcctl1|count_cfload[3]      ; portable:p0|ADCCTL:adcctl1|count_cfload[3]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.973      ;
; 0.734  ; portable:p0|ADCCTL:adcctl1|count_cfload[13]     ; portable:p0|ADCCTL:adcctl1|count_cfload[13]     ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.973      ;
; 0.734  ; portable:p0|ADCCTL:adcctl2|count_cfload[3]      ; portable:p0|ADCCTL:adcctl2|count_cfload[3]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.973      ;
; 0.734  ; portable:p0|ADCCTL:adcctl2|count_cfload[13]     ; portable:p0|ADCCTL:adcctl2|count_cfload[13]     ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.973      ;
; 0.735  ; portable:p0|ADCCTL:adcctl1|count_cfload[1]      ; portable:p0|ADCCTL:adcctl1|count_cfload[1]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.974      ;
; 0.735  ; portable:p0|ADCCTL:adcctl1|count_cfload[5]      ; portable:p0|ADCCTL:adcctl1|count_cfload[5]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.974      ;
; 0.735  ; portable:p0|ADCCTL:adcctl1|count_cfload[11]     ; portable:p0|ADCCTL:adcctl1|count_cfload[11]     ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.974      ;
; 0.735  ; portable:p0|ADCCTL:adcctl1|count_cfload[15]     ; portable:p0|ADCCTL:adcctl1|count_cfload[15]     ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.974      ;
; 0.735  ; portable:p0|ADCCTL:adcctl2|count_cfload[1]      ; portable:p0|ADCCTL:adcctl2|count_cfload[1]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.974      ;
; 0.735  ; portable:p0|ADCCTL:adcctl2|count_cfload[5]      ; portable:p0|ADCCTL:adcctl2|count_cfload[5]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.974      ;
; 0.735  ; portable:p0|ADCCTL:adcctl2|count_cfload[11]     ; portable:p0|ADCCTL:adcctl2|count_cfload[11]     ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.974      ;
; 0.735  ; portable:p0|ADCCTL:adcctl2|count_cfload[15]     ; portable:p0|ADCCTL:adcctl2|count_cfload[15]     ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.974      ;
; 0.737  ; portable:p0|ADCCTL:adcctl1|count_cfload[6]      ; portable:p0|ADCCTL:adcctl1|count_cfload[6]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.976      ;
; 0.737  ; portable:p0|ADCCTL:adcctl2|count_cfload[6]      ; portable:p0|ADCCTL:adcctl2|count_cfload[6]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.976      ;
; 0.738  ; portable:p0|ADCCTL:adcctl1|count_cfload[7]      ; portable:p0|ADCCTL:adcctl1|count_cfload[7]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.977      ;
; 0.738  ; portable:p0|ADCCTL:adcctl1|count_cfload[9]      ; portable:p0|ADCCTL:adcctl1|count_cfload[9]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.977      ;
; 0.738  ; portable:p0|ADCCTL:adcctl1|count_rst[5]         ; portable:p0|ADCCTL:adcctl1|count_rst[5]         ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.044      ; 0.977      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'                                                                                                                                                                                       ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.193 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.HALT        ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.400      ; 0.818      ;
; 0.195 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.CHIPS       ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.400      ; 0.820      ;
; 0.195 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.400      ; 0.820      ;
; 0.196 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.FINISH      ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.400      ; 0.821      ;
; 0.198 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.IDLE        ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.400      ; 0.823      ;
; 0.402 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.669      ;
; 0.405 ; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                ; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 0.669      ;
; 0.406 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 0.669      ;
; 0.406 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 0.669      ;
; 0.406 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 0.669      ;
; 0.406 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 0.669      ;
; 0.458 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.725      ;
; 0.459 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 0.723      ;
; 0.585 ; portable:p0|ADCCTL:adcctl2|data_out[8]                ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]           ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; -0.073     ; 0.737      ;
; 0.587 ; portable:p0|ADCCTL:adcctl2|data_out[26]               ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; -0.073     ; 0.739      ;
; 0.594 ; portable:p0|ADCCTL:adcctl2|data_out[1]                ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; -0.073     ; 0.746      ;
; 0.594 ; portable:p0|ADCCTL:adcctl2|data_out[1]                ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]           ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; -0.073     ; 0.746      ;
; 0.607 ; portable:p0|ADCCTL:adcctl2|data_out[17]               ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; -0.073     ; 0.759      ;
; 0.613 ; portable:p0|ADCCTL:adcctl2|data_out[0]                ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; -0.073     ; 0.765      ;
; 0.614 ; portable:p0|ADCCTL:adcctl2|data_out[0]                ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]           ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; -0.073     ; 0.766      ;
; 0.615 ; portable:p0|ADCCTL:adcctl2|data_out[15]               ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; -0.073     ; 0.767      ;
; 0.615 ; portable:p0|ADCCTL:adcctl2|data_out[15]               ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; -0.073     ; 0.767      ;
; 0.698 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 0.962      ;
; 0.698 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 0.962      ;
; 0.700 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 0.964      ;
; 0.702 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 0.966      ;
; 0.712 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 0.976      ;
; 0.713 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 0.977      ;
; 0.715 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.982      ;
; 0.721 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.988      ;
; 0.727 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.994      ;
; 0.727 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 0.991      ;
; 0.728 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.995      ;
; 0.753 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 1.020      ;
; 1.017 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.281      ;
; 1.021 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.285      ;
; 1.022 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.286      ;
; 1.022 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.286      ;
; 1.024 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.288      ;
; 1.031 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.295      ;
; 1.036 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.300      ;
; 1.037 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 1.304      ;
; 1.037 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.301      ;
; 1.037 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.301      ;
; 1.040 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 1.307      ;
; 1.046 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.310      ;
; 1.048 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 1.315      ;
; 1.049 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 1.316      ;
; 1.055 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 1.322      ;
; 1.063 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 1.330      ;
; 1.118 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.382      ;
; 1.121 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.385      ;
; 1.128 ; portable:p0|ADCCTL:adcctl2|spi_start                  ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; -0.109     ; 0.744      ;
; 1.130 ; portable:p0|ADCCTL:adcctl2|spi_start                  ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; -0.109     ; 0.746      ;
; 1.131 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.395      ;
; 1.134 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 1.401      ;
; 1.143 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.407      ;
; 1.144 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.408      ;
; 1.146 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.410      ;
; 1.153 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.417      ;
; 1.158 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.422      ;
; 1.159 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 1.426      ;
; 1.159 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.423      ;
; 1.159 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.423      ;
; 1.170 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 1.437      ;
; 1.185 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 1.452      ;
; 1.243 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.507      ;
; 1.253 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.517      ;
; 1.263 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 1.526      ;
; 1.265 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.529      ;
; 1.266 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.530      ;
; 1.268 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.532      ;
; 1.280 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.HALT        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.229      ; 1.224      ;
; 1.281 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.545      ;
; 1.299 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.229      ; 1.243      ;
; 1.339 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.IDLE        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.229      ; 1.283      ;
; 1.344 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.229      ; 1.288      ;
; 1.346 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.229      ; 1.290      ;
; 1.350 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.229      ; 1.294      ;
; 1.356 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.229      ; 1.300      ;
; 1.365 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.629      ;
; 1.386 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.229      ; 1.330      ;
; 1.388 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 1.652      ;
; 1.408 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.229      ; 1.352      ;
; 1.413 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.229      ; 1.357      ;
; 1.415 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.229      ; 1.359      ;
; 1.416 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.229      ; 1.360      ;
; 1.417 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.229      ; 1.361      ;
; 1.423 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.229      ; 1.367      ;
; 1.431 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.229      ; 1.375      ;
; 1.461 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.HALT        ; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; -0.088     ; 1.088      ;
; 1.503 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; -0.084     ; 1.134      ;
; 1.535 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.239      ; 1.499      ;
; 1.596 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.CHIPS       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.229      ; 1.540      ;
; 1.597 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.229      ; 1.541      ;
; 1.597 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.229      ; 1.541      ;
; 1.597 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.229      ; 1.541      ;
; 1.597 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.229      ; 1.541      ;
; 1.597 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.229      ; 1.541      ;
; 1.615 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.229      ; 1.559      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'                                                                                                                                                                                       ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.402 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[16]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[16]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.669      ;
; 0.405 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr               ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr               ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; portable:p0|ADCCTL:adcctl1|spi:spi1|done              ; portable:p0|ADCCTL:adcctl1|spi:spi1|done              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; portable:p0|ADCCTL:adcctl1|spi:spi1|ss                ; portable:p0|ADCCTL:adcctl1|spi:spi1|ss                ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.069      ; 0.669      ;
; 0.406 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 0.669      ;
; 0.406 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 0.669      ;
; 0.461 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 0.724      ;
; 0.490 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.757      ;
; 0.491 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[21]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[22]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.758      ;
; 0.492 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[15]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[16]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[13]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[14]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.759      ;
; 0.493 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[12]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[13]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[11]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[12]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[9]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[10]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[8]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[9]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[18]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[19]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[17]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[18]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.760      ;
; 0.494 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.761      ;
; 0.620 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[14]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[15]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.887      ;
; 0.621 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[10]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[11]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.888      ;
; 0.621 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[8]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.888      ;
; 0.621 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.888      ;
; 0.622 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.889      ;
; 0.697 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 0.960      ;
; 0.699 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 0.962      ;
; 0.699 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 0.962      ;
; 0.700 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 0.963      ;
; 0.703 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.970      ;
; 0.704 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 0.967      ;
; 0.709 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.977      ;
; 0.713 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 0.976      ;
; 0.724 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 0.987      ;
; 0.725 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.992      ;
; 0.729 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 0.996      ;
; 0.739 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 1.006      ;
; 0.744 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 1.205      ; 1.664      ;
; 0.751 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 1.202      ; 1.668      ;
; 0.751 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 1.202      ; 1.668      ;
; 0.751 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 1.202      ; 1.668      ;
; 0.751 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 1.202      ; 1.668      ;
; 0.751 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 1.202      ; 1.668      ;
; 0.751 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 1.202      ; 1.668      ;
; 0.751 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 1.202      ; 1.668      ;
; 0.751 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 1.202      ; 1.668      ;
; 0.825 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.067      ; 1.087      ;
; 0.857 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.IDLE        ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.371      ; 1.453      ;
; 0.915 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.HALT        ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.374      ; 1.514      ;
; 0.987 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.076      ; 1.258      ;
; 0.989 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.374      ; 1.588      ;
; 1.018 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 1.281      ;
; 1.019 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 1.282      ;
; 1.019 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 1.282      ;
; 1.023 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 1.286      ;
; 1.023 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 1.286      ;
; 1.024 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 1.287      ;
; 1.028 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 1.295      ;
; 1.032 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 1.295      ;
; 1.033 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.HALT        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 0.209      ; 0.957      ;
; 1.033 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 1.296      ;
; 1.034 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 1.301      ;
; 1.034 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 1.297      ;
; 1.037 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 1.304      ;
; 1.043 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 1.310      ;
; 1.047 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 1.310      ;
; 1.051 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 1.318      ;
; 1.052 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 1.319      ;
; 1.076 ; portable:p0|ADCCTL:adcctl1|data_out[26]               ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[26]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; -0.138     ; 1.163      ;
; 1.088 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.CHIPS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; -0.065     ; 0.738      ;
; 1.097 ; portable:p0|ADCCTL:adcctl1|data_out[8]                ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[8]           ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; -0.138     ; 1.184      ;
; 1.103 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[22]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[23]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.070      ; 1.368      ;
; 1.105 ; portable:p0|ADCCTL:adcctl1|data_out[0]                ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[0]           ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; -0.176     ; 1.154      ;
; 1.105 ; portable:p0|ADCCTL:adcctl1|data_out[0]                ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[25]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; -0.176     ; 1.154      ;
; 1.105 ; portable:p0|ADCCTL:adcctl1|data_out[1]                ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[1]           ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; -0.138     ; 1.192      ;
; 1.105 ; portable:p0|ADCCTL:adcctl1|data_out[1]                ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[24]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; -0.138     ; 1.192      ;
; 1.107 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[20]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[21]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.088      ; 1.390      ;
; 1.115 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 1.378      ;
; 1.119 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.CHIPS       ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.371      ; 1.715      ;
; 1.120 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 1.383      ;
; 1.121 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 1.384      ;
; 1.128 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 1.395      ;
; 1.131 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.HALT        ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr               ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; -0.065     ; 0.781      ;
; 1.138 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[19]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[20]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.065      ; 1.398      ;
; 1.140 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 1.403      ;
; 1.141 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 1.404      ;
; 1.145 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 1.408      ;
; 1.146 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 1.409      ;
; 1.154 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 1.417      ;
; 1.155 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 1.418      ;
; 1.156 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 1.423      ;
; 1.156 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.068      ; 1.419      ;
; 1.159 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 1.426      ;
; 1.174 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.072      ; 1.441      ;
; 1.215 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.IDLE        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 0.205      ; 1.135      ;
; 1.222 ; portable:p0|ADCCTL:adcctl1|data_out[15]               ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[15]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; -0.138     ; 1.309      ;
; 1.224 ; portable:p0|ADCCTL:adcctl1|data_out[15]               ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[28]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; -0.138     ; 1.311      ;
; 1.226 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 1.207      ; 2.148      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                                                                                         ;
+-------+------------------------------------------+------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.402 ; portable:p0|uart:u1|tx_out               ; portable:p0|uart:u1|tx_out               ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; portable:p0|uart:u1|tx_cnt[1]            ; portable:p0|uart:u1|tx_cnt[1]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; portable:p0|uart:u1|tx_empty             ; portable:p0|uart:u1|tx_empty             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; portable:p0|UARTCTL:uc1|count_1[1]       ; portable:p0|UARTCTL:uc1|count_1[1]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; portable:p0|UARTCTL:uc1|count_1[2]       ; portable:p0|UARTCTL:uc1|count_1[2]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; portable:p0|UARTCTL:uc1|state.ENABLE     ; portable:p0|UARTCTL:uc1|state.ENABLE     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; portable:p0|rise_to_high:h1|count_clk[2] ; portable:p0|rise_to_high:h1|count_clk[2] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; portable:p0|rise_to_high:h1|count_clk[1] ; portable:p0|rise_to_high:h1|count_clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; portable:p0|UARTCTL:uc1|count_1[0]       ; portable:p0|UARTCTL:uc1|count_1[0]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; portable:p0|rise_to_high:h1|count_clk[0] ; portable:p0|rise_to_high:h1|count_clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.684      ;
; 0.473 ; portable:p0|rise_to_high:h1|count_clk[0] ; portable:p0|rise_to_high:h1|count_clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.740      ;
; 0.475 ; portable:p0|rise_to_high:h1|count_clk[0] ; portable:p0|rise_to_high:h1|count_clk[2] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.742      ;
; 0.493 ; portable:p0|UARTCTL:uc1|state.DONE       ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.760      ;
; 0.509 ; portable:p0|UARTCTL:uc1|state.ENABLE     ; portable:p0|UARTCTL:uc1|count_1[3]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.776      ;
; 0.510 ; portable:p0|UARTCTL:uc1|state.ENABLE     ; portable:p0|UARTCTL:uc1|count_1[2]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.777      ;
; 0.512 ; portable:p0|UARTCTL:uc1|state.ENABLE     ; portable:p0|UARTCTL:uc1|count_1[0]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.779      ;
; 0.513 ; portable:p0|UARTCTL:uc1|state.ENABLE     ; portable:p0|UARTCTL:uc1|state.DONE       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.780      ;
; 0.513 ; portable:p0|UARTCTL:uc1|state.ENABLE     ; portable:p0|UARTCTL:uc1|count_1[1]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.780      ;
; 0.584 ; portable:p0|UARTCTL:uc1|state.INITIAL    ; portable:p0|UARTCTL:uc1|state.READ       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.089      ; 0.868      ;
; 0.693 ; portable:p0|UARTCTL:uc1|count_2[5]       ; portable:p0|UARTCTL:uc1|count_2[5]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; portable:p0|UARTCTL:uc1|count_2[7]       ; portable:p0|UARTCTL:uc1|count_2[7]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.961      ;
; 0.696 ; portable:p0|UARTCTL:uc1|ld_tx_data_ctr   ; portable:p0|uart:u1|tx_empty             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; portable:p0|UARTCTL:uc1|count_2[3]       ; portable:p0|UARTCTL:uc1|count_2[3]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; portable:p0|UARTCTL:uc1|count_1[1]       ; portable:p0|UARTCTL:uc1|count_1[2]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; portable:p0|UARTCTL:uc1|count_2[2]       ; portable:p0|UARTCTL:uc1|count_2[2]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.966      ;
; 0.708 ; portable:p0|UARTCTL:uc1|count_1[0]       ; portable:p0|UARTCTL:uc1|count_1[1]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; portable:p0|UARTCTL:uc1|count_1[3]       ; portable:p0|UARTCTL:uc1|state.DONE       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; portable:p0|rise_to_high:h1|count_clk[1] ; portable:p0|rise_to_high:h1|count_clk[2] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; portable:p0|UARTCTL:uc1|count_1[0]       ; portable:p0|UARTCTL:uc1|count_1[2]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.976      ;
; 0.721 ; portable:p0|uart:u1|tx_cnt[0]            ; portable:p0|uart:u1|tx_cnt[1]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.988      ;
; 0.728 ; portable:p0|UARTCTL:uc1|count_1[3]       ; portable:p0|UARTCTL:uc1|state.ENABLE     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 0.995      ;
; 0.737 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|count_2[1]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.004      ;
; 0.772 ; portable:p0|UARTCTL:uc1|state.ENABLE     ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.039      ;
; 0.781 ; portable:p0|rise_to_high:h1|state.HIGH   ; portable:p0|rise_to_high:h1|count_clk[0] ; u0|altpll_0|sd1|pll7|clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.162      ; 1.158      ;
; 0.797 ; portable:p0|rise_to_high:h1|count_clk[3] ; portable:p0|rise_to_high:h1|count_clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.064      ;
; 0.804 ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ; portable:p0|uart:u1|tx_empty             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.071      ;
; 0.809 ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ; portable:p0|uart:u1|tx_out               ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.076      ;
; 0.862 ; portable:p0|UARTCTL:uc1|count_2[6]       ; portable:p0|UARTCTL:uc1|count_2[6]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.129      ;
; 0.863 ; portable:p0|UARTCTL:uc1|count_2[4]       ; portable:p0|UARTCTL:uc1|count_2[4]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.130      ;
; 0.865 ; portable:p0|UARTCTL:uc1|ADCDATABUFF[16]  ; portable:p0|UARTCTL:uc1|tx_data_ctr[0]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.099      ; 1.159      ;
; 0.916 ; portable:p0|UARTCTL:uc1|count_2[0]       ; portable:p0|UARTCTL:uc1|count_2[0]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.183      ;
; 0.924 ; portable:p0|rise_to_high:h1|state.HIGH   ; portable:p0|UARTCTL:uc1|state.READ       ; u0|altpll_0|sd1|pll7|clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.577      ; 1.716      ;
; 0.929 ; portable:p0|UARTCTL:uc1|tx_data_ctr[5]   ; portable:p0|uart:u1|tx_reg[5]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -0.377     ; 0.747      ;
; 0.940 ; portable:p0|rise_to_high:h1|count_clk[1] ; portable:p0|rise_to_high:h1|count_clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.207      ;
; 0.971 ; portable:p0|UARTCTL:uc1|count_1[3]       ; portable:p0|UARTCTL:uc1|count_1[3]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.238      ;
; 1.013 ; portable:p0|rise_to_high:h1|state.HIGH   ; portable:p0|rise_to_high:h1|count_clk[3] ; u0|altpll_0|sd1|pll7|clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.162      ; 1.390      ;
; 1.015 ; portable:p0|UARTCTL:uc1|count_2[5]       ; portable:p0|UARTCTL:uc1|count_2[6]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.282      ;
; 1.016 ; portable:p0|uart:u1|tx_cnt[1]            ; portable:p0|uart:u1|tx_cnt[2]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.283      ;
; 1.017 ; portable:p0|rise_to_high:h1|state.HIGH   ; portable:p0|rise_to_high:h1|count_clk[2] ; u0|altpll_0|sd1|pll7|clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.162      ; 1.394      ;
; 1.018 ; portable:p0|UARTCTL:uc1|count_2[2]       ; portable:p0|UARTCTL:uc1|count_2[3]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.285      ;
; 1.020 ; portable:p0|rise_to_high:h1|state.HIGH   ; portable:p0|rise_to_high:h1|count_clk[1] ; u0|altpll_0|sd1|pll7|clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.162      ; 1.397      ;
; 1.021 ; portable:p0|UARTCTL:uc1|count_2[3]       ; portable:p0|UARTCTL:uc1|count_2[4]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.288      ;
; 1.033 ; portable:p0|UARTCTL:uc1|count_2[2]       ; portable:p0|UARTCTL:uc1|count_2[4]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.300      ;
; 1.040 ; portable:p0|UARTCTL:uc1|state.READ       ; portable:p0|UARTCTL:uc1|state.LOAD       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.089      ; 1.324      ;
; 1.055 ; portable:p0|UARTCTL:uc1|tx_data_ctr[5]   ; portable:p0|UARTCTL:uc1|tx_data_ctr[5]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.091      ; 1.341      ;
; 1.061 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|count_2[2]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.328      ;
; 1.063 ; portable:p0|UARTCTL:uc1|state.INITIAL    ; portable:p0|UARTCTL:uc1|state.INITIAL    ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.089      ; 1.347      ;
; 1.069 ; portable:p0|UARTCTL:uc1|tx_data_ctr[3]   ; portable:p0|UARTCTL:uc1|tx_data_ctr[3]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.091      ; 1.355      ;
; 1.086 ; portable:p0|UARTCTL:uc1|count_1[2]       ; portable:p0|UARTCTL:uc1|count_1[3]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.353      ;
; 1.086 ; portable:p0|rise_to_high:h1|count_clk[2] ; portable:p0|rise_to_high:h1|count_clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.353      ;
; 1.088 ; portable:p0|UARTCTL:uc1|state.LD_TX      ; portable:p0|UARTCTL:uc1|tx_data_ctr[2]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.091      ; 1.374      ;
; 1.089 ; portable:p0|UARTCTL:uc1|state.LD_TX      ; portable:p0|UARTCTL:uc1|tx_data_ctr[3]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.091      ; 1.375      ;
; 1.090 ; portable:p0|UARTCTL:uc1|state.LD_TX      ; portable:p0|UARTCTL:uc1|tx_data_ctr[1]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.091      ; 1.376      ;
; 1.098 ; portable:p0|rise_to_high:h1|count_clk[0] ; portable:p0|rise_to_high:h1|count_clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.365      ;
; 1.107 ; portable:p0|uart:u1|tx_cnt[3]            ; portable:p0|uart:u1|tx_empty             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.071      ; 1.373      ;
; 1.108 ; portable:p0|uart:u1|tx_cnt[3]            ; portable:p0|uart:u1|tx_cnt[3]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.375      ;
; 1.111 ; portable:p0|UARTCTL:uc1|count_2[5]       ; portable:p0|UARTCTL:uc1|count_2[7]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.378      ;
; 1.118 ; portable:p0|UARTCTL:uc1|count_2[3]       ; portable:p0|UARTCTL:uc1|count_2[5]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.385      ;
; 1.119 ; portable:p0|UARTCTL:uc1|ADCDATABUFF[12]  ; portable:p0|UARTCTL:uc1|tx_data_ctr[4]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.088      ; 1.402      ;
; 1.138 ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ; portable:p0|uart:u1|tx_cnt[3]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.406      ;
; 1.140 ; portable:p0|UARTCTL:uc1|count_2[2]       ; portable:p0|UARTCTL:uc1|count_2[5]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.407      ;
; 1.142 ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ; portable:p0|uart:u1|tx_cnt[2]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.410      ;
; 1.143 ; portable:p0|UARTCTL:uc1|count_2[3]       ; portable:p0|UARTCTL:uc1|count_2[6]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.410      ;
; 1.144 ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ; portable:p0|uart:u1|tx_cnt[1]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.073      ; 1.412      ;
; 1.155 ; portable:p0|UARTCTL:uc1|count_2[2]       ; portable:p0|UARTCTL:uc1|count_2[6]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.422      ;
; 1.160 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|state.LOAD       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.484      ; 1.839      ;
; 1.162 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|count_2[3]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.429      ;
; 1.163 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|state.INITIAL    ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.484      ; 1.842      ;
; 1.166 ; portable:p0|UARTCTL:uc1|count_2[6]       ; portable:p0|UARTCTL:uc1|count_2[7]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.433      ;
; 1.167 ; portable:p0|UARTCTL:uc1|count_2[4]       ; portable:p0|UARTCTL:uc1|count_2[5]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.434      ;
; 1.183 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|count_2[4]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.450      ;
; 1.189 ; portable:p0|UARTCTL:uc1|count_2[0]       ; portable:p0|UARTCTL:uc1|count_2[1]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.456      ;
; 1.194 ; portable:p0|UARTCTL:uc1|count_2[0]       ; portable:p0|UARTCTL:uc1|state.LOAD       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.484      ; 1.873      ;
; 1.197 ; portable:p0|UARTCTL:uc1|count_2[0]       ; portable:p0|UARTCTL:uc1|state.INITIAL    ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.484      ; 1.876      ;
; 1.201 ; portable:p0|UARTCTL:uc1|ADCDATABUFF[10]  ; portable:p0|UARTCTL:uc1|tx_data_ctr[2]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.090      ; 1.486      ;
; 1.205 ; portable:p0|UARTCTL:uc1|state.LOAD       ; portable:p0|UARTCTL:uc1|state.LD_TX      ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.149      ; 1.549      ;
; 1.214 ; portable:p0|UARTCTL:uc1|tx_data_ctr[2]   ; portable:p0|UARTCTL:uc1|tx_data_ctr[2]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.091      ; 1.500      ;
; 1.222 ; portable:p0|uart:u1|tx_cnt[0]            ; portable:p0|uart:u1|tx_cnt[3]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.489      ;
; 1.225 ; portable:p0|UARTCTL:uc1|ADCDATABUFF[11]  ; portable:p0|UARTCTL:uc1|tx_data_ctr[3]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.090      ; 1.510      ;
; 1.230 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|tx_data_ctr[2]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.544      ; 1.969      ;
; 1.231 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|tx_data_ctr[7]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.544      ; 1.970      ;
; 1.233 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|tx_data_ctr[6]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.544      ; 1.972      ;
; 1.233 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|tx_data_ctr[3]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.544      ; 1.972      ;
; 1.235 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|tx_data_ctr[1]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.544      ; 1.974      ;
; 1.238 ; portable:p0|UARTCTL:uc1|ADCDATABUFF[13]  ; portable:p0|UARTCTL:uc1|tx_data_ctr[5]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.505      ;
; 1.240 ; portable:p0|UARTCTL:uc1|count_2[3]       ; portable:p0|UARTCTL:uc1|count_2[7]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.507      ;
; 1.240 ; portable:p0|UARTCTL:uc1|count_2[4]       ; portable:p0|UARTCTL:uc1|count_2[6]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.507      ;
; 1.241 ; portable:p0|uart:u1|tx_cnt[2]            ; portable:p0|uart:u1|tx_cnt[3]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.072      ; 1.508      ;
; 1.242 ; portable:p0|UARTCTL:uc1|ADCDATABUFF[9]   ; portable:p0|UARTCTL:uc1|tx_data_ctr[1]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.090      ; 1.527      ;
; 1.243 ; portable:p0|UARTCTL:uc1|tx_data_ctr[1]   ; portable:p0|UARTCTL:uc1|tx_data_ctr[1]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.091      ; 1.529      ;
+-------+------------------------------------------+------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_in'                                                                         ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.417 ; counter_rst[0] ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 0.684      ;
; 0.430 ; reset          ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.044      ; 0.669      ;
; 0.485 ; counter_rst[7] ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 0.752      ;
; 0.507 ; counter_rst[7] ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 0.774      ;
; 0.574 ; counter_rst[7] ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.358      ; 1.127      ;
; 0.692 ; counter_rst[4] ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; counter_rst[2] ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 0.960      ;
; 0.696 ; counter_rst[6] ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 0.963      ;
; 0.698 ; counter_rst[3] ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; counter_rst[5] ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 0.966      ;
; 0.716 ; counter_rst[1] ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 0.983      ;
; 0.722 ; counter_rst[0] ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 0.989      ;
; 1.014 ; counter_rst[4] ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.281      ;
; 1.016 ; counter_rst[1] ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.283      ;
; 1.017 ; counter_rst[2] ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.284      ;
; 1.017 ; counter_rst[3] ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.284      ;
; 1.018 ; counter_rst[6] ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.285      ;
; 1.018 ; counter_rst[5] ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.285      ;
; 1.018 ; counter_rst[0] ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.285      ;
; 1.031 ; counter_rst[1] ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; counter_rst[3] ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; counter_rst[5] ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; counter_rst[0] ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.300      ;
; 1.108 ; counter_rst[4] ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.375      ;
; 1.110 ; counter_rst[4] ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.377      ;
; 1.111 ; counter_rst[2] ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.378      ;
; 1.114 ; counter_rst[2] ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.381      ;
; 1.136 ; counter_rst[4] ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.403      ;
; 1.138 ; counter_rst[1] ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.405      ;
; 1.139 ; counter_rst[2] ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.406      ;
; 1.139 ; counter_rst[3] ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.406      ;
; 1.140 ; counter_rst[0] ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.407      ;
; 1.153 ; counter_rst[1] ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.420      ;
; 1.154 ; counter_rst[3] ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.421      ;
; 1.155 ; counter_rst[0] ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.422      ;
; 1.187 ; counter_rst[2] ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.358      ; 1.740      ;
; 1.235 ; counter_rst[3] ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.502      ;
; 1.236 ; counter_rst[2] ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.503      ;
; 1.260 ; counter_rst[1] ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.527      ;
; 1.261 ; counter_rst[2] ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.528      ;
; 1.262 ; counter_rst[0] ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.529      ;
; 1.275 ; counter_rst[1] ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.542      ;
; 1.277 ; counter_rst[0] ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.544      ;
; 1.326 ; counter_rst[6] ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.593      ;
; 1.329 ; counter_rst[5] ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.596      ;
; 1.330 ; counter_rst[1] ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.597      ;
; 1.368 ; counter_rst[4] ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.358      ; 1.921      ;
; 1.444 ; counter_rst[7] ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.711      ;
; 1.444 ; counter_rst[7] ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.711      ;
; 1.444 ; counter_rst[7] ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.711      ;
; 1.444 ; counter_rst[7] ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.711      ;
; 1.444 ; counter_rst[7] ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.711      ;
; 1.444 ; counter_rst[7] ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 1.711      ;
; 1.447 ; counter_rst[1] ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.358      ; 2.000      ;
; 1.453 ; counter_rst[0] ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.358      ; 2.006      ;
; 1.531 ; counter_rst[3] ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.358      ; 2.084      ;
; 1.620 ; counter_rst[5] ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.358      ; 2.173      ;
; 1.634 ; counter_rst[6] ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.358      ; 2.187      ;
; 1.958 ; counter_rst[4] ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 2.225      ;
; 1.958 ; counter_rst[4] ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 2.225      ;
; 1.958 ; counter_rst[4] ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 2.225      ;
; 2.085 ; counter_rst[3] ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 2.352      ;
; 2.085 ; counter_rst[3] ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 2.352      ;
; 2.092 ; counter_rst[2] ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 2.359      ;
; 2.176 ; counter_rst[6] ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 2.443      ;
; 2.176 ; counter_rst[6] ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 2.443      ;
; 2.176 ; counter_rst[6] ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 2.443      ;
; 2.176 ; counter_rst[6] ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 2.443      ;
; 2.176 ; counter_rst[6] ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 2.443      ;
; 2.179 ; counter_rst[5] ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 2.446      ;
; 2.179 ; counter_rst[5] ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 2.446      ;
; 2.179 ; counter_rst[5] ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 2.446      ;
; 2.179 ; counter_rst[5] ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; 0.072      ; 2.446      ;
; 2.527 ; reset          ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; -0.178     ; 2.544      ;
; 3.508 ; reset          ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; -0.178     ; 3.525      ;
; 3.508 ; reset          ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; -0.178     ; 3.525      ;
; 3.508 ; reset          ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; -0.178     ; 3.525      ;
; 3.508 ; reset          ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; -0.178     ; 3.525      ;
; 3.508 ; reset          ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; -0.178     ; 3.525      ;
; 3.508 ; reset          ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; -0.178     ; 3.525      ;
; 3.508 ; reset          ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; -0.178     ; 3.525      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'u0|altpll_0|sd1|pll7|clk[3]'                                                                                                                                                                   ;
+-------+---------------------------------------------+---------------------------------------------+-------------------------------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                                    ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+-------------------------------------------------+-----------------------------+--------------+------------+------------+
; 2.767 ; portable:p0|ADCCTL:adcctl1|spi:spi1|done    ; portable:p0|rise_to_high:h1|next_state.LOW  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; u0|altpll_0|sd1|pll7|clk[3] ; -0.500       ; -1.839     ; 0.723      ;
; 2.788 ; portable:p0|ADCCTL:adcctl1|spi:spi1|done    ; portable:p0|rise_to_high:h1|next_state.HIGH ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; u0|altpll_0|sd1|pll7|clk[3] ; -0.500       ; -1.839     ; 0.744      ;
; 3.613 ; reset                                       ; portable:p0|rise_to_high:h1|state.LOW       ; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3] ; 0.000        ; -2.133     ; 1.775      ;
; 3.614 ; reset                                       ; portable:p0|rise_to_high:h1|state.HIGH      ; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3] ; 0.000        ; -2.133     ; 1.776      ;
; 5.361 ; portable:p0|rise_to_high:h1|state.LOW       ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; 0.464      ; 1.040      ;
; 5.522 ; portable:p0|rise_to_high:h1|state.HIGH      ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; 0.464      ; 1.201      ;
; 5.560 ; portable:p0|rise_to_high:h1|state.HIGH      ; portable:p0|rise_to_high:h1|next_state.LOW  ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; 0.464      ; 1.239      ;
; 5.758 ; portable:p0|rise_to_high:h1|count_clk[3]    ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; 0.548      ; 1.521      ;
; 5.861 ; portable:p0|rise_to_high:h1|count_clk[1]    ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; 0.548      ; 1.624      ;
; 5.982 ; portable:p0|rise_to_high:h1|next_state.LOW  ; portable:p0|rise_to_high:h1|state.LOW       ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; -0.306     ; 0.891      ;
; 6.004 ; portable:p0|rise_to_high:h1|next_state.HIGH ; portable:p0|rise_to_high:h1|state.HIGH      ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; -0.306     ; 0.913      ;
; 6.046 ; portable:p0|rise_to_high:h1|count_clk[0]    ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; 0.548      ; 1.809      ;
; 6.057 ; portable:p0|rise_to_high:h1|count_clk[2]    ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; 0.548      ; 1.820      ;
; 8.084 ; reset                                       ; portable:p0|rise_to_high:h1|next_state.LOW  ; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; -1.741     ; 1.638      ;
; 8.150 ; reset                                       ; portable:p0|rise_to_high:h1|next_state.HIGH ; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; -1.741     ; 1.704      ;
+-------+---------------------------------------------+---------------------------------------------+-------------------------------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clcck_adc'                                                                                                 ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.813 ; reset     ; portable:p0|ADCCTL:adcctl1|spi:spi1|cnt[0]      ; clock_in     ; clcck_adc   ; 0.500        ; -0.181     ; 2.124      ;
; -1.761 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; clock_in     ; clcck_adc   ; 0.500        ; -0.129     ; 2.124      ;
; -1.761 ; reset     ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; clock_in     ; clcck_adc   ; 0.500        ; -0.129     ; 2.124      ;
; -0.546 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[7]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.590      ; 2.128      ;
; -0.546 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[6]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.590      ; 2.128      ;
; -0.546 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[5]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.590      ; 2.128      ;
; -0.546 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[4]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.590      ; 2.128      ;
; -0.546 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[3]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.590      ; 2.128      ;
; -0.546 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[2]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.590      ; 2.128      ;
; -0.546 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[1]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.590      ; 2.128      ;
; -0.509 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[0]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.627      ; 2.128      ;
; -0.488 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[0]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.653      ; 2.133      ;
; -0.438 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[7]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.703      ; 2.133      ;
; -0.438 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[6]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.703      ; 2.133      ;
; -0.438 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[5]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.703      ; 2.133      ;
; -0.438 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[4]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.703      ; 2.133      ;
; -0.438 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[3]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.703      ; 2.133      ;
; -0.438 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[2]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.703      ; 2.133      ;
; -0.438 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[1]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.703      ; 2.133      ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'                                                                                                                                                              ;
+--------+-----------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.849 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[1]   ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.138      ; 1.979      ;
; -0.849 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[8]   ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.138      ; 1.979      ;
; -0.849 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[15]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.138      ; 1.979      ;
; -0.849 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[0]   ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.138      ; 1.979      ;
; -0.849 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[26]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.138      ; 1.979      ;
; -0.849 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[28]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.138      ; 1.979      ;
; -0.849 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[17]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.138      ; 1.979      ;
; -0.849 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[24]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.138      ; 1.979      ;
; -0.849 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[25]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.138      ; 1.979      ;
; -0.593 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout      ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.133      ; 1.718      ;
; -0.593 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[16]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.133      ; 1.718      ;
; -0.593 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.133      ; 1.718      ;
; -0.593 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.133      ; 1.718      ;
; -0.593 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.133      ; 1.718      ;
; -0.593 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.133      ; 1.718      ;
; -0.593 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.133      ; 1.718      ;
; -0.231 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[22]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.737      ; 1.970      ;
; -0.231 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[21]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.737      ; 1.970      ;
; -0.231 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[19]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.737      ; 1.970      ;
; -0.231 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[18]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.737      ; 1.970      ;
; -0.231 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[17]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.737      ; 1.970      ;
; -0.194 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[20]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.726      ; 1.922      ;
; -0.194 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[2]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.726      ; 1.922      ;
; -0.185 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[23]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.731      ; 1.918      ;
; 0.156  ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[16]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.730      ; 1.576      ;
; 0.156  ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[15]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.730      ; 1.576      ;
; 0.156  ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[14]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.730      ; 1.576      ;
; 0.156  ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[13]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.730      ; 1.576      ;
; 0.156  ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[12]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.730      ; 1.576      ;
; 0.156  ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[11]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.730      ; 1.576      ;
; 0.156  ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[10]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.730      ; 1.576      ;
; 0.156  ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[9]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.730      ; 1.576      ;
; 0.156  ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[8]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.730      ; 1.576      ;
; 0.156  ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[7]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.730      ; 1.576      ;
; 0.156  ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[6]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.730      ; 1.576      ;
; 0.156  ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[5]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.730      ; 1.576      ;
; 0.156  ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[4]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.730      ; 1.576      ;
; 0.156  ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[3]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.730      ; 1.576      ;
; 0.156  ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[1]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.730      ; 1.576      ;
; 0.156  ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[0]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.730      ; 1.576      ;
+--------+-----------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'                                                                                             ;
+--------+-----------+-----------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                       ; Launch Clock ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+
; -0.551 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.162      ; 1.705      ;
; -0.551 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.162      ; 1.705      ;
; -0.551 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.162      ; 1.705      ;
; -0.551 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.162      ; 1.705      ;
; -0.551 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.162      ; 1.705      ;
; -0.551 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]   ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.162      ; 1.705      ;
; -0.551 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.162      ; 1.705      ;
; -0.551 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]   ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.162      ; 1.705      ;
; -0.551 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]   ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.162      ; 1.705      ;
; -0.383 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout      ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.162      ; 1.537      ;
; -0.383 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.162      ; 1.537      ;
; -0.383 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.162      ; 1.537      ;
; -0.383 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.162      ; 1.537      ;
; -0.383 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.162      ; 1.537      ;
; -0.383 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.162      ; 1.537      ;
; -0.383 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; 0.162      ; 1.537      ;
+--------+-----------+-----------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                            ;
+-------+-----------+-------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                       ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------+--------------+-----------------------------+--------------+------------+------------+
; 4.218 ; reset     ; portable:p0|uart:u1|tx_reg[7] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.594     ; 3.140      ;
; 4.218 ; reset     ; portable:p0|uart:u1|tx_reg[6] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.594     ; 3.140      ;
; 4.218 ; reset     ; portable:p0|uart:u1|tx_reg[4] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.594     ; 3.140      ;
; 4.218 ; reset     ; portable:p0|uart:u1|tx_reg[0] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.594     ; 3.140      ;
; 4.218 ; reset     ; portable:p0|uart:u1|tx_reg[2] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.594     ; 3.140      ;
; 4.218 ; reset     ; portable:p0|uart:u1|tx_cnt[1] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.594     ; 3.140      ;
; 4.218 ; reset     ; portable:p0|uart:u1|tx_cnt[3] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.594     ; 3.140      ;
; 4.218 ; reset     ; portable:p0|uart:u1|tx_cnt[2] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.594     ; 3.140      ;
; 4.218 ; reset     ; portable:p0|uart:u1|tx_cnt[0] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.594     ; 3.140      ;
; 4.517 ; reset     ; portable:p0|uart:u1|tx_out    ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.595     ; 2.840      ;
; 4.517 ; reset     ; portable:p0|uart:u1|tx_empty  ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.595     ; 2.840      ;
; 4.558 ; reset     ; portable:p0|uart:u1|tx_reg[5] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.594     ; 2.800      ;
; 4.558 ; reset     ; portable:p0|uart:u1|tx_reg[1] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.594     ; 2.800      ;
; 4.558 ; reset     ; portable:p0|uart:u1|tx_reg[3] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -2.594     ; 2.800      ;
+-------+-----------+-------------------------------+--------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'                                                                                                                                                              ;
+-------+-----------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.249 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[16]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.064      ; 1.508      ;
; 0.249 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[15]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.064      ; 1.508      ;
; 0.249 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[14]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.064      ; 1.508      ;
; 0.249 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[13]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.064      ; 1.508      ;
; 0.249 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[12]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.064      ; 1.508      ;
; 0.249 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[11]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.064      ; 1.508      ;
; 0.249 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[10]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.064      ; 1.508      ;
; 0.249 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[9]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.064      ; 1.508      ;
; 0.249 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[8]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.064      ; 1.508      ;
; 0.249 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[7]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.064      ; 1.508      ;
; 0.249 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[6]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.064      ; 1.508      ;
; 0.249 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[5]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.064      ; 1.508      ;
; 0.249 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[4]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.064      ; 1.508      ;
; 0.249 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[3]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.064      ; 1.508      ;
; 0.249 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[1]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.064      ; 1.508      ;
; 0.249 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[0]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.064      ; 1.508      ;
; 0.487 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[23]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.064      ; 1.746      ;
; 0.498 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[20]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.059      ; 1.752      ;
; 0.498 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[2]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.059      ; 1.752      ;
; 0.569 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[22]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.071      ; 1.835      ;
; 0.569 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[21]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.071      ; 1.835      ;
; 0.569 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[19]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.071      ; 1.835      ;
; 0.569 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[18]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.071      ; 1.835      ;
; 0.569 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[17]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 1.071      ; 1.835      ;
; 0.969 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout      ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.370      ; 1.564      ;
; 0.969 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[16]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.370      ; 1.564      ;
; 0.969 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.370      ; 1.564      ;
; 0.969 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.370      ; 1.564      ;
; 0.969 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.370      ; 1.564      ;
; 0.969 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.370      ; 1.564      ;
; 0.969 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.370      ; 1.564      ;
; 1.154 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[1]   ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.375      ; 1.754      ;
; 1.154 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[8]   ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.375      ; 1.754      ;
; 1.154 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[15]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.375      ; 1.754      ;
; 1.154 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[0]   ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.375      ; 1.754      ;
; 1.154 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[26]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.375      ; 1.754      ;
; 1.154 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[28]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.375      ; 1.754      ;
; 1.154 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[17]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.375      ; 1.754      ;
; 1.154 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[24]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.375      ; 1.754      ;
; 1.154 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[25]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.375      ; 1.754      ;
+-------+-----------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clcck_adc'                                                                                                 ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.740 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[7]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.934      ; 1.899      ;
; 0.740 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[6]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.934      ; 1.899      ;
; 0.740 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[5]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.934      ; 1.899      ;
; 0.740 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[4]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.934      ; 1.899      ;
; 0.740 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[3]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.934      ; 1.899      ;
; 0.740 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[2]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.934      ; 1.899      ;
; 0.740 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[1]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.934      ; 1.899      ;
; 0.793 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[0]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.881      ; 1.899      ;
; 0.812 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[0]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.854      ; 1.891      ;
; 0.850 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[7]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.816      ; 1.891      ;
; 0.850 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[6]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.816      ; 1.891      ;
; 0.850 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[5]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.816      ; 1.891      ;
; 0.850 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[4]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.816      ; 1.891      ;
; 0.850 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[3]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.816      ; 1.891      ;
; 0.850 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[2]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.816      ; 1.891      ;
; 0.850 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[1]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.816      ; 1.891      ;
; 2.106 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; clock_in     ; clcck_adc   ; -0.500       ; 0.062      ; 1.893      ;
; 2.106 ; reset     ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; clock_in     ; clcck_adc   ; -0.500       ; 0.062      ; 1.893      ;
; 2.160 ; reset     ; portable:p0|ADCCTL:adcctl1|spi:spi1|cnt[0]      ; clock_in     ; clcck_adc   ; -0.500       ; 0.008      ; 1.893      ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'                                                                                             ;
+-------+-----------+-----------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                       ; Launch Clock ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+
; 0.792 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout      ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.400      ; 1.417      ;
; 0.792 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.400      ; 1.417      ;
; 0.792 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.400      ; 1.417      ;
; 0.792 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.400      ; 1.417      ;
; 0.792 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.400      ; 1.417      ;
; 0.792 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.400      ; 1.417      ;
; 0.792 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.400      ; 1.417      ;
; 0.924 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.400      ; 1.549      ;
; 0.924 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.400      ; 1.549      ;
; 0.924 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.400      ; 1.549      ;
; 0.924 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.400      ; 1.549      ;
; 0.924 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.400      ; 1.549      ;
; 0.924 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]   ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.400      ; 1.549      ;
; 0.924 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.400      ; 1.549      ;
; 0.924 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]   ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.400      ; 1.549      ;
; 0.924 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]   ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.400      ; 1.549      ;
+-------+-----------+-----------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                             ;
+-------+-----------+-------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                       ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------+--------------+-----------------------------+--------------+------------+------------+
; 4.302 ; reset     ; portable:p0|uart:u1|tx_reg[5] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.125     ; 2.472      ;
; 4.302 ; reset     ; portable:p0|uart:u1|tx_reg[1] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.125     ; 2.472      ;
; 4.302 ; reset     ; portable:p0|uart:u1|tx_reg[3] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.125     ; 2.472      ;
; 4.317 ; reset     ; portable:p0|uart:u1|tx_out    ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.126     ; 2.486      ;
; 4.317 ; reset     ; portable:p0|uart:u1|tx_empty  ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.126     ; 2.486      ;
; 4.560 ; reset     ; portable:p0|uart:u1|tx_reg[7] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.125     ; 2.730      ;
; 4.560 ; reset     ; portable:p0|uart:u1|tx_reg[6] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.125     ; 2.730      ;
; 4.560 ; reset     ; portable:p0|uart:u1|tx_reg[4] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.125     ; 2.730      ;
; 4.560 ; reset     ; portable:p0|uart:u1|tx_reg[0] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.125     ; 2.730      ;
; 4.560 ; reset     ; portable:p0|uart:u1|tx_reg[2] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.125     ; 2.730      ;
; 4.560 ; reset     ; portable:p0|uart:u1|tx_cnt[1] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.125     ; 2.730      ;
; 4.560 ; reset     ; portable:p0|uart:u1|tx_cnt[3] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.125     ; 2.730      ;
; 4.560 ; reset     ; portable:p0|uart:u1|tx_cnt[2] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.125     ; 2.730      ;
; 4.560 ; reset     ; portable:p0|uart:u1|tx_cnt[0] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -2.125     ; 2.730      ;
+-------+-----------+-------------------------------+--------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clcck_adc'                                                                          ;
+--------+--------------+----------------+------------+-----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------+-----------+------------+-------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clcck_adc ; Rise       ; clcck_adc                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|START                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_WAIT[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_WAIT[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_WAIT[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_WAIT[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_WAIT[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_WAIT[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_WAIT[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_WAIT[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_config[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_config[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_config[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_config[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_config[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_config[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_config[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_config[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_rst[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_rst[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_rst[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_rst[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_rst[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_rst[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_rst[6]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_rst[7]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_start[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_start[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_start[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_start[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_start[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_start[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_start[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_start[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|data_out[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|data_out[15]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|data_out[17]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|data_out[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|data_out[26]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|data_out[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|n_PWDN               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|n_RST                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|cnt[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|spi_start            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|state.CF_SEND        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|state.CF_WAIT        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|state.IDLE           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|state.RESET          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|state.SEND           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|state.WAIT           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|START                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_WAIT[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_WAIT[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_WAIT[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_WAIT[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_WAIT[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_WAIT[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_WAIT[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_WAIT[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_config[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_config[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_config[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_config[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_config[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_config[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_config[6]      ;
+--------+--------------+----------------+------------+-----------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'adc1_ndrdy'                                                                       ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; adc1_ndrdy ; Rise       ; adc1_ndrdy                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.COUNTX ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.COUNTY ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.HEAD   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.IDLE   ;
; -0.024 ; 0.192        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[0] ;
; -0.024 ; 0.192        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[1] ;
; -0.024 ; 0.192        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[2] ;
; -0.024 ; 0.192        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[3] ;
; -0.024 ; 0.192        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[4] ;
; -0.023 ; 0.193        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.COUNTX ;
; -0.023 ; 0.193        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.COUNTY ;
; -0.023 ; 0.193        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.HEAD   ;
; -0.023 ; 0.193        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.IDLE   ;
; -0.022 ; 0.194        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[0] ;
; -0.022 ; 0.194        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[1] ;
; -0.022 ; 0.194        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[2] ;
; -0.022 ; 0.194        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[3] ;
; -0.022 ; 0.194        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[4] ;
; 0.223  ; 0.223        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|FSO~0clkctrl|inclk[0]         ;
; 0.223  ; 0.223        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|FSO~0clkctrl|outclk           ;
; 0.246  ; 0.246        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[0]|clk              ;
; 0.246  ; 0.246        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[1]|clk              ;
; 0.246  ; 0.246        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[2]|clk              ;
; 0.246  ; 0.246        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[3]|clk              ;
; 0.246  ; 0.246        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[4]|clk              ;
; 0.247  ; 0.247        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|state.COUNTX|clk              ;
; 0.247  ; 0.247        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|state.COUNTY|clk              ;
; 0.247  ; 0.247        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|state.HEAD|clk                ;
; 0.247  ; 0.247        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|state.IDLE|clk                ;
; 0.248  ; 0.248        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[0]|clk              ;
; 0.248  ; 0.248        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[1]|clk              ;
; 0.248  ; 0.248        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[2]|clk              ;
; 0.248  ; 0.248        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[3]|clk              ;
; 0.248  ; 0.248        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[4]|clk              ;
; 0.269  ; 0.269        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|FSO~0|combout                 ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|FSO~0|datad                   ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; adc1_ndrdy~input|o                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; adc1_ndrdy~input|i                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; adc1_ndrdy~input|i                     ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; adc1_ndrdy~input|o                     ;
; 0.609  ; 0.793        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.COUNTX ;
; 0.609  ; 0.793        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.COUNTY ;
; 0.609  ; 0.793        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.HEAD   ;
; 0.609  ; 0.793        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.IDLE   ;
; 0.610  ; 0.794        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[0] ;
; 0.610  ; 0.794        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[1] ;
; 0.610  ; 0.794        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[2] ;
; 0.610  ; 0.794        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[3] ;
; 0.610  ; 0.794        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[4] ;
; 0.611  ; 0.795        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[0] ;
; 0.611  ; 0.795        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[1] ;
; 0.611  ; 0.795        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[2] ;
; 0.611  ; 0.795        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[3] ;
; 0.611  ; 0.795        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[4] ;
; 0.677  ; 0.677        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|FSO~0|datad                   ;
; 0.722  ; 0.722        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|FSO~0|combout                 ;
; 0.742  ; 0.742        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|state.COUNTX|clk              ;
; 0.742  ; 0.742        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|state.COUNTY|clk              ;
; 0.742  ; 0.742        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|state.HEAD|clk                ;
; 0.742  ; 0.742        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|state.IDLE|clk                ;
; 0.743  ; 0.743        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[0]|clk              ;
; 0.743  ; 0.743        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[1]|clk              ;
; 0.743  ; 0.743        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[2]|clk              ;
; 0.743  ; 0.743        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[3]|clk              ;
; 0.743  ; 0.743        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[4]|clk              ;
; 0.744  ; 0.744        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[0]|clk              ;
; 0.744  ; 0.744        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[1]|clk              ;
; 0.744  ; 0.744        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[2]|clk              ;
; 0.744  ; 0.744        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[3]|clk              ;
; 0.744  ; 0.744        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[4]|clk              ;
; 0.766  ; 0.766        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|FSO~0clkctrl|inclk[0]         ;
; 0.766  ; 0.766        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|FSO~0clkctrl|outclk           ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'                                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|done              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.FINISH ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[10]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[11]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[12]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[13]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[14]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[16]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[17]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[18]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[19]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[20]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[21]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[22]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[23]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[9]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|ss                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.CHIPS       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.HALT        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.IDLE        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[16]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[17]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[24]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[25]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[26]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[28]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ;
; -0.017 ; 0.199        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[17]          ;
; -0.017 ; 0.199        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[18]          ;
; -0.017 ; 0.199        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[19]          ;
; -0.017 ; 0.199        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[21]          ;
; -0.017 ; 0.199        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[22]          ;
; -0.015 ; 0.201        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[0]           ;
; -0.015 ; 0.201        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[10]          ;
; -0.015 ; 0.201        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[11]          ;
; -0.015 ; 0.201        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[12]          ;
; -0.015 ; 0.201        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[13]          ;
; -0.015 ; 0.201        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[14]          ;
; -0.015 ; 0.201        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[15]          ;
; -0.015 ; 0.201        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[16]          ;
; -0.015 ; 0.201        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[1]           ;
; -0.015 ; 0.201        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[3]           ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'                                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.CHIPS       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.FINISH      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.HALT        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.IDLE        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ;
; 0.090  ; 0.306        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ;
; 0.090  ; 0.306        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.CHIPS       ;
; 0.090  ; 0.306        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.FINISH      ;
; 0.090  ; 0.306        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.HALT        ;
; 0.090  ; 0.306        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.IDLE        ;
; 0.090  ; 0.306        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ;
; 0.090  ; 0.306        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]          ;
; 0.090  ; 0.306        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ;
; 0.090  ; 0.306        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ;
; 0.090  ; 0.306        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ;
; 0.090  ; 0.306        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ;
; 0.090  ; 0.306        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]           ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]          ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]          ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]           ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]          ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]          ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]          ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]          ;
; 0.091  ; 0.307        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]           ;
; 0.136  ; 0.320        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ;
; 0.136  ; 0.320        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ;
; 0.136  ; 0.320        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ;
; 0.136  ; 0.320        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ;
; 0.136  ; 0.320        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ;
; 0.137  ; 0.321        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                ;
; 0.138  ; 0.322        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ;
; 0.138  ; 0.322        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ;
; 0.138  ; 0.322        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ;
; 0.138  ; 0.322        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ;
; 0.138  ; 0.322        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ;
; 0.138  ; 0.322        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ;
; 0.138  ; 0.322        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ;
; 0.138  ; 0.322        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|sclk_intern~clkctrl|inclk[0]          ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|sclk_intern~clkctrl|outclk            ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|dout|clk                              ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|next_state.CHIPS|clk                  ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|next_state.FINISH|clk                 ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|next_state.HALT|clk                   ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|next_state.IDLE|clk                   ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|next_state.TRANS|clk                  ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|state.CHIPS|clk                       ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|state.FINISH|clk                      ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|state.HALT|clk                        ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|state.IDLE|clk                        ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|state.TRANS|clk                       ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|treg[16]|clk                          ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|tx_cnt[0]|clk                         ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|tx_cnt[1]|clk                         ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|tx_cnt[2]|clk                         ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|tx_cnt[3]|clk                         ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|tx_cnt[4]|clk                         ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|ss|clk                                ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|treg[0]|clk                           ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|treg[15]|clk                          ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|treg[17]|clk                          ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|treg[1]|clk                           ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|treg[24]|clk                          ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|treg[25]|clk                          ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|treg[26]|clk                          ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|treg[28]|clk                          ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|treg[8]|clk                           ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; p0|adcctl2|spi1|nbit[0]|clk                           ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[3]'                                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                            ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; portable:p0|rise_to_high:h1|state.HIGH            ;
; 4.718 ; 4.934        ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; portable:p0|rise_to_high:h1|state.LOW             ;
; 4.721 ; 4.905        ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Fall       ; portable:p0|rise_to_high:h1|next_state.HIGH       ;
; 4.721 ; 4.905        ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Fall       ; portable:p0|rise_to_high:h1|next_state.LOW        ;
; 4.874 ; 5.090        ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Fall       ; portable:p0|rise_to_high:h1|next_state.HIGH       ;
; 4.874 ; 5.090        ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Fall       ; portable:p0|rise_to_high:h1|next_state.LOW        ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; portable:p0|rise_to_high:h1|state.HIGH            ;
; 4.877 ; 5.061        ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; portable:p0|rise_to_high:h1|state.LOW             ;
; 4.945 ; 4.945        ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; p0|h1|next_state.HIGH|clk                         ;
; 4.945 ; 4.945        ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; p0|h1|next_state.LOW|clk                          ;
; 4.965 ; 4.965        ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[3]~clkctrl|inclk[0] ;
; 4.965 ; 4.965        ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[3]~clkctrl|outclk   ;
; 4.988 ; 4.988        ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; p0|h1|state.HIGH|clk                              ;
; 4.988 ; 4.988        ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; p0|h1|state.LOW|clk                               ;
; 5.010 ; 5.010        ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; p0|h1|state.HIGH|clk                              ;
; 5.010 ; 5.010        ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; p0|h1|state.LOW|clk                               ;
; 5.033 ; 5.033        ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[3]~clkctrl|inclk[0] ;
; 5.033 ; 5.033        ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[3]~clkctrl|outclk   ;
; 5.053 ; 5.053        ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; p0|h1|next_state.HIGH|clk                         ;
; 5.053 ; 5.053        ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; p0|h1|next_state.LOW|clk                          ;
; 7.513 ; 10.000       ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[3] ; Fall       ; portable:p0|rise_to_high:h1|next_state.HIGH       ;
; 7.513 ; 10.000       ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[3] ; Fall       ; portable:p0|rise_to_high:h1|next_state.LOW        ;
; 7.513 ; 10.000       ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; portable:p0|rise_to_high:h1|state.HIGH            ;
; 7.513 ; 10.000       ; 2.487          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; portable:p0|rise_to_high:h1|state.LOW             ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_in'                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; 9.593  ; 9.777        ; 0.184          ; Low Pulse Width  ; clock_in ; Rise       ; reset                                 ;
; 9.723  ; 9.723        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; reset|clk                             ;
; 9.797  ; 9.981        ; 0.184          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[0]                        ;
; 9.797  ; 9.981        ; 0.184          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[1]                        ;
; 9.797  ; 9.981        ; 0.184          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[2]                        ;
; 9.797  ; 9.981        ; 0.184          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[3]                        ;
; 9.797  ; 9.981        ; 0.184          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[4]                        ;
; 9.797  ; 9.981        ; 0.184          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[5]                        ;
; 9.797  ; 9.981        ; 0.184          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[6]                        ;
; 9.797  ; 9.981        ; 0.184          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[7]                        ;
; 9.801  ; 10.017       ; 0.216          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[0]                        ;
; 9.801  ; 10.017       ; 0.216          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[1]                        ;
; 9.801  ; 10.017       ; 0.216          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[2]                        ;
; 9.801  ; 10.017       ; 0.216          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[3]                        ;
; 9.801  ; 10.017       ; 0.216          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[4]                        ;
; 9.801  ; 10.017       ; 0.216          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[5]                        ;
; 9.801  ; 10.017       ; 0.216          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[6]                        ;
; 9.801  ; 10.017       ; 0.216          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[7]                        ;
; 9.900  ; 9.900        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[0]           ;
; 9.900  ; 9.900        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]           ;
; 9.900  ; 9.900        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[3]           ;
; 9.900  ; 9.900        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|observablevcoout ;
; 9.929  ; 9.929        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[0]|clk                    ;
; 9.929  ; 9.929        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[1]|clk                    ;
; 9.929  ; 9.929        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[2]|clk                    ;
; 9.929  ; 9.929        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[3]|clk                    ;
; 9.929  ; 9.929        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[4]|clk                    ;
; 9.929  ; 9.929        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[5]|clk                    ;
; 9.929  ; 9.929        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[6]|clk                    ;
; 9.929  ; 9.929        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[7]|clk                    ;
; 9.949  ; 9.949        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; clock_in~input|o                      ;
; 9.953  ; 9.953        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; clock_in~inputclkctrl|inclk[0]        ;
; 9.953  ; 9.953        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; clock_in~inputclkctrl|outclk          ;
; 9.966  ; 9.966        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; clock_in~input|i                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; clock_in~input|i                      ;
; 10.000 ; 10.216       ; 0.216          ; High Pulse Width ; clock_in ; Rise       ; reset                                 ;
; 10.034 ; 10.034       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|inclk[0]         ;
; 10.047 ; 10.047       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; clock_in~inputclkctrl|inclk[0]        ;
; 10.047 ; 10.047       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; clock_in~inputclkctrl|outclk          ;
; 10.051 ; 10.051       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; clock_in~input|o                      ;
; 10.070 ; 10.070       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[0]|clk                    ;
; 10.070 ; 10.070       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[1]|clk                    ;
; 10.070 ; 10.070       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[2]|clk                    ;
; 10.070 ; 10.070       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[3]|clk                    ;
; 10.070 ; 10.070       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[4]|clk                    ;
; 10.070 ; 10.070       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[5]|clk                    ;
; 10.070 ; 10.070       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[6]|clk                    ;
; 10.070 ; 10.070       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[7]|clk                    ;
; 10.099 ; 10.099       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[0]           ;
; 10.099 ; 10.099       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]           ;
; 10.099 ; 10.099       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[3]           ;
; 10.099 ; 10.099       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|observablevcoout ;
; 10.267 ; 10.267       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; reset|clk                             ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clock_in ; Rise       ; clock_in                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clock_in ; Rise       ; counter_rst[0]                        ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clock_in ; Rise       ; counter_rst[1]                        ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clock_in ; Rise       ; counter_rst[2]                        ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clock_in ; Rise       ; counter_rst[3]                        ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clock_in ; Rise       ; counter_rst[4]                        ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clock_in ; Rise       ; counter_rst[5]                        ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clock_in ; Rise       ; counter_rst[6]                        ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clock_in ; Rise       ; counter_rst[7]                        ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; clock_in ; Rise       ; reset                                 ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                          ;
+---------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                   ;
+---------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------------+
; 124.665 ; 124.881      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[13]  ;
; 124.665 ; 124.881      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[15]  ;
; 124.665 ; 124.881      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[4]   ;
; 124.671 ; 124.887      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[0]   ;
; 124.671 ; 124.887      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[16]  ;
; 124.671 ; 124.887      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[17]  ;
; 124.671 ; 124.887      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[18]  ;
; 124.671 ; 124.887      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[19]  ;
; 124.671 ; 124.887      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[1]   ;
; 124.671 ; 124.887      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[20]  ;
; 124.671 ; 124.887      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[21]  ;
; 124.671 ; 124.887      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[22]  ;
; 124.671 ; 124.887      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[23]  ;
; 124.671 ; 124.887      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[2]   ;
; 124.671 ; 124.887      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[3]   ;
; 124.671 ; 124.887      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[5]   ;
; 124.671 ; 124.887      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[6]   ;
; 124.671 ; 124.887      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[7]   ;
; 124.671 ; 124.887      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|state.INITIAL    ;
; 124.671 ; 124.887      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|state.LOAD       ;
; 124.671 ; 124.887      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|state.READ       ;
; 124.673 ; 124.889      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[10]  ;
; 124.673 ; 124.889      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[11]  ;
; 124.673 ; 124.889      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[12]  ;
; 124.673 ; 124.889      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[14]  ;
; 124.673 ; 124.889      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[8]   ;
; 124.673 ; 124.889      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[9]   ;
; 124.673 ; 124.889      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|state.LD_TX      ;
; 124.673 ; 124.889      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_data_ctr[0]   ;
; 124.673 ; 124.889      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_data_ctr[1]   ;
; 124.673 ; 124.889      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_data_ctr[2]   ;
; 124.673 ; 124.889      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_data_ctr[3]   ;
; 124.673 ; 124.889      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_data_ctr[4]   ;
; 124.673 ; 124.889      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_data_ctr[5]   ;
; 124.673 ; 124.889      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_data_ctr[6]   ;
; 124.673 ; 124.889      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_data_ctr[7]   ;
; 124.716 ; 124.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_cnt[0]            ;
; 124.716 ; 124.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_cnt[1]            ;
; 124.716 ; 124.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_cnt[2]            ;
; 124.716 ; 124.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_cnt[3]            ;
; 124.716 ; 124.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[0]            ;
; 124.716 ; 124.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[1]            ;
; 124.716 ; 124.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[2]            ;
; 124.716 ; 124.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[3]            ;
; 124.716 ; 124.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[4]            ;
; 124.716 ; 124.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[5]            ;
; 124.716 ; 124.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[6]            ;
; 124.716 ; 124.932      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[7]            ;
; 124.717 ; 124.933      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_1[0]       ;
; 124.717 ; 124.933      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_1[1]       ;
; 124.717 ; 124.933      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_1[2]       ;
; 124.717 ; 124.933      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_1[3]       ;
; 124.717 ; 124.933      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[0]       ;
; 124.717 ; 124.933      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[1]       ;
; 124.717 ; 124.933      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[2]       ;
; 124.717 ; 124.933      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[3]       ;
; 124.717 ; 124.933      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[4]       ;
; 124.717 ; 124.933      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[5]       ;
; 124.717 ; 124.933      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[6]       ;
; 124.717 ; 124.933      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[7]       ;
; 124.717 ; 124.933      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ld_tx_data_ctr   ;
; 124.717 ; 124.933      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|state.DONE       ;
; 124.717 ; 124.933      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|state.ENABLE     ;
; 124.717 ; 124.933      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ;
; 124.717 ; 124.933      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_empty             ;
; 124.717 ; 124.933      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_out               ;
; 124.719 ; 124.935      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|rise_to_high:h1|count_clk[0] ;
; 124.719 ; 124.935      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|rise_to_high:h1|count_clk[1] ;
; 124.719 ; 124.935      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|rise_to_high:h1|count_clk[2] ;
; 124.719 ; 124.935      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|rise_to_high:h1|count_clk[3] ;
; 124.877 ; 125.061      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|rise_to_high:h1|count_clk[0] ;
; 124.877 ; 125.061      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|rise_to_high:h1|count_clk[1] ;
; 124.877 ; 125.061      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|rise_to_high:h1|count_clk[2] ;
; 124.877 ; 125.061      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|rise_to_high:h1|count_clk[3] ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_1[0]       ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_1[1]       ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_1[2]       ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_1[3]       ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[0]       ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[1]       ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[2]       ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[3]       ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[4]       ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[5]       ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[6]       ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[7]       ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ld_tx_data_ctr   ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|state.DONE       ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|state.ENABLE     ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_cnt[0]            ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_cnt[1]            ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_cnt[2]            ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_cnt[3]            ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_empty             ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_out               ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[0]            ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[1]            ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[2]            ;
; 124.879 ; 125.063      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[3]            ;
+---------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[0]'                                                                                     ;
+-----------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                            ;
+-----------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+
; 49999.963 ; 49999.963    ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_1|sd1|pll7|observablevcoout             ;
; 49999.965 ; 49999.965    ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|inclk[0] ;
; 49999.965 ; 49999.965    ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|outclk   ;
; 49999.997 ; 49999.997    ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_1|sd1|pll7|inclk[0]                     ;
; 50000.002 ; 50000.002    ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_1|sd1|pll7|inclk[0]                     ;
; 50000.033 ; 50000.033    ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|inclk[0] ;
; 50000.033 ; 50000.033    ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|outclk   ;
; 50000.037 ; 50000.037    ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_1|sd1|pll7|observablevcoout             ;
+-----------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                 ;
+------------+-------------------------------------------------+-------+-------+------------+-------------------------------------------------+
; Data Port  ; Clock Port                                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+------------+-------------------------------------------------+-------+-------+------------+-------------------------------------------------+
; adc1_ndrdy ; clcck_adc                                       ; 0.682 ; 0.300 ; Rise       ; clcck_adc                                       ;
; adc2_ndrdy ; clcck_adc                                       ; 1.568 ; 1.652 ; Rise       ; clcck_adc                                       ;
; adc1_din   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.785 ; 2.330 ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
+------------+-------------------------------------------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                    ;
+------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port  ; Clock Port                                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; adc1_ndrdy ; clcck_adc                                       ; -0.167 ; 0.200  ; Rise       ; clcck_adc                                       ;
; adc2_ndrdy ; clcck_adc                                       ; -1.013 ; -1.077 ; Rise       ; clcck_adc                                       ;
; adc1_din   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -1.202 ; -1.733 ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
+------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                           ;
+--------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port                                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; deMUX_Y[*]   ; adc1_ndrdy                                      ; 13.845 ; 13.519 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[0]  ; adc1_ndrdy                                      ; 11.297 ; 10.908 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[1]  ; adc1_ndrdy                                      ; 12.946 ; 12.622 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[2]  ; adc1_ndrdy                                      ; 11.997 ; 11.465 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[3]  ; adc1_ndrdy                                      ; 13.185 ; 12.403 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[4]  ; adc1_ndrdy                                      ; 11.983 ; 11.528 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[5]  ; adc1_ndrdy                                      ; 12.527 ; 12.019 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[6]  ; adc1_ndrdy                                      ; 12.631 ; 12.262 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[7]  ; adc1_ndrdy                                      ; 12.439 ; 11.973 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[8]  ; adc1_ndrdy                                      ; 12.975 ; 12.627 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[9]  ; adc1_ndrdy                                      ; 13.845 ; 13.519 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[10] ; adc1_ndrdy                                      ; 11.686 ; 11.112 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[11] ; adc1_ndrdy                                      ; 12.418 ; 11.897 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[12] ; adc1_ndrdy                                      ; 11.859 ; 11.823 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[13] ; adc1_ndrdy                                      ; 11.244 ; 10.945 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[14] ; adc1_ndrdy                                      ; 10.976 ; 10.541 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[15] ; adc1_ndrdy                                      ; 10.644 ; 10.494 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[16] ; adc1_ndrdy                                      ; 10.887 ; 10.551 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[17] ; adc1_ndrdy                                      ; 11.512 ; 11.078 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[18] ; adc1_ndrdy                                      ; 11.842 ; 11.398 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[19] ; adc1_ndrdy                                      ; 12.779 ; 12.054 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[20] ; adc1_ndrdy                                      ; 11.569 ; 11.153 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[21] ; adc1_ndrdy                                      ; 13.615 ; 13.236 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[22] ; adc1_ndrdy                                      ; 12.450 ; 12.017 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[23] ; adc1_ndrdy                                      ; 11.690 ; 11.313 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[24] ; adc1_ndrdy                                      ; 11.920 ; 11.726 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[25] ; adc1_ndrdy                                      ; 11.884 ; 11.415 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[26] ; adc1_ndrdy                                      ; 12.090 ; 11.508 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[27] ; adc1_ndrdy                                      ; 11.928 ; 11.384 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[28] ; adc1_ndrdy                                      ; 11.749 ; 11.639 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[29] ; adc1_ndrdy                                      ; 11.767 ; 11.300 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[30] ; adc1_ndrdy                                      ; 11.969 ; 11.357 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[31] ; adc1_ndrdy                                      ; 11.608 ; 11.146 ; Rise       ; adc1_ndrdy                                      ;
; adc1_pwdn    ; clcck_adc                                       ; 7.355  ; 7.161  ; Rise       ; clcck_adc                                       ;
; adc1_reset   ; clcck_adc                                       ; 8.977  ; 8.837  ; Rise       ; clcck_adc                                       ;
; adc1_start   ; clcck_adc                                       ; 7.716  ; 7.450  ; Rise       ; clcck_adc                                       ;
; adc2_pwdn    ; clcck_adc                                       ; 7.842  ; 7.538  ; Rise       ; clcck_adc                                       ;
; adc2_reset   ; clcck_adc                                       ; 7.863  ; 7.561  ; Rise       ; clcck_adc                                       ;
; adc2_start   ; clcck_adc                                       ; 9.027  ; 8.893  ; Rise       ; clcck_adc                                       ;
; LED_1        ; clock_in                                        ; 8.862  ; 8.446  ; Rise       ; clock_in                                        ;
; adc1_sclk    ; clock_in                                        ; 7.939  ; 7.520  ; Rise       ; clock_in                                        ;
; adc2_sclk    ; clock_in                                        ; 7.919  ; 7.560  ; Rise       ; clock_in                                        ;
; out_3        ; clock_in                                        ; 9.598  ; 9.447  ; Rise       ; clock_in                                        ;
; adc1_dout    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 6.720  ; 6.832  ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc1_sclk    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 7.322  ; 6.842  ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc1_n_cs    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 7.294  ; 7.034  ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc1_sclk    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 4.563  ;        ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc2_dout    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 7.192  ; 7.471  ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; adc2_sclk    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 9.266  ; 8.692  ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; adc2_n_cs    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 6.621  ; 6.434  ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; adc2_sclk    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 4.690  ;        ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; out_1        ; clock_in                                        ; 1.528  ;        ; Rise       ; u0|altpll_0|sd1|pll7|clk[0]                     ;
; out_1        ; clock_in                                        ;        ; 1.519  ; Fall       ; u0|altpll_0|sd1|pll7|clk[0]                     ;
; out_2        ; clock_in                                        ; 4.875  ; 4.753  ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]                     ;
; tx1          ; clock_in                                        ; 4.457  ; 4.691  ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]                     ;
; LED_1        ; clock_in                                        ; 6.392  ; 5.889  ; Rise       ; u0|altpll_0|sd1|pll7|clk[3]                     ;
; out_3        ; clock_in                                        ; 7.128  ; 6.890  ; Rise       ; u0|altpll_0|sd1|pll7|clk[3]                     ;
+--------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                   ;
+--------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port                                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; deMUX_Y[*]   ; adc1_ndrdy                                      ; 9.682  ; 9.531  ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[0]  ; adc1_ndrdy                                      ; 9.892  ; 9.799  ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[1]  ; adc1_ndrdy                                      ; 11.626 ; 11.539 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[2]  ; adc1_ndrdy                                      ; 10.596 ; 10.380 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[3]  ; adc1_ndrdy                                      ; 10.480 ; 10.295 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[4]  ; adc1_ndrdy                                      ; 10.732 ; 10.495 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[5]  ; adc1_ndrdy                                      ; 10.746 ; 10.505 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[6]  ; adc1_ndrdy                                      ; 10.560 ; 10.405 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[7]  ; adc1_ndrdy                                      ; 10.924 ; 10.887 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[8]  ; adc1_ndrdy                                      ; 11.448 ; 11.276 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[9]  ; adc1_ndrdy                                      ; 12.657 ; 12.564 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[10] ; adc1_ndrdy                                      ; 10.289 ; 10.085 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[11] ; adc1_ndrdy                                      ; 11.229 ; 11.007 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[12] ; adc1_ndrdy                                      ; 10.880 ; 10.762 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[13] ; adc1_ndrdy                                      ; 9.946  ; 9.930  ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[14] ; adc1_ndrdy                                      ; 9.682  ; 9.597  ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[15] ; adc1_ndrdy                                      ; 9.957  ; 9.864  ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[16] ; adc1_ndrdy                                      ; 9.779  ; 9.531  ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[17] ; adc1_ndrdy                                      ; 10.296 ; 9.924  ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[18] ; adc1_ndrdy                                      ; 10.565 ; 10.224 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[19] ; adc1_ndrdy                                      ; 10.155 ; 9.832  ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[20] ; adc1_ndrdy                                      ; 10.406 ; 10.007 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[21] ; adc1_ndrdy                                      ; 11.919 ; 11.609 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[22] ; adc1_ndrdy                                      ; 10.452 ; 10.037 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[23] ; adc1_ndrdy                                      ; 10.439 ; 10.104 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[24] ; adc1_ndrdy                                      ; 10.683 ; 10.201 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[25] ; adc1_ndrdy                                      ; 10.928 ; 10.425 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[26] ; adc1_ndrdy                                      ; 10.788 ; 10.406 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[27] ; adc1_ndrdy                                      ; 10.968 ; 10.457 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[28] ; adc1_ndrdy                                      ; 10.988 ; 10.525 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[29] ; adc1_ndrdy                                      ; 10.517 ; 10.150 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[30] ; adc1_ndrdy                                      ; 10.739 ; 10.318 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[31] ; adc1_ndrdy                                      ; 10.881 ; 10.433 ; Rise       ; adc1_ndrdy                                      ;
; adc1_pwdn    ; clcck_adc                                       ; 7.173  ; 6.986  ; Rise       ; clcck_adc                                       ;
; adc1_reset   ; clcck_adc                                       ; 8.789  ; 8.658  ; Rise       ; clcck_adc                                       ;
; adc1_start   ; clcck_adc                                       ; 7.521  ; 7.264  ; Rise       ; clcck_adc                                       ;
; adc2_pwdn    ; clcck_adc                                       ; 7.642  ; 7.349  ; Rise       ; clcck_adc                                       ;
; adc2_reset   ; clcck_adc                                       ; 7.663  ; 7.373  ; Rise       ; clcck_adc                                       ;
; adc2_start   ; clcck_adc                                       ; 8.839  ; 8.713  ; Rise       ; clcck_adc                                       ;
; LED_1        ; clock_in                                        ; 8.632  ; 8.232  ; Rise       ; clock_in                                        ;
; adc1_sclk    ; clock_in                                        ; 7.745  ; 7.343  ; Rise       ; clock_in                                        ;
; adc2_sclk    ; clock_in                                        ; 7.725  ; 7.378  ; Rise       ; clock_in                                        ;
; out_3        ; clock_in                                        ; 9.393  ; 9.251  ; Rise       ; clock_in                                        ;
; adc1_dout    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 6.534  ; 6.642  ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc1_sclk    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 7.118  ; 4.136  ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc1_n_cs    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 7.087  ; 6.837  ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc1_sclk    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 4.454  ;        ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc2_dout    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 6.988  ; 7.258  ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; adc2_sclk    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 8.980  ; 4.387  ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; adc2_n_cs    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 6.443  ; 6.261  ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; adc2_sclk    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 4.599  ;        ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; out_1        ; clock_in                                        ; 0.972  ;        ; Rise       ; u0|altpll_0|sd1|pll7|clk[0]                     ;
; out_1        ; clock_in                                        ;        ; 0.966  ; Fall       ; u0|altpll_0|sd1|pll7|clk[0]                     ;
; out_2        ; clock_in                                        ; 4.436  ; 4.318  ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]                     ;
; tx1          ; clock_in                                        ; 4.030  ; 4.256  ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]                     ;
; LED_1        ; clock_in                                        ; 5.892  ; 5.408  ; Rise       ; u0|altpll_0|sd1|pll7|clk[3]                     ;
; out_3        ; clock_in                                        ; 6.653  ; 6.427  ; Rise       ; u0|altpll_0|sd1|pll7|clk[3]                     ;
+--------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; u0|altpll_0|sd1|pll7|clk[1]                     ; -3.626 ; -68.674       ;
; u0|altpll_0|sd1|pll7|clk[3]                     ; -1.361 ; -2.718        ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -1.019 ; -39.651       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.730 ; -15.922       ;
; clcck_adc                                       ; -0.460 ; -18.937       ;
; adc1_ndrdy                                      ; -0.093 ; -0.665        ;
; clock_in                                        ; 18.035 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; clcck_adc                                       ; -0.554 ; -1.200        ;
; adc1_ndrdy                                      ; -0.078 ; -0.269        ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.138  ; 0.000         ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.185  ; 0.000         ;
; u0|altpll_0|sd1|pll7|clk[1]                     ; 0.187  ; 0.000         ;
; clock_in                                        ; 0.194  ; 0.000         ;
; u0|altpll_0|sd1|pll7|clk[3]                     ; 1.765  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                    ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; clcck_adc                                       ; -0.268 ; -0.746        ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.014  ; 0.000         ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.136  ; 0.000         ;
; u0|altpll_0|sd1|pll7|clk[1]                     ; 6.893  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                    ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.271 ; 0.000         ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.437 ; 0.000         ;
; clcck_adc                                       ; 0.540 ; 0.000         ;
; u0|altpll_0|sd1|pll7|clk[1]                     ; 2.245 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                            ;
+-------------------------------------------------+-----------+---------------+
; Clock                                           ; Slack     ; End Point TNS ;
+-------------------------------------------------+-----------+---------------+
; clcck_adc                                       ; -3.000    ; -148.022      ;
; adc1_ndrdy                                      ; -3.000    ; -19.417       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -1.000    ; -85.000       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -1.000    ; -35.000       ;
; u0|altpll_0|sd1|pll7|clk[3]                     ; 4.729     ; 0.000         ;
; clock_in                                        ; 9.438     ; 0.000         ;
; u0|altpll_0|sd1|pll7|clk[1]                     ; 124.769   ; 0.000         ;
; u0|altpll_0|sd1|pll7|clk[0]                     ; 49999.974 ; 0.000         ;
+-------------------------------------------------+-----------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                                                                      ;
+--------+----------------------------------------+----------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-----------------------------+--------------+------------+------------+
; -3.626 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.310      ;
; -3.625 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.309      ;
; -3.614 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.298      ;
; -3.613 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.297      ;
; -3.611 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.304      ;
; -3.608 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.301      ;
; -3.599 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.292      ;
; -3.596 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.289      ;
; -3.563 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.247      ;
; -3.551 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.235      ;
; -3.546 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.230      ;
; -3.545 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.229      ;
; -3.533 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.217      ;
; -3.532 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.216      ;
; -3.531 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.224      ;
; -3.528 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.221      ;
; -3.525 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.209      ;
; -3.525 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.209      ;
; -3.524 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.208      ;
; -3.524 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.208      ;
; -3.518 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.211      ;
; -3.515 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.208      ;
; -3.510 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.203      ;
; -3.510 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.203      ;
; -3.509 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.202      ;
; -3.507 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.200      ;
; -3.507 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.200      ;
; -3.506 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.190      ;
; -3.505 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.189      ;
; -3.501 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.185      ;
; -3.497 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.190      ;
; -3.491 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.184      ;
; -3.489 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.173      ;
; -3.488 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.181      ;
; -3.483 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.167      ;
; -3.473 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.166      ;
; -3.470 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.154      ;
; -3.462 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.146      ;
; -3.462 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.146      ;
; -3.461 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.154      ;
; -3.460 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.144      ;
; -3.449 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.133      ;
; -3.448 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.132      ;
; -3.448 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.132      ;
; -3.443 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.127      ;
; -3.434 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.127      ;
; -3.431 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.124      ;
; -3.429 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.122      ;
; -3.421 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.105      ;
; -3.416 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.109      ;
; -3.408 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.092      ;
; -3.408 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.101      ;
; -3.408 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.101      ;
; -3.400 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.084      ;
; -3.400 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.084      ;
; -3.393 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.086      ;
; -3.389 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.082      ;
; -3.386 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.070      ;
; -3.381 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.065      ;
; -3.380 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.064      ;
; -3.380 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.073      ;
; -3.376 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[5] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.069      ;
; -3.372 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.065      ;
; -3.372 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.065      ;
; -3.367 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.051      ;
; -3.364 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[4] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.057      ;
; -3.359 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.043      ;
; -3.359 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.043      ;
; -3.353 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.046      ;
; -3.340 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.024      ;
; -3.332 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 2.025      ;
; -3.324 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 2.008      ;
; -3.296 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[6] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 1.989      ;
; -3.296 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 1.989      ;
; -3.283 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[7] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 1.976      ;
; -3.283 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.243     ; 1.967      ;
; -3.275 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[3] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 1.968      ;
; -3.275 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[2] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 1.968      ;
; -3.256 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[1] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 1.949      ;
; -3.199 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|tx_data_ctr[0] ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.234     ; 1.892      ;
; -3.021 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.266     ; 1.682      ;
; -3.020 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.266     ; 1.681      ;
; -3.019 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.266     ; 1.680      ;
; -3.018 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.266     ; 1.679      ;
; -3.006 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.257     ; 1.676      ;
; -3.004 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.257     ; 1.674      ;
; -3.003 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.257     ; 1.673      ;
; -3.001 ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.257     ; 1.671      ;
; -2.958 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.266     ; 1.619      ;
; -2.956 ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.266     ; 1.617      ;
; -2.904 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.257     ; 1.574      ;
; -2.902 ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.257     ; 1.572      ;
; -2.896 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.266     ; 1.557      ;
; -2.894 ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.266     ; 1.555      ;
; -2.868 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.257     ; 1.538      ;
; -2.866 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.257     ; 1.536      ;
; -2.855 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.266     ; 1.516      ;
; -2.853 ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.266     ; 1.514      ;
; -2.771 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|state.INITIAL  ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.257     ; 1.441      ;
; -2.769 ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|UARTCTL:uc1|state.LOAD     ; adc1_ndrdy   ; u0|altpll_0|sd1|pll7|clk[1] ; 1.000        ; -2.257     ; 1.439      ;
+--------+----------------------------------------+----------------------------------------+--------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'u0|altpll_0|sd1|pll7|clk[3]'                                                                                                                                                                   ;
+--------+---------------------------------------------+---------------------------------------------+-------------------------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                                    ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+-------------------------------------------------+-----------------------------+--------------+------------+------------+
; -1.361 ; portable:p0|ADCCTL:adcctl1|spi:spi1|done    ; portable:p0|rise_to_high:h1|next_state.HIGH ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; u0|altpll_0|sd1|pll7|clk[3] ; 0.500        ; -1.421     ; 0.377      ;
; -1.357 ; portable:p0|ADCCTL:adcctl1|spi:spi1|done    ; portable:p0|rise_to_high:h1|next_state.LOW  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; u0|altpll_0|sd1|pll7|clk[3] ; 0.500        ; -1.421     ; 0.373      ;
; 2.803  ; reset                                       ; portable:p0|rise_to_high:h1|next_state.LOW  ; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; -1.264     ; 0.870      ;
; 2.817  ; reset                                       ; portable:p0|rise_to_high:h1|next_state.HIGH ; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; -1.264     ; 0.856      ;
; 4.186  ; portable:p0|rise_to_high:h1|count_clk[2]    ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; 0.166      ; 0.967      ;
; 4.219  ; portable:p0|rise_to_high:h1|next_state.HIGH ; portable:p0|rise_to_high:h1|state.HIGH      ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; -0.299     ; 0.469      ;
; 4.232  ; portable:p0|rise_to_high:h1|next_state.LOW  ; portable:p0|rise_to_high:h1|state.LOW       ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; -0.299     ; 0.456      ;
; 4.232  ; portable:p0|rise_to_high:h1|count_clk[0]    ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; 0.166      ; 0.921      ;
; 4.310  ; portable:p0|rise_to_high:h1|count_clk[1]    ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; 0.166      ; 0.843      ;
; 4.338  ; portable:p0|rise_to_high:h1|count_clk[3]    ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; 0.166      ; 0.815      ;
; 4.548  ; portable:p0|rise_to_high:h1|state.HIGH      ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; 0.216      ; 0.655      ;
; 4.560  ; portable:p0|rise_to_high:h1|state.HIGH      ; portable:p0|rise_to_high:h1|next_state.LOW  ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; 0.216      ; 0.643      ;
; 4.682  ; portable:p0|rise_to_high:h1|state.LOW       ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; 5.000        ; 0.216      ; 0.521      ;
; 7.437  ; reset                                       ; portable:p0|rise_to_high:h1|state.HIGH      ; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3] ; 10.000       ; -1.516     ; 0.984      ;
; 7.438  ; reset                                       ; portable:p0|rise_to_high:h1|state.LOW       ; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3] ; 10.000       ; -1.516     ; 0.983      ;
+--------+---------------------------------------------+---------------------------------------------+-------------------------------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'                                                                                                                                                                                       ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -1.019 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.808     ; 0.698      ;
; -0.972 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[5]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 1.533      ;
; -0.972 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[7]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 1.533      ;
; -0.972 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[22] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 1.533      ;
; -0.972 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[20] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 1.533      ;
; -0.972 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[21] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.084      ; 1.533      ;
; -0.970 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[0]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.085      ; 1.532      ;
; -0.970 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[2]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.085      ; 1.532      ;
; -0.970 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[16] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.085      ; 1.532      ;
; -0.970 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[23] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.085      ; 1.532      ;
; -0.939 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[6]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.085      ; 1.501      ;
; -0.939 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[1]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.085      ; 1.501      ;
; -0.939 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[3]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.085      ; 1.501      ;
; -0.939 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[17] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.085      ; 1.501      ;
; -0.939 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[19] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.085      ; 1.501      ;
; -0.939 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[18] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.085      ; 1.501      ;
; -0.932 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[9]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.086      ; 1.495      ;
; -0.932 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[11] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.086      ; 1.495      ;
; -0.932 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[10] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.086      ; 1.495      ;
; -0.932 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[14] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.086      ; 1.495      ;
; -0.932 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[12] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.086      ; 1.495      ;
; -0.932 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[8]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.086      ; 1.495      ;
; -0.809 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.035     ; 1.761      ;
; -0.799 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.035     ; 1.751      ;
; -0.773 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[4]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.082      ; 1.332      ;
; -0.773 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[13] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.082      ; 1.332      ;
; -0.773 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[15] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.082      ; 1.332      ;
; -0.761 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.138     ; 1.110      ;
; -0.761 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[8]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.138     ; 1.110      ;
; -0.761 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[15]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.138     ; 1.110      ;
; -0.761 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.138     ; 1.110      ;
; -0.761 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[26]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.138     ; 1.110      ;
; -0.761 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[28]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.138     ; 1.110      ;
; -0.761 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[17]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.138     ; 1.110      ;
; -0.761 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[24]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.138     ; 1.110      ;
; -0.761 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[25]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.138     ; 1.110      ;
; -0.727 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.038     ; 1.676      ;
; -0.708 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.035     ; 1.660      ;
; -0.708 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.138     ; 1.057      ;
; -0.708 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[8]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.138     ; 1.057      ;
; -0.708 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[15]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.138     ; 1.057      ;
; -0.708 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.138     ; 1.057      ;
; -0.708 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[26]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.138     ; 1.057      ;
; -0.708 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[28]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.138     ; 1.057      ;
; -0.708 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[17]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.138     ; 1.057      ;
; -0.708 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[24]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.138     ; 1.057      ;
; -0.708 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[25]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.138     ; 1.057      ;
; -0.696 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[15]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.038     ; 1.645      ;
; -0.689 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[16]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.035     ; 1.641      ;
; -0.651 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.035     ; 1.603      ;
; -0.651 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.035     ; 1.603      ;
; -0.625 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[17]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.038     ; 1.574      ;
; -0.623 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[8]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.038     ; 1.572      ;
; -0.614 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[26]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.038     ; 1.563      ;
; -0.611 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.035     ; 1.563      ;
; -0.600 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.035     ; 1.552      ;
; -0.581 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.035     ; 1.533      ;
; -0.580 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.035     ; 1.532      ;
; -0.567 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[5]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.059      ; 1.113      ;
; -0.567 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[7]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.059      ; 1.113      ;
; -0.567 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[22] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.059      ; 1.113      ;
; -0.567 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[20] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.059      ; 1.113      ;
; -0.567 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[21] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.059      ; 1.113      ;
; -0.565 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[0]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.060      ; 1.112      ;
; -0.565 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[2]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.060      ; 1.112      ;
; -0.565 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[16] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.060      ; 1.112      ;
; -0.565 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[23] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.060      ; 1.112      ;
; -0.560 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[24]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.038     ; 1.509      ;
; -0.551 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.137     ; 0.901      ;
; -0.537 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.140     ; 0.884      ;
; -0.537 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.140     ; 0.884      ;
; -0.537 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.140     ; 0.884      ;
; -0.537 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.140     ; 0.884      ;
; -0.537 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.140     ; 0.884      ;
; -0.534 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[16]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.140     ; 0.881      ;
; -0.534 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[6]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.060      ; 1.081      ;
; -0.534 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[1]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.060      ; 1.081      ;
; -0.534 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[3]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.060      ; 1.081      ;
; -0.534 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[17] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.060      ; 1.081      ;
; -0.534 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[19] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.060      ; 1.081      ;
; -0.534 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[18] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.060      ; 1.081      ;
; -0.532 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.038     ; 1.481      ;
; -0.528 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.481      ;
; -0.527 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[9]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.061      ; 1.075      ;
; -0.527 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[11] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.061      ; 1.075      ;
; -0.527 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[10] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.061      ; 1.075      ;
; -0.527 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[14] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.061      ; 1.075      ;
; -0.527 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[12] ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.061      ; 1.075      ;
; -0.527 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[8]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.061      ; 1.075      ;
; -0.523 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.035     ; 1.475      ;
; -0.507 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.CHIPS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; -0.140     ; 0.854      ;
; -0.503 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.035     ; 1.455      ;
; -0.501 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr               ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.083      ; 1.061      ;
; -0.501 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.500        ; 0.083      ; 1.061      ;
; -0.495 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.035     ; 1.447      ;
; -0.495 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.035     ; 1.447      ;
; -0.485 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[28]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.038     ; 1.434      ;
; -0.483 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.035     ; 1.435      ;
; -0.478 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.035     ; 1.430      ;
; -0.474 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[25]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.038     ; 1.423      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'                                                                                                                                                                                       ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.730 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.683      ;
; -0.668 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.621      ;
; -0.633 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.586      ;
; -0.630 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.058      ; 1.175      ;
; -0.623 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.576      ;
; -0.612 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.565      ;
; -0.610 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.563      ;
; -0.602 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.133     ; 0.956      ;
; -0.602 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.133     ; 0.956      ;
; -0.602 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.133     ; 0.956      ;
; -0.602 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.133     ; 0.956      ;
; -0.602 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.133     ; 0.956      ;
; -0.602 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.133     ; 0.956      ;
; -0.602 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.133     ; 0.956      ;
; -0.602 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.133     ; 0.956      ;
; -0.602 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.133     ; 0.956      ;
; -0.589 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.542      ;
; -0.581 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.133     ; 0.935      ;
; -0.581 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.133     ; 0.935      ;
; -0.581 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.133     ; 0.935      ;
; -0.581 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.133     ; 0.935      ;
; -0.581 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.133     ; 0.935      ;
; -0.581 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.133     ; 0.935      ;
; -0.581 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.133     ; 0.935      ;
; -0.581 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.133     ; 0.935      ;
; -0.581 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.133     ; 0.935      ;
; -0.575 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.528      ;
; -0.548 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.501      ;
; -0.544 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.497      ;
; -0.520 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.134     ; 0.873      ;
; -0.518 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.471      ;
; -0.515 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.468      ;
; -0.513 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.466      ;
; -0.512 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.465      ;
; -0.473 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.426      ;
; -0.473 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.426      ;
; -0.472 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.425      ;
; -0.469 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.422      ;
; -0.462 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.415      ;
; -0.462 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.415      ;
; -0.461 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.414      ;
; -0.458 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.CHIPS       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.134     ; 0.811      ;
; -0.457 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.410      ;
; -0.455 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.408      ;
; -0.421 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.036     ; 1.372      ;
; -0.419 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.036     ; 1.370      ;
; -0.417 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.370      ;
; -0.412 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.036     ; 1.363      ;
; -0.401 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.134     ; 0.754      ;
; -0.398 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.351      ;
; -0.394 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.347      ;
; -0.393 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.346      ;
; -0.392 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.058      ; 0.937      ;
; -0.390 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.036     ; 1.341      ;
; -0.383 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.036     ; 1.334      ;
; -0.382 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.036     ; 1.333      ;
; -0.378 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.134     ; 0.731      ;
; -0.378 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.134     ; 0.731      ;
; -0.378 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.134     ; 0.731      ;
; -0.378 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.134     ; 0.731      ;
; -0.378 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.134     ; 0.731      ;
; -0.378 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.331      ;
; -0.365 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.318      ;
; -0.364 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.317      ;
; -0.363 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.134     ; 0.716      ;
; -0.362 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.134     ; 0.715      ;
; -0.356 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.036     ; 1.307      ;
; -0.346 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.036     ; 1.297      ;
; -0.346 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.054      ; 0.887      ;
; -0.346 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.054      ; 0.887      ;
; -0.346 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.054      ; 0.887      ;
; -0.346 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.054      ; 0.887      ;
; -0.346 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.054      ; 0.887      ;
; -0.346 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.054      ; 0.887      ;
; -0.346 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.054      ; 0.887      ;
; -0.346 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.054      ; 0.887      ;
; -0.342 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.295      ;
; -0.339 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.079      ; 0.895      ;
; -0.338 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.036     ; 1.289      ;
; -0.334 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.036     ; 1.285      ;
; -0.323 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.276      ;
; -0.322 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.275      ;
; -0.319 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.036     ; 1.270      ;
; -0.313 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.IDLE        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.134     ; 0.666      ;
; -0.309 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.075      ; 0.861      ;
; -0.307 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.260      ;
; -0.306 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.259      ;
; -0.301 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.HALT        ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.058      ; 0.846      ;
; -0.293 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.134     ; 0.646      ;
; -0.282 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.036     ; 1.233      ;
; -0.281 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.HALT        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; -0.134     ; 0.634      ;
; -0.269 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.079      ; 0.825      ;
; -0.269 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.079      ; 0.825      ;
; -0.269 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.079      ; 0.825      ;
; -0.267 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.220      ;
; -0.266 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.034     ; 1.219      ;
; -0.265 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.036     ; 1.216      ;
; -0.259 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.036     ; 1.210      ;
; -0.252 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.079      ; 0.808      ;
; -0.242 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.500        ; 0.058      ; 0.787      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clcck_adc'                                                                                                                                 ;
+--------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.460 ; portable:p0|ADCCTL:adcctl2|count_cfload[1]  ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.018     ; 1.449      ;
; -0.442 ; portable:p0|ADCCTL:adcctl1|count_rst[0]     ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.009      ; 1.458      ;
; -0.429 ; portable:p0|ADCCTL:adcctl2|count_cfload[1]  ; portable:p0|ADCCTL:adcctl2|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.056     ; 1.380      ;
; -0.423 ; portable:p0|ADCCTL:adcctl2|count_cfload[13] ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.018     ; 1.412      ;
; -0.403 ; portable:p0|ADCCTL:adcctl2|count_cfload[6]  ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.018     ; 1.392      ;
; -0.392 ; portable:p0|ADCCTL:adcctl2|count_cfload[13] ; portable:p0|ADCCTL:adcctl2|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.056     ; 1.343      ;
; -0.390 ; portable:p0|ADCCTL:adcctl2|count_cfload[2]  ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.018     ; 1.379      ;
; -0.389 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|count_config[4] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.024     ; 1.372      ;
; -0.389 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|count_config[1] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.024     ; 1.372      ;
; -0.389 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|count_config[2] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.024     ; 1.372      ;
; -0.389 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|count_config[5] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.024     ; 1.372      ;
; -0.389 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|count_config[6] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.024     ; 1.372      ;
; -0.389 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|count_config[7] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.024     ; 1.372      ;
; -0.387 ; portable:p0|ADCCTL:adcctl1|count_cfload[9]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.014     ; 1.380      ;
; -0.387 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|count_config[3] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.022     ; 1.372      ;
; -0.383 ; portable:p0|ADCCTL:adcctl1|count_rst[3]     ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.009      ; 1.399      ;
; -0.378 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|state.IDLE      ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.083     ; 1.302      ;
; -0.377 ; portable:p0|ADCCTL:adcctl1|count_config[1]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.078     ; 1.306      ;
; -0.372 ; portable:p0|ADCCTL:adcctl2|count_cfload[6]  ; portable:p0|ADCCTL:adcctl2|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.056     ; 1.323      ;
; -0.359 ; portable:p0|ADCCTL:adcctl2|count_cfload[0]  ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.018     ; 1.348      ;
; -0.359 ; portable:p0|ADCCTL:adcctl2|count_cfload[2]  ; portable:p0|ADCCTL:adcctl2|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.056     ; 1.310      ;
; -0.358 ; portable:p0|ADCCTL:adcctl1|count_config[2]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.078     ; 1.287      ;
; -0.355 ; portable:p0|ADCCTL:adcctl1|count_cfload[0]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.014     ; 1.348      ;
; -0.354 ; portable:p0|ADCCTL:adcctl1|count_cfload[8]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.014     ; 1.347      ;
; -0.354 ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT    ; portable:p0|ADCCTL:adcctl2|count_WAIT[4]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.353     ; 1.008      ;
; -0.354 ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT    ; portable:p0|ADCCTL:adcctl2|count_WAIT[0]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.353     ; 1.008      ;
; -0.354 ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT    ; portable:p0|ADCCTL:adcctl2|count_WAIT[1]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.353     ; 1.008      ;
; -0.354 ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT    ; portable:p0|ADCCTL:adcctl2|count_WAIT[2]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.353     ; 1.008      ;
; -0.354 ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT    ; portable:p0|ADCCTL:adcctl2|count_WAIT[3]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.353     ; 1.008      ;
; -0.354 ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT    ; portable:p0|ADCCTL:adcctl2|count_WAIT[7]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.353     ; 1.008      ;
; -0.354 ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT    ; portable:p0|ADCCTL:adcctl2|count_WAIT[5]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.353     ; 1.008      ;
; -0.354 ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT    ; portable:p0|ADCCTL:adcctl2|count_WAIT[6]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.353     ; 1.008      ;
; -0.354 ; portable:p0|ADCCTL:adcctl2|count_WAIT[0]    ; portable:p0|ADCCTL:adcctl2|state.IDLE      ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.253      ; 1.614      ;
; -0.354 ; portable:p0|ADCCTL:adcctl2|count_WAIT[2]    ; portable:p0|ADCCTL:adcctl2|state.IDLE      ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.253      ; 1.614      ;
; -0.349 ; portable:p0|ADCCTL:adcctl1|count_cfload[10] ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.014     ; 1.342      ;
; -0.346 ; portable:p0|ADCCTL:adcctl1|count_rst[4]     ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.009      ; 1.362      ;
; -0.346 ; portable:p0|ADCCTL:adcctl1|count_rst[6]     ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.009      ; 1.362      ;
; -0.343 ; portable:p0|ADCCTL:adcctl1|count_rst[5]     ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.009      ; 1.359      ;
; -0.341 ; portable:p0|ADCCTL:adcctl1|count_cfload[4]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.014     ; 1.334      ;
; -0.341 ; portable:p0|ADCCTL:adcctl1|count_cfload[9]  ; portable:p0|ADCCTL:adcctl1|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.048     ; 1.300      ;
; -0.338 ; portable:p0|ADCCTL:adcctl1|count_cfload[2]  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.014     ; 1.331      ;
; -0.334 ; portable:p0|ADCCTL:adcctl1|count_config[1]  ; portable:p0|ADCCTL:adcctl1|count_config[3] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.025     ; 1.316      ;
; -0.334 ; portable:p0|ADCCTL:adcctl1|count_config[1]  ; portable:p0|ADCCTL:adcctl1|count_config[2] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.025     ; 1.316      ;
; -0.334 ; portable:p0|ADCCTL:adcctl1|count_config[1]  ; portable:p0|ADCCTL:adcctl1|count_config[4] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.025     ; 1.316      ;
; -0.334 ; portable:p0|ADCCTL:adcctl1|count_config[1]  ; portable:p0|ADCCTL:adcctl1|count_config[6] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.025     ; 1.316      ;
; -0.334 ; portable:p0|ADCCTL:adcctl1|count_config[1]  ; portable:p0|ADCCTL:adcctl1|count_config[5] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.025     ; 1.316      ;
; -0.334 ; portable:p0|ADCCTL:adcctl1|count_config[1]  ; portable:p0|ADCCTL:adcctl1|count_config[7] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.025     ; 1.316      ;
; -0.332 ; portable:p0|ADCCTL:adcctl1|count_rst[0]     ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.031      ; 1.370      ;
; -0.331 ; portable:p0|ADCCTL:adcctl1|count_rst[2]     ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.009      ; 1.347      ;
; -0.331 ; portable:p0|ADCCTL:adcctl1|count_config[1]  ; portable:p0|ADCCTL:adcctl1|count_config[1] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.022     ; 1.316      ;
; -0.328 ; portable:p0|ADCCTL:adcctl2|count_cfload[0]  ; portable:p0|ADCCTL:adcctl2|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.056     ; 1.279      ;
; -0.320 ; portable:p0|ADCCTL:adcctl1|count_rst[1]     ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.009      ; 1.336      ;
; -0.315 ; portable:p0|ADCCTL:adcctl1|count_config[2]  ; portable:p0|ADCCTL:adcctl1|count_config[3] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.025     ; 1.297      ;
; -0.315 ; portable:p0|ADCCTL:adcctl1|count_config[2]  ; portable:p0|ADCCTL:adcctl1|count_config[1] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.025     ; 1.297      ;
; -0.315 ; portable:p0|ADCCTL:adcctl1|count_config[2]  ; portable:p0|ADCCTL:adcctl1|count_config[4] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.025     ; 1.297      ;
; -0.315 ; portable:p0|ADCCTL:adcctl1|count_config[2]  ; portable:p0|ADCCTL:adcctl1|count_config[6] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.025     ; 1.297      ;
; -0.315 ; portable:p0|ADCCTL:adcctl1|count_config[2]  ; portable:p0|ADCCTL:adcctl1|count_config[5] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.025     ; 1.297      ;
; -0.315 ; portable:p0|ADCCTL:adcctl1|count_config[2]  ; portable:p0|ADCCTL:adcctl1|count_config[7] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.025     ; 1.297      ;
; -0.314 ; portable:p0|ADCCTL:adcctl2|count_cfload[8]  ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.018     ; 1.303      ;
; -0.312 ; portable:p0|ADCCTL:adcctl1|count_config[2]  ; portable:p0|ADCCTL:adcctl1|count_config[2] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.022     ; 1.297      ;
; -0.310 ; portable:p0|ADCCTL:adcctl2|count_cfload[9]  ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.018     ; 1.299      ;
; -0.309 ; portable:p0|ADCCTL:adcctl1|count_cfload[0]  ; portable:p0|ADCCTL:adcctl1|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.048     ; 1.268      ;
; -0.308 ; portable:p0|ADCCTL:adcctl1|count_cfload[8]  ; portable:p0|ADCCTL:adcctl1|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.048     ; 1.267      ;
; -0.308 ; portable:p0|ADCCTL:adcctl2|count_cfload[14] ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.018     ; 1.297      ;
; -0.307 ; portable:p0|ADCCTL:adcctl2|count_config[3]  ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.094     ; 1.220      ;
; -0.305 ; portable:p0|ADCCTL:adcctl1|count_start[6]   ; portable:p0|ADCCTL:adcctl1|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.035      ; 1.347      ;
; -0.305 ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD    ; portable:p0|ADCCTL:adcctl2|data_out[15]    ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.136     ; 1.176      ;
; -0.303 ; portable:p0|ADCCTL:adcctl1|count_cfload[10] ; portable:p0|ADCCTL:adcctl1|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.048     ; 1.262      ;
; -0.303 ; portable:p0|ADCCTL:adcctl1|count_start[4]   ; portable:p0|ADCCTL:adcctl1|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; 0.035      ; 1.345      ;
; -0.303 ; portable:p0|ADCCTL:adcctl1|state.CF_SEND    ; portable:p0|ADCCTL:adcctl1|count_start[3]  ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.148     ; 1.162      ;
; -0.303 ; portable:p0|ADCCTL:adcctl1|state.CF_SEND    ; portable:p0|ADCCTL:adcctl1|count_start[0]  ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.148     ; 1.162      ;
; -0.303 ; portable:p0|ADCCTL:adcctl1|state.CF_SEND    ; portable:p0|ADCCTL:adcctl1|count_start[1]  ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.148     ; 1.162      ;
; -0.303 ; portable:p0|ADCCTL:adcctl1|state.CF_SEND    ; portable:p0|ADCCTL:adcctl1|count_start[2]  ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.148     ; 1.162      ;
; -0.303 ; portable:p0|ADCCTL:adcctl1|state.CF_SEND    ; portable:p0|ADCCTL:adcctl1|count_start[7]  ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.148     ; 1.162      ;
; -0.303 ; portable:p0|ADCCTL:adcctl1|state.CF_SEND    ; portable:p0|ADCCTL:adcctl1|count_start[4]  ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.148     ; 1.162      ;
; -0.303 ; portable:p0|ADCCTL:adcctl1|state.CF_SEND    ; portable:p0|ADCCTL:adcctl1|count_start[5]  ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.148     ; 1.162      ;
; -0.303 ; portable:p0|ADCCTL:adcctl1|state.CF_SEND    ; portable:p0|ADCCTL:adcctl1|count_start[6]  ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.148     ; 1.162      ;
; -0.303 ; portable:p0|ADCCTL:adcctl2|count_config[2]  ; portable:p0|ADCCTL:adcctl2|count_config[4] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.024     ; 1.286      ;
; -0.303 ; portable:p0|ADCCTL:adcctl2|count_config[2]  ; portable:p0|ADCCTL:adcctl2|count_config[1] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.024     ; 1.286      ;
; -0.303 ; portable:p0|ADCCTL:adcctl2|count_config[2]  ; portable:p0|ADCCTL:adcctl2|count_config[3] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.024     ; 1.286      ;
; -0.303 ; portable:p0|ADCCTL:adcctl2|count_config[2]  ; portable:p0|ADCCTL:adcctl2|count_config[5] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.024     ; 1.286      ;
; -0.303 ; portable:p0|ADCCTL:adcctl2|count_config[2]  ; portable:p0|ADCCTL:adcctl2|count_config[6] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.024     ; 1.286      ;
; -0.303 ; portable:p0|ADCCTL:adcctl2|count_config[2]  ; portable:p0|ADCCTL:adcctl2|count_config[7] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.024     ; 1.286      ;
; -0.301 ; portable:p0|ADCCTL:adcctl2|count_config[2]  ; portable:p0|ADCCTL:adcctl2|count_config[2] ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.022     ; 1.286      ;
; -0.295 ; portable:p0|ADCCTL:adcctl1|count_cfload[4]  ; portable:p0|ADCCTL:adcctl1|state.CF_SEND   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.048     ; 1.254      ;
; -0.295 ; portable:p0|ADCCTL:adcctl2|state.WAIT       ; portable:p0|ADCCTL:adcctl2|count_WAIT[4]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.353     ; 0.949      ;
; -0.295 ; portable:p0|ADCCTL:adcctl2|state.WAIT       ; portable:p0|ADCCTL:adcctl2|count_WAIT[0]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.353     ; 0.949      ;
; -0.295 ; portable:p0|ADCCTL:adcctl2|state.WAIT       ; portable:p0|ADCCTL:adcctl2|count_WAIT[1]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.353     ; 0.949      ;
; -0.295 ; portable:p0|ADCCTL:adcctl2|state.WAIT       ; portable:p0|ADCCTL:adcctl2|count_WAIT[2]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.353     ; 0.949      ;
; -0.295 ; portable:p0|ADCCTL:adcctl2|state.WAIT       ; portable:p0|ADCCTL:adcctl2|count_WAIT[3]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.353     ; 0.949      ;
; -0.295 ; portable:p0|ADCCTL:adcctl2|state.WAIT       ; portable:p0|ADCCTL:adcctl2|count_WAIT[7]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.353     ; 0.949      ;
; -0.295 ; portable:p0|ADCCTL:adcctl2|state.WAIT       ; portable:p0|ADCCTL:adcctl2|count_WAIT[5]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.353     ; 0.949      ;
; -0.295 ; portable:p0|ADCCTL:adcctl2|state.WAIT       ; portable:p0|ADCCTL:adcctl2|count_WAIT[6]   ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.353     ; 0.949      ;
; -0.294 ; portable:p0|ADCCTL:adcctl1|count_WAIT[0]    ; portable:p0|ADCCTL:adcctl1|state.IDLE      ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.027     ; 1.274      ;
; -0.294 ; portable:p0|ADCCTL:adcctl1|count_WAIT[1]    ; portable:p0|ADCCTL:adcctl1|state.IDLE      ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.027     ; 1.274      ;
; -0.293 ; portable:p0|ADCCTL:adcctl1|state.SEND       ; portable:p0|ADCCTL:adcctl1|count_start[3]  ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.174     ; 1.126      ;
; -0.293 ; portable:p0|ADCCTL:adcctl1|state.SEND       ; portable:p0|ADCCTL:adcctl1|count_start[0]  ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.174     ; 1.126      ;
; -0.293 ; portable:p0|ADCCTL:adcctl1|state.SEND       ; portable:p0|ADCCTL:adcctl1|count_start[1]  ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.174     ; 1.126      ;
; -0.293 ; portable:p0|ADCCTL:adcctl1|state.SEND       ; portable:p0|ADCCTL:adcctl1|count_start[2]  ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.174     ; 1.126      ;
; -0.293 ; portable:p0|ADCCTL:adcctl1|state.SEND       ; portable:p0|ADCCTL:adcctl1|count_start[7]  ; clcck_adc    ; clcck_adc   ; 1.000        ; -0.174     ; 1.126      ;
+--------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'adc1_ndrdy'                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.093 ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.036     ; 1.044      ;
; -0.083 ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.027     ; 1.043      ;
; -0.083 ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.027     ; 1.043      ;
; -0.083 ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.027     ; 1.043      ;
; -0.083 ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.027     ; 1.043      ;
; -0.083 ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.027     ; 1.043      ;
; -0.079 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 1.029      ;
; -0.078 ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 1.028      ;
; -0.058 ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.046     ; 0.999      ;
; -0.057 ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.046     ; 0.998      ;
; -0.034 ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.036     ; 0.985      ;
; -0.024 ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.027     ; 0.984      ;
; -0.024 ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.027     ; 0.984      ;
; -0.024 ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.027     ; 0.984      ;
; -0.024 ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.027     ; 0.984      ;
; -0.024 ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.027     ; 0.984      ;
; -0.019 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.969      ;
; -0.018 ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.968      ;
; 0.005  ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.046     ; 0.936      ;
; 0.025  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.036     ; 0.926      ;
; 0.026  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.036     ; 0.925      ;
; 0.041  ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.909      ;
; 0.046  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.036     ; 0.905      ;
; 0.055  ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.895      ;
; 0.055  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.895      ;
; 0.056  ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.894      ;
; 0.056  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.894      ;
; 0.067  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.046     ; 0.874      ;
; 0.076  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.874      ;
; 0.078  ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.046     ; 0.863      ;
; 0.079  ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.046     ; 0.862      ;
; 0.094  ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.036     ; 0.857      ;
; 0.105  ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.845      ;
; 0.108  ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.842      ;
; 0.108  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.842      ;
; 0.109  ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.841      ;
; 0.110  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.036     ; 0.841      ;
; 0.114  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|counter_x[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.036     ; 0.837      ;
; 0.115  ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.036     ; 0.836      ;
; 0.125  ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.036     ; 0.826      ;
; 0.141  ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.046     ; 0.800      ;
; 0.144  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.806      ;
; 0.151  ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.799      ;
; 0.155  ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.795      ;
; 0.162  ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.036     ; 0.789      ;
; 0.162  ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.036     ; 0.789      ;
; 0.176  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.774      ;
; 0.176  ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.774      ;
; 0.187  ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.763      ;
; 0.193  ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.036     ; 0.758      ;
; 0.195  ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.036     ; 0.756      ;
; 0.203  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.046     ; 0.738      ;
; 0.236  ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.714      ;
; 0.246  ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.046     ; 0.695      ;
; 0.310  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.640      ;
; 0.342  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.035     ; 0.610      ;
; 0.342  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.035     ; 0.610      ;
; 0.342  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.035     ; 0.610      ;
; 0.342  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.035     ; 0.610      ;
; 0.342  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.035     ; 0.610      ;
; 0.379  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.571      ;
; 0.384  ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.046     ; 0.557      ;
; 0.391  ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.559      ;
; 0.397  ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|counter_x[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.036     ; 0.554      ;
; 0.398  ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.036     ; 0.553      ;
; 0.401  ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.549      ;
; 0.401  ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|counter_y[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.549      ;
; 0.407  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|counter_x[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.036     ; 0.544      ;
; 0.408  ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.036     ; 0.543      ;
; 0.409  ; portable:p0|SCANCTL:scan1|state.IDLE   ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.036     ; 0.542      ;
; 0.477  ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.036     ; 0.474      ;
; 0.549  ; reset                                  ; portable:p0|SCANCTL:scan1|state.IDLE   ; clock_in     ; adc1_ndrdy  ; 1.000        ; 0.821      ; 1.239      ;
; 0.554  ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.037     ; 0.396      ;
; 0.556  ; reset                                  ; portable:p0|SCANCTL:scan1|state.COUNTX ; clock_in     ; adc1_ndrdy  ; 1.000        ; 0.821      ; 1.232      ;
; 0.556  ; reset                                  ; portable:p0|SCANCTL:scan1|state.HEAD   ; clock_in     ; adc1_ndrdy  ; 1.000        ; 0.821      ; 1.232      ;
; 0.559  ; reset                                  ; portable:p0|SCANCTL:scan1|state.COUNTY ; clock_in     ; adc1_ndrdy  ; 1.000        ; 0.821      ; 1.229      ;
; 0.601  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 1.000        ; -0.036     ; 0.350      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_in'                                                                         ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 18.035 ; reset          ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.214     ; 1.738      ;
; 18.035 ; reset          ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.214     ; 1.738      ;
; 18.035 ; reset          ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.214     ; 1.738      ;
; 18.035 ; reset          ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.214     ; 1.738      ;
; 18.035 ; reset          ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.214     ; 1.738      ;
; 18.035 ; reset          ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.214     ; 1.738      ;
; 18.035 ; reset          ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.214     ; 1.738      ;
; 18.446 ; reset          ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.214     ; 1.327      ;
; 18.456 ; reset          ; reset          ; clock_in     ; clock_in    ; 20.000       ; -0.022     ; 1.509      ;
; 18.712 ; counter_rst[1] ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.239      ;
; 18.712 ; counter_rst[1] ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.239      ;
; 18.712 ; counter_rst[1] ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.239      ;
; 18.712 ; counter_rst[1] ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.239      ;
; 18.712 ; counter_rst[1] ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.239      ;
; 18.712 ; counter_rst[1] ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.239      ;
; 18.712 ; counter_rst[1] ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.239      ;
; 18.716 ; counter_rst[0] ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.235      ;
; 18.716 ; counter_rst[0] ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.235      ;
; 18.716 ; counter_rst[0] ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.235      ;
; 18.716 ; counter_rst[0] ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.235      ;
; 18.716 ; counter_rst[0] ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.235      ;
; 18.716 ; counter_rst[0] ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.235      ;
; 18.716 ; counter_rst[0] ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.235      ;
; 18.804 ; counter_rst[6] ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.147      ;
; 18.804 ; counter_rst[6] ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.147      ;
; 18.804 ; counter_rst[6] ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.147      ;
; 18.804 ; counter_rst[6] ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.147      ;
; 18.804 ; counter_rst[6] ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.147      ;
; 18.804 ; counter_rst[6] ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.147      ;
; 18.804 ; counter_rst[6] ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.147      ;
; 18.807 ; counter_rst[5] ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.144      ;
; 18.807 ; counter_rst[5] ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.144      ;
; 18.807 ; counter_rst[5] ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.144      ;
; 18.807 ; counter_rst[5] ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.144      ;
; 18.807 ; counter_rst[5] ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.144      ;
; 18.807 ; counter_rst[5] ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.144      ;
; 18.807 ; counter_rst[5] ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.144      ;
; 18.850 ; counter_rst[2] ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.101      ;
; 18.850 ; counter_rst[2] ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.101      ;
; 18.850 ; counter_rst[2] ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.101      ;
; 18.850 ; counter_rst[2] ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.101      ;
; 18.850 ; counter_rst[2] ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.101      ;
; 18.850 ; counter_rst[2] ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.101      ;
; 18.850 ; counter_rst[2] ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.101      ;
; 18.869 ; counter_rst[3] ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.082      ;
; 18.869 ; counter_rst[3] ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.082      ;
; 18.869 ; counter_rst[3] ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.082      ;
; 18.869 ; counter_rst[3] ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.082      ;
; 18.869 ; counter_rst[3] ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.082      ;
; 18.869 ; counter_rst[3] ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.082      ;
; 18.869 ; counter_rst[3] ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.082      ;
; 18.942 ; counter_rst[4] ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.009      ;
; 18.942 ; counter_rst[4] ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.009      ;
; 18.942 ; counter_rst[4] ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.009      ;
; 18.942 ; counter_rst[4] ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.009      ;
; 18.942 ; counter_rst[4] ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.009      ;
; 18.942 ; counter_rst[4] ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.009      ;
; 18.942 ; counter_rst[4] ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 1.009      ;
; 18.951 ; counter_rst[6] ; reset          ; clock_in     ; clock_in    ; 20.000       ; 0.119      ; 1.155      ;
; 18.954 ; counter_rst[5] ; reset          ; clock_in     ; clock_in    ; 20.000       ; 0.119      ; 1.152      ;
; 19.016 ; counter_rst[3] ; reset          ; clock_in     ; clock_in    ; 20.000       ; 0.119      ; 1.090      ;
; 19.057 ; counter_rst[1] ; reset          ; clock_in     ; clock_in    ; 20.000       ; 0.119      ; 1.049      ;
; 19.061 ; counter_rst[0] ; reset          ; clock_in     ; clock_in    ; 20.000       ; 0.119      ; 1.045      ;
; 19.089 ; counter_rst[4] ; reset          ; clock_in     ; clock_in    ; 20.000       ; 0.119      ; 1.017      ;
; 19.103 ; counter_rst[6] ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 0.848      ;
; 19.106 ; counter_rst[1] ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 0.845      ;
; 19.106 ; counter_rst[5] ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 0.845      ;
; 19.110 ; counter_rst[0] ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 0.841      ;
; 19.165 ; counter_rst[7] ; counter_rst[7] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 0.786      ;
; 19.165 ; counter_rst[7] ; counter_rst[4] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 0.786      ;
; 19.165 ; counter_rst[7] ; counter_rst[1] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 0.786      ;
; 19.165 ; counter_rst[7] ; counter_rst[2] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 0.786      ;
; 19.165 ; counter_rst[7] ; counter_rst[3] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 0.786      ;
; 19.165 ; counter_rst[7] ; counter_rst[5] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 0.786      ;
; 19.165 ; counter_rst[7] ; counter_rst[6] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 0.786      ;
; 19.168 ; counter_rst[3] ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 0.783      ;
; 19.195 ; counter_rst[2] ; reset          ; clock_in     ; clock_in    ; 20.000       ; 0.119      ; 0.911      ;
; 19.241 ; counter_rst[4] ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 0.710      ;
; 19.244 ; counter_rst[2] ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 0.707      ;
; 19.509 ; counter_rst[7] ; reset          ; clock_in     ; clock_in    ; 20.000       ; 0.119      ; 0.597      ;
; 19.555 ; counter_rst[7] ; counter_rst[0] ; clock_in     ; clock_in    ; 20.000       ; -0.036     ; 0.396      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clcck_adc'                                                                                                                                                                              ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.554 ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; clcck_adc   ; 0.000        ; 1.769      ; 1.434      ;
; -0.519 ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; clcck_adc   ; 0.000        ; 1.769      ; 1.469      ;
; -0.094 ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; clcck_adc   ; -0.500       ; 1.769      ; 1.394      ;
; -0.074 ; adc1_ndrdy                                      ; portable:p0|ADCCTL:adcctl1|state.IDLE           ; adc1_ndrdy                                      ; clcck_adc   ; 0.000        ; 1.519      ; 1.559      ;
; -0.055 ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; clcck_adc   ; -0.500       ; 1.769      ; 1.433      ;
; -0.053 ; adc1_ndrdy                                      ; portable:p0|ADCCTL:adcctl1|state.SEND           ; adc1_ndrdy                                      ; clcck_adc   ; 0.000        ; 1.519      ; 1.580      ;
; 0.201  ; portable:p0|ADCCTL:adcctl1|state.CF_WAIT        ; portable:p0|ADCCTL:adcctl1|state.CF_WAIT        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; portable:p0|ADCCTL:adcctl1|state.WAIT           ; portable:p0|ADCCTL:adcctl1|state.WAIT           ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; portable:p0|ADCCTL:adcctl1|state.RESET          ; portable:p0|ADCCTL:adcctl1|state.RESET          ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD        ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; portable:p0|ADCCTL:adcctl1|count_config[0]      ; portable:p0|ADCCTL:adcctl1|count_config[0]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; portable:p0|ADCCTL:adcctl1|state.SEND           ; portable:p0|ADCCTL:adcctl1|state.SEND           ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; portable:p0|ADCCTL:adcctl1|state.CF_SEND        ; portable:p0|ADCCTL:adcctl1|state.CF_SEND        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; portable:p0|ADCCTL:adcctl1|START                ; portable:p0|ADCCTL:adcctl1|START                ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; portable:p0|ADCCTL:adcctl1|n_RST                ; portable:p0|ADCCTL:adcctl1|n_RST                ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; portable:p0|ADCCTL:adcctl1|n_PWDN               ; portable:p0|ADCCTL:adcctl1|n_PWDN               ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; portable:p0|ADCCTL:adcctl2|state.WAIT           ; portable:p0|ADCCTL:adcctl2|state.WAIT           ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT        ; portable:p0|ADCCTL:adcctl2|state.CF_WAIT        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD        ; portable:p0|ADCCTL:adcctl2|state.CF_LOAD        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; portable:p0|ADCCTL:adcctl2|count_config[0]      ; portable:p0|ADCCTL:adcctl2|count_config[0]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; portable:p0|ADCCTL:adcctl2|state.SEND           ; portable:p0|ADCCTL:adcctl2|state.SEND           ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; portable:p0|ADCCTL:adcctl2|state.CF_SEND        ; portable:p0|ADCCTL:adcctl2|state.CF_SEND        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; portable:p0|ADCCTL:adcctl2|START                ; portable:p0|ADCCTL:adcctl2|START                ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; portable:p0|ADCCTL:adcctl2|n_RST                ; portable:p0|ADCCTL:adcctl2|n_RST                ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; portable:p0|ADCCTL:adcctl2|n_PWDN               ; portable:p0|ADCCTL:adcctl2|n_PWDN               ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; portable:p0|ADCCTL:adcctl1|data_out[1]          ; portable:p0|ADCCTL:adcctl1|data_out[1]          ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; portable:p0|ADCCTL:adcctl1|data_out[8]          ; portable:p0|ADCCTL:adcctl1|data_out[8]          ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; portable:p0|ADCCTL:adcctl1|data_out[26]         ; portable:p0|ADCCTL:adcctl1|data_out[26]         ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; portable:p0|ADCCTL:adcctl2|data_out[1]          ; portable:p0|ADCCTL:adcctl2|data_out[1]          ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; portable:p0|ADCCTL:adcctl2|data_out[8]          ; portable:p0|ADCCTL:adcctl2|data_out[8]          ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; portable:p0|ADCCTL:adcctl2|data_out[26]         ; portable:p0|ADCCTL:adcctl2|data_out[26]         ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.307      ;
; 0.206  ; portable:p0|ADCCTL:adcctl1|spi:spi1|cnt[0]      ; portable:p0|ADCCTL:adcctl1|spi:spi1|cnt[0]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.024      ; 0.314      ;
; 0.211  ; portable:p0|ADCCTL:adcctl1|count_rst[7]         ; portable:p0|ADCCTL:adcctl1|count_rst[7]         ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.317      ;
; 0.212  ; portable:p0|ADCCTL:adcctl1|count_start[7]       ; portable:p0|ADCCTL:adcctl1|count_start[7]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.318      ;
; 0.219  ; portable:p0|ADCCTL:adcctl2|count_start[7]       ; portable:p0|ADCCTL:adcctl2|count_start[7]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.325      ;
; 0.247  ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD        ; portable:p0|ADCCTL:adcctl1|data_out[0]          ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.024      ; 0.355      ;
; 0.284  ; portable:p0|ADCCTL:adcctl2|count_WAIT[7]        ; portable:p0|ADCCTL:adcctl2|count_WAIT[7]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.390      ;
; 0.288  ; portable:p0|ADCCTL:adcctl2|count_config[0]      ; portable:p0|ADCCTL:adcctl2|count_config[1]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.060      ; 0.432      ;
; 0.297  ; portable:p0|ADCCTL:adcctl1|count_config[0]      ; portable:p0|ADCCTL:adcctl1|count_config[1]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.065      ; 0.446      ;
; 0.298  ; portable:p0|ADCCTL:adcctl1|state.CF_WAIT        ; portable:p0|ADCCTL:adcctl1|state.IDLE           ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.024      ; 0.406      ;
; 0.312  ; portable:p0|ADCCTL:adcctl1|count_WAIT[3]        ; portable:p0|ADCCTL:adcctl1|count_WAIT[3]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.418      ;
; 0.312  ; portable:p0|ADCCTL:adcctl1|count_config[3]      ; portable:p0|ADCCTL:adcctl1|count_config[3]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.418      ;
; 0.312  ; portable:p0|ADCCTL:adcctl1|count_start[3]       ; portable:p0|ADCCTL:adcctl1|count_start[3]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.418      ;
; 0.312  ; portable:p0|ADCCTL:adcctl2|count_start[1]       ; portable:p0|ADCCTL:adcctl2|count_start[1]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.418      ;
; 0.313  ; portable:p0|ADCCTL:adcctl1|count_WAIT[1]        ; portable:p0|ADCCTL:adcctl1|count_WAIT[1]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.419      ;
; 0.313  ; portable:p0|ADCCTL:adcctl1|count_WAIT[4]        ; portable:p0|ADCCTL:adcctl1|count_WAIT[4]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.419      ;
; 0.313  ; portable:p0|ADCCTL:adcctl1|count_WAIT[5]        ; portable:p0|ADCCTL:adcctl1|count_WAIT[5]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.419      ;
; 0.313  ; portable:p0|ADCCTL:adcctl1|count_config[2]      ; portable:p0|ADCCTL:adcctl1|count_config[2]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.419      ;
; 0.313  ; portable:p0|ADCCTL:adcctl1|count_start[1]       ; portable:p0|ADCCTL:adcctl1|count_start[1]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.419      ;
; 0.313  ; portable:p0|ADCCTL:adcctl2|count_WAIT[3]        ; portable:p0|ADCCTL:adcctl2|count_WAIT[3]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.419      ;
; 0.313  ; portable:p0|ADCCTL:adcctl2|count_config[4]      ; portable:p0|ADCCTL:adcctl2|count_config[4]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.419      ;
; 0.313  ; portable:p0|ADCCTL:adcctl2|count_config[5]      ; portable:p0|ADCCTL:adcctl2|count_config[5]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.419      ;
; 0.313  ; portable:p0|ADCCTL:adcctl2|count_config[6]      ; portable:p0|ADCCTL:adcctl2|count_config[6]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.419      ;
; 0.313  ; portable:p0|ADCCTL:adcctl2|count_config[7]      ; portable:p0|ADCCTL:adcctl2|count_config[7]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.419      ;
; 0.313  ; portable:p0|ADCCTL:adcctl2|count_start[3]       ; portable:p0|ADCCTL:adcctl2|count_start[3]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.419      ;
; 0.314  ; portable:p0|ADCCTL:adcctl1|count_rst[2]         ; portable:p0|ADCCTL:adcctl1|count_rst[2]         ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.420      ;
; 0.314  ; portable:p0|ADCCTL:adcctl1|count_rst[3]         ; portable:p0|ADCCTL:adcctl1|count_rst[3]         ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.420      ;
; 0.314  ; portable:p0|ADCCTL:adcctl1|count_rst[6]         ; portable:p0|ADCCTL:adcctl1|count_rst[6]         ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.420      ;
; 0.314  ; portable:p0|ADCCTL:adcctl1|count_config[4]      ; portable:p0|ADCCTL:adcctl1|count_config[4]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.420      ;
; 0.314  ; portable:p0|ADCCTL:adcctl1|count_config[5]      ; portable:p0|ADCCTL:adcctl1|count_config[5]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.420      ;
; 0.314  ; portable:p0|ADCCTL:adcctl1|count_start[4]       ; portable:p0|ADCCTL:adcctl1|count_start[4]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.420      ;
; 0.314  ; portable:p0|ADCCTL:adcctl1|count_start[5]       ; portable:p0|ADCCTL:adcctl1|count_start[5]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.420      ;
; 0.314  ; portable:p0|ADCCTL:adcctl2|count_WAIT[2]        ; portable:p0|ADCCTL:adcctl2|count_WAIT[2]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.420      ;
; 0.314  ; portable:p0|ADCCTL:adcctl2|count_WAIT[4]        ; portable:p0|ADCCTL:adcctl2|count_WAIT[4]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.420      ;
; 0.314  ; portable:p0|ADCCTL:adcctl2|count_WAIT[6]        ; portable:p0|ADCCTL:adcctl2|count_WAIT[6]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.420      ;
; 0.314  ; portable:p0|ADCCTL:adcctl2|count_config[2]      ; portable:p0|ADCCTL:adcctl2|count_config[2]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.420      ;
; 0.314  ; portable:p0|ADCCTL:adcctl2|count_start[4]       ; portable:p0|ADCCTL:adcctl2|count_start[4]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.420      ;
; 0.314  ; portable:p0|ADCCTL:adcctl2|count_start[5]       ; portable:p0|ADCCTL:adcctl2|count_start[5]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.420      ;
; 0.315  ; portable:p0|ADCCTL:adcctl1|count_WAIT[2]        ; portable:p0|ADCCTL:adcctl1|count_WAIT[2]        ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.421      ;
; 0.315  ; portable:p0|ADCCTL:adcctl1|count_rst[4]         ; portable:p0|ADCCTL:adcctl1|count_rst[4]         ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.421      ;
; 0.315  ; portable:p0|ADCCTL:adcctl1|count_start[2]       ; portable:p0|ADCCTL:adcctl1|count_start[2]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.421      ;
; 0.315  ; portable:p0|ADCCTL:adcctl1|count_start[6]       ; portable:p0|ADCCTL:adcctl1|count_start[6]       ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.421      ;
; 0.317  ; portable:p0|ADCCTL:adcctl1|state.SEND           ; portable:p0|ADCCTL:adcctl1|state.WAIT           ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.024      ; 0.425      ;
; 0.318  ; portable:p0|ADCCTL:adcctl1|count_cfload[13]     ; portable:p0|ADCCTL:adcctl1|count_cfload[13]     ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.424      ;
; 0.318  ; portable:p0|ADCCTL:adcctl1|count_cfload[15]     ; portable:p0|ADCCTL:adcctl1|count_cfload[15]     ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.424      ;
; 0.318  ; portable:p0|ADCCTL:adcctl2|count_cfload[13]     ; portable:p0|ADCCTL:adcctl2|count_cfload[13]     ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.424      ;
; 0.318  ; portable:p0|ADCCTL:adcctl2|count_cfload[15]     ; portable:p0|ADCCTL:adcctl2|count_cfload[15]     ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.424      ;
; 0.319  ; portable:p0|ADCCTL:adcctl1|count_cfload[1]      ; portable:p0|ADCCTL:adcctl1|count_cfload[1]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.425      ;
; 0.319  ; portable:p0|ADCCTL:adcctl1|count_cfload[3]      ; portable:p0|ADCCTL:adcctl1|count_cfload[3]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.425      ;
; 0.319  ; portable:p0|ADCCTL:adcctl1|count_cfload[5]      ; portable:p0|ADCCTL:adcctl1|count_cfload[5]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.425      ;
; 0.319  ; portable:p0|ADCCTL:adcctl1|count_cfload[11]     ; portable:p0|ADCCTL:adcctl1|count_cfload[11]     ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.425      ;
; 0.319  ; portable:p0|ADCCTL:adcctl2|count_cfload[1]      ; portable:p0|ADCCTL:adcctl2|count_cfload[1]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.425      ;
; 0.319  ; portable:p0|ADCCTL:adcctl2|count_cfload[3]      ; portable:p0|ADCCTL:adcctl2|count_cfload[3]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.425      ;
; 0.319  ; portable:p0|ADCCTL:adcctl2|count_cfload[5]      ; portable:p0|ADCCTL:adcctl2|count_cfload[5]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.425      ;
; 0.319  ; portable:p0|ADCCTL:adcctl2|count_cfload[11]     ; portable:p0|ADCCTL:adcctl2|count_cfload[11]     ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.425      ;
; 0.320  ; portable:p0|ADCCTL:adcctl1|count_cfload[2]      ; portable:p0|ADCCTL:adcctl1|count_cfload[2]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.426      ;
; 0.320  ; portable:p0|ADCCTL:adcctl1|count_cfload[6]      ; portable:p0|ADCCTL:adcctl1|count_cfload[6]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.426      ;
; 0.320  ; portable:p0|ADCCTL:adcctl1|count_cfload[7]      ; portable:p0|ADCCTL:adcctl1|count_cfload[7]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.426      ;
; 0.320  ; portable:p0|ADCCTL:adcctl1|count_cfload[9]      ; portable:p0|ADCCTL:adcctl1|count_cfload[9]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.426      ;
; 0.320  ; portable:p0|ADCCTL:adcctl2|count_cfload[2]      ; portable:p0|ADCCTL:adcctl2|count_cfload[2]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.426      ;
; 0.320  ; portable:p0|ADCCTL:adcctl2|count_cfload[6]      ; portable:p0|ADCCTL:adcctl2|count_cfload[6]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.426      ;
; 0.320  ; portable:p0|ADCCTL:adcctl2|count_cfload[7]      ; portable:p0|ADCCTL:adcctl2|count_cfload[7]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.426      ;
; 0.320  ; portable:p0|ADCCTL:adcctl2|count_cfload[9]      ; portable:p0|ADCCTL:adcctl2|count_cfload[9]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.426      ;
; 0.321  ; portable:p0|ADCCTL:adcctl1|count_cfload[4]      ; portable:p0|ADCCTL:adcctl1|count_cfload[4]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.427      ;
; 0.321  ; portable:p0|ADCCTL:adcctl1|count_cfload[8]      ; portable:p0|ADCCTL:adcctl1|count_cfload[8]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.427      ;
; 0.321  ; portable:p0|ADCCTL:adcctl1|count_cfload[12]     ; portable:p0|ADCCTL:adcctl1|count_cfload[12]     ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.427      ;
; 0.321  ; portable:p0|ADCCTL:adcctl1|count_cfload[14]     ; portable:p0|ADCCTL:adcctl1|count_cfload[14]     ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.427      ;
; 0.321  ; portable:p0|ADCCTL:adcctl1|count_rst[5]         ; portable:p0|ADCCTL:adcctl1|count_rst[5]         ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.427      ;
; 0.321  ; portable:p0|ADCCTL:adcctl2|count_cfload[4]      ; portable:p0|ADCCTL:adcctl2|count_cfload[4]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.427      ;
; 0.321  ; portable:p0|ADCCTL:adcctl2|count_cfload[8]      ; portable:p0|ADCCTL:adcctl2|count_cfload[8]      ; clcck_adc                                       ; clcck_adc   ; 0.000        ; 0.022      ; 0.427      ;
+--------+-------------------------------------------------+-------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'adc1_ndrdy'                                                                                                                        ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.078 ; reset                                  ; portable:p0|SCANCTL:scan1|state.IDLE   ; clock_in     ; adc1_ndrdy  ; 0.000        ; 0.963      ; 1.009      ;
; -0.069 ; reset                                  ; portable:p0|SCANCTL:scan1|state.COUNTY ; clock_in     ; adc1_ndrdy  ; 0.000        ; 0.963      ; 1.018      ;
; -0.061 ; reset                                  ; portable:p0|SCANCTL:scan1|state.COUNTX ; clock_in     ; adc1_ndrdy  ; 0.000        ; 0.963      ; 1.026      ;
; -0.061 ; reset                                  ; portable:p0|SCANCTL:scan1|state.HEAD   ; clock_in     ; adc1_ndrdy  ; 0.000        ; 0.963      ; 1.026      ;
; 0.187  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.036      ; 0.307      ;
; 0.216  ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.037      ; 0.337      ;
; 0.284  ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.036      ; 0.404      ;
; 0.304  ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|counter_x[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.036      ; 0.424      ;
; 0.305  ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|counter_x[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.036      ; 0.425      ;
; 0.309  ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|counter_y[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.037      ; 0.430      ;
; 0.309  ; portable:p0|SCANCTL:scan1|state.IDLE   ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.036      ; 0.429      ;
; 0.310  ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.037      ; 0.431      ;
; 0.311  ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.037      ; 0.432      ;
; 0.319  ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.036      ; 0.439      ;
; 0.330  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.037      ; 0.451      ;
; 0.354  ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.027      ; 0.465      ;
; 0.387  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.037      ; 0.508      ;
; 0.387  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.037      ; 0.508      ;
; 0.387  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.037      ; 0.508      ;
; 0.387  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.037      ; 0.508      ;
; 0.387  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|counter_x[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.037      ; 0.508      ;
; 0.434  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.035      ; 0.553      ;
; 0.453  ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.036      ; 0.573      ;
; 0.453  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|counter_x[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.036      ; 0.573      ;
; 0.458  ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.037      ; 0.579      ;
; 0.459  ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.037      ; 0.580      ;
; 0.463  ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.036      ; 0.583      ;
; 0.466  ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.036      ; 0.586      ;
; 0.466  ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.036      ; 0.586      ;
; 0.469  ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.037      ; 0.590      ;
; 0.469  ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.036      ; 0.589      ;
; 0.472  ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.037      ; 0.593      ;
; 0.479  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.037      ; 0.600      ;
; 0.480  ; portable:p0|SCANCTL:scan1|counter_y[4] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.027      ; 0.591      ;
; 0.482  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.037      ; 0.603      ;
; 0.494  ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.035      ; 0.613      ;
; 0.516  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.036      ; 0.636      ;
; 0.519  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.036      ; 0.639      ;
; 0.521  ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.037      ; 0.642      ;
; 0.524  ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.037      ; 0.645      ;
; 0.528  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.027      ; 0.639      ;
; 0.532  ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.036      ; 0.652      ;
; 0.535  ; portable:p0|SCANCTL:scan1|counter_x[0] ; portable:p0|SCANCTL:scan1|counter_x[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.036      ; 0.655      ;
; 0.536  ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.035      ; 0.655      ;
; 0.545  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.037      ; 0.666      ;
; 0.548  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.037      ; 0.669      ;
; 0.556  ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.046      ; 0.686      ;
; 0.556  ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.046      ; 0.686      ;
; 0.556  ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.046      ; 0.686      ;
; 0.556  ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.046      ; 0.686      ;
; 0.556  ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|counter_y[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.046      ; 0.686      ;
; 0.575  ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.027      ; 0.686      ;
; 0.578  ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.035      ; 0.697      ;
; 0.617  ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.027      ; 0.728      ;
; 0.618  ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.027      ; 0.729      ;
; 0.623  ; portable:p0|SCANCTL:scan1|counter_y[0] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.027      ; 0.734      ;
; 0.636  ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.035      ; 0.755      ;
; 0.639  ; portable:p0|SCANCTL:scan1|counter_x[4] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.035      ; 0.758      ;
; 0.643  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.035      ; 0.762      ;
; 0.646  ; portable:p0|SCANCTL:scan1|counter_x[1] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.035      ; 0.765      ;
; 0.668  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.036      ; 0.788      ;
; 0.670  ; portable:p0|SCANCTL:scan1|counter_y[2] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.027      ; 0.781      ;
; 0.671  ; portable:p0|SCANCTL:scan1|state.COUNTX ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.036      ; 0.791      ;
; 0.703  ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.035      ; 0.822      ;
; 0.706  ; portable:p0|SCANCTL:scan1|counter_x[2] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.035      ; 0.825      ;
; 0.712  ; portable:p0|SCANCTL:scan1|counter_y[1] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.027      ; 0.823      ;
; 0.713  ; portable:p0|SCANCTL:scan1|counter_y[3] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.027      ; 0.824      ;
; 0.745  ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|state.COUNTY ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.035      ; 0.864      ;
; 0.748  ; portable:p0|SCANCTL:scan1|counter_x[3] ; portable:p0|SCANCTL:scan1|state.HEAD   ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.035      ; 0.867      ;
; 0.777  ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.036      ; 0.897      ;
; 0.833  ; portable:p0|SCANCTL:scan1|state.COUNTY ; portable:p0|SCANCTL:scan1|state.COUNTX ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.036      ; 0.953      ;
; 0.871  ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[2] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.046      ; 1.001      ;
; 0.871  ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[3] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.046      ; 1.001      ;
; 0.871  ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[4] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.046      ; 1.001      ;
; 0.871  ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[1] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.046      ; 1.001      ;
; 0.871  ; portable:p0|SCANCTL:scan1|state.HEAD   ; portable:p0|SCANCTL:scan1|counter_y[0] ; adc1_ndrdy   ; adc1_ndrdy  ; 0.000        ; 0.046      ; 1.001      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'                                                                                                                                                                                       ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.138 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.104      ; 0.356      ;
; 0.139 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.FINISH      ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.104      ; 0.357      ;
; 0.139 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.CHIPS       ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.104      ; 0.357      ;
; 0.139 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.HALT        ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.104      ; 0.357      ;
; 0.143 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.IDLE        ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.104      ; 0.361      ;
; 0.151 ; portable:p0|ADCCTL:adcctl2|data_out[8]                ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]           ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.048      ; 0.313      ;
; 0.154 ; portable:p0|ADCCTL:adcctl2|data_out[26]               ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.048      ; 0.316      ;
; 0.156 ; portable:p0|ADCCTL:adcctl2|data_out[1]                ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.048      ; 0.318      ;
; 0.158 ; portable:p0|ADCCTL:adcctl2|data_out[1]                ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]           ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.048      ; 0.320      ;
; 0.164 ; portable:p0|ADCCTL:adcctl2|data_out[17]               ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.048      ; 0.326      ;
; 0.167 ; portable:p0|ADCCTL:adcctl2|data_out[15]               ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.048      ; 0.329      ;
; 0.167 ; portable:p0|ADCCTL:adcctl2|data_out[0]                ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.048      ; 0.329      ;
; 0.168 ; portable:p0|ADCCTL:adcctl2|data_out[15]               ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.048      ; 0.330      ;
; 0.170 ; portable:p0|ADCCTL:adcctl2|data_out[0]                ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]           ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.048      ; 0.332      ;
; 0.185 ; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                ; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.307      ;
; 0.196 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.318      ;
; 0.198 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.318      ;
; 0.297 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.419      ;
; 0.297 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.419      ;
; 0.297 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.419      ;
; 0.298 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.420      ;
; 0.305 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.427      ;
; 0.309 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.431      ;
; 0.310 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.430      ;
; 0.312 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.432      ;
; 0.316 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.436      ;
; 0.319 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.439      ;
; 0.327 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.447      ;
; 0.446 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.568      ;
; 0.446 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.568      ;
; 0.454 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.576      ;
; 0.455 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.577      ;
; 0.456 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.578      ;
; 0.456 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.578      ;
; 0.459 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.581      ;
; 0.459 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.581      ;
; 0.463 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.585      ;
; 0.465 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.588      ;
; 0.470 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.590      ;
; 0.473 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.593      ;
; 0.474 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.594      ;
; 0.477 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.597      ;
; 0.503 ; portable:p0|ADCCTL:adcctl2|spi_start                  ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.201      ; 0.318      ;
; 0.503 ; portable:p0|ADCCTL:adcctl2|spi_start                  ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.201      ; 0.318      ;
; 0.509 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.631      ;
; 0.509 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.631      ;
; 0.512 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.634      ;
; 0.517 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.639      ;
; 0.520 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.642      ;
; 0.522 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.644      ;
; 0.522 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.644      ;
; 0.525 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.645      ;
; 0.525 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.647      ;
; 0.525 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.647      ;
; 0.529 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.651      ;
; 0.540 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.660      ;
; 0.543 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.663      ;
; 0.556 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.037      ; 0.677      ;
; 0.575 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.697      ;
; 0.578 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.700      ;
; 0.583 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.705      ;
; 0.588 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.710      ;
; 0.588 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.710      ;
; 0.591 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.713      ;
; 0.641 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.763      ;
; 0.654 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.776      ;
; 0.717 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.035      ; 0.836      ;
; 0.739 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.859      ;
; 0.753 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.HALT        ; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.131      ; 0.488      ;
; 0.769 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.134      ; 0.507      ;
; 0.783 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.041      ; 0.908      ;
; 0.784 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.041      ; 0.909      ;
; 0.800 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.920      ;
; 0.825 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.035      ; 0.944      ;
; 0.838 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.958      ;
; 0.850 ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.970      ;
; 0.858 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.202      ; 0.674      ;
; 0.858 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.CHIPS       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.134      ; 0.596      ;
; 0.873 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.202      ; 0.689      ;
; 0.873 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.202      ; 0.689      ;
; 0.873 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.202      ; 0.689      ;
; 0.873 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.IDLE        ; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.131      ; 0.608      ;
; 0.884 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.IDLE        ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.134      ; 0.622      ;
; 0.887 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.FINISH      ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.134      ; 0.625      ;
; 0.896 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.IDLE        ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.134      ; 0.634      ;
; 0.910 ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.041      ; 1.035      ;
; 0.927 ; reset                                                 ; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                ; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.199      ; 0.740      ;
; 0.936 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.134      ; 0.674      ;
; 0.937 ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -0.500       ; 0.134      ; 0.675      ;
; 0.940 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.035      ; 1.059      ;
; 0.965 ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]          ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 1.085      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'                                                                                                                                                                                       ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.185 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr               ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr               ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; portable:p0|ADCCTL:adcctl1|spi:spi1|done              ; portable:p0|ADCCTL:adcctl1|spi:spi1|done              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; portable:p0|ADCCTL:adcctl1|spi:spi1|ss                ; portable:p0|ADCCTL:adcctl1|spi:spi1|ss                ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.307      ;
; 0.188 ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[16]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[16]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.035      ; 0.307      ;
; 0.196 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.318      ;
; 0.204 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.324      ;
; 0.205 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[15]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[16]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[8]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[9]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[21]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[22]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[9]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[10]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.326      ;
; 0.206 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[13]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[14]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[12]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[13]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[11]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[12]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[18]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[19]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[17]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[18]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.327      ;
; 0.208 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.328      ;
; 0.264 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[14]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[15]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.384      ;
; 0.265 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[8]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.385      ;
; 0.265 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.385      ;
; 0.266 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[10]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[11]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.386      ;
; 0.276 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 0.805      ; 0.685      ;
; 0.276 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 0.805      ; 0.685      ;
; 0.276 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 0.805      ; 0.685      ;
; 0.276 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 0.805      ; 0.685      ;
; 0.276 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 0.805      ; 0.685      ;
; 0.276 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 0.805      ; 0.685      ;
; 0.276 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 0.805      ; 0.685      ;
; 0.276 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 0.805      ; 0.685      ;
; 0.296 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.418      ;
; 0.297 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.419      ;
; 0.297 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.419      ;
; 0.298 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.420      ;
; 0.299 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.421      ;
; 0.302 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.035      ; 0.421      ;
; 0.304 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.426      ;
; 0.307 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.430      ;
; 0.318 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.035      ; 0.437      ;
; 0.321 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.035      ; 0.440      ;
; 0.360 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.FINISH ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 0.806      ; 0.770      ;
; 0.373 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.034      ; 0.491      ;
; 0.406 ; portable:p0|ADCCTL:adcctl1|data_out[26]               ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[26]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.008      ; 0.528      ;
; 0.415 ; portable:p0|ADCCTL:adcctl1|data_out[8]                ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[8]           ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.008      ; 0.537      ;
; 0.417 ; portable:p0|ADCCTL:adcctl1|data_out[0]                ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[0]           ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; -0.014     ; 0.517      ;
; 0.417 ; portable:p0|ADCCTL:adcctl1|data_out[0]                ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[25]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; -0.014     ; 0.517      ;
; 0.418 ; portable:p0|ADCCTL:adcctl1|data_out[1]                ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[1]           ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.008      ; 0.540      ;
; 0.418 ; portable:p0|ADCCTL:adcctl1|data_out[1]                ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[24]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.008      ; 0.540      ;
; 0.427 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.549      ;
; 0.434 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.IDLE        ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.102      ; 0.650      ;
; 0.445 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.567      ;
; 0.446 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.568      ;
; 0.447 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.569      ;
; 0.455 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.577      ;
; 0.455 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.577      ;
; 0.456 ; portable:p0|ADCCTL:adcctl1|data_out[15]               ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[15]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.008      ; 0.578      ;
; 0.457 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.035      ; 0.576      ;
; 0.457 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.579      ;
; 0.458 ; portable:p0|ADCCTL:adcctl1|data_out[15]               ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[28]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.008      ; 0.580      ;
; 0.458 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.580      ;
; 0.458 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.580      ;
; 0.461 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.HALT        ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.104      ; 0.679      ;
; 0.462 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.584      ;
; 0.465 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.587      ;
; 0.467 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.035      ; 0.586      ;
; 0.468 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.035      ; 0.587      ;
; 0.470 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.035      ; 0.589      ;
; 0.473 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.035      ; 0.592      ;
; 0.501 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.104      ; 0.719      ;
; 0.508 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.630      ;
; 0.509 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.631      ;
; 0.510 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.632      ;
; 0.512 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.634      ;
; 0.513 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.635      ;
; 0.516 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[22]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[23]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.039      ; 0.639      ;
; 0.520 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.035      ; 0.639      ;
; 0.521 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.643      ;
; 0.521 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.643      ;
; 0.521 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[20]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[21]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.044      ; 0.649      ;
; 0.523 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.035      ; 0.642      ;
; 0.524 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.646      ;
; 0.524 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.646      ;
; 0.527 ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[19]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[20]          ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.036      ; 0.647      ;
; 0.528 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.650      ;
; 0.536 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.035      ; 0.655      ;
; 0.537 ; portable:p0|ADCCTL:adcctl1|data_out[17]               ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[17]          ; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; -0.014     ; 0.637      ;
; 0.539 ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.035      ; 0.658      ;
; 0.566 ; reset                                                 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.CHIPS       ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.103      ; 0.783      ;
; 0.571 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 0.808      ; 0.983      ;
; 0.571 ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.CHIPS       ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.500       ; 0.140      ; 0.315      ;
; 0.575 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.697      ;
; 0.576 ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.038      ; 0.698      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                                                                                         ;
+-------+------------------------------------------+------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.187 ; portable:p0|uart:u1|tx_out               ; portable:p0|uart:u1|tx_out               ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; portable:p0|uart:u1|tx_cnt[1]            ; portable:p0|uart:u1|tx_cnt[1]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; portable:p0|uart:u1|tx_empty             ; portable:p0|uart:u1|tx_empty             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; portable:p0|UARTCTL:uc1|count_1[1]       ; portable:p0|UARTCTL:uc1|count_1[1]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; portable:p0|UARTCTL:uc1|count_1[2]       ; portable:p0|UARTCTL:uc1|count_1[2]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; portable:p0|UARTCTL:uc1|state.ENABLE     ; portable:p0|UARTCTL:uc1|state.ENABLE     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; portable:p0|rise_to_high:h1|count_clk[2] ; portable:p0|rise_to_high:h1|count_clk[2] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; portable:p0|rise_to_high:h1|count_clk[1] ; portable:p0|rise_to_high:h1|count_clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; portable:p0|UARTCTL:uc1|count_1[0]       ; portable:p0|UARTCTL:uc1|count_1[0]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; portable:p0|rise_to_high:h1|count_clk[0] ; portable:p0|rise_to_high:h1|count_clk[0] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.314      ;
; 0.206 ; portable:p0|rise_to_high:h1|count_clk[0] ; portable:p0|rise_to_high:h1|count_clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; portable:p0|UARTCTL:uc1|state.DONE       ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; portable:p0|rise_to_high:h1|count_clk[0] ; portable:p0|rise_to_high:h1|count_clk[2] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.327      ;
; 0.215 ; portable:p0|UARTCTL:uc1|state.ENABLE     ; portable:p0|UARTCTL:uc1|count_1[3]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.335      ;
; 0.215 ; portable:p0|UARTCTL:uc1|state.ENABLE     ; portable:p0|UARTCTL:uc1|count_1[2]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.335      ;
; 0.218 ; portable:p0|UARTCTL:uc1|state.ENABLE     ; portable:p0|UARTCTL:uc1|count_1[0]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.338      ;
; 0.219 ; portable:p0|UARTCTL:uc1|state.ENABLE     ; portable:p0|UARTCTL:uc1|state.DONE       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.339      ;
; 0.219 ; portable:p0|UARTCTL:uc1|state.ENABLE     ; portable:p0|UARTCTL:uc1|count_1[1]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.339      ;
; 0.256 ; portable:p0|UARTCTL:uc1|state.INITIAL    ; portable:p0|UARTCTL:uc1|state.READ       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.043      ; 0.383      ;
; 0.297 ; portable:p0|UARTCTL:uc1|count_2[7]       ; portable:p0|UARTCTL:uc1|count_2[7]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; portable:p0|UARTCTL:uc1|count_2[5]       ; portable:p0|UARTCTL:uc1|count_2[5]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; portable:p0|UARTCTL:uc1|count_2[3]       ; portable:p0|UARTCTL:uc1|count_2[3]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; portable:p0|UARTCTL:uc1|count_2[2]       ; portable:p0|UARTCTL:uc1|count_2[2]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; portable:p0|UARTCTL:uc1|count_1[1]       ; portable:p0|UARTCTL:uc1|count_1[2]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; portable:p0|UARTCTL:uc1|ld_tx_data_ctr   ; portable:p0|uart:u1|tx_empty             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.421      ;
; 0.304 ; portable:p0|uart:u1|tx_cnt[0]            ; portable:p0|uart:u1|tx_cnt[1]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; portable:p0|UARTCTL:uc1|count_1[0]       ; portable:p0|UARTCTL:uc1|count_1[1]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; portable:p0|UARTCTL:uc1|count_1[0]       ; portable:p0|UARTCTL:uc1|count_1[2]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; portable:p0|UARTCTL:uc1|count_1[3]       ; portable:p0|UARTCTL:uc1|state.DONE       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; portable:p0|rise_to_high:h1|count_clk[1] ; portable:p0|rise_to_high:h1|count_clk[2] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.425      ;
; 0.313 ; portable:p0|UARTCTL:uc1|count_1[3]       ; portable:p0|UARTCTL:uc1|state.ENABLE     ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.433      ;
; 0.321 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|count_2[1]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.441      ;
; 0.323 ; portable:p0|rise_to_high:h1|state.HIGH   ; portable:p0|rise_to_high:h1|count_clk[0] ; u0|altpll_0|sd1|pll7|clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.086      ; 0.513      ;
; 0.336 ; portable:p0|UARTCTL:uc1|state.ENABLE     ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.456      ;
; 0.347 ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ; portable:p0|uart:u1|tx_empty             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.467      ;
; 0.350 ; portable:p0|rise_to_high:h1|count_clk[3] ; portable:p0|rise_to_high:h1|count_clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.470      ;
; 0.354 ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ; portable:p0|uart:u1|tx_out               ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.474      ;
; 0.367 ; portable:p0|UARTCTL:uc1|count_2[4]       ; portable:p0|UARTCTL:uc1|count_2[4]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.487      ;
; 0.368 ; portable:p0|UARTCTL:uc1|count_2[6]       ; portable:p0|UARTCTL:uc1|count_2[6]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.488      ;
; 0.392 ; portable:p0|UARTCTL:uc1|tx_data_ctr[5]   ; portable:p0|uart:u1|tx_reg[5]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -0.156     ; 0.320      ;
; 0.395 ; portable:p0|UARTCTL:uc1|count_2[0]       ; portable:p0|UARTCTL:uc1|count_2[0]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.515      ;
; 0.402 ; portable:p0|UARTCTL:uc1|ADCDATABUFF[16]  ; portable:p0|UARTCTL:uc1|tx_data_ctr[0]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.046      ; 0.532      ;
; 0.413 ; portable:p0|rise_to_high:h1|count_clk[1] ; portable:p0|rise_to_high:h1|count_clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.533      ;
; 0.414 ; portable:p0|UARTCTL:uc1|count_1[3]       ; portable:p0|UARTCTL:uc1|count_1[3]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.534      ;
; 0.422 ; portable:p0|rise_to_high:h1|state.HIGH   ; portable:p0|rise_to_high:h1|count_clk[3] ; u0|altpll_0|sd1|pll7|clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.086      ; 0.612      ;
; 0.422 ; portable:p0|rise_to_high:h1|state.HIGH   ; portable:p0|rise_to_high:h1|count_clk[1] ; u0|altpll_0|sd1|pll7|clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.086      ; 0.612      ;
; 0.426 ; portable:p0|rise_to_high:h1|state.HIGH   ; portable:p0|rise_to_high:h1|count_clk[2] ; u0|altpll_0|sd1|pll7|clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.086      ; 0.616      ;
; 0.439 ; portable:p0|uart:u1|tx_cnt[1]            ; portable:p0|uart:u1|tx_cnt[2]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.559      ;
; 0.442 ; portable:p0|UARTCTL:uc1|tx_data_ctr[5]   ; portable:p0|UARTCTL:uc1|tx_data_ctr[5]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.044      ; 0.570      ;
; 0.447 ; portable:p0|UARTCTL:uc1|count_2[5]       ; portable:p0|UARTCTL:uc1|count_2[6]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; portable:p0|UARTCTL:uc1|state.READ       ; portable:p0|UARTCTL:uc1|state.LOAD       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.043      ; 0.575      ;
; 0.448 ; portable:p0|UARTCTL:uc1|count_2[3]       ; portable:p0|UARTCTL:uc1|count_2[4]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; portable:p0|rise_to_high:h1|state.HIGH   ; portable:p0|UARTCTL:uc1|state.READ       ; u0|altpll_0|sd1|pll7|clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.264      ; 0.817      ;
; 0.450 ; portable:p0|UARTCTL:uc1|tx_data_ctr[3]   ; portable:p0|UARTCTL:uc1|tx_data_ctr[3]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.044      ; 0.578      ;
; 0.458 ; portable:p0|UARTCTL:uc1|count_2[2]       ; portable:p0|UARTCTL:uc1|count_2[3]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.578      ;
; 0.460 ; portable:p0|UARTCTL:uc1|state.LD_TX      ; portable:p0|UARTCTL:uc1|tx_data_ctr[3]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.044      ; 0.588      ;
; 0.461 ; portable:p0|UARTCTL:uc1|count_2[2]       ; portable:p0|UARTCTL:uc1|count_2[4]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; portable:p0|UARTCTL:uc1|state.LD_TX      ; portable:p0|UARTCTL:uc1|tx_data_ctr[2]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.044      ; 0.590      ;
; 0.463 ; portable:p0|UARTCTL:uc1|state.LD_TX      ; portable:p0|UARTCTL:uc1|tx_data_ctr[1]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.044      ; 0.591      ;
; 0.464 ; portable:p0|UARTCTL:uc1|count_1[2]       ; portable:p0|UARTCTL:uc1|count_1[3]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.584      ;
; 0.468 ; portable:p0|UARTCTL:uc1|state.INITIAL    ; portable:p0|UARTCTL:uc1|state.INITIAL    ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.043      ; 0.595      ;
; 0.470 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|count_2[2]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.590      ;
; 0.472 ; portable:p0|rise_to_high:h1|count_clk[2] ; portable:p0|rise_to_high:h1|count_clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.592      ;
; 0.478 ; portable:p0|uart:u1|tx_cnt[3]            ; portable:p0|uart:u1|tx_cnt[3]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.598      ;
; 0.481 ; portable:p0|rise_to_high:h1|count_clk[0] ; portable:p0|rise_to_high:h1|count_clk[3] ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.601      ;
; 0.491 ; portable:p0|UARTCTL:uc1|ADCDATABUFF[12]  ; portable:p0|UARTCTL:uc1|tx_data_ctr[4]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.043      ; 0.618      ;
; 0.491 ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ; portable:p0|uart:u1|tx_cnt[3]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.611      ;
; 0.492 ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ; portable:p0|uart:u1|tx_cnt[2]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.612      ;
; 0.494 ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ; portable:p0|uart:u1|tx_cnt[1]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.614      ;
; 0.510 ; portable:p0|UARTCTL:uc1|count_2[5]       ; portable:p0|UARTCTL:uc1|count_2[7]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.630      ;
; 0.511 ; portable:p0|UARTCTL:uc1|count_2[3]       ; portable:p0|UARTCTL:uc1|count_2[5]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.631      ;
; 0.513 ; portable:p0|UARTCTL:uc1|tx_data_ctr[2]   ; portable:p0|UARTCTL:uc1|tx_data_ctr[2]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.044      ; 0.641      ;
; 0.514 ; portable:p0|UARTCTL:uc1|count_2[3]       ; portable:p0|UARTCTL:uc1|count_2[6]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.634      ;
; 0.519 ; portable:p0|uart:u1|tx_cnt[0]            ; portable:p0|uart:u1|tx_cnt[3]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.639      ;
; 0.521 ; portable:p0|uart:u1|tx_cnt[3]            ; portable:p0|uart:u1|tx_empty             ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.641      ;
; 0.524 ; portable:p0|UARTCTL:uc1|count_2[2]       ; portable:p0|UARTCTL:uc1|count_2[5]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.644      ;
; 0.525 ; portable:p0|UARTCTL:uc1|count_2[4]       ; portable:p0|UARTCTL:uc1|count_2[5]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.645      ;
; 0.526 ; portable:p0|UARTCTL:uc1|count_2[6]       ; portable:p0|UARTCTL:uc1|count_2[7]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.646      ;
; 0.527 ; portable:p0|UARTCTL:uc1|count_2[2]       ; portable:p0|UARTCTL:uc1|count_2[6]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.647      ;
; 0.528 ; portable:p0|UARTCTL:uc1|count_2[4]       ; portable:p0|UARTCTL:uc1|count_2[6]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.648      ;
; 0.529 ; portable:p0|uart:u1|tx_cnt[2]            ; portable:p0|uart:u1|tx_cnt[3]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.649      ;
; 0.530 ; portable:p0|UARTCTL:uc1|tx_data_ctr[1]   ; portable:p0|UARTCTL:uc1|tx_data_ctr[1]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.044      ; 0.658      ;
; 0.533 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|count_2[3]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.653      ;
; 0.535 ; portable:p0|UARTCTL:uc1|count_1[1]       ; portable:p0|UARTCTL:uc1|count_1[3]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.655      ;
; 0.536 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|count_2[4]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.656      ;
; 0.539 ; portable:p0|UARTCTL:uc1|count_1[0]       ; portable:p0|UARTCTL:uc1|count_1[3]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.659      ;
; 0.541 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|tx_data_ctr[6]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.237      ; 0.862      ;
; 0.541 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|tx_data_ctr[7]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.237      ; 0.862      ;
; 0.541 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|tx_data_ctr[3]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.237      ; 0.862      ;
; 0.541 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|tx_data_ctr[2]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.237      ; 0.862      ;
; 0.541 ; portable:p0|uart:u1|tx_cnt[1]            ; portable:p0|uart:u1|tx_cnt[3]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.661      ;
; 0.542 ; portable:p0|UARTCTL:uc1|count_2[0]       ; portable:p0|UARTCTL:uc1|count_2[1]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.662      ;
; 0.542 ; portable:p0|uart:u1|tx_cnt[2]            ; portable:p0|uart:u1|tx_cnt[2]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.662      ;
; 0.542 ; portable:p0|UARTCTL:uc1|ADCDATABUFF[10]  ; portable:p0|UARTCTL:uc1|tx_data_ctr[2]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.043      ; 0.669      ;
; 0.544 ; portable:p0|UARTCTL:uc1|ADCDATABUFF[13]  ; portable:p0|UARTCTL:uc1|tx_data_ctr[5]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.041      ; 0.669      ;
; 0.545 ; portable:p0|UARTCTL:uc1|tx_data_ctr[4]   ; portable:p0|uart:u1|tx_reg[4]            ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -0.156     ; 0.473      ;
; 0.545 ; portable:p0|UARTCTL:uc1|count_2[1]       ; portable:p0|UARTCTL:uc1|tx_data_ctr[1]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.237      ; 0.866      ;
; 0.545 ; portable:p0|UARTCTL:uc1|count_2[0]       ; portable:p0|UARTCTL:uc1|count_2[2]       ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.036      ; 0.665      ;
; 0.552 ; portable:p0|UARTCTL:uc1|state.LOAD       ; portable:p0|UARTCTL:uc1|state.LD_TX      ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.067      ; 0.703      ;
; 0.555 ; portable:p0|UARTCTL:uc1|ADCDATABUFF[11]  ; portable:p0|UARTCTL:uc1|tx_data_ctr[3]   ; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; 0.043      ; 0.682      ;
+-------+------------------------------------------+------------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_in'                                                                         ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 0.194 ; counter_rst[0] ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.314      ;
; 0.201 ; reset          ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.022      ; 0.307      ;
; 0.209 ; counter_rst[7] ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.214      ; 0.507      ;
; 0.212 ; counter_rst[7] ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.332      ;
; 0.215 ; counter_rst[7] ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.335      ;
; 0.297 ; counter_rst[4] ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; counter_rst[2] ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; counter_rst[6] ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; counter_rst[3] ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; counter_rst[5] ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.421      ;
; 0.304 ; counter_rst[1] ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.424      ;
; 0.308 ; counter_rst[0] ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.428      ;
; 0.446 ; counter_rst[4] ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.566      ;
; 0.447 ; counter_rst[2] ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; counter_rst[6] ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.568      ;
; 0.457 ; counter_rst[1] ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; counter_rst[3] ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; counter_rst[5] ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; counter_rst[1] ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; counter_rst[0] ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; counter_rst[3] ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; counter_rst[5] ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.582      ;
; 0.463 ; counter_rst[0] ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.583      ;
; 0.469 ; counter_rst[2] ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.214      ; 0.767      ;
; 0.471 ; counter_rst[4] ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.591      ;
; 0.472 ; counter_rst[2] ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.592      ;
; 0.509 ; counter_rst[4] ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.629      ;
; 0.510 ; counter_rst[2] ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.630      ;
; 0.512 ; counter_rst[4] ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.632      ;
; 0.513 ; counter_rst[2] ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.633      ;
; 0.523 ; counter_rst[1] ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.643      ;
; 0.524 ; counter_rst[3] ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.644      ;
; 0.526 ; counter_rst[1] ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.646      ;
; 0.526 ; counter_rst[0] ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.646      ;
; 0.527 ; counter_rst[3] ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.647      ;
; 0.529 ; counter_rst[0] ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.649      ;
; 0.530 ; counter_rst[3] ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.650      ;
; 0.563 ; counter_rst[4] ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.214      ; 0.861      ;
; 0.566 ; counter_rst[0] ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.214      ; 0.864      ;
; 0.570 ; counter_rst[6] ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.690      ;
; 0.571 ; counter_rst[1] ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.214      ; 0.869      ;
; 0.573 ; counter_rst[5] ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.693      ;
; 0.574 ; counter_rst[1] ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.694      ;
; 0.576 ; counter_rst[2] ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.696      ;
; 0.579 ; counter_rst[2] ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.699      ;
; 0.589 ; counter_rst[1] ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.709      ;
; 0.592 ; counter_rst[1] ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.712      ;
; 0.592 ; counter_rst[0] ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.712      ;
; 0.595 ; counter_rst[0] ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.715      ;
; 0.622 ; counter_rst[3] ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.214      ; 0.920      ;
; 0.651 ; counter_rst[7] ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.771      ;
; 0.651 ; counter_rst[7] ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.771      ;
; 0.651 ; counter_rst[7] ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.771      ;
; 0.651 ; counter_rst[7] ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.771      ;
; 0.651 ; counter_rst[7] ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.771      ;
; 0.651 ; counter_rst[7] ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.771      ;
; 0.662 ; counter_rst[6] ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.214      ; 0.960      ;
; 0.665 ; counter_rst[5] ; reset          ; clock_in     ; clock_in    ; 0.000        ; 0.214      ; 0.963      ;
; 0.863 ; counter_rst[4] ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.983      ;
; 0.863 ; counter_rst[4] ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.983      ;
; 0.863 ; counter_rst[4] ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 0.983      ;
; 0.917 ; counter_rst[2] ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 1.037      ;
; 0.922 ; counter_rst[3] ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 1.042      ;
; 0.922 ; counter_rst[3] ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 1.042      ;
; 0.962 ; counter_rst[6] ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 1.082      ;
; 0.962 ; counter_rst[6] ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 1.082      ;
; 0.962 ; counter_rst[6] ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 1.082      ;
; 0.962 ; counter_rst[6] ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 1.082      ;
; 0.962 ; counter_rst[6] ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 1.082      ;
; 0.965 ; counter_rst[5] ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 1.085      ;
; 0.965 ; counter_rst[5] ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 1.085      ;
; 0.965 ; counter_rst[5] ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 1.085      ;
; 0.965 ; counter_rst[5] ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; 0.036      ; 1.085      ;
; 1.240 ; reset          ; counter_rst[0] ; clock_in     ; clock_in    ; 0.000        ; -0.119     ; 1.205      ;
; 1.668 ; reset          ; counter_rst[7] ; clock_in     ; clock_in    ; 0.000        ; -0.119     ; 1.633      ;
; 1.668 ; reset          ; counter_rst[4] ; clock_in     ; clock_in    ; 0.000        ; -0.119     ; 1.633      ;
; 1.668 ; reset          ; counter_rst[1] ; clock_in     ; clock_in    ; 0.000        ; -0.119     ; 1.633      ;
; 1.668 ; reset          ; counter_rst[2] ; clock_in     ; clock_in    ; 0.000        ; -0.119     ; 1.633      ;
; 1.668 ; reset          ; counter_rst[3] ; clock_in     ; clock_in    ; 0.000        ; -0.119     ; 1.633      ;
; 1.668 ; reset          ; counter_rst[5] ; clock_in     ; clock_in    ; 0.000        ; -0.119     ; 1.633      ;
; 1.668 ; reset          ; counter_rst[6] ; clock_in     ; clock_in    ; 0.000        ; -0.119     ; 1.633      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'u0|altpll_0|sd1|pll7|clk[3]'                                                                                                                                                                   ;
+-------+---------------------------------------------+---------------------------------------------+-------------------------------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                                    ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+-------------------------------------------------+-----------------------------+--------------+------------+------------+
; 1.765 ; portable:p0|ADCCTL:adcctl1|spi:spi1|done    ; portable:p0|rise_to_high:h1|next_state.HIGH ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; u0|altpll_0|sd1|pll7|clk[3] ; -0.500       ; -1.131     ; 0.318      ;
; 1.769 ; portable:p0|ADCCTL:adcctl1|spi:spi1|done    ; portable:p0|rise_to_high:h1|next_state.LOW  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; u0|altpll_0|sd1|pll7|clk[3] ; -0.500       ; -1.131     ; 0.322      ;
; 1.884 ; reset                                       ; portable:p0|rise_to_high:h1|state.HIGH      ; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3] ; 0.000        ; -1.260     ; 0.808      ;
; 1.884 ; reset                                       ; portable:p0|rise_to_high:h1|state.LOW       ; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3] ; 0.000        ; -1.260     ; 0.808      ;
; 5.038 ; portable:p0|rise_to_high:h1|state.LOW       ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; 0.299      ; 0.441      ;
; 5.106 ; portable:p0|rise_to_high:h1|state.HIGH      ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; 0.299      ; 0.509      ;
; 5.136 ; portable:p0|rise_to_high:h1|state.HIGH      ; portable:p0|rise_to_high:h1|next_state.LOW  ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; 0.299      ; 0.539      ;
; 5.205 ; portable:p0|rise_to_high:h1|count_clk[3]    ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; 0.347      ; 0.656      ;
; 5.302 ; portable:p0|rise_to_high:h1|count_clk[1]    ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; 0.347      ; 0.753      ;
; 5.326 ; portable:p0|rise_to_high:h1|count_clk[2]    ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; 0.347      ; 0.777      ;
; 5.396 ; portable:p0|rise_to_high:h1|count_clk[0]    ; portable:p0|rise_to_high:h1|next_state.HIGH ; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; 0.347      ; 0.847      ;
; 5.496 ; portable:p0|rise_to_high:h1|next_state.LOW  ; portable:p0|rise_to_high:h1|state.LOW       ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; -0.216     ; 0.384      ;
; 5.505 ; portable:p0|rise_to_high:h1|next_state.HIGH ; portable:p0|rise_to_high:h1|state.HIGH      ; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; -0.216     ; 0.393      ;
; 6.528 ; reset                                       ; portable:p0|rise_to_high:h1|next_state.HIGH ; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; -0.997     ; 0.715      ;
; 6.551 ; reset                                       ; portable:p0|rise_to_high:h1|next_state.LOW  ; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3] ; -5.000       ; -0.997     ; 0.738      ;
+-------+---------------------------------------------+---------------------------------------------+-------------------------------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clcck_adc'                                                                                                 ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.268 ; reset     ; portable:p0|ADCCTL:adcctl1|spi:spi1|cnt[0]      ; clock_in     ; clcck_adc   ; 0.500        ; 0.292      ; 1.037      ;
; -0.239 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; clock_in     ; clcck_adc   ; 0.500        ; 0.321      ; 1.037      ;
; -0.239 ; reset     ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; clock_in     ; clcck_adc   ; 0.500        ; 0.321      ; 1.037      ;
; 0.025  ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[0]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.090      ; 1.042      ;
; 0.030  ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[7]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.095      ; 1.042      ;
; 0.030  ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[6]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.095      ; 1.042      ;
; 0.030  ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[5]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.095      ; 1.042      ;
; 0.030  ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[4]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.095      ; 1.042      ;
; 0.030  ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[3]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.095      ; 1.042      ;
; 0.030  ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[2]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.095      ; 1.042      ;
; 0.030  ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[1]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.095      ; 1.042      ;
; 0.048  ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[0]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.113      ; 1.042      ;
; 0.057  ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[7]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.122      ; 1.042      ;
; 0.057  ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[6]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.122      ; 1.042      ;
; 0.057  ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[5]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.122      ; 1.042      ;
; 0.057  ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[4]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.122      ; 1.042      ;
; 0.057  ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[3]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.122      ; 1.042      ;
; 0.057  ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[2]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.122      ; 1.042      ;
; 0.057  ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[1]      ; clock_in     ; clcck_adc   ; 1.000        ; 0.122      ; 1.042      ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'                                                                                                                                                             ;
+-------+-----------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.014 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[1]   ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.014     ; 0.949      ;
; 0.014 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[8]   ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.014     ; 0.949      ;
; 0.014 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[15]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.014     ; 0.949      ;
; 0.014 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[0]   ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.014     ; 0.949      ;
; 0.014 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[26]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.014     ; 0.949      ;
; 0.014 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[28]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.014     ; 0.949      ;
; 0.014 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[17]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.014     ; 0.949      ;
; 0.014 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[24]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.014     ; 0.949      ;
; 0.014 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[25]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.014     ; 0.949      ;
; 0.127 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout      ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.016     ; 0.834      ;
; 0.127 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[16]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.016     ; 0.834      ;
; 0.127 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.016     ; 0.834      ;
; 0.127 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.016     ; 0.834      ;
; 0.127 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.016     ; 0.834      ;
; 0.127 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.016     ; 0.834      ;
; 0.127 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; -0.016     ; 0.834      ;
; 0.177 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[22]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.162      ; 0.972      ;
; 0.177 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[21]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.162      ; 0.972      ;
; 0.177 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[19]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.162      ; 0.972      ;
; 0.177 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[18]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.162      ; 0.972      ;
; 0.177 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[17]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.162      ; 0.972      ;
; 0.232 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[20]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.158      ; 0.913      ;
; 0.232 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[2]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.158      ; 0.913      ;
; 0.245 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[23]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.161      ; 0.903      ;
; 0.376 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[16]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.160      ; 0.771      ;
; 0.376 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[15]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.160      ; 0.771      ;
; 0.376 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[14]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.160      ; 0.771      ;
; 0.376 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[13]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.160      ; 0.771      ;
; 0.376 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[12]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.160      ; 0.771      ;
; 0.376 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[11]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.160      ; 0.771      ;
; 0.376 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[10]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.160      ; 0.771      ;
; 0.376 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[9]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.160      ; 0.771      ;
; 0.376 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[8]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.160      ; 0.771      ;
; 0.376 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[7]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.160      ; 0.771      ;
; 0.376 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[6]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.160      ; 0.771      ;
; 0.376 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[5]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.160      ; 0.771      ;
; 0.376 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[4]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.160      ; 0.771      ;
; 0.376 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[3]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.160      ; 0.771      ;
; 0.376 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[1]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.160      ; 0.771      ;
; 0.376 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[0]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.000        ; 0.160      ; 0.771      ;
+-------+-----------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'                                                                                            ;
+-------+-----------+-----------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                       ; Launch Clock ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+
; 0.136 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.014     ; 0.827      ;
; 0.136 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.014     ; 0.827      ;
; 0.136 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.014     ; 0.827      ;
; 0.136 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.014     ; 0.827      ;
; 0.136 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.014     ; 0.827      ;
; 0.136 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]   ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.014     ; 0.827      ;
; 0.136 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.014     ; 0.827      ;
; 0.136 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]   ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.014     ; 0.827      ;
; 0.136 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]   ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.014     ; 0.827      ;
; 0.194 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout      ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.015     ; 0.768      ;
; 0.194 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.015     ; 0.768      ;
; 0.194 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.015     ; 0.768      ;
; 0.194 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.015     ; 0.768      ;
; 0.194 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.015     ; 0.768      ;
; 0.194 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.015     ; 0.768      ;
; 0.194 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1.000        ; -0.015     ; 0.768      ;
+-------+-----------+-----------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                            ;
+-------+-----------+-------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                       ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------+--------------+-----------------------------+--------------+------------+------------+
; 6.893 ; reset     ; portable:p0|uart:u1|tx_reg[7] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -1.513     ; 1.531      ;
; 6.893 ; reset     ; portable:p0|uart:u1|tx_reg[6] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -1.513     ; 1.531      ;
; 6.893 ; reset     ; portable:p0|uart:u1|tx_reg[4] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -1.513     ; 1.531      ;
; 6.893 ; reset     ; portable:p0|uart:u1|tx_reg[0] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -1.513     ; 1.531      ;
; 6.893 ; reset     ; portable:p0|uart:u1|tx_reg[2] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -1.513     ; 1.531      ;
; 6.893 ; reset     ; portable:p0|uart:u1|tx_cnt[1] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -1.513     ; 1.531      ;
; 6.893 ; reset     ; portable:p0|uart:u1|tx_cnt[3] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -1.513     ; 1.531      ;
; 6.893 ; reset     ; portable:p0|uart:u1|tx_cnt[2] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -1.513     ; 1.531      ;
; 6.893 ; reset     ; portable:p0|uart:u1|tx_cnt[0] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -1.513     ; 1.531      ;
; 7.033 ; reset     ; portable:p0|uart:u1|tx_out    ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -1.513     ; 1.391      ;
; 7.033 ; reset     ; portable:p0|uart:u1|tx_empty  ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -1.513     ; 1.391      ;
; 7.037 ; reset     ; portable:p0|uart:u1|tx_reg[5] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -1.513     ; 1.387      ;
; 7.037 ; reset     ; portable:p0|uart:u1|tx_reg[1] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -1.513     ; 1.387      ;
; 7.037 ; reset     ; portable:p0|uart:u1|tx_reg[3] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 10.000       ; -1.513     ; 1.387      ;
+-------+-----------+-------------------------------+--------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'                                                                                                                                                              ;
+-------+-----------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.271 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[16]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.330      ; 0.685      ;
; 0.271 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[15]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.330      ; 0.685      ;
; 0.271 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[14]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.330      ; 0.685      ;
; 0.271 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[13]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.330      ; 0.685      ;
; 0.271 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[12]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.330      ; 0.685      ;
; 0.271 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[11]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.330      ; 0.685      ;
; 0.271 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[10]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.330      ; 0.685      ;
; 0.271 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[9]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.330      ; 0.685      ;
; 0.271 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[8]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.330      ; 0.685      ;
; 0.271 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[7]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.330      ; 0.685      ;
; 0.271 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[6]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.330      ; 0.685      ;
; 0.271 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[5]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.330      ; 0.685      ;
; 0.271 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[4]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.330      ; 0.685      ;
; 0.271 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[3]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.330      ; 0.685      ;
; 0.271 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[1]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.330      ; 0.685      ;
; 0.271 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[0]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.330      ; 0.685      ;
; 0.388 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[23]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.331      ; 0.803      ;
; 0.391 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[20]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.328      ; 0.803      ;
; 0.391 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[2]   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.328      ; 0.803      ;
; 0.439 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[22]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.332      ; 0.855      ;
; 0.439 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[21]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.332      ; 0.855      ;
; 0.439 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[19]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.332      ; 0.855      ;
; 0.439 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[18]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.332      ; 0.855      ;
; 0.439 ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[17]  ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.332      ; 0.855      ;
; 0.498 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout      ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.102      ; 0.714      ;
; 0.498 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[16]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.102      ; 0.714      ;
; 0.498 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.102      ; 0.714      ;
; 0.498 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.102      ; 0.714      ;
; 0.498 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.102      ; 0.714      ;
; 0.498 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.102      ; 0.714      ;
; 0.498 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0] ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.102      ; 0.714      ;
; 0.593 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[1]   ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.105      ; 0.812      ;
; 0.593 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[8]   ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.105      ; 0.812      ;
; 0.593 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[15]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.105      ; 0.812      ;
; 0.593 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[0]   ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.105      ; 0.812      ;
; 0.593 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[26]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.105      ; 0.812      ;
; 0.593 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[28]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.105      ; 0.812      ;
; 0.593 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[17]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.105      ; 0.812      ;
; 0.593 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[24]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.105      ; 0.812      ;
; 0.593 ; reset                                   ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[25]  ; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0.000        ; 0.105      ; 0.812      ;
+-------+-----------------------------------------+-----------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'                                                                                             ;
+-------+-----------+-----------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                       ; Launch Clock ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+
; 0.437 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout      ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.104      ; 0.655      ;
; 0.437 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.104      ; 0.655      ;
; 0.437 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.104      ; 0.655      ;
; 0.437 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.104      ; 0.655      ;
; 0.437 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.104      ; 0.655      ;
; 0.437 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.104      ; 0.655      ;
; 0.437 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0] ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.104      ; 0.655      ;
; 0.494 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.104      ; 0.712      ;
; 0.494 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.104      ; 0.712      ;
; 0.494 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.104      ; 0.712      ;
; 0.494 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.104      ; 0.712      ;
; 0.494 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.104      ; 0.712      ;
; 0.494 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]   ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.104      ; 0.712      ;
; 0.494 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]  ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.104      ; 0.712      ;
; 0.494 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]   ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.104      ; 0.712      ;
; 0.494 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]   ; clock_in     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 0.000        ; 0.104      ; 0.712      ;
+-------+-----------+-----------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clcck_adc'                                                                                                 ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.540 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[7]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.235      ; 0.889      ;
; 0.540 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[6]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.235      ; 0.889      ;
; 0.540 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[5]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.235      ; 0.889      ;
; 0.540 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[4]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.235      ; 0.889      ;
; 0.540 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[3]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.235      ; 0.889      ;
; 0.540 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[2]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.235      ; 0.889      ;
; 0.540 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[1]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.235      ; 0.889      ;
; 0.550 ; reset     ; portable:p0|ADCCTL:adcctl2|count_config[0]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.225      ; 0.889      ;
; 0.562 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[7]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.206      ; 0.882      ;
; 0.562 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[6]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.206      ; 0.882      ;
; 0.562 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[5]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.206      ; 0.882      ;
; 0.562 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[4]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.206      ; 0.882      ;
; 0.562 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[3]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.206      ; 0.882      ;
; 0.562 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[2]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.206      ; 0.882      ;
; 0.562 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[1]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.206      ; 0.882      ;
; 0.567 ; reset     ; portable:p0|ADCCTL:adcctl1|count_config[0]      ; clock_in     ; clcck_adc   ; 0.000        ; 0.201      ; 0.882      ;
; 0.843 ; reset     ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; clock_in     ; clcck_adc   ; -0.500       ; 0.428      ; 0.885      ;
; 0.843 ; reset     ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; clock_in     ; clcck_adc   ; -0.500       ; 0.428      ; 0.885      ;
; 0.874 ; reset     ; portable:p0|ADCCTL:adcctl1|spi:spi1|cnt[0]      ; clock_in     ; clcck_adc   ; -0.500       ; 0.397      ; 0.885      ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                             ;
+-------+-----------+-------------------------------+--------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                       ; Launch Clock ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------+--------------+-----------------------------+--------------+------------+------------+
; 2.245 ; reset     ; portable:p0|uart:u1|tx_out    ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.257     ; 1.172      ;
; 2.245 ; reset     ; portable:p0|uart:u1|tx_empty  ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.257     ; 1.172      ;
; 2.246 ; reset     ; portable:p0|uart:u1|tx_reg[5] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.257     ; 1.173      ;
; 2.246 ; reset     ; portable:p0|uart:u1|tx_reg[1] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.257     ; 1.173      ;
; 2.246 ; reset     ; portable:p0|uart:u1|tx_reg[3] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.257     ; 1.173      ;
; 2.358 ; reset     ; portable:p0|uart:u1|tx_reg[7] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.257     ; 1.285      ;
; 2.358 ; reset     ; portable:p0|uart:u1|tx_reg[6] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.257     ; 1.285      ;
; 2.358 ; reset     ; portable:p0|uart:u1|tx_reg[4] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.257     ; 1.285      ;
; 2.358 ; reset     ; portable:p0|uart:u1|tx_reg[0] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.257     ; 1.285      ;
; 2.358 ; reset     ; portable:p0|uart:u1|tx_reg[2] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.257     ; 1.285      ;
; 2.358 ; reset     ; portable:p0|uart:u1|tx_cnt[1] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.257     ; 1.285      ;
; 2.358 ; reset     ; portable:p0|uart:u1|tx_cnt[3] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.257     ; 1.285      ;
; 2.358 ; reset     ; portable:p0|uart:u1|tx_cnt[2] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.257     ; 1.285      ;
; 2.358 ; reset     ; portable:p0|uart:u1|tx_cnt[0] ; clock_in     ; u0|altpll_0|sd1|pll7|clk[1] ; 0.000        ; -1.257     ; 1.285      ;
+-------+-----------+-------------------------------+--------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clcck_adc'                                                                          ;
+--------+--------------+----------------+------------+-----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------+-----------+------------+-------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clcck_adc ; Rise       ; clcck_adc                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|START                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_WAIT[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_WAIT[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_WAIT[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_WAIT[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_WAIT[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_WAIT[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_WAIT[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_WAIT[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_cfload[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_config[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_config[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_config[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_config[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_config[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_config[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_config[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_config[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_rst[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_rst[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_rst[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_rst[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_rst[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_rst[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_rst[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_rst[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_start[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_start[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_start[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_start[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_start[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_start[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_start[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|count_start[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|data_out[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|data_out[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|data_out[17]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|data_out[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|data_out[26]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|data_out[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|n_PWDN               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|n_RST                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|cnt[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|spi_start            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|state.CF_LOAD        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|state.CF_SEND        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|state.CF_WAIT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|state.IDLE           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|state.RESET          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|state.SEND           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl1|state.WAIT           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|START                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_WAIT[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_WAIT[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_WAIT[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_WAIT[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_WAIT[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_WAIT[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_WAIT[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_WAIT[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_cfload[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_config[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_config[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_config[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_config[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_config[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_config[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clcck_adc ; Rise       ; portable:p0|ADCCTL:adcctl2|count_config[6]      ;
+--------+--------------+----------------+------------+-----------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'adc1_ndrdy'                                                                       ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; adc1_ndrdy ; Rise       ; adc1_ndrdy                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.COUNTX ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.COUNTY ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.HEAD   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.IDLE   ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[0] ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[1] ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[2] ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[3] ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[4] ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.COUNTX ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.COUNTY ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.HEAD   ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.IDLE   ;
; -0.172 ; 0.012        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[0] ;
; -0.172 ; 0.012        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[1] ;
; -0.172 ; 0.012        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[2] ;
; -0.172 ; 0.012        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[3] ;
; -0.172 ; 0.012        ; 0.184          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[4] ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[0]|clk              ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[1]|clk              ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[2]|clk              ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[3]|clk              ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[4]|clk              ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|state.COUNTX|clk              ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|state.COUNTY|clk              ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|state.HEAD|clk                ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|state.IDLE|clk                ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[0]|clk              ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[1]|clk              ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[2]|clk              ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[3]|clk              ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[4]|clk              ;
; 0.032  ; 0.032        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|FSO~0clkctrl|inclk[0]         ;
; 0.032  ; 0.032        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|FSO~0clkctrl|outclk           ;
; 0.033  ; 0.033        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|FSO~0|datad                   ;
; 0.038  ; 0.038        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; p0|scan1|FSO~0|combout                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; adc1_ndrdy~input|o                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; adc1_ndrdy~input|i                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; adc1_ndrdy ; Rise       ; adc1_ndrdy~input|i                     ;
; 0.769  ; 0.985        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[0] ;
; 0.769  ; 0.985        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[1] ;
; 0.769  ; 0.985        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[2] ;
; 0.769  ; 0.985        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[3] ;
; 0.769  ; 0.985        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_y[4] ;
; 0.770  ; 0.986        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[0] ;
; 0.770  ; 0.986        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[1] ;
; 0.770  ; 0.986        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[2] ;
; 0.770  ; 0.986        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[3] ;
; 0.770  ; 0.986        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|counter_x[4] ;
; 0.770  ; 0.986        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.COUNTX ;
; 0.770  ; 0.986        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.COUNTY ;
; 0.770  ; 0.986        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.HEAD   ;
; 0.770  ; 0.986        ; 0.216          ; High Pulse Width ; adc1_ndrdy ; Rise       ; portable:p0|SCANCTL:scan1|state.IDLE   ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; adc1_ndrdy~input|o                     ;
; 0.962  ; 0.962        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|FSO~0|combout                 ;
; 0.966  ; 0.966        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|FSO~0|datad                   ;
; 0.968  ; 0.968        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|FSO~0clkctrl|inclk[0]         ;
; 0.968  ; 0.968        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|FSO~0clkctrl|outclk           ;
; 0.991  ; 0.991        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[0]|clk              ;
; 0.991  ; 0.991        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[1]|clk              ;
; 0.991  ; 0.991        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[2]|clk              ;
; 0.991  ; 0.991        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[3]|clk              ;
; 0.991  ; 0.991        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_y[4]|clk              ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[0]|clk              ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[1]|clk              ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[2]|clk              ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[3]|clk              ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|counter_x[4]|clk              ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|state.COUNTX|clk              ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|state.COUNTY|clk              ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|state.HEAD|clk                ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; adc1_ndrdy ; Rise       ; p0|scan1|state.IDLE|clk                ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern'                                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|done              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|dout              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.FINISH ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|ss                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.CHIPS       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.HALT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.IDLE        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]         ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|clr               ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[0]  ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[10] ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[11] ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[12] ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[13] ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[14] ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[15] ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[16] ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[17] ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[18] ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[19] ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[1]  ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[23] ;
; 0.189  ; 0.405        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[2]  ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern'                                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.CHIPS       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.FINISH      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.HALT        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.IDLE        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS  ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT   ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE   ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS  ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.CHIPS       ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.FINISH      ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.HALT        ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.IDLE        ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]           ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]          ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]          ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]          ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]           ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]          ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]          ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]          ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]          ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]           ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]           ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]          ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]          ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]           ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]          ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]          ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]          ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]          ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]           ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|dout              ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.CHIPS       ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.FINISH      ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.HALT        ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.IDLE        ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS       ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]          ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]         ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]         ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]         ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]         ;
; 0.358  ; 0.574        ; 0.216          ; High Pulse Width ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]         ;
; 0.401  ; 0.585        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]           ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]           ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]           ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]           ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]           ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]           ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]           ;
; 0.402  ; 0.586        ; 0.184          ; Low Pulse Width  ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]           ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[3]'                                                                                 ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                            ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+
; 4.729 ; 4.945        ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Fall       ; portable:p0|rise_to_high:h1|next_state.HIGH       ;
; 4.729 ; 4.945        ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Fall       ; portable:p0|rise_to_high:h1|next_state.LOW        ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; portable:p0|rise_to_high:h1|state.HIGH            ;
; 4.797 ; 4.981        ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; portable:p0|rise_to_high:h1|state.LOW             ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; portable:p0|rise_to_high:h1|state.HIGH            ;
; 4.800 ; 5.016        ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; portable:p0|rise_to_high:h1|state.LOW             ;
; 4.871 ; 5.055        ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Fall       ; portable:p0|rise_to_high:h1|next_state.HIGH       ;
; 4.871 ; 5.055        ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Fall       ; portable:p0|rise_to_high:h1|next_state.LOW        ;
; 4.950 ; 4.950        ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; p0|h1|next_state.HIGH|clk                         ;
; 4.950 ; 4.950        ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; p0|h1|next_state.LOW|clk                          ;
; 4.977 ; 4.977        ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; p0|h1|state.HIGH|clk                              ;
; 4.977 ; 4.977        ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; p0|h1|state.LOW|clk                               ;
; 4.999 ; 4.999        ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[3]~clkctrl|inclk[0] ;
; 4.999 ; 4.999        ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[3]~clkctrl|outclk   ;
; 5.001 ; 5.001        ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[3]~clkctrl|inclk[0] ;
; 5.001 ; 5.001        ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[3]~clkctrl|outclk   ;
; 5.022 ; 5.022        ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; p0|h1|state.HIGH|clk                              ;
; 5.022 ; 5.022        ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; p0|h1|state.LOW|clk                               ;
; 5.049 ; 5.049        ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; p0|h1|next_state.HIGH|clk                         ;
; 5.049 ; 5.049        ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; p0|h1|next_state.LOW|clk                          ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[3] ; Fall       ; portable:p0|rise_to_high:h1|next_state.HIGH       ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[3] ; Fall       ; portable:p0|rise_to_high:h1|next_state.LOW        ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; portable:p0|rise_to_high:h1|state.HIGH            ;
; 8.000 ; 10.000       ; 2.000          ; Min Period       ; u0|altpll_0|sd1|pll7|clk[3] ; Rise       ; portable:p0|rise_to_high:h1|state.LOW             ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_in'                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; 9.438  ; 9.622        ; 0.184          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[0]                        ;
; 9.438  ; 9.622        ; 0.184          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[1]                        ;
; 9.438  ; 9.622        ; 0.184          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[2]                        ;
; 9.438  ; 9.622        ; 0.184          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[3]                        ;
; 9.438  ; 9.622        ; 0.184          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[4]                        ;
; 9.438  ; 9.622        ; 0.184          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[5]                        ;
; 9.438  ; 9.622        ; 0.184          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[6]                        ;
; 9.438  ; 9.622        ; 0.184          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[7]                        ;
; 9.503  ; 9.687        ; 0.184          ; Low Pulse Width  ; clock_in ; Rise       ; reset                                 ;
; 9.598  ; 9.598        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[0]           ;
; 9.598  ; 9.598        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]           ;
; 9.598  ; 9.598        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[3]           ;
; 9.598  ; 9.598        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|observablevcoout ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[0]|clk                    ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[1]|clk                    ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[2]|clk                    ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[3]|clk                    ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[4]|clk                    ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[5]|clk                    ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[6]|clk                    ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; counter_rst[7]|clk                    ;
; 9.623  ; 9.623        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; clock_in~input|o                      ;
; 9.625  ; 9.625        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|inclk[0]         ;
; 9.642  ; 9.642        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; clock_in~inputclkctrl|inclk[0]        ;
; 9.642  ; 9.642        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; clock_in~inputclkctrl|outclk          ;
; 9.681  ; 9.681        ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; reset|clk                             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; clock_in~input|i                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clock_in ; Rise       ; clock_in~input|i                      ;
; 10.097 ; 10.313       ; 0.216          ; High Pulse Width ; clock_in ; Rise       ; reset                                 ;
; 10.160 ; 10.376       ; 0.216          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[0]                        ;
; 10.160 ; 10.376       ; 0.216          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[1]                        ;
; 10.160 ; 10.376       ; 0.216          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[2]                        ;
; 10.160 ; 10.376       ; 0.216          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[3]                        ;
; 10.160 ; 10.376       ; 0.216          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[4]                        ;
; 10.160 ; 10.376       ; 0.216          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[5]                        ;
; 10.160 ; 10.376       ; 0.216          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[6]                        ;
; 10.160 ; 10.376       ; 0.216          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[7]                        ;
; 10.317 ; 10.317       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; reset|clk                             ;
; 10.358 ; 10.358       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; clock_in~inputclkctrl|inclk[0]        ;
; 10.358 ; 10.358       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; clock_in~inputclkctrl|outclk          ;
; 10.374 ; 10.374       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|inclk[0]         ;
; 10.377 ; 10.377       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; clock_in~input|o                      ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[0]|clk                    ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[1]|clk                    ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[2]|clk                    ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[3]|clk                    ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[4]|clk                    ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[5]|clk                    ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[6]|clk                    ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; counter_rst[7]|clk                    ;
; 10.401 ; 10.401       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[0]           ;
; 10.401 ; 10.401       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]           ;
; 10.401 ; 10.401       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|clk[3]           ;
; 10.401 ; 10.401       ; 0.000          ; High Pulse Width ; clock_in ; Rise       ; u0|altpll_0|sd1|pll7|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clock_in ; Rise       ; clock_in                              ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clock_in ; Rise       ; counter_rst[0]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clock_in ; Rise       ; counter_rst[1]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clock_in ; Rise       ; counter_rst[2]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clock_in ; Rise       ; counter_rst[3]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clock_in ; Rise       ; counter_rst[4]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clock_in ; Rise       ; counter_rst[5]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clock_in ; Rise       ; counter_rst[6]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clock_in ; Rise       ; counter_rst[7]                        ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clock_in ; Rise       ; reset                                 ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[1]'                                                                          ;
+---------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                   ;
+---------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------------+
; 124.769 ; 124.953      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[10]  ;
; 124.769 ; 124.953      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[11]  ;
; 124.769 ; 124.953      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[12]  ;
; 124.769 ; 124.953      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[14]  ;
; 124.769 ; 124.953      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[8]   ;
; 124.769 ; 124.953      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[9]   ;
; 124.769 ; 124.953      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_data_ctr[0]   ;
; 124.770 ; 124.954      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|state.LD_TX      ;
; 124.770 ; 124.954      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_data_ctr[1]   ;
; 124.770 ; 124.954      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_data_ctr[2]   ;
; 124.770 ; 124.954      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_data_ctr[3]   ;
; 124.770 ; 124.954      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_data_ctr[4]   ;
; 124.770 ; 124.954      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_data_ctr[5]   ;
; 124.770 ; 124.954      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_data_ctr[6]   ;
; 124.770 ; 124.954      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_data_ctr[7]   ;
; 124.771 ; 124.955      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[13]  ;
; 124.771 ; 124.955      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[15]  ;
; 124.771 ; 124.955      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[4]   ;
; 124.774 ; 124.958      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[0]   ;
; 124.774 ; 124.958      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[16]  ;
; 124.774 ; 124.958      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[17]  ;
; 124.774 ; 124.958      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[18]  ;
; 124.774 ; 124.958      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[19]  ;
; 124.774 ; 124.958      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[1]   ;
; 124.774 ; 124.958      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[20]  ;
; 124.774 ; 124.958      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[21]  ;
; 124.774 ; 124.958      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[22]  ;
; 124.774 ; 124.958      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[23]  ;
; 124.774 ; 124.958      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[2]   ;
; 124.774 ; 124.958      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[3]   ;
; 124.774 ; 124.958      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[5]   ;
; 124.774 ; 124.958      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[6]   ;
; 124.774 ; 124.958      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ADCDATABUFF[7]   ;
; 124.784 ; 124.968      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|state.INITIAL    ;
; 124.784 ; 124.968      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|state.LOAD       ;
; 124.784 ; 124.968      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|state.READ       ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_1[0]       ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_1[1]       ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_1[2]       ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_1[3]       ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ld_tx_data_ctr   ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|state.DONE       ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|state.ENABLE     ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|rise_to_high:h1|count_clk[0] ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|rise_to_high:h1|count_clk[1] ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|rise_to_high:h1|count_clk[2] ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|rise_to_high:h1|count_clk[3] ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_cnt[0]            ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_cnt[1]            ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_cnt[2]            ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_cnt[3]            ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_empty             ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_out               ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[0]            ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[1]            ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[2]            ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[3]            ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[4]            ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[5]            ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[6]            ;
; 124.797 ; 124.981      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[7]            ;
; 124.798 ; 124.982      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[0]       ;
; 124.798 ; 124.982      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[1]       ;
; 124.798 ; 124.982      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[2]       ;
; 124.798 ; 124.982      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[3]       ;
; 124.798 ; 124.982      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[4]       ;
; 124.798 ; 124.982      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[5]       ;
; 124.798 ; 124.982      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[6]       ;
; 124.798 ; 124.982      ; 0.184          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[7]       ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_1[0]       ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_1[1]       ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_1[2]       ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_1[3]       ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[0]       ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[1]       ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[2]       ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[3]       ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[4]       ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[5]       ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[6]       ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|count_2[7]       ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|ld_tx_data_ctr   ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|state.DONE       ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|state.ENABLE     ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|UARTCTL:uc1|tx_enable_ctr    ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|rise_to_high:h1|count_clk[0] ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|rise_to_high:h1|count_clk[1] ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|rise_to_high:h1|count_clk[2] ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|rise_to_high:h1|count_clk[3] ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_cnt[0]            ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_cnt[1]            ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_cnt[2]            ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_cnt[3]            ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_empty             ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_out               ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[0]            ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[1]            ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[2]            ;
; 124.800 ; 125.016      ; 0.216          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[1] ; Rise       ; portable:p0|uart:u1|tx_reg[3]            ;
+---------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'u0|altpll_0|sd1|pll7|clk[0]'                                                                                     ;
+-----------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                            ;
+-----------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+
; 49999.974 ; 49999.974    ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_1|sd1|pll7|inclk[0]                     ;
; 49999.974 ; 49999.974    ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_1|sd1|pll7|observablevcoout             ;
; 49999.999 ; 49999.999    ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|inclk[0] ;
; 49999.999 ; 49999.999    ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|outclk   ;
; 50000.001 ; 50000.001    ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|inclk[0] ;
; 50000.001 ; 50000.001    ; 0.000          ; Low Pulse Width  ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_0|sd1|wire_pll7_clk[0]~clkctrl|outclk   ;
; 50000.025 ; 50000.025    ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_1|sd1|pll7|inclk[0]                     ;
; 50000.025 ; 50000.025    ; 0.000          ; High Pulse Width ; u0|altpll_0|sd1|pll7|clk[0] ; Rise       ; u0|altpll_1|sd1|pll7|observablevcoout             ;
+-----------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                 ;
+------------+-------------------------------------------------+-------+-------+------------+-------------------------------------------------+
; Data Port  ; Clock Port                                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+------------+-------------------------------------------------+-------+-------+------------+-------------------------------------------------+
; adc1_ndrdy ; clcck_adc                                       ; 0.211 ; 0.737 ; Rise       ; clcck_adc                                       ;
; adc2_ndrdy ; clcck_adc                                       ; 1.017 ; 1.623 ; Rise       ; clcck_adc                                       ;
; adc1_din   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1.183 ; 1.609 ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
+------------+-------------------------------------------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                    ;
+------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port  ; Clock Port                                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; adc1_ndrdy ; clcck_adc                                       ; 0.044  ; -0.448 ; Rise       ; clcck_adc                                       ;
; adc2_ndrdy ; clcck_adc                                       ; -0.753 ; -1.345 ; Rise       ; clcck_adc                                       ;
; adc1_din   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.894 ; -1.325 ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
+------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                         ;
+--------------+-------------------------------------------------+-------+-------+------------+-------------------------------------------------+
; Data Port    ; Clock Port                                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+--------------+-------------------------------------------------+-------+-------+------------+-------------------------------------------------+
; deMUX_Y[*]   ; adc1_ndrdy                                      ; 6.776 ; 6.999 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[0]  ; adc1_ndrdy                                      ; 5.326 ; 5.349 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[1]  ; adc1_ndrdy                                      ; 6.332 ; 6.413 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[2]  ; adc1_ndrdy                                      ; 5.549 ; 5.780 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[3]  ; adc1_ndrdy                                      ; 6.047 ; 6.320 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[4]  ; adc1_ndrdy                                      ; 5.627 ; 5.669 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[5]  ; adc1_ndrdy                                      ; 5.874 ; 5.990 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[6]  ; adc1_ndrdy                                      ; 5.987 ; 6.311 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[7]  ; adc1_ndrdy                                      ; 5.790 ; 6.112 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[8]  ; adc1_ndrdy                                      ; 6.218 ; 6.203 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[9]  ; adc1_ndrdy                                      ; 6.776 ; 6.999 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[10] ; adc1_ndrdy                                      ; 5.372 ; 5.609 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[11] ; adc1_ndrdy                                      ; 5.761 ; 6.002 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[12] ; adc1_ndrdy                                      ; 5.775 ; 5.709 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[13] ; adc1_ndrdy                                      ; 5.322 ; 5.396 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[14] ; adc1_ndrdy                                      ; 5.068 ; 5.270 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[15] ; adc1_ndrdy                                      ; 5.035 ; 5.251 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[16] ; adc1_ndrdy                                      ; 5.159 ; 5.162 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[17] ; adc1_ndrdy                                      ; 5.410 ; 5.430 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[18] ; adc1_ndrdy                                      ; 5.518 ; 5.743 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[19] ; adc1_ndrdy                                      ; 5.866 ; 6.118 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[20] ; adc1_ndrdy                                      ; 5.430 ; 5.453 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[21] ; adc1_ndrdy                                      ; 6.611 ; 6.765 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[22] ; adc1_ndrdy                                      ; 5.874 ; 6.167 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[23] ; adc1_ndrdy                                      ; 5.450 ; 5.709 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[24] ; adc1_ndrdy                                      ; 5.762 ; 5.695 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[25] ; adc1_ndrdy                                      ; 5.599 ; 5.732 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[26] ; adc1_ndrdy                                      ; 5.584 ; 5.864 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[27] ; adc1_ndrdy                                      ; 5.519 ; 5.738 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[28] ; adc1_ndrdy                                      ; 5.711 ; 5.614 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[29] ; adc1_ndrdy                                      ; 5.520 ; 5.603 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[30] ; adc1_ndrdy                                      ; 5.472 ; 5.726 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[31] ; adc1_ndrdy                                      ; 5.365 ; 5.607 ; Rise       ; adc1_ndrdy                                      ;
; adc1_pwdn    ; clcck_adc                                       ; 3.460 ; 3.542 ; Rise       ; clcck_adc                                       ;
; adc1_reset   ; clcck_adc                                       ; 4.434 ; 4.586 ; Rise       ; clcck_adc                                       ;
; adc1_start   ; clcck_adc                                       ; 3.642 ; 3.741 ; Rise       ; clcck_adc                                       ;
; adc2_pwdn    ; clcck_adc                                       ; 3.638 ; 3.738 ; Rise       ; clcck_adc                                       ;
; adc2_reset   ; clcck_adc                                       ; 3.651 ; 3.751 ; Rise       ; clcck_adc                                       ;
; adc2_start   ; clcck_adc                                       ; 4.463 ; 4.608 ; Rise       ; clcck_adc                                       ;
; LED_1        ; clock_in                                        ; 4.249 ; 4.474 ; Rise       ; clock_in                                        ;
; adc1_sclk    ; clock_in                                        ; 3.811 ; 3.966 ; Rise       ; clock_in                                        ;
; adc2_sclk    ; clock_in                                        ; 3.836 ; 3.977 ; Rise       ; clock_in                                        ;
; out_3        ; clock_in                                        ; 4.901 ; 5.140 ; Rise       ; clock_in                                        ;
; adc1_dout    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 3.418 ; 3.332 ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc1_sclk    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 3.335 ; 3.485 ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc1_n_cs    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 3.679 ; 3.784 ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc1_sclk    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 2.227 ;       ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc2_dout    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 3.692 ; 3.587 ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; adc2_sclk    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 4.301 ; 4.485 ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; adc2_n_cs    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 3.354 ; 3.425 ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; adc2_sclk    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 2.333 ;       ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; out_1        ; clock_in                                        ; 0.628 ;       ; Rise       ; u0|altpll_0|sd1|pll7|clk[0]                     ;
; out_1        ; clock_in                                        ;       ; 0.728 ; Fall       ; u0|altpll_0|sd1|pll7|clk[0]                     ;
; out_2        ; clock_in                                        ; 2.234 ; 2.378 ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]                     ;
; tx1          ; clock_in                                        ; 2.196 ; 2.099 ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]                     ;
; LED_1        ; clock_in                                        ; 2.791 ; 2.993 ; Rise       ; u0|altpll_0|sd1|pll7|clk[3]                     ;
; out_3        ; clock_in                                        ; 3.443 ; 3.659 ; Rise       ; u0|altpll_0|sd1|pll7|clk[3]                     ;
+--------------+-------------------------------------------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                 ;
+--------------+-------------------------------------------------+-------+-------+------------+-------------------------------------------------+
; Data Port    ; Clock Port                                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+--------------+-------------------------------------------------+-------+-------+------------+-------------------------------------------------+
; deMUX_Y[*]   ; adc1_ndrdy                                      ; 4.571 ; 4.612 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[0]  ; adc1_ndrdy                                      ; 4.746 ; 4.725 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[1]  ; adc1_ndrdy                                      ; 5.771 ; 5.833 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[2]  ; adc1_ndrdy                                      ; 5.052 ; 5.085 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[3]  ; adc1_ndrdy                                      ; 5.034 ; 4.997 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[4]  ; adc1_ndrdy                                      ; 5.137 ; 5.103 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[5]  ; adc1_ndrdy                                      ; 5.157 ; 5.126 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[6]  ; adc1_ndrdy                                      ; 5.084 ; 5.063 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[7]  ; adc1_ndrdy                                      ; 5.299 ; 5.278 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[8]  ; adc1_ndrdy                                      ; 5.487 ; 5.459 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[9]  ; adc1_ndrdy                                      ; 6.253 ; 6.368 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[10] ; adc1_ndrdy                                      ; 4.922 ; 4.900 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[11] ; adc1_ndrdy                                      ; 5.324 ; 5.382 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[12] ; adc1_ndrdy                                      ; 5.184 ; 5.240 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[13] ; adc1_ndrdy                                      ; 4.827 ; 4.779 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[14] ; adc1_ndrdy                                      ; 4.659 ; 4.612 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[15] ; adc1_ndrdy                                      ; 4.798 ; 4.857 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[16] ; adc1_ndrdy                                      ; 4.571 ; 4.721 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[17] ; adc1_ndrdy                                      ; 4.785 ; 4.931 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[18] ; adc1_ndrdy                                      ; 4.946 ; 5.139 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[19] ; adc1_ndrdy                                      ; 4.738 ; 4.888 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[20] ; adc1_ndrdy                                      ; 4.828 ; 4.988 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[21] ; adc1_ndrdy                                      ; 5.779 ; 6.002 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[22] ; adc1_ndrdy                                      ; 4.856 ; 5.009 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[23] ; adc1_ndrdy                                      ; 4.868 ; 5.046 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[24] ; adc1_ndrdy                                      ; 4.929 ; 5.112 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[25] ; adc1_ndrdy                                      ; 5.054 ; 5.248 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[26] ; adc1_ndrdy                                      ; 5.046 ; 5.262 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[27] ; adc1_ndrdy                                      ; 5.061 ; 5.261 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[28] ; adc1_ndrdy                                      ; 5.089 ; 5.282 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[29] ; adc1_ndrdy                                      ; 4.905 ; 5.072 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[30] ; adc1_ndrdy                                      ; 4.963 ; 5.163 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[31] ; adc1_ndrdy                                      ; 5.049 ; 5.256 ; Rise       ; adc1_ndrdy                                      ;
; adc1_pwdn    ; clcck_adc                                       ; 3.378 ; 3.458 ; Rise       ; clcck_adc                                       ;
; adc1_reset   ; clcck_adc                                       ; 4.350 ; 4.499 ; Rise       ; clcck_adc                                       ;
; adc1_start   ; clcck_adc                                       ; 3.554 ; 3.649 ; Rise       ; clcck_adc                                       ;
; adc2_pwdn    ; clcck_adc                                       ; 3.549 ; 3.646 ; Rise       ; clcck_adc                                       ;
; adc2_reset   ; clcck_adc                                       ; 3.563 ; 3.660 ; Rise       ; clcck_adc                                       ;
; adc2_start   ; clcck_adc                                       ; 4.379 ; 4.521 ; Rise       ; clcck_adc                                       ;
; LED_1        ; clock_in                                        ; 4.140 ; 4.358 ; Rise       ; clock_in                                        ;
; adc1_sclk    ; clock_in                                        ; 3.721 ; 3.871 ; Rise       ; clock_in                                        ;
; adc2_sclk    ; clock_in                                        ; 3.743 ; 3.879 ; Rise       ; clock_in                                        ;
; out_3        ; clock_in                                        ; 4.802 ; 5.034 ; Rise       ; clock_in                                        ;
; adc1_dout    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 3.328 ; 3.245 ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc1_sclk    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 3.250 ; 2.203 ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc1_n_cs    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 3.575 ; 3.676 ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc1_sclk    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 2.178 ;       ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc2_dout    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 3.590 ; 3.489 ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; adc2_sclk    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 4.174 ; 2.291 ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; adc2_n_cs    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 3.264 ; 3.332 ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; adc2_sclk    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 2.291 ;       ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; out_1        ; clock_in                                        ; 0.323 ;       ; Rise       ; u0|altpll_0|sd1|pll7|clk[0]                     ;
; out_1        ; clock_in                                        ;       ; 0.420 ; Fall       ; u0|altpll_0|sd1|pll7|clk[0]                     ;
; out_2        ; clock_in                                        ; 2.000 ; 2.140 ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]                     ;
; tx1          ; clock_in                                        ; 1.963 ; 1.869 ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]                     ;
; LED_1        ; clock_in                                        ; 2.534 ; 2.731 ; Rise       ; u0|altpll_0|sd1|pll7|clk[3]                     ;
; out_3        ; clock_in                                        ; 3.196 ; 3.407 ; Rise       ; u0|altpll_0|sd1|pll7|clk[3]                     ;
+--------------+-------------------------------------------------+-------+-------+------------+-------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                             ;
+--------------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                                 ; -9.340   ; -0.554 ; -1.952   ; 0.249   ; -3.000              ;
;  adc1_ndrdy                                      ; -1.672   ; -0.455 ; N/A      ; N/A     ; -3.000              ;
;  clcck_adc                                       ; -2.399   ; -0.554 ; -1.952   ; 0.540   ; -3.000              ;
;  clock_in                                        ; 15.594   ; 0.194  ; N/A      ; N/A     ; 9.438               ;
;  portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -3.098   ; 0.185  ; -0.940   ; 0.249   ; -1.487              ;
;  portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -3.166   ; 0.138  ; -0.647   ; 0.437   ; -1.487              ;
;  u0|altpll_0|sd1|pll7|clk[0]                     ; N/A      ; N/A    ; N/A      ; N/A     ; 49999.961           ;
;  u0|altpll_0|sd1|pll7|clk[1]                     ; -9.340   ; 0.187  ; 3.671    ; 2.245   ; 124.665             ;
;  u0|altpll_0|sd1|pll7|clk[3]                     ; -3.235   ; 1.765  ; N/A      ; N/A     ; 4.718               ;
; Design-wide TNS                                  ; -584.236 ; -1.469 ; -43.434  ; 0.0     ; -391.091            ;
;  adc1_ndrdy                                      ; -17.300  ; -1.354 ; N/A      ; N/A     ; -24.140             ;
;  clcck_adc                                       ; -198.718 ; -1.200 ; -17.117  ; 0.000   ; -188.144            ;
;  clock_in                                        ; 0.000    ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -135.449 ; 0.000  ; -16.847  ; 0.000   ; -126.762            ;
;  portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; -59.851  ; 0.000  ; -9.470   ; 0.000   ; -52.045             ;
;  u0|altpll_0|sd1|pll7|clk[0]                     ; N/A      ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  u0|altpll_0|sd1|pll7|clk[1]                     ; -166.463 ; 0.000  ; 0.000    ; 0.000   ; 0.000               ;
;  u0|altpll_0|sd1|pll7|clk[3]                     ; -6.455   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+--------------------------------------------------+----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                 ;
+------------+-------------------------------------------------+-------+-------+------------+-------------------------------------------------+
; Data Port  ; Clock Port                                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+------------+-------------------------------------------------+-------+-------+------------+-------------------------------------------------+
; adc1_ndrdy ; clcck_adc                                       ; 0.682 ; 0.737 ; Rise       ; clcck_adc                                       ;
; adc2_ndrdy ; clcck_adc                                       ; 1.928 ; 2.127 ; Rise       ; clcck_adc                                       ;
; adc1_din   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 2.066 ; 2.572 ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
+------------+-------------------------------------------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                    ;
+------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port  ; Clock Port                                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; adc1_ndrdy ; clcck_adc                                       ; 0.044  ; 0.200  ; Rise       ; clcck_adc                                       ;
; adc2_ndrdy ; clcck_adc                                       ; -0.753 ; -1.077 ; Rise       ; clcck_adc                                       ;
; adc1_din   ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; -0.894 ; -1.325 ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
+------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                           ;
+--------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; Data Port    ; Clock Port                                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+--------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+
; deMUX_Y[*]   ; adc1_ndrdy                                      ; 14.377 ; 14.186 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[0]  ; adc1_ndrdy                                      ; 11.854 ; 11.509 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[1]  ; adc1_ndrdy                                      ; 13.506 ; 13.278 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[2]  ; adc1_ndrdy                                      ; 12.501 ; 12.155 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[3]  ; adc1_ndrdy                                      ; 13.702 ; 13.157 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[4]  ; adc1_ndrdy                                      ; 12.562 ; 12.208 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[5]  ; adc1_ndrdy                                      ; 13.132 ; 12.739 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[6]  ; adc1_ndrdy                                      ; 13.218 ; 13.010 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[7]  ; adc1_ndrdy                                      ; 12.986 ; 12.798 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[8]  ; adc1_ndrdy                                      ; 13.654 ; 13.366 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[9]  ; adc1_ndrdy                                      ; 14.377 ; 14.186 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[10] ; adc1_ndrdy                                      ; 12.184 ; 11.834 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[11] ; adc1_ndrdy                                      ; 12.939 ; 12.587 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[12] ; adc1_ndrdy                                      ; 12.499 ; 12.458 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[13] ; adc1_ndrdy                                      ; 11.781 ; 11.574 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[14] ; adc1_ndrdy                                      ; 11.452 ; 11.204 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[15] ; adc1_ndrdy                                      ; 11.158 ; 11.148 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[16] ; adc1_ndrdy                                      ; 11.425 ; 11.131 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[17] ; adc1_ndrdy                                      ; 12.078 ; 11.710 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[18] ; adc1_ndrdy                                      ; 12.354 ; 12.052 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[19] ; adc1_ndrdy                                      ; 13.290 ; 12.770 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[20] ; adc1_ndrdy                                      ; 12.126 ; 11.788 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[21] ; adc1_ndrdy                                      ; 14.202 ; 13.927 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[22] ; adc1_ndrdy                                      ; 13.014 ; 12.749 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[23] ; adc1_ndrdy                                      ; 12.207 ; 12.040 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[24] ; adc1_ndrdy                                      ; 12.548 ; 12.372 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[25] ; adc1_ndrdy                                      ; 12.363 ; 12.031 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[26] ; adc1_ndrdy                                      ; 12.605 ; 12.276 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[27] ; adc1_ndrdy                                      ; 12.418 ; 12.030 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[28] ; adc1_ndrdy                                      ; 12.349 ; 12.252 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[29] ; adc1_ndrdy                                      ; 12.285 ; 11.997 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[30] ; adc1_ndrdy                                      ; 12.470 ; 12.129 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[31] ; adc1_ndrdy                                      ; 12.105 ; 11.864 ; Rise       ; adc1_ndrdy                                      ;
; adc1_pwdn    ; clcck_adc                                       ; 7.579  ; 7.467  ; Rise       ; clcck_adc                                       ;
; adc1_reset   ; clcck_adc                                       ; 9.187  ; 9.139  ; Rise       ; clcck_adc                                       ;
; adc1_start   ; clcck_adc                                       ; 7.955  ; 7.796  ; Rise       ; clcck_adc                                       ;
; adc2_pwdn    ; clcck_adc                                       ; 8.045  ; 7.838  ; Rise       ; clcck_adc                                       ;
; adc2_reset   ; clcck_adc                                       ; 8.077  ; 7.872  ; Rise       ; clcck_adc                                       ;
; adc2_start   ; clcck_adc                                       ; 9.238  ; 9.179  ; Rise       ; clcck_adc                                       ;
; LED_1        ; clock_in                                        ; 9.218  ; 8.968  ; Rise       ; clock_in                                        ;
; adc1_sclk    ; clock_in                                        ; 8.235  ; 7.997  ; Rise       ; clock_in                                        ;
; adc2_sclk    ; clock_in                                        ; 8.233  ; 8.016  ; Rise       ; clock_in                                        ;
; out_3        ; clock_in                                        ; 9.935  ; 9.941  ; Rise       ; clock_in                                        ;
; adc1_dout    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 7.107  ; 7.149  ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc1_sclk    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 7.538  ; 7.253  ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc1_n_cs    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 7.703  ; 7.537  ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc1_sclk    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 4.688  ;        ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc2_dout    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 7.618  ; 7.811  ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; adc2_sclk    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 9.661  ; 9.303  ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; adc2_n_cs    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 6.999  ; 6.898  ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; adc2_sclk    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 4.860  ;        ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; out_1        ; clock_in                                        ; 1.528  ;        ; Rise       ; u0|altpll_0|sd1|pll7|clk[0]                     ;
; out_1        ; clock_in                                        ;        ; 1.519  ; Fall       ; u0|altpll_0|sd1|pll7|clk[0]                     ;
; out_2        ; clock_in                                        ; 4.875  ; 4.819  ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]                     ;
; tx1          ; clock_in                                        ; 4.540  ; 4.691  ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]                     ;
; LED_1        ; clock_in                                        ; 6.398  ; 6.094  ; Rise       ; u0|altpll_0|sd1|pll7|clk[3]                     ;
; out_3        ; clock_in                                        ; 7.128  ; 7.067  ; Rise       ; u0|altpll_0|sd1|pll7|clk[3]                     ;
+--------------+-------------------------------------------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                 ;
+--------------+-------------------------------------------------+-------+-------+------------+-------------------------------------------------+
; Data Port    ; Clock Port                                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+--------------+-------------------------------------------------+-------+-------+------------+-------------------------------------------------+
; deMUX_Y[*]   ; adc1_ndrdy                                      ; 4.571 ; 4.612 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[0]  ; adc1_ndrdy                                      ; 4.746 ; 4.725 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[1]  ; adc1_ndrdy                                      ; 5.771 ; 5.833 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[2]  ; adc1_ndrdy                                      ; 5.052 ; 5.085 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[3]  ; adc1_ndrdy                                      ; 5.034 ; 4.997 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[4]  ; adc1_ndrdy                                      ; 5.137 ; 5.103 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[5]  ; adc1_ndrdy                                      ; 5.157 ; 5.126 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[6]  ; adc1_ndrdy                                      ; 5.084 ; 5.063 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[7]  ; adc1_ndrdy                                      ; 5.299 ; 5.278 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[8]  ; adc1_ndrdy                                      ; 5.487 ; 5.459 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[9]  ; adc1_ndrdy                                      ; 6.253 ; 6.368 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[10] ; adc1_ndrdy                                      ; 4.922 ; 4.900 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[11] ; adc1_ndrdy                                      ; 5.324 ; 5.382 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[12] ; adc1_ndrdy                                      ; 5.184 ; 5.240 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[13] ; adc1_ndrdy                                      ; 4.827 ; 4.779 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[14] ; adc1_ndrdy                                      ; 4.659 ; 4.612 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[15] ; adc1_ndrdy                                      ; 4.798 ; 4.857 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[16] ; adc1_ndrdy                                      ; 4.571 ; 4.721 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[17] ; adc1_ndrdy                                      ; 4.785 ; 4.931 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[18] ; adc1_ndrdy                                      ; 4.946 ; 5.139 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[19] ; adc1_ndrdy                                      ; 4.738 ; 4.888 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[20] ; adc1_ndrdy                                      ; 4.828 ; 4.988 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[21] ; adc1_ndrdy                                      ; 5.779 ; 6.002 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[22] ; adc1_ndrdy                                      ; 4.856 ; 5.009 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[23] ; adc1_ndrdy                                      ; 4.868 ; 5.046 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[24] ; adc1_ndrdy                                      ; 4.929 ; 5.112 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[25] ; adc1_ndrdy                                      ; 5.054 ; 5.248 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[26] ; adc1_ndrdy                                      ; 5.046 ; 5.262 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[27] ; adc1_ndrdy                                      ; 5.061 ; 5.261 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[28] ; adc1_ndrdy                                      ; 5.089 ; 5.282 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[29] ; adc1_ndrdy                                      ; 4.905 ; 5.072 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[30] ; adc1_ndrdy                                      ; 4.963 ; 5.163 ; Rise       ; adc1_ndrdy                                      ;
;  deMUX_Y[31] ; adc1_ndrdy                                      ; 5.049 ; 5.256 ; Rise       ; adc1_ndrdy                                      ;
; adc1_pwdn    ; clcck_adc                                       ; 3.378 ; 3.458 ; Rise       ; clcck_adc                                       ;
; adc1_reset   ; clcck_adc                                       ; 4.350 ; 4.499 ; Rise       ; clcck_adc                                       ;
; adc1_start   ; clcck_adc                                       ; 3.554 ; 3.649 ; Rise       ; clcck_adc                                       ;
; adc2_pwdn    ; clcck_adc                                       ; 3.549 ; 3.646 ; Rise       ; clcck_adc                                       ;
; adc2_reset   ; clcck_adc                                       ; 3.563 ; 3.660 ; Rise       ; clcck_adc                                       ;
; adc2_start   ; clcck_adc                                       ; 4.379 ; 4.521 ; Rise       ; clcck_adc                                       ;
; LED_1        ; clock_in                                        ; 4.140 ; 4.358 ; Rise       ; clock_in                                        ;
; adc1_sclk    ; clock_in                                        ; 3.721 ; 3.871 ; Rise       ; clock_in                                        ;
; adc2_sclk    ; clock_in                                        ; 3.743 ; 3.879 ; Rise       ; clock_in                                        ;
; out_3        ; clock_in                                        ; 4.802 ; 5.034 ; Rise       ; clock_in                                        ;
; adc1_dout    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 3.328 ; 3.245 ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc1_sclk    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 3.250 ; 2.203 ; Rise       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc1_n_cs    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 3.575 ; 3.676 ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc1_sclk    ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 2.178 ;       ; Fall       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ;
; adc2_dout    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 3.590 ; 3.489 ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; adc2_sclk    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 4.174 ; 2.291 ; Rise       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; adc2_n_cs    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 3.264 ; 3.332 ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; adc2_sclk    ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 2.291 ;       ; Fall       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ;
; out_1        ; clock_in                                        ; 0.323 ;       ; Rise       ; u0|altpll_0|sd1|pll7|clk[0]                     ;
; out_1        ; clock_in                                        ;       ; 0.420 ; Fall       ; u0|altpll_0|sd1|pll7|clk[0]                     ;
; out_2        ; clock_in                                        ; 2.000 ; 2.140 ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]                     ;
; tx1          ; clock_in                                        ; 1.963 ; 1.869 ; Rise       ; u0|altpll_0|sd1|pll7|clk[1]                     ;
; LED_1        ; clock_in                                        ; 2.534 ; 2.731 ; Rise       ; u0|altpll_0|sd1|pll7|clk[3]                     ;
; out_3        ; clock_in                                        ; 3.196 ; 3.407 ; Rise       ; u0|altpll_0|sd1|pll7|clk[3]                     ;
+--------------+-------------------------------------------------+-------+-------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; out_1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_3         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_4         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_5         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx1           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc1_dout     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc1_sclk     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc1_n_cs     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc1_start    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc1_reset    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc1_pwdn     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc2_dout     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc2_sclk     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc2_n_cs     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc2_start    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc2_reset    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc2_pwdn     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[16]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[17]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[18]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[19]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[20]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[21]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[22]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[23]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[24]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[25]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[26]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[27]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[28]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[29]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[30]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; deMUX_Y[31]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; FTDCLK                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc2_din                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock_in                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clcck_adc               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc1_ndrdy              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc2_ndrdy              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adc1_din                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out_2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out_3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; out_4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; out_5         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; tx1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; adc1_dout     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; adc1_sclk     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; adc1_n_cs     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; adc1_start    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; adc1_reset    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; adc1_pwdn     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; adc2_dout     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; adc2_sclk     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; adc2_n_cs     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; adc2_start    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; adc2_reset    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; adc2_pwdn     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00699 V          ; 0.108 V                              ; 0.027 V                              ; 6.58e-10 s                  ; 8.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00699 V         ; 0.108 V                             ; 0.027 V                             ; 6.58e-10 s                 ; 8.2e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; out_4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; out_5         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; tx1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; adc1_dout     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; adc1_sclk     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; adc1_n_cs     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; adc1_start    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; adc1_reset    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; adc1_pwdn     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; adc2_dout     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adc2_sclk     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adc2_n_cs     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adc2_start    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; adc2_reset    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; adc2_pwdn     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; deMUX_Y[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; deMUX_Y[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; deMUX_Y[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; deMUX_Y[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[24]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[25]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[26]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[27]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[28]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[29]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[30]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; deMUX_Y[31]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                               ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; adc1_ndrdy                                      ; adc1_ndrdy                                      ; 78       ; 0        ; 0        ; 0        ;
; clock_in                                        ; adc1_ndrdy                                      ; 4        ; 0        ; 0        ; 0        ;
; adc1_ndrdy                                      ; clcck_adc                                       ; 2        ; 2        ; 0        ; 0        ;
; clcck_adc                                       ; clcck_adc                                       ; 1131     ; 0        ; 0        ; 3        ;
; clock_in                                        ; clcck_adc                                       ; 33       ; 0        ; 0        ; 0        ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; clcck_adc                                       ; 0        ; 0        ; 1        ; 1        ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; clcck_adc                                       ; 0        ; 0        ; 1        ; 1        ;
; clock_in                                        ; clock_in                                        ; 118      ; 0        ; 0        ; 0        ;
; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 9        ; 0        ; 2        ; 0        ;
; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 5        ; 0        ; 32       ; 0        ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 52       ; 40       ; 48       ; 131      ;
; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 9        ; 0        ; 2        ; 0        ;
; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 5        ; 0        ; 6        ; 0        ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 52       ; 40       ; 20       ; 82       ;
; adc1_ndrdy                                      ; u0|altpll_0|sd1|pll7|clk[1]                     ; 410      ; 0        ; 0        ; 0        ;
; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[1]                     ; 40       ; 0        ; 0        ; 0        ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; u0|altpll_0|sd1|pll7|clk[1]                     ; 0        ; 24       ; 0        ; 0        ;
; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[1]                     ; 694      ; 0        ; 0        ; 0        ;
; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[1]                     ; 6        ; 0        ; 0        ; 0        ;
; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3]                     ; 2        ; 0        ; 2        ; 0        ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; u0|altpll_0|sd1|pll7|clk[3]                     ; 0        ; 0        ; 0        ; 2        ;
; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3]                     ; 0        ; 0        ; 4        ; 0        ;
; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3]                     ; 0        ; 2        ; 3        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; adc1_ndrdy                                      ; adc1_ndrdy                                      ; 78       ; 0        ; 0        ; 0        ;
; clock_in                                        ; adc1_ndrdy                                      ; 4        ; 0        ; 0        ; 0        ;
; adc1_ndrdy                                      ; clcck_adc                                       ; 2        ; 2        ; 0        ; 0        ;
; clcck_adc                                       ; clcck_adc                                       ; 1131     ; 0        ; 0        ; 3        ;
; clock_in                                        ; clcck_adc                                       ; 33       ; 0        ; 0        ; 0        ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; clcck_adc                                       ; 0        ; 0        ; 1        ; 1        ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; clcck_adc                                       ; 0        ; 0        ; 1        ; 1        ;
; clock_in                                        ; clock_in                                        ; 118      ; 0        ; 0        ; 0        ;
; clcck_adc                                       ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 9        ; 0        ; 2        ; 0        ;
; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 5        ; 0        ; 32       ; 0        ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 52       ; 40       ; 48       ; 131      ;
; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 9        ; 0        ; 2        ; 0        ;
; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 5        ; 0        ; 6        ; 0        ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 52       ; 40       ; 20       ; 82       ;
; adc1_ndrdy                                      ; u0|altpll_0|sd1|pll7|clk[1]                     ; 410      ; 0        ; 0        ; 0        ;
; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[1]                     ; 40       ; 0        ; 0        ; 0        ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; u0|altpll_0|sd1|pll7|clk[1]                     ; 0        ; 24       ; 0        ; 0        ;
; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[1]                     ; 694      ; 0        ; 0        ; 0        ;
; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[1]                     ; 6        ; 0        ; 0        ; 0        ;
; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[3]                     ; 2        ; 0        ; 2        ; 0        ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; u0|altpll_0|sd1|pll7|clk[3]                     ; 0        ; 0        ; 0        ; 2        ;
; u0|altpll_0|sd1|pll7|clk[1]                     ; u0|altpll_0|sd1|pll7|clk[3]                     ; 0        ; 0        ; 4        ; 0        ;
; u0|altpll_0|sd1|pll7|clk[3]                     ; u0|altpll_0|sd1|pll7|clk[3]                     ; 0        ; 2        ; 3        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                            ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; clock_in                                        ; clcck_adc                                       ; 16       ; 0        ; 3        ; 0        ;
; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 16       ; 0        ; 0        ; 0        ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0        ; 0        ; 0        ; 24       ;
; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 16       ; 0        ; 0        ; 0        ;
; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[1]                     ; 14       ; 0        ; 0        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                             ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; clock_in                                        ; clcck_adc                                       ; 16       ; 0        ; 3        ; 0        ;
; clock_in                                        ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 16       ; 0        ; 0        ; 0        ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 0        ; 0        ; 0        ; 24       ;
; clock_in                                        ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 16       ; 0        ; 0        ; 0        ;
; clock_in                                        ; u0|altpll_0|sd1|pll7|clk[1]                     ; 14       ; 0        ; 0        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 1     ; 1    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 49    ; 49   ;
; Unconstrained Output Port Paths ; 183   ; 183  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Jun 22 12:44:05 2016
Info: Command: quartus_sta portable -c portable
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'c:/users/bzhou/owncloud/workspace/fpga/fpga_portable 2.5 uart/db/ip/pll/submodules/altera_reset_controller.sdc'
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clock_in clock_in
    Info (332110): create_generated_clock -source {u0|altpll_1|sd1|pll7|inclk[0]} -divide_by 10000 -duty_cycle 50.00 -name {u0|altpll_1|sd1|pll7|clk[0]} {u0|altpll_1|sd1|pll7|clk[0]}
    Info (332110): create_generated_clock -source {u0|altpll_0|sd1|pll7|inclk[0]} -divide_by 5000 -duty_cycle 50.00 -name {u0|altpll_0|sd1|pll7|clk[0]} {u0|altpll_0|sd1|pll7|clk[0]}
    Info (332110): create_generated_clock -source {u0|altpll_0|sd1|pll7|inclk[0]} -divide_by 25 -multiply_by 2 -duty_cycle 50.00 -name {u0|altpll_0|sd1|pll7|clk[1]} {u0|altpll_0|sd1|pll7|clk[1]}
    Info (332110): create_generated_clock -source {u0|altpll_0|sd1|pll7|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {u0|altpll_0|sd1|pll7|clk[3]} {u0|altpll_0|sd1|pll7|clk[3]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern
    Info (332105): create_clock -period 1.000 -name clcck_adc clcck_adc
    Info (332105): create_clock -period 1.000 -name portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern
    Info (332105): create_clock -period 1.000 -name adc1_ndrdy adc1_ndrdy
Warning (332007): The period, rise edge, or fall edge of clock: u0|altpll_1|sd1|pll7|clk[0] was found to be outside of the range of acceptable time values.  The minimum acceptable time value is -2147483.647 and the maximum acceptable time value is 2147483.647. This clock will be ignored.
Warning (332005): The calculated rise and fall waveform edges for clock: u0|altpll_1|sd1|pll7|clk[0] were found to be identical (rise: -2147483.647, fall: -2147483.647). This clock will be ignored.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u0|altpll_1|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.340
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.340            -166.463 u0|altpll_0|sd1|pll7|clk[1] 
    Info (332119):    -3.235              -6.455 u0|altpll_0|sd1|pll7|clk[3] 
    Info (332119):    -3.166             -59.851 portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern 
    Info (332119):    -3.098            -135.449 portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern 
    Info (332119):    -2.399            -198.718 clcck_adc 
    Info (332119):    -1.672             -17.300 adc1_ndrdy 
    Info (332119):    15.594               0.000 clock_in 
Info (332146): Worst-case hold slack is -0.373
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.373              -1.213 adc1_ndrdy 
    Info (332119):    -0.095              -0.095 clcck_adc 
    Info (332119):     0.177               0.000 portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern 
    Info (332119):     0.453               0.000 u0|altpll_0|sd1|pll7|clk[1] 
    Info (332119):     0.454               0.000 portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern 
    Info (332119):     0.466               0.000 clock_in 
    Info (332119):     3.154               0.000 u0|altpll_0|sd1|pll7|clk[3] 
Info (332146): Worst-case recovery slack is -1.952
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.952             -17.117 clcck_adc 
    Info (332119):    -0.940             -16.847 portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern 
    Info (332119):    -0.647              -9.470 portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern 
    Info (332119):     3.671               0.000 u0|altpll_0|sd1|pll7|clk[1] 
Info (332146): Worst-case removal slack is 0.350
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.350               0.000 portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern 
    Info (332119):     0.840               0.000 portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern 
    Info (332119):     0.985               0.000 clcck_adc 
    Info (332119):     4.834               0.000 u0|altpll_0|sd1|pll7|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -187.388 clcck_adc 
    Info (332119):    -3.000             -23.818 adc1_ndrdy 
    Info (332119):    -1.487            -126.395 portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern 
    Info (332119):    -1.487             -52.045 portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern 
    Info (332119):     4.723               0.000 u0|altpll_0|sd1|pll7|clk[3] 
    Info (332119):     9.663               0.000 clock_in 
    Info (332119):   124.695               0.000 u0|altpll_0|sd1|pll7|clk[1] 
    Info (332119): 49999.961               0.000 u0|altpll_0|sd1|pll7|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332007): The period, rise edge, or fall edge of clock: u0|altpll_1|sd1|pll7|clk[0] was found to be outside of the range of acceptable time values.  The minimum acceptable time value is -2147483.647 and the maximum acceptable time value is 2147483.647. This clock will be ignored.
Warning (332005): The calculated rise and fall waveform edges for clock: u0|altpll_1|sd1|pll7|clk[0] were found to be identical (rise: -2147483.647, fall: -2147483.647). This clock will be ignored.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u0|altpll_1|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.536
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.536            -145.721 u0|altpll_0|sd1|pll7|clk[1] 
    Info (332119):    -2.901             -53.432 portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern 
    Info (332119):    -2.883            -125.246 portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern 
    Info (332119):    -2.737              -5.453 u0|altpll_0|sd1|pll7|clk[3] 
    Info (332119):    -2.177            -174.198 clcck_adc 
    Info (332119):    -1.479             -14.872 adc1_ndrdy 
    Info (332119):    15.852               0.000 clock_in 
Info (332146): Worst-case hold slack is -0.455
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.455              -1.354 adc1_ndrdy 
    Info (332119):    -0.085              -0.085 clcck_adc 
    Info (332119):     0.193               0.000 portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern 
    Info (332119):     0.402               0.000 portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern 
    Info (332119):     0.402               0.000 u0|altpll_0|sd1|pll7|clk[1] 
    Info (332119):     0.417               0.000 clock_in 
    Info (332119):     2.767               0.000 u0|altpll_0|sd1|pll7|clk[3] 
Info (332146): Worst-case recovery slack is -1.813
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.813             -13.220 clcck_adc 
    Info (332119):    -0.849             -13.520 portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern 
    Info (332119):    -0.551              -7.640 portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern 
    Info (332119):     4.218               0.000 u0|altpll_0|sd1|pll7|clk[1] 
Info (332146): Worst-case removal slack is 0.249
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.249               0.000 portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern 
    Info (332119):     0.740               0.000 clcck_adc 
    Info (332119):     0.792               0.000 portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern 
    Info (332119):     4.302               0.000 u0|altpll_0|sd1|pll7|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -188.144 clcck_adc 
    Info (332119):    -3.000             -24.140 adc1_ndrdy 
    Info (332119):    -1.487            -126.762 portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern 
    Info (332119):    -1.487             -52.045 portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern 
    Info (332119):     4.718               0.000 u0|altpll_0|sd1|pll7|clk[3] 
    Info (332119):     9.593               0.000 clock_in 
    Info (332119):   124.665               0.000 u0|altpll_0|sd1|pll7|clk[1] 
    Info (332119): 49999.963               0.000 u0|altpll_0|sd1|pll7|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Warning (332007): The period, rise edge, or fall edge of clock: u0|altpll_1|sd1|pll7|clk[0] was found to be outside of the range of acceptable time values.  The minimum acceptable time value is -2147483.647 and the maximum acceptable time value is 2147483.647. This clock will be ignored.
Warning (332005): The calculated rise and fall waveform edges for clock: u0|altpll_1|sd1|pll7|clk[0] were found to be identical (rise: -2147483.647, fall: -2147483.647). This clock will be ignored.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u0|altpll_1|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.626
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.626             -68.674 u0|altpll_0|sd1|pll7|clk[1] 
    Info (332119):    -1.361              -2.718 u0|altpll_0|sd1|pll7|clk[3] 
    Info (332119):    -1.019             -39.651 portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern 
    Info (332119):    -0.730             -15.922 portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern 
    Info (332119):    -0.460             -18.937 clcck_adc 
    Info (332119):    -0.093              -0.665 adc1_ndrdy 
    Info (332119):    18.035               0.000 clock_in 
Info (332146): Worst-case hold slack is -0.554
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.554              -1.200 clcck_adc 
    Info (332119):    -0.078              -0.269 adc1_ndrdy 
    Info (332119):     0.138               0.000 portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern 
    Info (332119):     0.185               0.000 portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern 
    Info (332119):     0.187               0.000 u0|altpll_0|sd1|pll7|clk[1] 
    Info (332119):     0.194               0.000 clock_in 
    Info (332119):     1.765               0.000 u0|altpll_0|sd1|pll7|clk[3] 
Info (332146): Worst-case recovery slack is -0.268
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.268              -0.746 clcck_adc 
    Info (332119):     0.014               0.000 portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern 
    Info (332119):     0.136               0.000 portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern 
    Info (332119):     6.893               0.000 u0|altpll_0|sd1|pll7|clk[1] 
Info (332146): Worst-case removal slack is 0.271
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.271               0.000 portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern 
    Info (332119):     0.437               0.000 portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern 
    Info (332119):     0.540               0.000 clcck_adc 
    Info (332119):     2.245               0.000 u0|altpll_0|sd1|pll7|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -148.022 clcck_adc 
    Info (332119):    -3.000             -19.417 adc1_ndrdy 
    Info (332119):    -1.000             -85.000 portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern 
    Info (332119):    -1.000             -35.000 portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern 
    Info (332119):     4.729               0.000 u0|altpll_0|sd1|pll7|clk[3] 
    Info (332119):     9.438               0.000 clock_in 
    Info (332119):   124.769               0.000 u0|altpll_0|sd1|pll7|clk[1] 
    Info (332119): 49999.974               0.000 u0|altpll_0|sd1|pll7|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 513 megabytes
    Info: Processing ended: Wed Jun 22 12:44:10 2016
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


