<!DOCTYPE html>
<html lang="en">

<head>
  <link rel="preconnect" href="https://fonts.googleapis.com">
  <link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
  <link rel="shortcut icon" href="/img/images.jpeg" type="image/x-icon">
  <link
    href="https://fonts.googleapis.com/css2?family=Cormorant+Garamond:ital,wght@0,300;0,400;0,500;0,600;0,700;1,300;1,400;1,500;1,600;1,700&family=Montserrat+Alternates:ital,wght@0,100;0,200;0,300;0,400;0,500;0,600;0,700;0,800;0,900;1,100;1,200;1,300;1,400;1,500;1,600;1,700;1,800;1,900&family=Oswald:wght@200..700&display=swap"
    rel="stylesheet">
  <link rel="stylesheet" href="../styles/stylesDef.css">
  <link rel="stylesheet" href="../styles/styleIndex.css">
  <style>

  </style>
  <meta charset="UTF-8">
  <meta name="viewport" content="width=device-width, initial-scale=1.0">
  <title>Unidad 1</title>
</head>

<body class="bodyu1">
  <!--Menu copiado-->
  <div class="container">
    <nav class="nav">
      <h1 class="logo"> <strong>Unidad 1: </strong>Arquitectura De Computadoras</h1>
      <ul class="nav-menu">
        <li>
          <a href="../index.html">Inicio</a>
        </li>
        <li>
          <a href="#" class="activo">Unidad 1</a>
        </li>
        <li>
          <a href="indexU2.html">Unidad 2</a>
        </li>
        <li>
          <a href="indexU3.html">Unidad 3</a>
        </li>
        <li>
          <a href="indexU4.html">Unidad 4</a>
        </li>
        <li>
          <a href="./Practicas.html">Practicas</a>
        </li>
      </ul>
    </nav>
  </div>

  </header>
  <br><br><br>
  <div class="mainContainerU2">
    <h3>1.1 Modelos de Arquitecturas de Computo</h3>
    <br>
    <div class="t1">
      <p>
        <strong>Modelo Vonn Neumann</strong><br>
        La unidad central de proceso (CPU),<img src="../img/Eckert-Mauchly_(von_Neumann)_architecture.svg.png" alt=""> está conectada a una memoria principal única
        (casi siempre sólo RAM) donde se guardan las instrucciones del programa y los datos. A dicha memoria se accede a
        través de un sistema interconexión de buses único (control, direcciones y datos). En un sistema con arquitectura
        Von Neumann el tamaño de la unidad de datos o instrucciones está fijado por el ancho del bus que comunica la
        memoria con la CPU. El tener un único bus hace que el microprocesador sea más lento en su respuesta, ya que no
        puede buscar en memoria una nueva instrucción mientras no finalicen las transferencias de datos de la
        instrucción anterior. Componentes principales de Von Neumann

      </p>

    </div>

    <div class="t2">
      <strong>Modelo Harvard</strong><br>
      <p>
        Esta arquitectura utiliza los Micro controladores, tiene la unidad central de proceso (CPU) conectada a dos
        memorias (una con las instrucciones y otra con los datos) por medio de dos buses diferentes. Una de las memorias
        contiene solamente las instrucciones del programa (Memoria de Programa), y la otra sólo almacena datos (Memoria
        de Datos). <img src="../img/hardvard.jpg" alt=""> Ambos buses son totalmente independientes lo que permite que la
        CPU pueda acceder de forma independiente y simultánea a la memoria de datos y a la de instrucciones. El tamaño
        de las instrucciones no está relacionado con el de los datos, y por lo tanto puede ser optimizado para que
        cualquier instrucción ocupe una sola posición de memoria de programa, logrando así mayor velocidad y menor
        longitud de programa. La principal desventaja de esta arquitectura; el bus de datos y direcciones único se
        convierte en un cuello de botella por el cual debe pasar toda la información que se lee de o se escribe Modelo
        Harvarda la memoria, obligando a que todos los accesos a esta sean secuenciales. Limita el grado de paralelismo
        (acciones que se pueden realizar al mismo tiempo) y por lo tanto, el desempeño de la computadora.
      </p>
      </p>
    </div>
  </div>
  <br><br><br>
  <div class="main2">

    <div class="t3">
      <strong>1.1.2 Segmentadas</strong>
      <p>
        Es una de las tecnologías utilizadas para realizar la segmentación o paralelismo. Divide el procesador, en
        etapas, procesa una instrucción diferente en cada una y trabaja con varias a la vez. Pueden trabajar de forma
        paralela,<img src="../img/segme.png" alt=""> en diferentes instrucciones, utilizando una cola de instrucciones
        para su comunicación, denominado entubamiento. La técnica de implementación clave utilizada para hacer CPU. La
        dependencia de datos y de control, que tiene como efecto la disminución del rendimiento del pipelining. La
        segmentación de cauce (pipelining) es una forma efectiva de organizar el hardware del CPU para realizar más de
        una operación al mismo tiempo. Consiste en descomponer el proceso de ejecución de las instrucciones en fases o
        etapas que permitan una ejecución simultánea. Las etapas están conectadas, cada una a la siguiente, para formar
        una especie de cauce las instrucciones se entran por un extremo, son procesadas a través de las etapas y salen
        por el otro. La productividad de la segmentación está determinada por la frecuencia con que una instrucción
        salga del cauce.
      </p>
    </div>
    <div class="t4">
      <strong>1.1.2 Multiprocesamiento</strong>
      <p>
        Se denomina multiprocesador a un computador <img
        src="../img/multi.png" alt="">que cuenta con dos o más microprocesadores (CPUs). La arquitectura NUMA, donde cada procesador tiene acceso y control exclusivo a una
        parte de la memoria. La arquitectura SMP, donde todos los procesadores comparten toda la memoria. Para que un
        multiprocesador opere correctamente necesita un sistema operativo especialmente diseñado para ello. La
        arquitectura NUMA, donde cada procesador tiene acceso y control exclusivo a una parte de la memoria. La
        arquitectura SMP, donde todos los procesadores comparten toda la memoria. 
      </p>
    </div>
  </div>

  <div class="separador121">
    <h3>1.2 Analisis de los componentes</h3>
  </div>
  <br><br><br>
  <br><br>
  <div class="componentes">
    <div class="cpu">
      <h3>Unidad Central de procesamiento (CPU)</h3>
    <p>
      Se la suele llamar coloquialmente como microprocesador o simplemente procesador, y puedes considerarla como el cerebro de cualquier dispositivo. Se encarga de procesar todas las instrucciones del dispositivo, leyendo las órdenes y requisitos del sistema operativo, así como las instrucciones de cada uno de los componentes y las aplicaciones.  <img src="../img/procesa.jpeg" alt="">La CPU es la que se encarga de que todo funcione correctamente, y de interpretar todo lo que quiere hacer el sistema operativo o los componentes, estableciendo las conexiones y realizando todos los cálculos precisos para que funcione. Cuanto más potente sea el procesador, más rápido podrá hacer las operaciones y más rápido funcionará tu dispositivo en general.
    </p>
    </div>
    <div class="alu">
      <h3>Unidad Aritmetica Logica</h3>
      <p>
        Es un circuito logico digital que realiza operaciones aritmeticas y logicas entres los datos de un circuito: suma resta, division y multiplicacion, asi como establece comparaciones logicas a traves de los condicionales logicos "si", "no", y "o". Todos los microprocesadores incluyen al menos una ALU, que varia su poder y complejidadsegún su finalidad Además, la ALU cuenta con una serie de registros para almacenar los datos y bits de informacion sobre los resultados. 
        <img src="../img/alu.jpg" alt="">
      </p>
  
    </div>
    <div class="regis">
      <h3>Registros</h3>
    <p>
      Los registros que encuentran dentro de cada procesador su función principales almacenar los valores de cada uno de los datos,comandos,instrucciones o estados binarios que son los que ordenan qué dato debe procesarse, así como la forma en la que se debe realizar. Un registro no deja de ser una memoria de velocidad alta y con poca capacidad. Cada registro puede contener una instrucción, una dirección de almacenamiento o cualquier tipo de dato. Cada procesador tiene varias asignaciones o tareas que debe de realizar para el manejo de la información. <img src="../img/regis.gif" alt="">
    </p>
    </div>
    <div class="bus">
      <h3>Buses</h3>
    <p>
      Un bus se puede definir como una línea de interconexión portadora de información, constituida por varios hilos conductores (en sentido físico) o varios canales (en sentido de la lógica), por cada una de las cuales se transporta un bit de información. Existen dos tipos primordiales de buses (conexiones) para el envío de la información: bus paralelo o serial: Bus paralelo: Es un bus en el cual los datos son enviados por bytes al mismo tiempo, con la ayuda de varias líneas que tienen funciones fijas.
      <img src="../img/buseee.webp" alt="">
    </p>
    </div>

  </div>
  <div class="separador121">
    <h3>1.2 Memoria</h3>
  </div>

  <div class="memoria">
    <h3>Conceptos basicos del manejo de la memoria</h3>
    <p>
      La gestión de memoria o administración de memoria es el acto de gestionar la memoria de un dispositivo informático. <img src="../img/ram1.jpeg" alt="">El proceso de asignación de memoria a los programas que la solicitan. La gestión de la memoria principal de una computadora es una tarea de suma importancia para el funcionamiento de la misma. Los sistemas de memoria virtual separan las direcciones de memoria utilizadas por un proceso de las direcciones físicas reales, permitiendo la separación de procesos e incrementando la cantidad efectiva de memoria de Memoria ram imgacceso aleatorio utilizando la paginación. La calidad de la gestión de la memoria es crucial para las prestaciones del sistema. La administración de memoria se refiere a los distintos métodos y operaciones que se encargan de obtener la máxima utilidad de la memoria, organizando los procesos y programas que se ejecutan de manera tal que se aproveche de la mejor manera posible el espacio disponible. Las técnicas que existen para la carga de programas en la memoria son: partición fija, que es la división de la memoria libre en varias partes (de igual o distinto tamaño) y la partición dinámica, que son las particiones de la memoria en tamaños que pueden ser variables, según la cantidad de memoria que necesita cada proceso.
    </p>
  </div>
  <div class="memoria2">
    <h3>Tipos de memoria</h3>
    <div class="ram">
      <h4>Memoria RAM</h4>
      <br>
      <P>
        La memoria del semiconductor utiliza en su arquitectura circuitos integrados basados en semiconductores para almacenar información. Un chip de memoria de <img src="/img/memoRam.webp" alt="" class="memoriaRam">semiconductor puede contener millones de minúsculos transistores o condensadores. Existen memorias de semiconductor de ambos tipos: volátiles y no volátiles. En las computadoras modernas, la memoria principal consiste casi exclusivamente en memoria de semiconductor volátil y dinámica, también conocida como memoria dinámica de acceso aleatorio o más comúnmente RAM (Random Access Memory).
      </P>
    </div>
    <div class="cache">
      <h4>Memoria Cache</h4>
     <br>
      <p>
        Es la memoria de acceso rápido de una computadora, que guarda temporalmente las últimas informaciones procesadas. La memoria caché es un búfer especial de memoria que poseen las computadoras, que funciona de <img src="/img/Cache-de-CPU.jpg" alt="" class="cachee">manera similar a la memoria principal, pero es de menor tamaño y de acceso más rápido. Es usada por el procesador para reducir el tiempo de acceso a datos ubicados en la memoria principal que se utilizan con más frecuencia. La caché es una memoria que se sitúa entre la unidad central de procesamiento (CPU) y la memoria de acceso aleatorio (RAM) para acelerar el intercambio de datos. Cuando se accede por primera vez a un dato, se hace una copia en la caché;
      </p>
    </div>
  </div>
  <div class="entradaSalida">
    <h3>Entrada y Salida</h3>
    
  </div>
  <br><br><br>
  
  <div class="es">
    <h4 class="titulos">Modulos de Entrada y salida</h4>
    <p>
      <img src="/img/puertos2.jpg" alt="">
      Para poder hacer una operación entre el procesador y un periférico, se necesita conectar estos dispositivos a la computadora y gestionar de manera correcta la transferencia de datos. Esto, se puede realizar mediante los sistemas de módulos de Entrada/Salida. Estos módulos están conectados con el procesador y la memoria principal, cada uno controla uno o más dispositivos externos. 
    </p>
  </div>

<br><br><br>
  <div class="entradaProgra">
    <h4 class="titulos">Entrada y salida programada</h4>
    <p>
      La entrada-salida programada (también entrada / <img src="/img/entrada_sallida.jpg" alt="">salida programada , E / S programada , PIO ) es un método de transmisión de datos , a través de entrada / salida (E / S), entre una unidad central de procesamiento (CPU) y un dispositivo periférico , como un adaptador de red o un dispositivo de almacenamiento Parallel ATA (PATA, anteriormente AT Attachment (ATA)). Cada transferencia de elementos de datos se inicia mediante una instrucción en el programa, que involucra a la CPU para cada transacción. Por el contrario, en las operaciones de acceso directo a memoria (DMA)

    </p>
  </div>
<br><br><br>
  <div class="entInterr">
    <h4 class="titulos">Entrada y salida interrumpida</h4>
    <p>
      <img src="/img/salidas.jpg" alt="">
      <br>
      Esta técnica pretende evitar que el procesador pare o haga trabajo improductivo, mientras que espera a que el periférico esté preparado para hacer una nueva operación. El hardware de la computadora, necesita tener un conjunto de líneas de control del bus del sistema y de petición de interrupción. Funcionamiento: El procesador ejecuta instrucciones de un programa. Al finalizar cada instrucción comprueba si se ha producido una interrupción.
    </p>
  </div>
  <br>
  <div class="acceso">
    <h4 class="titulos">Acceso directo a la memoria</h4>
    <p> <img src="/img/accesomemoria.gif
      " alt="">El DMA (acceso directo a la memoria) permite que el dispositivo de red mueva los datos del paquete directamente a la memoria del sistema, reduciendo la utilización de la CPU. Sin embargo, la frecuencia y los intervalos aleatorios en los cuales los paquetes llegan no permiten que el sistema ingrese un estado de energía más bajo. El coalescentes DMA permite que el NIC recoja los paquetes antes de que inicie un evento DMA. Esto puede aumentar la latencia de la red, pero también aumenta las probabilidades de que el sistema consuma menos energía. Los adaptadores y dispositivos de red basados en el controlador Ethernet Intel® I350 (y controladores posteriores) Asistencia la fusión de DMA.</p>
  </div>
  <footer class="foot">
    <h3>Redes y mas</h3>
    <br>
    <br>
    <br>
    <ul>
      <li><a href="https://saltillo.tecnm.mx">Sitio web</a></li>
      <li><a href="https://www.facebook.com/TecNMcampusSaltillo">Facebook</a></li>
      <li><a href="https://itsaltillo.mindbox.app/login/alumno  ">Mindbox</a></li>

    </ul>
    <img src="../img/Marcechavo.png" alt="">
  </footer>
</body>

</html>