`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    17:15:11 03/06/2014 
// Design Name: 
// Module Name:    Registers 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: Banco de registros terminado. Faltaria la parte de debugging (ver los 32 registros)
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module Registers#(
		parameter 	width_B	=	32,	//Numero de bits de los registros
						Addr_B	=	5		//Numero de bits de Direccion
	)
	(	input wire clk,						//clock
		input wire RegWrite,					//Para que sirve esto? (debe ser un Write Enable)
		input [Addr_B-1:0] Read_Addr_1,	//Se pueden leer dos registros
		input [Addr_B-1:0] Read_Addr_2,	//(-)
		input [Addr_B-1:0] Write_Addr,	//Direccion (numero de registro) a escribir
		input [width_B-1:0] Write_Data,	//Dato a escribir
		output [width_B-1:0] Read_Data_1,//Dato leido con la direccion Read_Addr_1
		output [width_B-1:0] Read_Data_2	//Dato leido con la direccion Read_Addr_2
		
   );
	
	
	//señales (Aca se define un arreglo para indexar, como si fuera lenguage C)
	// reg [tamaño en bits-1:0] <nombre> [cantidad de elementos - 1:0]
	reg [width_B-1:0] reg_array [2**Addr_B-1:0]; //arreglo de 2^Addr_B posiciones (32 registros)
	initial begin
<<<<<<< HEAD
	reg_array[0]=0;
	reg_array[1]=0;
	reg_array[2]=0;
	reg_array[3]=0;
	reg_array[4]=0;
	reg_array[5]=0;
	reg_array[6]=0;
	reg_array[7]=0;
	reg_array[8]=0;
	reg_array[9]=0;
	reg_array[10]=0;
	reg_array[11]=0;
	reg_array[12]=0;
	reg_array[13]=0;
	reg_array[14]=0;
	reg_array[15]=0;
	reg_array[16]=0;
	reg_array[17]=0;
	reg_array[18]=0;
	reg_array[19]=0;
	reg_array[20]=0;
	reg_array[21]=0;
	reg_array[22]=0;
	reg_array[23]=0;
	reg_array[24]=0;
	reg_array[25]=0;
	reg_array[26]=0;
	reg_array[27]=0;
	reg_array[28]=0;
	reg_array[29]=0;
	reg_array[30]=0;
	reg_array[31]=0;
	end 
	
=======
	reg_array[0]=1;
	reg_array[1]=2;
	reg_array[2]=3;
	reg_array[3]=5;
	reg_array[4]=6;
	reg_array[5]=7;
	reg_array[6]=8;
	reg_array[7]=9;
	reg_array[8]=10;
	reg_array[9]=11;
	reg_array[10]=12;
	reg_array[11]=13;
	reg_array[12]=14;
	reg_array[13]=15;
	reg_array[14]=16;
	reg_array[15]=17;
	reg_array[16]=18;
	reg_array[17]=19;
	reg_array[18]=20;
	reg_array[19]=21;
	reg_array[20]=22;
	reg_array[21]=23;
	reg_array[22]=24;
	reg_array[23]=25;
	reg_array[24]=26;
	reg_array[25]=27;
	reg_array[26]=28;
	reg_array[27]=29;
	reg_array[28]=30;
	reg_array[29]=31;
	reg_array[30]=32;
	reg_array[31]=33;
	end
>>>>>>> 57195b2918dfc6ed63059c57a36c11e6144f6b06
	//Operacion de Escritura
	always @(posedge clk)
		if(RegWrite)
			reg_array[Write_Addr]<=Write_Data;
	
	
	//Operacion de Lectura
	assign Read_Data_1 = reg_array[Read_Addr_1];
	assign Read_Data_2 = reg_array[Read_Addr_2];


endmodule
