9.8



### Verilator

“ Verilator”包将所有可综合的，许多行为的，Verilog和SystemVerilog设计转换为C ++或SystemC模型，编译后即可执行。Verilator不是传统的模拟器，而是编译器。

1. 类似于gcc, 读取verilog代码,可选的添加覆盖范围或者波形跟踪, 编译为c++/systemC模型, 这是验证
2. 仿真: 用户写主文件





#### 当前面临的困难与挑战

1. 还是不知道如何搭建框架? 以下几个尝试
   1. 有没有直接方便的开源框架可以直接用?  spike? soder自带的? 伯克利的?  verilog去套用组成原理的
   2. 果壳框架能否直接修改? 关键是不用改太多, 并且有说明文档最好
   3. 自己写, 难度很大, 不了解
   4. 尝试由浅入深.  soder自带的  -> verilog  -> spike  -> nutshell,  一步步脚印来
2. chiesl学习还不完全, 尝试复习bootcamp, 做tutorial(之后来吧)
3. 64位和32位之间的区别以及如何移植过去?   读文档吧



#### riscv-soder

1. 有完整的工具链, riscv-gcc, riscv-objdump,  riscv-isa-sim可以快速执行riscv二进制文件(模拟), 前端服务器fesvr加载riscv二进制文件并连接到--isa模拟器/chisel创建的模拟器
2. 主机-- 运行模拟器的机器, inst$  ;  目标机--模拟机(riscv核的机器)
3. 可以登陆服务器, 我就用我自己的吧, 有riscv工具链

