---
layout: post
title: "System LECTURE 20 - CMOS & VLSI"
date: 2020-04-30
excerpt: "计算机架构笔记(模电部分), CMOS集成(晶体管，绝缘型场效应管MOSFET,BIOS程序等)"
tags: [学习笔记, system, 2020, 计算机组成]
feature: https://www.gla.ac.uk/media/Media_299663_smxx.jpg
comments: true
---

* 目录
{:toc}

[其他参考](https://zhuanlan.zhihu.com/chip-way)

<font color="red"><b>快速过定义看前部分就行</b>，理解需要参考其他文章，（学校写的ppt结构标题太屑了，不知道怎么翻译，所以有错误</font>

![](/static/2020-05-07-02-23-21.png)

## 杂 Terms

FET 场效应管

* Field-Effect Transistor

MOS(绝缘型场效应管Insulated Gate Field-Effect Transistor)

* Metal-Oxide Semiconductor

E-MOSFET 增强型MOS管

* Enhanced Metal-Oxide Semiconductor Field-Effect Transistor

## Capacitor

🍊 电容(器)

> 两个相互靠近的导体，中间夹一层不导电的绝缘介质，这就构成了电容器。
>
> 给电容器的两个极板之间加压时，电容器存储电荷
>
> 电容量的数值 - 导电极板上(存储的)电荷量与两个极板之间电压之比

## Transistor & MOS

[参考](http://www.kiaic.com/article/detail/1299.html)

![](/static/2020-05-06-21-27-59.png)

### Transistor

<center>使用Si作为半导体材料</center>

🍊 **晶体管定义**

* 泛指一切**以半导体材料为基础的单一元件**，包括各种半导体材料制成的
  * 二极管 diode
  * 三极管
  * **（单极管）场效应管FET**
  * 可控硅
* <font color="red">多数时指晶体三极管</font>

🍊 **晶体管分类**

* **双极性晶体管** BJT
* **（单极）场效应晶体管** FET
  * **结型**FET - JFET
  * **绝缘型**MOSFET - MOSFET

#### BJT vs MOSFET

🍊 双极管 & (绝缘型)场效应管(单极)区别

![](/static/2020-05-07-02-12-52.png)
![](/static/2020-05-07-15-07-17.png)
![](/static/2020-05-07-15-07-49.png)

* 作用区分
* 参与的载流子区分
* 功耗区分
* 用途区分

---

🍊 **晶体管极**

* **双极性晶体管 BJT**
  * N型&P型 - 发射极 Emitter
  * 基极 Base
  * 集电极 Collector

* **场效应晶体管 FET**
  * 源极 Source
  * 栅极 Gate
  * 漏极 Drain

#### FET

🍊 单极晶体管 = 场效应管

🍬 作用

* 是**电压控制电流**的元件

🍬 分类(注意，都有N/P沟道类型之分)

* **结型 JFET** - 主要导电靠 S & D形成的结(与栅极加的压有关)
  * E-JFET 增强型结型场效应管 - V=0，不导通
  * D-JFET 耗尽型结型场效应管 V=0，仍导通

---

* **绝缘型 MOSFET** - 集成设计重点，
  * E-MOSFET 增强型绝缘型场效应管 - Vg=0，不导通
  * D-MOSFET 耗尽型绝缘型场效应管 - Vg=0，仍导通

##### JFET

🍊 结型场效应管(单极)

* E-JFET 增强
* **D-JFET 耗尽**

🍬 特性

* 普遍使用耗尽型D-JFET，采用高电阻衬底可获得增强型E-JFET
  
🍬 功能

* 放大，是最简单的单极FET

🍬 工作原理

* 通过电压改变沟道的导电电流大小I
  * D & S极之间沟道宽窄，越窄电流越大(不断加压)

##### MOSFET

[参考-小科普|几分钟了解下MOSFET - 梁上尘的文章](https://zhuanlan.zhihu.com/p/82075639)

🍊 实际上是**绝缘型场效应管FET**

<center>正常情况下，只需一种类型的载流子在工作，也称为单极晶体管，MOS场效应管(注意与结型JFET的区分)</center>

![](/static/2020-05-07-17-51-15.png)
![](/static/2020-05-07-17-53-31.png)
![](/static/2020-05-07-17-55-51.png)

* 追求高频率 & 低功效，多用作开关
  * 选择**N沟道增强型MOS管**

🍬 MOS电容

* 通过一定接法将MOS管作为电容，主要在**集成电路设计**中使用

🍊 MOS(晶体)管 - 绝缘型场效应晶体管分类

* **N沟道MOS晶体管**
  * 衬底为P型
  * 源漏为**两个重掺杂 N+区域**，沟道中形成的载流子为**电子**
* **P沟道MOS晶体管**
  * 衬底为N型
  * 源漏为**两个重掺杂 P+区域**，沟道中形成的载流子为**空穴**

🍬 各沟道MOSFET还可细分成

* 增强型N/P
* 耗尽型N/P

🍬 特性

* 增强型MOSFET，使用在高速，低功耗电路中
  * 加压时，G & D极电压相同，电路设计方便

## ----

## Physics & Chemistry Background

![](/static/2020-05-01-00-02-59.png)

🍊 原子(physics)

* 电子 - 负电荷
* 原子核(质子) - 正电荷
  * 类似电荷排斥;跟异性电荷相吸

---

![](/static/2020-05-01-00-06-16.png)

🍊 电子壳(chemistry)

* 原子核周围电子组成电子壳层
* 每个电子壳有理想数目的电子
* 原子外层电子填满

🍊 共价化学键(Covalent Chemical Bonds)

* 两个电子壳部分填充的原子可以结合，共享电子

🍊 空穴 Hole

* Si具有3个电子
* 失去电子而产生1个正离子 - “空穴”
* **这种材料称为P型半导体**

## Insulators & Conductors

![](/static/2020-05-01-00-26-36.png)

🍊 绝缘体（电介质）- 不容易导电的物质

* 如果一个原子有足够电子**填满最外层电子层**，电流（移动的电子）就不能穿过原子
* 不容易导电的物体叫做绝缘体
* 绝缘体的特点是分子中正负电荷束缚得很紧，可以自由移动的带电粒子极少，其电阻率很大

🍊 导体（常见金属如:银，铜，金） - 易导电的物质

* 如果一个原子在原理原子核的大电子壳中仅有几个电子，这些电子极易自由移动
* 是指电阻率很小且易于传导电流的物质。导体中存在大量可自由移动的带电粒子
* 金属原子最外层的价电子很容易挣脱原子核的束缚，而成为自由电子

## Semiconductors: Silicon

![](/static/2020-05-01-00-34-43.png)

🍊 半导体(硅，)

* 硅是介于绝缘体&导体之间，是**半导体材料**
  * 最外层可容纳8个电子，硅原子提供4个电子
* Si原子与其他原子形成共价键，以填充壳层
  * 晶体硅，绝缘体（最外层电子填满）

🍬 之所以得到广泛应用是因为具有**热敏性，光敏性，掺杂性**等

### Insulators: Crystalline Silicon

🍬 晶体硅 crystalline silicon

* 晶体硅材料是最主要的光伏材料，如太阳能电池的主流材料

### Doped Silicon

🍊 掺杂硅 - 作为衬底

![](/static/2020-05-01-00-39-33.png)

* 使用硼或磷代替一些**硅晶体中的**硅原子
  * 最外层获得更多电子，意味着存在更多易移动电子，因为最外电子层不稳定

* 半导体，可作为MOS中半导体衬底层

### N & P Type Silicon Semiconductor

![](/static/2020-05-01-22-22-25.png)

🍬 **纯Si是绝缘体**，但可以转为以下**P型&N型半导体**

🍊 负电荷载流子 Negative Charge Carriers
![](/static/2020-05-01-22-27-40.png)

* N 型硅半导体，一种带**负电荷载流子**的半导体(称为自由电子)

🍬 这种材料的传导由于多余的负离子引起，称为N型Si半导体

* 但主要还是由于大量电子引起，因而N型材料中电子被称为“多数载流子”

---

🍊 空穴 Hole

* Si具有3个电子
* 失去电子而产生1个正离子 - “空穴”
* **这种材料称为P型半导体**

🍊 正电荷载流子 Positive Charge Carriers
![](/static/2020-05-01-22-28-07.png)

* p 型硅半导体，一种带**正电荷载流子**的半导体(称为空穴) ; 电子倾向填充该空穴，不会失能
* 唯一可移动的电荷载体带负电。空穴(带正电)移动，可被电子填充

🍬 这种材料的传导主要由**带正电的空穴引起**

![](/static/2020-05-03-23-45-53.png)

#### PN Junctions

![](/static/2020-05-01-23-03-40.png)
![](/static/2020-05-07-13-04-48.png)

* **P型半导体 & N型半导体**制作在同一块半导体（通常是硅或锗）基片上，在它们的**交界面就形成空间电荷区称为PN结**（英语：PN junction）

🍬 P型 & N型半导体结合构成**结，半导体电子元件**

* 结型场效应管JFET![](/static/2020-05-07-13-05-09.png)

#### Forward Biased Junction

🍊 **正向偏压**结(Si导体) - 电流可导通
![](/static/2020-05-01-23-35-59.png)

* 电子填充空穴，使得
  * 电子(负电荷)向左移动
  * 空穴(正电荷)向右移动

🍬 PN结中**电流稳定**

#### Reverse Biased Junction

🍊 **反向偏压**结(Si绝缘体) - 电流不可导通
![](/static/2020-05-01-23-42-53.png)

* 在PN结附近没有移动的载流子，因此此时PN结为(Si)绝缘晶体

🍬 PN结中**无电流**

### Junction Diode

🍊 二极管结

![](/static/2020-05-01-23-51-42.png)

* 二极管允许电流流过它的一个方向，反向不允许
  * PN结同理

### N-Type Wires

🍬 结型集成电路(芯片)

![](/static/2020-05-01-23-53-11.png)

* 四条N型Si半导体都能安全传输电信号
* **不存在短路**，前置条件 - 反向偏压结(无电流)

#### Gap in a Wire

🍊 沟道
![](/static/2020-05-02-04-16-51.png)

* a-b两端无电流.(源漏)
* **短路**, 存在负向偏压结

## MOS: Metal - Oxide -Semiconductor

![](/static/2020-05-02-00-02-16.png)

🍬 ↑注意**实际MOSFET不要参考上图**，仅是组成结构↑

🍬 MOSFET绝缘型场效应管组成结构 - （金属，绝缘体，半导体）

* Metal 金属: 铝Al层
* silicon dioxide 二氧化硅（SiO2玻璃）：绝缘体
* semiconductor 半导体：掺杂硅 doped silicon

🍬 G极加压情况

* 正压
* 负压

🍙 种类

* 增强型 EMOS
* 耗尽型 DMOS

### Neutral Gate

![](/static/2020-05-02-00-05-56.png)

🍬 中性MOS电容(栅极**无加压**，无电流，增强型)

* Metal 金属: 铝Al层 - 【栅极】
* silicon dioxide 二氧化硅（玻璃）：绝缘体
* semiconductor **半导体**：掺杂硅 doped silicon - 【衬底】

🍬 无电流通过中性栅极，衬底(掺杂硅区域之间)无变化

### Positive Gate，P-Type Substrate

![](/static/2020-05-02-00-09-25.png)

🍙 **P型衬底，2个N+高掺杂区域，N沟道MOSFET**(通道晶体管)

* 衬底中会聚集自由电子(吸附在绝缘体之下)，形成沟道
* S & D导通，会产生电流(暂时)

🍬 如果为**栅极板端**供**正压**，会暂时将部分P型硅转换为**N型MOS管**

### Pass Transistor (MOSFET)

标题无关，前面的也是N/P沟道MOSFET

[MOS管参考](http://news.moore.ren/industry/125293.htm)

![](/static/2020-05-06-21-23-48.png)
![](/static/2020-05-06-21-24-07.png)

🍊 N/P沟道绝缘型场效应管

* MOS电容晶体管，衬底源漏之间存在间隔

不知道怎么翻译，以后查到正确翻译再回来【

🍬 有**2种**MOS管，N沟道，P沟道
🍬 2类(小体分): 增强型/耗尽型

* **增强型**N/P沟道MOS管
  * Vgate = 0时， I = 0
* **耗尽型**N/P沟道MOS管
  * Vgate = 0时，I ≠ 0

#### N-Channel Pass Transistor

![](/static/2020-05-02-04-21-56.png)

🍊 N沟道MOSFET(通道晶体管) ， 此图应该是增强型NMOSFET

* 由**p型衬底**和**两个高浓度n扩散区构成的MOS管叫作n沟道MOS管**，
* 该管导通时在两个高浓度n扩散区间**形成n型导电沟道**

🍬 以下为详细**N沟道通道晶体管(MOS管)，栅极接正/负压情况**，有两种N沟道MOS管

* 栅极施加正向偏压，产生导电沟道 - **增强型n沟道MOS管**
* 不加栅压(栅极电压=0)，产生导电沟道 - **耗尽型n沟道MOS管**

---

🍙 一个耗尽型N沟道MOSFET例子

![](/static/2020-05-06-23-26-33.png)

* P型半导体衬底
* SiO2绝缘层
* **两个高掺杂N型区**，引出2两个电极，源极S，漏极D
* S & D之间镀上金属Al作为栅极G

---

[参考-如何分析场效应管的构造？](https://www.zhihu.com/question/23316943/answer/25136186)

![](/static/2020-05-07-15-00-06.png)

🍊 耗尽型N沟道MOS管

![](/static/2020-05-07-15-01-26.png)
![](/static/2020-05-07-15-04-23.png)

🍊 增强型N沟道MOS管

![](/static/2020-05-07-15-04-51.png)
![](/static/2020-05-07-15-06-08.png)

#### Open N-Channel Pass Transistor

标题迷惑大赏

🍊 G无加压，增强型E-NMOSFET

* 衬底P
* 两个高掺杂doped N+ regions,source & drain
* Vg=0, I=0

![](/static/2020-05-02-05-02-30.png)

🍊 中性栅极，栅极G无加压情况

* 源漏之间不产生导通沟道，无电流产生

#### Closed N-Channel Pass Transistor

🍊 G极加压，增强型E-NMOSFET

* 衬底P
* 两个高掺杂doped N+ regions,source & drain
* Vg=0, I=0
![](/static/2020-05-02-20-11-05.png)

🍊 栅极加压情况

* 源漏之间产生导通沟道(沟道闭合)，电流产生
* 电流流向S -> D

### Controllable Switch

🍊 可控开关

![](/static/![](/static/2020-05-02-21-13-07.png).png)

* N沟道MOSFET通道晶体管可作为由栅极控制的**开关**
  * <font color='red'>由栅极加压大小控制电流大小</font>，增强型E-NMOSFET

### P-Channel Pass Transistors

🍙 此例指增强型P沟道MOSFET

🍊 P沟道场效应管(绝缘型，P通道晶体管)
![](/static/2020-05-02-21-31-36.png)

* 与N沟道MOSFET类似，**极性相反**

🍊 组成

* N半导体衬底
* 工作载流子为**空穴**
* **两个高掺杂P+**电子区域

🍊 特性

* 栅极无加压，无导通沟道形成，无电流
* <font color="red">栅极**加负压**，导通沟道形成，存在电流</font>
* 电流流向 S->D

### Distinguish Between N/P Channel MOS (Pass Transistor)

![](/static/2020-05-07-14-29-54.png)

* S & D极等效，N/P沟道仅极性相反

## BIOS

🍊 Basic I/O System - 基本输入输出系统

![](/static/2020-05-08-19-56-36.png)
![](/static/2020-05-08-20-05-24.png)

* BIOS是个人电脑启动时加载的第一个软件
* 有最基本I/O程序，开机自检POST程序，系统自启程序，自举
* **可从CMOS中读写系统设置的具体信息**

🍬 存在于主板上的BIOS芯片，<font color="red">也就是BIOS程序固化在主板的ROM(各时期科技不同，PROM,EPROM,**EEPROM<闪存>**)中</font>，与南桥(或不同厂商不同命名, 控制中心controller hub)相连

* BIOS程序负责解决**检测各种硬件的即时要求**
* 一种**固件**，**实质是程序**，可以修改CMOS参数配置, 这些BIOS配置参数存放在CMOSRAM中

<center>现在bios多存储于NORFlash内存(**EEPROM可擦可编程只读存储器，即flash memory闪存**)中，<b>可以通过电脑软件方式进行BIOS更新</b></center>

🍙 笔记本等设备基本上都是阉割版BIOS，用户只能进行简单设置(。

🍙 游戏本BIOS功能可能更多

![](/static/2020-05-09-23-32-31.png)

---

🍬 功能

1. 基本I/O服务 - **BIOS中断服务程序**

  * ![](/static/2020-05-08-20-07-52.png)

2. 设置**CMOSRAM存储的**各设备**部件参数** - **BIOS系统设置程序**

  * 对系统基本参数进行配置...使用xx设备，【如**post服务(加电自检)**完成后，**进行硬盘的加载为CMOS服务**】
    * ![](/static/2020-05-08-20-07-00.png)
  * <font color="red">主要用于设置CMOSRAM中各项参数</font>

3. **POST加电自检程序**

  * ![](/static/2020-05-09-17-09-34.png)
  * <font color="red">加电后启动POST服务程序(加电后第一条指令)</font>,**FFFF0处jump指令到加电自检POST服务**
  * <font color="red">对内部各个设备进行检查</font>，如自检发现问题

4. **BIOS系统自举程序**

  * <font color="red">加电自检POST服务完成后，各设备进行初始化(查找各设备BIOS，即<b>自举程序</b>)</font>
    * ![](/static/2020-05-09-17-13-49.png)
  * 自举过程中，**bios先按照CMOSRAM中保存的启动顺序搜寻软硬盘,各设备驱动器，然后读取特殊扇区中存放的内容**，这块内容区域称为**MBR(存放OS)**
    * ![](/static/2020-05-09-17-17-41.png)
  * 最后将OS控制权交给引导记录，最后完全载入OS

## CMOS Technology

🍊 互补**金属氧化物半导体**

![](/static/2020-05-08-19-56-36.png)
![](/static/2020-05-09-23-04-27.png)
![](/static/2020-05-09-23-34-14.png)

> 制造大规模**集成电路芯片**用的一种技术或用这种技术制造出来的芯片，是电脑主板上的一块**可读写的RAM芯片**。
>
> 因为可读写的特性，所以在电脑主板上用来保存BIOS设置完电脑硬件参数后的数据，这个芯片仅仅是用来存放数据的。
>
> CMOS RAM芯片由系统通过一块**后备电池供电**，因此无论是在关机状态中，还是遇到系统掉电情况，CMOS信息都不会丢失道。电池寿命一般3~5年

<font color="red">现代机器一般将CMOS集成到南桥芯片中，不再独立</font>

* 由MOS管结构组成的**集成电路**(无数个电子元件组成的储存介质)
* 由于**PMOS与NMOS在特性上为互补性**，因此称为CMOS。

🍊 基本组成单元

* 电压控制的一种放大器件

🍊 应用领域

> 1. 计算机信息保存. CMOS作为可擦写芯片，用户只关心**CMOS存储的信息(存储BIOS的参数设置)**，不关心芯片硬件问题.【如，系统故障时拿掉主板电池，进行CMOS放电操作，从而还原BIOS设置】
>
> 2. 低成本感光元件.如市面上常见的数码产品, 感光元件就是CMOS
>
> 3. 集成电路设计与制造

---

![](/static/2020-05-07-18-16-22.png)

* 包含P/N两种沟道MOS管的电路
* 需要两种电压来控制【+,N沟道】【-，P沟道】

### Distinguish Between CMOS & BIOS

🍬 与 BIOS区分

* <font color="red">CMOSRAM是主板上的一块可读写的并行或串行FLASH芯片(存储器)，是用来<b>保存BIOS的硬件配置和用户对某些参数的设定</b>。</font>
* BIOS是固件，是**程序的固态存在形态**
* CMOS，代表的是一种**半导体生产制造工艺技术**，也可表示和该工艺密切相关的**晶体管器件电路**.
* <font color="red">对CMOS中各项参数的修改要通过BIOS的设定程序来实现</font>

🍙 CMOS RAM**断电易失**，**存放BIOS设置参数**

🍙 **BIOS程序存放于ROM，只能读写**，断电不会丢失

* 通过BIOS程序对CMOS中各参数进行设置

---

## Logical Gates

🍊 N/P沟道可控开关

![](/static/2020-05-10-00-10-24.png)

(通道晶体管)根据栅极加压情况分

* 正压+ ， N沟道MOSFET
* 负压- ， P沟道MOSFET

---

### CMOS Inverter

🍊 CMOS逻辑 - 非门(反相器)

![](/static/2020-05-10-00-14-54.png)
![](/static/2020-05-10-00-44-33.png)

* 非门有一个输入和一个输出端。当其输入端为高电平（逻辑1）时输出端为低电平（逻辑0），当其输入端为低电平时输出端为高电平

---

🍙 通常CMOS逻辑实现

[参考 - 最基本的CMOS逻辑电路：非门(反相器)](http://www.elecfans.com/d/760927.html)

![](/static/2020-05-10-00-53-30.png)

> N,P两个MOSFET的**栅极相连一起作为输入端**。
>
> N,P两个MOSFET的**漏极相连一起作为输出端**。
>
> `TN`源极接地`GND`，负电压控制. `TP`源极接电源`VDD`，正电压控制

---

![](/static/2020-05-10-20-55-07.png)

* 以上CMOS电路，两个可控开关，N,P

🍊 等效电路
![](/static/2020-05-10-20-56-00.png)

* 当**in=0**，开关K1(TP)闭合，K2(TN)打开
  * **out=1**, out与`VDD`相连
* 当in=1，开关K1(TP)打开，K2(TN)闭合
  * **out=0**, out与`GND`相连

---

![](/static/2020-05-10-21-21-24.png)

* PMOSFET开关，当G栅极=0(低电平)时，D&S之间导通

![](/static/2020-05-10-21-21-54.png)

* NMOSFET开关，当G栅极≠0(高电平)时，D&S之间导通

🍙 现在常见的数字集成电路其底层的基本逻辑电路都是由CMOS结构构成。**上拉逻辑部分由PMOS组成，下拉逻辑部分由NMOS组成。反相器**就是一个最基本的CMOS逻辑电路

## Steering Logic

![](/static/2020-05-10-21-25-39.png)
* 使用通道晶体管(绝缘型场效应管)等电子元件?实现电流控制，而不是规范型逻辑门，`and2`, `or2`, `xor2`, `inv` .etc
* 逻辑门等基本逻辑电路可由CMOS结构构成(N,P互补MOSFET)

### Synthesis of Logic Gate Circuits

🍊 基本逻辑门电路假说

![](/static/2020-05-10-21-33-01.png)

* 目标：设计基本CMOS逻辑电路，逻辑函数`f`，输入`x`, `y`
* 方法：
  * 当 `f(logic) x y = True`时，output = 1(高电平)
  * 当 `f(logic) x y = False`时，output = 0(低电平)

#### Connecting “Source” & “Drain”

![](/static/2020-05-11-00-15-28.png)

* 假设`x`是晶体管的加压状态
* `x=1(高电平)`,N沟道晶体管D&S导通
* `x=0(低电平)`,P沟道晶体管D&S导通

#### Reuqirements of a Logic Circuit

![](/static/2020-05-11-19-22-07.png)

* 输出信号，1 (高电平)，0(低电平)
* 输入信号组合不能存在所有通路短路(如电源正负直接相连)

### Basic Steering Functions

![](/static/2020-05-11-14-47-19.png)

* 与门 and2 - 串联晶体管
* 或门 or2 - 并连晶体管

#### NOR2 Logic Gate

🍊 或非门
![](/static/2020-05-11-18-29-56.png)

* 由**或门`or2`和非门`and2`**组合而成

🍙 NOR2 或非门逻辑函数

![](/static/2020-05-11-19-09-21.png)

* 取决于两个input `x, y`
* 两个PMOS=0时, z1个input=1
* 两个其中一个NMOS=1时, z1个input=0

#### CMOS Implementation of NOR2 Gate

🍊 或非门CMOS实现
![](/static/2020-05-11-19-13-03.png)

* 由两个子电路组成, 一个导通，另一个不导通
* `x, y=0`时，两个P沟道晶体管串联输出`z=1`，导通
* `x ∨ y=0`时，N沟道晶体管并联输出`z=0`，不导通

## Integrated Circuits

![](/static/2020-05-11-19-33-08.png)

* 一块Si芯片上包含成千上万个晶管体
* 芯片也可直接通过导线连接
  * 短导线 - N/P型
  * 长导线 - 表面需要附上一层铝层

### IC Chip Fabrication

🍊 集成电路(Intergrated Circuit)- 芯片制造

[参考 - 芯片制造流程](https://wenku.baidu.com/view/8eecd912866fb84ae45c8d9a.html)

![](/static/2020-05-22-13-53-50.png)

* 光刻步骤制造
  * 高效，芯片所有组件并行制造
* 芯片制造分为多个阶段
  * 如掺杂步骤(高温扩散&离子注入)，向特定区域掺杂杂质

🍬 光刻胶【photoresist】 - 遮盖保持不变的部分

* 光刻步骤使用

#### Overview

![](/static/2020-05-22-14-19-29.png)

1. 晶柱(切割成晶圆) -  silicon inglots
2. 晶圆(打磨表面，去除杂质) - wafers
3. 沉积(不导电的SiO2层沉积于晶圆表面) - deposing
4. 光刻(在晶圆表面形成图案【在芯片上建立多层电路图案】，光刻胶photoresist用于遮盖不变的部分，光透过掩模板mask形成图案,曝光部分光刻胶可溶显影液) - lithography
5. 蚀刻(选择性腐蚀&除去的过程，包含剔除溶于显影液区域的光刻胶**下层沉积部分**，最后**多次光刻&蚀刻**步骤晶圆表面形成SiO2的3D图案) - etching
6. 离子植入(通过加热,暴露接触方式，使晶圆部分区域接触**掺杂材料[化学添加剂]**，<font color="red">改变该区域导电性，最终能控制芯片电流</font>) - ion implantation
7. 电镀(正常工作的芯片，各层传导线路水平&垂直方向都需要正常连接) - electroplating
8. 切割，封装(<font color="blue">晶圆切割，每个晶粒[芯片]进行封装，测试</font>) - packaging & testing

##### Raw Material for Wafers

🍊 晶圆制作所需原料

![](/static/2020-05-22-14-25-43.png)

* 融化多晶硅，**生成晶柱** - melt the polycrystalline silicon & grow the inglot(silicon crystals)
* **晶柱切割成晶圆** - the inglots are sliced into wafers

![](/static/2020-05-22-14-26-08.png)

* 切下的晶圆进行**打磨(以去除杂质)，使表面光滑** - to remove the impurities, the sliced wafers would be polished to get the smooth surface

##### Deposition

🍊 沉积

![](/static/2020-05-22-14-31-54.png)

* 高温下使晶圆暴露于氧气，可得到一层不导电SiO2层
* 然后使用【化学气相沉积CVD方法】使SiO2层沉积在晶圆表面

##### Photolithography(Photographic Process)

🍬 光刻胶 - photoresist

![](/static/2020-05-24-00-13-10.png)

* 参考某产品商
* 过程中应该使用的是<font color="red">正性光刻胶</font>: **曝光部分發生光化學反應會溶於顯影液，而未曝光部份不溶於顯影液，仍然保留在襯底上，將與掩膜上相同的圖形複製到襯底上**

🍬 显影液 - developer

* 溶解(由曝光造成的)可溶解光刻胶区域，一种化学溶剂

🍊 光刻

![](/static/2020-05-22-14-38-06.png)

* 使用光刻，在芯片上<font color="purple">制造多层电路图案</font>
  * 晶圆**表面附上一层光感性强的化学物** - 光刻胶【photoresist】
    * <font color="red">用于遮盖晶圆不变的部分</font>
  * 光透过光掩膜版【mask】，**在晶圆上形成图案**
    * <font color="blue">掩膜版，是特定的设计版图</font>

##### Etching

🍊 蚀刻

![](/static/2020-05-22-14-45-45.png)

> 刻蚀技术（etching technique），是在半导体工艺，按照掩膜版等，对半导体衬底表面或表面覆盖薄膜**进行选择性腐蚀或剥离的技术**

* 光刻步骤后，晶圆感光**部分光刻胶具有抗腐蚀性**
  * 抗腐蚀性弱的部分光刻胶（<font color="purple">即暴露于光的部分，溶解于显影液）被洗去</font>
  * 抗腐差的光刻胶下面部分(如沉积部分形成的SiO2层)剔除
  * <font color="purple">最后剔除抗腐蚀强的光刻胶部分</font> (有待验证，最后的光刻胶再掺杂之前溶解还是掺杂之后溶解)
* 晶圆表面形成(SiO2)3D图案

##### Multiple Layers: Photographic & Etching Processes

🍊 生成多层图案

![](/static/2020-05-22-22-09-24.png)

* 多次进行 光刻 & 蚀刻步骤，晶圆表面形成多层图案
  * several lithography & etching steps

##### Ion Implantation

🍊 离子植入(掺杂doping的一种类型，另一种为离子扩散)

![](/static/2020-05-23-22-39-33.png)

* 为了控制芯片电流，晶圆<font color="purple">部分区域暴露于化学添加剂(chemicals)，改变其导电性</font>
  * 该化学添加剂中原子称为“掺杂材料”
  * <font color="blue">通过【暴露接触 & 加热方式】使晶圆接触掺杂材料</font>

##### Electroplating

🍊 电路连接/电镀

![](/static/2020-05-23-22-48-03.png)

* 导电材料(通常为Al铝)在晶圆表面沉积(deposing)
* 光刻(lithography) & 蚀刻(ethcing) 步骤 - 剔除无用的金属，留下传导线路图案
  * 正常运作的芯片，<font color="red">各层传达线路水平&垂直方向都需要互相连接</font>

##### Assembly & Testing

🍊 晶圆切割，晶粒(芯片)封装

![](/static/2020-05-23-22-59-28.png)

* 晶圆上每个<font color="red">圆粒(芯片)</font>都需要进行测试
  * 不符合规范的圆粒被标记，之后剔除
* 每个圆粒按功能封装(进行保护，适用特定连接)
  * 如，应用于电脑的芯片圆粒，封装后能够插入电脑主板
* 投入使用前所有芯片会进行最后一次测试
  * 确保正常工作

### ---

#### Fabricating One Layer: Doping

🍊 掺杂工艺

![](/static/2020-05-23-23-30-58.png)

* 芯片表面: P型Si
* 通过掺杂工艺(加热or暴露接触) - 离子植入/扩散，<font color="red">改变(晶圆)部分区域的导电性</font>
  1. 光刻(lithography) - <font color="blue">晶圆(沉积SiO2之后)表面附上一层光感性很好的光刻胶(photoresist)，最后利用光透过掩膜版(mask)，在晶圆表面形成传导线路图案</font>
  2. 蚀刻(etching) - <font color="blue">溶解抗腐蚀能力差区域的光刻胶，再剔除该区域之下的SiO2，最后剔除抗腐蚀能力强区域的光刻胶，形成3D图案</font>
  3. <font color="purple">多次进行光刻&蚀刻步骤，形成多层图案</font>
  4. 掺杂工艺 - <font color="red">使晶圆表面暴露，与掺杂材料(化学添加剂)接触</font>
  5. 溶解所有光刻胶<font color="purple">(有待验证，最后抗腐蚀性强的光刻胶再掺杂之前溶解还是掺杂之后溶解)</font>

#### Flow Images Of Chip Fabrication Process

1. 芯片表面 - P型Si

   ![](/static/2020-05-23-23-51-56.png)

2. 附上光刻胶 - put on photoresist

   ![](/static/2020-05-23-23-52-22.png)

   * 芯片整个浸在光刻胶中
   * 光刻胶感光性很强，这里使用正性光刻胶

3. 利用光透过掩膜版生成图案 - expose to light through mask (like a photographic negative)

   ![](/static/2020-05-23-23-54-14.png)

   * 暴露于光的光刻胶，产生光化学反应，<font color="red">之后会溶于显影液</font>
   * 晶圆表面形成与掩膜版相通的图案

4. 使用显影液(moderate)溶解曝光区域光刻胶 - immerse chip in a moderate solvent(developer) to remove the weakened photoresist

   ![](/static/2020-05-24-00-24-00.png)

   * <font color="red">注意此步包括，剔除溶解了的光刻胶 & 该区域下层沉积的SiO2层部分</font>

5. 掺杂步骤(离子扩散/植入 ion implantation) ，将芯片暴露在热气态N型掺杂材料中，该材料中一些原子植入P型衬底 - expose chip to hot gaseous N-type doping agent; some atoms go into the substrate

   ![](/static/2020-05-24-01-07-34.png)

6. 溶解剔除所有光刻胶(强溶剂) - use a strong solvent to remove all the photoresist

   ![](/static/2020-05-24-01-08-50.png)

7. 芯片表面大部分为P型Si，部分区域为N型Si(掺杂) - most of the chip surface is P-type, but a selected region is now N-type

#### The Big Pic & Refinements

![](/static/2020-05-25-15-48-22.png)

* 芯片制造工业流程涉及多步骤

---

## Moore's Law

![](/static/2020-05-25-15-55-42.png)

* 芯片制造过程不断改进

🍊 **摩尔定律**

![](/static/2020-06-20-16-13-27.png)

> 当价格不变时，集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍（基于摩尔定律）。换言之，**每一美元所能买到的电脑性能，将每隔18-24个月翻一倍以上。这一定律揭示了信息技术进步的速度**

* 集成电路迅速发展
* 摩尔定律，预测的是<font color="blue">集成电路的复杂度</font>

🍙 摩尔定律的其他描述

* 每18个月，计算机产品的性能会翻一番
* 相同性能的计算机产品，每18个月价格降一半

## Dynamic Memory

![](/static/2020-05-25-16-18-25.png)

* 反相器可存储1bit
  * 栅极加正/负压，吸引/释放载流子
  * 解除连接后，由于电容效应(capacitor effect),沟道状态不变

---

🍊 动态DRAM

> 动态RAM内部，每个内存单元保存1bit信息。
>
> 动态RAM单元由1个晶体管 & 1个电容器组成
>
> 晶体管：开关作用，【控制读取电容上的数据，或改变状态】
>
> <font color="red">电容器：存储1bit信息，【问题：需要不断更新，否则丢失保存的数据，耗时速度慢，但成本低】</font>

### Dynamic Register Bit

![](/static/2020-05-25-17-08-36.png)

* out信号 - 存储的1bit
* ld(control bit) - 是否存储
* 当ld=1, x=1，流入memory bit
* 当ld=0, memory bit保持先前值
  * 由电容效应造成

🍬 通过改变 `ld` & `x`信号值，使`memory bit`存储的值改变

### Refresh

![](/static/2020-05-25-17-27-48.png)

* 通道晶体管栅极电荷会逐渐消散，导致memory bit不可读
* <font color="purple">因此DRAM需要周期性刷新</font>

### Dynamic RAM

![](/static/2020-05-25-17-39-34.png)
![](https://www.elinfor.com/article/S/R/SRAM%20and%20DRAM.png)

* DRAM芯片: 由多个基本存储单元组成的存储矩阵组成
  * <font color="red">行地址 & 列地址 组合选中特定数量的基本存储单元</font>，常见地址对应的存储单元数为 4/8 bit
  * <font color="purple">相比之下，SRAM不需要分行列地址，可灵活选中8/16/32/40/64 bit数据</font>
* DRAM需要周期性刷新电容器以存储数据

#### Clock Signals

🍊 时钟信号

![](/static/2020-06-02-00-08-10.png)

* 时钟信号 - 常规全局广播信号序列
  * 用于驱动通道晶体管的gate（即控制是否导通）
  * 高电平区间，晶体管不导通

##### The Two-Phase Clock: Dynaimic Shift Register

![](/static/2020-06-02-00-13-14.png)

* 信号1 & 2, 高电平从不同步(可以从单个快时钟生成)

![](/static/2020-06-02-00-40-30.png)

🍬 Initial State, with Clocks Low

![](/static/2020-06-02-16-43-05.png)

* 初始状态 input 5
* 反相器存储原始数据, 4 , 3, 2, 1

---

1. Clock 1 High & Clock 2 High

   ![](/static/2020-06-02-16-48-59.png)
   * input x0高电平，x1 & x2导通
   * input x3高电平，x4 & 5导通

2. Clock 1 High

   ![](/static/2020-06-02-17-00-40.png)

3. Clock 2 High

   ![](/static/2020-06-02-17-03-04.png)
   * Clock 2时，晶体管&反相器继续更新
   * 新input 7...

### Pseudo-static Register Bit

🍊 伪静态寄存器
![](/static/2020-06-02-17-08-50.png)

* 使用电容器存储信息bit(类似移位寄存器)
  * 通过循环周期性刷新

#### Pseudo-Static Register Cell

🍊 伪静态寄存器存储单元

![](/static/2020-06-02-19-58-46.png)

* Clock1区间内，LD & LDbar仅一个控制信号为1

### Decay, Refresh, Feedback

![](/static/2020-06-02-20-03-01.png)

* 存储信息bit会逐渐“消散”
* 因为RAM&寄存器类型存储组件都需要**刷新**
  * SRAM,DRAM,Pesudo-static,shift register,.etc

🍬 <font color="red">通过反馈电路实现刷新</font>

![](/static/2020-06-02-20-12-22.png)

* 信息位必须保持持续可读状态，并使用恢复逻辑进行刷新

![](/static/2020-06-02-20-15-13.png)
![](https://imgs.xkcd.com/comics/circuit_diagram.png)