# 컴퓨터 구조

<br>

### 순차회로

* 외부로부터의 입력과 현재 상태에 따라 출력이 결정되는 회로
* 기억소자가 존재

* 플립플롭, 카운터, 레지스터, RAM, CPU

**플립플롭**

![image](https://user-images.githubusercontent.com/75229881/115541552-37f05680-a2da-11eb-9a76-29164afb6a66.png)

---

### 조합회로

* 논리 게이트로 구성되며 기억회로는 가지고 있지 않기 때문에 이전 입력과 관계없이 현재의 입력 조합으로부터 출력 값이 결정된다

* 반가산기, 전가산기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서

**반가산기**

* A = B = 1, CARRY = 1

![image](https://user-images.githubusercontent.com/75229881/115542007-c369e780-a2da-11eb-8700-7d8ba57a0d25.png)

**반감산기**

![image](https://user-images.githubusercontent.com/75229881/115542053-d2e93080-a2da-11eb-92c2-474516c3cfd5.png)

**인코더**

* 2<sup>n</sup> 개의 입력과 n개의 출력

**디코더**

* n개의 입력과 2<sup>n</sup> 개의 출력

**멀티플렉서**

* 여러 입력 신호 중 하나를 선택해서 출력

**디멀티플렉서**

* 하나의 입력 신호를 여러개의 출력 신호중 하나로 출력

---

### Flynn의 분류

* SISD
  * 단일 명령어 / 단일 데이터 흐름
  * 파이프라이닝과 슈퍼스칼라(파이프라인x2)를 이용하여 병렬처리
* SIMD
  * 단일 명령어 / 다중 데이터 흐름
  * 배열 프로세서
  * CUDA처럼 동시에 배열을 한번에 찍어내는 연산
* MISD
  * 실제 구현X
  * 다중 명령어 / 단일 데이터 흐름
* MIMD
  * 다중 처리기
  * 다중 명령어 / 다중 데이터 흐름

---

### 병렬처리 종류

* 파이프라인
  * Fetch, Decode, Execute, Write-back 등의 각기 다른 작업의 명령을 한 클럭에 동시에 실행
  * 파이프라이닝은 다수의 브런치나 서브루틴 콜이 발생하면 효율이 떨어지기 때문에 최신 아키텍처는 분기예측 기법을 통해 이런 문제를 회피
    * 분기의 결과를 예측하여 기다리지 않고 파이프라인에 넣음, 틀리면 명령어 삭제
* 멀티 프로그래밍
  * RAM에 여러 프로세스를 올려서 사용
* 벡터 프로세싱
  *  SIMD를 의미
* 멀티 프로세싱
  * 다중 처리기를 의미

---

### 다중 처리기(Multi-Processor)

* Master/Slave 처리기
  * Master : 입출력, 연산, OS
  * Slave : 연산
* 분리 실행 처리기
  * 각 프로세서가 독자적인 OS 보유
  * 할당된 작업은 해당 프로세서가 모두 처리해야 되기 때문에 한 프로세서에 일이 밀려도 다른 프로세서는 유휴 상태가 될 수 있다.
* 대칭적 처리기
  * 분리 실행 처리기 구조의 문제점을 보완한 것으로, 여러 프로세서들이 완전한 기능을 갖춘 하나의 운영체제를 공유하여 수행하는 구조이다.
  * 프로세서 간의 통신은 공유 메모리를 통해 이루어진다.

**프로세서 결합도**

* 강결합 시스템
  * 하나의 OS가 처리
  * 여러 CPU와 하나의 공유 메모리 구조
  * 복잡하고 결합력이 강함, 
  * 프로세서 추가해도 성능향상이 없음
* 약결합 시스템
  * 분산 처리기, 여러 OS가 처리
  * 독자적인 메모리를 가짐
  * 프로세서간 통신은 메시지 혹은 원격 프로시저를 호출

---

### 다중 처리기 연결방식

* 하이퍼큐브

  ![image](https://user-images.githubusercontent.com/75229881/116369782-b8680780-a844-11eb-9f83-e1622d0230e1.png)

  * 분산기억장치 시스템
  * 2<sup>n</sup>의 연결선 필요
  * 경제적이고 확장성이 좋음

* 시분할 및 공유버스

  ![image](https://user-images.githubusercontent.com/75229881/116370002-f06f4a80-a844-11eb-906b-19f3ebf18605.png)

  * 프로세서, 주변장치, 주기억장치 등을 단일 버스로 연결
  * 장치 추가가 용이하며 한 시점에 한 번의 전송만이 가능

* 크로스바 교환 행렬

  ![image](https://user-images.githubusercontent.com/75229881/116370134-0ed54600-a845-11eb-820d-c6f6d55577c5.png)

  * 버스의 수를 메모리의 수 만큼 증가
  * 기억장치의 동시참조 가능

* 다중 포트 기억장치

  

  <img src = "https://user-images.githubusercontent.com/75229881/116370297-362c1300-a845-11eb-9638-3f1a9d903f39.png" width="50%">

  * 시분할 및 공유 버스 기법 + 크로스바 교환 행렬
  * 다양한 연결이 가능하지만 전송시간이 느리다.

---

