index 7
DMU 50
input 2
output 2
instance 7
DMU   i1   i2   o1   o2   eff  err
  1   44   46   41   40    65   11
  2   12   18   30   29    69   19
  3   40   26   31   33    69   10
  4   14   21   20   19    60    9
  5   24   29   34   33    68   15
  6   48   38   31   33    62    6
  7   27   35   37   35    98    5
  8   15   12   26   26    62   18
  9   23   25   28   27    85    7
 10   10   11   21   21    69   14
 11   45   44   45   45    65   16
 12   30   31   35   35    71   13
 13   47   17   41   48    86   19
 14   23   38   37   33    96    5
 15   29   43   38   35    80    7
 16   13   39   34   28    83    8
 17   45   15   28   34    74   10
 18   27   37   45   43    89   15
 19   21   45   40   34    87    7
 20   14   21   31   30    75   17
 21   34   19   35   38    66   20
 22   26   12   20   23    79    7
 23   38   37   33   33    83    2
 24   28   16   33   36    69   20
 25   37   33   43   44   100    9
 26   47   23   36   42    94    8
 27   10   34   26   22    66    8
 28   21   26   25   25    63   10
 29   33   33   29   29    76    4
 30   15   18   21   20    62   10
 31   33   50   55   51    93   13
 32   49   20   25   31    79    2
 33   29   50   40   35    86    2
 34   30   15   25   28    71   11
 35   34   13   14   17    62    2
 36   22   47   46   40    94    9
 37   20   11   21   24    97    8
 38   22   43   44   39    83   13
 39   13   14   18   18    65    9
 40   29   47   37   34    70    8
 41   46   21   40   47    93   14
 42   20   42   36   31    78    8
 43   38   26   31   34    94    3
 44   12   14   16   16    91    4
 45   19   28   18   17    64    2
 46   21   18   33   34    81   18
 47   25   32   43   41    89   16
 48   44   21   32   37    83    9
 49   25   41   27   24    64    4
 50   25   42   33   29    69    7
