// Generated by CIRCT firtool-1.62.0
module alu(	// src/main/scala/npc/alu.scala:6:7
  input         clock,	// src/main/scala/npc/alu.scala:6:7
                reset,	// src/main/scala/npc/alu.scala:6:7
  input  [31:0] io_op1,	// src/main/scala/npc/alu.scala:7:16
                io_op2,	// src/main/scala/npc/alu.scala:7:16
  input  [11:0] io_alu_sel,	// src/main/scala/npc/alu.scala:7:16
  output [31:0] io_rsl	// src/main/scala/npc/alu.scala:7:16
);

  wire [62:0] umovl = {31'h0, io_op1} << io_op2[4:0];	// src/main/scala/npc/alu.scala:18:{24,33}
  wire [31:0] _smovr_T_2 = io_op1 >> io_op2;	// src/main/scala/npc/alu.scala:20:50
  assign io_rsl =
    (io_alu_sel[0] ? io_op1 + io_op2 : 32'h0) | (io_alu_sel[1] ? io_op1 - io_op2 : 32'h0)
    | (io_alu_sel[2] ? umovl[31:0] : 32'h0)
    | (io_alu_sel[3] ? io_op1 >> io_op2[4:0] : 32'h0)
    | (io_alu_sel[4] ? {1'h0, {4{io_op1[31]}}, _smovr_T_2[26:0]} : 32'h0)
    | (io_alu_sel[5] ? {31'h0, io_op1 == 32'h0} : 32'h0)
    | (io_alu_sel[6] ? io_op2 : 32'h0) | (io_alu_sel[7] ? io_op1 & io_op2 : 32'h0)
    | (io_alu_sel[8] ? io_op1 | io_op2 : 32'h0)
    | (io_alu_sel[9] ? io_op1 ^ io_op2 : 32'h0)
    | (io_alu_sel[10] ? {31'h0, io_op1 < io_op2} : 32'h0)
    | (io_alu_sel[11] ? {31'h0, io_op1 == io_op2} : 32'h0);	// src/main/scala/chisel3/util/Mux.scala:30:73, :32:36, src/main/scala/npc/alu.scala:6:7, :16:22, :17:22, :18:{24,33}, :19:24, :20:{25,35,50,60}, :21:15, :23:22, :24:21, :25:22, :26:26, :27:26, :29:22
endmodule

