hdl_samples
====

## Outline

[x]  1. rsff    RSフリップフロップ
[x]  2. latch   トランスペアレント・ラッチ
[x]  3. dff     Dフリップフロップ
[x]  4. e_dff   イネーブル付きDフリップフロップ
[x]  5. counter ロード付きアップダウン・カウンタ(非同期リセット)
[ ]  6. bcdcnt  ロード付きアップダウン10進カウンタ
[ ]  7.         マルチプレクサ，でマルチプレクサ
[ ]  8.         シフト・レジスタ
[ ]  9.         プライオリティ・エンコーダ
[ ] 10.         バレル・シフタ
[ ] 11.         加算器(ハーフ・アダー，フル・アダー)
[ ] 12.         加減算器
[ ] 13.         乗算器
[ ] 14.         alu(数値演算ユニット)
[ ] 15.         FIFO(同期バス)
[ ] 16.         デュアル・ポートSRAM(非同期)
[ ] 17.         ISAバス・インタフェース・コントローラ+スクラッチパッド・レジスタ
[ ] 18.         パリティ・ジェネレータ，パリティ・チェッカ
[ ] 19.         水平パリティ・ジェネレータ，水平パリティ・チェッカ
[ ] 20.         パルス・ジェネレータ
[ ] 21.         パラレル-シリアル・コンバータ
[ ] 22.         シリアル-パラレル・コンバータ
[ ] 23.         アラーム保護
[ ] 24.         フレーム同期検出
[ ] 25.         アドレス・デコーダ
[ ] 26.         クロック同期アドレス/データ多重バス・インタフェース
[ ] 27.         クロック同期アドレス/データ分離バス・インタフェース

## Require

- iverilog
- gtkwave

- model_sim
