{"version": "2022.1", "generated": "2022-06-04T02:48:44.418711", "families": {"spartan7": {"full_name": "Spartan-7", "devices": ["xc7s6", "xc7s15", "xc7s25", "xc7s50", "xc7s100", "xc7s75"]}, "aspartan7": {"full_name": "Automotive Spartan-7", "devices": ["xa7s6", "xa7s15", "xa7s25", "xa7s50", "xa7s75", "xa7s100"]}}, "devices": {"xc7s6": {"family": "spartan7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "100", "bram": "5", "dsp": "10", "ff": "7500", "lut": "3750", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "2000", "io": {"pins": "196", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "20", "rows": "50", "compatible": ["xc7s6cpga196", "xc7s15cpga196", "xc7s15ftgb196", "xc7s25ftgb196", "xc7s50ftgb196"], "temp": ""}, "xc7s15": {"family": "spartan7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "100", "bram": "10", "dsp": "20", "ff": "16000", "lut": "8000", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "2000", "io": {"pins": "196", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "20", "rows": "50", "compatible": ["xc7s6cpga196", "xc7s6ftgb196", "xc7s15ftgb196", "xc7s25ftgb196", "xc7s50ftgb196"], "temp": ""}, "xc7s25": {"family": "spartan7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "100", "bram": "45", "dsp": "80", "ff": "29200", "lut": "14600", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "3650", "io": {"pins": "196", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "21", "rows": "100", "compatible": ["xc7s6cpga196", "xc7s6ftgb196", "xc7s15cpga196", "xc7s15ftgb196", "xc7s50ftgb196"], "temp": ""}, "xc7s50": {"family": "spartan7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "210", "bram": "75", "dsp": "120", "ff": "65200", "lut": "32600", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "324", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xc7s25csga324"], "temp": ""}, "xc7s100": {"family": "spartan7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "400", "bram": "120", "dsp": "160", "ff": "128000", "lut": "64000", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "16000", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "43", "rows": "200", "compatible": ["xc7s75fgga676"], "temp": ""}, "xc7s75": {"family": "spartan7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.23", "date": "2018-06-13"}}, "iob": "338", "bram": "90", "dsp": "140", "ff": "96000", "lut": "48000", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "16000", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "43", "rows": "200", "compatible": ["xc7s50fgga484", "xc7s100fgga484"], "temp": ""}, "xa7s6": {"family": "aspartan7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "100", "bram": "5", "dsp": "10", "ff": "7500", "lut": "3750", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "2000", "io": {"pins": "196", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "20", "rows": "50", "compatible": ["xa7s6ftgb196", "xa7s15cpga196", "xa7s15ftgb196", "xa7s25ftgb196", "xa7s50ftgb196"], "temp": "I"}, "xa7s15": {"family": "aspartan7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "100", "bram": "10", "dsp": "20", "ff": "16000", "lut": "8000", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "2000", "io": {"pins": "196", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "20", "rows": "50", "compatible": ["xa7s6cpga196", "xa7s6ftgb196", "xa7s15ftgb196", "xa7s25ftgb196", "xa7s50ftgb196"], "temp": "I"}, "xa7s25": {"family": "aspartan7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "150", "bram": "45", "dsp": "80", "ff": "29200", "lut": "14600", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "3650", "io": {"pins": "225", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "21", "rows": "100", "compatible": ["xa7s6csga225", "xa7s15csga225"], "temp": "I"}, "xa7s50": {"family": "aspartan7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "210", "bram": "75", "dsp": "120", "ff": "65200", "lut": "32600", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8150", "io": {"pins": "324", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "33", "rows": "150", "compatible": ["xa7s25csga324"], "temp": "I"}, "xa7s75": {"family": "aspartan7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "338", "bram": "90", "dsp": "140", "ff": "96000", "lut": "48000", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "16000", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "43", "rows": "200", "compatible": ["xa7s50fgga484", "xa7s100fgga484"], "temp": "I"}, "xa7s100": {"family": "aspartan7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.16", "date": "2018-06-13"}}, "iob": "338", "bram": "120", "dsp": "160", "ff": "128000", "lut": "64000", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "16000", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "43", "rows": "200", "compatible": ["xa7s50fgga484", "xa7s75fgga484"], "temp": "I"}}, "packages": {"ftgb196": ["xc7s6", "xc7s15", "xc7s25", "xc7s50", "xa7s6", "xa7s15", "xa7s25", "xa7s50"], "csga225": ["xc7s6", "xc7s15", "xc7s25", "xa7s6", "xa7s15", "xa7s25"], "cpga196": ["xc7s6", "xc7s15", "xa7s6", "xa7s15"], "csga324": ["xc7s25", "xc7s50", "xa7s25", "xa7s50"], "fgga484": ["xc7s50", "xc7s100", "xc7s75", "xa7s50", "xa7s75", "xa7s100"], "fgga676": ["xc7s100", "xc7s75", "xa7s75", "xa7s100"]}}