# CAlab-verilog

**此仓库用于发布USTC体系结构课程2022年春季学期Verilog实验代码和要求，同时可用于学生的意见反馈。**  

实验验收方式主要为实验课当面验收和实验报告的提交。本套实验共有6个实验，主要是使用verilog实现CPU，具体如下：

* Lab1：熟悉RISC-V指令集，完成RV32I指令集流水线CPU的设计报告；
* Lab2：完成RV32I流水线CPU的Verilog代码；利用RISCV-test测试文件进行仿真和CPU功能验证
* Lab3：Cache设计与实现
* Lab4：分支预测设计与实现
* Lab5：学习使用提供的Tomasulo软件模拟器和多Cache一致性软件模拟器，并完成实验报告
* Lab6：数据级并行实验，在CPU与GPU平台上实现不同版本的矩阵乘法，并探讨矩阵规模与划分参数对计算性能的影响

## 签到与补交

* 验收和报告补交在一周内扣除20%成绩，介于一周两周之内补交扣除40%成绩，超过两周不予验收
* 为了照顾对流水线不熟悉的学生和鼓励实验课出勤，每堂课设置签到。（每次实验课开始15分钟后停止签到，没有签离，每周两个实验时间段任选其一参加，有签到就算当周满勤）。
* 实验完成了结果提交（bb系统）和验收的可以不参加实验课签到
* 如果对应实验期间段（比如lab1对应本周和下周）均进行了签到，实验结果的提交可以申请迟交一周不扣分
* 签到不以其他形式影响评分。


## 助教统一讲解

* 每周实验课的开始时间，助教准点（14:00）开始本周实验指导和下周实验内容简单介绍。
* 大家可以参考提供的实验文档，如果有疑惑，可以在课程QQ群，或者仓库提Issue询问助教。

## 实验资源

* 实验教学中心提供了一个基于互联网的远程进行硬件、系统和软件 7x24 教学实验的平台，可校外登录使用，支持 SSH、浏览器和 VNC 远程桌面的方式来使用（方便 Windows 用户使用 Linux）。这个平台可以通过虚拟机的方式来进行软件和系统方面的实验（基于 Linux 容器的方式使得线上体验和线下机房一致），还能够远程操作已部署好的 FPGA 集群进行硬件实验。
平台集群基于 Linux 容器搭建，计算与存储分离，提供给学生 7x24 小时使用。架构方面和 Linux 容器部署使用方面的稳定性已经经过多年验证。系统架构方面的瓶颈仅受限于网络带宽。
这套系统基于 Linux 容器来支持各类系统和软件的虚拟化及远程使用。现有容量支持 300 名以上的轻度使用用户同时在线使用，支持 150 名左右的中度使用用户同时在线，支持 90 名左右的重度使用用户（计算密集型）同时在线。
使用说明：[https://vlab.ustc.edu.cn/docs/](https://vlab.ustc.edu.cn/docs/)，平台地址：[https://vlab.ustc.edu.cn/](https://vlab.ustc.edu.cn/)。欢迎大家试用
* 课程实验用到的语言是system verilog(sv, verilog的超集)，所以理论上支持sv并且能仿真的IDE都可以用来做实验，但推荐使用vivado工具(ise 也可)，这里给出vivado的下载链接。链接：[https://vlab.ustc.edu.cn/docs/downloads/](https://vlab.ustc.edu.cn/docs/downloads/)

## 实验发布、验收和报告

* **2021.3.1 Release Lab1**
  * 截止日期：
    * 当面验收：无需当面验收
    * 实验报告：2022.03.27
  * 提交格式：**PDF**格式的CPU设计报告
  * 提交方式：提交至BB平台
* **2021.3.1 Release Lab2**
  * 截止日期：
    * 阶段一当面验收：待定
    * 阶段二当面验收：待定
    * 阶段三当面验收：待定
    * 实验报告：待定
  * 提交格式：**PDF**格式的实验报告+源代码zip压缩包（注意提交的是**pdf+zip两个文件**，请不要将pdf报告放置于压缩包中）
  * 提交方式：提交至BB平台

## 实验课安排

* 2022.03.20 14:00 Lab1预先讲解（讲解大约5分钟，有签到）
