TimeQuest Timing Analyzer report for multicycle
Mon Nov 17 14:35:45 2014
Quartus II 64-Bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'KEY[1]'
 12. Slow Model Hold: 'KEY[1]'
 13. Slow Model Minimum Pulse Width: 'KEY[1]'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'KEY[1]'
 24. Fast Model Hold: 'KEY[1]'
 25. Fast Model Minimum Pulse Width: 'KEY[1]'
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Multicorner Timing Analysis Summary
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Progagation Delay
 34. Minimum Progagation Delay
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; multicycle                                                       ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; KEY[1]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 120.51 MHz ; 120.51 MHz      ; KEY[1]     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; KEY[1] ; -6.660 ; -365.735      ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; KEY[1] ; 0.391 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; KEY[1] ; -2.000 ; -335.222             ;
+--------+--------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                ;
+--------+----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -6.660 ; FSM:Control|state.c3_bpz   ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.022     ; 7.674      ;
; -6.537 ; FSM:Control|state.c3_bnz   ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.022     ; 7.551      ;
; -6.429 ; FSM:Control|state.c3_bpz   ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 7.414      ;
; -6.394 ; FSM:Control|state.c3_bz    ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.022     ; 7.408      ;
; -6.381 ; FSM:Control|state.c3_bpz   ; register_8bit:ALUOut_reg|q[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 7.366      ;
; -6.350 ; FSM:Control|state.c3_bpz   ; register_8bit:ALUOut_reg|q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 7.335      ;
; -6.336 ; register_8bit:IR_reg|q[5]  ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.032     ; 7.340      ;
; -6.306 ; FSM:Control|state.c3_bnz   ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 7.291      ;
; -6.274 ; FSM:Control|state.c3_bpz   ; register_8bit:PC|q[2]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 7.259      ;
; -6.258 ; FSM:Control|state.c3_bnz   ; register_8bit:ALUOut_reg|q[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 7.243      ;
; -6.232 ; FSM:Control|state.c3_bpz   ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 7.217      ;
; -6.229 ; FSM:Control|state.c3_bpz   ; register_8bit:ALUOut_reg|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 7.214      ;
; -6.227 ; FSM:Control|state.c3_bnz   ; register_8bit:ALUOut_reg|q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 7.212      ;
; -6.214 ; FSM:Control|state.c4_ori   ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 7.251      ;
; -6.207 ; register_8bit:IR_reg|q[3]  ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.032     ; 7.211      ;
; -6.202 ; FSM:Control|state.c3_bpz   ; register_8bit:ALUOut_reg|q[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 7.187      ;
; -6.163 ; FSM:Control|state.c3_bz    ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 7.148      ;
; -6.162 ; register_8bit:IR_reg|q[4]  ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.032     ; 7.166      ;
; -6.151 ; FSM:Control|state.c3_bnz   ; register_8bit:PC|q[2]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 7.136      ;
; -6.140 ; FSM:Control|state.c3_bpz   ; register_8bit:ALUOut_reg|q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 7.125      ;
; -6.115 ; FSM:Control|state.c3_bz    ; register_8bit:ALUOut_reg|q[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 7.100      ;
; -6.109 ; FSM:Control|state.c3_bnz   ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 7.094      ;
; -6.106 ; FSM:Control|state.c3_bnz   ; register_8bit:ALUOut_reg|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 7.091      ;
; -6.084 ; FSM:Control|state.c3_bz    ; register_8bit:ALUOut_reg|q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 7.069      ;
; -6.079 ; FSM:Control|state.c3_bnz   ; register_8bit:ALUOut_reg|q[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 7.064      ;
; -6.074 ; FSM:Control|state.c3_shift ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 7.109      ;
; -6.059 ; register_8bit:IR_reg|q[5]  ; register_8bit:ALUOut_reg|q[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 7.034      ;
; -6.052 ; register_8bit:IR_reg|q[6]  ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.032     ; 7.056      ;
; -6.028 ; register_8bit:IR_reg|q[5]  ; register_8bit:ALUOut_reg|q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 7.003      ;
; -6.017 ; FSM:Control|state.c3_bnz   ; register_8bit:ALUOut_reg|q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 7.002      ;
; -6.008 ; FSM:Control|state.c3_bz    ; register_8bit:PC|q[2]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.993      ;
; -6.005 ; FSM:Control|state.c4_ori   ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.028     ; 7.013      ;
; -6.000 ; register_8bit:IR_reg|q[5]  ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 6.975      ;
; -5.973 ; register_8bit:IR_reg|q[3]  ; register_8bit:ALUOut_reg|q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 6.948      ;
; -5.966 ; FSM:Control|state.c3_bz    ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.951      ;
; -5.963 ; FSM:Control|state.c3_bz    ; register_8bit:ALUOut_reg|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.948      ;
; -5.956 ; FSM:Control|state.c1       ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.022     ; 6.970      ;
; -5.950 ; register_8bit:IR_reg|q[5]  ; register_8bit:PC|q[2]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 6.925      ;
; -5.943 ; register_8bit:R2|q[0]      ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 6.978      ;
; -5.936 ; FSM:Control|state.c3_bz    ; register_8bit:ALUOut_reg|q[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.921      ;
; -5.923 ; FSM:Control|state.c3_bpz   ; register_8bit:PC|q[0]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.022     ; 6.937      ;
; -5.913 ; FSM:Control|state.c4_ori   ; register_8bit:ALUOut_reg|q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.028     ; 6.921      ;
; -5.908 ; register_8bit:IR_reg|q[5]  ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 6.883      ;
; -5.905 ; register_8bit:IR_reg|q[5]  ; register_8bit:ALUOut_reg|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 6.880      ;
; -5.902 ; register_8bit:IR_reg|q[1]  ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.032     ; 6.906      ;
; -5.883 ; register_8bit:IR_reg|q[4]  ; register_8bit:ALUOut_reg|q[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 6.858      ;
; -5.874 ; FSM:Control|state.c3_bz    ; register_8bit:ALUOut_reg|q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.859      ;
; -5.867 ; FSM:Control|state.c4_ori   ; register_8bit:ALUOut_reg|q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.028     ; 6.875      ;
; -5.853 ; FSM:Control|state.c4_ori   ; register_8bit:ALUOut_reg|q[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.028     ; 6.861      ;
; -5.852 ; register_8bit:IR_reg|q[4]  ; register_8bit:ALUOut_reg|q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 6.827      ;
; -5.836 ; FSM:Control|state.c3_shift ; register_8bit:ALUOut_reg|q[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.030     ; 6.842      ;
; -5.831 ; FSM:Control|state.c4_ori   ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.028     ; 6.839      ;
; -5.828 ; FSM:Control|state.c4_ori   ; register_8bit:ALUOut_reg|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.028     ; 6.836      ;
; -5.826 ; register_8bit:IR_reg|q[4]  ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 6.801      ;
; -5.822 ; FSM:Control|state.c3_bpz   ; register_8bit:ALUOut_reg|q[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.807      ;
; -5.821 ; register_8bit:IR_reg|q[3]  ; register_8bit:PC|q[2]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 6.796      ;
; -5.819 ; register_8bit:IR_reg|q[3]  ; register_8bit:ALUOut_reg|q[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 6.794      ;
; -5.816 ; register_8bit:IR_reg|q[5]  ; register_8bit:ALUOut_reg|q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 6.791      ;
; -5.814 ; register_8bit:IR_reg|q[6]  ; register_8bit:ALUOut_reg|q[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 6.789      ;
; -5.805 ; FSM:Control|state.c3_shift ; register_8bit:ALUOut_reg|q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.030     ; 6.811      ;
; -5.800 ; FSM:Control|state.c3_bnz   ; register_8bit:PC|q[0]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.022     ; 6.814      ;
; -5.786 ; FSM:Control|state.c3_bpz   ; register_8bit:PC|q[6]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.022     ; 6.800      ;
; -5.783 ; register_8bit:IR_reg|q[6]  ; register_8bit:ALUOut_reg|q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 6.758      ;
; -5.782 ; register_8bit:IR_reg|q[2]  ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.032     ; 6.786      ;
; -5.778 ; FSM:Control|state.c4_ori   ; register_8bit:ALUOut_reg|q[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.028     ; 6.786      ;
; -5.776 ; register_8bit:IR_reg|q[4]  ; register_8bit:PC|q[2]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 6.751      ;
; -5.762 ; register_8bit:IR_reg|q[3]  ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 6.737      ;
; -5.747 ; FSM:Control|state.c3_asn   ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 6.782      ;
; -5.746 ; FSM:Control|state.c4_ori   ; register_8bit:PC|q[2]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.028     ; 6.754      ;
; -5.734 ; register_8bit:IR_reg|q[4]  ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 6.709      ;
; -5.731 ; register_8bit:IR_reg|q[4]  ; register_8bit:ALUOut_reg|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 6.706      ;
; -5.722 ; FSM:Control|state.c1       ; register_8bit:ALUOut_reg|q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.707      ;
; -5.717 ; FSM:Control|state.c1       ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.702      ;
; -5.715 ; FSM:Control|state.c4_ori   ; register_8bit:ALUOut_reg|q[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.028     ; 6.723      ;
; -5.711 ; FSM:Control|state.c3_shift ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.030     ; 6.717      ;
; -5.709 ; register_8bit:R2|q[0]      ; register_8bit:ALUOut_reg|q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.030     ; 6.715      ;
; -5.699 ; FSM:Control|state.c3_bnz   ; register_8bit:ALUOut_reg|q[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.684      ;
; -5.687 ; register_8bit:IR_reg|q[3]  ; register_8bit:ALUOut_reg|q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 6.662      ;
; -5.685 ; register_8bit:IR_reg|q[0]  ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.032     ; 6.689      ;
; -5.663 ; FSM:Control|state.c3_bnz   ; register_8bit:PC|q[6]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.022     ; 6.677      ;
; -5.661 ; FSM:Control|state.c3_shift ; register_8bit:PC|q[2]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.030     ; 6.667      ;
; -5.657 ; FSM:Control|state.c3_bz    ; register_8bit:PC|q[0]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.022     ; 6.671      ;
; -5.657 ; register_8bit:IR_reg|q[6]  ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 6.632      ;
; -5.642 ; register_8bit:IR_reg|q[4]  ; register_8bit:ALUOut_reg|q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 6.617      ;
; -5.619 ; FSM:Control|state.c3_shift ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.030     ; 6.625      ;
; -5.616 ; FSM:Control|state.c3_shift ; register_8bit:ALUOut_reg|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.030     ; 6.622      ;
; -5.601 ; register_8bit:IR_reg|q[5]  ; register_8bit:PC|q[0]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.032     ; 6.605      ;
; -5.579 ; FSM:Control|state.c1       ; register_8bit:ALUOut_reg|q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.564      ;
; -5.570 ; FSM:Control|state.c1       ; register_8bit:PC|q[2]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.555      ;
; -5.568 ; FSM:Control|state.c1       ; register_8bit:ALUOut_reg|q[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.553      ;
; -5.567 ; FSM:Control|state.c3_bpz   ; register_8bit:PC|q[1]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.022     ; 6.581      ;
; -5.565 ; register_8bit:IR_reg|q[6]  ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 6.540      ;
; -5.562 ; register_8bit:IR_reg|q[6]  ; register_8bit:ALUOut_reg|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 6.537      ;
; -5.557 ; register_8bit:R2|q[0]      ; register_8bit:PC|q[2]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.030     ; 6.563      ;
; -5.556 ; FSM:Control|state.c3_shift ; register_8bit:ALUOut_reg|q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.030     ; 6.562      ;
; -5.556 ; FSM:Control|state.c3_bz    ; register_8bit:ALUOut_reg|q[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.541      ;
; -5.555 ; register_8bit:R2|q[0]      ; register_8bit:ALUOut_reg|q[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.030     ; 6.561      ;
; -5.543 ; FSM:Control|state.c1       ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.528      ;
; -5.540 ; FSM:Control|state.c1       ; register_8bit:ALUOut_reg|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.051     ; 6.525      ;
; -5.534 ; register_8bit:IR_reg|q[6]  ; register_8bit:ALUOut_reg|q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.061     ; 6.509      ;
+--------+----------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                 ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; FSM:Control|state.c_stop             ; FSM:Control|state.c_stop             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Counter:Clock_Counter|counterOut[0]  ; Counter:Clock_Counter|counterOut[0]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.521 ; register_8bit:MDR_reg|q[3]           ; RF:RF_block|k3[3]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.787      ;
; 0.531 ; Counter:Clock_Counter|counterOut[15] ; Counter:Clock_Counter|counterOut[15] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.797      ;
; 0.539 ; FSM:Control|state.c3_store           ; FSM:Control|state.c1                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.805      ;
; 0.646 ; register_8bit:MDR_reg|q[0]           ; RF:RF_block|k3[0]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.912      ;
; 0.652 ; register_8bit:MDR_reg|q[2]           ; RF:RF_block|k3[2]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.918      ;
; 0.652 ; register_8bit:MDR_reg|q[4]           ; RF:RF_block|k3[4]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.918      ;
; 0.657 ; RF:RF_block|k2[7]                    ; register_8bit:R1|q[7]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.923      ;
; 0.700 ; FSM:Control|state.c1                 ; FSM:Control|state.c2                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.966      ;
; 0.748 ; FSM:Control|state.c3_shift           ; FSM:Control|state.c4_asnsh           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.014      ;
; 0.781 ; RF:RF_block|k2[0]                    ; register_8bit:R1|q[0]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.047      ;
; 0.796 ; register_8bit:MDR_reg|q[1]           ; RF:RF_block|k3[1]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.062      ;
; 0.805 ; Counter:Clock_Counter|counterOut[2]  ; Counter:Clock_Counter|counterOut[2]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; Counter:Clock_Counter|counterOut[3]  ; Counter:Clock_Counter|counterOut[3]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Counter:Clock_Counter|counterOut[5]  ; Counter:Clock_Counter|counterOut[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Counter:Clock_Counter|counterOut[8]  ; Counter:Clock_Counter|counterOut[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Counter:Clock_Counter|counterOut[10] ; Counter:Clock_Counter|counterOut[10] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Counter:Clock_Counter|counterOut[12] ; Counter:Clock_Counter|counterOut[12] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Counter:Clock_Counter|counterOut[14] ; Counter:Clock_Counter|counterOut[14] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; Counter:Clock_Counter|counterOut[0]  ; Counter:Clock_Counter|counterOut[1]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.074      ;
; 0.837 ; FSM:Control|state.c3_asn             ; FSM:Control|state.c4_asnsh           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; Counter:Clock_Counter|counterOut[4]  ; Counter:Clock_Counter|counterOut[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Counter:Clock_Counter|counterOut[9]  ; Counter:Clock_Counter|counterOut[9]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Counter:Clock_Counter|counterOut[11] ; Counter:Clock_Counter|counterOut[11] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Counter:Clock_Counter|counterOut[13] ; Counter:Clock_Counter|counterOut[13] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; Counter:Clock_Counter|counterOut[6]  ; Counter:Clock_Counter|counterOut[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; Counter:Clock_Counter|counterOut[7]  ; Counter:Clock_Counter|counterOut[7]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.105      ;
; 0.866 ; FSM:Control|state.c2                 ; FSM:Control|state.c3_bnz             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.132      ;
; 0.866 ; FSM:Control|state.c2                 ; FSM:Control|state.c3_bz              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.132      ;
; 0.884 ; FSM:Control|state.c2                 ; FSM:Control|state.c3_store           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.150      ;
; 0.886 ; FSM:Control|state.c2                 ; FSM:Control|state.c3_load            ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.152      ;
; 0.893 ; FSM:Control|state.c2                 ; FSM:Control|state.c3_bpz             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.159      ;
; 0.893 ; FSM:Control|state.c2                 ; FSM:Control|state.c_stop             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.159      ;
; 0.941 ; RF:RF_block|k3[5]                    ; register_8bit:R2|q[5]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.208      ;
; 0.942 ; FSM:Control|state.c_stop             ; Counter:Clock_Counter|counterOut[0]  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.207      ;
; 0.977 ; RF:RF_block|k3[3]                    ; register_8bit:R2|q[3]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.244      ;
; 0.978 ; RF:RF_block|k2[6]                    ; register_8bit:R1|q[6]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.245      ;
; 0.983 ; RF:RF_block|k2[7]                    ; register_8bit:R2|q[7]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.250      ;
; 1.008 ; Counter:Clock_Counter|counterOut[1]  ; Counter:Clock_Counter|counterOut[1]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.274      ;
; 1.028 ; RF:RF_block|k3[7]                    ; register_8bit:R2|q[7]                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.020     ; 1.274      ;
; 1.070 ; RF:RF_block|k2[4]                    ; register_8bit:R1|q[4]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.336      ;
; 1.081 ; RF:RF_block|k3[4]                    ; register_8bit:R2|q[4]                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.346      ;
; 1.094 ; register_8bit:MDR_reg|q[6]           ; RF:RF_block|k0[6]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.003     ; 1.357      ;
; 1.097 ; RF:RF_block|k3[2]                    ; register_8bit:R2|q[2]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.364      ;
; 1.098 ; RF:RF_block|k3[6]                    ; register_8bit:R2|q[6]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.365      ;
; 1.112 ; register_8bit:MDR_reg|q[7]           ; RF:RF_block|k0[7]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.003     ; 1.375      ;
; 1.154 ; FSM:Control|state.c2                 ; FSM:Control|state.reset_s            ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.021     ; 1.399      ;
; 1.154 ; FSM:Control|state.c2                 ; FSM:Control|state.c3_asn             ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.021     ; 1.399      ;
; 1.188 ; Counter:Clock_Counter|counterOut[2]  ; Counter:Clock_Counter|counterOut[3]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; Counter:Clock_Counter|counterOut[14] ; Counter:Clock_Counter|counterOut[15] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Counter:Clock_Counter|counterOut[3]  ; Counter:Clock_Counter|counterOut[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Counter:Clock_Counter|counterOut[10] ; Counter:Clock_Counter|counterOut[11] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Counter:Clock_Counter|counterOut[12] ; Counter:Clock_Counter|counterOut[13] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; Counter:Clock_Counter|counterOut[5]  ; Counter:Clock_Counter|counterOut[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.455      ;
; 1.191 ; Counter:Clock_Counter|counterOut[0]  ; Counter:Clock_Counter|counterOut[2]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.457      ;
; 1.205 ; RF:RF_block|k3[0]                    ; register_8bit:R2|q[0]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.472      ;
; 1.214 ; FSM:Control|state.c3_bpz             ; FSM:Control|state.c1                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.480      ;
; 1.220 ; RF:RF_block|k2[5]                    ; register_8bit:R1|q[5]                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.485      ;
; 1.224 ; Counter:Clock_Counter|counterOut[4]  ; Counter:Clock_Counter|counterOut[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Counter:Clock_Counter|counterOut[9]  ; Counter:Clock_Counter|counterOut[10] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Counter:Clock_Counter|counterOut[11] ; Counter:Clock_Counter|counterOut[12] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Counter:Clock_Counter|counterOut[13] ; Counter:Clock_Counter|counterOut[14] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; Counter:Clock_Counter|counterOut[7]  ; Counter:Clock_Counter|counterOut[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; Counter:Clock_Counter|counterOut[6]  ; Counter:Clock_Counter|counterOut[7]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.491      ;
; 1.235 ; register_8bit:MDR_reg|q[5]           ; RF:RF_block|k0[5]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.003     ; 1.498      ;
; 1.235 ; RF:RF_block|k3[0]                    ; register_8bit:R1|q[0]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.501      ;
; 1.240 ; RF:RF_block|k3[2]                    ; register_8bit:R1|q[2]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.507      ;
; 1.243 ; RF:RF_block|k3[6]                    ; register_8bit:R1|q[6]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.510      ;
; 1.245 ; RF:RF_block|k2[5]                    ; register_8bit:R2|q[5]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.512      ;
; 1.246 ; register_8bit:IR_reg|q[4]            ; register_8bit:R2|q[6]                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.031     ; 1.481      ;
; 1.248 ; register_8bit:IR_reg|q[5]            ; register_8bit:R2|q[1]                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.031     ; 1.483      ;
; 1.249 ; register_8bit:IR_reg|q[5]            ; register_8bit:R2|q[5]                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.031     ; 1.484      ;
; 1.251 ; register_8bit:IR_reg|q[5]            ; register_8bit:R2|q[3]                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.031     ; 1.486      ;
; 1.253 ; register_8bit:IR_reg|q[5]            ; register_8bit:R2|q[7]                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.031     ; 1.488      ;
; 1.257 ; RF:RF_block|k3[4]                    ; register_8bit:R1|q[4]                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.522      ;
; 1.259 ; Counter:Clock_Counter|counterOut[2]  ; Counter:Clock_Counter|counterOut[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; Counter:Clock_Counter|counterOut[3]  ; Counter:Clock_Counter|counterOut[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; Counter:Clock_Counter|counterOut[10] ; Counter:Clock_Counter|counterOut[12] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; Counter:Clock_Counter|counterOut[12] ; Counter:Clock_Counter|counterOut[14] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; Counter:Clock_Counter|counterOut[5]  ; Counter:Clock_Counter|counterOut[7]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.526      ;
; 1.261 ; FSM:Control|state.c5_ori             ; register_8bit:R1|q[1]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.527      ;
; 1.262 ; Counter:Clock_Counter|counterOut[0]  ; Counter:Clock_Counter|counterOut[3]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.528      ;
; 1.281 ; Counter:Clock_Counter|counterOut[8]  ; Counter:Clock_Counter|counterOut[9]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.547      ;
; 1.282 ; RF:RF_block|k2[2]                    ; register_8bit:R1|q[2]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.549      ;
; 1.282 ; RF:RF_block|k2[1]                    ; register_8bit:R2|q[1]                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.021     ; 1.527      ;
; 1.284 ; RF:RF_block|k2[1]                    ; register_8bit:R1|q[1]                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.021     ; 1.529      ;
; 1.285 ; register_8bit:ALUOut_reg|q[2]        ; RF:RF_block|k3[2]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 1.552      ;
; 1.287 ; register_8bit:IR_reg|q[4]            ; register_8bit:R2|q[2]                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.031     ; 1.522      ;
; 1.287 ; register_8bit:IR_reg|q[0]            ; FSM:Control|state.reset_s            ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.031     ; 1.522      ;
; 1.290 ; register_8bit:IR_reg|q[0]            ; FSM:Control|state.c3_shift           ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.031     ; 1.525      ;
; 1.290 ; register_8bit:IR_reg|q[4]            ; register_8bit:R2|q[0]                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.031     ; 1.525      ;
; 1.293 ; FSM:Control|state.c5_ori             ; register_8bit:R1|q[7]                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 1.558      ;
; 1.294 ; register_8bit:IR_reg|q[0]            ; FSM:Control|state.c3_ori             ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.031     ; 1.529      ;
; 1.295 ; Counter:Clock_Counter|counterOut[13] ; Counter:Clock_Counter|counterOut[15] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; Counter:Clock_Counter|counterOut[9]  ; Counter:Clock_Counter|counterOut[11] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; Counter:Clock_Counter|counterOut[11] ; Counter:Clock_Counter|counterOut[13] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; Counter:Clock_Counter|counterOut[4]  ; Counter:Clock_Counter|counterOut[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; RF:RF_block|k1[6]                    ; register_8bit:R2|q[6]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 1.566      ;
; 1.296 ; Counter:Clock_Counter|counterOut[6]  ; Counter:Clock_Counter|counterOut[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 1.562      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; register_8bit:IR_reg|q[0]                                                                                                  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; register_8bit:IR_reg|q[0]                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[1]     ; 10.486 ; 10.486 ; Rise       ; KEY[1]          ;
;  HEX0[0]  ; KEY[1]     ; 9.717  ; 9.717  ; Rise       ; KEY[1]          ;
;  HEX0[1]  ; KEY[1]     ; 10.422 ; 10.422 ; Rise       ; KEY[1]          ;
;  HEX0[2]  ; KEY[1]     ; 10.315 ; 10.315 ; Rise       ; KEY[1]          ;
;  HEX0[3]  ; KEY[1]     ; 10.313 ; 10.313 ; Rise       ; KEY[1]          ;
;  HEX0[4]  ; KEY[1]     ; 10.323 ; 10.323 ; Rise       ; KEY[1]          ;
;  HEX0[5]  ; KEY[1]     ; 10.451 ; 10.451 ; Rise       ; KEY[1]          ;
;  HEX0[6]  ; KEY[1]     ; 10.486 ; 10.486 ; Rise       ; KEY[1]          ;
; HEX1[*]   ; KEY[1]     ; 12.965 ; 12.965 ; Rise       ; KEY[1]          ;
;  HEX1[0]  ; KEY[1]     ; 11.637 ; 11.637 ; Rise       ; KEY[1]          ;
;  HEX1[1]  ; KEY[1]     ; 12.653 ; 12.653 ; Rise       ; KEY[1]          ;
;  HEX1[2]  ; KEY[1]     ; 12.965 ; 12.965 ; Rise       ; KEY[1]          ;
;  HEX1[3]  ; KEY[1]     ; 12.119 ; 12.119 ; Rise       ; KEY[1]          ;
;  HEX1[4]  ; KEY[1]     ; 12.457 ; 12.457 ; Rise       ; KEY[1]          ;
;  HEX1[5]  ; KEY[1]     ; 12.255 ; 12.255 ; Rise       ; KEY[1]          ;
;  HEX1[6]  ; KEY[1]     ; 11.710 ; 11.710 ; Rise       ; KEY[1]          ;
; HEX2[*]   ; KEY[1]     ; 12.154 ; 12.154 ; Rise       ; KEY[1]          ;
;  HEX2[0]  ; KEY[1]     ; 10.293 ; 10.293 ; Rise       ; KEY[1]          ;
;  HEX2[1]  ; KEY[1]     ; 10.759 ; 10.759 ; Rise       ; KEY[1]          ;
;  HEX2[2]  ; KEY[1]     ; 11.247 ; 11.247 ; Rise       ; KEY[1]          ;
;  HEX2[3]  ; KEY[1]     ; 11.778 ; 11.778 ; Rise       ; KEY[1]          ;
;  HEX2[4]  ; KEY[1]     ; 11.817 ; 11.817 ; Rise       ; KEY[1]          ;
;  HEX2[5]  ; KEY[1]     ; 11.696 ; 11.696 ; Rise       ; KEY[1]          ;
;  HEX2[6]  ; KEY[1]     ; 12.154 ; 12.154 ; Rise       ; KEY[1]          ;
; HEX3[*]   ; KEY[1]     ; 11.667 ; 11.667 ; Rise       ; KEY[1]          ;
;  HEX3[0]  ; KEY[1]     ; 11.650 ; 11.650 ; Rise       ; KEY[1]          ;
;  HEX3[1]  ; KEY[1]     ; 11.634 ; 11.634 ; Rise       ; KEY[1]          ;
;  HEX3[2]  ; KEY[1]     ; 11.639 ; 11.639 ; Rise       ; KEY[1]          ;
;  HEX3[3]  ; KEY[1]     ; 11.626 ; 11.626 ; Rise       ; KEY[1]          ;
;  HEX3[4]  ; KEY[1]     ; 11.667 ; 11.667 ; Rise       ; KEY[1]          ;
;  HEX3[5]  ; KEY[1]     ; 11.586 ; 11.586 ; Rise       ; KEY[1]          ;
;  HEX3[6]  ; KEY[1]     ; 11.645 ; 11.645 ; Rise       ; KEY[1]          ;
; HEX4[*]   ; KEY[1]     ; 10.155 ; 10.155 ; Rise       ; KEY[1]          ;
;  HEX4[0]  ; KEY[1]     ; 9.292  ; 9.292  ; Rise       ; KEY[1]          ;
;  HEX4[1]  ; KEY[1]     ; 10.155 ; 10.155 ; Rise       ; KEY[1]          ;
;  HEX4[2]  ; KEY[1]     ; 9.488  ; 9.488  ; Rise       ; KEY[1]          ;
;  HEX4[3]  ; KEY[1]     ; 9.504  ; 9.504  ; Rise       ; KEY[1]          ;
;  HEX4[4]  ; KEY[1]     ; 9.295  ; 9.295  ; Rise       ; KEY[1]          ;
;  HEX4[5]  ; KEY[1]     ; 8.927  ; 8.927  ; Rise       ; KEY[1]          ;
;  HEX4[6]  ; KEY[1]     ; 8.974  ; 8.974  ; Rise       ; KEY[1]          ;
; HEX5[*]   ; KEY[1]     ; 9.146  ; 9.146  ; Rise       ; KEY[1]          ;
;  HEX5[0]  ; KEY[1]     ; 8.476  ; 8.476  ; Rise       ; KEY[1]          ;
;  HEX5[1]  ; KEY[1]     ; 8.462  ; 8.462  ; Rise       ; KEY[1]          ;
;  HEX5[2]  ; KEY[1]     ; 7.950  ; 7.950  ; Rise       ; KEY[1]          ;
;  HEX5[3]  ; KEY[1]     ; 8.673  ; 8.673  ; Rise       ; KEY[1]          ;
;  HEX5[4]  ; KEY[1]     ; 8.621  ; 8.621  ; Rise       ; KEY[1]          ;
;  HEX5[5]  ; KEY[1]     ; 8.626  ; 8.626  ; Rise       ; KEY[1]          ;
;  HEX5[6]  ; KEY[1]     ; 9.146  ; 9.146  ; Rise       ; KEY[1]          ;
; HEX6[*]   ; KEY[1]     ; 8.655  ; 8.655  ; Rise       ; KEY[1]          ;
;  HEX6[0]  ; KEY[1]     ; 8.220  ; 8.220  ; Rise       ; KEY[1]          ;
;  HEX6[1]  ; KEY[1]     ; 8.464  ; 8.464  ; Rise       ; KEY[1]          ;
;  HEX6[2]  ; KEY[1]     ; 8.462  ; 8.462  ; Rise       ; KEY[1]          ;
;  HEX6[3]  ; KEY[1]     ; 8.655  ; 8.655  ; Rise       ; KEY[1]          ;
;  HEX6[4]  ; KEY[1]     ; 7.958  ; 7.958  ; Rise       ; KEY[1]          ;
;  HEX6[5]  ; KEY[1]     ; 8.136  ; 8.136  ; Rise       ; KEY[1]          ;
;  HEX6[6]  ; KEY[1]     ; 8.639  ; 8.639  ; Rise       ; KEY[1]          ;
; HEX7[*]   ; KEY[1]     ; 9.878  ; 9.878  ; Rise       ; KEY[1]          ;
;  HEX7[0]  ; KEY[1]     ; 8.848  ; 8.848  ; Rise       ; KEY[1]          ;
;  HEX7[1]  ; KEY[1]     ; 9.878  ; 9.878  ; Rise       ; KEY[1]          ;
;  HEX7[2]  ; KEY[1]     ; 8.721  ; 8.721  ; Rise       ; KEY[1]          ;
;  HEX7[3]  ; KEY[1]     ; 9.062  ; 9.062  ; Rise       ; KEY[1]          ;
;  HEX7[4]  ; KEY[1]     ; 8.897  ; 8.897  ; Rise       ; KEY[1]          ;
;  HEX7[5]  ; KEY[1]     ; 8.683  ; 8.683  ; Rise       ; KEY[1]          ;
;  HEX7[6]  ; KEY[1]     ; 9.192  ; 9.192  ; Rise       ; KEY[1]          ;
; LEDG[*]   ; KEY[1]     ; 9.800  ; 9.800  ; Rise       ; KEY[1]          ;
;  LEDG[0]  ; KEY[1]     ; 9.466  ; 9.466  ; Rise       ; KEY[1]          ;
;  LEDG[1]  ; KEY[1]     ; 9.239  ; 9.239  ; Rise       ; KEY[1]          ;
;  LEDG[7]  ; KEY[1]     ; 9.800  ; 9.800  ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 12.488 ; 12.488 ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 8.599  ; 8.599  ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 10.569 ; 10.569 ; Rise       ; KEY[1]          ;
;  LEDR[2]  ; KEY[1]     ; 10.309 ; 10.309 ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 12.488 ; 12.488 ; Rise       ; KEY[1]          ;
;  LEDR[4]  ; KEY[1]     ; 10.385 ; 10.385 ; Rise       ; KEY[1]          ;
;  LEDR[5]  ; KEY[1]     ; 10.244 ; 10.244 ; Rise       ; KEY[1]          ;
;  LEDR[6]  ; KEY[1]     ; 8.934  ; 8.934  ; Rise       ; KEY[1]          ;
;  LEDR[7]  ; KEY[1]     ; 8.933  ; 8.933  ; Rise       ; KEY[1]          ;
;  LEDR[8]  ; KEY[1]     ; 8.632  ; 8.632  ; Rise       ; KEY[1]          ;
;  LEDR[9]  ; KEY[1]     ; 9.387  ; 9.387  ; Rise       ; KEY[1]          ;
;  LEDR[10] ; KEY[1]     ; 9.237  ; 9.237  ; Rise       ; KEY[1]          ;
;  LEDR[11] ; KEY[1]     ; 8.069  ; 8.069  ; Rise       ; KEY[1]          ;
;  LEDR[12] ; KEY[1]     ; 8.664  ; 8.664  ; Rise       ; KEY[1]          ;
;  LEDR[13] ; KEY[1]     ; 8.102  ; 8.102  ; Rise       ; KEY[1]          ;
;  LEDR[14] ; KEY[1]     ; 7.587  ; 7.587  ; Rise       ; KEY[1]          ;
;  LEDR[15] ; KEY[1]     ; 8.132  ; 8.132  ; Rise       ; KEY[1]          ;
;  LEDR[16] ; KEY[1]     ; 7.733  ; 7.733  ; Rise       ; KEY[1]          ;
;  LEDR[17] ; KEY[1]     ; 9.253  ; 9.253  ; Rise       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[1]     ; 8.513  ; 8.513  ; Rise       ; KEY[1]          ;
;  HEX0[0]  ; KEY[1]     ; 8.513  ; 8.513  ; Rise       ; KEY[1]          ;
;  HEX0[1]  ; KEY[1]     ; 9.225  ; 9.225  ; Rise       ; KEY[1]          ;
;  HEX0[2]  ; KEY[1]     ; 9.128  ; 9.128  ; Rise       ; KEY[1]          ;
;  HEX0[3]  ; KEY[1]     ; 9.122  ; 9.122  ; Rise       ; KEY[1]          ;
;  HEX0[4]  ; KEY[1]     ; 9.126  ; 9.126  ; Rise       ; KEY[1]          ;
;  HEX0[5]  ; KEY[1]     ; 9.252  ; 9.252  ; Rise       ; KEY[1]          ;
;  HEX0[6]  ; KEY[1]     ; 9.281  ; 9.281  ; Rise       ; KEY[1]          ;
; HEX1[*]   ; KEY[1]     ; 9.593  ; 9.593  ; Rise       ; KEY[1]          ;
;  HEX1[0]  ; KEY[1]     ; 9.593  ; 9.593  ; Rise       ; KEY[1]          ;
;  HEX1[1]  ; KEY[1]     ; 10.608 ; 10.608 ; Rise       ; KEY[1]          ;
;  HEX1[2]  ; KEY[1]     ; 10.919 ; 10.919 ; Rise       ; KEY[1]          ;
;  HEX1[3]  ; KEY[1]     ; 10.071 ; 10.071 ; Rise       ; KEY[1]          ;
;  HEX1[4]  ; KEY[1]     ; 10.411 ; 10.411 ; Rise       ; KEY[1]          ;
;  HEX1[5]  ; KEY[1]     ; 10.211 ; 10.211 ; Rise       ; KEY[1]          ;
;  HEX1[6]  ; KEY[1]     ; 9.664  ; 9.664  ; Rise       ; KEY[1]          ;
; HEX2[*]   ; KEY[1]     ; 8.632  ; 8.632  ; Rise       ; KEY[1]          ;
;  HEX2[0]  ; KEY[1]     ; 8.632  ; 8.632  ; Rise       ; KEY[1]          ;
;  HEX2[1]  ; KEY[1]     ; 9.103  ; 9.103  ; Rise       ; KEY[1]          ;
;  HEX2[2]  ; KEY[1]     ; 9.588  ; 9.588  ; Rise       ; KEY[1]          ;
;  HEX2[3]  ; KEY[1]     ; 10.123 ; 10.123 ; Rise       ; KEY[1]          ;
;  HEX2[4]  ; KEY[1]     ; 10.161 ; 10.161 ; Rise       ; KEY[1]          ;
;  HEX2[5]  ; KEY[1]     ; 10.036 ; 10.036 ; Rise       ; KEY[1]          ;
;  HEX2[6]  ; KEY[1]     ; 10.492 ; 10.492 ; Rise       ; KEY[1]          ;
; HEX3[*]   ; KEY[1]     ; 9.294  ; 9.294  ; Rise       ; KEY[1]          ;
;  HEX3[0]  ; KEY[1]     ; 9.356  ; 9.356  ; Rise       ; KEY[1]          ;
;  HEX3[1]  ; KEY[1]     ; 9.342  ; 9.342  ; Rise       ; KEY[1]          ;
;  HEX3[2]  ; KEY[1]     ; 9.373  ; 9.373  ; Rise       ; KEY[1]          ;
;  HEX3[3]  ; KEY[1]     ; 9.332  ; 9.332  ; Rise       ; KEY[1]          ;
;  HEX3[4]  ; KEY[1]     ; 9.374  ; 9.374  ; Rise       ; KEY[1]          ;
;  HEX3[5]  ; KEY[1]     ; 9.294  ; 9.294  ; Rise       ; KEY[1]          ;
;  HEX3[6]  ; KEY[1]     ; 9.347  ; 9.347  ; Rise       ; KEY[1]          ;
; HEX4[*]   ; KEY[1]     ; 7.654  ; 7.654  ; Rise       ; KEY[1]          ;
;  HEX4[0]  ; KEY[1]     ; 8.150  ; 8.150  ; Rise       ; KEY[1]          ;
;  HEX4[1]  ; KEY[1]     ; 9.023  ; 9.023  ; Rise       ; KEY[1]          ;
;  HEX4[2]  ; KEY[1]     ; 8.375  ; 8.375  ; Rise       ; KEY[1]          ;
;  HEX4[3]  ; KEY[1]     ; 8.366  ; 8.366  ; Rise       ; KEY[1]          ;
;  HEX4[4]  ; KEY[1]     ; 8.176  ; 8.176  ; Rise       ; KEY[1]          ;
;  HEX4[5]  ; KEY[1]     ; 8.247  ; 8.247  ; Rise       ; KEY[1]          ;
;  HEX4[6]  ; KEY[1]     ; 7.654  ; 7.654  ; Rise       ; KEY[1]          ;
; HEX5[*]   ; KEY[1]     ; 7.640  ; 7.640  ; Rise       ; KEY[1]          ;
;  HEX5[0]  ; KEY[1]     ; 8.164  ; 8.164  ; Rise       ; KEY[1]          ;
;  HEX5[1]  ; KEY[1]     ; 8.149  ; 8.149  ; Rise       ; KEY[1]          ;
;  HEX5[2]  ; KEY[1]     ; 7.640  ; 7.640  ; Rise       ; KEY[1]          ;
;  HEX5[3]  ; KEY[1]     ; 8.360  ; 8.360  ; Rise       ; KEY[1]          ;
;  HEX5[4]  ; KEY[1]     ; 8.313  ; 8.313  ; Rise       ; KEY[1]          ;
;  HEX5[5]  ; KEY[1]     ; 8.132  ; 8.132  ; Rise       ; KEY[1]          ;
;  HEX5[6]  ; KEY[1]     ; 8.650  ; 8.650  ; Rise       ; KEY[1]          ;
; HEX6[*]   ; KEY[1]     ; 7.604  ; 7.604  ; Rise       ; KEY[1]          ;
;  HEX6[0]  ; KEY[1]     ; 7.915  ; 7.915  ; Rise       ; KEY[1]          ;
;  HEX6[1]  ; KEY[1]     ; 8.161  ; 8.161  ; Rise       ; KEY[1]          ;
;  HEX6[2]  ; KEY[1]     ; 8.155  ; 8.155  ; Rise       ; KEY[1]          ;
;  HEX6[3]  ; KEY[1]     ; 8.293  ; 8.293  ; Rise       ; KEY[1]          ;
;  HEX6[4]  ; KEY[1]     ; 7.604  ; 7.604  ; Rise       ; KEY[1]          ;
;  HEX6[5]  ; KEY[1]     ; 7.775  ; 7.775  ; Rise       ; KEY[1]          ;
;  HEX6[6]  ; KEY[1]     ; 8.282  ; 8.282  ; Rise       ; KEY[1]          ;
; HEX7[*]   ; KEY[1]     ; 8.006  ; 8.006  ; Rise       ; KEY[1]          ;
;  HEX7[0]  ; KEY[1]     ; 8.130  ; 8.130  ; Rise       ; KEY[1]          ;
;  HEX7[1]  ; KEY[1]     ; 9.164  ; 9.164  ; Rise       ; KEY[1]          ;
;  HEX7[2]  ; KEY[1]     ; 8.006  ; 8.006  ; Rise       ; KEY[1]          ;
;  HEX7[3]  ; KEY[1]     ; 8.696  ; 8.696  ; Rise       ; KEY[1]          ;
;  HEX7[4]  ; KEY[1]     ; 8.531  ; 8.531  ; Rise       ; KEY[1]          ;
;  HEX7[5]  ; KEY[1]     ; 8.317  ; 8.317  ; Rise       ; KEY[1]          ;
;  HEX7[6]  ; KEY[1]     ; 8.826  ; 8.826  ; Rise       ; KEY[1]          ;
; LEDG[*]   ; KEY[1]     ; 9.239  ; 9.239  ; Rise       ; KEY[1]          ;
;  LEDG[0]  ; KEY[1]     ; 9.466  ; 9.466  ; Rise       ; KEY[1]          ;
;  LEDG[1]  ; KEY[1]     ; 9.239  ; 9.239  ; Rise       ; KEY[1]          ;
;  LEDG[7]  ; KEY[1]     ; 9.420  ; 9.420  ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 7.587  ; 7.587  ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 8.599  ; 8.599  ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 10.141 ; 10.141 ; Rise       ; KEY[1]          ;
;  LEDR[2]  ; KEY[1]     ; 9.593  ; 9.593  ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 11.007 ; 11.007 ; Rise       ; KEY[1]          ;
;  LEDR[4]  ; KEY[1]     ; 9.594  ; 9.594  ; Rise       ; KEY[1]          ;
;  LEDR[5]  ; KEY[1]     ; 10.244 ; 10.244 ; Rise       ; KEY[1]          ;
;  LEDR[6]  ; KEY[1]     ; 8.893  ; 8.893  ; Rise       ; KEY[1]          ;
;  LEDR[7]  ; KEY[1]     ; 8.405  ; 8.405  ; Rise       ; KEY[1]          ;
;  LEDR[8]  ; KEY[1]     ; 8.632  ; 8.632  ; Rise       ; KEY[1]          ;
;  LEDR[9]  ; KEY[1]     ; 9.007  ; 9.007  ; Rise       ; KEY[1]          ;
;  LEDR[10] ; KEY[1]     ; 8.655  ; 8.655  ; Rise       ; KEY[1]          ;
;  LEDR[11] ; KEY[1]     ; 8.069  ; 8.069  ; Rise       ; KEY[1]          ;
;  LEDR[12] ; KEY[1]     ; 8.560  ; 8.560  ; Rise       ; KEY[1]          ;
;  LEDR[13] ; KEY[1]     ; 8.102  ; 8.102  ; Rise       ; KEY[1]          ;
;  LEDR[14] ; KEY[1]     ; 7.587  ; 7.587  ; Rise       ; KEY[1]          ;
;  LEDR[15] ; KEY[1]     ; 7.988  ; 7.988  ; Rise       ; KEY[1]          ;
;  LEDR[16] ; KEY[1]     ; 7.733  ; 7.733  ; Rise       ; KEY[1]          ;
;  LEDR[17] ; KEY[1]     ; 8.412  ; 8.412  ; Rise       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[1]      ; HEX0[0]     ; 8.103  ; 8.103  ; 8.103  ; 8.103  ;
; SW[1]      ; HEX0[1]     ; 8.808  ; 8.808  ; 8.808  ; 8.808  ;
; SW[1]      ; HEX0[2]     ; 8.701  ; 8.701  ; 8.701  ; 8.701  ;
; SW[1]      ; HEX0[3]     ; 8.699  ; 8.699  ; 8.699  ; 8.699  ;
; SW[1]      ; HEX0[4]     ; 8.709  ; 8.709  ; 8.709  ; 8.709  ;
; SW[1]      ; HEX0[5]     ; 8.850  ; 8.850  ; 8.850  ; 8.850  ;
; SW[1]      ; HEX0[6]     ; 8.885  ; 8.885  ; 8.885  ; 8.885  ;
; SW[1]      ; HEX1[0]     ; 9.894  ; 9.894  ; 9.894  ; 9.894  ;
; SW[1]      ; HEX1[1]     ; 10.919 ; 10.919 ; 10.919 ; 10.919 ;
; SW[1]      ; HEX1[2]     ; 11.229 ; 11.229 ; 11.229 ; 11.229 ;
; SW[1]      ; HEX1[3]     ; 10.384 ; 10.384 ; 10.384 ; 10.384 ;
; SW[1]      ; HEX1[4]     ; 10.724 ; 10.724 ; 10.724 ; 10.724 ;
; SW[1]      ; HEX1[5]     ; 10.512 ; 10.512 ; 10.512 ; 10.512 ;
; SW[1]      ; HEX1[6]     ; 9.975  ; 9.975  ; 9.975  ; 9.975  ;
; SW[1]      ; HEX2[0]     ; 8.478  ; 8.478  ; 8.478  ; 8.478  ;
; SW[1]      ; HEX2[1]     ; 8.944  ; 8.944  ; 8.944  ; 8.944  ;
; SW[1]      ; HEX2[2]     ; 9.432  ; 9.432  ; 9.432  ; 9.432  ;
; SW[1]      ; HEX2[3]     ; 9.963  ; 9.963  ; 9.963  ; 9.963  ;
; SW[1]      ; HEX2[4]     ; 10.002 ; 10.002 ; 10.002 ; 10.002 ;
; SW[1]      ; HEX2[5]     ; 9.881  ; 9.881  ; 9.881  ; 9.881  ;
; SW[1]      ; HEX2[6]     ; 10.339 ; 10.339 ; 10.339 ; 10.339 ;
; SW[1]      ; HEX3[0]     ; 9.865  ; 9.865  ; 9.865  ; 9.865  ;
; SW[1]      ; HEX3[1]     ; 9.849  ; 9.849  ; 9.849  ; 9.849  ;
; SW[1]      ; HEX3[2]     ; 9.854  ; 9.854  ; 9.854  ; 9.854  ;
; SW[1]      ; HEX3[3]     ; 9.841  ; 9.841  ; 9.841  ; 9.841  ;
; SW[1]      ; HEX3[4]     ; 9.882  ; 9.882  ; 9.882  ; 9.882  ;
; SW[1]      ; HEX3[5]     ; 9.801  ; 9.801  ; 9.801  ; 9.801  ;
; SW[1]      ; HEX3[6]     ; 9.860  ; 9.860  ; 9.860  ; 9.860  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[1]      ; HEX0[0]     ; 7.558  ; 7.558  ; 7.558  ; 7.558  ;
; SW[1]      ; HEX0[1]     ; 8.267  ; 8.267  ; 8.267  ; 8.267  ;
; SW[1]      ; HEX0[2]     ; 8.180  ; 8.180  ; 8.180  ; 8.180  ;
; SW[1]      ; HEX0[3]     ; 8.164  ; 8.164  ; 8.164  ; 8.164  ;
; SW[1]      ; HEX0[4]     ; 8.168  ; 8.168  ; 8.168  ; 8.168  ;
; SW[1]      ; HEX0[5]     ; 8.320  ; 8.320  ; 8.320  ; 8.320  ;
; SW[1]      ; HEX0[6]     ; 8.351  ; 8.351  ; 8.351  ; 8.351  ;
; SW[1]      ; HEX1[0]     ; 9.250  ; 9.250  ; 9.250  ; 9.250  ;
; SW[1]      ; HEX1[1]     ; 10.265 ; 10.265 ; 10.265 ; 10.265 ;
; SW[1]      ; HEX1[2]     ; 10.576 ; 10.576 ; 10.576 ; 10.576 ;
; SW[1]      ; HEX1[3]     ; 9.728  ; 9.728  ; 9.728  ; 9.728  ;
; SW[1]      ; HEX1[4]     ; 10.068 ; 10.068 ; 10.068 ; 10.068 ;
; SW[1]      ; HEX1[5]     ; 9.868  ; 9.868  ; 9.868  ; 9.868  ;
; SW[1]      ; HEX1[6]     ; 9.321  ; 9.321  ; 9.321  ; 9.321  ;
; SW[1]      ; HEX2[0]     ; 8.163  ; 8.163  ; 8.163  ; 8.163  ;
; SW[1]      ; HEX2[1]     ; 8.634  ; 8.634  ; 8.634  ; 8.634  ;
; SW[1]      ; HEX2[2]     ; 9.119  ; 9.119  ; 9.119  ; 9.119  ;
; SW[1]      ; HEX2[3]     ; 9.654  ; 9.654  ; 9.654  ; 9.654  ;
; SW[1]      ; HEX2[4]     ; 9.692  ; 9.692  ; 9.692  ; 9.692  ;
; SW[1]      ; HEX2[5]     ; 9.567  ; 9.567  ; 9.567  ; 9.567  ;
; SW[1]      ; HEX2[6]     ; 10.023 ; 10.023 ; 10.023 ; 10.023 ;
; SW[1]      ; HEX3[0]     ; 8.584  ; 8.584  ; 8.584  ; 8.584  ;
; SW[1]      ; HEX3[1]     ; 8.573  ; 8.573  ; 8.573  ; 8.573  ;
; SW[1]      ; HEX3[2]     ; 8.589  ; 8.589  ; 8.589  ; 8.589  ;
; SW[1]      ; HEX3[3]     ; 8.576  ; 8.576  ; 8.576  ; 8.576  ;
; SW[1]      ; HEX3[4]     ; 8.618  ; 8.618  ; 8.618  ; 8.618  ;
; SW[1]      ; HEX3[5]     ; 8.527  ; 8.527  ; 8.527  ; 8.527  ;
; SW[1]      ; HEX3[6]     ; 8.597  ; 8.597  ; 8.597  ; 8.597  ;
+------------+-------------+--------+--------+--------+--------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; KEY[1] ; -2.353 ; -125.812      ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; KEY[1] ; 0.215 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; KEY[1] ; -2.000 ; -335.222             ;
+--------+--------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                                                                                                                ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.353 ; FSM:Control|state.c3_bpz                                                                                                   ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 3.365      ;
; -2.297 ; FSM:Control|state.c3_bpz                                                                                                   ; register_8bit:ALUOut_reg|q[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 3.285      ;
; -2.287 ; FSM:Control|state.c3_bpz                                                                                                   ; register_8bit:ALUOut_reg|q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 3.275      ;
; -2.277 ; FSM:Control|state.c3_bnz                                                                                                   ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 3.289      ;
; -2.266 ; FSM:Control|state.c3_bpz                                                                                                   ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 3.254      ;
; -2.240 ; register_8bit:IR_reg|q[5]                                                                                                  ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.046     ; 3.226      ;
; -2.224 ; FSM:Control|state.c3_bpz                                                                                                   ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 3.212      ;
; -2.221 ; FSM:Control|state.c3_bpz                                                                                                   ; register_8bit:ALUOut_reg|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 3.209      ;
; -2.221 ; FSM:Control|state.c3_bnz                                                                                                   ; register_8bit:ALUOut_reg|q[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 3.209      ;
; -2.217 ; FSM:Control|state.c3_bz                                                                                                    ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 3.229      ;
; -2.211 ; FSM:Control|state.c3_bnz                                                                                                   ; register_8bit:ALUOut_reg|q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 3.199      ;
; -2.198 ; register_8bit:IR_reg|q[3]                                                                                                  ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.046     ; 3.184      ;
; -2.196 ; FSM:Control|state.c3_bpz                                                                                                   ; register_8bit:PC|q[2]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 3.184      ;
; -2.190 ; FSM:Control|state.c3_bnz                                                                                                   ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 3.178      ;
; -2.184 ; FSM:Control|state.c3_bpz                                                                                                   ; register_8bit:ALUOut_reg|q[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 3.172      ;
; -2.184 ; register_8bit:IR_reg|q[5]                                                                                                  ; register_8bit:ALUOut_reg|q[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.070     ; 3.146      ;
; -2.174 ; register_8bit:IR_reg|q[5]                                                                                                  ; register_8bit:ALUOut_reg|q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.070     ; 3.136      ;
; -2.168 ; register_8bit:IR_reg|q[1]                                                                                                  ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.046     ; 3.154      ;
; -2.161 ; FSM:Control|state.c3_bz                                                                                                    ; register_8bit:ALUOut_reg|q[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 3.149      ;
; -2.161 ; register_8bit:IR_reg|q[4]                                                                                                  ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.046     ; 3.147      ;
; -2.159 ; FSM:Control|state.c4_ori                                                                                                   ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 3.191      ;
; -2.151 ; FSM:Control|state.c3_bz                                                                                                    ; register_8bit:ALUOut_reg|q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 3.139      ;
; -2.148 ; FSM:Control|state.c3_bnz                                                                                                   ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 3.136      ;
; -2.145 ; FSM:Control|state.c3_bnz                                                                                                   ; register_8bit:ALUOut_reg|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 3.133      ;
; -2.132 ; FSM:Control|state.c3_bpz                                                                                                   ; register_8bit:ALUOut_reg|q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 3.120      ;
; -2.130 ; FSM:Control|state.c3_bz                                                                                                    ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 3.118      ;
; -2.120 ; FSM:Control|state.c3_bnz                                                                                                   ; register_8bit:PC|q[2]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 3.108      ;
; -2.113 ; register_8bit:IR_reg|q[2]                                                                                                  ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.046     ; 3.099      ;
; -2.111 ; register_8bit:IR_reg|q[5]                                                                                                  ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.070     ; 3.073      ;
; -2.111 ; register_8bit:IR_reg|q[5]                                                                                                  ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.070     ; 3.073      ;
; -2.108 ; register_8bit:IR_reg|q[5]                                                                                                  ; register_8bit:ALUOut_reg|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.070     ; 3.070      ;
; -2.108 ; FSM:Control|state.c3_bnz                                                                                                   ; register_8bit:ALUOut_reg|q[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 3.096      ;
; -2.107 ; register_8bit:IR_reg|q[6]                                                                                                  ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.046     ; 3.093      ;
; -2.103 ; register_8bit:IR_reg|q[3]                                                                                                  ; register_8bit:ALUOut_reg|q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.070     ; 3.065      ;
; -2.096 ; register_8bit:IR_reg|q[4]                                                                                                  ; register_8bit:ALUOut_reg|q[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.070     ; 3.058      ;
; -2.090 ; FSM:Control|state.c3_shift                                                                                                 ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 3.120      ;
; -2.088 ; FSM:Control|state.c3_bz                                                                                                    ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 3.076      ;
; -2.086 ; register_8bit:IR_reg|q[4]                                                                                                  ; register_8bit:ALUOut_reg|q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.070     ; 3.048      ;
; -2.085 ; FSM:Control|state.c3_bz                                                                                                    ; register_8bit:ALUOut_reg|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 3.073      ;
; -2.084 ; FSM:Control|state.c1                                                                                                       ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 3.096      ;
; -2.083 ; register_8bit:IR_reg|q[5]                                                                                                  ; register_8bit:PC|q[2]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.070     ; 3.045      ;
; -2.079 ; FSM:Control|state.c3_bpz                                                                                                   ; register_8bit:PC|q[0]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 3.091      ;
; -2.074 ; register_8bit:IR_reg|q[0]                                                                                                  ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.046     ; 3.060      ;
; -2.061 ; register_8bit:IR_reg|q[3]                                                                                                  ; register_8bit:ALUOut_reg|q[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.070     ; 3.023      ;
; -2.060 ; FSM:Control|state.c3_bz                                                                                                    ; register_8bit:PC|q[2]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 3.048      ;
; -2.059 ; register_8bit:IR_reg|q[6]                                                                                                  ; register_8bit:ALUOut_reg|q[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.070     ; 3.021      ;
; -2.056 ; FSM:Control|state.c3_bnz                                                                                                   ; register_8bit:ALUOut_reg|q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 3.044      ;
; -2.054 ; FSM:Control|state.c4_ori                                                                                                   ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.024     ; 3.062      ;
; -2.053 ; FSM:Control|state.c4_ori                                                                                                   ; register_8bit:ALUOut_reg|q[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.024     ; 3.061      ;
; -2.049 ; register_8bit:IR_reg|q[6]                                                                                                  ; register_8bit:ALUOut_reg|q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.070     ; 3.011      ;
; -2.048 ; FSM:Control|state.c3_bz                                                                                                    ; register_8bit:ALUOut_reg|q[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 3.036      ;
; -2.043 ; FSM:Control|state.c4_ori                                                                                                   ; register_8bit:ALUOut_reg|q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.024     ; 3.051      ;
; -2.043 ; register_8bit:R2|q[0]                                                                                                      ; Z                             ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 3.074      ;
; -2.042 ; FSM:Control|state.c3_shift                                                                                                 ; register_8bit:ALUOut_reg|q[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.026     ; 3.048      ;
; -2.041 ; register_8bit:IR_reg|q[3]                                                                                                  ; register_8bit:PC|q[2]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.070     ; 3.003      ;
; -2.032 ; FSM:Control|state.c3_shift                                                                                                 ; register_8bit:ALUOut_reg|q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.026     ; 3.038      ;
; -2.029 ; register_8bit:IR_reg|q[3]                                                                                                  ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.070     ; 2.991      ;
; -2.028 ; FSM:Control|state.c3_bpz                                                                                                   ; register_8bit:ALUOut_reg|q[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 3.016      ;
; -2.028 ; FSM:Control|state.c4_ori                                                                                                   ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.024     ; 3.036      ;
; -2.025 ; FSM:Control|state.c4_ori                                                                                                   ; register_8bit:ALUOut_reg|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.024     ; 3.033      ;
; -2.025 ; FSM:Control|state.c4_ori                                                                                                   ; register_8bit:ALUOut_reg|q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.024     ; 3.033      ;
; -2.023 ; register_8bit:IR_reg|q[4]                                                                                                  ; register_8bit:PC|q[7]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.070     ; 2.985      ;
; -2.023 ; register_8bit:IR_reg|q[4]                                                                                                  ; register_8bit:ALUOut_reg|q[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.070     ; 2.985      ;
; -2.020 ; register_8bit:IR_reg|q[4]                                                                                                  ; register_8bit:ALUOut_reg|q[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.070     ; 2.982      ;
; -2.019 ; register_8bit:IR_reg|q[5]                                                                                                  ; register_8bit:ALUOut_reg|q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.070     ; 2.981      ;
; -2.004 ; register_8bit:IR_reg|q[4]                                                                                                  ; register_8bit:PC|q[2]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.070     ; 2.966      ;
; -2.003 ; FSM:Control|state.c3_bnz                                                                                                   ; register_8bit:PC|q[0]         ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.020     ; 3.015      ;
; -1.996 ; FSM:Control|state.c3_bz                                                                                                    ; register_8bit:ALUOut_reg|q[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 2.984      ;
; -1.994 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[0]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.464      ;
; -1.994 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:MDR_reg|q[0]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.464      ;
; -1.994 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:MDR_reg|q[0]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.464      ;
; -1.994 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:MDR_reg|q[0]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.464      ;
; -1.994 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:MDR_reg|q[0]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.464      ;
; -1.994 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:MDR_reg|q[0]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.464      ;
; -1.994 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:MDR_reg|q[0]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.464      ;
; -1.994 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:MDR_reg|q[0]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.464      ;
; -1.994 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:MDR_reg|q[0]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.464      ;
; -1.989 ; FSM:Control|state.c1                                                                                                       ; register_8bit:ALUOut_reg|q[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.044     ; 2.977      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[6]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[7]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:MDR_reg|q[6]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:MDR_reg|q[6]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:MDR_reg|q[6]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:MDR_reg|q[6]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:MDR_reg|q[6]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:MDR_reg|q[6]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:MDR_reg|q[6]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:MDR_reg|q[6]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:MDR_reg|q[7]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ; register_8bit:MDR_reg|q[7]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ; register_8bit:MDR_reg|q[7]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ; register_8bit:MDR_reg|q[7]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ; register_8bit:MDR_reg|q[7]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ; register_8bit:MDR_reg|q[7]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ; register_8bit:MDR_reg|q[7]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.987 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ; register_8bit:MDR_reg|q[7]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.457      ;
; -1.985 ; register_8bit:IR_reg|q[1]                                                                                                  ; register_8bit:ALUOut_reg|q[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.070     ; 2.947      ;
; -1.984 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[2]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.454      ;
; -1.984 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ; register_8bit:MDR_reg|q[3]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.454      ;
; -1.984 ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ; register_8bit:MDR_reg|q[2]    ; KEY[1]       ; KEY[1]      ; 0.500        ; -0.062     ; 2.454      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                 ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; FSM:Control|state.c_stop             ; FSM:Control|state.c_stop             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Counter:Clock_Counter|counterOut[0]  ; Counter:Clock_Counter|counterOut[0]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; register_8bit:MDR_reg|q[3]           ; RF:RF_block|k3[3]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; Counter:Clock_Counter|counterOut[15] ; Counter:Clock_Counter|counterOut[15] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.395      ;
; 0.247 ; FSM:Control|state.c3_store           ; FSM:Control|state.c1                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.399      ;
; 0.288 ; register_8bit:MDR_reg|q[0]           ; RF:RF_block|k3[0]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.440      ;
; 0.289 ; RF:RF_block|k2[7]                    ; register_8bit:R1|q[7]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.441      ;
; 0.295 ; register_8bit:MDR_reg|q[2]           ; RF:RF_block|k3[2]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.447      ;
; 0.295 ; register_8bit:MDR_reg|q[4]           ; RF:RF_block|k3[4]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.447      ;
; 0.347 ; FSM:Control|state.c1                 ; FSM:Control|state.c2                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.499      ;
; 0.347 ; FSM:Control|state.c3_shift           ; FSM:Control|state.c4_asnsh           ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.498      ;
; 0.359 ; Counter:Clock_Counter|counterOut[2]  ; Counter:Clock_Counter|counterOut[2]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Counter:Clock_Counter|counterOut[3]  ; Counter:Clock_Counter|counterOut[3]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Counter:Clock_Counter|counterOut[10] ; Counter:Clock_Counter|counterOut[10] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Counter:Clock_Counter|counterOut[12] ; Counter:Clock_Counter|counterOut[12] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Counter:Clock_Counter|counterOut[5]  ; Counter:Clock_Counter|counterOut[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Counter:Clock_Counter|counterOut[8]  ; Counter:Clock_Counter|counterOut[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Counter:Clock_Counter|counterOut[14] ; Counter:Clock_Counter|counterOut[14] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.513      ;
; 0.364 ; register_8bit:MDR_reg|q[1]           ; RF:RF_block|k3[1]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; Counter:Clock_Counter|counterOut[0]  ; Counter:Clock_Counter|counterOut[1]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.517      ;
; 0.371 ; Counter:Clock_Counter|counterOut[4]  ; Counter:Clock_Counter|counterOut[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Counter:Clock_Counter|counterOut[9]  ; Counter:Clock_Counter|counterOut[9]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Counter:Clock_Counter|counterOut[11] ; Counter:Clock_Counter|counterOut[11] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Counter:Clock_Counter|counterOut[6]  ; Counter:Clock_Counter|counterOut[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Counter:Clock_Counter|counterOut[7]  ; Counter:Clock_Counter|counterOut[7]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Counter:Clock_Counter|counterOut[13] ; Counter:Clock_Counter|counterOut[13] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.524      ;
; 0.376 ; RF:RF_block|k2[0]                    ; register_8bit:R1|q[0]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.528      ;
; 0.390 ; FSM:Control|state.c3_asn             ; FSM:Control|state.c4_asnsh           ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.541      ;
; 0.404 ; FSM:Control|state.c2                 ; FSM:Control|state.c_stop             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.556      ;
; 0.406 ; FSM:Control|state.c2                 ; FSM:Control|state.c3_store           ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.558      ;
; 0.408 ; FSM:Control|state.c2                 ; FSM:Control|state.c3_load            ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.560      ;
; 0.413 ; FSM:Control|state.c2                 ; FSM:Control|state.c3_bpz             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.565      ;
; 0.414 ; FSM:Control|state.c2                 ; FSM:Control|state.c3_bnz             ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.566      ;
; 0.414 ; FSM:Control|state.c2                 ; FSM:Control|state.c3_bz              ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.566      ;
; 0.431 ; FSM:Control|state.c_stop             ; Counter:Clock_Counter|counterOut[0]  ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.582      ;
; 0.440 ; RF:RF_block|k3[5]                    ; register_8bit:R2|q[5]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.593      ;
; 0.446 ; RF:RF_block|k2[7]                    ; register_8bit:R2|q[7]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.598      ;
; 0.446 ; Counter:Clock_Counter|counterOut[1]  ; Counter:Clock_Counter|counterOut[1]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.598      ;
; 0.448 ; RF:RF_block|k3[3]                    ; register_8bit:R2|q[3]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.601      ;
; 0.466 ; RF:RF_block|k2[6]                    ; register_8bit:R1|q[6]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.618      ;
; 0.480 ; RF:RF_block|k3[4]                    ; register_8bit:R2|q[4]                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.631      ;
; 0.481 ; RF:RF_block|k3[7]                    ; register_8bit:R2|q[7]                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.019     ; 0.614      ;
; 0.494 ; RF:RF_block|k3[6]                    ; register_8bit:R2|q[6]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.647      ;
; 0.495 ; RF:RF_block|k3[2]                    ; register_8bit:R2|q[2]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.648      ;
; 0.496 ; register_8bit:MDR_reg|q[6]           ; RF:RF_block|k0[6]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.003     ; 0.645      ;
; 0.497 ; Counter:Clock_Counter|counterOut[2]  ; Counter:Clock_Counter|counterOut[3]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; Counter:Clock_Counter|counterOut[3]  ; Counter:Clock_Counter|counterOut[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Counter:Clock_Counter|counterOut[10] ; Counter:Clock_Counter|counterOut[11] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Counter:Clock_Counter|counterOut[12] ; Counter:Clock_Counter|counterOut[13] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; Counter:Clock_Counter|counterOut[14] ; Counter:Clock_Counter|counterOut[15] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Counter:Clock_Counter|counterOut[5]  ; Counter:Clock_Counter|counterOut[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; Counter:Clock_Counter|counterOut[0]  ; Counter:Clock_Counter|counterOut[2]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.652      ;
; 0.502 ; RF:RF_block|k2[4]                    ; register_8bit:R1|q[4]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.654      ;
; 0.508 ; register_8bit:MDR_reg|q[7]           ; RF:RF_block|k0[7]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.003     ; 0.657      ;
; 0.511 ; Counter:Clock_Counter|counterOut[9]  ; Counter:Clock_Counter|counterOut[10] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Counter:Clock_Counter|counterOut[11] ; Counter:Clock_Counter|counterOut[12] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; Counter:Clock_Counter|counterOut[4]  ; Counter:Clock_Counter|counterOut[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; Counter:Clock_Counter|counterOut[7]  ; Counter:Clock_Counter|counterOut[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Counter:Clock_Counter|counterOut[13] ; Counter:Clock_Counter|counterOut[14] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; Counter:Clock_Counter|counterOut[6]  ; Counter:Clock_Counter|counterOut[7]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.664      ;
; 0.527 ; FSM:Control|state.c2                 ; FSM:Control|state.reset_s            ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.018     ; 0.661      ;
; 0.532 ; Counter:Clock_Counter|counterOut[2]  ; Counter:Clock_Counter|counterOut[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; Counter:Clock_Counter|counterOut[10] ; Counter:Clock_Counter|counterOut[12] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Counter:Clock_Counter|counterOut[3]  ; Counter:Clock_Counter|counterOut[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; Counter:Clock_Counter|counterOut[12] ; Counter:Clock_Counter|counterOut[14] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; Counter:Clock_Counter|counterOut[5]  ; Counter:Clock_Counter|counterOut[7]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; FSM:Control|state.c3_bpz             ; FSM:Control|state.c1                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; Counter:Clock_Counter|counterOut[0]  ; Counter:Clock_Counter|counterOut[3]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.687      ;
; 0.540 ; RF:RF_block|k3[0]                    ; register_8bit:R2|q[0]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.693      ;
; 0.546 ; Counter:Clock_Counter|counterOut[9]  ; Counter:Clock_Counter|counterOut[11] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Counter:Clock_Counter|counterOut[11] ; Counter:Clock_Counter|counterOut[13] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; Counter:Clock_Counter|counterOut[4]  ; Counter:Clock_Counter|counterOut[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; Counter:Clock_Counter|counterOut[13] ; Counter:Clock_Counter|counterOut[15] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; Counter:Clock_Counter|counterOut[6]  ; Counter:Clock_Counter|counterOut[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.699      ;
; 0.552 ; RF:RF_block|k2[5]                    ; register_8bit:R1|q[5]                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.002     ; 0.702      ;
; 0.553 ; FSM:Control|state.c2                 ; FSM:Control|state.c3_asn             ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.018     ; 0.687      ;
; 0.554 ; Counter:Clock_Counter|counterOut[8]  ; Counter:Clock_Counter|counterOut[9]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; RF:RF_block|k3[0]                    ; register_8bit:R1|q[0]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.707      ;
; 0.554 ; RF:RF_block|k2[5]                    ; register_8bit:R2|q[5]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.706      ;
; 0.560 ; RF:RF_block|k3[2]                    ; register_8bit:R1|q[2]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.713      ;
; 0.560 ; register_8bit:MDR_reg|q[5]           ; RF:RF_block|k0[5]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.003     ; 0.709      ;
; 0.563 ; RF:RF_block|k3[6]                    ; register_8bit:R1|q[6]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.716      ;
; 0.563 ; RF:RF_block|k3[4]                    ; register_8bit:R1|q[4]                ; KEY[1]       ; KEY[1]      ; 0.000        ; -0.001     ; 0.714      ;
; 0.567 ; Counter:Clock_Counter|counterOut[2]  ; Counter:Clock_Counter|counterOut[5]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; Counter:Clock_Counter|counterOut[10] ; Counter:Clock_Counter|counterOut[13] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; Counter:Clock_Counter|counterOut[3]  ; Counter:Clock_Counter|counterOut[6]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; Counter:Clock_Counter|counterOut[12] ; Counter:Clock_Counter|counterOut[15] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; Counter:Clock_Counter|counterOut[5]  ; Counter:Clock_Counter|counterOut[8]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; Counter:Clock_Counter|counterOut[0]  ; Counter:Clock_Counter|counterOut[4]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.722      ;
; 0.577 ; register_8bit:ALUOut_reg|q[2]        ; RF:RF_block|k3[2]                    ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.001      ; 0.730      ;
; 0.581 ; Counter:Clock_Counter|counterOut[9]  ; Counter:Clock_Counter|counterOut[12] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Counter:Clock_Counter|counterOut[11] ; Counter:Clock_Counter|counterOut[14] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; Counter:Clock_Counter|counterOut[4]  ; Counter:Clock_Counter|counterOut[7]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.733      ;
; 0.583 ; RF:RF_block|k1[6]                    ; register_8bit:R1|q[6]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 0.739      ;
; 0.583 ; RF:RF_block|k1[6]                    ; register_8bit:R2|q[6]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.004      ; 0.739      ;
; 0.583 ; FSM:Control|state.c3_bz              ; FSM:Control|state.c1                 ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.735      ;
; 0.586 ; Counter:Clock_Counter|counterOut[1]  ; Counter:Clock_Counter|counterOut[2]  ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.738      ;
; 0.589 ; Counter:Clock_Counter|counterOut[8]  ; Counter:Clock_Counter|counterOut[10] ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.741      ;
; 0.591 ; FSM:Control|state.c5_ori             ; register_8bit:R1|q[1]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.743      ;
; 0.592 ; RF:RF_block|k2[2]                    ; register_8bit:R1|q[2]                ; KEY[1]       ; KEY[1]      ; 0.000        ; 0.000      ; 0.744      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DualMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; register_8bit:IR_reg|q[0]                                                                                                  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; register_8bit:IR_reg|q[0]                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; KEY[1]     ; 5.483 ; 5.483 ; Rise       ; KEY[1]          ;
;  HEX0[0]  ; KEY[1]     ; 5.170 ; 5.170 ; Rise       ; KEY[1]          ;
;  HEX0[1]  ; KEY[1]     ; 5.454 ; 5.454 ; Rise       ; KEY[1]          ;
;  HEX0[2]  ; KEY[1]     ; 5.429 ; 5.429 ; Rise       ; KEY[1]          ;
;  HEX0[3]  ; KEY[1]     ; 5.415 ; 5.415 ; Rise       ; KEY[1]          ;
;  HEX0[4]  ; KEY[1]     ; 5.419 ; 5.419 ; Rise       ; KEY[1]          ;
;  HEX0[5]  ; KEY[1]     ; 5.464 ; 5.464 ; Rise       ; KEY[1]          ;
;  HEX0[6]  ; KEY[1]     ; 5.483 ; 5.483 ; Rise       ; KEY[1]          ;
; HEX1[*]   ; KEY[1]     ; 6.695 ; 6.695 ; Rise       ; KEY[1]          ;
;  HEX1[0]  ; KEY[1]     ; 6.042 ; 6.042 ; Rise       ; KEY[1]          ;
;  HEX1[1]  ; KEY[1]     ; 6.475 ; 6.475 ; Rise       ; KEY[1]          ;
;  HEX1[2]  ; KEY[1]     ; 6.695 ; 6.695 ; Rise       ; KEY[1]          ;
;  HEX1[3]  ; KEY[1]     ; 6.184 ; 6.184 ; Rise       ; KEY[1]          ;
;  HEX1[4]  ; KEY[1]     ; 6.481 ; 6.481 ; Rise       ; KEY[1]          ;
;  HEX1[5]  ; KEY[1]     ; 6.330 ; 6.330 ; Rise       ; KEY[1]          ;
;  HEX1[6]  ; KEY[1]     ; 6.016 ; 6.016 ; Rise       ; KEY[1]          ;
; HEX2[*]   ; KEY[1]     ; 6.318 ; 6.318 ; Rise       ; KEY[1]          ;
;  HEX2[0]  ; KEY[1]     ; 5.406 ; 5.406 ; Rise       ; KEY[1]          ;
;  HEX2[1]  ; KEY[1]     ; 5.629 ; 5.629 ; Rise       ; KEY[1]          ;
;  HEX2[2]  ; KEY[1]     ; 5.853 ; 5.853 ; Rise       ; KEY[1]          ;
;  HEX2[3]  ; KEY[1]     ; 6.099 ; 6.099 ; Rise       ; KEY[1]          ;
;  HEX2[4]  ; KEY[1]     ; 6.155 ; 6.155 ; Rise       ; KEY[1]          ;
;  HEX2[5]  ; KEY[1]     ; 6.037 ; 6.037 ; Rise       ; KEY[1]          ;
;  HEX2[6]  ; KEY[1]     ; 6.318 ; 6.318 ; Rise       ; KEY[1]          ;
; HEX3[*]   ; KEY[1]     ; 5.964 ; 5.964 ; Rise       ; KEY[1]          ;
;  HEX3[0]  ; KEY[1]     ; 5.950 ; 5.950 ; Rise       ; KEY[1]          ;
;  HEX3[1]  ; KEY[1]     ; 5.942 ; 5.942 ; Rise       ; KEY[1]          ;
;  HEX3[2]  ; KEY[1]     ; 5.958 ; 5.958 ; Rise       ; KEY[1]          ;
;  HEX3[3]  ; KEY[1]     ; 5.934 ; 5.934 ; Rise       ; KEY[1]          ;
;  HEX3[4]  ; KEY[1]     ; 5.964 ; 5.964 ; Rise       ; KEY[1]          ;
;  HEX3[5]  ; KEY[1]     ; 5.905 ; 5.905 ; Rise       ; KEY[1]          ;
;  HEX3[6]  ; KEY[1]     ; 5.929 ; 5.929 ; Rise       ; KEY[1]          ;
; HEX4[*]   ; KEY[1]     ; 5.386 ; 5.386 ; Rise       ; KEY[1]          ;
;  HEX4[0]  ; KEY[1]     ; 4.926 ; 4.926 ; Rise       ; KEY[1]          ;
;  HEX4[1]  ; KEY[1]     ; 5.386 ; 5.386 ; Rise       ; KEY[1]          ;
;  HEX4[2]  ; KEY[1]     ; 5.023 ; 5.023 ; Rise       ; KEY[1]          ;
;  HEX4[3]  ; KEY[1]     ; 5.040 ; 5.040 ; Rise       ; KEY[1]          ;
;  HEX4[4]  ; KEY[1]     ; 4.931 ; 4.931 ; Rise       ; KEY[1]          ;
;  HEX4[5]  ; KEY[1]     ; 4.716 ; 4.716 ; Rise       ; KEY[1]          ;
;  HEX4[6]  ; KEY[1]     ; 4.778 ; 4.778 ; Rise       ; KEY[1]          ;
; HEX5[*]   ; KEY[1]     ; 4.928 ; 4.928 ; Rise       ; KEY[1]          ;
;  HEX5[0]  ; KEY[1]     ; 4.542 ; 4.542 ; Rise       ; KEY[1]          ;
;  HEX5[1]  ; KEY[1]     ; 4.515 ; 4.515 ; Rise       ; KEY[1]          ;
;  HEX5[2]  ; KEY[1]     ; 4.290 ; 4.290 ; Rise       ; KEY[1]          ;
;  HEX5[3]  ; KEY[1]     ; 4.721 ; 4.721 ; Rise       ; KEY[1]          ;
;  HEX5[4]  ; KEY[1]     ; 4.555 ; 4.555 ; Rise       ; KEY[1]          ;
;  HEX5[5]  ; KEY[1]     ; 4.559 ; 4.559 ; Rise       ; KEY[1]          ;
;  HEX5[6]  ; KEY[1]     ; 4.928 ; 4.928 ; Rise       ; KEY[1]          ;
; HEX6[*]   ; KEY[1]     ; 4.623 ; 4.623 ; Rise       ; KEY[1]          ;
;  HEX6[0]  ; KEY[1]     ; 4.422 ; 4.422 ; Rise       ; KEY[1]          ;
;  HEX6[1]  ; KEY[1]     ; 4.623 ; 4.623 ; Rise       ; KEY[1]          ;
;  HEX6[2]  ; KEY[1]     ; 4.496 ; 4.496 ; Rise       ; KEY[1]          ;
;  HEX6[3]  ; KEY[1]     ; 4.583 ; 4.583 ; Rise       ; KEY[1]          ;
;  HEX6[4]  ; KEY[1]     ; 4.300 ; 4.300 ; Rise       ; KEY[1]          ;
;  HEX6[5]  ; KEY[1]     ; 4.363 ; 4.363 ; Rise       ; KEY[1]          ;
;  HEX6[6]  ; KEY[1]     ; 4.561 ; 4.561 ; Rise       ; KEY[1]          ;
; HEX7[*]   ; KEY[1]     ; 5.273 ; 5.273 ; Rise       ; KEY[1]          ;
;  HEX7[0]  ; KEY[1]     ; 4.704 ; 4.704 ; Rise       ; KEY[1]          ;
;  HEX7[1]  ; KEY[1]     ; 5.273 ; 5.273 ; Rise       ; KEY[1]          ;
;  HEX7[2]  ; KEY[1]     ; 4.663 ; 4.663 ; Rise       ; KEY[1]          ;
;  HEX7[3]  ; KEY[1]     ; 4.793 ; 4.793 ; Rise       ; KEY[1]          ;
;  HEX7[4]  ; KEY[1]     ; 4.737 ; 4.737 ; Rise       ; KEY[1]          ;
;  HEX7[5]  ; KEY[1]     ; 4.652 ; 4.652 ; Rise       ; KEY[1]          ;
;  HEX7[6]  ; KEY[1]     ; 4.860 ; 4.860 ; Rise       ; KEY[1]          ;
; LEDG[*]   ; KEY[1]     ; 5.210 ; 5.210 ; Rise       ; KEY[1]          ;
;  LEDG[0]  ; KEY[1]     ; 5.067 ; 5.067 ; Rise       ; KEY[1]          ;
;  LEDG[1]  ; KEY[1]     ; 4.960 ; 4.960 ; Rise       ; KEY[1]          ;
;  LEDG[7]  ; KEY[1]     ; 5.210 ; 5.210 ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 6.686 ; 6.686 ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 4.743 ; 4.743 ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 5.549 ; 5.549 ; Rise       ; KEY[1]          ;
;  LEDR[2]  ; KEY[1]     ; 5.486 ; 5.486 ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 6.686 ; 6.686 ; Rise       ; KEY[1]          ;
;  LEDR[4]  ; KEY[1]     ; 5.580 ; 5.580 ; Rise       ; KEY[1]          ;
;  LEDR[5]  ; KEY[1]     ; 5.414 ; 5.414 ; Rise       ; KEY[1]          ;
;  LEDR[6]  ; KEY[1]     ; 4.903 ; 4.903 ; Rise       ; KEY[1]          ;
;  LEDR[7]  ; KEY[1]     ; 4.915 ; 4.915 ; Rise       ; KEY[1]          ;
;  LEDR[8]  ; KEY[1]     ; 4.665 ; 4.665 ; Rise       ; KEY[1]          ;
;  LEDR[9]  ; KEY[1]     ; 4.998 ; 4.998 ; Rise       ; KEY[1]          ;
;  LEDR[10] ; KEY[1]     ; 4.939 ; 4.939 ; Rise       ; KEY[1]          ;
;  LEDR[11] ; KEY[1]     ; 4.428 ; 4.428 ; Rise       ; KEY[1]          ;
;  LEDR[12] ; KEY[1]     ; 4.678 ; 4.678 ; Rise       ; KEY[1]          ;
;  LEDR[13] ; KEY[1]     ; 4.449 ; 4.449 ; Rise       ; KEY[1]          ;
;  LEDR[14] ; KEY[1]     ; 4.207 ; 4.207 ; Rise       ; KEY[1]          ;
;  LEDR[15] ; KEY[1]     ; 4.449 ; 4.449 ; Rise       ; KEY[1]          ;
;  LEDR[16] ; KEY[1]     ; 4.268 ; 4.268 ; Rise       ; KEY[1]          ;
;  LEDR[17] ; KEY[1]     ; 4.929 ; 4.929 ; Rise       ; KEY[1]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; KEY[1]     ; 4.616 ; 4.616 ; Rise       ; KEY[1]          ;
;  HEX0[0]  ; KEY[1]     ; 4.616 ; 4.616 ; Rise       ; KEY[1]          ;
;  HEX0[1]  ; KEY[1]     ; 4.905 ; 4.905 ; Rise       ; KEY[1]          ;
;  HEX0[2]  ; KEY[1]     ; 4.870 ; 4.870 ; Rise       ; KEY[1]          ;
;  HEX0[3]  ; KEY[1]     ; 4.869 ; 4.869 ; Rise       ; KEY[1]          ;
;  HEX0[4]  ; KEY[1]     ; 4.871 ; 4.871 ; Rise       ; KEY[1]          ;
;  HEX0[5]  ; KEY[1]     ; 4.915 ; 4.915 ; Rise       ; KEY[1]          ;
;  HEX0[6]  ; KEY[1]     ; 4.932 ; 4.932 ; Rise       ; KEY[1]          ;
; HEX1[*]   ; KEY[1]     ; 5.130 ; 5.130 ; Rise       ; KEY[1]          ;
;  HEX1[0]  ; KEY[1]     ; 5.157 ; 5.157 ; Rise       ; KEY[1]          ;
;  HEX1[1]  ; KEY[1]     ; 5.588 ; 5.588 ; Rise       ; KEY[1]          ;
;  HEX1[2]  ; KEY[1]     ; 5.811 ; 5.811 ; Rise       ; KEY[1]          ;
;  HEX1[3]  ; KEY[1]     ; 5.297 ; 5.297 ; Rise       ; KEY[1]          ;
;  HEX1[4]  ; KEY[1]     ; 5.594 ; 5.594 ; Rise       ; KEY[1]          ;
;  HEX1[5]  ; KEY[1]     ; 5.444 ; 5.444 ; Rise       ; KEY[1]          ;
;  HEX1[6]  ; KEY[1]     ; 5.130 ; 5.130 ; Rise       ; KEY[1]          ;
; HEX2[*]   ; KEY[1]     ; 4.723 ; 4.723 ; Rise       ; KEY[1]          ;
;  HEX2[0]  ; KEY[1]     ; 4.723 ; 4.723 ; Rise       ; KEY[1]          ;
;  HEX2[1]  ; KEY[1]     ; 4.952 ; 4.952 ; Rise       ; KEY[1]          ;
;  HEX2[2]  ; KEY[1]     ; 5.170 ; 5.170 ; Rise       ; KEY[1]          ;
;  HEX2[3]  ; KEY[1]     ; 5.423 ; 5.423 ; Rise       ; KEY[1]          ;
;  HEX2[4]  ; KEY[1]     ; 5.478 ; 5.478 ; Rise       ; KEY[1]          ;
;  HEX2[5]  ; KEY[1]     ; 5.354 ; 5.354 ; Rise       ; KEY[1]          ;
;  HEX2[6]  ; KEY[1]     ; 5.635 ; 5.635 ; Rise       ; KEY[1]          ;
; HEX3[*]   ; KEY[1]     ; 4.941 ; 4.941 ; Rise       ; KEY[1]          ;
;  HEX3[0]  ; KEY[1]     ; 4.986 ; 4.986 ; Rise       ; KEY[1]          ;
;  HEX3[1]  ; KEY[1]     ; 4.986 ; 4.986 ; Rise       ; KEY[1]          ;
;  HEX3[2]  ; KEY[1]     ; 5.000 ; 5.000 ; Rise       ; KEY[1]          ;
;  HEX3[3]  ; KEY[1]     ; 4.980 ; 4.980 ; Rise       ; KEY[1]          ;
;  HEX3[4]  ; KEY[1]     ; 5.000 ; 5.000 ; Rise       ; KEY[1]          ;
;  HEX3[5]  ; KEY[1]     ; 4.941 ; 4.941 ; Rise       ; KEY[1]          ;
;  HEX3[6]  ; KEY[1]     ; 4.971 ; 4.971 ; Rise       ; KEY[1]          ;
; HEX4[*]   ; KEY[1]     ; 4.195 ; 4.195 ; Rise       ; KEY[1]          ;
;  HEX4[0]  ; KEY[1]     ; 4.388 ; 4.388 ; Rise       ; KEY[1]          ;
;  HEX4[1]  ; KEY[1]     ; 4.861 ; 4.861 ; Rise       ; KEY[1]          ;
;  HEX4[2]  ; KEY[1]     ; 4.492 ; 4.492 ; Rise       ; KEY[1]          ;
;  HEX4[3]  ; KEY[1]     ; 4.513 ; 4.513 ; Rise       ; KEY[1]          ;
;  HEX4[4]  ; KEY[1]     ; 4.411 ; 4.411 ; Rise       ; KEY[1]          ;
;  HEX4[5]  ; KEY[1]     ; 4.441 ; 4.441 ; Rise       ; KEY[1]          ;
;  HEX4[6]  ; KEY[1]     ; 4.195 ; 4.195 ; Rise       ; KEY[1]          ;
; HEX5[*]   ; KEY[1]     ; 4.158 ; 4.158 ; Rise       ; KEY[1]          ;
;  HEX5[0]  ; KEY[1]     ; 4.410 ; 4.410 ; Rise       ; KEY[1]          ;
;  HEX5[1]  ; KEY[1]     ; 4.383 ; 4.383 ; Rise       ; KEY[1]          ;
;  HEX5[2]  ; KEY[1]     ; 4.158 ; 4.158 ; Rise       ; KEY[1]          ;
;  HEX5[3]  ; KEY[1]     ; 4.589 ; 4.589 ; Rise       ; KEY[1]          ;
;  HEX5[4]  ; KEY[1]     ; 4.426 ; 4.426 ; Rise       ; KEY[1]          ;
;  HEX5[5]  ; KEY[1]     ; 4.376 ; 4.376 ; Rise       ; KEY[1]          ;
;  HEX5[6]  ; KEY[1]     ; 4.741 ; 4.741 ; Rise       ; KEY[1]          ;
; HEX6[*]   ; KEY[1]     ; 4.153 ; 4.153 ; Rise       ; KEY[1]          ;
;  HEX6[0]  ; KEY[1]     ; 4.293 ; 4.293 ; Rise       ; KEY[1]          ;
;  HEX6[1]  ; KEY[1]     ; 4.499 ; 4.499 ; Rise       ; KEY[1]          ;
;  HEX6[2]  ; KEY[1]     ; 4.367 ; 4.367 ; Rise       ; KEY[1]          ;
;  HEX6[3]  ; KEY[1]     ; 4.427 ; 4.427 ; Rise       ; KEY[1]          ;
;  HEX6[4]  ; KEY[1]     ; 4.153 ; 4.153 ; Rise       ; KEY[1]          ;
;  HEX6[5]  ; KEY[1]     ; 4.207 ; 4.207 ; Rise       ; KEY[1]          ;
;  HEX6[6]  ; KEY[1]     ; 4.408 ; 4.408 ; Rise       ; KEY[1]          ;
; HEX7[*]   ; KEY[1]     ; 4.356 ; 4.356 ; Rise       ; KEY[1]          ;
;  HEX7[0]  ; KEY[1]     ; 4.387 ; 4.387 ; Rise       ; KEY[1]          ;
;  HEX7[1]  ; KEY[1]     ; 4.966 ; 4.966 ; Rise       ; KEY[1]          ;
;  HEX7[2]  ; KEY[1]     ; 4.356 ; 4.356 ; Rise       ; KEY[1]          ;
;  HEX7[3]  ; KEY[1]     ; 4.613 ; 4.613 ; Rise       ; KEY[1]          ;
;  HEX7[4]  ; KEY[1]     ; 4.550 ; 4.550 ; Rise       ; KEY[1]          ;
;  HEX7[5]  ; KEY[1]     ; 4.472 ; 4.472 ; Rise       ; KEY[1]          ;
;  HEX7[6]  ; KEY[1]     ; 4.681 ; 4.681 ; Rise       ; KEY[1]          ;
; LEDG[*]   ; KEY[1]     ; 4.960 ; 4.960 ; Rise       ; KEY[1]          ;
;  LEDG[0]  ; KEY[1]     ; 5.067 ; 5.067 ; Rise       ; KEY[1]          ;
;  LEDG[1]  ; KEY[1]     ; 4.960 ; 4.960 ; Rise       ; KEY[1]          ;
;  LEDG[7]  ; KEY[1]     ; 5.046 ; 5.046 ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 4.207 ; 4.207 ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 4.743 ; 4.743 ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 5.375 ; 5.375 ; Rise       ; KEY[1]          ;
;  LEDR[2]  ; KEY[1]     ; 5.139 ; 5.139 ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 5.977 ; 5.977 ; Rise       ; KEY[1]          ;
;  LEDR[4]  ; KEY[1]     ; 5.200 ; 5.200 ; Rise       ; KEY[1]          ;
;  LEDR[5]  ; KEY[1]     ; 5.414 ; 5.414 ; Rise       ; KEY[1]          ;
;  LEDR[6]  ; KEY[1]     ; 4.865 ; 4.865 ; Rise       ; KEY[1]          ;
;  LEDR[7]  ; KEY[1]     ; 4.671 ; 4.671 ; Rise       ; KEY[1]          ;
;  LEDR[8]  ; KEY[1]     ; 4.665 ; 4.665 ; Rise       ; KEY[1]          ;
;  LEDR[9]  ; KEY[1]     ; 4.834 ; 4.834 ; Rise       ; KEY[1]          ;
;  LEDR[10] ; KEY[1]     ; 4.694 ; 4.694 ; Rise       ; KEY[1]          ;
;  LEDR[11] ; KEY[1]     ; 4.428 ; 4.428 ; Rise       ; KEY[1]          ;
;  LEDR[12] ; KEY[1]     ; 4.634 ; 4.634 ; Rise       ; KEY[1]          ;
;  LEDR[13] ; KEY[1]     ; 4.449 ; 4.449 ; Rise       ; KEY[1]          ;
;  LEDR[14] ; KEY[1]     ; 4.207 ; 4.207 ; Rise       ; KEY[1]          ;
;  LEDR[15] ; KEY[1]     ; 4.371 ; 4.371 ; Rise       ; KEY[1]          ;
;  LEDR[16] ; KEY[1]     ; 4.268 ; 4.268 ; Rise       ; KEY[1]          ;
;  LEDR[17] ; KEY[1]     ; 4.558 ; 4.558 ; Rise       ; KEY[1]          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[1]      ; HEX0[0]     ; 4.172 ; 4.172 ; 4.172 ; 4.172 ;
; SW[1]      ; HEX0[1]     ; 4.456 ; 4.456 ; 4.456 ; 4.456 ;
; SW[1]      ; HEX0[2]     ; 4.431 ; 4.431 ; 4.431 ; 4.431 ;
; SW[1]      ; HEX0[3]     ; 4.417 ; 4.417 ; 4.417 ; 4.417 ;
; SW[1]      ; HEX0[4]     ; 4.421 ; 4.421 ; 4.421 ; 4.421 ;
; SW[1]      ; HEX0[5]     ; 4.466 ; 4.466 ; 4.466 ; 4.466 ;
; SW[1]      ; HEX0[6]     ; 4.485 ; 4.485 ; 4.485 ; 4.485 ;
; SW[1]      ; HEX1[0]     ; 5.006 ; 5.006 ; 5.006 ; 5.006 ;
; SW[1]      ; HEX1[1]     ; 5.445 ; 5.445 ; 5.445 ; 5.445 ;
; SW[1]      ; HEX1[2]     ; 5.665 ; 5.665 ; 5.665 ; 5.665 ;
; SW[1]      ; HEX1[3]     ; 5.156 ; 5.156 ; 5.156 ; 5.156 ;
; SW[1]      ; HEX1[4]     ; 5.453 ; 5.453 ; 5.453 ; 5.453 ;
; SW[1]      ; HEX1[5]     ; 5.297 ; 5.297 ; 5.297 ; 5.297 ;
; SW[1]      ; HEX1[6]     ; 4.990 ; 4.990 ; 4.990 ; 4.990 ;
; SW[1]      ; HEX2[0]     ; 4.358 ; 4.358 ; 4.358 ; 4.358 ;
; SW[1]      ; HEX2[1]     ; 4.581 ; 4.581 ; 4.581 ; 4.581 ;
; SW[1]      ; HEX2[2]     ; 4.805 ; 4.805 ; 4.805 ; 4.805 ;
; SW[1]      ; HEX2[3]     ; 5.051 ; 5.051 ; 5.051 ; 5.051 ;
; SW[1]      ; HEX2[4]     ; 5.107 ; 5.107 ; 5.107 ; 5.107 ;
; SW[1]      ; HEX2[5]     ; 4.989 ; 4.989 ; 4.989 ; 4.989 ;
; SW[1]      ; HEX2[6]     ; 5.270 ; 5.270 ; 5.270 ; 5.270 ;
; SW[1]      ; HEX3[0]     ; 4.876 ; 4.876 ; 4.876 ; 4.876 ;
; SW[1]      ; HEX3[1]     ; 4.868 ; 4.868 ; 4.868 ; 4.868 ;
; SW[1]      ; HEX3[2]     ; 4.884 ; 4.884 ; 4.884 ; 4.884 ;
; SW[1]      ; HEX3[3]     ; 4.860 ; 4.860 ; 4.860 ; 4.860 ;
; SW[1]      ; HEX3[4]     ; 4.890 ; 4.890 ; 4.890 ; 4.890 ;
; SW[1]      ; HEX3[5]     ; 4.831 ; 4.831 ; 4.831 ; 4.831 ;
; SW[1]      ; HEX3[6]     ; 4.855 ; 4.855 ; 4.855 ; 4.855 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[1]      ; HEX0[0]     ; 3.915 ; 3.915 ; 3.915 ; 3.915 ;
; SW[1]      ; HEX0[1]     ; 4.201 ; 4.201 ; 4.201 ; 4.201 ;
; SW[1]      ; HEX0[2]     ; 4.171 ; 4.171 ; 4.171 ; 4.171 ;
; SW[1]      ; HEX0[3]     ; 4.164 ; 4.164 ; 4.164 ; 4.164 ;
; SW[1]      ; HEX0[4]     ; 4.167 ; 4.167 ; 4.167 ; 4.167 ;
; SW[1]      ; HEX0[5]     ; 4.227 ; 4.227 ; 4.227 ; 4.227 ;
; SW[1]      ; HEX0[6]     ; 4.248 ; 4.248 ; 4.248 ; 4.248 ;
; SW[1]      ; HEX1[0]     ; 4.687 ; 4.687 ; 4.687 ; 4.687 ;
; SW[1]      ; HEX1[1]     ; 5.118 ; 5.118 ; 5.118 ; 5.118 ;
; SW[1]      ; HEX1[2]     ; 5.341 ; 5.341 ; 5.341 ; 5.341 ;
; SW[1]      ; HEX1[3]     ; 4.827 ; 4.827 ; 4.827 ; 4.827 ;
; SW[1]      ; HEX1[4]     ; 5.124 ; 5.124 ; 5.124 ; 5.124 ;
; SW[1]      ; HEX1[5]     ; 4.974 ; 4.974 ; 4.974 ; 4.974 ;
; SW[1]      ; HEX1[6]     ; 4.660 ; 4.660 ; 4.660 ; 4.660 ;
; SW[1]      ; HEX2[0]     ; 4.225 ; 4.225 ; 4.225 ; 4.225 ;
; SW[1]      ; HEX2[1]     ; 4.454 ; 4.454 ; 4.454 ; 4.454 ;
; SW[1]      ; HEX2[2]     ; 4.672 ; 4.672 ; 4.672 ; 4.672 ;
; SW[1]      ; HEX2[3]     ; 4.925 ; 4.925 ; 4.925 ; 4.925 ;
; SW[1]      ; HEX2[4]     ; 4.980 ; 4.980 ; 4.980 ; 4.980 ;
; SW[1]      ; HEX2[5]     ; 4.856 ; 4.856 ; 4.856 ; 4.856 ;
; SW[1]      ; HEX2[6]     ; 5.137 ; 5.137 ; 5.137 ; 5.137 ;
; SW[1]      ; HEX3[0]     ; 4.346 ; 4.346 ; 4.346 ; 4.346 ;
; SW[1]      ; HEX3[1]     ; 4.346 ; 4.346 ; 4.346 ; 4.346 ;
; SW[1]      ; HEX3[2]     ; 4.373 ; 4.373 ; 4.373 ; 4.373 ;
; SW[1]      ; HEX3[3]     ; 4.348 ; 4.348 ; 4.348 ; 4.348 ;
; SW[1]      ; HEX3[4]     ; 4.374 ; 4.374 ; 4.374 ; 4.374 ;
; SW[1]      ; HEX3[5]     ; 4.308 ; 4.308 ; 4.308 ; 4.308 ;
; SW[1]      ; HEX3[6]     ; 4.344 ; 4.344 ; 4.344 ; 4.344 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.660   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  KEY[1]          ; -6.660   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -365.735 ; 0.0   ; 0.0      ; 0.0     ; -335.222            ;
;  KEY[1]          ; -365.735 ; 0.000 ; N/A      ; N/A     ; -335.222            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; KEY[1]     ; 10.486 ; 10.486 ; Rise       ; KEY[1]          ;
;  HEX0[0]  ; KEY[1]     ; 9.717  ; 9.717  ; Rise       ; KEY[1]          ;
;  HEX0[1]  ; KEY[1]     ; 10.422 ; 10.422 ; Rise       ; KEY[1]          ;
;  HEX0[2]  ; KEY[1]     ; 10.315 ; 10.315 ; Rise       ; KEY[1]          ;
;  HEX0[3]  ; KEY[1]     ; 10.313 ; 10.313 ; Rise       ; KEY[1]          ;
;  HEX0[4]  ; KEY[1]     ; 10.323 ; 10.323 ; Rise       ; KEY[1]          ;
;  HEX0[5]  ; KEY[1]     ; 10.451 ; 10.451 ; Rise       ; KEY[1]          ;
;  HEX0[6]  ; KEY[1]     ; 10.486 ; 10.486 ; Rise       ; KEY[1]          ;
; HEX1[*]   ; KEY[1]     ; 12.965 ; 12.965 ; Rise       ; KEY[1]          ;
;  HEX1[0]  ; KEY[1]     ; 11.637 ; 11.637 ; Rise       ; KEY[1]          ;
;  HEX1[1]  ; KEY[1]     ; 12.653 ; 12.653 ; Rise       ; KEY[1]          ;
;  HEX1[2]  ; KEY[1]     ; 12.965 ; 12.965 ; Rise       ; KEY[1]          ;
;  HEX1[3]  ; KEY[1]     ; 12.119 ; 12.119 ; Rise       ; KEY[1]          ;
;  HEX1[4]  ; KEY[1]     ; 12.457 ; 12.457 ; Rise       ; KEY[1]          ;
;  HEX1[5]  ; KEY[1]     ; 12.255 ; 12.255 ; Rise       ; KEY[1]          ;
;  HEX1[6]  ; KEY[1]     ; 11.710 ; 11.710 ; Rise       ; KEY[1]          ;
; HEX2[*]   ; KEY[1]     ; 12.154 ; 12.154 ; Rise       ; KEY[1]          ;
;  HEX2[0]  ; KEY[1]     ; 10.293 ; 10.293 ; Rise       ; KEY[1]          ;
;  HEX2[1]  ; KEY[1]     ; 10.759 ; 10.759 ; Rise       ; KEY[1]          ;
;  HEX2[2]  ; KEY[1]     ; 11.247 ; 11.247 ; Rise       ; KEY[1]          ;
;  HEX2[3]  ; KEY[1]     ; 11.778 ; 11.778 ; Rise       ; KEY[1]          ;
;  HEX2[4]  ; KEY[1]     ; 11.817 ; 11.817 ; Rise       ; KEY[1]          ;
;  HEX2[5]  ; KEY[1]     ; 11.696 ; 11.696 ; Rise       ; KEY[1]          ;
;  HEX2[6]  ; KEY[1]     ; 12.154 ; 12.154 ; Rise       ; KEY[1]          ;
; HEX3[*]   ; KEY[1]     ; 11.667 ; 11.667 ; Rise       ; KEY[1]          ;
;  HEX3[0]  ; KEY[1]     ; 11.650 ; 11.650 ; Rise       ; KEY[1]          ;
;  HEX3[1]  ; KEY[1]     ; 11.634 ; 11.634 ; Rise       ; KEY[1]          ;
;  HEX3[2]  ; KEY[1]     ; 11.639 ; 11.639 ; Rise       ; KEY[1]          ;
;  HEX3[3]  ; KEY[1]     ; 11.626 ; 11.626 ; Rise       ; KEY[1]          ;
;  HEX3[4]  ; KEY[1]     ; 11.667 ; 11.667 ; Rise       ; KEY[1]          ;
;  HEX3[5]  ; KEY[1]     ; 11.586 ; 11.586 ; Rise       ; KEY[1]          ;
;  HEX3[6]  ; KEY[1]     ; 11.645 ; 11.645 ; Rise       ; KEY[1]          ;
; HEX4[*]   ; KEY[1]     ; 10.155 ; 10.155 ; Rise       ; KEY[1]          ;
;  HEX4[0]  ; KEY[1]     ; 9.292  ; 9.292  ; Rise       ; KEY[1]          ;
;  HEX4[1]  ; KEY[1]     ; 10.155 ; 10.155 ; Rise       ; KEY[1]          ;
;  HEX4[2]  ; KEY[1]     ; 9.488  ; 9.488  ; Rise       ; KEY[1]          ;
;  HEX4[3]  ; KEY[1]     ; 9.504  ; 9.504  ; Rise       ; KEY[1]          ;
;  HEX4[4]  ; KEY[1]     ; 9.295  ; 9.295  ; Rise       ; KEY[1]          ;
;  HEX4[5]  ; KEY[1]     ; 8.927  ; 8.927  ; Rise       ; KEY[1]          ;
;  HEX4[6]  ; KEY[1]     ; 8.974  ; 8.974  ; Rise       ; KEY[1]          ;
; HEX5[*]   ; KEY[1]     ; 9.146  ; 9.146  ; Rise       ; KEY[1]          ;
;  HEX5[0]  ; KEY[1]     ; 8.476  ; 8.476  ; Rise       ; KEY[1]          ;
;  HEX5[1]  ; KEY[1]     ; 8.462  ; 8.462  ; Rise       ; KEY[1]          ;
;  HEX5[2]  ; KEY[1]     ; 7.950  ; 7.950  ; Rise       ; KEY[1]          ;
;  HEX5[3]  ; KEY[1]     ; 8.673  ; 8.673  ; Rise       ; KEY[1]          ;
;  HEX5[4]  ; KEY[1]     ; 8.621  ; 8.621  ; Rise       ; KEY[1]          ;
;  HEX5[5]  ; KEY[1]     ; 8.626  ; 8.626  ; Rise       ; KEY[1]          ;
;  HEX5[6]  ; KEY[1]     ; 9.146  ; 9.146  ; Rise       ; KEY[1]          ;
; HEX6[*]   ; KEY[1]     ; 8.655  ; 8.655  ; Rise       ; KEY[1]          ;
;  HEX6[0]  ; KEY[1]     ; 8.220  ; 8.220  ; Rise       ; KEY[1]          ;
;  HEX6[1]  ; KEY[1]     ; 8.464  ; 8.464  ; Rise       ; KEY[1]          ;
;  HEX6[2]  ; KEY[1]     ; 8.462  ; 8.462  ; Rise       ; KEY[1]          ;
;  HEX6[3]  ; KEY[1]     ; 8.655  ; 8.655  ; Rise       ; KEY[1]          ;
;  HEX6[4]  ; KEY[1]     ; 7.958  ; 7.958  ; Rise       ; KEY[1]          ;
;  HEX6[5]  ; KEY[1]     ; 8.136  ; 8.136  ; Rise       ; KEY[1]          ;
;  HEX6[6]  ; KEY[1]     ; 8.639  ; 8.639  ; Rise       ; KEY[1]          ;
; HEX7[*]   ; KEY[1]     ; 9.878  ; 9.878  ; Rise       ; KEY[1]          ;
;  HEX7[0]  ; KEY[1]     ; 8.848  ; 8.848  ; Rise       ; KEY[1]          ;
;  HEX7[1]  ; KEY[1]     ; 9.878  ; 9.878  ; Rise       ; KEY[1]          ;
;  HEX7[2]  ; KEY[1]     ; 8.721  ; 8.721  ; Rise       ; KEY[1]          ;
;  HEX7[3]  ; KEY[1]     ; 9.062  ; 9.062  ; Rise       ; KEY[1]          ;
;  HEX7[4]  ; KEY[1]     ; 8.897  ; 8.897  ; Rise       ; KEY[1]          ;
;  HEX7[5]  ; KEY[1]     ; 8.683  ; 8.683  ; Rise       ; KEY[1]          ;
;  HEX7[6]  ; KEY[1]     ; 9.192  ; 9.192  ; Rise       ; KEY[1]          ;
; LEDG[*]   ; KEY[1]     ; 9.800  ; 9.800  ; Rise       ; KEY[1]          ;
;  LEDG[0]  ; KEY[1]     ; 9.466  ; 9.466  ; Rise       ; KEY[1]          ;
;  LEDG[1]  ; KEY[1]     ; 9.239  ; 9.239  ; Rise       ; KEY[1]          ;
;  LEDG[7]  ; KEY[1]     ; 9.800  ; 9.800  ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 12.488 ; 12.488 ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 8.599  ; 8.599  ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 10.569 ; 10.569 ; Rise       ; KEY[1]          ;
;  LEDR[2]  ; KEY[1]     ; 10.309 ; 10.309 ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 12.488 ; 12.488 ; Rise       ; KEY[1]          ;
;  LEDR[4]  ; KEY[1]     ; 10.385 ; 10.385 ; Rise       ; KEY[1]          ;
;  LEDR[5]  ; KEY[1]     ; 10.244 ; 10.244 ; Rise       ; KEY[1]          ;
;  LEDR[6]  ; KEY[1]     ; 8.934  ; 8.934  ; Rise       ; KEY[1]          ;
;  LEDR[7]  ; KEY[1]     ; 8.933  ; 8.933  ; Rise       ; KEY[1]          ;
;  LEDR[8]  ; KEY[1]     ; 8.632  ; 8.632  ; Rise       ; KEY[1]          ;
;  LEDR[9]  ; KEY[1]     ; 9.387  ; 9.387  ; Rise       ; KEY[1]          ;
;  LEDR[10] ; KEY[1]     ; 9.237  ; 9.237  ; Rise       ; KEY[1]          ;
;  LEDR[11] ; KEY[1]     ; 8.069  ; 8.069  ; Rise       ; KEY[1]          ;
;  LEDR[12] ; KEY[1]     ; 8.664  ; 8.664  ; Rise       ; KEY[1]          ;
;  LEDR[13] ; KEY[1]     ; 8.102  ; 8.102  ; Rise       ; KEY[1]          ;
;  LEDR[14] ; KEY[1]     ; 7.587  ; 7.587  ; Rise       ; KEY[1]          ;
;  LEDR[15] ; KEY[1]     ; 8.132  ; 8.132  ; Rise       ; KEY[1]          ;
;  LEDR[16] ; KEY[1]     ; 7.733  ; 7.733  ; Rise       ; KEY[1]          ;
;  LEDR[17] ; KEY[1]     ; 9.253  ; 9.253  ; Rise       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; KEY[1]     ; 4.616 ; 4.616 ; Rise       ; KEY[1]          ;
;  HEX0[0]  ; KEY[1]     ; 4.616 ; 4.616 ; Rise       ; KEY[1]          ;
;  HEX0[1]  ; KEY[1]     ; 4.905 ; 4.905 ; Rise       ; KEY[1]          ;
;  HEX0[2]  ; KEY[1]     ; 4.870 ; 4.870 ; Rise       ; KEY[1]          ;
;  HEX0[3]  ; KEY[1]     ; 4.869 ; 4.869 ; Rise       ; KEY[1]          ;
;  HEX0[4]  ; KEY[1]     ; 4.871 ; 4.871 ; Rise       ; KEY[1]          ;
;  HEX0[5]  ; KEY[1]     ; 4.915 ; 4.915 ; Rise       ; KEY[1]          ;
;  HEX0[6]  ; KEY[1]     ; 4.932 ; 4.932 ; Rise       ; KEY[1]          ;
; HEX1[*]   ; KEY[1]     ; 5.130 ; 5.130 ; Rise       ; KEY[1]          ;
;  HEX1[0]  ; KEY[1]     ; 5.157 ; 5.157 ; Rise       ; KEY[1]          ;
;  HEX1[1]  ; KEY[1]     ; 5.588 ; 5.588 ; Rise       ; KEY[1]          ;
;  HEX1[2]  ; KEY[1]     ; 5.811 ; 5.811 ; Rise       ; KEY[1]          ;
;  HEX1[3]  ; KEY[1]     ; 5.297 ; 5.297 ; Rise       ; KEY[1]          ;
;  HEX1[4]  ; KEY[1]     ; 5.594 ; 5.594 ; Rise       ; KEY[1]          ;
;  HEX1[5]  ; KEY[1]     ; 5.444 ; 5.444 ; Rise       ; KEY[1]          ;
;  HEX1[6]  ; KEY[1]     ; 5.130 ; 5.130 ; Rise       ; KEY[1]          ;
; HEX2[*]   ; KEY[1]     ; 4.723 ; 4.723 ; Rise       ; KEY[1]          ;
;  HEX2[0]  ; KEY[1]     ; 4.723 ; 4.723 ; Rise       ; KEY[1]          ;
;  HEX2[1]  ; KEY[1]     ; 4.952 ; 4.952 ; Rise       ; KEY[1]          ;
;  HEX2[2]  ; KEY[1]     ; 5.170 ; 5.170 ; Rise       ; KEY[1]          ;
;  HEX2[3]  ; KEY[1]     ; 5.423 ; 5.423 ; Rise       ; KEY[1]          ;
;  HEX2[4]  ; KEY[1]     ; 5.478 ; 5.478 ; Rise       ; KEY[1]          ;
;  HEX2[5]  ; KEY[1]     ; 5.354 ; 5.354 ; Rise       ; KEY[1]          ;
;  HEX2[6]  ; KEY[1]     ; 5.635 ; 5.635 ; Rise       ; KEY[1]          ;
; HEX3[*]   ; KEY[1]     ; 4.941 ; 4.941 ; Rise       ; KEY[1]          ;
;  HEX3[0]  ; KEY[1]     ; 4.986 ; 4.986 ; Rise       ; KEY[1]          ;
;  HEX3[1]  ; KEY[1]     ; 4.986 ; 4.986 ; Rise       ; KEY[1]          ;
;  HEX3[2]  ; KEY[1]     ; 5.000 ; 5.000 ; Rise       ; KEY[1]          ;
;  HEX3[3]  ; KEY[1]     ; 4.980 ; 4.980 ; Rise       ; KEY[1]          ;
;  HEX3[4]  ; KEY[1]     ; 5.000 ; 5.000 ; Rise       ; KEY[1]          ;
;  HEX3[5]  ; KEY[1]     ; 4.941 ; 4.941 ; Rise       ; KEY[1]          ;
;  HEX3[6]  ; KEY[1]     ; 4.971 ; 4.971 ; Rise       ; KEY[1]          ;
; HEX4[*]   ; KEY[1]     ; 4.195 ; 4.195 ; Rise       ; KEY[1]          ;
;  HEX4[0]  ; KEY[1]     ; 4.388 ; 4.388 ; Rise       ; KEY[1]          ;
;  HEX4[1]  ; KEY[1]     ; 4.861 ; 4.861 ; Rise       ; KEY[1]          ;
;  HEX4[2]  ; KEY[1]     ; 4.492 ; 4.492 ; Rise       ; KEY[1]          ;
;  HEX4[3]  ; KEY[1]     ; 4.513 ; 4.513 ; Rise       ; KEY[1]          ;
;  HEX4[4]  ; KEY[1]     ; 4.411 ; 4.411 ; Rise       ; KEY[1]          ;
;  HEX4[5]  ; KEY[1]     ; 4.441 ; 4.441 ; Rise       ; KEY[1]          ;
;  HEX4[6]  ; KEY[1]     ; 4.195 ; 4.195 ; Rise       ; KEY[1]          ;
; HEX5[*]   ; KEY[1]     ; 4.158 ; 4.158 ; Rise       ; KEY[1]          ;
;  HEX5[0]  ; KEY[1]     ; 4.410 ; 4.410 ; Rise       ; KEY[1]          ;
;  HEX5[1]  ; KEY[1]     ; 4.383 ; 4.383 ; Rise       ; KEY[1]          ;
;  HEX5[2]  ; KEY[1]     ; 4.158 ; 4.158 ; Rise       ; KEY[1]          ;
;  HEX5[3]  ; KEY[1]     ; 4.589 ; 4.589 ; Rise       ; KEY[1]          ;
;  HEX5[4]  ; KEY[1]     ; 4.426 ; 4.426 ; Rise       ; KEY[1]          ;
;  HEX5[5]  ; KEY[1]     ; 4.376 ; 4.376 ; Rise       ; KEY[1]          ;
;  HEX5[6]  ; KEY[1]     ; 4.741 ; 4.741 ; Rise       ; KEY[1]          ;
; HEX6[*]   ; KEY[1]     ; 4.153 ; 4.153 ; Rise       ; KEY[1]          ;
;  HEX6[0]  ; KEY[1]     ; 4.293 ; 4.293 ; Rise       ; KEY[1]          ;
;  HEX6[1]  ; KEY[1]     ; 4.499 ; 4.499 ; Rise       ; KEY[1]          ;
;  HEX6[2]  ; KEY[1]     ; 4.367 ; 4.367 ; Rise       ; KEY[1]          ;
;  HEX6[3]  ; KEY[1]     ; 4.427 ; 4.427 ; Rise       ; KEY[1]          ;
;  HEX6[4]  ; KEY[1]     ; 4.153 ; 4.153 ; Rise       ; KEY[1]          ;
;  HEX6[5]  ; KEY[1]     ; 4.207 ; 4.207 ; Rise       ; KEY[1]          ;
;  HEX6[6]  ; KEY[1]     ; 4.408 ; 4.408 ; Rise       ; KEY[1]          ;
; HEX7[*]   ; KEY[1]     ; 4.356 ; 4.356 ; Rise       ; KEY[1]          ;
;  HEX7[0]  ; KEY[1]     ; 4.387 ; 4.387 ; Rise       ; KEY[1]          ;
;  HEX7[1]  ; KEY[1]     ; 4.966 ; 4.966 ; Rise       ; KEY[1]          ;
;  HEX7[2]  ; KEY[1]     ; 4.356 ; 4.356 ; Rise       ; KEY[1]          ;
;  HEX7[3]  ; KEY[1]     ; 4.613 ; 4.613 ; Rise       ; KEY[1]          ;
;  HEX7[4]  ; KEY[1]     ; 4.550 ; 4.550 ; Rise       ; KEY[1]          ;
;  HEX7[5]  ; KEY[1]     ; 4.472 ; 4.472 ; Rise       ; KEY[1]          ;
;  HEX7[6]  ; KEY[1]     ; 4.681 ; 4.681 ; Rise       ; KEY[1]          ;
; LEDG[*]   ; KEY[1]     ; 4.960 ; 4.960 ; Rise       ; KEY[1]          ;
;  LEDG[0]  ; KEY[1]     ; 5.067 ; 5.067 ; Rise       ; KEY[1]          ;
;  LEDG[1]  ; KEY[1]     ; 4.960 ; 4.960 ; Rise       ; KEY[1]          ;
;  LEDG[7]  ; KEY[1]     ; 5.046 ; 5.046 ; Rise       ; KEY[1]          ;
; LEDR[*]   ; KEY[1]     ; 4.207 ; 4.207 ; Rise       ; KEY[1]          ;
;  LEDR[0]  ; KEY[1]     ; 4.743 ; 4.743 ; Rise       ; KEY[1]          ;
;  LEDR[1]  ; KEY[1]     ; 5.375 ; 5.375 ; Rise       ; KEY[1]          ;
;  LEDR[2]  ; KEY[1]     ; 5.139 ; 5.139 ; Rise       ; KEY[1]          ;
;  LEDR[3]  ; KEY[1]     ; 5.977 ; 5.977 ; Rise       ; KEY[1]          ;
;  LEDR[4]  ; KEY[1]     ; 5.200 ; 5.200 ; Rise       ; KEY[1]          ;
;  LEDR[5]  ; KEY[1]     ; 5.414 ; 5.414 ; Rise       ; KEY[1]          ;
;  LEDR[6]  ; KEY[1]     ; 4.865 ; 4.865 ; Rise       ; KEY[1]          ;
;  LEDR[7]  ; KEY[1]     ; 4.671 ; 4.671 ; Rise       ; KEY[1]          ;
;  LEDR[8]  ; KEY[1]     ; 4.665 ; 4.665 ; Rise       ; KEY[1]          ;
;  LEDR[9]  ; KEY[1]     ; 4.834 ; 4.834 ; Rise       ; KEY[1]          ;
;  LEDR[10] ; KEY[1]     ; 4.694 ; 4.694 ; Rise       ; KEY[1]          ;
;  LEDR[11] ; KEY[1]     ; 4.428 ; 4.428 ; Rise       ; KEY[1]          ;
;  LEDR[12] ; KEY[1]     ; 4.634 ; 4.634 ; Rise       ; KEY[1]          ;
;  LEDR[13] ; KEY[1]     ; 4.449 ; 4.449 ; Rise       ; KEY[1]          ;
;  LEDR[14] ; KEY[1]     ; 4.207 ; 4.207 ; Rise       ; KEY[1]          ;
;  LEDR[15] ; KEY[1]     ; 4.371 ; 4.371 ; Rise       ; KEY[1]          ;
;  LEDR[16] ; KEY[1]     ; 4.268 ; 4.268 ; Rise       ; KEY[1]          ;
;  LEDR[17] ; KEY[1]     ; 4.558 ; 4.558 ; Rise       ; KEY[1]          ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[1]      ; HEX0[0]     ; 8.103  ; 8.103  ; 8.103  ; 8.103  ;
; SW[1]      ; HEX0[1]     ; 8.808  ; 8.808  ; 8.808  ; 8.808  ;
; SW[1]      ; HEX0[2]     ; 8.701  ; 8.701  ; 8.701  ; 8.701  ;
; SW[1]      ; HEX0[3]     ; 8.699  ; 8.699  ; 8.699  ; 8.699  ;
; SW[1]      ; HEX0[4]     ; 8.709  ; 8.709  ; 8.709  ; 8.709  ;
; SW[1]      ; HEX0[5]     ; 8.850  ; 8.850  ; 8.850  ; 8.850  ;
; SW[1]      ; HEX0[6]     ; 8.885  ; 8.885  ; 8.885  ; 8.885  ;
; SW[1]      ; HEX1[0]     ; 9.894  ; 9.894  ; 9.894  ; 9.894  ;
; SW[1]      ; HEX1[1]     ; 10.919 ; 10.919 ; 10.919 ; 10.919 ;
; SW[1]      ; HEX1[2]     ; 11.229 ; 11.229 ; 11.229 ; 11.229 ;
; SW[1]      ; HEX1[3]     ; 10.384 ; 10.384 ; 10.384 ; 10.384 ;
; SW[1]      ; HEX1[4]     ; 10.724 ; 10.724 ; 10.724 ; 10.724 ;
; SW[1]      ; HEX1[5]     ; 10.512 ; 10.512 ; 10.512 ; 10.512 ;
; SW[1]      ; HEX1[6]     ; 9.975  ; 9.975  ; 9.975  ; 9.975  ;
; SW[1]      ; HEX2[0]     ; 8.478  ; 8.478  ; 8.478  ; 8.478  ;
; SW[1]      ; HEX2[1]     ; 8.944  ; 8.944  ; 8.944  ; 8.944  ;
; SW[1]      ; HEX2[2]     ; 9.432  ; 9.432  ; 9.432  ; 9.432  ;
; SW[1]      ; HEX2[3]     ; 9.963  ; 9.963  ; 9.963  ; 9.963  ;
; SW[1]      ; HEX2[4]     ; 10.002 ; 10.002 ; 10.002 ; 10.002 ;
; SW[1]      ; HEX2[5]     ; 9.881  ; 9.881  ; 9.881  ; 9.881  ;
; SW[1]      ; HEX2[6]     ; 10.339 ; 10.339 ; 10.339 ; 10.339 ;
; SW[1]      ; HEX3[0]     ; 9.865  ; 9.865  ; 9.865  ; 9.865  ;
; SW[1]      ; HEX3[1]     ; 9.849  ; 9.849  ; 9.849  ; 9.849  ;
; SW[1]      ; HEX3[2]     ; 9.854  ; 9.854  ; 9.854  ; 9.854  ;
; SW[1]      ; HEX3[3]     ; 9.841  ; 9.841  ; 9.841  ; 9.841  ;
; SW[1]      ; HEX3[4]     ; 9.882  ; 9.882  ; 9.882  ; 9.882  ;
; SW[1]      ; HEX3[5]     ; 9.801  ; 9.801  ; 9.801  ; 9.801  ;
; SW[1]      ; HEX3[6]     ; 9.860  ; 9.860  ; 9.860  ; 9.860  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[1]      ; HEX0[0]     ; 3.915 ; 3.915 ; 3.915 ; 3.915 ;
; SW[1]      ; HEX0[1]     ; 4.201 ; 4.201 ; 4.201 ; 4.201 ;
; SW[1]      ; HEX0[2]     ; 4.171 ; 4.171 ; 4.171 ; 4.171 ;
; SW[1]      ; HEX0[3]     ; 4.164 ; 4.164 ; 4.164 ; 4.164 ;
; SW[1]      ; HEX0[4]     ; 4.167 ; 4.167 ; 4.167 ; 4.167 ;
; SW[1]      ; HEX0[5]     ; 4.227 ; 4.227 ; 4.227 ; 4.227 ;
; SW[1]      ; HEX0[6]     ; 4.248 ; 4.248 ; 4.248 ; 4.248 ;
; SW[1]      ; HEX1[0]     ; 4.687 ; 4.687 ; 4.687 ; 4.687 ;
; SW[1]      ; HEX1[1]     ; 5.118 ; 5.118 ; 5.118 ; 5.118 ;
; SW[1]      ; HEX1[2]     ; 5.341 ; 5.341 ; 5.341 ; 5.341 ;
; SW[1]      ; HEX1[3]     ; 4.827 ; 4.827 ; 4.827 ; 4.827 ;
; SW[1]      ; HEX1[4]     ; 5.124 ; 5.124 ; 5.124 ; 5.124 ;
; SW[1]      ; HEX1[5]     ; 4.974 ; 4.974 ; 4.974 ; 4.974 ;
; SW[1]      ; HEX1[6]     ; 4.660 ; 4.660 ; 4.660 ; 4.660 ;
; SW[1]      ; HEX2[0]     ; 4.225 ; 4.225 ; 4.225 ; 4.225 ;
; SW[1]      ; HEX2[1]     ; 4.454 ; 4.454 ; 4.454 ; 4.454 ;
; SW[1]      ; HEX2[2]     ; 4.672 ; 4.672 ; 4.672 ; 4.672 ;
; SW[1]      ; HEX2[3]     ; 4.925 ; 4.925 ; 4.925 ; 4.925 ;
; SW[1]      ; HEX2[4]     ; 4.980 ; 4.980 ; 4.980 ; 4.980 ;
; SW[1]      ; HEX2[5]     ; 4.856 ; 4.856 ; 4.856 ; 4.856 ;
; SW[1]      ; HEX2[6]     ; 5.137 ; 5.137 ; 5.137 ; 5.137 ;
; SW[1]      ; HEX3[0]     ; 4.346 ; 4.346 ; 4.346 ; 4.346 ;
; SW[1]      ; HEX3[1]     ; 4.346 ; 4.346 ; 4.346 ; 4.346 ;
; SW[1]      ; HEX3[2]     ; 4.373 ; 4.373 ; 4.373 ; 4.373 ;
; SW[1]      ; HEX3[3]     ; 4.348 ; 4.348 ; 4.348 ; 4.348 ;
; SW[1]      ; HEX3[4]     ; 4.374 ; 4.374 ; 4.374 ; 4.374 ;
; SW[1]      ; HEX3[5]     ; 4.308 ; 4.308 ; 4.308 ; 4.308 ;
; SW[1]      ; HEX3[6]     ; 4.344 ; 4.344 ; 4.344 ; 4.344 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[1]     ; KEY[1]   ; 11825    ; 136      ; 25       ; 16       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; KEY[1]     ; KEY[1]   ; 11825    ; 136      ; 25       ; 16       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 142   ; 142  ;
; Unconstrained Output Ports      ; 77    ; 77   ;
; Unconstrained Output Port Paths ; 414   ; 414  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Mon Nov 17 14:35:38 2014
Info: Command: quartus_sta multicycle -c multicycle
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multicycle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.660
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.660      -365.735 KEY[1] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -335.222 KEY[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 82 output pins without output pin load capacitance assignment
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.353
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.353      -125.812 KEY[1] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 KEY[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -335.222 KEY[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 418 megabytes
    Info: Processing ended: Mon Nov 17 14:35:45 2014
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:04


