
#â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸
#ğŸ‘¨ğŸ½â€ğŸš€ï¸ just rewiring DFF 2 be readable (when doubled esp) , we have enough complications...ğŸ‘¨ğŸ½â€ğŸš€ï¸
#â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸â—ï¸

#ğŸ”˜ï¸#ğŸ”˜ï¸#ğŸ”˜ï¸#ğŸ”˜ï¸#ğŸ”˜ï¸
#clock	= 16
0000 0111, 0000 0111, 0000 0011 0000 0011
#switch_0 = 17
0000 0101, 0000 0101,0000 0011 0000 0011
#
#switch_1 = 18
0000 0110, 0000 0110, 0000 0011 0000 0011

#we will always fill these by default or leave mt same diff




#ğŸ”˜ï¸#ğŸ”˜ï¸#ğŸ”˜ï¸#ğŸ”˜ï¸#ğŸ”˜ï¸
#CLI 3
0000 0011 0000 00110000 0011,0000 0111
0000 0011 0000 00110000 0011,0000 0101
#0000 0011 0000 00110000 0011,0000 0110
########################################

###########################################



#DFF NAND CLOCKED
#https://www.falstad.com/circuit/e-edgedff.html 
#were doing falstead version but u can also fix this one...

#6 nunqs total 
###################
#TOP LATCH
#0nunq
0111 0000 #0n
0000 1001
0111 0011 #3n
0111 0111 #1n

#0011 0000  0111 0000 

#1nunq
0111 0111 #1n
0000 1001
0111 0000 #0n
0000 0111 #â±ï¸
#####################
#################
#BOTTOM LATCH
#2nunq
0111 0010
0000 1001
0111 0111 #1n
0000 0111 #â±ï¸
###################
#################
#########################
#3nunq
0111 0011
0000 1001
0111 0010 #2n
0000 0101   #ğŸšï¸(switch 1&only)
########################
###########################
########################
#FINAL LATCH
#4nunq
0111 0100 #4n
0000 1001
0111 0111 #1n
0111 0101 #5n
######################
#5nunq
0111 0101 #5n
0000 1001
0111 0100 #4n
0111 0010 #2n



#pre Qstates
0000 00110000 00110000 0011, 0111 0100 #]starts "HOT" on falstead <3 
#0000 00110000 00110000 0011, 0111 0101

#

#when u go 2 make the "second one" for dff just add a "1" 1 end of "byte 4 now pls"
