<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:20.2420</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.06.22</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0080083</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND PACKAGE SUBSTRATE HAVING THE SAME</inventionTitleEng><openDate>2024.12.31</openDate><openNumber>10-2024-0178336</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 실시예는 캐비티를 포함하는 코어층; 및 상기 코어층의 캐비티 내에 배치된 연결 부재;를 포함하고, 상기 캐비티의 측면은 상기 연결 부재의 복수의 측면과 서로 마주보는 복수의 측면을 포함하고, 상기 캐비티의 복수의 측면은 각각 상기 연결 부재의 둘레를 따라 상기 연결 부재와 수평 방향의 이격 거리가 일정한 제1 부, 상기 제1 부보다 상기 연결 부재와 더 인접하게 배치된 제2 부를 포함하고,상기 캐비티의 복수의 측면의 제2 부는 상기 연결 부재와 수평 방향을 따라 중첩된 회로 기판을 개시한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 캐비티를 포함하는 코어층; 및상기 코어층의 캐비티 내에 배치된 연결 부재;를 포함하고, 상기 캐비티의 측면은 상기 연결 부재의 복수의 측면과 서로 마주보는 복수의 측면을 포함하고,상기 캐비티의 복수의 측면은 각각 상기 연결 부재의 둘레를 따라 상기 연결 부재와 수평 방향의 이격 거리가 일정한 제1 부, 상기 제1 부보다 상기 연결 부재와 더 인접하게 배치된 제2 부를 포함하고,상기 캐비티의 복수의 측면의 제2 부는 상기 연결 부재와 수평 방향을 따라 중첩된 회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 캐비티는 상기 캐비티의 측면에서 상기 캐비티의 내측을 향하여 돌출된 제1 볼록부와 제2 볼록부;를 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제1 볼록부는 상기 제2 볼록부보다 연장된 길이가 크고, 상기 측면의 양단부에 인접한 회로 기판.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 캐비티의 복수의 측면의 제2 부는 상기 수평 방향으로 서로 중첩되는 회로 기판.</claim></claimInfo><claimInfo><claim>5. 제2항에 있어서,상기 제1 볼록부는 상기 제2 볼록부 대비 연결 부재에 인접하게 배치되는 회로 기판.</claim></claimInfo><claimInfo><claim>6. 제2항에 있어서,상기 제2 볼록부는 일 방향으로 인접한 제1 볼록부 사이에 배치되는 회로 기판.</claim></claimInfo><claimInfo><claim>7. 제2항에 있어서,상기 제1 볼록부의 곡률반경은 상기 제2 볼록부의 곡률반경과 동일한 회로 기판.</claim></claimInfo><claimInfo><claim>8. 제2항에 있어서,상기 제1 볼록부의 최외측부는 상기 제2 볼록부의 최외측부와 동일 선상에 배치되는 회로 기판.</claim></claimInfo><claimInfo><claim>9. 제2항에 있어서,상기 제1 볼록부의 최내측부는 상기 제2 볼록부의 최내측부와 상기 코어층의 상면 또는 하면으로부터 동일한 높이에 배치되는 회로 기판.</claim></claimInfo><claimInfo><claim>10. 제2항에 있어서,상기 캐비티 내에서 상기 연결 부재를 감싸는 충전부재;를 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 연결 부재의 상면과 상기 코어층의 상면 간의 높이차는 상기 연결 부재의 하면과 상기 코어층의 하면 간의 높이차보다 큰 회로 기판.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서,상기 제1 볼록부의 최내측부는 상기 연결 부재의 하면보다 상기 연결 부재의 상면에 인접한 회로 기판.</claim></claimInfo><claimInfo><claim>13. 제10항에 있어서,상기 연결 부재는 적층 방향으로 중심이 상기 제1 볼록부의 최내측부와 어긋나게 배치되는 회로 기판.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 연결 부재 상부에 배치되고 상기 충전부재를 관통하는 다이 비아에 배치되는 다이 비아 전극;를 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 제1 볼록부의 최내측부와 상기 다이 비아 전극 간의 간격은 상기 연결 부재의 높이의 0.5배 이하인 회로 기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SHIN, Jong Bae</engName><name>신종배</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, Moo Seong</engName><name>김무성</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, Woo Jin</engName><name>김우진</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 역삼로 *길 **, 신관 *층~*층, **층(역삼동, 광성빌딩)</address><code>920081001218</code><country>대한민국</country><engName>DANA PATENT LAW FIRM</engName><name>특허법인다나</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.06.22</receiptDate><receiptNumber>1-1-2023-0686048-78</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230080083.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93cd71e53b8054a721d37c4c97ada17d03308c1aff5217ff7f92ad05dc9c8952a797d306bec0c58848207a1ef43b92a36fc9f93d45954e896a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf6d79b57795fc4ead288a2995d0987f8f0b1562138d46eb4613e5765b5d5e5c32769d80bff1721b033391f3197b378c34c581ca3dfe2a2691</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>