static void\r\nF_1 ( T_1 * V_1 , T_2 * V_2 , int V_3 , T_3 V_4 )\r\n{\r\nT_4 type , V_5 ;\r\nT_2 * V_6 ;\r\nint V_7 ;\r\nV_7 = V_3 ;\r\nV_6 = F_2 ( V_2 , V_1 , V_3 , V_4 , V_8 , NULL ,\r\nL_1 , V_4 ) ;\r\nwhile ( V_7 < ( V_3 + V_4 ) )\r\n{\r\ntype = F_3 ( V_1 , V_7 ++ ) ;\r\nV_5 = F_3 ( V_1 , V_7 ++ ) ;\r\nswitch ( type )\r\n{\r\ncase V_9 :\r\nif ( V_5 == 4 )\r\n{\r\nF_4 ( V_6 , V_10 , V_1 ,\r\nV_7 , V_5 , V_11 ) ;\r\n}\r\nelse\r\n{\r\nF_5 ( V_12 ) ;\r\n}\r\nbreak;\r\ncase V_13 :\r\nif ( V_5 == 8 )\r\n{\r\nF_4 ( V_6 , V_14 , V_1 ,\r\nV_7 , V_5 , V_11 ) ;\r\n}\r\nelse\r\n{\r\nF_5 ( V_12 ) ;\r\n}\r\nbreak;\r\n}\r\nV_7 = V_7 + V_5 ;\r\n}\r\n}\r\nstatic int\r\nF_6 ( T_1 * V_1 , T_5 * V_15 , T_2 * V_2 , void * T_6 V_16 )\r\n{\r\nT_3 V_7 ;\r\nT_4 type , V_5 ;\r\nT_2 * V_6 ;\r\nT_7 * V_17 ;\r\nT_3 V_4 ;\r\nV_4 = F_7 ( V_1 ) ;\r\nF_8 ( V_15 -> V_18 , V_19 , L_2 ) ;\r\nif ( V_2 )\r\n{\r\nV_17 =\r\nF_9 ( V_2 , V_20 , V_1 , 0 ,\r\n- 1 , L_3 ) ;\r\nV_6 = F_10 ( V_17 , V_21 ) ;\r\nF_4 ( V_6 , V_22 , V_1 , 0 , 2 , V_11 ) ;\r\nF_4 ( V_6 , V_23 , V_1 , 2 , 1 , V_11 ) ;\r\nV_7 = 3 ;\r\nwhile ( V_7 < V_4 )\r\n{\r\ntype = F_3 ( V_1 , V_7 ++ ) ;\r\nV_5 = F_3 ( V_1 , V_7 ++ ) ;\r\nswitch ( type )\r\n{\r\ncase V_24 :\r\nF_1 ( V_1 , V_6 , V_7 , V_5 ) ;\r\nbreak;\r\ncase V_25 :\r\nif ( V_5 == 1 )\r\n{\r\nF_4 ( V_6 , V_26 , V_1 ,\r\nV_7 , V_5 , V_11 ) ;\r\n}\r\nelse\r\n{\r\nF_5 ( V_12 ) ;\r\n}\r\nbreak;\r\ncase V_27 :\r\nif ( V_5 == 20 )\r\n{\r\nF_4 ( V_6 , V_28 , V_1 ,\r\nV_7 , V_5 , V_29 ) ;\r\n}\r\nelse\r\n{\r\nF_5 ( V_12 ) ;\r\n}\r\nbreak;\r\n}\r\nV_7 = V_7 + V_5 ;\r\n}\r\n}\r\nreturn F_11 ( V_1 ) ;\r\n}\r\nvoid\r\nF_12 ( void )\r\n{\r\nstatic T_8 V_30 [] = {\r\n{ & V_22 ,\r\n{\r\nL_4 ,\r\nL_5 ,\r\nV_31 , V_32 , NULL , 0x0 ,\r\nNULL ,\r\nV_33\r\n}\r\n} ,\r\n{ & V_23 ,\r\n{\r\nL_6 ,\r\nL_7 ,\r\nV_34 , V_32 , NULL , 0x0 ,\r\nNULL ,\r\nV_33\r\n}\r\n} ,\r\n{ & V_10 ,\r\n{\r\nL_8 ,\r\nL_9 ,\r\nV_35 , V_32 , NULL , 0x0 ,\r\nNULL ,\r\nV_33\r\n}\r\n} ,\r\n{ & V_14 ,\r\n{\r\nL_10 ,\r\nL_11 ,\r\nV_36 , V_32 , NULL , 0x0 ,\r\nNULL ,\r\nV_33\r\n}\r\n} ,\r\n{ & V_26 ,\r\n{\r\nL_12 ,\r\nL_13 ,\r\nV_34 , V_32 , NULL , 0x0 ,\r\nNULL ,\r\nV_33\r\n}\r\n} ,\r\n{ & V_28 ,\r\n{\r\nL_14 ,\r\nL_15 ,\r\nV_37 , V_38 , NULL , 0x0 ,\r\nNULL ,\r\nV_33\r\n}\r\n} ,\r\n} ;\r\nstatic T_9 * V_39 [] = {\r\n& V_21 ,\r\n& V_8 ,\r\n} ;\r\nV_20 =\r\nF_13 ( L_16 ,\r\nL_17 , L_18 ) ;\r\nF_14 ( V_20 , V_30 , F_15 ( V_30 ) ) ;\r\nF_16 ( V_39 , F_15 ( V_39 ) ) ;\r\nF_17 ( L_18 , F_6 , V_20 ) ;\r\n}\r\nvoid\r\nF_18 ( void )\r\n{\r\nT_10 V_40 ;\r\nV_40 = F_19 ( L_18 ) ;\r\nF_20 ( L_19 , 0x18 , V_40 ) ;\r\n}
