# Aufgabe 1.1

Man kann sagen, dass Rechner B schneller Anweisungen ausführen kann.
Daraus kann man aber nur bedingt einen Aussage über die Rechnerleistung insgesamt machen.
Zum Beispiel könnte Rechner A durch quasi-paralleles Abarbeiten der Instruktionen das Programm letzen Endes schneller durchlaufen auf Rechner B.
Vielleicht hat Rechner A aber auch einen Mehrkernprozessor und bearbeitet Instruktionen wirklich parallel oder sein Bussystem ist schneller.
Durch solche Dinge könnte Rechner A die Gesamtleistung des Rechners B übertrumpfen.

# Aufgabe 1.2

Da wir das Wort Taktperiode weder in der Vorlesung noch auf den Folien definiert haben, werde ich das jetzt in einer Weise nachholen, die mir sinnvoll erscheint.
In meiner Bearbeitung dieser Aufgabe nehme ich an, dass pro Taktperiode eine Stufe der Ausführungskette abgearbeitet wird.
Das gesamte Ausführen eines Befehls dauert also fünf Takte.

## a)

Wenn man Pipelining verwendet, ist die minimal zulässige Taktperiode die längste Zeit, die eine der Stufen zur Bearbeitung benötigt plus die zusätzliche Verzögerung.
In dieser Aufgabe also 145ps.

Ich nehme an, dass das Weiterreichen eines unvollständigen Ergebnisses in einer Architektur ohne Pipelining zu unerwartetem Verhalten führt.
Dann gelten für Systeme ohne Pipelining die gleichen Bedingungen wie für Systeme mit und die minimale Taktperiode ist ebenfalls gleich.

## b)

In beiden Architekturen muss eine Instruktion alle Stufen linear durchlaufen, weshalb sie in beiden Fällen gleich lange benötigt.
Die Zeit von dem Beginn eines IF bis zum Beginn des nächsten IF beträgt also 725ps.
Ich nehme dabei an, dass auch zwischen WB und IF eine Verzögerung liegt.

## c)

Ohne Pipelining: 50 * 725ps = 36250ps
Mit Pipelining: 4 * 145ps + 50 * 145ps = 7830ps
In den ersten 4 Takten wird Pipeline mit den ersten Instruktionen befüllt.
Danach ist die erste Instruktion in der WB-Stufe und der Rest der Pipeline ist voll.
Nach weiteren 50 Takten sind dann alle Instruktionen abgearbeitet.

Der Speed-Up beträgt dabei: 36250ps / 7830ps ~= 4.6

## d)

Ich würde die am längsten dauernde ID-Stufe zerteilen, damit ich die Taktperiode verringern kann.
Die neue Taktperiode beträgt dann 120ps + 15ps = 135ps.

# Aufgabe 1.3

## 1.

1 1 1 0 | 1
1 0 0 1 | 0
0 1 1 1 | 1
0 0 1 0 | 1
--------+--
0 0 1 0 | 1

## 2.

Es wurde gerade Parität verwendet, weil nur ein Bit gekippt ist, aber alle Zeilen und Spalten nach gerader Parität ergänzt wurden.

Das fehlerhafte Bit ist das Paritätsbit der Paritätsbits unten rechts.

Korrektur:
1 0 1 1 | 1
0 1 1 0 | 0
1 0 1 0 | 0
1 1 1 0 | 1
--------+--
1 0 0 1 | 0

## 3.

(i): Hamming-Distanz = 7
(ii): Hamming-Distanz = 6

## 4.

Hamming-Distanz = 3

## 5.

Es werden 4 Redundanzbits benötigt.
Ich werde die Redundanzbits in das Codewort an der entsprechenden Stelle einfügen.

Codewort: 101 1100 0101 1100

## 6.

Die Prüfbits 1 und 2 sind falsch.
Das korrekte Codewort lautet folglich: 100 0011 1101 0101

## 7.

Sei n + k = b_q + ... + b_1 die Binärdarstellung von n + k.
Dann ist das j-te Prüfbit falsch, wenn b_j 1 ist, weil das (n + k)-te Bit nach Definition des Hamming-Codes dann in das j-te Prüfbit miteingeflossen ist.

## 8.

Seien p und q zwei Codewörter mit Hamming-Distanz 2c, die sich an den Positionen i_j mit j aus [1, 2c] unterscheiden.
Sei nun v ein kompromittiertes p bei dem die Bits an den Positionen i_j mit j aus [1, c] gekippt sind.
Also gilt v_{i_j} = q_{i_j} für j in [1, c] und v_{i_j} = p_{i_j} für j in [c + 1, 2c].
Sei außerdem w ein kompromittiertes q bei dem die Bits an den Positionen i_j mit j aus [c + 1, 2c] gekippt sind.
Dann gilt w_{i_j} = q_{i_j} für j in [1, c] und w_{i_j} = p_{i_j} für j in [c + 1, 2c].
w und v gleichen sich nun an jeder Stelle und sind folglich gleich.
Der Code kann nun v und w nur entweder beide p oder beide q zuordnen.
Er kann also den einen Fehler nicht korrigieren.
