module Mux8to1(Y, V, S); 

output Y; 
input [7:0] V; 
input [2:0] S;

assign Y = V[0]&(~S[2]&~S[1]&~S[0]) | V[1]&(~S[2]&~S[1]&S[0]) | V[2]&(~S[2]&S[1]&~S[0]) | V[3]&(~S[2]&S[1]&S[0]) | V[4]&(S[2]&~S[1]&~S[0]) | V[5]&(S[2]&~S[1]&S[0]) | V[6]&(S[2]&S[1]&~S[0]) | V[7]&(S[2]&S[1]&S[0]);

endmodule
