TimeQuest Timing Analyzer report for lab6
Sun Dec 07 11:20:51 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk_sys'
 13. Slow Model Hold: 'clk_sys'
 14. Slow Model Minimum Pulse Width: 'clk_sys'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Fast Model Setup Summary
 18. Fast Model Hold Summary
 19. Fast Model Recovery Summary
 20. Fast Model Removal Summary
 21. Fast Model Minimum Pulse Width Summary
 22. Fast Model Setup: 'clk_sys'
 23. Fast Model Hold: 'clk_sys'
 24. Fast Model Minimum Pulse Width: 'clk_sys'
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Multicorner Timing Analysis Summary
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Setup Transfers
 31. Hold Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab6                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------+
; SDC File List                                        ;
+------------------+--------+--------------------------+
; SDC File Path    ; Status ; Read at                  ;
+------------------+--------+--------------------------+
; cpu_pipeline.sdc ; OK     ; Sun Dec 07 11:20:50 2025 ;
+------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk_sys    ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 100.36 MHz ; 100.36 MHz      ; clk_sys    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk_sys ; 0.036 ; 0.000         ;
+---------+-------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk_sys ; 0.391 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+-------+----------------------+
; Clock   ; Slack ; End Point TNS        ;
+---------+-------+----------------------+
; clk_sys ; 4.000 ; 0.000                ;
+---------+-------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_sys'                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.036 ; ID_EX:inst1|register32:inst5|inst16                         ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 10.000       ; -0.017     ; 9.983      ;
; 0.037 ; FowardingUnit:inst14|inst3~2_OTERM85                        ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 10.000       ; -0.027     ; 9.972      ;
; 0.044 ; ID_EX:inst1|register32:inst5|inst16                         ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 10.000       ; -0.017     ; 9.975      ;
; 0.045 ; FowardingUnit:inst14|inst3~2_OTERM85                        ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 10.000       ; -0.027     ; 9.964      ;
; 0.066 ; ID_EX:inst1|ID_EX_control:inst4|inst2                       ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 10.000       ; -0.029     ; 9.941      ;
; 0.070 ; Registers:inst6|regcell32:inst3|reg_cell:inst10|inst        ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 5.000        ; -0.031     ; 4.935      ;
; 0.074 ; ID_EX:inst1|ID_EX_control:inst4|inst2                       ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 10.000       ; -0.029     ; 9.933      ;
; 0.078 ; Registers:inst6|regcell32:inst3|reg_cell:inst10|inst        ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 5.000        ; -0.031     ; 4.927      ;
; 0.130 ; mux21_32:inst32|mux21:inst5|inst2~0_OTERM631                ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 10.000       ; -0.035     ; 9.871      ;
; 0.138 ; mux21_32:inst32|mux21:inst5|inst2~0_OTERM631                ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 10.000       ; -0.035     ; 9.863      ;
; 0.188 ; mux31_32:inst1111|mux31:inst35|mux21:inst2|inst2~1_OTERM677 ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 10.000       ; 0.000      ; 9.848      ;
; 0.192 ; Registers:inst6|regcell32:inst1|reg_cell:inst10|inst        ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 5.000        ; -0.031     ; 4.813      ;
; 0.196 ; mux31_32:inst1111|mux31:inst35|mux21:inst2|inst2~1_OTERM677 ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 10.000       ; 0.000      ; 9.840      ;
; 0.197 ; EX_MEM:inst2|register32:inst1|inst30                        ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 10.000       ; -0.001     ; 9.838      ;
; 0.200 ; Registers:inst6|regcell32:inst1|reg_cell:inst10|inst        ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 5.000        ; -0.031     ; 4.805      ;
; 0.205 ; EX_MEM:inst2|register32:inst1|inst30                        ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 10.000       ; -0.001     ; 9.830      ;
; 0.211 ; Registers:inst6|regcell32:inst4|reg_cell:inst10|inst        ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 5.000        ; -0.023     ; 4.802      ;
; 0.219 ; Registers:inst6|regcell32:inst4|reg_cell:inst10|inst        ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 5.000        ; -0.023     ; 4.794      ;
; 0.237 ; mux21_32:inst32|mux21:inst6|inst2~0_OTERM633                ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 10.000       ; -0.024     ; 9.775      ;
; 0.239 ; mux21_32:inst32|mux21:inst2|inst2~0_OTERM687                ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 10.000       ; 0.000      ; 9.797      ;
; 0.245 ; mux21_32:inst32|mux21:inst6|inst2~0_OTERM633                ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 10.000       ; -0.024     ; 9.767      ;
; 0.247 ; mux21_32:inst32|mux21:inst2|inst2~0_OTERM687                ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 10.000       ; 0.000      ; 9.789      ;
; 0.252 ; mux21_32:inst32|mux21:inst|inst2~0_OTERM448                 ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 10.000       ; 0.000      ; 9.784      ;
; 0.260 ; mux21_32:inst32|mux21:inst|inst2~0_OTERM448                 ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 10.000       ; 0.000      ; 9.776      ;
; 0.269 ; Registers:inst6|regcell32:inst3|reg_cell:inst29|inst        ; mux31_32:inst31|mux31:inst5|mux21:inst2|inst2~1_OTERM428                             ; clk_sys      ; clk_sys     ; 5.000        ; -0.015     ; 4.752      ;
; 0.270 ; Registers:inst6|regcell32:inst3|reg_cell:inst29|inst        ; mux21_32:inst32|mux21:inst29|inst2~0_OTERM6087                                       ; clk_sys      ; clk_sys     ; 5.000        ; -0.015     ; 4.751      ;
; 0.281 ; mux21_32:inst32|mux21:inst14|inst2~0_OTERM635               ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 10.000       ; 0.007      ; 9.762      ;
; 0.289 ; mux21_32:inst32|mux21:inst14|inst2~0_OTERM635               ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 10.000       ; 0.007      ; 9.754      ;
; 0.294 ; Registers:inst6|regcell32:inst1|reg_cell:inst20|inst        ; mux31_32:inst31|mux31:inst14|mux21:inst2|inst2~1_OTERM775                            ; clk_sys      ; clk_sys     ; 5.000        ; -0.008     ; 4.734      ;
; 0.297 ; Registers:inst6|regcell32:inst6|reg_cell:inst19|inst        ; ALU:inst9|mux21_32:inst|mux21:inst20|inst2~0_OTERM933_OTERM5977                      ; clk_sys      ; clk_sys     ; 5.000        ; -0.005     ; 4.734      ;
; 0.304 ; Registers:inst6|regcell32:inst1|reg_cell:inst8|inst         ; ALU:inst9|mux21_32:inst|mux21:inst|inst2~0_OTERM6077                                 ; clk_sys      ; clk_sys     ; 5.000        ; -0.034     ; 4.698      ;
; 0.305 ; Registers:inst6|regcell32:inst1|reg_cell:inst8|inst         ; ALU:inst9|CLA32:inst16|add4pg:inst|add4pg_carrygenerator:inst1|inst14~0_OTERM6067    ; clk_sys      ; clk_sys     ; 5.000        ; -0.034     ; 4.697      ;
; 0.319 ; mux31_32:inst1111|mux31:inst28|mux21:inst2|inst2~1_OTERM498 ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 10.000       ; -0.012     ; 9.705      ;
; 0.323 ; mux31_32:inst1111|mux31:inst33|mux21:inst2|inst2~1_OTERM673 ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 10.000       ; -0.012     ; 9.701      ;
; 0.324 ; Registers:inst6|regcell32:inst1|reg_cell:inst10|inst        ; mux21_32:inst32|mux21:inst2|inst2~0_OTERM687                                         ; clk_sys      ; clk_sys     ; 5.000        ; -0.031     ; 4.681      ;
; 0.327 ; mux31_32:inst1111|mux31:inst28|mux21:inst2|inst2~1_OTERM498 ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 10.000       ; -0.012     ; 9.697      ;
; 0.331 ; mux31_32:inst1111|mux31:inst33|mux21:inst2|inst2~1_OTERM673 ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 10.000       ; -0.012     ; 9.693      ;
; 0.331 ; Registers:inst6|regcell32:inst3|reg_cell:inst5|inst         ; mux21_32:inst32|mux21:inst13|inst2~0_OTERM456                                        ; clk_sys      ; clk_sys     ; 5.000        ; -0.028     ; 4.677      ;
; 0.331 ; Registers:inst6|regcell32:inst1|reg_cell:inst29|inst        ; mux31_32:inst31|mux31:inst5|mux21:inst2|inst2~1_OTERM428                             ; clk_sys      ; clk_sys     ; 5.000        ; -0.015     ; 4.690      ;
; 0.332 ; Registers:inst6|regcell32:inst1|reg_cell:inst29|inst        ; mux21_32:inst32|mux21:inst29|inst2~0_OTERM6087                                       ; clk_sys      ; clk_sys     ; 5.000        ; -0.015     ; 4.689      ;
; 0.346 ; Registers:inst6|regcell32:inst6|reg_cell:inst11|inst        ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst7_OTERM6073            ; clk_sys      ; clk_sys     ; 5.000        ; -0.028     ; 4.662      ;
; 0.347 ; mux21_32:inst32|mux21:inst3|inst2~0_OTERM450                ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 10.000       ; 0.000      ; 9.689      ;
; 0.347 ; Registers:inst6|regcell32:inst6|reg_cell:inst11|inst        ; ALU:inst9|mux21_32:inst|mux21:inst3|inst2~0_OTERM6075                                ; clk_sys      ; clk_sys     ; 5.000        ; -0.028     ; 4.661      ;
; 0.351 ; EX_MEM:inst2|register32:inst1|inst26                        ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 10.000       ; 0.005      ; 9.690      ;
; 0.355 ; mux21_32:inst32|mux21:inst3|inst2~0_OTERM450                ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 10.000       ; 0.000      ; 9.681      ;
; 0.359 ; EX_MEM:inst2|register32:inst1|inst26                        ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 10.000       ; 0.005      ; 9.682      ;
; 0.361 ; Registers:inst6|regcell32:inst6|reg_cell:inst28|inst        ; mux21_32:inst32|mux21:inst28|inst2~0_OTERM6093                                       ; clk_sys      ; clk_sys     ; 5.000        ; -0.025     ; 4.650      ;
; 0.365 ; Registers:inst6|regcell32:inst4|reg_cell:inst5|inst         ; mux21_32:inst32|mux21:inst13|inst2~0_OTERM456                                        ; clk_sys      ; clk_sys     ; 5.000        ; -0.020     ; 4.651      ;
; 0.373 ; Registers:inst6|regcell32:inst5|reg_cell:inst|inst          ; mux21_32:inst32|mux21:inst8|inst2~0_OTERM637                                         ; clk_sys      ; clk_sys     ; 5.000        ; -0.009     ; 4.654      ;
; 0.374 ; Registers:inst6|regcell32:inst6|reg_cell:inst29|inst        ; mux31_32:inst31|mux31:inst5|mux21:inst2|inst2~1_OTERM428                             ; clk_sys      ; clk_sys     ; 5.000        ; 0.000      ; 4.662      ;
; 0.375 ; Registers:inst6|regcell32:inst6|reg_cell:inst29|inst        ; mux21_32:inst32|mux21:inst29|inst2~0_OTERM6087                                       ; clk_sys      ; clk_sys     ; 5.000        ; 0.000      ; 4.661      ;
; 0.382 ; Registers:inst6|regcell32:inst5|reg_cell:inst|inst          ; ALU:inst9|mux21_32:inst|mux21:inst8|inst2~0_OTERM6081                                ; clk_sys      ; clk_sys     ; 5.000        ; -0.009     ; 4.645      ;
; 0.382 ; Registers:inst6|regcell32:inst6|reg_cell:inst15|inst        ; mux21_32:inst32|mux21:inst7|inst2~0_OTERM641                                         ; clk_sys      ; clk_sys     ; 5.000        ; -0.004     ; 4.650      ;
; 0.382 ; Registers:inst6|regcell32:inst2|reg_cell:inst8|inst         ; ALU:inst9|mux21_32:inst|mux21:inst|inst2~0_OTERM6077                                 ; clk_sys      ; clk_sys     ; 5.000        ; -0.033     ; 4.621      ;
; 0.383 ; Registers:inst6|regcell32:inst2|reg_cell:inst8|inst         ; ALU:inst9|CLA32:inst16|add4pg:inst|add4pg_carrygenerator:inst1|inst14~0_OTERM6067    ; clk_sys      ; clk_sys     ; 5.000        ; -0.033     ; 4.620      ;
; 0.390 ; Registers:inst6|regcell32:inst1|reg_cell:inst3|inst         ; ALU:inst9|CLA32:inst16|add4pg:inst2|add4_pg_generator:inst|inst7_OTERM6079           ; clk_sys      ; clk_sys     ; 5.000        ; -0.021     ; 4.625      ;
; 0.392 ; Registers:inst6|regcell32:inst1|reg_cell:inst|inst          ; mux21_32:inst32|mux21:inst8|inst2~0_OTERM637                                         ; clk_sys      ; clk_sys     ; 5.000        ; -0.015     ; 4.629      ;
; 0.401 ; Registers:inst6|regcell32:inst1|reg_cell:inst|inst          ; ALU:inst9|mux21_32:inst|mux21:inst8|inst2~0_OTERM6081                                ; clk_sys      ; clk_sys     ; 5.000        ; -0.015     ; 4.620      ;
; 0.405 ; mux21_32:inst32|mux21:inst1|inst2~0_OTERM643                ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 10.000       ; -0.029     ; 9.602      ;
; 0.405 ; Registers:inst6|regcell32:inst3|reg_cell:inst11|inst        ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst7_OTERM6073            ; clk_sys      ; clk_sys     ; 5.000        ; -0.028     ; 4.603      ;
; 0.406 ; Registers:inst6|regcell32:inst3|reg_cell:inst11|inst        ; ALU:inst9|mux21_32:inst|mux21:inst3|inst2~0_OTERM6075                                ; clk_sys      ; clk_sys     ; 5.000        ; -0.028     ; 4.602      ;
; 0.410 ; Registers:inst6|regcell32:inst3|reg_cell:inst22|inst        ; ALU:inst9|mux21_32:inst|mux21:inst22|inst2~0_OTERM6007_OTERM6047_OTERM6099           ; clk_sys      ; clk_sys     ; 5.000        ; -0.016     ; 4.610      ;
; 0.413 ; mux21_32:inst32|mux21:inst1|inst2~0_OTERM643                ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 10.000       ; -0.029     ; 9.594      ;
; 0.424 ; Registers:inst6|regcell32:inst3|reg_cell:inst20|inst        ; mux31_32:inst31|mux31:inst14|mux21:inst2|inst2~1_OTERM775                            ; clk_sys      ; clk_sys     ; 5.000        ; -0.008     ; 4.604      ;
; 0.426 ; mux21_32:inst32|mux21:inst10|inst2~0_OTERM462               ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 10.000       ; -0.012     ; 9.598      ;
; 0.430 ; Registers:inst6|regcell32:inst4|reg_cell:inst11|inst        ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst7_OTERM6073            ; clk_sys      ; clk_sys     ; 5.000        ; -0.032     ; 4.574      ;
; 0.431 ; Registers:inst6|regcell32:inst4|reg_cell:inst11|inst        ; ALU:inst9|mux21_32:inst|mux21:inst3|inst2~0_OTERM6075                                ; clk_sys      ; clk_sys     ; 5.000        ; -0.032     ; 4.573      ;
; 0.434 ; mux21_32:inst32|mux21:inst12|inst2~0_OTERM458               ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 10.000       ; 0.007      ; 9.609      ;
; 0.434 ; mux21_32:inst32|mux21:inst10|inst2~0_OTERM462               ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 10.000       ; -0.012     ; 9.590      ;
; 0.434 ; Registers:inst6|regcell32:inst6|reg_cell:inst10|inst        ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 5.000        ; -0.018     ; 4.584      ;
; 0.442 ; mux21_32:inst32|mux21:inst12|inst2~0_OTERM458               ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 10.000       ; 0.007      ; 9.601      ;
; 0.442 ; Registers:inst6|regcell32:inst6|reg_cell:inst10|inst        ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 5.000        ; -0.018     ; 4.576      ;
; 0.442 ; Registers:inst6|regcell32:inst6|reg_cell:inst8|inst         ; ALU:inst9|mux21_32:inst|mux21:inst|inst2~0_OTERM6077                                 ; clk_sys      ; clk_sys     ; 5.000        ; -0.033     ; 4.561      ;
; 0.443 ; Registers:inst6|regcell32:inst6|reg_cell:inst8|inst         ; ALU:inst9|CLA32:inst16|add4pg:inst|add4pg_carrygenerator:inst1|inst14~0_OTERM6067    ; clk_sys      ; clk_sys     ; 5.000        ; -0.033     ; 4.560      ;
; 0.444 ; Registers:inst6|regcell32:inst6|reg_cell:inst26|inst        ; mux21_32:inst32|mux21:inst26|inst2~0_OTERM6091                                       ; clk_sys      ; clk_sys     ; 5.000        ; -0.038     ; 4.554      ;
; 0.448 ; ID_EX:inst1|register32:inst5|inst16                         ; ALU:inst9|CLA32:inst16|add4pg:inst2|add4_pg_generator:inst|inst1_OTERM6083           ; clk_sys      ; clk_sys     ; 10.000       ; -0.006     ; 9.582      ;
; 0.448 ; Registers:inst6|regcell32:inst3|reg_cell:inst22|inst        ; mux31_32:inst31|mux31:inst13|mux21:inst2|inst2~1_OTERM308                            ; clk_sys      ; clk_sys     ; 5.000        ; -0.016     ; 4.572      ;
; 0.449 ; FowardingUnit:inst14|inst3~2_OTERM85                        ; ALU:inst9|CLA32:inst16|add4pg:inst2|add4_pg_generator:inst|inst1_OTERM6083           ; clk_sys      ; clk_sys     ; 10.000       ; -0.016     ; 9.571      ;
; 0.450 ; mux31_32:inst1111|mux31:inst32|mux21:inst2|inst2~1_OTERM675 ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 10.000       ; -0.024     ; 9.562      ;
; 0.458 ; mux31_32:inst1111|mux31:inst32|mux21:inst2|inst2~1_OTERM675 ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 10.000       ; -0.024     ; 9.554      ;
; 0.461 ; Registers:inst6|regcell32:inst3|reg_cell:inst10|inst        ; mux21_32:inst32|mux21:inst2|inst2~0_OTERM687                                         ; clk_sys      ; clk_sys     ; 5.000        ; -0.031     ; 4.544      ;
; 0.464 ; mux31_32:inst1111|mux31:inst31|mux21:inst2|inst2~1_OTERM504 ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 10.000       ; -0.024     ; 9.548      ;
; 0.472 ; mux31_32:inst1111|mux31:inst31|mux21:inst2|inst2~1_OTERM504 ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 10.000       ; -0.024     ; 9.540      ;
; 0.473 ; mux31_32:inst1111|mux31:inst3|mux21:inst2|inst2~0_OTERM591  ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 10.000       ; -0.029     ; 9.534      ;
; 0.478 ; ID_EX:inst1|ID_EX_control:inst4|inst2                       ; ALU:inst9|CLA32:inst16|add4pg:inst2|add4_pg_generator:inst|inst1_OTERM6083           ; clk_sys      ; clk_sys     ; 10.000       ; -0.018     ; 9.540      ;
; 0.481 ; mux31_32:inst1111|mux31:inst3|mux21:inst2|inst2~0_OTERM591  ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 10.000       ; -0.029     ; 9.526      ;
; 0.482 ; Registers:inst6|regcell32:inst1|reg_cell:inst11|inst        ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst7_OTERM6073            ; clk_sys      ; clk_sys     ; 5.000        ; -0.028     ; 4.526      ;
; 0.483 ; Registers:inst6|regcell32:inst1|reg_cell:inst11|inst        ; ALU:inst9|mux21_32:inst|mux21:inst3|inst2~0_OTERM6075                                ; clk_sys      ; clk_sys     ; 5.000        ; -0.028     ; 4.525      ;
; 0.489 ; mux21_32:inst32|mux21:inst4|inst2~0_OTERM639                ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 10.000       ; -0.024     ; 9.523      ;
; 0.493 ; Registers:inst6|regcell32:inst1|reg_cell:inst28|inst        ; mux21_32:inst32|mux21:inst28|inst2~0_OTERM6093                                       ; clk_sys      ; clk_sys     ; 5.000        ; -0.025     ; 4.518      ;
; 0.494 ; EX_MEM:inst2|register32:inst1|inst31                        ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 10.000       ; -0.029     ; 9.513      ;
; 0.494 ; Registers:inst6|regcell32:inst2|reg_cell:inst10|inst        ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 5.000        ; -0.034     ; 4.508      ;
; 0.497 ; mux21_32:inst32|mux21:inst4|inst2~0_OTERM639                ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 10.000       ; -0.024     ; 9.515      ;
; 0.502 ; EX_MEM:inst2|register32:inst1|inst31                        ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 10.000       ; -0.029     ; 9.505      ;
; 0.515 ; Registers:inst6|regcell32:inst7|reg_cell:inst10|inst        ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 5.000        ; -0.034     ; 4.487      ;
; 0.521 ; Registers:inst6|regcell32:inst6|reg_cell:inst|inst          ; mux21_32:inst32|mux21:inst8|inst2~0_OTERM637                                         ; clk_sys      ; clk_sys     ; 5.000        ; -0.015     ; 4.500      ;
; 0.524 ; Registers:inst6|regcell32:inst1|reg_cell:inst3|inst         ; mux21_32:inst32|mux21:inst11|inst2~0_OTERM460                                        ; clk_sys      ; clk_sys     ; 5.000        ; -0.021     ; 4.491      ;
; 0.528 ; mux31_32:inst1111|mux31:inst23|mux21:inst2|inst2~1_OTERM496 ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 10.000       ; -0.003     ; 9.505      ;
; 0.530 ; Registers:inst6|regcell32:inst6|reg_cell:inst|inst          ; ALU:inst9|mux21_32:inst|mux21:inst8|inst2~0_OTERM6081                                ; clk_sys      ; clk_sys     ; 5.000        ; -0.015     ; 4.491      ;
; 0.532 ; ID_EX:inst1|register32:inst5|inst16                         ; ALU:inst9|CLA32:inst16|add4pg:inst41|add4_pg_generator:inst|inst7_OTERM995_OTERM5967 ; clk_sys      ; clk_sys     ; 10.000       ; -0.027     ; 9.477      ;
+-------+-------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_sys'                                                                                                                                                                        ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; PC:inst4|inst5                                           ; PC:inst4|inst5                                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst21|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst21|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst22|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst22|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst6|ram_cell:inst6|inst   ; DataMemory:inst12|ram_cell32:inst6|ram_cell:inst6|inst   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst5|ram_cell:inst6|inst   ; DataMemory:inst12|ram_cell32:inst5|ram_cell:inst6|inst   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst10|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst10|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst12|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst12|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst23|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst23|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst78|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst78|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst9|ram_cell:inst6|inst   ; DataMemory:inst12|ram_cell32:inst9|ram_cell:inst6|inst   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst19|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst19|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst24|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst24|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst7|ram_cell:inst6|inst   ; DataMemory:inst12|ram_cell32:inst7|ram_cell:inst6|inst   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst|ram_cell:inst6|inst    ; DataMemory:inst12|ram_cell32:inst|ram_cell:inst6|inst    ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst73|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst73|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst79|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst79|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst72|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst72|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst2|ram_cell:inst6|inst   ; DataMemory:inst12|ram_cell32:inst2|ram_cell:inst6|inst   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst11|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst11|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst3|ram_cell:inst6|inst   ; DataMemory:inst12|ram_cell32:inst3|ram_cell:inst6|inst   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst20|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst20|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst13|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst13|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst76|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst76|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst77|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst77|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst4|ram_cell:inst6|inst   ; DataMemory:inst12|ram_cell32:inst4|ram_cell:inst6|inst   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst74|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst74|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst17|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst17|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst1|ram_cell:inst6|inst   ; DataMemory:inst12|ram_cell32:inst1|ram_cell:inst6|inst   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst22|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst22|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst21|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst21|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst23|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst23|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst78|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst78|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst5|ram_cell:inst13|inst  ; DataMemory:inst12|ram_cell32:inst5|ram_cell:inst13|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst6|ram_cell:inst13|inst  ; DataMemory:inst12|ram_cell32:inst6|ram_cell:inst13|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst10|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst10|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst12|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst12|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst79|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst79|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst72|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst72|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst19|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst19|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst9|ram_cell:inst13|inst  ; DataMemory:inst12|ram_cell32:inst9|ram_cell:inst13|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst7|ram_cell:inst13|inst  ; DataMemory:inst12|ram_cell32:inst7|ram_cell:inst13|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst24|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst24|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst73|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst73|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst|ram_cell:inst13|inst   ; DataMemory:inst12|ram_cell32:inst|ram_cell:inst13|inst   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst13|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst13|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst76|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst76|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst11|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst11|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst2|ram_cell:inst13|inst  ; DataMemory:inst12|ram_cell32:inst2|ram_cell:inst13|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst20|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst20|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst3|ram_cell:inst13|inst  ; DataMemory:inst12|ram_cell32:inst3|ram_cell:inst13|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst4|ram_cell:inst13|inst  ; DataMemory:inst12|ram_cell32:inst4|ram_cell:inst13|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst77|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst77|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst74|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst74|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst17|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst17|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst1|ram_cell:inst13|inst  ; DataMemory:inst12|ram_cell32:inst1|ram_cell:inst13|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst2|ram_cell:inst20|inst  ; DataMemory:inst12|ram_cell32:inst2|ram_cell:inst20|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst11|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst11|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst76|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst76|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst13|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst13|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst3|ram_cell:inst20|inst  ; DataMemory:inst12|ram_cell32:inst3|ram_cell:inst20|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst20|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst20|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst4|ram_cell:inst20|inst  ; DataMemory:inst12|ram_cell32:inst4|ram_cell:inst20|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst77|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst77|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst6|ram_cell:inst20|inst  ; DataMemory:inst12|ram_cell32:inst6|ram_cell:inst20|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst5|ram_cell:inst20|inst  ; DataMemory:inst12|ram_cell32:inst5|ram_cell:inst20|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst23|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst23|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst78|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst78|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst21|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst21|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst22|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst22|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst10|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst10|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst12|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst12|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst74|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst74|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst1|ram_cell:inst20|inst  ; DataMemory:inst12|ram_cell32:inst1|ram_cell:inst20|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst17|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst17|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst7|ram_cell:inst20|inst  ; DataMemory:inst12|ram_cell32:inst7|ram_cell:inst20|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst24|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst24|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst79|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst79|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst72|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst72|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst9|ram_cell:inst20|inst  ; DataMemory:inst12|ram_cell32:inst9|ram_cell:inst20|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst19|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst19|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst|ram_cell:inst20|inst   ; DataMemory:inst12|ram_cell32:inst|ram_cell:inst20|inst   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst73|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst73|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst23|ram_cell:inst28|inst ; DataMemory:inst12|ram_cell32:inst23|ram_cell:inst28|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst78|ram_cell:inst28|inst ; DataMemory:inst12|ram_cell32:inst78|ram_cell:inst28|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst6|ram_cell:inst28|inst  ; DataMemory:inst12|ram_cell32:inst6|ram_cell:inst28|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst5|ram_cell:inst28|inst  ; DataMemory:inst12|ram_cell32:inst5|ram_cell:inst28|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst12|ram_cell:inst28|inst ; DataMemory:inst12|ram_cell32:inst12|ram_cell:inst28|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst10|ram_cell:inst28|inst ; DataMemory:inst12|ram_cell32:inst10|ram_cell:inst28|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst22|ram_cell:inst28|inst ; DataMemory:inst12|ram_cell32:inst22|ram_cell:inst28|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst21|ram_cell:inst28|inst ; DataMemory:inst12|ram_cell32:inst21|ram_cell:inst28|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst9|ram_cell:inst28|inst  ; DataMemory:inst12|ram_cell32:inst9|ram_cell:inst28|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst19|ram_cell:inst28|inst ; DataMemory:inst12|ram_cell32:inst19|ram_cell:inst28|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst|ram_cell:inst28|inst   ; DataMemory:inst12|ram_cell32:inst|ram_cell:inst28|inst   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst73|ram_cell:inst28|inst ; DataMemory:inst12|ram_cell32:inst73|ram_cell:inst28|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst24|ram_cell:inst28|inst ; DataMemory:inst12|ram_cell32:inst24|ram_cell:inst28|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst7|ram_cell:inst28|inst  ; DataMemory:inst12|ram_cell32:inst7|ram_cell:inst28|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst72|ram_cell:inst28|inst ; DataMemory:inst12|ram_cell32:inst72|ram_cell:inst28|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst79|ram_cell:inst28|inst ; DataMemory:inst12|ram_cell32:inst79|ram_cell:inst28|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst17|ram_cell:inst28|inst ; DataMemory:inst12|ram_cell32:inst17|ram_cell:inst28|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DataMemory:inst12|ram_cell32:inst1|ram_cell:inst28|inst  ; DataMemory:inst12|ram_cell32:inst1|ram_cell:inst28|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.657      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_sys'                                                                                                                              ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                               ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst2|add4_pg_generator:inst|inst1_OTERM6083           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst2|add4_pg_generator:inst|inst1_OTERM6083           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst2|add4_pg_generator:inst|inst3_OTERM725            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst2|add4_pg_generator:inst|inst3_OTERM725            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst2|add4_pg_generator:inst|inst5_OTERM6085           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst2|add4_pg_generator:inst|inst5_OTERM6085           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst2|add4_pg_generator:inst|inst7_OTERM6079           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst2|add4_pg_generator:inst|inst7_OTERM6079           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst41|add4_pg_generator:inst|inst7_OTERM995_OTERM5967 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst41|add4_pg_generator:inst|inst7_OTERM995_OTERM5967 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst7|add4_pg_generator:inst|inst5_OTERM1163_OTERM5971 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst7|add4_pg_generator:inst|inst5_OTERM1163_OTERM5971 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst3_OTERM6071            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst3_OTERM6071            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst7_OTERM6073            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst7_OTERM6073            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst|add4pg_carrygenerator:inst1|inst14~0_OTERM6067    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst|add4pg_carrygenerator:inst1|inst14~0_OTERM6067    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|inst9_OTERM1139                                                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|inst9_OTERM1139                                                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst11|inst2~2_OTERM795                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst11|inst2~2_OTERM795                                ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst14|inst2~2_OTERM472                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst14|inst2~2_OTERM472                                ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst16|inst2~1_OTERM935                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst16|inst2~1_OTERM935                                ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst1|inst2~2_OTERM757                                 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst1|inst2~2_OTERM757                                 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst20|inst2~0_OTERM933_OTERM5977                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst20|inst2~0_OTERM933_OTERM5977                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst22|inst2~0_OTERM6007_OTERM6047_OTERM6099           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst22|inst2~0_OTERM6007_OTERM6047_OTERM6099           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst2|inst2~2_OTERM759                                 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst2|inst2~2_OTERM759                                 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst3|inst2~0_OTERM6075                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst3|inst2~0_OTERM6075                                ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst5|inst2~0_OTERM753                                 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst5|inst2~0_OTERM753                                 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst6|inst2~0_OTERM751                                 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst6|inst2~0_OTERM751                                 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst8|inst2~0_OTERM6081                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst8|inst2~0_OTERM6081                                ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst|inst2~0_OTERM6077                                 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst|inst2~0_OTERM6077                                 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALUControl:inst19|mux21_4:inst|mux21:inst1|inst2~1_OTERM262                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALUControl:inst19|mux21_4:inst|mux21:inst1|inst2~1_OTERM262                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALUControl:inst19|mux21_4:inst|mux21:inst2|inst2~1_OTERM1135                         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALUControl:inst19|mux21_4:inst|mux21:inst2|inst2~1_OTERM1135                         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALUControl:inst19|mux21_4:inst|mux21:inst3|inst2~1_OTERM368                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALUControl:inst19|mux21_4:inst|mux21:inst3|inst2~1_OTERM368                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALUControl:inst19|mux21_4:inst|mux21:inst|inst1~0_OTERM797                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALUControl:inst19|mux21_4:inst|mux21:inst|inst1~0_OTERM797                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Adder:inst8|PG4:inst4|inst19~1_OTERM260                                              ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Adder:inst8|PG4:inst4|inst19~1_OTERM260                                              ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Adder:inst8|PG4:inst4|inst19~3_OTERM889                                              ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Adder:inst8|PG4:inst4|inst19~3_OTERM889                                              ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst1|add4_pg_generator:inst|inst1_OTERM95                        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst1|add4_pg_generator:inst|inst1_OTERM95                        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst1|add4_pg_generator:inst|inst6_OTERM366                       ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst1|add4_pg_generator:inst|inst6_OTERM366                       ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst1|add4_pg_generator:inst|inst7_OTERM103                       ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst1|add4_pg_generator:inst|inst7_OTERM103                       ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst1|add4pg_carrygenerator:inst1|inst7~1_OTERM258                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst1|add4pg_carrygenerator:inst1|inst7~1_OTERM258                ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst2|add4_pg_generator:inst|inst1_OTERM378                       ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst2|add4_pg_generator:inst|inst1_OTERM378                       ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst2|add4_pg_generator:inst|inst3_OTERM370                       ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst2|add4_pg_generator:inst|inst3_OTERM370                       ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst2|add4pg_carrygenerator:inst1|inst7~1_OTERM163                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst2|add4pg_carrygenerator:inst1|inst7~1_OTERM163                ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst|add4pg_carrygenerator:inst1|inst7~0_OTERM89                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst|add4pg_carrygenerator:inst1|inst7~0_OTERM89                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~0_OTERM805                                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~0_OTERM805                                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~10_OTERM849                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~10_OTERM849                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~12_OTERM813                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~12_OTERM813                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~13_OTERM871                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~13_OTERM871                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~15_OTERM815                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~15_OTERM815                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~18_OTERM817                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~18_OTERM817                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~19_OTERM873                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~19_OTERM873                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~1_OTERM843                                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~1_OTERM843                                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~21_OTERM875                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~21_OTERM875                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~22_OTERM883                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~22_OTERM883                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~23_OTERM819                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~23_OTERM819                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~24_OTERM1003                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~24_OTERM1003                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~27_OTERM821                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~27_OTERM821                                           ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; ALUresult[*]       ; clk_sys    ; 16.084 ; 16.084 ; Rise       ; clk_sys         ;
;  ALUresult[0]      ; clk_sys    ; 12.896 ; 12.896 ; Rise       ; clk_sys         ;
;  ALUresult[1]      ; clk_sys    ; 12.446 ; 12.446 ; Rise       ; clk_sys         ;
;  ALUresult[2]      ; clk_sys    ; 12.510 ; 12.510 ; Rise       ; clk_sys         ;
;  ALUresult[3]      ; clk_sys    ; 12.206 ; 12.206 ; Rise       ; clk_sys         ;
;  ALUresult[4]      ; clk_sys    ; 11.823 ; 11.823 ; Rise       ; clk_sys         ;
;  ALUresult[5]      ; clk_sys    ; 12.598 ; 12.598 ; Rise       ; clk_sys         ;
;  ALUresult[6]      ; clk_sys    ; 13.095 ; 13.095 ; Rise       ; clk_sys         ;
;  ALUresult[7]      ; clk_sys    ; 13.736 ; 13.736 ; Rise       ; clk_sys         ;
;  ALUresult[8]      ; clk_sys    ; 13.387 ; 13.387 ; Rise       ; clk_sys         ;
;  ALUresult[9]      ; clk_sys    ; 12.600 ; 12.600 ; Rise       ; clk_sys         ;
;  ALUresult[10]     ; clk_sys    ; 13.560 ; 13.560 ; Rise       ; clk_sys         ;
;  ALUresult[11]     ; clk_sys    ; 14.428 ; 14.428 ; Rise       ; clk_sys         ;
;  ALUresult[12]     ; clk_sys    ; 13.367 ; 13.367 ; Rise       ; clk_sys         ;
;  ALUresult[13]     ; clk_sys    ; 12.973 ; 12.973 ; Rise       ; clk_sys         ;
;  ALUresult[14]     ; clk_sys    ; 13.876 ; 13.876 ; Rise       ; clk_sys         ;
;  ALUresult[15]     ; clk_sys    ; 13.732 ; 13.732 ; Rise       ; clk_sys         ;
;  ALUresult[16]     ; clk_sys    ; 15.152 ; 15.152 ; Rise       ; clk_sys         ;
;  ALUresult[17]     ; clk_sys    ; 13.488 ; 13.488 ; Rise       ; clk_sys         ;
;  ALUresult[18]     ; clk_sys    ; 13.966 ; 13.966 ; Rise       ; clk_sys         ;
;  ALUresult[19]     ; clk_sys    ; 13.741 ; 13.741 ; Rise       ; clk_sys         ;
;  ALUresult[20]     ; clk_sys    ; 13.623 ; 13.623 ; Rise       ; clk_sys         ;
;  ALUresult[21]     ; clk_sys    ; 14.160 ; 14.160 ; Rise       ; clk_sys         ;
;  ALUresult[22]     ; clk_sys    ; 15.274 ; 15.274 ; Rise       ; clk_sys         ;
;  ALUresult[23]     ; clk_sys    ; 15.377 ; 15.377 ; Rise       ; clk_sys         ;
;  ALUresult[24]     ; clk_sys    ; 14.089 ; 14.089 ; Rise       ; clk_sys         ;
;  ALUresult[25]     ; clk_sys    ; 14.377 ; 14.377 ; Rise       ; clk_sys         ;
;  ALUresult[26]     ; clk_sys    ; 15.002 ; 15.002 ; Rise       ; clk_sys         ;
;  ALUresult[27]     ; clk_sys    ; 14.548 ; 14.548 ; Rise       ; clk_sys         ;
;  ALUresult[28]     ; clk_sys    ; 15.004 ; 15.004 ; Rise       ; clk_sys         ;
;  ALUresult[29]     ; clk_sys    ; 15.200 ; 15.200 ; Rise       ; clk_sys         ;
;  ALUresult[30]     ; clk_sys    ; 14.777 ; 14.777 ; Rise       ; clk_sys         ;
;  ALUresult[31]     ; clk_sys    ; 16.084 ; 16.084 ; Rise       ; clk_sys         ;
; Instruction_o[*]   ; clk_sys    ; 9.989  ; 9.989  ; Rise       ; clk_sys         ;
;  Instruction_o[0]  ; clk_sys    ; 9.567  ; 9.567  ; Rise       ; clk_sys         ;
;  Instruction_o[1]  ; clk_sys    ; 9.455  ; 9.455  ; Rise       ; clk_sys         ;
;  Instruction_o[2]  ; clk_sys    ; 8.929  ; 8.929  ; Rise       ; clk_sys         ;
;  Instruction_o[3]  ; clk_sys    ; 9.156  ; 9.156  ; Rise       ; clk_sys         ;
;  Instruction_o[4]  ; clk_sys    ; 9.436  ; 9.436  ; Rise       ; clk_sys         ;
;  Instruction_o[5]  ; clk_sys    ; 8.995  ; 8.995  ; Rise       ; clk_sys         ;
;  Instruction_o[6]  ; clk_sys    ; 8.863  ; 8.863  ; Rise       ; clk_sys         ;
;  Instruction_o[7]  ; clk_sys    ; 9.329  ; 9.329  ; Rise       ; clk_sys         ;
;  Instruction_o[8]  ; clk_sys    ; 9.593  ; 9.593  ; Rise       ; clk_sys         ;
;  Instruction_o[9]  ; clk_sys    ; 9.335  ; 9.335  ; Rise       ; clk_sys         ;
;  Instruction_o[10] ; clk_sys    ; 9.345  ; 9.345  ; Rise       ; clk_sys         ;
;  Instruction_o[11] ; clk_sys    ; 9.426  ; 9.426  ; Rise       ; clk_sys         ;
;  Instruction_o[12] ; clk_sys    ; 8.942  ; 8.942  ; Rise       ; clk_sys         ;
;  Instruction_o[13] ; clk_sys    ; 9.141  ; 9.141  ; Rise       ; clk_sys         ;
;  Instruction_o[14] ; clk_sys    ; 9.365  ; 9.365  ; Rise       ; clk_sys         ;
;  Instruction_o[15] ; clk_sys    ; 9.466  ; 9.466  ; Rise       ; clk_sys         ;
;  Instruction_o[16] ; clk_sys    ; 8.383  ; 8.383  ; Rise       ; clk_sys         ;
;  Instruction_o[17] ; clk_sys    ; 9.812  ; 9.812  ; Rise       ; clk_sys         ;
;  Instruction_o[18] ; clk_sys    ; 9.767  ; 9.767  ; Rise       ; clk_sys         ;
;  Instruction_o[21] ; clk_sys    ; 9.209  ; 9.209  ; Rise       ; clk_sys         ;
;  Instruction_o[22] ; clk_sys    ; 9.423  ; 9.423  ; Rise       ; clk_sys         ;
;  Instruction_o[23] ; clk_sys    ; 9.989  ; 9.989  ; Rise       ; clk_sys         ;
;  Instruction_o[26] ; clk_sys    ; 8.446  ; 8.446  ; Rise       ; clk_sys         ;
;  Instruction_o[27] ; clk_sys    ; 9.952  ; 9.952  ; Rise       ; clk_sys         ;
;  Instruction_o[28] ; clk_sys    ; 9.986  ; 9.986  ; Rise       ; clk_sys         ;
;  Instruction_o[29] ; clk_sys    ; 9.076  ; 9.076  ; Rise       ; clk_sys         ;
;  Instruction_o[31] ; clk_sys    ; 9.818  ; 9.818  ; Rise       ; clk_sys         ;
; PC_out[*]          ; clk_sys    ; 8.583  ; 8.583  ; Rise       ; clk_sys         ;
;  PC_out[0]         ; clk_sys    ; 7.596  ; 7.596  ; Rise       ; clk_sys         ;
;  PC_out[1]         ; clk_sys    ; 7.469  ; 7.469  ; Rise       ; clk_sys         ;
;  PC_out[2]         ; clk_sys    ; 7.198  ; 7.198  ; Rise       ; clk_sys         ;
;  PC_out[3]         ; clk_sys    ; 6.955  ; 6.955  ; Rise       ; clk_sys         ;
;  PC_out[4]         ; clk_sys    ; 6.902  ; 6.902  ; Rise       ; clk_sys         ;
;  PC_out[5]         ; clk_sys    ; 6.508  ; 6.508  ; Rise       ; clk_sys         ;
;  PC_out[6]         ; clk_sys    ; 6.492  ; 6.492  ; Rise       ; clk_sys         ;
;  PC_out[7]         ; clk_sys    ; 7.364  ; 7.364  ; Rise       ; clk_sys         ;
;  PC_out[8]         ; clk_sys    ; 7.223  ; 7.223  ; Rise       ; clk_sys         ;
;  PC_out[9]         ; clk_sys    ; 6.952  ; 6.952  ; Rise       ; clk_sys         ;
;  PC_out[10]        ; clk_sys    ; 7.749  ; 7.749  ; Rise       ; clk_sys         ;
;  PC_out[11]        ; clk_sys    ; 6.878  ; 6.878  ; Rise       ; clk_sys         ;
;  PC_out[12]        ; clk_sys    ; 7.436  ; 7.436  ; Rise       ; clk_sys         ;
;  PC_out[13]        ; clk_sys    ; 7.147  ; 7.147  ; Rise       ; clk_sys         ;
;  PC_out[14]        ; clk_sys    ; 7.239  ; 7.239  ; Rise       ; clk_sys         ;
;  PC_out[15]        ; clk_sys    ; 7.067  ; 7.067  ; Rise       ; clk_sys         ;
;  PC_out[16]        ; clk_sys    ; 7.069  ; 7.069  ; Rise       ; clk_sys         ;
;  PC_out[17]        ; clk_sys    ; 6.874  ; 6.874  ; Rise       ; clk_sys         ;
;  PC_out[18]        ; clk_sys    ; 7.080  ; 7.080  ; Rise       ; clk_sys         ;
;  PC_out[19]        ; clk_sys    ; 7.003  ; 7.003  ; Rise       ; clk_sys         ;
;  PC_out[20]        ; clk_sys    ; 6.355  ; 6.355  ; Rise       ; clk_sys         ;
;  PC_out[21]        ; clk_sys    ; 6.396  ; 6.396  ; Rise       ; clk_sys         ;
;  PC_out[22]        ; clk_sys    ; 6.881  ; 6.881  ; Rise       ; clk_sys         ;
;  PC_out[23]        ; clk_sys    ; 6.403  ; 6.403  ; Rise       ; clk_sys         ;
;  PC_out[24]        ; clk_sys    ; 7.801  ; 7.801  ; Rise       ; clk_sys         ;
;  PC_out[25]        ; clk_sys    ; 8.583  ; 8.583  ; Rise       ; clk_sys         ;
;  PC_out[26]        ; clk_sys    ; 7.585  ; 7.585  ; Rise       ; clk_sys         ;
;  PC_out[27]        ; clk_sys    ; 7.782  ; 7.782  ; Rise       ; clk_sys         ;
;  PC_out[28]        ; clk_sys    ; 6.986  ; 6.986  ; Rise       ; clk_sys         ;
;  PC_out[29]        ; clk_sys    ; 7.587  ; 7.587  ; Rise       ; clk_sys         ;
;  PC_out[30]        ; clk_sys    ; 7.427  ; 7.427  ; Rise       ; clk_sys         ;
;  PC_out[31]        ; clk_sys    ; 7.423  ; 7.423  ; Rise       ; clk_sys         ;
; WriteData[*]       ; clk_sys    ; 8.447  ; 8.447  ; Rise       ; clk_sys         ;
;  WriteData[0]      ; clk_sys    ; 7.610  ; 7.610  ; Rise       ; clk_sys         ;
;  WriteData[1]      ; clk_sys    ; 7.188  ; 7.188  ; Rise       ; clk_sys         ;
;  WriteData[2]      ; clk_sys    ; 7.266  ; 7.266  ; Rise       ; clk_sys         ;
;  WriteData[3]      ; clk_sys    ; 6.417  ; 6.417  ; Rise       ; clk_sys         ;
;  WriteData[4]      ; clk_sys    ; 7.159  ; 7.159  ; Rise       ; clk_sys         ;
;  WriteData[5]      ; clk_sys    ; 7.153  ; 7.153  ; Rise       ; clk_sys         ;
;  WriteData[6]      ; clk_sys    ; 7.695  ; 7.695  ; Rise       ; clk_sys         ;
;  WriteData[7]      ; clk_sys    ; 6.688  ; 6.688  ; Rise       ; clk_sys         ;
;  WriteData[8]      ; clk_sys    ; 7.777  ; 7.777  ; Rise       ; clk_sys         ;
;  WriteData[9]      ; clk_sys    ; 7.867  ; 7.867  ; Rise       ; clk_sys         ;
;  WriteData[10]     ; clk_sys    ; 6.996  ; 6.996  ; Rise       ; clk_sys         ;
;  WriteData[11]     ; clk_sys    ; 7.695  ; 7.695  ; Rise       ; clk_sys         ;
;  WriteData[12]     ; clk_sys    ; 7.039  ; 7.039  ; Rise       ; clk_sys         ;
;  WriteData[13]     ; clk_sys    ; 6.623  ; 6.623  ; Rise       ; clk_sys         ;
;  WriteData[14]     ; clk_sys    ; 7.923  ; 7.923  ; Rise       ; clk_sys         ;
;  WriteData[15]     ; clk_sys    ; 6.708  ; 6.708  ; Rise       ; clk_sys         ;
;  WriteData[16]     ; clk_sys    ; 6.736  ; 6.736  ; Rise       ; clk_sys         ;
;  WriteData[17]     ; clk_sys    ; 7.445  ; 7.445  ; Rise       ; clk_sys         ;
;  WriteData[18]     ; clk_sys    ; 6.650  ; 6.650  ; Rise       ; clk_sys         ;
;  WriteData[19]     ; clk_sys    ; 6.406  ; 6.406  ; Rise       ; clk_sys         ;
;  WriteData[20]     ; clk_sys    ; 7.708  ; 7.708  ; Rise       ; clk_sys         ;
;  WriteData[21]     ; clk_sys    ; 8.447  ; 8.447  ; Rise       ; clk_sys         ;
;  WriteData[22]     ; clk_sys    ; 7.247  ; 7.247  ; Rise       ; clk_sys         ;
;  WriteData[23]     ; clk_sys    ; 7.939  ; 7.939  ; Rise       ; clk_sys         ;
;  WriteData[24]     ; clk_sys    ; 7.330  ; 7.330  ; Rise       ; clk_sys         ;
;  WriteData[25]     ; clk_sys    ; 7.107  ; 7.107  ; Rise       ; clk_sys         ;
;  WriteData[26]     ; clk_sys    ; 7.824  ; 7.824  ; Rise       ; clk_sys         ;
;  WriteData[27]     ; clk_sys    ; 7.179  ; 7.179  ; Rise       ; clk_sys         ;
;  WriteData[28]     ; clk_sys    ; 6.414  ; 6.414  ; Rise       ; clk_sys         ;
;  WriteData[29]     ; clk_sys    ; 6.420  ; 6.420  ; Rise       ; clk_sys         ;
;  WriteData[30]     ; clk_sys    ; 6.388  ; 6.388  ; Rise       ; clk_sys         ;
;  WriteData[31]     ; clk_sys    ; 7.156  ; 7.156  ; Rise       ; clk_sys         ;
+--------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; ALUresult[*]       ; clk_sys    ; 7.845  ; 7.845  ; Rise       ; clk_sys         ;
;  ALUresult[0]      ; clk_sys    ; 9.494  ; 9.494  ; Rise       ; clk_sys         ;
;  ALUresult[1]      ; clk_sys    ; 9.795  ; 9.795  ; Rise       ; clk_sys         ;
;  ALUresult[2]      ; clk_sys    ; 8.648  ; 8.648  ; Rise       ; clk_sys         ;
;  ALUresult[3]      ; clk_sys    ; 8.229  ; 8.229  ; Rise       ; clk_sys         ;
;  ALUresult[4]      ; clk_sys    ; 9.171  ; 9.171  ; Rise       ; clk_sys         ;
;  ALUresult[5]      ; clk_sys    ; 9.135  ; 9.135  ; Rise       ; clk_sys         ;
;  ALUresult[6]      ; clk_sys    ; 8.888  ; 8.888  ; Rise       ; clk_sys         ;
;  ALUresult[7]      ; clk_sys    ; 9.643  ; 9.643  ; Rise       ; clk_sys         ;
;  ALUresult[8]      ; clk_sys    ; 9.464  ; 9.464  ; Rise       ; clk_sys         ;
;  ALUresult[9]      ; clk_sys    ; 8.857  ; 8.857  ; Rise       ; clk_sys         ;
;  ALUresult[10]     ; clk_sys    ; 9.859  ; 9.859  ; Rise       ; clk_sys         ;
;  ALUresult[11]     ; clk_sys    ; 9.988  ; 9.988  ; Rise       ; clk_sys         ;
;  ALUresult[12]     ; clk_sys    ; 8.698  ; 8.698  ; Rise       ; clk_sys         ;
;  ALUresult[13]     ; clk_sys    ; 8.664  ; 8.664  ; Rise       ; clk_sys         ;
;  ALUresult[14]     ; clk_sys    ; 9.984  ; 9.984  ; Rise       ; clk_sys         ;
;  ALUresult[15]     ; clk_sys    ; 9.311  ; 9.311  ; Rise       ; clk_sys         ;
;  ALUresult[16]     ; clk_sys    ; 10.227 ; 10.227 ; Rise       ; clk_sys         ;
;  ALUresult[17]     ; clk_sys    ; 9.827  ; 9.827  ; Rise       ; clk_sys         ;
;  ALUresult[18]     ; clk_sys    ; 8.791  ; 8.791  ; Rise       ; clk_sys         ;
;  ALUresult[19]     ; clk_sys    ; 7.845  ; 7.845  ; Rise       ; clk_sys         ;
;  ALUresult[20]     ; clk_sys    ; 9.316  ; 9.316  ; Rise       ; clk_sys         ;
;  ALUresult[21]     ; clk_sys    ; 9.133  ; 9.133  ; Rise       ; clk_sys         ;
;  ALUresult[22]     ; clk_sys    ; 8.570  ; 8.570  ; Rise       ; clk_sys         ;
;  ALUresult[23]     ; clk_sys    ; 9.448  ; 9.448  ; Rise       ; clk_sys         ;
;  ALUresult[24]     ; clk_sys    ; 8.884  ; 8.884  ; Rise       ; clk_sys         ;
;  ALUresult[25]     ; clk_sys    ; 8.193  ; 8.193  ; Rise       ; clk_sys         ;
;  ALUresult[26]     ; clk_sys    ; 10.303 ; 10.303 ; Rise       ; clk_sys         ;
;  ALUresult[27]     ; clk_sys    ; 9.221  ; 9.221  ; Rise       ; clk_sys         ;
;  ALUresult[28]     ; clk_sys    ; 9.281  ; 9.281  ; Rise       ; clk_sys         ;
;  ALUresult[29]     ; clk_sys    ; 8.433  ; 8.433  ; Rise       ; clk_sys         ;
;  ALUresult[30]     ; clk_sys    ; 9.747  ; 9.747  ; Rise       ; clk_sys         ;
;  ALUresult[31]     ; clk_sys    ; 9.285  ; 9.285  ; Rise       ; clk_sys         ;
; Instruction_o[*]   ; clk_sys    ; 7.419  ; 7.419  ; Rise       ; clk_sys         ;
;  Instruction_o[0]  ; clk_sys    ; 8.600  ; 8.600  ; Rise       ; clk_sys         ;
;  Instruction_o[1]  ; clk_sys    ; 8.484  ; 8.484  ; Rise       ; clk_sys         ;
;  Instruction_o[2]  ; clk_sys    ; 8.197  ; 8.197  ; Rise       ; clk_sys         ;
;  Instruction_o[3]  ; clk_sys    ; 8.296  ; 8.296  ; Rise       ; clk_sys         ;
;  Instruction_o[4]  ; clk_sys    ; 8.335  ; 8.335  ; Rise       ; clk_sys         ;
;  Instruction_o[5]  ; clk_sys    ; 8.359  ; 8.359  ; Rise       ; clk_sys         ;
;  Instruction_o[6]  ; clk_sys    ; 7.779  ; 7.779  ; Rise       ; clk_sys         ;
;  Instruction_o[7]  ; clk_sys    ; 8.318  ; 8.318  ; Rise       ; clk_sys         ;
;  Instruction_o[8]  ; clk_sys    ; 8.492  ; 8.492  ; Rise       ; clk_sys         ;
;  Instruction_o[9]  ; clk_sys    ; 8.234  ; 8.234  ; Rise       ; clk_sys         ;
;  Instruction_o[10] ; clk_sys    ; 8.244  ; 8.244  ; Rise       ; clk_sys         ;
;  Instruction_o[11] ; clk_sys    ; 8.400  ; 8.400  ; Rise       ; clk_sys         ;
;  Instruction_o[12] ; clk_sys    ; 8.337  ; 8.337  ; Rise       ; clk_sys         ;
;  Instruction_o[13] ; clk_sys    ; 7.465  ; 7.465  ; Rise       ; clk_sys         ;
;  Instruction_o[14] ; clk_sys    ; 8.264  ; 8.264  ; Rise       ; clk_sys         ;
;  Instruction_o[15] ; clk_sys    ; 8.365  ; 8.365  ; Rise       ; clk_sys         ;
;  Instruction_o[16] ; clk_sys    ; 7.419  ; 7.419  ; Rise       ; clk_sys         ;
;  Instruction_o[17] ; clk_sys    ; 8.826  ; 8.826  ; Rise       ; clk_sys         ;
;  Instruction_o[18] ; clk_sys    ; 8.287  ; 8.287  ; Rise       ; clk_sys         ;
;  Instruction_o[21] ; clk_sys    ; 8.394  ; 8.394  ; Rise       ; clk_sys         ;
;  Instruction_o[22] ; clk_sys    ; 8.787  ; 8.787  ; Rise       ; clk_sys         ;
;  Instruction_o[23] ; clk_sys    ; 8.204  ; 8.204  ; Rise       ; clk_sys         ;
;  Instruction_o[26] ; clk_sys    ; 7.628  ; 7.628  ; Rise       ; clk_sys         ;
;  Instruction_o[27] ; clk_sys    ; 8.617  ; 8.617  ; Rise       ; clk_sys         ;
;  Instruction_o[28] ; clk_sys    ; 8.201  ; 8.201  ; Rise       ; clk_sys         ;
;  Instruction_o[29] ; clk_sys    ; 7.727  ; 7.727  ; Rise       ; clk_sys         ;
;  Instruction_o[31] ; clk_sys    ; 8.483  ; 8.483  ; Rise       ; clk_sys         ;
; PC_out[*]          ; clk_sys    ; 6.355  ; 6.355  ; Rise       ; clk_sys         ;
;  PC_out[0]         ; clk_sys    ; 7.596  ; 7.596  ; Rise       ; clk_sys         ;
;  PC_out[1]         ; clk_sys    ; 7.469  ; 7.469  ; Rise       ; clk_sys         ;
;  PC_out[2]         ; clk_sys    ; 7.198  ; 7.198  ; Rise       ; clk_sys         ;
;  PC_out[3]         ; clk_sys    ; 6.955  ; 6.955  ; Rise       ; clk_sys         ;
;  PC_out[4]         ; clk_sys    ; 6.902  ; 6.902  ; Rise       ; clk_sys         ;
;  PC_out[5]         ; clk_sys    ; 6.508  ; 6.508  ; Rise       ; clk_sys         ;
;  PC_out[6]         ; clk_sys    ; 6.492  ; 6.492  ; Rise       ; clk_sys         ;
;  PC_out[7]         ; clk_sys    ; 7.364  ; 7.364  ; Rise       ; clk_sys         ;
;  PC_out[8]         ; clk_sys    ; 7.223  ; 7.223  ; Rise       ; clk_sys         ;
;  PC_out[9]         ; clk_sys    ; 6.952  ; 6.952  ; Rise       ; clk_sys         ;
;  PC_out[10]        ; clk_sys    ; 7.749  ; 7.749  ; Rise       ; clk_sys         ;
;  PC_out[11]        ; clk_sys    ; 6.878  ; 6.878  ; Rise       ; clk_sys         ;
;  PC_out[12]        ; clk_sys    ; 7.436  ; 7.436  ; Rise       ; clk_sys         ;
;  PC_out[13]        ; clk_sys    ; 7.147  ; 7.147  ; Rise       ; clk_sys         ;
;  PC_out[14]        ; clk_sys    ; 7.239  ; 7.239  ; Rise       ; clk_sys         ;
;  PC_out[15]        ; clk_sys    ; 7.067  ; 7.067  ; Rise       ; clk_sys         ;
;  PC_out[16]        ; clk_sys    ; 7.069  ; 7.069  ; Rise       ; clk_sys         ;
;  PC_out[17]        ; clk_sys    ; 6.874  ; 6.874  ; Rise       ; clk_sys         ;
;  PC_out[18]        ; clk_sys    ; 7.080  ; 7.080  ; Rise       ; clk_sys         ;
;  PC_out[19]        ; clk_sys    ; 7.003  ; 7.003  ; Rise       ; clk_sys         ;
;  PC_out[20]        ; clk_sys    ; 6.355  ; 6.355  ; Rise       ; clk_sys         ;
;  PC_out[21]        ; clk_sys    ; 6.396  ; 6.396  ; Rise       ; clk_sys         ;
;  PC_out[22]        ; clk_sys    ; 6.881  ; 6.881  ; Rise       ; clk_sys         ;
;  PC_out[23]        ; clk_sys    ; 6.403  ; 6.403  ; Rise       ; clk_sys         ;
;  PC_out[24]        ; clk_sys    ; 7.801  ; 7.801  ; Rise       ; clk_sys         ;
;  PC_out[25]        ; clk_sys    ; 8.583  ; 8.583  ; Rise       ; clk_sys         ;
;  PC_out[26]        ; clk_sys    ; 7.585  ; 7.585  ; Rise       ; clk_sys         ;
;  PC_out[27]        ; clk_sys    ; 7.782  ; 7.782  ; Rise       ; clk_sys         ;
;  PC_out[28]        ; clk_sys    ; 6.986  ; 6.986  ; Rise       ; clk_sys         ;
;  PC_out[29]        ; clk_sys    ; 7.587  ; 7.587  ; Rise       ; clk_sys         ;
;  PC_out[30]        ; clk_sys    ; 7.427  ; 7.427  ; Rise       ; clk_sys         ;
;  PC_out[31]        ; clk_sys    ; 7.423  ; 7.423  ; Rise       ; clk_sys         ;
; WriteData[*]       ; clk_sys    ; 6.388  ; 6.388  ; Rise       ; clk_sys         ;
;  WriteData[0]      ; clk_sys    ; 7.610  ; 7.610  ; Rise       ; clk_sys         ;
;  WriteData[1]      ; clk_sys    ; 7.188  ; 7.188  ; Rise       ; clk_sys         ;
;  WriteData[2]      ; clk_sys    ; 7.266  ; 7.266  ; Rise       ; clk_sys         ;
;  WriteData[3]      ; clk_sys    ; 6.417  ; 6.417  ; Rise       ; clk_sys         ;
;  WriteData[4]      ; clk_sys    ; 7.159  ; 7.159  ; Rise       ; clk_sys         ;
;  WriteData[5]      ; clk_sys    ; 7.153  ; 7.153  ; Rise       ; clk_sys         ;
;  WriteData[6]      ; clk_sys    ; 7.695  ; 7.695  ; Rise       ; clk_sys         ;
;  WriteData[7]      ; clk_sys    ; 6.688  ; 6.688  ; Rise       ; clk_sys         ;
;  WriteData[8]      ; clk_sys    ; 7.777  ; 7.777  ; Rise       ; clk_sys         ;
;  WriteData[9]      ; clk_sys    ; 7.867  ; 7.867  ; Rise       ; clk_sys         ;
;  WriteData[10]     ; clk_sys    ; 6.996  ; 6.996  ; Rise       ; clk_sys         ;
;  WriteData[11]     ; clk_sys    ; 7.695  ; 7.695  ; Rise       ; clk_sys         ;
;  WriteData[12]     ; clk_sys    ; 7.039  ; 7.039  ; Rise       ; clk_sys         ;
;  WriteData[13]     ; clk_sys    ; 6.623  ; 6.623  ; Rise       ; clk_sys         ;
;  WriteData[14]     ; clk_sys    ; 7.923  ; 7.923  ; Rise       ; clk_sys         ;
;  WriteData[15]     ; clk_sys    ; 6.708  ; 6.708  ; Rise       ; clk_sys         ;
;  WriteData[16]     ; clk_sys    ; 6.736  ; 6.736  ; Rise       ; clk_sys         ;
;  WriteData[17]     ; clk_sys    ; 7.445  ; 7.445  ; Rise       ; clk_sys         ;
;  WriteData[18]     ; clk_sys    ; 6.650  ; 6.650  ; Rise       ; clk_sys         ;
;  WriteData[19]     ; clk_sys    ; 6.406  ; 6.406  ; Rise       ; clk_sys         ;
;  WriteData[20]     ; clk_sys    ; 7.708  ; 7.708  ; Rise       ; clk_sys         ;
;  WriteData[21]     ; clk_sys    ; 8.447  ; 8.447  ; Rise       ; clk_sys         ;
;  WriteData[22]     ; clk_sys    ; 7.247  ; 7.247  ; Rise       ; clk_sys         ;
;  WriteData[23]     ; clk_sys    ; 7.939  ; 7.939  ; Rise       ; clk_sys         ;
;  WriteData[24]     ; clk_sys    ; 7.330  ; 7.330  ; Rise       ; clk_sys         ;
;  WriteData[25]     ; clk_sys    ; 7.107  ; 7.107  ; Rise       ; clk_sys         ;
;  WriteData[26]     ; clk_sys    ; 7.824  ; 7.824  ; Rise       ; clk_sys         ;
;  WriteData[27]     ; clk_sys    ; 7.179  ; 7.179  ; Rise       ; clk_sys         ;
;  WriteData[28]     ; clk_sys    ; 6.414  ; 6.414  ; Rise       ; clk_sys         ;
;  WriteData[29]     ; clk_sys    ; 6.420  ; 6.420  ; Rise       ; clk_sys         ;
;  WriteData[30]     ; clk_sys    ; 6.388  ; 6.388  ; Rise       ; clk_sys         ;
;  WriteData[31]     ; clk_sys    ; 7.156  ; 7.156  ; Rise       ; clk_sys         ;
+--------------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk_sys ; 2.780 ; 0.000         ;
+---------+-------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk_sys ; 0.215 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+-------+----------------------+
; Clock   ; Slack ; End Point TNS        ;
+---------+-------+----------------------+
; clk_sys ; 4.000 ; 0.000                ;
+---------+-------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_sys'                                                                                                                                                                                               ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.780 ; Registers:inst6|regcell32:inst3|reg_cell:inst10|inst ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 5.000        ; -0.027     ; 2.225      ;
; 2.817 ; Registers:inst6|regcell32:inst4|reg_cell:inst10|inst ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 5.000        ; -0.019     ; 2.196      ;
; 2.818 ; Registers:inst6|regcell32:inst3|reg_cell:inst10|inst ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 5.000        ; -0.027     ; 2.187      ;
; 2.822 ; Registers:inst6|regcell32:inst1|reg_cell:inst10|inst ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 5.000        ; -0.027     ; 2.183      ;
; 2.855 ; Registers:inst6|regcell32:inst4|reg_cell:inst10|inst ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 5.000        ; -0.019     ; 2.158      ;
; 2.860 ; Registers:inst6|regcell32:inst1|reg_cell:inst10|inst ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 5.000        ; -0.027     ; 2.145      ;
; 2.889 ; Registers:inst6|regcell32:inst6|reg_cell:inst11|inst ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst7_OTERM6073            ; clk_sys      ; clk_sys     ; 5.000        ; -0.024     ; 2.119      ;
; 2.890 ; Registers:inst6|regcell32:inst6|reg_cell:inst11|inst ; ALU:inst9|mux21_32:inst|mux21:inst3|inst2~0_OTERM6075                                ; clk_sys      ; clk_sys     ; 5.000        ; -0.024     ; 2.118      ;
; 2.902 ; Registers:inst6|regcell32:inst6|reg_cell:inst19|inst ; ALU:inst9|mux21_32:inst|mux21:inst20|inst2~0_OTERM933_OTERM5977                      ; clk_sys      ; clk_sys     ; 5.000        ; -0.006     ; 2.124      ;
; 2.904 ; Registers:inst6|regcell32:inst1|reg_cell:inst8|inst  ; ALU:inst9|mux21_32:inst|mux21:inst|inst2~0_OTERM6077                                 ; clk_sys      ; clk_sys     ; 5.000        ; -0.029     ; 2.099      ;
; 2.905 ; Registers:inst6|regcell32:inst1|reg_cell:inst8|inst  ; ALU:inst9|CLA32:inst16|add4pg:inst|add4pg_carrygenerator:inst1|inst14~0_OTERM6067    ; clk_sys      ; clk_sys     ; 5.000        ; -0.029     ; 2.098      ;
; 2.908 ; Registers:inst6|regcell32:inst3|reg_cell:inst29|inst ; mux31_32:inst31|mux31:inst5|mux21:inst2|inst2~1_OTERM428                             ; clk_sys      ; clk_sys     ; 5.000        ; -0.012     ; 2.112      ;
; 2.910 ; Registers:inst6|regcell32:inst3|reg_cell:inst29|inst ; mux21_32:inst32|mux21:inst29|inst2~0_OTERM6087                                       ; clk_sys      ; clk_sys     ; 5.000        ; -0.012     ; 2.110      ;
; 2.911 ; Registers:inst6|regcell32:inst3|reg_cell:inst11|inst ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst7_OTERM6073            ; clk_sys      ; clk_sys     ; 5.000        ; -0.024     ; 2.097      ;
; 2.912 ; Registers:inst6|regcell32:inst3|reg_cell:inst11|inst ; ALU:inst9|mux21_32:inst|mux21:inst3|inst2~0_OTERM6075                                ; clk_sys      ; clk_sys     ; 5.000        ; -0.024     ; 2.096      ;
; 2.912 ; Registers:inst6|regcell32:inst2|reg_cell:inst8|inst  ; ALU:inst9|mux21_32:inst|mux21:inst|inst2~0_OTERM6077                                 ; clk_sys      ; clk_sys     ; 5.000        ; -0.029     ; 2.091      ;
; 2.913 ; Registers:inst6|regcell32:inst1|reg_cell:inst10|inst ; mux21_32:inst32|mux21:inst2|inst2~0_OTERM687                                         ; clk_sys      ; clk_sys     ; 5.000        ; -0.027     ; 2.092      ;
; 2.913 ; Registers:inst6|regcell32:inst2|reg_cell:inst8|inst  ; ALU:inst9|CLA32:inst16|add4pg:inst|add4pg_carrygenerator:inst1|inst14~0_OTERM6067    ; clk_sys      ; clk_sys     ; 5.000        ; -0.029     ; 2.090      ;
; 2.913 ; Registers:inst6|regcell32:inst6|reg_cell:inst29|inst ; mux31_32:inst31|mux31:inst5|mux21:inst2|inst2~1_OTERM428                             ; clk_sys      ; clk_sys     ; 5.000        ; 0.000      ; 2.119      ;
; 2.915 ; Registers:inst6|regcell32:inst6|reg_cell:inst29|inst ; mux21_32:inst32|mux21:inst29|inst2~0_OTERM6087                                       ; clk_sys      ; clk_sys     ; 5.000        ; 0.000      ; 2.117      ;
; 2.917 ; Registers:inst6|regcell32:inst1|reg_cell:inst20|inst ; mux31_32:inst31|mux31:inst14|mux21:inst2|inst2~1_OTERM775                            ; clk_sys      ; clk_sys     ; 5.000        ; -0.009     ; 2.106      ;
; 2.921 ; Registers:inst6|regcell32:inst3|reg_cell:inst5|inst  ; mux21_32:inst32|mux21:inst13|inst2~0_OTERM456                                        ; clk_sys      ; clk_sys     ; 5.000        ; -0.026     ; 2.085      ;
; 2.921 ; Registers:inst6|regcell32:inst6|reg_cell:inst10|inst ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 5.000        ; -0.015     ; 2.096      ;
; 2.923 ; Registers:inst6|regcell32:inst4|reg_cell:inst11|inst ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst7_OTERM6073            ; clk_sys      ; clk_sys     ; 5.000        ; -0.027     ; 2.082      ;
; 2.924 ; Registers:inst6|regcell32:inst4|reg_cell:inst11|inst ; ALU:inst9|mux21_32:inst|mux21:inst3|inst2~0_OTERM6075                                ; clk_sys      ; clk_sys     ; 5.000        ; -0.027     ; 2.081      ;
; 2.928 ; Registers:inst6|regcell32:inst4|reg_cell:inst5|inst  ; mux21_32:inst32|mux21:inst13|inst2~0_OTERM456                                        ; clk_sys      ; clk_sys     ; 5.000        ; -0.018     ; 2.086      ;
; 2.931 ; Registers:inst6|regcell32:inst5|reg_cell:inst10|inst ; mux31_32:inst1111|mux31:inst34|mux21:inst2|inst2~1_OTERM506                          ; clk_sys      ; clk_sys     ; 5.000        ; -0.019     ; 2.082      ;
; 2.938 ; Registers:inst6|regcell32:inst3|reg_cell:inst22|inst ; ALU:inst9|mux21_32:inst|mux21:inst22|inst2~0_OTERM6007_OTERM6047_OTERM6099           ; clk_sys      ; clk_sys     ; 5.000        ; -0.015     ; 2.079      ;
; 2.939 ; Registers:inst6|regcell32:inst5|reg_cell:inst|inst   ; mux21_32:inst32|mux21:inst8|inst2~0_OTERM637                                         ; clk_sys      ; clk_sys     ; 5.000        ; -0.008     ; 2.085      ;
; 2.939 ; Registers:inst6|regcell32:inst1|reg_cell:inst11|inst ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst7_OTERM6073            ; clk_sys      ; clk_sys     ; 5.000        ; -0.024     ; 2.069      ;
; 2.940 ; Registers:inst6|regcell32:inst1|reg_cell:inst11|inst ; ALU:inst9|mux21_32:inst|mux21:inst3|inst2~0_OTERM6075                                ; clk_sys      ; clk_sys     ; 5.000        ; -0.024     ; 2.068      ;
; 2.943 ; Registers:inst6|regcell32:inst3|reg_cell:inst10|inst ; mux21_32:inst32|mux21:inst2|inst2~0_OTERM687                                         ; clk_sys      ; clk_sys     ; 5.000        ; -0.027     ; 2.062      ;
; 2.946 ; Registers:inst6|regcell32:inst1|reg_cell:inst29|inst ; mux31_32:inst31|mux31:inst5|mux21:inst2|inst2~1_OTERM428                             ; clk_sys      ; clk_sys     ; 5.000        ; -0.012     ; 2.074      ;
; 2.948 ; Registers:inst6|regcell32:inst1|reg_cell:inst29|inst ; mux21_32:inst32|mux21:inst29|inst2~0_OTERM6087                                       ; clk_sys      ; clk_sys     ; 5.000        ; -0.012     ; 2.072      ;
; 2.958 ; Registers:inst6|regcell32:inst6|reg_cell:inst28|inst ; mux21_32:inst32|mux21:inst28|inst2~0_OTERM6093                                       ; clk_sys      ; clk_sys     ; 5.000        ; -0.021     ; 2.053      ;
; 2.959 ; Registers:inst6|regcell32:inst6|reg_cell:inst10|inst ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 5.000        ; -0.015     ; 2.058      ;
; 2.961 ; Registers:inst6|regcell32:inst6|reg_cell:inst8|inst  ; ALU:inst9|mux21_32:inst|mux21:inst|inst2~0_OTERM6077                                 ; clk_sys      ; clk_sys     ; 5.000        ; -0.028     ; 2.043      ;
; 2.961 ; Registers:inst6|regcell32:inst1|reg_cell:inst|inst   ; mux21_32:inst32|mux21:inst8|inst2~0_OTERM637                                         ; clk_sys      ; clk_sys     ; 5.000        ; -0.014     ; 2.057      ;
; 2.962 ; Registers:inst6|regcell32:inst6|reg_cell:inst8|inst  ; ALU:inst9|CLA32:inst16|add4pg:inst|add4pg_carrygenerator:inst1|inst14~0_OTERM6067    ; clk_sys      ; clk_sys     ; 5.000        ; -0.028     ; 2.042      ;
; 2.964 ; Registers:inst6|regcell32:inst1|reg_cell:inst3|inst  ; ALU:inst9|CLA32:inst16|add4pg:inst2|add4_pg_generator:inst|inst7_OTERM6079           ; clk_sys      ; clk_sys     ; 5.000        ; -0.020     ; 2.048      ;
; 2.965 ; Registers:inst6|regcell32:inst3|reg_cell:inst20|inst ; mux31_32:inst31|mux31:inst14|mux21:inst2|inst2~1_OTERM775                            ; clk_sys      ; clk_sys     ; 5.000        ; -0.009     ; 2.058      ;
; 2.967 ; Registers:inst6|regcell32:inst4|reg_cell:inst1|inst  ; mux21_32:inst32|mux21:inst9|inst2~0_OTERM416                                         ; clk_sys      ; clk_sys     ; 5.000        ; -0.026     ; 2.039      ;
; 2.969 ; Registers:inst6|regcell32:inst5|reg_cell:inst10|inst ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 5.000        ; -0.019     ; 2.044      ;
; 2.976 ; Registers:inst6|regcell32:inst3|reg_cell:inst22|inst ; mux31_32:inst31|mux31:inst13|mux21:inst2|inst2~1_OTERM308                            ; clk_sys      ; clk_sys     ; 5.000        ; -0.015     ; 2.041      ;
; 2.977 ; Registers:inst6|regcell32:inst5|reg_cell:inst|inst   ; ALU:inst9|mux21_32:inst|mux21:inst8|inst2~0_OTERM6081                                ; clk_sys      ; clk_sys     ; 5.000        ; -0.008     ; 2.047      ;
; 2.984 ; Registers:inst6|regcell32:inst6|reg_cell:inst15|inst ; mux21_32:inst32|mux21:inst7|inst2~0_OTERM641                                         ; clk_sys      ; clk_sys     ; 5.000        ; -0.004     ; 2.044      ;
; 2.984 ; Registers:inst6|regcell32:inst1|reg_cell:inst28|inst ; mux21_32:inst32|mux21:inst28|inst2~0_OTERM6093                                       ; clk_sys      ; clk_sys     ; 5.000        ; -0.021     ; 2.027      ;
; 2.988 ; Registers:inst6|regcell32:inst6|reg_cell:inst26|inst ; mux21_32:inst32|mux21:inst26|inst2~0_OTERM6091                                       ; clk_sys      ; clk_sys     ; 5.000        ; -0.033     ; 2.011      ;
; 2.988 ; Registers:inst6|regcell32:inst7|reg_cell:inst11|inst ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst7_OTERM6073            ; clk_sys      ; clk_sys     ; 5.000        ; -0.029     ; 2.015      ;
; 2.989 ; Registers:inst6|regcell32:inst7|reg_cell:inst11|inst ; ALU:inst9|mux21_32:inst|mux21:inst3|inst2~0_OTERM6075                                ; clk_sys      ; clk_sys     ; 5.000        ; -0.029     ; 2.014      ;
; 2.990 ; Registers:inst6|regcell32:inst4|reg_cell:inst8|inst  ; ALU:inst9|mux21_32:inst|mux21:inst|inst2~0_OTERM6077                                 ; clk_sys      ; clk_sys     ; 5.000        ; -0.019     ; 2.023      ;
; 2.991 ; Registers:inst6|regcell32:inst4|reg_cell:inst8|inst  ; ALU:inst9|CLA32:inst16|add4pg:inst|add4pg_carrygenerator:inst1|inst14~0_OTERM6067    ; clk_sys      ; clk_sys     ; 5.000        ; -0.019     ; 2.022      ;
; 2.992 ; Registers:inst6|regcell32:inst2|reg_cell:inst10|inst ; mux21_32:inst32|mux21:inst2|inst2~0_OTERM687                                         ; clk_sys      ; clk_sys     ; 5.000        ; -0.029     ; 2.011      ;
; 2.996 ; Registers:inst6|regcell32:inst7|reg_cell:inst10|inst ; mux21_32:inst32|mux21:inst2|inst2~0_OTERM687                                         ; clk_sys      ; clk_sys     ; 5.000        ; -0.029     ; 2.007      ;
; 2.997 ; Registers:inst6|regcell32:inst1|reg_cell:inst3|inst  ; mux21_32:inst32|mux21:inst11|inst2~0_OTERM460                                        ; clk_sys      ; clk_sys     ; 5.000        ; -0.020     ; 2.015      ;
; 2.999 ; Registers:inst6|regcell32:inst1|reg_cell:inst|inst   ; ALU:inst9|mux21_32:inst|mux21:inst8|inst2~0_OTERM6081                                ; clk_sys      ; clk_sys     ; 5.000        ; -0.014     ; 2.019      ;
; 3.000 ; Registers:inst6|regcell32:inst2|reg_cell:inst10|inst ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 5.000        ; -0.029     ; 2.003      ;
; 3.001 ; Registers:inst6|regcell32:inst4|reg_cell:inst1|inst  ; ALU:inst9|CLA32:inst16|add4pg:inst2|add4_pg_generator:inst|inst3_OTERM725            ; clk_sys      ; clk_sys     ; 5.000        ; -0.026     ; 2.005      ;
; 3.004 ; Registers:inst6|regcell32:inst7|reg_cell:inst10|inst ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ; clk_sys      ; clk_sys     ; 5.000        ; -0.029     ; 1.999      ;
; 3.009 ; Registers:inst6|regcell32:inst1|reg_cell:inst19|inst ; ALU:inst9|mux21_32:inst|mux21:inst20|inst2~0_OTERM933_OTERM5977                      ; clk_sys      ; clk_sys     ; 5.000        ; -0.006     ; 2.017      ;
; 3.009 ; Registers:inst6|regcell32:inst6|reg_cell:inst|inst   ; mux21_32:inst32|mux21:inst8|inst2~0_OTERM637                                         ; clk_sys      ; clk_sys     ; 5.000        ; -0.014     ; 2.009      ;
; 3.010 ; Registers:inst6|regcell32:inst4|reg_cell:inst23|inst ; mux31_32:inst1111|mux31:inst12|mux21:inst2|inst2~1_OTERM659                          ; clk_sys      ; clk_sys     ; 5.000        ; -0.024     ; 1.998      ;
; 3.012 ; Registers:inst6|regcell32:inst5|reg_cell:inst1|inst  ; mux21_32:inst32|mux21:inst9|inst2~0_OTERM416                                         ; clk_sys      ; clk_sys     ; 5.000        ; -0.026     ; 1.994      ;
; 3.014 ; Registers:inst6|regcell32:inst1|reg_cell:inst26|inst ; mux21_32:inst32|mux21:inst26|inst2~0_OTERM6091                                       ; clk_sys      ; clk_sys     ; 5.000        ; -0.033     ; 1.985      ;
; 3.017 ; Registers:inst6|regcell32:inst5|reg_cell:inst8|inst  ; ALU:inst9|mux21_32:inst|mux21:inst|inst2~0_OTERM6077                                 ; clk_sys      ; clk_sys     ; 5.000        ; -0.019     ; 1.996      ;
; 3.018 ; Registers:inst6|regcell32:inst5|reg_cell:inst8|inst  ; ALU:inst9|CLA32:inst16|add4pg:inst|add4pg_carrygenerator:inst1|inst14~0_OTERM6067    ; clk_sys      ; clk_sys     ; 5.000        ; -0.019     ; 1.995      ;
; 3.019 ; Registers:inst6|regcell32:inst2|reg_cell:inst|inst   ; mux21_32:inst32|mux21:inst8|inst2~0_OTERM637                                         ; clk_sys      ; clk_sys     ; 5.000        ; -0.008     ; 2.005      ;
; 3.020 ; Registers:inst6|regcell32:inst1|reg_cell:inst5|inst  ; mux21_32:inst32|mux21:inst13|inst2~0_OTERM456                                        ; clk_sys      ; clk_sys     ; 5.000        ; -0.026     ; 1.986      ;
; 3.029 ; Registers:inst6|regcell32:inst3|reg_cell:inst|inst   ; mux21_32:inst32|mux21:inst8|inst2~0_OTERM637                                         ; clk_sys      ; clk_sys     ; 5.000        ; -0.008     ; 1.995      ;
; 3.033 ; Registers:inst6|regcell32:inst3|reg_cell:inst9|inst  ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst3_OTERM6071            ; clk_sys      ; clk_sys     ; 5.000        ; -0.003     ; 1.996      ;
; 3.033 ; Registers:inst6|regcell32:inst5|reg_cell:inst1|inst  ; ALU:inst9|CLA32:inst16|add4pg:inst2|add4_pg_generator:inst|inst3_OTERM725            ; clk_sys      ; clk_sys     ; 5.000        ; -0.026     ; 1.973      ;
; 3.034 ; Registers:inst6|regcell32:inst6|reg_cell:inst9|inst  ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst3_OTERM6071            ; clk_sys      ; clk_sys     ; 5.000        ; -0.005     ; 1.993      ;
; 3.035 ; Registers:inst6|regcell32:inst6|reg_cell:inst12|inst ; mux21_32:inst32|mux21:inst4|inst2~0_OTERM639                                         ; clk_sys      ; clk_sys     ; 5.000        ; -0.008     ; 1.989      ;
; 3.035 ; Registers:inst6|regcell32:inst6|reg_cell:inst18|inst ; mux31_32:inst1111|mux31:inst20|mux21:inst2|inst2~0_OTERM611                          ; clk_sys      ; clk_sys     ; 5.000        ; 0.019      ; 2.016      ;
; 3.035 ; Registers:inst6|regcell32:inst4|reg_cell:inst|inst   ; mux21_32:inst32|mux21:inst8|inst2~0_OTERM637                                         ; clk_sys      ; clk_sys     ; 5.000        ; -0.014     ; 1.983      ;
; 3.036 ; Registers:inst6|regcell32:inst5|reg_cell:inst29|inst ; mux31_32:inst1111|mux31:inst5|mux21:inst2|inst2~1_OTERM649                           ; clk_sys      ; clk_sys     ; 5.000        ; -0.024     ; 1.972      ;
; 3.037 ; Registers:inst6|regcell32:inst1|reg_cell:inst21|inst ; mux31_32:inst1111|mux31:inst16|mux21:inst2|inst2~1_OTERM679                          ; clk_sys      ; clk_sys     ; 5.000        ; -0.016     ; 1.979      ;
; 3.038 ; Registers:inst6|regcell32:inst7|reg_cell:inst3|inst  ; ALU:inst9|CLA32:inst16|add4pg:inst2|add4_pg_generator:inst|inst7_OTERM6079           ; clk_sys      ; clk_sys     ; 5.000        ; -0.020     ; 1.974      ;
; 3.041 ; Registers:inst6|regcell32:inst1|reg_cell:inst17|inst ; mux31_32:inst31|mux31:inst19|mux21:inst2|inst2~1_OTERM711                            ; clk_sys      ; clk_sys     ; 5.000        ; -0.006     ; 1.985      ;
; 3.041 ; Registers:inst6|regcell32:inst5|reg_cell:inst11|inst ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst7_OTERM6073            ; clk_sys      ; clk_sys     ; 5.000        ; -0.027     ; 1.964      ;
; 3.042 ; Registers:inst6|regcell32:inst3|reg_cell:inst8|inst  ; ALU:inst9|mux21_32:inst|mux21:inst|inst2~0_OTERM6077                                 ; clk_sys      ; clk_sys     ; 5.000        ; -0.029     ; 1.961      ;
; 3.042 ; Registers:inst6|regcell32:inst5|reg_cell:inst11|inst ; ALU:inst9|mux21_32:inst|mux21:inst3|inst2~0_OTERM6075                                ; clk_sys      ; clk_sys     ; 5.000        ; -0.027     ; 1.963      ;
; 3.043 ; Registers:inst6|regcell32:inst3|reg_cell:inst8|inst  ; ALU:inst9|CLA32:inst16|add4pg:inst|add4pg_carrygenerator:inst1|inst14~0_OTERM6067    ; clk_sys      ; clk_sys     ; 5.000        ; -0.029     ; 1.960      ;
; 3.044 ; Registers:inst6|regcell32:inst6|reg_cell:inst30|inst ; mux31_32:inst1111|mux31:inst3|mux21:inst2|inst2~0_OTERM591                           ; clk_sys      ; clk_sys     ; 5.000        ; -0.004     ; 1.984      ;
; 3.044 ; Registers:inst6|regcell32:inst1|reg_cell:inst22|inst ; ALU:inst9|mux21_32:inst|mux21:inst22|inst2~0_OTERM6007_OTERM6047_OTERM6099           ; clk_sys      ; clk_sys     ; 5.000        ; -0.015     ; 1.973      ;
; 3.045 ; Registers:inst6|regcell32:inst5|reg_cell:inst5|inst  ; mux21_32:inst32|mux21:inst13|inst2~0_OTERM456                                        ; clk_sys      ; clk_sys     ; 5.000        ; -0.018     ; 1.969      ;
; 3.047 ; Registers:inst6|regcell32:inst6|reg_cell:inst|inst   ; ALU:inst9|mux21_32:inst|mux21:inst8|inst2~0_OTERM6081                                ; clk_sys      ; clk_sys     ; 5.000        ; -0.014     ; 1.971      ;
; 3.049 ; Registers:inst6|regcell32:inst4|reg_cell:inst15|inst ; mux21_32:inst32|mux21:inst7|inst2~0_OTERM641                                         ; clk_sys      ; clk_sys     ; 5.000        ; 0.001      ; 1.984      ;
; 3.052 ; Registers:inst6|regcell32:inst7|reg_cell:inst|inst   ; mux21_32:inst32|mux21:inst8|inst2~0_OTERM637                                         ; clk_sys      ; clk_sys     ; 5.000        ; -0.014     ; 1.966      ;
; 3.054 ; Registers:inst6|regcell32:inst7|reg_cell:inst12|inst ; mux21_32:inst32|mux21:inst4|inst2~0_OTERM639                                         ; clk_sys      ; clk_sys     ; 5.000        ; -0.009     ; 1.969      ;
; 3.054 ; Registers:inst6|regcell32:inst3|reg_cell:inst29|inst ; mux31_32:inst1111|mux31:inst5|mux21:inst2|inst2~1_OTERM649                           ; clk_sys      ; clk_sys     ; 5.000        ; -0.012     ; 1.966      ;
; 3.055 ; Registers:inst6|regcell32:inst2|reg_cell:inst17|inst ; ALU:inst9|CLA32:inst16|add4pg:inst7|add4_pg_generator:inst|inst5_OTERM1163_OTERM5971 ; clk_sys      ; clk_sys     ; 5.000        ; -0.004     ; 1.973      ;
; 3.056 ; Registers:inst6|regcell32:inst7|reg_cell:inst9|inst  ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst3_OTERM6071            ; clk_sys      ; clk_sys     ; 5.000        ; -0.005     ; 1.971      ;
; 3.057 ; Registers:inst6|regcell32:inst2|reg_cell:inst|inst   ; ALU:inst9|mux21_32:inst|mux21:inst8|inst2~0_OTERM6081                                ; clk_sys      ; clk_sys     ; 5.000        ; -0.008     ; 1.967      ;
; 3.061 ; Registers:inst6|regcell32:inst3|reg_cell:inst21|inst ; mux31_32:inst1111|mux31:inst16|mux21:inst2|inst2~1_OTERM679                          ; clk_sys      ; clk_sys     ; 5.000        ; -0.016     ; 1.955      ;
; 3.062 ; Registers:inst6|regcell32:inst1|reg_cell:inst9|inst  ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst3_OTERM6071            ; clk_sys      ; clk_sys     ; 5.000        ; -0.003     ; 1.967      ;
; 3.063 ; Registers:inst6|regcell32:inst4|reg_cell:inst4|inst  ; mux21_32:inst32|mux21:inst12|inst2~0_OTERM458                                        ; clk_sys      ; clk_sys     ; 5.000        ; -0.032     ; 1.937      ;
; 3.064 ; Registers:inst6|regcell32:inst1|reg_cell:inst25|inst ; mux31_32:inst1111|mux31:inst9|mux21:inst2|inst2~1_OTERM653                           ; clk_sys      ; clk_sys     ; 5.000        ; -0.019     ; 1.949      ;
; 3.065 ; Registers:inst6|regcell32:inst6|reg_cell:inst11|inst ; mux21_32:inst32|mux21:inst3|inst2~0_OTERM450                                         ; clk_sys      ; clk_sys     ; 5.000        ; -0.024     ; 1.943      ;
; 3.065 ; Registers:inst6|regcell32:inst6|reg_cell:inst19|inst ; mux31_32:inst31|mux31:inst15|mux21:inst2|inst2~1_OTERM432_OTERM913                   ; clk_sys      ; clk_sys     ; 5.000        ; -0.006     ; 1.961      ;
+-------+------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_sys'                                                                                                                                                                        ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; PC:inst4|inst5                                           ; PC:inst4|inst5                                           ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst21|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst21|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst22|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst22|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst6|ram_cell:inst6|inst   ; DataMemory:inst12|ram_cell32:inst6|ram_cell:inst6|inst   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst5|ram_cell:inst6|inst   ; DataMemory:inst12|ram_cell32:inst5|ram_cell:inst6|inst   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst10|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst10|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst12|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst12|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst23|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst23|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst78|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst78|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst9|ram_cell:inst6|inst   ; DataMemory:inst12|ram_cell32:inst9|ram_cell:inst6|inst   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst19|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst19|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst24|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst24|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst7|ram_cell:inst6|inst   ; DataMemory:inst12|ram_cell32:inst7|ram_cell:inst6|inst   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst|ram_cell:inst6|inst    ; DataMemory:inst12|ram_cell32:inst|ram_cell:inst6|inst    ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst73|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst73|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst79|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst79|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst72|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst72|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst2|ram_cell:inst6|inst   ; DataMemory:inst12|ram_cell32:inst2|ram_cell:inst6|inst   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst11|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst11|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst3|ram_cell:inst6|inst   ; DataMemory:inst12|ram_cell32:inst3|ram_cell:inst6|inst   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst20|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst20|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst13|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst13|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst76|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst76|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst77|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst77|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst4|ram_cell:inst6|inst   ; DataMemory:inst12|ram_cell32:inst4|ram_cell:inst6|inst   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst74|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst74|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst17|ram_cell:inst6|inst  ; DataMemory:inst12|ram_cell32:inst17|ram_cell:inst6|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst1|ram_cell:inst6|inst   ; DataMemory:inst12|ram_cell32:inst1|ram_cell:inst6|inst   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst22|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst22|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst21|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst21|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst23|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst23|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst78|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst78|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst5|ram_cell:inst13|inst  ; DataMemory:inst12|ram_cell32:inst5|ram_cell:inst13|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst6|ram_cell:inst13|inst  ; DataMemory:inst12|ram_cell32:inst6|ram_cell:inst13|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst10|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst10|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst12|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst12|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst79|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst79|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst72|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst72|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst19|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst19|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst9|ram_cell:inst13|inst  ; DataMemory:inst12|ram_cell32:inst9|ram_cell:inst13|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst7|ram_cell:inst13|inst  ; DataMemory:inst12|ram_cell32:inst7|ram_cell:inst13|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst24|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst24|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst73|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst73|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst|ram_cell:inst13|inst   ; DataMemory:inst12|ram_cell32:inst|ram_cell:inst13|inst   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst13|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst13|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst76|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst76|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst11|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst11|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst2|ram_cell:inst13|inst  ; DataMemory:inst12|ram_cell32:inst2|ram_cell:inst13|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst20|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst20|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst3|ram_cell:inst13|inst  ; DataMemory:inst12|ram_cell32:inst3|ram_cell:inst13|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst4|ram_cell:inst13|inst  ; DataMemory:inst12|ram_cell32:inst4|ram_cell:inst13|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst77|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst77|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst74|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst74|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst17|ram_cell:inst13|inst ; DataMemory:inst12|ram_cell32:inst17|ram_cell:inst13|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst1|ram_cell:inst13|inst  ; DataMemory:inst12|ram_cell32:inst1|ram_cell:inst13|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst2|ram_cell:inst20|inst  ; DataMemory:inst12|ram_cell32:inst2|ram_cell:inst20|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst11|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst11|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst76|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst76|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst13|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst13|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst3|ram_cell:inst20|inst  ; DataMemory:inst12|ram_cell32:inst3|ram_cell:inst20|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst20|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst20|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst4|ram_cell:inst20|inst  ; DataMemory:inst12|ram_cell32:inst4|ram_cell:inst20|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst77|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst77|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst6|ram_cell:inst20|inst  ; DataMemory:inst12|ram_cell32:inst6|ram_cell:inst20|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst5|ram_cell:inst20|inst  ; DataMemory:inst12|ram_cell32:inst5|ram_cell:inst20|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst23|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst23|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst78|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst78|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst21|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst21|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst22|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst22|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst10|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst10|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst12|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst12|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst74|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst74|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst1|ram_cell:inst20|inst  ; DataMemory:inst12|ram_cell32:inst1|ram_cell:inst20|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst17|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst17|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst7|ram_cell:inst20|inst  ; DataMemory:inst12|ram_cell32:inst7|ram_cell:inst20|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst24|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst24|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst79|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst79|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst72|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst72|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst9|ram_cell:inst20|inst  ; DataMemory:inst12|ram_cell32:inst9|ram_cell:inst20|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst19|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst19|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst|ram_cell:inst20|inst   ; DataMemory:inst12|ram_cell32:inst|ram_cell:inst20|inst   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst73|ram_cell:inst20|inst ; DataMemory:inst12|ram_cell32:inst73|ram_cell:inst20|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst23|ram_cell:inst28|inst ; DataMemory:inst12|ram_cell32:inst23|ram_cell:inst28|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst78|ram_cell:inst28|inst ; DataMemory:inst12|ram_cell32:inst78|ram_cell:inst28|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst6|ram_cell:inst28|inst  ; DataMemory:inst12|ram_cell32:inst6|ram_cell:inst28|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst5|ram_cell:inst28|inst  ; DataMemory:inst12|ram_cell32:inst5|ram_cell:inst28|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst12|ram_cell:inst28|inst ; DataMemory:inst12|ram_cell32:inst12|ram_cell:inst28|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst10|ram_cell:inst28|inst ; DataMemory:inst12|ram_cell32:inst10|ram_cell:inst28|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst22|ram_cell:inst28|inst ; DataMemory:inst12|ram_cell32:inst22|ram_cell:inst28|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst21|ram_cell:inst28|inst ; DataMemory:inst12|ram_cell32:inst21|ram_cell:inst28|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst9|ram_cell:inst28|inst  ; DataMemory:inst12|ram_cell32:inst9|ram_cell:inst28|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst19|ram_cell:inst28|inst ; DataMemory:inst12|ram_cell32:inst19|ram_cell:inst28|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst|ram_cell:inst28|inst   ; DataMemory:inst12|ram_cell32:inst|ram_cell:inst28|inst   ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst73|ram_cell:inst28|inst ; DataMemory:inst12|ram_cell32:inst73|ram_cell:inst28|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst24|ram_cell:inst28|inst ; DataMemory:inst12|ram_cell32:inst24|ram_cell:inst28|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst7|ram_cell:inst28|inst  ; DataMemory:inst12|ram_cell32:inst7|ram_cell:inst28|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst72|ram_cell:inst28|inst ; DataMemory:inst12|ram_cell32:inst72|ram_cell:inst28|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst79|ram_cell:inst28|inst ; DataMemory:inst12|ram_cell32:inst79|ram_cell:inst28|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst17|ram_cell:inst28|inst ; DataMemory:inst12|ram_cell32:inst17|ram_cell:inst28|inst ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DataMemory:inst12|ram_cell32:inst1|ram_cell:inst28|inst  ; DataMemory:inst12|ram_cell32:inst1|ram_cell:inst28|inst  ; clk_sys      ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_sys'                                                                                                                              ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                               ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst2|add4_pg_generator:inst|inst1_OTERM6083           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst2|add4_pg_generator:inst|inst1_OTERM6083           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst2|add4_pg_generator:inst|inst3_OTERM725            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst2|add4_pg_generator:inst|inst3_OTERM725            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst2|add4_pg_generator:inst|inst5_OTERM6085           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst2|add4_pg_generator:inst|inst5_OTERM6085           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst2|add4_pg_generator:inst|inst7_OTERM6079           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst2|add4_pg_generator:inst|inst7_OTERM6079           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst41|add4_pg_generator:inst|inst7_OTERM995_OTERM5967 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst41|add4_pg_generator:inst|inst7_OTERM995_OTERM5967 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst7|add4_pg_generator:inst|inst5_OTERM1163_OTERM5971 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst7|add4_pg_generator:inst|inst5_OTERM1163_OTERM5971 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst3_OTERM6071            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst3_OTERM6071            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst5_OTERM6069            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst7_OTERM6073            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst|add4_pg_generator:inst|inst7_OTERM6073            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst|add4pg_carrygenerator:inst1|inst14~0_OTERM6067    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|CLA32:inst16|add4pg:inst|add4pg_carrygenerator:inst1|inst14~0_OTERM6067    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|inst9_OTERM1139                                                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|inst9_OTERM1139                                                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst11|inst2~2_OTERM795                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst11|inst2~2_OTERM795                                ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst14|inst2~2_OTERM472                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst14|inst2~2_OTERM472                                ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst16|inst2~1_OTERM935                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst16|inst2~1_OTERM935                                ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst1|inst2~2_OTERM757                                 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst1|inst2~2_OTERM757                                 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst20|inst2~0_OTERM933_OTERM5977                      ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst20|inst2~0_OTERM933_OTERM5977                      ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst22|inst2~0_OTERM6007_OTERM6047_OTERM6099           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst22|inst2~0_OTERM6007_OTERM6047_OTERM6099           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst2|inst2~2_OTERM759                                 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst2|inst2~2_OTERM759                                 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst3|inst2~0_OTERM6075                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst3|inst2~0_OTERM6075                                ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst5|inst2~0_OTERM753                                 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst5|inst2~0_OTERM753                                 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst6|inst2~0_OTERM751                                 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst6|inst2~0_OTERM751                                 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst8|inst2~0_OTERM6081                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst8|inst2~0_OTERM6081                                ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst|inst2~0_OTERM6077                                 ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALU:inst9|mux21_32:inst|mux21:inst|inst2~0_OTERM6077                                 ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALUControl:inst19|mux21_4:inst|mux21:inst1|inst2~1_OTERM262                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALUControl:inst19|mux21_4:inst|mux21:inst1|inst2~1_OTERM262                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALUControl:inst19|mux21_4:inst|mux21:inst2|inst2~1_OTERM1135                         ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALUControl:inst19|mux21_4:inst|mux21:inst2|inst2~1_OTERM1135                         ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALUControl:inst19|mux21_4:inst|mux21:inst3|inst2~1_OTERM368                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALUControl:inst19|mux21_4:inst|mux21:inst3|inst2~1_OTERM368                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; ALUControl:inst19|mux21_4:inst|mux21:inst|inst1~0_OTERM797                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; ALUControl:inst19|mux21_4:inst|mux21:inst|inst1~0_OTERM797                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Adder:inst8|PG4:inst4|inst19~1_OTERM260                                              ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Adder:inst8|PG4:inst4|inst19~1_OTERM260                                              ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Adder:inst8|PG4:inst4|inst19~3_OTERM889                                              ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Adder:inst8|PG4:inst4|inst19~3_OTERM889                                              ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst1|add4_pg_generator:inst|inst1_OTERM95                        ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst1|add4_pg_generator:inst|inst1_OTERM95                        ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst1|add4_pg_generator:inst|inst6_OTERM366                       ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst1|add4_pg_generator:inst|inst6_OTERM366                       ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst1|add4_pg_generator:inst|inst7_OTERM103                       ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst1|add4_pg_generator:inst|inst7_OTERM103                       ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst1|add4pg_carrygenerator:inst1|inst7~1_OTERM258                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst1|add4pg_carrygenerator:inst1|inst7~1_OTERM258                ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst2|add4_pg_generator:inst|inst1_OTERM378                       ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst2|add4_pg_generator:inst|inst1_OTERM378                       ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst2|add4_pg_generator:inst|inst3_OTERM370                       ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst2|add4_pg_generator:inst|inst3_OTERM370                       ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst2|add4pg_carrygenerator:inst1|inst7~1_OTERM163                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst2|add4pg_carrygenerator:inst1|inst7~1_OTERM163                ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst|add4pg_carrygenerator:inst1|inst7~0_OTERM89                  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Adder:inst8|add4pg:inst|add4pg_carrygenerator:inst1|inst7~0_OTERM89                  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~0_OTERM805                                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~0_OTERM805                                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~10_OTERM849                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~10_OTERM849                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~12_OTERM813                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~12_OTERM813                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~13_OTERM871                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~13_OTERM871                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~15_OTERM815                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~15_OTERM815                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~18_OTERM817                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~18_OTERM817                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~19_OTERM873                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~19_OTERM873                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~1_OTERM843                                            ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~1_OTERM843                                            ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~21_OTERM875                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~21_OTERM875                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~22_OTERM883                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~22_OTERM883                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~23_OTERM819                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~23_OTERM819                                           ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~24_OTERM1003                                          ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~24_OTERM1003                                          ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~27_OTERM821                                           ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; DataMemory:inst12|ReadData[31]~27_OTERM821                                           ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ALUresult[*]       ; clk_sys    ; 7.976 ; 7.976 ; Rise       ; clk_sys         ;
;  ALUresult[0]      ; clk_sys    ; 6.579 ; 6.579 ; Rise       ; clk_sys         ;
;  ALUresult[1]      ; clk_sys    ; 6.380 ; 6.380 ; Rise       ; clk_sys         ;
;  ALUresult[2]      ; clk_sys    ; 6.402 ; 6.402 ; Rise       ; clk_sys         ;
;  ALUresult[3]      ; clk_sys    ; 6.269 ; 6.269 ; Rise       ; clk_sys         ;
;  ALUresult[4]      ; clk_sys    ; 6.071 ; 6.071 ; Rise       ; clk_sys         ;
;  ALUresult[5]      ; clk_sys    ; 6.434 ; 6.434 ; Rise       ; clk_sys         ;
;  ALUresult[6]      ; clk_sys    ; 6.582 ; 6.582 ; Rise       ; clk_sys         ;
;  ALUresult[7]      ; clk_sys    ; 6.909 ; 6.909 ; Rise       ; clk_sys         ;
;  ALUresult[8]      ; clk_sys    ; 6.835 ; 6.835 ; Rise       ; clk_sys         ;
;  ALUresult[9]      ; clk_sys    ; 6.424 ; 6.424 ; Rise       ; clk_sys         ;
;  ALUresult[10]     ; clk_sys    ; 6.892 ; 6.892 ; Rise       ; clk_sys         ;
;  ALUresult[11]     ; clk_sys    ; 7.258 ; 7.258 ; Rise       ; clk_sys         ;
;  ALUresult[12]     ; clk_sys    ; 6.731 ; 6.731 ; Rise       ; clk_sys         ;
;  ALUresult[13]     ; clk_sys    ; 6.554 ; 6.554 ; Rise       ; clk_sys         ;
;  ALUresult[14]     ; clk_sys    ; 6.956 ; 6.956 ; Rise       ; clk_sys         ;
;  ALUresult[15]     ; clk_sys    ; 6.865 ; 6.865 ; Rise       ; clk_sys         ;
;  ALUresult[16]     ; clk_sys    ; 7.683 ; 7.683 ; Rise       ; clk_sys         ;
;  ALUresult[17]     ; clk_sys    ; 6.768 ; 6.768 ; Rise       ; clk_sys         ;
;  ALUresult[18]     ; clk_sys    ; 7.009 ; 7.009 ; Rise       ; clk_sys         ;
;  ALUresult[19]     ; clk_sys    ; 6.886 ; 6.886 ; Rise       ; clk_sys         ;
;  ALUresult[20]     ; clk_sys    ; 6.787 ; 6.787 ; Rise       ; clk_sys         ;
;  ALUresult[21]     ; clk_sys    ; 7.045 ; 7.045 ; Rise       ; clk_sys         ;
;  ALUresult[22]     ; clk_sys    ; 7.644 ; 7.644 ; Rise       ; clk_sys         ;
;  ALUresult[23]     ; clk_sys    ; 7.674 ; 7.674 ; Rise       ; clk_sys         ;
;  ALUresult[24]     ; clk_sys    ; 7.192 ; 7.192 ; Rise       ; clk_sys         ;
;  ALUresult[25]     ; clk_sys    ; 7.256 ; 7.256 ; Rise       ; clk_sys         ;
;  ALUresult[26]     ; clk_sys    ; 7.528 ; 7.528 ; Rise       ; clk_sys         ;
;  ALUresult[27]     ; clk_sys    ; 7.353 ; 7.353 ; Rise       ; clk_sys         ;
;  ALUresult[28]     ; clk_sys    ; 7.491 ; 7.491 ; Rise       ; clk_sys         ;
;  ALUresult[29]     ; clk_sys    ; 7.585 ; 7.585 ; Rise       ; clk_sys         ;
;  ALUresult[30]     ; clk_sys    ; 7.388 ; 7.388 ; Rise       ; clk_sys         ;
;  ALUresult[31]     ; clk_sys    ; 7.976 ; 7.976 ; Rise       ; clk_sys         ;
; Instruction_o[*]   ; clk_sys    ; 5.296 ; 5.296 ; Rise       ; clk_sys         ;
;  Instruction_o[0]  ; clk_sys    ; 5.073 ; 5.073 ; Rise       ; clk_sys         ;
;  Instruction_o[1]  ; clk_sys    ; 5.035 ; 5.035 ; Rise       ; clk_sys         ;
;  Instruction_o[2]  ; clk_sys    ; 4.813 ; 4.813 ; Rise       ; clk_sys         ;
;  Instruction_o[3]  ; clk_sys    ; 4.904 ; 4.904 ; Rise       ; clk_sys         ;
;  Instruction_o[4]  ; clk_sys    ; 4.992 ; 4.992 ; Rise       ; clk_sys         ;
;  Instruction_o[5]  ; clk_sys    ; 4.772 ; 4.772 ; Rise       ; clk_sys         ;
;  Instruction_o[6]  ; clk_sys    ; 4.757 ; 4.757 ; Rise       ; clk_sys         ;
;  Instruction_o[7]  ; clk_sys    ; 5.009 ; 5.009 ; Rise       ; clk_sys         ;
;  Instruction_o[8]  ; clk_sys    ; 5.112 ; 5.112 ; Rise       ; clk_sys         ;
;  Instruction_o[9]  ; clk_sys    ; 4.943 ; 4.943 ; Rise       ; clk_sys         ;
;  Instruction_o[10] ; clk_sys    ; 4.953 ; 4.953 ; Rise       ; clk_sys         ;
;  Instruction_o[11] ; clk_sys    ; 5.065 ; 5.065 ; Rise       ; clk_sys         ;
;  Instruction_o[12] ; clk_sys    ; 4.803 ; 4.803 ; Rise       ; clk_sys         ;
;  Instruction_o[13] ; clk_sys    ; 4.892 ; 4.892 ; Rise       ; clk_sys         ;
;  Instruction_o[14] ; clk_sys    ; 4.973 ; 4.973 ; Rise       ; clk_sys         ;
;  Instruction_o[15] ; clk_sys    ; 5.022 ; 5.022 ; Rise       ; clk_sys         ;
;  Instruction_o[16] ; clk_sys    ; 4.524 ; 4.524 ; Rise       ; clk_sys         ;
;  Instruction_o[17] ; clk_sys    ; 5.185 ; 5.185 ; Rise       ; clk_sys         ;
;  Instruction_o[18] ; clk_sys    ; 5.166 ; 5.166 ; Rise       ; clk_sys         ;
;  Instruction_o[21] ; clk_sys    ; 4.926 ; 4.926 ; Rise       ; clk_sys         ;
;  Instruction_o[22] ; clk_sys    ; 5.018 ; 5.018 ; Rise       ; clk_sys         ;
;  Instruction_o[23] ; clk_sys    ; 5.296 ; 5.296 ; Rise       ; clk_sys         ;
;  Instruction_o[26] ; clk_sys    ; 4.567 ; 4.567 ; Rise       ; clk_sys         ;
;  Instruction_o[27] ; clk_sys    ; 5.222 ; 5.222 ; Rise       ; clk_sys         ;
;  Instruction_o[28] ; clk_sys    ; 5.291 ; 5.291 ; Rise       ; clk_sys         ;
;  Instruction_o[29] ; clk_sys    ; 4.877 ; 4.877 ; Rise       ; clk_sys         ;
;  Instruction_o[31] ; clk_sys    ; 5.138 ; 5.138 ; Rise       ; clk_sys         ;
; PC_out[*]          ; clk_sys    ; 4.802 ; 4.802 ; Rise       ; clk_sys         ;
;  PC_out[0]         ; clk_sys    ; 4.205 ; 4.205 ; Rise       ; clk_sys         ;
;  PC_out[1]         ; clk_sys    ; 4.115 ; 4.115 ; Rise       ; clk_sys         ;
;  PC_out[2]         ; clk_sys    ; 4.028 ; 4.028 ; Rise       ; clk_sys         ;
;  PC_out[3]         ; clk_sys    ; 3.923 ; 3.923 ; Rise       ; clk_sys         ;
;  PC_out[4]         ; clk_sys    ; 3.878 ; 3.878 ; Rise       ; clk_sys         ;
;  PC_out[5]         ; clk_sys    ; 3.717 ; 3.717 ; Rise       ; clk_sys         ;
;  PC_out[6]         ; clk_sys    ; 3.712 ; 3.712 ; Rise       ; clk_sys         ;
;  PC_out[7]         ; clk_sys    ; 4.095 ; 4.095 ; Rise       ; clk_sys         ;
;  PC_out[8]         ; clk_sys    ; 4.067 ; 4.067 ; Rise       ; clk_sys         ;
;  PC_out[9]         ; clk_sys    ; 3.930 ; 3.930 ; Rise       ; clk_sys         ;
;  PC_out[10]        ; clk_sys    ; 4.345 ; 4.345 ; Rise       ; clk_sys         ;
;  PC_out[11]        ; clk_sys    ; 3.873 ; 3.873 ; Rise       ; clk_sys         ;
;  PC_out[12]        ; clk_sys    ; 4.071 ; 4.071 ; Rise       ; clk_sys         ;
;  PC_out[13]        ; clk_sys    ; 3.958 ; 3.958 ; Rise       ; clk_sys         ;
;  PC_out[14]        ; clk_sys    ; 4.063 ; 4.063 ; Rise       ; clk_sys         ;
;  PC_out[15]        ; clk_sys    ; 3.960 ; 3.960 ; Rise       ; clk_sys         ;
;  PC_out[16]        ; clk_sys    ; 3.955 ; 3.955 ; Rise       ; clk_sys         ;
;  PC_out[17]        ; clk_sys    ; 3.883 ; 3.883 ; Rise       ; clk_sys         ;
;  PC_out[18]        ; clk_sys    ; 3.962 ; 3.962 ; Rise       ; clk_sys         ;
;  PC_out[19]        ; clk_sys    ; 3.928 ; 3.928 ; Rise       ; clk_sys         ;
;  PC_out[20]        ; clk_sys    ; 3.626 ; 3.626 ; Rise       ; clk_sys         ;
;  PC_out[21]        ; clk_sys    ; 3.666 ; 3.666 ; Rise       ; clk_sys         ;
;  PC_out[22]        ; clk_sys    ; 3.883 ; 3.883 ; Rise       ; clk_sys         ;
;  PC_out[23]        ; clk_sys    ; 3.671 ; 3.671 ; Rise       ; clk_sys         ;
;  PC_out[24]        ; clk_sys    ; 4.311 ; 4.311 ; Rise       ; clk_sys         ;
;  PC_out[25]        ; clk_sys    ; 4.802 ; 4.802 ; Rise       ; clk_sys         ;
;  PC_out[26]        ; clk_sys    ; 4.213 ; 4.213 ; Rise       ; clk_sys         ;
;  PC_out[27]        ; clk_sys    ; 4.255 ; 4.255 ; Rise       ; clk_sys         ;
;  PC_out[28]        ; clk_sys    ; 3.922 ; 3.922 ; Rise       ; clk_sys         ;
;  PC_out[29]        ; clk_sys    ; 4.183 ; 4.183 ; Rise       ; clk_sys         ;
;  PC_out[30]        ; clk_sys    ; 4.073 ; 4.073 ; Rise       ; clk_sys         ;
;  PC_out[31]        ; clk_sys    ; 4.069 ; 4.069 ; Rise       ; clk_sys         ;
; WriteData[*]       ; clk_sys    ; 4.597 ; 4.597 ; Rise       ; clk_sys         ;
;  WriteData[0]      ; clk_sys    ; 4.213 ; 4.213 ; Rise       ; clk_sys         ;
;  WriteData[1]      ; clk_sys    ; 4.035 ; 4.035 ; Rise       ; clk_sys         ;
;  WriteData[2]      ; clk_sys    ; 4.069 ; 4.069 ; Rise       ; clk_sys         ;
;  WriteData[3]      ; clk_sys    ; 3.667 ; 3.667 ; Rise       ; clk_sys         ;
;  WriteData[4]      ; clk_sys    ; 4.014 ; 4.014 ; Rise       ; clk_sys         ;
;  WriteData[5]      ; clk_sys    ; 4.014 ; 4.014 ; Rise       ; clk_sys         ;
;  WriteData[6]      ; clk_sys    ; 4.264 ; 4.264 ; Rise       ; clk_sys         ;
;  WriteData[7]      ; clk_sys    ; 3.801 ; 3.801 ; Rise       ; clk_sys         ;
;  WriteData[8]      ; clk_sys    ; 4.316 ; 4.316 ; Rise       ; clk_sys         ;
;  WriteData[9]      ; clk_sys    ; 4.319 ; 4.319 ; Rise       ; clk_sys         ;
;  WriteData[10]     ; clk_sys    ; 3.947 ; 3.947 ; Rise       ; clk_sys         ;
;  WriteData[11]     ; clk_sys    ; 4.288 ; 4.288 ; Rise       ; clk_sys         ;
;  WriteData[12]     ; clk_sys    ; 3.981 ; 3.981 ; Rise       ; clk_sys         ;
;  WriteData[13]     ; clk_sys    ; 3.767 ; 3.767 ; Rise       ; clk_sys         ;
;  WriteData[14]     ; clk_sys    ; 4.375 ; 4.375 ; Rise       ; clk_sys         ;
;  WriteData[15]     ; clk_sys    ; 3.790 ; 3.790 ; Rise       ; clk_sys         ;
;  WriteData[16]     ; clk_sys    ; 3.807 ; 3.807 ; Rise       ; clk_sys         ;
;  WriteData[17]     ; clk_sys    ; 4.138 ; 4.138 ; Rise       ; clk_sys         ;
;  WriteData[18]     ; clk_sys    ; 3.785 ; 3.785 ; Rise       ; clk_sys         ;
;  WriteData[19]     ; clk_sys    ; 3.667 ; 3.667 ; Rise       ; clk_sys         ;
;  WriteData[20]     ; clk_sys    ; 4.287 ; 4.287 ; Rise       ; clk_sys         ;
;  WriteData[21]     ; clk_sys    ; 4.597 ; 4.597 ; Rise       ; clk_sys         ;
;  WriteData[22]     ; clk_sys    ; 4.045 ; 4.045 ; Rise       ; clk_sys         ;
;  WriteData[23]     ; clk_sys    ; 4.419 ; 4.419 ; Rise       ; clk_sys         ;
;  WriteData[24]     ; clk_sys    ; 4.070 ; 4.070 ; Rise       ; clk_sys         ;
;  WriteData[25]     ; clk_sys    ; 3.980 ; 3.980 ; Rise       ; clk_sys         ;
;  WriteData[26]     ; clk_sys    ; 4.291 ; 4.291 ; Rise       ; clk_sys         ;
;  WriteData[27]     ; clk_sys    ; 4.023 ; 4.023 ; Rise       ; clk_sys         ;
;  WriteData[28]     ; clk_sys    ; 3.677 ; 3.677 ; Rise       ; clk_sys         ;
;  WriteData[29]     ; clk_sys    ; 3.684 ; 3.684 ; Rise       ; clk_sys         ;
;  WriteData[30]     ; clk_sys    ; 3.659 ; 3.659 ; Rise       ; clk_sys         ;
;  WriteData[31]     ; clk_sys    ; 4.005 ; 4.005 ; Rise       ; clk_sys         ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ALUresult[*]       ; clk_sys    ; 4.314 ; 4.314 ; Rise       ; clk_sys         ;
;  ALUresult[0]      ; clk_sys    ; 5.052 ; 5.052 ; Rise       ; clk_sys         ;
;  ALUresult[1]      ; clk_sys    ; 5.160 ; 5.160 ; Rise       ; clk_sys         ;
;  ALUresult[2]      ; clk_sys    ; 4.642 ; 4.642 ; Rise       ; clk_sys         ;
;  ALUresult[3]      ; clk_sys    ; 4.457 ; 4.457 ; Rise       ; clk_sys         ;
;  ALUresult[4]      ; clk_sys    ; 4.952 ; 4.952 ; Rise       ; clk_sys         ;
;  ALUresult[5]      ; clk_sys    ; 4.883 ; 4.883 ; Rise       ; clk_sys         ;
;  ALUresult[6]      ; clk_sys    ; 4.750 ; 4.750 ; Rise       ; clk_sys         ;
;  ALUresult[7]      ; clk_sys    ; 5.107 ; 5.107 ; Rise       ; clk_sys         ;
;  ALUresult[8]      ; clk_sys    ; 5.080 ; 5.080 ; Rise       ; clk_sys         ;
;  ALUresult[9]      ; clk_sys    ; 4.772 ; 4.772 ; Rise       ; clk_sys         ;
;  ALUresult[10]     ; clk_sys    ; 5.251 ; 5.251 ; Rise       ; clk_sys         ;
;  ALUresult[11]     ; clk_sys    ; 5.301 ; 5.301 ; Rise       ; clk_sys         ;
;  ALUresult[12]     ; clk_sys    ; 4.711 ; 4.711 ; Rise       ; clk_sys         ;
;  ALUresult[13]     ; clk_sys    ; 4.641 ; 4.641 ; Rise       ; clk_sys         ;
;  ALUresult[14]     ; clk_sys    ; 5.265 ; 5.265 ; Rise       ; clk_sys         ;
;  ALUresult[15]     ; clk_sys    ; 4.882 ; 4.882 ; Rise       ; clk_sys         ;
;  ALUresult[16]     ; clk_sys    ; 5.519 ; 5.519 ; Rise       ; clk_sys         ;
;  ALUresult[17]     ; clk_sys    ; 5.149 ; 5.149 ; Rise       ; clk_sys         ;
;  ALUresult[18]     ; clk_sys    ; 4.678 ; 4.678 ; Rise       ; clk_sys         ;
;  ALUresult[19]     ; clk_sys    ; 4.314 ; 4.314 ; Rise       ; clk_sys         ;
;  ALUresult[20]     ; clk_sys    ; 4.910 ; 4.910 ; Rise       ; clk_sys         ;
;  ALUresult[21]     ; clk_sys    ; 4.811 ; 4.811 ; Rise       ; clk_sys         ;
;  ALUresult[22]     ; clk_sys    ; 4.610 ; 4.610 ; Rise       ; clk_sys         ;
;  ALUresult[23]     ; clk_sys    ; 5.014 ; 5.014 ; Rise       ; clk_sys         ;
;  ALUresult[24]     ; clk_sys    ; 4.825 ; 4.825 ; Rise       ; clk_sys         ;
;  ALUresult[25]     ; clk_sys    ; 4.441 ; 4.441 ; Rise       ; clk_sys         ;
;  ALUresult[26]     ; clk_sys    ; 5.361 ; 5.361 ; Rise       ; clk_sys         ;
;  ALUresult[27]     ; clk_sys    ; 4.939 ; 4.939 ; Rise       ; clk_sys         ;
;  ALUresult[28]     ; clk_sys    ; 4.924 ; 4.924 ; Rise       ; clk_sys         ;
;  ALUresult[29]     ; clk_sys    ; 4.565 ; 4.565 ; Rise       ; clk_sys         ;
;  ALUresult[30]     ; clk_sys    ; 5.156 ; 5.156 ; Rise       ; clk_sys         ;
;  ALUresult[31]     ; clk_sys    ; 4.964 ; 4.964 ; Rise       ; clk_sys         ;
; Instruction_o[*]   ; clk_sys    ; 4.128 ; 4.128 ; Rise       ; clk_sys         ;
;  Instruction_o[0]  ; clk_sys    ; 4.655 ; 4.655 ; Rise       ; clk_sys         ;
;  Instruction_o[1]  ; clk_sys    ; 4.597 ; 4.597 ; Rise       ; clk_sys         ;
;  Instruction_o[2]  ; clk_sys    ; 4.472 ; 4.472 ; Rise       ; clk_sys         ;
;  Instruction_o[3]  ; clk_sys    ; 4.532 ; 4.532 ; Rise       ; clk_sys         ;
;  Instruction_o[4]  ; clk_sys    ; 4.495 ; 4.495 ; Rise       ; clk_sys         ;
;  Instruction_o[5]  ; clk_sys    ; 4.509 ; 4.509 ; Rise       ; clk_sys         ;
;  Instruction_o[6]  ; clk_sys    ; 4.276 ; 4.276 ; Rise       ; clk_sys         ;
;  Instruction_o[7]  ; clk_sys    ; 4.533 ; 4.533 ; Rise       ; clk_sys         ;
;  Instruction_o[8]  ; clk_sys    ; 4.615 ; 4.615 ; Rise       ; clk_sys         ;
;  Instruction_o[9]  ; clk_sys    ; 4.446 ; 4.446 ; Rise       ; clk_sys         ;
;  Instruction_o[10] ; clk_sys    ; 4.456 ; 4.456 ; Rise       ; clk_sys         ;
;  Instruction_o[11] ; clk_sys    ; 4.615 ; 4.615 ; Rise       ; clk_sys         ;
;  Instruction_o[12] ; clk_sys    ; 4.539 ; 4.539 ; Rise       ; clk_sys         ;
;  Instruction_o[13] ; clk_sys    ; 4.139 ; 4.139 ; Rise       ; clk_sys         ;
;  Instruction_o[14] ; clk_sys    ; 4.476 ; 4.476 ; Rise       ; clk_sys         ;
;  Instruction_o[15] ; clk_sys    ; 4.525 ; 4.525 ; Rise       ; clk_sys         ;
;  Instruction_o[16] ; clk_sys    ; 4.128 ; 4.128 ; Rise       ; clk_sys         ;
;  Instruction_o[17] ; clk_sys    ; 4.765 ; 4.765 ; Rise       ; clk_sys         ;
;  Instruction_o[18] ; clk_sys    ; 4.526 ; 4.526 ; Rise       ; clk_sys         ;
;  Instruction_o[21] ; clk_sys    ; 4.580 ; 4.580 ; Rise       ; clk_sys         ;
;  Instruction_o[22] ; clk_sys    ; 4.756 ; 4.756 ; Rise       ; clk_sys         ;
;  Instruction_o[23] ; clk_sys    ; 4.488 ; 4.488 ; Rise       ; clk_sys         ;
;  Instruction_o[26] ; clk_sys    ; 4.215 ; 4.215 ; Rise       ; clk_sys         ;
;  Instruction_o[27] ; clk_sys    ; 4.607 ; 4.607 ; Rise       ; clk_sys         ;
;  Instruction_o[28] ; clk_sys    ; 4.484 ; 4.484 ; Rise       ; clk_sys         ;
;  Instruction_o[29] ; clk_sys    ; 4.268 ; 4.268 ; Rise       ; clk_sys         ;
;  Instruction_o[31] ; clk_sys    ; 4.523 ; 4.523 ; Rise       ; clk_sys         ;
; PC_out[*]          ; clk_sys    ; 3.626 ; 3.626 ; Rise       ; clk_sys         ;
;  PC_out[0]         ; clk_sys    ; 4.205 ; 4.205 ; Rise       ; clk_sys         ;
;  PC_out[1]         ; clk_sys    ; 4.115 ; 4.115 ; Rise       ; clk_sys         ;
;  PC_out[2]         ; clk_sys    ; 4.028 ; 4.028 ; Rise       ; clk_sys         ;
;  PC_out[3]         ; clk_sys    ; 3.923 ; 3.923 ; Rise       ; clk_sys         ;
;  PC_out[4]         ; clk_sys    ; 3.878 ; 3.878 ; Rise       ; clk_sys         ;
;  PC_out[5]         ; clk_sys    ; 3.717 ; 3.717 ; Rise       ; clk_sys         ;
;  PC_out[6]         ; clk_sys    ; 3.712 ; 3.712 ; Rise       ; clk_sys         ;
;  PC_out[7]         ; clk_sys    ; 4.095 ; 4.095 ; Rise       ; clk_sys         ;
;  PC_out[8]         ; clk_sys    ; 4.067 ; 4.067 ; Rise       ; clk_sys         ;
;  PC_out[9]         ; clk_sys    ; 3.930 ; 3.930 ; Rise       ; clk_sys         ;
;  PC_out[10]        ; clk_sys    ; 4.345 ; 4.345 ; Rise       ; clk_sys         ;
;  PC_out[11]        ; clk_sys    ; 3.873 ; 3.873 ; Rise       ; clk_sys         ;
;  PC_out[12]        ; clk_sys    ; 4.071 ; 4.071 ; Rise       ; clk_sys         ;
;  PC_out[13]        ; clk_sys    ; 3.958 ; 3.958 ; Rise       ; clk_sys         ;
;  PC_out[14]        ; clk_sys    ; 4.063 ; 4.063 ; Rise       ; clk_sys         ;
;  PC_out[15]        ; clk_sys    ; 3.960 ; 3.960 ; Rise       ; clk_sys         ;
;  PC_out[16]        ; clk_sys    ; 3.955 ; 3.955 ; Rise       ; clk_sys         ;
;  PC_out[17]        ; clk_sys    ; 3.883 ; 3.883 ; Rise       ; clk_sys         ;
;  PC_out[18]        ; clk_sys    ; 3.962 ; 3.962 ; Rise       ; clk_sys         ;
;  PC_out[19]        ; clk_sys    ; 3.928 ; 3.928 ; Rise       ; clk_sys         ;
;  PC_out[20]        ; clk_sys    ; 3.626 ; 3.626 ; Rise       ; clk_sys         ;
;  PC_out[21]        ; clk_sys    ; 3.666 ; 3.666 ; Rise       ; clk_sys         ;
;  PC_out[22]        ; clk_sys    ; 3.883 ; 3.883 ; Rise       ; clk_sys         ;
;  PC_out[23]        ; clk_sys    ; 3.671 ; 3.671 ; Rise       ; clk_sys         ;
;  PC_out[24]        ; clk_sys    ; 4.311 ; 4.311 ; Rise       ; clk_sys         ;
;  PC_out[25]        ; clk_sys    ; 4.802 ; 4.802 ; Rise       ; clk_sys         ;
;  PC_out[26]        ; clk_sys    ; 4.213 ; 4.213 ; Rise       ; clk_sys         ;
;  PC_out[27]        ; clk_sys    ; 4.255 ; 4.255 ; Rise       ; clk_sys         ;
;  PC_out[28]        ; clk_sys    ; 3.922 ; 3.922 ; Rise       ; clk_sys         ;
;  PC_out[29]        ; clk_sys    ; 4.183 ; 4.183 ; Rise       ; clk_sys         ;
;  PC_out[30]        ; clk_sys    ; 4.073 ; 4.073 ; Rise       ; clk_sys         ;
;  PC_out[31]        ; clk_sys    ; 4.069 ; 4.069 ; Rise       ; clk_sys         ;
; WriteData[*]       ; clk_sys    ; 3.659 ; 3.659 ; Rise       ; clk_sys         ;
;  WriteData[0]      ; clk_sys    ; 4.213 ; 4.213 ; Rise       ; clk_sys         ;
;  WriteData[1]      ; clk_sys    ; 4.035 ; 4.035 ; Rise       ; clk_sys         ;
;  WriteData[2]      ; clk_sys    ; 4.069 ; 4.069 ; Rise       ; clk_sys         ;
;  WriteData[3]      ; clk_sys    ; 3.667 ; 3.667 ; Rise       ; clk_sys         ;
;  WriteData[4]      ; clk_sys    ; 4.014 ; 4.014 ; Rise       ; clk_sys         ;
;  WriteData[5]      ; clk_sys    ; 4.014 ; 4.014 ; Rise       ; clk_sys         ;
;  WriteData[6]      ; clk_sys    ; 4.264 ; 4.264 ; Rise       ; clk_sys         ;
;  WriteData[7]      ; clk_sys    ; 3.801 ; 3.801 ; Rise       ; clk_sys         ;
;  WriteData[8]      ; clk_sys    ; 4.316 ; 4.316 ; Rise       ; clk_sys         ;
;  WriteData[9]      ; clk_sys    ; 4.319 ; 4.319 ; Rise       ; clk_sys         ;
;  WriteData[10]     ; clk_sys    ; 3.947 ; 3.947 ; Rise       ; clk_sys         ;
;  WriteData[11]     ; clk_sys    ; 4.288 ; 4.288 ; Rise       ; clk_sys         ;
;  WriteData[12]     ; clk_sys    ; 3.981 ; 3.981 ; Rise       ; clk_sys         ;
;  WriteData[13]     ; clk_sys    ; 3.767 ; 3.767 ; Rise       ; clk_sys         ;
;  WriteData[14]     ; clk_sys    ; 4.375 ; 4.375 ; Rise       ; clk_sys         ;
;  WriteData[15]     ; clk_sys    ; 3.790 ; 3.790 ; Rise       ; clk_sys         ;
;  WriteData[16]     ; clk_sys    ; 3.807 ; 3.807 ; Rise       ; clk_sys         ;
;  WriteData[17]     ; clk_sys    ; 4.138 ; 4.138 ; Rise       ; clk_sys         ;
;  WriteData[18]     ; clk_sys    ; 3.785 ; 3.785 ; Rise       ; clk_sys         ;
;  WriteData[19]     ; clk_sys    ; 3.667 ; 3.667 ; Rise       ; clk_sys         ;
;  WriteData[20]     ; clk_sys    ; 4.287 ; 4.287 ; Rise       ; clk_sys         ;
;  WriteData[21]     ; clk_sys    ; 4.597 ; 4.597 ; Rise       ; clk_sys         ;
;  WriteData[22]     ; clk_sys    ; 4.045 ; 4.045 ; Rise       ; clk_sys         ;
;  WriteData[23]     ; clk_sys    ; 4.419 ; 4.419 ; Rise       ; clk_sys         ;
;  WriteData[24]     ; clk_sys    ; 4.070 ; 4.070 ; Rise       ; clk_sys         ;
;  WriteData[25]     ; clk_sys    ; 3.980 ; 3.980 ; Rise       ; clk_sys         ;
;  WriteData[26]     ; clk_sys    ; 4.291 ; 4.291 ; Rise       ; clk_sys         ;
;  WriteData[27]     ; clk_sys    ; 4.023 ; 4.023 ; Rise       ; clk_sys         ;
;  WriteData[28]     ; clk_sys    ; 3.677 ; 3.677 ; Rise       ; clk_sys         ;
;  WriteData[29]     ; clk_sys    ; 3.684 ; 3.684 ; Rise       ; clk_sys         ;
;  WriteData[30]     ; clk_sys    ; 3.659 ; 3.659 ; Rise       ; clk_sys         ;
;  WriteData[31]     ; clk_sys    ; 4.005 ; 4.005 ; Rise       ; clk_sys         ;
+--------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.036 ; 0.215 ; N/A      ; N/A     ; 4.000               ;
;  clk_sys         ; 0.036 ; 0.215 ; N/A      ; N/A     ; 4.000               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk_sys         ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; ALUresult[*]       ; clk_sys    ; 16.084 ; 16.084 ; Rise       ; clk_sys         ;
;  ALUresult[0]      ; clk_sys    ; 12.896 ; 12.896 ; Rise       ; clk_sys         ;
;  ALUresult[1]      ; clk_sys    ; 12.446 ; 12.446 ; Rise       ; clk_sys         ;
;  ALUresult[2]      ; clk_sys    ; 12.510 ; 12.510 ; Rise       ; clk_sys         ;
;  ALUresult[3]      ; clk_sys    ; 12.206 ; 12.206 ; Rise       ; clk_sys         ;
;  ALUresult[4]      ; clk_sys    ; 11.823 ; 11.823 ; Rise       ; clk_sys         ;
;  ALUresult[5]      ; clk_sys    ; 12.598 ; 12.598 ; Rise       ; clk_sys         ;
;  ALUresult[6]      ; clk_sys    ; 13.095 ; 13.095 ; Rise       ; clk_sys         ;
;  ALUresult[7]      ; clk_sys    ; 13.736 ; 13.736 ; Rise       ; clk_sys         ;
;  ALUresult[8]      ; clk_sys    ; 13.387 ; 13.387 ; Rise       ; clk_sys         ;
;  ALUresult[9]      ; clk_sys    ; 12.600 ; 12.600 ; Rise       ; clk_sys         ;
;  ALUresult[10]     ; clk_sys    ; 13.560 ; 13.560 ; Rise       ; clk_sys         ;
;  ALUresult[11]     ; clk_sys    ; 14.428 ; 14.428 ; Rise       ; clk_sys         ;
;  ALUresult[12]     ; clk_sys    ; 13.367 ; 13.367 ; Rise       ; clk_sys         ;
;  ALUresult[13]     ; clk_sys    ; 12.973 ; 12.973 ; Rise       ; clk_sys         ;
;  ALUresult[14]     ; clk_sys    ; 13.876 ; 13.876 ; Rise       ; clk_sys         ;
;  ALUresult[15]     ; clk_sys    ; 13.732 ; 13.732 ; Rise       ; clk_sys         ;
;  ALUresult[16]     ; clk_sys    ; 15.152 ; 15.152 ; Rise       ; clk_sys         ;
;  ALUresult[17]     ; clk_sys    ; 13.488 ; 13.488 ; Rise       ; clk_sys         ;
;  ALUresult[18]     ; clk_sys    ; 13.966 ; 13.966 ; Rise       ; clk_sys         ;
;  ALUresult[19]     ; clk_sys    ; 13.741 ; 13.741 ; Rise       ; clk_sys         ;
;  ALUresult[20]     ; clk_sys    ; 13.623 ; 13.623 ; Rise       ; clk_sys         ;
;  ALUresult[21]     ; clk_sys    ; 14.160 ; 14.160 ; Rise       ; clk_sys         ;
;  ALUresult[22]     ; clk_sys    ; 15.274 ; 15.274 ; Rise       ; clk_sys         ;
;  ALUresult[23]     ; clk_sys    ; 15.377 ; 15.377 ; Rise       ; clk_sys         ;
;  ALUresult[24]     ; clk_sys    ; 14.089 ; 14.089 ; Rise       ; clk_sys         ;
;  ALUresult[25]     ; clk_sys    ; 14.377 ; 14.377 ; Rise       ; clk_sys         ;
;  ALUresult[26]     ; clk_sys    ; 15.002 ; 15.002 ; Rise       ; clk_sys         ;
;  ALUresult[27]     ; clk_sys    ; 14.548 ; 14.548 ; Rise       ; clk_sys         ;
;  ALUresult[28]     ; clk_sys    ; 15.004 ; 15.004 ; Rise       ; clk_sys         ;
;  ALUresult[29]     ; clk_sys    ; 15.200 ; 15.200 ; Rise       ; clk_sys         ;
;  ALUresult[30]     ; clk_sys    ; 14.777 ; 14.777 ; Rise       ; clk_sys         ;
;  ALUresult[31]     ; clk_sys    ; 16.084 ; 16.084 ; Rise       ; clk_sys         ;
; Instruction_o[*]   ; clk_sys    ; 9.989  ; 9.989  ; Rise       ; clk_sys         ;
;  Instruction_o[0]  ; clk_sys    ; 9.567  ; 9.567  ; Rise       ; clk_sys         ;
;  Instruction_o[1]  ; clk_sys    ; 9.455  ; 9.455  ; Rise       ; clk_sys         ;
;  Instruction_o[2]  ; clk_sys    ; 8.929  ; 8.929  ; Rise       ; clk_sys         ;
;  Instruction_o[3]  ; clk_sys    ; 9.156  ; 9.156  ; Rise       ; clk_sys         ;
;  Instruction_o[4]  ; clk_sys    ; 9.436  ; 9.436  ; Rise       ; clk_sys         ;
;  Instruction_o[5]  ; clk_sys    ; 8.995  ; 8.995  ; Rise       ; clk_sys         ;
;  Instruction_o[6]  ; clk_sys    ; 8.863  ; 8.863  ; Rise       ; clk_sys         ;
;  Instruction_o[7]  ; clk_sys    ; 9.329  ; 9.329  ; Rise       ; clk_sys         ;
;  Instruction_o[8]  ; clk_sys    ; 9.593  ; 9.593  ; Rise       ; clk_sys         ;
;  Instruction_o[9]  ; clk_sys    ; 9.335  ; 9.335  ; Rise       ; clk_sys         ;
;  Instruction_o[10] ; clk_sys    ; 9.345  ; 9.345  ; Rise       ; clk_sys         ;
;  Instruction_o[11] ; clk_sys    ; 9.426  ; 9.426  ; Rise       ; clk_sys         ;
;  Instruction_o[12] ; clk_sys    ; 8.942  ; 8.942  ; Rise       ; clk_sys         ;
;  Instruction_o[13] ; clk_sys    ; 9.141  ; 9.141  ; Rise       ; clk_sys         ;
;  Instruction_o[14] ; clk_sys    ; 9.365  ; 9.365  ; Rise       ; clk_sys         ;
;  Instruction_o[15] ; clk_sys    ; 9.466  ; 9.466  ; Rise       ; clk_sys         ;
;  Instruction_o[16] ; clk_sys    ; 8.383  ; 8.383  ; Rise       ; clk_sys         ;
;  Instruction_o[17] ; clk_sys    ; 9.812  ; 9.812  ; Rise       ; clk_sys         ;
;  Instruction_o[18] ; clk_sys    ; 9.767  ; 9.767  ; Rise       ; clk_sys         ;
;  Instruction_o[21] ; clk_sys    ; 9.209  ; 9.209  ; Rise       ; clk_sys         ;
;  Instruction_o[22] ; clk_sys    ; 9.423  ; 9.423  ; Rise       ; clk_sys         ;
;  Instruction_o[23] ; clk_sys    ; 9.989  ; 9.989  ; Rise       ; clk_sys         ;
;  Instruction_o[26] ; clk_sys    ; 8.446  ; 8.446  ; Rise       ; clk_sys         ;
;  Instruction_o[27] ; clk_sys    ; 9.952  ; 9.952  ; Rise       ; clk_sys         ;
;  Instruction_o[28] ; clk_sys    ; 9.986  ; 9.986  ; Rise       ; clk_sys         ;
;  Instruction_o[29] ; clk_sys    ; 9.076  ; 9.076  ; Rise       ; clk_sys         ;
;  Instruction_o[31] ; clk_sys    ; 9.818  ; 9.818  ; Rise       ; clk_sys         ;
; PC_out[*]          ; clk_sys    ; 8.583  ; 8.583  ; Rise       ; clk_sys         ;
;  PC_out[0]         ; clk_sys    ; 7.596  ; 7.596  ; Rise       ; clk_sys         ;
;  PC_out[1]         ; clk_sys    ; 7.469  ; 7.469  ; Rise       ; clk_sys         ;
;  PC_out[2]         ; clk_sys    ; 7.198  ; 7.198  ; Rise       ; clk_sys         ;
;  PC_out[3]         ; clk_sys    ; 6.955  ; 6.955  ; Rise       ; clk_sys         ;
;  PC_out[4]         ; clk_sys    ; 6.902  ; 6.902  ; Rise       ; clk_sys         ;
;  PC_out[5]         ; clk_sys    ; 6.508  ; 6.508  ; Rise       ; clk_sys         ;
;  PC_out[6]         ; clk_sys    ; 6.492  ; 6.492  ; Rise       ; clk_sys         ;
;  PC_out[7]         ; clk_sys    ; 7.364  ; 7.364  ; Rise       ; clk_sys         ;
;  PC_out[8]         ; clk_sys    ; 7.223  ; 7.223  ; Rise       ; clk_sys         ;
;  PC_out[9]         ; clk_sys    ; 6.952  ; 6.952  ; Rise       ; clk_sys         ;
;  PC_out[10]        ; clk_sys    ; 7.749  ; 7.749  ; Rise       ; clk_sys         ;
;  PC_out[11]        ; clk_sys    ; 6.878  ; 6.878  ; Rise       ; clk_sys         ;
;  PC_out[12]        ; clk_sys    ; 7.436  ; 7.436  ; Rise       ; clk_sys         ;
;  PC_out[13]        ; clk_sys    ; 7.147  ; 7.147  ; Rise       ; clk_sys         ;
;  PC_out[14]        ; clk_sys    ; 7.239  ; 7.239  ; Rise       ; clk_sys         ;
;  PC_out[15]        ; clk_sys    ; 7.067  ; 7.067  ; Rise       ; clk_sys         ;
;  PC_out[16]        ; clk_sys    ; 7.069  ; 7.069  ; Rise       ; clk_sys         ;
;  PC_out[17]        ; clk_sys    ; 6.874  ; 6.874  ; Rise       ; clk_sys         ;
;  PC_out[18]        ; clk_sys    ; 7.080  ; 7.080  ; Rise       ; clk_sys         ;
;  PC_out[19]        ; clk_sys    ; 7.003  ; 7.003  ; Rise       ; clk_sys         ;
;  PC_out[20]        ; clk_sys    ; 6.355  ; 6.355  ; Rise       ; clk_sys         ;
;  PC_out[21]        ; clk_sys    ; 6.396  ; 6.396  ; Rise       ; clk_sys         ;
;  PC_out[22]        ; clk_sys    ; 6.881  ; 6.881  ; Rise       ; clk_sys         ;
;  PC_out[23]        ; clk_sys    ; 6.403  ; 6.403  ; Rise       ; clk_sys         ;
;  PC_out[24]        ; clk_sys    ; 7.801  ; 7.801  ; Rise       ; clk_sys         ;
;  PC_out[25]        ; clk_sys    ; 8.583  ; 8.583  ; Rise       ; clk_sys         ;
;  PC_out[26]        ; clk_sys    ; 7.585  ; 7.585  ; Rise       ; clk_sys         ;
;  PC_out[27]        ; clk_sys    ; 7.782  ; 7.782  ; Rise       ; clk_sys         ;
;  PC_out[28]        ; clk_sys    ; 6.986  ; 6.986  ; Rise       ; clk_sys         ;
;  PC_out[29]        ; clk_sys    ; 7.587  ; 7.587  ; Rise       ; clk_sys         ;
;  PC_out[30]        ; clk_sys    ; 7.427  ; 7.427  ; Rise       ; clk_sys         ;
;  PC_out[31]        ; clk_sys    ; 7.423  ; 7.423  ; Rise       ; clk_sys         ;
; WriteData[*]       ; clk_sys    ; 8.447  ; 8.447  ; Rise       ; clk_sys         ;
;  WriteData[0]      ; clk_sys    ; 7.610  ; 7.610  ; Rise       ; clk_sys         ;
;  WriteData[1]      ; clk_sys    ; 7.188  ; 7.188  ; Rise       ; clk_sys         ;
;  WriteData[2]      ; clk_sys    ; 7.266  ; 7.266  ; Rise       ; clk_sys         ;
;  WriteData[3]      ; clk_sys    ; 6.417  ; 6.417  ; Rise       ; clk_sys         ;
;  WriteData[4]      ; clk_sys    ; 7.159  ; 7.159  ; Rise       ; clk_sys         ;
;  WriteData[5]      ; clk_sys    ; 7.153  ; 7.153  ; Rise       ; clk_sys         ;
;  WriteData[6]      ; clk_sys    ; 7.695  ; 7.695  ; Rise       ; clk_sys         ;
;  WriteData[7]      ; clk_sys    ; 6.688  ; 6.688  ; Rise       ; clk_sys         ;
;  WriteData[8]      ; clk_sys    ; 7.777  ; 7.777  ; Rise       ; clk_sys         ;
;  WriteData[9]      ; clk_sys    ; 7.867  ; 7.867  ; Rise       ; clk_sys         ;
;  WriteData[10]     ; clk_sys    ; 6.996  ; 6.996  ; Rise       ; clk_sys         ;
;  WriteData[11]     ; clk_sys    ; 7.695  ; 7.695  ; Rise       ; clk_sys         ;
;  WriteData[12]     ; clk_sys    ; 7.039  ; 7.039  ; Rise       ; clk_sys         ;
;  WriteData[13]     ; clk_sys    ; 6.623  ; 6.623  ; Rise       ; clk_sys         ;
;  WriteData[14]     ; clk_sys    ; 7.923  ; 7.923  ; Rise       ; clk_sys         ;
;  WriteData[15]     ; clk_sys    ; 6.708  ; 6.708  ; Rise       ; clk_sys         ;
;  WriteData[16]     ; clk_sys    ; 6.736  ; 6.736  ; Rise       ; clk_sys         ;
;  WriteData[17]     ; clk_sys    ; 7.445  ; 7.445  ; Rise       ; clk_sys         ;
;  WriteData[18]     ; clk_sys    ; 6.650  ; 6.650  ; Rise       ; clk_sys         ;
;  WriteData[19]     ; clk_sys    ; 6.406  ; 6.406  ; Rise       ; clk_sys         ;
;  WriteData[20]     ; clk_sys    ; 7.708  ; 7.708  ; Rise       ; clk_sys         ;
;  WriteData[21]     ; clk_sys    ; 8.447  ; 8.447  ; Rise       ; clk_sys         ;
;  WriteData[22]     ; clk_sys    ; 7.247  ; 7.247  ; Rise       ; clk_sys         ;
;  WriteData[23]     ; clk_sys    ; 7.939  ; 7.939  ; Rise       ; clk_sys         ;
;  WriteData[24]     ; clk_sys    ; 7.330  ; 7.330  ; Rise       ; clk_sys         ;
;  WriteData[25]     ; clk_sys    ; 7.107  ; 7.107  ; Rise       ; clk_sys         ;
;  WriteData[26]     ; clk_sys    ; 7.824  ; 7.824  ; Rise       ; clk_sys         ;
;  WriteData[27]     ; clk_sys    ; 7.179  ; 7.179  ; Rise       ; clk_sys         ;
;  WriteData[28]     ; clk_sys    ; 6.414  ; 6.414  ; Rise       ; clk_sys         ;
;  WriteData[29]     ; clk_sys    ; 6.420  ; 6.420  ; Rise       ; clk_sys         ;
;  WriteData[30]     ; clk_sys    ; 6.388  ; 6.388  ; Rise       ; clk_sys         ;
;  WriteData[31]     ; clk_sys    ; 7.156  ; 7.156  ; Rise       ; clk_sys         ;
+--------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ALUresult[*]       ; clk_sys    ; 4.314 ; 4.314 ; Rise       ; clk_sys         ;
;  ALUresult[0]      ; clk_sys    ; 5.052 ; 5.052 ; Rise       ; clk_sys         ;
;  ALUresult[1]      ; clk_sys    ; 5.160 ; 5.160 ; Rise       ; clk_sys         ;
;  ALUresult[2]      ; clk_sys    ; 4.642 ; 4.642 ; Rise       ; clk_sys         ;
;  ALUresult[3]      ; clk_sys    ; 4.457 ; 4.457 ; Rise       ; clk_sys         ;
;  ALUresult[4]      ; clk_sys    ; 4.952 ; 4.952 ; Rise       ; clk_sys         ;
;  ALUresult[5]      ; clk_sys    ; 4.883 ; 4.883 ; Rise       ; clk_sys         ;
;  ALUresult[6]      ; clk_sys    ; 4.750 ; 4.750 ; Rise       ; clk_sys         ;
;  ALUresult[7]      ; clk_sys    ; 5.107 ; 5.107 ; Rise       ; clk_sys         ;
;  ALUresult[8]      ; clk_sys    ; 5.080 ; 5.080 ; Rise       ; clk_sys         ;
;  ALUresult[9]      ; clk_sys    ; 4.772 ; 4.772 ; Rise       ; clk_sys         ;
;  ALUresult[10]     ; clk_sys    ; 5.251 ; 5.251 ; Rise       ; clk_sys         ;
;  ALUresult[11]     ; clk_sys    ; 5.301 ; 5.301 ; Rise       ; clk_sys         ;
;  ALUresult[12]     ; clk_sys    ; 4.711 ; 4.711 ; Rise       ; clk_sys         ;
;  ALUresult[13]     ; clk_sys    ; 4.641 ; 4.641 ; Rise       ; clk_sys         ;
;  ALUresult[14]     ; clk_sys    ; 5.265 ; 5.265 ; Rise       ; clk_sys         ;
;  ALUresult[15]     ; clk_sys    ; 4.882 ; 4.882 ; Rise       ; clk_sys         ;
;  ALUresult[16]     ; clk_sys    ; 5.519 ; 5.519 ; Rise       ; clk_sys         ;
;  ALUresult[17]     ; clk_sys    ; 5.149 ; 5.149 ; Rise       ; clk_sys         ;
;  ALUresult[18]     ; clk_sys    ; 4.678 ; 4.678 ; Rise       ; clk_sys         ;
;  ALUresult[19]     ; clk_sys    ; 4.314 ; 4.314 ; Rise       ; clk_sys         ;
;  ALUresult[20]     ; clk_sys    ; 4.910 ; 4.910 ; Rise       ; clk_sys         ;
;  ALUresult[21]     ; clk_sys    ; 4.811 ; 4.811 ; Rise       ; clk_sys         ;
;  ALUresult[22]     ; clk_sys    ; 4.610 ; 4.610 ; Rise       ; clk_sys         ;
;  ALUresult[23]     ; clk_sys    ; 5.014 ; 5.014 ; Rise       ; clk_sys         ;
;  ALUresult[24]     ; clk_sys    ; 4.825 ; 4.825 ; Rise       ; clk_sys         ;
;  ALUresult[25]     ; clk_sys    ; 4.441 ; 4.441 ; Rise       ; clk_sys         ;
;  ALUresult[26]     ; clk_sys    ; 5.361 ; 5.361 ; Rise       ; clk_sys         ;
;  ALUresult[27]     ; clk_sys    ; 4.939 ; 4.939 ; Rise       ; clk_sys         ;
;  ALUresult[28]     ; clk_sys    ; 4.924 ; 4.924 ; Rise       ; clk_sys         ;
;  ALUresult[29]     ; clk_sys    ; 4.565 ; 4.565 ; Rise       ; clk_sys         ;
;  ALUresult[30]     ; clk_sys    ; 5.156 ; 5.156 ; Rise       ; clk_sys         ;
;  ALUresult[31]     ; clk_sys    ; 4.964 ; 4.964 ; Rise       ; clk_sys         ;
; Instruction_o[*]   ; clk_sys    ; 4.128 ; 4.128 ; Rise       ; clk_sys         ;
;  Instruction_o[0]  ; clk_sys    ; 4.655 ; 4.655 ; Rise       ; clk_sys         ;
;  Instruction_o[1]  ; clk_sys    ; 4.597 ; 4.597 ; Rise       ; clk_sys         ;
;  Instruction_o[2]  ; clk_sys    ; 4.472 ; 4.472 ; Rise       ; clk_sys         ;
;  Instruction_o[3]  ; clk_sys    ; 4.532 ; 4.532 ; Rise       ; clk_sys         ;
;  Instruction_o[4]  ; clk_sys    ; 4.495 ; 4.495 ; Rise       ; clk_sys         ;
;  Instruction_o[5]  ; clk_sys    ; 4.509 ; 4.509 ; Rise       ; clk_sys         ;
;  Instruction_o[6]  ; clk_sys    ; 4.276 ; 4.276 ; Rise       ; clk_sys         ;
;  Instruction_o[7]  ; clk_sys    ; 4.533 ; 4.533 ; Rise       ; clk_sys         ;
;  Instruction_o[8]  ; clk_sys    ; 4.615 ; 4.615 ; Rise       ; clk_sys         ;
;  Instruction_o[9]  ; clk_sys    ; 4.446 ; 4.446 ; Rise       ; clk_sys         ;
;  Instruction_o[10] ; clk_sys    ; 4.456 ; 4.456 ; Rise       ; clk_sys         ;
;  Instruction_o[11] ; clk_sys    ; 4.615 ; 4.615 ; Rise       ; clk_sys         ;
;  Instruction_o[12] ; clk_sys    ; 4.539 ; 4.539 ; Rise       ; clk_sys         ;
;  Instruction_o[13] ; clk_sys    ; 4.139 ; 4.139 ; Rise       ; clk_sys         ;
;  Instruction_o[14] ; clk_sys    ; 4.476 ; 4.476 ; Rise       ; clk_sys         ;
;  Instruction_o[15] ; clk_sys    ; 4.525 ; 4.525 ; Rise       ; clk_sys         ;
;  Instruction_o[16] ; clk_sys    ; 4.128 ; 4.128 ; Rise       ; clk_sys         ;
;  Instruction_o[17] ; clk_sys    ; 4.765 ; 4.765 ; Rise       ; clk_sys         ;
;  Instruction_o[18] ; clk_sys    ; 4.526 ; 4.526 ; Rise       ; clk_sys         ;
;  Instruction_o[21] ; clk_sys    ; 4.580 ; 4.580 ; Rise       ; clk_sys         ;
;  Instruction_o[22] ; clk_sys    ; 4.756 ; 4.756 ; Rise       ; clk_sys         ;
;  Instruction_o[23] ; clk_sys    ; 4.488 ; 4.488 ; Rise       ; clk_sys         ;
;  Instruction_o[26] ; clk_sys    ; 4.215 ; 4.215 ; Rise       ; clk_sys         ;
;  Instruction_o[27] ; clk_sys    ; 4.607 ; 4.607 ; Rise       ; clk_sys         ;
;  Instruction_o[28] ; clk_sys    ; 4.484 ; 4.484 ; Rise       ; clk_sys         ;
;  Instruction_o[29] ; clk_sys    ; 4.268 ; 4.268 ; Rise       ; clk_sys         ;
;  Instruction_o[31] ; clk_sys    ; 4.523 ; 4.523 ; Rise       ; clk_sys         ;
; PC_out[*]          ; clk_sys    ; 3.626 ; 3.626 ; Rise       ; clk_sys         ;
;  PC_out[0]         ; clk_sys    ; 4.205 ; 4.205 ; Rise       ; clk_sys         ;
;  PC_out[1]         ; clk_sys    ; 4.115 ; 4.115 ; Rise       ; clk_sys         ;
;  PC_out[2]         ; clk_sys    ; 4.028 ; 4.028 ; Rise       ; clk_sys         ;
;  PC_out[3]         ; clk_sys    ; 3.923 ; 3.923 ; Rise       ; clk_sys         ;
;  PC_out[4]         ; clk_sys    ; 3.878 ; 3.878 ; Rise       ; clk_sys         ;
;  PC_out[5]         ; clk_sys    ; 3.717 ; 3.717 ; Rise       ; clk_sys         ;
;  PC_out[6]         ; clk_sys    ; 3.712 ; 3.712 ; Rise       ; clk_sys         ;
;  PC_out[7]         ; clk_sys    ; 4.095 ; 4.095 ; Rise       ; clk_sys         ;
;  PC_out[8]         ; clk_sys    ; 4.067 ; 4.067 ; Rise       ; clk_sys         ;
;  PC_out[9]         ; clk_sys    ; 3.930 ; 3.930 ; Rise       ; clk_sys         ;
;  PC_out[10]        ; clk_sys    ; 4.345 ; 4.345 ; Rise       ; clk_sys         ;
;  PC_out[11]        ; clk_sys    ; 3.873 ; 3.873 ; Rise       ; clk_sys         ;
;  PC_out[12]        ; clk_sys    ; 4.071 ; 4.071 ; Rise       ; clk_sys         ;
;  PC_out[13]        ; clk_sys    ; 3.958 ; 3.958 ; Rise       ; clk_sys         ;
;  PC_out[14]        ; clk_sys    ; 4.063 ; 4.063 ; Rise       ; clk_sys         ;
;  PC_out[15]        ; clk_sys    ; 3.960 ; 3.960 ; Rise       ; clk_sys         ;
;  PC_out[16]        ; clk_sys    ; 3.955 ; 3.955 ; Rise       ; clk_sys         ;
;  PC_out[17]        ; clk_sys    ; 3.883 ; 3.883 ; Rise       ; clk_sys         ;
;  PC_out[18]        ; clk_sys    ; 3.962 ; 3.962 ; Rise       ; clk_sys         ;
;  PC_out[19]        ; clk_sys    ; 3.928 ; 3.928 ; Rise       ; clk_sys         ;
;  PC_out[20]        ; clk_sys    ; 3.626 ; 3.626 ; Rise       ; clk_sys         ;
;  PC_out[21]        ; clk_sys    ; 3.666 ; 3.666 ; Rise       ; clk_sys         ;
;  PC_out[22]        ; clk_sys    ; 3.883 ; 3.883 ; Rise       ; clk_sys         ;
;  PC_out[23]        ; clk_sys    ; 3.671 ; 3.671 ; Rise       ; clk_sys         ;
;  PC_out[24]        ; clk_sys    ; 4.311 ; 4.311 ; Rise       ; clk_sys         ;
;  PC_out[25]        ; clk_sys    ; 4.802 ; 4.802 ; Rise       ; clk_sys         ;
;  PC_out[26]        ; clk_sys    ; 4.213 ; 4.213 ; Rise       ; clk_sys         ;
;  PC_out[27]        ; clk_sys    ; 4.255 ; 4.255 ; Rise       ; clk_sys         ;
;  PC_out[28]        ; clk_sys    ; 3.922 ; 3.922 ; Rise       ; clk_sys         ;
;  PC_out[29]        ; clk_sys    ; 4.183 ; 4.183 ; Rise       ; clk_sys         ;
;  PC_out[30]        ; clk_sys    ; 4.073 ; 4.073 ; Rise       ; clk_sys         ;
;  PC_out[31]        ; clk_sys    ; 4.069 ; 4.069 ; Rise       ; clk_sys         ;
; WriteData[*]       ; clk_sys    ; 3.659 ; 3.659 ; Rise       ; clk_sys         ;
;  WriteData[0]      ; clk_sys    ; 4.213 ; 4.213 ; Rise       ; clk_sys         ;
;  WriteData[1]      ; clk_sys    ; 4.035 ; 4.035 ; Rise       ; clk_sys         ;
;  WriteData[2]      ; clk_sys    ; 4.069 ; 4.069 ; Rise       ; clk_sys         ;
;  WriteData[3]      ; clk_sys    ; 3.667 ; 3.667 ; Rise       ; clk_sys         ;
;  WriteData[4]      ; clk_sys    ; 4.014 ; 4.014 ; Rise       ; clk_sys         ;
;  WriteData[5]      ; clk_sys    ; 4.014 ; 4.014 ; Rise       ; clk_sys         ;
;  WriteData[6]      ; clk_sys    ; 4.264 ; 4.264 ; Rise       ; clk_sys         ;
;  WriteData[7]      ; clk_sys    ; 3.801 ; 3.801 ; Rise       ; clk_sys         ;
;  WriteData[8]      ; clk_sys    ; 4.316 ; 4.316 ; Rise       ; clk_sys         ;
;  WriteData[9]      ; clk_sys    ; 4.319 ; 4.319 ; Rise       ; clk_sys         ;
;  WriteData[10]     ; clk_sys    ; 3.947 ; 3.947 ; Rise       ; clk_sys         ;
;  WriteData[11]     ; clk_sys    ; 4.288 ; 4.288 ; Rise       ; clk_sys         ;
;  WriteData[12]     ; clk_sys    ; 3.981 ; 3.981 ; Rise       ; clk_sys         ;
;  WriteData[13]     ; clk_sys    ; 3.767 ; 3.767 ; Rise       ; clk_sys         ;
;  WriteData[14]     ; clk_sys    ; 4.375 ; 4.375 ; Rise       ; clk_sys         ;
;  WriteData[15]     ; clk_sys    ; 3.790 ; 3.790 ; Rise       ; clk_sys         ;
;  WriteData[16]     ; clk_sys    ; 3.807 ; 3.807 ; Rise       ; clk_sys         ;
;  WriteData[17]     ; clk_sys    ; 4.138 ; 4.138 ; Rise       ; clk_sys         ;
;  WriteData[18]     ; clk_sys    ; 3.785 ; 3.785 ; Rise       ; clk_sys         ;
;  WriteData[19]     ; clk_sys    ; 3.667 ; 3.667 ; Rise       ; clk_sys         ;
;  WriteData[20]     ; clk_sys    ; 4.287 ; 4.287 ; Rise       ; clk_sys         ;
;  WriteData[21]     ; clk_sys    ; 4.597 ; 4.597 ; Rise       ; clk_sys         ;
;  WriteData[22]     ; clk_sys    ; 4.045 ; 4.045 ; Rise       ; clk_sys         ;
;  WriteData[23]     ; clk_sys    ; 4.419 ; 4.419 ; Rise       ; clk_sys         ;
;  WriteData[24]     ; clk_sys    ; 4.070 ; 4.070 ; Rise       ; clk_sys         ;
;  WriteData[25]     ; clk_sys    ; 3.980 ; 3.980 ; Rise       ; clk_sys         ;
;  WriteData[26]     ; clk_sys    ; 4.291 ; 4.291 ; Rise       ; clk_sys         ;
;  WriteData[27]     ; clk_sys    ; 4.023 ; 4.023 ; Rise       ; clk_sys         ;
;  WriteData[28]     ; clk_sys    ; 3.677 ; 3.677 ; Rise       ; clk_sys         ;
;  WriteData[29]     ; clk_sys    ; 3.684 ; 3.684 ; Rise       ; clk_sys         ;
;  WriteData[30]     ; clk_sys    ; 3.659 ; 3.659 ; Rise       ; clk_sys         ;
;  WriteData[31]     ; clk_sys    ; 4.005 ; 4.005 ; Rise       ; clk_sys         ;
+--------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_sys    ; clk_sys  ; 239811   ; 868      ; 1344     ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_sys    ; clk_sys  ; 239811   ; 868      ; 1344     ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 31    ; 31   ;
; Unconstrained Output Ports      ; 123   ; 123  ;
; Unconstrained Output Port Paths ; 2271  ; 2271 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Dec 07 11:20:49 2025
Info: Command: quartus_sta lab6 -c lab6
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'cpu_pipeline.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 0.036
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.036         0.000 clk_sys 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk_sys 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 clk_sys 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 2.780
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.780         0.000 clk_sys 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk_sys 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 clk_sys 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4595 megabytes
    Info: Processing ended: Sun Dec 07 11:20:51 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


