module full_adder
(
	output reg F1, F2, 
	input [2:0]D
);
	always @(D)
		case(D)
			3'b000: F1 = 0; F2 = 0; 
			3'b001: F1 = 1; F2 = 0; 
			3'b010: F1 = 1; F2 = 0; 
			3'b011: F1 = 0; F2 = 1; 
			3'b100: F1 = 1; F2 = 0; 
			3'b101: F1 = 0; F2 = 1; 
			3'b110: F1 = 0; F2 = 1; 
			3'b111: F1 = 1; F2 = 1; 
		endcase

endmodule