verilog work "REGBANK_banco.v"
