## Verilog 語言特性：
### 1.模組化結構（module-based design）
Verilog 程式由一個或多個 module 組成，像是硬體設計的基本單元。

> 💡 **Tip**: 設計時每一個 module 可以視為一個獨立的電路區塊，最終透過呼叫 module **組合** 出複雜電路，以做到可讀性與維護性高的系統。

===(這邊會補圖)===
### 2.運算子集，為硬體邏輯運算設計。
| 名稱                             | 範例與說明                                                         |
|----------------------------------|--------------------------------------------------------------------|
| Arithmetic（算術運算子）         | `+`、`-`、`*`、`/`（除法不具合成性，僅用於模擬）                   |
| Binary Operators（二進位邏輯）   | `&`（AND）、`|`（OR）、`^`（XOR）、`~`（NOT）                        |
| Shift（位移運算子）              | `<<`（左移）、`>>`（右移）                                          |
| Relational（關係運算子）         | `<`、`<=`、`>`、`>=`、`==`、`!=`                                    |
| Logical（邏輯判斷運算子）        | `&&`（AND）、`||`（OR）                                             |


### 3.多種資料型態
| 類型        | 中文說明 | 主要用途與特性                                                                                  | 例子                     |
|-------------|----------|-----------------------------------------------------------------------------------------------|--------------------------|
| `wire`      | 網路     | 表示電路中的**物理連線**，**不能賦值**，只能用 `assign` 或連接模組輸出。                               | `wire [3:0] data;`       |
| `reg`       | 暫存器   | 用來**儲存值**，可在 `always` 或 `initial` 區塊中用 `=` 賦值（模擬 flip-flop 或 latch）。               | `reg [7:0] counter;`     |
| `parameter` | 常數     | **不可變的常數**，用來定義模組內部固定參數（如寬度、計數上限），類似 C 的 `#define`。                  | `parameter WIDTH = 8;`   |
| `integer`   | 整數     | 表示**整數變數**，通常用在 `for` 迴圈計數或模擬用變數，**不建議合成到硬體中**。                        | `integer i;`             |



### 4.四值邏輯系統（0, 1, x, z）
與一般軟體語言只有 true/false 不同，這是為了模擬實體電路中的真實情況。
- `0`：邏輯低電位  
- `1`：邏輯高電位  
- `x`：未知狀態  
- `z`：高阻態（Hi-Z）

### 5 數值格式：\[sign\]\[size\]'\[base\]\[value\]
-   base：`b` (二進位)、`o` (八進位)、`d` (十進位)、`h` (十六進位) 
-   範例：`5'h1a`、`5'bx01`、`-5'b00001`

### 6.事件驅動模擬模型（event-driven simulation）
使用 `always`、`initial` 區塊描述行為，根據敏感訊號觸發模擬更新。


## Design Verification - Testbench
**在硬體設計驗證中，testbench 扮演「黑盒子測試環境」的角色，用於嚴正我們組合出的電路是否符合預期。**
我們把待測模組當作黑盒子，根據它的輸入埠設計測試刺激（test vectors），驅動這些輸入訊號，然後捕捉其輸出埠的行為，藉此驗證整個設計是否符合預期功能，而不需要關心內部實現細節。

===(這邊會補圖)===