**1.Gate_AND**
![Gate_AND](Schémas/Gate_and.png)

**2.Gate_OR**

![Gate_OR](Schémas/Gate_OR.png)

**3.Gate_NOR**

![Gate_NOR](Schémas/Gate_NOR.png)

**4.Multiplex_2a1**

![Multiplex_2a1](Schémas/Multiplex_2a1.png)

**5.Multiplex_4a1**

![Multiplex_4a1](Schémas/Multiplex_4a1.png)

**6.Circuit1**

![Circuit1](Schémas/Circuit1.png)

**7.Circuit2**

![Circuit2](Schémas/Circuit2.png)

**8.Circuit3**

![Circuit3](Schémas/Circuit3.png)

**9.Circuit4**

![Circuit4](Schémas/Circuit4.png)

**10.Demi_Additionneur_1bit**

![Demi_additionneur_1bit](Schémas/Demi_Additionneur_1bit.png)

**11.Decodeur_2a4**

![Decodeur_2a4](Schémas/Decodeur_2a4.png)

**12.decoder_7Seg**

![Decodeur_7seg](Schémas/decoder_7Seg.png)


