

================================================================
== Vivado HLS Report for 'conv'
================================================================
* Date:           Wed Mar  6 22:21:44 2024

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        conv
* Solution:       Filter_2_pipeline_nf
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  20.00|    17.815|        2.50|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-------+-------+-------+-------+---------+
    |    Latency    |    Interval   | Pipeline|
    |  min  |  max  |  min  |  max  |   Type  |
    +-------+-------+-------+-------+---------+
    |  76374|  76374|  76374|  76374|   none  |
    +-------+-------+-------+-------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +-------------------+-------+-------+----------+-----------+-----------+------+----------+
        |                   |    Latency    | Iteration|  Initiation Interval  | Trip |          |
        |     Loop Name     |  min  |  max  |  Latency |  achieved |   target  | Count| Pipelined|
        +-------------------+-------+-------+----------+-----------+-----------+------+----------+
        |- Row_Loop         |  76373|  76373|      6943|          -|          -|    11|    no    |
        | + Col_Loop        |   6941|   6941|       631|          -|          -|    11|    no    |
        |  ++ Filter2_Loop  |    628|    628|       224|         27|          1|    16|    yes   |
        +-------------------+-------+-------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      -|       -|      -|    -|
|Expression       |        -|      0|       0|   1065|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|     12|    1003|   2088|    -|
|Memory           |        0|      -|    1760|    440|    -|
|Multiplexer      |        -|      -|       -|   1058|    -|
|Register         |        0|      -|    7311|   1344|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |        0|     12|   10074|   5995|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        0|      5|       9|     11|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-------------------------+----------------------+---------+-------+-----+-----+-----+
    |         Instance        |        Module        | BRAM_18K| DSP48E|  FF | LUT | URAM|
    +-------------------------+----------------------+---------+-------+-----+-----+-----+
    |conv_fadd_32ns_323i2_U1  |conv_fadd_32ns_323i2  |        0|      2|  227|  403|    0|
    |conv_fadd_32ns_323i2_U2  |conv_fadd_32ns_323i2  |        0|      2|  227|  403|    0|
    |conv_fadd_32ns_323i2_U3  |conv_fadd_32ns_323i2  |        0|      2|  227|  403|    0|
    |conv_fcmp_32ns_325jm_U6  |conv_fcmp_32ns_325jm  |        0|      0|   66|  239|    0|
    |conv_fmul_32ns_324jc_U4  |conv_fmul_32ns_324jc  |        0|      3|  128|  320|    0|
    |conv_fmul_32ns_324jc_U5  |conv_fmul_32ns_324jc  |        0|      3|  128|  320|    0|
    +-------------------------+----------------------+---------+-------+-----+-----+-----+
    |Total                    |                      |        0|     12| 1003| 2088|    0|
    +-------------------------+----------------------+---------+-------+-----+-----+-----+

    * DSP48E: 
    N/A

    * Memory: 
    +----------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |        Memory        |        Module        | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +----------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |conv_bias_U           |conv_conv_bias        |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_2_3_U  |conv_conv_weights0iy  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_2_4_U  |conv_conv_weights1iI  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_2_5_U  |conv_conv_weights2iS  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_1_1_U  |conv_conv_weightsAem  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_1_2_U  |conv_conv_weightsBew  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_1_3_U  |conv_conv_weightsCeG  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_1_4_U  |conv_conv_weightsDeQ  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_1_5_U  |conv_conv_weightsEe0  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_2_0_U  |conv_conv_weightsFfa  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_2_1_U  |conv_conv_weightsGfk  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_2_2_U  |conv_conv_weightsHfu  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_2_3_U  |conv_conv_weightsIfE  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_2_4_U  |conv_conv_weightsJfO  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_2_5_U  |conv_conv_weightsKfY  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_0_0_U  |conv_conv_weightsLf8  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_0_1_U  |conv_conv_weightsMgi  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_0_2_U  |conv_conv_weightsNgs  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_0_3_U  |conv_conv_weightsOgC  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_0_4_U  |conv_conv_weightsPgM  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_0_5_U  |conv_conv_weightsQgW  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_1_0_U  |conv_conv_weightsRg6  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_1_1_U  |conv_conv_weightsShg  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_1_2_U  |conv_conv_weightsThq  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_1_3_U  |conv_conv_weightsUhA  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_1_4_U  |conv_conv_weightsVhK  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_1_5_U  |conv_conv_weightsWhU  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_2_0_U  |conv_conv_weightsXh4  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_2_1_U  |conv_conv_weightsYie  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_2_2_2_U  |conv_conv_weightsZio  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_0_0_U  |conv_conv_weightsbkb  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_0_1_U  |conv_conv_weightscud  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_0_2_U  |conv_conv_weightsdEe  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_0_3_U  |conv_conv_weightseOg  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_0_4_U  |conv_conv_weightsfYi  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_0_5_U  |conv_conv_weightsg8j  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_1_0_U  |conv_conv_weightshbi  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_1_1_U  |conv_conv_weightsibs  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_1_2_U  |conv_conv_weightsjbC  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_1_3_U  |conv_conv_weightskbM  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_1_4_U  |conv_conv_weightslbW  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_1_5_U  |conv_conv_weightsmb6  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_2_0_U  |conv_conv_weightsncg  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_2_1_U  |conv_conv_weightsocq  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_2_2_U  |conv_conv_weightspcA  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_2_3_U  |conv_conv_weightsqcK  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_2_4_U  |conv_conv_weightsrcU  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_0_2_5_U  |conv_conv_weightssc4  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_0_0_U  |conv_conv_weightstde  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_0_1_U  |conv_conv_weightsudo  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_0_2_U  |conv_conv_weightsvdy  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_0_3_U  |conv_conv_weightswdI  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_0_4_U  |conv_conv_weightsxdS  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_0_5_U  |conv_conv_weightsyd2  |        0|  32|   8|    0|    16|   32|     1|          512|
    |conv_weights_1_1_0_U  |conv_conv_weightszec  |        0|  32|   8|    0|    16|   32|     1|          512|
    +----------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total                 |                      |        0|1760| 440|    0|   880| 1760|    55|        28160|
    +----------------------+----------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +------------------------+----------+-------+---+----+------------+------------+
    |      Variable Name     | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +------------------------+----------+-------+---+----+------------+------------+
    |mul_ln26_1_fu_1513_p2   |     *    |      0|  0|  13|           4|           4|
    |mul_ln26_fu_1497_p2     |     *    |      0|  0|  13|           4|           4|
    |add_ln26_10_fu_1700_p2  |     +    |      0|  0|  13|          11|           3|
    |add_ln26_11_fu_1711_p2  |     +    |      0|  0|  13|          11|           3|
    |add_ln26_12_fu_1722_p2  |     +    |      0|  0|  15|           8|           8|
    |add_ln26_13_fu_1769_p2  |     +    |      0|  0|  13|          11|           2|
    |add_ln26_14_fu_1780_p2  |     +    |      0|  0|  13|          11|           2|
    |add_ln26_15_fu_1791_p2  |     +    |      0|  0|  13|          11|           3|
    |add_ln26_16_fu_1802_p2  |     +    |      0|  0|  13|          11|           3|
    |add_ln26_18_fu_1835_p2  |     +    |      0|  0|  15|           8|           8|
    |add_ln26_19_fu_1883_p2  |     +    |      0|  0|  13|          11|           2|
    |add_ln26_1_fu_2109_p2   |     +    |      0|  0|  13|           4|           2|
    |add_ln26_20_fu_1894_p2  |     +    |      0|  0|  13|          11|           2|
    |add_ln26_21_fu_1905_p2  |     +    |      0|  0|  13|          11|           3|
    |add_ln26_22_fu_1916_p2  |     +    |      0|  0|  13|          11|           3|
    |add_ln26_23_fu_1927_p2  |     +    |      0|  0|  15|           8|           8|
    |add_ln26_24_fu_1974_p2  |     +    |      0|  0|  13|          11|           2|
    |add_ln26_25_fu_1985_p2  |     +    |      0|  0|  13|          11|           2|
    |add_ln26_26_fu_1996_p2  |     +    |      0|  0|  13|          11|           3|
    |add_ln26_27_fu_2007_p2  |     +    |      0|  0|  13|          11|           3|
    |add_ln26_28_fu_2018_p2  |     +    |      0|  0|  15|           8|           8|
    |add_ln26_29_fu_2065_p2  |     +    |      0|  0|  13|          11|           2|
    |add_ln26_2_fu_1503_p2   |     +    |      0|  0|  13|           4|           2|
    |add_ln26_30_fu_2076_p2  |     +    |      0|  0|  13|          11|           2|
    |add_ln26_31_fu_2087_p2  |     +    |      0|  0|  13|          11|           3|
    |add_ln26_32_fu_2098_p2  |     +    |      0|  0|  13|          11|           3|
    |add_ln26_33_fu_2119_p2  |     +    |      0|  0|  15|           8|           8|
    |add_ln26_34_fu_2167_p2  |     +    |      0|  0|  13|          11|           2|
    |add_ln26_35_fu_2178_p2  |     +    |      0|  0|  13|          11|           2|
    |add_ln26_36_fu_2189_p2  |     +    |      0|  0|  13|          11|           3|
    |add_ln26_37_fu_2200_p2  |     +    |      0|  0|  13|          11|           3|
    |add_ln26_38_fu_2211_p2  |     +    |      0|  0|  15|           8|           8|
    |add_ln26_39_fu_2258_p2  |     +    |      0|  0|  13|          11|           2|
    |add_ln26_3_fu_1587_p2   |     +    |      0|  0|  13|          11|           2|
    |add_ln26_40_fu_2269_p2  |     +    |      0|  0|  13|          11|           2|
    |add_ln26_41_fu_2280_p2  |     +    |      0|  0|  13|          11|           3|
    |add_ln26_42_fu_2291_p2  |     +    |      0|  0|  13|          11|           3|
    |add_ln26_43_fu_2302_p2  |     +    |      0|  0|  15|           8|           8|
    |add_ln26_44_fu_2349_p2  |     +    |      0|  0|  13|          11|           2|
    |add_ln26_45_fu_2360_p2  |     +    |      0|  0|  13|          11|           2|
    |add_ln26_46_fu_2371_p2  |     +    |      0|  0|  13|          11|           3|
    |add_ln26_47_fu_2382_p2  |     +    |      0|  0|  13|          11|           3|
    |add_ln26_4_fu_1598_p2   |     +    |      0|  0|  13|          11|           2|
    |add_ln26_5_fu_1609_p2   |     +    |      0|  0|  13|          11|           3|
    |add_ln26_6_fu_1620_p2   |     +    |      0|  0|  13|          11|           3|
    |add_ln26_7_fu_1631_p2   |     +    |      0|  0|  15|           8|           8|
    |add_ln26_8_fu_1678_p2   |     +    |      0|  0|  13|          11|           2|
    |add_ln26_9_fu_1689_p2   |     +    |      0|  0|  13|          11|           2|
    |add_ln26_fu_1539_p2     |     +    |      0|  0|  15|           8|           8|
    |add_ln35_1_fu_2467_p2   |     +    |      0|  0|  12|          12|          12|
    |add_ln35_fu_1813_p2     |     +    |      0|  0|  15|           7|           7|
    |add_ln8_1_fu_1475_p2    |     +    |      0|  0|  15|           8|           4|
    |add_ln8_fu_1469_p2      |     +    |      0|  0|  15|           7|           4|
    |c_fu_1525_p2            |     +    |      0|  0|  13|           4|           1|
    |f_fu_2399_p2            |     +    |      0|  0|  15|           5|           1|
    |r_fu_1487_p2            |     +    |      0|  0|  13|           4|           1|
    |sub_ln26_1_fu_1656_p2   |     -    |      0|  0|  13|          11|          11|
    |sub_ln26_2_fu_1747_p2   |     -    |      0|  0|  13|          11|          11|
    |sub_ln26_3_fu_1861_p2   |     -    |      0|  0|  13|          11|          11|
    |sub_ln26_4_fu_1952_p2   |     -    |      0|  0|  13|          11|          11|
    |sub_ln26_5_fu_2043_p2   |     -    |      0|  0|  13|          11|          11|
    |sub_ln26_6_fu_2145_p2   |     -    |      0|  0|  13|          11|          11|
    |sub_ln26_7_fu_2236_p2   |     -    |      0|  0|  13|          11|          11|
    |sub_ln26_8_fu_2327_p2   |     -    |      0|  0|  13|          11|          11|
    |sub_ln26_fu_1565_p2     |     -    |      0|  0|  13|          11|          11|
    |and_ln34_fu_2511_p2     |    and   |      0|  0|   2|           1|           1|
    |icmp_ln11_fu_1519_p2    |   icmp   |      0|  0|   9|           4|           4|
    |icmp_ln14_fu_2393_p2    |   icmp   |      0|  0|  11|           5|           6|
    |icmp_ln34_1_fu_2499_p2  |   icmp   |      0|  0|  18|          23|           1|
    |icmp_ln34_fu_2493_p2    |   icmp   |      0|  0|  11|           8|           2|
    |icmp_ln8_fu_1481_p2     |   icmp   |      0|  0|   9|           4|           4|
    |or_ln26_1_fu_1667_p2    |    or    |      0|  0|  11|          11|           1|
    |or_ln26_2_fu_1758_p2    |    or    |      0|  0|  11|          11|           1|
    |or_ln26_3_fu_1872_p2    |    or    |      0|  0|  11|          11|           1|
    |or_ln26_4_fu_1963_p2    |    or    |      0|  0|  11|          11|           1|
    |or_ln26_5_fu_2054_p2    |    or    |      0|  0|  11|          11|           1|
    |or_ln26_6_fu_2156_p2    |    or    |      0|  0|  11|          11|           1|
    |or_ln26_7_fu_2247_p2    |    or    |      0|  0|  11|          11|           1|
    |or_ln26_8_fu_2338_p2    |    or    |      0|  0|  11|          11|           1|
    |or_ln26_fu_1576_p2      |    or    |      0|  0|  11|          11|           1|
    |or_ln34_fu_2505_p2      |    or    |      0|  0|   2|           1|           1|
    |conv_out_d0             |  select  |      0|  0|  32|           1|          32|
    |ap_enable_pp0           |    xor   |      0|  0|   2|           1|           2|
    +------------------------+----------+-------+---+----+------------+------------+
    |Total                   |          |      0|  0|1065|         777|         365|
    +------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------------+-----+-----------+-----+-----------+
    |              Name             | LUT | Input Size| Bits| Total Bits|
    +-------------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                      |  145|         32|    1|         32|
    |ap_enable_reg_pp0_iter8        |    9|          2|    1|          2|
    |ap_phi_mux_f_0_phi_fu_1369_p4  |    9|          2|    5|         10|
    |c_0_reg_1354                   |    9|          2|    4|          8|
    |f_0_reg_1365                   |    9|          2|    5|         10|
    |grp_fu_1376_p0                 |   38|          7|   32|        224|
    |grp_fu_1376_p1                 |  129|         28|   32|        896|
    |grp_fu_1381_p0                 |   38|          7|   32|        224|
    |grp_fu_1381_p1                 |  129|         28|   32|        896|
    |grp_fu_1389_p0                 |  129|         28|   32|        896|
    |grp_fu_1395_p0                 |  129|         28|   32|        896|
    |input_r_address0               |  129|         28|   10|        280|
    |input_r_address1               |  129|         28|   10|        280|
    |phi_mul18_reg_1342             |    9|          2|    7|         14|
    |phi_mul_reg_1330               |    9|          2|    8|         16|
    |r_0_reg_1319                   |    9|          2|    4|          8|
    +-------------------------------+-----+-----------+-----+-----------+
    |Total                          | 1058|        228|  247|       4692|
    +-------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +------------------------------------+----+----+-----+-----------+
    |                Name                | FF | LUT| Bits| Const Bits|
    +------------------------------------+----+----+-----+-----------+
    |add_ln35_1_reg_2855                 |  12|   0|   12|          0|
    |add_ln8_1_reg_2530                  |   8|   0|    8|          0|
    |add_ln8_reg_2525                    |   7|   0|    7|          0|
    |ap_CS_fsm                           |  31|   0|   31|          0|
    |ap_enable_reg_pp0_iter0             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8             |   1|   0|    1|          0|
    |c_0_reg_1354                        |   4|   0|    4|          0|
    |c_reg_2561                          |   4|   0|    4|          0|
    |conv_bias_load_reg_3675             |  32|   0|   32|          0|
    |conv_weights_0_0_2_l_reg_3140       |  32|   0|   32|          0|
    |conv_weights_0_0_3_l_reg_3145       |  32|   0|   32|          0|
    |conv_weights_0_0_4_l_reg_3150       |  32|   0|   32|          0|
    |conv_weights_0_0_5_l_reg_3155       |  32|   0|   32|          0|
    |conv_weights_0_1_0_l_reg_3160       |  32|   0|   32|          0|
    |conv_weights_0_1_1_l_reg_3165       |  32|   0|   32|          0|
    |conv_weights_0_1_2_l_reg_3170       |  32|   0|   32|          0|
    |conv_weights_0_1_3_l_reg_3175       |  32|   0|   32|          0|
    |conv_weights_0_1_4_l_reg_3180       |  32|   0|   32|          0|
    |conv_weights_0_1_5_l_reg_3185       |  32|   0|   32|          0|
    |conv_weights_0_2_0_l_reg_3190       |  32|   0|   32|          0|
    |conv_weights_0_2_1_l_reg_3195       |  32|   0|   32|          0|
    |conv_weights_0_2_2_l_reg_3200       |  32|   0|   32|          0|
    |conv_weights_0_2_3_l_reg_3205       |  32|   0|   32|          0|
    |conv_weights_0_2_4_l_reg_3210       |  32|   0|   32|          0|
    |conv_weights_0_2_5_l_reg_3215       |  32|   0|   32|          0|
    |conv_weights_1_0_0_l_reg_3220       |  32|   0|   32|          0|
    |conv_weights_1_0_1_l_reg_3225       |  32|   0|   32|          0|
    |conv_weights_1_0_2_l_reg_3230       |  32|   0|   32|          0|
    |conv_weights_1_0_3_l_reg_3235       |  32|   0|   32|          0|
    |conv_weights_1_0_4_l_reg_3240       |  32|   0|   32|          0|
    |conv_weights_1_0_5_l_reg_3245       |  32|   0|   32|          0|
    |conv_weights_1_1_0_l_reg_3250       |  32|   0|   32|          0|
    |conv_weights_1_1_1_l_reg_3255       |  32|   0|   32|          0|
    |conv_weights_1_1_2_l_reg_3260       |  32|   0|   32|          0|
    |conv_weights_1_1_3_l_reg_3265       |  32|   0|   32|          0|
    |conv_weights_1_1_4_l_reg_3270       |  32|   0|   32|          0|
    |conv_weights_1_1_5_l_reg_3275       |  32|   0|   32|          0|
    |conv_weights_1_2_0_l_reg_3280       |  32|   0|   32|          0|
    |conv_weights_1_2_1_l_reg_3285       |  32|   0|   32|          0|
    |conv_weights_1_2_2_l_reg_3290       |  32|   0|   32|          0|
    |conv_weights_1_2_3_l_reg_3295       |  32|   0|   32|          0|
    |conv_weights_1_2_4_l_reg_3300       |  32|   0|   32|          0|
    |conv_weights_1_2_5_l_reg_3305       |  32|   0|   32|          0|
    |conv_weights_2_0_0_l_reg_3310       |  32|   0|   32|          0|
    |conv_weights_2_0_1_l_reg_3315       |  32|   0|   32|          0|
    |conv_weights_2_0_2_l_reg_3320       |  32|   0|   32|          0|
    |conv_weights_2_0_3_l_reg_3325       |  32|   0|   32|          0|
    |conv_weights_2_0_4_l_reg_3330       |  32|   0|   32|          0|
    |conv_weights_2_0_5_l_reg_3335       |  32|   0|   32|          0|
    |conv_weights_2_1_0_l_reg_3340       |  32|   0|   32|          0|
    |conv_weights_2_1_1_l_reg_3345       |  32|   0|   32|          0|
    |conv_weights_2_1_2_l_reg_3350       |  32|   0|   32|          0|
    |conv_weights_2_1_3_l_reg_3355       |  32|   0|   32|          0|
    |conv_weights_2_1_4_l_reg_3360       |  32|   0|   32|          0|
    |conv_weights_2_1_5_l_reg_3365       |  32|   0|   32|          0|
    |conv_weights_2_2_0_l_reg_3370       |  32|   0|   32|          0|
    |conv_weights_2_2_1_l_reg_3375       |  32|   0|   32|          0|
    |conv_weights_2_2_2_l_reg_3380       |  32|   0|   32|          0|
    |conv_weights_2_2_3_l_reg_3385       |  32|   0|   32|          0|
    |conv_weights_2_2_4_l_reg_3390       |  32|   0|   32|          0|
    |conv_weights_2_2_5_l_reg_3395       |  32|   0|   32|          0|
    |f_0_reg_1365                        |   5|   0|    5|          0|
    |f_reg_2845                          |   5|   0|    5|          0|
    |icmp_ln14_reg_2841                  |   1|   0|    1|          0|
    |input_addr_10_reg_2681              |   9|   0|   10|          1|
    |input_addr_11_reg_2686              |   9|   0|   10|          1|
    |input_addr_12_reg_2751              |   9|   0|   10|          1|
    |input_addr_13_reg_2756              |   9|   0|   10|          1|
    |input_addr_14_reg_2761              |   9|   0|   10|          1|
    |input_addr_15_reg_2766              |   9|   0|   10|          1|
    |input_addr_16_reg_2771              |   9|   0|   10|          1|
    |input_addr_17_reg_2776              |   9|   0|   10|          1|
    |input_addr_18_reg_2596              |   9|   0|   10|          1|
    |input_addr_19_reg_2601              |   9|   0|   10|          1|
    |input_addr_1_reg_2571               |   9|   0|   10|          1|
    |input_addr_20_reg_2606              |   9|   0|   10|          1|
    |input_addr_21_reg_2611              |   9|   0|   10|          1|
    |input_addr_22_reg_2616              |   9|   0|   10|          1|
    |input_addr_23_reg_2621              |   9|   0|   10|          1|
    |input_addr_24_reg_2691              |   9|   0|   10|          1|
    |input_addr_25_reg_2696              |   9|   0|   10|          1|
    |input_addr_26_reg_2701              |   9|   0|   10|          1|
    |input_addr_27_reg_2706              |   9|   0|   10|          1|
    |input_addr_28_reg_2711              |   9|   0|   10|          1|
    |input_addr_29_reg_2716              |   9|   0|   10|          1|
    |input_addr_2_reg_2576               |   9|   0|   10|          1|
    |input_addr_30_reg_2781              |   9|   0|   10|          1|
    |input_addr_31_reg_2786              |   9|   0|   10|          1|
    |input_addr_32_reg_2791              |   9|   0|   10|          1|
    |input_addr_33_reg_2796              |   9|   0|   10|          1|
    |input_addr_34_reg_2801              |   9|   0|   10|          1|
    |input_addr_35_reg_2806              |   9|   0|   10|          1|
    |input_addr_36_reg_2626              |   9|   0|   10|          1|
    |input_addr_37_reg_2631              |   9|   0|   10|          1|
    |input_addr_38_reg_2636              |   9|   0|   10|          1|
    |input_addr_39_reg_2641              |   9|   0|   10|          1|
    |input_addr_3_reg_2581               |   9|   0|   10|          1|
    |input_addr_40_reg_2646              |   9|   0|   10|          1|
    |input_addr_41_reg_2651              |   9|   0|   10|          1|
    |input_addr_42_reg_2721              |   9|   0|   10|          1|
    |input_addr_43_reg_2726              |   9|   0|   10|          1|
    |input_addr_44_reg_2731              |   9|   0|   10|          1|
    |input_addr_45_reg_2736              |   9|   0|   10|          1|
    |input_addr_46_reg_2741              |   9|   0|   10|          1|
    |input_addr_47_reg_2746              |   9|   0|   10|          1|
    |input_addr_48_reg_2811              |   9|   0|   10|          1|
    |input_addr_49_reg_2816              |   9|   0|   10|          1|
    |input_addr_4_reg_2586               |   9|   0|   10|          1|
    |input_addr_50_reg_2821              |   9|   0|   10|          1|
    |input_addr_51_reg_2826              |   9|   0|   10|          1|
    |input_addr_52_reg_2831              |   9|   0|   10|          1|
    |input_addr_53_reg_2836              |   9|   0|   10|          1|
    |input_addr_5_reg_2591               |   9|   0|   10|          1|
    |input_addr_6_reg_2661               |   9|   0|   10|          1|
    |input_addr_7_reg_2666               |   9|   0|   10|          1|
    |input_addr_8_reg_2671               |   9|   0|   10|          1|
    |input_addr_9_reg_2676               |   9|   0|   10|          1|
    |input_addr_reg_2566                 |   9|   0|   10|          1|
    |mul_ln26_1_reg_2550                 |   8|   0|    8|          0|
    |mul_ln26_reg_2543                   |   8|   0|    8|          0|
    |phi_mul18_reg_1342                  |   7|   0|    7|          0|
    |phi_mul_reg_1330                    |   8|   0|    8|          0|
    |r_0_reg_1319                        |   4|   0|    4|          0|
    |r_reg_2538                          |   4|   0|    4|          0|
    |reg_1417                            |  32|   0|   32|          0|
    |reg_1422                            |  32|   0|   32|          0|
    |reg_1427                            |  32|   0|   32|          0|
    |reg_1432                            |  32|   0|   32|          0|
    |reg_1437                            |  32|   0|   32|          0|
    |reg_1443                            |  32|   0|   32|          0|
    |reg_1448                            |  32|   0|   32|          0|
    |reg_1453                            |  32|   0|   32|          0|
    |reg_1458                            |  32|   0|   32|          0|
    |reg_1463                            |  32|   0|   32|          0|
    |tmp_1_0_0_1_reg_3405                |  32|   0|   32|          0|
    |tmp_1_0_0_2_reg_3410                |  32|   0|   32|          0|
    |tmp_1_0_0_3_reg_3415                |  32|   0|   32|          0|
    |tmp_1_0_0_4_reg_3420                |  32|   0|   32|          0|
    |tmp_1_0_0_5_reg_3425                |  32|   0|   32|          0|
    |tmp_1_0_1_1_reg_3435                |  32|   0|   32|          0|
    |tmp_1_0_1_2_reg_3440                |  32|   0|   32|          0|
    |tmp_1_0_1_2_reg_3440_pp0_iter1_reg  |  32|   0|   32|          0|
    |tmp_1_0_1_3_reg_3445                |  32|   0|   32|          0|
    |tmp_1_0_1_3_reg_3445_pp0_iter1_reg  |  32|   0|   32|          0|
    |tmp_1_0_1_4_reg_3450                |  32|   0|   32|          0|
    |tmp_1_0_1_4_reg_3450_pp0_iter1_reg  |  32|   0|   32|          0|
    |tmp_1_0_1_5_reg_3455                |  32|   0|   32|          0|
    |tmp_1_0_1_5_reg_3455_pp0_iter1_reg  |  32|   0|   32|          0|
    |tmp_1_0_1_reg_3430                  |  32|   0|   32|          0|
    |tmp_1_0_2_1_reg_3465                |  32|   0|   32|          0|
    |tmp_1_0_2_1_reg_3465_pp0_iter1_reg  |  32|   0|   32|          0|
    |tmp_1_0_2_2_reg_3470                |  32|   0|   32|          0|
    |tmp_1_0_2_2_reg_3470_pp0_iter1_reg  |  32|   0|   32|          0|
    |tmp_1_0_2_3_reg_3475                |  32|   0|   32|          0|
    |tmp_1_0_2_4_reg_3480                |  32|   0|   32|          0|
    |tmp_1_0_2_5_reg_3485                |  32|   0|   32|          0|
    |tmp_1_0_2_reg_3460                  |  32|   0|   32|          0|
    |tmp_1_0_2_reg_3460_pp0_iter1_reg    |  32|   0|   32|          0|
    |tmp_1_1_0_1_reg_3495                |  32|   0|   32|          0|
    |tmp_1_1_0_2_reg_3500                |  32|   0|   32|          0|
    |tmp_1_1_0_3_reg_3505                |  32|   0|   32|          0|
    |tmp_1_1_0_4_reg_3510                |  32|   0|   32|          0|
    |tmp_1_1_0_5_reg_3515                |  32|   0|   32|          0|
    |tmp_1_1_1_1_reg_3525                |  32|   0|   32|          0|
    |tmp_1_1_1_2_reg_3530                |  32|   0|   32|          0|
    |tmp_1_1_1_3_reg_3535                |  32|   0|   32|          0|
    |tmp_1_1_1_4_reg_3540                |  32|   0|   32|          0|
    |tmp_1_1_1_5_reg_3545                |  32|   0|   32|          0|
    |tmp_1_1_1_reg_3520                  |  32|   0|   32|          0|
    |tmp_1_1_2_1_reg_3555                |  32|   0|   32|          0|
    |tmp_1_1_2_2_reg_3560                |  32|   0|   32|          0|
    |tmp_1_1_2_3_reg_3565                |  32|   0|   32|          0|
    |tmp_1_1_2_4_reg_3570                |  32|   0|   32|          0|
    |tmp_1_1_2_5_reg_3575                |  32|   0|   32|          0|
    |tmp_1_1_2_reg_3550                  |  32|   0|   32|          0|
    |tmp_1_1_reg_3490                    |  32|   0|   32|          0|
    |tmp_1_2_0_1_reg_3585                |  32|   0|   32|          0|
    |tmp_1_2_0_2_reg_3590                |  32|   0|   32|          0|
    |tmp_1_2_0_3_reg_3595                |  32|   0|   32|          0|
    |tmp_1_2_0_4_reg_3600                |  32|   0|   32|          0|
    |tmp_1_2_0_5_reg_3605                |  32|   0|   32|          0|
    |tmp_1_2_1_1_reg_3615                |  32|   0|   32|          0|
    |tmp_1_2_1_2_reg_3620                |  32|   0|   32|          0|
    |tmp_1_2_1_3_reg_3625                |  32|   0|   32|          0|
    |tmp_1_2_1_4_reg_3630                |  32|   0|   32|          0|
    |tmp_1_2_1_5_reg_3635                |  32|   0|   32|          0|
    |tmp_1_2_1_reg_3610                  |  32|   0|   32|          0|
    |tmp_1_2_2_1_reg_3645                |  32|   0|   32|          0|
    |tmp_1_2_2_2_reg_3650                |  32|   0|   32|          0|
    |tmp_1_2_2_3_reg_3655                |  32|   0|   32|          0|
    |tmp_1_2_2_4_reg_3660                |  32|   0|   32|          0|
    |tmp_1_2_2_5_reg_3665                |  32|   0|   32|          0|
    |tmp_1_2_2_reg_3640                  |  32|   0|   32|          0|
    |tmp_1_2_reg_3580                    |  32|   0|   32|          0|
    |tmp_s_reg_3400                      |  32|   0|   32|          0|
    |w_sum_reg_3680                      |  32|   0|   32|          0|
    |zext_ln26_26_reg_2656               |   7|   0|   12|          5|
    |zext_ln26_reg_2850                  |   5|   0|   64|         59|
    |add_ln35_1_reg_2855                 |  64|  32|   12|          0|
    |icmp_ln14_reg_2841                  |  64|  32|    1|          0|
    |tmp_1_0_2_3_reg_3475                |  64|  32|   32|          0|
    |tmp_1_0_2_4_reg_3480                |  64|  32|   32|          0|
    |tmp_1_0_2_5_reg_3485                |  64|  32|   32|          0|
    |tmp_1_1_0_1_reg_3495                |  64|  32|   32|          0|
    |tmp_1_1_0_2_reg_3500                |  64|  32|   32|          0|
    |tmp_1_1_0_3_reg_3505                |  64|  32|   32|          0|
    |tmp_1_1_0_4_reg_3510                |  64|  32|   32|          0|
    |tmp_1_1_0_5_reg_3515                |  64|  32|   32|          0|
    |tmp_1_1_1_1_reg_3525                |  64|  32|   32|          0|
    |tmp_1_1_1_2_reg_3530                |  64|  32|   32|          0|
    |tmp_1_1_1_3_reg_3535                |  64|  32|   32|          0|
    |tmp_1_1_1_4_reg_3540                |  64|  32|   32|          0|
    |tmp_1_1_1_5_reg_3545                |  64|  32|   32|          0|
    |tmp_1_1_1_reg_3520                  |  64|  32|   32|          0|
    |tmp_1_1_2_1_reg_3555                |  64|  32|   32|          0|
    |tmp_1_1_2_2_reg_3560                |  64|  32|   32|          0|
    |tmp_1_1_2_3_reg_3565                |  64|  32|   32|          0|
    |tmp_1_1_2_4_reg_3570                |  64|  32|   32|          0|
    |tmp_1_1_2_5_reg_3575                |  64|  32|   32|          0|
    |tmp_1_1_2_reg_3550                  |  64|  32|   32|          0|
    |tmp_1_1_reg_3490                    |  64|  32|   32|          0|
    |tmp_1_2_0_1_reg_3585                |  64|  32|   32|          0|
    |tmp_1_2_0_2_reg_3590                |  64|  32|   32|          0|
    |tmp_1_2_0_3_reg_3595                |  64|  32|   32|          0|
    |tmp_1_2_0_4_reg_3600                |  64|  32|   32|          0|
    |tmp_1_2_0_5_reg_3605                |  64|  32|   32|          0|
    |tmp_1_2_1_1_reg_3615                |  64|  32|   32|          0|
    |tmp_1_2_1_2_reg_3620                |  64|  32|   32|          0|
    |tmp_1_2_1_3_reg_3625                |  64|  32|   32|          0|
    |tmp_1_2_1_4_reg_3630                |  64|  32|   32|          0|
    |tmp_1_2_1_5_reg_3635                |  64|  32|   32|          0|
    |tmp_1_2_1_reg_3610                  |  64|  32|   32|          0|
    |tmp_1_2_2_1_reg_3645                |  64|  32|   32|          0|
    |tmp_1_2_2_2_reg_3650                |  64|  32|   32|          0|
    |tmp_1_2_2_3_reg_3655                |  64|  32|   32|          0|
    |tmp_1_2_2_4_reg_3660                |  64|  32|   32|          0|
    |tmp_1_2_2_5_reg_3665                |  64|  32|   32|          0|
    |tmp_1_2_2_reg_3640                  |  64|  32|   32|          0|
    |tmp_1_2_reg_3580                    |  64|  32|   32|          0|
    |zext_ln26_reg_2850                  |  64|  32|   64|         59|
    +------------------------------------+----+----+-----+-----------+
    |Total                               |7311|1344| 6066|        177|
    +------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------+-----+-----+------------+--------------+--------------+
|     RTL Ports     | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-------------------+-----+-----+------------+--------------+--------------+
|ap_clk             |  in |    1| ap_ctrl_hs |     conv     | return value |
|ap_rst             |  in |    1| ap_ctrl_hs |     conv     | return value |
|ap_start           |  in |    1| ap_ctrl_hs |     conv     | return value |
|ap_done            | out |    1| ap_ctrl_hs |     conv     | return value |
|ap_idle            | out |    1| ap_ctrl_hs |     conv     | return value |
|ap_ready           | out |    1| ap_ctrl_hs |     conv     | return value |
|input_r_address0   | out |   10|  ap_memory |    input_r   |     array    |
|input_r_ce0        | out |    1|  ap_memory |    input_r   |     array    |
|input_r_q0         |  in |   32|  ap_memory |    input_r   |     array    |
|input_r_address1   | out |   10|  ap_memory |    input_r   |     array    |
|input_r_ce1        | out |    1|  ap_memory |    input_r   |     array    |
|input_r_q1         |  in |   32|  ap_memory |    input_r   |     array    |
|conv_out_address0  | out |   11|  ap_memory |   conv_out   |     array    |
|conv_out_ce0       | out |    1|  ap_memory |   conv_out   |     array    |
|conv_out_we0       | out |    1|  ap_memory |   conv_out   |     array    |
|conv_out_d0        | out |   32|  ap_memory |   conv_out   |     array    |
+-------------------+-----+-----+------------+--------------+--------------+

