TimeQuest Timing Analyzer report for top
Mon May 13 15:05:03 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Timing Closure Recommendations
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'rec_sclk'
 12. Slow 1200mV 85C Model Setup: 'ecg_sclk'
 13. Slow 1200mV 85C Model Setup: 'i2s_clk'
 14. Slow 1200mV 85C Model Setup: 'rec_ss_n'
 15. Slow 1200mV 85C Model Setup: 'ecg_ss_n'
 16. Slow 1200mV 85C Model Hold: 'ecg_ss_n'
 17. Slow 1200mV 85C Model Hold: 'rec_ss_n'
 18. Slow 1200mV 85C Model Hold: 'i2s_clk'
 19. Slow 1200mV 85C Model Hold: 'ecg_sclk'
 20. Slow 1200mV 85C Model Hold: 'rec_sclk'
 21. Slow 1200mV 85C Model Recovery: 'rec_sclk'
 22. Slow 1200mV 85C Model Recovery: 'ecg_sclk'
 23. Slow 1200mV 85C Model Removal: 'rec_sclk'
 24. Slow 1200mV 85C Model Removal: 'ecg_sclk'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_sclk'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'rec_sclk'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'i2s_clk'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_ss_n'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'rec_ss_n'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Slow 1200mV 85C Model Metastability Report
 41. Slow 1200mV 0C Model Fmax Summary
 42. Slow 1200mV 0C Model Setup Summary
 43. Slow 1200mV 0C Model Hold Summary
 44. Slow 1200mV 0C Model Recovery Summary
 45. Slow 1200mV 0C Model Removal Summary
 46. Slow 1200mV 0C Model Minimum Pulse Width Summary
 47. Slow 1200mV 0C Model Setup: 'rec_sclk'
 48. Slow 1200mV 0C Model Setup: 'ecg_sclk'
 49. Slow 1200mV 0C Model Setup: 'i2s_clk'
 50. Slow 1200mV 0C Model Setup: 'rec_ss_n'
 51. Slow 1200mV 0C Model Setup: 'ecg_ss_n'
 52. Slow 1200mV 0C Model Hold: 'rec_ss_n'
 53. Slow 1200mV 0C Model Hold: 'ecg_ss_n'
 54. Slow 1200mV 0C Model Hold: 'i2s_clk'
 55. Slow 1200mV 0C Model Hold: 'ecg_sclk'
 56. Slow 1200mV 0C Model Hold: 'rec_sclk'
 57. Slow 1200mV 0C Model Recovery: 'rec_sclk'
 58. Slow 1200mV 0C Model Recovery: 'ecg_sclk'
 59. Slow 1200mV 0C Model Removal: 'rec_sclk'
 60. Slow 1200mV 0C Model Removal: 'ecg_sclk'
 61. Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'
 62. Slow 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'
 63. Slow 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'
 64. Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'
 65. Slow 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Propagation Delay
 71. Minimum Propagation Delay
 72. Output Enable Times
 73. Minimum Output Enable Times
 74. Output Disable Times
 75. Minimum Output Disable Times
 76. Slow 1200mV 0C Model Metastability Report
 77. Fast 1200mV 0C Model Setup Summary
 78. Fast 1200mV 0C Model Hold Summary
 79. Fast 1200mV 0C Model Recovery Summary
 80. Fast 1200mV 0C Model Removal Summary
 81. Fast 1200mV 0C Model Minimum Pulse Width Summary
 82. Fast 1200mV 0C Model Setup: 'rec_sclk'
 83. Fast 1200mV 0C Model Setup: 'ecg_sclk'
 84. Fast 1200mV 0C Model Setup: 'i2s_clk'
 85. Fast 1200mV 0C Model Setup: 'rec_ss_n'
 86. Fast 1200mV 0C Model Setup: 'ecg_ss_n'
 87. Fast 1200mV 0C Model Hold: 'rec_ss_n'
 88. Fast 1200mV 0C Model Hold: 'ecg_ss_n'
 89. Fast 1200mV 0C Model Hold: 'i2s_clk'
 90. Fast 1200mV 0C Model Hold: 'rec_sclk'
 91. Fast 1200mV 0C Model Hold: 'ecg_sclk'
 92. Fast 1200mV 0C Model Recovery: 'rec_sclk'
 93. Fast 1200mV 0C Model Recovery: 'ecg_sclk'
 94. Fast 1200mV 0C Model Removal: 'ecg_sclk'
 95. Fast 1200mV 0C Model Removal: 'rec_sclk'
 96. Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'
 97. Fast 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'
 98. Fast 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'
 99. Fast 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'
100. Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'
101. Setup Times
102. Hold Times
103. Clock to Output Times
104. Minimum Clock to Output Times
105. Propagation Delay
106. Minimum Propagation Delay
107. Output Enable Times
108. Minimum Output Enable Times
109. Output Disable Times
110. Minimum Output Disable Times
111. Fast 1200mV 0C Model Metastability Report
112. Multicorner Timing Analysis Summary
113. Setup Times
114. Hold Times
115. Clock to Output Times
116. Minimum Clock to Output Times
117. Propagation Delay
118. Minimum Propagation Delay
119. Board Trace Model Assignments
120. Input Transition Times
121. Slow Corner Signal Integrity Metrics
122. Fast Corner Signal Integrity Metrics
123. Setup Transfers
124. Hold Transfers
125. Recovery Transfers
126. Removal Transfers
127. Report TCCS
128. Report RSKM
129. Unconstrained Paths
130. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; ecg_sclk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ecg_sclk } ;
; ecg_ss_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ecg_ss_n } ;
; i2s_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2s_clk }  ;
; rec_sclk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rec_sclk } ;
; rec_ss_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rec_ss_n } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 231.8 MHz  ; 231.8 MHz       ; ecg_sclk   ;                                                               ;
; 236.74 MHz ; 236.74 MHz      ; rec_sclk   ;                                                               ;
; 459.35 MHz ; 250.0 MHz       ; i2s_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; rec_sclk ; -3.639 ; -107.500        ;
; ecg_sclk ; -3.047 ; -102.991        ;
; i2s_clk  ; -1.177 ; -38.421         ;
; rec_ss_n ; -0.998 ; -10.746         ;
; ecg_ss_n ; -0.149 ; -0.685          ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; ecg_ss_n ; -0.435 ; -6.505         ;
; rec_ss_n ; -0.431 ; -6.952         ;
; i2s_clk  ; 0.359  ; 0.000          ;
; ecg_sclk ; 0.381  ; 0.000          ;
; rec_sclk ; 0.381  ; 0.000          ;
+----------+--------+----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; rec_sclk ; -2.491 ; -86.025            ;
; ecg_sclk ; -1.889 ; -73.831            ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; rec_sclk ; 0.481 ; 0.000              ;
; ecg_sclk ; 0.568 ; 0.000              ;
+----------+-------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; ecg_sclk ; -3.000 ; -90.000                       ;
; rec_sclk ; -3.000 ; -90.000                       ;
; i2s_clk  ; -3.000 ; -66.000                       ;
; ecg_ss_n ; -3.000 ; -3.000                        ;
; rec_ss_n ; -3.000 ; -3.000                        ;
+----------+--------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rec_sclk'                                                                                                                             ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.639 ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.688     ; 1.436      ;
; -3.507 ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.460     ; 1.532      ;
; -3.505 ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.497     ; 1.493      ;
; -3.465 ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.583     ; 1.367      ;
; -3.460 ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.568     ; 1.377      ;
; -3.444 ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.272     ; 1.657      ;
; -3.391 ; SPI_slave:ecg_spi_ports|rx_data[21]   ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.622     ; 1.254      ;
; -3.357 ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.557     ; 1.285      ;
; -3.324 ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.781     ; 1.028      ;
; -3.322 ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.780     ; 1.027      ;
; -3.316 ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.494     ; 1.307      ;
; -3.307 ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.445     ; 1.347      ;
; -3.299 ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.493     ; 1.291      ;
; -3.270 ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.705     ; 1.050      ;
; -3.253 ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.695     ; 1.043      ;
; -3.215 ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.521     ; 1.179      ;
; -3.213 ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.526     ; 1.172      ;
; -3.207 ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.505     ; 1.187      ;
; -3.203 ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.343     ; 1.345      ;
; -3.201 ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.516     ; 1.170      ;
; -3.191 ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.524     ; 1.152      ;
; -3.179 ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.568     ; 1.096      ;
; -3.121 ; SPI_slave:ecg_spi_ports|rx_data[22]   ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.433     ; 1.173      ;
; -3.116 ; SPI_slave:ecg_spi_ports|rx_data[18]   ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.435     ; 1.166      ;
; -3.114 ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.445     ; 1.154      ;
; -3.112 ; SPI_slave:ecg_spi_ports|rx_data[17]   ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.434     ; 1.163      ;
; -3.104 ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.424     ; 1.165      ;
; -3.098 ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.278     ; 1.305      ;
; -3.076 ; SPI_slave:ecg_spi_ports|rx_data[16]   ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.161     ; 1.400      ;
; -3.063 ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.519     ; 1.029      ;
; -3.059 ; SPI_slave:ecg_spi_ports|rx_data[23]   ; SPI_slave:rec_spi_ports|miso~reg0            ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.201     ; 1.343      ;
; -3.050 ; SPI_slave:ecg_spi_ports|rx_data[20]   ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.410     ; 1.125      ;
; -3.032 ; SPI_slave:ecg_spi_ports|rx_data[12]   ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.340     ; 1.177      ;
; -3.029 ; SPI_slave:ecg_spi_ports|rx_data[19]   ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.390     ; 1.124      ;
; -3.014 ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.780     ; 0.719      ;
; -3.013 ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.583     ; 0.915      ;
; -3.010 ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.415     ; 1.080      ;
; -2.982 ; SPI_slave:ecg_spi_ports|rx_data[2]    ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.208     ; 1.259      ;
; -2.978 ; SPI_slave:ecg_spi_ports|rx_data[15]   ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.160     ; 1.303      ;
; -2.961 ; SPI_slave:ecg_spi_ports|rx_data[6]    ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.209     ; 1.237      ;
; -2.959 ; SPI_slave:ecg_spi_ports|rx_data[10]   ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.219     ; 1.225      ;
; -2.955 ; SPI_slave:ecg_spi_ports|rx_data[4]    ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.232     ; 1.208      ;
; -2.947 ; SPI_slave:ecg_spi_ports|rx_data[5]    ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.211     ; 1.221      ;
; -2.942 ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.695     ; 0.732      ;
; -2.931 ; SPI_slave:ecg_spi_ports|rx_data[7]    ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.198     ; 1.218      ;
; -2.931 ; SPI_slave:ecg_spi_ports|rx_data[11]   ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.216     ; 1.200      ;
; -2.927 ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.547     ; 0.865      ;
; -2.922 ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.343     ; 1.064      ;
; -2.889 ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.345     ; 1.029      ;
; -2.858 ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.504     ; 0.839      ;
; -2.856 ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.781     ; 0.560      ;
; -2.838 ; SPI_slave:ecg_spi_ports|rx_data[14]   ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.128     ; 1.195      ;
; -2.822 ; SPI_slave:ecg_spi_ports|rx_data[3]    ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.208     ; 1.099      ;
; -2.793 ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.474     ; 0.804      ;
; -2.789 ; SPI_slave:ecg_spi_ports|rx_data[0]    ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.229     ; 1.045      ;
; -2.774 ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.524     ; 0.735      ;
; -2.768 ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.521     ; 0.732      ;
; -2.767 ; SPI_slave:ecg_spi_ports|rx_data[23]   ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.230     ; 1.022      ;
; -2.762 ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.505     ; 0.742      ;
; -2.758 ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.519     ; 0.724      ;
; -2.754 ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.557     ; 0.682      ;
; -2.753 ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.516     ; 0.722      ;
; -2.748 ; SPI_slave:ecg_spi_ports|rx_data[1]    ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.228     ; 1.005      ;
; -2.733 ; SPI_slave:ecg_spi_ports|rx_data[8]    ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.195     ; 1.023      ;
; -2.727 ; SPI_slave:ecg_spi_ports|rx_data[9]    ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.196     ; 1.016      ;
; -2.721 ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.493     ; 0.713      ;
; -2.715 ; SPI_slave:rec_spi_ports|bit_cnt[4]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.396      ;
; -2.715 ; SPI_slave:rec_spi_ports|bit_cnt[4]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.396      ;
; -2.715 ; SPI_slave:rec_spi_ports|bit_cnt[4]    ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.396      ;
; -2.715 ; SPI_slave:rec_spi_ports|bit_cnt[4]    ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.396      ;
; -2.715 ; SPI_slave:rec_spi_ports|bit_cnt[4]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.396      ;
; -2.715 ; SPI_slave:rec_spi_ports|bit_cnt[4]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.396      ;
; -2.712 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.393      ;
; -2.712 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.393      ;
; -2.712 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.393      ;
; -2.712 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.393      ;
; -2.712 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.393      ;
; -2.712 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.393      ;
; -2.667 ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.445     ; 0.707      ;
; -2.659 ; SPI_slave:ecg_spi_ports|rx_data[13]   ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.129     ; 1.015      ;
; -2.659 ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.424     ; 0.720      ;
; -2.655 ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.278     ; 0.862      ;
; -2.647 ; SPI_slave:rec_spi_ports|bit_cnt[4]    ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.295     ; 3.367      ;
; -2.645 ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.366     ; 0.764      ;
; -2.644 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.295     ; 3.364      ;
; -2.632 ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.547     ; 0.570      ;
; -2.613 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.294      ;
; -2.613 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.294      ;
; -2.613 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.294      ;
; -2.613 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.294      ;
; -2.613 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.294      ;
; -2.613 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.294      ;
; -2.612 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.293      ;
; -2.612 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.293      ;
; -2.612 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.293      ;
; -2.612 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.293      ;
; -2.612 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.293      ;
; -2.612 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.293      ;
; -2.598 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.279      ;
; -2.598 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.334     ; 3.279      ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ecg_sclk'                                                                                                                             ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.047 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.195     ; 1.337      ;
; -2.948 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.107     ; 1.326      ;
; -2.886 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.181     ; 1.190      ;
; -2.881 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.179     ; 1.187      ;
; -2.846 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.144     ; 1.187      ;
; -2.840 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.142     ; 1.183      ;
; -2.839 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.146     ; 1.178      ;
; -2.837 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13 ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.142     ; 1.180      ;
; -2.833 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.128     ; 1.190      ;
; -2.831 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.128     ; 1.188      ;
; -2.825 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.131     ; 1.179      ;
; -2.825 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.145     ; 1.165      ;
; -2.821 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.260     ; 1.046      ;
; -2.819 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.130     ; 1.174      ;
; -2.817 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.100     ; 1.202      ;
; -2.812 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.114     ; 1.183      ;
; -2.806 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.243     ; 1.048      ;
; -2.803 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.105     ; 1.183      ;
; -2.798 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.145     ; 1.138      ;
; -2.773 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.264     ; 0.994      ;
; -2.695 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.239     ; 0.941      ;
; -2.691 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.154     ; 1.022      ;
; -2.685 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.115     ; 1.055      ;
; -2.683 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.100     ; 1.068      ;
; -2.665 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.114     ; 1.036      ;
; -2.635 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.111     ; 1.009      ;
; -2.595 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.145     ; 0.935      ;
; -2.553 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.115     ; 0.923      ;
; -2.544 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.155     ; 0.874      ;
; -2.529 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.101      ; 3.645      ;
; -2.520 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.114     ; 0.891      ;
; -2.507 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.135      ; 3.657      ;
; -2.507 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.135      ; 3.657      ;
; -2.474 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.143     ; 0.816      ;
; -2.462 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.140     ; 0.807      ;
; -2.461 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.224     ; 0.722      ;
; -2.426 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.185      ; 3.626      ;
; -2.426 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.185      ; 3.626      ;
; -2.426 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.185      ; 3.626      ;
; -2.426 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.185      ; 3.626      ;
; -2.424 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.110     ; 0.799      ;
; -2.380 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.141     ; 0.724      ;
; -2.350 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.114     ; 0.721      ;
; -2.339 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.260     ; 0.564      ;
; -2.276 ; SPI_slave:ecg_spi_ports|bit_cnt[10]   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.101      ; 3.392      ;
; -2.260 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.180     ; 0.565      ;
; -2.258 ; SPI_slave:ecg_spi_ports|bit_cnt[8]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.101      ; 3.374      ;
; -2.243 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.143     ; 0.585      ;
; -2.242 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53 ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.154     ; 0.573      ;
; -2.236 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.145     ; 0.576      ;
; -2.232 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.132     ; 0.585      ;
; -2.230 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.132     ; 0.583      ;
; -2.225 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.146     ; 0.564      ;
; -2.224 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.142     ; 0.567      ;
; -2.210 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.130     ; 0.565      ;
; -2.210 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.131     ; 0.564      ;
; -2.191 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.115     ; 0.561      ;
; -2.185 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.189      ; 3.389      ;
; -2.185 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.189      ; 3.389      ;
; -2.185 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.189      ; 3.389      ;
; -2.185 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.189      ; 3.389      ;
; -2.185 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.189      ; 3.389      ;
; -2.185 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.189      ; 3.389      ;
; -2.185 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.189      ; 3.389      ;
; -2.185 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.189      ; 3.389      ;
; -2.164 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.225      ; 3.404      ;
; -2.164 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.225      ; 3.404      ;
; -2.164 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.225      ; 3.404      ;
; -2.147 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.224      ; 3.386      ;
; -2.131 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.163     ; 2.983      ;
; -2.113 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.163     ; 2.965      ;
; -2.109 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.129     ; 2.995      ;
; -2.109 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.129     ; 2.995      ;
; -2.091 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.129     ; 2.977      ;
; -2.091 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.129     ; 2.977      ;
; -2.083 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.169      ; 3.267      ;
; -2.083 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.169      ; 3.267      ;
; -2.083 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.169      ; 3.267      ;
; -2.083 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.169      ; 3.267      ;
; -2.083 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.169      ; 3.267      ;
; -2.083 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.169      ; 3.267      ;
; -2.083 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.169      ; 3.267      ;
; -2.057 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.114     ; 0.428      ;
; -2.019 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.163     ; 2.871      ;
; -2.015 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.066     ; 2.964      ;
; -2.015 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.066     ; 2.964      ;
; -2.015 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.066     ; 2.964      ;
; -2.015 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.066     ; 2.964      ;
; -2.002 ; SPI_slave:ecg_spi_ports|bit_cnt[9]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.101      ; 3.118      ;
; -2.000 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.163     ; 2.852      ;
; -1.997 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.066     ; 2.946      ;
; -1.997 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.066     ; 2.946      ;
; -1.997 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.066     ; 2.946      ;
; -1.997 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.066     ; 2.946      ;
; -1.982 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.129     ; 2.868      ;
; -1.982 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.129     ; 2.868      ;
; -1.971 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.129     ; 2.857      ;
; -1.971 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.129     ; 2.857      ;
; -1.934 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.116      ; 3.065      ;
; -1.916 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.150      ; 3.081      ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i2s_clk'                                                                                               ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.177 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 2.111      ;
; -1.177 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 2.111      ;
; -1.177 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 2.111      ;
; -1.160 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 2.094      ;
; -1.160 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 2.094      ;
; -1.160 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 2.094      ;
; -1.037 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.970      ;
; -1.037 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.970      ;
; -1.037 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.970      ;
; -1.030 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.964      ;
; -1.030 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.964      ;
; -1.030 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.964      ;
; -1.024 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.958      ;
; -1.024 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.958      ;
; -1.007 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.941      ;
; -1.007 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.941      ;
; -1.006 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.940      ;
; -1.006 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.940      ;
; -1.006 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.940      ;
; -1.006 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.940      ;
; -1.006 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.940      ;
; -1.006 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.940      ;
; -1.006 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.940      ;
; -1.006 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.940      ;
; -0.940 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.874      ;
; -0.940 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.874      ;
; -0.940 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.874      ;
; -0.923 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.857      ;
; -0.923 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.857      ;
; -0.923 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.857      ;
; -0.923 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.857      ;
; -0.923 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.857      ;
; -0.923 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.857      ;
; -0.923 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.857      ;
; -0.923 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.857      ;
; -0.923 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.857      ;
; -0.923 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.857      ;
; -0.923 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.857      ;
; -0.923 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.857      ;
; -0.923 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.857      ;
; -0.907 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.841      ;
; -0.893 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.826      ;
; -0.892 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.826      ;
; -0.892 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.826      ;
; -0.892 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.826      ;
; -0.892 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.062     ; 1.825      ;
; -0.877 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.811      ;
; -0.877 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.811      ;
; -0.812 ; I2S:i2s_ports|lr_edge     ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.746      ;
; -0.812 ; I2S:i2s_ports|lr_edge     ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.746      ;
; -0.812 ; I2S:i2s_ports|lr_edge     ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.746      ;
; -0.787 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.721      ;
; -0.787 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.721      ;
; -0.739 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.673      ;
; -0.686 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.620      ;
; -0.686 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.620      ;
; -0.686 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.620      ;
; -0.686 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.620      ;
; -0.686 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.620      ;
; -0.686 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.620      ;
; -0.686 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.620      ;
; -0.686 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.620      ;
; -0.686 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.620      ;
; -0.668 ; I2S:i2s_ports|lr_edge     ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.602      ;
; -0.667 ; I2S:i2s_ports|lr_edge     ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.601      ;
; -0.658 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.592      ;
; -0.629 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.563      ;
; -0.579 ; I2S:i2s_ports|neg_edge    ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.513      ;
; -0.523 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.289      ; 1.807      ;
; -0.523 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.289      ; 1.807      ;
; -0.523 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.289      ; 1.807      ;
; -0.391 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.326      ;
; -0.360 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 1.295      ;
; -0.352 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.286      ;
; -0.325 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.259      ;
; -0.287 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.076     ; 1.206      ;
; -0.270 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.428     ; 0.837      ;
; -0.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.541      ;
; -0.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.541      ;
; -0.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.541      ;
; -0.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.541      ;
; -0.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.541      ;
; -0.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.541      ;
; -0.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.541      ;
; -0.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.541      ;
; -0.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.541      ;
; -0.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.541      ;
; -0.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.541      ;
; -0.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.541      ;
; -0.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.541      ;
; -0.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.541      ;
; -0.255 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.291      ; 1.541      ;
; -0.141 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.426     ; 0.710      ;
; -0.092 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 1.026      ;
; -0.061 ; I2S:i2s_ports|zzzlrclk    ; I2S:i2s_ports|lr_edge     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.995      ;
; -0.055 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|neg_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 0.990      ;
; -0.050 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.984      ;
; -0.039 ; I2S:i2s_ports|zzlrclk     ; I2S:i2s_ports|zzzlrclk    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.973      ;
; -0.038 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.060     ; 0.973      ;
; -0.031 ; I2S:i2s_ports|zzlrclk     ; I2S:i2s_ports|lr_edge     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.061     ; 0.965      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rec_ss_n'                                                                                                                    ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.998 ; SPI_slave:ecg_spi_ports|rx_data[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.230     ; 0.955      ;
; -0.780 ; SPI_slave:ecg_spi_ports|rx_data[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.011     ; 0.586      ;
; -0.688 ; SPI_slave:ecg_spi_ports|rx_data[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.018     ; 0.857      ;
; -0.628 ; SPI_slave:ecg_spi_ports|rx_data[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.176      ; 0.767      ;
; -0.563 ; SPI_slave:ecg_spi_ports|rx_data[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.123      ; 0.771      ;
; -0.541 ; SPI_slave:ecg_spi_ports|rx_data[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.222      ; 0.728      ;
; -0.537 ; SPI_slave:ecg_spi_ports|rx_data[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.032     ; 0.583      ;
; -0.481 ; SPI_slave:ecg_spi_ports|rx_data[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.131      ; 0.612      ;
; -0.469 ; SPI_slave:ecg_spi_ports|rx_data[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.135      ; 0.600      ;
; -0.467 ; SPI_slave:ecg_spi_ports|rx_data[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.149      ; 0.704      ;
; -0.458 ; SPI_slave:ecg_spi_ports|rx_data[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.057     ; 0.471      ;
; -0.456 ; SPI_slave:ecg_spi_ports|rx_data[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.125      ; 0.670      ;
; -0.410 ; SPI_slave:ecg_spi_ports|rx_data[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.028     ; 0.581      ;
; -0.387 ; SPI_slave:ecg_spi_ports|rx_data[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.137      ; 0.603      ;
; -0.328 ; SPI_slave:ecg_spi_ports|rx_data[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.180      ; 0.477      ;
; -0.306 ; SPI_slave:ecg_spi_ports|rx_data[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.182      ; 0.458      ;
; -0.306 ; SPI_slave:ecg_spi_ports|rx_data[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.094      ; 0.467      ;
; -0.294 ; SPI_slave:ecg_spi_ports|rx_data[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.103      ; 0.483      ;
; -0.293 ; SPI_slave:ecg_spi_ports|rx_data[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.144      ; 0.521      ;
; -0.284 ; SPI_slave:ecg_spi_ports|rx_data[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.135      ; 0.508      ;
; -0.276 ; SPI_slave:ecg_spi_ports|rx_data[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.136      ; 0.493      ;
; -0.273 ; SPI_slave:ecg_spi_ports|rx_data[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.135      ; 0.495      ;
; -0.266 ; SPI_slave:ecg_spi_ports|rx_data[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.135      ; 0.477      ;
; -0.257 ; SPI_slave:ecg_spi_ports|rx_data[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.038     ; 0.581      ;
; 0.007  ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.569      ; 1.769      ;
; 0.051  ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.618      ; 1.778      ;
; 0.092  ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.609      ; 1.728      ;
; 0.095  ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.720      ; 1.997      ;
; 0.114  ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.609      ; 1.706      ;
; 0.128  ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.618      ; 1.701      ;
; 0.136  ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.569      ; 1.804      ;
; 0.136  ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.750      ; 1.986      ;
; 0.138  ; SPI_slave:rec_spi_ports|rx_buf[17]  ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.621      ; 1.690      ;
; 0.187  ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.612      ; 1.796      ;
; 0.206  ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.752      ; 1.918      ;
; 0.222  ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.560      ; 1.710      ;
; 0.231  ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.602      ; 1.742      ;
; 0.234  ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.559      ; 1.696      ;
; 0.240  ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.749      ; 1.881      ;
; 0.246  ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.600      ; 1.726      ;
; 0.249  ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.621      ; 1.742      ;
; 0.252  ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.611      ; 1.731      ;
; 0.267  ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.751      ; 1.855      ;
; 0.281  ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.623      ; 1.714      ;
; 0.286  ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.619      ; 1.705      ;
; 0.302  ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.855      ; 1.929      ;
; 0.384  ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.726      ; 1.718      ;
; 0.392  ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.727      ; 1.713      ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ecg_ss_n'                                                                                                                 ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.149 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 2.067      ; 2.303      ;
; -0.131 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 2.175      ; 2.287      ;
; -0.129 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 2.068      ; 2.264      ;
; -0.088 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 2.269      ; 2.328      ;
; -0.063 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.811      ; 2.065      ;
; -0.060 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.807      ; 2.112      ;
; -0.019 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 2.006      ; 2.109      ;
; -0.019 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.812      ; 2.033      ;
; -0.017 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 2.007      ; 2.094      ;
; -0.010 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.852      ; 2.076      ;
; 0.041  ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 2.068      ; 2.234      ;
; 0.046  ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.849      ; 2.007      ;
; 0.050  ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.849      ; 2.051      ;
; 0.051  ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.849      ; 1.989      ;
; 0.052  ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.832      ; 1.982      ;
; 0.060  ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.978      ; 2.155      ;
; 0.062  ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 2.067      ; 2.211      ;
; 0.077  ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.977      ; 2.111      ;
; 0.078  ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.984      ; 2.113      ;
; 0.094  ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.791      ; 2.069      ;
; 0.108  ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.813      ; 1.919      ;
; 0.149  ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 2.005      ; 2.054      ;
; 0.171  ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.851      ; 2.032      ;
; 0.174  ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.813      ; 2.010      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ecg_ss_n'                                                                                                                  ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.435 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.512      ; 2.107      ;
; -0.366 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.239      ; 1.903      ;
; -0.363 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.241      ; 1.908      ;
; -0.358 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.242      ; 1.914      ;
; -0.334 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.210      ; 1.906      ;
; -0.307 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.422      ; 2.145      ;
; -0.303 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.074      ; 1.801      ;
; -0.300 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.218      ; 1.948      ;
; -0.296 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.055      ; 1.789      ;
; -0.280 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.298      ; 2.048      ;
; -0.280 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.088      ; 1.838      ;
; -0.277 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.211      ; 1.964      ;
; -0.262 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.297      ; 2.065      ;
; -0.256 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.091      ; 1.865      ;
; -0.252 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.056      ; 1.834      ;
; -0.250 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.089      ; 1.869      ;
; -0.234 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.299      ; 2.095      ;
; -0.228 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.089      ; 1.891      ;
; -0.214 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.031      ; 1.847      ;
; -0.199 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.055      ; 1.886      ;
; -0.195 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.298      ; 2.133      ;
; -0.190 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.090      ; 1.930      ;
; -0.165 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.054      ; 1.919      ;
; -0.161 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.047      ; 1.916      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rec_ss_n'                                                                                                                     ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.431 ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.962      ; 1.561      ;
; -0.425 ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.961      ; 1.566      ;
; -0.375 ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.083      ; 1.738      ;
; -0.330 ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.853      ; 1.553      ;
; -0.320 ; SPI_slave:rec_spi_ports|rx_buf[17]  ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.851      ; 1.561      ;
; -0.301 ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.975      ; 1.704      ;
; -0.300 ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.840      ; 1.570      ;
; -0.297 ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.849      ; 1.582      ;
; -0.295 ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.830      ; 1.565      ;
; -0.282 ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.833      ; 1.581      ;
; -0.281 ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.841      ; 1.590      ;
; -0.281 ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.848      ; 1.597      ;
; -0.269 ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.973      ; 1.734      ;
; -0.262 ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.840      ; 1.608      ;
; -0.261 ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.788      ; 1.557      ;
; -0.253 ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.851      ; 1.628      ;
; -0.246 ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.848      ; 1.632      ;
; -0.245 ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.788      ; 1.573      ;
; -0.239 ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.976      ; 1.767      ;
; -0.239 ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.842      ; 1.633      ;
; -0.215 ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.974      ; 1.789      ;
; -0.201 ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.797      ; 1.626      ;
; -0.173 ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.797      ; 1.654      ;
; -0.170 ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.942      ; 1.802      ;
; -0.106 ; SPI_slave:ecg_spi_ports|rx_data[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.504      ; 0.438      ;
; -0.085 ; SPI_slave:ecg_spi_ports|rx_data[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.502      ; 0.457      ;
; -0.031 ; SPI_slave:ecg_spi_ports|rx_data[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.448      ; 0.457      ;
; -0.019 ; SPI_slave:ecg_spi_ports|rx_data[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.449      ; 0.470      ;
; -0.012 ; SPI_slave:ecg_spi_ports|rx_data[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.447      ; 0.475      ;
; -0.006 ; SPI_slave:ecg_spi_ports|rx_data[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.456      ; 0.490      ;
; -0.002 ; SPI_slave:ecg_spi_ports|rx_data[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.451      ; 0.489      ;
; 0.000  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.447      ; 0.487      ;
; 0.000  ; SPI_slave:ecg_spi_ports|rx_data[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.406      ; 0.446      ;
; 0.001  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.447      ; 0.488      ;
; 0.005  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.414      ; 0.459      ;
; 0.018  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.443      ; 0.501      ;
; 0.104  ; SPI_slave:ecg_spi_ports|rx_data[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.542      ; 0.686      ;
; 0.140  ; SPI_slave:ecg_spi_ports|rx_data[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.270      ; 0.450      ;
; 0.163  ; SPI_slave:ecg_spi_ports|rx_data[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.437      ; 0.640      ;
; 0.164  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.463      ; 0.667      ;
; 0.164  ; SPI_slave:ecg_spi_ports|rx_data[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.294      ; 0.498      ;
; 0.181  ; SPI_slave:ecg_spi_ports|rx_data[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.279      ; 0.500      ;
; 0.183  ; SPI_slave:ecg_spi_ports|rx_data[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.277      ; 0.500      ;
; 0.190  ; SPI_slave:ecg_spi_ports|rx_data[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.270      ; 0.500      ;
; 0.191  ; SPI_slave:ecg_spi_ports|rx_data[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.498      ; 0.729      ;
; 0.252  ; SPI_slave:ecg_spi_ports|rx_data[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.438      ; 0.730      ;
; 0.489  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.288      ; 0.817      ;
; 0.757  ; SPI_slave:ecg_spi_ports|rx_data[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.089      ; 0.886      ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i2s_clk'                                                                                               ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.359 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.577      ;
; 0.360 ; I2S:i2s_ports|neg_edge    ; I2S:i2s_ports|neg_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.577      ;
; 0.379 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.612      ;
; 0.380 ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.613      ;
; 0.380 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.613      ;
; 0.380 ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.613      ;
; 0.380 ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.613      ;
; 0.380 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.613      ;
; 0.380 ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.613      ;
; 0.381 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.614      ;
; 0.382 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.615      ;
; 0.392 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|neg_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.609      ;
; 0.393 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.611      ;
; 0.393 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.611      ;
; 0.394 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.612      ;
; 0.394 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.612      ;
; 0.394 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.612      ;
; 0.394 ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.612      ;
; 0.394 ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.612      ;
; 0.395 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.612      ;
; 0.395 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.612      ;
; 0.395 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.613      ;
; 0.395 ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.613      ;
; 0.395 ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.613      ;
; 0.395 ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.613      ;
; 0.396 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.613      ;
; 0.396 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.613      ;
; 0.396 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.614      ;
; 0.396 ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.614      ;
; 0.396 ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.614      ;
; 0.397 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.614      ;
; 0.401 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.618      ;
; 0.483 ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.700      ;
; 0.484 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.717      ;
; 0.484 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.717      ;
; 0.485 ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.718      ;
; 0.485 ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.718      ;
; 0.486 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.719      ;
; 0.498 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.716      ;
; 0.500 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.718      ;
; 0.501 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.719      ;
; 0.512 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.729      ;
; 0.517 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.734      ;
; 0.519 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.737      ;
; 0.524 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 0.757      ;
; 0.539 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.757      ;
; 0.605 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|neg_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.822      ;
; 0.621 ; I2S:i2s_ports|zzlrclk     ; I2S:i2s_ports|lr_edge     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.839      ;
; 0.625 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.843      ;
; 0.648 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.865      ;
; 0.649 ; I2S:i2s_ports|zlrclk      ; I2S:i2s_ports|zzlrclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 0.866      ;
; 0.661 ; I2S:i2s_ports|zzlrclk     ; I2S:i2s_ports|zzzlrclk    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.879      ;
; 0.668 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.886      ;
; 0.680 ; I2S:i2s_ports|zzzlrclk    ; I2S:i2s_ports|lr_edge     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 0.898      ;
; 0.746 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; -0.289     ; 0.614      ;
; 0.786 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.004      ;
; 0.787 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.005      ;
; 0.789 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.007      ;
; 0.873 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.091      ;
; 0.874 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; -0.291     ; 0.740      ;
; 0.886 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.076      ; 1.119      ;
; 0.893 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.111      ;
; 0.900 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.118      ;
; 0.903 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.121      ;
; 0.933 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.151      ;
; 0.953 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.171      ;
; 0.954 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 1.171      ;
; 0.958 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 1.175      ;
; 0.970 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 1.187      ;
; 0.976 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.561      ;
; 0.976 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.561      ;
; 0.976 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.561      ;
; 0.976 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.561      ;
; 0.976 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.561      ;
; 0.976 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.561      ;
; 0.976 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.561      ;
; 0.976 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.561      ;
; 0.976 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.561      ;
; 0.976 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.561      ;
; 0.976 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.561      ;
; 0.976 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.561      ;
; 0.976 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.561      ;
; 0.976 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.561      ;
; 0.976 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.428      ; 1.561      ;
; 0.977 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.195      ;
; 0.994 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.212      ;
; 0.998 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.216      ;
; 1.035 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.253      ;
; 1.093 ; I2S:i2s_ports|lr_edge     ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.311      ;
; 1.093 ; I2S:i2s_ports|lr_edge     ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.311      ;
; 1.100 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.318      ;
; 1.104 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.322      ;
; 1.148 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.366      ;
; 1.161 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.379      ;
; 1.163 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.381      ;
; 1.164 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.061      ; 1.382      ;
; 1.165 ; I2S:i2s_ports|neg_edge    ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.060      ; 1.382      ;
; 1.189 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.426      ; 1.772      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ecg_sclk'                                                                                                                                    ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.400 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.600      ;
; 0.400 ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.600      ;
; 0.417 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.617      ;
; 0.419 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.619      ;
; 0.432 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 0.633      ;
; 0.543 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 0.744      ;
; 0.543 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.743      ;
; 0.543 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.743      ;
; 0.543 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 0.743      ;
; 0.544 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 0.745      ;
; 0.562 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 0.763      ;
; 0.563 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 0.764      ;
; 0.568 ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 0.769      ;
; 0.592 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.285      ; 1.034      ;
; 0.609 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.046      ; 0.812      ;
; 0.611 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.046      ; 0.814      ;
; 0.653 ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.342      ; 1.152      ;
; 0.662 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.298      ; 1.117      ;
; 0.662 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.232      ; 3.081      ;
; 0.680 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.253      ; 3.120      ;
; 0.711 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.466      ; 3.364      ;
; 0.712 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.340      ; 3.239      ;
; 0.730 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.381      ; 3.298      ;
; 0.735 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.285      ; 1.177      ;
; 0.736 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.232      ; 3.155      ;
; 0.754 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.381      ; 3.322      ;
; 0.773 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.340      ; 3.300      ;
; 0.775 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.340      ; 3.302      ;
; 0.784 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.340      ; 3.311      ;
; 0.789 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.381      ; 3.357      ;
; 0.791 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.345      ; 3.323      ;
; 0.793 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.340      ; 3.320      ;
; 0.803 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.345      ; 3.335      ;
; 0.805 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.345      ; 3.337      ;
; 0.809 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.340      ; 3.336      ;
; 0.811 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.332      ; 1.300      ;
; 0.814 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.345      ; 3.346      ;
; 0.822 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.345      ; 3.354      ;
; 0.830 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.304      ; 0.791      ;
; 0.832 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.345      ; 3.364      ;
; 0.833 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.304      ; 0.794      ;
; 0.835 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.304      ; 0.796      ;
; 0.842 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.305      ; 3.334      ;
; 0.850 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.340      ; 3.377      ;
; 0.856 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.452      ; 0.965      ;
; 0.856 ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.465      ; 0.978      ;
; 0.857 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.340      ; 3.384      ;
; 0.857 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.340      ; 3.384      ;
; 0.858 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.340      ; 3.385      ;
; 0.865 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.305      ; 3.357      ;
; 0.866 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.470      ; 0.993      ;
; 0.881 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.043      ; 1.081      ;
; 0.889 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.044      ; 1.090      ;
; 0.897 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.476      ; 1.030      ;
; 0.905 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.244      ; 0.806      ;
; 0.907 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.345      ; 3.439      ;
; 0.935 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.340      ; 3.462      ;
; 0.938 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.095      ; 1.190      ;
; 0.942 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.244      ; 0.843      ;
; 0.944 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.091      ; 1.192      ;
; 0.948 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.345      ; 3.480      ;
; 0.964 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.466      ; 3.117      ;
; 0.989 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.181      ; 0.827      ;
; 0.990 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.181      ; 0.828      ;
; 0.996 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.181      ; 0.834      ;
; 1.000 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.101     ; 1.056      ;
; 1.001 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.101     ; 1.057      ;
; 1.002 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.101     ; 1.058      ;
; 1.004 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.101     ; 1.060      ;
; 1.010 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.232      ; 2.929      ;
; 1.014 ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.129      ; 1.300      ;
; 1.021 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.050      ; 1.228      ;
; 1.024 ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.051      ; 1.232      ;
; 1.025 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.050      ; 1.232      ;
; 1.025 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.110      ; 1.292      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rec_sclk'                                                                                                                           ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[17]  ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.407 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.605      ;
; 0.413 ; SPI_slave:rec_spi_ports|bit_cnt[25] ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.611      ;
; 0.413 ; SPI_slave:rec_spi_ports|bit_cnt[20] ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.611      ;
; 0.414 ; SPI_slave:rec_spi_ports|bit_cnt[19] ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.612      ;
; 0.415 ; SPI_slave:rec_spi_ports|bit_cnt[27] ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.613      ;
; 0.415 ; SPI_slave:rec_spi_ports|bit_cnt[17] ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.613      ;
; 0.416 ; SPI_slave:rec_spi_ports|bit_cnt[29] ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.614      ;
; 0.416 ; SPI_slave:rec_spi_ports|bit_cnt[24] ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.614      ;
; 0.416 ; SPI_slave:rec_spi_ports|bit_cnt[16] ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.614      ;
; 0.426 ; SPI_slave:rec_spi_ports|bit_cnt[9]  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.625      ;
; 0.462 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.314      ; 2.963      ;
; 0.501 ; SPI_slave:rec_spi_ports|bit_cnt[31] ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.329      ; 0.987      ;
; 0.524 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.722      ;
; 0.537 ; SPI_slave:rec_spi_ports|bit_cnt[5]  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.735      ;
; 0.541 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.306      ; 3.034      ;
; 0.544 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.742      ;
; 0.544 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.742      ;
; 0.545 ; SPI_slave:rec_spi_ports|bit_cnt[11] ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.246      ; 0.948      ;
; 0.555 ; SPI_slave:rec_spi_ports|bit_cnt[13] ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.754      ;
; 0.557 ; SPI_slave:rec_spi_ports|bit_cnt[23] ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.755      ;
; 0.558 ; SPI_slave:rec_spi_ports|bit_cnt[26] ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.756      ;
; 0.558 ; SPI_slave:rec_spi_ports|bit_cnt[18] ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.756      ;
; 0.559 ; SPI_slave:rec_spi_ports|bit_cnt[28] ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.757      ;
; 0.559 ; SPI_slave:rec_spi_ports|bit_cnt[22] ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.757      ;
; 0.559 ; SPI_slave:rec_spi_ports|bit_cnt[21] ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.757      ;
; 0.569 ; SPI_slave:rec_spi_ports|bit_cnt[10] ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.768      ;
; 0.573 ; SPI_slave:rec_spi_ports|bit_cnt[8]  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.772      ;
; 0.618 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.284      ; 3.089      ;
; 0.620 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.306      ; 3.113      ;
; 0.647 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.046      ; 0.850      ;
; 0.648 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.284      ; 3.119      ;
; 0.648 ; SPI_slave:rec_spi_ports|bit_cnt[9]  ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.447      ; 0.752      ;
; 0.649 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.046      ; 0.852      ;
; 0.656 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.382      ; 3.225      ;
; 0.656 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.299      ; 3.142      ;
; 0.659 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.284      ; 3.130      ;
; 0.673 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.046      ; 0.876      ;
; 0.673 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.046      ; 0.876      ;
; 0.675 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.046      ; 0.878      ;
; 0.676 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.046      ; 0.879      ;
; 0.703 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.382      ; 3.272      ;
; 0.712 ; SPI_slave:rec_spi_ports|bit_cnt[15] ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.240      ; 0.609      ;
; 0.713 ; SPI_slave:rec_spi_ports|bit_cnt[12] ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.240      ; 0.610      ;
; 0.717 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.485      ; 3.389      ;
; 0.724 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.306      ; 3.217      ;
; 0.725 ; SPI_slave:rec_spi_ports|bit_cnt[26] ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.380      ; 0.762      ;
; 0.728 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.306      ; 3.221      ;
; 0.736 ; SPI_slave:rec_spi_ports|bit_cnt[18] ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.380      ; 0.773      ;
; 0.751 ; SPI_slave:rec_spi_ports|bit_cnt[21] ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.543      ; 0.951      ;
; 0.751 ; SPI_slave:rec_spi_ports|bit_cnt[20] ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.380      ; 0.788      ;
; 0.751 ; SPI_slave:rec_spi_ports|bit_cnt[19] ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.380      ; 0.788      ;
; 0.751 ; SPI_slave:rec_spi_ports|bit_cnt[16] ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.380      ; 0.788      ;
; 0.754 ; SPI_slave:rec_spi_ports|bit_cnt[17] ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.380      ; 0.791      ;
; 0.762 ; SPI_slave:rec_spi_ports|bit_cnt[27] ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.543      ; 0.962      ;
; 0.766 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.320      ; 3.273      ;
; 0.767 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.320      ; 3.274      ;
; 0.776 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.382      ; 3.345      ;
; 0.777 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.320      ; 3.284      ;
; 0.800 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.306      ; 3.293      ;
; 0.801 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.382      ; 3.370      ;
; 0.806 ; SPI_slave:rec_spi_ports|bit_cnt[29] ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.543      ; 1.006      ;
; 0.809 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.320      ; 3.316      ;
; 0.816 ; SPI_slave:rec_spi_ports|bit_cnt[30] ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.523      ; 0.996      ;
; 0.819 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.097      ; 3.103      ;
; 0.819 ; SPI_slave:rec_spi_ports|bit_cnt[9]  ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.275      ; 1.251      ;
; 0.820 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.320      ; 3.327      ;
; 0.822 ; SPI_slave:rec_spi_ports|bit_cnt[8]  ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.275      ; 1.254      ;
; 0.822 ; SPI_slave:rec_spi_ports|bit_cnt[24] ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.543      ; 1.022      ;
; 0.823 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.097      ; 3.107      ;
; 0.825 ; SPI_slave:rec_spi_ports|bit_cnt[30] ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.150      ; 1.132      ;
; 0.829 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.505      ; 3.521      ;
; 0.833 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.382      ; 3.402      ;
; 0.841 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.097      ; 3.125      ;
; 0.849 ; SPI_slave:rec_spi_ports|bit_cnt[11] ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.437      ; 0.943      ;
; 0.867 ; SPI_slave:rec_spi_ports|bit_cnt[31] ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.437      ; 0.961      ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rec_sclk'                                                                                              ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.491 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.232      ; 5.208      ;
; -2.491 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.232      ; 5.208      ;
; -2.491 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.232      ; 5.208      ;
; -2.491 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.232      ; 5.208      ;
; -2.491 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.232      ; 5.208      ;
; -2.298 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.018      ; 4.801      ;
; -2.298 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.018      ; 4.801      ;
; -2.298 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.018      ; 4.801      ;
; -2.298 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.018      ; 4.801      ;
; -2.298 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.018      ; 4.801      ;
; -2.298 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.018      ; 4.801      ;
; -2.097 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.218      ; 4.800      ;
; -2.097 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.218      ; 4.800      ;
; -2.097 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.218      ; 4.800      ;
; -2.097 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.218      ; 4.800      ;
; -2.097 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.218      ; 4.800      ;
; -2.092 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.197      ; 4.774      ;
; -2.092 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.197      ; 4.774      ;
; -2.092 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.197      ; 4.774      ;
; -2.024 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.291      ; 4.800      ;
; -2.024 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.291      ; 4.800      ;
; -2.024 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.291      ; 4.800      ;
; -2.024 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.291      ; 4.800      ;
; -2.024 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.291      ; 4.800      ;
; -1.804 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.232      ; 5.021      ;
; -1.804 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.232      ; 5.021      ;
; -1.804 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.232      ; 5.021      ;
; -1.804 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.232      ; 5.021      ;
; -1.804 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.232      ; 5.021      ;
; -1.638 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.018      ; 4.641      ;
; -1.638 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.018      ; 4.641      ;
; -1.638 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.018      ; 4.641      ;
; -1.638 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.018      ; 4.641      ;
; -1.638 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.018      ; 4.641      ;
; -1.638 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.018      ; 4.641      ;
; -1.437 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.218      ; 4.640      ;
; -1.437 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.218      ; 4.640      ;
; -1.437 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.218      ; 4.640      ;
; -1.437 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.218      ; 4.640      ;
; -1.437 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.218      ; 4.640      ;
; -1.436 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.197      ; 4.618      ;
; -1.436 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.197      ; 4.618      ;
; -1.436 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.197      ; 4.618      ;
; -1.364 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.291      ; 4.640      ;
; -1.364 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.291      ; 4.640      ;
; -1.364 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.291      ; 4.640      ;
; -1.364 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.291      ; 4.640      ;
; -1.364 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.291      ; 4.640      ;
; -1.196 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.952      ; 3.633      ;
; -1.196 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.952      ; 3.633      ;
; -1.196 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.952      ; 3.633      ;
; -1.196 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.952      ; 3.633      ;
; -1.196 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.952      ; 3.633      ;
; -1.196 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.952      ; 3.633      ;
; -1.196 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.952      ; 3.633      ;
; -1.196 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.952      ; 3.633      ;
; -1.196 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.952      ; 3.633      ;
; -1.196 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.952      ; 3.633      ;
; -1.196 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.952      ; 3.633      ;
; -1.196 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.952      ; 3.633      ;
; -1.196 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.952      ; 3.633      ;
; -1.196 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.952      ; 3.633      ;
; -1.196 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.952      ; 3.633      ;
; -1.075 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.073      ; 3.633      ;
; -0.913 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.416      ; 3.814      ;
; -0.794 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.396      ; 3.675      ;
; -0.773 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.199      ; 3.457      ;
; -0.773 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.199      ; 3.457      ;
; -0.700 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.023      ; 3.208      ;
; -0.700 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.023      ; 3.208      ;
; -0.700 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.023      ; 3.208      ;
; -0.700 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.023      ; 3.208      ;
; -0.700 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.023      ; 3.208      ;
; -0.700 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.023      ; 3.208      ;
; -0.700 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.023      ; 3.208      ;
; -0.652 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.278      ; 3.415      ;
; -0.652 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.278      ; 3.415      ;
; -0.652 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.278      ; 3.415      ;
; -0.652 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.278      ; 3.415      ;
; -0.652 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.278      ; 3.415      ;
; -0.652 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.278      ; 3.415      ;
; -0.652 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.278      ; 3.415      ;
; -0.652 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.278      ; 3.415      ;
; -0.633 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.416      ; 4.034      ;
; -0.517 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.218      ; 3.220      ;
; -0.502 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.396      ; 3.883      ;
; -0.485 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.952      ; 3.422      ;
; -0.485 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.952      ; 3.422      ;
; -0.485 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.952      ; 3.422      ;
; -0.485 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.952      ; 3.422      ;
; -0.485 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.952      ; 3.422      ;
; -0.485 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.952      ; 3.422      ;
; -0.485 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.952      ; 3.422      ;
; -0.485 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.952      ; 3.422      ;
; -0.485 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.952      ; 3.422      ;
; -0.485 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.952      ; 3.422      ;
; -0.485 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.952      ; 3.422      ;
; -0.485 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.952      ; 3.422      ;
; -0.485 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.952      ; 3.422      ;
; -0.485 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.952      ; 3.422      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ecg_sclk'                                                                                              ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.889 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.216      ; 4.590      ;
; -1.889 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.216      ; 4.590      ;
; -1.857 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.250      ; 4.592      ;
; -1.857 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.250      ; 4.592      ;
; -1.857 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.250      ; 4.592      ;
; -1.857 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.250      ; 4.592      ;
; -1.856 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.250      ; 4.591      ;
; -1.856 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.250      ; 4.591      ;
; -1.856 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.250      ; 4.591      ;
; -1.856 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.250      ; 4.591      ;
; -1.856 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.250      ; 4.591      ;
; -1.856 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.250      ; 4.591      ;
; -1.856 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.250      ; 4.591      ;
; -1.852 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.254      ; 4.591      ;
; -1.852 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.254      ; 4.591      ;
; -1.852 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.254      ; 4.591      ;
; -1.852 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.254      ; 4.591      ;
; -1.852 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.254      ; 4.591      ;
; -1.852 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.254      ; 4.591      ;
; -1.852 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.254      ; 4.591      ;
; -1.852 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.254      ; 4.591      ;
; -1.816 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.290      ; 4.591      ;
; -1.816 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.290      ; 4.591      ;
; -1.816 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.290      ; 4.591      ;
; -1.208 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.216      ; 4.409      ;
; -1.208 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.216      ; 4.409      ;
; -1.176 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.250      ; 4.411      ;
; -1.176 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.250      ; 4.411      ;
; -1.176 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.250      ; 4.411      ;
; -1.176 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.250      ; 4.411      ;
; -1.175 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.250      ; 4.410      ;
; -1.175 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.250      ; 4.410      ;
; -1.175 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.250      ; 4.410      ;
; -1.175 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.250      ; 4.410      ;
; -1.175 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.250      ; 4.410      ;
; -1.175 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.250      ; 4.410      ;
; -1.175 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.250      ; 4.410      ;
; -1.171 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.254      ; 4.410      ;
; -1.171 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.254      ; 4.410      ;
; -1.171 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.254      ; 4.410      ;
; -1.171 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.254      ; 4.410      ;
; -1.171 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.254      ; 4.410      ;
; -1.171 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.254      ; 4.410      ;
; -1.171 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.254      ; 4.410      ;
; -1.171 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.254      ; 4.410      ;
; -1.135 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.290      ; 4.410      ;
; -1.135 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.290      ; 4.410      ;
; -1.135 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.290      ; 4.410      ;
; -0.900 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.001      ; 3.386      ;
; -0.900 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.001      ; 3.386      ;
; -0.900 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.001      ; 3.386      ;
; -0.900 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.001      ; 3.386      ;
; -0.900 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.001      ; 3.386      ;
; -0.900 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.001      ; 3.386      ;
; -0.900 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.001      ; 3.386      ;
; -0.900 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.001      ; 3.386      ;
; -0.900 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.001      ; 3.386      ;
; -0.875 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.987      ; 3.347      ;
; -0.875 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.987      ; 3.347      ;
; -0.875 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.987      ; 3.347      ;
; -0.875 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.987      ; 3.347      ;
; -0.875 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.987      ; 3.347      ;
; -0.875 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.987      ; 3.347      ;
; -0.875 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.987      ; 3.347      ;
; -0.875 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.987      ; 3.347      ;
; -0.875 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.987      ; 3.347      ;
; -0.843 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.213      ; 3.541      ;
; -0.825 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.209      ; 3.519      ;
; -0.825 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.209      ; 3.519      ;
; -0.785 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.254      ; 3.524      ;
; -0.785 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.254      ; 3.524      ;
; -0.785 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.254      ; 3.524      ;
; -0.785 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.254      ; 3.524      ;
; -0.785 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.254      ; 3.524      ;
; -0.785 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.254      ; 3.524      ;
; -0.759 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.996      ; 3.240      ;
; -0.759 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.996      ; 3.240      ;
; -0.759 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.996      ; 3.240      ;
; -0.759 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.996      ; 3.240      ;
; -0.754 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.256      ; 3.495      ;
; -0.750 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.289      ; 3.524      ;
; -0.612 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.377      ; 3.474      ;
; -0.560 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.153      ; 3.198      ;
; -0.479 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.153      ; 3.117      ;
; -0.331 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.377      ; 3.693      ;
; -0.250 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.153      ; 3.388      ;
; -0.216 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.153      ; 3.354      ;
; -0.125 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.987      ; 3.097      ;
; -0.125 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.987      ; 3.097      ;
; -0.125 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.987      ; 3.097      ;
; -0.125 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.987      ; 3.097      ;
; -0.125 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.987      ; 3.097      ;
; -0.125 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.987      ; 3.097      ;
; -0.125 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.987      ; 3.097      ;
; -0.125 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.987      ; 3.097      ;
; -0.125 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.987      ; 3.097      ;
; -0.102 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.001      ; 3.088      ;
; -0.102 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.001      ; 3.088      ;
; -0.102 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.001      ; 3.088      ;
; -0.102 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.001      ; 3.088      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rec_sclk'                                                                                              ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.481 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.368      ; 3.036      ;
; 0.481 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.368      ; 3.036      ;
; 0.481 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.368      ; 3.036      ;
; 0.481 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.368      ; 3.036      ;
; 0.481 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.368      ; 3.036      ;
; 0.481 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.368      ; 3.036      ;
; 0.481 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.368      ; 3.036      ;
; 0.481 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.368      ; 3.036      ;
; 0.605 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.102      ; 2.894      ;
; 0.605 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.102      ; 2.894      ;
; 0.605 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.102      ; 2.894      ;
; 0.605 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.102      ; 2.894      ;
; 0.605 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.102      ; 2.894      ;
; 0.605 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.102      ; 2.894      ;
; 0.605 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.102      ; 2.894      ;
; 0.643 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.285      ; 3.115      ;
; 0.643 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.285      ; 3.115      ;
; 0.730 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.299      ; 3.216      ;
; 0.779 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.485      ; 3.451      ;
; 0.861 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.505      ; 3.553      ;
; 0.959 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.155      ; 3.301      ;
; 1.019 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.299      ; 3.005      ;
; 1.070 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.485      ; 3.242      ;
; 1.085 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.029      ; 3.301      ;
; 1.085 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.029      ; 3.301      ;
; 1.085 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.029      ; 3.301      ;
; 1.085 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.029      ; 3.301      ;
; 1.085 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.029      ; 3.301      ;
; 1.085 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.029      ; 3.301      ;
; 1.085 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.029      ; 3.301      ;
; 1.085 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.029      ; 3.301      ;
; 1.085 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.029      ; 3.301      ;
; 1.085 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.029      ; 3.301      ;
; 1.085 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.029      ; 3.301      ;
; 1.085 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.029      ; 3.301      ;
; 1.085 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.029      ; 3.301      ;
; 1.085 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.029      ; 3.301      ;
; 1.085 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.029      ; 3.301      ;
; 1.157 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.505      ; 3.349      ;
; 1.242 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.368      ; 3.297      ;
; 1.242 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.368      ; 3.297      ;
; 1.242 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.368      ; 3.297      ;
; 1.242 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.368      ; 3.297      ;
; 1.242 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.368      ; 3.297      ;
; 1.242 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.368      ; 3.297      ;
; 1.242 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.368      ; 3.297      ;
; 1.242 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.368      ; 3.297      ;
; 1.308 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.102      ; 3.097      ;
; 1.308 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.102      ; 3.097      ;
; 1.308 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.102      ; 3.097      ;
; 1.308 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.102      ; 3.097      ;
; 1.308 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.102      ; 3.097      ;
; 1.308 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.102      ; 3.097      ;
; 1.308 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.102      ; 3.097      ;
; 1.365 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.285      ; 3.337      ;
; 1.365 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.285      ; 3.337      ;
; 1.663 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.155      ; 3.505      ;
; 1.789 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.029      ; 3.505      ;
; 1.789 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.029      ; 3.505      ;
; 1.789 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.029      ; 3.505      ;
; 1.789 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.029      ; 3.505      ;
; 1.789 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.029      ; 3.505      ;
; 1.789 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.029      ; 3.505      ;
; 1.789 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.029      ; 3.505      ;
; 1.789 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.029      ; 3.505      ;
; 1.789 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.029      ; 3.505      ;
; 1.789 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.029      ; 3.505      ;
; 1.789 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.029      ; 3.505      ;
; 1.789 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.029      ; 3.505      ;
; 1.789 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.029      ; 3.505      ;
; 1.789 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.029      ; 3.505      ;
; 1.789 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.029      ; 3.505      ;
; 1.900 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.382      ; 4.469      ;
; 1.900 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.382      ; 4.469      ;
; 1.900 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.382      ; 4.469      ;
; 1.900 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.382      ; 4.469      ;
; 1.900 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.382      ; 4.469      ;
; 1.976 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.306      ; 4.469      ;
; 1.976 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.306      ; 4.469      ;
; 1.976 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.306      ; 4.469      ;
; 1.976 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.306      ; 4.469      ;
; 1.976 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.306      ; 4.469      ;
; 1.977 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.284      ; 4.448      ;
; 1.977 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.284      ; 4.448      ;
; 1.977 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.284      ; 4.448      ;
; 2.186 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.097      ; 4.470      ;
; 2.186 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.097      ; 4.470      ;
; 2.186 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.097      ; 4.470      ;
; 2.186 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.097      ; 4.470      ;
; 2.186 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.097      ; 4.470      ;
; 2.186 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.097      ; 4.470      ;
; 2.328 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.320      ; 4.835      ;
; 2.328 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.320      ; 4.835      ;
; 2.328 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.320      ; 4.835      ;
; 2.328 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.320      ; 4.835      ;
; 2.328 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.320      ; 4.835      ;
; 2.557 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.382      ; 4.626      ;
; 2.557 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.382      ; 4.626      ;
; 2.557 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.382      ; 4.626      ;
; 2.557 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.382      ; 4.626      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ecg_sclk'                                                                                              ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.568 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.232      ; 2.987      ;
; 0.569 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.381      ; 3.137      ;
; 0.591 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.347      ; 3.125      ;
; 0.605 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.345      ; 3.137      ;
; 0.605 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.345      ; 3.137      ;
; 0.605 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.345      ; 3.137      ;
; 0.605 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.345      ; 3.137      ;
; 0.605 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.345      ; 3.137      ;
; 0.605 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.345      ; 3.137      ;
; 0.633 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.076      ; 2.896      ;
; 0.633 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.076      ; 2.896      ;
; 0.633 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.076      ; 2.896      ;
; 0.633 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.076      ; 2.896      ;
; 0.645 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.297      ; 3.129      ;
; 0.645 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.297      ; 3.129      ;
; 0.665 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.301      ; 3.153      ;
; 0.696 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.466      ; 3.349      ;
; 0.711 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.081      ; 2.979      ;
; 0.711 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.081      ; 2.979      ;
; 0.711 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.081      ; 2.979      ;
; 0.711 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.081      ; 2.979      ;
; 0.711 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.081      ; 2.979      ;
; 0.711 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.081      ; 2.979      ;
; 0.711 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.081      ; 2.979      ;
; 0.711 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.081      ; 2.979      ;
; 0.711 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.081      ; 2.979      ;
; 0.734 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.066      ; 2.987      ;
; 0.734 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.066      ; 2.987      ;
; 0.734 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.066      ; 2.987      ;
; 0.734 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.066      ; 2.987      ;
; 0.734 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.066      ; 2.987      ;
; 0.734 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.066      ; 2.987      ;
; 0.734 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.066      ; 2.987      ;
; 0.734 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.066      ; 2.987      ;
; 0.734 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.066      ; 2.987      ;
; 0.781 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.232      ; 3.200      ;
; 0.877 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.232      ; 2.796      ;
; 1.000 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.466      ; 3.153      ;
; 1.097 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.232      ; 3.016      ;
; 1.332 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.381      ; 3.400      ;
; 1.338 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.347      ; 3.372      ;
; 1.364 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.076      ; 3.127      ;
; 1.364 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.076      ; 3.127      ;
; 1.364 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.076      ; 3.127      ;
; 1.364 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.076      ; 3.127      ;
; 1.368 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.345      ; 3.400      ;
; 1.368 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.345      ; 3.400      ;
; 1.368 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.345      ; 3.400      ;
; 1.368 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.345      ; 3.400      ;
; 1.368 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.345      ; 3.400      ;
; 1.368 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.345      ; 3.400      ;
; 1.411 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.297      ; 3.395      ;
; 1.411 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.297      ; 3.395      ;
; 1.428 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.301      ; 3.416      ;
; 1.477 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.066      ; 3.230      ;
; 1.477 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.066      ; 3.230      ;
; 1.477 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.066      ; 3.230      ;
; 1.477 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.066      ; 3.230      ;
; 1.477 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.066      ; 3.230      ;
; 1.477 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.066      ; 3.230      ;
; 1.477 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.066      ; 3.230      ;
; 1.477 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.066      ; 3.230      ;
; 1.477 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.066      ; 3.230      ;
; 1.499 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.081      ; 3.267      ;
; 1.499 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.081      ; 3.267      ;
; 1.499 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.081      ; 3.267      ;
; 1.499 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.081      ; 3.267      ;
; 1.499 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.081      ; 3.267      ;
; 1.499 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.081      ; 3.267      ;
; 1.499 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.081      ; 3.267      ;
; 1.499 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.081      ; 3.267      ;
; 1.499 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.081      ; 3.267      ;
; 1.681 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.381      ; 4.249      ;
; 1.681 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.381      ; 4.249      ;
; 1.681 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.381      ; 4.249      ;
; 1.717 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.345      ; 4.249      ;
; 1.717 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.345      ; 4.249      ;
; 1.717 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.345      ; 4.249      ;
; 1.717 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.345      ; 4.249      ;
; 1.717 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.345      ; 4.249      ;
; 1.717 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.345      ; 4.249      ;
; 1.717 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.345      ; 4.249      ;
; 1.717 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.345      ; 4.249      ;
; 1.722 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.340      ; 4.249      ;
; 1.722 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.340      ; 4.249      ;
; 1.722 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.340      ; 4.249      ;
; 1.722 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.340      ; 4.249      ;
; 1.722 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.340      ; 4.249      ;
; 1.722 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.340      ; 4.249      ;
; 1.722 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.340      ; 4.249      ;
; 1.722 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.340      ; 4.249      ;
; 1.722 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.340      ; 4.249      ;
; 1.722 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.340      ; 4.249      ;
; 1.722 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.340      ; 4.249      ;
; 1.756 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.305      ; 4.248      ;
; 1.756 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.305      ; 4.248      ;
; 2.357 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.381      ; 4.425      ;
; 2.357 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.381      ; 4.425      ;
; 2.357 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.381      ; 4.425      ;
; 2.392 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.345      ; 4.424      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_sclk'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.130  ; 0.346        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; 0.130  ; 0.346        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; 0.130  ; 0.346        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; 0.130  ; 0.346        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[1]            ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[23]           ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[2]            ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[3]            ;
; 0.134  ; 0.350        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; 0.134  ; 0.350        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; 0.134  ; 0.350        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rec_sclk'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; 0.105  ; 0.321        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; 0.117  ; 0.333        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; 0.132  ; 0.348        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i2s_clk'                                                        ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i2s_clk ; Rise       ; i2s_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|lr_edge     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|neg_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|valid       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zlrclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzlrclk     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzlrclk    ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[0]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[1]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[2]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[3]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[4]      ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|lr_edge     ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|neg_edge    ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                   ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad          ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad          ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad          ;
; 0.315  ; 0.315        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datac           ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datad           ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad           ;
; 0.317  ; 0.317        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73       ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datac          ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad          ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad          ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad          ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad          ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datac           ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad          ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad           ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45      ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85       ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad          ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad           ;
; 0.320  ; 0.320        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datad           ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad           ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datad           ;
; 0.321  ; 0.321        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad           ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datad          ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad           ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad           ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad           ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21      ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17      ;
; 0.335  ; 0.335        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13      ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9       ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5       ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41      ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37      ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29      ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0]  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk    ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                           ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53      ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57       ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49      ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61       ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81       ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~10|datad           ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datad            ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93       ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89       ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69       ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33      ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1       ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77       ;
; 0.343  ; 0.343        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65       ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[12]|dataa            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[21]|datab            ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[20]|datad            ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[6]|datad             ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[7]|datad             ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[8]|datad             ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[9]|datad             ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[10]|datad            ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[15]|datad            ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[22]|datad            ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[4]|datad             ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[5]|datad             ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[11]|datad            ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[16]|datad            ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[17]|datad            ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[18]|datad            ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~10|combout         ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout          ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[3]|datad             ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[0]|datad             ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[13]|datad            ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[1]|datad             ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[23]|datad            ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[2]|datad             ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[14]|datad            ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]        ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[19]|datad            ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]        ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]        ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]         ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]         ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]         ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]         ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]        ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]        ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]        ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]         ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]         ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]        ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]        ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]        ;
; 0.376  ; 0.376        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]        ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~10clkctrl|inclk[0] ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~10clkctrl|outclk   ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]         ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]         ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rec_ss_n'                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_ss_n ; Rise       ; rec_ss_n                                  ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[10]~53|dataa         ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[18]~21|dataa         ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[4]~77|dataa          ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[19]~17|dataa         ;
; 0.324  ; 0.324        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.324  ; 0.324        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[6]~69|datac          ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[8]~61|datac          ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[9]~57|datac          ;
; 0.327  ; 0.327        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; 0.328  ; 0.328        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.328  ; 0.328        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.328  ; 0.328        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[5]~73|datac          ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[12]~45|datac         ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[15]~33|datac         ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[3]~81|datac          ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[7]~65|datac          ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[14]~37|datac         ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[20]~13|datac         ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[17]~25|datac         ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[23]~1|datac          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_ss_n~input|o                          ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[0]~93|datac          ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[1]~89|datac          ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.341  ; 0.341        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[11]~49|datad         ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[22]~5|datad          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[13]~41|datad         ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[16]~29|datad         ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[21]~9|datad          ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[2]~85|datad          ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|datad           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~2|datad           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[22]|datad           ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[16]|datac           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[23]|datac           ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[7]|datac            ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[6]|datad            ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; 0.352  ; 0.352        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~2clkctrl|inclk[0] ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~2clkctrl|outclk   ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.362  ; 0.362        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~2|combout         ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; 3.629 ; 4.052 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.461 ; 1.636 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 3.451 ; 3.878 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 4.025 ; 4.465 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 2.802 ; 3.270 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; 3.249 ; 3.720 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; 2.435 ; 2.864 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; 2.547 ; 3.054 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; 2.207 ; 2.685 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; 2.699 ; 3.209 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; 2.708 ; 3.217 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; 2.466 ; 2.980 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; 2.445 ; 2.933 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; 3.249 ; 3.720 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; 2.560 ; 3.037 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; 2.630 ; 3.075 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; 2.380 ; 2.783 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; 2.755 ; 3.202 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; 2.840 ; 3.309 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; 2.596 ; 3.101 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; 2.433 ; 2.958 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; 2.163 ; 2.676 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; 2.429 ; 2.862 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; 2.550 ; 3.103 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; 2.797 ; 3.366 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; 2.666 ; 3.115 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; 2.948 ; 3.430 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; 2.612 ; 3.081 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; 2.554 ; 2.979 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; 2.822 ; 3.287 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.809 ; 4.265 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; 3.221 ; 3.737 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; 3.471 ; 3.888 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.291 ; 1.410 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 3.107 ; 3.557 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.861 ; 4.307 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 2.597 ; 3.058 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.635 ; 4.032 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 1.212 ; 1.656 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.589 ; 1.006 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.456 ; 0.906 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.052 ; 0.493 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.625 ; 1.035 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.716 ; 1.216 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.492 ; 0.937 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.718 ; 1.143 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 1.212 ; 1.656 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.828 ; 1.289 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.618 ; 1.031 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.670 ; 1.068 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.836 ; 1.263 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.703 ; 1.149 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.540 ; 0.979 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.396 ; 0.827 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.195 ; 0.632 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.615 ; 1.043 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.768 ; 1.272 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.771 ; 1.298 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.620 ; 1.025 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.910 ; 1.346 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.564 ; 0.981 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.719 ; 1.135 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.814 ; 1.259 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; 1.431 ; 1.854 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; 1.615 ; 2.038 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 2.971 ; 3.412 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; 3.033 ; 3.462 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 1.768 ; 1.892 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 2.920 ; 3.345 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 2.861 ; 3.259 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.955 ; 3.411 ; Rise       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; 4.112 ; 4.536 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; 3.484 ; 3.952 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 3.167 ; 3.546 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 1.242 ; 1.428 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 2.795 ; 3.188 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 2.945 ; 3.393 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.491 ; 2.885 ; Fall       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; 3.586 ; 4.072 ; Fall       ; rec_sclk        ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; -3.082 ; -3.486 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.710 ; -0.874 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -2.987 ; -3.381 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -3.478 ; -3.906 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -2.379 ; -2.827 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; -1.702 ; -2.152 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; -1.931 ; -2.356 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; -2.075 ; -2.528 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; -1.743 ; -2.170 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; -2.183 ; -2.634 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; -2.272 ; -2.765 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; -2.010 ; -2.474 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; -1.985 ; -2.426 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; -2.749 ; -3.192 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; -2.133 ; -2.594 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; -2.153 ; -2.548 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; -1.954 ; -2.348 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; -2.303 ; -2.727 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; -2.351 ; -2.770 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; -2.036 ; -2.520 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; -1.929 ; -2.386 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; -1.702 ; -2.152 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; -1.922 ; -2.352 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; -2.087 ; -2.590 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; -2.260 ; -2.810 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; -2.137 ; -2.566 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; -2.406 ; -2.871 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; -2.048 ; -2.499 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; -2.075 ; -2.476 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; -2.336 ; -2.739 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -2.962 ; -3.397 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; -1.557 ; -2.045 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; -2.783 ; -3.237 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.494 ; -0.692 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -2.656 ; -3.055 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -3.229 ; -3.607 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -2.163 ; -2.612 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -2.746 ; -3.215 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.889  ; 0.472  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.340  ; -0.057 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.447  ; 0.026  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.889  ; 0.472  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.301  ; -0.084 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.353  ; -0.135 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.456  ; 0.037  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.352  ; -0.053 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; -0.115 ; -0.530 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.248  ; -0.200 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.440  ; 0.036  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.400  ; 0.010  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.087  ; -0.315 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.252  ; -0.169 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.376  ; -0.034 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.510  ; 0.104  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.711  ; 0.300  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.310  ; -0.093 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.152  ; -0.324 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.166  ; -0.337 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.295  ; -0.085 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.018  ; -0.398 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.359  ; -0.033 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.558  ; 0.163  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.122  ; -0.302 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; -0.895 ; -1.297 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; -1.252 ; -1.665 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; -1.505 ; -1.947 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; -2.474 ; -2.914 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -0.492 ; -0.653 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -2.490 ; -2.895 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -2.368 ; -2.746 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -2.459 ; -2.907 ; Rise       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; -2.724 ; -3.162 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; -1.147 ; -1.548 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -2.507 ; -2.959 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -0.482 ; -0.686 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -2.364 ; -2.751 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -2.413 ; -2.779 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -1.995 ; -2.391 ; Fall       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; -2.714 ; -3.195 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 5.515 ; 5.483 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 6.446 ; 6.440 ; Fall       ; ecg_sclk        ;
; ecg_rrdy           ; ecg_sclk   ; 5.854 ; 5.797 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 6.813 ; 6.854 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 6.257 ; 5.928 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 6.031 ; 5.930 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 5.351 ; 5.092 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 6.458 ; 6.277 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 6.257 ; 5.928 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 6.031 ; 5.930 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 5.351 ; 5.092 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 6.458 ; 6.277 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 7.585 ; 7.740 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 5.833 ; 5.858 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 6.084 ; 6.104 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 6.065 ; 6.111 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 6.031 ; 6.060 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 6.084 ; 6.110 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 5.907 ; 5.918 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 5.973 ; 5.969 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 5.806 ; 5.800 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 6.206 ; 6.236 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 5.954 ; 5.951 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 7.152 ; 7.264 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 6.104 ; 6.094 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 6.083 ; 6.102 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 5.871 ; 5.855 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 6.056 ; 6.022 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 5.360 ; 5.355 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 5.711 ; 5.729 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 5.684 ; 5.702 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 5.654 ; 5.680 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 6.316 ; 6.391 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 6.373 ; 6.444 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 7.585 ; 7.740 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 6.110 ; 6.138 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 6.292 ; 6.417 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 7.080 ; 7.210 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 6.172 ; 6.219 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 6.185 ; 6.196 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 6.178 ; 6.206 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 5.675 ; 5.665 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 5.796 ; 5.816 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 5.669 ; 5.653 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 5.478 ; 5.475 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 5.856 ; 5.876 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 5.662 ; 5.639 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 5.695 ; 5.686 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 5.859 ; 5.879 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 5.474 ; 5.463 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 5.493 ; 5.486 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 5.576 ; 5.605 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 5.655 ; 5.640 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 5.785 ; 5.770 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 5.636 ; 5.650 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 7.078 ; 7.210 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 5.478 ; 5.477 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 7.080 ; 7.153 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 6.986 ; 7.001 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 6.503 ; 6.579 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 6.935 ; 7.011 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 6.506 ; 6.574 ; Rise       ; i2s_clk         ;
; i2s_valid          ; i2s_clk    ; 5.469 ; 5.447 ; Rise       ; i2s_clk         ;
; rec_miso           ; rec_sclk   ; 5.601 ; 5.559 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 5.584 ; 5.542 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 6.244 ; 6.148 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 6.598 ; 6.592 ; Fall       ; rec_sclk        ;
; rec_busy           ; rec_ss_n   ; 6.191 ; 5.864 ; Rise       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 5.084 ; 4.939 ; Rise       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 5.559 ; 5.352 ; Rise       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 6.507 ; 6.273 ; Rise       ; rec_ss_n        ;
; rec_busy           ; rec_ss_n   ; 6.191 ; 5.864 ; Fall       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 5.084 ; 4.939 ; Fall       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 5.559 ; 5.352 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]     ; rec_ss_n   ; 8.563 ; 8.606 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]    ; rec_ss_n   ; 7.303 ; 7.250 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]    ; rec_ss_n   ; 7.186 ; 7.098 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]    ; rec_ss_n   ; 7.636 ; 7.584 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]    ; rec_ss_n   ; 7.301 ; 7.242 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]    ; rec_ss_n   ; 7.278 ; 7.226 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]    ; rec_ss_n   ; 7.231 ; 7.154 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]    ; rec_ss_n   ; 7.488 ; 7.469 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]    ; rec_ss_n   ; 6.900 ; 6.834 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]    ; rec_ss_n   ; 7.441 ; 7.435 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]    ; rec_ss_n   ; 8.526 ; 8.606 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]   ; rec_ss_n   ; 7.080 ; 7.004 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]   ; rec_ss_n   ; 7.406 ; 7.367 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]   ; rec_ss_n   ; 6.964 ; 6.889 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]   ; rec_ss_n   ; 6.766 ; 6.698 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]   ; rec_ss_n   ; 7.576 ; 7.512 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]   ; rec_ss_n   ; 7.241 ; 7.151 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]   ; rec_ss_n   ; 8.563 ; 8.595 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]   ; rec_ss_n   ; 6.777 ; 6.710 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]   ; rec_ss_n   ; 7.211 ; 7.119 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]   ; rec_ss_n   ; 7.184 ; 7.101 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]   ; rec_ss_n   ; 7.151 ; 7.060 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]   ; rec_ss_n   ; 7.233 ; 7.141 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]   ; rec_ss_n   ; 7.203 ; 7.119 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]   ; rec_ss_n   ; 7.418 ; 7.346 ; Fall       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 6.507 ; 6.273 ; Fall       ; rec_ss_n        ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 5.388 ; 5.355 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 6.243 ; 6.205 ; Fall       ; ecg_sclk        ;
; ecg_rrdy           ; ecg_sclk   ; 5.668 ; 5.580 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 6.588 ; 6.593 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 6.114 ; 5.793 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.622 ; 5.693 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 4.828 ; 4.910 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.911 ; 6.113 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 6.114 ; 5.793 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.622 ; 5.693 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 4.828 ; 4.910 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.911 ; 6.113 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 5.253 ; 5.247 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 5.711 ; 5.735 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 5.952 ; 5.971 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 5.932 ; 5.976 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 5.899 ; 5.927 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 5.950 ; 5.975 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 5.780 ; 5.791 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 5.841 ; 5.836 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 5.676 ; 5.669 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 6.068 ; 6.096 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 5.822 ; 5.818 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 7.021 ; 7.132 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 5.963 ; 5.952 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 5.951 ; 5.969 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 5.740 ; 5.723 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 5.918 ; 5.883 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 5.253 ; 5.247 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 5.594 ; 5.611 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 5.566 ; 5.584 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 5.538 ; 5.562 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 6.174 ; 6.246 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 6.229 ; 6.297 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 7.440 ; 7.593 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 5.976 ; 6.002 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 6.150 ; 6.270 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 5.360 ; 5.348 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 6.034 ; 6.079 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 6.048 ; 6.058 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 6.041 ; 6.067 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 5.552 ; 5.540 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 5.673 ; 5.692 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 5.545 ; 5.529 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 5.363 ; 5.358 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 5.733 ; 5.752 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 5.539 ; 5.516 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 5.573 ; 5.562 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 5.735 ; 5.754 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 5.360 ; 5.348 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 5.380 ; 5.371 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 5.464 ; 5.491 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 5.533 ; 5.516 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 5.661 ; 5.644 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 5.522 ; 5.535 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 6.954 ; 7.085 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 5.365 ; 5.362 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 6.908 ; 6.978 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 6.820 ; 6.833 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 6.355 ; 6.428 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 6.769 ; 6.842 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 6.357 ; 6.421 ; Rise       ; i2s_clk         ;
; i2s_valid          ; i2s_clk    ; 5.355 ; 5.332 ; Rise       ; i2s_clk         ;
; rec_miso           ; rec_sclk   ; 5.473 ; 5.432 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 5.410 ; 5.335 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 6.043 ; 5.957 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 6.381 ; 6.342 ; Fall       ; rec_sclk        ;
; rec_busy           ; rec_ss_n   ; 6.051 ; 5.732 ; Rise       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 4.713 ; 4.745 ; Rise       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 5.098 ; 5.101 ; Rise       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 5.953 ; 6.122 ; Rise       ; rec_ss_n        ;
; rec_busy           ; rec_ss_n   ; 6.051 ; 5.732 ; Fall       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 4.713 ; 4.745 ; Fall       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 5.098 ; 5.101 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]     ; rec_ss_n   ; 6.606 ; 6.539 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]    ; rec_ss_n   ; 7.121 ; 7.069 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]    ; rec_ss_n   ; 7.008 ; 6.922 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]    ; rec_ss_n   ; 7.448 ; 7.398 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]    ; rec_ss_n   ; 7.123 ; 7.064 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]    ; rec_ss_n   ; 7.098 ; 7.046 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]    ; rec_ss_n   ; 7.054 ; 6.977 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]    ; rec_ss_n   ; 7.308 ; 7.289 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]    ; rec_ss_n   ; 6.735 ; 6.669 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]    ; rec_ss_n   ; 7.262 ; 7.256 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]    ; rec_ss_n   ; 8.295 ; 8.370 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]   ; rec_ss_n   ; 6.907 ; 6.833 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]   ; rec_ss_n   ; 7.225 ; 7.186 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]   ; rec_ss_n   ; 6.796 ; 6.722 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]   ; rec_ss_n   ; 6.606 ; 6.539 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]   ; rec_ss_n   ; 7.388 ; 7.325 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]   ; rec_ss_n   ; 7.064 ; 6.976 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]   ; rec_ss_n   ; 8.383 ; 8.416 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]   ; rec_ss_n   ; 6.616 ; 6.550 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]   ; rec_ss_n   ; 7.033 ; 6.942 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]   ; rec_ss_n   ; 7.008 ; 6.926 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]   ; rec_ss_n   ; 6.975 ; 6.886 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]   ; rec_ss_n   ; 7.054 ; 6.964 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]   ; rec_ss_n   ; 7.025 ; 6.942 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]   ; rec_ss_n   ; 7.232 ; 7.162 ; Fall       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 5.953 ; 6.122 ; Fall       ; rec_ss_n        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 7.272 ; 7.829 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 7.952 ;       ;       ; 8.323 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 7.802 ;       ;       ; 8.108 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.789 ;       ;       ; 8.218 ;
; ecg_tx_load_en   ; ecg_roe     ; 8.116 ; 8.163 ; 8.660 ; 8.559 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 7.269 ; 7.436 ; 7.973 ; 7.630 ;
; ecg_tx_load_en   ; ecg_trdy    ; 8.421 ; 8.610 ; 9.087 ; 8.906 ;
; rec_rx_req       ; rec_rrdy    ;       ; 7.309 ; 7.829 ;       ;
; rec_st_load_roe  ; rec_roe     ; 6.762 ;       ;       ; 7.082 ;
; rec_st_load_rrdy ; rec_rrdy    ; 7.228 ;       ;       ; 7.535 ;
; rec_st_load_trdy ; rec_trdy    ; 7.570 ;       ;       ; 7.916 ;
; rec_tx_load_en   ; rec_roe     ; 7.168 ; 7.179 ; 7.728 ; 7.583 ;
; rec_tx_load_en   ; rec_rrdy    ; 7.596 ; 7.559 ; 8.088 ; 7.996 ;
; rec_tx_load_en   ; rec_trdy    ; 8.465 ; 8.617 ; 9.151 ; 8.910 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 7.001 ; 7.525 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 7.726 ;       ;       ; 8.077 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 7.517 ;       ;       ; 7.825 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.580 ;       ;       ; 7.998 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.874 ; 7.945 ; 8.430 ; 8.331 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 7.080 ; 7.169 ; 7.687 ; 7.433 ;
; ecg_tx_load_en   ; ecg_trdy    ; 8.163 ; 8.365 ; 8.833 ; 8.650 ;
; rec_rx_req       ; rec_rrdy    ;       ; 7.002 ; 7.520 ;       ;
; rec_st_load_roe  ; rec_roe     ; 6.595 ;       ;       ; 6.906 ;
; rec_st_load_rrdy ; rec_rrdy    ; 6.974 ;       ;       ; 7.274 ;
; rec_st_load_trdy ; rec_trdy    ; 7.303 ;       ;       ; 7.655 ;
; rec_tx_load_en   ; rec_roe     ; 6.945 ; 6.977 ; 7.502 ; 7.353 ;
; rec_tx_load_en   ; rec_rrdy    ; 7.330 ; 7.288 ; 7.806 ; 7.690 ;
; rec_tx_load_en   ; rec_trdy    ; 8.185 ; 8.354 ; 8.865 ; 8.632 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.783 ; 5.783 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.260 ; 5.260 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.468 ; 5.468 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.968 ; 4.968 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.728     ; 5.819     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.198     ; 5.289     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.503     ; 5.511     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.996     ; 5.004     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 255.75 MHz ; 250.0 MHz       ; ecg_sclk   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 263.02 MHz ; 250.0 MHz       ; rec_sclk   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 510.99 MHz ; 250.0 MHz       ; i2s_clk    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; rec_sclk ; -3.181 ; -90.579        ;
; ecg_sclk ; -2.618 ; -85.392        ;
; i2s_clk  ; -0.957 ; -28.708        ;
; rec_ss_n ; -0.782 ; -7.111         ;
; ecg_ss_n ; -0.066 ; -0.141         ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; rec_ss_n ; -0.343 ; -4.815        ;
; ecg_ss_n ; -0.307 ; -3.995        ;
; i2s_clk  ; 0.312  ; 0.000         ;
; ecg_sclk ; 0.333  ; 0.000         ;
; rec_sclk ; 0.333  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; rec_sclk ; -2.132 ; -73.460           ;
; ecg_sclk ; -1.597 ; -61.547           ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; rec_sclk ; 0.440 ; 0.000             ;
; ecg_sclk ; 0.505 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; ecg_sclk ; -3.000 ; -90.000                      ;
; rec_sclk ; -3.000 ; -90.000                      ;
; i2s_clk  ; -3.000 ; -66.000                      ;
; ecg_ss_n ; -3.000 ; -3.000                       ;
; rec_ss_n ; -3.000 ; -3.000                       ;
+----------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rec_sclk'                                                                                                                              ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.181 ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.369     ; 1.297      ;
; -3.048 ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.189     ; 1.344      ;
; -3.033 ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.157     ; 1.361      ;
; -3.012 ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.271     ; 1.226      ;
; -2.990 ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.248     ; 1.227      ;
; -2.982 ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.992     ; 1.475      ;
; -2.939 ; SPI_slave:ecg_spi_ports|rx_data[21]   ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.297     ; 1.127      ;
; -2.905 ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.246     ; 1.144      ;
; -2.877 ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.445     ; 0.917      ;
; -2.875 ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.443     ; 0.917      ;
; -2.867 ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.186     ; 1.166      ;
; -2.858 ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.381     ; 0.962      ;
; -2.857 ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.185     ; 1.157      ;
; -2.857 ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.147     ; 1.195      ;
; -2.821 ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.373     ; 0.933      ;
; -2.781 ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.216     ; 1.050      ;
; -2.781 ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.212     ; 1.054      ;
; -2.779 ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.206     ; 1.058      ;
; -2.771 ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.049     ; 1.207      ;
; -2.770 ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.213     ; 1.042      ;
; -2.764 ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.215     ; 1.034      ;
; -2.742 ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.248     ; 0.979      ;
; -2.696 ; SPI_slave:ecg_spi_ports|rx_data[18]   ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.131     ; 1.050      ;
; -2.691 ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.147     ; 1.029      ;
; -2.687 ; SPI_slave:ecg_spi_ports|rx_data[17]   ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.130     ; 1.042      ;
; -2.686 ; SPI_slave:ecg_spi_ports|rx_data[22]   ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.128     ; 1.043      ;
; -2.685 ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.998     ; 1.172      ;
; -2.683 ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.131     ; 1.037      ;
; -2.651 ; SPI_slave:ecg_spi_ports|rx_data[16]   ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.886     ; 1.250      ;
; -2.650 ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.216     ; 0.919      ;
; -2.642 ; SPI_slave:ecg_spi_ports|rx_data[20]   ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.109     ; 1.018      ;
; -2.634 ; SPI_slave:ecg_spi_ports|rx_data[23]   ; SPI_slave:rec_spi_ports|miso~reg0            ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.915     ; 1.204      ;
; -2.627 ; SPI_slave:ecg_spi_ports|rx_data[19]   ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.090     ; 1.022      ;
; -2.622 ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.125     ; 0.982      ;
; -2.611 ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.271     ; 0.825      ;
; -2.596 ; SPI_slave:ecg_spi_ports|rx_data[12]   ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.043     ; 1.038      ;
; -2.594 ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.443     ; 0.636      ;
; -2.583 ; SPI_slave:ecg_spi_ports|rx_data[2]    ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.930     ; 1.138      ;
; -2.549 ; SPI_slave:ecg_spi_ports|rx_data[15]   ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.885     ; 1.149      ;
; -2.546 ; SPI_slave:ecg_spi_ports|rx_data[6]    ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.932     ; 1.099      ;
; -2.541 ; SPI_slave:ecg_spi_ports|rx_data[4]    ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.951     ; 1.075      ;
; -2.539 ; SPI_slave:ecg_spi_ports|rx_data[10]   ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.930     ; 1.094      ;
; -2.536 ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.373     ; 0.648      ;
; -2.533 ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.238     ; 0.780      ;
; -2.529 ; SPI_slave:ecg_spi_ports|rx_data[5]    ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.934     ; 1.080      ;
; -2.512 ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.049     ; 0.948      ;
; -2.510 ; SPI_slave:ecg_spi_ports|rx_data[11]   ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.928     ; 1.067      ;
; -2.505 ; SPI_slave:ecg_spi_ports|rx_data[7]    ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.913     ; 1.077      ;
; -2.495 ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.059     ; 0.921      ;
; -2.472 ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.193     ; 0.764      ;
; -2.460 ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.445     ; 0.500      ;
; -2.440 ; SPI_slave:ecg_spi_ports|rx_data[3]    ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.930     ; 0.995      ;
; -2.434 ; SPI_slave:ecg_spi_ports|rx_data[14]   ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.857     ; 1.062      ;
; -2.430 ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.179     ; 0.736      ;
; -2.386 ; SPI_slave:ecg_spi_ports|rx_data[0]    ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.941     ; 0.930      ;
; -2.381 ; SPI_slave:rec_spi_ports|bit_cnt[4]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 3.095      ;
; -2.381 ; SPI_slave:rec_spi_ports|bit_cnt[4]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 3.095      ;
; -2.381 ; SPI_slave:rec_spi_ports|bit_cnt[4]    ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 3.095      ;
; -2.381 ; SPI_slave:rec_spi_ports|bit_cnt[4]    ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 3.095      ;
; -2.381 ; SPI_slave:rec_spi_ports|bit_cnt[4]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 3.095      ;
; -2.381 ; SPI_slave:rec_spi_ports|bit_cnt[4]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 3.095      ;
; -2.380 ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.215     ; 0.650      ;
; -2.378 ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.206     ; 0.657      ;
; -2.376 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 3.090      ;
; -2.376 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 3.090      ;
; -2.376 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 3.090      ;
; -2.376 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 3.090      ;
; -2.376 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 3.090      ;
; -2.376 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 3.090      ;
; -2.374 ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.212     ; 0.647      ;
; -2.372 ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.216     ; 0.641      ;
; -2.367 ; SPI_slave:ecg_spi_ports|rx_data[23]   ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.942     ; 0.910      ;
; -2.367 ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.246     ; 0.606      ;
; -2.366 ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.213     ; 0.638      ;
; -2.352 ; SPI_slave:ecg_spi_ports|rx_data[1]    ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.940     ; 0.897      ;
; -2.339 ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.185     ; 0.639      ;
; -2.335 ; SPI_slave:ecg_spi_ports|rx_data[8]    ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.909     ; 0.911      ;
; -2.331 ; SPI_slave:ecg_spi_ports|rx_data[9]    ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.911     ; 0.905      ;
; -2.317 ; SPI_slave:rec_spi_ports|bit_cnt[4]    ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.267     ; 3.065      ;
; -2.312 ; SPI_slave:rec_spi_ports|bit_cnt[3]    ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.267     ; 3.060      ;
; -2.288 ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.147     ; 0.626      ;
; -2.287 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 3.001      ;
; -2.287 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 3.001      ;
; -2.287 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 3.001      ;
; -2.287 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 3.001      ;
; -2.287 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 3.001      ;
; -2.287 ; SPI_slave:rec_spi_ports|bit_cnt[32]   ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 3.001      ;
; -2.285 ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.070     ; 0.700      ;
; -2.285 ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.998     ; 0.772      ;
; -2.282 ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.131     ; 0.636      ;
; -2.278 ; SPI_slave:ecg_spi_ports|rx_data[13]   ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.858     ; 0.905      ;
; -2.272 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 2.986      ;
; -2.272 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 2.986      ;
; -2.272 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 2.986      ;
; -2.272 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 2.986      ;
; -2.272 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 2.986      ;
; -2.272 ; SPI_slave:rec_spi_ports|bit_cnt[6]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 2.986      ;
; -2.263 ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.238     ; 0.510      ;
; -2.238 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 2.952      ;
; -2.238 ; SPI_slave:rec_spi_ports|bit_cnt[1]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.301     ; 2.952      ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ecg_sclk'                                                                                                                              ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.618 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.916     ; 1.187      ;
; -2.539 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.830     ; 1.194      ;
; -2.474 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.900     ; 1.059      ;
; -2.470 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.898     ; 1.057      ;
; -2.435 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.821     ; 1.099      ;
; -2.432 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.865     ; 1.052      ;
; -2.430 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.975     ; 0.940      ;
; -2.429 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.858     ; 1.056      ;
; -2.423 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.848     ; 1.060      ;
; -2.423 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.860     ; 1.048      ;
; -2.422 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.828     ; 1.079      ;
; -2.421 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.848     ; 1.058      ;
; -2.421 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13 ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.856     ; 1.050      ;
; -2.420 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.859     ; 1.046      ;
; -2.414 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.850     ; 1.049      ;
; -2.414 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.861     ; 1.038      ;
; -2.409 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.850     ; 1.044      ;
; -2.401 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.834     ; 1.052      ;
; -2.398 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.954     ; 0.929      ;
; -2.390 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.976     ; 0.899      ;
; -2.318 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.821     ; 0.982      ;
; -2.310 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.953     ; 0.842      ;
; -2.307 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.872     ; 0.920      ;
; -2.298 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.838     ; 0.945      ;
; -2.266 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.834     ; 0.917      ;
; -2.251 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.831     ; 0.905      ;
; -2.229 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.090      ; 3.334      ;
; -2.201 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.859     ; 0.827      ;
; -2.190 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.129      ; 3.334      ;
; -2.190 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.129      ; 3.334      ;
; -2.189 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.838     ; 0.836      ;
; -2.168 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.837     ; 0.816      ;
; -2.163 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.873     ; 0.775      ;
; -2.128 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.862     ; 0.751      ;
; -2.121 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.177      ; 3.313      ;
; -2.121 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.177      ; 3.313      ;
; -2.121 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.177      ; 3.313      ;
; -2.121 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.177      ; 3.313      ;
; -2.114 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21 ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.859     ; 0.740      ;
; -2.094 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45 ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.941     ; 0.638      ;
; -2.075 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33 ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.833     ; 0.727      ;
; -2.020 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.864     ; 0.641      ;
; -1.998 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.975     ; 0.508      ;
; -1.989 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.837     ; 0.637      ;
; -1.985 ; SPI_slave:ecg_spi_ports|bit_cnt[10]   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.090      ; 3.090      ;
; -1.976 ; SPI_slave:ecg_spi_ports|bit_cnt[8]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.090      ; 3.081      ;
; -1.917 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.899     ; 0.503      ;
; -1.905 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.866     ; 0.524      ;
; -1.905 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53 ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.872     ; 0.518      ;
; -1.903 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.176      ; 3.094      ;
; -1.903 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.176      ; 3.094      ;
; -1.903 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.176      ; 3.094      ;
; -1.903 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.176      ; 3.094      ;
; -1.903 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.176      ; 3.094      ;
; -1.903 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.176      ; 3.094      ;
; -1.903 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.176      ; 3.094      ;
; -1.903 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.176      ; 3.094      ;
; -1.890 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.849     ; 0.526      ;
; -1.888 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.859     ; 0.514      ;
; -1.886 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29 ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.849     ; 0.522      ;
; -1.882 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.210      ; 3.107      ;
; -1.882 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.210      ; 3.107      ;
; -1.882 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.210      ; 3.107      ;
; -1.877 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17 ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.860     ; 0.502      ;
; -1.876 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13 ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.856     ; 0.505      ;
; -1.867 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.850     ; 0.502      ;
; -1.867 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25 ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.850     ; 0.502      ;
; -1.861 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.210      ; 3.086      ;
; -1.861 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.150     ; 2.726      ;
; -1.852 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49 ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.838     ; 0.499      ;
; -1.845 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.150     ; 2.710      ;
; -1.822 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.111     ; 2.726      ;
; -1.822 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.111     ; 2.726      ;
; -1.806 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.111     ; 2.710      ;
; -1.806 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.111     ; 2.710      ;
; -1.797 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.162      ; 2.974      ;
; -1.797 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.162      ; 2.974      ;
; -1.797 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.162      ; 2.974      ;
; -1.797 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.162      ; 2.974      ;
; -1.797 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.162      ; 2.974      ;
; -1.797 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.162      ; 2.974      ;
; -1.797 ; SPI_slave:ecg_spi_ports|bit_cnt[32]   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.162      ; 2.974      ;
; -1.742 ; SPI_slave:ecg_spi_ports|bit_cnt[9]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.090      ; 2.847      ;
; -1.741 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.051     ; 2.705      ;
; -1.741 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.051     ; 2.705      ;
; -1.741 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.051     ; 2.705      ;
; -1.741 ; SPI_slave:ecg_spi_ports|bit_cnt[7]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.051     ; 2.705      ;
; -1.736 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.834     ; 0.387      ;
; -1.727 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.150     ; 2.592      ;
; -1.725 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.051     ; 2.689      ;
; -1.725 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.051     ; 2.689      ;
; -1.725 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.051     ; 2.689      ;
; -1.725 ; SPI_slave:ecg_spi_ports|bit_cnt[6]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.051     ; 2.689      ;
; -1.697 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.150     ; 2.562      ;
; -1.692 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.111     ; 2.596      ;
; -1.692 ; SPI_slave:ecg_spi_ports|bit_cnt[3]    ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.111     ; 2.596      ;
; -1.671 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.102      ; 2.788      ;
; -1.653 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.111     ; 2.557      ;
; -1.653 ; SPI_slave:ecg_spi_ports|bit_cnt[1]    ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; -0.111     ; 2.557      ;
; -1.636 ; SPI_slave:ecg_spi_ports|bit_cnt[4]    ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.141      ; 2.792      ;
+--------+---------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i2s_clk'                                                                                                ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.957 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.898      ;
; -0.957 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.898      ;
; -0.957 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.898      ;
; -0.939 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.880      ;
; -0.939 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.880      ;
; -0.939 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.880      ;
; -0.836 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.776      ;
; -0.836 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.776      ;
; -0.836 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.776      ;
; -0.831 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.772      ;
; -0.831 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.772      ;
; -0.831 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.772      ;
; -0.809 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.750      ;
; -0.808 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.749      ;
; -0.804 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.744      ;
; -0.804 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.744      ;
; -0.804 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.744      ;
; -0.804 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.744      ;
; -0.804 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.744      ;
; -0.804 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.744      ;
; -0.804 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.744      ;
; -0.804 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.744      ;
; -0.791 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.732      ;
; -0.790 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.731      ;
; -0.741 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.682      ;
; -0.741 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.682      ;
; -0.741 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.682      ;
; -0.726 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.667      ;
; -0.726 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.667      ;
; -0.726 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.667      ;
; -0.726 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.667      ;
; -0.726 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.667      ;
; -0.726 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.667      ;
; -0.726 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.667      ;
; -0.726 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.667      ;
; -0.726 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.667      ;
; -0.726 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.667      ;
; -0.726 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.667      ;
; -0.726 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.667      ;
; -0.726 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.667      ;
; -0.702 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.643      ;
; -0.702 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.643      ;
; -0.702 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.643      ;
; -0.697 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.638      ;
; -0.695 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.635      ;
; -0.695 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.635      ;
; -0.683 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.624      ;
; -0.682 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.623      ;
; -0.630 ; I2S:i2s_ports|lr_edge     ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.571      ;
; -0.630 ; I2S:i2s_ports|lr_edge     ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.571      ;
; -0.630 ; I2S:i2s_ports|lr_edge     ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.571      ;
; -0.593 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.534      ;
; -0.592 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.533      ;
; -0.554 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.495      ;
; -0.514 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.455      ;
; -0.514 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.455      ;
; -0.514 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.455      ;
; -0.514 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.455      ;
; -0.514 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.455      ;
; -0.514 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.455      ;
; -0.514 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.455      ;
; -0.514 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.455      ;
; -0.514 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.455      ;
; -0.489 ; I2S:i2s_ports|lr_edge     ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.430      ;
; -0.489 ; I2S:i2s_ports|lr_edge     ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.430      ;
; -0.477 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.418      ;
; -0.474 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.415      ;
; -0.404 ; I2S:i2s_ports|neg_edge    ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 1.344      ;
; -0.366 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.264      ; 1.625      ;
; -0.366 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.264      ; 1.625      ;
; -0.366 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.264      ; 1.625      ;
; -0.244 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.185      ;
; -0.229 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.170      ;
; -0.210 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.151      ;
; -0.173 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 1.114      ;
; -0.149 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.068     ; 1.076      ;
; -0.128 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.387     ; 0.736      ;
; -0.127 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.266      ; 1.388      ;
; -0.127 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.266      ; 1.388      ;
; -0.127 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.266      ; 1.388      ;
; -0.127 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.266      ; 1.388      ;
; -0.127 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.266      ; 1.388      ;
; -0.127 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.266      ; 1.388      ;
; -0.127 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.266      ; 1.388      ;
; -0.127 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.266      ; 1.388      ;
; -0.127 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.266      ; 1.388      ;
; -0.127 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.266      ; 1.388      ;
; -0.127 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.266      ; 1.388      ;
; -0.127 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.266      ; 1.388      ;
; -0.127 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.266      ; 1.388      ;
; -0.127 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.266      ; 1.388      ;
; -0.127 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.266      ; 1.388      ;
; -0.021 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.386     ; 0.630      ;
; 0.024  ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.917      ;
; 0.051  ; I2S:i2s_ports|zzzlrclk    ; I2S:i2s_ports|lr_edge     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.890      ;
; 0.063  ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.877      ;
; 0.063  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|neg_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.877      ;
; 0.070  ; I2S:i2s_ports|zzlrclk     ; I2S:i2s_ports|zzzlrclk    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.871      ;
; 0.079  ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.054     ; 0.862      ;
; 0.080  ; I2S:i2s_ports|zlrclk      ; I2S:i2s_ports|zzlrclk     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.055     ; 0.860      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rec_ss_n'                                                                                                                     ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.782 ; SPI_slave:ecg_spi_ports|rx_data[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.192     ; 0.860      ;
; -0.574 ; SPI_slave:ecg_spi_ports|rx_data[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.001      ; 0.520      ;
; -0.514 ; SPI_slave:ecg_spi_ports|rx_data[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.004     ; 0.779      ;
; -0.471 ; SPI_slave:ecg_spi_ports|rx_data[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.165      ; 0.705      ;
; -0.403 ; SPI_slave:ecg_spi_ports|rx_data[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.122      ; 0.704      ;
; -0.392 ; SPI_slave:ecg_spi_ports|rx_data[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.208      ; 0.672      ;
; -0.357 ; SPI_slave:ecg_spi_ports|rx_data[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.015     ; 0.517      ;
; -0.330 ; SPI_slave:ecg_spi_ports|rx_data[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.131      ; 0.544      ;
; -0.322 ; SPI_slave:ecg_spi_ports|rx_data[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.145      ; 0.650      ;
; -0.321 ; SPI_slave:ecg_spi_ports|rx_data[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.135      ; 0.533      ;
; -0.316 ; SPI_slave:ecg_spi_ports|rx_data[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.124      ; 0.623      ;
; -0.305 ; SPI_slave:ecg_spi_ports|rx_data[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.036     ; 0.435      ;
; -0.248 ; SPI_slave:ecg_spi_ports|rx_data[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.013     ; 0.515      ;
; -0.228 ; SPI_slave:ecg_spi_ports|rx_data[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.136      ; 0.536      ;
; -0.193 ; SPI_slave:ecg_spi_ports|rx_data[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.171      ; 0.438      ;
; -0.171 ; SPI_slave:ecg_spi_ports|rx_data[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.173      ; 0.419      ;
; -0.169 ; SPI_slave:ecg_spi_ports|rx_data[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.105      ; 0.454      ;
; -0.169 ; SPI_slave:ecg_spi_ports|rx_data[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.099      ; 0.430      ;
; -0.155 ; SPI_slave:ecg_spi_ports|rx_data[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.139      ; 0.474      ;
; -0.154 ; SPI_slave:ecg_spi_ports|rx_data[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.134      ; 0.471      ;
; -0.143 ; SPI_slave:ecg_spi_ports|rx_data[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.134      ; 0.460      ;
; -0.142 ; SPI_slave:ecg_spi_ports|rx_data[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.134      ; 0.450      ;
; -0.131 ; SPI_slave:ecg_spi_ports|rx_data[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.134      ; 0.437      ;
; -0.121 ; SPI_slave:ecg_spi_ports|rx_data[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.022     ; 0.515      ;
; 0.083  ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.375      ; 1.580      ;
; 0.117  ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.419      ; 1.594      ;
; 0.153  ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.514      ; 1.788      ;
; 0.174  ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.419      ; 1.537      ;
; 0.176  ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.428      ; 1.544      ;
; 0.178  ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.428      ; 1.542      ;
; 0.181  ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.542      ; 1.788      ;
; 0.187  ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.375      ; 1.614      ;
; 0.198  ; SPI_slave:rec_spi_ports|rx_buf[17]  ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.421      ; 1.511      ;
; 0.256  ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.430      ; 1.599      ;
; 0.256  ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.368      ; 1.538      ;
; 0.261  ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.544      ; 1.709      ;
; 0.268  ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.407      ; 1.565      ;
; 0.278  ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.367      ; 1.515      ;
; 0.286  ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.421      ; 1.559      ;
; 0.289  ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.403      ; 1.541      ;
; 0.296  ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.541      ; 1.672      ;
; 0.306  ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.543      ; 1.663      ;
; 0.312  ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.420      ; 1.534      ;
; 0.316  ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.430      ; 1.541      ;
; 0.318  ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.426      ; 1.534      ;
; 0.336  ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.639      ; 1.734      ;
; 0.424  ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.536      ; 1.543      ;
; 0.437  ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.537      ; 1.533      ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ecg_ss_n'                                                                                                                  ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.066 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.826      ; 2.075      ;
; -0.038 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.827      ; 2.033      ;
; -0.037 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.925      ; 2.048      ;
; 0.002  ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.597      ; 1.868      ;
; 0.012  ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 2.004      ; 2.069      ;
; 0.031  ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.595      ; 1.882      ;
; 0.055  ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.613      ; 1.853      ;
; 0.055  ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.598      ; 1.827      ;
; 0.073  ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.778      ; 1.876      ;
; 0.089  ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.611      ; 1.808      ;
; 0.090  ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.778      ; 1.870      ;
; 0.095  ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.611      ; 1.789      ;
; 0.126  ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.825      ; 1.987      ;
; 0.131  ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.612      ; 1.806      ;
; 0.140  ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.826      ; 1.974      ;
; 0.143  ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.753      ; 1.920      ;
; 0.152  ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.622      ; 1.754      ;
; 0.160  ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.758      ; 1.887      ;
; 0.176  ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.598      ; 1.716      ;
; 0.177  ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.752      ; 1.867      ;
; 0.189  ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.586      ; 1.823      ;
; 0.209  ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.614      ; 1.813      ;
; 0.212  ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.776      ; 1.844      ;
; 0.247  ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.599      ; 1.777      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rec_ss_n'                                                                                                                      ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.343 ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.740      ; 1.427      ;
; -0.335 ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.739      ; 1.434      ;
; -0.274 ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.837      ; 1.593      ;
; -0.235 ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.624      ; 1.419      ;
; -0.222 ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.626      ; 1.434      ;
; -0.218 ; SPI_slave:rec_spi_ports|rx_buf[17]  ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.619      ; 1.431      ;
; -0.201 ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.618      ; 1.447      ;
; -0.198 ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.735      ; 1.567      ;
; -0.197 ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.601      ; 1.434      ;
; -0.195 ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.627      ; 1.462      ;
; -0.189 ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.626      ; 1.467      ;
; -0.188 ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.606      ; 1.448      ;
; -0.176 ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.734      ; 1.588      ;
; -0.172 ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.617      ; 1.475      ;
; -0.171 ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.619      ; 1.478      ;
; -0.166 ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.565      ; 1.429      ;
; -0.160 ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.628      ; 1.498      ;
; -0.156 ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.564      ; 1.438      ;
; -0.149 ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.617      ; 1.498      ;
; -0.147 ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.736      ; 1.619      ;
; -0.123 ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.734      ; 1.641      ;
; -0.113 ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.571      ; 1.488      ;
; -0.101 ; SPI_slave:ecg_spi_ports|rx_data[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.449      ; 0.388      ;
; -0.092 ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.705      ; 1.643      ;
; -0.086 ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.571      ; 1.515      ;
; -0.084 ; SPI_slave:ecg_spi_ports|rx_data[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.448      ; 0.404      ;
; -0.038 ; SPI_slave:ecg_spi_ports|rx_data[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.403      ; 0.405      ;
; -0.024 ; SPI_slave:ecg_spi_ports|rx_data[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.404      ; 0.420      ;
; -0.016 ; SPI_slave:ecg_spi_ports|rx_data[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.403      ; 0.427      ;
; -0.014 ; SPI_slave:ecg_spi_ports|rx_data[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.369      ; 0.395      ;
; -0.013 ; SPI_slave:ecg_spi_ports|rx_data[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.403      ; 0.430      ;
; -0.006 ; SPI_slave:ecg_spi_ports|rx_data[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.406      ; 0.440      ;
; -0.005 ; SPI_slave:ecg_spi_ports|rx_data[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.404      ; 0.439      ;
; -0.004 ; SPI_slave:ecg_spi_ports|rx_data[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.408      ; 0.444      ;
; -0.004 ; SPI_slave:ecg_spi_ports|rx_data[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.373      ; 0.409      ;
; 0.012  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.400      ; 0.452      ;
; 0.097  ; SPI_slave:ecg_spi_ports|rx_data[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.483      ; 0.620      ;
; 0.113  ; SPI_slave:ecg_spi_ports|rx_data[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.246      ; 0.399      ;
; 0.124  ; SPI_slave:ecg_spi_ports|rx_data[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.393      ; 0.557      ;
; 0.145  ; SPI_slave:ecg_spi_ports|rx_data[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.263      ; 0.448      ;
; 0.147  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.415      ; 0.602      ;
; 0.158  ; SPI_slave:ecg_spi_ports|rx_data[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.251      ; 0.449      ;
; 0.161  ; SPI_slave:ecg_spi_ports|rx_data[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.248      ; 0.449      ;
; 0.167  ; SPI_slave:ecg_spi_ports|rx_data[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.242      ; 0.449      ;
; 0.174  ; SPI_slave:ecg_spi_ports|rx_data[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.442      ; 0.656      ;
; 0.226  ; SPI_slave:ecg_spi_ports|rx_data[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.392      ; 0.658      ;
; 0.446  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.258      ; 0.744      ;
; 0.667  ; SPI_slave:ecg_spi_ports|rx_data[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.083      ; 0.790      ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ecg_ss_n'                                                                                                                   ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.307 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.214      ; 1.937      ;
; -0.261 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.977      ; 1.746      ;
; -0.252 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.979      ; 1.757      ;
; -0.247 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.978      ; 1.761      ;
; -0.231 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.952      ; 1.751      ;
; -0.212 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.806      ; 1.624      ;
; -0.211 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.829      ; 1.648      ;
; -0.196 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.138      ; 1.972      ;
; -0.195 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.958      ; 1.793      ;
; -0.176 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.023      ; 1.877      ;
; -0.174 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.953      ; 1.809      ;
; -0.165 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.816      ; 1.681      ;
; -0.165 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.807      ; 1.672      ;
; -0.143 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.022      ; 1.909      ;
; -0.143 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.819      ; 1.706      ;
; -0.141 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.817      ; 1.706      ;
; -0.126 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.024      ; 1.928      ;
; -0.121 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.791      ; 1.700      ;
; -0.108 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.806      ; 1.728      ;
; -0.107 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.817      ; 1.740      ;
; -0.104 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.023      ; 1.949      ;
; -0.071 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.801      ; 1.760      ;
; -0.070 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.805      ; 1.765      ;
; -0.069 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.819      ; 1.780      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i2s_clk'                                                                                                ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; I2S:i2s_ports|neg_edge    ; I2S:i2s_ports|neg_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.511      ;
; 0.344 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.555      ;
; 0.345 ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.556      ;
; 0.345 ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.556      ;
; 0.345 ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.556      ;
; 0.346 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.068      ; 0.558      ;
; 0.346 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.557      ;
; 0.346 ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.557      ;
; 0.346 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.557      ;
; 0.347 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.558      ;
; 0.347 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|neg_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.546      ;
; 0.356 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.554      ;
; 0.356 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.554      ;
; 0.357 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.555      ;
; 0.357 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.555      ;
; 0.358 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.557      ;
; 0.358 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.557      ;
; 0.358 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.556      ;
; 0.358 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.556      ;
; 0.358 ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.556      ;
; 0.358 ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.556      ;
; 0.358 ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.556      ;
; 0.358 ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.556      ;
; 0.359 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.557      ;
; 0.359 ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.557      ;
; 0.359 ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.557      ;
; 0.359 ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.557      ;
; 0.361 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.560      ;
; 0.434 ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.633      ;
; 0.437 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.648      ;
; 0.437 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.648      ;
; 0.438 ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.649      ;
; 0.438 ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.649      ;
; 0.439 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.650      ;
; 0.449 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.647      ;
; 0.451 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.649      ;
; 0.452 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.650      ;
; 0.471 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.669      ;
; 0.473 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.067      ; 0.684      ;
; 0.478 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.676      ;
; 0.479 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.678      ;
; 0.495 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.694      ;
; 0.540 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|neg_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.739      ;
; 0.565 ; I2S:i2s_ports|zzlrclk     ; I2S:i2s_ports|lr_edge     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.763      ;
; 0.572 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 0.771      ;
; 0.591 ; I2S:i2s_ports|zlrclk      ; I2S:i2s_ports|zzlrclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.789      ;
; 0.592 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.790      ;
; 0.608 ; I2S:i2s_ports|zzlrclk     ; I2S:i2s_ports|zzzlrclk    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.806      ;
; 0.611 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.809      ;
; 0.627 ; I2S:i2s_ports|zzzlrclk    ; I2S:i2s_ports|lr_edge     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.825      ;
; 0.677 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; -0.264     ; 0.557      ;
; 0.709 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.907      ;
; 0.710 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.908      ;
; 0.711 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.909      ;
; 0.791 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 0.989      ;
; 0.799 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.068      ; 1.011      ;
; 0.802 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; -0.266     ; 0.680      ;
; 0.804 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.002      ;
; 0.825 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.023      ;
; 0.830 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.029      ;
; 0.855 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.055      ; 1.054      ;
; 0.855 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.053      ;
; 0.866 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.063      ;
; 0.869 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.066      ;
; 0.880 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.078      ;
; 0.882 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.053      ; 1.079      ;
; 0.887 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.387      ; 1.418      ;
; 0.887 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.387      ; 1.418      ;
; 0.887 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.387      ; 1.418      ;
; 0.887 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.387      ; 1.418      ;
; 0.887 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.387      ; 1.418      ;
; 0.887 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.387      ; 1.418      ;
; 0.887 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.387      ; 1.418      ;
; 0.887 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.387      ; 1.418      ;
; 0.887 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.387      ; 1.418      ;
; 0.887 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.387      ; 1.418      ;
; 0.887 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.387      ; 1.418      ;
; 0.887 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.387      ; 1.418      ;
; 0.887 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.387      ; 1.418      ;
; 0.887 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.387      ; 1.418      ;
; 0.887 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.387      ; 1.418      ;
; 0.898 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.096      ;
; 0.902 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.100      ;
; 0.949 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.147      ;
; 0.978 ; I2S:i2s_ports|lr_edge     ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.176      ;
; 0.979 ; I2S:i2s_ports|lr_edge     ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.177      ;
; 0.993 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.191      ;
; 0.997 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.195      ;
; 1.033 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.231      ;
; 1.035 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.233      ;
; 1.039 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.237      ;
; 1.044 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.242      ;
; 1.073 ; I2S:i2s_ports|neg_edge    ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.054      ; 1.271      ;
; 1.079 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.386      ; 1.609      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ecg_sclk'                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.333 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.361 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.543      ;
; 0.363 ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.545      ;
; 0.372 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.554      ;
; 0.380 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.562      ;
; 0.392 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.575      ;
; 0.487 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.670      ;
; 0.489 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.672      ;
; 0.489 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.672      ;
; 0.489 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.672      ;
; 0.489 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.672      ;
; 0.505 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.688      ;
; 0.506 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.689      ;
; 0.512 ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.695      ;
; 0.546 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.264      ; 0.954      ;
; 0.550 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.734      ;
; 0.552 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.736      ;
; 0.579 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.085      ; 2.838      ;
; 0.605 ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.310      ; 1.059      ;
; 0.611 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.118      ; 2.903      ;
; 0.618 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.267      ; 1.029      ;
; 0.628 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.288      ; 3.090      ;
; 0.645 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.085      ; 2.904      ;
; 0.653 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.207      ; 3.034      ;
; 0.668 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.242      ; 3.084      ;
; 0.676 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.264      ; 1.084      ;
; 0.680 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.242      ; 3.096      ;
; 0.694 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.206      ; 3.074      ;
; 0.696 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.206      ; 3.076      ;
; 0.707 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.206      ; 3.087      ;
; 0.709 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.242      ; 3.125      ;
; 0.721 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.206      ; 3.101      ;
; 0.725 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.207      ; 3.106      ;
; 0.729 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.207      ; 3.110      ;
; 0.729 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.206      ; 3.109      ;
; 0.731 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.207      ; 3.112      ;
; 0.733 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.207      ; 3.114      ;
; 0.745 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.306      ; 1.195      ;
; 0.746 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.207      ; 3.127      ;
; 0.756 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.207      ; 3.137      ;
; 0.759 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.171      ; 3.104      ;
; 0.771 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.206      ; 3.151      ;
; 0.777 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.207      ; 3.158      ;
; 0.778 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.171      ; 3.123      ;
; 0.778 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.207      ; 3.159      ;
; 0.779 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.207      ; 3.160      ;
; 0.803 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.986      ;
; 0.810 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.993      ;
; 0.819 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.252      ; 0.715      ;
; 0.820 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.252      ; 0.716      ;
; 0.822 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.252      ; 0.718      ;
; 0.824 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.207      ; 3.205      ;
; 0.825 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.206      ; 3.205      ;
; 0.849 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.390      ; 0.883      ;
; 0.854 ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.396      ; 0.894      ;
; 0.857 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.407      ; 0.908      ;
; 0.859 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.082      ; 1.085      ;
; 0.859 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.083      ; 1.086      ;
; 0.865 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.207      ; 3.246      ;
; 0.879 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.204      ; 0.727      ;
; 0.880 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.421      ; 0.945      ;
; 0.887 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.091     ; 0.940      ;
; 0.888 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.091     ; 0.941      ;
; 0.888 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.091     ; 0.941      ;
; 0.891 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.091     ; 0.944      ;
; 0.905 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.069      ; 1.118      ;
; 0.908 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.069      ; 1.121      ;
; 0.910 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.204      ; 0.758      ;
; 0.911 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.069      ; 1.124      ;
; 0.922 ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.115      ; 1.181      ;
; 0.929 ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.045      ; 1.118      ;
; 0.933 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.288      ; 2.895      ;
; 0.939 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.103      ; 1.186      ;
; 0.945 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.148     ; 0.941      ;
; 0.949 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.148     ; 0.945      ;
; 0.949 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.148     ; 0.945      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rec_sclk'                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.333 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[0]            ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[1]            ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[2]            ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[3]            ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[4]            ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[5]            ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[6]            ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[7]            ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[8]            ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[9]            ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[10]           ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[11]           ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[12]           ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[13]           ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[14]           ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[15]           ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[16]           ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[17]           ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[18]           ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[19]           ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[20]           ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[21]           ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[22]           ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi_ports|rx_buf[23]           ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.368 ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.549      ;
; 0.375 ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.555      ;
; 0.375 ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.555      ;
; 0.376 ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.556      ;
; 0.376 ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.556      ;
; 0.376 ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.556      ;
; 0.377 ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.557      ;
; 0.377 ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.557      ;
; 0.378 ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.558      ;
; 0.383 ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.566      ;
; 0.415 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.182      ; 2.771      ;
; 0.457 ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.306      ; 0.907      ;
; 0.464 ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.645      ;
; 0.483 ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.664      ;
; 0.486 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.166      ; 2.826      ;
; 0.489 ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.670      ;
; 0.490 ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.671      ;
; 0.498 ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.681      ;
; 0.502 ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.682      ;
; 0.503 ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.683      ;
; 0.503 ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.683      ;
; 0.504 ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.684      ;
; 0.504 ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.684      ;
; 0.504 ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 0.684      ;
; 0.505 ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.227      ; 0.876      ;
; 0.510 ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.693      ;
; 0.515 ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.698      ;
; 0.553 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.154      ; 2.881      ;
; 0.561 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.166      ; 2.901      ;
; 0.579 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.148      ; 2.901      ;
; 0.581 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.154      ; 2.909      ;
; 0.586 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.768      ;
; 0.587 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.769      ;
; 0.588 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.237      ; 2.999      ;
; 0.593 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.154      ; 2.921      ;
; 0.599 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.781      ;
; 0.600 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.782      ;
; 0.603 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.785      ;
; 0.604 ; SPI_slave:rec_spi_ports|wr_add               ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 0.786      ;
; 0.628 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.237      ; 3.039      ;
; 0.650 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.301      ; 3.125      ;
; 0.653 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.166      ; 2.993      ;
; 0.656 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.166      ; 2.996      ;
; 0.661 ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.382      ; 0.687      ;
; 0.670 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.189      ; 3.033      ;
; 0.670 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.189      ; 3.033      ;
; 0.684 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.189      ; 3.047      ;
; 0.697 ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.206      ; 0.547      ;
; 0.697 ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.206      ; 0.547      ;
; 0.699 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.237      ; 3.110      ;
; 0.712 ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.336      ; 0.692      ;
; 0.719 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.237      ; 3.130      ;
; 0.722 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.189      ; 3.085      ;
; 0.723 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.166      ; 3.063      ;
; 0.723 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.189      ; 3.086      ;
; 0.725 ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.336      ; 0.705      ;
; 0.728 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.332      ; 3.234      ;
; 0.733 ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.336      ; 0.713      ;
; 0.733 ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.336      ; 0.713      ;
; 0.734 ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.336      ; 0.714      ;
; 0.737 ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.336      ; 0.717      ;
; 0.738 ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.485      ; 0.867      ;
; 0.739 ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.262      ; 1.145      ;
; 0.739 ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.262      ; 1.145      ;
; 0.740 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.983      ; 2.897      ;
; 0.743 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.983      ; 2.900      ;
; 0.749 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.983      ; 2.906      ;
; 0.750 ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.485      ; 0.879      ;
; 0.756 ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.138      ; 1.038      ;
; 0.759 ; rec_ss_n                                     ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.237      ; 3.170      ;
; 0.782 ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.965      ;
; 0.785 ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.968      ;
; 0.789 ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.485      ; 0.918      ;
; 0.796 ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.467      ; 0.907      ;
; 0.802 ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.485      ; 0.931      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rec_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.132 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.110      ; 4.727      ;
; -2.132 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.110      ; 4.727      ;
; -2.132 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.110      ; 4.727      ;
; -2.132 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.110      ; 4.727      ;
; -2.132 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.110      ; 4.727      ;
; -1.976 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.912      ; 4.373      ;
; -1.976 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.912      ; 4.373      ;
; -1.976 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.912      ; 4.373      ;
; -1.976 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.912      ; 4.373      ;
; -1.976 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.912      ; 4.373      ;
; -1.976 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.912      ; 4.373      ;
; -1.799 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.088      ; 4.372      ;
; -1.799 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.088      ; 4.372      ;
; -1.799 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.088      ; 4.372      ;
; -1.799 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.088      ; 4.372      ;
; -1.799 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.088      ; 4.372      ;
; -1.787 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.077      ; 4.349      ;
; -1.787 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.077      ; 4.349      ;
; -1.787 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.077      ; 4.349      ;
; -1.731 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.156      ; 4.372      ;
; -1.731 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.156      ; 4.372      ;
; -1.731 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.156      ; 4.372      ;
; -1.731 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.156      ; 4.372      ;
; -1.731 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.156      ; 4.372      ;
; -1.505 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.110      ; 4.600      ;
; -1.505 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.110      ; 4.600      ;
; -1.505 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.110      ; 4.600      ;
; -1.505 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.110      ; 4.600      ;
; -1.505 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.110      ; 4.600      ;
; -1.361 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.912      ; 4.258      ;
; -1.361 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.912      ; 4.258      ;
; -1.361 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.912      ; 4.258      ;
; -1.361 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.912      ; 4.258      ;
; -1.361 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.912      ; 4.258      ;
; -1.361 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.912      ; 4.258      ;
; -1.184 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.088      ; 4.257      ;
; -1.184 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.088      ; 4.257      ;
; -1.184 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.088      ; 4.257      ;
; -1.184 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.088      ; 4.257      ;
; -1.184 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.088      ; 4.257      ;
; -1.174 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.077      ; 4.236      ;
; -1.174 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.077      ; 4.236      ;
; -1.174 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.077      ; 4.236      ;
; -1.116 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.156      ; 4.257      ;
; -1.116 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.156      ; 4.257      ;
; -1.116 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.156      ; 4.257      ;
; -1.116 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.156      ; 4.257      ;
; -1.116 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.156      ; 4.257      ;
; -1.035 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.840      ; 3.360      ;
; -1.035 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.840      ; 3.360      ;
; -1.035 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.840      ; 3.360      ;
; -1.035 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.840      ; 3.360      ;
; -1.035 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.840      ; 3.360      ;
; -1.035 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.840      ; 3.360      ;
; -1.035 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.840      ; 3.360      ;
; -1.035 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.840      ; 3.360      ;
; -1.035 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.840      ; 3.360      ;
; -1.035 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.840      ; 3.360      ;
; -1.035 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.840      ; 3.360      ;
; -1.035 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.840      ; 3.360      ;
; -1.035 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.840      ; 3.360      ;
; -1.035 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.840      ; 3.360      ;
; -1.035 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.840      ; 3.360      ;
; -0.916 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.959      ; 3.360      ;
; -0.790 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.255      ; 3.530      ;
; -0.704 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.225      ; 3.414      ;
; -0.635 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.070      ; 3.190      ;
; -0.635 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.070      ; 3.190      ;
; -0.588 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.907      ; 2.980      ;
; -0.588 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.907      ; 2.980      ;
; -0.588 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.907      ; 2.980      ;
; -0.588 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.907      ; 2.980      ;
; -0.588 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.907      ; 2.980      ;
; -0.588 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.907      ; 2.980      ;
; -0.588 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.907      ; 2.980      ;
; -0.524 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.145      ; 3.154      ;
; -0.524 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.145      ; 3.154      ;
; -0.524 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.145      ; 3.154      ;
; -0.524 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.145      ; 3.154      ;
; -0.524 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.145      ; 3.154      ;
; -0.524 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.145      ; 3.154      ;
; -0.524 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.145      ; 3.154      ;
; -0.524 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.145      ; 3.154      ;
; -0.461 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.255      ; 3.701      ;
; -0.420 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.078      ; 2.983      ;
; -0.356 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.840      ; 3.181      ;
; -0.356 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.840      ; 3.181      ;
; -0.356 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.840      ; 3.181      ;
; -0.356 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.840      ; 3.181      ;
; -0.356 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.840      ; 3.181      ;
; -0.356 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.840      ; 3.181      ;
; -0.356 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.840      ; 3.181      ;
; -0.356 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.840      ; 3.181      ;
; -0.356 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.840      ; 3.181      ;
; -0.356 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.840      ; 3.181      ;
; -0.356 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.840      ; 3.181      ;
; -0.356 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.840      ; 3.181      ;
; -0.356 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.840      ; 3.181      ;
; -0.356 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.840      ; 3.181      ;
; -0.356 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.840      ; 3.181      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ecg_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.597 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.092      ; 4.174      ;
; -1.597 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.092      ; 4.174      ;
; -1.564 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.125      ; 4.174      ;
; -1.564 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.125      ; 4.174      ;
; -1.564 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.125      ; 4.174      ;
; -1.564 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.125      ; 4.174      ;
; -1.564 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.125      ; 4.174      ;
; -1.564 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.125      ; 4.174      ;
; -1.564 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.125      ; 4.174      ;
; -1.563 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.126      ; 4.174      ;
; -1.563 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.126      ; 4.174      ;
; -1.563 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.126      ; 4.174      ;
; -1.563 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.126      ; 4.174      ;
; -1.563 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.126      ; 4.174      ;
; -1.563 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.126      ; 4.174      ;
; -1.563 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.126      ; 4.174      ;
; -1.563 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.126      ; 4.174      ;
; -1.563 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.127      ; 4.175      ;
; -1.563 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.127      ; 4.175      ;
; -1.563 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.127      ; 4.175      ;
; -1.563 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.127      ; 4.175      ;
; -1.530 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.160      ; 4.175      ;
; -1.530 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.160      ; 4.175      ;
; -1.530 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.160      ; 4.175      ;
; -0.964 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.092      ; 4.041      ;
; -0.964 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.092      ; 4.041      ;
; -0.931 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.125      ; 4.041      ;
; -0.931 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.125      ; 4.041      ;
; -0.931 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.125      ; 4.041      ;
; -0.931 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.125      ; 4.041      ;
; -0.931 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.125      ; 4.041      ;
; -0.931 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.125      ; 4.041      ;
; -0.931 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.125      ; 4.041      ;
; -0.930 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.126      ; 4.041      ;
; -0.930 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.126      ; 4.041      ;
; -0.930 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.126      ; 4.041      ;
; -0.930 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.126      ; 4.041      ;
; -0.930 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.126      ; 4.041      ;
; -0.930 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.126      ; 4.041      ;
; -0.930 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.126      ; 4.041      ;
; -0.930 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.126      ; 4.041      ;
; -0.930 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.127      ; 4.042      ;
; -0.930 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.127      ; 4.042      ;
; -0.930 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.127      ; 4.042      ;
; -0.930 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.127      ; 4.042      ;
; -0.896 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.160      ; 4.041      ;
; -0.896 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.160      ; 4.041      ;
; -0.896 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.160      ; 4.041      ;
; -0.741 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.892      ; 3.118      ;
; -0.741 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.892      ; 3.118      ;
; -0.741 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.892      ; 3.118      ;
; -0.741 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.892      ; 3.118      ;
; -0.741 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.892      ; 3.118      ;
; -0.741 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.892      ; 3.118      ;
; -0.741 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.892      ; 3.118      ;
; -0.741 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.892      ; 3.118      ;
; -0.741 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.892      ; 3.118      ;
; -0.732 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.880      ; 3.097      ;
; -0.732 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.880      ; 3.097      ;
; -0.732 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.880      ; 3.097      ;
; -0.732 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.880      ; 3.097      ;
; -0.732 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.880      ; 3.097      ;
; -0.732 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.880      ; 3.097      ;
; -0.732 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.880      ; 3.097      ;
; -0.732 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.880      ; 3.097      ;
; -0.732 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.880      ; 3.097      ;
; -0.680 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.081      ; 3.246      ;
; -0.669 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.080      ; 3.234      ;
; -0.669 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.080      ; 3.234      ;
; -0.629 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.122      ; 3.236      ;
; -0.629 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.122      ; 3.236      ;
; -0.629 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.122      ; 3.236      ;
; -0.629 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.122      ; 3.236      ;
; -0.629 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.122      ; 3.236      ;
; -0.629 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.122      ; 3.236      ;
; -0.611 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.881      ; 2.977      ;
; -0.611 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.881      ; 2.977      ;
; -0.611 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.881      ; 2.977      ;
; -0.611 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.881      ; 2.977      ;
; -0.605 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.122      ; 3.212      ;
; -0.591 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.160      ; 3.236      ;
; -0.520 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.211      ; 3.216      ;
; -0.465 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.016      ; 2.966      ;
; -0.385 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.016      ; 2.886      ;
; -0.195 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.211      ; 3.391      ;
; -0.119 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.016      ; 3.120      ;
; -0.087 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.016      ; 3.088      ;
; -0.022 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.880      ; 2.887      ;
; -0.022 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.880      ; 2.887      ;
; -0.022 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.880      ; 2.887      ;
; -0.022 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.880      ; 2.887      ;
; -0.022 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.880      ; 2.887      ;
; -0.022 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.880      ; 2.887      ;
; -0.022 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.880      ; 2.887      ;
; -0.022 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.880      ; 2.887      ;
; -0.022 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.880      ; 2.887      ;
; -0.006 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.892      ; 2.883      ;
; -0.006 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.892      ; 2.883      ;
; -0.006 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.892      ; 2.883      ;
; -0.006 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.892      ; 2.883      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rec_sclk'                                                                                               ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.226      ; 2.840      ;
; 0.440 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.226      ; 2.840      ;
; 0.440 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.226      ; 2.840      ;
; 0.440 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.226      ; 2.840      ;
; 0.440 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.226      ; 2.840      ;
; 0.440 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.226      ; 2.840      ;
; 0.440 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.226      ; 2.840      ;
; 0.440 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.226      ; 2.840      ;
; 0.541 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.978      ; 2.693      ;
; 0.541 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.978      ; 2.693      ;
; 0.541 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.978      ; 2.693      ;
; 0.541 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.978      ; 2.693      ;
; 0.541 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.978      ; 2.693      ;
; 0.541 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.978      ; 2.693      ;
; 0.541 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.978      ; 2.693      ;
; 0.581 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.147      ; 2.902      ;
; 0.581 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.147      ; 2.902      ;
; 0.647 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.148      ; 2.969      ;
; 0.695 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.301      ; 3.170      ;
; 0.765 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.332      ; 3.271      ;
; 0.865 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.031      ; 3.070      ;
; 0.960 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.148      ; 2.782      ;
; 0.988 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.908      ; 3.070      ;
; 0.988 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.908      ; 3.070      ;
; 0.988 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.908      ; 3.070      ;
; 0.988 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.908      ; 3.070      ;
; 0.988 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.908      ; 3.070      ;
; 0.988 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.908      ; 3.070      ;
; 0.988 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.908      ; 3.070      ;
; 0.988 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.908      ; 3.070      ;
; 0.988 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.908      ; 3.070      ;
; 0.988 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.908      ; 3.070      ;
; 0.988 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.908      ; 3.070      ;
; 0.988 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.908      ; 3.070      ;
; 0.988 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.908      ; 3.070      ;
; 0.988 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.908      ; 3.070      ;
; 0.988 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.908      ; 3.070      ;
; 1.050 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.301      ; 3.025      ;
; 1.101 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.332      ; 3.107      ;
; 1.147 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.226      ; 3.047      ;
; 1.147 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.226      ; 3.047      ;
; 1.147 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.226      ; 3.047      ;
; 1.147 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.226      ; 3.047      ;
; 1.147 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.226      ; 3.047      ;
; 1.147 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.226      ; 3.047      ;
; 1.147 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.226      ; 3.047      ;
; 1.147 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.226      ; 3.047      ;
; 1.228 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.978      ; 2.880      ;
; 1.228 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.978      ; 2.880      ;
; 1.228 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.978      ; 2.880      ;
; 1.228 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.978      ; 2.880      ;
; 1.228 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.978      ; 2.880      ;
; 1.228 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.978      ; 2.880      ;
; 1.228 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.978      ; 2.880      ;
; 1.261 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.147      ; 3.082      ;
; 1.261 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.147      ; 3.082      ;
; 1.540 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.031      ; 3.245      ;
; 1.663 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.908      ; 3.245      ;
; 1.663 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.908      ; 3.245      ;
; 1.663 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.908      ; 3.245      ;
; 1.663 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.908      ; 3.245      ;
; 1.663 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.908      ; 3.245      ;
; 1.663 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.908      ; 3.245      ;
; 1.663 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.908      ; 3.245      ;
; 1.663 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.908      ; 3.245      ;
; 1.663 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.908      ; 3.245      ;
; 1.663 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.908      ; 3.245      ;
; 1.663 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.908      ; 3.245      ;
; 1.663 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.908      ; 3.245      ;
; 1.663 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.908      ; 3.245      ;
; 1.663 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.908      ; 3.245      ;
; 1.663 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.908      ; 3.245      ;
; 1.693 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.237      ; 4.104      ;
; 1.693 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.237      ; 4.104      ;
; 1.693 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.237      ; 4.104      ;
; 1.693 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.237      ; 4.104      ;
; 1.693 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.237      ; 4.104      ;
; 1.756 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.154      ; 4.084      ;
; 1.756 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.154      ; 4.084      ;
; 1.756 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.154      ; 4.084      ;
; 1.763 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.166      ; 4.103      ;
; 1.763 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.166      ; 4.103      ;
; 1.763 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.166      ; 4.103      ;
; 1.763 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.166      ; 4.103      ;
; 1.763 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.166      ; 4.103      ;
; 1.948 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.983      ; 4.105      ;
; 1.948 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.983      ; 4.105      ;
; 1.948 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.983      ; 4.105      ;
; 1.948 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.983      ; 4.105      ;
; 1.948 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.983      ; 4.105      ;
; 1.948 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.983      ; 4.105      ;
; 2.070 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.189      ; 4.433      ;
; 2.070 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.189      ; 4.433      ;
; 2.070 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.189      ; 4.433      ;
; 2.070 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.189      ; 4.433      ;
; 2.070 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.189      ; 4.433      ;
; 2.307 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.237      ; 4.218      ;
; 2.307 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.237      ; 4.218      ;
; 2.307 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.237      ; 4.218      ;
; 2.307 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.237      ; 4.218      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ecg_sclk'                                                                                               ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.505 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.085      ; 2.764      ;
; 0.519 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.242      ; 2.935      ;
; 0.536 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.203      ; 2.913      ;
; 0.558 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.203      ; 2.935      ;
; 0.558 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.203      ; 2.935      ;
; 0.558 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.203      ; 2.935      ;
; 0.558 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.203      ; 2.935      ;
; 0.558 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.203      ; 2.935      ;
; 0.558 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.203      ; 2.935      ;
; 0.576 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.952      ; 2.702      ;
; 0.576 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.952      ; 2.702      ;
; 0.576 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.952      ; 2.702      ;
; 0.576 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.952      ; 2.702      ;
; 0.592 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.158      ; 2.924      ;
; 0.592 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.158      ; 2.924      ;
; 0.605 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.160      ; 2.939      ;
; 0.619 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.288      ; 3.081      ;
; 0.646 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.963      ; 2.783      ;
; 0.646 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.963      ; 2.783      ;
; 0.646 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.963      ; 2.783      ;
; 0.646 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.963      ; 2.783      ;
; 0.646 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.963      ; 2.783      ;
; 0.646 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.963      ; 2.783      ;
; 0.646 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.963      ; 2.783      ;
; 0.646 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.963      ; 2.783      ;
; 0.646 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.963      ; 2.783      ;
; 0.662 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.951      ; 2.787      ;
; 0.662 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.951      ; 2.787      ;
; 0.662 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.951      ; 2.787      ;
; 0.662 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.951      ; 2.787      ;
; 0.662 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.951      ; 2.787      ;
; 0.662 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.951      ; 2.787      ;
; 0.662 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.951      ; 2.787      ;
; 0.662 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.951      ; 2.787      ;
; 0.662 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.951      ; 2.787      ;
; 0.695 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.085      ; 2.954      ;
; 0.842 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.085      ; 2.601      ;
; 0.958 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.288      ; 2.920      ;
; 1.042 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.085      ; 2.801      ;
; 1.209 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.242      ; 3.125      ;
; 1.225 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.203      ; 3.102      ;
; 1.248 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.203      ; 3.125      ;
; 1.248 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.203      ; 3.125      ;
; 1.248 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.203      ; 3.125      ;
; 1.248 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.203      ; 3.125      ;
; 1.248 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.203      ; 3.125      ;
; 1.248 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.203      ; 3.125      ;
; 1.250 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.952      ; 2.876      ;
; 1.250 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.952      ; 2.876      ;
; 1.250 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.952      ; 2.876      ;
; 1.250 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.952      ; 2.876      ;
; 1.291 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.158      ; 3.123      ;
; 1.291 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.158      ; 3.123      ;
; 1.300 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.160      ; 3.134      ;
; 1.366 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.951      ; 2.991      ;
; 1.366 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.951      ; 2.991      ;
; 1.366 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.951      ; 2.991      ;
; 1.366 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.951      ; 2.991      ;
; 1.366 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.951      ; 2.991      ;
; 1.366 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.951      ; 2.991      ;
; 1.366 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.951      ; 2.991      ;
; 1.366 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.951      ; 2.991      ;
; 1.366 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.951      ; 2.991      ;
; 1.374 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.963      ; 3.011      ;
; 1.374 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.963      ; 3.011      ;
; 1.374 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.963      ; 3.011      ;
; 1.374 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.963      ; 3.011      ;
; 1.374 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.963      ; 3.011      ;
; 1.374 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.963      ; 3.011      ;
; 1.374 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.963      ; 3.011      ;
; 1.374 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.963      ; 3.011      ;
; 1.374 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.963      ; 3.011      ;
; 1.479 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.242      ; 3.895      ;
; 1.479 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.242      ; 3.895      ;
; 1.479 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.242      ; 3.895      ;
; 1.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.207      ; 3.895      ;
; 1.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.207      ; 3.895      ;
; 1.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.207      ; 3.895      ;
; 1.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.207      ; 3.895      ;
; 1.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.207      ; 3.895      ;
; 1.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.207      ; 3.895      ;
; 1.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.207      ; 3.895      ;
; 1.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.207      ; 3.895      ;
; 1.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.207      ; 3.895      ;
; 1.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.207      ; 3.895      ;
; 1.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.207      ; 3.895      ;
; 1.514 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.207      ; 3.895      ;
; 1.515 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.206      ; 3.895      ;
; 1.515 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.206      ; 3.895      ;
; 1.515 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.206      ; 3.895      ;
; 1.515 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.206      ; 3.895      ;
; 1.515 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.206      ; 3.895      ;
; 1.515 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.206      ; 3.895      ;
; 1.515 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.206      ; 3.895      ;
; 1.549 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.171      ; 3.894      ;
; 1.549 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.171      ; 3.894      ;
; 2.111 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.242      ; 4.027      ;
; 2.111 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.242      ; 4.027      ;
; 2.111 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.242      ; 4.027      ;
; 2.145 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.207      ; 4.026      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; 0.158  ; 0.374        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; 0.158  ; 0.374        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[1]            ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[23]           ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[2]            ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[3]            ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[5]            ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[6]            ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[7]            ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; 0.135  ; 0.351        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; 0.135  ; 0.351        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; 0.135  ; 0.351        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; 0.135  ; 0.351        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; 0.135  ; 0.351        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; 0.135  ; 0.351        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; 0.154  ; 0.370        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; 0.154  ; 0.370        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'                                                         ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i2s_clk ; Rise       ; i2s_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|lr_edge     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|neg_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|valid       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zlrclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzlrclk     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzlrclk    ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[0]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[1]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[2]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[3]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[4]      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|lr_edge     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|neg_edge    ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                   ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                           ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~10|datad           ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|datad            ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datac          ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datac           ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datac           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datad           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad           ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad          ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad          ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad          ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45      ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85       ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73       ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad          ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad          ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad          ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad           ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad           ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad          ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad          ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad          ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datad           ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datad           ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datad          ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad           ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad           ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad           ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~10|combout         ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1|combout          ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0]  ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk    ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9       ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5       ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21      ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17      ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13      ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49      ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41      ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29      ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61       ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93       ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53      ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37      ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25      ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89       ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57       ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81       ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33      ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1       ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77       ;
; 0.397  ; 0.397        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69       ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65       ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[12]|dataa            ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[21]|datab            ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[15]|datad            ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[16]|datad            ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[18]|datad            ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[4]|datad             ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[10]|datad            ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[11]|datad            ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[17]|datad            ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[22]|datad            ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[2]|datad             ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[3]|datad             ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[0]|datad             ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[1]|datad             ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[23]|datad            ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[13]|datad            ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[14]|datad            ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[20]|datad            ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[5]|datad             ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[6]|datad             ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[7]|datad             ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[19]|datad            ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[8]|datad             ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[9]|datad             ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~10clkctrl|inclk[0] ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~10clkctrl|outclk   ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]        ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]        ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]        ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]        ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]        ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]         ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]        ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]        ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]        ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]        ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]         ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]         ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]         ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]         ;
; 0.438  ; 0.438        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]        ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]        ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]        ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]        ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_ss_n ; Rise       ; rec_ss_n                                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_ss_n~input|o                          ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|datad           ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~2|datad           ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[10]~53|dataa         ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[4]~77|dataa          ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[18]~21|dataa         ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[19]~17|dataa         ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[12]~45|datac         ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[15]~33|datac         ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[3]~81|datac          ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[5]~73|datac          ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0|combout         ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~2|combout         ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[6]~69|datac          ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[8]~61|datac          ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[9]~57|datac          ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[14]~37|datac         ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[20]~13|datac         ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[17]~25|datac         ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[1]~89|datac          ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[23]~1|datac          ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[0]~93|datac          ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[7]~65|datac          ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[11]~49|datad         ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[22]~5|datad          ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[13]~41|datad         ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[21]~9|datad          ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[23]|datac           ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[7]|datac            ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[16]~29|datad         ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[2]~85|datad          ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[16]|datac           ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; 0.401  ; 0.401        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; 0.402  ; 0.402        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.402  ; 0.402        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; 0.402  ; 0.402        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~2clkctrl|inclk[0] ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~2clkctrl|outclk   ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[22]|datad           ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[6]|datad            ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|outclk   ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.417  ; 0.417        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.424  ; 0.424        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.427  ; 0.427        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------------------+------------+--------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+-------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; 3.114  ; 3.496 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.308  ; 1.426 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 3.003  ; 3.316 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.530  ; 3.837 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 2.406  ; 2.768 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; 2.828  ; 3.178 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; 2.060  ; 2.408 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; 2.175  ; 2.571 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; 1.853  ; 2.237 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; 2.303  ; 2.715 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; 2.326  ; 2.715 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; 2.096  ; 2.511 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; 2.074  ; 2.454 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; 2.828  ; 3.178 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; 2.178  ; 2.575 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; 2.242  ; 2.572 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; 2.023  ; 2.335 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; 2.369  ; 2.699 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; 2.442  ; 2.819 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; 2.201  ; 2.612 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; 2.057  ; 2.477 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; 1.799  ; 2.224 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; 2.052  ; 2.386 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; 2.178  ; 2.622 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; 2.386  ; 2.843 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; 2.256  ; 2.617 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; 2.515  ; 2.905 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; 2.220  ; 2.604 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; 2.168  ; 2.515 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; 2.441  ; 2.771 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.297  ; 3.653 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; 2.801  ; 3.205 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; 2.989  ; 3.344 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.150  ; 1.263 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 2.688  ; 3.050 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.378  ; 3.712 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 2.233  ; 2.604 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.136  ; 3.483 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 1.041  ; 1.379 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.473  ; 0.806 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.347  ; 0.710 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; -0.036 ; 0.338 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.500  ; 0.831 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.575  ; 0.973 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.383  ; 0.742 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.572  ; 0.902 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 1.041  ; 1.379 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.671  ; 1.060 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.479  ; 0.804 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.528  ; 0.849 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.693  ; 1.016 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.572  ; 0.943 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.426  ; 0.779 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.290  ; 0.636 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.095  ; 0.465 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.489  ; 0.821 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.641  ; 1.046 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.639  ; 1.065 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.488  ; 0.816 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.755  ; 1.111 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.446  ; 0.795 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.566  ; 0.922 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.678  ; 1.016 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; 1.205  ; 1.538 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; 1.367  ; 1.727 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 2.588  ; 2.953 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; 2.566  ; 2.961 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 1.559  ; 1.697 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 2.506  ; 2.833 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 2.446  ; 2.755 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.533  ; 2.875 ; Rise       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; 3.548  ; 3.920 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; 3.061  ; 3.374 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 2.721  ; 3.061 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 1.130  ; 1.281 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 2.392  ; 2.723 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 2.546  ; 2.910 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.117  ; 2.446 ; Fall       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; 3.119  ; 3.504 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; -2.635 ; -2.994 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.641 ; -0.769 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -2.590 ; -2.882 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -3.041 ; -3.349 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -2.030 ; -2.379 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; -1.387 ; -1.769 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; -1.619 ; -1.961 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; -1.754 ; -2.115 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; -1.437 ; -1.788 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; -1.843 ; -2.212 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; -1.937 ; -2.311 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; -1.686 ; -2.069 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; -1.661 ; -2.012 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; -2.382 ; -2.706 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; -1.797 ; -2.178 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; -1.812 ; -2.115 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; -1.644 ; -1.944 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; -1.964 ; -2.274 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; -2.002 ; -2.347 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; -1.710 ; -2.100 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; -1.608 ; -1.979 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; -1.387 ; -1.769 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; -1.608 ; -1.937 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; -1.764 ; -2.175 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; -1.913 ; -2.353 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; -1.790 ; -2.135 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; -2.038 ; -2.412 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; -1.723 ; -2.088 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; -1.740 ; -2.062 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; -2.006 ; -2.292 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -2.551 ; -2.905 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; -1.307 ; -1.699 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; -2.378 ; -2.788 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.463 ; -0.609 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -2.287 ; -2.619 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -2.835 ; -3.092 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -1.852 ; -2.207 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -2.373 ; -2.745 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.877  ; 0.523  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.357  ; 0.039  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.459  ; 0.116  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.877  ; 0.523  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.327  ; 0.013  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.368  ; -0.020 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.466  ; 0.125  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.373  ; 0.057  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; -0.069 ; -0.388 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.279  ; -0.098 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.455  ; 0.137  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.417  ; 0.102  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.129  ; -0.177 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.283  ; -0.068 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.393  ; 0.059  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.517  ; 0.190  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.713  ; 0.362  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.336  ; 0.021  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.178  ; -0.207 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.197  ; -0.211 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.326  ; 0.016  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.071  ; -0.269 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.378  ; 0.046  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.570  ; 0.229  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.158  ; -0.165 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; -0.729 ; -1.044 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; -1.046 ; -1.397 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; -1.286 ; -1.627 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; -2.078 ; -2.473 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -0.445 ; -0.554 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -2.122 ; -2.437 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -2.007 ; -2.310 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -2.096 ; -2.430 ; Rise       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; -2.337 ; -2.662 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; -0.909 ; -1.245 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -2.133 ; -2.529 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -0.429 ; -0.609 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -2.006 ; -2.337 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -2.063 ; -2.365 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -1.681 ; -2.005 ; Fall       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; -2.321 ; -2.717 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 5.285 ; 5.241 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 6.142 ; 6.091 ; Fall       ; ecg_sclk        ;
; ecg_rrdy           ; ecg_sclk   ; 5.573 ; 5.490 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 6.449 ; 6.455 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 5.768 ; 5.514 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.765 ; 5.626 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 5.112 ; 4.859 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 6.129 ; 5.945 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 5.768 ; 5.514 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.765 ; 5.626 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 5.112 ; 4.859 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 6.129 ; 5.945 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 7.264 ; 7.384 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 5.550 ; 5.547 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 5.779 ; 5.774 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 5.756 ; 5.766 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 5.727 ; 5.730 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 5.773 ; 5.769 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 5.625 ; 5.591 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 5.672 ; 5.632 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 5.501 ; 5.457 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 5.901 ; 5.871 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 5.649 ; 5.614 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 6.846 ; 6.918 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 5.779 ; 5.719 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 5.778 ; 5.766 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 5.570 ; 5.516 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 5.739 ; 5.678 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 5.112 ; 5.077 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 5.439 ; 5.417 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 5.412 ; 5.413 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 5.386 ; 5.391 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 6.002 ; 5.999 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 6.052 ; 6.066 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 7.264 ; 7.384 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 5.817 ; 5.783 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 5.971 ; 6.024 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 6.802 ; 6.886 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 5.865 ; 5.850 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 5.874 ; 5.843 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 5.873 ; 5.841 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 5.395 ; 5.336 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 5.524 ; 5.497 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 5.387 ; 5.319 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 5.207 ; 5.166 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 5.581 ; 5.553 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 5.380 ; 5.316 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 5.411 ; 5.356 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 5.581 ; 5.559 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 5.207 ; 5.159 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 5.226 ; 5.179 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 5.321 ; 5.297 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 5.377 ; 5.309 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 5.508 ; 5.450 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 5.378 ; 5.359 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 6.802 ; 6.886 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 5.209 ; 5.169 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 6.710 ; 6.716 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 6.630 ; 6.589 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 6.181 ; 6.165 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 6.581 ; 6.580 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 6.181 ; 6.191 ; Rise       ; i2s_clk         ;
; i2s_valid          ; i2s_clk    ; 5.203 ; 5.167 ; Rise       ; i2s_clk         ;
; rec_miso           ; rec_sclk   ; 5.375 ; 5.287 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 5.326 ; 5.263 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 5.919 ; 5.792 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 6.260 ; 6.198 ; Fall       ; rec_sclk        ;
; rec_busy           ; rec_ss_n   ; 5.707 ; 5.449 ; Rise       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 4.871 ; 4.715 ; Rise       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 5.312 ; 5.089 ; Rise       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 6.173 ; 5.932 ; Rise       ; rec_ss_n        ;
; rec_busy           ; rec_ss_n   ; 5.707 ; 5.449 ; Fall       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 4.871 ; 4.715 ; Fall       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 5.312 ; 5.089 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]     ; rec_ss_n   ; 8.111 ; 8.116 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]    ; rec_ss_n   ; 6.855 ; 6.765 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]    ; rec_ss_n   ; 6.736 ; 6.617 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]    ; rec_ss_n   ; 7.164 ; 7.081 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]    ; rec_ss_n   ; 6.850 ; 6.764 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]    ; rec_ss_n   ; 6.830 ; 6.748 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]    ; rec_ss_n   ; 6.779 ; 6.677 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]    ; rec_ss_n   ; 7.033 ; 6.977 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]    ; rec_ss_n   ; 6.474 ; 6.393 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]    ; rec_ss_n   ; 6.988 ; 6.943 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]    ; rec_ss_n   ; 7.974 ; 7.941 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]   ; rec_ss_n   ; 6.635 ; 6.541 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]   ; rec_ss_n   ; 6.945 ; 6.870 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]   ; rec_ss_n   ; 6.531 ; 6.435 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]   ; rec_ss_n   ; 6.350 ; 6.268 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]   ; rec_ss_n   ; 7.109 ; 7.007 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]   ; rec_ss_n   ; 6.798 ; 6.678 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]   ; rec_ss_n   ; 8.111 ; 8.116 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]   ; rec_ss_n   ; 6.356 ; 6.275 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]   ; rec_ss_n   ; 6.757 ; 6.634 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]   ; rec_ss_n   ; 6.736 ; 6.625 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]   ; rec_ss_n   ; 6.706 ; 6.591 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]   ; rec_ss_n   ; 6.784 ; 6.663 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]   ; rec_ss_n   ; 6.753 ; 6.642 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]   ; rec_ss_n   ; 6.961 ; 6.861 ; Fall       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 6.173 ; 5.932 ; Fall       ; rec_ss_n        ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 5.170 ; 5.126 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 5.962 ; 5.883 ; Fall       ; ecg_sclk        ;
; ecg_rrdy           ; ecg_sclk   ; 5.408 ; 5.297 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 6.248 ; 6.223 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 5.647 ; 5.399 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.404 ; 5.432 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 4.659 ; 4.695 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.653 ; 5.800 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 5.647 ; 5.399 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.404 ; 5.432 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 4.659 ; 4.695 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.653 ; 5.800 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 5.017 ; 4.981 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 5.442 ; 5.438 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 5.662 ; 5.657 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 5.637 ; 5.646 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 5.610 ; 5.613 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 5.654 ; 5.650 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 5.512 ; 5.479 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 5.555 ; 5.514 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 5.386 ; 5.342 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 5.777 ; 5.748 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 5.532 ; 5.497 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 6.730 ; 6.802 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 5.653 ; 5.594 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 5.660 ; 5.648 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 5.454 ; 5.400 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 5.615 ; 5.555 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 5.017 ; 4.981 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 5.335 ; 5.313 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 5.307 ; 5.308 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 5.282 ; 5.286 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 5.874 ; 5.872 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 5.922 ; 5.935 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 7.134 ; 7.253 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 5.696 ; 5.663 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 5.844 ; 5.895 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 5.103 ; 5.055 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 5.742 ; 5.726 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 5.750 ; 5.721 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 5.749 ; 5.717 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 5.284 ; 5.226 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 5.414 ; 5.387 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 5.277 ; 5.209 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 5.105 ; 5.063 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 5.471 ; 5.444 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 5.271 ; 5.207 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 5.302 ; 5.247 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 5.468 ; 5.446 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 5.103 ; 5.055 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 5.123 ; 5.076 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 5.218 ; 5.195 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 5.267 ; 5.200 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 5.396 ; 5.339 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 5.276 ; 5.257 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 6.689 ; 6.773 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 5.106 ; 5.066 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 6.555 ; 6.561 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 6.477 ; 6.437 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 6.046 ; 6.030 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 6.431 ; 6.429 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 6.047 ; 6.055 ; Rise       ; i2s_clk         ;
; i2s_valid          ; i2s_clk    ; 5.101 ; 5.065 ; Rise       ; i2s_clk         ;
; rec_miso           ; rec_sclk   ; 5.261 ; 5.174 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 5.172 ; 5.080 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 5.753 ; 5.636 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 6.069 ; 5.979 ; Fall       ; rec_sclk        ;
; rec_busy           ; rec_ss_n   ; 5.589 ; 5.338 ; Rise       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 4.543 ; 4.552 ; Rise       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 4.908 ; 4.880 ; Rise       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 5.695 ; 5.772 ; Rise       ; rec_ss_n        ;
; rec_busy           ; rec_ss_n   ; 5.589 ; 5.338 ; Fall       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 4.543 ; 4.552 ; Fall       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 4.908 ; 4.880 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]     ; rec_ss_n   ; 6.212 ; 6.131 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]    ; rec_ss_n   ; 6.696 ; 6.607 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]    ; rec_ss_n   ; 6.581 ; 6.464 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]    ; rec_ss_n   ; 7.000 ; 6.920 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]    ; rec_ss_n   ; 6.694 ; 6.610 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]    ; rec_ss_n   ; 6.672 ; 6.592 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]    ; rec_ss_n   ; 6.624 ; 6.524 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]    ; rec_ss_n   ; 6.875 ; 6.820 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]    ; rec_ss_n   ; 6.329 ; 6.249 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]    ; rec_ss_n   ; 6.831 ; 6.788 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]    ; rec_ss_n   ; 7.770 ; 7.737 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]   ; rec_ss_n   ; 6.484 ; 6.391 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]   ; rec_ss_n   ; 6.787 ; 6.713 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]   ; rec_ss_n   ; 6.384 ; 6.290 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]   ; rec_ss_n   ; 6.212 ; 6.131 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]   ; rec_ss_n   ; 6.944 ; 6.844 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]   ; rec_ss_n   ; 6.642 ; 6.524 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]   ; rec_ss_n   ; 7.951 ; 7.959 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]   ; rec_ss_n   ; 6.217 ; 6.136 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]   ; rec_ss_n   ; 6.602 ; 6.482 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]   ; rec_ss_n   ; 6.583 ; 6.474 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]   ; rec_ss_n   ; 6.553 ; 6.439 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]   ; rec_ss_n   ; 6.627 ; 6.509 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]   ; rec_ss_n   ; 6.597 ; 6.489 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]   ; rec_ss_n   ; 6.797 ; 6.698 ; Fall       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 5.695 ; 5.772 ; Fall       ; rec_ss_n        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 6.698 ; 7.193 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 7.385 ;       ;       ; 7.648 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 7.227 ;       ;       ; 7.421 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.225 ;       ;       ; 7.540 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.528 ; 7.532 ; 7.992 ; 7.853 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 6.732 ; 6.845 ; 7.332 ; 7.001 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.791 ; 7.934 ; 8.356 ; 8.159 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.729 ; 7.208 ;       ;
; rec_st_load_roe  ; rec_roe     ; 6.266 ;       ;       ; 6.506 ;
; rec_st_load_rrdy ; rec_rrdy    ; 6.693 ;       ;       ; 6.918 ;
; rec_st_load_trdy ; rec_trdy    ; 7.009 ;       ;       ; 7.248 ;
; rec_tx_load_en   ; rec_roe     ; 6.633 ; 6.623 ; 7.094 ; 6.938 ;
; rec_tx_load_en   ; rec_rrdy    ; 7.035 ; 6.962 ; 7.432 ; 7.312 ;
; rec_tx_load_en   ; rec_trdy    ; 7.838 ; 7.921 ; 8.396 ; 8.120 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 6.464 ; 6.931 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 7.190 ;       ;       ; 7.435 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 6.978 ;       ;       ; 7.178 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.042 ;       ;       ; 7.349 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.314 ; 7.342 ; 7.792 ; 7.656 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 6.569 ; 6.617 ; 7.084 ; 6.831 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.563 ; 7.720 ; 8.132 ; 7.936 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.462 ; 6.936 ;       ;
; rec_st_load_roe  ; rec_roe     ; 6.120 ;       ;       ; 6.355 ;
; rec_st_load_rrdy ; rec_rrdy    ; 6.470 ;       ;       ; 6.694 ;
; rec_st_load_trdy ; rec_trdy    ; 6.778 ;       ;       ; 7.019 ;
; rec_tx_load_en   ; rec_roe     ; 6.435 ; 6.444 ; 6.900 ; 6.741 ;
; rec_tx_load_en   ; rec_rrdy    ; 6.800 ; 6.729 ; 7.184 ; 7.046 ;
; rec_tx_load_en   ; rec_trdy    ; 7.587 ; 7.690 ; 8.147 ; 7.880 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.475 ; 5.477 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.999 ; 5.001 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.966 ; 4.966 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.513 ; 4.513 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.476     ; 5.476     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.998     ; 4.998     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.966     ; 5.067     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.510     ; 4.611     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; rec_sclk ; -2.275 ; -54.014        ;
; ecg_sclk ; -1.925 ; -48.092        ;
; i2s_clk  ; -0.202 ; -2.855         ;
; rec_ss_n ; -0.126 ; -0.130         ;
; ecg_ss_n ; 0.320  ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; rec_ss_n ; -0.344 ; -6.756        ;
; ecg_ss_n ; -0.322 ; -6.101        ;
; i2s_clk  ; 0.188  ; 0.000         ;
; rec_sclk ; 0.188  ; 0.000         ;
; ecg_sclk ; 0.199  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; rec_sclk ; -1.640 ; -59.574           ;
; ecg_sclk ; -1.273 ; -52.791           ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; ecg_sclk ; 0.288 ; 0.000             ;
; rec_sclk ; 0.298 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; ecg_sclk ; -3.000 ; -101.306                     ;
; rec_sclk ; -3.000 ; -101.176                     ;
; i2s_clk  ; -3.000 ; -70.102                      ;
; rec_ss_n ; -3.000 ; -3.890                       ;
; ecg_ss_n ; -3.000 ; -3.575                       ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rec_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.275 ; SPI_slave:rec_spi_ports|tx_buf[17]~25  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.936     ; 0.816      ;
; -2.197 ; SPI_slave:rec_spi_ports|tx_buf[7]~65   ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.813     ; 0.861      ;
; -2.181 ; SPI_slave:rec_spi_ports|tx_buf[23]~1   ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.837     ; 0.821      ;
; -2.181 ; SPI_slave:rec_spi_ports|tx_buf[4]~77   ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.893     ; 0.765      ;
; -2.176 ; SPI_slave:rec_spi_ports|tx_buf[10]~53  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.879     ; 0.774      ;
; -2.158 ; SPI_slave:rec_spi_ports|tx_buf[13]~41  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.708     ; 0.927      ;
; -2.105 ; SPI_slave:rec_spi_ports|tx_buf[22]~5   ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.866     ; 0.716      ;
; -2.104 ; SPI_slave:ecg_spi_ports|rx_data[21]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.880     ; 0.701      ;
; -2.089 ; SPI_slave:rec_spi_ports|tx_buf[23]~1   ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.949     ; 0.617      ;
; -2.088 ; SPI_slave:rec_spi_ports|tx_buf[19]~17  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.991     ; 0.574      ;
; -2.085 ; SPI_slave:rec_spi_ports|tx_buf[8]~61   ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.834     ; 0.728      ;
; -2.083 ; SPI_slave:rec_spi_ports|tx_buf[18]~21  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.990     ; 0.570      ;
; -2.078 ; SPI_slave:rec_spi_ports|tx_buf[12]~45  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.803     ; 0.752      ;
; -2.076 ; SPI_slave:rec_spi_ports|tx_buf[9]~57   ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.833     ; 0.720      ;
; -2.044 ; SPI_slave:rec_spi_ports|tx_buf[20]~13  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.940     ; 0.581      ;
; -2.037 ; SPI_slave:rec_spi_ports|tx_buf[11]~49  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.754     ; 0.760      ;
; -2.029 ; SPI_slave:rec_spi_ports|tx_buf[6]~69   ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.844     ; 0.662      ;
; -2.027 ; SPI_slave:rec_spi_ports|tx_buf[10]~53  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.879     ; 0.625      ;
; -2.024 ; SPI_slave:rec_spi_ports|tx_buf[0]~93   ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.847     ; 0.654      ;
; -2.022 ; SPI_slave:rec_spi_ports|tx_buf[23]~1   ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.851     ; 0.648      ;
; -2.020 ; SPI_slave:rec_spi_ports|tx_buf[5]~73   ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.852     ; 0.645      ;
; -2.011 ; SPI_slave:rec_spi_ports|tx_buf[1]~89   ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.850     ; 0.638      ;
; -1.980 ; SPI_slave:rec_spi_ports|tx_buf[16]~29  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.713     ; 0.744      ;
; -1.968 ; SPI_slave:ecg_spi_ports|rx_data[18]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.780     ; 0.665      ;
; -1.967 ; SPI_slave:ecg_spi_ports|rx_data[17]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.779     ; 0.665      ;
; -1.964 ; SPI_slave:rec_spi_ports|tx_buf[15]~33  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.803     ; 0.638      ;
; -1.958 ; SPI_slave:ecg_spi_ports|rx_data[22]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.777     ; 0.658      ;
; -1.957 ; SPI_slave:rec_spi_ports|tx_buf[14]~37  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.791     ; 0.643      ;
; -1.953 ; SPI_slave:rec_spi_ports|tx_buf[3]~81   ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.855     ; 0.575      ;
; -1.940 ; SPI_slave:ecg_spi_ports|rx_data[16]    ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.628     ; 0.789      ;
; -1.934 ; SPI_slave:rec_spi_ports|tx_buf[4]~77   ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.893     ; 0.518      ;
; -1.929 ; SPI_slave:ecg_spi_ports|rx_data[20]    ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.763     ; 0.643      ;
; -1.926 ; SPI_slave:rec_spi_ports|tx_buf[17]~25  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.785     ; 0.618      ;
; -1.924 ; SPI_slave:ecg_spi_ports|rx_data[19]    ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.750     ; 0.651      ;
; -1.914 ; SPI_slave:ecg_spi_ports|rx_data[23]    ; SPI_slave:rec_spi_ports|miso~reg0            ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.650     ; 0.741      ;
; -1.913 ; SPI_slave:rec_spi_ports|tx_buf[18]~21  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.990     ; 0.400      ;
; -1.909 ; SPI_slave:ecg_spi_ports|rx_data[12]    ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.724     ; 0.662      ;
; -1.903 ; SPI_slave:ecg_spi_ports|rx_data[2]     ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.661     ; 0.719      ;
; -1.890 ; SPI_slave:ecg_spi_ports|rx_data[6]     ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.662     ; 0.705      ;
; -1.889 ; SPI_slave:ecg_spi_ports|rx_data[15]    ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.626     ; 0.740      ;
; -1.889 ; SPI_slave:rec_spi_ports|tx_buf[11]~49  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.754     ; 0.612      ;
; -1.884 ; SPI_slave:ecg_spi_ports|rx_data[10]    ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.664     ; 0.697      ;
; -1.880 ; SPI_slave:ecg_spi_ports|rx_data[4]     ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.676     ; 0.681      ;
; -1.875 ; SPI_slave:rec_spi_ports|tx_buf[20]~13  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.940     ; 0.412      ;
; -1.874 ; SPI_slave:ecg_spi_ports|rx_data[5]     ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.664     ; 0.687      ;
; -1.866 ; SPI_slave:rec_spi_ports|tx_buf[21]~9   ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.861     ; 0.482      ;
; -1.864 ; SPI_slave:ecg_spi_ports|rx_data[11]    ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.662     ; 0.679      ;
; -1.856 ; SPI_slave:ecg_spi_ports|rx_data[7]     ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.652     ; 0.681      ;
; -1.849 ; SPI_slave:rec_spi_ports|tx_buf[2]~85   ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.759     ; 0.567      ;
; -1.841 ; SPI_slave:rec_spi_ports|tx_buf[12]~45  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.841     ; 0.477      ;
; -1.822 ; SPI_slave:rec_spi_ports|tx_buf[19]~17  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.991     ; 0.308      ;
; -1.817 ; SPI_slave:ecg_spi_ports|rx_data[3]     ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.661     ; 0.633      ;
; -1.811 ; SPI_slave:rec_spi_ports|tx_buf[7]~65   ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.826     ; 0.462      ;
; -1.803 ; SPI_slave:ecg_spi_ports|rx_data[14]    ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.607     ; 0.673      ;
; -1.785 ; SPI_slave:rec_spi_ports|tx_buf[6]~69   ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.844     ; 0.418      ;
; -1.784 ; SPI_slave:rec_spi_ports|tx_buf[3]~81   ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.855     ; 0.406      ;
; -1.782 ; SPI_slave:rec_spi_ports|tx_buf[1]~89   ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.850     ; 0.409      ;
; -1.777 ; SPI_slave:rec_spi_ports|tx_buf[0]~93   ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.847     ; 0.407      ;
; -1.776 ; SPI_slave:rec_spi_ports|tx_buf[5]~73   ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.852     ; 0.401      ;
; -1.771 ; SPI_slave:ecg_spi_ports|rx_data[0]     ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.664     ; 0.584      ;
; -1.770 ; SPI_slave:rec_spi_ports|tx_buf[22]~5   ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.866     ; 0.381      ;
; -1.756 ; SPI_slave:rec_spi_ports|tx_buf[9]~57   ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.833     ; 0.400      ;
; -1.755 ; SPI_slave:ecg_spi_ports|rx_data[23]    ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.664     ; 0.568      ;
; -1.744 ; SPI_slave:ecg_spi_ports|rx_data[1]     ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.663     ; 0.558      ;
; -1.740 ; SPI_slave:ecg_spi_ports|rx_data[8]     ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.649     ; 0.568      ;
; -1.739 ; SPI_slave:ecg_spi_ports|rx_data[9]     ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.650     ; 0.566      ;
; -1.737 ; SPI_slave:rec_spi_ports|tx_buf[16]~29  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.713     ; 0.501      ;
; -1.720 ; SPI_slave:rec_spi_ports|tx_buf[2]~85   ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.761     ; 0.436      ;
; -1.719 ; SPI_slave:rec_spi_ports|tx_buf[15]~33  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.803     ; 0.393      ;
; -1.717 ; SPI_slave:rec_spi_ports|tx_buf[14]~37  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.791     ; 0.403      ;
; -1.696 ; SPI_slave:rec_spi_ports|tx_buf[21]~9   ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.861     ; 0.312      ;
; -1.695 ; SPI_slave:ecg_spi_ports|rx_data[13]    ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.609     ; 0.563      ;
; -1.684 ; SPI_slave:rec_spi_ports|tx_buf[13]~41  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.708     ; 0.453      ;
; -1.596 ; SPI_slave:rec_spi_ports|tx_buf[8]~61   ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.834     ; 0.239      ;
; -1.057 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.173     ; 1.891      ;
; -1.057 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.173     ; 1.891      ;
; -1.057 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.173     ; 1.891      ;
; -1.057 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.173     ; 1.891      ;
; -1.057 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.173     ; 1.891      ;
; -1.057 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.173     ; 1.891      ;
; -1.047 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.173     ; 1.881      ;
; -1.047 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.173     ; 1.881      ;
; -1.047 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.173     ; 1.881      ;
; -1.047 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.173     ; 1.881      ;
; -1.047 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.173     ; 1.881      ;
; -1.047 ; SPI_slave:rec_spi_ports|bit_cnt[3]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.173     ; 1.881      ;
; -1.037 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.173     ; 1.871      ;
; -1.037 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.173     ; 1.871      ;
; -1.037 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.173     ; 1.871      ;
; -1.037 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.173     ; 1.871      ;
; -1.037 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.173     ; 1.871      ;
; -1.037 ; SPI_slave:rec_spi_ports|bit_cnt[1]     ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.173     ; 1.871      ;
; -1.030 ; SPI_slave:rec_spi_ports|trdy~_emulated ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.513     ; 1.024      ;
; -1.011 ; SPI_slave:rec_spi_ports|bit_cnt[4]     ; SPI_slave:rec_spi_ports|miso~en              ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.141     ; 1.877      ;
; -1.006 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.173     ; 1.840      ;
; -1.006 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.173     ; 1.840      ;
; -1.006 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.173     ; 1.840      ;
; -1.006 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.173     ; 1.840      ;
; -1.006 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.173     ; 1.840      ;
; -1.006 ; SPI_slave:rec_spi_ports|bit_cnt[32]    ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.173     ; 1.840      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ecg_sclk'                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.925 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.662     ; 0.740      ;
; -1.883 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.605     ; 0.755      ;
; -1.827 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.647     ; 0.657      ;
; -1.823 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.645     ; 0.655      ;
; -1.816 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.605     ; 0.688      ;
; -1.809 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.629     ; 0.657      ;
; -1.808 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.632     ; 0.653      ;
; -1.807 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.630     ; 0.654      ;
; -1.807 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.633     ; 0.651      ;
; -1.805 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.631     ; 0.651      ;
; -1.804 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.628     ; 0.653      ;
; -1.802 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.603     ; 0.676      ;
; -1.798 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.618     ; 0.657      ;
; -1.797 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.691     ; 0.583      ;
; -1.796 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.618     ; 0.655      ;
; -1.793 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.620     ; 0.650      ;
; -1.791 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.620     ; 0.648      ;
; -1.789 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.615     ; 0.651      ;
; -1.787 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.684     ; 0.580      ;
; -1.774 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.697     ; 0.554      ;
; -1.752 ; SPI_slave:ecg_spi_ports|tx_buf[7]~65   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.605     ; 0.624      ;
; -1.734 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.639     ; 0.572      ;
; -1.730 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.618     ; 0.589      ;
; -1.729 ; SPI_slave:ecg_spi_ports|tx_buf[5]~73   ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.677     ; 0.529      ;
; -1.722 ; SPI_slave:ecg_spi_ports|tx_buf[23]~1   ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.612     ; 0.587      ;
; -1.710 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.615     ; 0.572      ;
; -1.679 ; SPI_slave:ecg_spi_ports|tx_buf[22]~5   ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.631     ; 0.525      ;
; -1.663 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.619     ; 0.521      ;
; -1.654 ; SPI_slave:ecg_spi_ports|tx_buf[8]~61   ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.641     ; 0.490      ;
; -1.635 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.617     ; 0.495      ;
; -1.625 ; SPI_slave:ecg_spi_ports|tx_buf[18]~21  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.625     ; 0.477      ;
; -1.624 ; SPI_slave:ecg_spi_ports|tx_buf[4]~77   ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.620     ; 0.481      ;
; -1.599 ; SPI_slave:ecg_spi_ports|tx_buf[12]~45  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.675     ; 0.401      ;
; -1.584 ; SPI_slave:ecg_spi_ports|tx_buf[15]~33  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.608     ; 0.453      ;
; -1.556 ; SPI_slave:ecg_spi_ports|tx_buf[0]~93   ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.628     ; 0.405      ;
; -1.542 ; SPI_slave:ecg_spi_ports|tx_buf[9]~57   ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.617     ; 0.402      ;
; -1.530 ; SPI_slave:ecg_spi_ports|tx_buf[2]~85   ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.691     ; 0.316      ;
; -1.482 ; SPI_slave:ecg_spi_ports|tx_buf[10]~53  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.639     ; 0.320      ;
; -1.480 ; SPI_slave:ecg_spi_ports|tx_buf[1]~89   ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.646     ; 0.311      ;
; -1.480 ; SPI_slave:ecg_spi_ports|tx_buf[3]~81   ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.630     ; 0.327      ;
; -1.476 ; SPI_slave:ecg_spi_ports|tx_buf[13]~41  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.625     ; 0.328      ;
; -1.474 ; SPI_slave:ecg_spi_ports|tx_buf[16]~29  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.625     ; 0.326      ;
; -1.470 ; SPI_slave:ecg_spi_ports|tx_buf[21]~9   ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.631     ; 0.316      ;
; -1.465 ; SPI_slave:ecg_spi_ports|tx_buf[19]~17  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.632     ; 0.310      ;
; -1.464 ; SPI_slave:ecg_spi_ports|tx_buf[20]~13  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.628     ; 0.313      ;
; -1.453 ; SPI_slave:ecg_spi_ports|tx_buf[14]~37  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.620     ; 0.310      ;
; -1.451 ; SPI_slave:ecg_spi_ports|tx_buf[17]~25  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.620     ; 0.308      ;
; -1.448 ; SPI_slave:ecg_spi_ports|tx_buf[11]~49  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.618     ; 0.307      ;
; -1.375 ; SPI_slave:ecg_spi_ports|tx_buf[6]~69   ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.615     ; 0.237      ;
; -1.076 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.536     ; 1.047      ;
; -1.035 ; SPI_slave:ecg_spi_ports|rrdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.386     ; 1.156      ;
; -1.013 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.505     ; 1.015      ;
; -1.013 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.505     ; 1.015      ;
; -0.999 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.047      ; 2.053      ;
; -0.983 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.484     ; 1.006      ;
; -0.983 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.484     ; 1.006      ;
; -0.983 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.484     ; 1.006      ;
; -0.983 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.484     ; 1.006      ;
; -0.955 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.078      ; 2.040      ;
; -0.955 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.078      ; 2.040      ;
; -0.950 ; SPI_slave:ecg_spi_ports|roe~_emulated  ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.386     ; 1.071      ;
; -0.926 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.099      ; 2.032      ;
; -0.926 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.099      ; 2.032      ;
; -0.926 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.099      ; 2.032      ;
; -0.926 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.099      ; 2.032      ;
; -0.910 ; SPI_slave:ecg_spi_ports|trdy~_emulated ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.529     ; 0.888      ;
; -0.898 ; SPI_slave:ecg_spi_ports|bit_cnt[10]    ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.047      ; 1.952      ;
; -0.886 ; SPI_slave:ecg_spi_ports|bit_cnt[8]     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.047      ; 1.940      ;
; -0.849 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.479     ; 0.877      ;
; -0.849 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.479     ; 0.877      ;
; -0.849 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.479     ; 0.877      ;
; -0.849 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.479     ; 0.877      ;
; -0.849 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.479     ; 0.877      ;
; -0.849 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.479     ; 0.877      ;
; -0.849 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.479     ; 0.877      ;
; -0.849 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.479     ; 0.877      ;
; -0.839 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.466     ; 0.880      ;
; -0.838 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.464     ; 0.881      ;
; -0.838 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.464     ; 0.881      ;
; -0.838 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.464     ; 0.881      ;
; -0.803 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.495     ; 0.815      ;
; -0.803 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.495     ; 0.815      ;
; -0.803 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.495     ; 0.815      ;
; -0.803 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.495     ; 0.815      ;
; -0.803 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.495     ; 0.815      ;
; -0.803 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.495     ; 0.815      ;
; -0.803 ; SPI_slave:ecg_spi_ports|rd_add         ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.495     ; 0.815      ;
; -0.795 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.234      ; 2.506      ;
; -0.791 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.104      ; 1.902      ;
; -0.791 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.104      ; 1.902      ;
; -0.791 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.104      ; 1.902      ;
; -0.791 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.104      ; 1.902      ;
; -0.791 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.104      ; 1.902      ;
; -0.791 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.104      ; 1.902      ;
; -0.791 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.104      ; 1.902      ;
; -0.791 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.104      ; 1.902      ;
; -0.787 ; ecg_ss_n                               ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.251      ; 2.515      ;
; -0.780 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.119      ; 1.906      ;
; -0.780 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.119      ; 1.906      ;
; -0.780 ; SPI_slave:ecg_spi_ports|bit_cnt[32]    ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.119      ; 1.906      ;
+--------+----------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i2s_clk'                                                                                                ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.202 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.154      ;
; -0.202 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.154      ;
; -0.202 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.154      ;
; -0.192 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.144      ;
; -0.192 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.144      ;
; -0.192 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.144      ;
; -0.144 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.096      ;
; -0.144 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.096      ;
; -0.144 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.096      ;
; -0.131 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.083      ;
; -0.126 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.078      ;
; -0.126 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.078      ;
; -0.126 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.078      ;
; -0.126 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.078      ;
; -0.126 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.078      ;
; -0.126 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.078      ;
; -0.126 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.078      ;
; -0.126 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.078      ;
; -0.122 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.074      ;
; -0.116 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.068      ;
; -0.116 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.068      ;
; -0.116 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.068      ;
; -0.112 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.064      ;
; -0.112 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.064      ;
; -0.086 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.038      ;
; -0.086 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.038      ;
; -0.086 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.038      ;
; -0.076 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.028      ;
; -0.076 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.028      ;
; -0.076 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.028      ;
; -0.076 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.028      ;
; -0.076 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.028      ;
; -0.076 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.028      ;
; -0.076 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.028      ;
; -0.076 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.028      ;
; -0.076 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.028      ;
; -0.076 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.028      ;
; -0.076 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.028      ;
; -0.076 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.028      ;
; -0.076 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.028      ;
; -0.073 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.025      ;
; -0.072 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.024      ;
; -0.061 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 1.013      ;
; -0.041 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.993      ;
; -0.041 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.993      ;
; -0.041 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.993      ;
; -0.036 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.988      ;
; -0.036 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.988      ;
; -0.013 ; I2S:i2s_ports|lr_edge     ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.965      ;
; -0.013 ; I2S:i2s_ports|lr_edge     ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.965      ;
; -0.013 ; I2S:i2s_ports|lr_edge     ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.965      ;
; -0.006 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.958      ;
; -0.006 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.958      ;
; 0.039  ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.913      ;
; 0.058  ; I2S:i2s_ports|lr_edge     ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.894      ;
; 0.059  ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.893      ;
; 0.059  ; I2S:i2s_ports|lr_edge     ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.893      ;
; 0.062  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.891      ;
; 0.062  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.891      ;
; 0.062  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.891      ;
; 0.062  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.891      ;
; 0.062  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.891      ;
; 0.062  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.891      ;
; 0.062  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.891      ;
; 0.062  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.891      ;
; 0.062  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.034     ; 0.891      ;
; 0.101  ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.851      ;
; 0.105  ; I2S:i2s_ports|neg_edge    ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.847      ;
; 0.143  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.153      ; 0.997      ;
; 0.143  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.153      ; 0.997      ;
; 0.143  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.153      ; 0.997      ;
; 0.201  ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.751      ;
; 0.223  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.729      ;
; 0.246  ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.706      ;
; 0.263  ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.043     ; 0.681      ;
; 0.265  ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.687      ;
; 0.293  ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.232     ; 0.462      ;
; 0.296  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.155      ; 0.846      ;
; 0.296  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.155      ; 0.846      ;
; 0.296  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.155      ; 0.846      ;
; 0.296  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.155      ; 0.846      ;
; 0.296  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.155      ; 0.846      ;
; 0.296  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.155      ; 0.846      ;
; 0.296  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.155      ; 0.846      ;
; 0.296  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.155      ; 0.846      ;
; 0.296  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.155      ; 0.846      ;
; 0.296  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.155      ; 0.846      ;
; 0.296  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.155      ; 0.846      ;
; 0.296  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.155      ; 0.846      ;
; 0.296  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.155      ; 0.846      ;
; 0.296  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.155      ; 0.846      ;
; 0.296  ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 1.000        ; 0.155      ; 0.846      ;
; 0.369  ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.231     ; 0.387      ;
; 0.382  ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.570      ;
; 0.395  ; I2S:i2s_ports|zzzlrclk    ; I2S:i2s_ports|lr_edge     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.557      ;
; 0.407  ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|neg_edge    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.545      ;
; 0.410  ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.542      ;
; 0.418  ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.534      ;
; 0.421  ; I2S:i2s_ports|zzlrclk     ; I2S:i2s_ports|lr_edge     ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.531      ;
; 0.429  ; I2S:i2s_ports|zzlrclk     ; I2S:i2s_ports|zzzlrclk    ; i2s_clk      ; i2s_clk     ; 1.000        ; -0.035     ; 0.523      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rec_ss_n'                                                                                                                     ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.126 ; SPI_slave:ecg_spi_ports|rx_data[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.111     ; 0.547      ;
; -0.004 ; SPI_slave:ecg_spi_ports|rx_data[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.007      ; 0.327      ;
; 0.038  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.006      ; 0.499      ;
; 0.068  ; SPI_slave:ecg_spi_ports|rx_data[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.110      ; 0.447      ;
; 0.106  ; SPI_slave:ecg_spi_ports|rx_data[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.081      ; 0.451      ;
; 0.123  ; SPI_slave:ecg_spi_ports|rx_data[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.142      ; 0.424      ;
; 0.133  ; SPI_slave:ecg_spi_ports|rx_data[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.003     ; 0.329      ;
; 0.163  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.098      ; 0.411      ;
; 0.167  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.087      ; 0.343      ;
; 0.170  ; SPI_slave:ecg_spi_ports|rx_data[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.081      ; 0.388      ;
; 0.176  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.091      ; 0.335      ;
; 0.181  ; SPI_slave:ecg_spi_ports|rx_data[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.017     ; 0.267      ;
; 0.211  ; SPI_slave:ecg_spi_ports|rx_data[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.001     ; 0.326      ;
; 0.228  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.090      ; 0.337      ;
; 0.254  ; SPI_slave:ecg_spi_ports|rx_data[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.116      ; 0.270      ;
; 0.264  ; SPI_slave:ecg_spi_ports|rx_data[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.062      ; 0.263      ;
; 0.267  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.118      ; 0.259      ;
; 0.268  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.092      ; 0.299      ;
; 0.271  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.066      ; 0.272      ;
; 0.278  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.087      ; 0.285      ;
; 0.279  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.087      ; 0.282      ;
; 0.280  ; SPI_slave:ecg_spi_ports|rx_data[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.088      ; 0.283      ;
; 0.292  ; SPI_slave:ecg_spi_ports|rx_data[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.091      ; 0.270      ;
; 0.300  ; SPI_slave:ecg_spi_ports|rx_data[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.007     ; 0.326      ;
; 0.436  ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.923      ; 1.034      ;
; 0.442  ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.015      ; 1.216      ;
; 0.459  ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.951      ; 1.040      ;
; 0.475  ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.033      ; 1.202      ;
; 0.486  ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.960      ; 1.022      ;
; 0.489  ; SPI_slave:rec_spi_ports|rx_buf[17]  ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.954      ; 1.012      ;
; 0.491  ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.960      ; 1.017      ;
; 0.494  ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.951      ; 1.005      ;
; 0.509  ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.923      ; 1.057      ;
; 0.511  ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.035      ; 1.167      ;
; 0.535  ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.033      ; 1.141      ;
; 0.550  ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.035      ; 1.128      ;
; 0.550  ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.962      ; 1.055      ;
; 0.551  ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.920      ; 1.012      ;
; 0.559  ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.919      ; 1.003      ;
; 0.563  ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.954      ; 1.034      ;
; 0.566  ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.088      ; 1.172      ;
; 0.573  ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.945      ; 1.015      ;
; 0.580  ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.943      ; 1.007      ;
; 0.587  ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.953      ; 1.009      ;
; 0.588  ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.961      ; 1.017      ;
; 0.589  ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 0.956      ; 1.010      ;
; 0.654  ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.023      ; 1.020      ;
; 0.657  ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.022      ; 1.014      ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ecg_ss_n'                                                                                                                 ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.320 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.235      ; 1.388      ;
; 0.325 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.297      ; 1.391      ;
; 0.333 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.236      ; 1.363      ;
; 0.347 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.078      ; 1.266      ;
; 0.351 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.347      ; 1.406      ;
; 0.368 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.081      ; 1.281      ;
; 0.400 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.100      ; 1.249      ;
; 0.406 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.206      ; 1.263      ;
; 0.411 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.205      ; 1.265      ;
; 0.423 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.079      ; 1.197      ;
; 0.449 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.235      ; 1.332      ;
; 0.454 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.098      ; 1.179      ;
; 0.455 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.235      ; 1.327      ;
; 0.457 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.098      ; 1.184      ;
; 0.463 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.189      ; 1.289      ;
; 0.469 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.098      ; 1.201      ;
; 0.475 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.097      ; 1.164      ;
; 0.477 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.191      ; 1.261      ;
; 0.481 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.188      ; 1.254      ;
; 0.492 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.071      ; 1.222      ;
; 0.502 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.080      ; 1.127      ;
; 0.505 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.204      ; 1.239      ;
; 0.541 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.100      ; 1.190      ;
; 0.554 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.080      ; 1.169      ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rec_ss_n'                                                                                                                      ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.344 ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_data[7]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.162      ; 0.848      ;
; -0.341 ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_data[23]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.163      ; 0.852      ;
; -0.296 ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_data[16]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.224      ; 0.958      ;
; -0.276 ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_data[0]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.097      ; 0.851      ;
; -0.272 ; SPI_slave:rec_spi_ports|rx_buf[17]  ; SPI_slave:rec_spi_ports|rx_data[17]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.091      ; 0.849      ;
; -0.268 ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_data[21]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.093      ; 0.855      ;
; -0.264 ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_data[9]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.097      ; 0.863      ;
; -0.262 ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_data[18]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.090      ; 0.858      ;
; -0.259 ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_data[14]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.168      ; 0.939      ;
; -0.259 ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_data[4]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.098      ; 0.869      ;
; -0.250 ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_data[5]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.083      ; 0.863      ;
; -0.246 ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_data[11]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.081      ; 0.865      ;
; -0.245 ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_data[15]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.166      ; 0.951      ;
; -0.245 ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_data[2]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.091      ; 0.876      ;
; -0.244 ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_data[1]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.088      ; 0.874      ;
; -0.236 ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_data[10]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.099      ; 0.893      ;
; -0.233 ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_data[3]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.056      ; 0.853      ;
; -0.231 ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_data[12]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.169      ; 0.968      ;
; -0.230 ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_data[22]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.088      ; 0.888      ;
; -0.225 ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_data[8]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.057      ; 0.862      ;
; -0.205 ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_data[20]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.059      ; 0.884      ;
; -0.196 ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_data[19]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.059      ; 0.893      ;
; -0.189 ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_data[13]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.167      ; 1.008      ;
; -0.157 ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_data[6]    ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.148      ; 1.021      ;
; -0.118 ; SPI_slave:ecg_spi_ports|rx_data[4]  ; SPI_slave:rec_spi_ports|tx_buf[4]~77  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.305      ; 0.227      ;
; -0.104 ; SPI_slave:ecg_spi_ports|rx_data[10] ; SPI_slave:rec_spi_ports|tx_buf[10]~53 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.303      ; 0.239      ;
; -0.077 ; SPI_slave:ecg_spi_ports|rx_data[23] ; SPI_slave:rec_spi_ports|tx_buf[23]~1  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.275      ; 0.238      ;
; -0.064 ; SPI_slave:ecg_spi_ports|rx_data[14] ; SPI_slave:rec_spi_ports|tx_buf[14]~37 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.271      ; 0.247      ;
; -0.063 ; SPI_slave:ecg_spi_ports|rx_data[9]  ; SPI_slave:rec_spi_ports|tx_buf[9]~57  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.271      ; 0.248      ;
; -0.057 ; SPI_slave:ecg_spi_ports|rx_data[6]  ; SPI_slave:rec_spi_ports|tx_buf[6]~69  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.269      ; 0.252      ;
; -0.056 ; SPI_slave:ecg_spi_ports|rx_data[5]  ; SPI_slave:rec_spi_ports|tx_buf[5]~73  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.276      ; 0.260      ;
; -0.053 ; SPI_slave:ecg_spi_ports|rx_data[17] ; SPI_slave:rec_spi_ports|tx_buf[17]~25 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.245      ; 0.232      ;
; -0.052 ; SPI_slave:ecg_spi_ports|rx_data[1]  ; SPI_slave:rec_spi_ports|tx_buf[1]~89  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.275      ; 0.263      ;
; -0.051 ; SPI_slave:ecg_spi_ports|rx_data[8]  ; SPI_slave:rec_spi_ports|tx_buf[8]~61  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.273      ; 0.262      ;
; -0.047 ; SPI_slave:ecg_spi_ports|rx_data[7]  ; SPI_slave:rec_spi_ports|tx_buf[7]~65  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.249      ; 0.242      ;
; -0.039 ; SPI_slave:ecg_spi_ports|rx_data[0]  ; SPI_slave:rec_spi_ports|tx_buf[0]~93  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.271      ; 0.272      ;
; -0.002 ; SPI_slave:ecg_spi_ports|rx_data[19] ; SPI_slave:rec_spi_ports|tx_buf[19]~17 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.328      ; 0.366      ;
; 0.022  ; SPI_slave:ecg_spi_ports|rx_data[12] ; SPI_slave:rec_spi_ports|tx_buf[12]~45 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.174      ; 0.236      ;
; 0.029  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; SPI_slave:rec_spi_ports|tx_buf[3]~81  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.282      ; 0.351      ;
; 0.034  ; SPI_slave:ecg_spi_ports|rx_data[20] ; SPI_slave:rec_spi_ports|tx_buf[20]~13 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.265      ; 0.339      ;
; 0.040  ; SPI_slave:ecg_spi_ports|rx_data[13] ; SPI_slave:rec_spi_ports|tx_buf[13]~41 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.187      ; 0.267      ;
; 0.049  ; SPI_slave:ecg_spi_ports|rx_data[11] ; SPI_slave:rec_spi_ports|tx_buf[11]~49 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.180      ; 0.269      ;
; 0.051  ; SPI_slave:ecg_spi_ports|rx_data[18] ; SPI_slave:rec_spi_ports|tx_buf[18]~21 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.299      ; 0.390      ;
; 0.055  ; SPI_slave:ecg_spi_ports|rx_data[16] ; SPI_slave:rec_spi_ports|tx_buf[16]~29 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.174      ; 0.269      ;
; 0.055  ; SPI_slave:ecg_spi_ports|rx_data[22] ; SPI_slave:rec_spi_ports|tx_buf[22]~5  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.177      ; 0.272      ;
; 0.092  ; SPI_slave:ecg_spi_ports|rx_data[15] ; SPI_slave:rec_spi_ports|tx_buf[15]~33 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.265      ; 0.397      ;
; 0.205  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; SPI_slave:rec_spi_ports|tx_buf[2]~85  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.186      ; 0.431      ;
; 0.351  ; SPI_slave:ecg_spi_ports|rx_data[21] ; SPI_slave:rec_spi_ports|tx_buf[21]~9  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.076      ; 0.467      ;
+--------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ecg_ss_n'                                                                                                                   ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.322 ; SPI_slave:ecg_spi_ports|rx_buf[11] ; SPI_slave:ecg_spi_ports|rx_data[11] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.342      ; 1.050      ;
; -0.320 ; SPI_slave:ecg_spi_ports|rx_buf[21] ; SPI_slave:ecg_spi_ports|rx_data[21] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.491      ; 1.201      ;
; -0.311 ; SPI_slave:ecg_spi_ports|rx_buf[10] ; SPI_slave:ecg_spi_ports|rx_data[10] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.344      ; 1.063      ;
; -0.294 ; SPI_slave:ecg_spi_ports|rx_buf[4]  ; SPI_slave:ecg_spi_ports|rx_data[4]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.343      ; 1.079      ;
; -0.292 ; SPI_slave:ecg_spi_ports|rx_buf[14] ; SPI_slave:ecg_spi_ports|rx_data[14] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.325      ; 1.063      ;
; -0.292 ; SPI_slave:ecg_spi_ports|rx_buf[17] ; SPI_slave:ecg_spi_ports|rx_data[17] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.223      ; 0.961      ;
; -0.281 ; SPI_slave:ecg_spi_ports|rx_buf[12] ; SPI_slave:ecg_spi_ports|rx_data[12] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.442      ; 1.191      ;
; -0.279 ; SPI_slave:ecg_spi_ports|rx_buf[8]  ; SPI_slave:ecg_spi_ports|rx_data[8]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.329      ; 1.080      ;
; -0.269 ; SPI_slave:ecg_spi_ports|rx_buf[13] ; SPI_slave:ecg_spi_ports|rx_data[13] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.327      ; 1.088      ;
; -0.268 ; SPI_slave:ecg_spi_ports|rx_buf[6]  ; SPI_slave:ecg_spi_ports|rx_data[6]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.239      ; 1.001      ;
; -0.266 ; SPI_slave:ecg_spi_ports|rx_buf[22] ; SPI_slave:ecg_spi_ports|rx_data[22] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.239      ; 1.003      ;
; -0.262 ; SPI_slave:ecg_spi_ports|rx_buf[2]  ; SPI_slave:ecg_spi_ports|rx_data[2]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.372      ; 1.140      ;
; -0.251 ; SPI_slave:ecg_spi_ports|rx_buf[1]  ; SPI_slave:ecg_spi_ports|rx_data[1]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.372      ; 1.151      ;
; -0.251 ; SPI_slave:ecg_spi_ports|rx_buf[18] ; SPI_slave:ecg_spi_ports|rx_data[18] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.224      ; 1.003      ;
; -0.249 ; SPI_slave:ecg_spi_ports|rx_buf[7]  ; SPI_slave:ecg_spi_ports|rx_data[7]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.242      ; 1.023      ;
; -0.240 ; SPI_slave:ecg_spi_ports|rx_buf[9]  ; SPI_slave:ecg_spi_ports|rx_data[9]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.240      ; 1.030      ;
; -0.236 ; SPI_slave:ecg_spi_ports|rx_buf[20] ; SPI_slave:ecg_spi_ports|rx_data[20] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.240      ; 1.034      ;
; -0.233 ; SPI_slave:ecg_spi_ports|rx_buf[23] ; SPI_slave:ecg_spi_ports|rx_data[23] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.373      ; 1.170      ;
; -0.217 ; SPI_slave:ecg_spi_ports|rx_buf[3]  ; SPI_slave:ecg_spi_ports|rx_data[3]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.372      ; 1.185      ;
; -0.217 ; SPI_slave:ecg_spi_ports|rx_buf[5]  ; SPI_slave:ecg_spi_ports|rx_data[5]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.242      ; 1.055      ;
; -0.216 ; SPI_slave:ecg_spi_ports|rx_buf[16] ; SPI_slave:ecg_spi_ports|rx_data[16] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.223      ; 1.037      ;
; -0.194 ; SPI_slave:ecg_spi_ports|rx_buf[19] ; SPI_slave:ecg_spi_ports|rx_data[19] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.212      ; 1.048      ;
; -0.175 ; SPI_slave:ecg_spi_ports|rx_buf[15] ; SPI_slave:ecg_spi_ports|rx_data[15] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.221      ; 1.076      ;
; -0.166 ; SPI_slave:ecg_spi_ports|rx_buf[0]  ; SPI_slave:ecg_spi_ports|rx_data[0]  ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.223      ; 1.087      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i2s_clk'                                                                                                ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; I2S:i2s_ports|neg_edge    ; I2S:i2s_ports|neg_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.307      ;
; 0.198 ; I2S:i2s_ports|l_sr_in[10] ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.325      ;
; 0.198 ; I2S:i2s_ports|l_sr_in[9]  ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.325      ;
; 0.198 ; I2S:i2s_ports|l_sr_in[4]  ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.325      ;
; 0.199 ; I2S:i2s_ports|l_sr_in[13] ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.326      ;
; 0.199 ; I2S:i2s_ports|l_sr_in[2]  ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.326      ;
; 0.199 ; I2S:i2s_ports|l_sr_in[0]  ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.326      ;
; 0.200 ; I2S:i2s_ports|r_sr_in[1]  ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.327      ;
; 0.200 ; I2S:i2s_ports|l_sr_in[11] ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.327      ;
; 0.201 ; I2S:i2s_ports|l_sr_in[12] ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.328      ;
; 0.205 ; I2S:i2s_ports|r_sr_in[5]  ; I2S:i2s_ports|r_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.324      ;
; 0.205 ; I2S:i2s_ports|l_sr_in[15] ; I2S:i2s_ports|l_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.324      ;
; 0.206 ; I2S:i2s_ports|r_sr_in[20] ; I2S:i2s_ports|r_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; I2S:i2s_ports|r_sr_in[17] ; I2S:i2s_ports|r_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; I2S:i2s_ports|r_sr_in[14] ; I2S:i2s_ports|r_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; I2S:i2s_ports|r_sr_in[11] ; I2S:i2s_ports|r_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; I2S:i2s_ports|r_sr_in[10] ; I2S:i2s_ports|r_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; I2S:i2s_ports|r_sr_in[7]  ; I2S:i2s_ports|r_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; I2S:i2s_ports|r_sr_in[3]  ; I2S:i2s_ports|r_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; I2S:i2s_ports|l_sr_in[20] ; I2S:i2s_ports|l_sr_in[21] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; I2S:i2s_ports|l_sr_in[19] ; I2S:i2s_ports|l_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|neg_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.325      ;
; 0.207 ; I2S:i2s_ports|r_sr_in[12] ; I2S:i2s_ports|r_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.326      ;
; 0.207 ; I2S:i2s_ports|r_sr_in[8]  ; I2S:i2s_ports|r_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.326      ;
; 0.207 ; I2S:i2s_ports|l_sr_in[22] ; I2S:i2s_ports|l_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.326      ;
; 0.207 ; I2S:i2s_ports|l_sr_in[18] ; I2S:i2s_ports|l_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.326      ;
; 0.207 ; I2S:i2s_ports|l_sr_in[17] ; I2S:i2s_ports|l_sr_in[18] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.326      ;
; 0.208 ; I2S:i2s_ports|r_sr_in[6]  ; I2S:i2s_ports|r_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.327      ;
; 0.208 ; I2S:i2s_ports|l_sr_in[21] ; I2S:i2s_ports|l_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.327      ;
; 0.208 ; I2S:i2s_ports|l_sr_in[16] ; I2S:i2s_ports|l_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.327      ;
; 0.210 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|zzzbclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.329      ;
; 0.257 ; I2S:i2s_ports|l_sr_in[8]  ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.384      ;
; 0.257 ; I2S:i2s_ports|l_sr_in[3]  ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.384      ;
; 0.257 ; I2S:i2s_ports|zbclk       ; I2S:i2s_ports|zzbclk      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.376      ;
; 0.258 ; I2S:i2s_ports|l_sr_in[1]  ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.385      ;
; 0.260 ; I2S:i2s_ports|l_sr_in[6]  ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.387      ;
; 0.260 ; I2S:i2s_ports|l_sr_in[5]  ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.387      ;
; 0.263 ; I2S:i2s_ports|r_sr_in[19] ; I2S:i2s_ports|r_sr_in[20] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.382      ;
; 0.265 ; I2S:i2s_ports|r_sr_in[9]  ; I2S:i2s_ports|r_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.384      ;
; 0.265 ; I2S:i2s_ports|r_sr_in[4]  ; I2S:i2s_ports|r_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.384      ;
; 0.266 ; I2S:i2s_ports|r_sr_in[15] ; I2S:i2s_ports|r_sr_in[16] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.385      ;
; 0.267 ; I2S:i2s_ports|r_sr_in[21] ; I2S:i2s_ports|r_sr_in[22] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.386      ;
; 0.268 ; I2S:i2s_ports|r_sr_in[22] ; I2S:i2s_ports|r_sr_in[23] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.387      ;
; 0.273 ; I2S:i2s_ports|l_sr_in[7]  ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.400      ;
; 0.276 ; I2S:i2s_ports|r_sr_in[18] ; I2S:i2s_ports|r_sr_in[19] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.395      ;
; 0.324 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|neg_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.443      ;
; 0.325 ; I2S:i2s_ports|zzlrclk     ; I2S:i2s_ports|lr_edge     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.444      ;
; 0.328 ; I2S:i2s_ports|r_sr_in[13] ; I2S:i2s_ports|r_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.447      ;
; 0.333 ; I2S:i2s_ports|zlrclk      ; I2S:i2s_ports|zzlrclk     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.452      ;
; 0.335 ; I2S:i2s_ports|r_sr_in[16] ; I2S:i2s_ports|r_sr_in[17] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.454      ;
; 0.339 ; I2S:i2s_ports|zzlrclk     ; I2S:i2s_ports|zzzlrclk    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.458      ;
; 0.354 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.473      ;
; 0.355 ; I2S:i2s_ports|zzzlrclk    ; I2S:i2s_ports|lr_edge     ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.474      ;
; 0.395 ; I2S:i2s_ports|r_sr_in[2]  ; I2S:i2s_ports|r_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; -0.153     ; 0.326      ;
; 0.419 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.538      ;
; 0.420 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.539      ;
; 0.422 ; I2S:i2s_ports|cnt[4]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.541      ;
; 0.459 ; I2S:i2s_ports|r_sr_in[0]  ; I2S:i2s_ports|r_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.043      ; 0.586      ;
; 0.459 ; I2S:i2s_ports|l_sr_in[14] ; I2S:i2s_ports|l_sr_in[15] ; i2s_clk      ; i2s_clk     ; 0.000        ; -0.154     ; 0.389      ;
; 0.465 ; I2S:i2s_ports|cnt[1]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.584      ;
; 0.473 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.592      ;
; 0.478 ; I2S:i2s_ports|zzbclk      ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.597      ;
; 0.485 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.604      ;
; 0.495 ; I2S:i2s_ports|zzzbclk     ; I2S:i2s_ports|pos_edge    ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.614      ;
; 0.502 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.621      ;
; 0.506 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.625      ;
; 0.513 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.632      ;
; 0.516 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[14] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.233      ; 0.833      ;
; 0.516 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[13] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.233      ; 0.833      ;
; 0.516 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[12] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.233      ; 0.833      ;
; 0.516 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[11] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.233      ; 0.833      ;
; 0.516 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[10] ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.233      ; 0.833      ;
; 0.516 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[9]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.233      ; 0.833      ;
; 0.516 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[8]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.233      ; 0.833      ;
; 0.516 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[7]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.233      ; 0.833      ;
; 0.516 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[6]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.233      ; 0.833      ;
; 0.516 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[5]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.233      ; 0.833      ;
; 0.516 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[4]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.233      ; 0.833      ;
; 0.516 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[3]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.233      ; 0.833      ;
; 0.516 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.233      ; 0.833      ;
; 0.516 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[1]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.233      ; 0.833      ;
; 0.516 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|l_sr_in[0]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.233      ; 0.833      ;
; 0.521 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.640      ;
; 0.525 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.644      ;
; 0.526 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.645      ;
; 0.529 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.648      ;
; 0.550 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[2]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.669      ;
; 0.585 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[0]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.704      ;
; 0.589 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.708      ;
; 0.591 ; I2S:i2s_ports|lr_edge     ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.710      ;
; 0.591 ; I2S:i2s_ports|lr_edge     ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.710      ;
; 0.612 ; I2S:i2s_ports|neg_edge    ; I2S:i2s_ports|valid       ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.731      ;
; 0.613 ; I2S:i2s_ports|cnt[3]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.732      ;
; 0.624 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[3]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.743      ;
; 0.624 ; I2S:i2s_ports|cnt[0]      ; I2S:i2s_ports|cnt[1]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.743      ;
; 0.627 ; I2S:i2s_ports|cnt[2]      ; I2S:i2s_ports|cnt[4]      ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.035      ; 0.746      ;
; 0.635 ; I2S:i2s_ports|pos_edge    ; I2S:i2s_ports|r_sr_in[2]  ; i2s_clk      ; i2s_clk     ; 0.000        ; 0.231      ; 0.950      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rec_sclk'                                                                                                                            ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|miso~reg0            ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.293      ; 1.595      ;
; 0.199 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|wr_add               ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[0]   ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[1]   ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[2]   ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[3]   ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[4]   ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[5]   ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[6]   ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[7]   ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[8]   ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[9]   ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[10]  ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[11]  ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[12]  ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[13]  ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[14]  ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[15]  ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[16]  ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[17]  ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[18]  ; SPI_slave:rec_spi_ports|rx_buf[18]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[19]  ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[20]  ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[21]  ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[22]  ; SPI_slave:rec_spi_ports|rx_buf[22]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi_ports|rx_buf[23]  ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.202 ; SPI_slave:rec_spi_ports|bit_cnt[9]  ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.611      ; 0.397      ;
; 0.211 ; SPI_slave:rec_spi_ports|bit_cnt[2]  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.025      ; 0.320      ;
; 0.217 ; SPI_slave:rec_spi_ports|bit_cnt[25] ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.324      ;
; 0.218 ; SPI_slave:rec_spi_ports|bit_cnt[27] ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.325      ;
; 0.218 ; SPI_slave:rec_spi_ports|bit_cnt[20] ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.325      ;
; 0.218 ; SPI_slave:rec_spi_ports|bit_cnt[19] ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.325      ;
; 0.218 ; SPI_slave:rec_spi_ports|bit_cnt[17] ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.325      ;
; 0.219 ; SPI_slave:rec_spi_ports|bit_cnt[16] ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.326      ;
; 0.220 ; SPI_slave:rec_spi_ports|bit_cnt[29] ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.327      ;
; 0.220 ; SPI_slave:rec_spi_ports|bit_cnt[24] ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.327      ;
; 0.226 ; SPI_slave:rec_spi_ports|bit_cnt[9]  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.333      ;
; 0.235 ; SPI_slave:rec_spi_ports|bit_cnt[15] ; SPI_slave:rec_spi_ports|rx_buf[17]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.506      ; 0.325      ;
; 0.236 ; SPI_slave:rec_spi_ports|bit_cnt[12] ; SPI_slave:rec_spi_ports|rx_buf[20]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.506      ; 0.326      ;
; 0.244 ; SPI_slave:rec_spi_ports|bit_cnt[26] ; SPI_slave:rec_spi_ports|rx_buf[6]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.577      ; 0.405      ;
; 0.250 ; SPI_slave:rec_spi_ports|bit_cnt[21] ; SPI_slave:rec_spi_ports|rx_buf[11]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.675      ; 0.509      ;
; 0.251 ; SPI_slave:rec_spi_ports|bit_cnt[18] ; SPI_slave:rec_spi_ports|rx_buf[14]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.577      ; 0.412      ;
; 0.256 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.280      ; 1.650      ;
; 0.256 ; SPI_slave:rec_spi_ports|bit_cnt[27] ; SPI_slave:rec_spi_ports|rx_buf[5]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.675      ; 0.515      ;
; 0.257 ; SPI_slave:rec_spi_ports|bit_cnt[20] ; SPI_slave:rec_spi_ports|rx_buf[12]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.577      ; 0.418      ;
; 0.257 ; SPI_slave:rec_spi_ports|bit_cnt[19] ; SPI_slave:rec_spi_ports|rx_buf[13]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.577      ; 0.418      ;
; 0.257 ; SPI_slave:rec_spi_ports|bit_cnt[16] ; SPI_slave:rec_spi_ports|rx_buf[16]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.577      ; 0.418      ;
; 0.259 ; SPI_slave:rec_spi_ports|bit_cnt[17] ; SPI_slave:rec_spi_ports|rx_buf[15]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.577      ; 0.420      ;
; 0.261 ; SPI_slave:rec_spi_ports|bit_cnt[31] ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.182      ; 0.527      ;
; 0.268 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.278      ; 1.660      ;
; 0.276 ; SPI_slave:rec_spi_ports|bit_cnt[11] ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.139      ; 0.499      ;
; 0.276 ; SPI_slave:rec_spi_ports|bit_cnt[29] ; SPI_slave:rec_spi_ports|rx_buf[3]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.675      ; 0.535      ;
; 0.278 ; SPI_slave:rec_spi_ports|bit_cnt[5]  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.025      ; 0.387      ;
; 0.281 ; SPI_slave:rec_spi_ports|bit_cnt[30] ; SPI_slave:rec_spi_ports|rx_buf[2]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.665      ; 0.530      ;
; 0.282 ; SPI_slave:rec_spi_ports|bit_cnt[3]  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.025      ; 0.391      ;
; 0.282 ; SPI_slave:rec_spi_ports|bit_cnt[1]  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.025      ; 0.391      ;
; 0.282 ; SPI_slave:rec_spi_ports|bit_cnt[24] ; SPI_slave:rec_spi_ports|rx_buf[8]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.675      ; 0.541      ;
; 0.283 ; SPI_slave:rec_spi_ports|bit_cnt[6]  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.025      ; 0.392      ;
; 0.286 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.278      ; 1.678      ;
; 0.291 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.278      ; 1.683      ;
; 0.291 ; SPI_slave:rec_spi_ports|bit_cnt[13] ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.398      ;
; 0.291 ; SPI_slave:rec_spi_ports|bit_cnt[23] ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.398      ;
; 0.292 ; SPI_slave:rec_spi_ports|bit_cnt[18] ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.399      ;
; 0.293 ; SPI_slave:rec_spi_ports|bit_cnt[26] ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.400      ;
; 0.293 ; SPI_slave:rec_spi_ports|bit_cnt[22] ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.400      ;
; 0.294 ; SPI_slave:rec_spi_ports|bit_cnt[28] ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.401      ;
; 0.294 ; SPI_slave:rec_spi_ports|bit_cnt[21] ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.401      ;
; 0.296 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.280      ; 1.690      ;
; 0.296 ; SPI_slave:rec_spi_ports|bit_cnt[11] ; SPI_slave:rec_spi_ports|rx_buf[21]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.618      ; 0.498      ;
; 0.300 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.334      ; 1.748      ;
; 0.300 ; SPI_slave:rec_spi_ports|bit_cnt[10] ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.407      ;
; 0.305 ; SPI_slave:rec_spi_ports|bit_cnt[8]  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.412      ;
; 0.309 ; SPI_slave:rec_spi_ports|bit_cnt[31] ; SPI_slave:rec_spi_ports|rx_buf[1]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.618      ; 0.511      ;
; 0.317 ; SPI_slave:rec_spi_ports|bit_cnt[13] ; SPI_slave:rec_spi_ports|rx_buf[19]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.618      ; 0.519      ;
; 0.323 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.625      ; 2.062      ;
; 0.325 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.334      ; 1.773      ;
; 0.351 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.742      ; 2.207      ;
; 0.351 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[23]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.027      ; 0.462      ;
; 0.351 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[0]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.027      ; 0.462      ;
; 0.359 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.280      ; 1.753      ;
; 0.360 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.280      ; 1.754      ;
; 0.364 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.334      ; 1.812      ;
; 0.364 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.625      ; 1.603      ;
; 0.365 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.294      ; 1.773      ;
; 0.365 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.027      ; 0.476      ;
; 0.365 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.027      ; 0.476      ;
; 0.366 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.294      ; 1.774      ;
; 0.366 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.742      ; 1.722      ;
; 0.370 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[10]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.027      ; 0.481      ;
; 0.371 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.294      ; 1.779      ;
; 0.371 ; SPI_slave:rec_spi_ports|wr_add      ; SPI_slave:rec_spi_ports|rx_buf[4]            ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.027      ; 0.482      ;
; 0.377 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.334      ; 1.825      ;
; 0.387 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.176      ; 1.677      ;
; 0.388 ; SPI_slave:rec_spi_ports|bit_cnt[23] ; SPI_slave:rec_spi_ports|rx_buf[9]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.658      ; 0.630      ;
; 0.389 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.294      ; 1.797      ;
; 0.391 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.334      ; 1.839      ;
; 0.391 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.176      ; 1.681      ;
; 0.392 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.294      ; 1.800      ;
; 0.395 ; rec_ss_n                            ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.280      ; 1.789      ;
; 0.400 ; SPI_slave:rec_spi_ports|bit_cnt[25] ; SPI_slave:rec_spi_ports|rx_buf[7]            ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.658      ; 0.642      ;
+-------+-------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ecg_sclk'                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.199 ; SPI_slave:ecg_spi_ports|rd_add               ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|wr_add               ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; SPI_slave:ecg_spi_ports|rx_buf[17]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; SPI_slave:ecg_spi_ports|rx_buf[14]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; SPI_slave:ecg_spi_ports|rx_buf[12]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; SPI_slave:ecg_spi_ports|rx_buf[9]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; SPI_slave:ecg_spi_ports|rx_buf[6]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.211 ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.318      ;
; 0.211 ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.318      ;
; 0.223 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.330      ;
; 0.229 ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.336      ;
; 0.232 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.340      ;
; 0.285 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.392      ;
; 0.286 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.394      ;
; 0.287 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.395      ;
; 0.287 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.394      ;
; 0.288 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.395      ;
; 0.295 ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.403      ;
; 0.297 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.405      ;
; 0.299 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.165      ; 0.548      ;
; 0.303 ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.411      ;
; 0.316 ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.605      ; 0.505      ;
; 0.319 ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.613      ; 0.516      ;
; 0.323 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|miso~reg0            ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.244      ; 1.681      ;
; 0.324 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.625      ; 0.533      ;
; 0.324 ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; SPI_slave:ecg_spi_ports|rx_buf[10]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.518      ; 0.426      ;
; 0.325 ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; SPI_slave:ecg_spi_ports|rx_buf[11]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.518      ; 0.427      ;
; 0.326 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[19]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.027      ; 0.437      ;
; 0.327 ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; SPI_slave:ecg_spi_ports|rx_buf[13]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.518      ; 0.429      ;
; 0.329 ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; SPI_slave:ecg_spi_ports|rx_buf[16]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.635      ; 0.548      ;
; 0.330 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[22]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.027      ; 0.441      ;
; 0.338 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.163      ; 0.585      ;
; 0.342 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.297      ; 1.753      ;
; 0.343 ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.192      ; 0.619      ;
; 0.343 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.723      ; 1.680      ;
; 0.345 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.318      ; 1.777      ;
; 0.345 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.580      ; 2.039      ;
; 0.350 ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; SPI_slave:ecg_spi_ports|rx_buf[18]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.498      ; 0.432      ;
; 0.357 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.295      ; 1.766      ;
; 0.362 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.318      ; 1.794      ;
; 0.363 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.302      ; 1.779      ;
; 0.363 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.723      ; 2.200      ;
; 0.365 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.580      ; 1.559      ;
; 0.367 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.318      ; 1.799      ;
; 0.374 ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; SPI_slave:ecg_spi_ports|rx_buf[15]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.498      ; 0.456      ;
; 0.375 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.295      ; 1.784      ;
; 0.376 ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.165      ; 0.625      ;
; 0.379 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.302      ; 1.795      ;
; 0.380 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.295      ; 1.789      ;
; 0.381 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.295      ; 1.790      ;
; 0.384 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.302      ; 1.800      ;
; 0.385 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.580      ; 2.079      ;
; 0.388 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.302      ; 1.804      ;
; 0.392 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.295      ; 1.801      ;
; 0.392 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.302      ; 1.808      ;
; 0.396 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.580      ; 1.590      ;
; 0.400 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.302      ; 1.816      ;
; 0.400 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.295      ; 1.809      ;
; 0.402 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.285      ; 1.801      ;
; 0.404 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.297      ; 1.815      ;
; 0.405 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.297      ; 1.816      ;
; 0.405 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.297      ; 1.816      ;
; 0.415 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.285      ; 1.814      ;
; 0.419 ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; SPI_slave:ecg_spi_ports|rx_buf[23]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.442      ; 0.445      ;
; 0.422 ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; SPI_slave:ecg_spi_ports|rx_buf[3]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.442      ; 0.448      ;
; 0.426 ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; SPI_slave:ecg_spi_ports|rx_buf[2]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.442      ; 0.452      ;
; 0.431 ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.174      ; 0.689      ;
; 0.437 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.302      ; 1.853      ;
; 0.444 ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; SPI_slave:ecg_spi_ports|rx_buf[20]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.589      ; 0.617      ;
; 0.456 ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.563      ;
; 0.456 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.302      ; 1.872      ;
; 0.466 ; ecg_ss_n                                     ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.295      ; 1.875      ;
; 0.472 ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; SPI_slave:ecg_spi_ports|rd_add               ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.485      ; 0.541      ;
; 0.477 ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.023      ; 0.584      ;
; 0.478 ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; SPI_slave:ecg_spi_ports|rx_buf[21]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.442      ; 0.504      ;
; 0.487 ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.058      ; 0.629      ;
; 0.490 ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; SPI_slave:ecg_spi_ports|rx_buf[1]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.442      ; 0.516      ;
; 0.496 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[0]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.055      ; 0.635      ;
; 0.515 ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; SPI_slave:ecg_spi_ports|rx_buf[4]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.516      ; 0.615      ;
; 0.522 ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; SPI_slave:ecg_spi_ports|rx_buf[8]            ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.518      ; 0.624      ;
; 0.529 ; SPI_slave:ecg_spi_ports|wr_add               ; SPI_slave:ecg_spi_ports|rx_buf[7]            ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.652      ;
; 0.530 ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.068      ; 0.682      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rec_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.640 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.244      ; 3.361      ;
; -1.640 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.244      ; 3.361      ;
; -1.640 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.244      ; 3.361      ;
; -1.640 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.244      ; 3.361      ;
; -1.640 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.244      ; 3.361      ;
; -1.514 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.131      ; 3.122      ;
; -1.514 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.131      ; 3.122      ;
; -1.514 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.131      ; 3.122      ;
; -1.514 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.131      ; 3.122      ;
; -1.514 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.131      ; 3.122      ;
; -1.514 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.131      ; 3.122      ;
; -1.413 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.231      ; 3.121      ;
; -1.413 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.231      ; 3.121      ;
; -1.413 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.231      ; 3.121      ;
; -1.413 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.231      ; 3.121      ;
; -1.413 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.231      ; 3.121      ;
; -1.399 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.229      ; 3.105      ;
; -1.399 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.229      ; 3.105      ;
; -1.399 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.229      ; 3.105      ;
; -1.362 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.282      ; 3.121      ;
; -1.362 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.282      ; 3.121      ;
; -1.362 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.282      ; 3.121      ;
; -1.362 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.282      ; 3.121      ;
; -1.362 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.282      ; 3.121      ;
; -0.890 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.084      ; 2.451      ;
; -0.890 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.084      ; 2.451      ;
; -0.890 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.084      ; 2.451      ;
; -0.890 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.084      ; 2.451      ;
; -0.890 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.084      ; 2.451      ;
; -0.890 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.084      ; 2.451      ;
; -0.890 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.084      ; 2.451      ;
; -0.890 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.084      ; 2.451      ;
; -0.890 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.084      ; 2.451      ;
; -0.890 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.084      ; 2.451      ;
; -0.890 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.084      ; 2.451      ;
; -0.890 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.084      ; 2.451      ;
; -0.890 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.084      ; 2.451      ;
; -0.890 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.084      ; 2.451      ;
; -0.890 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.084      ; 2.451      ;
; -0.802 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.172      ; 2.451      ;
; -0.632 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.221      ; 2.330      ;
; -0.632 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.221      ; 2.330      ;
; -0.610 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.244      ; 2.831      ;
; -0.610 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.244      ; 2.831      ;
; -0.610 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.244      ; 2.831      ;
; -0.610 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.244      ; 2.831      ;
; -0.610 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.244      ; 2.831      ;
; -0.605 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.262      ; 2.344      ;
; -0.605 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.262      ; 2.344      ;
; -0.605 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.262      ; 2.344      ;
; -0.605 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.262      ; 2.344      ;
; -0.605 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.262      ; 2.344      ;
; -0.605 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.262      ; 2.344      ;
; -0.605 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.262      ; 2.344      ;
; -0.605 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.262      ; 2.344      ;
; -0.566 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.122      ; 2.165      ;
; -0.566 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.122      ; 2.165      ;
; -0.566 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.122      ; 2.165      ;
; -0.566 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.122      ; 2.165      ;
; -0.566 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.122      ; 2.165      ;
; -0.566 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.122      ; 2.165      ;
; -0.566 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.122      ; 2.165      ;
; -0.517 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.131      ; 2.625      ;
; -0.517 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.131      ; 2.625      ;
; -0.517 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.131      ; 2.625      ;
; -0.517 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.131      ; 2.625      ;
; -0.517 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.131      ; 2.625      ;
; -0.517 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.131      ; 2.625      ;
; -0.416 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.231      ; 2.624      ;
; -0.416 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.231      ; 2.624      ;
; -0.416 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.231      ; 2.624      ;
; -0.416 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.231      ; 2.624      ;
; -0.416 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.231      ; 2.624      ;
; -0.406 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.229      ; 2.612      ;
; -0.406 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.229      ; 2.612      ;
; -0.406 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.229      ; 2.612      ;
; -0.365 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.282      ; 2.624      ;
; -0.365 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.282      ; 2.624      ;
; -0.365 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.282      ; 2.624      ;
; -0.365 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.282      ; 2.624      ;
; -0.365 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.282      ; 2.624      ;
; 0.074  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.710      ; 2.613      ;
; 0.103  ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.710      ; 2.084      ;
; 0.153  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.688      ; 2.512      ;
; 0.164  ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.688      ; 2.001      ;
; 0.173  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.084      ; 1.888      ;
; 0.173  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.084      ; 1.888      ;
; 0.173  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.084      ; 1.888      ;
; 0.173  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.084      ; 1.888      ;
; 0.173  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.084      ; 1.888      ;
; 0.173  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.084      ; 1.888      ;
; 0.173  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.084      ; 1.888      ;
; 0.173  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.084      ; 1.888      ;
; 0.173  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.084      ; 1.888      ;
; 0.173  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.084      ; 1.888      ;
; 0.173  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.084      ; 1.888      ;
; 0.173  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.084      ; 1.888      ;
; 0.173  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.084      ; 1.888      ;
; 0.173  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.084      ; 1.888      ;
; 0.173  ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.084      ; 1.888      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ecg_sclk'                                                                                               ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.273 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.234      ; 2.984      ;
; -1.273 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.234      ; 2.984      ;
; -1.263 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.244      ; 2.984      ;
; -1.263 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.244      ; 2.984      ;
; -1.263 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.244      ; 2.984      ;
; -1.263 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.244      ; 2.984      ;
; -1.263 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.244      ; 2.984      ;
; -1.263 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.244      ; 2.984      ;
; -1.263 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.244      ; 2.984      ;
; -1.261 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.246      ; 2.984      ;
; -1.261 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.246      ; 2.984      ;
; -1.261 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.246      ; 2.984      ;
; -1.261 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.246      ; 2.984      ;
; -1.256 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.251      ; 2.984      ;
; -1.256 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.251      ; 2.984      ;
; -1.256 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.251      ; 2.984      ;
; -1.256 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.251      ; 2.984      ;
; -1.256 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.251      ; 2.984      ;
; -1.256 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.251      ; 2.984      ;
; -1.256 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.251      ; 2.984      ;
; -1.256 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.251      ; 2.984      ;
; -1.241 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.266      ; 2.984      ;
; -1.241 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.266      ; 2.984      ;
; -1.241 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.266      ; 2.984      ;
; -0.721 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.110      ; 2.308      ;
; -0.721 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.110      ; 2.308      ;
; -0.721 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.110      ; 2.308      ;
; -0.721 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.110      ; 2.308      ;
; -0.721 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.110      ; 2.308      ;
; -0.721 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.110      ; 2.308      ;
; -0.721 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.110      ; 2.308      ;
; -0.721 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.110      ; 2.308      ;
; -0.721 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.110      ; 2.308      ;
; -0.700 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.096      ; 2.273      ;
; -0.700 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.096      ; 2.273      ;
; -0.700 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.096      ; 2.273      ;
; -0.700 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.096      ; 2.273      ;
; -0.700 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.096      ; 2.273      ;
; -0.700 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.096      ; 2.273      ;
; -0.700 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.096      ; 2.273      ;
; -0.700 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.096      ; 2.273      ;
; -0.700 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.096      ; 2.273      ;
; -0.699 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.218      ; 2.394      ;
; -0.680 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.222      ; 2.379      ;
; -0.680 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.222      ; 2.379      ;
; -0.663 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.245      ; 2.385      ;
; -0.663 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.245      ; 2.385      ;
; -0.663 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.245      ; 2.385      ;
; -0.663 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.245      ; 2.385      ;
; -0.663 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.245      ; 2.385      ;
; -0.663 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.245      ; 2.385      ;
; -0.647 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.233      ; 2.357      ;
; -0.644 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.264      ; 2.385      ;
; -0.618 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.098      ; 2.193      ;
; -0.618 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.098      ; 2.193      ;
; -0.618 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.098      ; 2.193      ;
; -0.618 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.098      ; 2.193      ;
; -0.283 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.234      ; 2.494      ;
; -0.283 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.234      ; 2.494      ;
; -0.273 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.244      ; 2.494      ;
; -0.273 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.244      ; 2.494      ;
; -0.273 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.244      ; 2.494      ;
; -0.273 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.244      ; 2.494      ;
; -0.273 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.244      ; 2.494      ;
; -0.273 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.244      ; 2.494      ;
; -0.273 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.244      ; 2.494      ;
; -0.272 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.246      ; 2.495      ;
; -0.272 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.246      ; 2.495      ;
; -0.272 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.246      ; 2.495      ;
; -0.272 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.246      ; 2.495      ;
; -0.266 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.251      ; 2.494      ;
; -0.266 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.251      ; 2.494      ;
; -0.266 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.251      ; 2.494      ;
; -0.266 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.251      ; 2.494      ;
; -0.266 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.251      ; 2.494      ;
; -0.266 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.251      ; 2.494      ;
; -0.266 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.251      ; 2.494      ;
; -0.266 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.251      ; 2.494      ;
; -0.251 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.266      ; 2.494      ;
; -0.251 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.266      ; 2.494      ;
; -0.251 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.266      ; 2.494      ;
; 0.260  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.669      ; 1.886      ;
; 0.263  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.669      ; 2.383      ;
; 0.266  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.531      ; 1.742      ;
; 0.302  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.531      ; 2.206      ;
; 0.303  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.531      ; 1.705      ;
; 0.313  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.531      ; 2.195      ;
; 0.334  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.110      ; 1.753      ;
; 0.334  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.110      ; 1.753      ;
; 0.334  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.110      ; 1.753      ;
; 0.334  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.110      ; 1.753      ;
; 0.334  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.110      ; 1.753      ;
; 0.334  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.110      ; 1.753      ;
; 0.334  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.110      ; 1.753      ;
; 0.334  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.110      ; 1.753      ;
; 0.334  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.110      ; 1.753      ;
; 0.348  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.096      ; 1.725      ;
; 0.348  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.096      ; 1.725      ;
; 0.348  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.096      ; 1.725      ;
; 0.348  ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.096      ; 1.725      ;
+--------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ecg_sclk'                                                                                               ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.288 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.580      ; 1.982      ;
; 0.330 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.580      ; 1.524      ;
; 0.338 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.316      ; 1.768      ;
; 0.343 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.143      ; 1.600      ;
; 0.343 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.143      ; 1.600      ;
; 0.343 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.143      ; 1.600      ;
; 0.343 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.143      ; 1.600      ;
; 0.348 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.284      ; 1.746      ;
; 0.352 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.723      ; 2.189      ;
; 0.357 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.297      ; 1.768      ;
; 0.357 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.297      ; 1.768      ;
; 0.357 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.297      ; 1.768      ;
; 0.357 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.297      ; 1.768      ;
; 0.357 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.297      ; 1.768      ;
; 0.357 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.297      ; 1.768      ;
; 0.376 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.272      ; 1.762      ;
; 0.376 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.272      ; 1.762      ;
; 0.381 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|trdy~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.723      ; 1.718      ;
; 0.392 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.268      ; 1.774      ;
; 0.407 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.141      ; 1.662      ;
; 0.407 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.141      ; 1.662      ;
; 0.407 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.141      ; 1.662      ;
; 0.407 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.141      ; 1.662      ;
; 0.407 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.141      ; 1.662      ;
; 0.407 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.141      ; 1.662      ;
; 0.407 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.141      ; 1.662      ;
; 0.407 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.141      ; 1.662      ;
; 0.407 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.141      ; 1.662      ;
; 0.409 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.580      ; 2.103      ;
; 0.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.156      ; 1.689      ;
; 0.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.156      ; 1.689      ;
; 0.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.156      ; 1.689      ;
; 0.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.156      ; 1.689      ;
; 0.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.156      ; 1.689      ;
; 0.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.156      ; 1.689      ;
; 0.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.156      ; 1.689      ;
; 0.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.156      ; 1.689      ;
; 0.419 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.156      ; 1.689      ;
; 0.446 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|roe~_emulated        ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.580      ; 1.640      ;
; 0.968 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.318      ; 2.400      ;
; 0.968 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.318      ; 2.400      ;
; 0.968 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.318      ; 2.400      ;
; 0.984 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.302      ; 2.400      ;
; 0.984 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.302      ; 2.400      ;
; 0.984 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.302      ; 2.400      ;
; 0.984 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.302      ; 2.400      ;
; 0.984 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.302      ; 2.400      ;
; 0.984 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.302      ; 2.400      ;
; 0.984 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.302      ; 2.400      ;
; 0.984 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.302      ; 2.400      ;
; 0.989 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.297      ; 2.400      ;
; 0.989 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.297      ; 2.400      ;
; 0.989 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.297      ; 2.400      ;
; 0.989 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.297      ; 2.400      ;
; 0.991 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.295      ; 2.400      ;
; 0.991 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.295      ; 2.400      ;
; 0.991 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.295      ; 2.400      ;
; 0.991 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.295      ; 2.400      ;
; 0.991 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.295      ; 2.400      ;
; 0.991 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.295      ; 2.400      ;
; 0.991 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.295      ; 2.400      ;
; 1.000 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.285      ; 2.399      ;
; 1.000 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.285      ; 2.399      ;
; 1.365 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.143      ; 2.122      ;
; 1.365 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.143      ; 2.122      ;
; 1.365 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.143      ; 2.122      ;
; 1.365 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.143      ; 2.122      ;
; 1.376 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|miso~en              ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.316      ; 2.306      ;
; 1.381 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.284      ; 2.279      ;
; 1.395 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.297      ; 2.306      ;
; 1.395 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.297      ; 2.306      ;
; 1.395 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.297      ; 2.306      ;
; 1.395 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.297      ; 2.306      ;
; 1.395 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.297      ; 2.306      ;
; 1.395 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.297      ; 2.306      ;
; 1.414 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.272      ; 2.300      ;
; 1.414 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.272      ; 2.300      ;
; 1.433 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.268      ; 2.315      ;
; 1.444 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.141      ; 2.199      ;
; 1.444 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.141      ; 2.199      ;
; 1.444 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.141      ; 2.199      ;
; 1.444 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.141      ; 2.199      ;
; 1.444 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.141      ; 2.199      ;
; 1.444 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.141      ; 2.199      ;
; 1.444 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.141      ; 2.199      ;
; 1.444 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.141      ; 2.199      ;
; 1.444 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.141      ; 2.199      ;
; 1.462 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.156      ; 2.232      ;
; 1.462 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.156      ; 2.232      ;
; 1.462 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.156      ; 2.232      ;
; 1.462 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.156      ; 2.232      ;
; 1.462 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.156      ; 2.232      ;
; 1.462 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.156      ; 2.232      ;
; 1.462 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.156      ; 2.232      ;
; 1.462 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.156      ; 2.232      ;
; 1.462 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.156      ; 2.232      ;
; 1.950 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.318      ; 2.882      ;
; 1.950 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.318      ; 2.882      ;
; 1.950 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.318      ; 2.882      ;
; 1.965 ; ecg_ss_n  ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.302      ; 2.881      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rec_sclk'                                                                                               ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.313      ; 1.725      ;
; 0.298 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.313      ; 1.725      ;
; 0.298 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.313      ; 1.725      ;
; 0.298 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.313      ; 1.725      ;
; 0.298 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.313      ; 1.725      ;
; 0.298 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.313      ; 1.725      ;
; 0.298 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.313      ; 1.725      ;
; 0.298 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.313      ; 1.725      ;
; 0.311 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.591      ;
; 0.311 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.591      ;
; 0.311 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.591      ;
; 0.311 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.591      ;
; 0.311 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.591      ;
; 0.311 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.591      ;
; 0.311 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.166      ; 1.591      ;
; 0.334 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.270      ; 1.718      ;
; 0.334 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.270      ; 1.718      ;
; 0.381 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.625      ; 2.120      ;
; 0.397 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.742      ; 2.253      ;
; 0.411 ; rec_ss_n  ; SPI_slave:rec_spi_ports|rrdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.742      ; 1.767      ;
; 0.414 ; rec_ss_n  ; SPI_slave:rec_spi_ports|roe~_emulated        ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.625      ; 1.653      ;
; 0.453 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.765      ; 1.832      ;
; 0.457 ; rec_ss_n  ; SPI_slave:rec_spi_ports|trdy~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.765      ; 2.336      ;
; 0.487 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.219      ; 1.820      ;
; 0.579 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.127      ; 1.820      ;
; 0.579 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.127      ; 1.820      ;
; 0.579 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.127      ; 1.820      ;
; 0.579 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.127      ; 1.820      ;
; 0.579 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.127      ; 1.820      ;
; 0.579 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.127      ; 1.820      ;
; 0.579 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.127      ; 1.820      ;
; 0.579 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.127      ; 1.820      ;
; 0.579 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.127      ; 1.820      ;
; 0.579 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.127      ; 1.820      ;
; 0.579 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.127      ; 1.820      ;
; 0.579 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.127      ; 1.820      ;
; 0.579 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.127      ; 1.820      ;
; 0.579 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.127      ; 1.820      ;
; 0.579 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.127      ; 1.820      ;
; 1.079 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.334      ; 2.527      ;
; 1.079 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.334      ; 2.527      ;
; 1.079 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.334      ; 2.527      ;
; 1.079 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.334      ; 2.527      ;
; 1.079 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.334      ; 2.527      ;
; 1.122 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.278      ; 2.514      ;
; 1.122 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.278      ; 2.514      ;
; 1.122 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.278      ; 2.514      ;
; 1.132 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.280      ; 2.526      ;
; 1.132 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.280      ; 2.526      ;
; 1.132 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.280      ; 2.526      ;
; 1.132 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.280      ; 2.526      ;
; 1.132 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.280      ; 2.526      ;
; 1.237 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.176      ; 2.527      ;
; 1.237 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.176      ; 2.527      ;
; 1.237 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.176      ; 2.527      ;
; 1.237 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.176      ; 2.527      ;
; 1.237 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.176      ; 2.527      ;
; 1.237 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.176      ; 2.527      ;
; 1.316 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[8]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.166      ; 2.096      ;
; 1.316 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[9]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.166      ; 2.096      ;
; 1.316 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[10]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.166      ; 2.096      ;
; 1.316 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[11]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.166      ; 2.096      ;
; 1.316 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[13]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.166      ; 2.096      ;
; 1.316 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[14]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.166      ; 2.096      ;
; 1.316 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[31]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.166      ; 2.096      ;
; 1.317 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.294      ; 2.725      ;
; 1.317 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.294      ; 2.725      ;
; 1.317 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.294      ; 2.725      ;
; 1.317 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.294      ; 2.725      ;
; 1.317 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.294      ; 2.725      ;
; 1.341 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[1]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.313      ; 2.268      ;
; 1.341 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[2]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.313      ; 2.268      ;
; 1.341 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[3]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.313      ; 2.268      ;
; 1.341 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[4]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.313      ; 2.268      ;
; 1.341 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[5]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.313      ; 2.268      ;
; 1.341 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[6]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.313      ; 2.268      ;
; 1.341 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[7]           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.313      ; 2.268      ;
; 1.341 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[32]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.313      ; 2.268      ;
; 1.370 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[12]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.270      ; 2.254      ;
; 1.370 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[15]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.270      ; 2.254      ;
; 1.537 ; rec_ss_n  ; SPI_slave:rec_spi_ports|miso~en              ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.219      ; 2.370      ;
; 1.629 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[16]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.127      ; 2.370      ;
; 1.629 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[17]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.127      ; 2.370      ;
; 1.629 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[18]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.127      ; 2.370      ;
; 1.629 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[19]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.127      ; 2.370      ;
; 1.629 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[20]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.127      ; 2.370      ;
; 1.629 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[21]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.127      ; 2.370      ;
; 1.629 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[22]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.127      ; 2.370      ;
; 1.629 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[23]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.127      ; 2.370      ;
; 1.629 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[24]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.127      ; 2.370      ;
; 1.629 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[25]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.127      ; 2.370      ;
; 1.629 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[26]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.127      ; 2.370      ;
; 1.629 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[27]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.127      ; 2.370      ;
; 1.629 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[28]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.127      ; 2.370      ;
; 1.629 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[29]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.127      ; 2.370      ;
; 1.629 ; rec_ss_n  ; SPI_slave:rec_spi_ports|bit_cnt[30]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.127      ; 2.370      ;
; 2.066 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.334      ; 3.014      ;
; 2.066 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.334      ; 3.014      ;
; 2.066 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.334      ; 3.014      ;
; 2.066 ; rec_ss_n  ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.334      ; 3.014      ;
+-------+-----------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; -0.162 ; 0.054        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[15]           ;
; -0.162 ; 0.054        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[16]           ;
; -0.162 ; 0.054        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[17]           ;
; -0.162 ; 0.054        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[18]           ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rd_add               ;
; -0.160 ; 0.056        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[19]           ;
; -0.160 ; 0.056        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[22]           ;
; -0.160 ; 0.056        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|trdy~_emulated       ;
; -0.160 ; 0.056        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|wr_add               ;
; -0.158 ; 0.058        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[0]            ;
; -0.144 ; 0.072        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[20]           ;
; -0.144 ; 0.072        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi_ports|rx_buf[5]            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|roe~_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rrdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|trdy~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi_ports|tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|wr_add               ;
; -0.174 ; 0.042        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[11]           ;
; -0.174 ; 0.042        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[3]            ;
; -0.174 ; 0.042        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[5]            ;
; -0.174 ; 0.042        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[8]            ;
; -0.171 ; 0.045        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[17]           ;
; -0.171 ; 0.045        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[18]           ;
; -0.171 ; 0.045        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[19]           ;
; -0.171 ; 0.045        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[1]            ;
; -0.171 ; 0.045        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[20]           ;
; -0.171 ; 0.045        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[21]           ;
; -0.171 ; 0.045        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[22]           ;
; -0.171 ; 0.045        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi_ports|rx_buf[2]            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i2s_clk'                                                         ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                    ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; i2s_clk ; Rise       ; i2s_clk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|lr_edge     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|neg_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|valid       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zbclk       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zlrclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzbclk      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzlrclk     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzbclk     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; i2s_clk ; Rise       ; I2S:i2s_ports|zzzlrclk    ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[0]  ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[10] ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[11] ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[12] ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[13] ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[14] ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[1]  ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[2]  ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[3]  ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[4]  ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[5]  ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[6]  ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[7]  ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[8]  ;
; -0.086 ; 0.098        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[9]  ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[0]  ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[1]  ;
; -0.082 ; 0.102        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[2]  ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|pos_edge    ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[0]      ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[1]      ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[2]      ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[3]      ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|cnt[4]      ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[15] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[16] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[17] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[18] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[19] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[20] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[21] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[22] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|l_sr_in[23] ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|lr_edge     ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|neg_edge    ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; i2s_clk ; Rise       ; I2S:i2s_ports|r_sr_in[10] ;
+--------+--------------+----------------+-----------------+---------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_ss_n ; Rise       ; rec_ss_n                                  ;
; -0.028 ; -0.028       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[10]~53|dataa         ;
; -0.028 ; -0.028       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[4]~77|dataa          ;
; -0.027 ; -0.027       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[18]~21|dataa         ;
; -0.027 ; -0.027       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[19]~17|dataa         ;
; -0.024 ; -0.024       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[12]~45     ;
; -0.024 ; -0.024       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[15]~33     ;
; -0.024 ; -0.024       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[3]~81      ;
; -0.024 ; -0.024       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[5]~73      ;
; -0.024 ; -0.024       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[9]~57      ;
; -0.023 ; -0.023       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[23]~1      ;
; -0.023 ; -0.023       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[6]~69      ;
; -0.023 ; -0.023       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[8]~61      ;
; -0.022 ; -0.022       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[0]~93      ;
; -0.022 ; -0.022       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[1]~89      ;
; -0.021 ; -0.021       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[10]~53     ;
; -0.021 ; -0.021       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[14]~37     ;
; -0.021 ; -0.021       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[20]~13     ;
; -0.021 ; -0.021       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[4]~77      ;
; -0.021 ; -0.021       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[12]~45|datac         ;
; -0.021 ; -0.021       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[15]~33|datac         ;
; -0.021 ; -0.021       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[3]~81|datac          ;
; -0.021 ; -0.021       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[5]~73|datac          ;
; -0.021 ; -0.021       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[9]~57|datac          ;
; -0.020 ; -0.020       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[18]~21     ;
; -0.020 ; -0.020       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[19]~17     ;
; -0.020 ; -0.020       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[23]~1|datac          ;
; -0.020 ; -0.020       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[6]~69|datac          ;
; -0.020 ; -0.020       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[8]~61|datac          ;
; -0.019 ; -0.019       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[17]~25     ;
; -0.019 ; -0.019       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[0]~93|datac          ;
; -0.019 ; -0.019       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[1]~89|datac          ;
; -0.018 ; -0.018       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[7]~65      ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[14]~37|datac         ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[20]~13|datac         ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[17]~25|datac         ;
; -0.015 ; -0.015       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[7]~65|datac          ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[11]~49|datad         ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[22]~5|datad          ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[16]~29|datad         ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[21]~9|datad          ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[2]~85|datad          ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|tx_buf[13]~41|datad         ;
; -0.008 ; -0.008       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[11]~49     ;
; -0.008 ; -0.008       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[22]~5      ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[16]~29     ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[21]~9      ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[2]~85      ;
; -0.006 ; -0.006       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|tx_buf[13]~41     ;
; 0.003  ; 0.003        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[23]       ;
; 0.004  ; 0.004        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[7]        ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[11]|datad           ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[17]|datad           ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[18]|datad           ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[21]|datad           ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[2]|datad            ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[5]|datad            ;
; 0.005  ; 0.005        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[16]       ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[1]|datad            ;
; 0.005  ; 0.005        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[22]|datad           ;
; 0.006  ; 0.006        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[23]|datac           ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[12]|datad           ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[7]|datac            ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[0]|datad            ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[13]|datad           ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[14]|datad           ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[15]|datad           ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[16]|datac           ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[9]|datad            ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[11]       ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[17]       ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[18]       ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[21]       ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[2]        ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[5]        ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[10]|datad           ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[4]|datad            ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[1]        ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[22]       ;
; 0.010  ; 0.010        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[8]|datad            ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[19]|datad           ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[20]|datad           ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[3]|datad            ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|rx_data[6]|datad            ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[12]       ;
; 0.013  ; 0.013        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[0]        ;
; 0.013  ; 0.013        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[13]       ;
; 0.013  ; 0.013        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[14]       ;
; 0.013  ; 0.013        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[15]       ;
; 0.013  ; 0.013        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[9]        ;
; 0.014  ; 0.014        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[10]       ;
; 0.014  ; 0.014        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[4]        ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[8]        ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[19]       ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[20]       ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[3]        ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi_ports|rx_data[6]        ;
; 0.019  ; 0.019        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~2clkctrl|inclk[0] ;
; 0.019  ; 0.019        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~2clkctrl|outclk   ;
; 0.044  ; 0.044        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi_ports|process_1~0clkctrl|inclk[0] ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                                   ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[12]|dataa            ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[21]|datab            ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[2]~85       ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[12]~45      ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[5]~73       ;
; -0.011 ; -0.011       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[12]        ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[16]|datad            ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[18]|datad            ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[2]~85|datac           ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[8]~61|datad           ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[10]|datad            ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[11]|datad            ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[15]|datad            ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[17]|datad            ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[22]|datad            ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[4]|datad             ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[10]~53|datad          ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[11]~49|datad          ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[12]~45|datac          ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[13]~41|datad          ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[14]~37|datad          ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[16]~29|datad          ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[18]~21|datad          ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[19]~17|datad          ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[20]~13|datad          ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[21]~9|datad           ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[22]~5|datad           ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[3]~81|datad           ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[5]~73|datac           ;
; -0.009 ; -0.009       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[9]~57|datad           ;
; -0.008 ; -0.008       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[21]        ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[20]|datad            ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[7]|datad             ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[8]|datad             ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[9]|datad             ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[0]~93|datad           ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[17]~25|datad          ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[1]~89|datad           ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[3]|datad             ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[5]|datad             ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[6]|datad             ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[0]|datad             ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[13]|datad            ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[1]|datad             ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[23]|datad            ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[2]|datad             ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[15]~33|datad          ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[23]~1|datad           ;
; -0.006 ; -0.006       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[6]~69|datad           ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[16]        ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[18]        ;
; -0.005 ; -0.005       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[8]~61       ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[14]|datad            ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[4]~77|datad           ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[10]        ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[11]        ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[15]        ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[17]        ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[22]        ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[4]         ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[10]~53      ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[11]~49      ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[13]~41      ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[14]~37      ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[16]~29      ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[18]~21      ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[19]~17      ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[20]~13      ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[21]~9       ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[22]~5       ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[3]~81       ;
; -0.004 ; -0.004       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[9]~57       ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|tx_buf[7]~65|datad           ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[20]        ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[7]         ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[8]         ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[9]         ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[0]~93       ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[17]~25      ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[1]~89       ;
; -0.003 ; -0.003       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|rx_data[19]|datad            ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[3]         ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[5]         ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[6]         ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[0]         ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[13]        ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[1]         ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[23]        ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[2]         ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[15]~33      ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[23]~1       ;
; -0.001 ; -0.001       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[6]~69       ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[14]        ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[4]~77       ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|tx_buf[7]~65       ;
; 0.002  ; 0.002        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi_ports|rx_data[19]        ;
; 0.024  ; 0.024        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|inclk[0]  ;
; 0.024  ; 0.024        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~1clkctrl|outclk    ;
; 0.025  ; 0.025        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi_ports|process_1~10clkctrl|inclk[0] ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------+
; Setup Times                                                                        ;
+-----------------------+------------+--------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+-------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; 2.083  ; 2.634 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.787  ; 1.265 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 1.943  ; 2.573 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 2.276  ; 2.937 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 1.621  ; 2.231 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; 1.851  ; 2.549 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; 1.405  ; 2.027 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; 1.457  ; 2.114 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; 1.278  ; 1.902 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; 1.546  ; 2.230 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; 1.545  ; 2.214 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; 1.423  ; 2.084 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; 1.416  ; 2.057 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; 1.851  ; 2.549 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; 1.498  ; 2.164 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; 1.508  ; 2.150 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; 1.367  ; 1.983 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; 1.612  ; 2.267 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; 1.657  ; 2.330 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; 1.476  ; 2.150 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; 1.403  ; 2.068 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; 1.261  ; 1.901 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; 1.404  ; 2.024 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; 1.494  ; 2.185 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; 1.635  ; 2.344 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; 1.540  ; 2.180 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; 1.688  ; 2.380 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; 1.519  ; 2.158 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; 1.469  ; 2.100 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; 1.604  ; 2.261 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 2.181  ; 2.827 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; 1.506  ; 2.207 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; 1.660  ; 2.222 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.363  ; 0.757 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 1.432  ; 2.043 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 1.864  ; 2.514 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 1.157  ; 1.755 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 1.753  ; 2.311 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.298  ; 0.938 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; -0.047 ; 0.561 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; -0.125 ; 0.479 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; -0.339 ; 0.244 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; -0.031 ; 0.589 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.021  ; 0.647 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; -0.103 ; 0.515 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.032  ; 0.636 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.298  ; 0.938 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.105  ; 0.745 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; -0.027 ; 0.566 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; -0.006 ; 0.586 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.110  ; 0.735 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.046  ; 0.685 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; -0.097 ; 0.536 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; -0.156 ; 0.446 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; -0.263 ; 0.324 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; -0.033 ; 0.581 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.078  ; 0.737 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.075  ; 0.752 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; -0.032 ; 0.575 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.127  ; 0.787 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; -0.055 ; 0.551 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.027  ; 0.616 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.062  ; 0.687 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; 0.800  ; 1.375 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; 0.902  ; 1.475 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 1.628  ; 2.241 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; 1.730  ; 2.284 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 0.964  ; 1.394 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 1.636  ; 2.244 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 1.629  ; 2.203 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 1.671  ; 2.304 ; Rise       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; 2.326  ; 2.949 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; 1.627  ; 2.302 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 1.447  ; 1.979 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 0.283  ; 0.771 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 1.249  ; 1.808 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 1.324  ; 1.920 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 1.048  ; 1.623 ; Fall       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; 1.645  ; 2.326 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; -1.781 ; -2.309 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.353 ; -0.849 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -1.683 ; -2.290 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -1.969 ; -2.622 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -1.390 ; -1.984 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; -1.008 ; -1.606 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; -1.123 ; -1.741 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; -1.192 ; -1.818 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; -1.021 ; -1.609 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; -1.260 ; -1.908 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; -1.301 ; -1.962 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; -1.169 ; -1.801 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; -1.163 ; -1.774 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; -1.566 ; -2.252 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; -1.254 ; -1.913 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; -1.243 ; -1.846 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; -1.128 ; -1.739 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; -1.358 ; -1.998 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; -1.386 ; -2.020 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; -1.159 ; -1.825 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; -1.125 ; -1.747 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; -1.008 ; -1.606 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; -1.122 ; -1.737 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; -1.238 ; -1.898 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; -1.335 ; -2.029 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; -1.246 ; -1.867 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; -1.387 ; -2.063 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; -1.205 ; -1.832 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; -1.201 ; -1.818 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; -1.332 ; -1.968 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -1.693 ; -2.349 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; -0.583 ; -1.212 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; -1.275 ; -1.826 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.127  ; -0.375 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -1.174 ; -1.749 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -1.486 ; -2.116 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -0.910 ; -1.503 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -1.213 ; -1.875 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.860  ; 0.292  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.563  ; -0.028 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.631  ; 0.048  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.860  ; 0.292  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.546  ; -0.051 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.579  ; -0.038 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.631  ; 0.031  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.568  ; -0.019 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.320  ; -0.300 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.503  ; -0.128 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.622  ; 0.037  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.607  ; 0.023  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.402  ; -0.201 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.483  ; -0.139 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.609  ; -0.002 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.661  ; 0.081  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.765  ; 0.200  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.546  ; -0.046 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.434  ; -0.201 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.445  ; -0.213 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.540  ; -0.046 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.388  ; -0.253 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.569  ; -0.016 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.692  ; 0.120  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.457  ; -0.151 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; -0.505 ; -1.075 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; -0.698 ; -1.263 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; -0.816 ; -1.425 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; -1.417 ; -1.975 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -0.218 ; -0.693 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -1.399 ; -1.992 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -1.353 ; -1.914 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -1.397 ; -2.018 ; Rise       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; -1.519 ; -2.153 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; -0.323 ; -0.902 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -1.094 ; -1.653 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 0.106  ; -0.353 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -1.007 ; -1.555 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -1.031 ; -1.591 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -0.764 ; -1.341 ; Fall       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; -1.195 ; -1.829 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 3.194 ; 3.267 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 4.132 ; 4.199 ; Fall       ; ecg_sclk        ;
; ecg_rrdy           ; ecg_sclk   ; 3.730 ; 3.777 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 4.311 ; 4.448 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 4.077 ; 3.509 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 3.893 ; 3.905 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 3.454 ; 3.325 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 4.095 ; 4.115 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 4.077 ; 3.509 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 3.893 ; 3.905 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 3.454 ; 3.325 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 4.095 ; 4.115 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 4.688 ; 4.922 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 3.523 ; 3.554 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 3.671 ; 3.718 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 3.652 ; 3.697 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 3.629 ; 3.676 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 3.647 ; 3.691 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 3.536 ; 3.569 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 3.528 ; 3.613 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 3.420 ; 3.468 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 3.713 ; 3.765 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 3.515 ; 3.599 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 4.399 ; 4.548 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 3.588 ; 3.657 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 3.664 ; 3.713 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 3.469 ; 3.517 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 3.561 ; 3.627 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 3.193 ; 3.259 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 3.461 ; 3.507 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 3.437 ; 3.483 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 3.423 ; 3.468 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 3.813 ; 3.914 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 3.885 ; 3.971 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 4.688 ; 4.922 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 3.666 ; 3.738 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 3.808 ; 3.915 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 4.348 ; 4.551 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 3.702 ; 3.755 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 3.706 ; 3.754 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 3.696 ; 3.743 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 3.361 ; 3.419 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 3.473 ; 3.537 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 3.353 ; 3.413 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 3.254 ; 3.305 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 3.539 ; 3.592 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 3.354 ; 3.410 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 3.395 ; 3.448 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 3.524 ; 3.581 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 3.250 ; 3.298 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 3.280 ; 3.327 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 3.357 ; 3.397 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 3.354 ; 3.408 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 3.418 ; 3.511 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 3.404 ; 3.445 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 4.348 ; 4.551 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 3.267 ; 3.320 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 4.294 ; 4.446 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 4.166 ; 4.305 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 3.915 ; 4.035 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 4.225 ; 4.359 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 3.927 ; 4.044 ; Rise       ; i2s_clk         ;
; i2s_valid          ; i2s_clk    ; 3.257 ; 3.317 ; Rise       ; i2s_clk         ;
; rec_miso           ; rec_sclk   ; 3.259 ; 3.310 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 3.581 ; 3.607 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 3.963 ; 3.983 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 4.163 ; 4.254 ; Fall       ; rec_sclk        ;
; rec_busy           ; rec_ss_n   ; 4.028 ; 3.471 ; Rise       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 3.291 ; 3.262 ; Rise       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 3.554 ; 3.508 ; Rise       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 4.114 ; 4.077 ; Rise       ; rec_ss_n        ;
; rec_busy           ; rec_ss_n   ; 4.028 ; 3.471 ; Fall       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 3.291 ; 3.262 ; Fall       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 3.554 ; 3.508 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]     ; rec_ss_n   ; 5.534 ; 5.669 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]    ; rec_ss_n   ; 4.631 ; 4.684 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]    ; rec_ss_n   ; 4.546 ; 4.583 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]    ; rec_ss_n   ; 4.890 ; 4.930 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]    ; rec_ss_n   ; 4.642 ; 4.708 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]    ; rec_ss_n   ; 4.618 ; 4.660 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]    ; rec_ss_n   ; 4.592 ; 4.624 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]    ; rec_ss_n   ; 4.823 ; 4.864 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]    ; rec_ss_n   ; 4.398 ; 4.409 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]    ; rec_ss_n   ; 4.799 ; 4.837 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]    ; rec_ss_n   ; 5.423 ; 5.557 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]   ; rec_ss_n   ; 4.501 ; 4.525 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]   ; rec_ss_n   ; 4.709 ; 4.792 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]   ; rec_ss_n   ; 4.433 ; 4.449 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]   ; rec_ss_n   ; 4.326 ; 4.338 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]   ; rec_ss_n   ; 4.799 ; 4.885 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]   ; rec_ss_n   ; 4.597 ; 4.629 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]   ; rec_ss_n   ; 5.534 ; 5.669 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]   ; rec_ss_n   ; 4.332 ; 4.343 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]   ; rec_ss_n   ; 4.559 ; 4.590 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]   ; rec_ss_n   ; 4.565 ; 4.602 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]   ; rec_ss_n   ; 4.527 ; 4.560 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]   ; rec_ss_n   ; 4.576 ; 4.612 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]   ; rec_ss_n   ; 4.560 ; 4.600 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]   ; rec_ss_n   ; 4.692 ; 4.741 ; Fall       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 4.114 ; 4.077 ; Fall       ; rec_ss_n        ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 3.122 ; 3.192 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 4.015 ; 4.060 ; Fall       ; ecg_sclk        ;
; ecg_rrdy           ; ecg_sclk   ; 3.624 ; 3.650 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 4.180 ; 4.293 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 3.992 ; 3.433 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 3.318 ; 3.416 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 2.806 ; 2.931 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 3.434 ; 3.645 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 3.992 ; 3.433 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 3.318 ; 3.416 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 2.806 ; 2.931 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 3.434 ; 3.645 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 3.132 ; 3.195 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 3.453 ; 3.482 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 3.595 ; 3.640 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 3.576 ; 3.617 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 3.554 ; 3.598 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 3.570 ; 3.613 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 3.465 ; 3.495 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 3.453 ; 3.535 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 3.346 ; 3.391 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 3.635 ; 3.683 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 3.440 ; 3.522 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 4.324 ; 4.471 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 3.508 ; 3.574 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 3.588 ; 3.635 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 3.394 ; 3.440 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 3.483 ; 3.546 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 3.132 ; 3.195 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 3.394 ; 3.437 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 3.369 ; 3.413 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 3.355 ; 3.398 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 3.731 ; 3.827 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 3.800 ; 3.881 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 4.603 ; 4.833 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 3.589 ; 3.657 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 3.725 ; 3.828 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 3.184 ; 3.229 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 3.623 ; 3.673 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 3.628 ; 3.673 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 3.617 ; 3.662 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 3.290 ; 3.345 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 3.403 ; 3.463 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 3.282 ; 3.340 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 3.188 ; 3.236 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 3.469 ; 3.519 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 3.284 ; 3.337 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 3.325 ; 3.374 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 3.452 ; 3.506 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 3.184 ; 3.229 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 3.214 ; 3.259 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 3.293 ; 3.330 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 3.283 ; 3.335 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 3.347 ; 3.437 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 3.339 ; 3.377 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 4.276 ; 4.476 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 3.201 ; 3.251 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 4.193 ; 4.339 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 4.071 ; 4.204 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 3.830 ; 3.945 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 4.127 ; 4.255 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 3.840 ; 3.952 ; Rise       ; i2s_clk         ;
; i2s_valid          ; i2s_clk    ; 3.191 ; 3.249 ; Rise       ; i2s_clk         ;
; rec_miso           ; rec_sclk   ; 3.188 ; 3.236 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 3.481 ; 3.487 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 3.827 ; 3.853 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 4.040 ; 4.109 ; Fall       ; rec_sclk        ;
; rec_busy           ; rec_ss_n   ; 3.946 ; 3.397 ; Rise       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 2.743 ; 2.797 ; Rise       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 2.945 ; 3.015 ; Rise       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 3.425 ; 3.597 ; Rise       ; rec_ss_n        ;
; rec_busy           ; rec_ss_n   ; 3.946 ; 3.397 ; Fall       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 2.743 ; 2.797 ; Fall       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 2.945 ; 3.015 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]     ; rec_ss_n   ; 4.233 ; 4.244 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]    ; rec_ss_n   ; 4.527 ; 4.577 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]    ; rec_ss_n   ; 4.445 ; 4.479 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]    ; rec_ss_n   ; 4.783 ; 4.821 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]    ; rec_ss_n   ; 4.539 ; 4.604 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]    ; rec_ss_n   ; 4.514 ; 4.554 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]    ; rec_ss_n   ; 4.490 ; 4.521 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]    ; rec_ss_n   ; 4.719 ; 4.757 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]    ; rec_ss_n   ; 4.302 ; 4.313 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]    ; rec_ss_n   ; 4.695 ; 4.731 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]    ; rec_ss_n   ; 5.287 ; 5.416 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]   ; rec_ss_n   ; 4.401 ; 4.424 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]   ; rec_ss_n   ; 4.605 ; 4.685 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]   ; rec_ss_n   ; 4.336 ; 4.351 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]   ; rec_ss_n   ; 4.233 ; 4.244 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]   ; rec_ss_n   ; 4.691 ; 4.775 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]   ; rec_ss_n   ; 4.496 ; 4.526 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]   ; rec_ss_n   ; 5.430 ; 5.563 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]   ; rec_ss_n   ; 4.239 ; 4.249 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]   ; rec_ss_n   ; 4.458 ; 4.487 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]   ; rec_ss_n   ; 4.464 ; 4.499 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]   ; rec_ss_n   ; 4.426 ; 4.457 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]   ; rec_ss_n   ; 4.474 ; 4.508 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]   ; rec_ss_n   ; 4.459 ; 4.497 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]   ; rec_ss_n   ; 4.584 ; 4.631 ; Fall       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 3.425 ; 3.597 ; Fall       ; rec_ss_n        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 4.325 ; 4.919 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 4.701 ;       ;       ; 5.322 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 4.561 ;       ;       ; 5.179 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.589 ;       ;       ; 5.269 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.790 ; 4.881 ; 5.455 ; 5.467 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 4.250 ; 4.418 ; 5.008 ; 4.887 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.919 ; 5.124 ; 5.657 ; 5.677 ;
; rec_rx_req       ; rec_rrdy    ;       ; 4.312 ; 4.880 ;       ;
; rec_st_load_roe  ; rec_roe     ; 3.950 ;       ;       ; 4.515 ;
; rec_st_load_rrdy ; rec_rrdy    ; 4.225 ;       ;       ; 4.785 ;
; rec_st_load_trdy ; rec_trdy    ; 4.391 ;       ;       ; 5.019 ;
; rec_tx_load_en   ; rec_roe     ; 4.166 ; 4.209 ; 4.846 ; 4.817 ;
; rec_tx_load_en   ; rec_rrdy    ; 4.391 ; 4.442 ; 5.044 ; 5.063 ;
; rec_tx_load_en   ; rec_trdy    ; 4.877 ; 5.041 ; 5.669 ; 5.632 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 4.172 ; 4.737 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 4.571 ;       ;       ; 5.173 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 4.397 ;       ;       ; 5.013 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.471 ;       ;       ; 5.139 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.658 ; 4.756 ; 5.324 ; 5.334 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 4.146 ; 4.267 ; 4.840 ; 4.772 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.774 ; 4.985 ; 5.511 ; 5.529 ;
; rec_rx_req       ; rec_rrdy    ;       ; 4.137 ; 4.702 ;       ;
; rec_st_load_roe  ; rec_roe     ; 3.856 ;       ;       ; 4.413 ;
; rec_st_load_rrdy ; rec_rrdy    ; 4.080 ;       ;       ; 4.634 ;
; rec_st_load_trdy ; rec_trdy    ; 4.242 ;       ;       ; 4.866 ;
; rec_tx_load_en   ; rec_roe     ; 4.044 ; 4.098 ; 4.716 ; 4.687 ;
; rec_tx_load_en   ; rec_rrdy    ; 4.246 ; 4.289 ; 4.880 ; 4.889 ;
; rec_tx_load_en   ; rec_trdy    ; 4.726 ; 4.898 ; 5.506 ; 5.472 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.110 ; 4.107 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.871 ; 3.868 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 3.195 ; 3.195 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 2.968 ; 2.968 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.191     ; 4.191     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.926     ; 3.926     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 3.273     ; 3.339     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.021     ; 3.087     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+----------+---------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -3.639   ; -0.435  ; -2.491   ; 0.288   ; -3.000              ;
;  ecg_sclk        ; -3.047   ; 0.199   ; -1.889   ; 0.288   ; -3.000              ;
;  ecg_ss_n        ; -0.149   ; -0.435  ; N/A      ; N/A     ; -3.000              ;
;  i2s_clk         ; -1.177   ; 0.188   ; N/A      ; N/A     ; -3.000              ;
;  rec_sclk        ; -3.639   ; 0.188   ; -2.491   ; 0.298   ; -3.000              ;
;  rec_ss_n        ; -0.998   ; -0.431  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -260.343 ; -13.457 ; -159.856 ; 0.0     ; -280.049            ;
;  ecg_sclk        ; -102.991 ; 0.000   ; -73.831  ; 0.000   ; -101.306            ;
;  ecg_ss_n        ; -0.685   ; -6.505  ; N/A      ; N/A     ; -3.575              ;
;  i2s_clk         ; -38.421  ; 0.000   ; N/A      ; N/A     ; -70.102             ;
;  rec_sclk        ; -107.500 ; 0.000   ; -86.025  ; 0.000   ; -101.176            ;
;  rec_ss_n        ; -10.746  ; -6.952  ; N/A      ; N/A     ; -3.890              ;
+------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; 3.629 ; 4.052 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.461 ; 1.636 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 3.451 ; 3.878 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 4.025 ; 4.465 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 2.802 ; 3.270 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; 3.249 ; 3.720 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; 2.435 ; 2.864 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; 2.547 ; 3.054 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; 2.207 ; 2.685 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; 2.699 ; 3.209 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; 2.708 ; 3.217 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; 2.466 ; 2.980 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; 2.445 ; 2.933 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; 3.249 ; 3.720 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; 2.560 ; 3.037 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; 2.630 ; 3.075 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; 2.380 ; 2.783 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; 2.755 ; 3.202 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; 2.840 ; 3.309 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; 2.596 ; 3.101 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; 2.433 ; 2.958 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; 2.163 ; 2.676 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; 2.429 ; 2.862 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; 2.550 ; 3.103 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; 2.797 ; 3.366 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; 2.666 ; 3.115 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; 2.948 ; 3.430 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; 2.612 ; 3.081 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; 2.554 ; 2.979 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; 2.822 ; 3.287 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.809 ; 4.265 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; 3.221 ; 3.737 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; 3.471 ; 3.888 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 1.291 ; 1.410 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; 3.107 ; 3.557 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; 3.861 ; 4.307 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; 2.597 ; 3.058 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; 3.635 ; 4.032 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 1.212 ; 1.656 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.589 ; 1.006 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.456 ; 0.906 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.052 ; 0.493 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.625 ; 1.035 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.716 ; 1.216 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.492 ; 0.937 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.718 ; 1.143 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 1.212 ; 1.656 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.828 ; 1.289 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.618 ; 1.031 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.670 ; 1.068 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.836 ; 1.263 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.703 ; 1.149 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.540 ; 0.979 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.396 ; 0.827 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.195 ; 0.632 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.615 ; 1.043 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.768 ; 1.272 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.771 ; 1.298 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.620 ; 1.025 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.910 ; 1.346 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.564 ; 0.981 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.719 ; 1.135 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.814 ; 1.259 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; 1.431 ; 1.854 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; 1.615 ; 2.038 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; 2.971 ; 3.412 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; 3.033 ; 3.462 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 1.768 ; 1.892 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 2.920 ; 3.345 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 2.861 ; 3.259 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.955 ; 3.411 ; Rise       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; 4.112 ; 4.536 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; 3.484 ; 3.952 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; 3.167 ; 3.546 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 1.242 ; 1.428 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; 2.795 ; 3.188 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; 2.945 ; 3.393 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; 2.491 ; 2.885 ; Fall       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; 3.586 ; 4.072 ; Fall       ; rec_sclk        ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req            ; ecg_sclk   ; -1.781 ; -2.309 ; Rise       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; -0.353 ; -0.769 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -1.683 ; -2.290 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -1.969 ; -2.622 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -1.390 ; -1.984 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_sclk   ; -1.008 ; -1.606 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0]  ; ecg_sclk   ; -1.123 ; -1.741 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1]  ; ecg_sclk   ; -1.192 ; -1.818 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2]  ; ecg_sclk   ; -1.021 ; -1.609 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3]  ; ecg_sclk   ; -1.260 ; -1.908 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4]  ; ecg_sclk   ; -1.301 ; -1.962 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5]  ; ecg_sclk   ; -1.169 ; -1.801 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6]  ; ecg_sclk   ; -1.163 ; -1.774 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7]  ; ecg_sclk   ; -1.566 ; -2.252 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[8]  ; ecg_sclk   ; -1.254 ; -1.913 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[9]  ; ecg_sclk   ; -1.243 ; -1.846 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[10] ; ecg_sclk   ; -1.128 ; -1.739 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[11] ; ecg_sclk   ; -1.358 ; -1.998 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[12] ; ecg_sclk   ; -1.386 ; -2.020 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[13] ; ecg_sclk   ; -1.159 ; -1.825 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[14] ; ecg_sclk   ; -1.125 ; -1.747 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[15] ; ecg_sclk   ; -1.008 ; -1.606 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[16] ; ecg_sclk   ; -1.122 ; -1.737 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[17] ; ecg_sclk   ; -1.238 ; -1.898 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[18] ; ecg_sclk   ; -1.335 ; -2.029 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[19] ; ecg_sclk   ; -1.246 ; -1.867 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[20] ; ecg_sclk   ; -1.387 ; -2.063 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[21] ; ecg_sclk   ; -1.205 ; -1.832 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[22] ; ecg_sclk   ; -1.201 ; -1.818 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[23] ; ecg_sclk   ; -1.332 ; -1.968 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -1.693 ; -2.349 ; Rise       ; ecg_sclk        ;
; ecg_mosi              ; ecg_sclk   ; -0.583 ; -1.212 ; Fall       ; ecg_sclk        ;
; ecg_rx_req            ; ecg_sclk   ; -1.275 ; -1.826 ; Fall       ; ecg_sclk        ;
; ecg_ss_n              ; ecg_sclk   ; 0.127  ; -0.375 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe       ; ecg_sclk   ; -1.174 ; -1.749 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy      ; ecg_sclk   ; -1.486 ; -2.116 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy      ; ecg_sclk   ; -0.910 ; -1.503 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en        ; ecg_sclk   ; -1.213 ; -1.875 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]   ; ecg_ss_n   ; 0.889  ; 0.523  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0]  ; ecg_ss_n   ; 0.563  ; 0.039  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1]  ; ecg_ss_n   ; 0.631  ; 0.116  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2]  ; ecg_ss_n   ; 0.889  ; 0.523  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3]  ; ecg_ss_n   ; 0.546  ; 0.013  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4]  ; ecg_ss_n   ; 0.579  ; -0.020 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5]  ; ecg_ss_n   ; 0.631  ; 0.125  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6]  ; ecg_ss_n   ; 0.568  ; 0.057  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7]  ; ecg_ss_n   ; 0.320  ; -0.300 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[8]  ; ecg_ss_n   ; 0.503  ; -0.098 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[9]  ; ecg_ss_n   ; 0.622  ; 0.137  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[10] ; ecg_ss_n   ; 0.607  ; 0.102  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[11] ; ecg_ss_n   ; 0.402  ; -0.177 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[12] ; ecg_ss_n   ; 0.483  ; -0.068 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[13] ; ecg_ss_n   ; 0.609  ; 0.059  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[14] ; ecg_ss_n   ; 0.661  ; 0.190  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[15] ; ecg_ss_n   ; 0.765  ; 0.362  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[16] ; ecg_ss_n   ; 0.546  ; 0.021  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[17] ; ecg_ss_n   ; 0.434  ; -0.201 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[18] ; ecg_ss_n   ; 0.445  ; -0.211 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[19] ; ecg_ss_n   ; 0.540  ; 0.016  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[20] ; ecg_ss_n   ; 0.388  ; -0.253 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[21] ; ecg_ss_n   ; 0.569  ; 0.046  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[22] ; ecg_ss_n   ; 0.692  ; 0.229  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[23] ; ecg_ss_n   ; 0.457  ; -0.151 ; Fall       ; ecg_ss_n        ;
; i2s_adc_data          ; i2s_clk    ; -0.505 ; -1.044 ; Rise       ; i2s_clk         ;
; i2s_bclk              ; i2s_clk    ; -0.698 ; -1.263 ; Rise       ; i2s_clk         ;
; i2s_lrclk             ; i2s_clk    ; -0.816 ; -1.425 ; Rise       ; i2s_clk         ;
; rec_rx_req            ; rec_sclk   ; -1.417 ; -1.975 ; Rise       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; -0.218 ; -0.554 ; Rise       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -1.399 ; -1.992 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -1.353 ; -1.914 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -1.397 ; -2.018 ; Rise       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; -1.519 ; -2.153 ; Rise       ; rec_sclk        ;
; rec_mosi              ; rec_sclk   ; -0.323 ; -0.902 ; Fall       ; rec_sclk        ;
; rec_rx_req            ; rec_sclk   ; -1.094 ; -1.653 ; Fall       ; rec_sclk        ;
; rec_ss_n              ; rec_sclk   ; 0.106  ; -0.353 ; Fall       ; rec_sclk        ;
; rec_st_load_roe       ; rec_sclk   ; -1.007 ; -1.555 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy      ; rec_sclk   ; -1.031 ; -1.591 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy      ; rec_sclk   ; -0.764 ; -1.341 ; Fall       ; rec_sclk        ;
; rec_tx_load_en        ; rec_sclk   ; -1.195 ; -1.829 ; Fall       ; rec_sclk        ;
+-----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 5.515 ; 5.483 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 6.446 ; 6.440 ; Fall       ; ecg_sclk        ;
; ecg_rrdy           ; ecg_sclk   ; 5.854 ; 5.797 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 6.813 ; 6.854 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 6.257 ; 5.928 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 6.031 ; 5.930 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 5.351 ; 5.092 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 6.458 ; 6.277 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 6.257 ; 5.928 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 6.031 ; 5.930 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 5.351 ; 5.092 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 6.458 ; 6.277 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 7.585 ; 7.740 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 5.833 ; 5.858 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 6.084 ; 6.104 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 6.065 ; 6.111 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 6.031 ; 6.060 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 6.084 ; 6.110 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 5.907 ; 5.918 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 5.973 ; 5.969 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 5.806 ; 5.800 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 6.206 ; 6.236 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 5.954 ; 5.951 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 7.152 ; 7.264 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 6.104 ; 6.094 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 6.083 ; 6.102 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 5.871 ; 5.855 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 6.056 ; 6.022 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 5.360 ; 5.355 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 5.711 ; 5.729 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 5.684 ; 5.702 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 5.654 ; 5.680 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 6.316 ; 6.391 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 6.373 ; 6.444 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 7.585 ; 7.740 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 6.110 ; 6.138 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 6.292 ; 6.417 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 7.080 ; 7.210 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 6.172 ; 6.219 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 6.185 ; 6.196 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 6.178 ; 6.206 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 5.675 ; 5.665 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 5.796 ; 5.816 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 5.669 ; 5.653 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 5.478 ; 5.475 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 5.856 ; 5.876 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 5.662 ; 5.639 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 5.695 ; 5.686 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 5.859 ; 5.879 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 5.474 ; 5.463 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 5.493 ; 5.486 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 5.576 ; 5.605 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 5.655 ; 5.640 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 5.785 ; 5.770 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 5.636 ; 5.650 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 7.078 ; 7.210 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 5.478 ; 5.477 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 7.080 ; 7.153 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 6.986 ; 7.001 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 6.503 ; 6.579 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 6.935 ; 7.011 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 6.506 ; 6.574 ; Rise       ; i2s_clk         ;
; i2s_valid          ; i2s_clk    ; 5.469 ; 5.447 ; Rise       ; i2s_clk         ;
; rec_miso           ; rec_sclk   ; 5.601 ; 5.559 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 5.584 ; 5.542 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 6.244 ; 6.148 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 6.598 ; 6.592 ; Fall       ; rec_sclk        ;
; rec_busy           ; rec_ss_n   ; 6.191 ; 5.864 ; Rise       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 5.084 ; 4.939 ; Rise       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 5.559 ; 5.352 ; Rise       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 6.507 ; 6.273 ; Rise       ; rec_ss_n        ;
; rec_busy           ; rec_ss_n   ; 6.191 ; 5.864 ; Fall       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 5.084 ; 4.939 ; Fall       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 5.559 ; 5.352 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]     ; rec_ss_n   ; 8.563 ; 8.606 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]    ; rec_ss_n   ; 7.303 ; 7.250 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]    ; rec_ss_n   ; 7.186 ; 7.098 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]    ; rec_ss_n   ; 7.636 ; 7.584 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]    ; rec_ss_n   ; 7.301 ; 7.242 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]    ; rec_ss_n   ; 7.278 ; 7.226 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]    ; rec_ss_n   ; 7.231 ; 7.154 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]    ; rec_ss_n   ; 7.488 ; 7.469 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]    ; rec_ss_n   ; 6.900 ; 6.834 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]    ; rec_ss_n   ; 7.441 ; 7.435 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]    ; rec_ss_n   ; 8.526 ; 8.606 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]   ; rec_ss_n   ; 7.080 ; 7.004 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]   ; rec_ss_n   ; 7.406 ; 7.367 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]   ; rec_ss_n   ; 6.964 ; 6.889 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]   ; rec_ss_n   ; 6.766 ; 6.698 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]   ; rec_ss_n   ; 7.576 ; 7.512 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]   ; rec_ss_n   ; 7.241 ; 7.151 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]   ; rec_ss_n   ; 8.563 ; 8.595 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]   ; rec_ss_n   ; 6.777 ; 6.710 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]   ; rec_ss_n   ; 7.211 ; 7.119 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]   ; rec_ss_n   ; 7.184 ; 7.101 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]   ; rec_ss_n   ; 7.151 ; 7.060 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]   ; rec_ss_n   ; 7.233 ; 7.141 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]   ; rec_ss_n   ; 7.203 ; 7.119 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]   ; rec_ss_n   ; 7.418 ; 7.346 ; Fall       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 6.507 ; 6.273 ; Fall       ; rec_ss_n        ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 3.122 ; 3.192 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 4.015 ; 4.060 ; Fall       ; ecg_sclk        ;
; ecg_rrdy           ; ecg_sclk   ; 3.624 ; 3.650 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 4.180 ; 4.293 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 3.992 ; 3.433 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 3.318 ; 3.416 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 2.806 ; 2.931 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 3.434 ; 3.645 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 3.992 ; 3.433 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 3.318 ; 3.416 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 2.806 ; 2.931 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 3.434 ; 3.645 ; Fall       ; ecg_ss_n        ;
; i2s_l_led_out[*]   ; i2s_clk    ; 3.132 ; 3.195 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[0]  ; i2s_clk    ; 3.453 ; 3.482 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[1]  ; i2s_clk    ; 3.595 ; 3.640 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[2]  ; i2s_clk    ; 3.576 ; 3.617 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[3]  ; i2s_clk    ; 3.554 ; 3.598 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[4]  ; i2s_clk    ; 3.570 ; 3.613 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[5]  ; i2s_clk    ; 3.465 ; 3.495 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[6]  ; i2s_clk    ; 3.453 ; 3.535 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[7]  ; i2s_clk    ; 3.346 ; 3.391 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[8]  ; i2s_clk    ; 3.635 ; 3.683 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[9]  ; i2s_clk    ; 3.440 ; 3.522 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[10] ; i2s_clk    ; 4.324 ; 4.471 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[11] ; i2s_clk    ; 3.508 ; 3.574 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[12] ; i2s_clk    ; 3.588 ; 3.635 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[13] ; i2s_clk    ; 3.394 ; 3.440 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[14] ; i2s_clk    ; 3.483 ; 3.546 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[15] ; i2s_clk    ; 3.132 ; 3.195 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[16] ; i2s_clk    ; 3.394 ; 3.437 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[17] ; i2s_clk    ; 3.369 ; 3.413 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[18] ; i2s_clk    ; 3.355 ; 3.398 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[19] ; i2s_clk    ; 3.731 ; 3.827 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[20] ; i2s_clk    ; 3.800 ; 3.881 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[21] ; i2s_clk    ; 4.603 ; 4.833 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[22] ; i2s_clk    ; 3.589 ; 3.657 ; Rise       ; i2s_clk         ;
;  i2s_l_led_out[23] ; i2s_clk    ; 3.725 ; 3.828 ; Rise       ; i2s_clk         ;
; i2s_r_led_out[*]   ; i2s_clk    ; 3.184 ; 3.229 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[0]  ; i2s_clk    ; 3.623 ; 3.673 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[1]  ; i2s_clk    ; 3.628 ; 3.673 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[2]  ; i2s_clk    ; 3.617 ; 3.662 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[3]  ; i2s_clk    ; 3.290 ; 3.345 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[4]  ; i2s_clk    ; 3.403 ; 3.463 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[5]  ; i2s_clk    ; 3.282 ; 3.340 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[6]  ; i2s_clk    ; 3.188 ; 3.236 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[7]  ; i2s_clk    ; 3.469 ; 3.519 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[8]  ; i2s_clk    ; 3.284 ; 3.337 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[9]  ; i2s_clk    ; 3.325 ; 3.374 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[10] ; i2s_clk    ; 3.452 ; 3.506 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[11] ; i2s_clk    ; 3.184 ; 3.229 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[12] ; i2s_clk    ; 3.214 ; 3.259 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[13] ; i2s_clk    ; 3.293 ; 3.330 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[14] ; i2s_clk    ; 3.283 ; 3.335 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[15] ; i2s_clk    ; 3.347 ; 3.437 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[16] ; i2s_clk    ; 3.339 ; 3.377 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[17] ; i2s_clk    ; 4.276 ; 4.476 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[18] ; i2s_clk    ; 3.201 ; 3.251 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[19] ; i2s_clk    ; 4.193 ; 4.339 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[20] ; i2s_clk    ; 4.071 ; 4.204 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[21] ; i2s_clk    ; 3.830 ; 3.945 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[22] ; i2s_clk    ; 4.127 ; 4.255 ; Rise       ; i2s_clk         ;
;  i2s_r_led_out[23] ; i2s_clk    ; 3.840 ; 3.952 ; Rise       ; i2s_clk         ;
; i2s_valid          ; i2s_clk    ; 3.191 ; 3.249 ; Rise       ; i2s_clk         ;
; rec_miso           ; rec_sclk   ; 3.188 ; 3.236 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 3.481 ; 3.487 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 3.827 ; 3.853 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 4.040 ; 4.109 ; Fall       ; rec_sclk        ;
; rec_busy           ; rec_ss_n   ; 3.946 ; 3.397 ; Rise       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 2.743 ; 2.797 ; Rise       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 2.945 ; 3.015 ; Rise       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 3.425 ; 3.597 ; Rise       ; rec_ss_n        ;
; rec_busy           ; rec_ss_n   ; 3.946 ; 3.397 ; Fall       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 2.743 ; 2.797 ; Fall       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 2.945 ; 3.015 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]     ; rec_ss_n   ; 4.233 ; 4.244 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]    ; rec_ss_n   ; 4.527 ; 4.577 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]    ; rec_ss_n   ; 4.445 ; 4.479 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]    ; rec_ss_n   ; 4.783 ; 4.821 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]    ; rec_ss_n   ; 4.539 ; 4.604 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]    ; rec_ss_n   ; 4.514 ; 4.554 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]    ; rec_ss_n   ; 4.490 ; 4.521 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]    ; rec_ss_n   ; 4.719 ; 4.757 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]    ; rec_ss_n   ; 4.302 ; 4.313 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[8]    ; rec_ss_n   ; 4.695 ; 4.731 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[9]    ; rec_ss_n   ; 5.287 ; 5.416 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[10]   ; rec_ss_n   ; 4.401 ; 4.424 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[11]   ; rec_ss_n   ; 4.605 ; 4.685 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[12]   ; rec_ss_n   ; 4.336 ; 4.351 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[13]   ; rec_ss_n   ; 4.233 ; 4.244 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[14]   ; rec_ss_n   ; 4.691 ; 4.775 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[15]   ; rec_ss_n   ; 4.496 ; 4.526 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[16]   ; rec_ss_n   ; 5.430 ; 5.563 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[17]   ; rec_ss_n   ; 4.239 ; 4.249 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[18]   ; rec_ss_n   ; 4.458 ; 4.487 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[19]   ; rec_ss_n   ; 4.464 ; 4.499 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[20]   ; rec_ss_n   ; 4.426 ; 4.457 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[21]   ; rec_ss_n   ; 4.474 ; 4.508 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[22]   ; rec_ss_n   ; 4.459 ; 4.497 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[23]   ; rec_ss_n   ; 4.584 ; 4.631 ; Fall       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 3.425 ; 3.597 ; Fall       ; rec_ss_n        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 7.272 ; 7.829 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 7.952 ;       ;       ; 8.323 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 7.802 ;       ;       ; 8.108 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.789 ;       ;       ; 8.218 ;
; ecg_tx_load_en   ; ecg_roe     ; 8.116 ; 8.163 ; 8.660 ; 8.559 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 7.269 ; 7.436 ; 7.973 ; 7.630 ;
; ecg_tx_load_en   ; ecg_trdy    ; 8.421 ; 8.610 ; 9.087 ; 8.906 ;
; rec_rx_req       ; rec_rrdy    ;       ; 7.309 ; 7.829 ;       ;
; rec_st_load_roe  ; rec_roe     ; 6.762 ;       ;       ; 7.082 ;
; rec_st_load_rrdy ; rec_rrdy    ; 7.228 ;       ;       ; 7.535 ;
; rec_st_load_trdy ; rec_trdy    ; 7.570 ;       ;       ; 7.916 ;
; rec_tx_load_en   ; rec_roe     ; 7.168 ; 7.179 ; 7.728 ; 7.583 ;
; rec_tx_load_en   ; rec_rrdy    ; 7.596 ; 7.559 ; 8.088 ; 7.996 ;
; rec_tx_load_en   ; rec_trdy    ; 8.465 ; 8.617 ; 9.151 ; 8.910 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 4.172 ; 4.737 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 4.571 ;       ;       ; 5.173 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 4.397 ;       ;       ; 5.013 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.471 ;       ;       ; 5.139 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.658 ; 4.756 ; 5.324 ; 5.334 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 4.146 ; 4.267 ; 4.840 ; 4.772 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.774 ; 4.985 ; 5.511 ; 5.529 ;
; rec_rx_req       ; rec_rrdy    ;       ; 4.137 ; 4.702 ;       ;
; rec_st_load_roe  ; rec_roe     ; 3.856 ;       ;       ; 4.413 ;
; rec_st_load_rrdy ; rec_rrdy    ; 4.080 ;       ;       ; 4.634 ;
; rec_st_load_trdy ; rec_trdy    ; 4.242 ;       ;       ; 4.866 ;
; rec_tx_load_en   ; rec_roe     ; 4.044 ; 4.098 ; 4.716 ; 4.687 ;
; rec_tx_load_en   ; rec_rrdy    ; 4.246 ; 4.289 ; 4.880 ; 4.889 ;
; rec_tx_load_en   ; rec_trdy    ; 4.726 ; 4.898 ; 5.506 ; 5.472 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin               ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ecg_trdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_rrdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_roe           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_miso          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_trdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rrdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_roe           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[16]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[17]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[18]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[19]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[20]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[21]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[22]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[23]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_miso          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_valid         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[20] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[21] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[22] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_l_led_out[23] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[20] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[21] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[22] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_r_led_out[23] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ecg_st_load_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_ss_n                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_ss_n                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_rx_req              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_adc_data            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_lrclk               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_mosi                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_sclk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_trdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_rx_req              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_rrdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_roe         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_mosi                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_sclk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_tx_load_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_trdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_rrdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_roe         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[23]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i2s_bclk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[22]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[21]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[20]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[19]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[18]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[17]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[16]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[15]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[14]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[13]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[12]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[11]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[10]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[9]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[8]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[7]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[6]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[5]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[4]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[3]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[2]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[1]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[0]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ecg_trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ecg_busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; rec_rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; rec_rx_data[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; rec_rx_data[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_valid         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; i2s_l_led_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; i2s_l_led_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; i2s_l_led_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; i2s_r_led_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ecg_trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ecg_busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; rec_rx_data[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_valid         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_l_led_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_l_led_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; i2s_r_led_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; i2s_r_led_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_sclk   ; ecg_sclk ; 272      ; 30       ; 34       ; 62       ;
; ecg_ss_n   ; ecg_sclk ; 31       ; 80       ; 8        ; 8        ;
; ecg_sclk   ; ecg_ss_n ; 0        ; 0        ; 0        ; 24       ;
; i2s_clk    ; i2s_clk  ; 194      ; 0        ; 0        ; 0        ;
; ecg_ss_n   ; rec_sclk ; 0        ; 25       ; 0        ; 0        ;
; rec_sclk   ; rec_sclk ; 273      ; 31       ; 36       ; 62       ;
; rec_ss_n   ; rec_sclk ; 31       ; 80       ; 8        ; 8        ;
; ecg_ss_n   ; rec_ss_n ; 0        ; 0        ; 0        ; 24       ;
; rec_sclk   ; rec_ss_n ; 0        ; 0        ; 0        ; 24       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_sclk   ; ecg_sclk ; 272      ; 30       ; 34       ; 62       ;
; ecg_ss_n   ; ecg_sclk ; 31       ; 80       ; 8        ; 8        ;
; ecg_sclk   ; ecg_ss_n ; 0        ; 0        ; 0        ; 24       ;
; i2s_clk    ; i2s_clk  ; 194      ; 0        ; 0        ; 0        ;
; ecg_ss_n   ; rec_sclk ; 0        ; 25       ; 0        ; 0        ;
; rec_sclk   ; rec_sclk ; 273      ; 31       ; 36       ; 62       ;
; rec_ss_n   ; rec_sclk ; 31       ; 80       ; 8        ; 8        ;
; ecg_ss_n   ; rec_ss_n ; 0        ; 0        ; 0        ; 24       ;
; rec_sclk   ; rec_ss_n ; 0        ; 0        ; 0        ; 24       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_ss_n   ; ecg_sclk ; 57       ; 57       ; 6        ; 6        ;
; rec_ss_n   ; rec_sclk ; 57       ; 57       ; 6        ; 6        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_ss_n   ; ecg_sclk ; 57       ; 57       ; 6        ; 6        ;
; rec_ss_n   ; rec_sclk ; 57       ; 57       ; 6        ; 6        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 271   ; 271  ;
; Unconstrained Output Ports      ; 83    ; 83   ;
; Unconstrained Output Port Paths ; 111   ; 111  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon May 13 15:04:57 2019
Info: Command: quartus_sta FPGA_P4 -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 102 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i2s_clk i2s_clk
    Info (332105): create_clock -period 1.000 -name ecg_sclk ecg_sclk
    Info (332105): create_clock -period 1.000 -name ecg_ss_n ecg_ss_n
    Info (332105): create_clock -period 1.000 -name rec_ss_n rec_ss_n
    Info (332105): create_clock -period 1.000 -name rec_sclk rec_sclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.639
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.639            -107.500 rec_sclk 
    Info (332119):    -3.047            -102.991 ecg_sclk 
    Info (332119):    -1.177             -38.421 i2s_clk 
    Info (332119):    -0.998             -10.746 rec_ss_n 
    Info (332119):    -0.149              -0.685 ecg_ss_n 
Info (332146): Worst-case hold slack is -0.435
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.435              -6.505 ecg_ss_n 
    Info (332119):    -0.431              -6.952 rec_ss_n 
    Info (332119):     0.359               0.000 i2s_clk 
    Info (332119):     0.381               0.000 ecg_sclk 
    Info (332119):     0.381               0.000 rec_sclk 
Info (332146): Worst-case recovery slack is -2.491
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.491             -86.025 rec_sclk 
    Info (332119):    -1.889             -73.831 ecg_sclk 
Info (332146): Worst-case removal slack is 0.481
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.481               0.000 rec_sclk 
    Info (332119):     0.568               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -90.000 ecg_sclk 
    Info (332119):    -3.000             -90.000 rec_sclk 
    Info (332119):    -3.000             -66.000 i2s_clk 
    Info (332119):    -3.000              -3.000 ecg_ss_n 
    Info (332119):    -3.000              -3.000 rec_ss_n 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.181             -90.579 rec_sclk 
    Info (332119):    -2.618             -85.392 ecg_sclk 
    Info (332119):    -0.957             -28.708 i2s_clk 
    Info (332119):    -0.782              -7.111 rec_ss_n 
    Info (332119):    -0.066              -0.141 ecg_ss_n 
Info (332146): Worst-case hold slack is -0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.343              -4.815 rec_ss_n 
    Info (332119):    -0.307              -3.995 ecg_ss_n 
    Info (332119):     0.312               0.000 i2s_clk 
    Info (332119):     0.333               0.000 ecg_sclk 
    Info (332119):     0.333               0.000 rec_sclk 
Info (332146): Worst-case recovery slack is -2.132
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.132             -73.460 rec_sclk 
    Info (332119):    -1.597             -61.547 ecg_sclk 
Info (332146): Worst-case removal slack is 0.440
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.440               0.000 rec_sclk 
    Info (332119):     0.505               0.000 ecg_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -90.000 ecg_sclk 
    Info (332119):    -3.000             -90.000 rec_sclk 
    Info (332119):    -3.000             -66.000 i2s_clk 
    Info (332119):    -3.000              -3.000 ecg_ss_n 
    Info (332119):    -3.000              -3.000 rec_ss_n 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.275
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.275             -54.014 rec_sclk 
    Info (332119):    -1.925             -48.092 ecg_sclk 
    Info (332119):    -0.202              -2.855 i2s_clk 
    Info (332119):    -0.126              -0.130 rec_ss_n 
    Info (332119):     0.320               0.000 ecg_ss_n 
Info (332146): Worst-case hold slack is -0.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.344              -6.756 rec_ss_n 
    Info (332119):    -0.322              -6.101 ecg_ss_n 
    Info (332119):     0.188               0.000 i2s_clk 
    Info (332119):     0.188               0.000 rec_sclk 
    Info (332119):     0.199               0.000 ecg_sclk 
Info (332146): Worst-case recovery slack is -1.640
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.640             -59.574 rec_sclk 
    Info (332119):    -1.273             -52.791 ecg_sclk 
Info (332146): Worst-case removal slack is 0.288
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.288               0.000 ecg_sclk 
    Info (332119):     0.298               0.000 rec_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -101.306 ecg_sclk 
    Info (332119):    -3.000            -101.176 rec_sclk 
    Info (332119):    -3.000             -70.102 i2s_clk 
    Info (332119):    -3.000              -3.890 rec_ss_n 
    Info (332119):    -3.000              -3.575 ecg_ss_n 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 490 megabytes
    Info: Processing ended: Mon May 13 15:05:03 2019
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


