//IP Functional Simulation Model
//VERSION_BEGIN 13.0 cbx_mgl 2013:06:12:18:04:42:SJ cbx_simgen 2013:06:12:18:04:00:SJ  VERSION_END
// synthesis VERILOG_INPUT_VERSION VERILOG_2001
// altera message_off 10463



// Copyright (C) 1991-2013 Altera Corporation
// Your use of Altera Corporation's design tools, logic functions 
// and other software and tools, and its AMPP partner logic 
// functions, and any output files from any of the foregoing 
// (including device programming or simulation files), and any 
// associated documentation or information are expressly subject 
// to the terms and conditions of the Altera Program License 
// Subscription Agreement, Altera MegaCore Function License 
// Agreement, or other applicable license agreement, including, 
// without limitation, that your use is for the sole purpose of 
// programming logic devices manufactured by Altera and sold by 
// Altera or its authorized distributors.  Please refer to the 
// applicable agreement for further details.

// You may only use these simulation model output files for simulation
// purposes and expressly not for synthesis or any other purposes (in which
// event Altera disclaims all warranties of any kind).


//synopsys translate_off

//synthesis_resources = altpll 1 cycloneiv_hssi_calibration_block 1 cycloneiv_hssi_cmu 1 cycloneiv_hssi_rx_pcs 1 cycloneiv_hssi_rx_pma 1 cycloneiv_hssi_tx_pcs 1 cycloneiv_hssi_tx_pma 1 lut 3 
`timescale 1 ps / 1 ps
module  amm_master_qsys_with_pcie_pcie_ip_altgx_internal
	( 
	cal_blk_clk,
	fixedclk,
	gxb_powerdown,
	hip_tx_clkout_0,
	pipe8b10binvpolarity,
	pipedatavalid,
	pipeelecidle,
	pipephydonestatus,
	pipestatus,
	pll_inclk,
	pll_locked,
	powerdn,
	reconfig_clk,
	reconfig_fromgxb,
	reconfig_togxb,
	rx_analogreset,
	rx_ctrldetect,
	rx_datain_0,
	rx_dataout,
	rx_digitalreset,
	rx_elecidleinfersel_0,
	rx_freqlocked,
	tx_ctrlenable,
	tx_datain,
	tx_dataout_0,
	tx_detectrxloop,
	tx_digitalreset,
	tx_forcedispcompliance,
	tx_forceelecidle) /* synthesis synthesis_clearbox=1 */;
	input   cal_blk_clk;
	input   fixedclk;
	input   gxb_powerdown;
	output   hip_tx_clkout_0;
	input   pipe8b10binvpolarity;
	output   pipedatavalid;
	output   pipeelecidle;
	output   pipephydonestatus;
	output   [2:0]  pipestatus;
	input   pll_inclk;
	output   pll_locked;
	input   [1:0]  powerdn;
	input   reconfig_clk;
	output   [4:0]  reconfig_fromgxb;
	input   [3:0]  reconfig_togxb;
	input   rx_analogreset;
	output   rx_ctrldetect;
	input   rx_datain_0;
	output   [7:0]  rx_dataout;
	input   rx_digitalreset;
	input   [2:0]  rx_elecidleinfersel_0;
	output   rx_freqlocked;
	input   tx_ctrlenable;
	input   [7:0]  tx_datain;
	output   tx_dataout_0;
	input   tx_detectrxloop;
	input   tx_digitalreset;
	input   tx_forcedispcompliance;
	input   tx_forceelecidle;

	wire  [5:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270_clk;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270_fref;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270_icdrclk;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270_locked;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_calibration_block_cal_blk0_13182_nonusertocmu;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_dpriodisableout;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_dprioout;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_quadresetout;
	wire  [3:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_rxanalogresetout;
	wire  [3:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_rxcrupowerdown;
	wire  [3:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_rxdigitalresetout;
	wire  [3:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_rxibpowerdown;
	wire  [1599:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_rxpcsdprioout;
	wire  [1199:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_rxpmadprioout;
	wire  [3:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_txanalogresetout;
	wire  [3:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_txdetectrxpowerdown;
	wire  [3:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_txdigitalresetout;
	wire  [3:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_txdividerpowerdown;
	wire  [3:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_txobpowerdown;
	wire  [599:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_txpcsdprioout;
	wire  [1199:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_txpmadprioout;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_cdrctrllocktorefclkout;
	wire  [399:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_dprioout;
	wire  [8:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_hipdataout;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_hipdatavalid;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_hipelecidle;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_hipphydonestatus;
	wire  [2:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_hipstatus;
	wire  [19:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_revparallelfdbkdata;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188_clockout;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188_diagnosticlpbkout;
	wire  [299:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188_dprioout;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188_freqlocked;
	wire  [9:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188_recoverdataout;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188_reverselpbkout;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188_signaldetect;
	wire  [9:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_dataout;
	wire  [149:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_dprioout;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_forceelecidleout;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_hiptxclkout;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_pipeenrevparallellpbkout;
	wire  [1:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_pipepowerdownout;
	wire  [3:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_pipepowerstateout;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_txdetectrx;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192_clockout;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192_dataout;
	wire  [299:0]   wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192_dprioout;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192_rxdetectvalidout;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192_rxfoundout;
	wire  wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192_seriallpbkout;
	reg	amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_reconfig_togxb_busy_reg_0_3727q;
	reg	amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_reconfig_togxb_busy_reg_1_3726q;
	reg	amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_fixedclk_div_0_241q;
	wire  s_wire_vcc;

	altpll   amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270
	( 
	.activeclock(),
	.areset(1'b0),
	.clk(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270_clk),
	.clkbad(),
	.clkloss(),
	.enable0(),
	.enable1(),
	.extclk(),
	.fbout(),
	.fref(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270_fref),
	.icdrclk(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270_icdrclk),
	.inclk({1'b0, pll_inclk}),
	.locked(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270_locked),
	.phasedone(),
	.scandataout(),
	.scandone(),
	.sclkout0(),
	.sclkout1(),
	.vcooverrange(),
	.vcounderrange(),
	.clkena(),
	.clkswitch(),
	.configupdate(),
	.extclkena(),
	.fbin(),
	.pfdena(),
	.phasecounterselect(),
	.phasestep(),
	.phaseupdown(),
	.pllena(),
	.scanaclr(),
	.scanclk(),
	.scanclkena(),
	.scandata(),
	.scanread(),
	.scanwrite()
	);
	defparam
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.bandwidth = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.bandwidth_type = "AUTO",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c0_high = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c0_initial = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c0_low = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c0_mode = "BYPASS",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c0_ph = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c0_test_source = 5,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c1_high = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c1_initial = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c1_low = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c1_mode = "BYPASS",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c1_ph = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c1_test_source = 5,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c1_use_casc_in = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c2_high = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c2_initial = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c2_low = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c2_mode = "BYPASS",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c2_ph = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c2_test_source = 5,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c2_use_casc_in = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c3_high = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c3_initial = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c3_low = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c3_mode = "BYPASS",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c3_ph = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c3_test_source = 5,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c3_use_casc_in = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c4_high = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c4_initial = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c4_low = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c4_mode = "BYPASS",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c4_ph = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c4_test_source = 5,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c4_use_casc_in = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c5_high = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c5_initial = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c5_low = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c5_mode = "BYPASS",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c5_ph = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c5_test_source = 5,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c5_use_casc_in = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c6_high = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c6_initial = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c6_low = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c6_mode = "BYPASS",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c6_ph = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c6_test_source = 5,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c6_use_casc_in = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c7_high = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c7_initial = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c7_low = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c7_mode = "BYPASS",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c7_ph = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c7_test_source = 5,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c7_use_casc_in = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c8_high = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c8_initial = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c8_low = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c8_mode = "BYPASS",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c8_ph = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c8_test_source = 5,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c8_use_casc_in = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c9_high = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c9_initial = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c9_low = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c9_mode = "BYPASS",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c9_ph = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c9_test_source = 5,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.c9_use_casc_in = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.charge_pump_current = 2,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.charge_pump_current_bits = 9999,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk0_counter = "G0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk0_divide_by = 2,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk0_duty_cycle = 50,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk0_multiply_by = 25,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk0_output_frequency = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk0_phase_shift = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk0_time_delay = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk0_use_even_counter_mode = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk0_use_even_counter_value = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk1_counter = "G0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk1_divide_by = 10,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk1_duty_cycle = 50,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk1_multiply_by = 25,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk1_output_frequency = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk1_phase_shift = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk1_time_delay = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk1_use_even_counter_mode = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk1_use_even_counter_value = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk2_counter = "G0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk2_divide_by = 10,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk2_duty_cycle = 20,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk2_multiply_by = 25,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk2_output_frequency = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk2_phase_shift = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk2_time_delay = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk2_use_even_counter_mode = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk2_use_even_counter_value = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk3_counter = "G0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk3_divide_by = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk3_duty_cycle = 50,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk3_multiply_by = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk3_phase_shift = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk3_time_delay = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk3_use_even_counter_mode = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk3_use_even_counter_value = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk4_counter = "G0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk4_divide_by = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk4_duty_cycle = 50,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk4_multiply_by = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk4_phase_shift = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk4_time_delay = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk4_use_even_counter_mode = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk4_use_even_counter_value = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk5_counter = "G0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk5_divide_by = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk5_duty_cycle = 50,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk5_multiply_by = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk5_phase_shift = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk5_time_delay = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk5_use_even_counter_mode = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk5_use_even_counter_value = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk6_counter = "E0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk6_divide_by = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk6_duty_cycle = 50,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk6_multiply_by = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk6_phase_shift = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk6_use_even_counter_mode = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk6_use_even_counter_value = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk7_counter = "E1",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk7_divide_by = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk7_duty_cycle = 50,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk7_multiply_by = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk7_phase_shift = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk7_use_even_counter_mode = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk7_use_even_counter_value = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk8_counter = "E2",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk8_divide_by = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk8_duty_cycle = 50,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk8_multiply_by = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk8_phase_shift = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk8_use_even_counter_mode = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk8_use_even_counter_value = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk9_counter = "E3",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk9_divide_by = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk9_duty_cycle = 50,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk9_multiply_by = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk9_phase_shift = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk9_use_even_counter_mode = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.clk9_use_even_counter_value = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.compensate_clock = "CLK0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.down_spread = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.dpa_divide_by = 2,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.dpa_divider = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.dpa_multiply_by = 25,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.e0_high = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.e0_initial = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.e0_low = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.e0_mode = "BYPASS",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.e0_ph = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.e0_time_delay = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.e1_high = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.e1_initial = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.e1_low = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.e1_mode = "BYPASS",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.e1_ph = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.e1_time_delay = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.e2_high = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.e2_initial = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.e2_low = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.e2_mode = "BYPASS",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.e2_ph = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.e2_time_delay = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.e3_high = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.e3_initial = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.e3_low = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.e3_mode = "BYPASS",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.e3_ph = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.e3_time_delay = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.enable0_counter = "L0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.enable1_counter = "L0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.enable_switch_over_counter = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.extclk0_counter = "E0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.extclk0_divide_by = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.extclk0_duty_cycle = 50,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.extclk0_multiply_by = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.extclk0_phase_shift = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.extclk0_time_delay = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.extclk1_counter = "E1",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.extclk1_divide_by = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.extclk1_duty_cycle = 50,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.extclk1_multiply_by = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.extclk1_phase_shift = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.extclk1_time_delay = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.extclk2_counter = "E2",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.extclk2_divide_by = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.extclk2_duty_cycle = 50,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.extclk2_multiply_by = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.extclk2_phase_shift = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.extclk2_time_delay = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.extclk3_counter = "E3",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.extclk3_divide_by = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.extclk3_duty_cycle = 50,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.extclk3_multiply_by = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.extclk3_phase_shift = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.extclk3_time_delay = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.feedback_source = "EXTCLK0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.g0_high = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.g0_initial = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.g0_low = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.g0_mode = "BYPASS",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.g0_ph = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.g0_time_delay = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.g1_high = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.g1_initial = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.g1_low = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.g1_mode = "BYPASS",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.g1_ph = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.g1_time_delay = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.g2_high = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.g2_initial = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.g2_low = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.g2_mode = "BYPASS",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.g2_ph = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.g2_time_delay = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.g3_high = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.g3_initial = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.g3_low = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.g3_mode = "BYPASS",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.g3_ph = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.g3_time_delay = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.gate_lock_counter = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.gate_lock_signal = "NO",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.inclk0_input_frequency = 10000,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.inclk1_input_frequency = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.intended_device_family = "Cyclone IV GX",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.invalid_lock_multiplier = 5,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.l0_high = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.l0_initial = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.l0_low = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.l0_mode = "BYPASS",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.l0_ph = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.l0_time_delay = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.l1_high = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.l1_initial = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.l1_low = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.l1_mode = "BYPASS",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.l1_ph = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.l1_time_delay = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.lock_high = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.lock_low = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.lock_window_ui = " 0.05",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.loop_filter_c = 5,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.loop_filter_c_bits = 9999,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.loop_filter_r = " 1.000000",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.loop_filter_r_bits = 9999,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.m = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.m2 = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.m_initial = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.m_ph = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.m_test_source = 5,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.m_time_delay = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.n = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.n2 = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.n_time_delay = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.operation_mode = "no_compensation",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.pfd_max = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.pfd_min = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.pll_type = "AUTO",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_activeclock = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_areset = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_clk0 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_clk1 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_clk2 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_clk3 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_clk4 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_clk5 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_clk6 = "PORT_UNUSED",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_clk7 = "PORT_UNUSED",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_clk8 = "PORT_UNUSED",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_clk9 = "PORT_UNUSED",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_clkbad0 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_clkbad1 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_clkena0 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_clkena1 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_clkena2 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_clkena3 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_clkena4 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_clkena5 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_clkloss = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_clkswitch = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_configupdate = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_enable0 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_enable1 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_extclk0 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_extclk1 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_extclk2 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_extclk3 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_extclkena0 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_extclkena1 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_extclkena2 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_extclkena3 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_fbin = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_fbout = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_inclk0 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_inclk1 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_locked = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_pfdena = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_phasecounterselect = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_phasedone = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_phasestep = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_phaseupdown = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_pllena = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_scanaclr = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_scanclk = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_scanclkena = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_scandata = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_scandataout = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_scandone = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_scanread = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_scanwrite = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_sclkout0 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_sclkout1 = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_vcooverrange = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.port_vcounderrange = "PORT_CONNECTIVITY",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.primary_clock = "INCLK0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.qualify_conf_done = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.scan_chain = "LONG",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.sclkout0_phase_shift = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.sclkout1_phase_shift = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.self_reset_on_gated_loss_lock = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.self_reset_on_loss_lock = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.sim_gate_lock_device_behavior = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.skip_vco = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.spread_frequency = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.ss = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.switch_over_counter = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.switch_over_on_gated_lock = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.switch_over_on_lossclk = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.switch_over_type = "AUTO",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.using_fbmimicbidir_port = "OFF",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.valid_lock_multiplier = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.vco_center = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.vco_divide_by = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.vco_frequency_control = "AUTO",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.vco_max = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.vco_min = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.vco_multiply_by = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.vco_phase_shift_step = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.vco_post_scale = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.width_clock = 6,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270.width_phasecounterselect = 4;
	cycloneiv_hssi_calibration_block   amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_calibration_block_cal_blk0_13182
	( 
	.calibrationstatus(),
	.clk(cal_blk_clk),
	.nonusertocmu(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_calibration_block_cal_blk0_13182_nonusertocmu),
	.powerdn(1'b0),
	.testctrl()
	);
	cycloneiv_hssi_cmu   amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184
	( 
	.adet({4{1'b0}}),
	.alignstatus(),
	.coreclkout(),
	.digitaltestout(),
	.dpclk(reconfig_clk),
	.dpriodisable(reconfig_togxb[1]),
	.dpriodisableout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_dpriodisableout),
	.dprioin(reconfig_togxb[0]),
	.dprioload(reconfig_togxb[2]),
	.dpriooe(),
	.dprioout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_dprioout),
	.enabledeskew(),
	.fiforesetrd(),
	.fixedclk({{3{1'b0}}, ((amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_fixedclk_div_0_241q & (amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_reconfig_togxb_busy_reg_1_3726q & amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_reconfig_togxb_busy_reg_0_3727q)) | (fixedclk & ((~ amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_reconfig_togxb_busy_reg_1_3726q) & (~ amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_reconfig_togxb_busy_reg_0_3727q))))}),
	.nonuserfromcal(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_calibration_block_cal_blk0_13182_nonusertocmu),
	.quadreset(gxb_powerdown),
	.quadresetout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_quadresetout),
	.rdalign({4{1'b0}}),
	.rdenablesync(1'b0),
	.recovclk(1'b0),
	.refclkout(),
	.rxanalogreset({{3{1'b0}}, (rx_analogreset & (~ reconfig_togxb[3]))}),
	.rxanalogresetout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_rxanalogresetout),
	.rxcrupowerdown(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_rxcrupowerdown),
	.rxctrl({4{1'b0}}),
	.rxctrlout(),
	.rxdatain({32{1'b0}}),
	.rxdataout(),
	.rxdatavalid({4{1'b0}}),
	.rxdigitalreset({{3{1'b0}}, rx_digitalreset}),
	.rxdigitalresetout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_rxdigitalresetout),
	.rxibpowerdown(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_rxibpowerdown),
	.rxpcsdprioin({{1200{1'b0}}, wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_dprioout[399:0]}),
	.rxpcsdprioout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_rxpcsdprioout),
	.rxphfifox4byteselout(),
	.rxphfifox4rdenableout(),
	.rxphfifox4wrclkout(),
	.rxphfifox4wrenableout(),
	.rxpmadprioin({{900{1'b0}}, wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188_dprioout[299:0]}),
	.rxpmadprioout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_rxpmadprioout),
	.rxpowerdown({4{1'b0}}),
	.rxrunningdisp({4{1'b0}}),
	.syncstatus({4{1'b0}}),
	.testout(),
	.txanalogresetout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_txanalogresetout),
	.txctrl({4{1'b0}}),
	.txctrlout(),
	.txdatain({32{1'b0}}),
	.txdataout(),
	.txdetectrxpowerdown(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_txdetectrxpowerdown),
	.txdigitalreset({{3{1'b0}}, tx_digitalreset}),
	.txdigitalresetout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_txdigitalresetout),
	.txdividerpowerdown(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_txdividerpowerdown),
	.txobpowerdown(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_txobpowerdown),
	.txpcsdprioin({{450{1'b0}}, wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_dprioout[149:0]}),
	.txpcsdprioout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_txpcsdprioout),
	.txphfifox4byteselout(),
	.txphfifox4rdclkout(),
	.txphfifox4rdenableout(),
	.txphfifox4wrenableout(),
	.txpmadprioin({{900{1'b0}}, wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192_dprioout[299:0]}),
	.txpmadprioout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_txpmadprioout),
	.pmacramtest(),
	.refclkdig(),
	.rxcoreclk(),
	.rxphfifordenable(),
	.rxphfiforeset(),
	.rxphfifowrdisable(),
	.scanclk(),
	.scanmode(),
	.scanshift(),
	.testin(),
	.txclk(),
	.txcoreclk(),
	.txphfiforddisable(),
	.txphfiforeset(),
	.txphfifowrenable()
	);
	defparam
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184.auto_spd_deassert_ph_fifo_rst_count = 8,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184.auto_spd_phystatus_notify_count = 14,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184.devaddr = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184.dprio_config_mode = 8'h01,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184.in_xaui_mode = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184.lpm_type = "cycloneiv_hssi_cmu",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184.portaddr = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184.rx0_channel_bonding = "none",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184.rx0_clk1_mux_select = "recovered clock",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184.rx0_clk2_mux_select = "local reference clock",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184.rx0_ph_fifo_reg_mode = "true",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184.rx0_rd_clk_mux_select = "int clock",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184.rx0_recovered_clk_mux_select = "recovered clock",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184.rx0_reset_clock_output_during_digital_reset = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184.rx0_use_double_data_mode = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184.tx0_channel_bonding = "none",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184.tx0_rd_clk_mux_select = "central",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184.tx0_reset_clock_output_during_digital_reset = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184.tx0_use_double_data_mode = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184.tx0_wr_clk_mux_select = "int_clk",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184.use_coreclk_out_post_divider = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184.use_deskew_fifo = "false";
	cycloneiv_hssi_rx_pcs   amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186
	( 
	.a1a2size(1'b0),
	.a1a2sizeout(),
	.a1detect(),
	.a2detect(),
	.adetectdeskew(),
	.alignstatus(1'b0),
	.alignstatussync(1'b0),
	.alignstatussyncout(),
	.bistdone(),
	.bisterr(),
	.bitslipboundaryselectout(),
	.byteorderalignstatus(),
	.cdrctrlearlyeios(),
	.cdrctrllocktorefclkout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_cdrctrllocktorefclkout),
	.clkout(),
	.coreclkout(),
	.ctrldetect(),
	.datain({wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188_recoverdataout[9:0]}),
	.dataout(),
	.dataoutfull(),
	.digitalreset(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_rxdigitalresetout[0]),
	.disperr(),
	.dpriodisable(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_dpriodisableout),
	.dprioin({wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_rxpcsdprioout[399:0]}),
	.dprioout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_dprioout),
	.enabledeskew(1'b0),
	.enabyteord(1'b0),
	.enapatternalign(1'b0),
	.errdetect(),
	.fifordin(1'b0),
	.fifordout(),
	.fiforesetrd(1'b0),
	.hip8b10binvpolarity(pipe8b10binvpolarity),
	.hipdataout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_hipdataout),
	.hipdatavalid(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_hipdatavalid),
	.hipelecidle(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_hipelecidle),
	.hipelecidleinfersel({3{1'b0}}),
	.hipphydonestatus(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_hipphydonestatus),
	.hippowerdown({powerdn[1:0]}),
	.hipstatus(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_hipstatus),
	.invpol(1'b0),
	.k1detect(),
	.k2detect(),
	.localrefclk(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192_clockout),
	.masterclk(1'b0),
	.parallelfdbk({20{1'b0}}),
	.patterndetect(),
	.phfifooverflow(),
	.phfifordenable(1'b1),
	.phfifordenableout(),
	.phfiforeset(1'b0),
	.phfiforesetout(),
	.phfifounderflow(),
	.phfifowrdisable(1'b0),
	.phfifowrdisableout(),
	.pipebufferstat(),
	.pipedatavalid(),
	.pipeelecidle(),
	.pipeenrevparallellpbkfromtx(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_pipeenrevparallellpbkout),
	.pipephydonestatus(),
	.pipepowerdown({wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_pipepowerdownout[1:0]}),
	.pipepowerstate({wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_pipepowerstateout[3:0]}),
	.pipestatetransdoneout(),
	.pipestatus(),
	.prbscidenable(1'b0),
	.quadreset(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_quadresetout),
	.rdalign(),
	.recoveredclk(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188_clockout),
	.refclk(1'b0),
	.revbitorderwa(1'b0),
	.revparallelfdbkdata(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_revparallelfdbkdata),
	.rlv(),
	.rmfifodatadeleted(),
	.rmfifodatainserted(),
	.rmfifoempty(),
	.rmfifofull(),
	.rmfifordena(1'b0),
	.rmfiforeset(1'b0),
	.rmfifowrena(1'b0),
	.runningdisp(),
	.rxdetectvalid(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192_rxdetectvalidout),
	.rxfound({wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_txdetectrx, wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192_rxfoundout}),
	.signaldetect(),
	.signaldetected(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188_signaldetect),
	.syncstatus(),
	.syncstatusdeskew(),
	.xauidelcondmetout(),
	.xauififoovrout(),
	.xauiinsertincompleteout(),
	.xauilatencycompout(),
	.xgmctrldet(),
	.xgmctrlin(1'b0),
	.xgmdatain({8{1'b0}}),
	.xgmdataout(),
	.xgmdatavalid(),
	.xgmrunningdisp(),
	.bitslip(),
	.cdrctrllocktorefcl(),
	.coreclk(),
	.elecidleinfersel(),
	.grayelecidleinferselfromtx(),
	.phfifox4bytesel(),
	.phfifox4rdenable(),
	.phfifox4wrclk(),
	.phfifox4wrenable(),
	.pipe8b10binvpolarity(),
	.pmatestbusin(),
	.powerdn(),
	.revbyteorderwa(),
	.wareset(),
	.xauidelcondmet(),
	.xauififoovr(),
	.xauiinsertincomplete(),
	.xauilatencycomp()
	);
	defparam
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.align_pattern = "0101111100",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.align_pattern_length = 10,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.allow_align_polarity_inversion = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.allow_pipe_polarity_inversion = "true",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.auto_spd_deassert_ph_fifo_rst_count = 8,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.auto_spd_phystatus_notify_count = 14,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.bit_slip_enable = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.byte_order_invalid_code_or_run_disp_error = "true",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.byte_order_mode = "none",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.byte_order_pad_pattern = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.byte_order_pattern = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.byte_order_pld_ctrl_enable = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.cdrctrl_bypass_ppm_detector_cycle = 1000,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.cdrctrl_cid_mode_enable = "true",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.cdrctrl_enable = "true",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.cdrctrl_mask_cycle = 800,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.cdrctrl_min_lock_to_ref_cycle = 63,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.cdrctrl_rxvalid_mask = "true",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.channel_bonding = "none",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.channel_number = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.channel_width = 8,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.clk1_mux_select = "recovered clock",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.clk2_mux_select = "local reference clock",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.core_clock_0ppm = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.datapath_low_latency_mode = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.datapath_protocol = "pipe",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.dec_8b_10b_compatibility_mode = "true",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.dec_8b_10b_mode = "normal",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.deskew_pattern = "0",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.disable_auto_idle_insertion = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.disable_running_disp_in_word_align = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.disallow_kchar_after_pattern_ordered_set = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.dprio_config_mode = 8'h01,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.elec_idle_gen1_sigdet_enable = "true",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.elec_idle_infer_enable = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.elec_idle_num_com_detect = 3,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.enable_bit_reversal = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.enable_self_test_mode = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.force_signal_detect_dig = "true",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.hip_enable = "true",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.infiniband_invalid_code = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.insert_pad_on_underflow = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.lpm_type = "cycloneiv_hssi_rx_pcs",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.num_align_code_groups_in_ordered_set = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.num_align_cons_good_data = 16,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.num_align_cons_pat = 4,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.num_align_loss_sync_error = 17,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.ph_fifo_low_latency_enable = "true",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.ph_fifo_reg_mode = "true",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.protocol_hint = "pcie",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.rate_match_back_to_back = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.rate_match_delete_threshold = 13,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.rate_match_empty_threshold = 5,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.rate_match_fifo_mode = "true",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.rate_match_full_threshold = 20,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.rate_match_insert_threshold = 11,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.rate_match_ordered_set_based = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.rate_match_pattern1 = "11010000111010000011",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.rate_match_pattern2 = "00101111000101111100",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.rate_match_pattern_size = 20,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.rate_match_pipe_enable = "true",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.rate_match_reset_enable = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.rate_match_skip_set_based = "true",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.rate_match_start_threshold = 7,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.rd_clk_mux_select = "int clock",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.recovered_clk_mux_select = "recovered clock",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.run_length = 40,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.run_length_enable = "true",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.rx_detect_bypass = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.rx_phfifo_wait_cnt = 32,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.rxstatus_error_report_mode = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.self_test_mode = "incremental",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.use_alignment_state_machine = "true",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.use_deskew_fifo = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.use_double_data_mode = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186.use_parallel_loopback = "false";
	cycloneiv_hssi_rx_pma   amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188
	( 
	.analogtestbus(),
	.clockout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188_clockout),
	.crupowerdn(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_rxcrupowerdown[0]),
	.datain(rx_datain_0),
	.datastrobeout(),
	.deserclock(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270_icdrclk),
	.diagnosticlpbkout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188_diagnosticlpbkout),
	.dpriodisable(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_dpriodisableout),
	.dprioin({wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_rxpmadprioout[299:0]}),
	.dprioout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188_dprioout),
	.freqlocked(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188_freqlocked),
	.locktodata(1'b0),
	.locktoref(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_cdrctrllocktorefclkout),
	.locktorefout(),
	.powerdn(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_rxibpowerdown[0]),
	.ppmdetectrefclk(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270_fref),
	.recoverdataout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188_recoverdataout),
	.reverselpbkout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188_reverselpbkout),
	.rxpmareset(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_rxanalogresetout[0]),
	.seriallpbkin(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192_seriallpbkout),
	.signaldetect(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188_signaldetect),
	.testbussel({1'b0, {2{1'b1}}, 1'b0}),
	.dpashift()
	);
	defparam
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.allow_serial_loopback = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.channel_number = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.common_mode = "0.82V",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.deserialization_factor = 10,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.dprio_config_mode = 8'h01,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.effective_data_rate = "2500 Mbps",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.enable_local_divider = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.enable_ltd = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.enable_ltr = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.enable_second_order_loop = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.eq_dc_gain = 3,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.eq_setting = 5,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.force_signal_detect = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.logical_channel_address = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.loop_1_digital_filter = 8,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.lpm_type = "cycloneiv_hssi_rx_pma",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.offset_cancellation = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.ppm_gen1_2_xcnt_en = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.ppm_post_eidle = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.ppmselect = 8,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.protocol_hint = "pcie",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.signal_detect_hysteresis = 4,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.signal_detect_hysteresis_valid_threshold = 14,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.signal_detect_loss_threshold = 3,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.termination = "OCT 100 Ohms",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188.use_external_termination = "false";
	cycloneiv_hssi_tx_pcs   amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190
	( 
	.clkout(),
	.coreclkout(),
	.ctrlenable({2{1'b0}}),
	.datainfull({22{1'b0}}),
	.dataout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_dataout),
	.digitalreset(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_txdigitalresetout[0]),
	.dispval({2{1'b0}}),
	.dpriodisable(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_dpriodisableout),
	.dprioin({wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_txpcsdprioout[149:0]}),
	.dprioout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_dprioout),
	.enrevparallellpbk(1'b0),
	.forcedisp({2{1'b0}}),
	.forceelecidleout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_forceelecidleout),
	.grayelecidleinferselout(),
	.hipdatain({tx_forcedispcompliance, tx_ctrlenable, tx_datain[7:0]}),
	.hipdetectrxloop(tx_detectrxloop),
	.hipelecidleinfersel({rx_elecidleinfersel_0[2:0]}),
	.hipforceelecidle(tx_forceelecidle),
	.hippowerdn({powerdn[1:0]}),
	.hiptxclkout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_hiptxclkout),
	.invpol(1'b0),
	.localrefclk(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192_clockout),
	.parallelfdbkout(),
	.phfifooverflow(),
	.phfiforddisable(1'b0),
	.phfiforddisableout(),
	.phfiforeset(1'b0),
	.phfiforesetout(),
	.phfifounderflow(),
	.phfifowrenable(1'b1),
	.phfifowrenableout(),
	.pipeenrevparallellpbkout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_pipeenrevparallellpbkout),
	.pipepowerdownout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_pipepowerdownout),
	.pipepowerstateout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_pipepowerstateout),
	.pipestatetransdone(1'b0),
	.quadreset(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_quadresetout),
	.rdenablesync(),
	.refclk(1'b0),
	.revparallelfdbk({wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_revparallelfdbkdata[19:0]}),
	.txdetectrx(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_txdetectrx),
	.xgmctrlenable(),
	.xgmdataout(),
	.bitslipboundaryselect(),
	.coreclk(),
	.datain(),
	.detectrxloop(),
	.elecidleinfersel(),
	.forceelecidle(),
	.phfifox4bytesel(),
	.phfifox4rdclk(),
	.phfifox4rdenable(),
	.phfifox4wrenable(),
	.pipetxswing(),
	.powerdn(),
	.prbscidenable(),
	.xgmctrl(),
	.xgmdatain()
	);
	defparam
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.allow_polarity_inversion = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.bitslip_enable = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.channel_bonding = "none",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.channel_number = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.channel_width = 8,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.core_clock_0ppm = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.datapath_low_latency_mode = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.datapath_protocol = "pipe",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.disable_ph_low_latency_mode = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.disparity_mode = "new",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.dprio_config_mode = 8'h01,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.elec_idle_delay = 4,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.enable_bit_reversal = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.enable_idle_selection = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.enable_reverse_parallel_loopback = "true",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.enable_self_test_mode = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.enc_8b_10b_compatibility_mode = "true",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.enc_8b_10b_mode = "normal",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.hip_enable = "true",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.lpm_type = "cycloneiv_hssi_tx_pcs",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.ph_fifo_reg_mode = "true",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.prbs_cid_pattern = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.protocol_hint = "pcie",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.refclk_select = "local",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.self_test_mode = "incremental",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.use_double_data_mode = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190.wr_clk_mux_select = "int_clk";
	cycloneiv_hssi_tx_pma   amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192
	( 
	.cgbpowerdn(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_txdividerpowerdown[0]),
	.clockout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192_clockout),
	.datain({wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_dataout[9:0]}),
	.dataout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192_dataout),
	.detectrxpowerdown(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_txdetectrxpowerdown[0]),
	.diagnosticlpbkin(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188_diagnosticlpbkout),
	.dpriodisable(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_dpriodisableout),
	.dprioin({wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_txpmadprioout[299:0]}),
	.dprioout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192_dprioout),
	.fastrefclk0in(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270_clk[0]),
	.forceelecidle(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_forceelecidleout),
	.powerdn(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_txobpowerdown[0]),
	.refclk0in(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270_clk[1]),
	.refclk0inpulse(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270_clk[2]),
	.reverselpbkin(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188_reverselpbkout),
	.rxdetecten(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_txdetectrx),
	.rxdetectvalidout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192_rxdetectvalidout),
	.rxfoundout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192_rxfoundout),
	.seriallpbkout(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192_seriallpbkout),
	.txpmareset(wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_txanalogresetout[0]),
	.rxdetectclk()
	);
	defparam
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192.channel_number = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192.common_mode = "0.65V",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192.dprio_config_mode = 8'h01,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192.effective_data_rate = "2500 Mbps",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192.enable_diagnostic_loopback = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192.enable_reverse_serial_loopback = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192.logical_channel_address = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192.lpm_type = "cycloneiv_hssi_tx_pma",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192.preemp_tap_1 = 1,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192.protocol_hint = "pcie",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192.rx_detect = 0,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192.serialization_factor = 10,
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192.slew_rate = "low",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192.termination = "OCT 100 Ohms",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192.use_external_termination = "false",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192.use_rx_detect = "true",
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192.vod_selection = 4;
	initial
	begin
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_reconfig_togxb_busy_reg_0_3727q = 0;
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_reconfig_togxb_busy_reg_1_3726q = 0;
	end
	always @ ( negedge fixedclk)
	begin
		
		begin
			amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_reconfig_togxb_busy_reg_0_3727q <= reconfig_togxb[3];
			amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_reconfig_togxb_busy_reg_1_3726q <= amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_reconfig_togxb_busy_reg_0_3727q;
		end
	end
	initial
	begin
		amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_fixedclk_div_0_241q = 0;
	end
	always @ ( posedge fixedclk)
	begin
		
		begin
			amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_fixedclk_div_0_241q <= (~ amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_fixedclk_div_0_241q);
		end
	end
	assign
		hip_tx_clkout_0 = wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pcs_transmit_pcs0_13190_hiptxclkout,
		pipedatavalid = wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_hipdatavalid,
		pipeelecidle = wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_hipelecidle,
		pipephydonestatus = wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_hipphydonestatus,
		pipestatus = {wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_hipstatus[2:0]},
		pll_locked = wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_altpll_pll0_13270_locked,
		reconfig_fromgxb = {{4{1'b0}}, wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_cmu_cent_unit0_13184_dprioout},
		rx_ctrldetect = wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_hipdataout[8],
		rx_dataout = {wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pcs_receive_pcs0_13186_hipdataout[7:0]},
		rx_freqlocked = ((~ rx_analogreset) & wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_rx_pma_receive_pma0_13188_freqlocked),
		s_wire_vcc = 1'b1,
		tx_dataout_0 = wire_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_altgx_internal_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_amm_master_qsys_with_pcie_pcie_ip_altgx_internal_inst_alt_c3gxb_38j8_component_cycloneiv_hssi_tx_pma_transmit_pma0_13192_dataout;
endmodule //amm_master_qsys_with_pcie_pcie_ip_altgx_internal
//synopsys translate_on
//VALID FILE
