module Registro_Multifunzionale(var_ingresso, var_uscita, var_comando, clock, reset_);

input clock, reset_;
intput [N-1] var_ingresso;
input [log(k)-1:0] var_comando;
output [M-1:0] var_uscita;
reg [M-1:0] OUTR;
assign var_uscita=OUTR;
always@(reset_==0) #1 OUTR<=contenuto_iniziale;
always@(posedge clock) if (reset_==1) #3
  casex(var_comando)
    0 : OUTR<=F0(var_ingresso, OUTR);
    ...
    ...
    K-1 : OUTR<=Fk-1(var_ingresso, OUTR);
  endcase;
  
endmodule;
