[Inputs]
clk
rst
=D[6:0]=
[Outputs]
=Q[6:0]=
[BiDir]
[ATTRIBUTES]
VeriModel reg_7bit

