Executar com codigo

For i = 0 to 15

      a[i] = a[i] + b[i]

Desenrolar 4 iteracoes do Loop. Gerar o codigo Assembler. Fazer o escalonamento para minimizar o tempo de execucao. Implementar em Verilog sem unidades de Forward e Hazard o MIPS dual Issue.

Voce pode editar a figura cpu.svg com o editor online <a href="https://editor.method.ac/">Method Draw</a>
ou localmente com Inkscape ou outro software de edição vetorial SVG. 

Explicacao detalhada do <a href="https://docs.google.com/presentation/d/e/2PACX-1vTl4fxlJFZXNVaToEmzhHt1Svg1sREU4JHDny7Wepr2bVTlaYBXCy-6LSoPnJ9XyDiuTcDxk25-rXFO/pub?start=false&loop=false&delayms=3000&slide=id.p">codigo MIPS pipeline com Unidades de Forwarding, Hazard de Load e BEQ 4 Estagio</a>


Para converter <a href="http://www.kurtm.net/mipsasm/index.cgi">MIPS em hexadecimal Online</a> 

<a href="http://www.mrc.uidaho.edu/mrc/people/jff/digital/MIPSir.html">Explicação de cada Instrução Mips Online </a>

<a href="http://www.cs.uwm.edu/classes/cs315/Bacon/Lecture/HTML/ch05s03.html">Mapeamento do Banco de Registradores MIPS</a> 
