id,question,A,B,C,D
0,组成一个运算器需要多个部件，但下面所列____不是组成运算器的部件。,通用寄存器组,数据总线,ALU,地址寄存器
1,在哪种结构的运算器中需要在ALU的两个输入端加上两个缓冲寄存器____?,单总线结构,双总线结构,三总线结构,都需要加
2,在补码表示的机器中若寄存器A中存放数9EH，经过一次____运算它可以变为CFH。,算术左移,逻辑左移,算术右移,逻辑右移
3,在中断周期，CPU主要完成以下工作____。,关中断，保护断点，发中断响应信号并形成中断服务程序入口地址,开中断，保护断点，发中断响应信号并形成中断服务程序入口地址,关中断，执行中断服务程序,开中断，执行中断服务程序
4,下面关于多周期_CPU_的描述，正确的是____。,指令周期长度固定,每个机器周期可完成一条指令,多个机器周期完成一条指令,其控制器只用组合逻辑电路就能实现
5,下面关于并行传输的叙述中，不正确的是____。,并行总线的数据在数据线上同时有多位一起传送,并行传输每一位要有一根数据线，因此有多根数据线,衡量并行总线速度的指标是平均数据传输率，即总线上传输的平均信息量,为了减少线路的数量，可以将并行方式和串行方式结合起来
6,下列部件中不属于执行部件的是____。,控制器,存储器,运算器,外部设备
7,间址寻址第一次访问内存所得到的信息经____传送到MDR。,数据总线,地址总线,控制总线,总线控制器
8,设置中断屏蔽字可以动态地改变____优先级。,中断查询,中断响应,中断处理,中断返回
9,下列关于Cache与TLB的描述中，哪个说法是错误的____,TLB与Cache中保存的数据是不同的,TLB 缺失之后，有可能直接在Cache中找到页表内容,TLB 缺失会导致程序执行出错，但是Cache 缺失不会,TLB和Cache的命中率都与程序的访存模式有关
10,下列哪种情况出现时，会引起CPU自动查询有无中断请求，进而可能进入中断响应周期____。,一条指令执行结束,一次I/O操作结束,一次中断处理结束,一次DMA操作结束
11,以下哪个不是Von_Neumann结构____,ENIAC,IBM 360,PDP-1,Pentium
12,下列有关指令和微指令之间关系的描述中，正确的是____。,一条指令的功能通过执行一条微指令来实现,一条指令的功能通过执行一个微程序来实现,一条微指令的功能通过执行一条指令来实现,一条微指令的功能通过执行一个微程序来实现
13,下列关于CISC/RISC的叙述中，错误的是____。,RISC机器指令比CISC机器指令简单,RISC中通用寄存器比CISC多,RISC中的寻址方式比CISC少,CISC比RISC机器可以更好地支持高级语言
14,下列编码中，不用于表示字符的是____。,BCD,EBCDIC,Unicode,ASCII
15,设浮点数阶的基数为8，尾数用模4补码表示。试指出下列浮点数中____是规格化数。,11.111,0.000111,11.10101,0.111101
16,某一编码系统中，数据为8位。为提高系统的可靠性，希望能发现2位出错，并能在仅有1位出错时进行纠正，则需要增加的校验位的位数至少是____。,3 位,4 位,5 位,6 位
17,用二地址指令来完成算术运算时，其结果一般存放在____。,其中一个地址码提供的地址中,栈顶,累加器(ACC)中,以上都不对
18,指令寄存器的位数取决于____。,存储器的容量,指令字长,机器字长,存储字长
19,中断屏蔽字的作用是____。,暂停外设对主存的访问,暂停对某些中断源的处理,暂停对一切中断的处理,暂停CPU对主存的访问
20,如果一个存储单元被访问，那么可能这个存储单元会很快地再次被访问，这称为____。,时间局部性,空间局部性,程序局部性,数据局部性
21,某磁盘的转速为10000转/分，平均寻道时间是6ms，磁盘传输速率是20MB/s，磁盘控制器延迟为0.2ms，读取一个4KB的扇区所需平均时间约为____。,9ms,9.4ms,12ms,12.4ms
22,微程序控制器中，机器指令与微指令的关系是____。,每一段机器指令组成的程序由一条微指令来执行,每一条机器指令由一段微指令组成的微程序解释执行,每一条机器指令由一条微指令来执行,每一条微指令由若干条机器指令解释执行
23,在下列寻址中，____寻址方式需要先运算再访问主存。,立即,变址,间接,直接
24,数据寻址计算的是指令操作数的地址。下列寻址方式中，寻址得到的结果不是数据的是____。,间接寻址,基址寻址,相对寻址,变址寻址
25,中断向量表中保存的是____。,被中断程序的返回地址,中断服务程序入口地址,中断优先级,中断源编码
26,已知CRC校验的一个数据字为：100101011001B，设采用的生成多项式为：$G(x)=x^2+1$，则校验码为____。,0011B,0010B,011B,010B
27,相对寻址方式中，若取出指令后立即将PC的内容加1(或加增量)，则指令所提供的相对地址实质上是一种____。,立即数,内存地址,以本条指令在内存中首地址为基准位置的偏移量,以下一条指令在内存中首地址为基准位置的偏移量
28,指令流水线中，不同的指令在指令流水的不同功能段中可以____。,顺序,选择,循环,并行
29,指令系统中采用不同寻址方式的目的是____。,实现存储程序和程序控制,缩短指令长度，扩大寻址空间，提高编程灵活性,可以直接访问外存,提供扩展操作码的可能性并降低指令译码难度
30,微操作信号发生器的设计与下列因素____基本无关。,CPU寄存器数量,指令系统,数据通路,机器字长
31,DRAM地址分两次输入(行选通RAS、列选通CAS)的目的是____。,提高速度,减少芯片引出线,刷新,电平需要
32,下列关于单地址指令的说法中，正确的是____。,只能对单操作数进行加工处理,只能对双操作数进行加工处理,无处理双操作数的功能,既能对单操作数进行加工处理，也能对双操作数进行运算
33,32位的个人计算机中，一个字节由____位组成。,4,8,16,32
34,在通用计算机指令系统的二地址指令中，操作数的物理位置可安排在____。,两个数据寄存器,一个主存单元和一个数据寄存器,两个主存单元中,以上几项均可
35,访问相联存储器时，____。,根据内容，不需要地址,不根据内容，只需要地址,既要内容，又要地址,不要内容也不要地址
36,用存储容量为16K×1位的存储器芯片来组成一个64K×8位的存储器，则在字方向和位方向分别扩展了____倍。,4、2,8、4,2、4,4、8
37,冯·诺依曼计算机的最主要特点是____。,存储程序方式并采用二进制,采用LSI和VLSI电路,有功能强大的操作系统,采用Cache、主存、辅存三级存储结构
38,下列不会引起指令流水阻塞的是____。,数据旁路,数据相关,条件转移,资源冲突
39,在计算机系统中，表明系统运行状态的部件是____。,程序计数器,指令寄存器,程序状态字,累加寄存器
40,将高级语言源程序转换为机器级目标代码文件的程序是____。,汇编程序,链接程序,编译程序,解释程序
41,"假设某计算机按字编址，Cache有4个行，Cache和主存之间交换的块为1个字。若Cache的内容初始为空,采用2路组相联映射方式和LRU替换算法。当访问的主存地址依次为0,4,8,2,0,6,8,6,4,8时，命中Cache的次数是____",1,2,3,4
42,页式存储管理系统不会出现____。,抖动/颠簸,内零头(内碎片),外零头(外碎片),越界访问
43,操作数地址为某一寄存器中的内容与位移量之和的寻址方式是____。,相对寻址,基址寻址,变址寻址,以上都有可能
44,某32位微型机地址码为22位，使用256K×16位的SRAM芯片组成其存储系统，下列译码器中最合适的是____。,3-8译码器,4-16译码器,5-32译码器,6-64译码器
45,在计数器定时查询方式下，正确的描述是____。,总线设备的优先级可变,越靠近控制器的设备，优先级越高,各设备的优先级相等,对硬件电路故障敏感
46,下列校验码中，奇校验正确的有____。,110100111,1000111,10110011,110100111
47,指令中给出的寄存器的内容是操作数的地址，此种方式称为____寻址方式。,立即,寄存器,直接,寄存器间接
48,设某按字节编址的计算机已配有00000H～07FFFH的ROM区，地址线为20位，若再用16K×8位的RAM芯片构成剩下的RAM区08000H～FFFFFH，则需要这样的RAM芯片____片。,61,62,63,64
49,ROM与RAM的主要区别是____。,断电后，ROM内的信息会丢失，RAM则可长期保存信息不丢失,断电后，RAM内的信息会丢失，ROM则可长期保存信息不丢失,ROM是辅助存储器，RAM是主存储器,ROM是主存储器，RAM是辅存储器
50,关于DMA方式的说法正确的是____。,DMA方式利用软件实现数据传送,DMA方式能完全取代中断方式,DMA方式在传送过程中需要CPU程序的干预,DMA方式一般用于高速、批量数据的简单传送
51,在下面几种寻址方式中，____方式取操作数最快。,直接寻址,寄存器寻址,相对寻址,变址寻址
52,标准总线内部结构包含____。,数据传送总线,仲裁总线,公用总线,以上三项均是
53,为使虚存系统有效地发挥预期的作用，所运行的程序应具有的特性是____。,该程序不应含有过多的I/O操作,该程序的大小不应超过实际的内存容量,该程序应当具有较好的局部性(Locality),该程序的指令相关不应过多
54,下列寄存器中，汇编程序员可见的是____。,存储器地址寄存器(MAR),程序计数器(PC),存储器数据寄存器(MDR),指令寄存器(IR)
55,VonNeumann机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是____,指令操作码的译码结果,指令和数据的寻址方式,指令周期的不同阶段,指令和数据所在的存储单元
56,下列关于CPU存取速度的比较中，正确的是____。,Cache＞内存＞寄存器,Cache＞寄存器＞内存,寄存器＞Cache＞内存,寄存器＞内存＞Cache
57,在存储器芯片中，地址译码采用双译码方式是为了____。,扩大寻址范围,减少地址线所需要的根数,增加存储单元数目,减少存储单元选通线数目
58,某机器字长为32位，存储器按半字编址，每取出一条指令后PC的值自动+2，说明其指令长度是____。,16位,32位,128位,256位
59,计算机执行最快的语言是____。,汇编语言,C语言,机器语言,Java语言
60,在异步通信方式中，一个总线传输周期的过程是____。,先传送数据，再传送地址,先传送地址，再传送数据,只传输数据,无法确定
61,计算机系统包括____。,运算器、存储器、控制器,主机与外部设备,硬件系统与软件系统,系统软件与应用软件
62,周期挪用方式常用于____方式的输入/输出系统中。,通道,中断,DMA,程序传送
63,下列设备中，全部都是成块传送设备的是____。,键盘、鼠标、针式打印机,键盘、光盘、鼠标,针式打印机、扫描仪、磁盘,光盘、扫描仪、磁盘
64,在DMA方式下，数据从内存传送到外设经过的路径是____。,内存→数据总线→外设,内存→DMA→外设,内存→CPU→总线→外设,外设→内存
65,通常情况下，微指令位数最长的编码方法是____。,直接表示法/直接控制法,字段直接编码表示法,字段间接编码表示法,混合表示法
66,所谓n位的CPU，这里的n是指____。,地址总线线数,数据总线线数,控制总线线数,I/O线数
67,一个单周期处理器，各主要功能单元的操作时间为：指令存储器和数据存储器为0.3ns，ALU为0.2ns，寄存器文件为0.1ns，则该CPU的时钟周期最少应该是____。,0.4ns,0.3ns,0.2ns,1ns
68,对汇编语言程序员来说，以下部件中不透明的是____。,指令缓冲器,移位器,通用寄存器,乘法器
69,激光打印机的打印原理是____。,激光直接打在纸上,利用静电转印,激光控制墨粉运动方向,激光照射样稿
70,主机与外设传送数据时，采用____对CPU打扰最小。,程序中断控制传送,DMA控制传送,程序直接控制传送,通道控制传送
71,存储芯片控制线中的片选线用来决定哪个存储芯片被选中。下列说法中，正确的是____。,当主存储器只有一块存储芯片时，不需要片选信号,存储芯片的片选线数为1,存储芯片的片选线数为2或更多,以上都不对
72,相对于微程序控制器，硬布线控制器的特点是____,指令执行速度慢，指令功能的修改和扩展容易,指令执行速度慢，指令功能的修改和扩展难,指令执行速度快，指令功能的修改和扩展容易,指令执行速度快，指令功能的修改和扩展难
73,在下列几种存储器中，CPU不能直接访问的是____。,硬盘,内存,Cache,寄存器
74,计算机指令中要用到的操作数一般可以来自____部件。,通用寄存器,外围设备(接口)中的寄存器,内存的存储单元,以上答案都正确
75,下列关于DRAM刷新的说法中，错误的是____。,刷新操作按行进行，一次刷新一行中的全部存储单元,刷新所需的行地址由DRAM内部的刷新计数器(行地址生成器)给出,集中刷新的“死时间”要大于异步刷新的“死时间”,分散刷新方式同样存在“死时间”
76,原码加减交替除法又称为不恢复余数法，因此____。,不存在恢复余数的操作,当某一步运算不够减时，做恢复余数的操作,仅当最后一步余数为负时，做恢复余数的操作,当某一步余数为负时，做恢复余数的操作
77,下列关于Cache和虚拟存储器的叙述中，正确的是____。,当Cache没有命中时，会引起处理器切换进程，以更新Cache中的内容,当虚拟存储器失效(如缺页)时，处理器将会切换进程，以更新主存中的内容,Cache和虚拟存储器由硬件和操作系统共同实现，对应用程序员均是透明的,虚拟存储器的容量等于主存和辅存的容量之和
78,从一条指令的启动到下一条指令启动的时间间隔称为____。,时钟周期,机器周期,节拍,指令周期
79,下列选项中，能引起外部中断请求的事件是____。,鼠标输入,除数为0,浮点运算下溢,访存缺页
80,CPU中保存当前正在执行指令的寄存器是____。,PC,IR,AR,DR
81,电子计算机的发展已经经历了4代，这4代计算机的主要元件分别是____。,电子管、晶体管、中小规模集成电路、激光器件,晶体管、中小规模集成电路、激光器件、光介质,电子管、晶体管、中小规模集成电路、大规模集成电路,电子管、晶体管、中小规模集成电路、大规模集成电路
82,下列关于中断I/O方式和DMA方式比较的叙述中，错误的是____,中断I/O方式请求的是CPU处理时间，DMA方式请求的是总线使用权,中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后,中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成,中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外部设备
83,试比较各种寻址方式的效率，以下结论中不正确的是____。,立即寻址的效率高于堆栈寻址,堆栈寻址的效率高于寄存器寻址,寄存器一次间接寻址的效率高于变址寻址,变址寻址的效率高于一次间接寻址
84,下列I/O控制方式中，主要由硬件而不是软件实现数据传送的方式是____。,程序查询方式,程序中断方式,DMA方式,无条件程序控制方式
85,单地址指令中为了完成两个数的算术运算，除地址码指明一个操作数外，另一个采用____方式。,立即寻址,隐含寻址,间接寻址,基址寻址
86,CPU可随机访问的存储器是____。,光盘存储器,主存储器,磁盘存储器,磁带存储器
87,在计算机系统层次结构中，处于硬件和软件交界面的是____。,汇编语言,指令系统,操作系统,编译系统
88,DRAM的刷新是以____为单位的。,存储单元,行,列,存储字
89,下列情况中，不会引起指令流水线阻塞的是____。,访存冲突,指令数据相关,数据旁路(转发),外部中断
90,外部设备打印机适合连接到____。,数组多路通道,字节多路通道,选择通道,任意一种通道
91,下列关于RISC指令系统设计思想的说法中，不正确的是____。,指令长度固定、只有Load/Store指令可以访存,指令种类较少且功能单一，多用硬布线控制实现,设置大量的通用寄存器，指令和数据按边界对齐存放,采用流水线技术，寻址方式种类丰富
92,计算机中____负责指令译码。,算术逻辑单元,控制单元(或者操作码译码器),存储器译码电路,输入/输出移码电路
93,CPU中的译码器主要用于____。,地址译码,指令译码,数据译码,控制信号译码
94,存储器的存取周期是指____。,存储器的读出时间,存储器的写入时间,存储器进行连续读或写操作所允许的最短时间间隔,存储器进行连续读或写操作所允许的最短时间间隔
95,计算机的机器字长为32位，那么下列说法中正确的是____。,通用寄存器一般为32位,数据总线宽度为32位,支持64位操作系统,以上说法均不正确
96,异步传送方式常用于____中，作为主要控制方式。,微型机的CPU内部控制,硬连线控制器,微程序控制器,串行I/O总线
97,零地址双操作数指令不需要指出操作数地址，这是因为____。,操作数已在数据缓冲寄存器中,操作数隐含在累加器中,操作数地址隐含在堆栈指针中,利用上一条指令的运算结果进行操作
98,利用计算机硬件实现的功能比软件实现的功能优势在于____。,速度快,成本低,灵活性强,实现容易
99,为了便于实现多级中断，保有现场信息最有效的方法是采用____。,通用寄存器,堆栈,存储器,外存
100,下面的命中和缺失的组合情况，在一次访存过程中，不可能发生的是____。,TLB 未命中， 页表未命中， Cache 未命中,TLB 未命中，页表命中， Cache 命中,TLB 命中， 页表命中，Cache 未命中,TLB 命中，页表未命中， Cache 命中
101,存储器的存取周期与存储器的存取时间的关系是____。,存取周期大于存取时间,存取周期等于存取时间,存取周期小于存取时间,存取周期与存取时间关系不确定
102,CPU总线是一种____。,与CPU直接相连的系统总线,时钟同步型输入/输出总线,高速串行总线,局部总线
103,假定不采用Cache和指令预取技术，且机器处于开中断状态，则在下列有关指令执行的叙述中，错误的是____,每个指令周期中CPU都至少访问内存一次,每个指令周期一定大于或等于一个CPU时钟周期,空操作指令的指令周期中任何寄存器的内容都不会被改变,当前程序在每条指令执行结束时都可能被外部中断打断
104,若一台计算机的机器字长为4字节，则表明该机器____。,能处理的数值最大为4位十进制数,能处理的数值最多为4位二进制数,在CPU中能够作为一个整体处理32位的二进制代码,在CPU中运算的结果最大为232
105,直接映射Cache中，命中率最高的算法是____,FIFO,LRU,RAND,都不对
106,下列关于页式虚拟存储器的论述，正确的是____。,根据程序的模块性，确定页面大小,可以将程序放置在页面内的任意位置,可以从逻辑上极大地扩充内存容量，并且使内存分配方便、利用率高,将正在运行的程序全部装入内存
107,____不是常用三级时序系统中的一级。,指令周期,工作周期,时钟周期,定时脉冲
108,为了解决CPU与主存速度不匹配的问题，通常采用的方法是____。,采用速度更快的主存,在CPU和主存之间插入少量的高速缓冲存储器,在CPU周期中插入等待周期,扩大主存的容量
109,与硬布线控制器相比，微程序控制器的特点是____。,运行速度快,便于设计,不易扩充,电路不规整
110,在全相联映射、直接映射和组相联映射中，块冲突概率最小的是____。,全相联映射,直接映射,组相联映射,不一定
111,计算机硬件系统直接运行的程序是____。,源程序,目标程序,汇编语言程序,高级语言程序
112,浮点数的格式为10位字长，阶码4位，基为2。当阶码和尾数均用原码表示，且为规格化形式(采用隐藏位)，下面____浮点数表示0.4。,101010011,100111001,11001,10011
113,总线复用可以____。,提高总线的传输带宽,增加总线的功能,减少总线中信号线的数量,提高总线的负载能力
114,某计算机的指令系统中共有101条不同的指令，采用微程序控制方式时，控制存储器中具有的微程序数目至少是____。,100,102,103,104
115,系统级的总线是用来连接____。,CPU内部的运算器和寄存器,主机系统板上的所有部件,主机系统板上的各个芯片,系统中的各个功能模块或设备
116,传输一幅分辨率为640像素×480像素、65536色的图片(采用无压缩方式)，假设采用数据传输速度为56kbit/s，大约需要的时间是____。,34.82s,42.86s,85.71s,87.77s
117,计算机的最小功能单元是____,字节,程序,微操作,指令
118,在尾数采用补码的浮点数运算中，出现____情况应该进行规格化处理。,符号位与最高数值位不同,符号位与最高数值位相同,符号位与最低数值位不同,符号位与最低数值位相同
119,半导体静态存储器(SRAM)的存储原理是____。,依靠双稳态电路,依靠定时刷新,依靠读后再生,信息不再变化
120,在运算器中的数据寄存器，每次运算既存放源操作数，又存放结果的是____。,累加寄存器,程序计数器,程序状态寄存器,指令寄存器
121,已知大写英文字母“A”的ASCII码值为41H，现字母“F”被存放在某个存储单元中，若采用偶校验(假设最高位作为校验位)，则该存储单元中存放的十六进制数是____。,46H,C6H,47H,C7H
122,下列有关I/O端口的叙述中，错误的是____。,I/O接口中用户可访问的寄存器被称为I/O端口,命令端口和状态端口可以共用一个,I/O端口可以和主存统一编号，也可以单独编号,I/O端口的地址位数比主存地址位数长
123,当定点运算发生溢出时，应____。,向左规格化,向右规格化,舍入处理,发出出错信息
124,某磁盘有100个柱面，每个柱面有10个磁道，每个磁道有128个扇区，每个扇区容量为512字节。该磁盘的存储容量是____。,12800B,25MB,62.5MB,625MB
125,在页式管理存储器中，可在页表内设置R(读)、W(写)以及____(此位为1时，表示该页为指令空间)位。,F(标志),P(保护),E(执行),V(有效)
126,设计一个字长16位，容量为32KW的内存，需要用几片2K×8_bit的存储芯片____,16,32,64,128
127,在链式查询方式下，若有N个设备，则____。,只需一条总线请求线,需要N条总线请求线,视情况而定，可能一条，也可能N条,以上说法都不对
128,下列操作中，由硬件完成的是____。,保护断点,保护现场,设置中断屏蔽字,从I/O接口取数
129,某计算机系统，其操作系统保存在硬盘上，其内存储器应该采用____。,RAM,ROM,RAM和ROM,都不对
130,总线按连接部件不同可分为____。,片内总线、系统总线、通信总线,数据总线、地址总线、控制总线,主存总线、I/O总线、DMA总线,ISA总线、VESA总线、PCI总线
131,一台计算机有64MB的主存，字长为4字节。那么在存储器中对单个字寻址需要____位地址。,23,24,25,26
132,CPU内有32个32位的通用寄存器，设计一种能容纳64种操作的指令系统。假设指令字长等于机器字长，如果主存可直接或间接寻址，采用“寄存器—存储器”型指令，采用通用寄存器作基址寄存器，能直接寻址的最大存储空间是____。,4G,64M,2M,1M
133,存放当前正在执行的指令并为译码部件提供信息的部件是____。,指令译码器,程序计数器,指令寄存器,地址寄存器
134,在微程序控制中，把操作控制信号编成____。,微指令,微地址,操作码,程序
135,某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共有33个微命令，构成5个互斥类，分别包含7、3、12、5和6个微命令，则操作控制字段至少有____,5 位,6 位,15 位,33 位
136,计算机中各部件之间的信号通常通过____传输。,控制总线,数据总线,地址总线,以上三种总线
137,U盘是现代计算机系统常用的一种移动存储设备，按存储介质分类，它属于____。,半导体存储器,磁表面存储器,磁芯存储器,光盘存储器
138,计算机的存储系统是指____。,RAM,ROM,主存储器,Cache、主存储器和外存储器
139,通常划分计算机发展时代是以____为标准的。,所用电子器件,运算速度,计算机结构,所用语言
140,磁盘上磁道号最小的是____。,最外道,最内道,中间道,不一定
141,下列叙述中正确的是____。,大型计算机是指大型通用计算机，它属C/S模式,巨型计算机更适合于高速度、大容量的计算任务,VAX、PDP都属于小型计算机，两者是相兼容的,工作站可以认为是一种高性能的微型计算机
142,中断服务程序的最后一条指令是____。,转移指令,出栈指令,中断返回指令,开中断指令
143,中断响应过程中，保护程序计数器PC的作用是____。,能够保障CPU与外设能并行工作,为了实现中断嵌套,使CPU能找到中断服务程序入口地址,使中断返回时，CPU能回到断点处进行原程序执行
144,____是CPU与I/O设备之间的接口，它接收从CPU发来的命令，并去控制I/O设备工作，以使处理器从繁杂的设备控制事务中解脱出来。,DAM控制器,设备控制器,中断控制器,I/O端口
145,下列关于USB总线特性的描述中，错误的是____,可实现外设的即插即用和热拔插,可通过级联方式连接多台外设,是一种通信总线，连接不同外设,有2根数据线，可同时传输 2 位数据，数据传输率高
146,十进制数-0.3125的8位移码编码为____。,D8H,58H,A8H,28H
147,微程序控制器的速度比硬布线控制器慢，主要是因为____。,增加了从磁盘存储器读取微指令的时间,增加了从主存储器读取微指令的时间,增加了从指令寄存器读取微指令的时间,增加了从控制存储器读取微指令的时间
148,下面各存储器件中，用于存储微程序的是____。,主存,Cache,控制存储器,辅存
149,下列的那一个存储器是必须在CPU中____。,控制存储器,Cache存储器,主存储器,辅助存储器
150,并行加法器中，每位全和的形成除与本位相加二数数值位有关外，还与____有关。,低位数值大小,低位数的全和,高位数值大小,低位数送来的进位
151,在下面描述的RISC机器基本概念中正确的表述是____。,RISC机器不一定是流水CPU,RISC机器一定是流水CPU,RISC机器有复杂的指令系统,CPU配备很少的通用寄存器
152,同步控制方式在实际应用中所表现的主要特点是____。,指令周期长度固定,工作周期长度固定,总线周期长度固定,时钟周期长度固定
153,下列叙述中，错误的是____。,产生中断请求信号后，一般由硬件和中断屏蔽字完成中断的裁决和中断源识别,在多级中断中，CPU本身也有优先级,软中断是由程序员安排的指令(称为软中断指令和陷阱指令)引起的,DMA比通道具有更强的独立处理数据输入/输出的功能
154,同步控制是____。,只适用于CPU控制的方式,只适用于外围设备控制的方式,由统一时序信号控制的方式,所有指令执行的时间都相同的方式
155,超长指令字技术是通过____来提高指令的并行性的。,缩短原来流水线的处理器周期,在每个时钟周期内并发多条指令,把多条能并行执行的指令组合成一条具有多个操作码字段的指令,把指令分配到多核CPU的不同内核上执行
156,下列关于RISC的说法错误的是____,寻址简单,指令格式规范,指令功能简单,一般采用微程序实现
157,在浮点运算中，下溢指的是____。,运算结果的绝对值小于机器所能表示的最小绝对值,运算的结果小于机器所能表示的最小负数,运算的结果小于机器所能表示的最小正数,运算结果的最低有效位产生的错误
158,动态存储器DRAM的刷新原则是____。,各DRAM芯片轮流刷新,各DRAM芯片同时刷新，片内逐位刷新,各DRAM芯片同时刷新，片内逐字刷新,各DRAM芯片同时刷新，片内逐行刷新
159,不可用于解决控制冲突的是____,插入等待,延迟槽,数据转发,分支预测
160,若寄存器内容为00000000，若它等于-128，则为____。,原码,补码,反码,移码
161,某总线采取菊链仲裁方式，则下列关于总线优先级的描述中，正确的是____。,连接在该总线上的设备得到总线授权的优先级相同。,越靠近总线仲裁器的设备优先级越高。,越远离总线仲裁器的设备优先级越高。,响应速度越快的设备优先级越高。
162,直接寻址、间接寻址、立即寻址3种寻址方式指令的执行速度，由快至慢的排序是____。,直接、立即、间接,直接、间接、立即,立即、直接、间接,立即、间接、直接
163,float类型(即IEEE754标准中的单精度浮点数格式)能表示的最大整数是____。,$2^{126}-2^{103}$,$2^{127}-2^{104}$,$2^{127}-2^{103}$,$2^{128}-2^{104}$
164,五个中断，响应优先级为0>1>2>3>4，处理优先级为4>0>2>1>3，问1的中断屏蔽字（顺序为43210）____,11110,1101,11,1010
165,就微命令的编码方式而言，若微操作命令的个数已确定，则____。,直接表示法比编码表示法的微指令字长短,编码表示法比直接表示法的微指令字长短,直接表示法与编码表示法的微指令字长相等,直接表示法比编码表示法的微指令字长大小关系不确定
166,在独立编址的方式下，存储单元和I/O设备是靠____来区分的。,不同的地址码,不同的地址线,不同的指令,不同的数据线
167,假设有一个磁盘，每面有200个磁道，盘面总存储容量为1.6MB(为计算方便起见，设1M=106)，磁盘旋转一周时间为25ms，每道有4个数据区，每两个数据区之间有一个间隙，磁盘通过每个间隙需1.25ms。那么从磁盘上读取数据时的最大数据传输率是____。,0.2MB/s,0.4MB/s,1.0MB/s,2.5MB/s
168,假定主存地址位数为32位，按字节编址，主存和Cache之间采用直接映射方式，主存块大小为1个字，每字32位，写操作时采用全写(Write-Through)方式，则能存放32K字数据的Cache的总容量至少应有____。,1504Kbit,1536Kbit,1568Kbit,1600Kbit
169,在多级存储体系中，“Cache—主存”结构的作用是解决____的问题。,主存容量不足,主存与辅存速度不匹配,辅存与CPU速度不匹配,主存与CPU速度不匹配
170,在加法器、寄存器的基础上增加部分控制电路实现乘除法时，用B寄存器存放____，这两个操作数的共同特点是在乘除运算过程中保持不变。,被乘数和被除数,被除数和除数,乘数和被除数,乘数和除数
171,在DMA传送方式中，由____发出DMA请求。,外部设备,DMA控制器,CPU,内存
172,只有当程序要执行时，它才会去将源程序翻译成机器语言，而且一次只能读取、翻译并执行源程序中的一行语句，此程序称为____。,目标程序,编译程序,解释程序,汇编程序
173,在计算机中，通常用来表示主存地址的是____。,移码,补码,原码,无符号数
174,双端口存储器能高速进行读/写，是因为采用了____。,新型器件,流水技术,两套相互独立的读/写电路,高速芯片
175,通道程序是由____组成的。,机器指令,I/O指令,通道指令,通道状态字
176,下列关于RISC特点的描述中，错误的是____。,指令格式规整，寻址方式少,采用硬连接控制和指令流水线,配置的通用寄存器数目不多,运算类指令的操作数不访存
177,下面关于高速缓冲存储器(Cache)的描述中，错误的是____。,高速缓冲存储器设置在主存和 CPU 之间,高速缓冲存储器由系统程序员编程管理,高速缓冲存储器访问速度高于主存储器,高速缓冲存储器以块为单位和主存交换数据
178,某一DRAM芯片，采用地址复用技术，其容量为1024×8位，除电源和接地端外，该芯片的引脚数最少是____(读写控制线为两根)。,16,17,19,21
179,I/O设备与主机交换信息的方式中，中断方式的特点是____；DMA方式的特点是CPU与设备并行工作，传送与主程序并行工作。,CPU与设备串行工作，传送与主程序串行工作,CPU与设备并行工作，传送与主程序串行工作,CPU与设备串行工作，传送与主程序并行工作,CPU与设备并行工作，传送与主程序并行工作
180,若片选地址为111时，选定某一32K×16的存储芯片工作，则该芯片在存储器中的首地址和末地址分别为____。,00000H，01000H,38000H，3FFFFH,3800H，3FFFH,0000H，0100H
181,异步传输方式是指没有统一的时钟，也没有固定的时间间隔，完全依靠传送双方相互制约的“握手信号”来实现定时控制。在下列各种情况中，最应采用异步传输方式的是____。,I/O接口与打印机交换信息,CPU与主存交换信息,CPU和总线交换信息,CPU内部的各个部件
182,在下列存储器中，若按存储容量和存储周期从小到大的顺序排列，应为____。,高速缓冲存储器、寄存器组、主存、磁带、软磁盘、活动头硬磁盘,寄存器组、高速缓冲存储器、主存、磁带、软磁盘、活动头硬磁盘,寄存器组、高速缓冲存储器、主存、软磁盘、活动头硬磁盘、磁带,寄存器组、高速缓冲存储器、主存、活动头硬磁盘、磁带、软磁盘
183,当且仅当____发生时，认为浮点数溢出。,阶码上溢,尾数上溢,尾数与阶码同时上溢,尾数或阶码上溢
184,用于科学计算的计算机中，标志系统性能的最有用的参数是____。,主时钟频率,主存容量,MFLOPS,MIPS
185,在存储器堆栈中，保持不变的是____。,栈顶,栈指针,栈底,栈中的数据
186,与本指令的地址有关的寻址方式是____。,立即寻址,寄存器寻址,相对寻址,直接寻址
187,累加器中____。,没有加法器功能，也没有寄存器功能,没有加法器功能，有寄存器功能,有加法器功能，没有寄存器功能,有加法器功能，也有寄存器功能。
188,在定点运算器中，无论采用双符号位还是单符号位，必须有____。,译码电路，它一般用“与非”门来实现,编码电路，它一般用“或非”门来实现,溢出判断电路，它一般用“异或”门来实现,移位电路，它一般用“与或非”门来实现
189,算术逻辑单元(ALU)的功能一般包括____。,算术运算,逻辑运算,算术运算和逻辑运算,加法运算
190,CPU响应中断必须满足的条件是____。,CPU接收到中断请求信号,CPU允许中断,一条指令执行完毕,以上都是
191,RISC思想主要基于的是____。,减少指令的平均执行周期数,减少指令的复杂程度,减少硬件的复杂程度,便于编译器编写
192,已知Cache命中率H=0.98，主存比Cache慢4倍，已知主存的存取周期为200ns，Cache/主存的效率是____。,0.92,0.94,0.96,0.98
