{"paragraphs": ["Համապատասխանություն ուղղորդիչ ցուցումներին. Այս առանձնահատկությունը  արտահայտում  է  նախագծման  ընթացքում  ուղղորդիչ կանոններին  հետևելու չափը:  Այդ ուղղորդիչ կանոնները  կարող են  ազդել այնպիսի առանձնահատկությունների  վրա  ինչպիսիք են  կոդի  բարդությունը,  անվանումների վերաբերյալ համաձայնեցումը, նախագծման  բարդությունը  և այլն: ", "Թեստավորման  հնարավորություն:  Այն  կապված  է  արտադրության  ընթացքում ստուգող նմուշների  ստացման  հեշտության  հետ: ", "Հզորությունյան  սպառում,  արտարողականություն  և  մակերես  (անգլերեն' power  consumption,  performance,  area,  PPA):  Նշված չափանիշները հանդիսանում  են  թվային  սխեմաների  նախագծման  ամենակարևոր  բնութագրերը ազդում կախված օպտիմիզացիայից,  կարող է առաջանալ մակերեսի նվազում կամ  աճ:  Ցավոք, պարզ բանաձև: ", "էլեկտրոնային  արդյունաբերության  մեջ  ընդունված  է  սխեմայի  չափերը  գնահատել նրանում  պարունակվող  տարրերի  քանակով:  Չափման  միավոր  է  ընդունված  2 տեխնոլոգիայի  դեպքում  ք^\"Ո_  նկարագրությամբ  տրված  սխեմայի  մակերեսի  ճշգրիտ գնահատման  համար  լավագույն  միջոց  է  հանդիսանում  տրամաբանական  սինթեզը: ", "Սինթեզի  արդյունքում  ստացվում  է  սխեմայի  մակերեսը  միկրոն  քառակուսիներով,  որը HDL description Design  Compiler HDL Compiler I   (GTECH) Timing optimization,  optimization |  Datapath Power optimization Constraints (SDC) DesignWare library Library  Compiler Technology library Area optimization! '  Test synthesis Timing closure Timing  analysis Timing  analysis DFT Compiler Power Compiler Power analysis Power analysis Forma verification Formality DEF Optimized  netlist IC  Compiler Back-annotation Design  planning Place and  route Նկար 3 Տրամաբանական սինթեզի իրականացման ընթացակարգը Design Compiler ծրագրային գործիքի օգնությամբ [19] Design  Compiler-ը  համապատասխան  տեխնոլոգիական  գրադարանի  դեպքում  RTL մակարդակում նկարագրված սխեմայի:  Նկար  3-ում ներկայացված է  տրամաբանական սինթեզի  իրականացման  ընթացակարգը,  որը  բաղկացած է հետևյալ քայլերից' Verilog  կամ VHDL,  RTL  մակարդակում նկարագրվում  է սխեման: ", "գրադարանները'  ինչպես նաև նախագծման  սահմանափակումները (հզորություն, մակերես,  ժամանակ): ", "մակարդակում  ներկայացնելուց  հետո  սկսվում  է  նախագծի  օպտիմիզացիայի  և համապատասխան տեխնոլոգիական գրադարանի տարրերով արտապատկերման  գործընթացը: ", "սահմանափակումները: ", "Տրված  տեխնոլոգիայի  դեպքում  տրամաբանական  սինթեզ իրականացնելուց  հետո սինթեզ  իրականցնող  գործիքը  գեներացնում  է  հաշվետվություններ  զբաղեցրած մակերեսի,  հզորության  սպառման  և այլ բնութագրերի  վերաբերյալ: ", "Ի  տարբերություն մակերեսի'  սխեմայի  կողմից հզորության սպառումը պայմանավորված  է  մի  շարք  ֆիզիկական  երևույթներով,  և  հետևաբար  հզորության սպառման  գնահատումը  շատ  ավելի  բարդ է:  Սխեմայի  կողմից  սպառված հզորությունը բաղկացած  է  երկու  մասից'  դինամիկ  հզորություն  (անգլերեն'  dynamic  power),  որը  նաև կոչվում  է  աշխատանքային  հզորություն  և  ստատիկ  հզորություն,  որը  նաև  կոչվում  է արտահոսքի  հզորություն  (անգլերեն'  leakage  power):  ՑՕորո-ից  ցածր  տեխնոլոգիաների դեպքում հզորության  սպառման  գլխավոր  աղբյուրն  է ստատիկ  հզորությունը,  իսկ  ավելի բարձր  տեխնոլոգիաների  դեպքում'  դինամիկ  հզորությունը:  Ընդհանուր  հզորությունը փոխանջատման,  ունակության,  լարման  և  տրանզիստորի  գործունեության  արդյունք  է: ", "Նկար  4-ում  ներկայացված  են  հզորության  դինամիկ  և  ստատիկ  բաղադրիչները  [21]: ", "Ընդհանուր  հզորությունը  դինամիկ  և ստատիկ  հզորությունների  գումարն  է: ", "Total  Power =  P;switching  ՚ Դինամիկ  հզորությունը  երկու  գործոնների  արդյունք  է'  փոխանջանտման և կարճ  միացման (Բտհօրէ-սրօաէ)  և  պայմանավորված  է  տրանզիստորի  ելքի  վիճակի փոփոխություններով (Նկար  5): ", "Նկար 4  Դինամիկ  և  ստատիկ հզորությունների  սպառումը [21] Սխեմայի  հանգույցների  տրամաբանական  0  և  1  վիճակների  միջև  փոխանջատվելիս տեղի  են  ունենում  ներքին  տարրերի  և  լարերի  պարազիտային  ունակությունների լիցքավորում  և լիցքաթափում,  որի  հետևանքով  տրանզիստորի  կանալային դիմադրության  միջով  հոսանք  է  անցնում:  Հետևաբար  էլեկտրական  էներգիան վերածվում է ջերմության  և ցրվում է:  Փոխանջատման հզորությունը գնահատվում է վերը նշված բանաձևով' Բտ«1էօհ1ոՏ=ՅԴ*Շ6քք ^ 2,  (2) որտեղ ձ-ն  փոխանջատման  գործակիցն  է,  ք-ը'  փոխանջատման  հաճախականությունը, Շ6քք-ը'  էֆեկտիվ ունակությունը,  \\^ -ն   սնուցման  լարումը: ", "Դինամիկ  հզորության  սպառման  երկրորդ  աղբյուրն  են  հանդիսանում  սնուցման աղբյուրից  դեպի  հողանցում  հոսող  կարճ  միացման  հոսանքները:  Կարճ  միացման հոսանքներն  առաջանում են  երբ տրանզիստորի  p և ո  ենթամասերը միաժամանակ բաց են:  Տրանզիստորի  տրամաբանական  կայուն  վիճակներից  մեկում  գտնվելու  դեպքում բաց  է  նրա  միայն  մեկ  եմթամասը  (p  կամ  ո):  Մուտքային  արժեքների  փոփոխության դեպքում  փոխվում  է  տարրի  ելքը  և  մի  պահ  p  և  ո  ենթամասերը  միաժամանակ  կարող են  բաց  լինել,  որի  հետևանքով առաջանում  է  կարճ  միացում:  Կարճ  միացման  դեպքում հզորության  սպառումը գնահատվում  է հետևյալ արտահայտությամբ' Pshort-circuit  =   ls c * V d d * f,  ( 3 ) որտեղ  Ա-ն  կարճ  միացման  ժամանակ  փոխանջատման  հոսանքն  է,  Vdd-ն  սնուցման լարումն  է, f-ը  փոխանջատման  հաճախականությունը: ", "Արտահոսքի  հոսանքն  առաջանում  է  այն  դեպքում,  երբ  տարրի  մուտքերը  և հետևաբար  ելքերը փակ  են:  Ստատիկ  հզորությունը գնահատվում է հետևյալ բանաձևով' P|_eakage  = f  (V d d ,  V th ,  W/L),  (4) որտեղ  Vdd-ն  սնուցման լարումն  է,  Vth-ն  շեմային լարումն  է,  W-ն  տրանզիստորի լայնությունն  է,  Լ-ը'  տրանզիստորի  երկարությունը: ", "Արդի  տեխնոլոգիաներում  արտահոսքի  հոսանքը  բավականին  ցածր  է և անտեսվում է:  Սակայն,  դինամիկ  հզորության  սպառումը  նվազեցնելու  նպատակով  կիրառվում  են ցածր  սնման  լարումով  տրանզիստորներ,  որի  հետևանքով  մեծանում  է  ցածր  շեմային լարմամբ  տրանզիստորների կիրառությունը: ", "Ցածր շեմային լարմամբ տրանզիստորների  փակման  համար  անհրաժեշտ  լարումը  ցածր  է,  որի  հետևանքով մեծանում  է արտահոսքի  հոսանքը: ", "Սխեմայի  կողմից  սպառած  հզորությունն  արդի  թվային  համակարգերում  ճշգրիտ գնահատվում  է  ծրագրային  գործիքների  օգնությամբ:  Այս  աշխատանքում  հզորության սպառման  գնահատման  համար  կիրառվել է «Սինոփսիս»  ընկերության  Power Compiler ծրագրային  գործիքը  [22]:  Power  Compiler-ն  ամբողջական  ծրագրային  համակարգն  է, որը  հնարավորություն  է  տալիս  վերլուծել  սխեմայի  կողմից  սպառած  հզորությունը, գնահատել  և  օպտիմիզացնել  այն:  Այն  իրականացնում  է  դինամիկ  հզորության սպառման նվազեցում  արդի մոտեցումներով (համապատասխան  պահերին սինխրոազդանշանի  միացում  և անջատում  (անգլերեն'  clock gating),  ցածր  հզորությամբ սխեմաների  իրականացում  (անգլերեն'  low  power  placement)),  ինչպես  նաև  ստատիկ հզորությամբ պայմանավորված արտահոսքի  հոսանքների նվազեցում:  IEEE 1801  Unified Power  Format  (UPF)  ստանդարտը  հնարավորություն  է  տալիս  նախագծել  ցածր հզորությամբ  սխեմաներ' օգտագործելով  արդի  բազմալարումային  մոտեցումները (անգլերեն'  multi-voltage):  Power  Compiler  գործիքը  ներդրված  է  Design  Compier ծրագրային  գործիքում  և  աշխատում  է  նրա  միջավայրից:  Գործիքը  կարող  է  աշխատել սխեմայի  նկարագրության  հետ  ինչպես  RTL,  այնպես  էլ  տրամաբանական  տարրերի նկարագրման  մակարդակներում'  օգտագործելով  համապատասխան  մակարդակների սիմուլյացիաների վերաբերյալ ինֆորմացիան: Power Compiler-ով սխեմայի հզորության սպառումը  գնահատելու  համար  անհրաժեշտ  է,  որ  տեխնոլոգիական  գրադարանն ինֆորմացիա  պարունակի  տարրերի  հզորության  սպառման  վերաբերյալ:  RTL  կամ տրամաբանական  տարրերի  մակարդակում  սիմուլիացիայի  արդյունքները  մուտքային ինֆորմացիա  են  հանդիսանում  Power  Compiler  գործիքի  համար,  որոնց  հիման  վրա գնահատվում  է  սխեմայի  հիմնական  մուտքերի,  ելքերի  և  այլ  ազդանշանային ակտիվության  վերաբերյալ  ինֆորմացիան:  Գործիքը  հատուկ  ալգորիթմների  միջոցով ստացված ինֆորմացիան  կիրառում  է սխեմայի  այլ օբյեկտների  վրա: ", "Նկար  6-ում ներկայացված է Power Compiler գործիքի  աշխատանքի  ընթացակարգը: ", "Ընթացակարգը  սկսվում  է  RTL  մակարդակում  սխեմայի  նկարագրությունից  և ավարտվում է օպտիմիզացված հզորությամբ  տրամաբանական  տարրերի մակարդակում  սխեմայի  նկարագրությամբ:  Սիմուլիացիան  իրականանում  է  Power Compiler-ի  ծրագրային  միջավայրից  անկախ'  սիմուլիացիայի  գործիքների  օգնությամբ: ", "Արդյունքում  ստացվում  է  մի  ֆայլ,  որը  ինֆորմացիա  է  պարունակում  տարրերի փոխանջատումների  վերաբերյալ  և  մուտքային  ինֆորմացիա  է  հանդիսանում հզորության  սպառումը  գնահատող  գործիքի  համար:  Այդ  ֆայլը  կոչվում  է  հետադարձ նշագրման  ֆայլ  (անգլերեն'  Back-annotation  SAIF  file):  Հետադարձ  նշագրման  ֆայլում պահվող  ինֆորմացիան  կարող  է  ստացվել  ինչպես  RTL  սիմուլիացիայից,  այնպես  էլ տրամաբանական  տարրերի  սիմուլիացիայից:  Սխեմայի  տարրերի  փոխանջատումների վերաբերյալ այդ ինֆորմացիան  նշագրվում է սխեմայի  օբյեկտներին  և օգտագործվում  է հզորության  սպառման  գնահատման  և  օպտիմիզացիայի  համար:  Սիմուլիացիայի ընթացքում  հետադարձ նշագրման  ֆայ լի  ստացման  համար  Design  Compier-ը  ստանում Է  նախնական  նշագրման ֆայլ  (անգլերեն'  Forward-annotation  SAIF file),  որը ինֆորմացիա  է  պարունակում  այն  մասին,  թե  սիմուլիացիայի  ժամանակ,  որ  տարրերի ւիոխանջատումների  վերաբերյալի անհրաժեշտ  հավաքել ինֆորմացիա: ", "Power Compiler ֊ի  աշխատանքը  բաղկացած է հետևյալ փուլերից' սիմուլիացիա,  որի  արդյունքում  ստացվում  է հետադարձ նշագրման ֆայլը: ", "համապատասխան օբյեկտների  նշագրում: ", "Նկար  6 Հզորության սպառման գնահատումը Power Compiler ծրագրային գործիքի օգնությամբ [22] Այս  քայլերի  արդյունքում  գործիքն  իրականացնում  է  սխեմայի  սպառած  հզորության մանրամասն  վերլուծություն'  արդյունքում  գեներացնելով  հաշվետվություններ  սխեմայի սպառած ստատիկ  և դինամիկ  հզորությունների  բաղադրիչների  վերաբերյալ: "], "paragraph_source_docs": [4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4, 4], "source_docs_file": "Control, Automation and Electrical Engineering.json"}