Timing Analyzer report for ADC
Fri Nov 20 23:01:11 2020
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sclk'
 13. Slow 1200mV 85C Model Setup: 'sclk_count[0]'
 14. Slow 1200mV 85C Model Hold: 'sclk'
 15. Slow 1200mV 85C Model Hold: 'sclk_count[0]'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'sclk'
 24. Slow 1200mV 0C Model Setup: 'sclk_count[0]'
 25. Slow 1200mV 0C Model Hold: 'sclk'
 26. Slow 1200mV 0C Model Hold: 'sclk_count[0]'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'sclk'
 34. Fast 1200mV 0C Model Setup: 'sclk_count[0]'
 35. Fast 1200mV 0C Model Hold: 'sclk'
 36. Fast 1200mV 0C Model Hold: 'sclk_count[0]'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ADC                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.8%      ;
;     Processor 3            ;   1.6%      ;
;     Processor 4            ;   1.2%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                       ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Clock Name    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets           ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; sclk          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sclk }          ;
; sclk_count[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sclk_count[0] } ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                            ;
+-------------+-----------------+---------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name    ; Note                                                          ;
+-------------+-----------------+---------------+---------------------------------------------------------------+
; 267.95 MHz  ; 250.0 MHz       ; sclk          ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1253.13 MHz ; 500.0 MHz       ; sclk_count[0] ; limit due to minimum period restriction (tmin)                ;
+-------------+-----------------+---------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------+
; Slow 1200mV 85C Model Setup Summary    ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; sclk          ; -2.599 ; -110.779      ;
; sclk_count[0] ; 0.202  ; 0.000         ;
+---------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 85C Model Hold Summary    ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; sclk          ; 0.283 ; 0.000         ;
; sclk_count[0] ; 0.358 ; 0.000         ;
+---------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------+--------+--------------------------+
; Clock         ; Slack  ; End Point TNS            ;
+---------------+--------+--------------------------+
; sclk          ; -3.000 ; -57.000                  ;
; sclk_count[0] ; -1.000 ; -2.000                   ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sclk'                                                                                    ;
+--------+----------------+-----------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node               ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-----------------------+---------------+-------------+--------------+------------+------------+
; -2.599 ; sample_addr[0] ; ADC_DATA_CH3[9]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.282      ;
; -2.587 ; sample_addr[1] ; ADC_DATA_CH1[8]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.270      ;
; -2.587 ; sample_addr[1] ; ADC_DATA_CH1[9]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.270      ;
; -2.587 ; sample_addr[1] ; ADC_DATA_CH1[10]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.270      ;
; -2.587 ; sample_addr[1] ; ADC_DATA_CH1[11]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.270      ;
; -2.587 ; sample_addr[0] ; ADC_DATA_CH2[8]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.270      ;
; -2.587 ; sample_addr[0] ; ADC_DATA_CH2[9]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.270      ;
; -2.587 ; sample_addr[0] ; ADC_DATA_CH2[10]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.270      ;
; -2.587 ; sample_addr[0] ; ADC_DATA_CH2[11]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.270      ;
; -2.580 ; sample_addr[1] ; ADC_DATA_CH1[0]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.263      ;
; -2.580 ; sample_addr[1] ; ADC_DATA_CH1[1]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.263      ;
; -2.580 ; sample_addr[1] ; ADC_DATA_CH1[2]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.263      ;
; -2.580 ; sample_addr[1] ; ADC_DATA_CH1[3]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.263      ;
; -2.580 ; sample_addr[1] ; ADC_DATA_CH1[4]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.263      ;
; -2.580 ; sample_addr[1] ; ADC_DATA_CH1[5]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.263      ;
; -2.580 ; sample_addr[1] ; ADC_DATA_CH1[6]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.263      ;
; -2.580 ; sample_addr[1] ; ADC_DATA_CH1[7]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.263      ;
; -2.524 ; sample_addr[0] ; ADC_DATA_CH2[0]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.207      ;
; -2.524 ; sample_addr[0] ; ADC_DATA_CH2[1]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.207      ;
; -2.524 ; sample_addr[0] ; ADC_DATA_CH2[2]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.207      ;
; -2.524 ; sample_addr[0] ; ADC_DATA_CH2[3]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.207      ;
; -2.524 ; sample_addr[0] ; ADC_DATA_CH2[4]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.207      ;
; -2.524 ; sample_addr[0] ; ADC_DATA_CH2[5]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.207      ;
; -2.524 ; sample_addr[0] ; ADC_DATA_CH2[6]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.207      ;
; -2.524 ; sample_addr[0] ; ADC_DATA_CH2[7]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.207      ;
; -2.513 ; sample_addr[0] ; ADC_DATA_CH3[0]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.196      ;
; -2.513 ; sample_addr[0] ; ADC_DATA_CH3[1]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.196      ;
; -2.513 ; sample_addr[0] ; ADC_DATA_CH3[2]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.196      ;
; -2.513 ; sample_addr[0] ; ADC_DATA_CH3[3]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.196      ;
; -2.513 ; sample_addr[0] ; ADC_DATA_CH3[4]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.196      ;
; -2.513 ; sample_addr[0] ; ADC_DATA_CH3[5]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.196      ;
; -2.513 ; sample_addr[0] ; ADC_DATA_CH3[6]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.196      ;
; -2.513 ; sample_addr[0] ; ADC_DATA_CH3[7]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.196      ;
; -2.513 ; sample_addr[0] ; ADC_DATA_CH3[8]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.196      ;
; -2.513 ; sample_addr[0] ; ADC_DATA_CH3[10]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.196      ;
; -2.513 ; sample_addr[0] ; ADC_DATA_CH3[11]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.196      ;
; -2.419 ; sample_addr[0] ; din~reg0              ; sclk_count[0] ; sclk        ; 0.500        ; -1.139     ; 1.765      ;
; -2.383 ; sample_addr[1] ; ADC_DATA_CH3[9]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.066      ;
; -2.358 ; sample_addr[0] ; ADC_DATA_CH1[8]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.041      ;
; -2.358 ; sample_addr[0] ; ADC_DATA_CH1[9]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.041      ;
; -2.358 ; sample_addr[0] ; ADC_DATA_CH1[10]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.041      ;
; -2.358 ; sample_addr[0] ; ADC_DATA_CH1[11]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.041      ;
; -2.357 ; sample_addr[1] ; ADC_DATA_CH2[8]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.040      ;
; -2.357 ; sample_addr[1] ; ADC_DATA_CH2[9]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.040      ;
; -2.357 ; sample_addr[1] ; ADC_DATA_CH2[10]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.040      ;
; -2.357 ; sample_addr[1] ; ADC_DATA_CH2[11]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.040      ;
; -2.343 ; sample_addr[0] ; ADC_DATA_CH1[0]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.026      ;
; -2.343 ; sample_addr[0] ; ADC_DATA_CH1[1]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.026      ;
; -2.343 ; sample_addr[0] ; ADC_DATA_CH1[2]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.026      ;
; -2.343 ; sample_addr[0] ; ADC_DATA_CH1[3]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.026      ;
; -2.343 ; sample_addr[0] ; ADC_DATA_CH1[4]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.026      ;
; -2.343 ; sample_addr[0] ; ADC_DATA_CH1[5]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.026      ;
; -2.343 ; sample_addr[0] ; ADC_DATA_CH1[6]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.026      ;
; -2.343 ; sample_addr[0] ; ADC_DATA_CH1[7]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 2.026      ;
; -2.327 ; sample_addr[1] ; din~reg0              ; sclk_count[0] ; sclk        ; 0.500        ; -1.139     ; 1.673      ;
; -2.294 ; sample_addr[1] ; ADC_DATA_CH2[0]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 1.977      ;
; -2.294 ; sample_addr[1] ; ADC_DATA_CH2[1]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 1.977      ;
; -2.294 ; sample_addr[1] ; ADC_DATA_CH2[2]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 1.977      ;
; -2.294 ; sample_addr[1] ; ADC_DATA_CH2[3]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 1.977      ;
; -2.294 ; sample_addr[1] ; ADC_DATA_CH2[4]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 1.977      ;
; -2.294 ; sample_addr[1] ; ADC_DATA_CH2[5]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 1.977      ;
; -2.294 ; sample_addr[1] ; ADC_DATA_CH2[6]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 1.977      ;
; -2.294 ; sample_addr[1] ; ADC_DATA_CH2[7]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 1.977      ;
; -2.294 ; sample_addr[1] ; ADC_DATA_CH3[0]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 1.977      ;
; -2.294 ; sample_addr[1] ; ADC_DATA_CH3[1]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 1.977      ;
; -2.294 ; sample_addr[1] ; ADC_DATA_CH3[2]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 1.977      ;
; -2.294 ; sample_addr[1] ; ADC_DATA_CH3[3]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 1.977      ;
; -2.294 ; sample_addr[1] ; ADC_DATA_CH3[4]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 1.977      ;
; -2.294 ; sample_addr[1] ; ADC_DATA_CH3[5]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 1.977      ;
; -2.294 ; sample_addr[1] ; ADC_DATA_CH3[6]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 1.977      ;
; -2.294 ; sample_addr[1] ; ADC_DATA_CH3[7]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 1.977      ;
; -2.294 ; sample_addr[1] ; ADC_DATA_CH3[8]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 1.977      ;
; -2.294 ; sample_addr[1] ; ADC_DATA_CH3[10]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 1.977      ;
; -2.294 ; sample_addr[1] ; ADC_DATA_CH3[11]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -1.302     ; 1.977      ;
; -2.099 ; sclk_count[4]  ; ADC_DATA_CH1[8]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.043     ; 3.051      ;
; -2.099 ; sclk_count[4]  ; ADC_DATA_CH1[9]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.043     ; 3.051      ;
; -2.099 ; sclk_count[4]  ; ADC_DATA_CH1[10]~reg0 ; sclk          ; sclk        ; 1.000        ; -0.043     ; 3.051      ;
; -2.099 ; sclk_count[4]  ; ADC_DATA_CH1[11]~reg0 ; sclk          ; sclk        ; 1.000        ; -0.043     ; 3.051      ;
; -2.084 ; sclk_count[4]  ; ADC_DATA_CH1[0]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.043     ; 3.036      ;
; -2.084 ; sclk_count[4]  ; ADC_DATA_CH1[1]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.043     ; 3.036      ;
; -2.084 ; sclk_count[4]  ; ADC_DATA_CH1[2]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.043     ; 3.036      ;
; -2.084 ; sclk_count[4]  ; ADC_DATA_CH1[3]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.043     ; 3.036      ;
; -2.084 ; sclk_count[4]  ; ADC_DATA_CH1[4]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.043     ; 3.036      ;
; -2.084 ; sclk_count[4]  ; ADC_DATA_CH1[5]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.043     ; 3.036      ;
; -2.084 ; sclk_count[4]  ; ADC_DATA_CH1[6]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.043     ; 3.036      ;
; -2.084 ; sclk_count[4]  ; ADC_DATA_CH1[7]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.043     ; 3.036      ;
; -2.035 ; sclk_count[1]  ; ADC_DATA_CH1[8]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.002     ; 3.028      ;
; -2.035 ; sclk_count[1]  ; ADC_DATA_CH1[9]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.002     ; 3.028      ;
; -2.035 ; sclk_count[1]  ; ADC_DATA_CH1[10]~reg0 ; sclk          ; sclk        ; 1.000        ; -0.002     ; 3.028      ;
; -2.035 ; sclk_count[1]  ; ADC_DATA_CH1[11]~reg0 ; sclk          ; sclk        ; 1.000        ; -0.002     ; 3.028      ;
; -2.028 ; sclk_count[1]  ; ADC_DATA_CH1[0]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.002     ; 3.021      ;
; -2.028 ; sclk_count[1]  ; ADC_DATA_CH1[1]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.002     ; 3.021      ;
; -2.028 ; sclk_count[1]  ; ADC_DATA_CH1[2]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.002     ; 3.021      ;
; -2.028 ; sclk_count[1]  ; ADC_DATA_CH1[3]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.002     ; 3.021      ;
; -2.028 ; sclk_count[1]  ; ADC_DATA_CH1[4]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.002     ; 3.021      ;
; -2.028 ; sclk_count[1]  ; ADC_DATA_CH1[5]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.002     ; 3.021      ;
; -2.028 ; sclk_count[1]  ; ADC_DATA_CH1[6]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.002     ; 3.021      ;
; -2.028 ; sclk_count[1]  ; ADC_DATA_CH1[7]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.002     ; 3.021      ;
; -2.019 ; sclk_count[4]  ; ADC_DATA_CH3[9]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.043     ; 2.971      ;
; -2.007 ; sclk_count[1]  ; ADC_DATA_CH3[9]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.002     ; 3.000      ;
+--------+----------------+-----------------------+---------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sclk_count[0]'                                                                     ;
+-------+----------------+----------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+---------------+---------------+--------------+------------+------------+
; 0.202 ; sample_addr[0] ; sample_addr[1] ; sclk_count[0] ; sclk_count[0] ; 1.000        ; -0.062     ; 0.731      ;
; 0.274 ; sample_addr[0] ; sample_addr[0] ; sclk_count[0] ; sclk_count[0] ; 1.000        ; -0.062     ; 0.659      ;
; 0.274 ; sample_addr[1] ; sample_addr[1] ; sclk_count[0] ; sclk_count[0] ; 1.000        ; -0.062     ; 0.659      ;
+-------+----------------+----------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sclk'                                                                                   ;
+-------+---------------+-----------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node               ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------+---------------+-------------+--------------+------------+------------+
; 0.283 ; sclk_count[0] ; sclk_count[2]         ; sclk_count[0] ; sclk        ; 0.000        ; 2.173      ; 2.842      ;
; 0.315 ; sclk_count[0] ; sclk_count[4]         ; sclk_count[0] ; sclk        ; 0.000        ; 2.173      ; 2.874      ;
; 0.381 ; register[10]  ; register[11]          ; sclk          ; sclk        ; 0.000        ; 0.076      ; 0.614      ;
; 0.387 ; register[9]   ; register[10]          ; sclk          ; sclk        ; 0.000        ; 0.076      ; 0.620      ;
; 0.393 ; register[3]   ; register[4]           ; sclk          ; sclk        ; 0.000        ; 0.062      ; 0.612      ;
; 0.393 ; register[2]   ; register[3]           ; sclk          ; sclk        ; 0.000        ; 0.062      ; 0.612      ;
; 0.393 ; register[1]   ; register[2]           ; sclk          ; sclk        ; 0.000        ; 0.062      ; 0.612      ;
; 0.393 ; register[0]   ; register[1]           ; sclk          ; sclk        ; 0.000        ; 0.062      ; 0.612      ;
; 0.393 ; sclk_count[0] ; sclk_count[3]         ; sclk_count[0] ; sclk        ; 0.000        ; 2.173      ; 2.952      ;
; 0.399 ; register[6]   ; register[7]           ; sclk          ; sclk        ; 0.000        ; 0.076      ; 0.632      ;
; 0.459 ; sclk_count[0] ; sclk_count[0]         ; sclk_count[0] ; sclk        ; 0.000        ; 2.216      ; 3.061      ;
; 0.484 ; register[8]   ; register[9]           ; sclk          ; sclk        ; 0.000        ; 0.076      ; 0.717      ;
; 0.485 ; register[7]   ; register[8]           ; sclk          ; sclk        ; 0.000        ; 0.076      ; 0.718      ;
; 0.486 ; register[5]   ; register[6]           ; sclk          ; sclk        ; 0.000        ; 0.076      ; 0.719      ;
; 0.526 ; sclk_count[0] ; ADC_DATA_CH3[0]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.127      ;
; 0.526 ; sclk_count[0] ; ADC_DATA_CH3[1]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.127      ;
; 0.526 ; sclk_count[0] ; ADC_DATA_CH3[2]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.127      ;
; 0.526 ; sclk_count[0] ; ADC_DATA_CH3[3]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.127      ;
; 0.526 ; sclk_count[0] ; ADC_DATA_CH3[4]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.127      ;
; 0.526 ; sclk_count[0] ; ADC_DATA_CH3[5]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.127      ;
; 0.526 ; sclk_count[0] ; ADC_DATA_CH3[6]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.127      ;
; 0.526 ; sclk_count[0] ; ADC_DATA_CH3[7]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.127      ;
; 0.526 ; sclk_count[0] ; ADC_DATA_CH3[8]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.127      ;
; 0.526 ; sclk_count[0] ; ADC_DATA_CH3[10]~reg0 ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.127      ;
; 0.526 ; sclk_count[0] ; ADC_DATA_CH3[11]~reg0 ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.127      ;
; 0.534 ; sclk_count[0] ; ADC_DATA_CH2[0]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.135      ;
; 0.534 ; sclk_count[0] ; ADC_DATA_CH2[1]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.135      ;
; 0.534 ; sclk_count[0] ; ADC_DATA_CH2[2]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.135      ;
; 0.534 ; sclk_count[0] ; ADC_DATA_CH2[3]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.135      ;
; 0.534 ; sclk_count[0] ; ADC_DATA_CH2[4]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.135      ;
; 0.534 ; sclk_count[0] ; ADC_DATA_CH2[5]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.135      ;
; 0.534 ; sclk_count[0] ; ADC_DATA_CH2[6]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.135      ;
; 0.534 ; sclk_count[0] ; ADC_DATA_CH2[7]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.135      ;
; 0.562 ; register[4]   ; register[5]           ; sclk          ; sclk        ; 0.000        ; 0.399      ; 1.118      ;
; 0.600 ; sclk_count[0] ; ADC_DATA_CH2[8]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.201      ;
; 0.600 ; sclk_count[0] ; ADC_DATA_CH2[9]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.201      ;
; 0.600 ; sclk_count[0] ; ADC_DATA_CH2[10]~reg0 ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.201      ;
; 0.600 ; sclk_count[0] ; ADC_DATA_CH2[11]~reg0 ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.201      ;
; 0.612 ; sclk_count[0] ; ADC_DATA_CH3[9]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.213      ;
; 0.613 ; sclk_count[3] ; sclk_count[3]         ; sclk          ; sclk        ; 0.000        ; 0.038      ; 0.808      ;
; 0.617 ; sclk_count[2] ; sclk_count[2]         ; sclk          ; sclk        ; 0.000        ; 0.038      ; 0.812      ;
; 0.629 ; sclk_count[2] ; sclk_count[4]         ; sclk          ; sclk        ; 0.000        ; 0.044      ; 0.830      ;
; 0.673 ; sclk_count[0] ; ADC_DATA_CH1[0]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.274      ;
; 0.673 ; sclk_count[0] ; ADC_DATA_CH1[1]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.274      ;
; 0.673 ; sclk_count[0] ; ADC_DATA_CH1[2]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.274      ;
; 0.673 ; sclk_count[0] ; ADC_DATA_CH1[3]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.274      ;
; 0.673 ; sclk_count[0] ; ADC_DATA_CH1[4]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.274      ;
; 0.673 ; sclk_count[0] ; ADC_DATA_CH1[5]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.274      ;
; 0.673 ; sclk_count[0] ; ADC_DATA_CH1[6]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.274      ;
; 0.673 ; sclk_count[0] ; ADC_DATA_CH1[7]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.274      ;
; 0.688 ; sclk_count[0] ; ADC_DATA_CH1[8]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.289      ;
; 0.688 ; sclk_count[0] ; ADC_DATA_CH1[9]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.289      ;
; 0.688 ; sclk_count[0] ; ADC_DATA_CH1[10]~reg0 ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.289      ;
; 0.688 ; sclk_count[0] ; ADC_DATA_CH1[11]~reg0 ; sclk_count[0] ; sclk        ; 0.000        ; 2.215      ; 3.289      ;
; 0.715 ; sclk_count[4] ; sclk_count[4]         ; sclk          ; sclk        ; 0.000        ; 0.044      ; 0.916      ;
; 0.727 ; register[9]   ; ADC_DATA_CH3[9]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.263     ; 0.621      ;
; 0.731 ; register[2]   ; ADC_DATA_CH3[2]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.060      ; 0.948      ;
; 0.747 ; register[1]   ; ADC_DATA_CH3[1]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.060      ; 0.964      ;
; 0.753 ; register[1]   ; ADC_DATA_CH2[1]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.060      ; 0.970      ;
; 0.754 ; register[1]   ; ADC_DATA_CH1[1]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.060      ; 0.971      ;
; 0.761 ; sclk_count[0] ; sclk_count[1]         ; sclk_count[0] ; sclk        ; 0.000        ; 2.132      ; 3.279      ;
; 0.766 ; register[2]   ; ADC_DATA_CH2[2]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.060      ; 0.983      ;
; 0.766 ; register[2]   ; ADC_DATA_CH1[2]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.060      ; 0.983      ;
; 0.829 ; register[4]   ; ADC_DATA_CH3[4]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.060      ; 1.046      ;
; 0.838 ; register[4]   ; ADC_DATA_CH1[4]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.060      ; 1.055      ;
; 0.839 ; register[4]   ; ADC_DATA_CH2[4]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.060      ; 1.056      ;
; 0.853 ; register[0]   ; ADC_DATA_CH3[0]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.060      ; 1.070      ;
; 0.859 ; register[3]   ; ADC_DATA_CH3[3]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.060      ; 1.076      ;
; 0.865 ; register[9]   ; ADC_DATA_CH2[9]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.263     ; 0.759      ;
; 0.866 ; register[9]   ; ADC_DATA_CH1[9]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.263     ; 0.760      ;
; 0.867 ; register[3]   ; ADC_DATA_CH2[3]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.060      ; 1.084      ;
; 0.867 ; register[3]   ; ADC_DATA_CH1[3]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.060      ; 1.084      ;
; 0.886 ; register[0]   ; ADC_DATA_CH2[0]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.060      ; 1.103      ;
; 0.886 ; register[0]   ; ADC_DATA_CH1[0]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.060      ; 1.103      ;
; 0.889 ; sclk_count[0] ; sclk_count[4]         ; sclk_count[0] ; sclk        ; -0.500       ; 2.173      ; 2.948      ;
; 0.892 ; sclk_count[4] ; din~reg0              ; sclk          ; sclk        ; -0.500       ; 0.290      ; 0.859      ;
; 0.899 ; sclk_count[2] ; sclk_count[3]         ; sclk          ; sclk        ; 0.000        ; 0.044      ; 1.100      ;
; 0.919 ; sclk_count[0] ; sclk_count[2]         ; sclk_count[0] ; sclk        ; -0.500       ; 2.173      ; 2.978      ;
; 0.921 ; sclk_count[0] ; sclk_count[3]         ; sclk_count[0] ; sclk        ; -0.500       ; 2.173      ; 2.980      ;
; 0.986 ; sclk_count[1] ; sclk_count[2]         ; sclk          ; sclk        ; 0.000        ; 0.101      ; 1.244      ;
; 0.993 ; sclk_count[0] ; din~reg0              ; sclk_count[0] ; sclk        ; 0.000        ; 2.379      ; 3.758      ;
; 1.001 ; sclk_count[0] ; sclk_count[0]         ; sclk_count[0] ; sclk        ; -0.500       ; 2.216      ; 3.103      ;
; 1.003 ; sclk_count[3] ; din~reg0              ; sclk          ; sclk        ; -0.500       ; 0.290      ; 0.970      ;
; 1.021 ; register[11]  ; ADC_DATA_CH3[11]~reg0 ; sclk          ; sclk        ; 0.000        ; -0.263     ; 0.915      ;
; 1.054 ; register[5]   ; ADC_DATA_CH2[5]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.263     ; 0.948      ;
; 1.057 ; register[5]   ; ADC_DATA_CH1[5]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.263     ; 0.951      ;
; 1.058 ; register[7]   ; ADC_DATA_CH3[7]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.263     ; 0.952      ;
; 1.060 ; register[7]   ; ADC_DATA_CH2[7]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.263     ; 0.954      ;
; 1.064 ; register[7]   ; ADC_DATA_CH1[7]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.263     ; 0.958      ;
; 1.071 ; register[10]  ; ADC_DATA_CH3[10]~reg0 ; sclk          ; sclk        ; 0.000        ; -0.263     ; 0.965      ;
; 1.072 ; register[6]   ; ADC_DATA_CH3[6]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.263     ; 0.966      ;
; 1.096 ; sclk_count[1] ; sclk_count[3]         ; sclk          ; sclk        ; 0.000        ; 0.101      ; 1.354      ;
; 1.103 ; register[6]   ; ADC_DATA_CH2[6]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.263     ; 0.997      ;
; 1.103 ; register[6]   ; ADC_DATA_CH1[6]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.263     ; 0.997      ;
; 1.128 ; sclk_count[0] ; ADC_DATA_CH3[0]~reg0  ; sclk_count[0] ; sclk        ; -0.500       ; 2.215      ; 3.229      ;
; 1.128 ; sclk_count[0] ; ADC_DATA_CH3[1]~reg0  ; sclk_count[0] ; sclk        ; -0.500       ; 2.215      ; 3.229      ;
; 1.128 ; sclk_count[0] ; ADC_DATA_CH3[2]~reg0  ; sclk_count[0] ; sclk        ; -0.500       ; 2.215      ; 3.229      ;
; 1.128 ; sclk_count[0] ; ADC_DATA_CH3[3]~reg0  ; sclk_count[0] ; sclk        ; -0.500       ; 2.215      ; 3.229      ;
; 1.128 ; sclk_count[0] ; ADC_DATA_CH3[4]~reg0  ; sclk_count[0] ; sclk        ; -0.500       ; 2.215      ; 3.229      ;
; 1.128 ; sclk_count[0] ; ADC_DATA_CH3[5]~reg0  ; sclk_count[0] ; sclk        ; -0.500       ; 2.215      ; 3.229      ;
+-------+---------------+-----------------------+---------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sclk_count[0]'                                                                      ;
+-------+----------------+----------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+---------------+---------------+--------------+------------+------------+
; 0.358 ; sample_addr[1] ; sample_addr[1] ; sclk_count[0] ; sclk_count[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; sample_addr[0] ; sample_addr[0] ; sclk_count[0] ; sclk_count[0] ; 0.000        ; 0.062      ; 0.580      ;
; 0.398 ; sample_addr[0] ; sample_addr[1] ; sclk_count[0] ; sclk_count[0] ; 0.000        ; 0.062      ; 0.617      ;
+-------+----------------+----------------+---------------+---------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                            ;
+------------+-----------------+---------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name    ; Note                                                          ;
+------------+-----------------+---------------+---------------------------------------------------------------+
; 296.38 MHz ; 250.0 MHz       ; sclk          ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1394.7 MHz ; 500.0 MHz       ; sclk_count[0] ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------+
; Slow 1200mV 0C Model Setup Summary     ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; sclk          ; -2.230 ; -94.592       ;
; sclk_count[0] ; 0.283  ; 0.000         ;
+---------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Hold Summary     ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; sclk          ; 0.263 ; 0.000         ;
; sclk_count[0] ; 0.311 ; 0.000         ;
+---------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------+--------+-------------------------+
; Clock         ; Slack  ; End Point TNS           ;
+---------------+--------+-------------------------+
; sclk          ; -3.000 ; -57.000                 ;
; sclk_count[0] ; -1.000 ; -2.000                  ;
+---------------+--------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sclk'                                                                                     ;
+--------+----------------+-----------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node               ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-----------------------+---------------+-------------+--------------+------------+------------+
; -2.230 ; sample_addr[0] ; ADC_DATA_CH3[9]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.177     ; 2.038      ;
; -2.228 ; sample_addr[0] ; ADC_DATA_CH2[8]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 2.037      ;
; -2.228 ; sample_addr[0] ; ADC_DATA_CH2[9]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 2.037      ;
; -2.228 ; sample_addr[0] ; ADC_DATA_CH2[10]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 2.037      ;
; -2.228 ; sample_addr[0] ; ADC_DATA_CH2[11]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 2.037      ;
; -2.223 ; sample_addr[1] ; ADC_DATA_CH1[8]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 2.032      ;
; -2.223 ; sample_addr[1] ; ADC_DATA_CH1[9]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 2.032      ;
; -2.223 ; sample_addr[1] ; ADC_DATA_CH1[10]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 2.032      ;
; -2.223 ; sample_addr[1] ; ADC_DATA_CH1[11]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 2.032      ;
; -2.215 ; sample_addr[1] ; ADC_DATA_CH1[0]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 2.024      ;
; -2.215 ; sample_addr[1] ; ADC_DATA_CH1[1]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 2.024      ;
; -2.215 ; sample_addr[1] ; ADC_DATA_CH1[2]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 2.024      ;
; -2.215 ; sample_addr[1] ; ADC_DATA_CH1[3]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 2.024      ;
; -2.215 ; sample_addr[1] ; ADC_DATA_CH1[4]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 2.024      ;
; -2.215 ; sample_addr[1] ; ADC_DATA_CH1[5]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 2.024      ;
; -2.215 ; sample_addr[1] ; ADC_DATA_CH1[6]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 2.024      ;
; -2.215 ; sample_addr[1] ; ADC_DATA_CH1[7]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 2.024      ;
; -2.162 ; sample_addr[0] ; ADC_DATA_CH2[0]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.971      ;
; -2.162 ; sample_addr[0] ; ADC_DATA_CH2[1]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.971      ;
; -2.162 ; sample_addr[0] ; ADC_DATA_CH2[2]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.971      ;
; -2.162 ; sample_addr[0] ; ADC_DATA_CH2[3]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.971      ;
; -2.162 ; sample_addr[0] ; ADC_DATA_CH2[4]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.971      ;
; -2.162 ; sample_addr[0] ; ADC_DATA_CH2[5]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.971      ;
; -2.162 ; sample_addr[0] ; ADC_DATA_CH2[6]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.971      ;
; -2.162 ; sample_addr[0] ; ADC_DATA_CH2[7]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.971      ;
; -2.162 ; sample_addr[0] ; ADC_DATA_CH3[0]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.971      ;
; -2.162 ; sample_addr[0] ; ADC_DATA_CH3[1]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.971      ;
; -2.162 ; sample_addr[0] ; ADC_DATA_CH3[2]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.971      ;
; -2.162 ; sample_addr[0] ; ADC_DATA_CH3[3]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.971      ;
; -2.162 ; sample_addr[0] ; ADC_DATA_CH3[4]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.971      ;
; -2.162 ; sample_addr[0] ; ADC_DATA_CH3[5]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.971      ;
; -2.162 ; sample_addr[0] ; ADC_DATA_CH3[6]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.971      ;
; -2.162 ; sample_addr[0] ; ADC_DATA_CH3[7]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.971      ;
; -2.162 ; sample_addr[0] ; ADC_DATA_CH3[8]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.971      ;
; -2.162 ; sample_addr[0] ; ADC_DATA_CH3[10]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.971      ;
; -2.162 ; sample_addr[0] ; ADC_DATA_CH3[11]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.971      ;
; -2.126 ; sample_addr[0] ; din~reg0              ; sclk_count[0] ; sclk        ; 0.500        ; -1.040     ; 1.571      ;
; -2.076 ; sample_addr[1] ; ADC_DATA_CH3[9]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.177     ; 1.884      ;
; -2.052 ; sample_addr[1] ; din~reg0              ; sclk_count[0] ; sclk        ; 0.500        ; -1.040     ; 1.497      ;
; -2.051 ; sample_addr[0] ; ADC_DATA_CH1[8]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.860      ;
; -2.051 ; sample_addr[0] ; ADC_DATA_CH1[9]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.860      ;
; -2.051 ; sample_addr[0] ; ADC_DATA_CH1[10]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.860      ;
; -2.051 ; sample_addr[0] ; ADC_DATA_CH1[11]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.860      ;
; -2.044 ; sample_addr[0] ; ADC_DATA_CH1[0]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.853      ;
; -2.044 ; sample_addr[0] ; ADC_DATA_CH1[1]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.853      ;
; -2.044 ; sample_addr[0] ; ADC_DATA_CH1[2]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.853      ;
; -2.044 ; sample_addr[0] ; ADC_DATA_CH1[3]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.853      ;
; -2.044 ; sample_addr[0] ; ADC_DATA_CH1[4]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.853      ;
; -2.044 ; sample_addr[0] ; ADC_DATA_CH1[5]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.853      ;
; -2.044 ; sample_addr[0] ; ADC_DATA_CH1[6]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.853      ;
; -2.044 ; sample_addr[0] ; ADC_DATA_CH1[7]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.853      ;
; -2.041 ; sample_addr[1] ; ADC_DATA_CH2[8]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.850      ;
; -2.041 ; sample_addr[1] ; ADC_DATA_CH2[9]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.850      ;
; -2.041 ; sample_addr[1] ; ADC_DATA_CH2[10]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.850      ;
; -2.041 ; sample_addr[1] ; ADC_DATA_CH2[11]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.850      ;
; -2.000 ; sample_addr[1] ; ADC_DATA_CH3[0]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.809      ;
; -2.000 ; sample_addr[1] ; ADC_DATA_CH3[1]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.809      ;
; -2.000 ; sample_addr[1] ; ADC_DATA_CH3[2]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.809      ;
; -2.000 ; sample_addr[1] ; ADC_DATA_CH3[3]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.809      ;
; -2.000 ; sample_addr[1] ; ADC_DATA_CH3[4]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.809      ;
; -2.000 ; sample_addr[1] ; ADC_DATA_CH3[5]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.809      ;
; -2.000 ; sample_addr[1] ; ADC_DATA_CH3[6]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.809      ;
; -2.000 ; sample_addr[1] ; ADC_DATA_CH3[7]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.809      ;
; -2.000 ; sample_addr[1] ; ADC_DATA_CH3[8]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.809      ;
; -2.000 ; sample_addr[1] ; ADC_DATA_CH3[10]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.809      ;
; -2.000 ; sample_addr[1] ; ADC_DATA_CH3[11]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.809      ;
; -1.980 ; sample_addr[1] ; ADC_DATA_CH2[0]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.789      ;
; -1.980 ; sample_addr[1] ; ADC_DATA_CH2[1]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.789      ;
; -1.980 ; sample_addr[1] ; ADC_DATA_CH2[2]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.789      ;
; -1.980 ; sample_addr[1] ; ADC_DATA_CH2[3]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.789      ;
; -1.980 ; sample_addr[1] ; ADC_DATA_CH2[4]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.789      ;
; -1.980 ; sample_addr[1] ; ADC_DATA_CH2[5]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.789      ;
; -1.980 ; sample_addr[1] ; ADC_DATA_CH2[6]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.789      ;
; -1.980 ; sample_addr[1] ; ADC_DATA_CH2[7]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -1.176     ; 1.789      ;
; -1.846 ; sclk_count[4]  ; ADC_DATA_CH1[8]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.057     ; 2.784      ;
; -1.846 ; sclk_count[4]  ; ADC_DATA_CH1[9]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.057     ; 2.784      ;
; -1.846 ; sclk_count[4]  ; ADC_DATA_CH1[10]~reg0 ; sclk          ; sclk        ; 1.000        ; -0.057     ; 2.784      ;
; -1.846 ; sclk_count[4]  ; ADC_DATA_CH1[11]~reg0 ; sclk          ; sclk        ; 1.000        ; -0.057     ; 2.784      ;
; -1.839 ; sclk_count[4]  ; ADC_DATA_CH1[0]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.057     ; 2.777      ;
; -1.839 ; sclk_count[4]  ; ADC_DATA_CH1[1]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.057     ; 2.777      ;
; -1.839 ; sclk_count[4]  ; ADC_DATA_CH1[2]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.057     ; 2.777      ;
; -1.839 ; sclk_count[4]  ; ADC_DATA_CH1[3]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.057     ; 2.777      ;
; -1.839 ; sclk_count[4]  ; ADC_DATA_CH1[4]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.057     ; 2.777      ;
; -1.839 ; sclk_count[4]  ; ADC_DATA_CH1[5]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.057     ; 2.777      ;
; -1.839 ; sclk_count[4]  ; ADC_DATA_CH1[6]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.057     ; 2.777      ;
; -1.839 ; sclk_count[4]  ; ADC_DATA_CH1[7]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.057     ; 2.777      ;
; -1.770 ; sclk_count[4]  ; ADC_DATA_CH2[8]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.057     ; 2.708      ;
; -1.770 ; sclk_count[4]  ; ADC_DATA_CH2[9]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.057     ; 2.708      ;
; -1.770 ; sclk_count[4]  ; ADC_DATA_CH2[10]~reg0 ; sclk          ; sclk        ; 1.000        ; -0.057     ; 2.708      ;
; -1.770 ; sclk_count[4]  ; ADC_DATA_CH2[11]~reg0 ; sclk          ; sclk        ; 1.000        ; -0.057     ; 2.708      ;
; -1.767 ; sclk_count[4]  ; ADC_DATA_CH3[9]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.058     ; 2.704      ;
; -1.736 ; sclk_count[1]  ; ADC_DATA_CH1[8]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.024     ; 2.707      ;
; -1.736 ; sclk_count[1]  ; ADC_DATA_CH1[9]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.024     ; 2.707      ;
; -1.736 ; sclk_count[1]  ; ADC_DATA_CH1[10]~reg0 ; sclk          ; sclk        ; 1.000        ; -0.024     ; 2.707      ;
; -1.736 ; sclk_count[1]  ; ADC_DATA_CH1[11]~reg0 ; sclk          ; sclk        ; 1.000        ; -0.024     ; 2.707      ;
; -1.731 ; sclk_count[3]  ; ADC_DATA_CH1[8]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.057     ; 2.669      ;
; -1.731 ; sclk_count[3]  ; ADC_DATA_CH1[9]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.057     ; 2.669      ;
; -1.731 ; sclk_count[3]  ; ADC_DATA_CH1[10]~reg0 ; sclk          ; sclk        ; 1.000        ; -0.057     ; 2.669      ;
; -1.731 ; sclk_count[3]  ; ADC_DATA_CH1[11]~reg0 ; sclk          ; sclk        ; 1.000        ; -0.057     ; 2.669      ;
; -1.728 ; sclk_count[1]  ; ADC_DATA_CH1[0]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.024     ; 2.699      ;
+--------+----------------+-----------------------+---------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sclk_count[0]'                                                                      ;
+-------+----------------+----------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+---------------+---------------+--------------+------------+------------+
; 0.283 ; sample_addr[0] ; sample_addr[1] ; sclk_count[0] ; sclk_count[0] ; 1.000        ; -0.056     ; 0.656      ;
; 0.356 ; sample_addr[0] ; sample_addr[0] ; sclk_count[0] ; sclk_count[0] ; 1.000        ; -0.056     ; 0.583      ;
; 0.356 ; sample_addr[1] ; sample_addr[1] ; sclk_count[0] ; sclk_count[0] ; 1.000        ; -0.056     ; 0.583      ;
+-------+----------------+----------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sclk'                                                                                    ;
+-------+---------------+-----------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node               ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------+---------------+-------------+--------------+------------+------------+
; 0.263 ; sclk_count[0] ; sclk_count[2]         ; sclk_count[0] ; sclk        ; 0.000        ; 1.986      ; 2.603      ;
; 0.289 ; sclk_count[0] ; sclk_count[4]         ; sclk_count[0] ; sclk        ; 0.000        ; 1.986      ; 2.629      ;
; 0.346 ; register[10]  ; register[11]          ; sclk          ; sclk        ; 0.000        ; 0.067      ; 0.557      ;
; 0.352 ; register[9]   ; register[10]          ; sclk          ; sclk        ; 0.000        ; 0.067      ; 0.563      ;
; 0.352 ; sclk_count[0] ; sclk_count[3]         ; sclk_count[0] ; sclk        ; 0.000        ; 1.986      ; 2.692      ;
; 0.356 ; register[3]   ; register[4]           ; sclk          ; sclk        ; 0.000        ; 0.055      ; 0.555      ;
; 0.356 ; register[1]   ; register[2]           ; sclk          ; sclk        ; 0.000        ; 0.055      ; 0.555      ;
; 0.357 ; register[2]   ; register[3]           ; sclk          ; sclk        ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; register[0]   ; register[1]           ; sclk          ; sclk        ; 0.000        ; 0.055      ; 0.556      ;
; 0.363 ; register[6]   ; register[7]           ; sclk          ; sclk        ; 0.000        ; 0.067      ; 0.574      ;
; 0.437 ; register[8]   ; register[9]           ; sclk          ; sclk        ; 0.000        ; 0.067      ; 0.648      ;
; 0.438 ; register[7]   ; register[8]           ; sclk          ; sclk        ; 0.000        ; 0.067      ; 0.649      ;
; 0.439 ; register[5]   ; register[6]           ; sclk          ; sclk        ; 0.000        ; 0.067      ; 0.650      ;
; 0.446 ; sclk_count[0] ; sclk_count[0]         ; sclk_count[0] ; sclk        ; 0.000        ; 2.005      ; 2.805      ;
; 0.504 ; sclk_count[0] ; ADC_DATA_CH3[0]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 2.862      ;
; 0.504 ; sclk_count[0] ; ADC_DATA_CH3[1]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 2.862      ;
; 0.504 ; sclk_count[0] ; ADC_DATA_CH3[2]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 2.862      ;
; 0.504 ; sclk_count[0] ; ADC_DATA_CH3[3]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 2.862      ;
; 0.504 ; sclk_count[0] ; ADC_DATA_CH3[4]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 2.862      ;
; 0.504 ; sclk_count[0] ; ADC_DATA_CH3[5]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 2.862      ;
; 0.504 ; sclk_count[0] ; ADC_DATA_CH3[6]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 2.862      ;
; 0.504 ; sclk_count[0] ; ADC_DATA_CH3[7]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 2.862      ;
; 0.504 ; sclk_count[0] ; ADC_DATA_CH3[8]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 2.862      ;
; 0.504 ; sclk_count[0] ; ADC_DATA_CH3[10]~reg0 ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 2.862      ;
; 0.504 ; sclk_count[0] ; ADC_DATA_CH3[11]~reg0 ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 2.862      ;
; 0.512 ; register[4]   ; register[5]           ; sclk          ; sclk        ; 0.000        ; 0.357      ; 1.013      ;
; 0.520 ; sclk_count[0] ; ADC_DATA_CH2[0]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 2.878      ;
; 0.520 ; sclk_count[0] ; ADC_DATA_CH2[1]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 2.878      ;
; 0.520 ; sclk_count[0] ; ADC_DATA_CH2[2]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 2.878      ;
; 0.520 ; sclk_count[0] ; ADC_DATA_CH2[3]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 2.878      ;
; 0.520 ; sclk_count[0] ; ADC_DATA_CH2[4]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 2.878      ;
; 0.520 ; sclk_count[0] ; ADC_DATA_CH2[5]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 2.878      ;
; 0.520 ; sclk_count[0] ; ADC_DATA_CH2[6]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 2.878      ;
; 0.520 ; sclk_count[0] ; ADC_DATA_CH2[7]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 2.878      ;
; 0.548 ; sclk_count[3] ; sclk_count[3]         ; sclk          ; sclk        ; 0.000        ; 0.034      ; 0.726      ;
; 0.555 ; sclk_count[2] ; sclk_count[2]         ; sclk          ; sclk        ; 0.000        ; 0.034      ; 0.733      ;
; 0.563 ; sclk_count[2] ; sclk_count[4]         ; sclk          ; sclk        ; 0.000        ; 0.040      ; 0.747      ;
; 0.576 ; sclk_count[0] ; ADC_DATA_CH3[9]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.003      ; 2.933      ;
; 0.578 ; sclk_count[0] ; ADC_DATA_CH2[8]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 2.936      ;
; 0.578 ; sclk_count[0] ; ADC_DATA_CH2[9]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 2.936      ;
; 0.578 ; sclk_count[0] ; ADC_DATA_CH2[10]~reg0 ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 2.936      ;
; 0.578 ; sclk_count[0] ; ADC_DATA_CH2[11]~reg0 ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 2.936      ;
; 0.641 ; sclk_count[4] ; sclk_count[4]         ; sclk          ; sclk        ; 0.000        ; 0.040      ; 0.825      ;
; 0.644 ; sclk_count[0] ; ADC_DATA_CH1[0]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 3.002      ;
; 0.644 ; sclk_count[0] ; ADC_DATA_CH1[1]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 3.002      ;
; 0.644 ; sclk_count[0] ; ADC_DATA_CH1[2]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 3.002      ;
; 0.644 ; sclk_count[0] ; ADC_DATA_CH1[3]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 3.002      ;
; 0.644 ; sclk_count[0] ; ADC_DATA_CH1[4]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 3.002      ;
; 0.644 ; sclk_count[0] ; ADC_DATA_CH1[5]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 3.002      ;
; 0.644 ; sclk_count[0] ; ADC_DATA_CH1[6]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 3.002      ;
; 0.644 ; sclk_count[0] ; ADC_DATA_CH1[7]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 3.002      ;
; 0.650 ; sclk_count[0] ; ADC_DATA_CH1[8]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 3.008      ;
; 0.650 ; sclk_count[0] ; ADC_DATA_CH1[9]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 3.008      ;
; 0.650 ; sclk_count[0] ; ADC_DATA_CH1[10]~reg0 ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 3.008      ;
; 0.650 ; sclk_count[0] ; ADC_DATA_CH1[11]~reg0 ; sclk_count[0] ; sclk        ; 0.000        ; 2.004      ; 3.008      ;
; 0.657 ; register[9]   ; ADC_DATA_CH3[9]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.237     ; 0.564      ;
; 0.674 ; register[2]   ; ADC_DATA_CH3[2]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.054      ; 0.872      ;
; 0.682 ; sclk_count[0] ; sclk_count[1]         ; sclk_count[0] ; sclk        ; 0.000        ; 1.953      ; 2.989      ;
; 0.688 ; register[1]   ; ADC_DATA_CH3[1]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.054      ; 0.886      ;
; 0.693 ; register[1]   ; ADC_DATA_CH2[1]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.054      ; 0.891      ;
; 0.694 ; register[1]   ; ADC_DATA_CH1[1]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.054      ; 0.892      ;
; 0.706 ; register[2]   ; ADC_DATA_CH2[2]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.054      ; 0.904      ;
; 0.707 ; register[2]   ; ADC_DATA_CH1[2]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.054      ; 0.905      ;
; 0.761 ; register[4]   ; ADC_DATA_CH1[4]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.054      ; 0.959      ;
; 0.762 ; register[4]   ; ADC_DATA_CH2[4]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.054      ; 0.960      ;
; 0.765 ; register[4]   ; ADC_DATA_CH3[4]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.054      ; 0.963      ;
; 0.782 ; register[0]   ; ADC_DATA_CH3[0]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.054      ; 0.980      ;
; 0.785 ; register[3]   ; ADC_DATA_CH3[3]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.054      ; 0.983      ;
; 0.791 ; register[9]   ; ADC_DATA_CH2[9]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.236     ; 0.699      ;
; 0.791 ; register[3]   ; ADC_DATA_CH2[3]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.054      ; 0.989      ;
; 0.791 ; register[3]   ; ADC_DATA_CH1[3]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.054      ; 0.989      ;
; 0.792 ; register[9]   ; ADC_DATA_CH1[9]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.236     ; 0.700      ;
; 0.798 ; sclk_count[2] ; sclk_count[3]         ; sclk          ; sclk        ; 0.000        ; 0.040      ; 0.982      ;
; 0.798 ; sclk_count[0] ; sclk_count[4]         ; sclk_count[0] ; sclk        ; -0.500       ; 1.986      ; 2.638      ;
; 0.801 ; sclk_count[0] ; sclk_count[2]         ; sclk_count[0] ; sclk        ; -0.500       ; 1.986      ; 2.641      ;
; 0.808 ; register[0]   ; ADC_DATA_CH2[0]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.054      ; 1.006      ;
; 0.808 ; register[0]   ; ADC_DATA_CH1[0]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.054      ; 1.006      ;
; 0.808 ; sclk_count[0] ; sclk_count[3]         ; sclk_count[0] ; sclk        ; -0.500       ; 1.986      ; 2.648      ;
; 0.845 ; sclk_count[0] ; din~reg0              ; sclk_count[0] ; sclk        ; 0.000        ; 2.140      ; 3.339      ;
; 0.886 ; sclk_count[4] ; din~reg0              ; sclk          ; sclk        ; -0.500       ; 0.229      ; 0.779      ;
; 0.900 ; sclk_count[1] ; sclk_count[2]         ; sclk          ; sclk        ; 0.000        ; 0.087      ; 1.131      ;
; 0.908 ; sclk_count[0] ; sclk_count[0]         ; sclk_count[0] ; sclk        ; -0.500       ; 2.005      ; 2.767      ;
; 0.941 ; register[11]  ; ADC_DATA_CH3[11]~reg0 ; sclk          ; sclk        ; 0.000        ; -0.236     ; 0.849      ;
; 0.967 ; register[5]   ; ADC_DATA_CH2[5]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.236     ; 0.875      ;
; 0.969 ; register[5]   ; ADC_DATA_CH1[5]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.236     ; 0.877      ;
; 0.972 ; register[7]   ; ADC_DATA_CH3[7]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.236     ; 0.880      ;
; 0.974 ; register[7]   ; ADC_DATA_CH2[7]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.236     ; 0.882      ;
; 0.977 ; register[6]   ; ADC_DATA_CH3[6]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.236     ; 0.885      ;
; 0.978 ; register[7]   ; ADC_DATA_CH1[7]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.236     ; 0.886      ;
; 0.981 ; sclk_count[3] ; din~reg0              ; sclk          ; sclk        ; -0.500       ; 0.229      ; 0.874      ;
; 0.982 ; register[10]  ; ADC_DATA_CH3[10]~reg0 ; sclk          ; sclk        ; 0.000        ; -0.236     ; 0.890      ;
; 0.983 ; sclk_count[1] ; sclk_count[3]         ; sclk          ; sclk        ; 0.000        ; 0.087      ; 1.214      ;
; 1.009 ; register[6]   ; ADC_DATA_CH2[6]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.236     ; 0.917      ;
; 1.010 ; register[6]   ; ADC_DATA_CH1[6]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.236     ; 0.918      ;
; 1.023 ; sclk_count[0] ; ADC_DATA_CH2[0]~reg0  ; sclk_count[0] ; sclk        ; -0.500       ; 2.004      ; 2.881      ;
; 1.023 ; sclk_count[0] ; ADC_DATA_CH2[1]~reg0  ; sclk_count[0] ; sclk        ; -0.500       ; 2.004      ; 2.881      ;
; 1.023 ; sclk_count[0] ; ADC_DATA_CH2[2]~reg0  ; sclk_count[0] ; sclk        ; -0.500       ; 2.004      ; 2.881      ;
; 1.023 ; sclk_count[0] ; ADC_DATA_CH2[3]~reg0  ; sclk_count[0] ; sclk        ; -0.500       ; 2.004      ; 2.881      ;
; 1.023 ; sclk_count[0] ; ADC_DATA_CH2[4]~reg0  ; sclk_count[0] ; sclk        ; -0.500       ; 2.004      ; 2.881      ;
; 1.023 ; sclk_count[0] ; ADC_DATA_CH2[5]~reg0  ; sclk_count[0] ; sclk        ; -0.500       ; 2.004      ; 2.881      ;
+-------+---------------+-----------------------+---------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sclk_count[0]'                                                                       ;
+-------+----------------+----------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+---------------+---------------+--------------+------------+------------+
; 0.311 ; sample_addr[1] ; sample_addr[1] ; sclk_count[0] ; sclk_count[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.319 ; sample_addr[0] ; sample_addr[0] ; sclk_count[0] ; sclk_count[0] ; 0.000        ; 0.056      ; 0.519      ;
; 0.352 ; sample_addr[0] ; sample_addr[1] ; sclk_count[0] ; sclk_count[0] ; 0.000        ; 0.056      ; 0.552      ;
+-------+----------------+----------------+---------------+---------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------+
; Fast 1200mV 0C Model Setup Summary     ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; sclk          ; -1.060 ; -40.662       ;
; sclk_count[0] ; 0.552  ; 0.000         ;
+---------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Hold Summary     ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; sclk          ; 0.115 ; 0.000         ;
; sclk_count[0] ; 0.187 ; 0.000         ;
+---------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------+--------+-------------------------+
; Clock         ; Slack  ; End Point TNS           ;
+---------------+--------+-------------------------+
; sclk          ; -3.000 ; -59.959                 ;
; sclk_count[0] ; -1.000 ; -2.000                  ;
+---------------+--------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sclk'                                                                                     ;
+--------+----------------+-----------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node               ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-----------------------+---------------+-------------+--------------+------------+------------+
; -1.060 ; sample_addr[0] ; ADC_DATA_CH3[9]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.753     ; 1.284      ;
; -1.055 ; sample_addr[0] ; ADC_DATA_CH2[8]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.280      ;
; -1.055 ; sample_addr[0] ; ADC_DATA_CH2[9]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.280      ;
; -1.055 ; sample_addr[0] ; ADC_DATA_CH2[10]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.280      ;
; -1.055 ; sample_addr[0] ; ADC_DATA_CH2[11]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.280      ;
; -1.048 ; sample_addr[1] ; ADC_DATA_CH1[8]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.273      ;
; -1.048 ; sample_addr[1] ; ADC_DATA_CH1[9]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.273      ;
; -1.048 ; sample_addr[1] ; ADC_DATA_CH1[10]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.273      ;
; -1.048 ; sample_addr[1] ; ADC_DATA_CH1[11]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.273      ;
; -1.045 ; sample_addr[1] ; ADC_DATA_CH1[0]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.270      ;
; -1.045 ; sample_addr[1] ; ADC_DATA_CH1[1]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.270      ;
; -1.045 ; sample_addr[1] ; ADC_DATA_CH1[2]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.270      ;
; -1.045 ; sample_addr[1] ; ADC_DATA_CH1[3]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.270      ;
; -1.045 ; sample_addr[1] ; ADC_DATA_CH1[4]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.270      ;
; -1.045 ; sample_addr[1] ; ADC_DATA_CH1[5]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.270      ;
; -1.045 ; sample_addr[1] ; ADC_DATA_CH1[6]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.270      ;
; -1.045 ; sample_addr[1] ; ADC_DATA_CH1[7]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.270      ;
; -1.018 ; sample_addr[0] ; ADC_DATA_CH2[0]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.243      ;
; -1.018 ; sample_addr[0] ; ADC_DATA_CH2[1]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.243      ;
; -1.018 ; sample_addr[0] ; ADC_DATA_CH2[2]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.243      ;
; -1.018 ; sample_addr[0] ; ADC_DATA_CH2[3]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.243      ;
; -1.018 ; sample_addr[0] ; ADC_DATA_CH2[4]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.243      ;
; -1.018 ; sample_addr[0] ; ADC_DATA_CH2[5]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.243      ;
; -1.018 ; sample_addr[0] ; ADC_DATA_CH2[6]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.243      ;
; -1.018 ; sample_addr[0] ; ADC_DATA_CH2[7]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.243      ;
; -1.006 ; sample_addr[0] ; ADC_DATA_CH3[0]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.231      ;
; -1.006 ; sample_addr[0] ; ADC_DATA_CH3[1]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.231      ;
; -1.006 ; sample_addr[0] ; ADC_DATA_CH3[2]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.231      ;
; -1.006 ; sample_addr[0] ; ADC_DATA_CH3[3]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.231      ;
; -1.006 ; sample_addr[0] ; ADC_DATA_CH3[4]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.231      ;
; -1.006 ; sample_addr[0] ; ADC_DATA_CH3[5]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.231      ;
; -1.006 ; sample_addr[0] ; ADC_DATA_CH3[6]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.231      ;
; -1.006 ; sample_addr[0] ; ADC_DATA_CH3[7]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.231      ;
; -1.006 ; sample_addr[0] ; ADC_DATA_CH3[8]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.231      ;
; -1.006 ; sample_addr[0] ; ADC_DATA_CH3[10]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.231      ;
; -1.006 ; sample_addr[0] ; ADC_DATA_CH3[11]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.231      ;
; -0.924 ; sample_addr[1] ; ADC_DATA_CH2[8]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.149      ;
; -0.924 ; sample_addr[1] ; ADC_DATA_CH2[9]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.149      ;
; -0.924 ; sample_addr[1] ; ADC_DATA_CH2[10]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.149      ;
; -0.924 ; sample_addr[1] ; ADC_DATA_CH2[11]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.149      ;
; -0.887 ; sample_addr[1] ; ADC_DATA_CH2[0]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.112      ;
; -0.887 ; sample_addr[1] ; ADC_DATA_CH2[1]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.112      ;
; -0.887 ; sample_addr[1] ; ADC_DATA_CH2[2]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.112      ;
; -0.887 ; sample_addr[1] ; ADC_DATA_CH2[3]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.112      ;
; -0.887 ; sample_addr[1] ; ADC_DATA_CH2[4]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.112      ;
; -0.887 ; sample_addr[1] ; ADC_DATA_CH2[5]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.112      ;
; -0.887 ; sample_addr[1] ; ADC_DATA_CH2[6]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.112      ;
; -0.887 ; sample_addr[1] ; ADC_DATA_CH2[7]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.112      ;
; -0.882 ; sample_addr[0] ; din~reg0              ; sclk_count[0] ; sclk        ; 0.500        ; -0.362     ; 0.997      ;
; -0.881 ; sample_addr[1] ; ADC_DATA_CH3[9]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.753     ; 1.105      ;
; -0.862 ; sample_addr[0] ; ADC_DATA_CH1[8]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.087      ;
; -0.862 ; sample_addr[0] ; ADC_DATA_CH1[9]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.087      ;
; -0.862 ; sample_addr[0] ; ADC_DATA_CH1[10]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.087      ;
; -0.862 ; sample_addr[0] ; ADC_DATA_CH1[11]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.087      ;
; -0.857 ; sample_addr[0] ; ADC_DATA_CH1[0]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.082      ;
; -0.857 ; sample_addr[0] ; ADC_DATA_CH1[1]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.082      ;
; -0.857 ; sample_addr[0] ; ADC_DATA_CH1[2]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.082      ;
; -0.857 ; sample_addr[0] ; ADC_DATA_CH1[3]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.082      ;
; -0.857 ; sample_addr[0] ; ADC_DATA_CH1[4]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.082      ;
; -0.857 ; sample_addr[0] ; ADC_DATA_CH1[5]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.082      ;
; -0.857 ; sample_addr[0] ; ADC_DATA_CH1[6]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.082      ;
; -0.857 ; sample_addr[0] ; ADC_DATA_CH1[7]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.082      ;
; -0.841 ; sample_addr[1] ; ADC_DATA_CH3[0]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.066      ;
; -0.841 ; sample_addr[1] ; ADC_DATA_CH3[1]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.066      ;
; -0.841 ; sample_addr[1] ; ADC_DATA_CH3[2]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.066      ;
; -0.841 ; sample_addr[1] ; ADC_DATA_CH3[3]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.066      ;
; -0.841 ; sample_addr[1] ; ADC_DATA_CH3[4]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.066      ;
; -0.841 ; sample_addr[1] ; ADC_DATA_CH3[5]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.066      ;
; -0.841 ; sample_addr[1] ; ADC_DATA_CH3[6]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.066      ;
; -0.841 ; sample_addr[1] ; ADC_DATA_CH3[7]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.066      ;
; -0.841 ; sample_addr[1] ; ADC_DATA_CH3[8]~reg0  ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.066      ;
; -0.841 ; sample_addr[1] ; ADC_DATA_CH3[10]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.066      ;
; -0.841 ; sample_addr[1] ; ADC_DATA_CH3[11]~reg0 ; sclk_count[0] ; sclk        ; 1.000        ; -0.752     ; 1.066      ;
; -0.824 ; sample_addr[1] ; din~reg0              ; sclk_count[0] ; sclk        ; 0.500        ; -0.362     ; 0.939      ;
; -0.719 ; sclk_count[1]  ; ADC_DATA_CH1[8]~reg0  ; sclk          ; sclk        ; 1.000        ; 0.001      ; 1.707      ;
; -0.719 ; sclk_count[1]  ; ADC_DATA_CH1[9]~reg0  ; sclk          ; sclk        ; 1.000        ; 0.001      ; 1.707      ;
; -0.719 ; sclk_count[1]  ; ADC_DATA_CH1[10]~reg0 ; sclk          ; sclk        ; 1.000        ; 0.001      ; 1.707      ;
; -0.719 ; sclk_count[1]  ; ADC_DATA_CH1[11]~reg0 ; sclk          ; sclk        ; 1.000        ; 0.001      ; 1.707      ;
; -0.716 ; sclk_count[1]  ; ADC_DATA_CH1[0]~reg0  ; sclk          ; sclk        ; 1.000        ; 0.001      ; 1.704      ;
; -0.716 ; sclk_count[1]  ; ADC_DATA_CH1[1]~reg0  ; sclk          ; sclk        ; 1.000        ; 0.001      ; 1.704      ;
; -0.716 ; sclk_count[1]  ; ADC_DATA_CH1[2]~reg0  ; sclk          ; sclk        ; 1.000        ; 0.001      ; 1.704      ;
; -0.716 ; sclk_count[1]  ; ADC_DATA_CH1[3]~reg0  ; sclk          ; sclk        ; 1.000        ; 0.001      ; 1.704      ;
; -0.716 ; sclk_count[1]  ; ADC_DATA_CH1[4]~reg0  ; sclk          ; sclk        ; 1.000        ; 0.001      ; 1.704      ;
; -0.716 ; sclk_count[1]  ; ADC_DATA_CH1[5]~reg0  ; sclk          ; sclk        ; 1.000        ; 0.001      ; 1.704      ;
; -0.716 ; sclk_count[1]  ; ADC_DATA_CH1[6]~reg0  ; sclk          ; sclk        ; 1.000        ; 0.001      ; 1.704      ;
; -0.716 ; sclk_count[1]  ; ADC_DATA_CH1[7]~reg0  ; sclk          ; sclk        ; 1.000        ; 0.001      ; 1.704      ;
; -0.707 ; sclk_count[1]  ; ADC_DATA_CH3[9]~reg0  ; sclk          ; sclk        ; 1.000        ; 0.000      ; 1.694      ;
; -0.698 ; sclk_count[1]  ; ADC_DATA_CH2[8]~reg0  ; sclk          ; sclk        ; 1.000        ; 0.001      ; 1.686      ;
; -0.698 ; sclk_count[1]  ; ADC_DATA_CH2[9]~reg0  ; sclk          ; sclk        ; 1.000        ; 0.001      ; 1.686      ;
; -0.698 ; sclk_count[1]  ; ADC_DATA_CH2[10]~reg0 ; sclk          ; sclk        ; 1.000        ; 0.001      ; 1.686      ;
; -0.698 ; sclk_count[1]  ; ADC_DATA_CH2[11]~reg0 ; sclk          ; sclk        ; 1.000        ; 0.001      ; 1.686      ;
; -0.690 ; sclk_count[4]  ; ADC_DATA_CH1[8]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.019     ; 1.658      ;
; -0.690 ; sclk_count[4]  ; ADC_DATA_CH1[9]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.019     ; 1.658      ;
; -0.690 ; sclk_count[4]  ; ADC_DATA_CH1[10]~reg0 ; sclk          ; sclk        ; 1.000        ; -0.019     ; 1.658      ;
; -0.690 ; sclk_count[4]  ; ADC_DATA_CH1[11]~reg0 ; sclk          ; sclk        ; 1.000        ; -0.019     ; 1.658      ;
; -0.687 ; sclk_count[4]  ; ADC_DATA_CH1[0]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.019     ; 1.655      ;
; -0.687 ; sclk_count[4]  ; ADC_DATA_CH1[1]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.019     ; 1.655      ;
; -0.687 ; sclk_count[4]  ; ADC_DATA_CH1[2]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.019     ; 1.655      ;
; -0.687 ; sclk_count[4]  ; ADC_DATA_CH1[3]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.019     ; 1.655      ;
; -0.687 ; sclk_count[4]  ; ADC_DATA_CH1[4]~reg0  ; sclk          ; sclk        ; 1.000        ; -0.019     ; 1.655      ;
+--------+----------------+-----------------------+---------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sclk_count[0]'                                                                      ;
+-------+----------------+----------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+---------------+---------------+--------------+------------+------------+
; 0.552 ; sample_addr[0] ; sample_addr[1] ; sclk_count[0] ; sclk_count[0] ; 1.000        ; -0.036     ; 0.399      ;
; 0.592 ; sample_addr[0] ; sample_addr[0] ; sclk_count[0] ; sclk_count[0] ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; sample_addr[1] ; sample_addr[1] ; sclk_count[0] ; sclk_count[0] ; 1.000        ; -0.036     ; 0.359      ;
+-------+----------------+----------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sclk'                                                                                    ;
+-------+---------------+-----------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node               ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------+---------------+-------------+--------------+------------+------------+
; 0.115 ; sclk_count[0] ; sclk_count[4]         ; sclk_count[0] ; sclk        ; 0.000        ; 1.224      ; 1.558      ;
; 0.125 ; sclk_count[0] ; sclk_count[2]         ; sclk_count[0] ; sclk        ; 0.000        ; 1.224      ; 1.568      ;
; 0.188 ; sclk_count[0] ; sclk_count[3]         ; sclk_count[0] ; sclk        ; 0.000        ; 1.224      ; 1.631      ;
; 0.195 ; sclk_count[0] ; ADC_DATA_CH2[0]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.256      ; 1.670      ;
; 0.195 ; sclk_count[0] ; ADC_DATA_CH2[1]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.256      ; 1.670      ;
; 0.195 ; sclk_count[0] ; ADC_DATA_CH2[2]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.256      ; 1.670      ;
; 0.195 ; sclk_count[0] ; ADC_DATA_CH2[3]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.256      ; 1.670      ;
; 0.195 ; sclk_count[0] ; ADC_DATA_CH2[4]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.256      ; 1.670      ;
; 0.195 ; sclk_count[0] ; ADC_DATA_CH2[5]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.256      ; 1.670      ;
; 0.195 ; sclk_count[0] ; ADC_DATA_CH2[6]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.256      ; 1.670      ;
; 0.195 ; sclk_count[0] ; ADC_DATA_CH2[7]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.256      ; 1.670      ;
; 0.196 ; sclk_count[0] ; ADC_DATA_CH3[0]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.257      ; 1.672      ;
; 0.196 ; sclk_count[0] ; ADC_DATA_CH3[1]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.257      ; 1.672      ;
; 0.196 ; sclk_count[0] ; ADC_DATA_CH3[2]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.257      ; 1.672      ;
; 0.196 ; sclk_count[0] ; ADC_DATA_CH3[3]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.257      ; 1.672      ;
; 0.196 ; sclk_count[0] ; ADC_DATA_CH3[4]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.257      ; 1.672      ;
; 0.196 ; sclk_count[0] ; ADC_DATA_CH3[5]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.257      ; 1.672      ;
; 0.196 ; sclk_count[0] ; ADC_DATA_CH3[6]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.257      ; 1.672      ;
; 0.196 ; sclk_count[0] ; ADC_DATA_CH3[7]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.257      ; 1.672      ;
; 0.196 ; sclk_count[0] ; ADC_DATA_CH3[8]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.257      ; 1.672      ;
; 0.196 ; sclk_count[0] ; ADC_DATA_CH3[10]~reg0 ; sclk_count[0] ; sclk        ; 0.000        ; 1.257      ; 1.672      ;
; 0.196 ; sclk_count[0] ; ADC_DATA_CH3[11]~reg0 ; sclk_count[0] ; sclk        ; 0.000        ; 1.257      ; 1.672      ;
; 0.198 ; register[10]  ; register[11]          ; sclk          ; sclk        ; 0.000        ; 0.044      ; 0.326      ;
; 0.203 ; register[9]   ; register[10]          ; sclk          ; sclk        ; 0.000        ; 0.044      ; 0.331      ;
; 0.204 ; register[3]   ; register[4]           ; sclk          ; sclk        ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; register[2]   ; register[3]           ; sclk          ; sclk        ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; register[1]   ; register[2]           ; sclk          ; sclk        ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; register[0]   ; register[1]           ; sclk          ; sclk        ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; sclk_count[0] ; sclk_count[0]         ; sclk_count[0] ; sclk        ; 0.000        ; 1.257      ; 1.681      ;
; 0.210 ; register[6]   ; register[7]           ; sclk          ; sclk        ; 0.000        ; 0.044      ; 0.338      ;
; 0.222 ; sclk_count[0] ; ADC_DATA_CH2[8]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.256      ; 1.697      ;
; 0.222 ; sclk_count[0] ; ADC_DATA_CH2[9]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.256      ; 1.697      ;
; 0.222 ; sclk_count[0] ; ADC_DATA_CH2[10]~reg0 ; sclk_count[0] ; sclk        ; 0.000        ; 1.256      ; 1.697      ;
; 0.222 ; sclk_count[0] ; ADC_DATA_CH2[11]~reg0 ; sclk_count[0] ; sclk        ; 0.000        ; 1.256      ; 1.697      ;
; 0.235 ; sclk_count[0] ; ADC_DATA_CH3[9]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.255      ; 1.709      ;
; 0.256 ; register[8]   ; register[9]           ; sclk          ; sclk        ; 0.000        ; 0.044      ; 0.384      ;
; 0.257 ; sclk_count[0] ; ADC_DATA_CH1[0]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.256      ; 1.732      ;
; 0.257 ; sclk_count[0] ; ADC_DATA_CH1[1]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.256      ; 1.732      ;
; 0.257 ; sclk_count[0] ; ADC_DATA_CH1[2]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.256      ; 1.732      ;
; 0.257 ; sclk_count[0] ; ADC_DATA_CH1[3]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.256      ; 1.732      ;
; 0.257 ; sclk_count[0] ; ADC_DATA_CH1[4]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.256      ; 1.732      ;
; 0.257 ; sclk_count[0] ; ADC_DATA_CH1[5]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.256      ; 1.732      ;
; 0.257 ; sclk_count[0] ; ADC_DATA_CH1[6]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.256      ; 1.732      ;
; 0.257 ; sclk_count[0] ; ADC_DATA_CH1[7]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.256      ; 1.732      ;
; 0.258 ; register[5]   ; register[6]           ; sclk          ; sclk        ; 0.000        ; 0.044      ; 0.386      ;
; 0.259 ; register[7]   ; register[8]           ; sclk          ; sclk        ; 0.000        ; 0.044      ; 0.387      ;
; 0.262 ; sclk_count[0] ; ADC_DATA_CH1[8]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.256      ; 1.737      ;
; 0.262 ; sclk_count[0] ; ADC_DATA_CH1[9]~reg0  ; sclk_count[0] ; sclk        ; 0.000        ; 1.256      ; 1.737      ;
; 0.262 ; sclk_count[0] ; ADC_DATA_CH1[10]~reg0 ; sclk_count[0] ; sclk        ; 0.000        ; 1.256      ; 1.737      ;
; 0.262 ; sclk_count[0] ; ADC_DATA_CH1[11]~reg0 ; sclk_count[0] ; sclk        ; 0.000        ; 1.256      ; 1.737      ;
; 0.291 ; register[4]   ; register[5]           ; sclk          ; sclk        ; 0.000        ; 0.217      ; 0.592      ;
; 0.329 ; sclk_count[3] ; sclk_count[3]         ; sclk          ; sclk        ; 0.000        ; 0.022      ; 0.435      ;
; 0.333 ; sclk_count[2] ; sclk_count[2]         ; sclk          ; sclk        ; 0.000        ; 0.022      ; 0.439      ;
; 0.339 ; sclk_count[2] ; sclk_count[4]         ; sclk          ; sclk        ; 0.000        ; 0.026      ; 0.449      ;
; 0.357 ; sclk_count[0] ; din~reg0              ; sclk_count[0] ; sclk        ; 0.000        ; 1.647      ; 2.223      ;
; 0.370 ; sclk_count[0] ; sclk_count[1]         ; sclk_count[0] ; sclk        ; 0.000        ; 1.204      ; 1.793      ;
; 0.377 ; sclk_count[4] ; sclk_count[4]         ; sclk          ; sclk        ; 0.000        ; 0.026      ; 0.487      ;
; 0.377 ; register[2]   ; ADC_DATA_CH3[2]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.036      ; 0.497      ;
; 0.379 ; sclk_count[4] ; din~reg0              ; sclk          ; sclk        ; -0.500       ; 0.473      ; 0.456      ;
; 0.385 ; register[1]   ; ADC_DATA_CH3[1]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.036      ; 0.505      ;
; 0.386 ; register[9]   ; ADC_DATA_CH3[9]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.139     ; 0.331      ;
; 0.391 ; register[1]   ; ADC_DATA_CH2[1]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.035      ; 0.510      ;
; 0.391 ; register[1]   ; ADC_DATA_CH1[1]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.035      ; 0.510      ;
; 0.396 ; register[2]   ; ADC_DATA_CH1[2]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.035      ; 0.515      ;
; 0.397 ; register[2]   ; ADC_DATA_CH2[2]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.035      ; 0.516      ;
; 0.434 ; register[4]   ; ADC_DATA_CH3[4]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.036      ; 0.554      ;
; 0.438 ; register[4]   ; ADC_DATA_CH1[4]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.035      ; 0.557      ;
; 0.439 ; register[4]   ; ADC_DATA_CH2[4]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.035      ; 0.558      ;
; 0.442 ; sclk_count[3] ; din~reg0              ; sclk          ; sclk        ; -0.500       ; 0.473      ; 0.519      ;
; 0.447 ; register[3]   ; ADC_DATA_CH3[3]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; register[0]   ; ADC_DATA_CH3[0]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.036      ; 0.568      ;
; 0.452 ; register[9]   ; ADC_DATA_CH2[9]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.138     ; 0.398      ;
; 0.453 ; register[9]   ; ADC_DATA_CH1[9]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.138     ; 0.399      ;
; 0.454 ; register[3]   ; ADC_DATA_CH1[3]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.035      ; 0.573      ;
; 0.455 ; register[3]   ; ADC_DATA_CH2[3]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.035      ; 0.574      ;
; 0.464 ; register[0]   ; ADC_DATA_CH2[0]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.035      ; 0.583      ;
; 0.464 ; register[0]   ; ADC_DATA_CH1[0]~reg0  ; sclk          ; sclk        ; 0.000        ; 0.035      ; 0.583      ;
; 0.487 ; sclk_count[2] ; sclk_count[3]         ; sclk          ; sclk        ; 0.000        ; 0.026      ; 0.597      ;
; 0.526 ; sclk_count[1] ; sclk_count[2]         ; sclk          ; sclk        ; 0.000        ; 0.055      ; 0.665      ;
; 0.538 ; register[11]  ; ADC_DATA_CH3[11]~reg0 ; sclk          ; sclk        ; 0.000        ; -0.137     ; 0.485      ;
; 0.554 ; register[5]   ; ADC_DATA_CH2[5]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.138     ; 0.500      ;
; 0.555 ; register[7]   ; ADC_DATA_CH3[7]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.137     ; 0.502      ;
; 0.555 ; register[5]   ; ADC_DATA_CH1[5]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.138     ; 0.501      ;
; 0.558 ; register[7]   ; ADC_DATA_CH2[7]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.138     ; 0.504      ;
; 0.560 ; register[10]  ; ADC_DATA_CH3[10]~reg0 ; sclk          ; sclk        ; 0.000        ; -0.137     ; 0.507      ;
; 0.562 ; register[7]   ; ADC_DATA_CH1[7]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.138     ; 0.508      ;
; 0.564 ; register[6]   ; ADC_DATA_CH3[6]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.137     ; 0.511      ;
; 0.578 ; register[6]   ; ADC_DATA_CH2[6]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.138     ; 0.524      ;
; 0.579 ; register[6]   ; ADC_DATA_CH1[6]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.138     ; 0.525      ;
; 0.589 ; sclk_count[1] ; sclk_count[3]         ; sclk          ; sclk        ; 0.000        ; 0.055      ; 0.728      ;
; 0.604 ; register[8]   ; ADC_DATA_CH2[8]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.138     ; 0.550      ;
; 0.604 ; register[8]   ; ADC_DATA_CH1[8]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.138     ; 0.550      ;
; 0.606 ; register[11]  ; ADC_DATA_CH2[11]~reg0 ; sclk          ; sclk        ; 0.000        ; -0.138     ; 0.552      ;
; 0.608 ; register[11]  ; ADC_DATA_CH1[11]~reg0 ; sclk          ; sclk        ; 0.000        ; -0.138     ; 0.554      ;
; 0.613 ; register[10]  ; ADC_DATA_CH2[10]~reg0 ; sclk          ; sclk        ; 0.000        ; -0.138     ; 0.559      ;
; 0.615 ; register[10]  ; ADC_DATA_CH1[10]~reg0 ; sclk          ; sclk        ; 0.000        ; -0.138     ; 0.561      ;
; 0.624 ; register[8]   ; ADC_DATA_CH3[8]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.137     ; 0.571      ;
; 0.625 ; sclk_count[1] ; sclk_count[1]         ; sclk          ; sclk        ; 0.000        ; 0.035      ; 0.744      ;
; 0.625 ; register[5]   ; ADC_DATA_CH3[5]~reg0  ; sclk          ; sclk        ; 0.000        ; -0.137     ; 0.572      ;
; 0.626 ; sclk_count[3] ; sclk_count[4]         ; sclk          ; sclk        ; 0.000        ; 0.026      ; 0.736      ;
+-------+---------------+-----------------------+---------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sclk_count[0]'                                                                       ;
+-------+----------------+----------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+---------------+---------------+--------------+------------+------------+
; 0.187 ; sample_addr[1] ; sample_addr[1] ; sclk_count[0] ; sclk_count[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; sample_addr[0] ; sample_addr[0] ; sclk_count[0] ; sclk_count[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.211 ; sample_addr[0] ; sample_addr[1] ; sclk_count[0] ; sclk_count[0] ; 0.000        ; 0.036      ; 0.331      ;
+-------+----------------+----------------+---------------+---------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.599   ; 0.115 ; N/A      ; N/A     ; -3.000              ;
;  sclk            ; -2.599   ; 0.115 ; N/A      ; N/A     ; -3.000              ;
;  sclk_count[0]   ; 0.202    ; 0.187 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS  ; -110.779 ; 0.0   ; 0.0      ; 0.0     ; -61.959             ;
;  sclk            ; -110.779 ; 0.000 ; N/A      ; N/A     ; -59.959             ;
;  sclk_count[0]   ; 0.000    ; 0.000 ; N/A      ; N/A     ; -2.000              ;
+------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; din              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CS_n             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH1[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH1[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH1[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH1[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH1[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH1[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH1[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH1[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH1[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH1[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH1[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH1[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH2[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH2[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH2[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH2[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH2[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH2[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH2[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH2[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH2[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH2[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH2[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH2[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH3[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH3[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH3[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH3[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH3[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH3[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH3[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH3[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH3[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH3[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH3[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_DATA_CH3[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dout                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; din              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; CS_n             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ADC_DATA_CH2[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ADC_DATA_CH3[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; din              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; CS_n             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; din              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CS_n             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADC_DATA_CH1[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADC_DATA_CH1[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADC_DATA_CH1[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADC_DATA_CH1[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH1[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADC_DATA_CH2[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ADC_DATA_CH2[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADC_DATA_CH2[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADC_DATA_CH2[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH2[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADC_DATA_CH3[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADC_DATA_CH3[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ADC_DATA_CH3[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADC_DATA_CH3[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADC_DATA_CH3[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_DATA_CH3[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------+
; Setup Transfers                                                           ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; sclk          ; sclk          ; 241      ; 0        ; 4        ; 0        ;
; sclk_count[0] ; sclk          ; 114      ; 42       ; 4        ; 2        ;
; sclk_count[0] ; sclk_count[0] ; 3        ; 0        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Hold Transfers                                                            ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; sclk          ; sclk          ; 241      ; 0        ; 4        ; 0        ;
; sclk_count[0] ; sclk          ; 114      ; 42       ; 4        ; 2        ;
; sclk_count[0] ; sclk_count[0] ; 3        ; 0        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 56    ; 56   ;
; Unconstrained Output Ports      ; 37    ; 37   ;
; Unconstrained Output Port Paths ; 37    ; 37   ;
+---------------------------------+-------+------+


+----------------------------------------------------+
; Clock Status Summary                               ;
+---------------+---------------+------+-------------+
; Target        ; Clock         ; Type ; Status      ;
+---------------+---------------+------+-------------+
; sclk          ; sclk          ; Base ; Constrained ;
; sclk_count[0] ; sclk_count[0] ; Base ; Constrained ;
+---------------+---------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; dout       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; Output Port      ; Comment                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; ADC_DATA_CH1[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH1[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH1[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH1[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH1[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH1[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH1[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH1[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH1[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH1[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH1[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH1[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH2[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH2[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH2[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH2[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH2[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH2[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH2[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH2[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH2[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH2[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH2[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH2[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH3[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH3[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH3[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH3[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH3[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH3[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH3[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH3[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH3[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH3[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH3[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH3[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; dout       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; Output Port      ; Comment                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; ADC_DATA_CH1[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH1[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH1[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH1[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH1[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH1[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH1[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH1[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH1[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH1[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH1[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH1[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH2[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH2[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH2[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH2[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH2[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH2[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH2[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH2[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH2[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH2[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH2[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH2[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH3[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH3[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH3[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH3[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH3[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH3[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH3[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH3[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH3[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH3[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH3[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_DATA_CH3[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; din              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Fri Nov 20 23:01:10 2020
Info: Command: quartus_sta ADC -c ADC
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ADC.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sclk sclk
    Info (332105): create_clock -period 1.000 -name sclk_count[0] sclk_count[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.599
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.599            -110.779 sclk 
    Info (332119):     0.202               0.000 sclk_count[0] 
Info (332146): Worst-case hold slack is 0.283
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.283               0.000 sclk 
    Info (332119):     0.358               0.000 sclk_count[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -57.000 sclk 
    Info (332119):    -1.000              -2.000 sclk_count[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.230
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.230             -94.592 sclk 
    Info (332119):     0.283               0.000 sclk_count[0] 
Info (332146): Worst-case hold slack is 0.263
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.263               0.000 sclk 
    Info (332119):     0.311               0.000 sclk_count[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -57.000 sclk 
    Info (332119):    -1.000              -2.000 sclk_count[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.060
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.060             -40.662 sclk 
    Info (332119):     0.552               0.000 sclk_count[0] 
Info (332146): Worst-case hold slack is 0.115
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.115               0.000 sclk 
    Info (332119):     0.187               0.000 sclk_count[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -59.959 sclk 
    Info (332119):    -1.000              -2.000 sclk_count[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 837 megabytes
    Info: Processing ended: Fri Nov 20 23:01:11 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


