Partition Merge report for DE0_Nano
Tue Dec 10 17:59:57 2024
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Tue Dec 10 17:59:57 2024       ;
; Quartus Prime Version              ; 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Revision Name                      ; DE0_Nano                                    ;
; Top-level Entity Name              ; DE0_Nano                                    ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 9,848                                       ;
;     Total combinational functions  ; 7,028                                       ;
;     Dedicated logic registers      ; 5,738                                       ;
; Total registers                    ; 5738                                        ;
; Total pins                         ; 146                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 119,760                                     ;
; Embedded Multiplier 9-bit elements ; 6                                           ;
; Total PLLs                         ; 1                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; Source File            ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------+--------------+-----------+--------------------------------+-------------------+----------------------------------------------------------------------------------------+---------+
; Name                                                                                   ; Type         ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                                      ; Details ;
+----------------------------------------------------------------------------------------+--------------+-----------+--------------------------------+-------------------+----------------------------------------------------------------------------------------+---------+
; CLOCK_50                                                                               ; post-fitting ; connected ; Top                            ; post-synthesis    ; CLOCK_50                                                                               ; N/A     ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|CI_custom_master:new_component_0|rdfifo_done          ; post-fitting ; connected ; Top                            ; post-synthesis    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|CI_custom_master:new_component_0|rdfifo_done          ; N/A     ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|CI_custom_master:new_component_0|rdfifo_done          ; post-fitting ; connected ; Top                            ; post-synthesis    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|CI_custom_master:new_component_0|rdfifo_done          ; N/A     ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|CI_custom_master:new_component_0|state.STA_READ_DONE  ; post-fitting ; connected ; Top                            ; post-synthesis    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|CI_custom_master:new_component_0|state.STA_READ_DONE  ; N/A     ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|CI_custom_master:new_component_0|state.STA_READ_DONE  ; post-fitting ; connected ; Top                            ; post-synthesis    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|CI_custom_master:new_component_0|state.STA_READ_DONE  ; N/A     ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|CI_custom_master:new_component_0|state.STA_WRITE_DONE ; post-fitting ; connected ; Top                            ; post-synthesis    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|CI_custom_master:new_component_0|state.STA_WRITE_DONE ; N/A     ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|CI_custom_master:new_component_0|state.STA_WRITE_DONE ; post-fitting ; connected ; Top                            ; post-synthesis    ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|CI_custom_master:new_component_0|state.STA_WRITE_DONE ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                    ; N/A     ;
; auto_signaltap_0|gnd                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                    ; N/A     ;
; auto_signaltap_0|vcc                                                                   ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                    ; N/A     ;
+----------------------------------------------------------------------------------------+--------------+-----------+--------------------------------+-------------------+----------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                                     ;
+---------------------------------------------+-------+---------------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top   ; pzdyqx:nabboc ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+---------------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 8940  ; 125           ; 233              ; 551                            ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Total combinational functions               ; 6316  ; 122           ; 212              ; 378                            ; 0                              ;
; Logic element usage by number of LUT inputs ;       ;               ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 3544  ; 54            ; 99               ; 137                            ; 0                              ;
;     -- 3 input functions                    ; 1740  ; 22            ; 70               ; 121                            ; 0                              ;
;     -- <=2 input functions                  ; 1032  ; 46            ; 43               ; 120                            ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Logic elements by mode                      ;       ;               ;                  ;                                ;                                ;
;     -- normal mode                          ; 5719  ; 118           ; 203              ; 290                            ; 0                              ;
;     -- arithmetic mode                      ; 597   ; 4             ; 9                ; 88                             ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Total registers                             ; 5127  ; 72            ; 119              ; 420                            ; 0                              ;
;     -- Dedicated logic registers            ; 5127  ; 72            ; 119              ; 420                            ; 0                              ;
;     -- I/O registers                        ; 0     ; 0             ; 0                ; 0                              ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Virtual pins                                ; 0     ; 0             ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 146   ; 0             ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6     ; 0             ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 95184 ; 0             ; 0                ; 24576                          ; 0                              ;
; Total RAM block bits                        ; 0     ; 0             ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1     ; 0             ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0     ; 0             ; 0                ; 0                              ; 1                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Connections                                 ;       ;               ;                  ;                                ;                                ;
;     -- Input Connections                    ; 5889  ; 73            ; 182              ; 615                            ; 2                              ;
;     -- Registered Input Connections         ; 5206  ; 30            ; 129              ; 462                            ; 0                              ;
;     -- Output Connections                   ; 793   ; 5             ; 368              ; 35                             ; 5560                           ;
;     -- Registered Output Connections        ; 12    ; 3             ; 368              ; 0                              ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Internal Connections                        ;       ;               ;                  ;                                ;                                ;
;     -- Total Connections                    ; 48263 ; 562           ; 1465             ; 2669                           ; 5563                           ;
;     -- Registered Connections               ; 25012 ; 313           ; 1065             ; 1450                           ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; External Connections                        ;       ;               ;                  ;                                ;                                ;
;     -- Top                                  ; 320   ; 31            ; 331              ; 438                            ; 5562                           ;
;     -- pzdyqx:nabboc                        ; 31    ; 0             ; 47               ; 0                              ; 0                              ;
;     -- sld_hub:auto_hub                     ; 331   ; 47            ; 24               ; 148                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 438   ; 0             ; 148              ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 5562  ; 0             ; 0                ; 0                              ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Partition Interface                         ;       ;               ;                  ;                                ;                                ;
;     -- Input Ports                          ; 70    ; 11            ; 144              ; 78                             ; 2                              ;
;     -- Output Ports                         ; 71    ; 4             ; 161              ; 21                             ; 4                              ;
;     -- Bidir Ports                          ; 64    ; 0             ; 0                ; 0                              ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Registered Ports                            ;       ;               ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0     ; 3             ; 3                ; 12                             ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 3             ; 88               ; 7                              ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Port Connectivity                           ;       ;               ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 0             ; 3                ; 20                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 0             ; 53               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0             ; 0                ; 12                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0             ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 0             ; 113              ; 7                              ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0             ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 2             ; 118              ; 21                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0     ; 0             ; 98               ; 9                              ; 0                              ;
+---------------------------------------------+-------+---------------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                                                                                  ; Partition ; Type          ; Location ; Status                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; ADC_CS_N                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADC_CS_N                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_CS_N~output                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; ADC_SADDR                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADC_SADDR                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_SADDR~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; ADC_SCLK                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADC_SCLK                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_SCLK~output                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; ADC_SDAT                                                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADC_SDAT                                                                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADC_SDAT~input                                                                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; CLOCK_50                                                                                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50                                                                                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input                                                                                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_BA[0]                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_BA[1]                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_CAS_N                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_CKE                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_CLK                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_CS_N                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_DQM[0]                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[0]                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[0]~output                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_DQM[1]                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[1]                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[1]~output                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                                                                                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                                                                                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_RAS_N                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; DRAM_WE_N                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; EPCS_ASDO                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- EPCS_ASDO                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- EPCS_ASDO~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; EPCS_DATA0                                                                                                                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- EPCS_DATA0                                                                                                                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- EPCS_DATA0~input                                                                                                                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; EPCS_DCLK                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- EPCS_DCLK                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- EPCS_DCLK~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; EPCS_NCSO                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- EPCS_NCSO                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- EPCS_NCSO~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[0]                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[0]                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[0]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[10]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[10]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[10]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[11]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[11]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[11]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[12]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[12]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[12]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[13]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[13]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[13]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[14]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[14]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[14]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[15]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[15]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[15]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[16]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[16]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[16]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[17]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[17]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[17]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[18]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[18]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[18]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[19]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[19]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[19]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[1]                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[1]                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[1]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[20]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[20]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[20]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[21]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[21]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[21]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[22]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[22]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[22]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[23]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[23]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[23]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[24]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[24]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[24]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[25]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[25]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[25]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[26]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[26]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[26]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[27]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[27]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[27]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[28]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[28]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[28]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[29]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[29]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[29]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[2]                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[2]                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[2]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[30]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[30]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[30]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[31]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[31]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[31]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[32]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[32]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[32]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[33]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[33]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[33]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[3]                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[3]                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[3]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[4]                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[4]                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[4]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[5]                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[5]                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[5]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[6]                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[6]                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[6]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[7]                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[7]                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[7]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[8]                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[8]                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[8]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0[9]                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_0[9]                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0[9]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0_IN[0]                                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GPIO_0_IN[0]                                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_IN[0]~input                                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_0_IN[1]                                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GPIO_0_IN[1]                                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_0_IN[1]~input                                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_2[0]                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[0]                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[0]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_2[10]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[10]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[10]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_2[11]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[11]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[11]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_2[12]                                                                                                                                                                                            ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[12]                                                                                                                                                                                     ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[12]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_2[1]                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[1]                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[1]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_2[2]                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[2]                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[2]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_2[3]                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[3]                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[3]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_2[4]                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[4]                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[4]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_2[5]                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[5]                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[5]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_2[6]                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[6]                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[6]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_2[7]                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[7]                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[7]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_2[8]                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[8]                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[8]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_2[9]                                                                                                                                                                                             ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- GPIO_2[9]                                                                                                                                                                                      ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2[9]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_2_IN[0]                                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GPIO_2_IN[0]                                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2_IN[0]~input                                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_2_IN[1]                                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GPIO_2_IN[1]                                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2_IN[1]~input                                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; GPIO_2_IN[2]                                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- GPIO_2_IN[2]                                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- GPIO_2_IN[2]~input                                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; G_SENSOR_CS_N                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- G_SENSOR_CS_N                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- G_SENSOR_CS_N~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; G_SENSOR_INT                                                                                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- G_SENSOR_INT                                                                                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- G_SENSOR_INT~input                                                                                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; I2C_SCLK                                                                                                                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- I2C_SCLK                                                                                                                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- I2C_SCLK~output                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; I2C_SDAT                                                                                                                                                                                              ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- I2C_SDAT                                                                                                                                                                                       ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- I2C_SDAT~output                                                                                                                                                                                ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; KEY[0]                                                                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]                                                                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input                                                                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; KEY[1]                                                                                                                                                                                                ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]                                                                                                                                                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input                                                                                                                                                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LED[0]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[0]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[0]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LED[1]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[1]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[1]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LED[2]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[2]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[2]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LED[3]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[3]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[3]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LED[4]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[4]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[4]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LED[5]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[5]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[5]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LED[6]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[6]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[6]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LED[7]                                                                                                                                                                                                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LED[7]                                                                                                                                                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LED[7]~output                                                                                                                                                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_ADC_BUSY                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- LT24_ADC_BUSY                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- LT24_ADC_BUSY~input                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_ADC_CS_N                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_ADC_CS_N                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_ADC_CS_N~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_ADC_DCLK                                                                                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_ADC_DCLK                                                                                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_ADC_DCLK~output                                                                                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_ADC_DIN                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_ADC_DIN                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_ADC_DIN~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_ADC_DOUT                                                                                                                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- LT24_ADC_DOUT                                                                                                                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- LT24_ADC_DOUT~input                                                                                                                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_ADC_PENIRQ_N                                                                                                                                                                                     ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- LT24_ADC_PENIRQ_N                                                                                                                                                                              ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- LT24_ADC_PENIRQ_N~input                                                                                                                                                                        ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_CS_N                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_CS_N                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_CS_N~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_D[0]                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[0]                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[0]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_D[10]                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[10]                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[10]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_D[11]                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[11]                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[11]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_D[12]                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[12]                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[12]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_D[13]                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[13]                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[13]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_D[14]                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[14]                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[14]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_D[15]                                                                                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[15]                                                                                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[15]~output                                                                                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_D[1]                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[1]                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[1]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_D[2]                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[2]                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[2]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_D[3]                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[3]                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[3]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_D[4]                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[4]                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[4]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_D[5]                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[5]                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[5]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_D[6]                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[6]                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[6]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_D[7]                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[7]                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[7]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_D[8]                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[8]                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[8]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_D[9]                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_D[9]                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_D[9]~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_LCD_ON                                                                                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_LCD_ON                                                                                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_LCD_ON~output                                                                                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_RD_N                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_RD_N                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_RD_N~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_RESET_N                                                                                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_RESET_N                                                                                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_RESET_N~output                                                                                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_RS                                                                                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_RS                                                                                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_RS~output                                                                                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; LT24_WR_N                                                                                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LT24_WR_N                                                                                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LT24_WR_N~output                                                                                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; SW[0]                                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; SW[1]                                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; SW[2]                                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; SW[3]                                                                                                                                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                                                                                                                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                                                                                                                                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; altera_reserved_tck                                                                                                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                                                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                                                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                                                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                                                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                                                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                                                                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                                                                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                                                                                                                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                                                                                                                            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                                                                                                                      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_cpu_cpu_the_DE0_Nano_SOPC_cpu_cpu_nios2_oci_the_DE0_Nano_SOPC_cpu_cpu_debug_slave_wrapper_DE0_Nano_SOPC_cpu_cpu_debug_slave_phy_sld_virtual_jtag_impl_inst_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_0_                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_10_                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_11_                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_12_                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_13_                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_14_                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_15_                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_16_                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_17_                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_18_                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_19_                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_1_                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_20_                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_21_                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_22_                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_23_                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_2_                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_3_                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_4_                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_5_                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_6_                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_7_                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_8_                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_receive_9_                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_send_0_                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_send_1_                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; jtag.bp.DE0_Nano_SOPC_inst_jtag_uart_DE0_Nano_SOPC_jtag_uart_alt_jtag_atlantic_inst_ep_fabric_send_2_                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
; laejrgibqjgjcajif0v92jmfv                                                                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                                                                                                                       ;           ;               ;          ;                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                                                                       ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                          ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 9,848                                                                                                                          ;
;                                             ;                                                                                                                                ;
; Total combinational functions               ; 7028                                                                                                                           ;
; Logic element usage by number of LUT inputs ;                                                                                                                                ;
;     -- 4 input functions                    ; 3834                                                                                                                           ;
;     -- 3 input functions                    ; 1953                                                                                                                           ;
;     -- <=2 input functions                  ; 1241                                                                                                                           ;
;                                             ;                                                                                                                                ;
; Logic elements by mode                      ;                                                                                                                                ;
;     -- normal mode                          ; 6330                                                                                                                           ;
;     -- arithmetic mode                      ; 698                                                                                                                            ;
;                                             ;                                                                                                                                ;
; Total registers                             ; 5738                                                                                                                           ;
;     -- Dedicated logic registers            ; 5738                                                                                                                           ;
;     -- I/O registers                        ; 0                                                                                                                              ;
;                                             ;                                                                                                                                ;
; I/O pins                                    ; 146                                                                                                                            ;
; Total memory bits                           ; 119760                                                                                                                         ;
;                                             ;                                                                                                                                ;
; Embedded Multiplier 9-bit elements          ; 6                                                                                                                              ;
;                                             ;                                                                                                                                ;
; Total PLLs                                  ; 1                                                                                                                              ;
;     -- PLLs                                 ; 1                                                                                                                              ;
;                                             ;                                                                                                                                ;
; Maximum fan-out node                        ; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys|DE0_Nano_SOPC_altpll_sys_altpll_kgu2:sd1|wire_pll7_clk[0] ;
; Maximum fan-out                             ; 5433                                                                                                                           ;
; Total fan-out                               ; 51602                                                                                                                          ;
; Average fan-out                             ; 3.80                                                                                                                           ;
+---------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+----------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                              ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+----------------------------------------------------+
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|CI_custom_master:new_component_0|filter_3x3_720px:f0|ram:ram12|altsyncram:altsyncram_component|altsyncram_1gf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                         ; AUTO ; Single Port      ; 256          ; 16           ; --           ; --           ; 4096  ; None                                               ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|CI_custom_master:new_component_0|filter_3x3_720px:f0|ram:ram21|altsyncram:altsyncram_component|altsyncram_1gf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                         ; AUTO ; Single Port      ; 256          ; 16           ; --           ; --           ; 4096  ; None                                               ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|CI_custom_master:new_component_0|filter_3x3_720px:f0|ram:ram22|altsyncram:altsyncram_component|altsyncram_1gf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                         ; AUTO ; Single Port      ; 256          ; 16           ; --           ; --           ; 4096  ; None                                               ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|CI_custom_master:new_component_0|filter_3x3_720px:f0|ram:ram23|altsyncram:altsyncram_component|altsyncram_1gf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                         ; AUTO ; Single Port      ; 256          ; 16           ; --           ; --           ; 4096  ; None                                               ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|CI_custom_master:new_component_0|filter_3x3_720px:f0|ram:ram32|altsyncram:altsyncram_component|altsyncram_1gf1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                         ; AUTO ; Single Port      ; 256          ; 16           ; --           ; --           ; 4096  ; None                                               ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_cpu:cpu|DE0_Nano_SOPC_cpu_cpu_bht_module:DE0_Nano_SOPC_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; 256          ; 2            ; 256          ; 2            ; 512   ; None                                               ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_cpu:cpu|DE0_Nano_SOPC_cpu_cpu_dc_data_module:DE0_Nano_SOPC_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384 ; None                                               ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_cpu:cpu|DE0_Nano_SOPC_cpu_cpu_dc_tag_module:DE0_Nano_SOPC_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_3jc1:auto_generated|ALTSYNCRAM                                                                                                                                                             ; AUTO ; Simple Dual Port ; 64           ; 18           ; 64           ; 18           ; 1152  ; None                                               ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_cpu:cpu|DE0_Nano_SOPC_cpu_cpu_dc_victim_module:DE0_Nano_SOPC_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ALTSYNCRAM                                                                                                                                                       ; AUTO ; Simple Dual Port ; 8            ; 32           ; 8            ; 32           ; 256   ; None                                               ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_cpu:cpu|DE0_Nano_SOPC_cpu_cpu_ic_data_module:DE0_Nano_SOPC_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; 1024         ; 32           ; 1024         ; 32           ; 32768 ; None                                               ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_cpu:cpu|DE0_Nano_SOPC_cpu_cpu_ic_tag_module:DE0_Nano_SOPC_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_9ad1:auto_generated|ALTSYNCRAM                                                                                                                                                             ; AUTO ; Simple Dual Port ; 128          ; 23           ; 128          ; 23           ; 2944  ; None                                               ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_cpu:cpu|DE0_Nano_SOPC_cpu_cpu_nios2_oci:the_DE0_Nano_SOPC_cpu_cpu_nios2_oci|DE0_Nano_SOPC_cpu_cpu_nios2_ocimem:the_DE0_Nano_SOPC_cpu_cpu_nios2_ocimem|DE0_Nano_SOPC_cpu_cpu_ociram_sp_ram_module:DE0_Nano_SOPC_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192  ; None                                               ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_cpu:cpu|DE0_Nano_SOPC_cpu_cpu_register_bank_a_module:DE0_Nano_SOPC_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024  ; None                                               ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_cpu:cpu|DE0_Nano_SOPC_cpu_cpu:cpu|DE0_Nano_SOPC_cpu_cpu_register_bank_b_module:DE0_Nano_SOPC_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024  ; None                                               ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_epcs_flash_controller_0:epcs_flash_controller_0|altsyncram:the_boot_copier_rom|altsyncram_cq61:auto_generated|ALTSYNCRAM                                                                                                                                                                                                           ; AUTO ; ROM              ; 256          ; 32           ; --           ; --           ; 8192  ; DE0_Nano_SOPC_epcs_flash_controller_0_boot_rom.hex ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_r:the_DE0_Nano_SOPC_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                          ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512   ; None                                               ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_jtag_uart:jtag_uart|DE0_Nano_SOPC_jtag_uart_scfifo_w:the_DE0_Nano_SOPC_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                          ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512   ; None                                               ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:clock_crossing_io_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_usg1:auto_generated|ALTSYNCRAM                                                                                                                                                                     ; AUTO ; Simple Dual Port ; 64           ; 25           ; 64           ; 25           ; 1600  ; None                                               ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_mvc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; 16           ; 23           ; 16           ; 23           ; 368   ; None                                               ;
; DE0_Nano_SOPC:DE0_Nano_SOPC_inst|altera_avalon_mm_clock_crossing_bridge:clock_crossing_io|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_ovc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; 32           ; 25           ; 32           ; 25           ; 800   ; None                                               ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8824:auto_generated|ALTSYNCRAM                                                                                                                                                                             ; AUTO ; Simple Dual Port ; 8192         ; 3            ; 8192         ; 3            ; 24576 ; None                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+----------------------------------------------------+


+-----------------------------------------------------+
; Partition Merge DSP Block Usage Summary             ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 3           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 6           ;
; Signed Embedded Multipliers           ; 1           ;
; Unsigned Embedded Multipliers         ; 2           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition
    Info: Processing started: Tue Dec 10 17:59:55 2024
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off DE0_Nano -c DE0_Nano --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "pzdyqx:nabboc"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 39 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 4 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (15899): PLL "DE0_Nano_SOPC:DE0_Nano_SOPC_inst|DE0_Nano_SOPC_altpll_sys:altpll_sys|DE0_Nano_SOPC_altpll_sys_altpll_kgu2:sd1|pll7" has parameters clk3_multiply_by and clk3_divide_by specified but port CLK[3] is not connected File: C:/intelFPGA_lite/FPGA Lab/Lab 6/DE0_Nano_SOPC/synthesis/submodules/DE0_Nano_SOPC_altpll_sys.v Line: 151
Warning (21074): Design contains 7 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "G_SENSOR_INT" File: C:/intelFPGA_lite/FPGA Lab/Lab 6/de0_nano.v Line: 145
    Warning (15610): No output dependent on input pin "ADC_SDAT" File: C:/intelFPGA_lite/FPGA Lab/Lab 6/de0_nano.v Line: 153
    Warning (15610): No output dependent on input pin "GPIO_2_IN[0]" File: C:/intelFPGA_lite/FPGA Lab/Lab 6/de0_nano.v Line: 157
    Warning (15610): No output dependent on input pin "GPIO_2_IN[1]" File: C:/intelFPGA_lite/FPGA Lab/Lab 6/de0_nano.v Line: 157
    Warning (15610): No output dependent on input pin "GPIO_2_IN[2]" File: C:/intelFPGA_lite/FPGA Lab/Lab 6/de0_nano.v Line: 157
    Warning (15610): No output dependent on input pin "GPIO_0_IN[0]" File: C:/intelFPGA_lite/FPGA Lab/Lab 6/de0_nano.v Line: 161
    Warning (15610): No output dependent on input pin "GPIO_0_IN[1]" File: C:/intelFPGA_lite/FPGA Lab/Lab 6/de0_nano.v Line: 161
Info (21057): Implemented 10916 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 21 input pins
    Info (21059): Implemented 65 output pins
    Info (21060): Implemented 64 bidirectional pins
    Info (21061): Implemented 10325 logic cells
    Info (21064): Implemented 433 RAM segments
    Info (21065): Implemented 1 PLLs
    Info (21062): Implemented 6 DSP elements
Info: Quartus Prime Partition Merge was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 4757 megabytes
    Info: Processing ended: Tue Dec 10 17:59:57 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:00


