Analysis & Synthesis report for main
Wed Dec 27 19:24:35 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. Analysis & Synthesis DSP Block Usage Summary
 10. State Machine - |Top|currentState
 11. State Machine - |Top|MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState
 12. State Machine - |Top|MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState
 13. State Machine - |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|ControlUnit:controlUnit|currentState
 14. Registers Removed During Synthesis
 15. Removed Registers Triggering Further Register Optimizations
 16. General Register Statistics
 17. Registers Packed Into Inferred Megafunctions
 18. Multiplexer Restructuring Statistics (Restructuring Performed)
 19. Source assignments for DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated
 20. Parameter Settings for User Entity Instance: Top-level Entity: |Top
 21. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor
 22. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU
 23. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|ControlUnit:controlUnit
 24. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|ALU:alu
 25. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|Bus:bus
 26. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|Register:AR
 27. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|Register:R
 28. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|incRegister:PC
 29. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|Register:IR
 30. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|Register:RL
 31. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|incRegister:RC
 32. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|incRegister:RP
 33. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|incRegister:RQ
 34. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|Register:R1
 35. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|Register:ACC
 36. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|isZeroReg:Z
 37. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU
 38. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit
 39. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|ALU:alu
 40. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|Bus:bus
 41. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|Register:AR
 42. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R
 43. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:PC
 44. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|Register:IR
 45. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL
 46. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RC
 47. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RP
 48. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RQ
 49. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R1
 50. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|Register:ACC
 51. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|isZeroReg:Z
 52. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU
 53. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit
 54. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|ALU:alu
 55. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|Bus:bus
 56. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|Register:AR
 57. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R
 58. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:PC
 59. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|Register:IR
 60. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL
 61. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RC
 62. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RP
 63. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RQ
 64. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R1
 65. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|Register:ACC
 66. Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|isZeroReg:Z
 67. Parameter Settings for User Entity Instance: InsMemory:IM
 68. Parameter Settings for User Entity Instance: DataMemory:DM
 69. Parameter Settings for Inferred Entity Instance: DataMemory:DM|altsyncram:memory_rtl_0
 70. Parameter Settings for Inferred Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|ALU:alu|lpm_mult:Mult0
 71. Parameter Settings for Inferred Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|ALU:alu|lpm_mult:Mult0
 72. Parameter Settings for Inferred Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|ALU:alu|lpm_mult:Mult0
 73. altsyncram Parameter Settings by Entity Instance
 74. lpm_mult Parameter Settings by Entity Instance
 75. Port Connectivity Checks: "InsMemory:IM"
 76. Port Connectivity Checks: "MultiCore:multi_core_processor|Processor:core[2].CPU"
 77. Port Connectivity Checks: "MultiCore:multi_core_processor|Processor:core[1].CPU"
 78. Port Connectivity Checks: "MultiCore:multi_core_processor|Processor:core[0].CPU|Register:AR"
 79. Elapsed Time Per Partition
 80. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Wed Dec 27 19:24:35 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; main                                            ;
; Top-level Entity Name              ; Top                                             ;
; Family                             ; Cyclone II                                      ;
; Total logic elements               ; 505                                             ;
;     Total combinational functions  ; 470                                             ;
;     Dedicated logic registers      ; 169                                             ;
; Total registers                    ; 169                                             ;
; Total pins                         ; 5                                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 24,576                                          ;
; Embedded Multiplier 9-bit elements ; 2                                               ;
; Total PLLs                         ; 0                                               ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP2C35F672C6       ;                    ;
; Top-level entity name                                                      ; Top                ; main               ;
; Family name                                                                ; Cyclone II         ; Cyclone IV GX      ;
; Use smart compilation                                                      ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Optimization Technique                                                     ; Balanced           ; Balanced           ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Timing-Driven Synthesis                                                    ; Off                ; Off                ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                               ;
+------------------------------------------+-----------------+-------------------------------------------------------+---------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path         ; Used in Netlist ; File Type                                             ; File Name with Absolute Path                                                          ; Library ;
+------------------------------------------+-----------------+-------------------------------------------------------+---------------------------------------------------------------------------------------+---------+
; modules/Top.v                            ; yes             ; User Verilog HDL File                                 ; F:/lession/TapVerilog/MulticoreCPU/modules/Top.v                                      ;         ;
; modules/Register.v                       ; yes             ; User Verilog HDL File                                 ; F:/lession/TapVerilog/MulticoreCPU/modules/Register.v                                 ;         ;
; modules/Processor.v                      ; yes             ; User Verilog HDL File                                 ; F:/lession/TapVerilog/MulticoreCPU/modules/Processor.v                                ;         ;
; modules/MultiCore.v                      ; yes             ; User Verilog HDL File                                 ; F:/lession/TapVerilog/MulticoreCPU/modules/MultiCore.v                                ;         ;
; modules/isZeroReg.v                      ; yes             ; User Verilog HDL File                                 ; F:/lession/TapVerilog/MulticoreCPU/modules/isZeroReg.v                                ;         ;
; modules/InsMemory.v                      ; yes             ; User Verilog HDL File                                 ; F:/lession/TapVerilog/MulticoreCPU/modules/InsMemory.v                                ;         ;
; modules/incRegister.v                    ; yes             ; User Verilog HDL File                                 ; F:/lession/TapVerilog/MulticoreCPU/modules/incRegister.v                              ;         ;
; modules/DataMemory.v                     ; yes             ; User Verilog HDL File                                 ; F:/lession/TapVerilog/MulticoreCPU/modules/DataMemory.v                               ;         ;
; modules/ControlUnit.v                    ; yes             ; User Verilog HDL File                                 ; F:/lession/TapVerilog/MulticoreCPU/modules/ControlUnit.v                              ;         ;
; modules/Bus.v                            ; yes             ; User Verilog HDL File                                 ; F:/lession/TapVerilog/MulticoreCPU/modules/Bus.v                                      ;         ;
; modules/ALU.v                            ; yes             ; User Verilog HDL File                                 ; F:/lession/TapVerilog/MulticoreCPU/modules/ALU.v                                      ;         ;
; code/4_data_mem_tb.txt                   ; yes             ; Auto-Found File                                       ; F:/lession/TapVerilog/MulticoreCPU/code/4_data_mem_tb.txt                             ;         ;
; code/9_ins_mem_tb.txt                    ; yes             ; Auto-Found File                                       ; F:/lession/TapVerilog/MulticoreCPU/code/9_ins_mem_tb.txt                              ;         ;
; altsyncram.tdf                           ; yes             ; Megafunction                                          ; f:/app/quartusii/altera/13.0sp1/quartus/libraries/megafunctions/altsyncram.tdf        ;         ;
; stratix_ram_block.inc                    ; yes             ; Megafunction                                          ; f:/app/quartusii/altera/13.0sp1/quartus/libraries/megafunctions/stratix_ram_block.inc ;         ;
; lpm_mux.inc                              ; yes             ; Megafunction                                          ; f:/app/quartusii/altera/13.0sp1/quartus/libraries/megafunctions/lpm_mux.inc           ;         ;
; lpm_decode.inc                           ; yes             ; Megafunction                                          ; f:/app/quartusii/altera/13.0sp1/quartus/libraries/megafunctions/lpm_decode.inc        ;         ;
; aglobal130.inc                           ; yes             ; Megafunction                                          ; f:/app/quartusii/altera/13.0sp1/quartus/libraries/megafunctions/aglobal130.inc        ;         ;
; a_rdenreg.inc                            ; yes             ; Megafunction                                          ; f:/app/quartusii/altera/13.0sp1/quartus/libraries/megafunctions/a_rdenreg.inc         ;         ;
; altrom.inc                               ; yes             ; Megafunction                                          ; f:/app/quartusii/altera/13.0sp1/quartus/libraries/megafunctions/altrom.inc            ;         ;
; altram.inc                               ; yes             ; Megafunction                                          ; f:/app/quartusii/altera/13.0sp1/quartus/libraries/megafunctions/altram.inc            ;         ;
; altdpram.inc                             ; yes             ; Megafunction                                          ; f:/app/quartusii/altera/13.0sp1/quartus/libraries/megafunctions/altdpram.inc          ;         ;
; db/altsyncram_9391.tdf                   ; yes             ; Auto-Generated Megafunction                           ; F:/lession/TapVerilog/MulticoreCPU/db/altsyncram_9391.tdf                             ;         ;
; db/main.ram0_datamemory_a159ece6.hdl.mif ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; F:/lession/TapVerilog/MulticoreCPU/db/main.ram0_datamemory_a159ece6.hdl.mif           ;         ;
; lpm_mult.tdf                             ; yes             ; Megafunction                                          ; f:/app/quartusii/altera/13.0sp1/quartus/libraries/megafunctions/lpm_mult.tdf          ;         ;
; lpm_add_sub.inc                          ; yes             ; Megafunction                                          ; f:/app/quartusii/altera/13.0sp1/quartus/libraries/megafunctions/lpm_add_sub.inc       ;         ;
; multcore.inc                             ; yes             ; Megafunction                                          ; f:/app/quartusii/altera/13.0sp1/quartus/libraries/megafunctions/multcore.inc          ;         ;
; bypassff.inc                             ; yes             ; Megafunction                                          ; f:/app/quartusii/altera/13.0sp1/quartus/libraries/megafunctions/bypassff.inc          ;         ;
; altshift.inc                             ; yes             ; Megafunction                                          ; f:/app/quartusii/altera/13.0sp1/quartus/libraries/megafunctions/altshift.inc          ;         ;
; db/mult_d8t.tdf                          ; yes             ; Auto-Generated Megafunction                           ; F:/lession/TapVerilog/MulticoreCPU/db/mult_d8t.tdf                                    ;         ;
+------------------------------------------+-----------------+-------------------------------------------------------+---------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary         ;
+---------------------------------------------+-------+
; Resource                                    ; Usage ;
+---------------------------------------------+-------+
; Estimated Total logic elements              ; 505   ;
;                                             ;       ;
; Total combinational functions               ; 470   ;
; Logic element usage by number of LUT inputs ;       ;
;     -- 4 input functions                    ; 259   ;
;     -- 3 input functions                    ; 78    ;
;     -- <=2 input functions                  ; 133   ;
;                                             ;       ;
; Logic elements by mode                      ;       ;
;     -- normal mode                          ; 418   ;
;     -- arithmetic mode                      ; 52    ;
;                                             ;       ;
; Total registers                             ; 169   ;
;     -- Dedicated logic registers            ; 169   ;
;     -- I/O registers                        ; 0     ;
;                                             ;       ;
; I/O pins                                    ; 5     ;
; Total memory bits                           ; 24576 ;
; Embedded Multiplier 9-bit elements          ; 2     ;
; Maximum fan-out node                        ; clock ;
; Maximum fan-out                             ; 181   ;
; Total fan-out                               ; 2223  ;
; Average fan-out                             ; 3.38  ;
+---------------------------------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                             ;
+-------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                      ; Library Name ;
+-------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------------------------------------------------+--------------+
; |Top                                      ; 470 (37)          ; 169 (2)      ; 24576       ; 2            ; 0       ; 1         ; 5    ; 0            ; |Top                                                                                                     ; work         ;
;    |DataMemory:DM|                        ; 0 (0)             ; 0 (0)        ; 24576       ; 0            ; 0       ; 0         ; 0    ; 0            ; |Top|DataMemory:DM                                                                                       ; work         ;
;       |altsyncram:memory_rtl_0|           ; 0 (0)             ; 0 (0)        ; 24576       ; 0            ; 0       ; 0         ; 0    ; 0            ; |Top|DataMemory:DM|altsyncram:memory_rtl_0                                                               ; work         ;
;          |altsyncram_9391:auto_generated| ; 0 (0)             ; 0 (0)        ; 24576       ; 0            ; 0       ; 0         ; 0    ; 0            ; |Top|DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated                                ; work         ;
;    |InsMemory:IM|                         ; 41 (41)           ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Top|InsMemory:IM                                                                                        ; work         ;
;    |MultiCore:multi_core_processor|       ; 392 (0)           ; 159 (0)      ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |Top|MultiCore:multi_core_processor                                                                      ; work         ;
;       |Processor:core[0].CPU|             ; 370 (0)           ; 159 (0)      ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU                                                ; work         ;
;          |ALU:alu|                        ; 55 (55)           ; 0 (0)        ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|ALU:alu                                        ; work         ;
;             |lpm_mult:Mult0|              ; 0 (0)             ; 0 (0)        ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|ALU:alu|lpm_mult:Mult0                         ; work         ;
;                |mult_d8t:auto_generated|  ; 0 (0)             ; 0 (0)        ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|ALU:alu|lpm_mult:Mult0|mult_d8t:auto_generated ; work         ;
;          |Bus:bus|                        ; 84 (84)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|Bus:bus                                        ; work         ;
;          |ControlUnit:controlUnit|        ; 95 (95)           ; 47 (47)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|ControlUnit:controlUnit                        ; work         ;
;          |Register:ACC|                   ; 13 (13)           ; 12 (12)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|Register:ACC                                   ; work         ;
;          |Register:AR|                    ; 1 (1)             ; 11 (11)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|Register:AR                                    ; work         ;
;          |Register:IR|                    ; 5 (5)             ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|Register:IR                                    ; work         ;
;          |Register:R1|                    ; 1 (1)             ; 12 (12)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|Register:R1                                    ; work         ;
;          |Register:RL|                    ; 1 (1)             ; 12 (12)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|Register:RL                                    ; work         ;
;          |Register:R|                     ; 13 (13)           ; 12 (12)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|Register:R                                     ; work         ;
;          |incRegister:PC|                 ; 19 (19)           ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|incRegister:PC                                 ; work         ;
;          |incRegister:RC|                 ; 25 (25)           ; 12 (12)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|incRegister:RC                                 ; work         ;
;          |incRegister:RP|                 ; 25 (25)           ; 12 (12)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|incRegister:RP                                 ; work         ;
;          |incRegister:RQ|                 ; 25 (25)           ; 12 (12)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|incRegister:RQ                                 ; work         ;
;          |isZeroReg:Z|                    ; 8 (8)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|isZeroReg:Z                                    ; work         ;
;       |Processor:core[2].CPU|             ; 22 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Top|MultiCore:multi_core_processor|Processor:core[2].CPU                                                ; work         ;
;          |Register:IR|                    ; 22 (22)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |Top|MultiCore:multi_core_processor|Processor:core[2].CPU|Register:IR                                    ; work         ;
+-------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+----------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+-------+------------------------------------------+
; Name                                                                            ; Type ; Mode        ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF                                      ;
+---------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+-------+------------------------------------------+
; DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; 2048         ; 36           ; --           ; --           ; 73728 ; db/main.ram0_DataMemory_a159ece6.hdl.mif ;
+---------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+-------+------------------------------------------+


+-----------------------------------------------------+
; Analysis & Synthesis DSP Block Usage Summary        ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 1           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 2           ;
; Signed Embedded Multipliers           ; 0           ;
; Unsigned Embedded Multipliers         ; 1           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------+
; State Machine - |Top|currentState                                                                     ;
+------------------------------+------------------------------+-------------------+---------------------+
; Name                         ; currentState.process_exicute ; currentState.idle ; currentState.finish ;
+------------------------------+------------------------------+-------------------+---------------------+
; currentState.idle            ; 0                            ; 0                 ; 0                   ;
; currentState.process_exicute ; 1                            ; 1                 ; 0                   ;
; currentState.finish          ; 0                            ; 1                 ; 1                   ;
+------------------------------+------------------------------+-------------------+---------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |Top|MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------+---------------------------+----------------------------+--------------------------+-------------------------+--------------------------+--------------------------+--------------------------+---------------------------+---------------------------+---------------------------+------------------------+------------------------+------------------------+------------------------+-----------------------+------------------------+------------------------+------------------------+------------------------+---------------------+-------------------+-------------------+-------------------+---------------------+---------------------+---------------------+----------------------+----------------------+----------------------+--------------------+--------------------+-------------------+-------------------+--------------------+--------------------+--------------------+--------------------+--------------------+---------------------+---------------------+---------------------+---------------------+---------------------+--------------------+---------------------+-------------------+-------------------+
; Name                       ; currentState.JMPZY_DELAY1 ; currentState.JMPNZY_DILAY1 ; currentState.JUMP_DELAY1 ; currentState.STR_DELAY1 ; currentState.STIR_DELAY2 ; currentState.STIR_DELAY1 ; currentState.LDAC_DELAY1 ; currentState.LDIAC_DELAY2 ; currentState.LDIAC_DELAY1 ; currentState.FETCH_DELAY1 ; currentState.MV_AC_RL1 ; currentState.MV_AC_RQ1 ; currentState.MV_AC_RP1 ; currentState.MV_R1_AC1 ; currentState.MV_R_AC1 ; currentState.MV_RC_AC1 ; currentState.MV_RQ_AC1 ; currentState.MV_RP_AC1 ; currentState.MV_RL_AC1 ; currentState.INCAC1 ; currentState.SUB1 ; currentState.ADD1 ; currentState.MUL1 ; currentState.JMPZN1 ; currentState.JMPZY2 ; currentState.JMPZY1 ; currentState.JMPNZN1 ; currentState.JMPNZY2 ; currentState.JMPNZY1 ; currentState.JUMP2 ; currentState.JUMP1 ; currentState.STR2 ; currentState.STR1 ; currentState.STIR3 ; currentState.STIR2 ; currentState.STIR1 ; currentState.LDAC2 ; currentState.LDAC1 ; currentState.LDIAC3 ; currentState.LDIAC2 ; currentState.LDIAC1 ; currentState.FETCH2 ; currentState.FETCH1 ; currentState.CLAC1 ; currentState.ENDOP1 ; currentState.NOP1 ; currentState.IDLE ;
+----------------------------+---------------------------+----------------------------+--------------------------+-------------------------+--------------------------+--------------------------+--------------------------+---------------------------+---------------------------+---------------------------+------------------------+------------------------+------------------------+------------------------+-----------------------+------------------------+------------------------+------------------------+------------------------+---------------------+-------------------+-------------------+-------------------+---------------------+---------------------+---------------------+----------------------+----------------------+----------------------+--------------------+--------------------+-------------------+-------------------+--------------------+--------------------+--------------------+--------------------+--------------------+---------------------+---------------------+---------------------+---------------------+---------------------+--------------------+---------------------+-------------------+-------------------+
; currentState.IDLE          ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 0                 ;
; currentState.NOP1          ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 1                 ; 1                 ;
; currentState.ENDOP1        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 1                   ; 0                 ; 1                 ;
; currentState.CLAC1         ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                  ; 0                   ; 0                 ; 1                 ;
; currentState.FETCH1        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.FETCH2        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.LDIAC1        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.LDIAC2        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.LDIAC3        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.LDAC1         ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.LDAC2         ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.STIR1         ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.STIR2         ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.STIR3         ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.STR1          ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 1                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.STR2          ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 1                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JUMP1         ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 1                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JUMP2         ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 1                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JMPNZY1       ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 1                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JMPNZY2       ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 1                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JMPNZN1       ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 1                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JMPZY1        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 1                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JMPZY2        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 1                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JMPZN1        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 1                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MUL1          ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 1                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.ADD1          ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 1                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.SUB1          ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 1                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.INCAC1        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 1                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_RL_AC1     ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 1                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_RP_AC1     ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 1                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_RQ_AC1     ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 1                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_RC_AC1     ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 1                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_R_AC1      ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 1                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_R1_AC1     ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 1                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_AC_RP1     ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 1                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_AC_RQ1     ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 1                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_AC_RL1     ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 1                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.FETCH_DELAY1  ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 1                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.LDIAC_DELAY1  ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 1                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.LDIAC_DELAY2  ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 1                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.LDAC_DELAY1   ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 1                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.STIR_DELAY1   ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 1                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.STIR_DELAY2   ; 0                         ; 0                          ; 0                        ; 0                       ; 1                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.STR_DELAY1    ; 0                         ; 0                          ; 0                        ; 1                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JUMP_DELAY1   ; 0                         ; 0                          ; 1                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JMPNZY_DILAY1 ; 0                         ; 1                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JMPZY_DELAY1  ; 1                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
+----------------------------+---------------------------+----------------------------+--------------------------+-------------------------+--------------------------+--------------------------+--------------------------+---------------------------+---------------------------+---------------------------+------------------------+------------------------+------------------------+------------------------+-----------------------+------------------------+------------------------+------------------------+------------------------+---------------------+-------------------+-------------------+-------------------+---------------------+---------------------+---------------------+----------------------+----------------------+----------------------+--------------------+--------------------+-------------------+-------------------+--------------------+--------------------+--------------------+--------------------+--------------------+---------------------+---------------------+---------------------+---------------------+---------------------+--------------------+---------------------+-------------------+-------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |Top|MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------+---------------------------+----------------------------+--------------------------+-------------------------+--------------------------+--------------------------+--------------------------+---------------------------+---------------------------+---------------------------+------------------------+------------------------+------------------------+------------------------+-----------------------+------------------------+------------------------+------------------------+------------------------+---------------------+-------------------+-------------------+-------------------+---------------------+---------------------+---------------------+----------------------+----------------------+----------------------+--------------------+--------------------+-------------------+-------------------+--------------------+--------------------+--------------------+--------------------+--------------------+---------------------+---------------------+---------------------+---------------------+---------------------+--------------------+---------------------+-------------------+-------------------+
; Name                       ; currentState.JMPZY_DELAY1 ; currentState.JMPNZY_DILAY1 ; currentState.JUMP_DELAY1 ; currentState.STR_DELAY1 ; currentState.STIR_DELAY2 ; currentState.STIR_DELAY1 ; currentState.LDAC_DELAY1 ; currentState.LDIAC_DELAY2 ; currentState.LDIAC_DELAY1 ; currentState.FETCH_DELAY1 ; currentState.MV_AC_RL1 ; currentState.MV_AC_RQ1 ; currentState.MV_AC_RP1 ; currentState.MV_R1_AC1 ; currentState.MV_R_AC1 ; currentState.MV_RC_AC1 ; currentState.MV_RQ_AC1 ; currentState.MV_RP_AC1 ; currentState.MV_RL_AC1 ; currentState.INCAC1 ; currentState.SUB1 ; currentState.ADD1 ; currentState.MUL1 ; currentState.JMPZN1 ; currentState.JMPZY2 ; currentState.JMPZY1 ; currentState.JMPNZN1 ; currentState.JMPNZY2 ; currentState.JMPNZY1 ; currentState.JUMP2 ; currentState.JUMP1 ; currentState.STR2 ; currentState.STR1 ; currentState.STIR3 ; currentState.STIR2 ; currentState.STIR1 ; currentState.LDAC2 ; currentState.LDAC1 ; currentState.LDIAC3 ; currentState.LDIAC2 ; currentState.LDIAC1 ; currentState.FETCH2 ; currentState.FETCH1 ; currentState.CLAC1 ; currentState.ENDOP1 ; currentState.NOP1 ; currentState.IDLE ;
+----------------------------+---------------------------+----------------------------+--------------------------+-------------------------+--------------------------+--------------------------+--------------------------+---------------------------+---------------------------+---------------------------+------------------------+------------------------+------------------------+------------------------+-----------------------+------------------------+------------------------+------------------------+------------------------+---------------------+-------------------+-------------------+-------------------+---------------------+---------------------+---------------------+----------------------+----------------------+----------------------+--------------------+--------------------+-------------------+-------------------+--------------------+--------------------+--------------------+--------------------+--------------------+---------------------+---------------------+---------------------+---------------------+---------------------+--------------------+---------------------+-------------------+-------------------+
; currentState.IDLE          ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 0                 ;
; currentState.NOP1          ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 1                 ; 1                 ;
; currentState.ENDOP1        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 1                   ; 0                 ; 1                 ;
; currentState.CLAC1         ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                  ; 0                   ; 0                 ; 1                 ;
; currentState.FETCH1        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.FETCH2        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.LDIAC1        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.LDIAC2        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.LDIAC3        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.LDAC1         ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.LDAC2         ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.STIR1         ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.STIR2         ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.STIR3         ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.STR1          ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 1                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.STR2          ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 1                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JUMP1         ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 1                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JUMP2         ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 1                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JMPNZY1       ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 1                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JMPNZY2       ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 1                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JMPNZN1       ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 1                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JMPZY1        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 1                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JMPZY2        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 1                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JMPZN1        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 1                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MUL1          ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 1                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.ADD1          ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 1                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.SUB1          ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 1                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.INCAC1        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 1                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_RL_AC1     ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 1                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_RP_AC1     ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 1                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_RQ_AC1     ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 1                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_RC_AC1     ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 1                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_R_AC1      ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 1                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_R1_AC1     ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 1                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_AC_RP1     ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 1                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_AC_RQ1     ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 1                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_AC_RL1     ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 1                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.FETCH_DELAY1  ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 1                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.LDIAC_DELAY1  ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 1                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.LDIAC_DELAY2  ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 1                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.LDAC_DELAY1   ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 1                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.STIR_DELAY1   ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 1                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.STIR_DELAY2   ; 0                         ; 0                          ; 0                        ; 0                       ; 1                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.STR_DELAY1    ; 0                         ; 0                          ; 0                        ; 1                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JUMP_DELAY1   ; 0                         ; 0                          ; 1                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JMPNZY_DILAY1 ; 0                         ; 1                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JMPZY_DELAY1  ; 1                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
+----------------------------+---------------------------+----------------------------+--------------------------+-------------------------+--------------------------+--------------------------+--------------------------+---------------------------+---------------------------+---------------------------+------------------------+------------------------+------------------------+------------------------+-----------------------+------------------------+------------------------+------------------------+------------------------+---------------------+-------------------+-------------------+-------------------+---------------------+---------------------+---------------------+----------------------+----------------------+----------------------+--------------------+--------------------+-------------------+-------------------+--------------------+--------------------+--------------------+--------------------+--------------------+---------------------+---------------------+---------------------+---------------------+---------------------+--------------------+---------------------+-------------------+-------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|ControlUnit:controlUnit|currentState                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------+---------------------------+----------------------------+--------------------------+-------------------------+--------------------------+--------------------------+--------------------------+---------------------------+---------------------------+---------------------------+------------------------+------------------------+------------------------+------------------------+-----------------------+------------------------+------------------------+------------------------+------------------------+---------------------+-------------------+-------------------+-------------------+---------------------+---------------------+---------------------+----------------------+----------------------+----------------------+--------------------+--------------------+-------------------+-------------------+--------------------+--------------------+--------------------+--------------------+--------------------+---------------------+---------------------+---------------------+---------------------+---------------------+--------------------+---------------------+-------------------+-------------------+
; Name                       ; currentState.JMPZY_DELAY1 ; currentState.JMPNZY_DILAY1 ; currentState.JUMP_DELAY1 ; currentState.STR_DELAY1 ; currentState.STIR_DELAY2 ; currentState.STIR_DELAY1 ; currentState.LDAC_DELAY1 ; currentState.LDIAC_DELAY2 ; currentState.LDIAC_DELAY1 ; currentState.FETCH_DELAY1 ; currentState.MV_AC_RL1 ; currentState.MV_AC_RQ1 ; currentState.MV_AC_RP1 ; currentState.MV_R1_AC1 ; currentState.MV_R_AC1 ; currentState.MV_RC_AC1 ; currentState.MV_RQ_AC1 ; currentState.MV_RP_AC1 ; currentState.MV_RL_AC1 ; currentState.INCAC1 ; currentState.SUB1 ; currentState.ADD1 ; currentState.MUL1 ; currentState.JMPZN1 ; currentState.JMPZY2 ; currentState.JMPZY1 ; currentState.JMPNZN1 ; currentState.JMPNZY2 ; currentState.JMPNZY1 ; currentState.JUMP2 ; currentState.JUMP1 ; currentState.STR2 ; currentState.STR1 ; currentState.STIR3 ; currentState.STIR2 ; currentState.STIR1 ; currentState.LDAC2 ; currentState.LDAC1 ; currentState.LDIAC3 ; currentState.LDIAC2 ; currentState.LDIAC1 ; currentState.FETCH2 ; currentState.FETCH1 ; currentState.CLAC1 ; currentState.ENDOP1 ; currentState.NOP1 ; currentState.IDLE ;
+----------------------------+---------------------------+----------------------------+--------------------------+-------------------------+--------------------------+--------------------------+--------------------------+---------------------------+---------------------------+---------------------------+------------------------+------------------------+------------------------+------------------------+-----------------------+------------------------+------------------------+------------------------+------------------------+---------------------+-------------------+-------------------+-------------------+---------------------+---------------------+---------------------+----------------------+----------------------+----------------------+--------------------+--------------------+-------------------+-------------------+--------------------+--------------------+--------------------+--------------------+--------------------+---------------------+---------------------+---------------------+---------------------+---------------------+--------------------+---------------------+-------------------+-------------------+
; currentState.IDLE          ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 0                 ;
; currentState.NOP1          ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 1                 ; 1                 ;
; currentState.ENDOP1        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 1                   ; 0                 ; 1                 ;
; currentState.CLAC1         ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 1                  ; 0                   ; 0                 ; 1                 ;
; currentState.FETCH1        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 1                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.FETCH2        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 1                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.LDIAC1        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 1                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.LDIAC2        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 1                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.LDIAC3        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 1                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.LDAC1         ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 1                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.LDAC2         ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 1                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.STIR1         ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 1                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.STIR2         ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 1                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.STIR3         ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 1                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.STR1          ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 1                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.STR2          ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 1                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JUMP1         ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 1                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JUMP2         ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 1                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JMPNZY1       ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 1                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JMPNZY2       ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 1                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JMPNZN1       ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 1                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JMPZY1        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 1                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JMPZY2        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 1                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JMPZN1        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 1                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MUL1          ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 1                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.ADD1          ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 1                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.SUB1          ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 1                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.INCAC1        ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 1                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_RL_AC1     ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 1                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_RP_AC1     ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 1                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_RQ_AC1     ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 1                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_RC_AC1     ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 1                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_R_AC1      ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 1                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_R1_AC1     ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 1                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_AC_RP1     ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 1                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_AC_RQ1     ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 1                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.MV_AC_RL1     ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 1                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.FETCH_DELAY1  ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 1                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.LDIAC_DELAY1  ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 1                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.LDIAC_DELAY2  ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 1                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.LDAC_DELAY1   ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 1                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.STIR_DELAY1   ; 0                         ; 0                          ; 0                        ; 0                       ; 0                        ; 1                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.STIR_DELAY2   ; 0                         ; 0                          ; 0                        ; 0                       ; 1                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.STR_DELAY1    ; 0                         ; 0                          ; 0                        ; 1                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JUMP_DELAY1   ; 0                         ; 0                          ; 1                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JMPNZY_DILAY1 ; 0                         ; 1                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
; currentState.JMPZY_DELAY1  ; 1                         ; 0                          ; 0                        ; 0                       ; 0                        ; 0                        ; 0                        ; 0                         ; 0                         ; 0                         ; 0                      ; 0                      ; 0                      ; 0                      ; 0                     ; 0                      ; 0                      ; 0                      ; 0                      ; 0                   ; 0                 ; 0                 ; 0                 ; 0                   ; 0                   ; 0                   ; 0                    ; 0                    ; 0                    ; 0                  ; 0                  ; 0                 ; 0                 ; 0                  ; 0                  ; 0                  ; 0                  ; 0                  ; 0                   ; 0                   ; 0                   ; 0                   ; 0                   ; 0                  ; 0                   ; 0                 ; 1                 ;
+----------------------------+---------------------------+----------------------------+--------------------------+-------------------------+--------------------------+--------------------------+--------------------------+---------------------------+---------------------------+---------------------------+------------------------+------------------------+------------------------+------------------------+-----------------------+------------------------+------------------------+------------------------+------------------------+---------------------+-------------------+-------------------+-------------------+---------------------+---------------------+---------------------+----------------------+----------------------+----------------------+--------------------+--------------------+-------------------+-------------------+--------------------+--------------------+--------------------+--------------------+--------------------+---------------------+---------------------+---------------------+---------------------+---------------------+--------------------+---------------------+-------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                           ;
+---------------------------------------------------------------------------------------------------------+--------------------+
; Register name                                                                                           ; Reason for Removal ;
+---------------------------------------------------------------------------------------------------------+--------------------+
; currentState~2                                                                                          ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState~2             ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState~3             ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState~4             ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState~5             ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState~6             ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState~7             ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState~2             ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState~3             ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState~4             ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState~5             ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState~6             ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState~7             ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[0].CPU|ControlUnit:controlUnit|currentState~2             ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[0].CPU|ControlUnit:controlUnit|currentState~3             ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[0].CPU|ControlUnit:controlUnit|currentState~4             ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[0].CPU|ControlUnit:controlUnit|currentState~5             ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[0].CPU|ControlUnit:controlUnit|currentState~6             ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[0].CPU|ControlUnit:controlUnit|currentState~7             ; Lost fanout        ;
; currentState.finish                                                                                     ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R|temp[0..11]                             ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R|temp[0..11]                             ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:ACC|temp[0]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.MUL1          ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.SUB1          ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.MV_AC_RP1     ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.MV_AC_RQ1     ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.LDIAC2        ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.STIR2         ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.JUMP2         ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.JMPNZY2       ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.JMPZY2        ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.MV_AC_RL1     ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.IDLE          ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.NOP1          ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.CLAC1         ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.LDIAC1        ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.STIR1         ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.STIR3         ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.STR2          ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.JMPNZN1       ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.JMPZN1        ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.ADD1          ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.INCAC1        ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.LDIAC_DELAY1  ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.STIR_DELAY1   ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.STIR_DELAY2   ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.STR_DELAY1    ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:IR|temp[0]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[0]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RQ|value[0]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RP|value[0]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RC|value[0]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R1|temp[0]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.FETCH2        ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.LDIAC3        ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.LDAC2         ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.JUMP1         ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.JMPNZY1       ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.JMPZY1        ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.LDIAC_DELAY2  ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.LDAC_DELAY1   ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.JUMP_DELAY1   ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.JMPNZY_DILAY1 ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.JMPZY_DELAY1  ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.MV_R_AC1      ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:ACC|temp[1]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:IR|temp[1]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[1]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RQ|value[1]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RP|value[1]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RC|value[1]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R1|temp[1]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:ACC|temp[2]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:IR|temp[2]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[2]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RQ|value[2]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RP|value[2]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RC|value[2]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R1|temp[2]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:ACC|temp[3]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:IR|temp[3]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[3]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RQ|value[3]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RP|value[3]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RC|value[3]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R1|temp[3]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:ACC|temp[4]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:IR|temp[4]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[4]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RP|value[4]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RQ|value[4]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RC|value[4]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R1|temp[4]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:ACC|temp[5]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:IR|temp[5]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[5]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RP|value[5]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RQ|value[5]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RC|value[5]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R1|temp[5]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:ACC|temp[6]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:IR|temp[6]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[6]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RP|value[6]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RQ|value[6]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RC|value[6]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R1|temp[6]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:ACC|temp[7]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:IR|temp[7]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[7]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RP|value[7]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RQ|value[7]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RC|value[7]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R1|temp[7,8]                              ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RQ|value[8]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[8]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:ACC|temp[8]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RC|value[8]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RP|value[8]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R1|temp[9]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RQ|value[9]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[9]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:ACC|temp[9]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RC|value[9]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RP|value[9]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R1|temp[10]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RQ|value[10]                           ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[10]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:ACC|temp[10]                              ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RC|value[10]                           ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RP|value[10]                           ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R1|temp[11]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RQ|value[11]                           ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[11]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:ACC|temp[11]                              ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RC|value[11]                           ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RP|value[11]                           ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:ACC|temp[0]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.MUL1          ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.SUB1          ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.MV_AC_RP1     ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.MV_AC_RQ1     ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.LDIAC2        ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.STIR2         ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.JUMP2         ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.JMPNZY2       ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.JMPZY2        ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.MV_AC_RL1     ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.IDLE          ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.NOP1          ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.CLAC1         ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.LDIAC1        ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.STIR1         ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.STIR3         ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.STR2          ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.JMPNZN1       ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.JMPZN1        ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.ADD1          ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.INCAC1        ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.LDIAC_DELAY1  ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.STIR_DELAY1   ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.STIR_DELAY2   ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.STR_DELAY1    ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:IR|temp[0]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[0]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RQ|value[0]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RP|value[0]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RC|value[0]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R1|temp[0]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.FETCH2        ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.LDIAC3        ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.LDAC2         ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.JUMP1         ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.JMPNZY1       ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.JMPZY1        ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.LDIAC_DELAY2  ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.LDAC_DELAY1   ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.JUMP_DELAY1   ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.JMPNZY_DILAY1 ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.JMPZY_DELAY1  ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.MV_R_AC1      ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:ACC|temp[1]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:IR|temp[1]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[1]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RQ|value[1]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RP|value[1]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RC|value[1]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R1|temp[1]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:ACC|temp[2]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:IR|temp[2]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[2]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RQ|value[2]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RP|value[2]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RC|value[2]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R1|temp[2]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:ACC|temp[3]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:IR|temp[3]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[3]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RQ|value[3]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RP|value[3]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RC|value[3]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R1|temp[3]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:ACC|temp[4]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:IR|temp[4]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[4]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RP|value[4]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RQ|value[4]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RC|value[4]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R1|temp[4]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:ACC|temp[5]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:IR|temp[5]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[5]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RP|value[5]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RQ|value[5]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RC|value[5]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R1|temp[5]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:ACC|temp[6]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:IR|temp[6]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[6]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RP|value[6]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RQ|value[6]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RC|value[6]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R1|temp[6]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:ACC|temp[7]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:IR|temp[7]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[7]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RP|value[7]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RQ|value[7]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RC|value[7]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R1|temp[7,8]                              ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RQ|value[8]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[8]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:ACC|temp[8]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RC|value[8]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RP|value[8]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R1|temp[9]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RQ|value[9]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[9]                                ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:ACC|temp[9]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RC|value[9]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RP|value[9]                            ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R1|temp[10]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RQ|value[10]                           ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[10]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:ACC|temp[10]                              ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RC|value[10]                           ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RP|value[10]                           ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R1|temp[11]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RQ|value[11]                           ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[11]                               ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:ACC|temp[11]                              ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RC|value[11]                           ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RP|value[11]                           ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|isZeroReg:Z|temp                                   ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.MV_RL_AC1     ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.MV_RP_AC1     ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.MV_RQ_AC1     ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.MV_RC_AC1     ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.MV_R1_AC1     ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.STR1          ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.LDAC1         ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|isZeroReg:Z|temp                                   ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.MV_RL_AC1     ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.MV_RP_AC1     ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.MV_RQ_AC1     ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.MV_RC_AC1     ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.MV_R1_AC1     ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.STR1          ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.LDAC1         ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.FETCH1        ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.FETCH_DELAY1  ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.ENDOP1        ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.FETCH1        ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.FETCH_DELAY1  ; Lost fanout        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.ENDOP1        ; Lost fanout        ;
; Total Number of Removed Registers = 300                                                                 ;                    ;
+---------------------------------------------------------------------------------------------------------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------+--------------------+----------------------------------------------------------------------------------------------------------+
; Register name                                                                                     ; Reason for Removal ; Registers Removed due to This Register                                                                   ;
+---------------------------------------------------------------------------------------------------+--------------------+----------------------------------------------------------------------------------------------------------+
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R|temp[0]                           ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:ACC|temp[0],                               ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.MUL1,          ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.SUB1,          ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.MV_AC_RP1,     ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.IDLE,          ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.CLAC1,         ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.ADD1,          ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.INCAC1,        ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:IR|temp[0],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[0],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RQ|value[0],                            ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.FETCH2,        ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.LDIAC3,        ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.LDAC2,         ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.LDIAC_DELAY2,  ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.LDAC_DELAY1,   ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.JUMP_DELAY1,   ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.JMPNZY_DILAY1, ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.JMPZY_DELAY1,  ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.MV_R_AC1,      ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.MV_RL_AC1,     ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.MV_RQ_AC1,     ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.LDAC1,         ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.FETCH1,        ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.FETCH_DELAY1   ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R|temp[0]                           ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:ACC|temp[0],                               ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.MUL1,          ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.SUB1,          ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.MV_AC_RP1,     ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.IDLE,          ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.CLAC1,         ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.ADD1,          ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.INCAC1,        ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:IR|temp[0],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[0],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RQ|value[0],                            ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.FETCH2,        ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.LDIAC3,        ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.LDAC2,         ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.LDIAC_DELAY2,  ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.LDAC_DELAY1,   ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.JUMP_DELAY1,   ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.JMPNZY_DILAY1, ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.JMPZY_DELAY1,  ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.MV_R_AC1,      ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.MV_RL_AC1,     ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.MV_RQ_AC1,     ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.LDAC1,         ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.FETCH1,        ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.FETCH_DELAY1   ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState~2       ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.LDIAC2,        ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.LDIAC1,        ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.LDIAC_DELAY1,  ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|isZeroReg:Z|temp,                                   ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.STR1           ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R|temp[8]                           ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R1|temp[8],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RQ|value[8],                            ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[8],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RC|value[8],                            ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RP|value[8]                             ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState~2       ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.LDIAC2,        ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.LDIAC1,        ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.LDIAC_DELAY1,  ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|isZeroReg:Z|temp,                                   ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.STR1           ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R|temp[11]                          ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R1|temp[11],                               ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RQ|value[11],                           ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[11],                               ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RC|value[11],                           ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RP|value[11]                            ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R|temp[10]                          ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R1|temp[10],                               ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RQ|value[10],                           ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[10],                               ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RC|value[10],                           ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RP|value[10]                            ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R|temp[8]                           ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R1|temp[8],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RQ|value[8],                            ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[8],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RC|value[8],                            ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RP|value[8]                             ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R|temp[9]                           ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R1|temp[9],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RQ|value[9],                            ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[9],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RC|value[9],                            ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RP|value[9]                             ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R|temp[10]                          ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R1|temp[10],                               ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RQ|value[10],                           ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[10],                               ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RC|value[10],                           ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RP|value[10]                            ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R|temp[9]                           ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R1|temp[9],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RQ|value[9],                            ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[9],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RC|value[9],                            ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RP|value[9]                             ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R|temp[11]                          ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R1|temp[11],                               ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RQ|value[11],                           ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[11],                               ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RC|value[11],                           ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RP|value[11]                            ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R|temp[6]                           ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:ACC|temp[6],                               ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:IR|temp[6],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[6],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RP|value[6]                             ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R|temp[5]                           ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:ACC|temp[5],                               ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:IR|temp[5],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[5],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RP|value[5]                             ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R|temp[1]                           ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:ACC|temp[1],                               ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:IR|temp[1],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[1],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RQ|value[1]                             ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R|temp[2]                           ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:ACC|temp[2],                               ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:IR|temp[2],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[2],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RQ|value[2]                             ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R|temp[3]                           ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:ACC|temp[3],                               ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:IR|temp[3],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[3],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RQ|value[3]                             ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R|temp[5]                           ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:ACC|temp[5],                               ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:IR|temp[5],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[5],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RP|value[5]                             ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R|temp[6]                           ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:ACC|temp[6],                               ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:IR|temp[6],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[6],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RP|value[6]                             ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R|temp[1]                           ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:ACC|temp[1],                               ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:IR|temp[1],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[1],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RQ|value[1]                             ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R|temp[2]                           ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:ACC|temp[2],                               ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:IR|temp[2],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[2],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RQ|value[2]                             ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R|temp[3]                           ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:ACC|temp[3],                               ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:IR|temp[3],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[3],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RQ|value[3]                             ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R|temp[4]                           ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:ACC|temp[4],                               ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:IR|temp[4],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[4],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RP|value[4]                             ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R|temp[4]                           ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:ACC|temp[4],                               ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:IR|temp[4],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[4],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RP|value[4]                             ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState~3       ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.STIR2,         ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.STIR1,         ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.STIR_DELAY1    ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R|temp[7]                           ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:ACC|temp[7],                               ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[7],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RP|value[7]                             ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R|temp[7]                           ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:ACC|temp[7],                               ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[7],                                ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RP|value[7]                             ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState~3       ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.STIR2,         ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.STIR1,         ;
;                                                                                                   ;                    ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.STIR_DELAY1    ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState~4       ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:IR|temp[7]                                 ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState~4       ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:IR|temp[7]                                 ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.JUMP2   ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.JUMP1          ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.JMPNZY2 ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.JMPNZY1        ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.JMPZY2  ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.JMPZY1         ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.STIR3   ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.STIR_DELAY2    ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.STR2    ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.STR_DELAY1     ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RP|value[0]                      ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.MV_RP_AC1      ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RC|value[0]                      ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.MV_RC_AC1      ;
; MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R1|temp[0]                          ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState.MV_R1_AC1      ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.JUMP2   ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.JUMP1          ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.JMPNZY2 ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.JMPNZY1        ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.JMPZY2  ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.JMPZY1         ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.STIR3   ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.STIR_DELAY2    ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.STR2    ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.STR_DELAY1     ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RP|value[0]                      ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.MV_RP_AC1      ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RC|value[0]                      ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.MV_RC_AC1      ;
; MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R1|temp[0]                          ; Lost Fanouts       ; MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState.MV_R1_AC1      ;
+---------------------------------------------------------------------------------------------------+--------------------+----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 169   ;
; Number of registers using Synchronous Clear  ; 48    ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 111   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-------------------------------------------------------------------+
; Registers Packed Into Inferred Megafunctions                      ;
+-------------------------------+----------------------------+------+
; Register Name                 ; Megafunction               ; Type ;
+-------------------------------+----------------------------+------+
; DataMemory:DM|addr_reg[0..10] ; DataMemory:DM|memory_rtl_0 ; RAM  ;
+-------------------------------+----------------------------+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                               ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                     ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------+
; 3:1                ; 12 bits   ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL|temp[5]                  ;
; 3:1                ; 12 bits   ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R|temp[0]                   ;
; 3:1                ; 12 bits   ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R1|temp[6]                  ;
; 3:1                ; 12 bits   ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL|temp[4]                  ;
; 3:1                ; 12 bits   ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R|temp[6]                   ;
; 3:1                ; 12 bits   ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R1|temp[5]                  ;
; 3:1                ; 12 bits   ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|Register:RL|temp[2]                  ;
; 3:1                ; 12 bits   ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|Register:R|temp[4]                   ;
; 3:1                ; 12 bits   ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|Register:R1|temp[6]                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[2].CPU|Register:IR|temp[3]                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[1].CPU|Register:IR|temp[2]                  ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|Register:IR|temp[1]                  ;
; 3:1                ; 11 bits   ; 22 LEs        ; 11 LEs               ; 11 LEs                 ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|Register:AR|temp[4]                  ;
; 4:1                ; 12 bits   ; 24 LEs        ; 24 LEs               ; 0 LEs                  ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RP|value[9]              ;
; 4:1                ; 12 bits   ; 24 LEs        ; 24 LEs               ; 0 LEs                  ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RQ|value[2]              ;
; 4:1                ; 12 bits   ; 24 LEs        ; 24 LEs               ; 0 LEs                  ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RC|value[5]              ;
; 4:1                ; 12 bits   ; 24 LEs        ; 24 LEs               ; 0 LEs                  ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RP|value[3]              ;
; 4:1                ; 12 bits   ; 24 LEs        ; 24 LEs               ; 0 LEs                  ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RQ|value[3]              ;
; 4:1                ; 12 bits   ; 24 LEs        ; 24 LEs               ; 0 LEs                  ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RC|value[6]              ;
; 4:1                ; 12 bits   ; 24 LEs        ; 24 LEs               ; 0 LEs                  ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|incRegister:RP|value[9]              ;
; 4:1                ; 12 bits   ; 24 LEs        ; 24 LEs               ; 0 LEs                  ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|incRegister:RQ|value[3]              ;
; 4:1                ; 12 bits   ; 24 LEs        ; 24 LEs               ; 0 LEs                  ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|incRegister:RC|value[4]              ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|incRegister:PC|value[1]              ;
; 3:1                ; 12 bits   ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[2].CPU|Register:ACC|temp[2]                 ;
; 3:1                ; 12 bits   ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[1].CPU|Register:ACC|temp[10]                ;
; 3:1                ; 12 bits   ; 24 LEs        ; 12 LEs               ; 12 LEs                 ; Yes        ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|Register:ACC|temp[7]                 ;
; 3:1                ; 20 bits   ; 40 LEs        ; 20 LEs               ; 20 LEs                 ; No         ; |Top|MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState ;
; 3:1                ; 20 bits   ; 40 LEs        ; 20 LEs               ; 20 LEs                 ; No         ; |Top|MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState ;
; 3:1                ; 20 bits   ; 40 LEs        ; 20 LEs               ; 20 LEs                 ; No         ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|ControlUnit:controlUnit|currentState ;
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |Top|MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState ;
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |Top|MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit|currentState ;
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |Top|MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState ;
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |Top|MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit|currentState ;
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|ControlUnit:controlUnit|currentState ;
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|ControlUnit:controlUnit|currentState ;
; 3:1                ; 12 bits   ; 24 LEs        ; 0 LEs                ; 24 LEs                 ; No         ; |Top|MultiCore:multi_core_processor|Processor:core[2].CPU|ALU:alu|Add0                         ;
; 3:1                ; 12 bits   ; 24 LEs        ; 0 LEs                ; 24 LEs                 ; No         ; |Top|MultiCore:multi_core_processor|Processor:core[1].CPU|ALU:alu|Add0                         ;
; 3:1                ; 12 bits   ; 24 LEs        ; 0 LEs                ; 24 LEs                 ; No         ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|ALU:alu|Add0                         ;
; 16:1               ; 4 bits    ; 40 LEs        ; 24 LEs               ; 16 LEs                 ; No         ; |Top|MultiCore:multi_core_processor|Processor:core[2].CPU|Bus:bus|Mux0                         ;
; 16:1               ; 8 bits    ; 80 LEs        ; 48 LEs               ; 32 LEs                 ; No         ; |Top|MultiCore:multi_core_processor|Processor:core[2].CPU|Bus:bus|Mux10                        ;
; 16:1               ; 4 bits    ; 40 LEs        ; 24 LEs               ; 16 LEs                 ; No         ; |Top|MultiCore:multi_core_processor|Processor:core[1].CPU|Bus:bus|Mux0                         ;
; 16:1               ; 8 bits    ; 80 LEs        ; 48 LEs               ; 32 LEs                 ; No         ; |Top|MultiCore:multi_core_processor|Processor:core[1].CPU|Bus:bus|Mux11                        ;
; 16:1               ; 4 bits    ; 40 LEs        ; 24 LEs               ; 16 LEs                 ; No         ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|Bus:bus|Mux1                         ;
; 16:1               ; 8 bits    ; 80 LEs        ; 48 LEs               ; 32 LEs                 ; No         ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|Bus:bus|Mux4                         ;
; 6:1                ; 12 bits   ; 48 LEs        ; 36 LEs               ; 12 LEs                 ; No         ; |Top|MultiCore:multi_core_processor|Processor:core[2].CPU|ALU:alu|Mux4                         ;
; 6:1                ; 12 bits   ; 48 LEs        ; 36 LEs               ; 12 LEs                 ; No         ; |Top|MultiCore:multi_core_processor|Processor:core[1].CPU|ALU:alu|Mux1                         ;
; 6:1                ; 12 bits   ; 48 LEs        ; 36 LEs               ; 12 LEs                 ; No         ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|ALU:alu|Mux1                         ;
; 6:1                ; 3 bits    ; 12 LEs        ; 6 LEs                ; 6 LEs                  ; No         ; |Top|currentState                                                                              ;
; 3:1                ; 12 bits   ; 24 LEs        ; 24 LEs               ; 0 LEs                  ; No         ; |Top|MultiCore:multi_core_processor|Processor:core[2].CPU|ALU:alu|Add0                         ;
; 3:1                ; 12 bits   ; 24 LEs        ; 24 LEs               ; 0 LEs                  ; No         ; |Top|MultiCore:multi_core_processor|Processor:core[1].CPU|ALU:alu|Add0                         ;
; 3:1                ; 12 bits   ; 24 LEs        ; 24 LEs               ; 0 LEs                  ; No         ; |Top|MultiCore:multi_core_processor|Processor:core[0].CPU|ALU:alu|Add0                         ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Source assignments for DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------+
; Assignment                      ; Value              ; From ; To                            ;
+---------------------------------+--------------------+------+-------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                             ;
+---------------------------------+--------------------+------+-------------------------------+


+---------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Top-level Entity: |Top ;
+----------------+-------+--------------------------------------------+
; Parameter Name ; Value ; Type                                       ;
+----------------+-------+--------------------------------------------+
; CORE_COUNT     ; 3     ; Signed Integer                             ;
+----------------+-------+--------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor ;
+----------------+-------+----------------------------------------------------+
; Parameter Name ; Value ; Type                                               ;
+----------------+-------+----------------------------------------------------+
; CORE_COUNT     ; 3     ; Signed Integer                                     ;
; MEM_WIDTH      ; 12    ; Signed Integer                                     ;
; INS_WIDTH      ; 8     ; Signed Integer                                     ;
; MEM_ADDR       ; 11    ; Signed Integer                                     ;
; INS_ADDR       ; 8     ; Signed Integer                                     ;
+----------------+-------+----------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU ;
+----------------+-------+--------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                     ;
+----------------+-------+--------------------------------------------------------------------------+
; MEM_WIDTH      ; 12    ; Signed Integer                                                           ;
; INS_WIDTH      ; 8     ; Signed Integer                                                           ;
; MEM_ADDR       ; 11    ; Signed Integer                                                           ;
; INS_ADDR       ; 8     ; Signed Integer                                                           ;
+----------------+-------+--------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|ControlUnit:controlUnit ;
+----------------+-------+--------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                             ;
+----------------+-------+--------------------------------------------------------------------------------------------------+
; INS_WIDTH      ; 8     ; Signed Integer                                                                                   ;
+----------------+-------+--------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|ALU:alu ;
+----------------+-------+----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|Bus:bus ;
+----------------+-------+----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------+
; MEM_WIDTH      ; 12    ; Signed Integer                                                                   ;
; INS_WIDTH      ; 8     ; Signed Integer                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|Register:AR ;
+----------------+-------+--------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|Register:R ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|incRegister:PC ;
+----------------+-------+-----------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------+
; WIDTH          ; 8     ; Signed Integer                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|Register:IR ;
+----------------+-------+--------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------+
; WIDTH          ; 8     ; Signed Integer                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|Register:RL ;
+----------------+-------+--------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|incRegister:RC ;
+----------------+-------+-----------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|incRegister:RP ;
+----------------+-------+-----------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|incRegister:RQ ;
+----------------+-------+-----------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|Register:R1 ;
+----------------+-------+--------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|Register:ACC ;
+----------------+-------+---------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                  ;
+----------------+-------+---------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                        ;
+----------------+-------+---------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|isZeroReg:Z ;
+----------------+-------+--------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU ;
+----------------+-------+--------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                     ;
+----------------+-------+--------------------------------------------------------------------------+
; MEM_WIDTH      ; 12    ; Signed Integer                                                           ;
; INS_WIDTH      ; 8     ; Signed Integer                                                           ;
; MEM_ADDR       ; 11    ; Signed Integer                                                           ;
; INS_ADDR       ; 8     ; Signed Integer                                                           ;
+----------------+-------+--------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|ControlUnit:controlUnit ;
+----------------+-------+--------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                             ;
+----------------+-------+--------------------------------------------------------------------------------------------------+
; INS_WIDTH      ; 8     ; Signed Integer                                                                                   ;
+----------------+-------+--------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|ALU:alu ;
+----------------+-------+----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|Bus:bus ;
+----------------+-------+----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------+
; MEM_WIDTH      ; 12    ; Signed Integer                                                                   ;
; INS_WIDTH      ; 8     ; Signed Integer                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|Register:AR ;
+----------------+-------+--------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:PC ;
+----------------+-------+-----------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------+
; WIDTH          ; 8     ; Signed Integer                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|Register:IR ;
+----------------+-------+--------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------+
; WIDTH          ; 8     ; Signed Integer                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|Register:RL ;
+----------------+-------+--------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RC ;
+----------------+-------+-----------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RP ;
+----------------+-------+-----------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|incRegister:RQ ;
+----------------+-------+-----------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|Register:R1 ;
+----------------+-------+--------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|Register:ACC ;
+----------------+-------+---------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                  ;
+----------------+-------+---------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                        ;
+----------------+-------+---------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|isZeroReg:Z ;
+----------------+-------+--------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU ;
+----------------+-------+--------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                     ;
+----------------+-------+--------------------------------------------------------------------------+
; MEM_WIDTH      ; 12    ; Signed Integer                                                           ;
; INS_WIDTH      ; 8     ; Signed Integer                                                           ;
; MEM_ADDR       ; 11    ; Signed Integer                                                           ;
; INS_ADDR       ; 8     ; Signed Integer                                                           ;
+----------------+-------+--------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|ControlUnit:controlUnit ;
+----------------+-------+--------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                             ;
+----------------+-------+--------------------------------------------------------------------------------------------------+
; INS_WIDTH      ; 8     ; Signed Integer                                                                                   ;
+----------------+-------+--------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|ALU:alu ;
+----------------+-------+----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|Bus:bus ;
+----------------+-------+----------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------+
; MEM_WIDTH      ; 12    ; Signed Integer                                                                   ;
; INS_WIDTH      ; 8     ; Signed Integer                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|Register:AR ;
+----------------+-------+--------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R ;
+----------------+-------+-------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:PC ;
+----------------+-------+-----------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------+
; WIDTH          ; 8     ; Signed Integer                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|Register:IR ;
+----------------+-------+--------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------+
; WIDTH          ; 8     ; Signed Integer                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|Register:RL ;
+----------------+-------+--------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RC ;
+----------------+-------+-----------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RP ;
+----------------+-------+-----------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|incRegister:RQ ;
+----------------+-------+-----------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|Register:R1 ;
+----------------+-------+--------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|Register:ACC ;
+----------------+-------+---------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                  ;
+----------------+-------+---------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                        ;
+----------------+-------+---------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|isZeroReg:Z ;
+----------------+-------+--------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------+
; WIDTH          ; 12    ; Signed Integer                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------+
; Parameter Settings for User Entity Instance: InsMemory:IM ;
+----------------+-------+----------------------------------+
; Parameter Name ; Value ; Type                             ;
+----------------+-------+----------------------------------+
; MEM_INIT       ; 1     ; Signed Integer                   ;
; WIDTH          ; 8     ; Signed Integer                   ;
; DEPTH          ; 256   ; Signed Integer                   ;
; ADDR_WIDTH     ; 8     ; Signed Integer                   ;
+----------------+-------+----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------+
; Parameter Settings for User Entity Instance: DataMemory:DM ;
+----------------+-------+-----------------------------------+
; Parameter Name ; Value ; Type                              ;
+----------------+-------+-----------------------------------+
; MEM_INIT       ; 1     ; Signed Integer                    ;
; WIDTH          ; 36    ; Signed Integer                    ;
; DEPTH          ; 2048  ; Signed Integer                    ;
; ADDR_WIDTH     ; 11    ; Signed Integer                    ;
+----------------+-------+-----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: DataMemory:DM|altsyncram:memory_rtl_0         ;
+------------------------------------+------------------------------------------+----------------+
; Parameter Name                     ; Value                                    ; Type           ;
+------------------------------------+------------------------------------------+----------------+
; BYTE_SIZE_BLOCK                    ; 8                                        ; Untyped        ;
; AUTO_CARRY_CHAINS                  ; ON                                       ; AUTO_CARRY     ;
; IGNORE_CARRY_BUFFERS               ; OFF                                      ; IGNORE_CARRY   ;
; AUTO_CASCADE_CHAINS                ; ON                                       ; AUTO_CASCADE   ;
; IGNORE_CASCADE_BUFFERS             ; OFF                                      ; IGNORE_CASCADE ;
; WIDTH_BYTEENA                      ; 1                                        ; Untyped        ;
; OPERATION_MODE                     ; SINGLE_PORT                              ; Untyped        ;
; WIDTH_A                            ; 36                                       ; Untyped        ;
; WIDTHAD_A                          ; 11                                       ; Untyped        ;
; NUMWORDS_A                         ; 2048                                     ; Untyped        ;
; OUTDATA_REG_A                      ; UNREGISTERED                             ; Untyped        ;
; ADDRESS_ACLR_A                     ; NONE                                     ; Untyped        ;
; OUTDATA_ACLR_A                     ; NONE                                     ; Untyped        ;
; WRCONTROL_ACLR_A                   ; NONE                                     ; Untyped        ;
; INDATA_ACLR_A                      ; NONE                                     ; Untyped        ;
; BYTEENA_ACLR_A                     ; NONE                                     ; Untyped        ;
; WIDTH_B                            ; 1                                        ; Untyped        ;
; WIDTHAD_B                          ; 1                                        ; Untyped        ;
; NUMWORDS_B                         ; 1                                        ; Untyped        ;
; INDATA_REG_B                       ; CLOCK1                                   ; Untyped        ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                                   ; Untyped        ;
; RDCONTROL_REG_B                    ; CLOCK1                                   ; Untyped        ;
; ADDRESS_REG_B                      ; CLOCK1                                   ; Untyped        ;
; OUTDATA_REG_B                      ; UNREGISTERED                             ; Untyped        ;
; BYTEENA_REG_B                      ; CLOCK1                                   ; Untyped        ;
; INDATA_ACLR_B                      ; NONE                                     ; Untyped        ;
; WRCONTROL_ACLR_B                   ; NONE                                     ; Untyped        ;
; ADDRESS_ACLR_B                     ; NONE                                     ; Untyped        ;
; OUTDATA_ACLR_B                     ; NONE                                     ; Untyped        ;
; RDCONTROL_ACLR_B                   ; NONE                                     ; Untyped        ;
; BYTEENA_ACLR_B                     ; NONE                                     ; Untyped        ;
; WIDTH_BYTEENA_A                    ; 1                                        ; Untyped        ;
; WIDTH_BYTEENA_B                    ; 1                                        ; Untyped        ;
; RAM_BLOCK_TYPE                     ; AUTO                                     ; Untyped        ;
; BYTE_SIZE                          ; 8                                        ; Untyped        ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                ; Untyped        ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ                     ; Untyped        ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ                     ; Untyped        ;
; INIT_FILE                          ; db/main.ram0_DataMemory_a159ece6.hdl.mif ; Untyped        ;
; INIT_FILE_LAYOUT                   ; PORT_A                                   ; Untyped        ;
; MAXIMUM_DEPTH                      ; 0                                        ; Untyped        ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                                   ; Untyped        ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                                   ; Untyped        ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                                   ; Untyped        ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                                   ; Untyped        ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                          ; Untyped        ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                          ; Untyped        ;
; ENABLE_ECC                         ; FALSE                                    ; Untyped        ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                                    ; Untyped        ;
; WIDTH_ECCSTATUS                    ; 3                                        ; Untyped        ;
; DEVICE_FAMILY                      ; Cyclone II                               ; Untyped        ;
; CBXI_PARAMETER                     ; altsyncram_9391                          ; Untyped        ;
+------------------------------------+------------------------------------------+----------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: MultiCore:multi_core_processor|Processor:core[0].CPU|ALU:alu|lpm_mult:Mult0 ;
+------------------------------------------------+------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value      ; Type                                                           ;
+------------------------------------------------+------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON         ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF        ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON         ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF        ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 12         ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 12         ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 24         ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 24         ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1          ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; UNSIGNED   ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0          ; Untyped                                                        ;
; LATENCY                                        ; 0          ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO         ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; NO         ; Untyped                                                        ;
; USE_EAB                                        ; OFF        ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5          ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone II ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL     ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT        ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO       ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0          ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0          ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; mult_d8t   ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx         ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx         ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF        ; Untyped                                                        ;
+------------------------------------------------+------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: MultiCore:multi_core_processor|Processor:core[1].CPU|ALU:alu|lpm_mult:Mult0 ;
+------------------------------------------------+------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value      ; Type                                                           ;
+------------------------------------------------+------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON         ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF        ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON         ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF        ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 12         ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 12         ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 24         ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 24         ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1          ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; UNSIGNED   ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0          ; Untyped                                                        ;
; LATENCY                                        ; 0          ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO         ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; NO         ; Untyped                                                        ;
; USE_EAB                                        ; OFF        ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5          ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone II ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL     ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT        ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO       ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0          ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0          ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; mult_d8t   ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx         ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx         ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF        ; Untyped                                                        ;
+------------------------------------------------+------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: MultiCore:multi_core_processor|Processor:core[2].CPU|ALU:alu|lpm_mult:Mult0 ;
+------------------------------------------------+------------+----------------------------------------------------------------+
; Parameter Name                                 ; Value      ; Type                                                           ;
+------------------------------------------------+------------+----------------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON         ; AUTO_CARRY                                                     ;
; IGNORE_CARRY_BUFFERS                           ; OFF        ; IGNORE_CARRY                                                   ;
; AUTO_CASCADE_CHAINS                            ; ON         ; AUTO_CASCADE                                                   ;
; IGNORE_CASCADE_BUFFERS                         ; OFF        ; IGNORE_CASCADE                                                 ;
; LPM_WIDTHA                                     ; 12         ; Untyped                                                        ;
; LPM_WIDTHB                                     ; 12         ; Untyped                                                        ;
; LPM_WIDTHP                                     ; 24         ; Untyped                                                        ;
; LPM_WIDTHR                                     ; 24         ; Untyped                                                        ;
; LPM_WIDTHS                                     ; 1          ; Untyped                                                        ;
; LPM_REPRESENTATION                             ; UNSIGNED   ; Untyped                                                        ;
; LPM_PIPELINE                                   ; 0          ; Untyped                                                        ;
; LATENCY                                        ; 0          ; Untyped                                                        ;
; INPUT_A_IS_CONSTANT                            ; NO         ; Untyped                                                        ;
; INPUT_B_IS_CONSTANT                            ; NO         ; Untyped                                                        ;
; USE_EAB                                        ; OFF        ; Untyped                                                        ;
; MAXIMIZE_SPEED                                 ; 5          ; Untyped                                                        ;
; DEVICE_FAMILY                                  ; Cyclone II ; Untyped                                                        ;
; CARRY_CHAIN                                    ; MANUAL     ; Untyped                                                        ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT        ; TECH_MAPPER_APEX20K                                            ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO       ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0          ; Untyped                                                        ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0          ; Untyped                                                        ;
; CBXI_PARAMETER                                 ; mult_d8t   ; Untyped                                                        ;
; INPUT_A_FIXED_VALUE                            ; Bx         ; Untyped                                                        ;
; INPUT_B_FIXED_VALUE                            ; Bx         ; Untyped                                                        ;
; USE_AHDL_IMPLEMENTATION                        ; OFF        ; Untyped                                                        ;
+------------------------------------------------+------------+----------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                  ;
+-------------------------------------------+---------------------------------------+
; Name                                      ; Value                                 ;
+-------------------------------------------+---------------------------------------+
; Number of entity instances                ; 1                                     ;
; Entity Instance                           ; DataMemory:DM|altsyncram:memory_rtl_0 ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                           ;
;     -- WIDTH_A                            ; 36                                    ;
;     -- NUMWORDS_A                         ; 2048                                  ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                          ;
;     -- WIDTH_B                            ; 1                                     ;
;     -- NUMWORDS_B                         ; 1                                     ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                          ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                  ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                             ;
+-------------------------------------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; lpm_mult Parameter Settings by Entity Instance                                                                      ;
+---------------------------------------+-----------------------------------------------------------------------------+
; Name                                  ; Value                                                                       ;
+---------------------------------------+-----------------------------------------------------------------------------+
; Number of entity instances            ; 3                                                                           ;
; Entity Instance                       ; MultiCore:multi_core_processor|Processor:core[0].CPU|ALU:alu|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 12                                                                          ;
;     -- LPM_WIDTHB                     ; 12                                                                          ;
;     -- LPM_WIDTHP                     ; 24                                                                          ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                                                    ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                          ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                          ;
;     -- USE_EAB                        ; OFF                                                                         ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                        ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                          ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                          ;
; Entity Instance                       ; MultiCore:multi_core_processor|Processor:core[1].CPU|ALU:alu|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 12                                                                          ;
;     -- LPM_WIDTHB                     ; 12                                                                          ;
;     -- LPM_WIDTHP                     ; 24                                                                          ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                                                    ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                          ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                          ;
;     -- USE_EAB                        ; OFF                                                                         ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                        ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                          ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                          ;
; Entity Instance                       ; MultiCore:multi_core_processor|Processor:core[2].CPU|ALU:alu|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 12                                                                          ;
;     -- LPM_WIDTHB                     ; 12                                                                          ;
;     -- LPM_WIDTHP                     ; 24                                                                          ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                                                    ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                          ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                          ;
;     -- USE_EAB                        ; OFF                                                                         ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                        ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                          ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                          ;
+---------------------------------------+-----------------------------------------------------------------------------+


+-------------------------------------------+
; Port Connectivity Checks: "InsMemory:IM"  ;
+---------+-------+----------+--------------+
; Port    ; Type  ; Severity ; Details      ;
+---------+-------+----------+--------------+
; writeEn ; Input ; Info     ; Stuck at GND ;
+---------+-------+----------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "MultiCore:multi_core_processor|Processor:core[2].CPU"                                                ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                  ; Type   ; Severity ; Details                                                                             ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------+
; MemAddr               ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; InsAddr               ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; DataMemoryWriteEnable ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; done                  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ready                 ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "MultiCore:multi_core_processor|Processor:core[1].CPU"                                                ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                  ; Type   ; Severity ; Details                                                                             ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------+
; MemAddr               ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; InsAddr               ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; DataMemoryWriteEnable ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; done                  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ready                 ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------------------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "MultiCore:multi_core_processor|Processor:core[0].CPU|Register:AR"                                                                 ;
+---------+--------+----------+--------------------------------------------------------------------------------------------------------------------------------+
; Port    ; Type   ; Severity ; Details                                                                                                                        ;
+---------+--------+----------+--------------------------------------------------------------------------------------------------------------------------------+
; dataOut ; Output ; Warning  ; Output or bidir port (12 bits) is wider than the port expression (11 bits) it drives; bit(s) "dataOut[11..11]" have no fanouts ;
+---------+--------+----------+--------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:01     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Analysis & Synthesis
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 27 19:24:32 2023
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off main -c main
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (12021): Found 1 design units, including 1 entities, in source file modules/top.v
    Info (12023): Found entity 1: Top
Info (12021): Found 1 design units, including 1 entities, in source file modules/register.v
    Info (12023): Found entity 1: Register
Info (12021): Found 1 design units, including 1 entities, in source file modules/ram.v
    Info (12023): Found entity 1: RAM
Info (12021): Found 1 design units, including 1 entities, in source file modules/processor.v
    Info (12023): Found entity 1: Processor
Info (12021): Found 1 design units, including 1 entities, in source file modules/multicore.v
    Info (12023): Found entity 1: MultiCore
Info (12021): Found 1 design units, including 1 entities, in source file modules/iszeroreg.v
    Info (12023): Found entity 1: isZeroReg
Info (12021): Found 1 design units, including 1 entities, in source file modules/insmemory.v
    Info (12023): Found entity 1: InsMemory
Info (12021): Found 1 design units, including 1 entities, in source file modules/incregister.v
    Info (12023): Found entity 1: incRegister
Info (12021): Found 1 design units, including 1 entities, in source file modules/datamemory.v
    Info (12023): Found entity 1: DataMemory
Info (12021): Found 1 design units, including 1 entities, in source file modules/controlunit.v
    Info (12023): Found entity 1: ControlUnit
Info (12021): Found 1 design units, including 1 entities, in source file modules/bus.v
    Info (12023): Found entity 1: Bus
Info (12021): Found 1 design units, including 1 entities, in source file modules/alu.v
    Info (12023): Found entity 1: ALU
Info (12127): Elaborating entity "Top" for the top level hierarchy
Info (12128): Elaborating entity "MultiCore" for hierarchy "MultiCore:multi_core_processor"
Info (12128): Elaborating entity "Processor" for hierarchy "MultiCore:multi_core_processor|Processor:core[0].CPU"
Info (12128): Elaborating entity "ControlUnit" for hierarchy "MultiCore:multi_core_processor|Processor:core[0].CPU|ControlUnit:controlUnit"
Info (12128): Elaborating entity "ALU" for hierarchy "MultiCore:multi_core_processor|Processor:core[0].CPU|ALU:alu"
Info (12128): Elaborating entity "Bus" for hierarchy "MultiCore:multi_core_processor|Processor:core[0].CPU|Bus:bus"
Info (12128): Elaborating entity "Register" for hierarchy "MultiCore:multi_core_processor|Processor:core[0].CPU|Register:AR"
Info (12128): Elaborating entity "incRegister" for hierarchy "MultiCore:multi_core_processor|Processor:core[0].CPU|incRegister:PC"
Info (12128): Elaborating entity "Register" for hierarchy "MultiCore:multi_core_processor|Processor:core[0].CPU|Register:IR"
Info (12128): Elaborating entity "incRegister" for hierarchy "MultiCore:multi_core_processor|Processor:core[0].CPU|incRegister:RC"
Info (12128): Elaborating entity "isZeroReg" for hierarchy "MultiCore:multi_core_processor|Processor:core[0].CPU|isZeroReg:Z"
Info (12128): Elaborating entity "InsMemory" for hierarchy "InsMemory:IM"
Info (12128): Elaborating entity "DataMemory" for hierarchy "DataMemory:DM"
Warning (10175): Verilog HDL warning at DataMemory.v(31): ignoring unsupported system task
Warning (12030): Port "dataOut" on the entity instantiation of "AR" is connected to a signal of width 11. The formal width of the signal in the module is 12.  The extra bits will be left dangling without any fan-out logic.
Warning (12030): Port "dataOut" on the entity instantiation of "AR" is connected to a signal of width 11. The formal width of the signal in the module is 12.  The extra bits will be left dangling without any fan-out logic.
Warning (276021): Created node "DataMemory:DM|memory" as a single-port RAM by generating altsyncram megafunction to implement register logic. Power-up values at the outputs of the RAM are different from the original design.
Info (19000): Inferred 1 megafunctions from design logic
    Info (276029): Inferred altsyncram megafunction from the following design logic: "DataMemory:DM|memory_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 36
        Info (286033): Parameter WIDTHAD_A set to 11
        Info (286033): Parameter NUMWORDS_A set to 2048
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to db/main.ram0_DataMemory_a159ece6.hdl.mif
Info (278001): Inferred 3 megafunctions from design logic
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "MultiCore:multi_core_processor|Processor:core[0].CPU|ALU:alu|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "MultiCore:multi_core_processor|Processor:core[1].CPU|ALU:alu|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "MultiCore:multi_core_processor|Processor:core[2].CPU|ALU:alu|Mult0"
Info (12130): Elaborated megafunction instantiation "DataMemory:DM|altsyncram:memory_rtl_0"
Info (12133): Instantiated megafunction "DataMemory:DM|altsyncram:memory_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "SINGLE_PORT"
    Info (12134): Parameter "WIDTH_A" = "36"
    Info (12134): Parameter "WIDTHAD_A" = "11"
    Info (12134): Parameter "NUMWORDS_A" = "2048"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "db/main.ram0_DataMemory_a159ece6.hdl.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_9391.tdf
    Info (12023): Found entity 1: altsyncram_9391
Info (12130): Elaborated megafunction instantiation "MultiCore:multi_core_processor|Processor:core[0].CPU|ALU:alu|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "MultiCore:multi_core_processor|Processor:core[0].CPU|ALU:alu|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "12"
    Info (12134): Parameter "LPM_WIDTHB" = "12"
    Info (12134): Parameter "LPM_WIDTHP" = "24"
    Info (12134): Parameter "LPM_WIDTHR" = "24"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/mult_d8t.tdf
    Info (12023): Found entity 1: mult_d8t
Warning (14284): Synthesized away the following node(s):
    Warning (14285): Synthesized away the following RAM node(s):
        Warning (14320): Synthesized away node "DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ram_block1a12"
        Warning (14320): Synthesized away node "DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ram_block1a13"
        Warning (14320): Synthesized away node "DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ram_block1a14"
        Warning (14320): Synthesized away node "DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ram_block1a15"
        Warning (14320): Synthesized away node "DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ram_block1a16"
        Warning (14320): Synthesized away node "DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ram_block1a17"
        Warning (14320): Synthesized away node "DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ram_block1a18"
        Warning (14320): Synthesized away node "DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ram_block1a19"
        Warning (14320): Synthesized away node "DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ram_block1a20"
        Warning (14320): Synthesized away node "DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ram_block1a21"
        Warning (14320): Synthesized away node "DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ram_block1a22"
        Warning (14320): Synthesized away node "DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ram_block1a23"
        Warning (14320): Synthesized away node "DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ram_block1a24"
        Warning (14320): Synthesized away node "DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ram_block1a25"
        Warning (14320): Synthesized away node "DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ram_block1a26"
        Warning (14320): Synthesized away node "DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ram_block1a27"
        Warning (14320): Synthesized away node "DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ram_block1a28"
        Warning (14320): Synthesized away node "DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ram_block1a29"
        Warning (14320): Synthesized away node "DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ram_block1a30"
        Warning (14320): Synthesized away node "DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ram_block1a31"
        Warning (14320): Synthesized away node "DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ram_block1a32"
        Warning (14320): Synthesized away node "DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ram_block1a33"
        Warning (14320): Synthesized away node "DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ram_block1a34"
        Warning (14320): Synthesized away node "DataMemory:DM|altsyncram:memory_rtl_0|altsyncram_9391:auto_generated|ram_block1a35"
    Warning (14285): Synthesized away the following DSP element node(s):
        Warning (14320): Synthesized away node "MultiCore:multi_core_processor|Processor:core[2].CPU|ALU:alu|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult1"
        Warning (14320): Synthesized away node "MultiCore:multi_core_processor|Processor:core[2].CPU|ALU:alu|lpm_mult:Mult0|mult_d8t:auto_generated|mac_out2"
        Warning (14320): Synthesized away node "MultiCore:multi_core_processor|Processor:core[1].CPU|ALU:alu|lpm_mult:Mult0|mult_d8t:auto_generated|mac_mult1"
        Warning (14320): Synthesized away node "MultiCore:multi_core_processor|Processor:core[1].CPU|ALU:alu|lpm_mult:Mult0|mult_d8t:auto_generated|mac_out2"
Warning (12241): 1 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Info (17049): 300 registers lost all their fanouts during netlist optimizations.
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 536 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 3 input pins
    Info (21059): Implemented 2 output pins
    Info (21061): Implemented 517 logic cells
    Info (21064): Implemented 12 RAM segments
    Info (21062): Implemented 2 DSP elements
Info: Quartus II 64-Bit Analysis & Synthesis was successful. 0 errors, 37 warnings
    Info: Peak virtual memory: 4621 megabytes
    Info: Processing ended: Wed Dec 27 19:24:35 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


