## 术语
一个变量的非，也就是它的反，记为 $\overline{A}$，变量或者他的反叫做literal，比如 $A, \overline{A},B$都是literal，

我们称 $A$为变量的真值形式（true form）, $\overline{A}$ 为取反形式（complementary form）。注意“真值形式”不表示 $A$为TRUE，仅仅是
A的上面没有线。

一个或者多个literal的AND称为**乘积项（product）**，或者**蕴含项（implicant）**。

最小项（minterm）是一个包含全部变量的乘积项。

同样一个或者多个literal的OR称为求和项（sum）

一个最大项时包含了全部变量的和，比如 $A + \overline{B} + C$是输入为A，B，C的3个变量功能的一个最大项。

布尔表达式的运算顺序为：NOT,AND,OR 

## 与或式
有N个输入的真值表包含 $2^N$行，每一个都对应了输入变量的一种可能取值。

真值表的每一行都与一个为TURE的最小项关联。如下图：

<img width="330" alt="image" src="https://github.com/zmz231126/Learning/assets/164715631/d30c706c-248d-4216-a5fa-74fa2ce0b89c">


比如第一行的最小项是 $\overline{A}  \overline{B}$，因为当A=0，B=0时， $\overline{A} \overline{B}$为TRUE。

最小项从0开始标号，用十进制往下，依次类推。

可以用输出为TRUE的所有最小项之和的形式写出任意一个真值表的布尔表达式，这种形式为(sum-of-product)范式。

## 或与式
布尔功能的第二个表达式是或与式（product-of-sum）范式，真值表的每一行对应功能为FALSE的一个最大项。比如，2输入真值表的第一行的最大项为(A+B)
因为当A=0，B=0时，（A+B）为FALSE。或与式也可以用求积符号 $\prod$ 写成连续相乘的形式。

## 布尔代数
我们可以根据真值表写出布尔表达式，跟使用代数来化简数学方程式一样，也可以使用布尔代数换件布尔表达式。

<img width="885" alt="image" src="https://github.com/zmz231126/Learning/assets/164715631/1f48cabf-b81b-48d6-81ff-56d6e2445e27">

<img width="879" alt="image" src="https://github.com/zmz231126/Learning/assets/164715631/ecfebdfd-25ca-4019-8552-ca92ee2d87e2">

根据统一性定理，如果在一个两输入的与门中，一个变量总是为1，那么我们可以用用连接输入变量B的一条导线代替与门。同样的
在两变量输入的或门中，如果一个变量恒为0，则可以用一条连接输入变量B的一条导线代替或门。这通常是有利的。

<img width="400" alt="image" src="https://github.com/zmz231126/Learning/assets/164715631/75461a4d-3893-48ba-bc7e-860e6919fd47">

零元定理定理表示，B AND 0 总是等于0。所以0称为与操作的零元。对偶式表明，B OR 1 总是等于1，所以1是或操作的零元。我们同样可以根据这个特性，简化电路设计。

<img width="608" alt="image" src="https://github.com/zmz231126/Learning/assets/164715631/6a8cb084-18d2-4a85-b32c-b6d473e239e9">

重叠定理表明，一个变量和它自身相或或者相与都是它自身

<img width="728" alt="image" src="https://github.com/zmz231126/Learning/assets/164715631/9cad8eb2-20cc-4cf5-ab8b-59d243f949f0">

回旋定理表明，对一个变量进行两次求补，就会得到它自身。

<img width="464" alt="image" src="https://github.com/zmz231126/Learning/assets/164715631/6ad6ee89-2177-4b98-a129-c78d107ab16d">

互补定理表明，变量和它的补相或得到的是1，与他的补相相与得到的是0.

<img width="648" alt="image" src="https://github.com/zmz231126/Learning/assets/164715631/e4bba0ca-2529-45d6-b814-b917b9abb6d7">


<img width="875" alt="image" src="https://github.com/zmz231126/Learning/assets/164715631/59d1ecda-c0c6-4a1b-bc41-d38ff0216326">

布尔代数的公理和定理都服从对偶原理。如果0和1互换，操作符AND和OR互换，表达式依然正确，我们用上标（‘）表示对偶。

根据摩根定理，一个NAND门等效于一个带反相器输入的或门 $(xy)'= x'+y'$

<img width="201" alt="image" src="https://github.com/zmz231126/Learning/assets/164715631/6af2eb0f-7ca4-4698-8c1c-b9d4cb590b54">

同样的一个NOR门等效于一个带反相器的的与门 $(x+y)'=x'y'$

<img width="236" alt="image" src="https://github.com/zmz231126/Learning/assets/164715631/6cf38e5c-f696-4596-99d2-51670e9a314f">


逆变器也可以称为bubble。通过观察我们可以发现，推气泡的规则：
1. 从输出端向后推气泡或者从输入端向前推气泡，将与门或门互换。
2. 气泡可以添加到门的输出和下一个门的输入而不改变逻辑规则
   
   <img width="410" alt="image" src="https://github.com/zmz231126/Learning/assets/164715631/140e2acd-390b-4765-9e1a-c023de07acb7">
   <img width="504" alt="image" src="https://github.com/zmz231126/Learning/assets/164715631/5ad62a88-9f1b-486e-96f3-f8c4c308ba37">



如果想知道定理定理是如何证明的，可以使用真值表进行验证，这种证明方法称为完全归纳法。

# 电路原理图
它描述了数字电路的内部元件及其相互连接。他是逻辑函数的硬件实现。

电路逻辑图要遵循一定的准则：
1. 输入在左或者上
2. 输出在右或者下
3. 使用直线而不使用有拐角的线
4. 线与线总是在T型接头连接，
5. 两条线交叉的地方有“点”表示它们有连接，没“点”表示没有连接。
6. 输入按照列画，如果需要可以在列于列之间防止逆变器，提供输入信号的补。
7. 门按照行画
这种设计称为可编程逻辑阵列（programming logic array, PLA）

<img width="799" alt="image" src="https://github.com/zmz231126/Learning/assets/164715631/0ca86896-4157-4e14-bfe6-a01c4982f73f">



## X 和 Z

布尔代数限制为0和1。然而，真实电路中会出现非法值和浮空值。

X 表示电路结点有未知（unknown）或非法（illegal）值。这发生在此结点同时被0或者1驱动。

![image-20240611150342513](https://raw.githubusercontent.com/zmz231126/bolgpicture/main/202406112228989.png)

这种情况称为（contention）。这种情况是必须避免的。

在有竞争的结点上，电压可能处于 $0-V_{DD}$之间，取决于驱动高电平和底电平两个门的相对强度。

这种情况还可能导致大电流在两个竞争的门之间流动，使电路发热并损坏。

X值有时也被电路仿真器用来表示一个没有初始化的值。比如忘了明确说明一个输入的值，仿真器将假定它的值为X而发出警告。

Z表示这个结点没有被高电平也没有被底电平驱动。这个结点称为浮空（floating）或者高阻态（high impedance）,或者Z态。浮空结点并不意味着电路出错，一旦其他电路元件将这个结点驱动到有效电平，这个结点的值就可以参与电路操作。

当浮空输入在0-1之间随机变化时，这种错误可能导致电路行为的不稳定。

![image-20240611154754853](https://raw.githubusercontent.com/zmz231126/bolgpicture/main/202406112228158.png)

上图是一个三态缓冲器（tristate buffer），输出值Y有三种可能，高电平（1），低电平（0）和浮空值（Z）。

当使能端E 为TRUE时，三态缓冲器作为一个简单的缓冲器，将输入值传送到输出端，当使能端为False时，输出被设置为浮空（Z）

除了高电平有效使能端的三态缓冲器，如上图。还有底电平有效的三态缓冲器。为了表示信号在低电平时有效，通常

在使能端输入线上画一个气泡，

会在名字上方画一条横线 $\overline{E}$，或者在名字后边添加字母“b”或者单词“bar”

![image-20240611155654436](https://raw.githubusercontent.com/zmz231126/bolgpicture/main/202406112228190.png)

三态缓冲器经常在连接多个芯片的总线上使用。每个芯片都可以通过三态缓冲器与共享存储器总线连接，如图：

![image-20240611160039626](https://raw.githubusercontent.com/zmz231126/bolgpicture/main/202406112228021.png)

在某一时刻，值允许一个芯片的使能信号有效来向总线驱动数据。而其他芯片的输出必须为浮空，以防止它们和正与存储器通信的芯片产生竞争。






