---
tags:
  - logique/numerique
  - securite/materielle
  - informatique-fondamentale
  - securite/chaine-approvisionnement
aliases:
  - Porte logique
  - Logic Gates
source:
  - 
cssclasses:
  - max
---

# Porte Logique

## üì• D√©finition en une phrase
> Une porte logique est un circuit √©lectronique fondamental qui prend une ou plusieurs entr√©es binaires (0 ou 1) et produit une seule sortie binaire, en effectuant une op√©ration logique sp√©cifique selon l'alg√®bre de Boole.

## üß† Concepts Cl√©s / Fonctionnement
*   **Op√©rations Bool√©ennes** : Chaque porte logique impl√©mente une fonction bool√©enne fondamentale (AND, OR, NOT, XOR, NAND, NOR, XNOR), qui dicte comment la sortie est d√©termin√©e par la combinaison de ses entr√©es.
*   **Base de l'√âlectronique Num√©rique** : Les portes logiques sont les blocs de construction √©l√©mentaires de tous les circuits num√©riques, y compris les microprocesseurs, les m√©moires et les syst√®mes embarqu√©s.
*   **Tables de V√©rit√©** : Le comportement d'une porte logique est enti√®rement d√©fini par sa table de v√©rit√©, qui liste toutes les combinaisons possibles d'entr√©es et la sortie correspondante.
*   **Niveaux de Tension** : Les √©tats binaires (0 et 1) sont repr√©sent√©s par des niveaux de tension sp√©cifiques dans le circuit, o√π "0" correspond g√©n√©ralement √† une basse tension et "1" √† une haute tension.
*   **Types Communs** :
    *   **AND** (ET) : Sortie 1 si toutes les entr√©es sont 1.
    *   **OR** (OU) : Sortie 1 si au moins une entr√©e est 1.
    *   **NOT** (NON) : Inverse l'entr√©e (1 devient 0, 0 devient 1).
    *   **XOR** (OU Exclusif) : Sortie 1 si les entr√©es sont diff√©rentes.
    *   **NAND** (NON ET) : Inverse la sortie d'une porte AND.
    *   **NOR** (NON OU) : Inverse la sortie d'une porte OR.

## üõ°Ô∏è Risques / Menaces Associ√©s
*   [[HardwareTrojan|Cheval de Troie Mat√©riel]] : Des modifications malveillantes au niveau des portes logiques peuvent cr√©er des portes d√©rob√©es ou des fonctionnalit√©s non intentionnelles.
*   [[SideChannelAttack|Attaques par Canaux Auxiliaires]] : La consommation d'√©nergie ou les √©missions √©lectromagn√©tiques des portes logiques peuvent r√©v√©ler des [[SensitiveData|informations sensibles]] trait√©es.
*   [[SupplyChainAttack|Attaques sur la Cha√Æne d'Approvisionnement]] : Des puces contenant des portes logiques compromises peuvent √™tre introduites √† n'importe quelle √©tape de la production.

## üíé Mesures de Protection / Bonnes Pratiques
*   [[SecureByDesign|Conception S√©curis√©e]] : Int√©grer la s√©curit√© d√®s la phase de conception des circuits utilisant des portes logiques pour pr√©venir les vuln√©rabilit√©s.
*   [[FormalVerification|V√©rification Formelle]] : Utiliser des m√©thodes math√©matiques pour prouver la correction et l'int√©grit√© des conceptions logiques.
*   [[HardwareSecurity|S√©curit√© Mat√©rielle]] : Impl√©menter des m√©canismes de protection physique et logique pour rendre les portes logiques et les circuits plus r√©sistants aux manipulations et aux attaques.
*   [[TrustedPlatformModule|TPM]] : Utilisation de composants mat√©riels s√©curis√©s int√©grant des portes logiques pour des fonctions de s√©curit√© critiques (ex: d√©marrage s√©curis√©).

## üîó Notes Connexes
*   [[BooleanAlgebra|Alg√®bre de Boole]]
*   [[DigitalLogic|Logique Num√©rique]]
*   [[Microprocessor|Microprocesseur]]
*   [[CircuitDesign|Conception de Circuit]]