{"id":"c524","number":3445,"headline":{"en":"Formal verification advancements","da":"Fremskridt inden for formel verifikation"},"content":{"en":"Formal verification advancements: Researchers have been investigating various questions related to the capabilities of algorithms in the field of formal verification. For example, they have explored the expressive power of different temporal logics in characterizing the behavior of finite state machines, and the use of event-triggered timed computation tree logic for model checking timed transition systems. They have also looked into adapting timed formal methods for the development of real-time and safety-critical systems, and the application of coverage metrics to assess the completeness of a specification in model checking.","da":"Fremskridt inden for formel verifikation: Forskere har undersøgt forskellige spørgsmål relateret til algoritmernes kapaciteter inden for formel verifikation. For eksempel har de udforsket den udtryksmæssige kraft af forskellige temporale logikker til at karakterisere adfærden af endelige tilstandsmaskiner, samt brugen af begivenhedsudløst tidsberegnet trælogik til modeltjekning af tidsforsinkede transitionssystemer. De har også set på tilpasning af tidsmæssige formelle metoder til udvikling af realtids- og sikkerhedskritiske systemer, samt anvendelsen af dækningsmålinger til at vurdere fuldstændigheden af en specifikation i modeltjekning."},"bots":{"critic":{"en":null,"da":null},"potential":{"en":null,"da":null}}}