TimeQuest Timing Analyzer report for Add_Sub_Mul_Div_Accum_Lab4
Tue Apr 30 22:08:38 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Arena_clk'
 12. Slow Model Hold: 'Arena_clk'
 13. Slow Model Minimum Pulse Width: 'Arena_clk'
 14. Slow Model Minimum Pulse Width: 'Arena_button[0]'
 15. Slow Model Minimum Pulse Width: 'Arena_button[1]'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'Arena_clk'
 26. Fast Model Hold: 'Arena_clk'
 27. Fast Model Minimum Pulse Width: 'Arena_clk'
 28. Fast Model Minimum Pulse Width: 'Arena_button[0]'
 29. Fast Model Minimum Pulse Width: 'Arena_button[1]'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths
 44. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Add_Sub_Mul_Div_Accum_Lab4                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                           ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; Clock Name      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets             ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; Arena_button[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_button[0] } ;
; Arena_button[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_button[1] } ;
; Arena_clk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_clk }       ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 36.68 MHz ; 36.68 MHz       ; Arena_clk  ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow Model Setup Summary            ;
+-----------+---------+---------------+
; Clock     ; Slack   ; End Point TNS ;
+-----------+---------+---------------+
; Arena_clk ; -26.263 ; -487.279      ;
+-----------+---------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; Arena_clk ; 0.246 ; 0.000         ;
+-----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------+
; Slow Model Minimum Pulse Width Summary   ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; Arena_clk       ; -1.380 ; -65.380       ;
; Arena_button[0] ; -1.380 ; -1.380        ;
; Arena_button[1] ; -1.380 ; -1.380        ;
+-----------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Arena_clk'                                                                                                                                                                    ;
+---------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                              ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -26.263 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.011      ; 27.310     ;
; -26.262 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.011      ; 27.309     ;
; -26.180 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 27.221     ;
; -26.179 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 27.220     ;
; -26.073 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.011      ; 27.120     ;
; -26.072 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.011      ; 27.119     ;
; -25.984 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 27.027     ;
; -25.983 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 27.026     ;
; -25.968 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 27.011     ;
; -25.967 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 27.010     ;
; -25.746 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 26.789     ;
; -25.745 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 26.788     ;
; -25.742 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 26.785     ;
; -25.741 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 26.784     ;
; -25.719 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.011      ; 26.766     ;
; -25.636 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 26.677     ;
; -25.529 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.011      ; 26.576     ;
; -25.440 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 26.483     ;
; -25.424 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 26.467     ;
; -25.401 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[4] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.013      ; 26.450     ;
; -25.400 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[4] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.013      ; 26.449     ;
; -25.309 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.011      ; 26.356     ;
; -25.226 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 26.267     ;
; -25.202 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 26.245     ;
; -25.198 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 26.241     ;
; -25.160 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[5] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 26.201     ;
; -25.159 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[5] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 26.200     ;
; -25.119 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.011      ; 26.166     ;
; -25.073 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 26.116     ;
; -25.072 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 26.115     ;
; -25.030 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 26.073     ;
; -25.014 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 26.057     ;
; -24.885 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[27] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.011      ; 25.932     ;
; -24.857 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[4] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.013      ; 25.906     ;
; -24.802 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[27] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 25.843     ;
; -24.792 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 25.835     ;
; -24.788 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 25.831     ;
; -24.695 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[27] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.011      ; 25.742     ;
; -24.616 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[5] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 25.657     ;
; -24.606 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[27] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 25.649     ;
; -24.590 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[27] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 25.633     ;
; -24.529 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 25.572     ;
; -24.447 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[4] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.013      ; 25.496     ;
; -24.380 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[26] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.011      ; 25.427     ;
; -24.368 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[27] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 25.411     ;
; -24.364 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[27] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 25.407     ;
; -24.297 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[26] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 25.338     ;
; -24.206 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[5] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 25.247     ;
; -24.190 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[26] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.011      ; 25.237     ;
; -24.119 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 25.162     ;
; -24.101 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[26] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 25.144     ;
; -24.085 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[26] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 25.128     ;
; -24.023 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[4] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[27] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.013      ; 25.072     ;
; -23.952 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[6] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.003      ; 24.991     ;
; -23.951 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[6] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.003      ; 24.990     ;
; -23.863 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[26] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 24.906     ;
; -23.859 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[26] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 24.902     ;
; -23.786 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.011      ; 24.833     ;
; -23.782 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[5] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[27] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 24.823     ;
; -23.703 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 24.744     ;
; -23.695 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[27] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 24.738     ;
; -23.654 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[7] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 24.695     ;
; -23.653 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[7] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 24.694     ;
; -23.596 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.011      ; 24.643     ;
; -23.581 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[4] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.011      ; 24.628     ;
; -23.580 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[4] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.011      ; 24.627     ;
; -23.518 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[4] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[26] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.013      ; 24.567     ;
; -23.507 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 24.550     ;
; -23.491 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 24.534     ;
; -23.408 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[6] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.003      ; 24.447     ;
; -23.277 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[5] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[26] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 24.318     ;
; -23.269 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 24.312     ;
; -23.265 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 24.308     ;
; -23.190 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[26] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 24.233     ;
; -23.176 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[8] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.003      ; 24.215     ;
; -23.175 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[8] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.003      ; 24.214     ;
; -23.110 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[7] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 24.151     ;
; -23.082 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[24] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.011      ; 24.129     ;
; -23.037 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[4] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.011      ; 24.084     ;
; -22.999 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[24] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 24.040     ;
; -22.998 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[6] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.003      ; 24.037     ;
; -22.924 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[4] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.013      ; 23.973     ;
; -22.892 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[24] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.011      ; 23.939     ;
; -22.803 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[24] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 23.846     ;
; -22.787 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[24] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 23.830     ;
; -22.721 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[23] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.011      ; 23.768     ;
; -22.719 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[5] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.012      ; 23.767     ;
; -22.718 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[5] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.012      ; 23.766     ;
; -22.716 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[9] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.000      ; 23.752     ;
; -22.715 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[9] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.000      ; 23.751     ;
; -22.700 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[7] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 23.741     ;
; -22.683 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[5] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 23.724     ;
; -22.638 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[23] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 23.679     ;
; -22.632 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[8] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.003      ; 23.671     ;
; -22.627 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[4] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.011      ; 23.674     ;
; -22.596 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 23.639     ;
; -22.574 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[6] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[27] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.003      ; 23.613     ;
; -22.565 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[24] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 23.608     ;
; -22.561 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[24] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.007      ; 23.604     ;
; -22.531 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[23] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.011      ; 23.578     ;
+---------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Arena_clk'                                                                                                                                                                       ;
+-------+---------------------------------------------------------+---------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; 0.246 ; Arena_32bitInput:inst2|Arena_octet1[14]                 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[14] ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.072      ; 0.084      ;
; 0.253 ; Arena_32bitInput:inst2|Arena_octet1[8]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[8]  ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.065      ; 0.084      ;
; 0.253 ; Arena_32bitInput:inst2|Arena_octet1[9]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[9]  ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.065      ; 0.084      ;
; 0.253 ; Arena_32bitInput:inst2|Arena_octet0[1]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1]  ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.065      ; 0.084      ;
; 0.253 ; Arena_32bitInput:inst2|Arena_octet0[2]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2]  ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.065      ; 0.084      ;
; 0.258 ; Arena_32bitInput:inst2|Arena_octet1[4]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[4]  ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.060      ; 0.084      ;
; 0.259 ; Arena_32bitInput:inst2|Arena_octet0[6]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[6]  ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.059      ; 0.084      ;
; 0.259 ; Arena_32bitInput:inst2|Arena_octet0[8]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[8]  ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.059      ; 0.084      ;
; 0.261 ; Arena_32bitInput:inst2|Arena_octet0[0]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.057      ; 0.084      ;
; 0.268 ; Arena_32bitInput:inst2|Arena_octet1[11]                 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[11] ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.050      ; 0.084      ;
; 0.277 ; Arena_32bitInput:inst2|Arena_octet1[12]                 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[12] ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.041      ; 0.084      ;
; 0.277 ; Arena_32bitInput:inst2|Arena_octet1[13]                 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[13] ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.041      ; 0.084      ;
; 0.278 ; Arena_32bitInput:inst2|Arena_octet1[10]                 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[10] ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.040      ; 0.084      ;
; 0.280 ; Arena_32bitInput:inst2|Arena_octet0[7]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[7]  ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.038      ; 0.084      ;
; 0.285 ; Arena_32bitInput:inst2|Arena_octet0[10]                 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[10] ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.033      ; 0.084      ;
; 0.287 ; Arena_32bitInput:inst2|Arena_octet0[12]                 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[12] ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.031      ; 0.084      ;
; 0.287 ; Arena_32bitInput:inst2|Arena_octet0[13]                 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[13] ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.031      ; 0.084      ;
; 0.288 ; Arena_32bitInput:inst2|Arena_octet0[15]                 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[15] ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.030      ; 0.084      ;
; 0.394 ; Arena_32bitInput:inst2|Arena_octet0[5]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[5]  ; Arena_button[0] ; Arena_clk   ; -0.500       ; -0.076     ; 0.084      ;
; 0.399 ; Arena_32bitInput:inst2|Arena_octet0[11]                 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[11] ; Arena_button[0] ; Arena_clk   ; -0.500       ; -0.081     ; 0.084      ;
; 0.399 ; Arena_32bitInput:inst2|Arena_octet0[14]                 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[14] ; Arena_button[0] ; Arena_clk   ; -0.500       ; -0.081     ; 0.084      ;
; 0.400 ; Arena_32bitInput:inst2|Arena_octet0[9]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[9]  ; Arena_button[0] ; Arena_clk   ; -0.500       ; -0.082     ; 0.084      ;
; 0.404 ; Arena_32bitInput:inst2|Arena_octet1[0]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0]  ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.086     ; 0.084      ;
; 0.405 ; Arena_32bitInput:inst2|Arena_octet1[2]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2]  ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.087     ; 0.084      ;
; 0.655 ; Arena_32bitInput:inst2|Arena_octet1[7]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[7]  ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.065      ; 0.486      ;
; 0.778 ; Arena_32bitInput:inst2|Arena_octet0[4]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[4]  ; Arena_button[0] ; Arena_clk   ; -0.500       ; -0.064     ; 0.480      ;
; 0.810 ; Arena_32bitInput:inst2|Arena_octet1[6]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[6]  ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.052      ; 0.628      ;
; 0.811 ; Arena_32bitInput:inst2|Arena_octet1[5]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[5]  ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.051      ; 0.628      ;
; 0.818 ; Arena_32bitInput:inst2|Arena_octet1[15]                 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[15] ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.042      ; 0.626      ;
; 0.965 ; Arena_32bitInput:inst2|Arena_octet1[1]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1]  ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.040      ; 0.771      ;
; 0.988 ; Arena_32bitInput:inst2|Arena_octet0[3]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[3]  ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.071      ; 0.825      ;
; 1.000 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[6]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[6]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.003     ; 1.263      ;
; 1.029 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[1]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.004     ; 1.291      ;
; 1.083 ; Arena_32bitInput:inst2|Arena_octet1[3]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3]  ; Arena_button[1] ; Arena_clk   ; -0.500       ; -0.082     ; 0.767      ;
; 1.187 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[15] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[15] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.012     ; 1.441      ;
; 1.284 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[3]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.008     ; 1.542      ;
; 1.285 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[0]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.008     ; 1.543      ;
; 1.334 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[9]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.014     ; 1.586      ;
; 1.564 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[12] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[12] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.014     ; 1.816      ;
; 1.589 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[6]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.008     ; 1.847      ;
; 1.608 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[9]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[9]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.021     ; 1.853      ;
; 1.638 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[5]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[5]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.009     ; 1.895      ;
; 1.643 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[1]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.008     ; 1.901      ;
; 1.656 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[12] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.006     ; 1.916      ;
; 1.658 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[2]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.006     ; 1.918      ;
; 1.666 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[7]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[7]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.004     ; 1.928      ;
; 1.716 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[3]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.008     ; 1.974      ;
; 1.728 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[10] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.014     ; 1.980      ;
; 1.747 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[2]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.006     ; 2.007      ;
; 1.748 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[8]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.014     ; 2.000      ;
; 1.756 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[13] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[14] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.012     ; 2.010      ;
; 1.781 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[12] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[13] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.012     ; 2.035      ;
; 1.826 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[15] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.001     ; 2.091      ;
; 1.827 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[15] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.001     ; 2.092      ;
; 1.865 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[15] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.001     ; 2.130      ;
; 1.867 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[15] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.001     ; 2.132      ;
; 1.877 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[9]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[11] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.012     ; 2.131      ;
; 1.932 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[4]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.004     ; 2.194      ;
; 1.984 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[4]  ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.000      ; 2.250      ;
; 2.010 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[6]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[7]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.007     ; 2.269      ;
; 2.029 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[14] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[21] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.002     ; 2.293      ;
; 2.063 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[13] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[13] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.012     ; 2.317      ;
; 2.069 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[8]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[8]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.018     ; 2.317      ;
; 2.085 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[10] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[10] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.022     ; 2.329      ;
; 2.094 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[2]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.002     ; 2.358      ;
; 2.095 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[4]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[4]  ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.000      ; 2.361      ;
; 2.103 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[12] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[14] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.012     ; 2.357      ;
; 2.108 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[0]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.008     ; 2.366      ;
; 2.114 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[7]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[8]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.006     ; 2.374      ;
; 2.122 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[7]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.008     ; 2.380      ;
; 2.132 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[1]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.008     ; 2.390      ;
; 2.135 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[15] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.004     ; 2.397      ;
; 2.154 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[15] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[18] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.001     ; 2.419      ;
; 2.157 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[14] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[14] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.013     ; 2.410      ;
; 2.188 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[7]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.008     ; 2.446      ;
; 2.212 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[15] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[17] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.001     ; 2.477      ;
; 2.213 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[11] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.001     ; 2.478      ;
; 2.222 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[15] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.001     ; 2.487      ;
; 2.256 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[14] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.002     ; 2.520      ;
; 2.258 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[14] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.002     ; 2.522      ;
; 2.260 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[8]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.010     ; 2.516      ;
; 2.261 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[12] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[26] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.001     ; 2.526      ;
; 2.268 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[4]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[5]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.010     ; 2.524      ;
; 2.283 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[1]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.010     ; 2.539      ;
; 2.298 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[14] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[16] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.002     ; 2.562      ;
; 2.298 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[7]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.012     ; 2.552      ;
; 2.307 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[10] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[11] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.013     ; 2.560      ;
; 2.312 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[4]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.004     ; 2.574      ;
; 2.329 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[14] ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.000      ; 2.595      ;
; 2.331 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[13] ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.000      ; 2.597      ;
; 2.338 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[15] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[16] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.001     ; 2.603      ;
; 2.405 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[14] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.002     ; 2.669      ;
; 2.424 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[14] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[22] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.002     ; 2.688      ;
; 2.425 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[14] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[15] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.013     ; 2.678      ;
; 2.428 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[17] ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.011      ; 2.705      ;
; 2.433 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[15] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.001     ; 2.698      ;
; 2.437 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[15] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[24] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.001     ; 2.702      ;
; 2.444 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[11] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[13] ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.001      ; 2.711      ;
; 2.445 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[7]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[21] ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.005      ; 2.716      ;
; 2.448 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[15] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[22] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.001     ; 2.713      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+-----------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_clk'                                                                                                  ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_clk ; Rise       ; Arena_clk                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25] ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_button[0]'                                                                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_button[0] ; Rise       ; Arena_button[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[10]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[10]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[11]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[11]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[12]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[12]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[13]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[13]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[14]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[14]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[15]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[15]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[4]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[4]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[5]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[5]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[9]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[9]|datac             ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_button[1]'                                                                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_button[1] ; Rise       ; Arena_button[1]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[0]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[0]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[10]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[10]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[11]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[11]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[12]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[12]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[13]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[13]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[14]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[14]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[15]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[15]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[2]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[2]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[3]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[3]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[9]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[9]|datad             ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+----------------------+-----------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+-------+-------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; 5.310 ; 5.310 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; 1.694 ; 1.694 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; 1.413 ; 1.413 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; 5.310 ; 5.310 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; 4.835 ; 4.835 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; 4.447 ; 4.447 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; 4.490 ; 4.490 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; 4.606 ; 4.606 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; 4.765 ; 4.765 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; 5.091 ; 5.091 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; 4.402 ; 4.402 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; 4.725 ; 4.725 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; 4.923 ; 4.923 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; 4.564 ; 4.564 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; 5.024 ; 5.024 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; 4.747 ; 4.747 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; 4.539 ; 4.539 ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; 5.191 ; 5.191 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; 1.538 ; 1.538 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; 1.210 ; 1.210 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; 5.191 ; 5.191 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; 4.664 ; 4.664 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; 4.812 ; 4.812 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; 4.604 ; 4.604 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; 4.823 ; 4.823 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; 4.671 ; 4.671 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; 5.051 ; 5.051 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; 4.558 ; 4.558 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; 4.562 ; 4.562 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; 5.006 ; 5.006 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; 4.565 ; 4.565 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; 5.107 ; 5.107 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; 5.137 ; 5.137 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; 4.551 ; 4.551 ; Rise       ; Arena_button[1] ;
+----------------------+-----------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; -0.596 ; -0.596 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; -0.612 ; -0.612 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; -0.596 ; -0.596 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; -4.260 ; -4.260 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; -4.153 ; -4.153 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; -3.781 ; -3.781 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; -3.823 ; -3.823 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; -3.936 ; -3.936 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; -4.090 ; -4.090 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; -4.420 ; -4.420 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; -3.732 ; -3.732 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; -3.889 ; -3.889 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; -4.252 ; -4.252 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; -3.743 ; -3.743 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; -4.203 ; -4.203 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; -4.080 ; -4.080 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; -3.719 ; -3.719 ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; -0.468 ; -0.468 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; -0.468 ; -0.468 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; -0.531 ; -0.531 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; -4.051 ; -4.051 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; -3.999 ; -3.999 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; -3.947 ; -3.947 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; -3.922 ; -3.922 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; -4.141 ; -4.141 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; -3.812 ; -3.812 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; -4.381 ; -4.381 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; -3.880 ; -3.880 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; -3.897 ; -3.897 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; -4.190 ; -4.190 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; -3.890 ; -3.890 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; -4.264 ; -4.264 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; -4.326 ; -4.326 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; -3.873 ; -3.873 ; Rise       ; Arena_button[1] ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Arena_32bitMultiplier_Out[*]   ; Arena_clk  ; 8.125 ; 8.125 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[0]  ; Arena_clk  ; 7.217 ; 7.217 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[1]  ; Arena_clk  ; 6.716 ; 6.716 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[2]  ; Arena_clk  ; 7.174 ; 7.174 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[3]  ; Arena_clk  ; 7.183 ; 7.183 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[4]  ; Arena_clk  ; 7.330 ; 7.330 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[5]  ; Arena_clk  ; 7.346 ; 7.346 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[6]  ; Arena_clk  ; 7.607 ; 7.607 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[7]  ; Arena_clk  ; 7.552 ; 7.552 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[8]  ; Arena_clk  ; 7.052 ; 7.052 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[9]  ; Arena_clk  ; 7.165 ; 7.165 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[10] ; Arena_clk  ; 7.266 ; 7.266 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[11] ; Arena_clk  ; 7.454 ; 7.454 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[12] ; Arena_clk  ; 7.748 ; 7.748 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[13] ; Arena_clk  ; 7.439 ; 7.439 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[14] ; Arena_clk  ; 7.944 ; 7.944 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[15] ; Arena_clk  ; 7.978 ; 7.978 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[16] ; Arena_clk  ; 7.540 ; 7.540 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[17] ; Arena_clk  ; 8.018 ; 8.018 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[18] ; Arena_clk  ; 7.529 ; 7.529 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[19] ; Arena_clk  ; 7.511 ; 7.511 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[20] ; Arena_clk  ; 7.354 ; 7.354 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[21] ; Arena_clk  ; 7.535 ; 7.535 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[22] ; Arena_clk  ; 7.290 ; 7.290 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[23] ; Arena_clk  ; 7.301 ; 7.301 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[24] ; Arena_clk  ; 7.930 ; 7.930 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[25] ; Arena_clk  ; 8.119 ; 8.119 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[26] ; Arena_clk  ; 8.125 ; 8.125 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[27] ; Arena_clk  ; 7.992 ; 7.992 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[28] ; Arena_clk  ; 7.093 ; 7.093 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[29] ; Arena_clk  ; 7.746 ; 7.746 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[30] ; Arena_clk  ; 7.953 ; 7.953 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[31] ; Arena_clk  ; 7.833 ; 7.833 ; Fall       ; Arena_clk       ;
; Arena_segment1_A               ; Arena_clk  ; 8.484 ; 8.484 ; Fall       ; Arena_clk       ;
; Arena_segment1_B               ; Arena_clk  ; 8.519 ; 8.519 ; Fall       ; Arena_clk       ;
; Arena_segment1_C               ; Arena_clk  ; 8.482 ; 8.482 ; Fall       ; Arena_clk       ;
; Arena_segment1_D               ; Arena_clk  ; 8.495 ; 8.495 ; Fall       ; Arena_clk       ;
; Arena_segment1_E               ; Arena_clk  ; 8.507 ; 8.507 ; Fall       ; Arena_clk       ;
; Arena_segment1_F               ; Arena_clk  ; 8.802 ; 8.802 ; Fall       ; Arena_clk       ;
; Arena_segment1_G               ; Arena_clk  ; 8.487 ; 8.487 ; Fall       ; Arena_clk       ;
; Arena_segment2_A               ; Arena_clk  ; 8.253 ; 8.253 ; Fall       ; Arena_clk       ;
; Arena_segment2_B               ; Arena_clk  ; 8.534 ; 8.534 ; Fall       ; Arena_clk       ;
; Arena_segment2_C               ; Arena_clk  ; 8.242 ; 8.242 ; Fall       ; Arena_clk       ;
; Arena_segment2_D               ; Arena_clk  ; 8.329 ; 8.329 ; Fall       ; Arena_clk       ;
; Arena_segment2_E               ; Arena_clk  ; 8.541 ; 8.541 ; Fall       ; Arena_clk       ;
; Arena_segment2_F               ; Arena_clk  ; 8.271 ; 8.271 ; Fall       ; Arena_clk       ;
; Arena_segment2_G               ; Arena_clk  ; 8.265 ; 8.265 ; Fall       ; Arena_clk       ;
; Arena_segment3_A               ; Arena_clk  ; 8.305 ; 8.305 ; Fall       ; Arena_clk       ;
; Arena_segment3_B               ; Arena_clk  ; 8.472 ; 8.472 ; Fall       ; Arena_clk       ;
; Arena_segment3_C               ; Arena_clk  ; 8.148 ; 8.148 ; Fall       ; Arena_clk       ;
; Arena_segment3_D               ; Arena_clk  ; 8.452 ; 8.452 ; Fall       ; Arena_clk       ;
; Arena_segment3_E               ; Arena_clk  ; 8.678 ; 8.678 ; Fall       ; Arena_clk       ;
; Arena_segment3_F               ; Arena_clk  ; 8.566 ; 8.566 ; Fall       ; Arena_clk       ;
; Arena_segment3_G               ; Arena_clk  ; 8.452 ; 8.452 ; Fall       ; Arena_clk       ;
; Arena_segment4_A               ; Arena_clk  ; 9.348 ; 9.348 ; Fall       ; Arena_clk       ;
; Arena_segment4_B               ; Arena_clk  ; 9.365 ; 9.365 ; Fall       ; Arena_clk       ;
; Arena_segment4_C               ; Arena_clk  ; 9.097 ; 9.097 ; Fall       ; Arena_clk       ;
; Arena_segment4_D               ; Arena_clk  ; 9.106 ; 9.106 ; Fall       ; Arena_clk       ;
; Arena_segment4_E               ; Arena_clk  ; 9.112 ; 9.112 ; Fall       ; Arena_clk       ;
; Arena_segment4_F               ; Arena_clk  ; 9.345 ; 9.345 ; Fall       ; Arena_clk       ;
; Arena_segment4_G               ; Arena_clk  ; 9.149 ; 9.149 ; Fall       ; Arena_clk       ;
; Arena_segment5_A               ; Arena_clk  ; 8.722 ; 8.722 ; Fall       ; Arena_clk       ;
; Arena_segment5_B               ; Arena_clk  ; 8.985 ; 8.985 ; Fall       ; Arena_clk       ;
; Arena_segment5_C               ; Arena_clk  ; 8.679 ; 8.679 ; Fall       ; Arena_clk       ;
; Arena_segment5_D               ; Arena_clk  ; 8.712 ; 8.712 ; Fall       ; Arena_clk       ;
; Arena_segment5_E               ; Arena_clk  ; 8.977 ; 8.977 ; Fall       ; Arena_clk       ;
; Arena_segment5_F               ; Arena_clk  ; 8.699 ; 8.699 ; Fall       ; Arena_clk       ;
; Arena_segment5_G               ; Arena_clk  ; 8.737 ; 8.737 ; Fall       ; Arena_clk       ;
; Arena_segment6_A               ; Arena_clk  ; 9.199 ; 9.199 ; Fall       ; Arena_clk       ;
; Arena_segment6_B               ; Arena_clk  ; 8.766 ; 8.766 ; Fall       ; Arena_clk       ;
; Arena_segment6_C               ; Arena_clk  ; 8.932 ; 8.932 ; Fall       ; Arena_clk       ;
; Arena_segment6_D               ; Arena_clk  ; 8.733 ; 8.733 ; Fall       ; Arena_clk       ;
; Arena_segment6_E               ; Arena_clk  ; 8.732 ; 8.732 ; Fall       ; Arena_clk       ;
; Arena_segment6_F               ; Arena_clk  ; 9.187 ; 9.187 ; Fall       ; Arena_clk       ;
; Arena_segment6_G               ; Arena_clk  ; 8.953 ; 8.953 ; Fall       ; Arena_clk       ;
; Arena_segment7_A               ; Arena_clk  ; 9.532 ; 9.532 ; Fall       ; Arena_clk       ;
; Arena_segment7_B               ; Arena_clk  ; 9.793 ; 9.793 ; Fall       ; Arena_clk       ;
; Arena_segment7_C               ; Arena_clk  ; 9.551 ; 9.551 ; Fall       ; Arena_clk       ;
; Arena_segment7_D               ; Arena_clk  ; 9.821 ; 9.821 ; Fall       ; Arena_clk       ;
; Arena_segment7_E               ; Arena_clk  ; 9.781 ; 9.781 ; Fall       ; Arena_clk       ;
; Arena_segment7_F               ; Arena_clk  ; 9.554 ; 9.554 ; Fall       ; Arena_clk       ;
; Arena_segment7_G               ; Arena_clk  ; 9.565 ; 9.565 ; Fall       ; Arena_clk       ;
; Arena_segment8_A               ; Arena_clk  ; 8.936 ; 8.936 ; Fall       ; Arena_clk       ;
; Arena_segment8_B               ; Arena_clk  ; 8.922 ; 8.922 ; Fall       ; Arena_clk       ;
; Arena_segment8_C               ; Arena_clk  ; 8.888 ; 8.888 ; Fall       ; Arena_clk       ;
; Arena_segment8_D               ; Arena_clk  ; 8.926 ; 8.926 ; Fall       ; Arena_clk       ;
; Arena_segment8_E               ; Arena_clk  ; 9.135 ; 9.135 ; Fall       ; Arena_clk       ;
; Arena_segment8_F               ; Arena_clk  ; 8.929 ; 8.929 ; Fall       ; Arena_clk       ;
; Arena_segment8_G               ; Arena_clk  ; 9.135 ; 9.135 ; Fall       ; Arena_clk       ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Arena_32bitMultiplier_Out[*]   ; Arena_clk  ; 6.716 ; 6.716 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[0]  ; Arena_clk  ; 7.217 ; 7.217 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[1]  ; Arena_clk  ; 6.716 ; 6.716 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[2]  ; Arena_clk  ; 7.174 ; 7.174 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[3]  ; Arena_clk  ; 7.183 ; 7.183 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[4]  ; Arena_clk  ; 7.330 ; 7.330 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[5]  ; Arena_clk  ; 7.346 ; 7.346 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[6]  ; Arena_clk  ; 7.607 ; 7.607 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[7]  ; Arena_clk  ; 7.552 ; 7.552 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[8]  ; Arena_clk  ; 7.052 ; 7.052 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[9]  ; Arena_clk  ; 7.165 ; 7.165 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[10] ; Arena_clk  ; 7.266 ; 7.266 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[11] ; Arena_clk  ; 7.454 ; 7.454 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[12] ; Arena_clk  ; 7.748 ; 7.748 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[13] ; Arena_clk  ; 7.439 ; 7.439 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[14] ; Arena_clk  ; 7.944 ; 7.944 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[15] ; Arena_clk  ; 7.978 ; 7.978 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[16] ; Arena_clk  ; 7.540 ; 7.540 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[17] ; Arena_clk  ; 8.018 ; 8.018 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[18] ; Arena_clk  ; 7.529 ; 7.529 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[19] ; Arena_clk  ; 7.511 ; 7.511 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[20] ; Arena_clk  ; 7.354 ; 7.354 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[21] ; Arena_clk  ; 7.535 ; 7.535 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[22] ; Arena_clk  ; 7.290 ; 7.290 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[23] ; Arena_clk  ; 7.301 ; 7.301 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[24] ; Arena_clk  ; 7.930 ; 7.930 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[25] ; Arena_clk  ; 8.119 ; 8.119 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[26] ; Arena_clk  ; 8.125 ; 8.125 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[27] ; Arena_clk  ; 7.992 ; 7.992 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[28] ; Arena_clk  ; 7.093 ; 7.093 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[29] ; Arena_clk  ; 7.746 ; 7.746 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[30] ; Arena_clk  ; 7.953 ; 7.953 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[31] ; Arena_clk  ; 7.833 ; 7.833 ; Fall       ; Arena_clk       ;
; Arena_segment1_A               ; Arena_clk  ; 8.000 ; 8.000 ; Fall       ; Arena_clk       ;
; Arena_segment1_B               ; Arena_clk  ; 8.037 ; 8.037 ; Fall       ; Arena_clk       ;
; Arena_segment1_C               ; Arena_clk  ; 8.025 ; 8.025 ; Fall       ; Arena_clk       ;
; Arena_segment1_D               ; Arena_clk  ; 8.010 ; 8.010 ; Fall       ; Arena_clk       ;
; Arena_segment1_E               ; Arena_clk  ; 8.020 ; 8.020 ; Fall       ; Arena_clk       ;
; Arena_segment1_F               ; Arena_clk  ; 8.315 ; 8.315 ; Fall       ; Arena_clk       ;
; Arena_segment1_G               ; Arena_clk  ; 8.000 ; 8.000 ; Fall       ; Arena_clk       ;
; Arena_segment2_A               ; Arena_clk  ; 8.132 ; 8.132 ; Fall       ; Arena_clk       ;
; Arena_segment2_B               ; Arena_clk  ; 8.419 ; 8.419 ; Fall       ; Arena_clk       ;
; Arena_segment2_C               ; Arena_clk  ; 8.115 ; 8.115 ; Fall       ; Arena_clk       ;
; Arena_segment2_D               ; Arena_clk  ; 8.203 ; 8.203 ; Fall       ; Arena_clk       ;
; Arena_segment2_E               ; Arena_clk  ; 8.415 ; 8.415 ; Fall       ; Arena_clk       ;
; Arena_segment2_F               ; Arena_clk  ; 8.145 ; 8.145 ; Fall       ; Arena_clk       ;
; Arena_segment2_G               ; Arena_clk  ; 8.143 ; 8.143 ; Fall       ; Arena_clk       ;
; Arena_segment3_A               ; Arena_clk  ; 7.336 ; 7.336 ; Fall       ; Arena_clk       ;
; Arena_segment3_B               ; Arena_clk  ; 7.493 ; 7.493 ; Fall       ; Arena_clk       ;
; Arena_segment3_C               ; Arena_clk  ; 7.177 ; 7.177 ; Fall       ; Arena_clk       ;
; Arena_segment3_D               ; Arena_clk  ; 7.482 ; 7.482 ; Fall       ; Arena_clk       ;
; Arena_segment3_E               ; Arena_clk  ; 7.711 ; 7.711 ; Fall       ; Arena_clk       ;
; Arena_segment3_F               ; Arena_clk  ; 7.590 ; 7.590 ; Fall       ; Arena_clk       ;
; Arena_segment3_G               ; Arena_clk  ; 7.482 ; 7.482 ; Fall       ; Arena_clk       ;
; Arena_segment4_A               ; Arena_clk  ; 8.735 ; 8.735 ; Fall       ; Arena_clk       ;
; Arena_segment4_B               ; Arena_clk  ; 8.753 ; 8.753 ; Fall       ; Arena_clk       ;
; Arena_segment4_C               ; Arena_clk  ; 8.491 ; 8.491 ; Fall       ; Arena_clk       ;
; Arena_segment4_D               ; Arena_clk  ; 8.495 ; 8.495 ; Fall       ; Arena_clk       ;
; Arena_segment4_E               ; Arena_clk  ; 8.498 ; 8.498 ; Fall       ; Arena_clk       ;
; Arena_segment4_F               ; Arena_clk  ; 8.734 ; 8.734 ; Fall       ; Arena_clk       ;
; Arena_segment4_G               ; Arena_clk  ; 8.536 ; 8.536 ; Fall       ; Arena_clk       ;
; Arena_segment5_A               ; Arena_clk  ; 8.403 ; 8.403 ; Fall       ; Arena_clk       ;
; Arena_segment5_B               ; Arena_clk  ; 8.658 ; 8.658 ; Fall       ; Arena_clk       ;
; Arena_segment5_C               ; Arena_clk  ; 8.380 ; 8.380 ; Fall       ; Arena_clk       ;
; Arena_segment5_D               ; Arena_clk  ; 8.394 ; 8.394 ; Fall       ; Arena_clk       ;
; Arena_segment5_E               ; Arena_clk  ; 8.660 ; 8.660 ; Fall       ; Arena_clk       ;
; Arena_segment5_F               ; Arena_clk  ; 8.382 ; 8.382 ; Fall       ; Arena_clk       ;
; Arena_segment5_G               ; Arena_clk  ; 8.410 ; 8.410 ; Fall       ; Arena_clk       ;
; Arena_segment6_A               ; Arena_clk  ; 8.168 ; 8.168 ; Fall       ; Arena_clk       ;
; Arena_segment6_B               ; Arena_clk  ; 7.718 ; 7.718 ; Fall       ; Arena_clk       ;
; Arena_segment6_C               ; Arena_clk  ; 7.914 ; 7.914 ; Fall       ; Arena_clk       ;
; Arena_segment6_D               ; Arena_clk  ; 7.681 ; 7.681 ; Fall       ; Arena_clk       ;
; Arena_segment6_E               ; Arena_clk  ; 7.692 ; 7.692 ; Fall       ; Arena_clk       ;
; Arena_segment6_F               ; Arena_clk  ; 8.167 ; 8.167 ; Fall       ; Arena_clk       ;
; Arena_segment6_G               ; Arena_clk  ; 7.924 ; 7.924 ; Fall       ; Arena_clk       ;
; Arena_segment7_A               ; Arena_clk  ; 9.053 ; 9.053 ; Fall       ; Arena_clk       ;
; Arena_segment7_B               ; Arena_clk  ; 9.283 ; 9.283 ; Fall       ; Arena_clk       ;
; Arena_segment7_C               ; Arena_clk  ; 9.040 ; 9.040 ; Fall       ; Arena_clk       ;
; Arena_segment7_D               ; Arena_clk  ; 9.309 ; 9.309 ; Fall       ; Arena_clk       ;
; Arena_segment7_E               ; Arena_clk  ; 9.300 ; 9.300 ; Fall       ; Arena_clk       ;
; Arena_segment7_F               ; Arena_clk  ; 9.047 ; 9.047 ; Fall       ; Arena_clk       ;
; Arena_segment7_G               ; Arena_clk  ; 9.054 ; 9.054 ; Fall       ; Arena_clk       ;
; Arena_segment8_A               ; Arena_clk  ; 8.477 ; 8.477 ; Fall       ; Arena_clk       ;
; Arena_segment8_B               ; Arena_clk  ; 8.474 ; 8.474 ; Fall       ; Arena_clk       ;
; Arena_segment8_C               ; Arena_clk  ; 8.439 ; 8.439 ; Fall       ; Arena_clk       ;
; Arena_segment8_D               ; Arena_clk  ; 8.473 ; 8.473 ; Fall       ; Arena_clk       ;
; Arena_segment8_E               ; Arena_clk  ; 8.671 ; 8.671 ; Fall       ; Arena_clk       ;
; Arena_segment8_F               ; Arena_clk  ; 8.464 ; 8.464 ; Fall       ; Arena_clk       ;
; Arena_segment8_G               ; Arena_clk  ; 8.686 ; 8.686 ; Fall       ; Arena_clk       ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------+
; Fast Model Setup Summary            ;
+-----------+---------+---------------+
; Clock     ; Slack   ; End Point TNS ;
+-----------+---------+---------------+
; Arena_clk ; -10.740 ; -192.613      ;
+-----------+---------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; Arena_clk ; 0.275 ; 0.000         ;
+-----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------+
; Fast Model Minimum Pulse Width Summary   ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; Arena_clk       ; -1.380 ; -65.380       ;
; Arena_button[0] ; -1.380 ; -1.380        ;
; Arena_button[1] ; -1.380 ; -1.380        ;
+-----------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Arena_clk'                                                                                                                                                                    ;
+---------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                              ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.740 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.012      ; 11.784     ;
; -10.737 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.012      ; 11.781     ;
; -10.724 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.006      ; 11.762     ;
; -10.721 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.006      ; 11.759     ;
; -10.666 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.012      ; 11.710     ;
; -10.663 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.012      ; 11.707     ;
; -10.619 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 11.659     ;
; -10.616 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 11.656     ;
; -10.616 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 11.656     ;
; -10.613 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 11.653     ;
; -10.538 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 11.578     ;
; -10.535 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 11.575     ;
; -10.514 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.012      ; 11.558     ;
; -10.499 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 11.539     ;
; -10.498 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.006      ; 11.536     ;
; -10.496 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 11.536     ;
; -10.440 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.012      ; 11.484     ;
; -10.393 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 11.433     ;
; -10.390 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 11.430     ;
; -10.378 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[4] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.014      ; 11.424     ;
; -10.375 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[4] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.014      ; 11.421     ;
; -10.339 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.012      ; 11.383     ;
; -10.323 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.006      ; 11.361     ;
; -10.312 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 11.352     ;
; -10.273 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 11.313     ;
; -10.269 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[5] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.006      ; 11.307     ;
; -10.266 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[5] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.006      ; 11.304     ;
; -10.265 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.012      ; 11.309     ;
; -10.257 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 11.297     ;
; -10.254 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 11.294     ;
; -10.218 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 11.258     ;
; -10.215 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 11.255     ;
; -10.156 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[27] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.012      ; 11.200     ;
; -10.152 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[4] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.014      ; 11.198     ;
; -10.140 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[27] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.006      ; 11.178     ;
; -10.137 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 11.177     ;
; -10.098 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 11.138     ;
; -10.082 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[27] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.012      ; 11.126     ;
; -10.043 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[5] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.006      ; 11.081     ;
; -10.035 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[27] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 11.075     ;
; -10.032 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[27] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 11.072     ;
; -10.031 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 11.071     ;
; -9.977  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[4] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.014      ; 11.023     ;
; -9.954  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[27] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 10.994     ;
; -9.950  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[26] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.012      ; 10.994     ;
; -9.934  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[26] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.006      ; 10.972     ;
; -9.915  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[27] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 10.955     ;
; -9.876  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[26] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.012      ; 10.920     ;
; -9.868  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[5] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.006      ; 10.906     ;
; -9.856  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 10.896     ;
; -9.829  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[26] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 10.869     ;
; -9.826  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[26] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 10.866     ;
; -9.794  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[4] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[27] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.014      ; 10.840     ;
; -9.752  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[6] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 10.789     ;
; -9.749  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[6] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 10.786     ;
; -9.748  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[26] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 10.788     ;
; -9.709  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[26] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 10.749     ;
; -9.685  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.012      ; 10.729     ;
; -9.685  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[5] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[27] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.006      ; 10.723     ;
; -9.673  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[27] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 10.713     ;
; -9.669  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.006      ; 10.707     ;
; -9.638  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[7] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.006      ; 10.676     ;
; -9.635  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[7] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.006      ; 10.673     ;
; -9.611  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.012      ; 10.655     ;
; -9.588  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[4] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[26] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.014      ; 10.634     ;
; -9.581  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[4] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.012      ; 10.625     ;
; -9.578  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[4] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.012      ; 10.622     ;
; -9.564  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 10.604     ;
; -9.561  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 10.601     ;
; -9.526  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[6] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 10.563     ;
; -9.483  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 10.523     ;
; -9.479  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[5] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[26] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.006      ; 10.517     ;
; -9.467  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[26] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 10.507     ;
; -9.458  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[8] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 10.495     ;
; -9.455  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[8] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 10.492     ;
; -9.444  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 10.484     ;
; -9.412  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[7] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.006      ; 10.450     ;
; -9.393  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[24] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.012      ; 10.437     ;
; -9.377  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[24] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.006      ; 10.415     ;
; -9.355  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[4] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.012      ; 10.399     ;
; -9.351  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[6] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 10.388     ;
; -9.323  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[4] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.014      ; 10.369     ;
; -9.319  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[24] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.012      ; 10.363     ;
; -9.272  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[24] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 10.312     ;
; -9.269  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[24] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 10.309     ;
; -9.252  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[23] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.012      ; 10.296     ;
; -9.237  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[7] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.006      ; 10.275     ;
; -9.236  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[23] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.006      ; 10.274     ;
; -9.232  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[8] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 10.269     ;
; -9.229  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[5] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.013      ; 10.274     ;
; -9.226  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[5] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.013      ; 10.271     ;
; -9.214  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[5] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.006      ; 10.252     ;
; -9.202  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 10.242     ;
; -9.191  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[24] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.008      ; 10.231     ;
; -9.180  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[4] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.012      ; 10.224     ;
; -9.178  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[23] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.012      ; 10.222     ;
; -9.168  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[22] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.011      ; 10.211     ;
; -9.168  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[6] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[27] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.005      ; 10.205     ;
; -9.163  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[9] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.002      ; 10.197     ;
; -9.160  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[9] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk    ; Arena_clk   ; 1.000        ; 0.002      ; 10.194     ;
+---------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Arena_clk'                                                                                                                                                                       ;
+-------+---------------------------------------------------------+---------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; 0.275 ; Arena_32bitInput:inst2|Arena_octet1[14]                 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[14] ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.115      ; 0.042      ;
; 0.280 ; Arena_32bitInput:inst2|Arena_octet1[8]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[8]  ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.110      ; 0.042      ;
; 0.281 ; Arena_32bitInput:inst2|Arena_octet1[9]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[9]  ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.109      ; 0.042      ;
; 0.281 ; Arena_32bitInput:inst2|Arena_octet0[1]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1]  ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.109      ; 0.042      ;
; 0.282 ; Arena_32bitInput:inst2|Arena_octet0[2]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2]  ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.108      ; 0.042      ;
; 0.284 ; Arena_32bitInput:inst2|Arena_octet1[4]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[4]  ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.106      ; 0.042      ;
; 0.285 ; Arena_32bitInput:inst2|Arena_octet0[6]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[6]  ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.105      ; 0.042      ;
; 0.286 ; Arena_32bitInput:inst2|Arena_octet0[0]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.104      ; 0.042      ;
; 0.286 ; Arena_32bitInput:inst2|Arena_octet0[8]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[8]  ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.104      ; 0.042      ;
; 0.290 ; Arena_32bitInput:inst2|Arena_octet1[11]                 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[11] ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.100      ; 0.042      ;
; 0.295 ; Arena_32bitInput:inst2|Arena_octet1[12]                 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[12] ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.095      ; 0.042      ;
; 0.295 ; Arena_32bitInput:inst2|Arena_octet1[13]                 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[13] ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.095      ; 0.042      ;
; 0.296 ; Arena_32bitInput:inst2|Arena_octet1[10]                 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[10] ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.094      ; 0.042      ;
; 0.296 ; Arena_32bitInput:inst2|Arena_octet0[7]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[7]  ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.094      ; 0.042      ;
; 0.299 ; Arena_32bitInput:inst2|Arena_octet0[10]                 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[10] ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.091      ; 0.042      ;
; 0.301 ; Arena_32bitInput:inst2|Arena_octet0[12]                 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[12] ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.089      ; 0.042      ;
; 0.302 ; Arena_32bitInput:inst2|Arena_octet0[13]                 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[13] ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.088      ; 0.042      ;
; 0.302 ; Arena_32bitInput:inst2|Arena_octet0[15]                 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[15] ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.088      ; 0.042      ;
; 0.339 ; Arena_32bitInput:inst2|Arena_octet0[5]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[5]  ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.051      ; 0.042      ;
; 0.343 ; Arena_32bitInput:inst2|Arena_octet1[2]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2]  ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.047      ; 0.042      ;
; 0.343 ; Arena_32bitInput:inst2|Arena_octet0[11]                 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[11] ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.047      ; 0.042      ;
; 0.343 ; Arena_32bitInput:inst2|Arena_octet0[14]                 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[14] ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.047      ; 0.042      ;
; 0.345 ; Arena_32bitInput:inst2|Arena_octet0[9]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[9]  ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.045      ; 0.042      ;
; 0.346 ; Arena_32bitInput:inst2|Arena_octet1[0]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0]  ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.044      ; 0.042      ;
; 0.449 ; Arena_32bitInput:inst2|Arena_octet1[7]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[7]  ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.109      ; 0.210      ;
; 0.460 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[6]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[6]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.003     ; 0.609      ;
; 0.470 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[1]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.004     ; 0.618      ;
; 0.497 ; Arena_32bitInput:inst2|Arena_octet0[4]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[4]  ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.059      ; 0.208      ;
; 0.546 ; Arena_32bitInput:inst2|Arena_octet1[5]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[5]  ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.101      ; 0.299      ;
; 0.546 ; Arena_32bitInput:inst2|Arena_octet1[6]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[6]  ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.101      ; 0.299      ;
; 0.550 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[15] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[15] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.011     ; 0.691      ;
; 0.550 ; Arena_32bitInput:inst2|Arena_octet1[15]                 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[15] ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.096      ; 0.298      ;
; 0.607 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[3]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.008     ; 0.751      ;
; 0.608 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[0]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.008     ; 0.752      ;
; 0.617 ; Arena_32bitInput:inst2|Arena_octet1[1]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1]  ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.096      ; 0.365      ;
; 0.620 ; Arena_32bitInput:inst2|Arena_octet0[3]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[3]  ; Arena_button[0] ; Arena_clk   ; -0.500       ; 0.112      ; 0.384      ;
; 0.628 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[9]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.013     ; 0.767      ;
; 0.662 ; Arena_32bitInput:inst2|Arena_octet1[3]                  ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3]  ; Arena_button[1] ; Arena_clk   ; -0.500       ; 0.049      ; 0.363      ;
; 0.723 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[12] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[12] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.013     ; 0.862      ;
; 0.736 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[6]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.008     ; 0.880      ;
; 0.743 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[5]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[5]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.008     ; 0.887      ;
; 0.743 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[9]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[9]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.019     ; 0.876      ;
; 0.746 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[1]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.008     ; 0.890      ;
; 0.747 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[7]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[7]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.003     ; 0.896      ;
; 0.751 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[12] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.006     ; 0.897      ;
; 0.752 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[2]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.006     ; 0.898      ;
; 0.772 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[3]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.008     ; 0.916      ;
; 0.789 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[10] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.013     ; 0.928      ;
; 0.798 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[2]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.006     ; 0.944      ;
; 0.799 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[13] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[14] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.011     ; 0.940      ;
; 0.803 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[8]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.013     ; 0.942      ;
; 0.805 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[12] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[13] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.011     ; 0.946      ;
; 0.841 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[15] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.001      ; 0.994      ;
; 0.841 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[15] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.001      ; 0.994      ;
; 0.850 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[9]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[11] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.011     ; 0.991      ;
; 0.855 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[4]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.004     ; 1.003      ;
; 0.866 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[15] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.001      ; 1.019      ;
; 0.869 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[15] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.001      ; 1.022      ;
; 0.872 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[4]  ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.000      ; 1.024      ;
; 0.911 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[6]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[7]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.006     ; 1.057      ;
; 0.918 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[14] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[21] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.002     ; 1.068      ;
; 0.927 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[4]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[4]  ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.000      ; 1.079      ;
; 0.929 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[2]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.002     ; 1.079      ;
; 0.931 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[13] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[13] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.011     ; 1.072      ;
; 0.937 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[7]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[8]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.005     ; 1.084      ;
; 0.942 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[12] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[14] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.011     ; 1.083      ;
; 0.952 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[7]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.007     ; 1.097      ;
; 0.958 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[8]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[8]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.016     ; 1.094      ;
; 0.964 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[15] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[18] ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.000      ; 1.116      ;
; 0.970 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[1]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.008     ; 1.114      ;
; 0.975 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[0]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.008     ; 1.119      ;
; 0.976 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[10] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[10] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.020     ; 1.108      ;
; 0.984 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[15] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.004     ; 1.132      ;
; 0.987 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[7]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.007     ; 1.132      ;
; 0.990 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[14] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[14] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.013     ; 1.129      ;
; 0.992 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[11] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.001     ; 1.143      ;
; 1.003 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[4]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[5]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.009     ; 1.146      ;
; 1.004 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[15] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.001      ; 1.157      ;
; 1.011 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[15] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[17] ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.000      ; 1.163      ;
; 1.015 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[8]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.009     ; 1.158      ;
; 1.019 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[14] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.001     ; 1.170      ;
; 1.022 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[14] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.001     ; 1.173      ;
; 1.023 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[12] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[26] ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.001      ; 1.176      ;
; 1.026 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[4]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.004     ; 1.174      ;
; 1.030 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[14] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[16] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.002     ; 1.180      ;
; 1.030 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[1]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.010     ; 1.172      ;
; 1.039 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[7]  ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.011     ; 1.180      ;
; 1.040 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[10] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[11] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.012     ; 1.180      ;
; 1.046 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[14] ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.000      ; 1.198      ;
; 1.047 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[13] ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.000      ; 1.199      ;
; 1.079 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[14] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[22] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.002     ; 1.229      ;
; 1.079 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[14] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.001     ; 1.230      ;
; 1.081 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[11] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[13] ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.001      ; 1.234      ;
; 1.081 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[17] ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.011      ; 1.244      ;
; 1.084 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[15] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[16] ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.000      ; 1.236      ;
; 1.087 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[14] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[15] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.013     ; 1.226      ;
; 1.095 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[15] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[22] ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.000      ; 1.247      ;
; 1.098 ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[7]  ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[21] ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.005      ; 1.255      ;
; 1.100 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[15] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25] ; Arena_clk       ; Arena_clk   ; 0.000        ; 0.001      ; 1.253      ;
; 1.101 ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[14] ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[27] ; Arena_clk       ; Arena_clk   ; 0.000        ; -0.001     ; 1.252      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+-----------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_clk'                                                                                                  ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_clk ; Rise       ; Arena_clk                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst1[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Fall       ; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25] ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_button[0]'                                                                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_button[0] ; Rise       ; Arena_button[0]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_32bitInput:inst2|Arena_octet0[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; Arena_button[0]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[10]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[10]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[11]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[11]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[12]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[12]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[13]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[13]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[14]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[14]|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[15]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[15]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[4]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[4]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[5]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[5]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[9]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[0] ; Rise       ; inst2|Arena_octet0[9]|datac             ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_button[1]'                                                                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_button[1] ; Rise       ; Arena_button[1]                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_32bitInput:inst2|Arena_octet1[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; Arena_button[1]~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[0]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[0]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[10]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[10]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[11]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[11]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[12]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[12]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[13]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[13]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[14]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[14]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[15]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[15]|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[2]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[2]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[3]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[3]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[8]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[9]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_button[1] ; Rise       ; inst2|Arena_octet1[9]|datad             ;
+--------+--------------+----------------+------------------+-----------------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+----------------------+-----------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+-------+-------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; 2.808 ; 2.808 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; 0.552 ; 0.552 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; 0.494 ; 0.494 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; 2.808 ; 2.808 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; 2.590 ; 2.590 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; 2.429 ; 2.429 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; 2.433 ; 2.433 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; 2.491 ; 2.491 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; 2.551 ; 2.551 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; 2.696 ; 2.696 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; 2.376 ; 2.376 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; 2.530 ; 2.530 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; 2.664 ; 2.664 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; 2.459 ; 2.459 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; 2.710 ; 2.710 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; 2.572 ; 2.572 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; 2.457 ; 2.457 ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; 2.759 ; 2.759 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; 0.482 ; 0.482 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; 0.376 ; 0.376 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; 2.753 ; 2.753 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; 2.519 ; 2.519 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; 2.592 ; 2.592 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; 2.473 ; 2.473 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; 2.565 ; 2.565 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; 2.506 ; 2.506 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; 2.694 ; 2.694 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; 2.446 ; 2.446 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; 2.450 ; 2.450 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; 2.656 ; 2.656 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; 2.459 ; 2.459 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; 2.732 ; 2.732 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; 2.759 ; 2.759 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; 2.469 ; 2.469 ; Rise       ; Arena_button[1] ;
+----------------------+-----------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; -0.096 ; -0.096 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; -0.096 ; -0.096 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; -0.150 ; -0.150 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; -2.361 ; -2.361 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; -2.312 ; -2.312 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; -2.158 ; -2.158 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; -2.161 ; -2.161 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; -2.217 ; -2.217 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; -2.274 ; -2.274 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; -2.422 ; -2.422 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; -2.103 ; -2.103 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; -2.174 ; -2.174 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; -2.390 ; -2.390 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; -2.113 ; -2.113 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; -2.364 ; -2.364 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; -2.300 ; -2.300 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; -2.112 ; -2.112 ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; -0.035 ; -0.035 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; -0.035 ; -0.035 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; -0.100 ; -0.100 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; -2.272 ; -2.272 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; -2.250 ; -2.250 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; -2.231 ; -2.231 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; -2.192 ; -2.192 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; -2.283 ; -2.283 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; -2.151 ; -2.151 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; -2.420 ; -2.420 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; -2.168 ; -2.168 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; -2.178 ; -2.178 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; -2.313 ; -2.313 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; -2.183 ; -2.183 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; -2.377 ; -2.377 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; -2.418 ; -2.418 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; -2.190 ; -2.190 ; Rise       ; Arena_button[1] ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Arena_32bitMultiplier_Out[*]   ; Arena_clk  ; 4.482 ; 4.482 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[0]  ; Arena_clk  ; 3.983 ; 3.983 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[1]  ; Arena_clk  ; 3.769 ; 3.769 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[2]  ; Arena_clk  ; 3.951 ; 3.951 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[3]  ; Arena_clk  ; 3.964 ; 3.964 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[4]  ; Arena_clk  ; 4.049 ; 4.049 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[5]  ; Arena_clk  ; 4.067 ; 4.067 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[6]  ; Arena_clk  ; 4.246 ; 4.246 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[7]  ; Arena_clk  ; 4.155 ; 4.155 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[8]  ; Arena_clk  ; 3.975 ; 3.975 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[9]  ; Arena_clk  ; 3.943 ; 3.943 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[10] ; Arena_clk  ; 4.074 ; 4.074 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[11] ; Arena_clk  ; 4.096 ; 4.096 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[12] ; Arena_clk  ; 4.296 ; 4.296 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[13] ; Arena_clk  ; 4.187 ; 4.187 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[14] ; Arena_clk  ; 4.373 ; 4.373 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[15] ; Arena_clk  ; 4.403 ; 4.403 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[16] ; Arena_clk  ; 4.211 ; 4.211 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[17] ; Arena_clk  ; 4.431 ; 4.431 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[18] ; Arena_clk  ; 4.197 ; 4.197 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[19] ; Arena_clk  ; 4.192 ; 4.192 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[20] ; Arena_clk  ; 4.141 ; 4.141 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[21] ; Arena_clk  ; 4.204 ; 4.204 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[22] ; Arena_clk  ; 4.099 ; 4.099 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[23] ; Arena_clk  ; 4.100 ; 4.100 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[24] ; Arena_clk  ; 4.400 ; 4.400 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[25] ; Arena_clk  ; 4.472 ; 4.472 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[26] ; Arena_clk  ; 4.482 ; 4.482 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[27] ; Arena_clk  ; 4.431 ; 4.431 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[28] ; Arena_clk  ; 4.017 ; 4.017 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[29] ; Arena_clk  ; 4.305 ; 4.305 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[30] ; Arena_clk  ; 4.374 ; 4.374 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[31] ; Arena_clk  ; 4.397 ; 4.397 ; Fall       ; Arena_clk       ;
; Arena_segment1_A               ; Arena_clk  ; 4.552 ; 4.552 ; Fall       ; Arena_clk       ;
; Arena_segment1_B               ; Arena_clk  ; 4.575 ; 4.575 ; Fall       ; Arena_clk       ;
; Arena_segment1_C               ; Arena_clk  ; 4.564 ; 4.564 ; Fall       ; Arena_clk       ;
; Arena_segment1_D               ; Arena_clk  ; 4.557 ; 4.557 ; Fall       ; Arena_clk       ;
; Arena_segment1_E               ; Arena_clk  ; 4.570 ; 4.570 ; Fall       ; Arena_clk       ;
; Arena_segment1_F               ; Arena_clk  ; 4.722 ; 4.722 ; Fall       ; Arena_clk       ;
; Arena_segment1_G               ; Arena_clk  ; 4.545 ; 4.545 ; Fall       ; Arena_clk       ;
; Arena_segment2_A               ; Arena_clk  ; 4.437 ; 4.437 ; Fall       ; Arena_clk       ;
; Arena_segment2_B               ; Arena_clk  ; 4.552 ; 4.552 ; Fall       ; Arena_clk       ;
; Arena_segment2_C               ; Arena_clk  ; 4.424 ; 4.424 ; Fall       ; Arena_clk       ;
; Arena_segment2_D               ; Arena_clk  ; 4.488 ; 4.488 ; Fall       ; Arena_clk       ;
; Arena_segment2_E               ; Arena_clk  ; 4.643 ; 4.643 ; Fall       ; Arena_clk       ;
; Arena_segment2_F               ; Arena_clk  ; 4.453 ; 4.453 ; Fall       ; Arena_clk       ;
; Arena_segment2_G               ; Arena_clk  ; 4.446 ; 4.446 ; Fall       ; Arena_clk       ;
; Arena_segment3_A               ; Arena_clk  ; 4.466 ; 4.466 ; Fall       ; Arena_clk       ;
; Arena_segment3_B               ; Arena_clk  ; 4.593 ; 4.593 ; Fall       ; Arena_clk       ;
; Arena_segment3_C               ; Arena_clk  ; 4.410 ; 4.410 ; Fall       ; Arena_clk       ;
; Arena_segment3_D               ; Arena_clk  ; 4.584 ; 4.584 ; Fall       ; Arena_clk       ;
; Arena_segment3_E               ; Arena_clk  ; 4.697 ; 4.697 ; Fall       ; Arena_clk       ;
; Arena_segment3_F               ; Arena_clk  ; 4.558 ; 4.558 ; Fall       ; Arena_clk       ;
; Arena_segment3_G               ; Arena_clk  ; 4.589 ; 4.589 ; Fall       ; Arena_clk       ;
; Arena_segment4_A               ; Arena_clk  ; 4.987 ; 4.987 ; Fall       ; Arena_clk       ;
; Arena_segment4_B               ; Arena_clk  ; 5.012 ; 5.012 ; Fall       ; Arena_clk       ;
; Arena_segment4_C               ; Arena_clk  ; 4.869 ; 4.869 ; Fall       ; Arena_clk       ;
; Arena_segment4_D               ; Arena_clk  ; 4.874 ; 4.874 ; Fall       ; Arena_clk       ;
; Arena_segment4_E               ; Arena_clk  ; 4.874 ; 4.874 ; Fall       ; Arena_clk       ;
; Arena_segment4_F               ; Arena_clk  ; 4.987 ; 4.987 ; Fall       ; Arena_clk       ;
; Arena_segment4_G               ; Arena_clk  ; 4.910 ; 4.910 ; Fall       ; Arena_clk       ;
; Arena_segment5_A               ; Arena_clk  ; 4.733 ; 4.733 ; Fall       ; Arena_clk       ;
; Arena_segment5_B               ; Arena_clk  ; 4.848 ; 4.848 ; Fall       ; Arena_clk       ;
; Arena_segment5_C               ; Arena_clk  ; 4.708 ; 4.708 ; Fall       ; Arena_clk       ;
; Arena_segment5_D               ; Arena_clk  ; 4.716 ; 4.716 ; Fall       ; Arena_clk       ;
; Arena_segment5_E               ; Arena_clk  ; 4.849 ; 4.849 ; Fall       ; Arena_clk       ;
; Arena_segment5_F               ; Arena_clk  ; 4.702 ; 4.702 ; Fall       ; Arena_clk       ;
; Arena_segment5_G               ; Arena_clk  ; 4.740 ; 4.740 ; Fall       ; Arena_clk       ;
; Arena_segment6_A               ; Arena_clk  ; 4.932 ; 4.932 ; Fall       ; Arena_clk       ;
; Arena_segment6_B               ; Arena_clk  ; 4.749 ; 4.749 ; Fall       ; Arena_clk       ;
; Arena_segment6_C               ; Arena_clk  ; 4.827 ; 4.827 ; Fall       ; Arena_clk       ;
; Arena_segment6_D               ; Arena_clk  ; 4.699 ; 4.699 ; Fall       ; Arena_clk       ;
; Arena_segment6_E               ; Arena_clk  ; 4.707 ; 4.707 ; Fall       ; Arena_clk       ;
; Arena_segment6_F               ; Arena_clk  ; 4.941 ; 4.941 ; Fall       ; Arena_clk       ;
; Arena_segment6_G               ; Arena_clk  ; 4.816 ; 4.816 ; Fall       ; Arena_clk       ;
; Arena_segment7_A               ; Arena_clk  ; 5.125 ; 5.125 ; Fall       ; Arena_clk       ;
; Arena_segment7_B               ; Arena_clk  ; 5.231 ; 5.231 ; Fall       ; Arena_clk       ;
; Arena_segment7_C               ; Arena_clk  ; 5.118 ; 5.118 ; Fall       ; Arena_clk       ;
; Arena_segment7_D               ; Arena_clk  ; 5.249 ; 5.249 ; Fall       ; Arena_clk       ;
; Arena_segment7_E               ; Arena_clk  ; 5.243 ; 5.243 ; Fall       ; Arena_clk       ;
; Arena_segment7_F               ; Arena_clk  ; 5.117 ; 5.117 ; Fall       ; Arena_clk       ;
; Arena_segment7_G               ; Arena_clk  ; 5.125 ; 5.125 ; Fall       ; Arena_clk       ;
; Arena_segment8_A               ; Arena_clk  ; 4.816 ; 4.816 ; Fall       ; Arena_clk       ;
; Arena_segment8_B               ; Arena_clk  ; 4.801 ; 4.801 ; Fall       ; Arena_clk       ;
; Arena_segment8_C               ; Arena_clk  ; 4.800 ; 4.800 ; Fall       ; Arena_clk       ;
; Arena_segment8_D               ; Arena_clk  ; 4.806 ; 4.806 ; Fall       ; Arena_clk       ;
; Arena_segment8_E               ; Arena_clk  ; 4.891 ; 4.891 ; Fall       ; Arena_clk       ;
; Arena_segment8_F               ; Arena_clk  ; 4.816 ; 4.816 ; Fall       ; Arena_clk       ;
; Arena_segment8_G               ; Arena_clk  ; 4.888 ; 4.888 ; Fall       ; Arena_clk       ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Arena_32bitMultiplier_Out[*]   ; Arena_clk  ; 3.769 ; 3.769 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[0]  ; Arena_clk  ; 3.983 ; 3.983 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[1]  ; Arena_clk  ; 3.769 ; 3.769 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[2]  ; Arena_clk  ; 3.951 ; 3.951 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[3]  ; Arena_clk  ; 3.964 ; 3.964 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[4]  ; Arena_clk  ; 4.049 ; 4.049 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[5]  ; Arena_clk  ; 4.067 ; 4.067 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[6]  ; Arena_clk  ; 4.246 ; 4.246 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[7]  ; Arena_clk  ; 4.155 ; 4.155 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[8]  ; Arena_clk  ; 3.975 ; 3.975 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[9]  ; Arena_clk  ; 3.943 ; 3.943 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[10] ; Arena_clk  ; 4.074 ; 4.074 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[11] ; Arena_clk  ; 4.096 ; 4.096 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[12] ; Arena_clk  ; 4.296 ; 4.296 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[13] ; Arena_clk  ; 4.187 ; 4.187 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[14] ; Arena_clk  ; 4.373 ; 4.373 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[15] ; Arena_clk  ; 4.403 ; 4.403 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[16] ; Arena_clk  ; 4.211 ; 4.211 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[17] ; Arena_clk  ; 4.431 ; 4.431 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[18] ; Arena_clk  ; 4.197 ; 4.197 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[19] ; Arena_clk  ; 4.192 ; 4.192 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[20] ; Arena_clk  ; 4.141 ; 4.141 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[21] ; Arena_clk  ; 4.204 ; 4.204 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[22] ; Arena_clk  ; 4.099 ; 4.099 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[23] ; Arena_clk  ; 4.100 ; 4.100 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[24] ; Arena_clk  ; 4.400 ; 4.400 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[25] ; Arena_clk  ; 4.472 ; 4.472 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[26] ; Arena_clk  ; 4.482 ; 4.482 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[27] ; Arena_clk  ; 4.431 ; 4.431 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[28] ; Arena_clk  ; 4.017 ; 4.017 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[29] ; Arena_clk  ; 4.305 ; 4.305 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[30] ; Arena_clk  ; 4.374 ; 4.374 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[31] ; Arena_clk  ; 4.397 ; 4.397 ; Fall       ; Arena_clk       ;
; Arena_segment1_A               ; Arena_clk  ; 4.339 ; 4.339 ; Fall       ; Arena_clk       ;
; Arena_segment1_B               ; Arena_clk  ; 4.367 ; 4.367 ; Fall       ; Arena_clk       ;
; Arena_segment1_C               ; Arena_clk  ; 4.358 ; 4.358 ; Fall       ; Arena_clk       ;
; Arena_segment1_D               ; Arena_clk  ; 4.347 ; 4.347 ; Fall       ; Arena_clk       ;
; Arena_segment1_E               ; Arena_clk  ; 4.358 ; 4.358 ; Fall       ; Arena_clk       ;
; Arena_segment1_F               ; Arena_clk  ; 4.509 ; 4.509 ; Fall       ; Arena_clk       ;
; Arena_segment1_G               ; Arena_clk  ; 4.336 ; 4.336 ; Fall       ; Arena_clk       ;
; Arena_segment2_A               ; Arena_clk  ; 4.405 ; 4.405 ; Fall       ; Arena_clk       ;
; Arena_segment2_B               ; Arena_clk  ; 4.527 ; 4.527 ; Fall       ; Arena_clk       ;
; Arena_segment2_C               ; Arena_clk  ; 4.384 ; 4.384 ; Fall       ; Arena_clk       ;
; Arena_segment2_D               ; Arena_clk  ; 4.451 ; 4.451 ; Fall       ; Arena_clk       ;
; Arena_segment2_E               ; Arena_clk  ; 4.606 ; 4.606 ; Fall       ; Arena_clk       ;
; Arena_segment2_F               ; Arena_clk  ; 4.417 ; 4.417 ; Fall       ; Arena_clk       ;
; Arena_segment2_G               ; Arena_clk  ; 4.409 ; 4.409 ; Fall       ; Arena_clk       ;
; Arena_segment3_A               ; Arena_clk  ; 4.031 ; 4.031 ; Fall       ; Arena_clk       ;
; Arena_segment3_B               ; Arena_clk  ; 4.158 ; 4.158 ; Fall       ; Arena_clk       ;
; Arena_segment3_C               ; Arena_clk  ; 3.982 ; 3.982 ; Fall       ; Arena_clk       ;
; Arena_segment3_D               ; Arena_clk  ; 4.153 ; 4.153 ; Fall       ; Arena_clk       ;
; Arena_segment3_E               ; Arena_clk  ; 4.270 ; 4.270 ; Fall       ; Arena_clk       ;
; Arena_segment3_F               ; Arena_clk  ; 4.123 ; 4.123 ; Fall       ; Arena_clk       ;
; Arena_segment3_G               ; Arena_clk  ; 4.163 ; 4.163 ; Fall       ; Arena_clk       ;
; Arena_segment4_A               ; Arena_clk  ; 4.750 ; 4.750 ; Fall       ; Arena_clk       ;
; Arena_segment4_B               ; Arena_clk  ; 4.771 ; 4.771 ; Fall       ; Arena_clk       ;
; Arena_segment4_C               ; Arena_clk  ; 4.628 ; 4.628 ; Fall       ; Arena_clk       ;
; Arena_segment4_D               ; Arena_clk  ; 4.632 ; 4.632 ; Fall       ; Arena_clk       ;
; Arena_segment4_E               ; Arena_clk  ; 4.637 ; 4.637 ; Fall       ; Arena_clk       ;
; Arena_segment4_F               ; Arena_clk  ; 4.751 ; 4.751 ; Fall       ; Arena_clk       ;
; Arena_segment4_G               ; Arena_clk  ; 4.675 ; 4.675 ; Fall       ; Arena_clk       ;
; Arena_segment5_A               ; Arena_clk  ; 4.589 ; 4.589 ; Fall       ; Arena_clk       ;
; Arena_segment5_B               ; Arena_clk  ; 4.707 ; 4.707 ; Fall       ; Arena_clk       ;
; Arena_segment5_C               ; Arena_clk  ; 4.567 ; 4.567 ; Fall       ; Arena_clk       ;
; Arena_segment5_D               ; Arena_clk  ; 4.580 ; 4.580 ; Fall       ; Arena_clk       ;
; Arena_segment5_E               ; Arena_clk  ; 4.710 ; 4.710 ; Fall       ; Arena_clk       ;
; Arena_segment5_F               ; Arena_clk  ; 4.570 ; 4.570 ; Fall       ; Arena_clk       ;
; Arena_segment5_G               ; Arena_clk  ; 4.598 ; 4.598 ; Fall       ; Arena_clk       ;
; Arena_segment6_A               ; Arena_clk  ; 4.489 ; 4.489 ; Fall       ; Arena_clk       ;
; Arena_segment6_B               ; Arena_clk  ; 4.294 ; 4.294 ; Fall       ; Arena_clk       ;
; Arena_segment6_C               ; Arena_clk  ; 4.366 ; 4.366 ; Fall       ; Arena_clk       ;
; Arena_segment6_D               ; Arena_clk  ; 4.241 ; 4.241 ; Fall       ; Arena_clk       ;
; Arena_segment6_E               ; Arena_clk  ; 4.255 ; 4.255 ; Fall       ; Arena_clk       ;
; Arena_segment6_F               ; Arena_clk  ; 4.488 ; 4.488 ; Fall       ; Arena_clk       ;
; Arena_segment6_G               ; Arena_clk  ; 4.374 ; 4.374 ; Fall       ; Arena_clk       ;
; Arena_segment7_A               ; Arena_clk  ; 4.903 ; 4.903 ; Fall       ; Arena_clk       ;
; Arena_segment7_B               ; Arena_clk  ; 5.009 ; 5.009 ; Fall       ; Arena_clk       ;
; Arena_segment7_C               ; Arena_clk  ; 4.892 ; 4.892 ; Fall       ; Arena_clk       ;
; Arena_segment7_D               ; Arena_clk  ; 5.027 ; 5.027 ; Fall       ; Arena_clk       ;
; Arena_segment7_E               ; Arena_clk  ; 5.021 ; 5.021 ; Fall       ; Arena_clk       ;
; Arena_segment7_F               ; Arena_clk  ; 4.896 ; 4.896 ; Fall       ; Arena_clk       ;
; Arena_segment7_G               ; Arena_clk  ; 4.903 ; 4.903 ; Fall       ; Arena_clk       ;
; Arena_segment8_A               ; Arena_clk  ; 4.638 ; 4.638 ; Fall       ; Arena_clk       ;
; Arena_segment8_B               ; Arena_clk  ; 4.628 ; 4.628 ; Fall       ; Arena_clk       ;
; Arena_segment8_C               ; Arena_clk  ; 4.619 ; 4.619 ; Fall       ; Arena_clk       ;
; Arena_segment8_D               ; Arena_clk  ; 4.624 ; 4.624 ; Fall       ; Arena_clk       ;
; Arena_segment8_E               ; Arena_clk  ; 4.703 ; 4.703 ; Fall       ; Arena_clk       ;
; Arena_segment8_F               ; Arena_clk  ; 4.622 ; 4.622 ; Fall       ; Arena_clk       ;
; Arena_segment8_G               ; Arena_clk  ; 4.711 ; 4.711 ; Fall       ; Arena_clk       ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -26.263  ; 0.246 ; N/A      ; N/A     ; -1.380              ;
;  Arena_button[0] ; N/A      ; N/A   ; N/A      ; N/A     ; -1.380              ;
;  Arena_button[1] ; N/A      ; N/A   ; N/A      ; N/A     ; -1.380              ;
;  Arena_clk       ; -26.263  ; 0.246 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -487.279 ; 0.0   ; 0.0      ; 0.0     ; -68.14              ;
;  Arena_button[0] ; N/A      ; N/A   ; N/A      ; N/A     ; -1.380              ;
;  Arena_button[1] ; N/A      ; N/A   ; N/A      ; N/A     ; -1.380              ;
;  Arena_clk       ; -487.279 ; 0.000 ; N/A      ; N/A     ; -65.380             ;
+------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+----------------------+-----------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+-------+-------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; 5.310 ; 5.310 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; 1.694 ; 1.694 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; 1.413 ; 1.413 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; 5.310 ; 5.310 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; 4.835 ; 4.835 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; 4.447 ; 4.447 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; 4.490 ; 4.490 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; 4.606 ; 4.606 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; 4.765 ; 4.765 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; 5.091 ; 5.091 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; 4.402 ; 4.402 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; 4.725 ; 4.725 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; 4.923 ; 4.923 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; 4.564 ; 4.564 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; 5.024 ; 5.024 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; 4.747 ; 4.747 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; 4.539 ; 4.539 ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; 5.191 ; 5.191 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; 1.538 ; 1.538 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; 1.210 ; 1.210 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; 5.191 ; 5.191 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; 4.664 ; 4.664 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; 4.812 ; 4.812 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; 4.604 ; 4.604 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; 4.823 ; 4.823 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; 4.671 ; 4.671 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; 5.051 ; 5.051 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; 4.558 ; 4.558 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; 4.562 ; 4.562 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; 5.006 ; 5.006 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; 4.565 ; 4.565 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; 5.107 ; 5.107 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; 5.137 ; 5.137 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; 4.551 ; 4.551 ; Rise       ; Arena_button[1] ;
+----------------------+-----------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port      ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+-----------------+--------+--------+------------+-----------------+
; Arena_octalBits[*]   ; Arena_button[0] ; -0.096 ; -0.096 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[0]  ; Arena_button[0] ; -0.096 ; -0.096 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[1]  ; Arena_button[0] ; -0.150 ; -0.150 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[2]  ; Arena_button[0] ; -2.361 ; -2.361 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[3]  ; Arena_button[0] ; -2.312 ; -2.312 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[4]  ; Arena_button[0] ; -2.158 ; -2.158 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[5]  ; Arena_button[0] ; -2.161 ; -2.161 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[6]  ; Arena_button[0] ; -2.217 ; -2.217 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[7]  ; Arena_button[0] ; -2.274 ; -2.274 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[8]  ; Arena_button[0] ; -2.422 ; -2.422 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[9]  ; Arena_button[0] ; -2.103 ; -2.103 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[10] ; Arena_button[0] ; -2.174 ; -2.174 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[11] ; Arena_button[0] ; -2.390 ; -2.390 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[12] ; Arena_button[0] ; -2.113 ; -2.113 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[13] ; Arena_button[0] ; -2.364 ; -2.364 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[14] ; Arena_button[0] ; -2.300 ; -2.300 ; Rise       ; Arena_button[0] ;
;  Arena_octalBits[15] ; Arena_button[0] ; -2.112 ; -2.112 ; Rise       ; Arena_button[0] ;
; Arena_octalBits[*]   ; Arena_button[1] ; -0.035 ; -0.035 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[0]  ; Arena_button[1] ; -0.035 ; -0.035 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[1]  ; Arena_button[1] ; -0.100 ; -0.100 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[2]  ; Arena_button[1] ; -2.272 ; -2.272 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[3]  ; Arena_button[1] ; -2.250 ; -2.250 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[4]  ; Arena_button[1] ; -2.231 ; -2.231 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[5]  ; Arena_button[1] ; -2.192 ; -2.192 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[6]  ; Arena_button[1] ; -2.283 ; -2.283 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[7]  ; Arena_button[1] ; -2.151 ; -2.151 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[8]  ; Arena_button[1] ; -2.420 ; -2.420 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[9]  ; Arena_button[1] ; -2.168 ; -2.168 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[10] ; Arena_button[1] ; -2.178 ; -2.178 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[11] ; Arena_button[1] ; -2.313 ; -2.313 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[12] ; Arena_button[1] ; -2.183 ; -2.183 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[13] ; Arena_button[1] ; -2.377 ; -2.377 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[14] ; Arena_button[1] ; -2.418 ; -2.418 ; Rise       ; Arena_button[1] ;
;  Arena_octalBits[15] ; Arena_button[1] ; -2.190 ; -2.190 ; Rise       ; Arena_button[1] ;
+----------------------+-----------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Arena_32bitMultiplier_Out[*]   ; Arena_clk  ; 8.125 ; 8.125 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[0]  ; Arena_clk  ; 7.217 ; 7.217 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[1]  ; Arena_clk  ; 6.716 ; 6.716 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[2]  ; Arena_clk  ; 7.174 ; 7.174 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[3]  ; Arena_clk  ; 7.183 ; 7.183 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[4]  ; Arena_clk  ; 7.330 ; 7.330 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[5]  ; Arena_clk  ; 7.346 ; 7.346 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[6]  ; Arena_clk  ; 7.607 ; 7.607 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[7]  ; Arena_clk  ; 7.552 ; 7.552 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[8]  ; Arena_clk  ; 7.052 ; 7.052 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[9]  ; Arena_clk  ; 7.165 ; 7.165 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[10] ; Arena_clk  ; 7.266 ; 7.266 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[11] ; Arena_clk  ; 7.454 ; 7.454 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[12] ; Arena_clk  ; 7.748 ; 7.748 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[13] ; Arena_clk  ; 7.439 ; 7.439 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[14] ; Arena_clk  ; 7.944 ; 7.944 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[15] ; Arena_clk  ; 7.978 ; 7.978 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[16] ; Arena_clk  ; 7.540 ; 7.540 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[17] ; Arena_clk  ; 8.018 ; 8.018 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[18] ; Arena_clk  ; 7.529 ; 7.529 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[19] ; Arena_clk  ; 7.511 ; 7.511 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[20] ; Arena_clk  ; 7.354 ; 7.354 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[21] ; Arena_clk  ; 7.535 ; 7.535 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[22] ; Arena_clk  ; 7.290 ; 7.290 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[23] ; Arena_clk  ; 7.301 ; 7.301 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[24] ; Arena_clk  ; 7.930 ; 7.930 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[25] ; Arena_clk  ; 8.119 ; 8.119 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[26] ; Arena_clk  ; 8.125 ; 8.125 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[27] ; Arena_clk  ; 7.992 ; 7.992 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[28] ; Arena_clk  ; 7.093 ; 7.093 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[29] ; Arena_clk  ; 7.746 ; 7.746 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[30] ; Arena_clk  ; 7.953 ; 7.953 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[31] ; Arena_clk  ; 7.833 ; 7.833 ; Fall       ; Arena_clk       ;
; Arena_segment1_A               ; Arena_clk  ; 8.484 ; 8.484 ; Fall       ; Arena_clk       ;
; Arena_segment1_B               ; Arena_clk  ; 8.519 ; 8.519 ; Fall       ; Arena_clk       ;
; Arena_segment1_C               ; Arena_clk  ; 8.482 ; 8.482 ; Fall       ; Arena_clk       ;
; Arena_segment1_D               ; Arena_clk  ; 8.495 ; 8.495 ; Fall       ; Arena_clk       ;
; Arena_segment1_E               ; Arena_clk  ; 8.507 ; 8.507 ; Fall       ; Arena_clk       ;
; Arena_segment1_F               ; Arena_clk  ; 8.802 ; 8.802 ; Fall       ; Arena_clk       ;
; Arena_segment1_G               ; Arena_clk  ; 8.487 ; 8.487 ; Fall       ; Arena_clk       ;
; Arena_segment2_A               ; Arena_clk  ; 8.253 ; 8.253 ; Fall       ; Arena_clk       ;
; Arena_segment2_B               ; Arena_clk  ; 8.534 ; 8.534 ; Fall       ; Arena_clk       ;
; Arena_segment2_C               ; Arena_clk  ; 8.242 ; 8.242 ; Fall       ; Arena_clk       ;
; Arena_segment2_D               ; Arena_clk  ; 8.329 ; 8.329 ; Fall       ; Arena_clk       ;
; Arena_segment2_E               ; Arena_clk  ; 8.541 ; 8.541 ; Fall       ; Arena_clk       ;
; Arena_segment2_F               ; Arena_clk  ; 8.271 ; 8.271 ; Fall       ; Arena_clk       ;
; Arena_segment2_G               ; Arena_clk  ; 8.265 ; 8.265 ; Fall       ; Arena_clk       ;
; Arena_segment3_A               ; Arena_clk  ; 8.305 ; 8.305 ; Fall       ; Arena_clk       ;
; Arena_segment3_B               ; Arena_clk  ; 8.472 ; 8.472 ; Fall       ; Arena_clk       ;
; Arena_segment3_C               ; Arena_clk  ; 8.148 ; 8.148 ; Fall       ; Arena_clk       ;
; Arena_segment3_D               ; Arena_clk  ; 8.452 ; 8.452 ; Fall       ; Arena_clk       ;
; Arena_segment3_E               ; Arena_clk  ; 8.678 ; 8.678 ; Fall       ; Arena_clk       ;
; Arena_segment3_F               ; Arena_clk  ; 8.566 ; 8.566 ; Fall       ; Arena_clk       ;
; Arena_segment3_G               ; Arena_clk  ; 8.452 ; 8.452 ; Fall       ; Arena_clk       ;
; Arena_segment4_A               ; Arena_clk  ; 9.348 ; 9.348 ; Fall       ; Arena_clk       ;
; Arena_segment4_B               ; Arena_clk  ; 9.365 ; 9.365 ; Fall       ; Arena_clk       ;
; Arena_segment4_C               ; Arena_clk  ; 9.097 ; 9.097 ; Fall       ; Arena_clk       ;
; Arena_segment4_D               ; Arena_clk  ; 9.106 ; 9.106 ; Fall       ; Arena_clk       ;
; Arena_segment4_E               ; Arena_clk  ; 9.112 ; 9.112 ; Fall       ; Arena_clk       ;
; Arena_segment4_F               ; Arena_clk  ; 9.345 ; 9.345 ; Fall       ; Arena_clk       ;
; Arena_segment4_G               ; Arena_clk  ; 9.149 ; 9.149 ; Fall       ; Arena_clk       ;
; Arena_segment5_A               ; Arena_clk  ; 8.722 ; 8.722 ; Fall       ; Arena_clk       ;
; Arena_segment5_B               ; Arena_clk  ; 8.985 ; 8.985 ; Fall       ; Arena_clk       ;
; Arena_segment5_C               ; Arena_clk  ; 8.679 ; 8.679 ; Fall       ; Arena_clk       ;
; Arena_segment5_D               ; Arena_clk  ; 8.712 ; 8.712 ; Fall       ; Arena_clk       ;
; Arena_segment5_E               ; Arena_clk  ; 8.977 ; 8.977 ; Fall       ; Arena_clk       ;
; Arena_segment5_F               ; Arena_clk  ; 8.699 ; 8.699 ; Fall       ; Arena_clk       ;
; Arena_segment5_G               ; Arena_clk  ; 8.737 ; 8.737 ; Fall       ; Arena_clk       ;
; Arena_segment6_A               ; Arena_clk  ; 9.199 ; 9.199 ; Fall       ; Arena_clk       ;
; Arena_segment6_B               ; Arena_clk  ; 8.766 ; 8.766 ; Fall       ; Arena_clk       ;
; Arena_segment6_C               ; Arena_clk  ; 8.932 ; 8.932 ; Fall       ; Arena_clk       ;
; Arena_segment6_D               ; Arena_clk  ; 8.733 ; 8.733 ; Fall       ; Arena_clk       ;
; Arena_segment6_E               ; Arena_clk  ; 8.732 ; 8.732 ; Fall       ; Arena_clk       ;
; Arena_segment6_F               ; Arena_clk  ; 9.187 ; 9.187 ; Fall       ; Arena_clk       ;
; Arena_segment6_G               ; Arena_clk  ; 8.953 ; 8.953 ; Fall       ; Arena_clk       ;
; Arena_segment7_A               ; Arena_clk  ; 9.532 ; 9.532 ; Fall       ; Arena_clk       ;
; Arena_segment7_B               ; Arena_clk  ; 9.793 ; 9.793 ; Fall       ; Arena_clk       ;
; Arena_segment7_C               ; Arena_clk  ; 9.551 ; 9.551 ; Fall       ; Arena_clk       ;
; Arena_segment7_D               ; Arena_clk  ; 9.821 ; 9.821 ; Fall       ; Arena_clk       ;
; Arena_segment7_E               ; Arena_clk  ; 9.781 ; 9.781 ; Fall       ; Arena_clk       ;
; Arena_segment7_F               ; Arena_clk  ; 9.554 ; 9.554 ; Fall       ; Arena_clk       ;
; Arena_segment7_G               ; Arena_clk  ; 9.565 ; 9.565 ; Fall       ; Arena_clk       ;
; Arena_segment8_A               ; Arena_clk  ; 8.936 ; 8.936 ; Fall       ; Arena_clk       ;
; Arena_segment8_B               ; Arena_clk  ; 8.922 ; 8.922 ; Fall       ; Arena_clk       ;
; Arena_segment8_C               ; Arena_clk  ; 8.888 ; 8.888 ; Fall       ; Arena_clk       ;
; Arena_segment8_D               ; Arena_clk  ; 8.926 ; 8.926 ; Fall       ; Arena_clk       ;
; Arena_segment8_E               ; Arena_clk  ; 9.135 ; 9.135 ; Fall       ; Arena_clk       ;
; Arena_segment8_F               ; Arena_clk  ; 8.929 ; 8.929 ; Fall       ; Arena_clk       ;
; Arena_segment8_G               ; Arena_clk  ; 9.135 ; 9.135 ; Fall       ; Arena_clk       ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------------------+------------+-------+-------+------------+-----------------+
; Arena_32bitMultiplier_Out[*]   ; Arena_clk  ; 3.769 ; 3.769 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[0]  ; Arena_clk  ; 3.983 ; 3.983 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[1]  ; Arena_clk  ; 3.769 ; 3.769 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[2]  ; Arena_clk  ; 3.951 ; 3.951 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[3]  ; Arena_clk  ; 3.964 ; 3.964 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[4]  ; Arena_clk  ; 4.049 ; 4.049 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[5]  ; Arena_clk  ; 4.067 ; 4.067 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[6]  ; Arena_clk  ; 4.246 ; 4.246 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[7]  ; Arena_clk  ; 4.155 ; 4.155 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[8]  ; Arena_clk  ; 3.975 ; 3.975 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[9]  ; Arena_clk  ; 3.943 ; 3.943 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[10] ; Arena_clk  ; 4.074 ; 4.074 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[11] ; Arena_clk  ; 4.096 ; 4.096 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[12] ; Arena_clk  ; 4.296 ; 4.296 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[13] ; Arena_clk  ; 4.187 ; 4.187 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[14] ; Arena_clk  ; 4.373 ; 4.373 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[15] ; Arena_clk  ; 4.403 ; 4.403 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[16] ; Arena_clk  ; 4.211 ; 4.211 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[17] ; Arena_clk  ; 4.431 ; 4.431 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[18] ; Arena_clk  ; 4.197 ; 4.197 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[19] ; Arena_clk  ; 4.192 ; 4.192 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[20] ; Arena_clk  ; 4.141 ; 4.141 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[21] ; Arena_clk  ; 4.204 ; 4.204 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[22] ; Arena_clk  ; 4.099 ; 4.099 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[23] ; Arena_clk  ; 4.100 ; 4.100 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[24] ; Arena_clk  ; 4.400 ; 4.400 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[25] ; Arena_clk  ; 4.472 ; 4.472 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[26] ; Arena_clk  ; 4.482 ; 4.482 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[27] ; Arena_clk  ; 4.431 ; 4.431 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[28] ; Arena_clk  ; 4.017 ; 4.017 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[29] ; Arena_clk  ; 4.305 ; 4.305 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[30] ; Arena_clk  ; 4.374 ; 4.374 ; Fall       ; Arena_clk       ;
;  Arena_32bitMultiplier_Out[31] ; Arena_clk  ; 4.397 ; 4.397 ; Fall       ; Arena_clk       ;
; Arena_segment1_A               ; Arena_clk  ; 4.339 ; 4.339 ; Fall       ; Arena_clk       ;
; Arena_segment1_B               ; Arena_clk  ; 4.367 ; 4.367 ; Fall       ; Arena_clk       ;
; Arena_segment1_C               ; Arena_clk  ; 4.358 ; 4.358 ; Fall       ; Arena_clk       ;
; Arena_segment1_D               ; Arena_clk  ; 4.347 ; 4.347 ; Fall       ; Arena_clk       ;
; Arena_segment1_E               ; Arena_clk  ; 4.358 ; 4.358 ; Fall       ; Arena_clk       ;
; Arena_segment1_F               ; Arena_clk  ; 4.509 ; 4.509 ; Fall       ; Arena_clk       ;
; Arena_segment1_G               ; Arena_clk  ; 4.336 ; 4.336 ; Fall       ; Arena_clk       ;
; Arena_segment2_A               ; Arena_clk  ; 4.405 ; 4.405 ; Fall       ; Arena_clk       ;
; Arena_segment2_B               ; Arena_clk  ; 4.527 ; 4.527 ; Fall       ; Arena_clk       ;
; Arena_segment2_C               ; Arena_clk  ; 4.384 ; 4.384 ; Fall       ; Arena_clk       ;
; Arena_segment2_D               ; Arena_clk  ; 4.451 ; 4.451 ; Fall       ; Arena_clk       ;
; Arena_segment2_E               ; Arena_clk  ; 4.606 ; 4.606 ; Fall       ; Arena_clk       ;
; Arena_segment2_F               ; Arena_clk  ; 4.417 ; 4.417 ; Fall       ; Arena_clk       ;
; Arena_segment2_G               ; Arena_clk  ; 4.409 ; 4.409 ; Fall       ; Arena_clk       ;
; Arena_segment3_A               ; Arena_clk  ; 4.031 ; 4.031 ; Fall       ; Arena_clk       ;
; Arena_segment3_B               ; Arena_clk  ; 4.158 ; 4.158 ; Fall       ; Arena_clk       ;
; Arena_segment3_C               ; Arena_clk  ; 3.982 ; 3.982 ; Fall       ; Arena_clk       ;
; Arena_segment3_D               ; Arena_clk  ; 4.153 ; 4.153 ; Fall       ; Arena_clk       ;
; Arena_segment3_E               ; Arena_clk  ; 4.270 ; 4.270 ; Fall       ; Arena_clk       ;
; Arena_segment3_F               ; Arena_clk  ; 4.123 ; 4.123 ; Fall       ; Arena_clk       ;
; Arena_segment3_G               ; Arena_clk  ; 4.163 ; 4.163 ; Fall       ; Arena_clk       ;
; Arena_segment4_A               ; Arena_clk  ; 4.750 ; 4.750 ; Fall       ; Arena_clk       ;
; Arena_segment4_B               ; Arena_clk  ; 4.771 ; 4.771 ; Fall       ; Arena_clk       ;
; Arena_segment4_C               ; Arena_clk  ; 4.628 ; 4.628 ; Fall       ; Arena_clk       ;
; Arena_segment4_D               ; Arena_clk  ; 4.632 ; 4.632 ; Fall       ; Arena_clk       ;
; Arena_segment4_E               ; Arena_clk  ; 4.637 ; 4.637 ; Fall       ; Arena_clk       ;
; Arena_segment4_F               ; Arena_clk  ; 4.751 ; 4.751 ; Fall       ; Arena_clk       ;
; Arena_segment4_G               ; Arena_clk  ; 4.675 ; 4.675 ; Fall       ; Arena_clk       ;
; Arena_segment5_A               ; Arena_clk  ; 4.589 ; 4.589 ; Fall       ; Arena_clk       ;
; Arena_segment5_B               ; Arena_clk  ; 4.707 ; 4.707 ; Fall       ; Arena_clk       ;
; Arena_segment5_C               ; Arena_clk  ; 4.567 ; 4.567 ; Fall       ; Arena_clk       ;
; Arena_segment5_D               ; Arena_clk  ; 4.580 ; 4.580 ; Fall       ; Arena_clk       ;
; Arena_segment5_E               ; Arena_clk  ; 4.710 ; 4.710 ; Fall       ; Arena_clk       ;
; Arena_segment5_F               ; Arena_clk  ; 4.570 ; 4.570 ; Fall       ; Arena_clk       ;
; Arena_segment5_G               ; Arena_clk  ; 4.598 ; 4.598 ; Fall       ; Arena_clk       ;
; Arena_segment6_A               ; Arena_clk  ; 4.489 ; 4.489 ; Fall       ; Arena_clk       ;
; Arena_segment6_B               ; Arena_clk  ; 4.294 ; 4.294 ; Fall       ; Arena_clk       ;
; Arena_segment6_C               ; Arena_clk  ; 4.366 ; 4.366 ; Fall       ; Arena_clk       ;
; Arena_segment6_D               ; Arena_clk  ; 4.241 ; 4.241 ; Fall       ; Arena_clk       ;
; Arena_segment6_E               ; Arena_clk  ; 4.255 ; 4.255 ; Fall       ; Arena_clk       ;
; Arena_segment6_F               ; Arena_clk  ; 4.488 ; 4.488 ; Fall       ; Arena_clk       ;
; Arena_segment6_G               ; Arena_clk  ; 4.374 ; 4.374 ; Fall       ; Arena_clk       ;
; Arena_segment7_A               ; Arena_clk  ; 4.903 ; 4.903 ; Fall       ; Arena_clk       ;
; Arena_segment7_B               ; Arena_clk  ; 5.009 ; 5.009 ; Fall       ; Arena_clk       ;
; Arena_segment7_C               ; Arena_clk  ; 4.892 ; 4.892 ; Fall       ; Arena_clk       ;
; Arena_segment7_D               ; Arena_clk  ; 5.027 ; 5.027 ; Fall       ; Arena_clk       ;
; Arena_segment7_E               ; Arena_clk  ; 5.021 ; 5.021 ; Fall       ; Arena_clk       ;
; Arena_segment7_F               ; Arena_clk  ; 4.896 ; 4.896 ; Fall       ; Arena_clk       ;
; Arena_segment7_G               ; Arena_clk  ; 4.903 ; 4.903 ; Fall       ; Arena_clk       ;
; Arena_segment8_A               ; Arena_clk  ; 4.638 ; 4.638 ; Fall       ; Arena_clk       ;
; Arena_segment8_B               ; Arena_clk  ; 4.628 ; 4.628 ; Fall       ; Arena_clk       ;
; Arena_segment8_C               ; Arena_clk  ; 4.619 ; 4.619 ; Fall       ; Arena_clk       ;
; Arena_segment8_D               ; Arena_clk  ; 4.624 ; 4.624 ; Fall       ; Arena_clk       ;
; Arena_segment8_E               ; Arena_clk  ; 4.703 ; 4.703 ; Fall       ; Arena_clk       ;
; Arena_segment8_F               ; Arena_clk  ; 4.622 ; 4.622 ; Fall       ; Arena_clk       ;
; Arena_segment8_G               ; Arena_clk  ; 4.711 ; 4.711 ; Fall       ; Arena_clk       ;
+--------------------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Setup Transfers                                                             ;
+-----------------+-----------+----------+----------+----------+--------------+
; From Clock      ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths     ;
+-----------------+-----------+----------+----------+----------+--------------+
; Arena_button[0] ; Arena_clk ; 0        ; 0        ; 16       ; 0            ;
; Arena_button[1] ; Arena_clk ; 0        ; 0        ; 16       ; 0            ;
; Arena_clk       ; Arena_clk ; 0        ; 0        ; 0        ; > 2147483647 ;
+-----------------+-----------+----------+----------+----------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Hold Transfers                                                              ;
+-----------------+-----------+----------+----------+----------+--------------+
; From Clock      ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths     ;
+-----------------+-----------+----------+----------+----------+--------------+
; Arena_button[0] ; Arena_clk ; 0        ; 0        ; 16       ; 0            ;
; Arena_button[1] ; Arena_clk ; 0        ; 0        ; 16       ; 0            ;
; Arena_clk       ; Arena_clk ; 0        ; 0        ; 0        ; > 2147483647 ;
+-----------------+-----------+----------+----------+----------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 88    ; 88   ;
; Unconstrained Output Port Paths ; 256   ; 256  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Apr 30 22:08:35 2019
Info: Command: quartus_sta Add_Sub_Mul_Div_Accum_Lab4 -c Add_Sub_Mul_Div_Accum_Lab4
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Add_Sub_Mul_Div_Accum_Lab4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Arena_clk Arena_clk
    Info (332105): create_clock -period 1.000 -name Arena_button[1] Arena_button[1]
    Info (332105): create_clock -period 1.000 -name Arena_button[0] Arena_button[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -26.263
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -26.263      -487.279 Arena_clk 
Info (332146): Worst-case hold slack is 0.246
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.246         0.000 Arena_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -65.380 Arena_clk 
    Info (332119):    -1.380        -1.380 Arena_button[0] 
    Info (332119):    -1.380        -1.380 Arena_button[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.740
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.740      -192.613 Arena_clk 
Info (332146): Worst-case hold slack is 0.275
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.275         0.000 Arena_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -65.380 Arena_clk 
    Info (332119):    -1.380        -1.380 Arena_button[0] 
    Info (332119):    -1.380        -1.380 Arena_button[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4636 megabytes
    Info: Processing ended: Tue Apr 30 22:08:38 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


