# 第十八届竞赛内容分析

## 1.1 管理文件

### 1.1.1 对设计文件进行命名

第十七届赛题有涉及，比较简单

### 1.1.2 库文件的管理

和上一点一样，两个合在一起是第一题，属于送分题

---

以上操作为第一题，占5分（5/100），应该在一分钟内完成（小tips：其实可以提前建立好，正式考试时可以节约该时间）

个人预测：应该还会延续17届的风格

---

## 1.2 制作原理图库元件及PCB封装

### 1.2.1 单个或多门原理图封装的创建

第十七届是单门器件（USB连接器），常见的多门器件有集成运放，可以参考：[AD PCB设计 一个原理图多个part 及多part元件的放置 - 知乎](https://zhuanlan.zhihu.com/p/499321214)

### 1.2.2 QFN芯片的PCB封装的创建

17届没有涉及，第17届考察的是USB-5P连接器的封装

### 1.2.3 特殊外形结构体PCB封装的创建（18届大纲新增）

17届有涉及，也就是USB了，常见的特殊外形就是各种连接器，各种插件

### 1.2.4 原理图封装分配对应的PCB封装

17届有涉及，也很简单，原理图文件下打开顶部-工具-封装管理器

### 1.2.5 元件库的管理

有涉及，体现在第一题上，属于送分题

---

以上操作为第二题，占20分（20/100），应该在20分钟内完成（tips：封装如果实在不会画可以适当放弃，不是不画，是不按

个人预测：18届大纲新增特殊外形封装绘制，可能18届会继续出关于连接器的封装，当然QFN封装也不可忽视，关于练习也可以在我整理的封装中单独练习，基本上是连接器或QFN二选一了

---

## 1.3 抄画电路原理图

### 1.3.1 原理图模板文件的绘制与应用（18届大纲新增）

17届其实早有涉及，应该还会继续延续

### 1.3.2 根据筛选条件调用元件库中元件

17届未涉及，我们在调用库中元件的时候直接看名字就行了，器件不多其实不用筛选

### 1.3.3 添加相应的属性值

17届有涉及，就是添加位号和属性值

### 1.3.4 IO口接口形状的认识

17届未涉及，但是赛题给出的原理图有涉及，这个我们千万不要修改，IO口参考：[Altium Designer 22 Pin I/O的状态修改_ad22 怎么修改原理图的引脚号-CSDN博客](https://blog.csdn.net/qzf1603/article/details/128194120)

### 1.3.5 电源、地符号的添加

17届有涉及，这个简单直接复制粘贴就行

### 1.3.6 页面链接符和网络标号的使用

页面链接符，17届未涉及，使用参考：[Altium Designer 应用小技巧：多层原理图设计 - 知乎](https://zhuanlan.zhihu.com/p/418131170)

网络标号，17届有涉及，也就是我们常见的U1,U2和C1,C2什么的

### 1.3.7 原理图总线的添加

17届未涉及，使用参考：[Altium Designer原理图总线及放置方法教程-凡亿设计指南](https://m.fanyedu.com/guideline/275.html)

### 1.3.8 原理图差分线的添加（18届大纲新增）

17届未涉及，我们在添加差分线时，往往在PCB设计时再添加，其实在原理图就可以添加，使用参考：[Altium Designer原理图放置差分信号的方法 - 哔哩哔哩](https://www.bilibili.com/opus/371318519955139150)

### 1.3.9 物料信息表清单的导出

17届未涉及，也就是常说的BOM表，用来采购器件，使用参考：[Altium Designer原理图的BOM输出与设置教程-凡亿设计指南](https://m.fanyedu.com/guideline/288.html)

### 1.3.10 打印文件的输出

17届有涉及，最后一个要点就是要求我们导出这些文件至建立好的Gerber文件夹内，使用参考：[AD25新版Gerber导出教程(25.0.2版本）-CSDN博客](https://blog.csdn.net/weixin_43239241/article/details/143999899#:~:text=AD23%E7%89%88%E6%9C%AC%E5%88%B0AD25%E7%89%88%E6%9C%AC%E7%9A%84Gerber%E6%96%87%E4%BB%B6%E5%AF%BC%E5%87%BA%EF%BC%8C%E5%9D%87%E5%8F%AF%E4%BB%A5%E5%8F%82%E8%80%83%E6%AD%A4%E6%96%87%EF%BC%8C%E6%9C%AC%E6%96%87%E6%8C%89%E7%85%A7AD25%E6%9C%80%E6%96%B0%E7%89%88%E6%9C%AC%E5%81%9A%E5%AF%BC%E5%87%BA%E8%AF%B4%E6%98%8E%E6%BC%94%E7%A4%BA%EF%BC%8C%E8%AF%B7%E6%8C%89%E7%85%A7%E5%9B%BE%E7%A4%BA%E6%93%8D%E4%BD%9C%E8%AE%BE%E7%BD%AE%E5%8D%B3%E5%8F%AF%E3%80%82%20%E5%9C%A8PCB%E7%95%8C%E9%9D%A2%E4%B8%8B%E3%80%90File%E3%80%91%E2%86%92%E3%80%90Fabrication%20Outputs%E3%80%91%E2%86%92%E3%80%90Gerber%20Files%E3%80%91,%E7%82%B9%E5%87%BBApply%E5%8D%B3%E5%8F%AF%EF%BC%8C%E5%AF%BC%E5%87%BA%E6%96%87%E4%BB%B6%E5%8F%AF%E7%9B%B4%E6%8E%A5%E5%85%B3%E9%97%AD%EF%BC%8C%E6%97%A0%E9%9C%80%E4%BF%9D%E5%AD%98%20%E5%9B%9E%E5%88%B0PCB%E7%95%8C%E9%9D%A2%E4%B8%8B%E3%80%90File%E3%80%91%E2%86%92%E3%80%90Fabrication%20Outputs%E3%80%91%E2%86%92%E3%80%90NC%20Drill%20Files%E3%80%91)

### 1.3.11 网表文件的导出

17届未涉及，使用参考：[AD软件如何生成PCB网表-电子发烧友网](https://www.elecfans.com/d/5403620.html)

---

以上操作为第三题，加第四题的最后一小点，占20分（20/100）,都是一些简单的操作，应该在15分钟内完成

个人预测：18届大纲新增在原理图添加差分线，有可能考察，需要注意，其他考点都是简单流程操作，无需担心

---

## 1.4 生成电路板

### 1.4.1 PCB网表的导入

17届未涉及，我估计18届也不会考，因为素材给的是AD格式的，导入网表是给不同的软件准备的，我们使用AD是不需要的

### 1.4.2 板框的绘制与导入

17届有涉及，也就是按照赛题给的尺寸，绘制机械一层和keep out层

### 1.4.3 PCB布局布线的操作

17届有涉及，这个没得说肯定是占整个赛题的大头，需要着重训练，具体细节可以看我的成图流程

### 1.4.4 多层板叠层设置

17届有涉及，四层板必定涉及叠层结构，具体怎么设置需要看自己的习惯，有正片（直接连）和负片（割地）两种选择

### 1.4.5 电源模块的设计

17届有涉及，也就是处理各种电源信号，通常是LDO，DC-DC，AC-DC，DC-AC，开关电源，涉及的知识面比较多，自行了解

### 1.4.6 时钟电路的设计

17届有涉及，也就是晶振了，CPU的心脏。需要尽量靠近CPU，最好做包地处理

### 1.4.7 高速信号等长网络的设计（18届大纲新增）

17届有涉及，虽然是18届大纲新增，但是其实早就体现了

### 1.4.8 差分线对的设计（18届大纲新增）

17届有涉及，虽然是18届大纲新增，但是其实早就体现了，网络名称通常是以“+”、“-”结尾，但是不要和电源正负搞混

### 1.4.9 复用模块功能的使用

17省赛没有涉及，国赛这个功能倒是很重要，可以节省很多时间

### 1.4.10 在PCB编辑电气属性链接，增减元器件

17届未涉及，这个其实就是修改封装和原理图，预计后面也不会出现，有一种情况：当我们PCB设计时，发现封装或原理图出现错误，需要修改用得上

### 1.4.11 PCB测试点的设计（18届大纲新增）

17届未涉及，用途是生产出来后电路板有问题，需要测试，我们可以根据测试点来判断，使用参考：[PCB测试点详解：设计、布置和最佳实践 - 景阳电子](https://www.kingsunpcb.com.cn/baike/24153.html)

### 1.4.12 铺铜平面的绘制

17届有涉及，也就是在顶层和底层铺铜了

### 1.4.13 电源平面、低平面分割（18届大纲新增）

17届有涉及，实际上就是叠层结构了

### 1.4.14 设计验证及DRC的检查方法与优化设计

17届有涉及，DRC检查属于基本流程，发现错误改正错误

### 1.4.15 加工文件的生成（18届大纲新增）

17届有涉及，也就是Gerber文件咯

---

18届大纲看似新增了许多内容，其实都是对17届的补充，因为已经涉及过了，只有一测试点需要我们注意防备一下
