# CS220 Design Assignments
Verilog codes of design assignments course CS220, Spring 2021 IITK under [Prof. Mainak Chaudhuri](https://www.cse.iitk.ac.in/users/mainakc/2021Spring/lectures220.html/).

```
.
├── 1
│   ├── A1Q1_eight_bit_adder_top.v
│   ├── A1Q1_eight_bit_adder.v
│   ├── A1Q1_one_bit_full_adder.v
│   ├── A1Q2_eight_bit_comparator_top.v
│   ├── A1Q2_eight_bit_comparator.v
│   ├── A1Q2_one_bit_comparator.v
│   ├── Problem.txt
│   └── README.md
├── 2
│   ├── A2Q1_decoder3to8.v
│   ├── A2Q1_encoder8to3.v
│   ├── A2Q1_top.v
│   ├── A2Q2_priority_encoder8to3.v
│   ├── A2Q2_top.v
│   ├── A2Q3_blink.v
│   ├── A2Q3_top.v
│   ├── A2Q4_rotate.v
│   ├── A2Q4_top.v
│   ├── Problem.txt
│   └── README.md
├── 3
│   ├── A3Q1_read_top.v
│   ├── A3Q1_read.v
│   ├── A3Q2_fsm_top.v
│   ├── A3Q2_fsm.v
│   ├── Problem.txt
│   └── README.md
├── 4
│   ├── A4Q1_eight_bit_adder.v
│   ├── A4Q1_one_bit_adder.v
│   ├── A4Q1_top.v
│   ├── A4Q2_compute_coordinates.v
│   ├── A4Q2_five_bit_adder.v
│   ├── A4Q2_one_bit_adder.v
│   ├── A4Q2.png
│   ├── A4Q2_top.v
│   ├── Problem.txt
│   └── README.md
├── 5
│   ├── A5Q1_fsm.v
│   ├── A5Q1_top.v
│   ├── A5Q2_compare.v
│   ├── A5Q2_compute_index.v
│   ├── A5Q2_top.v
│   ├── assignment5.pdf
│   ├── Makefile
│   ├── q1-diagram.png
│   ├── q1.jpeg
│   └── README.md
├── 6
│   ├── 16_bit_adder.v
│   ├── 1_bit_adder.v
│   ├── module.v
│   ├── out
│   ├── process.v
│   ├── shift.v
│   └── top.v
├── 7
│   ├── A7Q1_decoder.v
│   ├── A7Q1_top.v
│   ├── A7Q2_header.h
│   ├── A7Q2_process.v
│   ├── A7Q2_register_file.v
│   ├── A7Q2_top.v
│   ├── assignment7.pdf
│   ├── out1.txt
│   ├── out2.txt
│   ├── q1
│   └── q2
└── README.md

7 directories, 64 files
```
