Release 8.1i - Fit L.33
Copyright(c) 1995-2003 Xilinx Inc. All rights reserved

 2-18-2014  9:12AM

NOTE: This file is designed to be imported into a spreadsheet program
such as Microsoft Excel for viewing, printing and sorting. The pipe '|'
character is used as the data field separator.
This file is also designed to support parsing.

Input file:  FPGA_Project_NRES_RTD_board_rev1.ngd
output file: FPGA_Project_NRES_RTD_board_rev1.pad
Part type:   xcr3128xl
Speed grade: -10
Package:     vq100

Pinout by Pin Number:

-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|
Pin Number|Signal Name|Pin Usage|Pin Name|Direction|IO Standard|IO Bank Number|{blank}|Slew Rate|Termination|{blank}|Voltage|Constraint|
P1|X_CS_10|O|I/O|OUTPUT|||||||||
P2|WPU||I/O||||||||||
P3|VCC||VCC||||||||||
P4|TDI||I/O/TDI||||||||||
P5|B0|I|I/O|INPUT|||||||||
P6|WPU||I/O||||||||||
P7|WPU||I/O||||||||||
P8|WPU||I/O||||||||||
P9|WPU||I/O||||||||||
P10|WPU||I/O||||||||||
P11|PE||PORT_EN||||||||||
P12|WPU||I/O||||||||||
P13|WPU||I/O||||||||||
P14|WPU||I/O||||||||||
P15|TMS||I/O/TMS||||||||||
P16|WPU||I/O||||||||||
P17|WPU||I/O||||||||||
P18|VCC||VCC||||||||||
P19|WPU||I/O||||||||||
P20|WPU||I/O||||||||||
P21|X_CS_11|O|I/O|OUTPUT|||||||||
P22|WPU||I/O||||||||||
P23|WPU||I/O||||||||||
P24|WPU||I/O||||||||||
P25|WPU||I/O||||||||||
P26|GND||GND||||||||||
P27|WPU||I/O||||||||||
P28|WPU||I/O||||||||||
P29|WPU||I/O||||||||||
P30|WPU||I/O||||||||||
P31|WPU||I/O||||||||||
P32|WPU||I/O||||||||||
P33|X_CS_0|O|I/O|OUTPUT|||||||||
P34|VCC||VCC||||||||||
P35|START_0|O|I/O|OUTPUT|||||||||
P36|DOUT_0|I|I/O|INPUT|||||||||
P37|X_CS_1|O|I/O|OUTPUT|||||||||
P38|GND||GND||||||||||
P39|VCC||VCC||||||||||
P40|START_1|O|I/O|OUTPUT|||||||||
P41|A5|I|I/O|INPUT|||||||||
P42|DOUT_1|I|I/O|INPUT|||||||||
P43|GND||GND||||||||||
P44|X_CS_2|O|I/O|OUTPUT|||||||||
P45|A4|I|I/O|INPUT|||||||||
P46|START_2|O|I/O|OUTPUT|||||||||
P47|A0|I|I/O|INPUT|||||||||
P48|A1|I|I/O|INPUT|||||||||
P49|A2|I|I/O|INPUT|||||||||
P50|A3|I|I/O|INPUT|||||||||
P51|VCC||VCC||||||||||
P52|DIN_FPGA|I|I/O|INPUT|||||||||
P53|SCLK_FPGA|I|I/O|INPUT|||||||||
P54|X_SHDN|I|I/O|INPUT|||||||||
P55|START|I|I/O|INPUT|||||||||
P56|B1|I|I/O|INPUT|||||||||
P57|X_RESET|O|I/O|OUTPUT|||||||||
P58|DOUT_2|I|I/O|INPUT|||||||||
P59|GND||GND||||||||||
P60|DIN|O|I/O|OUTPUT|||||||||
P61|SCLK|O|I/O|OUTPUT|||||||||
P62|TCK||I/O/TCK||||||||||
P63|X_CS_3|O|I/O|OUTPUT|||||||||
P64|START_3|O|I/O|OUTPUT|||||||||
P65|WSTRB|I|I/O|INPUT|||||||||
P66|VCC||VCC||||||||||
P67|DOUT|O|I/O|OUTPUT|||||||||
P68|X_RESET_FPGA|I|I/O|INPUT|||||||||
P69|DOUT_3|I|I/O|INPUT|||||||||
P70|X_CS_4|O|I/O|OUTPUT|||||||||
P71|START_4|O|I/O|OUTPUT|||||||||
P72|DOUT_4|I|I/O|INPUT|||||||||
P73|TDO||I/O/TDO||||||||||
P74|GND||GND||||||||||
P75|X_CS_5|O|I/O|OUTPUT|||||||||
P76|START_5|O|I/O|OUTPUT|||||||||
P77|DOUT_5|I|I/O|INPUT|||||||||
P78|X_CS_6|O|I/O|OUTPUT|||||||||
P79|START_6|O|I/O|OUTPUT|||||||||
P80|DOUT_6|I|I/O|INPUT|||||||||
P81|X_CS_7|O|I/O|OUTPUT|||||||||
P82|VCC||VCC||||||||||
P83|START_7|O|I/O|OUTPUT|||||||||
P84|DOUT_7|I|I/O|INPUT|||||||||
P85|X_CS_8|O|I/O|OUTPUT|||||||||
P86|GND||GND||||||||||
P87|WPU||IN3/GCK3||||||||||
P88|WPU||IN2/GCK2||||||||||
P89|WPU||IN1/GCK1||||||||||
P90|WPU||IN0/GCK0||||||||||
P91|VCC||VCC||||||||||
P92|X_LVSHDN_3|O|I/O|OUTPUT|||||||||
P93|X_LVSHDN_2|O|I/O|OUTPUT|||||||||
P94|X_LVSHDN_1|O|I/O|OUTPUT|||||||||
P95|GND||GND||||||||||
P96|X_LVSHDN_0|O|I/O|OUTPUT|||||||||
P97|WPU||I/O||||||||||
P98|X_CS_9|O|I/O|OUTPUT|||||||||
P99|WPU||I/O||||||||||
P100|WPU||I/O||||||||||

To preserve the pinout above for future design iterations in
Project Navigator simply execute the (Lock Pins) process
located under the (Implement Design) process in a toolbox named
(Optional Implementation Tools) or invoke PIN2UCF from the
command line. The location constraints will be written into your
specified UCF file


