{
    "hands_on_practices": [
        {
            "introduction": "短沟道效应最显著的表现之一是阈值电压$V_T$随着沟道长度的缩短而降低，即所谓的“$V_T$滚降”。本练习将指导您如何运用一个简化但物理意义明确的电荷共享模型来分析实验数据。通过拟合数据，您将能提取出一个关键参数，用以量化此效应的严重程度，从而将理论概念与真实世界的数据分析联系起来。",
            "id": "4300895",
            "problem": "一个采用二维半导体沟道和高介电常数二氧化铪 (HfO$_2$) 栅极电介质的平面、超薄体金属-氧化物-半导体场效应晶体管 (MOSFET)，在一个小的漏极偏压 $V_D=50\\,\\mathrm{mV}$ 下进行表征，以最小化漏致势垒降低（DIBL）效应。对于一组由栅极定义的沟道长度 $L$，其阈值电压 $V_T$ 通过在 $V_D=50\\,\\mathrm{mV}$ 下的一致临界电流准则提取。一个沟道长度为 $L=10\\,\\mu\\mathrm{m}$ 的长沟道参考器件，在相同的偏压条件下得出 $V_{T,\\infty}=0.420\\,\\mathrm{V}$。测得的短沟道数据如下：\n- 当 $L=200\\,\\mathrm{nm}$ 时， $V_T=0.400\\,\\mathrm{V}$，\n- 当 $L=120\\,\\mathrm{nm}$ 时， $V_T=0.390\\,\\mathrm{V}$，\n- 当 $L=80\\,\\mathrm{nm}$ 时， $V_T=0.380\\,\\mathrm{V}$，\n- 当 $L=60\\,\\mathrm{nm}$ 时， $V_T=0.372\\,\\mathrm{V}$，\n- 当 $L=40\\,\\mathrm{nm}$ 时， $V_T=0.360\\,\\mathrm{V}$，\n- 当 $L=30\\,\\mathrm{nm}$ 时， $V_T=0.351429\\,\\mathrm{V}$。\n\n从静电学的第一性原理（Gauss 定律）和半导体中的耗尽近似出发，构建一个最小化的双参数电荷共享模型。在该模型中，横向的源/漏耗尽区从两侧侵入沟道一个有效长度 $L_e$，从而减少了达到阈值所需的由栅极控制的耗尽电荷。推导该模型下 $V_T(L)$ 对 $L$ 的解析依赖关系，该关系源于耗尽电荷在栅极和源/漏之间的分配。然后，展示如何将其转换为线性形式，以便能够利用上述测量值和给定的 $V_{T,\\infty}$，通过直线拟合来提取 $L_e$。根据所提供的数据集，计算有效侵入长度 $L_e$。\n\n解释 $L_e$ 的物理意义，从横向耗尽区穿透及其对材料介电常数、体厚度和结深度的依赖关系方面进行解释。以纳米为单位表示最终提取的 $L_e$，并将答案四舍五入到三位有效数字。",
            "solution": "在进行求解之前，对问题陈述进行严格验证。\n\n### 第一步：提取已知条件\n- 器件类型：平面、超薄体金属-氧化物-半导体场效应晶体管 (MOSFET)，具有二维 (2D) 半导体沟道。\n- 栅极电介质：二氧化铪 (HfO$_2$)，一种高介电常数材料。\n- 漏极偏压：$V_D = 50\\,\\mathrm{mV}$。\n- 长沟道参考器件长度：$L = 10\\,\\mu\\mathrm{m}$。\n- 长沟道阈值电压：$V_{T,\\infty} = 0.420\\,\\mathrm{V}$。\n- 短沟道数据 ($L$ vs. $V_T$)：\n  - 对于 $L=200\\,\\mathrm{nm}$，$V_T=0.400\\,\\mathrm{V}$。\n  - 对于 $L=120\\,\\mathrm{nm}$，$V_T=0.390\\,\\mathrm{V}$。\n  - 对于 $L=80\\,\\mathrm{nm}$，$V_T=0.380\\,\\mathrm{V}$。\n  - 对于 $L=60\\,\\mathrm{nm}$，$V_T=0.372\\,\\mathrm{V}$。\n  - 对于 $L=40\\,\\mathrm{nm}$，$V_T=0.360\\,\\mathrm{V}$。\n  - 对于 $L=30\\,\\mathrm{nm}$，$V_T=0.351429\\,\\mathrm{V}$。\n\n### 第二步：使用提取的已知条件进行验证\n- **科学依据：** 该问题基于MOSFET中公认的短沟道效应现象，特别是阈值电压 ($V_T$) 滚降。电荷共享模型是用于描述此效应的标准教学和一阶解析工具。器件结构（超薄体、HfO$_2$电介质）和提供的电学数据是现代纳米级晶体管的代表。其底层物理原理是可靠的。\n- **适定性：** 该问题提供了一组足够的数据点和一个长沟道参考值，用于构建和检验模型。它要求从一个基于第一性原理推导出的模型中提取特定参数 ($L_e$)。任务定义明确，数据允许通过指定的线性化和拟合方法得到唯一解。\n- **客观性：** 问题陈述使用了精确、定量且无偏见的技术语言。它没有主观论断或含糊之处。\n\n### 第三步：结论与行动\n该问题被认为是**有效的**，因为它具有科学依据、适定、客观且自洽。将根据所提供的信息和要求构建解决方案。\n\n### 求解推导\n\n推导从MOSFET阈值电压 $V_T$ 的基本方程开始。在反型阈值处，栅极电压 $V_G = V_T$ 必须足以抵消平带电压 ($V_{FB}$)，建立一个等于两倍体费米势 ($\\phi_s$，此处假设对于给定的衬底掺杂是常数) 的表面电势，并支持半导体沟道中的耗尽电荷 ($Q'_{dep}$)。\n\n$$V_T = V_{FB} + \\phi_s + \\frac{Q'_{dep}}{C_{ox}}$$\n\n这里，$C_{ox}$ 是单位面积的栅氧电容，$Q'_{dep}$ 是由栅极控制的单位栅极面积的耗尽电荷。\n\n对于长沟道器件 ($L \\to \\infty$)，来自源极和漏极的二维场效应可以忽略不计。栅极支持全部的耗尽电荷，即 $Q'_{dep} = Q_{dep,\\infty}$。因此，长沟道阈值电压 $V_{T,\\infty}$ 为：\n\n$$V_{T,\\infty} = V_{FB} + \\phi_s + \\frac{Q_{dep,\\infty}}{C_{ox}}$$\n\n由此，我们可以表示出支持耗尽电荷所需的阈值电压分量：\n$$\\frac{Q_{dep,\\infty}}{C_{ox}} = V_{T,\\infty} - (V_{FB} + \\phi_s)$$\n\n在短沟道器件中，源结和漏结会形成自身的耗尽区，这些耗尽区会终止一部分本应由栅极终止的电场线。这种“电荷共享”意味着栅极只需支持总耗尽电荷的一部分（比例为 $f$）即可达到阈值。由栅极支持的单位面积有效耗尽电荷为 $Q'_{dep} = f \\cdot Q_{dep,\\infty}$。\n\n那么，短沟道阈值电压 $V_T(L)$ 为：\n$$V_T(L) = V_{FB} + \\phi_s + f \\frac{Q_{dep,\\infty}}{C_{ox}}$$\n\n代入 $Q_{dep,\\infty}/C_{ox}$ 的表达式：\n$$V_T(L) = V_{FB} + \\phi_s + f (V_{T,\\infty} - (V_{FB} + \\phi_s))$$\n$$V_T(L) = (1-f)(V_{FB} + \\phi_s) + f V_{T,\\infty}$$\n\n阈值电压漂移 $\\Delta V_T = V_{T,\\infty} - V_T(L)$ 为：\n$$\\Delta V_T = V_{T,\\infty} - [(1-f)(V_{FB} + \\phi_s) + f V_{T,\\infty}]$$\n$$\\Delta V_T = (1-f) V_{T,\\infty} - (1-f)(V_{FB} + \\phi_s)$$\n$$\\Delta V_T = (1-f)[V_{T,\\infty} - (V_{FB} + \\phi_s)]$$\n\n我们定义一个常数 $A = V_{T,\\infty} - (V_{FB} + \\phi_s)$，它代表长沟道阈值电压中用于支持耗尽电荷的部分。\n$$\\Delta V_T = (1-f)A$$\n\n问题要求基于有效侵入长度 $L_e$ 构建一个最小化的双参数模型。我们为电荷共享因子 $f$ 提出了一个模型，该模型可以线性化，并且与侵入的概念一致。一个合适的模型将 $f$ 表示为栅极定义长度 $L$ 与一个包含源漏两端侵入的有效长度 $L+2L_e$ 之比：\n$$f = \\frac{L}{L+2L_e}$$\n这给出了因子 $(1-f)$：\n$$1-f = 1 - \\frac{L}{L+2L_e} = \\frac{L+2L_e-L}{L+2L_e} = \\frac{2L_e}{L+2L_e}$$\n\n将此代入 $\\Delta V_T$ 的表达式中：\n$$\\Delta V_T = \\frac{2L_e A}{L+2L_e}$$\n\n这就是 $\\Delta V_T$ 对 $L$ 的解析依赖关系。该模型的两个参数是有效侵入长度 $L_e$ 和体效应参数 $A$。为了提取这些参数，我们将方程线性化。通过取倒数，我们得到：\n$$\\frac{1}{\\Delta V_T} = \\frac{L+2L_e}{2L_e A} = \\left(\\frac{1}{2L_e A}\\right) L + \\frac{2L_e}{2L_e A}$$\n$$\\frac{1}{\\Delta V_T} = \\left(\\frac{1}{2L_e A}\\right) L + \\frac{1}{A}$$\n\n这个方程是线性形式 $y = mx+c$，其中：\n- $y = 1/\\Delta V_T$\n- $x = L$\n- 斜率为 $m = \\frac{1}{2L_e A}$\n- y轴截距为 $c = \\frac{1}{A}$\n\n通过线性拟合的参数（$m$ 和 $c$），我们可以提取出 $L_e$ 和 $A$。从截距可知，$A = 1/c$。将此代入斜率方程，得到 $m = 1/(2L_e (1/c)) = c/(2L_e)$。重新整理以求解 $L_e$：\n$$L_e = \\frac{c}{2m}$$\n\n现在，我们将此方法应用于给定的数据。首先，我们使用给定的 $V_{T,\\infty} = 0.420\\,\\mathrm{V}$ 计算用于线性拟合的值 $(L, 1/\\Delta V_T)$。长度 $L$ 的单位为纳米。\n\n| $L$ (nm) | $V_T$ (V) | $\\Delta V_T = V_{T,\\infty} - V_T$ (V) | $1/\\Delta V_T$ (V$^{-1}$) |\n| :---: | :---: | :---: | :---: |\n| $200$ | $0.400$ | $0.020$ | $50.0$ |\n| $120$ | $0.390$ | $0.030$ | $33.333...$ |\n| $80$ | $0.380$ | $0.040$ | $25.0$ |\n| $60$ | $0.372$ | $0.048$ | $20.833...$ |\n| $40$ | $0.360$ | $0.060$ | $16.666...$ |\n| $30$ | $0.351429$ | $0.068571$ | $14.583...$ |\n\n我们对数据集 $(L, 1/\\Delta V_T)$ 进行线性回归。\n- 数据点数，$N=6$。\n- $x$ ($L$) 的总和：$\\sum L_i = 200+120+80+60+40+30 = 530$。\n- $y$ ($1/\\Delta V_T$) 的总和：$\\sum y_i \\approx 50.0 + 33.333 + 25.0 + 20.833 + 16.667 + 14.583 = 160.416$。\n- $\\sum L_i^2$ 的总和：$200^2+120^2+80^2+60^2+40^2+30^2 = 40000+14400+6400+3600+1600+900 = 66900$。\n- $\\sum L_i y_i$ 的总和：$200(50) + 120(100/3) + 80(25) + 60(125/6) + 40(50/3) + 30(102.08/7) \\approx 10000+4000+2000+1250+666.67+437.5 = 18354.17$。\n\n斜率 $m$ 和截距 $c$ 的计算如下：\n$$m = \\frac{N \\sum(L_i y_i) - (\\sum L_i)(\\sum y_i)}{N \\sum(L_i^2) - (\\sum L_i)^2} = \\frac{6(18354.17) - (530)(160.416)}{6(66900) - (530)^2} = \\frac{110125 - 85020.5}{401400 - 280900} = \\frac{25104.5}{120500} \\approx 0.208336\\,\\mathrm{V^{-1}nm^{-1}}$$\n$$c = \\frac{\\sum y_i - m \\sum L_i}{N} = \\frac{160.416 - (0.208336)(530)}{6} = \\frac{160.416 - 110.418}{6} = \\frac{50.0}{6} \\approx 8.333\\,\\mathrm{V^{-1}}$$\n拟合得到的精确值为 $m=5/24$ 和 $c=25/3$。为了精确起见，我们使用这些值。\n$m = 5/24 \\approx 0.208333...$\n$c = 25/3 \\approx 8.33333...$\n\n现在我们计算有效侵入长度 $L_e$：\n$$L_e = \\frac{c}{2m} = \\frac{25/3}{2 \\times (5/24)} = \\frac{25/3}{10/24} = \\frac{25}{3} \\times \\frac{24}{10} = \\frac{25 \\times 8}{10} = \\frac{200}{10} = 20\\,\\mathrm{nm}$$\n\n提取的有效侵入长度恰好为 $20\\,\\mathrm{nm}$。四舍五入到三位有效数字，得到 $20.0\\,\\mathrm{nm}$。\n\n### $L_e$的物理意义\n参数 $L_e$ 代表一个有效长度，它量化了MOSFET沟道源端和漏端二维静电电荷共享的程度。它不是一个可以直接测量的物理尺寸，而是一个简化模型中的参数，该模型捕捉了源/漏电场如何侵入沟道区域的复杂物理过程。较大的 $L_e$ 意味着栅极对沟道电荷的控制能力损失更大，导致更严重的短沟道效应，如 $V_T$ 滚降。\n$L_e$ 的大小由器件的结构和材料特性决定：\n1.  **结深 ($r_j$) 和体/沟道厚度 ($t_{body}$):** 更深的源/漏结和更厚的半导体体允许电场线散布得更远，从而增加了 $L_e$。相反，超薄体（如本问题中的情况）有助于限制电场并减小 $L_e$。\n2.  **栅氧厚度 ($t_{ox}$):** 更薄的栅极氧化层增强了栅极对沟道的静电控制能力，从而减小了源/漏的相对影响并降低了 $L_e$。\n3.  **介电常数 ($\\epsilon_{semi}$, $\\epsilon_{ox}$):** 半导体介电常数与栅极电介质介电常数之比影响电场的分布。像 HfO$_2$ 这样的高介电常数 (high-k) 电介质会增加栅极与沟道的耦合（$\\epsilon_{ox}$ 较大），这有助于抑制短沟道效应，并导致与传统 SiO$_2$ 电介质相比更小的 $L_e$ 值。\n\n本质上，$L_e$ 是一个紧凑的参数，它模拟了器件尺寸缩减和材料选择如何影响栅极控制沟道的能力。",
            "answer": "$$\\boxed{20.0}$$"
        },
        {
            "introduction": "随着器件尺寸的不断缩小，多种漏电机制在关断状态下变得愈发重要。本练习将挑战您像一名器件工程师一样思考，设计一套测量方案来区分两种主要的漏电流：栅致漏极泄漏（GIDL）和漏致势垒降低（DIBL）。深刻理解它们各自独特的电压依赖性，对于精确的器件建模和电路设计至关重要。",
            "id": "4300882",
            "problem": "一个先进的短沟道 $n$ 沟道金属-氧化物-半导体场效应晶体管 (MOSFET) 在漏极电压 $V_D$ 升高时，其关态漏极电流会增加。两种可能的机制是漏致势垒降低 (DIBL) 和栅致漏泄 (GIDL)。假设器件遵循由泊松方程控制的标准静电学，亚阈值区的输运为漂移-扩散模型，高场区的带间隧穿由半经典的 Wentzel–Kramers–Brillouin 近似描述。体电极与源极相连，电压为 $0\\,\\text{V}$。你的目标是提出一个关于栅极电压 $V_G$ 和漏极电压 $V_D$ 的偏置方案，用以区分由 DIBL 或 GIDL 引起的关态电流增加，并指明能够实现这种区分的预期测量特征。选择最正确地描述了科学合理的方案及其相应诊断特征的选项。\n\nA. 在两个不同的 $V_D$ 值（一个接近 $0\\,\\text{V}$ 的小 $V_D$ 值和一个接近电源电压的大 $V_D$ 值）下，扫描 $V_G$ ，范围从远低于阈值 ($V_G \\ll V_{\\text{TH}}$) 到高于阈值。在每个 $V_D$ 值下记录 $\\log(I_D)$ 随 $V_G$ 的变化。此外，在固定的亚阈值 $V_G$（略低于 $V_{\\text{TH}}$）下，将 $V_D$ 从小值扫描到大值。预期特征：如果关态电流的增加是由于 DIBL，那么在大 $V_D$ 下的 $\\log(I_D)$–$V_G$ 曲线相对于小 $V_D$ 下的曲线，在亚阈值区主要表现为水平向左移动（表观 $V_{\\text{TH}}$ 降低），亚阈值斜率相当，并且在固定的亚阈值 $V_G$ 下，$I_D$ 随 $V_D$ 平滑增加，无需 $V_G0$。如果关态电流的增加是由于 GIDL，那么在大 $V_D$ 下，主要在 $V_G \\le 0$ 时出现一个额外的漏电分支（漏极边缘附近的垂直电场更强），导致 $\\log(I_D)$ 出现一个无法从亚阈值趋势外推的上翘；在固定的负 $V_G$ 下，$I_D$ 随 $V_D$ 的增加而急剧增长。\n\nB. 保持 $V_D=0\\,\\text{V}$ 并将 $V_G$ 从负值扫描到高于阈值的整个范围；如果关态电流随 $V_G$ 显著增加，则判定为 DIBL，如果关态电流随 $V_G$ 变得更负而增加，则判定为 GIDL。由于 $V_D=0\\,\\text{V}$，任何观察到的关态电流增长都归因于 GIDL。\n\nC. 在 $V_G$ 远高于阈值 ($V_G \\gg V_{\\text{TH}}$) 时，将 $V_D$ 从小扫描到大，并比较开态的 $\\log(I_D)$–$V_D$ 依赖关系。将电流随 $V_D$ 的任何增加归因于 DIBL，将任何偏离线性行为的现象归因于 GIDL。无需在亚阈值区进行 $V_G$ 扫描。\n\nD. 在保持 $|V_D|$ 固定的同时，交换源极和漏极的角色，并仅在阈值附近扫描 $V_G$。如果关态电流在源-漏交换下不对称，则判定为 DIBL；如果对称，则判定为 GIDL，因为 GIDL 纯粹是栅极控制的效应，不依赖于哪个端子是漏极。",
            "solution": "在进行求解之前，首先评估问题陈述的有效性。\n\n### 步骤 1：提取已知条件\n- **器件：** 先进的短沟道 $n$ 沟道金属-氧化物-半导体场效应晶体管 (MOSFET)。\n- **现象：** 当漏极电压 $V_D$ 升高时，关态漏极电流增加。\n- **假设：** 该增加是由于漏致势垒降低 (DIBL) 或栅致漏泄 (GIDL)。\n- **物理模型假设：**\n    1. 静电学由泊松方程控制。\n    2. 亚阈值区的输运由漂移-扩散模型描述。\n    3. 高场区的带间隧穿 (BTBT) 由半经典的 Wentzel–Kramers–Brillouin (WKB) 近似描述。\n- **边界条件：** 体电极端子连接到源电极端子，电位为 $0\\,\\text{V}$。\n- **目标：** 提出一个使用栅极电压 $V_G$ 和漏极电压 $V_D$ 的偏置方案，以区分 DIBL 和 GIDL，并指明相应的测量特征。\n\n### 步骤 2：使用提取的已知条件进行验证\n根据既定标准对问题陈述进行验证。\n\n- **科学依据：** 该问题牢固地植根于成熟的半导体器件物理学。DIBL 和 GIDL 是 MOSFET 中有充分文献记载的短沟道效应。其底层的理论框架（泊松方程、漂移-扩散、BTBT/WKB）构成了分析这些现象的标准模型。该问题是科学合理的。\n- **适定性：** 任务是设计一个实验表征方案，根据两种物理机制各自独特的电学特征来区分它们。这是电子器件工程中一个定义明确的标准问题，基于器件的物理原理，它允许一个独特且有意义的解。\n- **客观性：** 所使用的语言是技术性的、精确的，并且没有主观性或歧义。像“DIBL”、“GIDL”、“亚阈值区”和“带间隧穿”等术语在该领域具有清晰、普遍接受的定义。\n- **完整性与一致性：** 该问题提供了所有必要的概念信息。它定义了器件类型（$n$ 沟道 MOSFET）、观察到的现象（关态漏电）、候选机制（DIBL, GIDL）以及底层的物理模型。它不包含相互矛盾的约束。虽然没有给出诸如沟道长度或氧化层厚度等具体参数，但这些参数对于设计一个通用的测量方案来说不是必需的。\n- **真实性与可行性：** 所提议的任务，涉及扫描栅极和漏极电压并测量漏极电流 ($I_D$)，是使用半导体参数分析仪等常见实验室设备执行的标准表征程序。所描述的效应是真实的，并且在现代晶体管中经常被观察到。\n\n### 步骤 3：结论与行动\n问题陈述被认定在其预期的概念目的上是科学合理的、适定的、客观的和完整的。未发现任何缺陷。因此，该问题是 **有效的**。将推导解决方案。\n\n### 解决方案的推导\n目标是设计一个偏置方案，为 DIBL 和 GIDL 产生独特的特征。这需要理解每种机制的物理起源和电压依赖性。\n\n**1. 漏致势垒降低 (DIBL):**\n在亚阈值区（$V_G  V_{\\text{TH}}$，其中 $V_{\\text{TH}}$ 是阈值电压），漏极电流 $I_D$ 主要来自于电子越过源极和沟道之间势垒的扩散。电流与该势垒的高度成指数关系。亚阈值电流可以表示为：\n$$I_D \\propto \\exp\\left(\\frac{q(V_G - V_{\\text{TH}})}{nkT}\\right)$$\n其中 $n$ 是亚阈值斜率因子，$q$ 是基本电荷，$k$ 是玻尔兹曼常数，$T$ 是绝对温度。\n\nDIBL 是一种短沟道效应，其中来自漏极端子的电场穿透到沟道区，降低了源-沟道势垒。较高的漏极电压 $V_D$ 导致势垒高度的更大降低。这种效应在数学上等同于阈值电压 $V_{\\text{TH}}$ 的降低。$V_{\\text{TH}}$ 的变化近似与 $V_D$ 成正比：\n$$\\Delta V_{\\text{TH}} \\approx -\\lambda V_D$$\n其中 $\\lambda$ 是 DIBL 系数。\n\n**DIBL 的特征：**\n观察 DIBL 的主要方法是测量转移特性，即在不同的固定 $V_D$ 值下，测量漏极电流 $I_D$ 作为栅极电压 $V_G$ 的函数。标准的做法是绘制 $\\log(I_D)$ 对 $V_G$ 的曲线。\n- 当比较在低 $V_D$（例如，$V_D \\approx 50\\,\\text{mV}$）下测量的曲线和在高 $V_D$（例如，$V_D$ 接近电源电压）下测量的曲线时，DIBL 表现为高 $V_D$ 曲线的亚阈值部分向左的准水平移动。这种移动代表了表观 $V_{\\text{TH}}$ 的降低。亚阈值斜率也可能恶化（增加），但主要效应是电压的移动。\n- 只要施加了 $V_D$，这种漏电流机制就处于活动状态，并且不取决于 $V_G$ 是否为负。\n\n**2. 栅致漏泄 (GIDL):**\nGIDL 是由漏极侧高场区的带间隧穿 (BTBT) 引起的漏电机制，特别是在栅极与 n+ 漏极扩散区重叠的区域。对于 $n$ 沟道 MOSFET，这种现象在特定的偏置条件下变得显著：高漏极电压 ($V_D  0$) 和低或负栅极电压 ($V_G \\le 0$)。这会在漏极和栅极之间产生一个大的电位差，$V_{DG} = V_D - V_G$。\n\n强电场使硅表面的能带急剧弯曲，以至于价带顶被抬高到导带底之上。这为电子从价带（p 型体区）隧穿到导带（进入 n+ 漏区）创造了条件。这会产生一个电子-空穴对。电子贡献给漏极电流 $I_D$，而空穴被扫入体区。\n\n**GIDL 的特征：**\n- GIDL 电流强烈依赖于场强，而场强是 $V_{DG}$ 的函数。因此，它在大的正 $V_D$ 和负的 $V_G$ 下最为显著。\n- 在高且固定的 $V_D$ 下测量的 $\\log(I_D)$ 对 $V_G$ 的曲线上，GIDL 表现为在扫描的低 $V_G$ 端（即 $V_G \\le 0$ 时）的一个独特的漏电分量。与随着 $V_G$ 降低而减小的亚阈值扩散电流不同，GIDL 电流随着 $V_G$ 变得更负而*增加*（因为这会增加 $V_{DG}$），从而在曲线上形成一个特征性的上翘或“钩子”。\n- 在固定负 $V_G$ 下的输出特性曲线（$\\log(I_D)$ 对 $V_D$）上，GIDL 电流在低 $V_D$ 时可以忽略不计，一旦 $V_D$ 高到足以引发显著的 BTBT，电流就会非常急剧地增加。\n\n**建议的方案与区分方法：**\n最有效的方案涉及在至少两个 $V_D$ 水平下测量转移特性（$\\log(I_D)$ 对 $V_G$）：一个低水平（例如，$V_D = 0.05\\,\\text{V}$）和一个高水平（例如，$V_D$ 等于器件的额定电源电压）。$V_G$ 的扫描必须延伸到负值以探测 GIDL。\n\n- 如果在高 $V_D$ 下关态电流的增加表现为整个亚阈值曲线相对于低 $V_D$ 曲线向左移动，则主导机制是 **DIBL**。\n- 如果在高 $V_D$ 下关态电流的增加主要表现为一个在 $V_G \\le 0$ 处的新电流分量，该分量独立于亚阈值电流并导致 $\\log(I_D)$ 曲线上翘，则主导机制是 **GIDL**。\n\n### 逐项分析\n\n**A. 在两个不同的 $V_D$ 值（一个接近 $0\\,\\text{V}$ 的小 $V_D$ 值和一个接近电源电压的大 $V_D$ 值）下，扫描 $V_G$ ，范围从远低于阈值 ($V_G \\ll V_{\\text{TH}}$) 到高于阈值。在每个 $V_D$ 值下记录 $\\log(I_D)$ 随 $V_G$ 的变化。此外，在固定的亚阈值 $V_G$（略低于 $V_{\\text{TH}}$）下，将 $V_D$ 从小值扫描到大值。预期特征：如果关态电流的增加是由于 DIBL，那么在大 $V_D$ 下的 $\\log(I_D)$–$V_G$ 曲线相对于小 $V_D$ 下的曲线，在亚阈值区主要表现为水平向左移动（表观 $V_{\\text{TH}}$ 降低），亚阈值斜率相当，并且在固定的亚阈值 $V_G$ 下，$I_D$ 随 $V_D$ 平滑增加，无需 $V_G0$。如果关态电流的增加是由于 GIDL，那么在大 $V_D$ 下，主要在 $V_G \\le 0$ 时出现一个额外的漏电分支（漏极边缘附近的垂直电场更强），导致 $\\log(I_D)$ 出现一个无法从亚阈值趋势外推的上翘；在固定的负 $V_G$ 下，$I_D$ 随 $V_D$ 的增加而急剧增长。**\n- 该选项提出了上面推导出的精确测量方案：在低和高 $V_D$ 下测量转移曲线。\n- 对 DIBL 特征的描述（代表 $V_{\\text{TH}}$ 降低的向左移动）在物理上是准确的。\n- 对 GIDL 特征的描述（由于高场强，在高 $V_D$ 下 $V_G \\le 0$ 时出现上翘）在物理上也是准确的。\n- 对于 $I_D$ vs $V_D$ 扫描所做的区分（DIBL 是平滑增加，而 GIDL 在负 $V_G$ 下是急剧增长）是正确的。\n- **结论：正确。**\n\n**B. 保持 $V_D=0\\,\\text{V}$ 并将 $V_G$ 从负值扫描到高于阈值的整个范围；如果关态电流随 $V_G$ 显著增加，则判定为 DIBL，如果关态电流随 $V_G$ 变得更负而增加，则判定为 GIDL。由于 $V_D=0\\,\\text{V}$，任何观察到的关态电流增长都归因于 GIDL。**\n- 这个方案有根本性的缺陷。DIBL 和 GIDL 的定义都依赖于一个非零的、通常是大的漏极电压 $V_D$。在 $V_D=0\\,\\text{V}$ 时，没有漏极电场来降低势垒（没有 DIBL），也没有大的 $V_{DG}$ 在漏极引起 BTBT（没有 GIDL）。在这种情况下，基本上没有漏极电流流过。“任何观察到的关态电流增长都归因于 GIDL”的说法是无稽之谈。\n- **结论：不正确。**\n\n**C. 在 $V_G$ 远高于阈值 ($V_G \\gg V_{\\text{TH}}$) 时，将 $V_D$ 从小扫描到大，并比较开态的 $\\log(I_D)$–$V_D$ 依赖关系。将电流随 $V_D$ 的任何增加归因于 DIBL，将任何偏离线性行为的现象归因于 GIDL。无需在亚阈值区进行 $V_G$ 扫描。**\n- 这个方案是不正确的，因为它关注的是*开态* ($V_G \\gg V_{\\text{TH}}$)，而问题关心的是*关态*电流。虽然 DIBL 确实会影响开态输出特性（导致饱和区有限的输出电阻），但其最清晰和决定性的特征是在亚阈值区观察到的 $V_{\\text{TH}}$ 移动。GIDL 在开态时可以忽略不计，因为强 BTBT 的条件（$V_G \\le 0$ 和高 $V_D$）未被满足。声称亚阈值扫描不必要的说法是错误的；对于此分析，这是最关键的测量。\n- **结论：不正确。**\n\n**D. 在保持 $|V_D|$ 固定的同时，交换源极和漏极的角色，并仅在阈值附近扫描 $V_G$。如果关态电流在源-漏交换下不对称，则判定为 DIBL；如果对称，则判定为 GIDL，因为 GIDL 纯粹是栅极控制的效应，不依赖于哪个端子是漏极。**\n- 该选项中的推理是有缺陷的。GIDL 明确是一种漏极侧现象，由栅-漏重叠区的高场强引起。它并非独立于哪个端子是漏极。交换源极和漏极会将潜在 GIDL 的位置移动到沟道的另一侧。虽然一个完全对称的器件会显示出对称的 GIDL，但真实器件通常存在不对称性（例如，在漏/源延伸区注入中），这会使 GIDL 变得不对称。更重要的是，“GIDL 不依赖于哪个端子是漏极”的说法在物理上是错误的。该方案没有提供一个可靠的方法来区分这两种效应。\n- **结论：不正确。**",
            "answer": "$$\\boxed{A}$$"
        },
        {
            "introduction": "为了抑制短沟道晶体管中的高电场效应，器件工程师们采用了特定的结构设计，如低掺杂漏区（LDD）。本练习将探讨LDD所扮演的双重角色。您需要计算由LDD引入的寄生串联电阻，并从原理上分析其在缓解DIBL效应的同时，如何对器件性能（如跨导$g_m$）产生负面影响，这体现了器件设计中普遍存在的工程权衡。",
            "id": "4300863",
            "problem": "一个先进尺寸的金属-氧化物-半导体场效应晶体管（MOSFET）在源极端采用了一个低掺杂漏区（LDD）延伸区，以减弱沟道附近的电场。该LDD延伸区可被建模为一个矩形电阻块，它将载流子从源极接触区传导至沟道边缘。考虑一个n沟道MOSFET（$n$MOSFET），其源极侧LDD的薄层电阻为 $R_{\\mathrm{sh}}=400\\,\\Omega/\\square$，物理延伸长度为 $L_{\\mathrm{ext}}=20\\,\\mathrm{nm}$。假设LDD在其延伸长度上厚度和掺杂均匀，接触电阻和硅化物的贡献可忽略不计，并且电流横向流过LDD块进入沟道。利用薄层电阻的定义和矩形导体的几何推理，计算仅由LDD延伸区引起的单位器件宽度的附加源极串联电阻。以 $\\Omega\\cdot\\mathrm{m}$ 为单位表示最终答案，并四舍五入至三位有效数字。\n\n此外，从第一性原理出发，论证该附加源极串联电阻如何改变外部测量到的小信号跨导 $g_m$，并利用短沟道的静电学原理解释LDD工程如何影响漏致势垒降低（DIBL）。您的讨论应从薄层电阻、小信号跨导和DIBL的核心定义开始，并将它们与器件的几何结构和电场联系起来。最终答案必须只包含计算出的单位宽度的附加串联电阻。",
            "solution": "该问题已经过验证，被认为是科学上成立、问题明确且客观的。所有提供的信息对于先进尺寸的MOSFET而言是一致且物理上现实的。我们可以开始求解。\n\n问题要求分为三个不同的部分：\n1.  计算由低掺杂漏区（LDD）延伸区引起的单位器件宽度的附加源极串联电阻。\n2.  解释该附加电阻如何影响小信号跨导 $g_m$。\n3.  解释LDD工程如何影响漏致势垒降低（DIBL）。\n\n我们将按顺序解决这些问题。\n\n**1. 单位宽度附加源极串联电阻的计算**\n\n一个均匀矩形导体的电阻 $R$ 由以下公式给出：\n$$R = \\rho \\frac{L}{A}$$\n其中 $\\rho$ 是材料的电阻率， $L$ 是电流流过的导体长度， $A$ 是垂直于电流方向的横截面积。对于宽度为 $W$、厚度为 $t$ 的薄膜或材料块，横截面积为 $A = W \\cdot t$。此时电阻为：\n$$R = \\rho \\frac{L}{W \\cdot t}$$\n薄层电阻 $R_{\\mathrm{sh}}$ 是用于薄膜的一个属性，定义为电阻率除以厚度：\n$$R_{\\mathrm{sh}} = \\frac{\\rho}{t}$$\n$R_{\\mathrm{sh}}$ 的单位是欧姆每方块（$\\Omega/\\square$），它代表了材料的一个方形薄片（$L=W$）的电阻，而与该方块的大小无关。\n\n将 $R_{\\mathrm{sh}}$ 的定义代入电阻方程，我们得到：\n$$R = R_{\\mathrm{sh}} \\frac{L}{W}$$\n在给定问题的背景下，源极侧的LDD延伸区就充当了这个电阻块。电流沿着延伸长度流动，因此我们将长度 $L$ 等同于物理延伸长度 $L_{\\mathrm{ext}}$。电流路径的宽度是器件宽度 $W$。因此，由该LDD延伸区引起的源极附加串联电阻 $R_S$ 为：\n$$R_S = R_{\\mathrm{sh}} \\frac{L_{\\mathrm{ext}}}{W}$$\n问题要求的是*单位器件宽度*的附加源极串联电阻。我们将这个量表示为 $R_{S,W}$。它可以通过将电阻 $R_S$ 乘以器件宽度 $W$ 得到：\n$$R_{S,W} = R_S \\cdot W = \\left(R_{\\mathrm{sh}} \\frac{L_{\\mathrm{ext}}}{W}\\right) \\cdot W = R_{\\mathrm{sh}} \\cdot L_{\\mathrm{ext}}$$\n这个量的单位是电阻乘以长度，通常表示为 $\\Omega\\cdot\\mathrm{m}$。\n\n我们已知以下数值：\n薄层电阻, $R_{\\mathrm{sh}} = 400\\,\\Omega/\\square$。\nLDD延伸长度, $L_{\\mathrm{ext}} = 20\\,\\mathrm{nm}$。\n\n首先，我们将长度转换为国际单位制（SI）单位：\n$$L_{\\mathrm{ext}} = 20\\,\\mathrm{nm} = 20 \\times 10^{-9}\\,\\mathrm{m}$$\n现在，我们可以计算单位宽度的附加源极电阻：\n$$R_{S,W} = (400\\,\\Omega) \\times (20 \\times 10^{-9}\\,\\mathrm{m}) = 8000 \\times 10^{-9}\\,\\Omega\\cdot\\mathrm{m} = 8 \\times 10^3 \\times 10^{-9}\\,\\Omega\\cdot\\mathrm{m} = 8 \\times 10^{-6}\\,\\Omega\\cdot\\mathrm{m}$$\n问题要求答案四舍五入至三位有效数字。因此，结果是 $8.00 \\times 10^{-6}\\,\\Omega\\cdot\\mathrm{m}$。\n\n**2. 源极串联电阻对跨导（$g_m$）的影响**\n\n小信号跨导 $g_m$ 是衡量器件将输入电压变化转换为输出电流变化能力的指标。*本征*跨导 $g_{m0}$ 是在没有寄生电阻的理想条件下定义的，即在漏源电压 $V_{DS}$ 恒定时，漏极电流 $I_D$ 对*内部*栅源电压 $V_{GS,int}$ 的偏导数：\n$$g_{m0} = \\left. \\frac{\\partial I_D}{\\partial V_{GS,int}} \\right|_{V_{DS}}$$\n当存在源极串联电阻 $R_S$ 时，外部施加的栅源电压 $V_{GS,ext}$ 会同时降落在本征栅源结和源极电阻上。在 $R_S$ 上会产生一个 $I_D R_S$ 的电压降。因此，实际控制MOSFET沟道的内部栅源电压为：\n$$V_{GS,int} = V_{GS,ext} - I_D R_S$$\n外部测量的或*表观*跨导是相对于外部施加的电压定义的：\n$$g_m = \\left. \\frac{\\partial I_D}{\\partial V_{GS,ext}} \\right|_{V_{DS}}$$\n利用链式法则，我们可以将 $g_m$ 与 $g_{m0}$ 联系起来：\n$$g_m = \\frac{\\partial I_D}{\\partial V_{GS,int}} \\frac{\\partial V_{GS,int}}{\\partial V_{GS,ext}} = g_{m0} \\frac{\\partial V_{GS,int}}{\\partial V_{GS,ext}}$$\n根据电压关系，我们将 $V_{GS,int}$ 对 $V_{GS,ext}$ 求导：\n$$\\frac{\\partial V_{GS,int}}{\\partial V_{GS,ext}} = \\frac{\\partial}{\\partial V_{GS,ext}} (V_{GS,ext} - I_D R_S) = 1 - R_S \\frac{\\partial I_D}{\\partial V_{GS,ext}} = 1 - R_S g_m$$\n将此代回 $g_m$ 的表达式中：\n$$g_m = g_{m0} (1 - R_S g_m)$$\n求解 $g_m$：\n$$g_m = g_{m0} - g_m g_{m0} R_S$$\n$$g_m (1 + g_{m0} R_S) = g_{m0}$$\n$$g_m = \\frac{g_{m0}}{1 + g_{m0} R_S}$$\n这个结果表明，源极串联电阻 $R_S$ 的存在（一种称为源极简并的负反馈形式）会降低外部测量的跨导。由于LDD延伸区对 $R_S$ 有贡献，它固有地降低了器件的跨导。\n\n**3. LDD工程对漏致势垒降低（DIBL）的影响**\n\n漏致势垒降低（DIBL）是MOSFET中一个关键的短沟道效应。它被定义为由于漏极电场的影响，沟道源极端载流子的势垒降低的现象。在理想的长沟道器件中，漏极电压 $V_{DS}$ 不会影响源-沟结的电势，栅极拥有完全的控制权。而在短沟道器件中，漏结的耗尽区延伸得足够远，以至于与源结相互作用，从而有效地降低了源极电子进入沟道所需克服的势垒。这导致在较高的 $V_{DS}$ 下阈值电压 $V_{th}$ 降低，以及亚阈值漏电流增加。\n\nLDD工程是抑制这种效应的一项主要技术。LDD结构包含一个轻掺杂区（在n-MOSFET中为$n^-$区），插入在重掺杂的漏极接触区（$n^+$区）和沟道区之间。这种结构的目的是塑造漏极附近的电势和电场分布。\n\n其静电学机制如下：\n当施加一个高的漏极电压 $V_{DS}$ 时，从漏极接触区到沟道的电势降必须被容纳。如果没有LDD，这整个电压降都发生在相对较短的漏-沟结上，在沟道的漏极端产生一个非常高的峰值电场。这个强电场会显著地穿透到沟道中，从而引起DIBL。\n\n有了LDD，轻掺杂区较高的电阻率使得漏极电压的很大一部分降落在LDD延伸区自身上。这将电势降扩展到了一个更大的距离上。结果是：\n1.  漏-沟结处的峰值横向电场被显著降低。这是使用LDD来缓解热载流子注入的主要原因。\n2.  LDD区域充当了一个静电屏蔽，保护沟道免受漏极电势的完全影响。LDD上渐进的电势变化确保了漏极接触区的高电势在到达沟道之前被“缓冲”。\n\n通过减少漏极电场穿透沟道并到达源极区的程度，LDD结构直接抵消了DIBL的根本原因。源-沟电势垒对 $V_{DS}$ 的变化变得不那么敏感，从而使阈值电压更稳定，亚阈值漏电流减小。因此，LDD工程是抑制缩小尺寸的CMOS技术中DIBL的关键工具。",
            "answer": "$$\\boxed{8.00 \\times 10^{-6}}$$"
        }
    ]
}