41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 361 312 420 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 112 10 0 \NUL
Brandon, Sean
22 12 54 77 34 0 \NUL
spbrando
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 652 371 655 404
1 718 371 721 404
1 478 371 481 404
1 544 371 547 404
1 364 371 367 404
1 298 371 301 404
1 218 74 259 74
1 259 80 230 98
1 259 86 242 122
1 259 92 254 146
1 374 74 415 74
1 415 80 386 98
1 415 86 398 122
1 415 92 410 146
1 530 74 571 74
1 571 80 542 98
1 571 86 554 122
1 571 92 566 146
1 686 74 727 74
1 727 80 698 98
1 727 86 710 122
1 727 92 722 146
1 692 230 733 230
1 733 236 704 254
1 733 242 716 278
1 733 248 728 302
1 61 200 52 167
1 67 404 58 371
1 380 230 421 230
1 421 236 392 254
1 421 242 404 278
1 421 248 417 302
1 151 500 116 500
1 139 524 116 506
1 133 548 116 512
1 121 572 116 518
1 218 230 259 230
1 259 236 230 254
1 259 242 242 278
1 259 248 254 302
1 61 284 52 263
1 536 230 577 230
1 577 236 548 254
1 577 242 560 278
1 577 248 572 302
38 2
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 112 10 0 \NUL
Brandon, Sean
22 12 54 77 34 0 \NUL
spbrando
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 340 235 457 215 0 \NUL
Table of Contents
22 285 278 517 258 0 \NUL
Page 3: Keypad / ALU selector mux
22 285 297 453 277 0 \NUL
Pages 4 - 7: Register File
22 285 316 440 296 0 \NUL
Pages 8 - 9: ALU Inputs
22 285 335 483 315 0 \NUL
Page 10: Arithmetic Logic Unit
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 112 10 0 \NUL
Brandon, Sean
22 12 54 77 34 0 \NUL
spbrando
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
19 49 357 108 338 0
sel
22 305 27 547 7 0 \NUL
Keypad / ALU Output Selector Muxes
22 252 109 452 89 0 \NUL
ALU Output oor Keypad Output
22 252 90 384 70 0 \NUL
Muxes taking either
22 4 304 171 284 0 \NUL
sel decides between ALU
22 4 323 166 303 0 \NUL
Output or Keypad Output
19 288 244 347 225 0
alu_2
19 284 141 343 122 0
alu_3
19 294 506 353 487 0
alu_0
19 290 370 349 351 0
alu_1
22 548 137 753 117 0 \NUL
These signal senders send the
22 548 156 742 136 0 \NUL
correct inputs to the registers
20 595 190 654 171 0
mux_3
20 597 287 656 268 0
mux_2
20 598 392 657 373 0
mux_1
20 596 492 655 473 0
mux_0
31 363 199 412 114 0 2
31 363 312 412 227 0 2
31 362 433 411 348 0 2
31 363 562 412 477 0 2
19 296 533 355 514 0
kpad_0
19 286 169 345 150 0
kpad_3
19 289 282 348 263 0
kpad_2
19 291 403 350 384 0
kpad_1
14 305 220 354 171
14 305 333 354 284
14 308 454 357 405
14 305 583 354 534
1 364 153 340 131
1 364 159 342 159
1 364 266 344 234
1 364 272 345 272
1 363 387 346 360
1 363 393 347 393
1 364 516 350 496
1 364 522 352 523
1 364 183 105 347
1 364 296 105 347
1 363 417 105 347
1 364 546 105 347
1 364 195 351 195
1 364 308 351 308
1 363 429 354 429
1 351 558 364 558
1 596 180 409 153
1 598 277 409 266
1 599 382 408 387
1 597 482 409 516
38 4
22 389 36 460 16 0 \NUL
Register 0
19 22 243 81 224 0
update
19 307 535 366 516 0
clear
24 419 274 468 202 1 1 1
24 419 528 468 456 1 1 1
24 419 396 468 324 1 1 1
24 418 150 467 78 1 1 1
19 303 402 362 383 0
clear
19 304 280 363 261 0
clear
19 304 155 363 136 0
clear
19 22 345 81 326 0
wadr_0
19 22 298 81 279 0
wadr_1
3 148 303 197 254 1 0
5 92 313 141 264 0
5 94 360 143 311 0
19 329 486 388 467 0
mux_0
19 333 354 392 335 0
mux_1
19 336 232 395 213 0
mux_2
19 333 108 392 89 0
mux_3
20 620 108 679 89 0
reg0_3
20 622 232 681 213 0
reg0_2
20 622 354 681 335 0
reg0_1
20 625 486 684 467 0
reg0_0
5 374 170 423 121 0
5 375 295 424 246 0
5 374 417 423 368 0
5 375 550 424 501 0
15 357 483 406 434
15 359 351 408 302
15 362 229 411 180
15 362 105 411 56
22 16 178 197 158 0 \NUL
Write Register Select Logic
22 15 204 226 184 0 \NUL
If both wadr_1 and wadr_0 are 0
22 15 222 269 202 0 \NUL
then the update goes to register 0 only
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 12 54 77 34 0 \NUL
spbrando
22 12 30 112 10 0 \NUL
Brandon, Sean
22 12 78 52 58 0 \NUL
Lab 2
22 192 502 256 482 0 \NUL
------------->
22 10 483 256 463 0 \NUL
Each flip flop is one bit of the register
22 483 518 768 498 0 \NUL
Flip flops store the bits and send the info to
22 483 535 581 515 0 \NUL
the ALU inputs
1 419 116 194 278
1 420 240 194 278
1 420 362 194 278
1 420 494 194 278
1 93 288 78 288
1 149 278 138 288
1 95 335 78 335
1 149 292 140 335
1 149 264 78 233
1 420 476 385 476
1 420 344 389 344
1 420 222 392 222
1 419 98 389 98
1 626 476 465 476
1 623 344 465 344
1 623 222 465 222
1 621 98 464 98
1 360 145 375 145
1 420 145 432 146
1 360 270 376 270
1 421 270 433 270
1 420 392 433 392
1 359 392 375 392
1 363 525 376 525
1 421 525 433 524
1 433 458 403 458
1 433 326 405 326
1 433 204 408 204
1 432 80 408 80
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 112 10 0 \NUL
Brandon, Sean
22 12 54 77 34 0 \NUL
spbrando
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 389 36 460 16 0 \NUL
Register 1
20 640 108 699 89 0
reg1_3
20 640 232 699 213 0
reg1_2
20 636 354 695 335 0
reg1_1
20 643 486 702 467 0
reg1_0
19 22 243 81 224 0
update
19 22 345 81 326 0
wadr_0
19 22 298 81 279 0
wadr_1
3 143 312 192 263 1 0
5 86 312 135 263 0
19 307 535 366 516 0
clear
24 419 274 468 202 1 1 1
24 419 528 468 456 1 1 1
24 419 396 468 324 1 1 1
24 418 150 467 78 1 1 1
19 303 402 362 383 0
clear
19 304 280 363 261 0
clear
19 304 155 363 136 0
clear
15 359 351 408 302
15 357 483 406 434
15 362 105 411 56
15 362 229 411 180
19 329 486 388 467 0
mux_0
19 333 354 392 335 0
mux_1
19 336 232 395 213 0
mux_2
19 333 108 392 89 0
mux_3
5 374 170 423 121 0
5 375 295 424 246 0
5 374 417 423 368 0
5 375 550 424 501 0
22 16 178 197 158 0 \NUL
Write Register Select Logic
22 15 204 213 184 0 \NUL
If wadr_1 is 0 and wadr_0 is 1
22 15 222 269 202 0 \NUL
then the update goes to register 1 only
22 192 502 256 482 0 \NUL
------------->
22 10 483 256 463 0 \NUL
Each flip flop is one bit of the register
22 483 518 768 498 0 \NUL
Flip flops store the bits and send the info to
22 483 535 581 515 0 \NUL
the ALU inputs
1 144 273 78 233
1 144 301 78 335
1 87 287 78 288
1 144 287 132 287
1 433 326 405 326
1 433 458 403 458
1 432 80 408 80
1 433 204 408 204
1 420 476 385 476
1 420 344 389 344
1 420 222 392 222
1 419 98 389 98
1 360 145 375 145
1 420 145 432 146
1 360 270 376 270
1 421 270 433 270
1 420 392 433 392
1 359 392 375 392
1 189 287 420 240
1 189 287 419 116
1 189 287 420 362
1 189 287 420 494
1 421 525 433 524
1 363 525 376 525
1 464 98 641 98
1 465 222 641 222
1 465 344 637 344
1 644 476 465 476
38 6
22 386 23 457 3 0 \NUL
Register 2
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 112 10 0 \NUL
Brandon, Sean
22 12 54 77 34 0 \NUL
spbrando
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
20 624 108 683 89 0
reg2_3
20 626 232 685 213 0
reg2_2
20 624 354 683 335 0
reg2_1
20 624 486 683 467 0
reg2_0
3 140 311 189 262 1 0
19 22 243 81 224 0
update
19 22 345 81 326 0
wadr_0
19 21 296 80 277 0
wadr_1
5 93 360 142 311 0
19 307 535 366 516 0
clear
24 419 274 468 202 1 1 1
24 419 528 468 456 1 1 1
24 419 396 468 324 1 1 1
24 418 150 467 78 1 1 1
19 303 402 362 383 0
clear
19 304 280 363 261 0
clear
19 304 155 363 136 0
clear
15 359 351 408 302
15 357 483 406 434
15 362 105 411 56
15 362 229 411 180
19 329 486 388 467 0
mux_0
19 333 354 392 335 0
mux_1
19 336 232 395 213 0
mux_2
19 333 108 392 89 0
mux_3
5 374 170 423 121 0
5 375 295 424 246 0
5 374 417 423 368 0
5 375 550 424 501 0
22 16 178 197 158 0 \NUL
Write Register Select Logic
22 15 204 213 184 0 \NUL
If wadr_1 is 1 and wadr_0 is 0
22 15 222 269 202 0 \NUL
then the update goes to register 2 only
22 192 502 256 482 0 \NUL
------------->
22 10 483 256 463 0 \NUL
Each flip flop is one bit of the register
22 483 518 768 498 0 \NUL
Flip flops store the bits and send the info to
22 483 535 581 515 0 \NUL
the ALU inputs
1 141 272 78 233
1 94 335 78 335
1 141 300 139 335
1 141 286 77 286
1 433 326 405 326
1 433 458 403 458
1 432 80 408 80
1 433 204 408 204
1 420 476 385 476
1 420 344 389 344
1 420 222 392 222
1 419 98 389 98
1 360 145 375 145
1 420 145 432 146
1 360 270 376 270
1 421 270 433 270
1 420 392 433 392
1 359 392 375 392
1 376 525 363 525
1 433 524 421 525
1 465 476 625 476
1 465 344 625 344
1 465 222 627 222
1 464 98 625 98
1 419 116 186 286
1 186 286 420 240
1 186 286 420 362
1 186 286 420 494
38 7
22 389 36 460 16 0 \NUL
Register 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 112 10 0 \NUL
Brandon, Sean
22 12 54 77 34 0 \NUL
spbrando
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
20 625 108 684 89 0
reg3_3
20 624 232 683 213 0
reg3_2
20 630 354 689 335 0
reg3_1
20 631 486 690 467 0
reg3_0
19 22 243 81 224 0
update
19 22 345 81 326 0
wadr_0
19 22 298 81 279 0
wadr_1
3 112 313 161 264 1 0
19 307 535 366 516 0
clear
24 419 274 468 202 1 1 1
24 419 528 468 456 1 1 1
24 419 396 468 324 1 1 1
24 418 150 467 78 1 1 1
19 303 402 362 383 0
clear
19 304 280 363 261 0
clear
19 304 155 363 136 0
clear
15 359 351 408 302
15 357 483 406 434
15 362 105 411 56
15 362 229 411 180
19 329 486 388 467 0
mux_0
19 333 354 392 335 0
mux_1
19 336 232 395 213 0
mux_2
19 333 108 392 89 0
mux_3
5 374 170 423 121 0
5 375 295 424 246 0
5 374 417 423 368 0
5 375 550 424 501 0
22 16 178 197 158 0 \NUL
Write Register Select Logic
22 15 204 226 184 0 \NUL
If both wadr_1 and wadr_0 are 1
22 15 222 269 202 0 \NUL
then the update goes to register 3 only
22 192 502 256 482 0 \NUL
------------->
22 10 483 256 463 0 \NUL
Each flip flop is one bit of the register
22 483 518 768 498 0 \NUL
Flip flops store the bits and send the info to
22 483 535 581 515 0 \NUL
the ALU inputs
1 113 274 78 233
1 113 288 78 288
1 113 302 78 335
1 433 326 405 326
1 433 458 403 458
1 432 80 408 80
1 433 204 408 204
1 420 476 385 476
1 420 344 389 344
1 420 222 392 222
1 419 98 389 98
1 360 145 375 145
1 420 145 432 146
1 360 270 376 270
1 421 270 433 270
1 420 392 433 392
1 359 392 375 392
1 158 288 419 116
1 158 288 420 240
1 158 288 420 362
1 158 288 420 494
1 464 98 626 98
1 465 222 625 222
1 465 344 631 344
1 465 476 632 476
1 363 525 376 525
1 433 524 421 525
38 8
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 112 10 0 \NUL
Brandon, Sean
22 12 54 77 34 0 \NUL
spbrando
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
31 339 169 388 84 0 1
31 329 293 378 208 0 1
31 328 425 377 340 0 1
31 331 562 380 477 0 1
19 238 263 297 244 0
reg0_2
19 248 139 307 120 0
reg0_3
19 214 532 273 513 0
reg0_0
19 235 395 294 376 0
reg0_1
19 250 241 309 222 0
reg1_2
19 259 118 318 99 0
reg1_3
19 225 512 284 493 0
reg1_0
19 247 375 306 356 0
reg1_1
19 263 219 322 200 0
reg2_2
19 270 96 329 77 0
reg2_3
19 253 490 312 471 0
reg2_0
19 261 353 320 334 0
reg2_1
19 274 197 333 178 0
reg3_2
19 279 73 338 54 0
reg3_3
19 275 468 334 449 0
reg3_0
19 274 331 333 312 0
reg3_1
20 626 133 685 114 0
in1_3
20 614 257 673 238 0
in1_2
20 617 389 676 370 0
in1_1
20 627 526 686 507 0
in1_0
19 13 176 72 157 0
adr1_0
19 13 157 72 138 0
adr1_1
22 398 109 447 89 0 \NUL
regx_3
22 377 232 426 212 0 \NUL
regx_2
22 378 415 427 395 0 \NUL
regx_1
22 379 555 428 535 0 \NUL
regx_0
19 12 300 71 281 0
adr1_0
19 12 281 71 262 0
adr1_1
19 11 432 70 413 0
adr1_0
19 11 413 70 394 0
adr1_1
19 16 569 75 550 0
adr1_0
19 16 550 75 531 0
adr1_1
22 362 24 440 4 0 \NUL
ALU Input 1
14 185 190 234 141
14 197 314 246 265
14 281 595 330 546
14 242 446 291 397
22 515 34 778 14 0 \NUL
The values sent from the registers pass
22 515 53 758 33 0 \NUL
into to ALU input depending on which
22 515 72 787 52 0 \NUL
register address was selected to be used
1 340 147 69 147
1 340 153 69 166
1 330 271 68 271
1 330 277 68 290
1 329 403 67 403
1 329 409 67 422
1 332 540 72 540
1 332 546 72 559
1 340 129 304 129
1 340 123 315 108
1 340 117 326 86
1 340 111 335 63
1 330 253 294 253
1 330 247 306 231
1 330 241 319 209
1 330 235 330 187
1 329 367 330 321
1 329 373 317 343
1 329 379 303 365
1 329 385 291 385
1 332 522 270 522
1 332 516 281 502
1 332 510 309 480
1 332 504 331 458
1 627 123 385 123
1 615 247 375 247
1 618 379 374 379
1 628 516 377 516
1 231 165 340 165
1 330 289 243 289
1 329 421 288 421
1 332 558 327 570
38 9
19 10 157 69 138 0
adr2_1
19 10 175 69 156 0
adr2_0
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 112 10 0 \NUL
Brandon, Sean
22 12 54 77 34 0 \NUL
spbrando
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
20 682 133 741 114 0
in2_3
20 688 257 747 238 0
in2_2
20 691 389 750 370 0
in2_1
20 694 526 753 507 0
in2_0
19 10 281 69 262 0
adr2_1
19 11 300 70 281 0
adr2_0
19 4 413 63 394 0
adr2_1
19 4 432 63 413 0
adr2_0
19 5 550 64 531 0
adr2_1
19 5 569 64 550 0
adr2_0
22 362 24 440 4 0 \NUL
ALU Input 2
31 339 169 388 84 0 1
31 329 293 378 208 0 1
31 328 425 377 340 0 1
31 331 562 380 477 0 1
19 238 263 297 244 0
reg0_2
19 248 139 307 120 0
reg0_3
19 214 532 273 513 0
reg0_0
19 235 395 294 376 0
reg0_1
19 250 241 309 222 0
reg1_2
19 259 118 318 99 0
reg1_3
19 225 512 284 493 0
reg1_0
19 247 375 306 356 0
reg1_1
19 263 219 322 200 0
reg2_2
19 270 96 329 77 0
reg2_3
19 253 490 312 471 0
reg2_0
19 261 353 320 334 0
reg2_1
19 274 197 333 178 0
reg3_2
19 279 73 338 54 0
reg3_3
19 275 468 334 449 0
reg3_0
19 274 331 333 312 0
reg3_1
22 398 109 447 89 0 \NUL
regx_3
22 377 232 426 212 0 \NUL
regx_2
22 378 415 427 395 0 \NUL
regx_1
22 379 555 428 535 0 \NUL
regx_0
14 185 190 234 141
14 197 314 246 265
14 281 595 330 546
14 242 446 291 397
22 515 34 778 14 0 \NUL
The values sent from the registers pass
22 515 53 758 33 0 \NUL
into to ALU input depending on which
22 515 72 787 52 0 \NUL
register address was selected to be used
1 340 129 304 129
1 340 123 315 108
1 340 117 326 86
1 340 111 335 63
1 330 253 294 253
1 330 247 306 231
1 330 241 319 209
1 330 235 330 187
1 329 367 330 321
1 329 373 317 343
1 329 379 303 365
1 329 385 291 385
1 332 522 270 522
1 332 516 281 502
1 332 510 309 480
1 332 504 331 458
1 231 165 340 165
1 330 289 243 289
1 329 421 288 421
1 332 558 327 570
1 683 123 385 123
1 689 247 375 247
1 692 379 374 379
1 695 516 377 516
1 332 540 61 540
1 332 546 61 559
1 329 403 60 403
1 329 409 60 422
1 330 271 66 271
1 330 277 67 290
1 340 147 66 147
1 340 153 66 165
38 10
20 669 528 728 509 0
alu_0
20 666 398 725 379 0
alu_1
20 665 275 724 256 0
alu_2
20 664 157 723 138 0
alu_3
19 263 107 322 88 0
in2_2
19 256 478 315 459 0
in2_3
19 242 144 301 125 0
in2_0
19 218 516 277 497 0
in2_1
22 356 26 493 6 0 \NUL
Arithmetic Logic Unit
22 483 60 753 40 0 \NUL
If alu_0 and alu_1 are both 0, don't rotate
22 483 79 732 59 0 \NUL
If alu_0 is 1 and alu_1 is 0 rotate by 1
22 483 98 732 78 0 \NUL
If alu_0 is 0 and alu_1 is 1 rotate by 2
22 483 117 745 97 0 \NUL
If alu_0 and alu_1 are both 1 rotate by 3
19 235 386 294 367 0
in2_2
19 249 367 308 348 0
in2_3
19 251 243 310 224 0
in2_0
19 255 125 314 106 0
in2_1
19 240 497 299 478 0
in2_2
19 234 163 293 144 0
in2_3
19 205 534 264 515 0
in2_0
19 227 404 286 385 0
in2_1
19 9 318 68 299 0
in1_0
19 8 299 67 280 0
in1_1
19 230 281 289 262 0
in2_2
19 242 262 301 243 0
in2_3
19 260 348 319 329 0
in2_0
19 261 225 320 206 0
in2_1
31 316 193 365 108 0 1
31 315 311 364 226 0 1
31 315 564 364 479 0 1
31 315 434 364 349 0 1
19 7 199 66 180 0
in1_0
19 7 181 66 162 0
in1_1
19 11 441 70 422 0
in1_0
19 10 422 69 403 0
in1_1
19 9 571 68 552 0
in1_0
19 8 552 67 533 0
in1_1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 112 10 0 \NUL
Brandon, Sean
22 12 54 77 34 0 \NUL
spbrando
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
14 140 214 189 165
14 190 332 239 283
14 270 592 319 543
14 225 455 274 406
1 290 153 317 153
1 286 271 316 271
1 283 394 316 394
1 261 524 316 524
1 63 171 317 171
1 63 189 317 177
1 64 289 316 289
1 65 308 316 295
1 66 412 316 412
1 67 431 316 418
1 64 542 316 542
1 65 561 316 548
1 298 134 317 147
1 298 252 316 265
1 291 376 316 388
1 274 506 316 518
1 311 115 317 141
1 307 233 316 259
1 305 357 316 382
1 296 487 316 512
1 319 97 317 135
1 317 215 316 253
1 316 338 316 376
1 312 468 316 506
1 186 189 317 189
1 236 307 316 307
1 271 430 316 430
1 316 567 316 560
1 362 147 665 147
1 361 265 666 265
1 361 388 667 388
1 361 518 670 518
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
