1. **G1-OX Thermal Oxidation**  
 → 全領域に 70Å の酸化膜（G1）を形成  
 → Base oxide for HV region (5V)

2. **G1 Remove (HV Mask)**  
 → **HV領域以外**（＝MV, LV）から G1 を選択的に除去  
 → Mask name: `G1-REMOVE` or `G1-ETCH`

3. **G2-OX Thermal Oxidation**  
 → 残った領域（HV, MV）に 35Å の酸化膜（G2）を形成  
 → Stack: HV = G1 + G2 / MV = G2

4. **G2 Remove (HV/MV Mask)**  
 → **LV領域以外**（＝HV, MV）以外から G2 を除去（＝LVのみ G2除去）  
 → Mask name: `G2-REMOVE` or `G2-ETCH`

5. **G3-OX Final Oxidation**  
 → 全領域に 35Å の酸化膜（G3）を形成  
 → Stack: HV = G1 + G2 + G3 / MV = G2 + G3 / LV = G3 only

## 2.X WELL領域の形成工程 / Well Formation Process

本プロセスでは、1.8V / 3.3V の標準ロジック素子と、5.0Vの高耐圧素子を共存させるため、以下のようにWELL構造を分離・順序制御して形成する。

To integrate both 1.8V / 3.3V standard CMOS and 5.0V high-voltage devices, well regions are defined and implanted in the following sequence.

---

### 📊 WELL形成工程表 / Well Formation Flow Table

| 工程No. | 領域 / Region | マスク名 / Mask | 処理名 / Process Step | 目的 / Purpose | 備考 / Notes |
|--------|----------------|------------------|------------------------|----------------|---------------|
| 001 | 標準 N-Well<br>Standard N-Well | `NWL-PH / NWL-ION` | N-Well Implant | 標準ロジック用N-Wellの形成<br>Standard CMOS NMOS region | 1.8V / 3.3V対応領域 |
| 002 | 標準 P-Well<br>Standard P-Well | `PWL-PH / PWL-ION` | P-Well Implant | 標準ロジック用P-Wellの形成<br>Standard CMOS PMOS region | 1.8V / 3.3V対応領域 |
| 003 | 高耐圧 Deep N-Well<br>HV Deep N-Well | `NWLH-PH / NWLH-ION1` | Deep N-Well Implant | 高耐圧デバイスの**基板絶縁用**<br>Substrate isolation for HV devices | 高エネルギー注入（400–600keV） |
| 004 | 高耐圧 N-Well（再注入）<br>HV N-Well (Reimplant) | `NWLH-PH / NWLH-ION2` | N-Well Implant over DNW | Deep NWL上に再形成<br>Refines N-type region above DNW | 同一マスクで2段階ION |
| 005 | 高耐圧 P-Well<br>HV P-Well | `PWLH-PH / PWLH-ION` | P-Well Implant | LDMOSやHV NMOSのバルク形成用<br>Bulk region for HV NMOS / LDMOS | Deep NWL内に形成（分離バルク） |

---

### 🧠 補足 / Notes

- **NWLH-PH** マスクは **ION1（Deep NWL）とION2（表層NW）で共用**  
- **PWLH** は **Deep N-Well領域内に形成される独立P-Well**（HVバルク制御のため）
- 各IONは **アニールによって活性化され、WELLが完成**

---

### 3.X チャンネルドーピング工程 / Channel Doping Steps

CMOSデバイスのしきい値電圧（Vth）調整とリーク電流制御を目的として、電圧領域別にチャネルドーピングを施す。

To control threshold voltage (Vth) and suppress leakage current, voltage-specific channel doping is applied for each device type and voltage class.

---

#### 📊 工程表 / Process Flow Table

| 工程No. | マスク名 / Mask | 工程名 / Step | 対象デバイス / Target | 対象電圧 | 備考 |
|---------|------------------|----------------|------------------------|-----------|------|
| xxx | `NCDL-PH / ION` | NMOS Channel Doping | NMOS | 1.8V | 軽チャネルドープ（高ドーピング抑制） |
| xxx | `PCDL-PH / ION` | PMOS Channel Doping | PMOS | 1.8V | 高Vth制御のための軽ドープ |
| xxx | `NCDM-PH / ION` | NMOS Channel Doping | NMOS | 3.3V | やや深めのチャネル制御 |
| xxx | `PCDM-PH / ION` | PMOS Channel Doping | PMOS | 3.3V | 中電圧用設計（中Vth） |
| xxx | `NCDH-PH / ION` | NMOS Channel Doping | NMOS | 5.0V | LDMOSなどに向けた深チャネル |
| xxx | `PCDH-PH / ION` | PMOS Channel Doping | PMOS | 5.0V | HV PMOSがある場合に適用 |

---

#### 🧠 技術補足 / Technical Notes

- **1.8V領域**：ゲート酸化膜が薄いため、**しきい値電圧を低めに維持**しつつSCE対策が必要
- **3.3V領域**：中厚酸化膜を考慮し、**リーク抑制とVth安定性**をバランス
- **5.0V領域**：高Vds動作に備えて、**Punchthrough抑制と深拡散チャネル形成**を重視

> 教材では、これらチャネルドープ工程を**電圧分離の設計制約理解**や、**マスク分離の理由**として重要概念として扱えます。

---

### 3.X LDD注入工程（2段階構成）/ Lightly Doped Drain (LDD) Implants – Two-Step Process

LDD構造は、ソース・ドレイン領域での電界集中を緩和し、ホットキャリア耐性を向上させるために採用される。ここでは、電圧ごとに2段階注入方式を適用する。

LDD structure mitigates electric field concentration near source/drain edges and improves hot-carrier reliability. Two-step doping is applied for each voltage domain.

---

#### 📊 工程表 / Process Flow Table

| 工程No. | マスク名 | 工程名 | 対象電圧 | タイミング | 備考 |
|---------|-----------|---------|-----------|------------|------|
| xxx | `NLDL-PH/ION` | NMOS LDD Implant (1st) | 1.8V | Spacer前 | 浅拡散・広領域 |
| xxx | `PLDL-PH/ION` | PMOS LDD Implant (1st) | 1.8V | Spacer前 | 同上 |
| xxx | `NLDM-PH/ION` | NMOS LDD Implant (1st) | 3.3V | Spacer前 | 中深度 |
| xxx | `PLDM-PH/ION` | PMOS LDD Implant (1st) | 3.3V | Spacer前 | 同上 |
| xxx | `NLDH-PH/ION` | NMOS LDD Implant (1st) | 5.0V | Spacer前 | LDMOS対応（深拡散） |
| xxx | `PLDH-PH/ION` | PMOS LDD Implant (1st) | 5.0V | Spacer前 | HV PMOS用 |

| xxx | Spacer Deposition | - | 全電圧 | - | SiN Spacerなど堆積 |
| xxx | Spacer Etch | - | 全電圧 | - | Spacer形成完了 |

| xxx | `NLDL2-PH/ION` | NMOS LDD Implant (2nd) | 1.8V | Spacer後 | 浅く狭い領域に再注入（Ron低減） |
| xxx | `PLDL2-PH/ION` | PMOS LDD Implant (2nd) | 1.8V | Spacer後 | 同上 |
| xxx | `NLDM2-PH/ION` | NMOS LDD Implant (2nd) | 3.3V | Spacer後 | |
| xxx | `PLDM2-PH/ION` | PMOS LDD Implant (2nd) | 3.3V | Spacer後 | |
| xxx | `NLDH2-PH/ION` | NMOS LDD Implant (2nd) | 5.0V | Spacer後 | LDMOSのN+ S/D形成にも兼用 |
| xxx | `PLDH2-PH/ION` | PMOS LDD Implant (2nd) | 5.0V | Spacer後 | HV PMOSのソース・ドレイン形成 |

---

#### 🧠 教育的補足

- Spacer前は**拡散による勾配緩和**、後は**高濃度領域形成**が目的
- マスク分離により**電圧・素子別の最適プロファイル制御**が可能
- **LDD→Spacer→LDD2**は代表的な業界標準構成（0.25〜0.13μm世代以降）

