<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(70,50)" to="(70,60)"/>
    <wire from="(100,50)" to="(100,60)"/>
    <wire from="(110,80)" to="(110,90)"/>
    <wire from="(90,130)" to="(90,140)"/>
    <wire from="(110,80)" to="(140,80)"/>
    <wire from="(40,80)" to="(60,80)"/>
    <comp lib="0" loc="(100,50)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp loc="(110,80)" name="D"/>
    <comp lib="0" loc="(140,80)" name="Pin">
      <a name="facing" val="west"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(40,80)" name="Pin">
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(90,140)" name="Pin">
      <a name="facing" val="north"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(70,50)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
    </comp>
  </circuit>
  <circuit name="D">
    <a name="circuit" val="D"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <appear>
      <path d="M61,51 Q65,61 69,51" fill="none" stroke="#808080" stroke-width="2"/>
      <rect fill="#74ff4d" height="70" stroke="#000000" stroke-width="2" width="50" x="50" y="50"/>
      <text font-family="SansSerif" font-size="12" text-anchor="middle" x="76" y="82">ADD</text>
      <circ-port height="8" pin="120,130" width="8" x="86" y="46"/>
      <circ-port height="8" pin="120,150" width="8" x="56" y="46"/>
      <circ-port height="8" pin="120,170" width="8" x="96" y="66"/>
      <circ-port height="10" pin="440,360" width="10" x="45" y="65"/>
      <circ-port height="10" pin="450,210" width="10" x="75" y="115"/>
      <circ-anchor facing="east" height="6" width="6" x="97" y="67"/>
    </appear>
    <wire from="(270,310)" to="(330,310)"/>
    <wire from="(270,410)" to="(330,410)"/>
    <wire from="(120,150)" to="(180,150)"/>
    <wire from="(160,340)" to="(220,340)"/>
    <wire from="(160,290)" to="(220,290)"/>
    <wire from="(180,380)" to="(180,390)"/>
    <wire from="(230,120)" to="(230,130)"/>
    <wire from="(230,150)" to="(230,160)"/>
    <wire from="(180,150)" to="(230,150)"/>
    <wire from="(450,200)" to="(450,210)"/>
    <wire from="(120,130)" to="(160,130)"/>
    <wire from="(180,390)" to="(220,390)"/>
    <wire from="(180,380)" to="(220,380)"/>
    <wire from="(330,310)" to="(330,340)"/>
    <wire from="(330,380)" to="(330,410)"/>
    <wire from="(290,140)" to="(330,140)"/>
    <wire from="(410,200)" to="(450,200)"/>
    <wire from="(400,360)" to="(440,360)"/>
    <wire from="(160,130)" to="(160,290)"/>
    <wire from="(140,170)" to="(140,330)"/>
    <wire from="(180,150)" to="(180,380)"/>
    <wire from="(140,330)" to="(140,430)"/>
    <wire from="(330,180)" to="(350,180)"/>
    <wire from="(330,340)" to="(350,340)"/>
    <wire from="(330,380)" to="(350,380)"/>
    <wire from="(330,140)" to="(330,180)"/>
    <wire from="(120,170)" to="(140,170)"/>
    <wire from="(160,290)" to="(160,340)"/>
    <wire from="(140,430)" to="(220,430)"/>
    <wire from="(140,330)" to="(220,330)"/>
    <wire from="(270,360)" to="(350,360)"/>
    <wire from="(280,170)" to="(280,220)"/>
    <wire from="(140,170)" to="(280,170)"/>
    <wire from="(160,130)" to="(230,130)"/>
    <wire from="(280,220)" to="(350,220)"/>
    <comp lib="0" loc="(120,150)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="B"/>
    </comp>
    <comp lib="1" loc="(410,200)" name="XOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(120,170)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="VEM 1"/>
    </comp>
    <comp lib="1" loc="(400,360)" name="OR Gate">
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="1" loc="(270,360)" name="AND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(270,310)" name="AND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(440,360)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="VAL 1"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(270,410)" name="AND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(450,210)" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="label" val="S"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(290,140)" name="XOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(120,130)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="A"/>
    </comp>
  </circuit>
  <circuit name="aDD4">
    <a name="circuit" val="aDD4"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <comp loc="(340,250)" name="D"/>
    <comp loc="(220,250)" name="D"/>
    <comp loc="(280,250)" name="D"/>
    <comp loc="(400,250)" name="D"/>
  </circuit>
</project>
