Fitter report for 18
Tue Aug 11 22:07:17 2020
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Control Signals
 10. Global & Other Fast Signals
 11. Carry Chains
 12. Cascade Chains
 13. Non-Global High Fan-Out Signals
 14. Peripheral Signals
 15. LAB
 16. Local Routing Interconnect
 17. LAB External Interconnect
 18. Row Interconnect
 19. LAB Column Interconnect
 20. LAB Column Interconnect
 21. Fitter Resource Usage Summary
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pin-Out File
 25. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Tue Aug 11 22:07:17 2020        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; 18                                           ;
; Top-level Entity Name ; m18                                          ;
; Family                ; FLEX10KA                                     ;
; Device                ; EPF10K30ATC144-3                             ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 182 / 1,728 ( 11 % )                         ;
; Total pins            ; 44 / 102 ( 43 % )                            ;
; Total memory bits     ; 0 / 12,288 ( 0 % )                           ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EPF10K30ATC144-3   ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; PCI I/O                                                    ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                  ;
+-----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; Name      ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; I/O Standard ;
+-----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; rst       ; 126   ; --  ; --   ; 114     ; yes    ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; day_night ; 54    ; --  ; --   ; 16      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; clk       ; 55    ; --  ; --   ; 57      ; yes    ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
+-----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                   ;
+-----------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; Name            ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+-----------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; light_led[0]    ; 114   ; --  ; 6    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; light_led[1]    ; 81    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; light_led[2]    ; 69    ; --  ; 6    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; light_led[3]    ; 113   ; --  ; 5    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; light_led[4]    ; 70    ; --  ; 5    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; light_led[5]    ; 101   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; seg7_sel[0]     ; 8     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; seg7_sel[1]     ; 130   ; --  ; 22   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; seg7_out[0]     ; 100   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; seg7_out[1]     ; 118   ; --  ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; seg7_out[2]     ; 64    ; --  ; 10   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; seg7_out[3]     ; 79    ;  F  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; seg7_out[4]     ; 99    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; seg7_out[5]     ; 65    ; --  ; 9    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; seg7_out[6]     ; 7     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; row[0]          ; 96    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; row[1]          ; 95    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; row[2]          ; 97    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; row[3]          ; 87    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; row[4]          ; 12    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; row[5]          ; 13    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; row[6]          ; 17    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; row[7]          ; 18    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; column_green[1] ; 92    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; column_green[2] ; 89    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; column_green[3] ; 90    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; column_green[4] ; 88    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; column_green[5] ; 19    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; column_green[6] ; 21    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; column_green[7] ; 116   ; --  ; 7    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; column_red[1]   ; 131   ; --  ; 23   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; column_red[2]   ; 23    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; column_red[3]   ; 20    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; column_red[4]   ; 91    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; column_red[5]   ; 22    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; column_red[6]   ; 48    ; --  ; 24   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; led_com         ; 120   ; --  ; 14   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; seg7_sel[2]     ; 67    ; --  ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; column_green[0] ; 121   ; --  ; 17   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; column_red[0]   ; 137   ; --  ; 30   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; column_red[7]   ; 43    ; --  ; 30   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
+-----------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+


+----------------------------------------+
; All Package Pins                       ;
+-------+-----------------+--------------+
; Pin # ; Usage           ; I/O Standard ;
+-------+-----------------+--------------+
; 1     ; #TCK            ;              ;
; 2     ; ^CONF_DONE      ;              ;
; 3     ; ^nCEO           ;              ;
; 4     ; #TDO            ;              ;
; 5     ; VCC_IO          ;              ;
; 6     ; VCC_INT         ;              ;
; 7     ; seg7_out[6]     ; LVTTL/LVCMOS ;
; 8     ; seg7_sel[0]     ; LVTTL/LVCMOS ;
; 9     ; GND*            ;              ;
; 10    ; GND*            ;              ;
; 11    ; GND*            ;              ;
; 12    ; row[4]          ; LVTTL/LVCMOS ;
; 13    ; row[5]          ; LVTTL/LVCMOS ;
; 14    ; GND*            ;              ;
; 15    ; GND_IO          ;              ;
; 16    ; GND_INT         ;              ;
; 17    ; row[6]          ; LVTTL/LVCMOS ;
; 18    ; row[7]          ; LVTTL/LVCMOS ;
; 19    ; column_green[5] ; LVTTL/LVCMOS ;
; 20    ; column_red[3]   ; LVTTL/LVCMOS ;
; 21    ; column_green[6] ; LVTTL/LVCMOS ;
; 22    ; column_red[5]   ; LVTTL/LVCMOS ;
; 23    ; column_red[2]   ; LVTTL/LVCMOS ;
; 24    ; VCC_IO          ;              ;
; 25    ; VCC_INT         ;              ;
; 26    ; GND*            ;              ;
; 27    ; GND*            ;              ;
; 28    ; GND*            ;              ;
; 29    ; GND*            ;              ;
; 30    ; GND*            ;              ;
; 31    ; GND*            ;              ;
; 32    ; GND*            ;              ;
; 33    ; GND*            ;              ;
; 34    ; #TMS            ;              ;
; 35    ; ^nSTATUS        ;              ;
; 36    ; GND*            ;              ;
; 37    ; GND*            ;              ;
; 38    ; GND*            ;              ;
; 39    ; GND*            ;              ;
; 40    ; GND_IO          ;              ;
; 41    ; GND*            ;              ;
; 42    ; GND*            ;              ;
; 43    ; column_red[7]   ; LVTTL/LVCMOS ;
; 44    ; GND*            ;              ;
; 45    ; VCC_IO          ;              ;
; 46    ; GND*            ;              ;
; 47    ; GND*            ;              ;
; 48    ; column_red[6]   ; LVTTL/LVCMOS ;
; 49    ; GND*            ;              ;
; 50    ; GND_IO          ;              ;
; 51    ; GND*            ;              ;
; 52    ; VCC_INT         ;              ;
; 53    ; VCC_INT         ;              ;
; 54    ; day_night       ; LVTTL/LVCMOS ;
; 55    ; clk             ; LVTTL/LVCMOS ;
; 56    ; GND+            ;              ;
; 57    ; GND_INT         ;              ;
; 58    ; GND_INT         ;              ;
; 59    ; GND*            ;              ;
; 60    ; GND*            ;              ;
; 61    ; VCC_IO          ;              ;
; 62    ; GND*            ;              ;
; 63    ; GND*            ;              ;
; 64    ; seg7_out[2]     ; LVTTL/LVCMOS ;
; 65    ; seg7_out[5]     ; LVTTL/LVCMOS ;
; 66    ; GND_IO          ;              ;
; 67    ; seg7_sel[2]     ; LVTTL/LVCMOS ;
; 68    ; GND*            ;              ;
; 69    ; light_led[2]    ; LVTTL/LVCMOS ;
; 70    ; light_led[4]    ; LVTTL/LVCMOS ;
; 71    ; VCC_IO          ;              ;
; 72    ; GND*            ;              ;
; 73    ; GND*            ;              ;
; 74    ; ^nCONFIG        ;              ;
; 75    ; VCC_INT         ;              ;
; 76    ; ^MSEL1          ;              ;
; 77    ; ^MSEL0          ;              ;
; 78    ; GND*            ;              ;
; 79    ; seg7_out[3]     ; LVTTL/LVCMOS ;
; 80    ; GND*            ;              ;
; 81    ; light_led[1]    ; LVTTL/LVCMOS ;
; 82    ; GND*            ;              ;
; 83    ; GND*            ;              ;
; 84    ; GND_INT         ;              ;
; 85    ; GND_IO          ;              ;
; 86    ; GND*            ;              ;
; 87    ; row[3]          ; LVTTL/LVCMOS ;
; 88    ; column_green[4] ; LVTTL/LVCMOS ;
; 89    ; column_green[2] ; LVTTL/LVCMOS ;
; 90    ; column_green[3] ; LVTTL/LVCMOS ;
; 91    ; column_red[4]   ; LVTTL/LVCMOS ;
; 92    ; column_green[1] ; LVTTL/LVCMOS ;
; 93    ; VCC_INT         ;              ;
; 94    ; VCC_IO          ;              ;
; 95    ; row[1]          ; LVTTL/LVCMOS ;
; 96    ; row[0]          ; LVTTL/LVCMOS ;
; 97    ; row[2]          ; LVTTL/LVCMOS ;
; 98    ; GND*            ;              ;
; 99    ; seg7_out[4]     ; LVTTL/LVCMOS ;
; 100   ; seg7_out[0]     ; LVTTL/LVCMOS ;
; 101   ; light_led[5]    ; LVTTL/LVCMOS ;
; 102   ; GND*            ;              ;
; 103   ; GND_INT         ;              ;
; 104   ; GND_IO          ;              ;
; 105   ; #TDI            ;              ;
; 106   ; ^nCE            ;              ;
; 107   ; ^DCLK           ;              ;
; 108   ; ^DATA0          ;              ;
; 109   ; GND*            ;              ;
; 110   ; GND*            ;              ;
; 111   ; GND*            ;              ;
; 112   ; GND*            ;              ;
; 113   ; light_led[3]    ; LVTTL/LVCMOS ;
; 114   ; light_led[0]    ; LVTTL/LVCMOS ;
; 115   ; VCC_IO          ;              ;
; 116   ; column_green[7] ; LVTTL/LVCMOS ;
; 117   ; GND*            ;              ;
; 118   ; seg7_out[1]     ; LVTTL/LVCMOS ;
; 119   ; GND*            ;              ;
; 120   ; led_com         ; LVTTL/LVCMOS ;
; 121   ; column_green[0] ; LVTTL/LVCMOS ;
; 122   ; GND*            ;              ;
; 123   ; VCC_INT         ;              ;
; 124   ; GND+            ;              ;
; 125   ; GND+            ;              ;
; 126   ; rst             ; LVTTL/LVCMOS ;
; 127   ; GND_INT         ;              ;
; 128   ; GND*            ;              ;
; 129   ; GND_IO          ;              ;
; 130   ; seg7_sel[1]     ; LVTTL/LVCMOS ;
; 131   ; column_red[1]   ; LVTTL/LVCMOS ;
; 132   ; GND*            ;              ;
; 133   ; GND*            ;              ;
; 134   ; VCC_IO          ;              ;
; 135   ; GND*            ;              ;
; 136   ; GND*            ;              ;
; 137   ; column_red[0]   ; LVTTL/LVCMOS ;
; 138   ; GND*            ;              ;
; 139   ; GND_IO          ;              ;
; 140   ; GND*            ;              ;
; 141   ; GND*            ;              ;
; 142   ; GND*            ;              ;
; 143   ; GND*            ;              ;
; 144   ; GND*            ;              ;
+-------+-----------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                         ;
+---------------------------------------------------------------------------------------+---------+---------+--------------+--------------+
; Name                                                                                  ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+---------------------------------------------------------------------------------------+---------+---------+--------------+--------------+
; rst                                                                                   ; 126     ; 114     ; Async. clear ; Pin          ;
; traffic:M8|ryg_ctl:M13|enable                                                         ; LC2_A6  ; 7       ; Clock enable ; Non-global   ;
; freq_div:M2|lpm_counter:divider_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[22] ; LC8_A32 ; 16      ; Clock        ; Non-global   ;
; freq_div:M3|lpm_counter:divider_rtl_1|alt_counter_f10ke:wysi_counter|counter_cell[5]  ; LC6_A26 ; 2       ; Clock        ; Non-global   ;
; freq_div:M5|lpm_counter:divider_rtl_2|alt_counter_f10ke:wysi_counter|counter_cell[4]  ; LC1_D24 ; 29      ; Clock        ; Internal     ;
; freq_div:M4|lpm_counter:divider_rtl_3|alt_counter_f10ke:wysi_counter|counter_cell[22] ; LC8_D11 ; 10      ; Clock        ; Non-global   ;
; day_night                                                                             ; 54      ; 16      ; Clock enable ; Non-global   ;
; clk                                                                                   ; 55      ; 57      ; Clock        ; Pin          ;
; traffic:M8|light_cnt_dn_20:M14|cnt[5]~24                                              ; LC7_A23 ; 1       ; Clock enable ; Non-global   ;
+---------------------------------------------------------------------------------------+---------+---------+--------------+--------------+


+-------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                       ;
+--------------------------------------------------------------------------------------+---------+---------+--------+
; Name                                                                                 ; Pin #   ; Fan-Out ; Global ;
+--------------------------------------------------------------------------------------+---------+---------+--------+
; rst                                                                                  ; 126     ; 114     ; yes    ;
; freq_div:M5|lpm_counter:divider_rtl_2|alt_counter_f10ke:wysi_counter|counter_cell[4] ; LC1_D24 ; 29      ; yes    ;
; day_night                                                                            ; 54      ; 16      ; no     ;
; clk                                                                                  ; 55      ; 57      ; yes    ;
+--------------------------------------------------------------------------------------+---------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0 - 1              ; 0                      ;
; 2 - 3              ; 0                      ;
; 4 - 5              ; 1                      ;
; 6 - 7              ; 1                      ;
; 8 - 9              ; 0                      ;
; 10 - 11            ; 0                      ;
; 12 - 13            ; 0                      ;
; 14 - 15            ; 0                      ;
; 16 - 17            ; 0                      ;
; 18 - 19            ; 0                      ;
; 20 - 21            ; 0                      ;
; 22 - 23            ; 2                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 3     ;
+--------+-------+


+---------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                   ;
+-----------------------------------------------------------------------------------------+---------+
; Name                                                                                    ; Fan-Out ;
+-----------------------------------------------------------------------------------------+---------+
; freq_div:M2|lpm_counter:divider_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[22]~0 ; 16      ;
; day_night                                                                               ; 16      ;
; lab1016_green:M16|row_gen:M14|idx_cnt[1]~8                                              ; 15      ;
; lab1016_green:M16|row_gen:M14|idx_cnt[2]~4                                              ; 15      ;
; lab1016_green:M16|row_gen:M14|idx_cnt[0]~9                                              ; 12      ;
; lab1016_yellow:M20|idx_gen:M19|idx[3]~6                                                 ; 11      ;
; freq_div:M4|lpm_counter:divider_rtl_3|alt_counter_f10ke:wysi_counter|counter_cell[22]~0 ; 10      ;
; traffic:M8|ryg_ctl:M13|mode[1]~18                                                       ; 10      ;
; seg7_select:M7|seg7_sel[0]~5                                                            ; 10      ;
; seg7_select:M7|seg7_sel[1]~6                                                            ; 9       ;
; traffic:M8|ryg_ctl:M13|light_led[3]~15                                                  ; 9       ;
; traffic:M8|light_cnt_dn_20:M14|cnt[1]~39                                                ; 9       ;
; traffic:M8|light_cnt_dn_20:M14|cnt[4]~36                                                ; 8       ;
; traffic:M8|light_cnt_dn_20:M14|cnt[2]~41                                                ; 8       ;
; traffic:M8|ryg_ctl:M13|mode[0]~19                                                       ; 8       ;
; count_out[3]~33                                                                         ; 7       ;
; traffic:M8|ryg_ctl:M13|light_led[2]~14                                                  ; 7       ;
; traffic:M8|light_cnt_dn_20:M14|cnt[0]~37                                                ; 7       ;
; count_out[1]~39                                                                         ; 7       ;
; count_out[2]~42                                                                         ; 7       ;
; count_out[0]~36                                                                         ; 7       ;
; lab1016_yellow:M20|row_gen:M17|idx_cnt[4]~7                                             ; 7       ;
; traffic:M8|ryg_ctl:M13|enable~3                                                         ; 7       ;
; traffic:M8|ryg_ctl:M13|light_led[0]~12                                                  ; 6       ;
; lab1016_red:M9|row_gen:M11|idx_cnt[6]~3                                                 ; 6       ;
; traffic:M8|light_cnt_dn_20:M14|Equal0~3                                                 ; 5       ;
; column_green~29                                                                         ; 5       ;
; traffic:M8|light_cnt_dn_20:M14|cnt[5]~38                                                ; 4       ;
; traffic:M8|light_cnt_dn_20:M14|cnt[3]~35                                                ; 4       ;
; lab1016_red:M9|idx_gen:M10|idx[5]~7                                                     ; 4       ;
; lab1016_red:M9|row_gen:M11|idx_cnt[5]~5                                                 ; 4       ;
; lab1016_red:M9|idx_gen:M10|idx[4]~6                                                     ; 4       ;
; traffic:M8|light_cnt_dn_20:M14|Equal1~4                                                 ; 4       ;
; traffic:M8|light_cnt_dn_20:M14|Equal0~2                                                 ; 4       ;
; lab1016_yellow:M20|row_gen:M17|idx_cnt[3]~4                                             ; 4       ;
; lab1016_green:M16|idx_gen:M13|idx[5]~7                                                  ; 4       ;
; lab1016_yellow:M20|idx_gen:M19|idx[5]~7                                                 ; 4       ;
; lab1016_yellow:M20|idx_gen:M19|idx[4]~9                                                 ; 4       ;
; lab1016_green:M16|idx_gen:M13|idx[4]~6                                                  ; 4       ;
; traffic:M8|ryg_ctl:M13|light_led[1]~13                                                  ; 3       ;
; traffic:M8|light_cnt_dn_20:M14|cnt[6]~40                                                ; 3       ;
; lab1016_yellow:M20|row_gen:M17|idx_cnt[5]~5                                             ; 3       ;
; lab1016_red:M9|idx_gen:M10|idx[6]~5                                                     ; 3       ;
; lab1016_red:M9|row_gen:M11|idx_cnt[4]~4                                                 ; 3       ;
; lab1016_green:M16|row_gen:M14|idx_cnt[5]~7                                              ; 3       ;
; lab1016_yellow:M20|idx_gen:M19|idx[6]~8                                                 ; 3       ;
; lab1016_green:M16|idx_gen:M13|idx[6]~5                                                  ; 3       ;
; lab1016_green:M16|row_gen:M14|idx_cnt[4]~6                                              ; 3       ;
; lab1016_green:M16|row_gen:M14|idx_cnt[6]~5                                              ; 3       ;
; column_green~31                                                                         ; 2       ;
+-----------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                                                                                              ;
+--------------------------------------------------------------------------------------+---------+-------+-----------------+---------------------------+----------+
; Peripheral Signal                                                                    ; Source  ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+--------------------------------------------------------------------------------------+---------+-------+-----------------+---------------------------+----------+
; freq_div:M5|lpm_counter:divider_rtl_2|alt_counter_f10ke:wysi_counter|counter_cell[4] ; LC1_D24 ; Clock ; no              ; yes                       ; +ve      ;
+--------------------------------------------------------------------------------------+---------+-------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 188            ;
; 1                        ; 3              ;
; 2                        ; 1              ;
; 3                        ; 0              ;
; 4                        ; 2              ;
; 5                        ; 0              ;
; 6                        ; 1              ;
; 7                        ; 5              ;
; 8                        ; 16             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 202            ;
; 1                           ; 0              ;
; 2                           ; 2              ;
; 3                           ; 3              ;
; 4                           ; 2              ;
; 5                           ; 2              ;
; 6                           ; 2              ;
; 7                           ; 1              ;
; 8                           ; 2              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 197            ;
; 1                          ; 3              ;
; 2                          ; 2              ;
; 3                          ; 1              ;
; 4                          ; 2              ;
; 5                          ; 1              ;
; 6                          ; 2              ;
; 7                          ; 3              ;
; 8                          ; 2              ;
; 9                          ; 3              ;
+----------------------------+----------------+


+-----------------------------------------------------------------------------------------+
; Row Interconnect                                                                        ;
+-------+--------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used  ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+--------------------+-----------------------------+------------------------------+
;  A    ;  11 / 144 ( 8 % )  ;  3 / 72 ( 4 % )             ;  15 / 72 ( 21 % )            ;
;  B    ;  0 / 144 ( 0 % )   ;  1 / 72 ( 1 % )             ;  0 / 72 ( 0 % )              ;
;  C    ;  4 / 144 ( 3 % )   ;  14 / 72 ( 19 % )           ;  0 / 72 ( 0 % )              ;
;  D    ;  11 / 144 ( 8 % )  ;  20 / 72 ( 28 % )           ;  4 / 72 ( 6 % )              ;
;  E    ;  0 / 144 ( 0 % )   ;  1 / 72 ( 1 % )             ;  0 / 72 ( 0 % )              ;
;  F    ;  1 / 144 ( < 1 % ) ;  2 / 72 ( 3 % )             ;  0 / 72 ( 0 % )              ;
; Total ;  27 / 864 ( 3 % )  ;  41 / 432 ( 9 % )           ;  19 / 432 ( 4 % )            ;
+-------+--------------------+-----------------------------+------------------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  1 / 24 ( 4 % )   ;
; 2     ;  0 / 24 ( 0 % )   ;
; 3     ;  0 / 24 ( 0 % )   ;
; 4     ;  0 / 24 ( 0 % )   ;
; 5     ;  3 / 24 ( 13 % )  ;
; 6     ;  2 / 24 ( 8 % )   ;
; 7     ;  1 / 24 ( 4 % )   ;
; 8     ;  0 / 24 ( 0 % )   ;
; 9     ;  4 / 24 ( 17 % )  ;
; 10    ;  1 / 24 ( 4 % )   ;
; 11    ;  0 / 24 ( 0 % )   ;
; 12    ;  0 / 24 ( 0 % )   ;
; 13    ;  0 / 24 ( 0 % )   ;
; 14    ;  0 / 24 ( 0 % )   ;
; 15    ;  0 / 24 ( 0 % )   ;
; 16    ;  0 / 24 ( 0 % )   ;
; 17    ;  0 / 24 ( 0 % )   ;
; 18    ;  0 / 24 ( 0 % )   ;
; 19    ;  0 / 24 ( 0 % )   ;
; 20    ;  0 / 24 ( 0 % )   ;
; 21    ;  0 / 24 ( 0 % )   ;
; 22    ;  1 / 24 ( 4 % )   ;
; 23    ;  1 / 24 ( 4 % )   ;
; 24    ;  2 / 24 ( 8 % )   ;
; 25    ;  0 / 24 ( 0 % )   ;
; 26    ;  0 / 24 ( 0 % )   ;
; 27    ;  0 / 24 ( 0 % )   ;
; 28    ;  0 / 24 ( 0 % )   ;
; 29    ;  0 / 24 ( 0 % )   ;
; 30    ;  0 / 24 ( 0 % )   ;
; 31    ;  0 / 24 ( 0 % )   ;
; 32    ;  0 / 24 ( 0 % )   ;
; 33    ;  0 / 24 ( 0 % )   ;
; 34    ;  0 / 24 ( 0 % )   ;
; 35    ;  0 / 24 ( 0 % )   ;
; 36    ;  0 / 24 ( 0 % )   ;
; Total ;  16 / 864 ( 2 % ) ;
+-------+-------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 24 ( 0 % )   ;
; Total ;  0 / 24 ( 0 % )   ;
+-------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                             ;
+-----------------------------------+---------------------------------------------------------------------------------------+
; Resource                          ; Usage                                                                                 ;
+-----------------------------------+---------------------------------------------------------------------------------------+
; Total logic elements              ; 182 / 1,728 ( 11 % )                                                                  ;
; Registers                         ; 114 / 1,728 ( 7 % )                                                                   ;
; Logic elements in carry chains    ; 57                                                                                    ;
; User inserted logic elements      ; 0                                                                                     ;
; I/O pins                          ; 44 / 102 ( 43 % )                                                                     ;
;     -- Clock pins                 ; 2 / 2 ( 100 % )                                                                       ;
;     -- Dedicated input pins       ; 2 / 4 ( 50 % )                                                                        ;
; Global signals                    ; 3                                                                                     ;
; EABs                              ; 0 / 6 ( 0 % )                                                                         ;
; Total memory bits                 ; 0 / 12,288 ( 0 % )                                                                    ;
; Total RAM block bits              ; 0 / 12,288 ( 0 % )                                                                    ;
; Maximum fan-out node              ; rst                                                                                   ;
; Maximum fan-out                   ; 114                                                                                   ;
; Highest non-global fan-out signal ; freq_div:M2|lpm_counter:divider_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[22] ;
; Highest non-global fan-out        ; 16                                                                                    ;
; Total fan-out                     ; 683                                                                                   ;
; Average fan-out                   ; 3.02                                                                                  ;
+-----------------------------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                       ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                       ; Library Name ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------+--------------+
; |m18                                      ; 182 (33)    ; 114          ; 0           ; 44   ; 68 (33)      ; 23 (0)            ; 91 (0)           ; 57 (0)          ; 0 (0)      ; |m18                                                                      ; work         ;
;    |bcd_to_seg7:M6|                       ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |m18|bcd_to_seg7:M6                                                       ; work         ;
;    |freq_div:M2|                          ; 23 (0)      ; 23           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 23 (0)           ; 23 (0)          ; 0 (0)      ; |m18|freq_div:M2                                                          ; work         ;
;       |lpm_counter:divider_rtl_0|         ; 23 (0)      ; 23           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 23 (0)           ; 23 (0)          ; 0 (0)      ; |m18|freq_div:M2|lpm_counter:divider_rtl_0                                ; work         ;
;          |alt_counter_f10ke:wysi_counter| ; 23 (23)     ; 23           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 23 (23)          ; 23 (23)         ; 0 (0)      ; |m18|freq_div:M2|lpm_counter:divider_rtl_0|alt_counter_f10ke:wysi_counter ; work         ;
;    |freq_div:M3|                          ; 6 (0)       ; 6            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; 0 (0)      ; |m18|freq_div:M3                                                          ; work         ;
;       |lpm_counter:divider_rtl_1|         ; 6 (0)       ; 6            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; 0 (0)      ; |m18|freq_div:M3|lpm_counter:divider_rtl_1                                ; work         ;
;          |alt_counter_f10ke:wysi_counter| ; 6 (6)       ; 6            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; 0 (0)      ; |m18|freq_div:M3|lpm_counter:divider_rtl_1|alt_counter_f10ke:wysi_counter ; work         ;
;    |freq_div:M4|                          ; 23 (0)      ; 23           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 23 (0)           ; 23 (0)          ; 0 (0)      ; |m18|freq_div:M4                                                          ; work         ;
;       |lpm_counter:divider_rtl_3|         ; 23 (0)      ; 23           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 23 (0)           ; 23 (0)          ; 0 (0)      ; |m18|freq_div:M4|lpm_counter:divider_rtl_3                                ; work         ;
;          |alt_counter_f10ke:wysi_counter| ; 23 (23)     ; 23           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 23 (23)          ; 23 (23)         ; 0 (0)      ; |m18|freq_div:M4|lpm_counter:divider_rtl_3|alt_counter_f10ke:wysi_counter ; work         ;
;    |freq_div:M5|                          ; 5 (0)       ; 5            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 5 (0)           ; 0 (0)      ; |m18|freq_div:M5                                                          ; work         ;
;       |lpm_counter:divider_rtl_2|         ; 5 (0)       ; 5            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 5 (0)           ; 0 (0)      ; |m18|freq_div:M5|lpm_counter:divider_rtl_2                                ; work         ;
;          |alt_counter_f10ke:wysi_counter| ; 5 (5)       ; 5            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |m18|freq_div:M5|lpm_counter:divider_rtl_2|alt_counter_f10ke:wysi_counter ; work         ;
;    |lab1016_green:M16|                    ; 20 (0)      ; 17           ; 0           ; 0    ; 3 (0)        ; 9 (0)             ; 8 (0)            ; 0 (0)           ; 0 (0)      ; |m18|lab1016_green:M16                                                    ; work         ;
;       |idx_gen:M13|                       ; 3 (3)       ; 3            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |m18|lab1016_green:M16|idx_gen:M13                                        ; work         ;
;       |rom_char_green:M15|                ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |m18|lab1016_green:M16|rom_char_green:M15                                 ; work         ;
;       |row_gen:M14|                       ; 14 (14)     ; 14           ; 0           ; 0    ; 0 (0)        ; 9 (9)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |m18|lab1016_green:M16|row_gen:M14                                        ; work         ;
;    |lab1016_red:M9|                       ; 17 (0)      ; 14           ; 0           ; 0    ; 3 (0)        ; 9 (0)             ; 5 (0)            ; 0 (0)           ; 0 (0)      ; |m18|lab1016_red:M9                                                       ; work         ;
;       |idx_gen:M10|                       ; 3 (3)       ; 3            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |m18|lab1016_red:M9|idx_gen:M10                                           ; work         ;
;       |rom_char_red:M12|                  ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |m18|lab1016_red:M9|rom_char_red:M12                                      ; work         ;
;       |row_gen:M11|                       ; 11 (11)     ; 11           ; 0           ; 0    ; 0 (0)        ; 9 (9)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |m18|lab1016_red:M9|row_gen:M11                                           ; work         ;
;    |lab1016_yellow:M20|                   ; 15 (0)      ; 8            ; 0           ; 0    ; 7 (0)        ; 4 (0)             ; 4 (0)            ; 0 (0)           ; 0 (0)      ; |m18|lab1016_yellow:M20                                                   ; work         ;
;       |idx_gen:M19|                       ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |m18|lab1016_yellow:M20|idx_gen:M19                                       ; work         ;
;       |rom_char_yellow:M18|               ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |m18|lab1016_yellow:M20|rom_char_yellow:M18                               ; work         ;
;       |row_gen:M17|                       ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |m18|lab1016_yellow:M20|row_gen:M17                                       ; work         ;
;    |seg7_select:M7|                       ; 2 (2)       ; 2            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |m18|seg7_select:M7                                                       ; work         ;
;    |traffic:M8|                           ; 31 (0)      ; 16           ; 0           ; 0    ; 15 (0)       ; 1 (0)             ; 15 (0)           ; 0 (0)           ; 0 (0)      ; |m18|traffic:M8                                                           ; work         ;
;       |light_cnt_dn_20:M14|               ; 15 (15)     ; 7            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |m18|traffic:M8|light_cnt_dn_20:M14                                       ; work         ;
;       |ryg_ctl:M13|                       ; 16 (16)     ; 9            ; 0           ; 0    ; 7 (7)        ; 1 (1)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |m18|traffic:M8|ryg_ctl:M13                                               ; work         ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------+
; Delay Chain Summary                      ;
+-----------------+----------+-------------+
; Name            ; Pin Type ; Pad to Core ;
+-----------------+----------+-------------+
; rst             ; Input    ; OFF         ;
; day_night       ; Input    ; OFF         ;
; clk             ; Input    ; OFF         ;
; light_led[0]    ; Output   ; OFF         ;
; light_led[1]    ; Output   ; OFF         ;
; light_led[2]    ; Output   ; OFF         ;
; light_led[3]    ; Output   ; OFF         ;
; light_led[4]    ; Output   ; OFF         ;
; light_led[5]    ; Output   ; OFF         ;
; led_com         ; Output   ; OFF         ;
; seg7_sel[0]     ; Output   ; OFF         ;
; seg7_sel[1]     ; Output   ; OFF         ;
; seg7_sel[2]     ; Output   ; OFF         ;
; seg7_out[0]     ; Output   ; OFF         ;
; seg7_out[1]     ; Output   ; OFF         ;
; seg7_out[2]     ; Output   ; OFF         ;
; seg7_out[3]     ; Output   ; OFF         ;
; seg7_out[4]     ; Output   ; OFF         ;
; seg7_out[5]     ; Output   ; OFF         ;
; seg7_out[6]     ; Output   ; OFF         ;
; row[0]          ; Output   ; OFF         ;
; row[1]          ; Output   ; OFF         ;
; row[2]          ; Output   ; OFF         ;
; row[3]          ; Output   ; OFF         ;
; row[4]          ; Output   ; OFF         ;
; row[5]          ; Output   ; OFF         ;
; row[6]          ; Output   ; OFF         ;
; row[7]          ; Output   ; OFF         ;
; column_green[0] ; Output   ; OFF         ;
; column_green[1] ; Output   ; OFF         ;
; column_green[2] ; Output   ; OFF         ;
; column_green[3] ; Output   ; OFF         ;
; column_green[4] ; Output   ; OFF         ;
; column_green[5] ; Output   ; OFF         ;
; column_green[6] ; Output   ; OFF         ;
; column_green[7] ; Output   ; OFF         ;
; column_red[0]   ; Output   ; OFF         ;
; column_red[1]   ; Output   ; OFF         ;
; column_red[2]   ; Output   ; OFF         ;
; column_red[3]   ; Output   ; OFF         ;
; column_red[4]   ; Output   ; OFF         ;
; column_red[5]   ; Output   ; OFF         ;
; column_red[6]   ; Output   ; OFF         ;
; column_red[7]   ; Output   ; OFF         ;
+-----------------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/90sp2/quartus/lab7/18/18.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Aug 11 22:07:11 2020
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off 18 -c 18
Info: Selected device EPF10K30ATC144-3 for design "18"
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 3 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Tue Aug 11 2020 at 22:07:13
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 259 megabytes
    Info: Processing ended: Tue Aug 11 22:07:17 2020
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


