module op_decoder (
    input  wire [1:0] op_sel,
    output reg        op_add,   // suma (00)
    output reg        op_sub,   // resta (01)
    output reg        op_mul2,  // multiplicacion por 2 (10)
    output reg        op_div2   // division entre 2 (11)
);
    always @(*) begin
        op_add  = 1'b0;
        op_sub  = 1'b0;
        op_mul2 = 1'b0;
        op_div2 = 1'b0;
        case (op_sel)
            2'b00: op_add  = 1'b1;
            2'b01: op_sub  = 1'b1;
            2'b10: op_mul2 = 1'b1;
            2'b11: op_div2 = 1'b1;
            default: begin end
        endcase
    end
endmodule