TimeQuest Timing Analyzer report for scanning
Tue Dec 31 11:00:46 2013
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_sys'
 12. Slow Model Setup: 'Divider:inst3|cnt[17]'
 13. Slow Model Hold: 'clk_sys'
 14. Slow Model Hold: 'Divider:inst3|cnt[17]'
 15. Slow Model Minimum Pulse Width: 'clk_sys'
 16. Slow Model Minimum Pulse Width: 'Divider:inst3|cnt[17]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk_sys'
 29. Fast Model Setup: 'Divider:inst3|cnt[17]'
 30. Fast Model Hold: 'clk_sys'
 31. Fast Model Hold: 'Divider:inst3|cnt[17]'
 32. Fast Model Minimum Pulse Width: 'clk_sys'
 33. Fast Model Minimum Pulse Width: 'Divider:inst3|cnt[17]'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; scanning                                            ;
; Device Family      ; Cyclone II                                          ;
; Device Name        ; EP2C35F672C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Unavailable                                         ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                       ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+
; Clock Name            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                   ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+
; clk_sys               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_sys }               ;
; Divider:inst3|cnt[17] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Divider:inst3|cnt[17] } ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+


+-------------------------------------------------------------+
; Slow Model Fmax Summary                                     ;
+------------+-----------------+-----------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name            ; Note ;
+------------+-----------------+-----------------------+------+
; 290.02 MHz ; 290.02 MHz      ; clk_sys               ;      ;
; 380.52 MHz ; 380.52 MHz      ; Divider:inst3|cnt[17] ;      ;
+------------+-----------------+-----------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------+
; Slow Model Setup Summary                       ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clk_sys               ; -2.448 ; -27.137       ;
; Divider:inst3|cnt[17] ; -1.628 ; -8.989        ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Slow Model Hold Summary                        ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clk_sys               ; -2.454 ; -2.454        ;
; Divider:inst3|cnt[17] ; 0.499  ; 0.000         ;
+-----------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------+
; Slow Model Minimum Pulse Width Summary         ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clk_sys               ; -1.941 ; -28.653       ;
; Divider:inst3|cnt[17] ; -0.742 ; -13.356       ;
+-----------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_sys'                                                                                                  ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.448 ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 3.486      ;
; -2.393 ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 3.431      ;
; -2.308 ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 3.346      ;
; -2.276 ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 3.314      ;
; -2.258 ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 3.296      ;
; -2.203 ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 3.241      ;
; -2.172 ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[15] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 3.210      ;
; -2.136 ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 3.174      ;
; -2.118 ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 3.156      ;
; -2.117 ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[15] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 3.155      ;
; -2.105 ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 3.143      ;
; -2.086 ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[14] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 3.124      ;
; -2.086 ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 3.124      ;
; -2.032 ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[15] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 3.070      ;
; -2.031 ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[14] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 3.069      ;
; -2.000 ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[13] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 3.038      ;
; -2.000 ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[15] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 3.038      ;
; -1.969 ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 3.007      ;
; -1.946 ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.984      ;
; -1.946 ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[14] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.984      ;
; -1.945 ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[13] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.983      ;
; -1.915 ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.953      ;
; -1.914 ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.952      ;
; -1.914 ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[14] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.952      ;
; -1.883 ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.921      ;
; -1.860 ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[15] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.898      ;
; -1.860 ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[13] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.898      ;
; -1.859 ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.897      ;
; -1.829 ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[15] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.867      ;
; -1.828 ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.866      ;
; -1.828 ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[13] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.866      ;
; -1.817 ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.855      ;
; -1.779 ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.817      ;
; -1.774 ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[14] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.812      ;
; -1.774 ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.812      ;
; -1.773 ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.811      ;
; -1.743 ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[14] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.781      ;
; -1.742 ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.780      ;
; -1.742 ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.780      ;
; -1.693 ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.731      ;
; -1.693 ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[15] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.731      ;
; -1.688 ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[13] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.726      ;
; -1.688 ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.726      ;
; -1.687 ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.725      ;
; -1.657 ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[13] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.695      ;
; -1.656 ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.694      ;
; -1.656 ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.694      ;
; -1.627 ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.665      ;
; -1.609 ; Divider:inst3|cnt[9]  ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.649      ;
; -1.607 ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[15] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.645      ;
; -1.607 ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[14] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.645      ;
; -1.602 ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.640      ;
; -1.602 ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.640      ;
; -1.601 ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.639      ;
; -1.571 ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.609      ;
; -1.570 ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.608      ;
; -1.541 ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[15] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.579      ;
; -1.523 ; Divider:inst3|cnt[10] ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.563      ;
; -1.521 ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[14] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.559      ;
; -1.521 ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[13] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.559      ;
; -1.516 ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.554      ;
; -1.516 ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.554      ;
; -1.485 ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.523      ;
; -1.484 ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.522      ;
; -1.479 ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[8]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.519      ;
; -1.455 ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[14] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.493      ;
; -1.447 ; Divider:inst3|cnt[11] ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.487      ;
; -1.435 ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[13] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.473      ;
; -1.435 ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.473      ;
; -1.430 ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.468      ;
; -1.424 ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[8]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.464      ;
; -1.419 ; Divider:inst3|cnt[9]  ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.459      ;
; -1.411 ; Divider:inst3|cnt[12] ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.451      ;
; -1.399 ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.437      ;
; -1.393 ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[7]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.433      ;
; -1.369 ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[13] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.407      ;
; -1.349 ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.387      ;
; -1.349 ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.387      ;
; -1.344 ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.382      ;
; -1.339 ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[8]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.379      ;
; -1.338 ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[7]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.378      ;
; -1.333 ; Divider:inst3|cnt[10] ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.373      ;
; -1.333 ; Divider:inst3|cnt[9]  ; Divider:inst3|cnt[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.373      ;
; -1.313 ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.351      ;
; -1.307 ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[6]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.347      ;
; -1.307 ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[8]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.347      ;
; -1.283 ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.321      ;
; -1.276 ; Divider:inst3|cnt[13] ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.316      ;
; -1.263 ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.301      ;
; -1.263 ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.301      ;
; -1.257 ; Divider:inst3|cnt[11] ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.297      ;
; -1.253 ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[7]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.293      ;
; -1.252 ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[6]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.292      ;
; -1.247 ; Divider:inst3|cnt[10] ; Divider:inst3|cnt[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.287      ;
; -1.247 ; Divider:inst3|cnt[9]  ; Divider:inst3|cnt[14] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.287      ;
; -1.240 ; Divider:inst3|cnt[14] ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.280      ;
; -1.221 ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[5]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.261      ;
; -1.221 ; Divider:inst3|cnt[12] ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.261      ;
; -1.221 ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[7]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 2.261      ;
; -1.197 ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 2.235      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Divider:inst3|cnt[17]'                                                                                                         ;
+--------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -1.628 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[3]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 2.668      ;
; -1.555 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[2]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 2.595      ;
; -1.418 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[6]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 2.458      ;
; -1.373 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[3]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 2.413      ;
; -1.369 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[2]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 2.409      ;
; -1.266 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[1]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 2.306      ;
; -1.110 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[0]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 2.150      ;
; -1.105 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[4]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 2.145      ;
; -0.965 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[0]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 2.005      ;
; -0.960 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[4]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 2.000      ;
; -0.878 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[1]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 1.918      ;
; -0.834 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[5]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 1.874      ;
; -0.542 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[5]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 1.582      ;
; -0.400 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[6]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 1.440      ;
; -0.073 ; scanning:inst9|ctrl[0] ; scanning:inst9|ctrl[1] ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 1.113      ;
; 0.235  ; scanning:inst9|ctrl[0] ; scanning:inst9|ctrl[0] ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; scanning:inst9|ctrl[1] ; scanning:inst9|ctrl[1] ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 0.805      ;
+--------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_sys'                                                                                                            ;
+--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+
; -2.454 ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; clk_sys     ; 0.000        ; 3.192      ; 1.348      ;
; -1.954 ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; clk_sys     ; -0.500       ; 3.192      ; 1.348      ;
; 0.499  ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[0]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.805      ;
; 1.158  ; Divider:inst3|cnt[9]  ; Divider:inst3|cnt[9]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.464      ;
; 1.158  ; Divider:inst3|cnt[10] ; Divider:inst3|cnt[10] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.464      ;
; 1.164  ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[1]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.470      ;
; 1.164  ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[2]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.470      ;
; 1.164  ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[4]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.470      ;
; 1.168  ; Divider:inst3|cnt[11] ; Divider:inst3|cnt[11] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.474      ;
; 1.169  ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[6]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.475      ;
; 1.169  ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[7]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.475      ;
; 1.169  ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[8]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.475      ;
; 1.169  ; Divider:inst3|cnt[13] ; Divider:inst3|cnt[13] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.475      ;
; 1.169  ; Divider:inst3|cnt[16] ; Divider:inst3|cnt[16] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.475      ;
; 1.217  ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[3]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.523      ;
; 1.217  ; Divider:inst3|cnt[12] ; Divider:inst3|cnt[12] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.523      ;
; 1.218  ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[5]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.524      ;
; 1.218  ; Divider:inst3|cnt[14] ; Divider:inst3|cnt[14] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.524      ;
; 1.218  ; Divider:inst3|cnt[15] ; Divider:inst3|cnt[15] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.524      ;
; 1.220  ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[1]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.526      ;
; 1.637  ; Divider:inst3|cnt[9]  ; Divider:inst3|cnt[10] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.943      ;
; 1.637  ; Divider:inst3|cnt[10] ; Divider:inst3|cnt[11] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.943      ;
; 1.642  ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[2]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.948      ;
; 1.643  ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[3]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.949      ;
; 1.643  ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[5]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.949      ;
; 1.647  ; Divider:inst3|cnt[11] ; Divider:inst3|cnt[12] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.953      ;
; 1.648  ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[7]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.954      ;
; 1.648  ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[8]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.954      ;
; 1.648  ; Divider:inst3|cnt[13] ; Divider:inst3|cnt[14] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 1.954      ;
; 1.697  ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[4]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.003      ;
; 1.697  ; Divider:inst3|cnt[12] ; Divider:inst3|cnt[13] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.003      ;
; 1.697  ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[2]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.003      ;
; 1.698  ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[6]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.004      ;
; 1.698  ; Divider:inst3|cnt[15] ; Divider:inst3|cnt[16] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.004      ;
; 1.698  ; Divider:inst3|cnt[14] ; Divider:inst3|cnt[15] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.004      ;
; 1.723  ; Divider:inst3|cnt[9]  ; Divider:inst3|cnt[11] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.029      ;
; 1.723  ; Divider:inst3|cnt[10] ; Divider:inst3|cnt[12] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.029      ;
; 1.728  ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[3]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.034      ;
; 1.729  ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[4]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.035      ;
; 1.729  ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[6]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.035      ;
; 1.733  ; Divider:inst3|cnt[11] ; Divider:inst3|cnt[13] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.039      ;
; 1.734  ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[8]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.040      ;
; 1.734  ; Divider:inst3|cnt[13] ; Divider:inst3|cnt[15] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.040      ;
; 1.758  ; Divider:inst3|cnt[16] ; Divider:inst3|cnt[17] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.064      ;
; 1.759  ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[9]  ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 2.063      ;
; 1.783  ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[5]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.089      ;
; 1.783  ; Divider:inst3|cnt[12] ; Divider:inst3|cnt[14] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.089      ;
; 1.783  ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[3]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.089      ;
; 1.784  ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[7]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.090      ;
; 1.784  ; Divider:inst3|cnt[14] ; Divider:inst3|cnt[16] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.090      ;
; 1.809  ; Divider:inst3|cnt[9]  ; Divider:inst3|cnt[12] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.115      ;
; 1.809  ; Divider:inst3|cnt[10] ; Divider:inst3|cnt[13] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.115      ;
; 1.814  ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[4]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.120      ;
; 1.815  ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[5]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.121      ;
; 1.815  ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[7]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.121      ;
; 1.819  ; Divider:inst3|cnt[11] ; Divider:inst3|cnt[14] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.125      ;
; 1.820  ; Divider:inst3|cnt[13] ; Divider:inst3|cnt[16] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.126      ;
; 1.825  ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[9]  ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 2.129      ;
; 1.845  ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[10] ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 2.149      ;
; 1.869  ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[6]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.175      ;
; 1.869  ; Divider:inst3|cnt[12] ; Divider:inst3|cnt[15] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.175      ;
; 1.869  ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[4]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.175      ;
; 1.870  ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[8]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.176      ;
; 1.888  ; Divider:inst3|cnt[15] ; Divider:inst3|cnt[17] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.194      ;
; 1.895  ; Divider:inst3|cnt[9]  ; Divider:inst3|cnt[13] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.201      ;
; 1.895  ; Divider:inst3|cnt[10] ; Divider:inst3|cnt[14] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.201      ;
; 1.900  ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[5]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.206      ;
; 1.901  ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[6]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.207      ;
; 1.901  ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[8]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.207      ;
; 1.905  ; Divider:inst3|cnt[11] ; Divider:inst3|cnt[15] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.211      ;
; 1.911  ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[9]  ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 2.215      ;
; 1.911  ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[10] ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 2.215      ;
; 1.931  ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[11] ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 2.235      ;
; 1.955  ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[7]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.261      ;
; 1.955  ; Divider:inst3|cnt[12] ; Divider:inst3|cnt[16] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.261      ;
; 1.955  ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[5]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.261      ;
; 1.974  ; Divider:inst3|cnt[14] ; Divider:inst3|cnt[17] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.280      ;
; 1.981  ; Divider:inst3|cnt[9]  ; Divider:inst3|cnt[14] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.287      ;
; 1.981  ; Divider:inst3|cnt[10] ; Divider:inst3|cnt[15] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.287      ;
; 1.986  ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[6]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.292      ;
; 1.987  ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[7]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.293      ;
; 1.991  ; Divider:inst3|cnt[11] ; Divider:inst3|cnt[16] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.297      ;
; 1.997  ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[10] ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 2.301      ;
; 1.997  ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[11] ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 2.301      ;
; 2.010  ; Divider:inst3|cnt[13] ; Divider:inst3|cnt[17] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.316      ;
; 2.017  ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[12] ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 2.321      ;
; 2.041  ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[8]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.347      ;
; 2.041  ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[6]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.347      ;
; 2.047  ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[9]  ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 2.351      ;
; 2.067  ; Divider:inst3|cnt[9]  ; Divider:inst3|cnt[15] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.373      ;
; 2.067  ; Divider:inst3|cnt[10] ; Divider:inst3|cnt[16] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.373      ;
; 2.072  ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[7]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.378      ;
; 2.073  ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[8]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.379      ;
; 2.078  ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[9]  ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 2.382      ;
; 2.083  ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[11] ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 2.387      ;
; 2.083  ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[12] ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 2.387      ;
; 2.103  ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[13] ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 2.407      ;
; 2.127  ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[7]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.433      ;
; 2.133  ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[10] ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 2.437      ;
; 2.145  ; Divider:inst3|cnt[12] ; Divider:inst3|cnt[17] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 2.451      ;
+--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Divider:inst3|cnt[17]'                                                                                                         ;
+-------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.499 ; scanning:inst9|ctrl[0] ; scanning:inst9|ctrl[0] ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; scanning:inst9|ctrl[1] ; scanning:inst9|ctrl[1] ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 0.805      ;
; 0.807 ; scanning:inst9|ctrl[0] ; scanning:inst9|ctrl[1] ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 1.113      ;
; 1.134 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[6]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 1.440      ;
; 1.233 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[2]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 1.539      ;
; 1.276 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[5]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 1.582      ;
; 1.541 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[2]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 1.847      ;
; 1.561 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[3]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 1.867      ;
; 1.564 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[3]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 1.870      ;
; 1.568 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[5]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 1.874      ;
; 1.570 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[4]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 1.876      ;
; 1.601 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[0]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 1.907      ;
; 1.612 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[1]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 1.918      ;
; 1.832 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[4]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 2.138      ;
; 1.836 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[6]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 2.142      ;
; 1.837 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[1]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 2.143      ;
; 1.839 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[0]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 2.145      ;
+-------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_sys'                                                                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk_sys ; Rise       ; clk_sys                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[10]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[10]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[11]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[11]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[12]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[12]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[13]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[13]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[14]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[14]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[15]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[15]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[16]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[16]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[17]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[17]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[7]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[8]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[8]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[9]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[9]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_sys|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_sys|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_sys~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_sys~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_sys~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_sys~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[10]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[10]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[11]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[11]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[12]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[12]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[13]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[13]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[14]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[14]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[15]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[15]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[16]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[16]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[17]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[17]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[9]|clk         ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Divider:inst3|cnt[17]'                                                                         ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|ctrl[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|ctrl[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|ctrl[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|ctrl[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[0]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[0]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[1]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[1]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[2]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[2]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[3]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[3]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[4]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[4]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[5]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[5]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[6]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[6]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; inst3|cnt[17]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; inst3|cnt[17]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; inst3|cnt[17]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; inst3|cnt[17]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; inst3|cnt[17]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; inst3|cnt[17]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; inst9|ctrl[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; inst9|ctrl[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; inst9|ctrl[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; inst9|ctrl[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[6]|clk               ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; A[*]      ; Divider:inst3|cnt[17] ; 23.957 ; 23.957 ; Rise       ; Divider:inst3|cnt[17] ;
;  A[0]     ; Divider:inst3|cnt[17] ; 23.804 ; 23.804 ; Rise       ; Divider:inst3|cnt[17] ;
;  A[1]     ; Divider:inst3|cnt[17] ; 23.957 ; 23.957 ; Rise       ; Divider:inst3|cnt[17] ;
;  A[2]     ; Divider:inst3|cnt[17] ; 22.982 ; 22.982 ; Rise       ; Divider:inst3|cnt[17] ;
;  A[3]     ; Divider:inst3|cnt[17] ; 20.622 ; 20.622 ; Rise       ; Divider:inst3|cnt[17] ;
; B[*]      ; Divider:inst3|cnt[17] ; 25.616 ; 25.616 ; Rise       ; Divider:inst3|cnt[17] ;
;  B[0]     ; Divider:inst3|cnt[17] ; 25.273 ; 25.273 ; Rise       ; Divider:inst3|cnt[17] ;
;  B[1]     ; Divider:inst3|cnt[17] ; 24.995 ; 24.995 ; Rise       ; Divider:inst3|cnt[17] ;
;  B[2]     ; Divider:inst3|cnt[17] ; 25.616 ; 25.616 ; Rise       ; Divider:inst3|cnt[17] ;
;  B[3]     ; Divider:inst3|cnt[17] ; 24.498 ; 24.498 ; Rise       ; Divider:inst3|cnt[17] ;
; K         ; Divider:inst3|cnt[17] ; 14.260 ; 14.260 ; Rise       ; Divider:inst3|cnt[17] ;
; minus_in  ; Divider:inst3|cnt[17] ; 17.856 ; 17.856 ; Rise       ; Divider:inst3|cnt[17] ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+-----------------------+---------+---------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise    ; Fall    ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+---------+---------+------------+-----------------------+
; A[*]      ; Divider:inst3|cnt[17] ; -6.555  ; -6.555  ; Rise       ; Divider:inst3|cnt[17] ;
;  A[0]     ; Divider:inst3|cnt[17] ; -6.555  ; -6.555  ; Rise       ; Divider:inst3|cnt[17] ;
;  A[1]     ; Divider:inst3|cnt[17] ; -8.874  ; -8.874  ; Rise       ; Divider:inst3|cnt[17] ;
;  A[2]     ; Divider:inst3|cnt[17] ; -9.016  ; -9.016  ; Rise       ; Divider:inst3|cnt[17] ;
;  A[3]     ; Divider:inst3|cnt[17] ; -8.585  ; -8.585  ; Rise       ; Divider:inst3|cnt[17] ;
; B[*]      ; Divider:inst3|cnt[17] ; -7.542  ; -7.542  ; Rise       ; Divider:inst3|cnt[17] ;
;  B[0]     ; Divider:inst3|cnt[17] ; -7.542  ; -7.542  ; Rise       ; Divider:inst3|cnt[17] ;
;  B[1]     ; Divider:inst3|cnt[17] ; -9.793  ; -9.793  ; Rise       ; Divider:inst3|cnt[17] ;
;  B[2]     ; Divider:inst3|cnt[17] ; -9.993  ; -9.993  ; Rise       ; Divider:inst3|cnt[17] ;
;  B[3]     ; Divider:inst3|cnt[17] ; -9.136  ; -9.136  ; Rise       ; Divider:inst3|cnt[17] ;
; K         ; Divider:inst3|cnt[17] ; -8.770  ; -8.770  ; Rise       ; Divider:inst3|cnt[17] ;
; minus_in  ; Divider:inst3|cnt[17] ; -10.323 ; -10.323 ; Rise       ; Divider:inst3|cnt[17] ;
+-----------+-----------------------+---------+---------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; ctrl[*]   ; Divider:inst3|cnt[17] ; 8.979 ; 8.979 ; Rise       ; Divider:inst3|cnt[17] ;
;  ctrl[0]  ; Divider:inst3|cnt[17] ; 8.979 ; 8.979 ; Rise       ; Divider:inst3|cnt[17] ;
;  ctrl[1]  ; Divider:inst3|cnt[17] ; 8.236 ; 8.236 ; Rise       ; Divider:inst3|cnt[17] ;
; out[*]    ; Divider:inst3|cnt[17] ; 9.992 ; 9.992 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[0]   ; Divider:inst3|cnt[17] ; 9.405 ; 9.405 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[1]   ; Divider:inst3|cnt[17] ; 9.305 ; 9.305 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[2]   ; Divider:inst3|cnt[17] ; 8.890 ; 8.890 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[3]   ; Divider:inst3|cnt[17] ; 9.992 ; 9.992 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[4]   ; Divider:inst3|cnt[17] ; 9.245 ; 9.245 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[5]   ; Divider:inst3|cnt[17] ; 8.951 ; 8.951 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[6]   ; Divider:inst3|cnt[17] ; 9.366 ; 9.366 ; Rise       ; Divider:inst3|cnt[17] ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; ctrl[*]   ; Divider:inst3|cnt[17] ; 8.236 ; 8.236 ; Rise       ; Divider:inst3|cnt[17] ;
;  ctrl[0]  ; Divider:inst3|cnt[17] ; 8.979 ; 8.979 ; Rise       ; Divider:inst3|cnt[17] ;
;  ctrl[1]  ; Divider:inst3|cnt[17] ; 8.236 ; 8.236 ; Rise       ; Divider:inst3|cnt[17] ;
; out[*]    ; Divider:inst3|cnt[17] ; 8.890 ; 8.890 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[0]   ; Divider:inst3|cnt[17] ; 9.405 ; 9.405 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[1]   ; Divider:inst3|cnt[17] ; 9.305 ; 9.305 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[2]   ; Divider:inst3|cnt[17] ; 8.890 ; 8.890 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[3]   ; Divider:inst3|cnt[17] ; 9.992 ; 9.992 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[4]   ; Divider:inst3|cnt[17] ; 9.245 ; 9.245 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[5]   ; Divider:inst3|cnt[17] ; 8.951 ; 8.951 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[6]   ; Divider:inst3|cnt[17] ; 9.366 ; 9.366 ; Rise       ; Divider:inst3|cnt[17] ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[0]       ; sf_out      ; 21.958 ; 21.958 ; 21.958 ; 21.958 ;
; A[1]       ; sf_out      ; 22.111 ; 22.111 ; 22.111 ; 22.111 ;
; A[2]       ; sf_out      ; 21.136 ; 21.136 ; 21.136 ; 21.136 ;
; A[3]       ; sf_out      ; 18.776 ; 18.776 ; 18.776 ; 18.776 ;
; B[0]       ; sf_out      ; 23.427 ; 23.427 ; 23.427 ; 23.427 ;
; B[1]       ; sf_out      ; 23.149 ; 23.149 ; 23.149 ; 23.149 ;
; B[2]       ; sf_out      ; 23.770 ; 23.770 ; 23.770 ; 23.770 ;
; B[3]       ; sf_out      ; 22.652 ; 22.652 ; 22.652 ; 22.652 ;
; K          ; sf_out      ; 14.061 ; 14.061 ; 14.061 ; 14.061 ;
; minus_in   ; sf_out      ; 17.010 ; 17.607 ; 17.607 ; 17.010 ;
; mm1        ; sf_out      ; 14.003 ; 14.003 ; 14.003 ; 14.003 ;
; mm2        ; sf_out      ; 14.152 ; 14.152 ; 14.152 ; 14.152 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[0]       ; sf_out      ; 15.038 ; 15.828 ; 15.828 ; 15.038 ;
; A[1]       ; sf_out      ; 14.541 ; 15.177 ; 15.177 ; 14.541 ;
; A[2]       ; sf_out      ; 15.158 ; 14.444 ; 14.444 ; 15.158 ;
; A[3]       ; sf_out      ; 14.754 ; 12.637 ; 12.637 ; 14.754 ;
; B[0]       ; sf_out      ; 15.666 ; 15.666 ; 15.666 ; 15.666 ;
; B[1]       ; sf_out      ; 15.792 ; 15.870 ; 15.870 ; 15.792 ;
; B[2]       ; sf_out      ; 15.237 ; 15.237 ; 15.237 ; 15.237 ;
; B[3]       ; sf_out      ; 13.753 ; 13.753 ; 13.753 ; 13.753 ;
; K          ; sf_out      ; 14.061 ; 14.061 ; 14.061 ; 14.061 ;
; minus_in   ; sf_out      ; 13.371 ; 14.613 ; 14.613 ; 13.371 ;
; mm1        ; sf_out      ; 14.003 ; 14.003 ; 14.003 ; 14.003 ;
; mm2        ; sf_out      ; 14.152 ; 14.152 ; 14.152 ; 14.152 ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------------------+
; Fast Model Setup Summary                       ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clk_sys               ; -0.267 ; -0.782        ;
; Divider:inst3|cnt[17] ; 0.157  ; 0.000         ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Fast Model Hold Summary                        ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clk_sys               ; -1.463 ; -1.463        ;
; Divider:inst3|cnt[17] ; 0.215  ; 0.000         ;
+-----------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------+
; Fast Model Minimum Pulse Width Summary         ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clk_sys               ; -1.380 ; -19.380       ;
; Divider:inst3|cnt[17] ; -0.500 ; -9.000        ;
+-----------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_sys'                                                                                                  ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.267 ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.297      ;
; -0.253 ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.283      ;
; -0.217 ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.247      ;
; -0.197 ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.227      ;
; -0.173 ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.203      ;
; -0.159 ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.189      ;
; -0.147 ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.177      ;
; -0.138 ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[15] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.168      ;
; -0.128 ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.158      ;
; -0.124 ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[15] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.154      ;
; -0.123 ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.153      ;
; -0.103 ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[14] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.133      ;
; -0.103 ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.133      ;
; -0.089 ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[14] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.119      ;
; -0.088 ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[15] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.118      ;
; -0.080 ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.110      ;
; -0.068 ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[13] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.098      ;
; -0.068 ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[15] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.098      ;
; -0.054 ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[13] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.084      ;
; -0.053 ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.083      ;
; -0.053 ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[14] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.083      ;
; -0.045 ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.075      ;
; -0.034 ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.064      ;
; -0.033 ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.063      ;
; -0.033 ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[14] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.063      ;
; -0.019 ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.049      ;
; -0.018 ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[15] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.048      ;
; -0.018 ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[13] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.048      ;
; -0.005 ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.035      ;
; 0.001  ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[15] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.029      ;
; 0.002  ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.028      ;
; 0.002  ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[13] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.028      ;
; 0.014  ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.016      ;
; 0.016  ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.014      ;
; 0.017  ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[14] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.013      ;
; 0.017  ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 1.013      ;
; 0.036  ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[14] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.994      ;
; 0.037  ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.993      ;
; 0.037  ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.993      ;
; 0.049  ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.981      ;
; 0.049  ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[15] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.981      ;
; 0.051  ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.979      ;
; 0.052  ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[13] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.978      ;
; 0.052  ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.978      ;
; 0.071  ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[13] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.959      ;
; 0.072  ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.958      ;
; 0.072  ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.958      ;
; 0.084  ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[15] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.946      ;
; 0.084  ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[14] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.946      ;
; 0.085  ; Divider:inst3|cnt[9]  ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.947      ;
; 0.086  ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.944      ;
; 0.087  ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.943      ;
; 0.087  ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.943      ;
; 0.089  ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.941      ;
; 0.106  ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.924      ;
; 0.107  ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.923      ;
; 0.119  ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[14] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.911      ;
; 0.119  ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[13] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.911      ;
; 0.120  ; Divider:inst3|cnt[10] ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.912      ;
; 0.122  ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.908      ;
; 0.122  ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.908      ;
; 0.124  ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[15] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.906      ;
; 0.141  ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.889      ;
; 0.142  ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.888      ;
; 0.150  ; Divider:inst3|cnt[11] ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.882      ;
; 0.154  ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[13] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.876      ;
; 0.154  ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.876      ;
; 0.157  ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.873      ;
; 0.159  ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[14] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.871      ;
; 0.161  ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[8]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.871      ;
; 0.172  ; Divider:inst3|cnt[12] ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.860      ;
; 0.175  ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[8]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.857      ;
; 0.176  ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.854      ;
; 0.179  ; Divider:inst3|cnt[9]  ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.853      ;
; 0.189  ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.841      ;
; 0.189  ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.841      ;
; 0.192  ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.838      ;
; 0.194  ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[13] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.836      ;
; 0.196  ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[7]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.836      ;
; 0.210  ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[7]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.822      ;
; 0.211  ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.819      ;
; 0.211  ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[8]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.821      ;
; 0.214  ; Divider:inst3|cnt[10] ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.818      ;
; 0.214  ; Divider:inst3|cnt[9]  ; Divider:inst3|cnt[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.818      ;
; 0.219  ; Divider:inst3|cnt[13] ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.813      ;
; 0.224  ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.806      ;
; 0.224  ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.806      ;
; 0.229  ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[12] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.801      ;
; 0.231  ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[6]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.801      ;
; 0.231  ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[8]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.801      ;
; 0.241  ; Divider:inst3|cnt[14] ; Divider:inst3|cnt[17] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.791      ;
; 0.244  ; Divider:inst3|cnt[11] ; Divider:inst3|cnt[16] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.788      ;
; 0.245  ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[6]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.787      ;
; 0.246  ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[7]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.786      ;
; 0.249  ; Divider:inst3|cnt[10] ; Divider:inst3|cnt[15] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.783      ;
; 0.249  ; Divider:inst3|cnt[9]  ; Divider:inst3|cnt[14] ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.783      ;
; 0.259  ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[10] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.771      ;
; 0.259  ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[9]  ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.771      ;
; 0.264  ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[11] ; clk_sys      ; clk_sys     ; 1.000        ; -0.002     ; 0.766      ;
; 0.266  ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[5]  ; clk_sys      ; clk_sys     ; 1.000        ; 0.000      ; 0.766      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Divider:inst3|cnt[17]'                                                                                                        ;
+-------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.157 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[3]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 0.875      ;
; 0.161 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[2]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 0.871      ;
; 0.226 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[6]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 0.806      ;
; 0.242 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[3]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 0.790      ;
; 0.246 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[2]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 0.786      ;
; 0.271 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[1]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 0.761      ;
; 0.311 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[0]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 0.721      ;
; 0.314 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[4]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 0.718      ;
; 0.351 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[4]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 0.681      ;
; 0.352 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[0]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 0.680      ;
; 0.384 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[1]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 0.648      ;
; 0.394 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[5]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 0.638      ;
; 0.478 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[5]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 0.554      ;
; 0.513 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[6]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 0.519      ;
; 0.608 ; scanning:inst9|ctrl[0] ; scanning:inst9|ctrl[1] ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 0.424      ;
; 0.665 ; scanning:inst9|ctrl[0] ; scanning:inst9|ctrl[0] ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; scanning:inst9|ctrl[1] ; scanning:inst9|ctrl[1] ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_sys'                                                                                                            ;
+--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+
; -1.463 ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; clk_sys     ; 0.000        ; 1.642      ; 0.472      ;
; -0.963 ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; clk_sys     ; -0.500       ; 1.642      ; 0.472      ;
; 0.215  ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[0]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.367      ;
; 0.353  ; Divider:inst3|cnt[9]  ; Divider:inst3|cnt[9]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.505      ;
; 0.353  ; Divider:inst3|cnt[10] ; Divider:inst3|cnt[10] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.505      ;
; 0.356  ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[2]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[4]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; Divider:inst3|cnt[11] ; Divider:inst3|cnt[11] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[6]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[7]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[8]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; Divider:inst3|cnt[13] ; Divider:inst3|cnt[13] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; Divider:inst3|cnt[16] ; Divider:inst3|cnt[16] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[1]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.512      ;
; 0.369  ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[3]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Divider:inst3|cnt[12] ; Divider:inst3|cnt[12] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[1]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[5]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; Divider:inst3|cnt[14] ; Divider:inst3|cnt[14] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; Divider:inst3|cnt[15] ; Divider:inst3|cnt[15] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.522      ;
; 0.491  ; Divider:inst3|cnt[9]  ; Divider:inst3|cnt[10] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.643      ;
; 0.491  ; Divider:inst3|cnt[10] ; Divider:inst3|cnt[11] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.643      ;
; 0.494  ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[3]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[5]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.646      ;
; 0.495  ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[2]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; Divider:inst3|cnt[11] ; Divider:inst3|cnt[12] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[7]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[8]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; Divider:inst3|cnt[13] ; Divider:inst3|cnt[14] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.649      ;
; 0.509  ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[4]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; Divider:inst3|cnt[12] ; Divider:inst3|cnt[13] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[2]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[6]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; Divider:inst3|cnt[15] ; Divider:inst3|cnt[16] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; Divider:inst3|cnt[14] ; Divider:inst3|cnt[15] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.662      ;
; 0.526  ; Divider:inst3|cnt[9]  ; Divider:inst3|cnt[11] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.678      ;
; 0.526  ; Divider:inst3|cnt[10] ; Divider:inst3|cnt[12] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.678      ;
; 0.529  ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[4]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.681      ;
; 0.529  ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[6]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.681      ;
; 0.530  ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[3]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.682      ;
; 0.531  ; Divider:inst3|cnt[11] ; Divider:inst3|cnt[13] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.683      ;
; 0.532  ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[8]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.684      ;
; 0.532  ; Divider:inst3|cnt[13] ; Divider:inst3|cnt[15] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.684      ;
; 0.544  ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[5]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; Divider:inst3|cnt[12] ; Divider:inst3|cnt[14] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[3]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.696      ;
; 0.545  ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[7]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.697      ;
; 0.545  ; Divider:inst3|cnt[14] ; Divider:inst3|cnt[16] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.697      ;
; 0.546  ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[9]  ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 0.696      ;
; 0.552  ; Divider:inst3|cnt[16] ; Divider:inst3|cnt[17] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.704      ;
; 0.561  ; Divider:inst3|cnt[9]  ; Divider:inst3|cnt[12] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.713      ;
; 0.561  ; Divider:inst3|cnt[10] ; Divider:inst3|cnt[13] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.713      ;
; 0.564  ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[5]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.716      ;
; 0.564  ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[7]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.716      ;
; 0.565  ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[4]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.717      ;
; 0.566  ; Divider:inst3|cnt[11] ; Divider:inst3|cnt[14] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.718      ;
; 0.567  ; Divider:inst3|cnt[13] ; Divider:inst3|cnt[16] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.719      ;
; 0.579  ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[6]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; Divider:inst3|cnt[12] ; Divider:inst3|cnt[15] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[4]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.731      ;
; 0.580  ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[8]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.732      ;
; 0.581  ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[10] ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 0.731      ;
; 0.586  ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[9]  ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 0.736      ;
; 0.596  ; Divider:inst3|cnt[9]  ; Divider:inst3|cnt[13] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.748      ;
; 0.596  ; Divider:inst3|cnt[10] ; Divider:inst3|cnt[14] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.748      ;
; 0.599  ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[6]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.751      ;
; 0.599  ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[8]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.751      ;
; 0.600  ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[5]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.752      ;
; 0.601  ; Divider:inst3|cnt[11] ; Divider:inst3|cnt[15] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.753      ;
; 0.604  ; Divider:inst3|cnt[15] ; Divider:inst3|cnt[17] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.756      ;
; 0.614  ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[7]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.766      ;
; 0.614  ; Divider:inst3|cnt[12] ; Divider:inst3|cnt[16] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.766      ;
; 0.614  ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[5]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.766      ;
; 0.616  ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[11] ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 0.766      ;
; 0.621  ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[10] ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 0.771      ;
; 0.621  ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[9]  ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 0.771      ;
; 0.631  ; Divider:inst3|cnt[9]  ; Divider:inst3|cnt[14] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.783      ;
; 0.631  ; Divider:inst3|cnt[10] ; Divider:inst3|cnt[15] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.783      ;
; 0.634  ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[7]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.786      ;
; 0.635  ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[6]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.787      ;
; 0.636  ; Divider:inst3|cnt[11] ; Divider:inst3|cnt[16] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.788      ;
; 0.639  ; Divider:inst3|cnt[14] ; Divider:inst3|cnt[17] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.791      ;
; 0.649  ; Divider:inst3|cnt[3]  ; Divider:inst3|cnt[8]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.801      ;
; 0.649  ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[6]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.801      ;
; 0.651  ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[12] ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 0.801      ;
; 0.656  ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[11] ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 0.806      ;
; 0.656  ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[10] ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 0.806      ;
; 0.661  ; Divider:inst3|cnt[13] ; Divider:inst3|cnt[17] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.813      ;
; 0.666  ; Divider:inst3|cnt[9]  ; Divider:inst3|cnt[15] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.818      ;
; 0.666  ; Divider:inst3|cnt[10] ; Divider:inst3|cnt[16] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.818      ;
; 0.669  ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[9]  ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 0.819      ;
; 0.669  ; Divider:inst3|cnt[2]  ; Divider:inst3|cnt[8]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.821      ;
; 0.670  ; Divider:inst3|cnt[0]  ; Divider:inst3|cnt[7]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.822      ;
; 0.684  ; Divider:inst3|cnt[1]  ; Divider:inst3|cnt[7]  ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.836      ;
; 0.686  ; Divider:inst3|cnt[8]  ; Divider:inst3|cnt[13] ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 0.836      ;
; 0.688  ; Divider:inst3|cnt[4]  ; Divider:inst3|cnt[9]  ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 0.838      ;
; 0.691  ; Divider:inst3|cnt[7]  ; Divider:inst3|cnt[12] ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 0.841      ;
; 0.691  ; Divider:inst3|cnt[6]  ; Divider:inst3|cnt[11] ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 0.841      ;
; 0.701  ; Divider:inst3|cnt[9]  ; Divider:inst3|cnt[16] ; clk_sys               ; clk_sys     ; 0.000        ; 0.000      ; 0.853      ;
; 0.704  ; Divider:inst3|cnt[5]  ; Divider:inst3|cnt[10] ; clk_sys               ; clk_sys     ; 0.000        ; -0.002     ; 0.854      ;
+--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Divider:inst3|cnt[17]'                                                                                                         ;
+-------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.215 ; scanning:inst9|ctrl[0] ; scanning:inst9|ctrl[0] ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; scanning:inst9|ctrl[1] ; scanning:inst9|ctrl[1] ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 0.367      ;
; 0.272 ; scanning:inst9|ctrl[0] ; scanning:inst9|ctrl[1] ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 0.424      ;
; 0.367 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[6]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 0.519      ;
; 0.402 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[5]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 0.554      ;
; 0.426 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[2]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 0.578      ;
; 0.467 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[3]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 0.619      ;
; 0.471 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[3]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 0.623      ;
; 0.483 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[2]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 0.635      ;
; 0.486 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[5]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 0.638      ;
; 0.488 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[0]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 0.640      ;
; 0.490 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[4]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 0.642      ;
; 0.496 ; scanning:inst9|ctrl[0] ; scanning:inst9|out[1]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 0.648      ;
; 0.558 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[4]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 0.710      ;
; 0.563 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[6]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 0.715      ;
; 0.563 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[1]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 0.715      ;
; 0.566 ; scanning:inst9|ctrl[1] ; scanning:inst9|out[0]  ; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 0.000        ; 0.000      ; 0.718      ;
+-------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_sys'                                                                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_sys ; Rise       ; clk_sys                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[13]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[13]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[14]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[14]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[15]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[15]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[16]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[16]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[17]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[17]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_sys ; Rise       ; Divider:inst3|cnt[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_sys ; Rise       ; Divider:inst3|cnt[9]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_sys|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_sys|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_sys~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_sys~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; clk_sys~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; clk_sys~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[10]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[10]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[11]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[11]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[12]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[12]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[13]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[13]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[14]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[14]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[15]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[15]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[16]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[16]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[17]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[17]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_sys ; Rise       ; inst3|cnt[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_sys ; Rise       ; inst3|cnt[9]|clk         ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Divider:inst3|cnt[17]'                                                                         ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|ctrl[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|ctrl[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|ctrl[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|ctrl[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; scanning:inst9|out[6]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; inst3|cnt[17]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; inst3|cnt[17]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; inst3|cnt[17]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; inst3|cnt[17]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; inst3|cnt[17]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; inst3|cnt[17]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; inst9|ctrl[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; inst9|ctrl[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; inst9|ctrl[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; inst9|ctrl[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Divider:inst3|cnt[17] ; Rise       ; inst9|out[6]|clk               ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; A[*]      ; Divider:inst3|cnt[17] ; 7.722 ; 7.722 ; Rise       ; Divider:inst3|cnt[17] ;
;  A[0]     ; Divider:inst3|cnt[17] ; 7.668 ; 7.668 ; Rise       ; Divider:inst3|cnt[17] ;
;  A[1]     ; Divider:inst3|cnt[17] ; 7.722 ; 7.722 ; Rise       ; Divider:inst3|cnt[17] ;
;  A[2]     ; Divider:inst3|cnt[17] ; 7.405 ; 7.405 ; Rise       ; Divider:inst3|cnt[17] ;
;  A[3]     ; Divider:inst3|cnt[17] ; 6.733 ; 6.733 ; Rise       ; Divider:inst3|cnt[17] ;
; B[*]      ; Divider:inst3|cnt[17] ; 8.157 ; 8.157 ; Rise       ; Divider:inst3|cnt[17] ;
;  B[0]     ; Divider:inst3|cnt[17] ; 8.157 ; 8.157 ; Rise       ; Divider:inst3|cnt[17] ;
;  B[1]     ; Divider:inst3|cnt[17] ; 8.065 ; 8.065 ; Rise       ; Divider:inst3|cnt[17] ;
;  B[2]     ; Divider:inst3|cnt[17] ; 8.145 ; 8.145 ; Rise       ; Divider:inst3|cnt[17] ;
;  B[3]     ; Divider:inst3|cnt[17] ; 7.958 ; 7.958 ; Rise       ; Divider:inst3|cnt[17] ;
; K         ; Divider:inst3|cnt[17] ; 5.291 ; 5.291 ; Rise       ; Divider:inst3|cnt[17] ;
; minus_in  ; Divider:inst3|cnt[17] ; 6.277 ; 6.277 ; Rise       ; Divider:inst3|cnt[17] ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; A[*]      ; Divider:inst3|cnt[17] ; -2.646 ; -2.646 ; Rise       ; Divider:inst3|cnt[17] ;
;  A[0]     ; Divider:inst3|cnt[17] ; -2.646 ; -2.646 ; Rise       ; Divider:inst3|cnt[17] ;
;  A[1]     ; Divider:inst3|cnt[17] ; -3.350 ; -3.350 ; Rise       ; Divider:inst3|cnt[17] ;
;  A[2]     ; Divider:inst3|cnt[17] ; -3.362 ; -3.362 ; Rise       ; Divider:inst3|cnt[17] ;
;  A[3]     ; Divider:inst3|cnt[17] ; -3.231 ; -3.231 ; Rise       ; Divider:inst3|cnt[17] ;
; B[*]      ; Divider:inst3|cnt[17] ; -2.968 ; -2.968 ; Rise       ; Divider:inst3|cnt[17] ;
;  B[0]     ; Divider:inst3|cnt[17] ; -2.968 ; -2.968 ; Rise       ; Divider:inst3|cnt[17] ;
;  B[1]     ; Divider:inst3|cnt[17] ; -3.659 ; -3.659 ; Rise       ; Divider:inst3|cnt[17] ;
;  B[2]     ; Divider:inst3|cnt[17] ; -3.653 ; -3.653 ; Rise       ; Divider:inst3|cnt[17] ;
;  B[3]     ; Divider:inst3|cnt[17] ; -3.474 ; -3.474 ; Rise       ; Divider:inst3|cnt[17] ;
; K         ; Divider:inst3|cnt[17] ; -3.597 ; -3.597 ; Rise       ; Divider:inst3|cnt[17] ;
; minus_in  ; Divider:inst3|cnt[17] ; -4.032 ; -4.032 ; Rise       ; Divider:inst3|cnt[17] ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; ctrl[*]   ; Divider:inst3|cnt[17] ; 3.919 ; 3.919 ; Rise       ; Divider:inst3|cnt[17] ;
;  ctrl[0]  ; Divider:inst3|cnt[17] ; 3.919 ; 3.919 ; Rise       ; Divider:inst3|cnt[17] ;
;  ctrl[1]  ; Divider:inst3|cnt[17] ; 3.680 ; 3.680 ; Rise       ; Divider:inst3|cnt[17] ;
; out[*]    ; Divider:inst3|cnt[17] ; 4.206 ; 4.206 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[0]   ; Divider:inst3|cnt[17] ; 4.059 ; 4.059 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[1]   ; Divider:inst3|cnt[17] ; 3.984 ; 3.984 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[2]   ; Divider:inst3|cnt[17] ; 3.945 ; 3.945 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[3]   ; Divider:inst3|cnt[17] ; 4.206 ; 4.206 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[4]   ; Divider:inst3|cnt[17] ; 4.049 ; 4.049 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[5]   ; Divider:inst3|cnt[17] ; 3.907 ; 3.907 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[6]   ; Divider:inst3|cnt[17] ; 4.016 ; 4.016 ; Rise       ; Divider:inst3|cnt[17] ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; ctrl[*]   ; Divider:inst3|cnt[17] ; 3.680 ; 3.680 ; Rise       ; Divider:inst3|cnt[17] ;
;  ctrl[0]  ; Divider:inst3|cnt[17] ; 3.919 ; 3.919 ; Rise       ; Divider:inst3|cnt[17] ;
;  ctrl[1]  ; Divider:inst3|cnt[17] ; 3.680 ; 3.680 ; Rise       ; Divider:inst3|cnt[17] ;
; out[*]    ; Divider:inst3|cnt[17] ; 3.907 ; 3.907 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[0]   ; Divider:inst3|cnt[17] ; 4.059 ; 4.059 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[1]   ; Divider:inst3|cnt[17] ; 3.984 ; 3.984 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[2]   ; Divider:inst3|cnt[17] ; 3.945 ; 3.945 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[3]   ; Divider:inst3|cnt[17] ; 4.206 ; 4.206 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[4]   ; Divider:inst3|cnt[17] ; 4.049 ; 4.049 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[5]   ; Divider:inst3|cnt[17] ; 3.907 ; 3.907 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[6]   ; Divider:inst3|cnt[17] ; 4.016 ; 4.016 ; Rise       ; Divider:inst3|cnt[17] ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[0]       ; sf_out      ; 8.382 ; 8.382 ; 8.382 ; 8.382 ;
; A[1]       ; sf_out      ; 8.436 ; 8.436 ; 8.436 ; 8.436 ;
; A[2]       ; sf_out      ; 8.119 ; 8.119 ; 8.119 ; 8.119 ;
; A[3]       ; sf_out      ; 7.447 ; 7.427 ; 7.427 ; 7.447 ;
; B[0]       ; sf_out      ; 8.871 ; 8.871 ; 8.871 ; 8.871 ;
; B[1]       ; sf_out      ; 8.779 ; 8.779 ; 8.779 ; 8.779 ;
; B[2]       ; sf_out      ; 8.859 ; 8.859 ; 8.859 ; 8.859 ;
; B[3]       ; sf_out      ; 8.672 ; 8.672 ; 8.672 ; 8.672 ;
; K          ; sf_out      ; 6.387 ; 6.387 ; 6.387 ; 6.387 ;
; minus_in   ; sf_out      ; 7.237 ; 7.418 ; 7.418 ; 7.237 ;
; mm1        ; sf_out      ; 6.335 ; 6.335 ; 6.335 ; 6.335 ;
; mm2        ; sf_out      ; 6.376 ; 6.376 ; 6.376 ; 6.376 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[0]       ; sf_out      ; 6.345 ; 6.626 ; 6.626 ; 6.345 ;
; A[1]       ; sf_out      ; 6.226 ; 6.437 ; 6.437 ; 6.226 ;
; A[2]       ; sf_out      ; 6.396 ; 6.212 ; 6.212 ; 6.396 ;
; A[3]       ; sf_out      ; 6.292 ; 5.672 ; 5.672 ; 6.292 ;
; B[0]       ; sf_out      ; 6.616 ; 6.616 ; 6.616 ; 6.616 ;
; B[1]       ; sf_out      ; 6.636 ; 6.705 ; 6.705 ; 6.636 ;
; B[2]       ; sf_out      ; 6.419 ; 6.419 ; 6.419 ; 6.419 ;
; B[3]       ; sf_out      ; 6.058 ; 6.058 ; 6.058 ; 6.058 ;
; K          ; sf_out      ; 6.387 ; 6.387 ; 6.387 ; 6.387 ;
; minus_in   ; sf_out      ; 6.189 ; 6.541 ; 6.541 ; 6.189 ;
; mm1        ; sf_out      ; 6.335 ; 6.335 ; 6.335 ; 6.335 ;
; mm2        ; sf_out      ; 6.376 ; 6.376 ; 6.376 ; 6.376 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                  ;
+------------------------+---------+--------+----------+---------+---------------------+
; Clock                  ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack       ; -2.448  ; -2.454 ; N/A      ; N/A     ; -1.941              ;
;  Divider:inst3|cnt[17] ; -1.628  ; 0.215  ; N/A      ; N/A     ; -0.742              ;
;  clk_sys               ; -2.448  ; -2.454 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS        ; -36.126 ; -2.454 ; 0.0      ; 0.0     ; -42.009             ;
;  Divider:inst3|cnt[17] ; -8.989  ; 0.000  ; N/A      ; N/A     ; -13.356             ;
;  clk_sys               ; -27.137 ; -2.454 ; N/A      ; N/A     ; -28.653             ;
+------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; A[*]      ; Divider:inst3|cnt[17] ; 23.957 ; 23.957 ; Rise       ; Divider:inst3|cnt[17] ;
;  A[0]     ; Divider:inst3|cnt[17] ; 23.804 ; 23.804 ; Rise       ; Divider:inst3|cnt[17] ;
;  A[1]     ; Divider:inst3|cnt[17] ; 23.957 ; 23.957 ; Rise       ; Divider:inst3|cnt[17] ;
;  A[2]     ; Divider:inst3|cnt[17] ; 22.982 ; 22.982 ; Rise       ; Divider:inst3|cnt[17] ;
;  A[3]     ; Divider:inst3|cnt[17] ; 20.622 ; 20.622 ; Rise       ; Divider:inst3|cnt[17] ;
; B[*]      ; Divider:inst3|cnt[17] ; 25.616 ; 25.616 ; Rise       ; Divider:inst3|cnt[17] ;
;  B[0]     ; Divider:inst3|cnt[17] ; 25.273 ; 25.273 ; Rise       ; Divider:inst3|cnt[17] ;
;  B[1]     ; Divider:inst3|cnt[17] ; 24.995 ; 24.995 ; Rise       ; Divider:inst3|cnt[17] ;
;  B[2]     ; Divider:inst3|cnt[17] ; 25.616 ; 25.616 ; Rise       ; Divider:inst3|cnt[17] ;
;  B[3]     ; Divider:inst3|cnt[17] ; 24.498 ; 24.498 ; Rise       ; Divider:inst3|cnt[17] ;
; K         ; Divider:inst3|cnt[17] ; 14.260 ; 14.260 ; Rise       ; Divider:inst3|cnt[17] ;
; minus_in  ; Divider:inst3|cnt[17] ; 17.856 ; 17.856 ; Rise       ; Divider:inst3|cnt[17] ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; A[*]      ; Divider:inst3|cnt[17] ; -2.646 ; -2.646 ; Rise       ; Divider:inst3|cnt[17] ;
;  A[0]     ; Divider:inst3|cnt[17] ; -2.646 ; -2.646 ; Rise       ; Divider:inst3|cnt[17] ;
;  A[1]     ; Divider:inst3|cnt[17] ; -3.350 ; -3.350 ; Rise       ; Divider:inst3|cnt[17] ;
;  A[2]     ; Divider:inst3|cnt[17] ; -3.362 ; -3.362 ; Rise       ; Divider:inst3|cnt[17] ;
;  A[3]     ; Divider:inst3|cnt[17] ; -3.231 ; -3.231 ; Rise       ; Divider:inst3|cnt[17] ;
; B[*]      ; Divider:inst3|cnt[17] ; -2.968 ; -2.968 ; Rise       ; Divider:inst3|cnt[17] ;
;  B[0]     ; Divider:inst3|cnt[17] ; -2.968 ; -2.968 ; Rise       ; Divider:inst3|cnt[17] ;
;  B[1]     ; Divider:inst3|cnt[17] ; -3.659 ; -3.659 ; Rise       ; Divider:inst3|cnt[17] ;
;  B[2]     ; Divider:inst3|cnt[17] ; -3.653 ; -3.653 ; Rise       ; Divider:inst3|cnt[17] ;
;  B[3]     ; Divider:inst3|cnt[17] ; -3.474 ; -3.474 ; Rise       ; Divider:inst3|cnt[17] ;
; K         ; Divider:inst3|cnt[17] ; -3.597 ; -3.597 ; Rise       ; Divider:inst3|cnt[17] ;
; minus_in  ; Divider:inst3|cnt[17] ; -4.032 ; -4.032 ; Rise       ; Divider:inst3|cnt[17] ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; ctrl[*]   ; Divider:inst3|cnt[17] ; 8.979 ; 8.979 ; Rise       ; Divider:inst3|cnt[17] ;
;  ctrl[0]  ; Divider:inst3|cnt[17] ; 8.979 ; 8.979 ; Rise       ; Divider:inst3|cnt[17] ;
;  ctrl[1]  ; Divider:inst3|cnt[17] ; 8.236 ; 8.236 ; Rise       ; Divider:inst3|cnt[17] ;
; out[*]    ; Divider:inst3|cnt[17] ; 9.992 ; 9.992 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[0]   ; Divider:inst3|cnt[17] ; 9.405 ; 9.405 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[1]   ; Divider:inst3|cnt[17] ; 9.305 ; 9.305 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[2]   ; Divider:inst3|cnt[17] ; 8.890 ; 8.890 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[3]   ; Divider:inst3|cnt[17] ; 9.992 ; 9.992 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[4]   ; Divider:inst3|cnt[17] ; 9.245 ; 9.245 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[5]   ; Divider:inst3|cnt[17] ; 8.951 ; 8.951 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[6]   ; Divider:inst3|cnt[17] ; 9.366 ; 9.366 ; Rise       ; Divider:inst3|cnt[17] ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; ctrl[*]   ; Divider:inst3|cnt[17] ; 3.680 ; 3.680 ; Rise       ; Divider:inst3|cnt[17] ;
;  ctrl[0]  ; Divider:inst3|cnt[17] ; 3.919 ; 3.919 ; Rise       ; Divider:inst3|cnt[17] ;
;  ctrl[1]  ; Divider:inst3|cnt[17] ; 3.680 ; 3.680 ; Rise       ; Divider:inst3|cnt[17] ;
; out[*]    ; Divider:inst3|cnt[17] ; 3.907 ; 3.907 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[0]   ; Divider:inst3|cnt[17] ; 4.059 ; 4.059 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[1]   ; Divider:inst3|cnt[17] ; 3.984 ; 3.984 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[2]   ; Divider:inst3|cnt[17] ; 3.945 ; 3.945 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[3]   ; Divider:inst3|cnt[17] ; 4.206 ; 4.206 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[4]   ; Divider:inst3|cnt[17] ; 4.049 ; 4.049 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[5]   ; Divider:inst3|cnt[17] ; 3.907 ; 3.907 ; Rise       ; Divider:inst3|cnt[17] ;
;  out[6]   ; Divider:inst3|cnt[17] ; 4.016 ; 4.016 ; Rise       ; Divider:inst3|cnt[17] ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[0]       ; sf_out      ; 21.958 ; 21.958 ; 21.958 ; 21.958 ;
; A[1]       ; sf_out      ; 22.111 ; 22.111 ; 22.111 ; 22.111 ;
; A[2]       ; sf_out      ; 21.136 ; 21.136 ; 21.136 ; 21.136 ;
; A[3]       ; sf_out      ; 18.776 ; 18.776 ; 18.776 ; 18.776 ;
; B[0]       ; sf_out      ; 23.427 ; 23.427 ; 23.427 ; 23.427 ;
; B[1]       ; sf_out      ; 23.149 ; 23.149 ; 23.149 ; 23.149 ;
; B[2]       ; sf_out      ; 23.770 ; 23.770 ; 23.770 ; 23.770 ;
; B[3]       ; sf_out      ; 22.652 ; 22.652 ; 22.652 ; 22.652 ;
; K          ; sf_out      ; 14.061 ; 14.061 ; 14.061 ; 14.061 ;
; minus_in   ; sf_out      ; 17.010 ; 17.607 ; 17.607 ; 17.010 ;
; mm1        ; sf_out      ; 14.003 ; 14.003 ; 14.003 ; 14.003 ;
; mm2        ; sf_out      ; 14.152 ; 14.152 ; 14.152 ; 14.152 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[0]       ; sf_out      ; 6.345 ; 6.626 ; 6.626 ; 6.345 ;
; A[1]       ; sf_out      ; 6.226 ; 6.437 ; 6.437 ; 6.226 ;
; A[2]       ; sf_out      ; 6.396 ; 6.212 ; 6.212 ; 6.396 ;
; A[3]       ; sf_out      ; 6.292 ; 5.672 ; 5.672 ; 6.292 ;
; B[0]       ; sf_out      ; 6.616 ; 6.616 ; 6.616 ; 6.616 ;
; B[1]       ; sf_out      ; 6.636 ; 6.705 ; 6.705 ; 6.636 ;
; B[2]       ; sf_out      ; 6.419 ; 6.419 ; 6.419 ; 6.419 ;
; B[3]       ; sf_out      ; 6.058 ; 6.058 ; 6.058 ; 6.058 ;
; K          ; sf_out      ; 6.387 ; 6.387 ; 6.387 ; 6.387 ;
; minus_in   ; sf_out      ; 6.189 ; 6.541 ; 6.541 ; 6.189 ;
; mm1        ; sf_out      ; 6.335 ; 6.335 ; 6.335 ; 6.335 ;
; mm2        ; sf_out      ; 6.376 ; 6.376 ; 6.376 ; 6.376 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------+
; Setup Transfers                                                                           ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; From Clock            ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; clk_sys               ; clk_sys               ; 170      ; 0        ; 0        ; 0        ;
; Divider:inst3|cnt[17] ; clk_sys               ; 1        ; 1        ; 0        ; 0        ;
; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 33       ; 0        ; 0        ; 0        ;
+-----------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------+
; Hold Transfers                                                                            ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; From Clock            ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; clk_sys               ; clk_sys               ; 170      ; 0        ; 0        ; 0        ;
; Divider:inst3|cnt[17] ; clk_sys               ; 1        ; 1        ; 0        ; 0        ;
; Divider:inst3|cnt[17] ; Divider:inst3|cnt[17] ; 33       ; 0        ; 0        ; 0        ;
+-----------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 82    ; 82   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Tue Dec 31 11:00:40 2013
Info: Command: quartus_sta scanning -c scanning
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'scanning.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_sys clk_sys
    Info (332105): create_clock -period 1.000 -name Divider:inst3|cnt[17] Divider:inst3|cnt[17]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.448
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.448       -27.137 clk_sys 
    Info (332119):    -1.628        -8.989 Divider:inst3|cnt[17] 
Info (332146): Worst-case hold slack is -2.454
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.454        -2.454 clk_sys 
    Info (332119):     0.499         0.000 Divider:inst3|cnt[17] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -28.653 clk_sys 
    Info (332119):    -0.742       -13.356 Divider:inst3|cnt[17] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.267
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.267        -0.782 clk_sys 
    Info (332119):     0.157         0.000 Divider:inst3|cnt[17] 
Info (332146): Worst-case hold slack is -1.463
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.463        -1.463 clk_sys 
    Info (332119):     0.215         0.000 Divider:inst3|cnt[17] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -19.380 clk_sys 
    Info (332119):    -0.500        -9.000 Divider:inst3|cnt[17] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 456 megabytes
    Info: Processing ended: Tue Dec 31 11:00:46 2013
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


