{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "register": [
        "register",
        "DAC4W",
        "module",
        2
    ],
    "universal_register_4bit_tb": [
        "universal_register_4bit_tb",
        "jSmY1",
        "module",
        3
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        4
    ]
}