 1
行政院國家科學委員會專題研究計畫期中報告 
行動數位電視與無線都會區域網路雙模傳接器單晶片系統之研究
與研製－總計畫:行動數位電視與無線都會區域網路雙模傳接器
單晶片系統之研究與研製 
計畫編號：NSC94－2213－E－110－022 
執行期限：94年 8月 1日至 95年 7月 31日 
 主持人：王朝欽 執行機構及單位名稱：中山大學電機系 
 
一、中文摘要： 
本子計劃是行動數位電視與無線都
會區域網路雙模傳接器單晶片系統之研究
與研製之總計畫。本計劃預計以 DVB-H 
行動電視與 IEEE 802.16e WirelessMAN規
格為藍本，提出一個行動電視手機系統單
晶片研究與製作為目標之計畫，其目標將
針對即將來臨的行動數位電視與無線通訊
時代來設計、發展、驗証與整合相關重要 
IP（intellectual property），達成行動電視
與無線多媒體存取使用單一系統，並實現
系統單晶片之雛型。 
 
關鍵詞：DVB-H、SOC、OFDM、 IEEE 
802.16e、行動多媒體、低功率 
 
Abstract: 
This project is aiming at the study and 
implementation of a mobile TV terminal 
(handset) SOC (system-on-chip) complied 
with DVB-H and IEEE 802.16e 
specifications.  The substantial goal of the 
project, in short, is to design and verify the 
required IPs (intellectual properties) for the 
integration of the mentioned two 
technologies.  Therefore, a dual-mode 
mobile terminal will be capable of receiving 
the DVB TV signals and accessing the 
multimedia information via wireless LAN. . 
 
Keywords: DVB-H, SOC, OFDM, IEEE 
802.16e, mobile multimedia, low power 
 
二、緣由與目的： 
本計畫之目的為符合數位電視 
DVB-H 標準與 IEEE 802.16e(Wireless 
MAN)之行動電視手機傳接器設計與實
作。在電視接收方面，可接收來自無線天
線之 VHF/UHF 信號，解碼並輸出 LCD 
或是 PDP 等平面顯示器基頻 MPEG-2 處
理器所接收之 Transport Stream (TS) 信
號；在無線通訊方面，可以進行多媒體存
取服務。而本計畫中預計要開發個別之晶
片，最後將因應市上場小型化與攜帶性之
需求，必須具備低功率與資源共用之特
性，以 SOC 或是 SiP (System-in-Package) 
方式來產出單晶片系統。但是將晶片縮小
到商業上可行的尺寸是一個挑戰，特別是
有功率上之限制與資源共用之問題，但也
正是本計畫所欲解決之問題。本計畫預計
開發之低功率個別核心晶片 (或  IP) 包
括： 雙模 RF調諧器、OFDM基頻解調器、
同步電路、Reed-Solomon 與 Viterbi 解碼
器、高位元視訊 ADC 與 DAC、AGC、
數位控制 PLL 等視訊處理器模組。 
 
三、研究方法與成果： 
3.1射頻前端電路 
3.1.1 DVB-H射頻諧調器 
在 DVB-H接收機 RF Tuner部分，已
經完成ㄧUp-Down ZIF架構之Hybrid雛形
電路，其量測規格如表 3.1。除了 OIP3 外
大致符合原先的鏈路預算，OIP3略嫌不足
主要是受限於 IQ 解調器。在 Tuner RFIC
設計方面，也初步依照 Hybrid雛形電路架
構及規格，利用 TSMC 0.35µm SiGe製程
設計 RF Tuner單晶片如圖 3.1.1，並剛完成
初步功能測試，性能相當優越，量測規格
 3
入損耗小於 1.5 dB，該元件面積為
3.1mm×2.6mm，為目前文獻報導類似應用
之有機基板內埋帶通濾波器設計中性能最
優且尺寸最小者。另外也在採用 LTCC 製
程研製相同功能之帶通濾波器，在通帶範
圍內插入損耗小於 1.8 dB，而元件面積只
有 1.6mm×0.8mm，亦是目前文獻報導類似
應用之 LTCC 基板內埋帶通濾波器設計中
尺寸最小者。 
 
dB
0 1 2 3 4 5 6 7 8 9
Frequency (GHz)
-60
-50
-40
-30
-20
-10
0
Meas_S11
Meas_S21
HFSS_S11
HFSS_S21
 
圖 3.1.5：帶通濾波器之量測散射參數 
 
3.2混合信號介面電路 
3.2.1數位控制可變增益放大器 
此數位控制可變增益放大器 (digital 
variable gain amplifier, DVGA)基本原理如
圖 3.2.1所示。以三級數位控制可變增益串
接來達到 70 dB的動態範圍(dynamic range)
與較大的工作頻寬﹔DVGA 電路由數位增
益控制訊號來決定放大器的增益大小。輸
入級為衰減差動對(degeneration differential 
pair)，增益方塊(gain block)則利用電流鏡增
益的改變來達到可變增益[1]，最後再由
CMFB電路來穩定共模輸出電壓。 
 
 
圖 3.2.1：DVGA架構圖 
由量測可知，可變增益放大器的動態
範圍為-10 dB ~ 40dB，增益誤差最大為
0.55 dB。量測結果如表 3.2.1，可變增益放
大器的動態範圍為-10 dB ~ 40dB，增益誤
差最大為 0.55 dB。圖 3.2.2為 DVGA的晶
片照相圖。 
 
 預計規格 實測結果 
Bandwidth 95 MHz 5 MHz 
Dynamic range 70 dB 50dB 
Gain step (dB) 2 dB 2 dB 
Gain error (dB) < 0.3 < 0.55 
Power 32.7 mW 36.3 mW 
表 3.2.1：AGC的量測結果 
 
 
圖 3.2.2：DVGA的晶片照相圖 
 
3.2.2 10-bit 30 MS/s ADC 
本設計採用管線式 ADC 來達到預計
的規格。設計中利用了好幾種省電技術，
包括：靴帶式(bootstrap)電路、底盤取樣
(bottom plate sampling)以及假開關(dummy 
switch)等，用來降低 ADC中取樣持值電路
(sample and hold circuit, S/H circuit )的非理
想效應，因此就可以鬆緩取樣/持值電路中
運算放大器(operational amplifier, OP-AMP)
的規格，使整體電路的功率消耗可以非常
有效的降低。此外，本設計選用了非常小
且低消耗功率的動態比較器 (dynamic 
comparator)[2]，以達降低功率目的。本設
計使用之 1.5 位元級 ADC 基本架構如圖
3.2.3所示。 
 
圖 3.2.3：管線式架構圖 
 
 5
果。由於在通帶頻寬內的漣波(ripple)值就
在 3 dB左右，所以在此並無法很明確地指
出 3 dB頻寬。 
 
 
圖 3.2.8：修正過的 Nauta轉導放大器 
 
 
圖 3.2.9：Y軸以每格 15 dB為單位，F3dB
為 7.5 MHz頻譜圖 (對數區間) 
 
圖 3.2.10：AAF的晶片照相圖 
 
3.2.5 低抖動 PLL式 30 MHz ADC取樣時
脈電路 
圖 3.2.11為此 PLL的電路架構。在此
這裡我們採用零靜態偏移充電幫浦(zero 
static offset charge pump)來實現[8]，[9]，避
免產生相位誤差。並採用無尾端電流源(no 
tail current source)的壓控振盪器，並且降低
壓控振盪器的增益，藉此達到更佳的抖動
(jitter)表現[10]。 
 
圖 3.2.11： PLL基本原理方塊圖 
 
表 3.2.3為晶片實測結果。由於本設計
之除頻器經過量測後無法正常工作，因此
我們直接將鎖相迴路的輸出訊號回授至相
位頻率偵測器，並將參考時脈由 10 MHz
提高至 30 MHz，亦即無除頻器之鎖相迴
路。因此量測出的抖動結果差於模擬結
果，而量測的抖動結果也顯示了鎖相迴路
確實具有縮小參考時脈抖動的能力。另
外，使用波形產生器當作參考時脈輸入，
當任意改變輸入訊號頻率，結果都能鎖
住。故本設計除了除頻器無法工作正常
外，其餘部份皆工作正常。圖 3.2.12 為晶
片照相圖。 
 
Frequency input 30 MHz 
Frequency output 30 MHz 
Output jitter (p2p) 91 ps 
Clock jitter 13.5 ps 
Power consumption 86 mW (PAD included) 
Damping factor 0.61 
表 3.2.3：鎖相迴路實際量測結果 
 
 
圖 3.2.12：晶片照相圖 
 
3.2.6內嵌式低功率記憶體 
由於無載 4-電晶體(4-T)SRAM記憶體
 7
2
1
0
1
2
( ) ( , 2) * ( 1, 2)
( ) ( , 1) * ( 1, 1)
( ) ( , ) * ( 1, )
( ) ( , 1) * ( 1, 1)
( ) ( , 2) * ( 1, 2)
p Cp
p Cp
p Cp
p Cp
p Cp
Cb n S n p S n p
Cb n S n p S n p
Cb n S n p S n p
Cb n S n p S n p
Cb n S n p S n p
−
∈
−
∈
∈
+
∈
+
∈
= − ⋅ − −
= − ⋅ − −
= ⋅ −
= + ⋅ − +
= + ⋅ − +
∑
∑
∑
∑
∑
 (1) 
其中 Cp 是連續式領航訊號在 OFDM 符元
內位置編號的集合，S(n,p)代表第 n 個
OFDM 符元第 p 個編號位置的次載波訊號
數值。 
 
圖 3.3.3：頻率偏移小數部份估測效能圖 
 
 
圖 3.3.4：二維線性內插通道估測 
 
由於通道估測部分我們使用到分散式
領航訊號，所以需要偵測符元裡該種訊號
的分佈形式。通道估測則採用常見的 LS估
測法，利用每個符元上的分散式領航訊號
配合二維線性內插，即如圖 3.3.4所示。 
 
圖 3.3.5：4K模式、16QAM、code rate 2/3、
CP 1/4Ricean channel下之系統效能圖 
 
最後整合以上所有的演算法，在 4K 
模式下，配合台灣目前 DVB-T使用的系統
參數設定， 16QAM、code rate=2/3、CP=1/4
等條件，我們得到圖 3.3.5的模擬結果，與
spec.中完美通道估測時的要求 SNR：
11.6dB要能夠 Viterbi decoder後 BER低於
2×10-4 比較，約需要 SNR 13dB，相差
1.4dB，有不錯的效能。 
 
3.3.2 WiMAX系統 
在 WiMAX 系統傳輸中具有 preamble
符元，其結構如圖 3.3.6所示。前後各有四
個 64點訊號，與兩個 128點訊號所組成的
兩個 256點 OFDM符元，正好提供了我們
執行同步機制與通道估測的來源。 
圖 3.3.6：preamble符元結構 
 
首先利用第一個 OFDM符元中，前後
的 64 點訊號，來偵測 preambler 符元何時
進入接收機，也就是真正的訊號開端。我
們透過多次 AWGN通道的模擬結果，得到
在 CP長度為 1/4的條件下，當常態化相關
數值連續 35次達到設定門檻 0.21時，往後
24個取樣點必然座落於 CP末端，即 64點
訊號起始位置之前，對於 OFDM系統特有
的迴旋摺積 (circular convolution)特性來
說，仍然可以彌補之間的誤差。獲悉訊號
起始位置的資訊後，我們使用與 DVB-H系
 9
解交錯須要 H(q)產生器電路計算位
址。若以查表方式儲存 H(q)的方式設計電
路，須要一個至少 maxN 大小的記憶體。若
按標準規格書提供的方塊圖設計，只須很
少的電路，但其缺點在於不一定每個週期
都能產生 H(q)值，如果當周期有資料輸
入，得將資料先儲存在緩衝暫存器，此一
緩衝暫存器的數目會隨著 H(q)無法產生的
週期數增加。 
本設計的主要目的乃為採用單埠記憶
體來設計解交錯器，以降低其所須電路面
積。由於單埠記憶體讀寫不能同時運作於
同一塊記憶體上，因此須要使用多塊記憶
體來達成解交錯器運作時資料讀寫的需
求。圖 3.4.1為外交錯器的架構圖。其中第
一 塊 (2) 與 第 二 塊 (3) 記憶 體 大 小為
W×2048 位元，第三塊(4)與第四塊(5)記憶
體大小為 W×1024 位元，其中W代表符號
內每筆資料的位元寛度。如果將符號資料
按其輸入順序編號，則第一塊記憶體(2)負
責存取小於 2
L且偶數編號之資料，其中 L
在 2k與 8k模式下分別等於 2048及 8192，
第二塊(3)負責存取小於 2
L且奇數編號之資
料，第三塊(4)負責存取大於等於 2
L且偶數
編號之資料，第四塊(5)負責存取大於等於
2
L且奇數編號之資料。如此分四塊記憶體
的優點在於可以讓資料的讀寫發生在同一
區塊的機率降到非常低。 
MEMORY
controller
generator
Data_in
Data_out
load
valid
clk
6
6
reset
13
13
2048
2048
1024
1024
Buffer
generator
generator
generator
13
13
13
13
In_addr1
In_addr2
out_addr
In_1
In_2
(1)
(2)
(4)
(5)
(3)
(7)
(6)
(9)
(8)
(10)
)(1 QH
)(2 QH
2Q
1Q
 
圖 3.4.1：Symbol deintereleaver功能架構圖 
 
3.4.1.2位元解交錯器 
內部交錯的第二步驟及是採用位元交
錯的方式，採用區塊交錯的方法，由 V條
126 位元通道所組成，區塊大小為 126×v
位元（v的值與調變的方式有關，最大值為
6），每次接收 v位元，依序分給 v條通道，
每條通道接收 126 位元的值後，依據不同
的對應函式輸出，功能定義如下其位元交
錯的方式： 
 
輸入向量: B(e)=(be.0, be.1, be.2...... be.125)    
其中 e = 0, 1, 2.. V-1 
輸出向量: A(e)= (ae.0, ae.1, ae.2...... ae.125)     
其中 e = 0, 1, 2.. V-1 
輸出入向量對應 be. He(w)= ae.w  
其中 w = 0,1,2.. 125 
 
He(w)是個排列函數，定義如下： 
I0：H0(w)=w 
I1：H1(w)=(w + 63) mod 126 
I2：H1(w)=(w + 105) mod 126 
I3：H1(w)=(w + 42) mod 126 
I4：H1(w)=(w + 21) mod 126 
I5：H1(w)=(w + 84) mod 126 
 
位元交錯器在 2k mode時，每接收一
個 OFDM 符號將會重複執行 12 個循環，
8k mode時則執行 48循環。同樣的，此位
元交錯也可以設法採用 single port 記憶體
來實現。 
 
y0,w
in
in
in
in
in
y1,w
y2,w
y3,w
y4,w
B0
deinterleaver
y0,H0(w)
out
B1
deinterleaver out
B2
deinterleaver out
B3
deinterleaver out
B4
deinterleaver out
y1,H1(w)
y2,H2(w)
y3,H3(w)
y4,H4(w)
mux
1
1
1
1
1
深度126
in
y5,w B5
deinterleaver out
y5,H5(w)
1  
圖 3.4.2：位元解交錯器的架構 
 
圖 3.4.2為位元解交錯器的架構圖，由
於位元交錯器乃以 126個 bit為一組，共計
六組，若採用記憶體實現，則每一組至少
須 126 × 1 bits的記憶體。但因記憶體一個
 11
3.4.4外解碼器 
我們所設計的禮德-所羅門解碼器的
架構包含了四個主要的模組如圖 3.4.5中，
顯示計算 Syndrome之模組架構方塊圖，輸
入之 Symbol循序地進入，緊接著分別進入
計算各個 Syndrome jS 之電路，而各個
Syndrome之計算乃以 Horners rule之方式
求得。此外，在訊號流程中關於產生
Syndrome之後的計算，通常是使用 Euclid 
algorithm 或 是 Berlekamp-Massey 
algorithm，然而在本設計中我們選擇使用
modified decomposed inversionless 
Berlekamp-Massey algorithm [75],[76]去實
現，如圖 2.4.11 所示，並且在計算 error 
locator polynomial和 key equation用同一個
硬體。這是因為這個架構和這個方法有最
小的面積並且也能夠達到我們速度上的需
要。 
 
 
圖 3.4.5：Reed-Solomon解碼器功能區塊圖 
 
3.5應用於 DVB系統之 COFDM解調器單
晶片 
3.5.1時間同步演算法 
在此解題係設計中所使用之時間同步
演算法如下： 
KorKNNgNnyylF
Ng
l
nliNnli 82,0,*)(
1
0
,, =+≤≤⋅= ∑
−
=
+−+
 
yi,l為系統所接收到的信號未經過 FFT，與
延遲 N時間(N表示 OFDM符號長度)的自
我信號取共軛後相乘後得到一交互相關
數，累加 Ng個(Ng表示 guard interval長度) 
此交互相關數後得到如方程式(1)中 F(l)。
當 F(l)的複數絕對值為最大值時，意味著
找到 OFDM 符號的起點位置 l，得知後，
通知可轉變 2K/8K模式的快速傅立葉轉換
處理器 OFDM符號正確起點。 
在頻率誤差估測的部分，利用已知連
貫性嚮導訊號，來估測整數部份頻率誤差： 
( ) ( ) ( )
⎩
⎨
⎧ ∈=⋅−=
∗
∑  otherwise 0
K  
 fpt,,
kifXkwYdkwd kiki
k
µ  
 
用接收到的訊號經過 FFT 得 Yi,k跟已知固
定位置的傳送連貫性嚮導訊號 Xi,k 集合取
共軛後相乘後得到一交互相關數如上式中
( )dµ ，來找到正確的整數倍頻率飄移，即
是 ( )dµ 的複數絕對值為最大值時的 d 值，
表示為 dopt 就是我們頻率粗調所估到的頻
率誤差值。由於此值是代表在頻率上次載
波的整數倍數飄移量，我們可以在 FFT解
調變之後直接移動次載波位置來修正。在
小數頻率誤差估測的部分，可重複利用時
間同步修正中，所累計估出結果可求得頻
率小數部分之飄移量。　  
 
3.5.2 可轉變 2K/8K 模式的快速傅立葉轉
換處理器 
在 OFDM解調變中，FFT所需運算的
點數相對較大，且必須考慮輸入端依序輸
入，因此依照演算法分頻 FFT，並採 radix-4
的方式來實現為主要設計管線化的 OFDM
解調變器。2K模式 FFT的架構總共必須經
過 5級 radix-4架構運算，然後再經過一級
radix-2 架構處理來完成；而 8K FFT 的架
構則為 5級 radix-4架構增加為 6級 radix-4
架構。最後，分頻 FFT輸出之資料需經過
位元反置(bit reversal)，輸出正確順序之訊
號。圖 3.5.1為 2K管線式 FFT設計的示意
圖。 
 
 Stage 6
Radix-2
ROM
 Stage 1
Radix-4
ROM
 Stage 2
Radix-4
Data Input Out_put
RO
 
圖 3.5.1：2048點(2K)FFT管線式設計 
 
3.5.3 通道估測修正 
我們利用經由累加方式估計出接收端
OFDM 符號資料的平均功率表示為
Paverage，以得到傳送端理論上的嚮導訊號值
並表示為 Xp，比較目前接收到的嚮導訊號
值 Yp，得到估計值 pH ，經過線性濾波器圖
3.5.2，作線性平均，得到每個中間資料訊
 13
2.混合訊號電路設計部分： 
! 可變增益放大器：用於控制輸入訊號
增益範圍，具 70 dB 動態範圍，頻寬
為 95 MHz。 
! 10-bit, 30MS/s ADC：適用於 DVB-H
與 IEEE 802.16e Wirerless MAN規格
之雙模行動電視手機系統之 ADC 電
路，具有 10位元的解析度以及 30MS/s
的轉換速率。 
! 數位 I/Q分離器：用於數位 I/Q解調變
之數位 I/Q 分離器，經過模擬與驗證
結果，本設計在有 20dB的高斯白雜訊 
(white Gaussian noise) 干擾下仍可順
利解回星座圖。 
! 低抖動 30 MHz PLL電路：用於提供
ADC一低抖動的取樣時脈，經晶片實
測結果，部分功能正常。 
! 具溫度補儐的抗失真濾波器：用於濾
除經 DAC轉換後不要的高頻諧波。經
晶片實測結果，功能正常。 
! 內嵌式低功率記憶體：完成實做一顆
可廣泛應用於數位系統中，做為內嵌
式記憶體的低功率 SRAM。經晶片實
測結果，功能正常。 
3.同步電路設計部分： 
! 適用於 DVB-H 接收機之解調變演算
法：以適合硬體實現之演算法進行接
收端同步機制演算法的開發。在通道
估測方面以分散式領航訊號為輔助，
採用常見的 LS估測法，利用每個符元
上的分散式領航訊號進行二維線性內
插。以 4K 模式為例，配合台灣目前
DVB-T 使用的系統參數設定， 
16QAM、code rate=2/3、CP=1/4等條
件，與規格中完美通道估測時的要求
SNR：11.6dB 要能夠 Viterbi decoder
後 BER低於 2×10-4比較，約需要 SNR 
13dB，相差 1.4dB，具有不錯的效能。 
! 適用於 IEEE 802.16e接收機之解調變
演算法：在同步方面，利用與 DVB-H
系統 ML 小數頻率估測相似的方法進
行估測；在通道估測方面利用WiMAX 
系統 preamble 已知的兩個 256 點
OFDM 符元頻域訊號來執行此方法，
並且配合使用線性內插，輔助 256 點
數值中為零的部份進行估測。 
4.解碼器電路設計部分： 
! Viterbi 解碼器：使用效能更佳的 Trace 
Back方式，使得減少記憶體讀取次數
和降低功率消耗都有更佳的表現。 
! Reed-solomon 解 碼 器 ： 一 般
Reed-solomon 演算法大都非常複雜，
因此所得到的 gate count、power都相
當大。我們提出了低複雜度的
Reed-solomon架構，僅需三個 FFMs，
可分享硬體，減少不必要的運算量，
電路複雜度低，功率消耗低，critical 
path只有 4.07ns。 
! DVB-H與 IEEE 802.16e雙模通道解碼
器：我們提出一適用於DVB-H與 IEEE 
802.16e 規格之雙模通道解碼器之架
構，同時此模通道解碼器的各重要 IP
分也大致完成，目前正在最佳化現有
設計，尢其將朝低功率的目標進行。 
 
本計畫為一整合型計畫，雖僅獲得國
科會一年之補助，但在 RF雙模接收機的設
計與通道解碼器的雙模設計方面已經有初
步且具體的成果。且在解調器設計方面，
我們已完成 DVB解調器單晶片的設計，以
及 IEEE 802.16e接收機的演算法設計與架
構規劃。整體而言，計畫的產出包括電路
設計、IP 實做與演算法開發等。此外我們
也針對這些成果進行專利申請與論文發
表，在各方面均有非常豐碩的成果。至於
參與計畫執行之學生，均從中學習獲得許
多無線通訊系統相關的設計與經驗，預計
將來皆可成為產業界所需之無線通訊 IC設
計相關方面之人才。 
 
五、參考文獻 
[1] M. Mostafa, H. Elwan, A. Bellaour,
B. Kramer, and S. H. K. Embabi, A
110 MHz 70 dB CMOS variable gain
amplifier, 1999 IEEE Inter. Symp.
on Circuits and Systems (ISCAS'99),
vol. 2, pp. 628-631, May 1999. 
[2] K. El-Sankary, A. Kassem, R. Chebli,
and M. Sawan, Low power, low
