Timing Analyzer report for top_level
Mon Mar 15 17:19:55 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; top_level                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C6                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.45        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  14.8%      ;
;     Processors 3-12        ;   3.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 69.01 MHz ; 69.01 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -13.490 ; -21814.328        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.541 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -2189.000                        ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                      ;
+---------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -13.490 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[4][2]  ; clk          ; clk         ; 1.000        ; 0.262      ; 14.747     ;
; -13.487 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[12][2] ; clk          ; clk         ; 1.000        ; 0.259      ; 14.741     ;
; -13.480 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[4][2]  ; clk          ; clk         ; 1.000        ; 0.262      ; 14.737     ;
; -13.477 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[12][2] ; clk          ; clk         ; 1.000        ; 0.259      ; 14.731     ;
; -13.462 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[10][2] ; clk          ; clk         ; 1.000        ; 0.289      ; 14.746     ;
; -13.462 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.287      ; 14.744     ;
; -13.462 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[4][2]  ; clk          ; clk         ; 1.000        ; 0.262      ; 14.719     ;
; -13.459 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[12][2] ; clk          ; clk         ; 1.000        ; 0.259      ; 14.713     ;
; -13.453 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[6][2]  ; clk          ; clk         ; 1.000        ; 0.290      ; 14.738     ;
; -13.452 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[10][2] ; clk          ; clk         ; 1.000        ; 0.289      ; 14.736     ;
; -13.452 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.287      ; 14.734     ;
; -13.448 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[12][7] ; clk          ; clk         ; 1.000        ; 0.264      ; 14.707     ;
; -13.443 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[6][2]  ; clk          ; clk         ; 1.000        ; 0.290      ; 14.728     ;
; -13.438 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[12][7] ; clk          ; clk         ; 1.000        ; 0.264      ; 14.697     ;
; -13.434 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[10][2] ; clk          ; clk         ; 1.000        ; 0.289      ; 14.718     ;
; -13.434 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.287      ; 14.716     ;
; -13.425 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[6][2]  ; clk          ; clk         ; 1.000        ; 0.290      ; 14.710     ;
; -13.420 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[12][7] ; clk          ; clk         ; 1.000        ; 0.264      ; 14.679     ;
; -13.415 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[4][2]  ; clk          ; clk         ; 1.000        ; 0.262      ; 14.672     ;
; -13.412 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[12][2] ; clk          ; clk         ; 1.000        ; 0.259      ; 14.666     ;
; -13.387 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[10][2] ; clk          ; clk         ; 1.000        ; 0.289      ; 14.671     ;
; -13.387 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.287      ; 14.669     ;
; -13.378 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[6][2]  ; clk          ; clk         ; 1.000        ; 0.290      ; 14.663     ;
; -13.375 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[14][0] ; clk          ; clk         ; 1.000        ; 0.260      ; 14.630     ;
; -13.373 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[12][7] ; clk          ; clk         ; 1.000        ; 0.264      ; 14.632     ;
; -13.369 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[12][0] ; clk          ; clk         ; 1.000        ; 0.264      ; 14.628     ;
; -13.369 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[4][2]  ; clk          ; clk         ; 1.000        ; 0.262      ; 14.626     ;
; -13.366 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[12][2] ; clk          ; clk         ; 1.000        ; 0.259      ; 14.620     ;
; -13.365 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[14][0] ; clk          ; clk         ; 1.000        ; 0.260      ; 14.620     ;
; -13.364 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.261      ; 14.620     ;
; -13.359 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[12][0] ; clk          ; clk         ; 1.000        ; 0.264      ; 14.618     ;
; -13.358 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][2]  ; clk          ; clk         ; 1.000        ; 0.261      ; 14.614     ;
; -13.354 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.261      ; 14.610     ;
; -13.348 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[1][2]  ; clk          ; clk         ; 1.000        ; 0.261      ; 14.604     ;
; -13.347 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[14][0] ; clk          ; clk         ; 1.000        ; 0.260      ; 14.602     ;
; -13.342 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[8][0]  ; clk          ; clk         ; 1.000        ; 0.292      ; 14.629     ;
; -13.341 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[10][2] ; clk          ; clk         ; 1.000        ; 0.289      ; 14.625     ;
; -13.341 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.287      ; 14.623     ;
; -13.341 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[12][0] ; clk          ; clk         ; 1.000        ; 0.264      ; 14.600     ;
; -13.336 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.261      ; 14.592     ;
; -13.333 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.289      ; 14.617     ;
; -13.332 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[4][2]  ; clk          ; clk         ; 1.000        ; 0.262      ; 14.589     ;
; -13.332 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[6][2]  ; clk          ; clk         ; 1.000        ; 0.290      ; 14.617     ;
; -13.332 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[8][0]  ; clk          ; clk         ; 1.000        ; 0.292      ; 14.619     ;
; -13.330 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[2][2]  ; clk          ; clk         ; 1.000        ; 0.289      ; 14.614     ;
; -13.330 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][2]  ; clk          ; clk         ; 1.000        ; 0.261      ; 14.586     ;
; -13.329 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[12][2] ; clk          ; clk         ; 1.000        ; 0.259      ; 14.583     ;
; -13.327 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[12][7] ; clk          ; clk         ; 1.000        ; 0.264      ; 14.586     ;
; -13.324 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[7][2]  ; clk          ; clk         ; 1.000        ; 0.262      ; 14.581     ;
; -13.323 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.289      ; 14.607     ;
; -13.320 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[5][0]  ; clk          ; clk         ; 1.000        ; 0.271      ; 14.586     ;
; -13.320 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[2][2]  ; clk          ; clk         ; 1.000        ; 0.289      ; 14.604     ;
; -13.314 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[8][0]  ; clk          ; clk         ; 1.000        ; 0.292      ; 14.601     ;
; -13.314 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[7][2]  ; clk          ; clk         ; 1.000        ; 0.262      ; 14.571     ;
; -13.310 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[5][0]  ; clk          ; clk         ; 1.000        ; 0.271      ; 14.576     ;
; -13.305 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.289      ; 14.589     ;
; -13.304 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[10][2] ; clk          ; clk         ; 1.000        ; 0.289      ; 14.588     ;
; -13.304 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.287      ; 14.586     ;
; -13.302 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[2][2]  ; clk          ; clk         ; 1.000        ; 0.289      ; 14.586     ;
; -13.300 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[14][0] ; clk          ; clk         ; 1.000        ; 0.260      ; 14.555     ;
; -13.298 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[12][7] ; clk          ; clk         ; 1.000        ; 0.264      ; 14.557     ;
; -13.296 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 1.000        ; 0.261      ; 14.552     ;
; -13.296 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][2]  ; clk          ; clk         ; 1.000        ; 0.262      ; 14.553     ;
; -13.295 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[6][2]  ; clk          ; clk         ; 1.000        ; 0.290      ; 14.580     ;
; -13.294 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[12][0] ; clk          ; clk         ; 1.000        ; 0.264      ; 14.553     ;
; -13.293 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[11][2] ; clk          ; clk         ; 1.000        ; 0.290      ; 14.578     ;
; -13.292 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[5][0]  ; clk          ; clk         ; 1.000        ; 0.271      ; 14.558     ;
; -13.290 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[6][3]  ; clk          ; clk         ; 1.000        ; 0.275      ; 14.560     ;
; -13.289 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.261      ; 14.545     ;
; -13.288 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[9][0]  ; clk          ; clk         ; 1.000        ; 0.299      ; 14.582     ;
; -13.287 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][1]  ; clk          ; clk         ; 1.000        ; 0.278      ; 14.560     ;
; -13.286 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 1.000        ; 0.261      ; 14.542     ;
; -13.283 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[1][2]  ; clk          ; clk         ; 1.000        ; 0.261      ; 14.539     ;
; -13.283 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[11][2] ; clk          ; clk         ; 1.000        ; 0.290      ; 14.568     ;
; -13.278 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[9][0]  ; clk          ; clk         ; 1.000        ; 0.299      ; 14.572     ;
; -13.274 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[4][3]  ; clk          ; clk         ; 1.000        ; 0.262      ; 14.531     ;
; -13.272 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][3]  ; clk          ; clk         ; 1.000        ; 0.262      ; 14.529     ;
; -13.272 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 1.000        ; 0.289      ; 14.556     ;
; -13.269 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[5][3]  ; clk          ; clk         ; 1.000        ; 0.271      ; 14.535     ;
; -13.268 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 1.000        ; 0.261      ; 14.524     ;
; -13.267 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[8][0]  ; clk          ; clk         ; 1.000        ; 0.292      ; 14.554     ;
; -13.265 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[11][2] ; clk          ; clk         ; 1.000        ; 0.290      ; 14.550     ;
; -13.264 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[8][5]  ; clk          ; clk         ; 1.000        ; 0.260      ; 14.519     ;
; -13.262 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 1.000        ; 0.289      ; 14.546     ;
; -13.261 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[11][1] ; clk          ; clk         ; 1.000        ; 0.306      ; 14.562     ;
; -13.260 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[12][3] ; clk          ; clk         ; 1.000        ; 0.264      ; 14.519     ;
; -13.260 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[9][0]  ; clk          ; clk         ; 1.000        ; 0.299      ; 14.554     ;
; -13.258 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.289      ; 14.542     ;
; -13.255 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[2][2]  ; clk          ; clk         ; 1.000        ; 0.289      ; 14.539     ;
; -13.254 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[14][0] ; clk          ; clk         ; 1.000        ; 0.260      ; 14.509     ;
; -13.249 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[7][2]  ; clk          ; clk         ; 1.000        ; 0.262      ; 14.506     ;
; -13.248 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[12][0] ; clk          ; clk         ; 1.000        ; 0.264      ; 14.507     ;
; -13.245 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[5][0]  ; clk          ; clk         ; 1.000        ; 0.271      ; 14.511     ;
; -13.244 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 1.000        ; 0.289      ; 14.528     ;
; -13.243 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[11][3] ; clk          ; clk         ; 1.000        ; 0.290      ; 14.528     ;
; -13.243 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.261      ; 14.499     ;
; -13.242 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[9][3]  ; clk          ; clk         ; 1.000        ; 0.299      ; 14.536     ;
; -13.237 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[1][2]  ; clk          ; clk         ; 1.000        ; 0.261      ; 14.493     ;
; -13.235 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[4][5]  ; clk          ; clk         ; 1.000        ; 0.287      ; 14.517     ;
; -13.223 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[8][3]  ; clk          ; clk         ; 1.000        ; 0.292      ; 14.510     ;
+---------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                        ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.541 ; InstFetch:IF1|ProgCtr[9]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.761      ;
; 0.570 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[3][2]  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.791      ;
; 0.590 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[5]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.810      ;
; 0.592 ; InstFetch:IF1|ProgCtr[8]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.812      ;
; 0.598 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[3]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.818      ;
; 0.621 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[15][5] ; clk          ; clk         ; 0.000        ; 0.419      ; 1.197      ;
; 0.631 ; RegFile:RF1|Registers[0][4] ; RegFile:RF1|Registers[3][4]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.851      ;
; 0.638 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[3][6]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.858      ;
; 0.643 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[3][5]  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.863      ;
; 0.700 ; InstFetch:IF1|ProgCtr[7]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.920      ;
; 0.806 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[2][5]  ; clk          ; clk         ; 0.000        ; 0.438      ; 1.401      ;
; 0.844 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 0.000        ; 0.438      ; 1.439      ;
; 0.864 ; InstFetch:IF1|ProgCtr[8]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.084      ;
; 0.875 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 0.000        ; 0.409      ; 1.441      ;
; 0.875 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[1][5]  ; clk          ; clk         ; 0.000        ; 0.409      ; 1.441      ;
; 0.879 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.099      ;
; 0.881 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.101      ;
; 0.887 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[4]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.107      ;
; 0.889 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[5]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.109      ;
; 0.935 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[13][2] ; clk          ; clk         ; 0.000        ; 0.427      ; 1.519      ;
; 0.966 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[15][2] ; clk          ; clk         ; 0.000        ; 0.395      ; 1.518      ;
; 0.977 ; InstFetch:IF1|ProgCtr[6]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.197      ;
; 0.989 ; InstFetch:IF1|ProgCtr[7]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.209      ;
; 0.991 ; InstFetch:IF1|ProgCtr[7]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.211      ;
; 0.991 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.211      ;
; 0.993 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.213      ;
; 0.999 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.219      ;
; 1.001 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.221      ;
; 1.006 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[2]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.226      ;
; 1.099 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[8][2]  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.681      ;
; 1.111 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.331      ;
; 1.113 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.333      ;
; 1.133 ; RegFile:RF1|Registers[0][4] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 0.000        ; 0.438      ; 1.728      ;
; 1.155 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[13][3] ; clk          ; clk         ; 0.000        ; 0.448      ; 1.760      ;
; 1.157 ; RegFile:RF1|Registers[0][4] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 0.000        ; 0.409      ; 1.723      ;
; 1.201 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[2][2]  ; clk          ; clk         ; 0.000        ; 0.422      ; 1.780      ;
; 1.221 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[15][6] ; clk          ; clk         ; 0.000        ; 0.066      ; 1.444      ;
; 1.225 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[15][3] ; clk          ; clk         ; 0.000        ; 0.419      ; 1.801      ;
; 1.230 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[1][2]  ; clk          ; clk         ; 0.000        ; 0.393      ; 1.780      ;
; 1.231 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[11][5] ; clk          ; clk         ; 0.000        ; 0.439      ; 1.827      ;
; 1.231 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[9][2]  ; clk          ; clk         ; 0.000        ; 0.433      ; 1.821      ;
; 1.248 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[13][5] ; clk          ; clk         ; 0.000        ; 0.443      ; 1.848      ;
; 1.251 ; InstFetch:IF1|ProgCtr[6]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.471      ;
; 1.257 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[7][5]  ; clk          ; clk         ; 0.000        ; 0.410      ; 1.824      ;
; 1.259 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[5][2]  ; clk          ; clk         ; 0.000        ; 0.403      ; 1.819      ;
; 1.278 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[3]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.498      ;
; 1.358 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[3][1]  ; clk          ; clk         ; 0.000        ; 0.067      ; 1.582      ;
; 1.359 ; InstFetch:IF1|ProgCtr[6]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.579      ;
; 1.363 ; InstFetch:IF1|ProgCtr[6]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.583      ;
; 1.383 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[14][5] ; clk          ; clk         ; 0.000        ; 0.408      ; 1.948      ;
; 1.388 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[4]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.608      ;
; 1.390 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[5]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.610      ;
; 1.394 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[12][5] ; clk          ; clk         ; 0.000        ; 0.412      ; 1.963      ;
; 1.410 ; RegFile:RF1|Registers[0][4] ; RegFile:RF1|Registers[15][4] ; clk          ; clk         ; 0.000        ; 0.419      ; 1.986      ;
; 1.421 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[3][3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.649      ;
; 1.434 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[15][7] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.654      ;
; 1.435 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[11][2] ; clk          ; clk         ; 0.000        ; 0.423      ; 2.015      ;
; 1.436 ; RegFile:RF1|Registers[0][0] ; RegFile:RF1|Registers[15][0] ; clk          ; clk         ; 0.000        ; 0.403      ; 1.996      ;
; 1.463 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[7][2]  ; clk          ; clk         ; 0.000        ; 0.394      ; 2.014      ;
; 1.480 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[6][5]  ; clk          ; clk         ; 0.000        ; 0.439      ; 2.076      ;
; 1.483 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[10][5] ; clk          ; clk         ; 0.000        ; 0.438      ; 2.078      ;
; 1.500 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.720      ;
; 1.502 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[10][3] ; clk          ; clk         ; 0.000        ; 0.438      ; 2.097      ;
; 1.502 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.722      ;
; 1.513 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[2][3]  ; clk          ; clk         ; 0.000        ; 0.434      ; 2.104      ;
; 1.531 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[14][3] ; clk          ; clk         ; 0.000        ; 0.408      ; 2.096      ;
; 1.537 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[0]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.757      ;
; 1.556 ; InstFetch:IF1|ProgCtr[4]    ; InstFetch:IF1|ProgCtr[4]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.776      ;
; 1.559 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[6][2]  ; clk          ; clk         ; 0.000        ; 0.423      ; 2.139      ;
; 1.564 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[8][3]  ; clk          ; clk         ; 0.000        ; 0.441      ; 2.162      ;
; 1.567 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[13][6] ; clk          ; clk         ; 0.000        ; 0.443      ; 2.167      ;
; 1.572 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[2][1]  ; clk          ; clk         ; 0.000        ; 0.459      ; 2.188      ;
; 1.587 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 0.000        ; 0.420      ; 2.164      ;
; 1.589 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[10][2] ; clk          ; clk         ; 0.000        ; 0.422      ; 2.168      ;
; 1.600 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[1][1]  ; clk          ; clk         ; 0.000        ; 0.433      ; 2.190      ;
; 1.612 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.832      ;
; 1.613 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[11][3] ; clk          ; clk         ; 0.000        ; 0.439      ; 2.209      ;
; 1.614 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[12][2] ; clk          ; clk         ; 0.000        ; 0.391      ; 2.162      ;
; 1.614 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.834      ;
; 1.619 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[3][7]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.839      ;
; 1.622 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[9][3]  ; clk          ; clk         ; 0.000        ; 0.449      ; 2.228      ;
; 1.627 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[4][2]  ; clk          ; clk         ; 0.000        ; 0.394      ; 2.178      ;
; 1.632 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[12][3] ; clk          ; clk         ; 0.000        ; 0.412      ; 2.201      ;
; 1.639 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[6][3]  ; clk          ; clk         ; 0.000        ; 0.424      ; 2.220      ;
; 1.641 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[7][3]  ; clk          ; clk         ; 0.000        ; 0.410      ; 2.208      ;
; 1.643 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[4][3]  ; clk          ; clk         ; 0.000        ; 0.410      ; 2.210      ;
; 1.644 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[9][6]  ; clk          ; clk         ; 0.000        ; 0.477      ; 2.278      ;
; 1.651 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[9][5]  ; clk          ; clk         ; 0.000        ; 0.449      ; 2.257      ;
; 1.651 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[5][3]  ; clk          ; clk         ; 0.000        ; 0.419      ; 2.227      ;
; 1.670 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[10][6] ; clk          ; clk         ; 0.000        ; 0.448      ; 2.275      ;
; 1.671 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[4][5]  ; clk          ; clk         ; 0.000        ; 0.436      ; 2.264      ;
; 1.678 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[5][5]  ; clk          ; clk         ; 0.000        ; 0.419      ; 2.254      ;
; 1.687 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[15][1] ; clk          ; clk         ; 0.000        ; 0.067      ; 1.911      ;
; 1.700 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[8][5]  ; clk          ; clk         ; 0.000        ; 0.408      ; 2.265      ;
; 1.705 ; RegFile:RF1|Registers[0][0] ; RegFile:RF1|Registers[13][0] ; clk          ; clk         ; 0.000        ; 0.432      ; 2.294      ;
; 1.734 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[11][6] ; clk          ; clk         ; 0.000        ; 0.442      ; 2.333      ;
; 1.751 ; RegFile:RF1|Registers[2][6] ; data_mem:DM|core[61][6]      ; clk          ; clk         ; 0.000        ; -0.296     ; 1.612      ;
; 1.765 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[14][6] ; clk          ; clk         ; 0.000        ; 0.412      ; 2.334      ;
; 1.770 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[8][6]  ; clk          ; clk         ; 0.000        ; 0.441      ; 2.368      ;
; 1.800 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[12][6] ; clk          ; clk         ; 0.000        ; 0.412      ; 2.369      ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 76.67 MHz ; 76.67 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -12.043 ; -19476.071       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.495 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2189.000                       ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                       ;
+---------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -12.043 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[12][7] ; clk          ; clk         ; 1.000        ; 0.245      ; 13.283     ;
; -12.030 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[12][7] ; clk          ; clk         ; 1.000        ; 0.245      ; 13.270     ;
; -12.022 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[4][2]  ; clk          ; clk         ; 1.000        ; 0.242      ; 13.259     ;
; -12.016 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[12][2] ; clk          ; clk         ; 1.000        ; 0.240      ; 13.251     ;
; -12.014 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[12][7] ; clk          ; clk         ; 1.000        ; 0.245      ; 13.254     ;
; -12.009 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[4][2]  ; clk          ; clk         ; 1.000        ; 0.242      ; 13.246     ;
; -12.003 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[12][2] ; clk          ; clk         ; 1.000        ; 0.240      ; 13.238     ;
; -11.995 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][1]  ; clk          ; clk         ; 1.000        ; 0.253      ; 13.243     ;
; -11.993 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[4][2]  ; clk          ; clk         ; 1.000        ; 0.242      ; 13.230     ;
; -11.991 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.267      ; 13.253     ;
; -11.989 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[10][2] ; clk          ; clk         ; 1.000        ; 0.269      ; 13.253     ;
; -11.987 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[12][2] ; clk          ; clk         ; 1.000        ; 0.240      ; 13.222     ;
; -11.978 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.267      ; 13.240     ;
; -11.976 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[10][2] ; clk          ; clk         ; 1.000        ; 0.269      ; 13.240     ;
; -11.972 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[14][0] ; clk          ; clk         ; 1.000        ; 0.241      ; 13.208     ;
; -11.971 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[6][2]  ; clk          ; clk         ; 1.000        ; 0.270      ; 13.236     ;
; -11.968 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[11][1] ; clk          ; clk         ; 1.000        ; 0.280      ; 13.243     ;
; -11.966 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[12][0] ; clk          ; clk         ; 1.000        ; 0.245      ; 13.206     ;
; -11.966 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[12][7] ; clk          ; clk         ; 1.000        ; 0.245      ; 13.206     ;
; -11.962 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.267      ; 13.224     ;
; -11.960 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[10][2] ; clk          ; clk         ; 1.000        ; 0.269      ; 13.224     ;
; -11.959 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[14][0] ; clk          ; clk         ; 1.000        ; 0.241      ; 13.195     ;
; -11.958 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[6][2]  ; clk          ; clk         ; 1.000        ; 0.270      ; 13.223     ;
; -11.953 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[12][0] ; clk          ; clk         ; 1.000        ; 0.245      ; 13.193     ;
; -11.945 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[4][2]  ; clk          ; clk         ; 1.000        ; 0.242      ; 13.182     ;
; -11.943 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[14][0] ; clk          ; clk         ; 1.000        ; 0.241      ; 13.179     ;
; -11.942 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[6][2]  ; clk          ; clk         ; 1.000        ; 0.270      ; 13.207     ;
; -11.940 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[8][0]  ; clk          ; clk         ; 1.000        ; 0.272      ; 13.207     ;
; -11.939 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[12][2] ; clk          ; clk         ; 1.000        ; 0.240      ; 13.174     ;
; -11.937 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[12][0] ; clk          ; clk         ; 1.000        ; 0.245      ; 13.177     ;
; -11.933 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[12][7] ; clk          ; clk         ; 1.000        ; 0.245      ; 13.173     ;
; -11.927 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[8][0]  ; clk          ; clk         ; 1.000        ; 0.272      ; 13.194     ;
; -11.921 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[5][0]  ; clk          ; clk         ; 1.000        ; 0.252      ; 13.168     ;
; -11.921 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[12][7] ; clk          ; clk         ; 1.000        ; 0.245      ; 13.161     ;
; -11.919 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.244      ; 13.158     ;
; -11.918 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][2]  ; clk          ; clk         ; 1.000        ; 0.242      ; 13.155     ;
; -11.914 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.267      ; 13.176     ;
; -11.912 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[4][2]  ; clk          ; clk         ; 1.000        ; 0.242      ; 13.149     ;
; -11.912 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[10][2] ; clk          ; clk         ; 1.000        ; 0.269      ; 13.176     ;
; -11.911 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[8][0]  ; clk          ; clk         ; 1.000        ; 0.272      ; 13.178     ;
; -11.908 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[5][0]  ; clk          ; clk         ; 1.000        ; 0.252      ; 13.155     ;
; -11.906 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[12][2] ; clk          ; clk         ; 1.000        ; 0.240      ; 13.141     ;
; -11.906 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.244      ; 13.145     ;
; -11.905 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[1][2]  ; clk          ; clk         ; 1.000        ; 0.242      ; 13.142     ;
; -11.900 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[4][2]  ; clk          ; clk         ; 1.000        ; 0.242      ; 13.137     ;
; -11.895 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[14][0] ; clk          ; clk         ; 1.000        ; 0.241      ; 13.131     ;
; -11.894 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[12][2] ; clk          ; clk         ; 1.000        ; 0.240      ; 13.129     ;
; -11.894 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[6][2]  ; clk          ; clk         ; 1.000        ; 0.270      ; 13.159     ;
; -11.892 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[5][0]  ; clk          ; clk         ; 1.000        ; 0.252      ; 13.139     ;
; -11.891 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[2][2]  ; clk          ; clk         ; 1.000        ; 0.269      ; 13.155     ;
; -11.891 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.271      ; 13.157     ;
; -11.890 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.244      ; 13.129     ;
; -11.889 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[12][0] ; clk          ; clk         ; 1.000        ; 0.245      ; 13.129     ;
; -11.889 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][2]  ; clk          ; clk         ; 1.000        ; 0.242      ; 13.126     ;
; -11.881 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.267      ; 13.143     ;
; -11.879 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[10][2] ; clk          ; clk         ; 1.000        ; 0.269      ; 13.143     ;
; -11.878 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[2][2]  ; clk          ; clk         ; 1.000        ; 0.269      ; 13.142     ;
; -11.878 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.271      ; 13.144     ;
; -11.874 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[9][0]  ; clk          ; clk         ; 1.000        ; 0.279      ; 13.148     ;
; -11.870 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 1.000        ; 0.242      ; 13.107     ;
; -11.869 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.267      ; 13.131     ;
; -11.867 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[10][2] ; clk          ; clk         ; 1.000        ; 0.269      ; 13.131     ;
; -11.863 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[8][0]  ; clk          ; clk         ; 1.000        ; 0.272      ; 13.130     ;
; -11.862 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[8][5]  ; clk          ; clk         ; 1.000        ; 0.243      ; 13.100     ;
; -11.862 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[14][0] ; clk          ; clk         ; 1.000        ; 0.241      ; 13.098     ;
; -11.862 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[2][2]  ; clk          ; clk         ; 1.000        ; 0.269      ; 13.126     ;
; -11.862 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.271      ; 13.128     ;
; -11.861 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[6][2]  ; clk          ; clk         ; 1.000        ; 0.270      ; 13.126     ;
; -11.861 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[9][0]  ; clk          ; clk         ; 1.000        ; 0.279      ; 13.135     ;
; -11.857 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 1.000        ; 0.242      ; 13.094     ;
; -11.856 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[12][0] ; clk          ; clk         ; 1.000        ; 0.245      ; 13.096     ;
; -11.855 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[14][1] ; clk          ; clk         ; 1.000        ; 0.241      ; 13.091     ;
; -11.855 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[7][2]  ; clk          ; clk         ; 1.000        ; 0.242      ; 13.092     ;
; -11.854 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[7][1]  ; clk          ; clk         ; 1.000        ; 0.253      ; 13.102     ;
; -11.850 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[14][0] ; clk          ; clk         ; 1.000        ; 0.241      ; 13.086     ;
; -11.849 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[6][2]  ; clk          ; clk         ; 1.000        ; 0.270      ; 13.114     ;
; -11.848 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 1.000        ; 0.269      ; 13.112     ;
; -11.845 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[9][0]  ; clk          ; clk         ; 1.000        ; 0.279      ; 13.119     ;
; -11.844 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[12][0] ; clk          ; clk         ; 1.000        ; 0.245      ; 13.084     ;
; -11.844 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[5][0]  ; clk          ; clk         ; 1.000        ; 0.252      ; 13.091     ;
; -11.842 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.244      ; 13.081     ;
; -11.842 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[7][2]  ; clk          ; clk         ; 1.000        ; 0.242      ; 13.079     ;
; -11.841 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[1][2]  ; clk          ; clk         ; 1.000        ; 0.242      ; 13.078     ;
; -11.841 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 1.000        ; 0.242      ; 13.078     ;
; -11.839 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[7][1]  ; clk          ; clk         ; 1.000        ; 0.253      ; 13.087     ;
; -11.836 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[4][5]  ; clk          ; clk         ; 1.000        ; 0.268      ; 13.099     ;
; -11.835 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[5][5]  ; clk          ; clk         ; 1.000        ; 0.252      ; 13.082     ;
; -11.835 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 1.000        ; 0.269      ; 13.099     ;
; -11.830 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[8][0]  ; clk          ; clk         ; 1.000        ; 0.272      ; 13.097     ;
; -11.827 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[11][2] ; clk          ; clk         ; 1.000        ; 0.270      ; 13.092     ;
; -11.827 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[11][1] ; clk          ; clk         ; 1.000        ; 0.280      ; 13.102     ;
; -11.826 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[10][1] ; clk          ; clk         ; 1.000        ; 0.269      ; 13.090     ;
; -11.826 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][2]  ; clk          ; clk         ; 1.000        ; 0.242      ; 13.063     ;
; -11.819 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 1.000        ; 0.269      ; 13.083     ;
; -11.818 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[8][0]  ; clk          ; clk         ; 1.000        ; 0.272      ; 13.085     ;
; -11.814 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[2][2]  ; clk          ; clk         ; 1.000        ; 0.269      ; 13.078     ;
; -11.814 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.271      ; 13.080     ;
; -11.814 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[11][2] ; clk          ; clk         ; 1.000        ; 0.270      ; 13.079     ;
; -11.812 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[10][0] ; clk          ; clk         ; 1.000        ; 0.269      ; 13.076     ;
; -11.812 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[11][1] ; clk          ; clk         ; 1.000        ; 0.280      ; 13.087     ;
+---------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                         ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.495 ; InstFetch:IF1|ProgCtr[9]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.696      ;
; 0.512 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[3][2]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.713      ;
; 0.530 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[5]     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.731      ;
; 0.532 ; InstFetch:IF1|ProgCtr[8]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.733      ;
; 0.536 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[3]     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.737      ;
; 0.566 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[15][5] ; clk          ; clk         ; 0.000        ; 0.383      ; 1.093      ;
; 0.582 ; RegFile:RF1|Registers[0][4] ; RegFile:RF1|Registers[3][4]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.782      ;
; 0.585 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[3][6]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.785      ;
; 0.589 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[3][5]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.789      ;
; 0.631 ; InstFetch:IF1|ProgCtr[7]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.832      ;
; 0.734 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[2][5]  ; clk          ; clk         ; 0.000        ; 0.403      ; 1.281      ;
; 0.772 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 0.000        ; 0.403      ; 1.319      ;
; 0.775 ; InstFetch:IF1|ProgCtr[8]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.976      ;
; 0.781 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.982      ;
; 0.787 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[4]     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.988      ;
; 0.788 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.989      ;
; 0.794 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[5]     ; clk          ; clk         ; 0.000        ; 0.057      ; 0.995      ;
; 0.798 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[1][5]  ; clk          ; clk         ; 0.000        ; 0.375      ; 1.317      ;
; 0.802 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 0.000        ; 0.375      ; 1.321      ;
; 0.857 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[13][2] ; clk          ; clk         ; 0.000        ; 0.394      ; 1.395      ;
; 0.877 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.078      ;
; 0.882 ; InstFetch:IF1|ProgCtr[7]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.083      ;
; 0.883 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.084      ;
; 0.884 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.085      ;
; 0.885 ; InstFetch:IF1|ProgCtr[6]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.086      ;
; 0.887 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[15][2] ; clk          ; clk         ; 0.000        ; 0.363      ; 1.394      ;
; 0.889 ; InstFetch:IF1|ProgCtr[7]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.090      ;
; 0.890 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.091      ;
; 0.918 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[2]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.119      ;
; 0.979 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.180      ;
; 0.986 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.187      ;
; 1.013 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[8][2]  ; clk          ; clk         ; 0.000        ; 0.391      ; 1.548      ;
; 1.045 ; RegFile:RF1|Registers[0][4] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 0.000        ; 0.401      ; 1.590      ;
; 1.056 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[13][3] ; clk          ; clk         ; 0.000        ; 0.412      ; 1.612      ;
; 1.068 ; RegFile:RF1|Registers[0][4] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 0.000        ; 0.373      ; 1.585      ;
; 1.101 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[2][2]  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.632      ;
; 1.120 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[11][5] ; clk          ; clk         ; 0.000        ; 0.402      ; 1.666      ;
; 1.122 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[15][3] ; clk          ; clk         ; 0.000        ; 0.383      ; 1.649      ;
; 1.126 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[15][6] ; clk          ; clk         ; 0.000        ; 0.059      ; 1.329      ;
; 1.128 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[1][2]  ; clk          ; clk         ; 0.000        ; 0.359      ; 1.631      ;
; 1.128 ; InstFetch:IF1|ProgCtr[6]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.329      ;
; 1.145 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[7][5]  ; clk          ; clk         ; 0.000        ; 0.373      ; 1.662      ;
; 1.145 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[13][5] ; clk          ; clk         ; 0.000        ; 0.408      ; 1.697      ;
; 1.146 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[9][2]  ; clk          ; clk         ; 0.000        ; 0.398      ; 1.688      ;
; 1.161 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[3]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.362      ;
; 1.172 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[5][2]  ; clk          ; clk         ; 0.000        ; 0.369      ; 1.685      ;
; 1.203 ; InstFetch:IF1|ProgCtr[6]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.404      ;
; 1.224 ; InstFetch:IF1|ProgCtr[6]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.425      ;
; 1.236 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[4]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.437      ;
; 1.243 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[3][1]  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.447      ;
; 1.257 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[5]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.458      ;
; 1.270 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[14][5] ; clk          ; clk         ; 0.000        ; 0.371      ; 1.785      ;
; 1.272 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[12][5] ; clk          ; clk         ; 0.000        ; 0.376      ; 1.792      ;
; 1.300 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[3][3]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.505      ;
; 1.303 ; RegFile:RF1|Registers[0][4] ; RegFile:RF1|Registers[15][4] ; clk          ; clk         ; 0.000        ; 0.383      ; 1.830      ;
; 1.312 ; RegFile:RF1|Registers[0][0] ; RegFile:RF1|Registers[15][0] ; clk          ; clk         ; 0.000        ; 0.369      ; 1.825      ;
; 1.319 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[11][2] ; clk          ; clk         ; 0.000        ; 0.388      ; 1.851      ;
; 1.319 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[15][7] ; clk          ; clk         ; 0.000        ; 0.055      ; 1.518      ;
; 1.332 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.533      ;
; 1.347 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[7][2]  ; clk          ; clk         ; 0.000        ; 0.359      ; 1.850      ;
; 1.352 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[6][5]  ; clk          ; clk         ; 0.000        ; 0.402      ; 1.898      ;
; 1.353 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.554      ;
; 1.359 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[10][5] ; clk          ; clk         ; 0.000        ; 0.401      ; 1.904      ;
; 1.373 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[2][3]  ; clk          ; clk         ; 0.000        ; 0.399      ; 1.916      ;
; 1.385 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[10][3] ; clk          ; clk         ; 0.000        ; 0.401      ; 1.930      ;
; 1.398 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[0]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.599      ;
; 1.413 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[14][3] ; clk          ; clk         ; 0.000        ; 0.371      ; 1.928      ;
; 1.428 ; InstFetch:IF1|ProgCtr[4]    ; InstFetch:IF1|ProgCtr[4]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.629      ;
; 1.428 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.629      ;
; 1.440 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[8][3]  ; clk          ; clk         ; 0.000        ; 0.405      ; 1.989      ;
; 1.443 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[6][2]  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.975      ;
; 1.443 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[2][1]  ; clk          ; clk         ; 0.000        ; 0.417      ; 2.004      ;
; 1.449 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.650      ;
; 1.450 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[13][6] ; clk          ; clk         ; 0.000        ; 0.408      ; 2.002      ;
; 1.466 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[1][1]  ; clk          ; clk         ; 0.000        ; 0.393      ; 2.003      ;
; 1.474 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[10][2] ; clk          ; clk         ; 0.000        ; 0.387      ; 2.005      ;
; 1.476 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 0.000        ; 0.385      ; 2.005      ;
; 1.483 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[11][3] ; clk          ; clk         ; 0.000        ; 0.402      ; 2.029      ;
; 1.487 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[9][3]  ; clk          ; clk         ; 0.000        ; 0.412      ; 2.043      ;
; 1.492 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[3][7]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.692      ;
; 1.502 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[12][2] ; clk          ; clk         ; 0.000        ; 0.357      ; 2.003      ;
; 1.505 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[12][3] ; clk          ; clk         ; 0.000        ; 0.376      ; 2.025      ;
; 1.507 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[9][5]  ; clk          ; clk         ; 0.000        ; 0.412      ; 2.063      ;
; 1.508 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[4][2]  ; clk          ; clk         ; 0.000        ; 0.359      ; 2.011      ;
; 1.510 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[7][3]  ; clk          ; clk         ; 0.000        ; 0.373      ; 2.027      ;
; 1.511 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[6][3]  ; clk          ; clk         ; 0.000        ; 0.389      ; 2.044      ;
; 1.511 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[9][6]  ; clk          ; clk         ; 0.000        ; 0.440      ; 2.095      ;
; 1.513 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[4][3]  ; clk          ; clk         ; 0.000        ; 0.373      ; 2.030      ;
; 1.515 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[5][3]  ; clk          ; clk         ; 0.000        ; 0.383      ; 2.042      ;
; 1.527 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[4][5]  ; clk          ; clk         ; 0.000        ; 0.400      ; 2.071      ;
; 1.533 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[5][5]  ; clk          ; clk         ; 0.000        ; 0.383      ; 2.060      ;
; 1.535 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[10][6] ; clk          ; clk         ; 0.000        ; 0.412      ; 2.091      ;
; 1.541 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[15][1] ; clk          ; clk         ; 0.000        ; 0.060      ; 1.745      ;
; 1.554 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[8][5]  ; clk          ; clk         ; 0.000        ; 0.374      ; 2.072      ;
; 1.560 ; RegFile:RF1|Registers[0][0] ; RegFile:RF1|Registers[13][0] ; clk          ; clk         ; 0.000        ; 0.398      ; 2.102      ;
; 1.595 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[11][6] ; clk          ; clk         ; 0.000        ; 0.405      ; 2.144      ;
; 1.607 ; RegFile:RF1|Registers[2][6] ; data_mem:DM|core[61][6]      ; clk          ; clk         ; 0.000        ; -0.277     ; 1.474      ;
; 1.624 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[14][6] ; clk          ; clk         ; 0.000        ; 0.376      ; 2.144      ;
; 1.628 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[8][6]  ; clk          ; clk         ; 0.000        ; 0.405      ; 2.177      ;
; 1.641 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[1]     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.842      ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -7.419 ; -11733.349        ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.282 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2335.457                       ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                      ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -7.419 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[12][7] ; clk          ; clk         ; 1.000        ; 0.146      ; 8.552      ;
; -7.412 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[12][7] ; clk          ; clk         ; 1.000        ; 0.146      ; 8.545      ;
; -7.404 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[4][2]  ; clk          ; clk         ; 1.000        ; 0.145      ; 8.536      ;
; -7.403 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[12][7] ; clk          ; clk         ; 1.000        ; 0.146      ; 8.536      ;
; -7.397 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[6][2]  ; clk          ; clk         ; 1.000        ; 0.160      ; 8.544      ;
; -7.397 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[4][2]  ; clk          ; clk         ; 1.000        ; 0.145      ; 8.529      ;
; -7.390 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[6][2]  ; clk          ; clk         ; 1.000        ; 0.160      ; 8.537      ;
; -7.389 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[12][2] ; clk          ; clk         ; 1.000        ; 0.141      ; 8.517      ;
; -7.388 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[4][2]  ; clk          ; clk         ; 1.000        ; 0.145      ; 8.520      ;
; -7.386 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[10][2] ; clk          ; clk         ; 1.000        ; 0.159      ; 8.532      ;
; -7.382 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[12][2] ; clk          ; clk         ; 1.000        ; 0.141      ; 8.510      ;
; -7.381 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[6][2]  ; clk          ; clk         ; 1.000        ; 0.160      ; 8.528      ;
; -7.379 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[10][2] ; clk          ; clk         ; 1.000        ; 0.159      ; 8.525      ;
; -7.377 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.155      ; 8.519      ;
; -7.376 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[6][3]  ; clk          ; clk         ; 1.000        ; 0.150      ; 8.513      ;
; -7.375 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[4][3]  ; clk          ; clk         ; 1.000        ; 0.145      ; 8.507      ;
; -7.373 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[12][2] ; clk          ; clk         ; 1.000        ; 0.141      ; 8.501      ;
; -7.370 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[10][2] ; clk          ; clk         ; 1.000        ; 0.159      ; 8.516      ;
; -7.370 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.155      ; 8.512      ;
; -7.368 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[5][3]  ; clk          ; clk         ; 1.000        ; 0.150      ; 8.505      ;
; -7.367 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[14][0] ; clk          ; clk         ; 1.000        ; 0.143      ; 8.497      ;
; -7.366 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][3]  ; clk          ; clk         ; 1.000        ; 0.145      ; 8.498      ;
; -7.361 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.155      ; 8.503      ;
; -7.360 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[12][7] ; clk          ; clk         ; 1.000        ; 0.146      ; 8.493      ;
; -7.360 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[12][7] ; clk          ; clk         ; 1.000        ; 0.146      ; 8.493      ;
; -7.360 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[14][0] ; clk          ; clk         ; 1.000        ; 0.143      ; 8.490      ;
; -7.357 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[12][3] ; clk          ; clk         ; 1.000        ; 0.146      ; 8.490      ;
; -7.356 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[9][3]  ; clk          ; clk         ; 1.000        ; 0.164      ; 8.507      ;
; -7.354 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[12][0] ; clk          ; clk         ; 1.000        ; 0.146      ; 8.487      ;
; -7.351 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[11][3] ; clk          ; clk         ; 1.000        ; 0.160      ; 8.498      ;
; -7.351 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[14][0] ; clk          ; clk         ; 1.000        ; 0.143      ; 8.481      ;
; -7.350 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[8][3]  ; clk          ; clk         ; 1.000        ; 0.161      ; 8.498      ;
; -7.347 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[12][0] ; clk          ; clk         ; 1.000        ; 0.146      ; 8.480      ;
; -7.345 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[4][2]  ; clk          ; clk         ; 1.000        ; 0.145      ; 8.477      ;
; -7.345 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[4][2]  ; clk          ; clk         ; 1.000        ; 0.145      ; 8.477      ;
; -7.341 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[8][5]  ; clk          ; clk         ; 1.000        ; 0.144      ; 8.472      ;
; -7.339 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[8][0]  ; clk          ; clk         ; 1.000        ; 0.161      ; 8.487      ;
; -7.338 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][1]  ; clk          ; clk         ; 1.000        ; 0.154      ; 8.479      ;
; -7.338 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[6][2]  ; clk          ; clk         ; 1.000        ; 0.160      ; 8.485      ;
; -7.338 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[6][2]  ; clk          ; clk         ; 1.000        ; 0.160      ; 8.485      ;
; -7.338 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[12][0] ; clk          ; clk         ; 1.000        ; 0.146      ; 8.471      ;
; -7.337 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[14][3] ; clk          ; clk         ; 1.000        ; 0.143      ; 8.467      ;
; -7.332 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[8][0]  ; clk          ; clk         ; 1.000        ; 0.161      ; 8.480      ;
; -7.330 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[12][2] ; clk          ; clk         ; 1.000        ; 0.141      ; 8.458      ;
; -7.330 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[12][2] ; clk          ; clk         ; 1.000        ; 0.141      ; 8.458      ;
; -7.329 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[12][7] ; clk          ; clk         ; 1.000        ; 0.146      ; 8.462      ;
; -7.327 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[10][2] ; clk          ; clk         ; 1.000        ; 0.159      ; 8.473      ;
; -7.327 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[10][2] ; clk          ; clk         ; 1.000        ; 0.159      ; 8.473      ;
; -7.326 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[5][0]  ; clk          ; clk         ; 1.000        ; 0.150      ; 8.463      ;
; -7.325 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[4][5]  ; clk          ; clk         ; 1.000        ; 0.158      ; 8.470      ;
; -7.323 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[11][1] ; clk          ; clk         ; 1.000        ; 0.169      ; 8.479      ;
; -7.323 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[8][0]  ; clk          ; clk         ; 1.000        ; 0.161      ; 8.471      ;
; -7.322 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[10][3] ; clk          ; clk         ; 1.000        ; 0.159      ; 8.468      ;
; -7.322 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[9][0]  ; clk          ; clk         ; 1.000        ; 0.164      ; 8.473      ;
; -7.319 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[5][0]  ; clk          ; clk         ; 1.000        ; 0.150      ; 8.456      ;
; -7.318 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[5][5]  ; clk          ; clk         ; 1.000        ; 0.150      ; 8.455      ;
; -7.318 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.155      ; 8.460      ;
; -7.318 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.155      ; 8.460      ;
; -7.315 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[9][0]  ; clk          ; clk         ; 1.000        ; 0.164      ; 8.466      ;
; -7.310 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[5][0]  ; clk          ; clk         ; 1.000        ; 0.150      ; 8.447      ;
; -7.308 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[9][5]  ; clk          ; clk         ; 1.000        ; 0.164      ; 8.459      ;
; -7.308 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][2]  ; clk          ; clk         ; 1.000        ; 0.144      ; 8.439      ;
; -7.308 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[14][0] ; clk          ; clk         ; 1.000        ; 0.143      ; 8.438      ;
; -7.308 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[14][0] ; clk          ; clk         ; 1.000        ; 0.143      ; 8.438      ;
; -7.306 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[4][2]  ; clk          ; clk         ; 1.000        ; 0.145      ; 8.438      ;
; -7.306 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[9][0]  ; clk          ; clk         ; 1.000        ; 0.164      ; 8.457      ;
; -7.304 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.145      ; 8.436      ;
; -7.301 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][2]  ; clk          ; clk         ; 1.000        ; 0.144      ; 8.432      ;
; -7.299 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[6][2]  ; clk          ; clk         ; 1.000        ; 0.160      ; 8.446      ;
; -7.297 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.145      ; 8.429      ;
; -7.295 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[12][0] ; clk          ; clk         ; 1.000        ; 0.146      ; 8.428      ;
; -7.295 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[12][0] ; clk          ; clk         ; 1.000        ; 0.146      ; 8.428      ;
; -7.294 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[7][2]  ; clk          ; clk         ; 1.000        ; 0.145      ; 8.426      ;
; -7.294 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[2][2]  ; clk          ; clk         ; 1.000        ; 0.159      ; 8.440      ;
; -7.292 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[1][2]  ; clk          ; clk         ; 1.000        ; 0.144      ; 8.423      ;
; -7.291 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[12][2] ; clk          ; clk         ; 1.000        ; 0.141      ; 8.419      ;
; -7.289 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[6][3]  ; clk          ; clk         ; 1.000        ; 0.150      ; 8.426      ;
; -7.288 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[4][3]  ; clk          ; clk         ; 1.000        ; 0.145      ; 8.420      ;
; -7.288 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[10][2] ; clk          ; clk         ; 1.000        ; 0.159      ; 8.434      ;
; -7.288 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 1.000        ; 0.145      ; 8.420      ;
; -7.287 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[10][0] ; clk          ; clk         ; 1.000        ; 0.159      ; 8.433      ;
; -7.287 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.160      ; 8.434      ;
; -7.287 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[7][2]  ; clk          ; clk         ; 1.000        ; 0.145      ; 8.419      ;
; -7.287 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[2][2]  ; clk          ; clk         ; 1.000        ; 0.159      ; 8.433      ;
; -7.286 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 1.000        ; 0.144      ; 8.417      ;
; -7.281 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[5][3]  ; clk          ; clk         ; 1.000        ; 0.150      ; 8.418      ;
; -7.280 ; InstFetch:IF1|ProgCtr[3] ; RegFile:RF1|Registers[8][0]  ; clk          ; clk         ; 1.000        ; 0.161      ; 8.428      ;
; -7.280 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[8][0]  ; clk          ; clk         ; 1.000        ; 0.161      ; 8.428      ;
; -7.280 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[10][0] ; clk          ; clk         ; 1.000        ; 0.159      ; 8.426      ;
; -7.280 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 1.000        ; 0.160      ; 8.427      ;
; -7.279 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[11][2] ; clk          ; clk         ; 1.000        ; 0.160      ; 8.426      ;
; -7.279 ; InstFetch:IF1|ProgCtr[5] ; RegFile:RF1|Registers[7][3]  ; clk          ; clk         ; 1.000        ; 0.145      ; 8.411      ;
; -7.279 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 1.000        ; 0.155      ; 8.421      ;
; -7.279 ; InstFetch:IF1|ProgCtr[0] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 1.000        ; 0.144      ; 8.410      ;
; -7.278 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[7][2]  ; clk          ; clk         ; 1.000        ; 0.145      ; 8.410      ;
; -7.278 ; InstFetch:IF1|ProgCtr[4] ; RegFile:RF1|Registers[2][2]  ; clk          ; clk         ; 1.000        ; 0.159      ; 8.424      ;
; -7.276 ; InstFetch:IF1|ProgCtr[2] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 1.000        ; 0.159      ; 8.422      ;
; -7.273 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[7][1]  ; clk          ; clk         ; 1.000        ; 0.154      ; 8.414      ;
; -7.273 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[6][3]  ; clk          ; clk         ; 1.000        ; 0.150      ; 8.410      ;
; -7.272 ; InstFetch:IF1|ProgCtr[1] ; RegFile:RF1|Registers[4][3]  ; clk          ; clk         ; 1.000        ; 0.145      ; 8.404      ;
+--------+--------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                         ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.282 ; InstFetch:IF1|ProgCtr[9]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.403      ;
; 0.307 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[3][2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.317 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[5]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.438      ;
; 0.318 ; InstFetch:IF1|ProgCtr[8]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.439      ;
; 0.321 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.442      ;
; 0.330 ; RegFile:RF1|Registers[0][4] ; RegFile:RF1|Registers[3][4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.451      ;
; 0.332 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[3][6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.453      ;
; 0.334 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[15][5] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.650      ;
; 0.338 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[3][5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.459      ;
; 0.371 ; InstFetch:IF1|ProgCtr[7]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.492      ;
; 0.418 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[2][5]  ; clk          ; clk         ; 0.000        ; 0.242      ; 0.744      ;
; 0.425 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[2][6]  ; clk          ; clk         ; 0.000        ; 0.242      ; 0.751      ;
; 0.442 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[1][6]  ; clk          ; clk         ; 0.000        ; 0.227      ; 0.753      ;
; 0.448 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[1][5]  ; clk          ; clk         ; 0.000        ; 0.227      ; 0.759      ;
; 0.466 ; InstFetch:IF1|ProgCtr[8]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.476 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.597      ;
; 0.479 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.600      ;
; 0.480 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.601      ;
; 0.483 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[5]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.604      ;
; 0.491 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[13][2] ; clk          ; clk         ; 0.000        ; 0.235      ; 0.810      ;
; 0.508 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[15][2] ; clk          ; clk         ; 0.000        ; 0.217      ; 0.809      ;
; 0.513 ; InstFetch:IF1|ProgCtr[6]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.634      ;
; 0.530 ; InstFetch:IF1|ProgCtr[7]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.652      ;
; 0.533 ; InstFetch:IF1|ProgCtr[7]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.654      ;
; 0.542 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.663      ;
; 0.545 ; InstFetch:IF1|ProgCtr[5]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.666      ;
; 0.546 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.667      ;
; 0.549 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.670      ;
; 0.574 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[8][2]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.891      ;
; 0.599 ; RegFile:RF1|Registers[0][4] ; RegFile:RF1|Registers[2][4]  ; clk          ; clk         ; 0.000        ; 0.242      ; 0.925      ;
; 0.610 ; RegFile:RF1|Registers[0][4] ; RegFile:RF1|Registers[1][4]  ; clk          ; clk         ; 0.000        ; 0.226      ; 0.920      ;
; 0.611 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[13][3] ; clk          ; clk         ; 0.000        ; 0.248      ; 0.943      ;
; 0.612 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.733      ;
; 0.615 ; InstFetch:IF1|ProgCtr[3]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.736      ;
; 0.627 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[2][2]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.943      ;
; 0.642 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[15][3] ; clk          ; clk         ; 0.000        ; 0.232      ; 0.958      ;
; 0.642 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[1][2]  ; clk          ; clk         ; 0.000        ; 0.216      ; 0.942      ;
; 0.651 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[11][5] ; clk          ; clk         ; 0.000        ; 0.242      ; 0.977      ;
; 0.656 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[9][2]  ; clk          ; clk         ; 0.000        ; 0.237      ; 0.977      ;
; 0.657 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[15][6] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.781      ;
; 0.661 ; InstFetch:IF1|ProgCtr[6]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.782      ;
; 0.662 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[7][5]  ; clk          ; clk         ; 0.000        ; 0.227      ; 0.973      ;
; 0.663 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[13][5] ; clk          ; clk         ; 0.000        ; 0.245      ; 0.992      ;
; 0.669 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[5][2]  ; clk          ; clk         ; 0.000        ; 0.222      ; 0.975      ;
; 0.679 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.800      ;
; 0.715 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[3][1]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.838      ;
; 0.724 ; InstFetch:IF1|ProgCtr[6]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.845      ;
; 0.727 ; InstFetch:IF1|ProgCtr[6]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.848      ;
; 0.739 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[12][5] ; clk          ; clk         ; 0.000        ; 0.228      ; 1.051      ;
; 0.742 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.863      ;
; 0.745 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[5]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.866      ;
; 0.749 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[11][2] ; clk          ; clk         ; 0.000        ; 0.232      ; 1.065      ;
; 0.753 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[14][5] ; clk          ; clk         ; 0.000        ; 0.225      ; 1.062      ;
; 0.762 ; RegFile:RF1|Registers[0][0] ; RegFile:RF1|Registers[15][0] ; clk          ; clk         ; 0.000        ; 0.222      ; 1.068      ;
; 0.764 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[7][2]  ; clk          ; clk         ; 0.000        ; 0.217      ; 1.065      ;
; 0.775 ; RegFile:RF1|Registers[0][4] ; RegFile:RF1|Registers[15][4] ; clk          ; clk         ; 0.000        ; 0.232      ; 1.091      ;
; 0.785 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[3][3]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.909      ;
; 0.787 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[15][7] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.906      ;
; 0.800 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[10][5] ; clk          ; clk         ; 0.000        ; 0.242      ; 1.126      ;
; 0.802 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[6][5]  ; clk          ; clk         ; 0.000        ; 0.242      ; 1.128      ;
; 0.803 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[10][3] ; clk          ; clk         ; 0.000        ; 0.242      ; 1.129      ;
; 0.808 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[6]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.929      ;
; 0.811 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[7]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.932      ;
; 0.814 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[2][1]  ; clk          ; clk         ; 0.000        ; 0.251      ; 1.149      ;
; 0.819 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[14][3] ; clk          ; clk         ; 0.000        ; 0.225      ; 1.128      ;
; 0.822 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[2][3]  ; clk          ; clk         ; 0.000        ; 0.240      ; 1.146      ;
; 0.827 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[1][1]  ; clk          ; clk         ; 0.000        ; 0.238      ; 1.149      ;
; 0.835 ; InstFetch:IF1|ProgCtr[0]    ; InstFetch:IF1|ProgCtr[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.956      ;
; 0.836 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[8][3]  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.163      ;
; 0.836 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[6][2]  ; clk          ; clk         ; 0.000        ; 0.232      ; 1.152      ;
; 0.842 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[14][2] ; clk          ; clk         ; 0.000        ; 0.228      ; 1.154      ;
; 0.849 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[10][2] ; clk          ; clk         ; 0.000        ; 0.232      ; 1.165      ;
; 0.850 ; InstFetch:IF1|ProgCtr[4]    ; InstFetch:IF1|ProgCtr[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.971      ;
; 0.852 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[11][3] ; clk          ; clk         ; 0.000        ; 0.242      ; 1.178      ;
; 0.856 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[12][2] ; clk          ; clk         ; 0.000        ; 0.212      ; 1.152      ;
; 0.858 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[13][6] ; clk          ; clk         ; 0.000        ; 0.245      ; 1.187      ;
; 0.860 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[9][3]  ; clk          ; clk         ; 0.000        ; 0.247      ; 1.191      ;
; 0.865 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[12][3] ; clk          ; clk         ; 0.000        ; 0.228      ; 1.177      ;
; 0.865 ; RegFile:RF1|Registers[0][2] ; RegFile:RF1|Registers[4][2]  ; clk          ; clk         ; 0.000        ; 0.217      ; 1.166      ;
; 0.868 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[7][3]  ; clk          ; clk         ; 0.000        ; 0.227      ; 1.179      ;
; 0.871 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[3][7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.992      ;
; 0.873 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[5][3]  ; clk          ; clk         ; 0.000        ; 0.232      ; 1.189      ;
; 0.874 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[8]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.995      ;
; 0.875 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[6][3]  ; clk          ; clk         ; 0.000        ; 0.232      ; 1.191      ;
; 0.876 ; RegFile:RF1|Registers[0][3] ; RegFile:RF1|Registers[4][3]  ; clk          ; clk         ; 0.000        ; 0.227      ; 1.187      ;
; 0.877 ; InstFetch:IF1|ProgCtr[2]    ; InstFetch:IF1|ProgCtr[9]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.998      ;
; 0.888 ; RegFile:RF1|Registers[0][1] ; RegFile:RF1|Registers[15][1] ; clk          ; clk         ; 0.000        ; 0.039      ; 1.011      ;
; 0.888 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[9][6]  ; clk          ; clk         ; 0.000        ; 0.263      ; 1.235      ;
; 0.888 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[9][5]  ; clk          ; clk         ; 0.000        ; 0.247      ; 1.219      ;
; 0.899 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[10][6] ; clk          ; clk         ; 0.000        ; 0.248      ; 1.231      ;
; 0.899 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[5][5]  ; clk          ; clk         ; 0.000        ; 0.232      ; 1.215      ;
; 0.899 ; RegFile:RF1|Registers[0][0] ; RegFile:RF1|Registers[13][0] ; clk          ; clk         ; 0.000        ; 0.238      ; 1.221      ;
; 0.900 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[4][5]  ; clk          ; clk         ; 0.000        ; 0.240      ; 1.224      ;
; 0.916 ; RegFile:RF1|Registers[0][5] ; RegFile:RF1|Registers[8][5]  ; clk          ; clk         ; 0.000        ; 0.226      ; 1.226      ;
; 0.932 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[11][6] ; clk          ; clk         ; 0.000        ; 0.244      ; 1.260      ;
; 0.933 ; RegFile:RF1|Registers[2][6] ; data_mem:DM|core[61][6]      ; clk          ; clk         ; 0.000        ; -0.163     ; 0.854      ;
; 0.949 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[14][6] ; clk          ; clk         ; 0.000        ; 0.228      ; 1.261      ;
; 0.952 ; RegFile:RF1|Registers[0][6] ; RegFile:RF1|Registers[8][6]  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.279      ;
; 0.964 ; RegFile:RF1|Registers[0][7] ; RegFile:RF1|Registers[2][7]  ; clk          ; clk         ; 0.000        ; 0.242      ; 1.290      ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -13.490    ; 0.282 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -13.490    ; 0.282 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -21814.328 ; 0.0   ; 0.0      ; 0.0     ; -2335.457           ;
;  clk             ; -21814.328 ; 0.000 ; N/A      ; N/A     ; -2335.457           ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ack           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; init                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; req                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ack           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ack           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ack           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 53019997 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 53019997 ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 20    ; 20   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; init       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; req        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ack         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; init       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; req        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ack         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Mon Mar 15 17:19:53 2021
Info: Command: quartus_sta top_level -c top_level
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_level.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -13.490
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.490          -21814.328 clk 
Info (332146): Worst-case hold slack is 0.541
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.541               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2189.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -12.043
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.043          -19476.071 clk 
Info (332146): Worst-case hold slack is 0.495
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.495               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2189.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -7.419
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.419          -11733.349 clk 
Info (332146): Worst-case hold slack is 0.282
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.282               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2335.457 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4898 megabytes
    Info: Processing ended: Mon Mar 15 17:19:55 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


