Timing Analyzer report for 7SEG_FPGA_test
Sun Jul  7 16:45:38 2024
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'FPGA_clk'
 13. Slow 1200mV 85C Model Setup: 'LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div'
 14. Slow 1200mV 85C Model Hold: 'FPGA_clk'
 15. Slow 1200mV 85C Model Hold: 'LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'FPGA_clk'
 24. Slow 1200mV 0C Model Setup: 'LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div'
 25. Slow 1200mV 0C Model Hold: 'FPGA_clk'
 26. Slow 1200mV 0C Model Hold: 'LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'FPGA_clk'
 34. Fast 1200mV 0C Model Setup: 'LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div'
 35. Fast 1200mV 0C Model Hold: 'FPGA_clk'
 36. Fast 1200mV 0C Model Hold: 'LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; 7SEG_FPGA_test                                         ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.7%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------+
; Clock Name                                                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                          ;
+--------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------+
; FPGA_clk                                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FPGA_clk }                                                     ;
; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div } ;
+--------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                           ;
+------------+-----------------+--------------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                   ; Note                                           ;
+------------+-----------------+--------------------------------------------------------------+------------------------------------------------+
; 182.75 MHz ; 182.75 MHz      ; FPGA_clk                                                     ;                                                ;
; 998.0 MHz  ; 402.09 MHz      ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                   ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; FPGA_clk                                                     ; -4.472 ; -396.012      ;
; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; -0.002 ; -0.002        ;
+--------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                   ;
+--------------------------------------------------------------+-------+---------------+
; Clock                                                        ; Slack ; End Point TNS ;
+--------------------------------------------------------------+-------+---------------+
; FPGA_clk                                                     ; 0.435 ; 0.000         ;
; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 0.453 ; 0.000         ;
+--------------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                     ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; FPGA_clk                                                     ; -3.000 ; -171.031      ;
; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; -1.487 ; -2.974        ;
+--------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FPGA_clk'                                                                                                                                                                            ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.472 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.083     ; 5.390      ;
; -4.420 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.083     ; 5.338      ;
; -4.374 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[1]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.083     ; 5.292      ;
; -4.312 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[7]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.083     ; 5.230      ;
; -4.241 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[4]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.083     ; 5.159      ;
; -4.234 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[2]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.083     ; 5.152      ;
; -4.232 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[5]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.083     ; 5.150      ;
; -4.232 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[6]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.083     ; 5.150      ;
; -4.191 ; btn_debouncer:debouncer_incr|counter[14]                         ; digit[1][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.082     ; 5.110      ;
; -4.182 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[25] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 5.102      ;
; -4.165 ; btn_debouncer:debouncer_incr|counter[14]                         ; digit[1][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.082     ; 5.084      ;
; -4.165 ; btn_debouncer:debouncer_incr|counter[14]                         ; digit[1][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.082     ; 5.084      ;
; -4.127 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[23] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 5.047      ;
; -4.109 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[16] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 5.029      ;
; -4.105 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[26] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 5.025      ;
; -4.096 ; btn_debouncer:debouncer_incr|counter[8]                          ; digit[1][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.082     ; 5.015      ;
; -4.070 ; btn_debouncer:debouncer_incr|counter[8]                          ; digit[1][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.082     ; 4.989      ;
; -4.070 ; btn_debouncer:debouncer_incr|counter[8]                          ; digit[1][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.082     ; 4.989      ;
; -4.066 ; btn_debouncer:debouncer_incr|counter[15]                         ; digit[1][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.082     ; 4.985      ;
; -4.062 ; addr[1]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][3]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.982      ;
; -4.058 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[19] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.978      ;
; -4.040 ; btn_debouncer:debouncer_incr|counter[15]                         ; digit[1][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.082     ; 4.959      ;
; -4.040 ; btn_debouncer:debouncer_incr|counter[15]                         ; digit[1][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.082     ; 4.959      ;
; -4.038 ; addr[1]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][2]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.958      ;
; -3.992 ; addr[1]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][4]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.912      ;
; -3.986 ; btn_debouncer:debouncer_incr|counter[10]                         ; digit[1][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.082     ; 4.905      ;
; -3.984 ; btn_debouncer:debouncer_incr|counter[11]                         ; digit[1][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.082     ; 4.903      ;
; -3.960 ; btn_debouncer:debouncer_incr|counter[10]                         ; digit[1][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.082     ; 4.879      ;
; -3.960 ; btn_debouncer:debouncer_incr|counter[10]                         ; digit[1][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.082     ; 4.879      ;
; -3.958 ; btn_debouncer:debouncer_incr|counter[11]                         ; digit[1][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.082     ; 4.877      ;
; -3.958 ; btn_debouncer:debouncer_incr|counter[11]                         ; digit[1][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.082     ; 4.877      ;
; -3.950 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[10] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.083     ; 4.868      ;
; -3.942 ; addr[1]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][5]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.862      ;
; -3.929 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[12] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.083     ; 4.847      ;
; -3.922 ; addr[1]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][6]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.842      ;
; -3.920 ; btn_debouncer:debouncer_incr|counter[13]                         ; digit[1][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.082     ; 4.839      ;
; -3.904 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[11] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.083     ; 4.822      ;
; -3.901 ; addr[0]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][3]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.079     ; 4.823      ;
; -3.898 ; btn_debouncer:debouncer_incr|counter[12]                         ; digit[1][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.082     ; 4.817      ;
; -3.895 ; digit[0][3]                                                      ; LED_7SEG_Controller:U_controller|LED_regs[2][3]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.080     ; 4.816      ;
; -3.894 ; btn_debouncer:debouncer_incr|counter[13]                         ; digit[1][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.082     ; 4.813      ;
; -3.894 ; btn_debouncer:debouncer_incr|counter[13]                         ; digit[1][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.082     ; 4.813      ;
; -3.877 ; addr[0]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][2]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.079     ; 4.799      ;
; -3.872 ; btn_debouncer:debouncer_incr|counter[12]                         ; digit[1][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.082     ; 4.791      ;
; -3.872 ; btn_debouncer:debouncer_incr|counter[12]                         ; digit[1][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.082     ; 4.791      ;
; -3.871 ; digit[0][3]                                                      ; LED_7SEG_Controller:U_controller|LED_regs[2][2]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.080     ; 4.792      ;
; -3.862 ; btn_debouncer:debouncer_incr|counter[2]                          ; digit[1][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.782      ;
; -3.860 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[12] ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.780      ;
; -3.860 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[13] ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.780      ;
; -3.860 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.780      ;
; -3.860 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[1]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.780      ;
; -3.860 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[2]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.780      ;
; -3.860 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.780      ;
; -3.860 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[4]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.780      ;
; -3.860 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[5]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.780      ;
; -3.860 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[6]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.780      ;
; -3.860 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[7]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.780      ;
; -3.860 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[8]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.780      ;
; -3.860 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[9]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.780      ;
; -3.860 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[10] ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.780      ;
; -3.860 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[11] ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.780      ;
; -3.860 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[15] ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.780      ;
; -3.855 ; btn_debouncer:debouncer_incr|counter[2]                          ; digit[1][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.775      ;
; -3.855 ; btn_debouncer:debouncer_incr|counter[2]                          ; digit[1][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.775      ;
; -3.846 ; btn_debouncer:debouncer_decr|counter[5]                          ; digit[1][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.079     ; 4.768      ;
; -3.846 ; btn_debouncer:debouncer_decr|counter[5]                          ; digit[1][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.079     ; 4.768      ;
; -3.846 ; btn_debouncer:debouncer_decr|counter[5]                          ; digit[1][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.079     ; 4.768      ;
; -3.841 ; btn_debouncer:debouncer_incr|counter[14]                         ; digit[3][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.082     ; 4.760      ;
; -3.840 ; addr[0]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][4]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.079     ; 4.762      ;
; -3.840 ; btn_debouncer:debouncer_incr|counter[5]                          ; digit[1][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.760      ;
; -3.837 ; btn_debouncer:debouncer_incr|counter[6]                          ; digit[1][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.757      ;
; -3.834 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[29] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.754      ;
; -3.834 ; digit[0][3]                                                      ; LED_7SEG_Controller:U_controller|LED_regs[2][4]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.080     ; 4.755      ;
; -3.833 ; btn_debouncer:debouncer_incr|counter[5]                          ; digit[1][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.753      ;
; -3.833 ; btn_debouncer:debouncer_incr|counter[5]                          ; digit[1][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.753      ;
; -3.831 ; btn_debouncer:debouncer_decr|counter[6]                          ; digit[1][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.079     ; 4.753      ;
; -3.831 ; btn_debouncer:debouncer_decr|counter[6]                          ; digit[1][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.079     ; 4.753      ;
; -3.831 ; btn_debouncer:debouncer_decr|counter[6]                          ; digit[1][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.079     ; 4.753      ;
; -3.818 ; btn_debouncer:debouncer_incr|counter[6]                          ; digit[1][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.738      ;
; -3.818 ; btn_debouncer:debouncer_incr|counter[6]                          ; digit[1][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.738      ;
; -3.808 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[12] ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[13] ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[1]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[2]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[4]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[5]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[6]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[7]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[8]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[9]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[10] ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[11] ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.728      ;
; -3.808 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[15] ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.728      ;
; -3.799 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[27] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.719      ;
; -3.794 ; btn_debouncer:debouncer_incr|counter[14]                         ; btn_debouncer:debouncer_incr|counter[16]                         ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.714      ;
; -3.794 ; btn_debouncer:debouncer_incr|counter[14]                         ; btn_debouncer:debouncer_incr|counter[15]                         ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.714      ;
; -3.794 ; btn_debouncer:debouncer_incr|counter[14]                         ; btn_debouncer:debouncer_incr|counter[14]                         ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.714      ;
; -3.794 ; btn_debouncer:debouncer_incr|counter[14]                         ; btn_debouncer:debouncer_incr|counter[13]                         ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.081     ; 4.714      ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div'                                                                                                                                                                           ;
+--------+-------------------------------------------+-------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                                                 ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -0.002 ; LED_7SEG_Controller:U_controller|raddr[0] ; LED_7SEG_Controller:U_controller|raddr[1] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 1.000        ; -0.081     ; 0.922      ;
; 0.062  ; LED_7SEG_Controller:U_controller|raddr[0] ; LED_7SEG_Controller:U_controller|raddr[0] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; LED_7SEG_Controller:U_controller|raddr[1] ; LED_7SEG_Controller:U_controller|raddr[1] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 1.000        ; -0.081     ; 0.858      ;
+--------+-------------------------------------------+-------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FPGA_clk'                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.435 ; digit[3][3]                                                      ; digit[3][3]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; digit[3][2]                                                      ; digit[3][2]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.099      ; 0.746      ;
; 0.453 ; addr[1]                                                          ; addr[1]                                                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; digit[3][1]                                                      ; digit[3][1]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; digit[1][1]                                                      ; digit[1][1]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; digit[1][3]                                                      ; digit[1][3]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; digit[1][0]                                                      ; digit[1][0]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; digit[1][2]                                                      ; digit[1][2]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; digit[3][0]                                                      ; digit[3][0]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; digit[2][0]                                                      ; digit[2][0]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; digit[2][3]                                                      ; digit[2][3]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; digit[2][2]                                                      ; digit[2][2]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; digit[2][1]                                                      ; digit[2][1]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; digit[0][3]                                                      ; digit[0][3]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; digit[0][0]                                                      ; digit[0][0]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; digit[0][2]                                                      ; digit[0][2]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; digit[0][1]                                                      ; digit[0][1]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; addr[0]                                                          ; addr[0]                                                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 0.758      ;
; 0.510 ; btn_debouncer:debouncer_decr|counter[16]                         ; btn_debouncer:debouncer_decr|counter[16]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; btn_debouncer:debouncer_incr|counter[16]                         ; btn_debouncer:debouncer_incr|counter[16]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 0.803      ;
; 0.542 ; digit[1][0]                                                      ; digit[1][1]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 0.835      ;
; 0.742 ; btn_debouncer:debouncer_incr|counter[7]                          ; btn_debouncer:debouncer_incr|counter[7]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.035      ;
; 0.743 ; btn_debouncer:debouncer_incr|counter[3]                          ; btn_debouncer:debouncer_incr|counter[3]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.036      ;
; 0.743 ; btn_debouncer:debouncer_incr|counter[5]                          ; btn_debouncer:debouncer_incr|counter[5]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.036      ;
; 0.744 ; btn_debouncer:debouncer_decr|counter[3]                          ; btn_debouncer:debouncer_decr|counter[3]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 1.036      ;
; 0.744 ; btn_debouncer:debouncer_decr|counter[5]                          ; btn_debouncer:debouncer_decr|counter[5]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 1.036      ;
; 0.744 ; btn_debouncer:debouncer_decr|counter[7]                          ; btn_debouncer:debouncer_decr|counter[7]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 1.036      ;
; 0.744 ; btn_debouncer:debouncer_decr|counter[9]                          ; btn_debouncer:debouncer_decr|counter[9]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; btn_debouncer:debouncer_decr|counter[11]                         ; btn_debouncer:debouncer_decr|counter[11]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; btn_debouncer:debouncer_incr|counter[11]                         ; btn_debouncer:debouncer_incr|counter[11]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; btn_debouncer:debouncer_decr|counter[13]                         ; btn_debouncer:debouncer_decr|counter[13]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; btn_debouncer:debouncer_incr|counter[13]                         ; btn_debouncer:debouncer_incr|counter[13]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; btn_debouncer:debouncer_incr|counter[1]                          ; btn_debouncer:debouncer_incr|counter[1]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; btn_debouncer:debouncer_decr|counter[10]                         ; btn_debouncer:debouncer_decr|counter[10]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; btn_debouncer:debouncer_incr|counter[6]                          ; btn_debouncer:debouncer_incr|counter[6]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; btn_debouncer:debouncer_decr|counter[15]                         ; btn_debouncer:debouncer_decr|counter[15]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; btn_debouncer:debouncer_decr|counter[14]                         ; btn_debouncer:debouncer_decr|counter[14]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; btn_debouncer:debouncer_decr|counter[1]                          ; btn_debouncer:debouncer_decr|counter[1]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; btn_debouncer:debouncer_decr|counter[4]                          ; btn_debouncer:debouncer_decr|counter[4]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; btn_debouncer:debouncer_decr|counter[6]                          ; btn_debouncer:debouncer_decr|counter[6]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; btn_debouncer:debouncer_incr|counter[15]                         ; btn_debouncer:debouncer_incr|counter[15]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; btn_debouncer:debouncer_incr|counter[14]                         ; btn_debouncer:debouncer_incr|counter[14]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; btn_debouncer:debouncer_incr|counter[10]                         ; btn_debouncer:debouncer_incr|counter[10]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; btn_debouncer:debouncer_incr|counter[4]                          ; btn_debouncer:debouncer_incr|counter[4]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; btn_debouncer:debouncer_decr|counter[12]                         ; btn_debouncer:debouncer_decr|counter[12]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.041      ;
; 0.760 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[15] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[15] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[13] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[13] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[1]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[1]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[5]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[5]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[11] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[11] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[19] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[19] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[17] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[17] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[21] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[21] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[27] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[27] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[29] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[29] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[2]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[2]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[6]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[6]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[7]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[7]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[9]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[9]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[16] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[16] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[31] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[31] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[12] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[12] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[4]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[4]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[18] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[18] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[22] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[22] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[23] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[23] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[25] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[25] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; btn_debouncer:debouncer_decr|counter[8]                          ; btn_debouncer:debouncer_decr|counter[8]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; btn_debouncer:debouncer_incr|counter[8]                          ; btn_debouncer:debouncer_incr|counter[8]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[8]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[8]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[10] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[10] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[20] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[20] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[30] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[30] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; btn_debouncer:debouncer_incr|counter[2]                          ; btn_debouncer:debouncer_incr|counter[2]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[24] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[24] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[26] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[26] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[28] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[28] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; btn_debouncer:debouncer_decr|counter[2]                          ; btn_debouncer:debouncer_decr|counter[2]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 1.058      ;
; 0.779 ; btn_debouncer:debouncer_decr|counter[0]                          ; btn_debouncer:debouncer_decr|counter[0]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 1.071      ;
; 0.786 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.079      ;
; 0.815 ; digit[0][0]                                                      ; digit[0][1]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 1.107      ;
; 0.858 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk    ; 0.000        ; 2.596      ; 3.957      ;
; 0.949 ; digit[0][1]                                                      ; digit[0][3]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 1.241      ;
; 0.955 ; digit[0][0]                                                      ; digit[0][2]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 1.247      ;
; 0.961 ; btn_debouncer:debouncer_incr|counter[12]                         ; btn_debouncer:debouncer_incr|counter[12]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.254      ;
; 0.971 ; btn_debouncer:debouncer_incr|counter[9]                          ; btn_debouncer:debouncer_incr|counter[9]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.264      ;
; 0.973 ; digit[0][3]                                                      ; digit[0][1]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 1.265      ;
; 1.015 ; btn_debouncer:debouncer_incr|counter[0]                          ; btn_debouncer:debouncer_incr|counter[0]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.308      ;
; 1.066 ; digit[2][0]                                                      ; digit[2][1]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 1.358      ;
; 1.074 ; digit[2][1]                                                      ; digit[2][3]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 1.366      ;
; 1.074 ; digit[2][1]                                                      ; digit[2][2]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 1.366      ;
; 1.096 ; btn_debouncer:debouncer_incr|counter[7]                          ; btn_debouncer:debouncer_incr|counter[8]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.082      ; 1.390      ;
; 1.098 ; btn_debouncer:debouncer_decr|counter[9]                          ; btn_debouncer:debouncer_decr|counter[10]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.391      ;
; 1.098 ; btn_debouncer:debouncer_incr|counter[5]                          ; btn_debouncer:debouncer_incr|counter[6]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.391      ;
; 1.098 ; btn_debouncer:debouncer_incr|counter[3]                          ; btn_debouncer:debouncer_incr|counter[4]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.391      ;
; 1.098 ; btn_debouncer:debouncer_decr|counter[7]                          ; btn_debouncer:debouncer_decr|counter[8]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.391      ;
; 1.099 ; btn_debouncer:debouncer_decr|counter[3]                          ; btn_debouncer:debouncer_decr|counter[4]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 1.391      ;
; 1.099 ; btn_debouncer:debouncer_decr|counter[5]                          ; btn_debouncer:debouncer_decr|counter[6]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.080      ; 1.391      ;
; 1.099 ; btn_debouncer:debouncer_decr|counter[11]                         ; btn_debouncer:debouncer_decr|counter[12]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.081      ; 1.392      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div'                                                                                                                                                                           ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                                                 ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.453 ; LED_7SEG_Controller:U_controller|raddr[1] ; LED_7SEG_Controller:U_controller|raddr[1] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; LED_7SEG_Controller:U_controller|raddr[0] ; LED_7SEG_Controller:U_controller|raddr[0] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 0.000        ; 0.081      ; 0.758      ;
; 0.511 ; LED_7SEG_Controller:U_controller|raddr[0] ; LED_7SEG_Controller:U_controller|raddr[1] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 0.000        ; 0.081      ; 0.804      ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                             ;
+-------------+-----------------+--------------------------------------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                                   ; Note                                           ;
+-------------+-----------------+--------------------------------------------------------------+------------------------------------------------+
; 194.29 MHz  ; 194.29 MHz      ; FPGA_clk                                                     ;                                                ;
; 1100.11 MHz ; 402.09 MHz      ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+--------------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                    ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; FPGA_clk                                                     ; -4.147 ; -364.096      ;
; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 0.091  ; 0.000         ;
+--------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                    ;
+--------------------------------------------------------------+-------+---------------+
; Clock                                                        ; Slack ; End Point TNS ;
+--------------------------------------------------------------+-------+---------------+
; FPGA_clk                                                     ; 0.385 ; 0.000         ;
; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 0.402 ; 0.000         ;
+--------------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                      ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; FPGA_clk                                                     ; -3.000 ; -171.031      ;
; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; -1.487 ; -2.974        ;
+--------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FPGA_clk'                                                                                                                                                                             ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.147 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.075     ; 5.074      ;
; -4.083 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.075     ; 5.010      ;
; -4.041 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[1]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.075     ; 4.968      ;
; -3.999 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[7]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.075     ; 4.926      ;
; -3.948 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[4]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.075     ; 4.875      ;
; -3.921 ; btn_debouncer:debouncer_incr|counter[14]                         ; digit[1][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.850      ;
; -3.921 ; btn_debouncer:debouncer_incr|counter[14]                         ; digit[1][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.850      ;
; -3.921 ; btn_debouncer:debouncer_incr|counter[14]                         ; digit[1][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.850      ;
; -3.919 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[2]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.075     ; 4.846      ;
; -3.917 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[5]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.075     ; 4.844      ;
; -3.916 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[6]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.075     ; 4.843      ;
; -3.882 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[25] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.072     ; 4.812      ;
; -3.849 ; btn_debouncer:debouncer_incr|counter[8]                          ; digit[1][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.778      ;
; -3.849 ; btn_debouncer:debouncer_incr|counter[8]                          ; digit[1][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.778      ;
; -3.849 ; btn_debouncer:debouncer_incr|counter[8]                          ; digit[1][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.778      ;
; -3.826 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[23] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.072     ; 4.756      ;
; -3.810 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[26] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.072     ; 4.740      ;
; -3.807 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[16] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.072     ; 4.737      ;
; -3.799 ; btn_debouncer:debouncer_incr|counter[15]                         ; digit[1][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.728      ;
; -3.799 ; btn_debouncer:debouncer_incr|counter[15]                         ; digit[1][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.728      ;
; -3.799 ; btn_debouncer:debouncer_incr|counter[15]                         ; digit[1][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.728      ;
; -3.782 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[19] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.072     ; 4.712      ;
; -3.775 ; addr[1]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][3]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.072     ; 4.705      ;
; -3.769 ; addr[1]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][4]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.072     ; 4.699      ;
; -3.745 ; addr[1]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][2]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.072     ; 4.675      ;
; -3.722 ; btn_debouncer:debouncer_incr|counter[10]                         ; digit[1][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.651      ;
; -3.722 ; btn_debouncer:debouncer_incr|counter[10]                         ; digit[1][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.651      ;
; -3.722 ; btn_debouncer:debouncer_incr|counter[10]                         ; digit[1][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.651      ;
; -3.719 ; btn_debouncer:debouncer_incr|counter[11]                         ; digit[1][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.648      ;
; -3.719 ; btn_debouncer:debouncer_incr|counter[11]                         ; digit[1][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.648      ;
; -3.719 ; btn_debouncer:debouncer_incr|counter[11]                         ; digit[1][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.648      ;
; -3.712 ; addr[1]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][5]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.072     ; 4.642      ;
; -3.684 ; addr[1]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][6]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.072     ; 4.614      ;
; -3.681 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[10] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.075     ; 4.608      ;
; -3.667 ; btn_debouncer:debouncer_incr|counter[13]                         ; digit[1][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.596      ;
; -3.667 ; btn_debouncer:debouncer_incr|counter[13]                         ; digit[1][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.596      ;
; -3.667 ; btn_debouncer:debouncer_incr|counter[13]                         ; digit[1][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.596      ;
; -3.653 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[11] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.075     ; 4.580      ;
; -3.637 ; btn_debouncer:debouncer_incr|counter[12]                         ; digit[1][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.566      ;
; -3.637 ; btn_debouncer:debouncer_incr|counter[12]                         ; digit[1][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.566      ;
; -3.637 ; btn_debouncer:debouncer_incr|counter[12]                         ; digit[1][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.566      ;
; -3.633 ; digit[0][3]                                                      ; LED_7SEG_Controller:U_controller|LED_regs[2][3]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.072     ; 4.563      ;
; -3.629 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[12] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.075     ; 4.556      ;
; -3.627 ; digit[0][3]                                                      ; LED_7SEG_Controller:U_controller|LED_regs[2][4]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.072     ; 4.557      ;
; -3.606 ; btn_debouncer:debouncer_incr|counter[14]                         ; digit[3][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.074     ; 4.534      ;
; -3.603 ; digit[0][3]                                                      ; LED_7SEG_Controller:U_controller|LED_regs[2][2]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.072     ; 4.533      ;
; -3.577 ; btn_debouncer:debouncer_incr|counter[2]                          ; digit[1][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.071     ; 4.508      ;
; -3.577 ; btn_debouncer:debouncer_incr|counter[2]                          ; digit[1][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.071     ; 4.508      ;
; -3.577 ; btn_debouncer:debouncer_incr|counter[2]                          ; digit[1][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.071     ; 4.508      ;
; -3.570 ; digit[0][3]                                                      ; LED_7SEG_Controller:U_controller|LED_regs[2][5]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.072     ; 4.500      ;
; -3.564 ; btn_debouncer:debouncer_incr|counter[6]                          ; digit[1][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.071     ; 4.495      ;
; -3.564 ; btn_debouncer:debouncer_incr|counter[6]                          ; digit[1][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.071     ; 4.495      ;
; -3.564 ; btn_debouncer:debouncer_incr|counter[6]                          ; digit[1][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.071     ; 4.495      ;
; -3.562 ; addr[0]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][3]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.070     ; 4.494      ;
; -3.561 ; btn_debouncer:debouncer_incr|counter[5]                          ; digit[1][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.071     ; 4.492      ;
; -3.561 ; btn_debouncer:debouncer_incr|counter[5]                          ; digit[1][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.071     ; 4.492      ;
; -3.561 ; btn_debouncer:debouncer_incr|counter[5]                          ; digit[1][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.071     ; 4.492      ;
; -3.560 ; btn_debouncer:debouncer_incr|counter[14]                         ; digit[3][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; 0.339      ; 4.901      ;
; -3.560 ; btn_debouncer:debouncer_incr|counter[14]                         ; digit[3][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; 0.339      ; 4.901      ;
; -3.556 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[12] ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.485      ;
; -3.556 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[13] ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.485      ;
; -3.556 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.485      ;
; -3.556 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[1]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.485      ;
; -3.556 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[2]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.485      ;
; -3.556 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.485      ;
; -3.556 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[4]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.485      ;
; -3.556 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[5]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.485      ;
; -3.556 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[6]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.485      ;
; -3.556 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[7]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.485      ;
; -3.556 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[8]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.485      ;
; -3.556 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[9]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.485      ;
; -3.556 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[10] ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.485      ;
; -3.556 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[11] ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.485      ;
; -3.556 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[15] ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.485      ;
; -3.556 ; addr[0]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][4]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.070     ; 4.488      ;
; -3.544 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[29] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.072     ; 4.474      ;
; -3.542 ; digit[0][3]                                                      ; LED_7SEG_Controller:U_controller|LED_regs[2][6]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.072     ; 4.472      ;
; -3.534 ; btn_debouncer:debouncer_incr|counter[8]                          ; digit[3][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.074     ; 4.462      ;
; -3.532 ; addr[0]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][2]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.070     ; 4.464      ;
; -3.508 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[27] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.072     ; 4.438      ;
; -3.505 ; btn_debouncer:debouncer_incr|counter[9]                          ; digit[1][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.434      ;
; -3.505 ; btn_debouncer:debouncer_incr|counter[9]                          ; digit[1][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.434      ;
; -3.505 ; btn_debouncer:debouncer_incr|counter[9]                          ; digit[1][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.434      ;
; -3.503 ; btn_debouncer:debouncer_decr|counter[5]                          ; digit[1][1]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.070     ; 4.435      ;
; -3.503 ; btn_debouncer:debouncer_decr|counter[5]                          ; digit[1][3]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.070     ; 4.435      ;
; -3.503 ; btn_debouncer:debouncer_decr|counter[5]                          ; digit[1][2]                                                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.070     ; 4.435      ;
; -3.499 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[13] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.075     ; 4.426      ;
; -3.499 ; addr[0]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][5]                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.070     ; 4.431      ;
; -3.492 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[12] ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.421      ;
; -3.492 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[13] ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.421      ;
; -3.492 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.421      ;
; -3.492 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[1]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.421      ;
; -3.492 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[2]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.421      ;
; -3.492 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.421      ;
; -3.492 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[4]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.421      ;
; -3.492 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[5]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.421      ;
; -3.492 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[6]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.421      ;
; -3.492 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[7]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.421      ;
; -3.492 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[8]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.421      ;
; -3.492 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[9]  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.073     ; 4.421      ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div'                                                                                                                                                                           ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                                                 ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.091 ; LED_7SEG_Controller:U_controller|raddr[0] ; LED_7SEG_Controller:U_controller|raddr[1] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 1.000        ; -0.072     ; 0.839      ;
; 0.160 ; LED_7SEG_Controller:U_controller|raddr[0] ; LED_7SEG_Controller:U_controller|raddr[0] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 1.000        ; -0.072     ; 0.770      ;
; 0.160 ; LED_7SEG_Controller:U_controller|raddr[1] ; LED_7SEG_Controller:U_controller|raddr[1] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 1.000        ; -0.072     ; 0.770      ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FPGA_clk'                                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.385 ; digit[3][3]                                                      ; digit[3][3]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; digit[3][2]                                                      ; digit[3][2]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.089      ; 0.669      ;
; 0.402 ; addr[1]                                                          ; addr[1]                                                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; digit[3][0]                                                      ; digit[3][0]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; digit[3][1]                                                      ; digit[3][1]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; digit[2][0]                                                      ; digit[2][0]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; digit[2][3]                                                      ; digit[2][3]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; digit[2][2]                                                      ; digit[2][2]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; digit[2][1]                                                      ; digit[2][1]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; digit[1][1]                                                      ; digit[1][1]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; digit[1][3]                                                      ; digit[1][3]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; digit[1][0]                                                      ; digit[1][0]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; digit[1][2]                                                      ; digit[1][2]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; digit[0][3]                                                      ; digit[0][3]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; digit[0][0]                                                      ; digit[0][0]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; digit[0][2]                                                      ; digit[0][2]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; digit[0][1]                                                      ; digit[0][1]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; addr[0]                                                          ; addr[0]                                                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.684      ;
; 0.470 ; btn_debouncer:debouncer_decr|counter[16]                         ; btn_debouncer:debouncer_decr|counter[16]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; btn_debouncer:debouncer_incr|counter[16]                         ; btn_debouncer:debouncer_incr|counter[16]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.737      ;
; 0.507 ; digit[1][0]                                                      ; digit[1][1]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.774      ;
; 0.691 ; btn_debouncer:debouncer_decr|counter[7]                          ; btn_debouncer:debouncer_decr|counter[7]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; btn_debouncer:debouncer_incr|counter[7]                          ; btn_debouncer:debouncer_incr|counter[7]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.958      ;
; 0.692 ; btn_debouncer:debouncer_decr|counter[13]                         ; btn_debouncer:debouncer_decr|counter[13]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; btn_debouncer:debouncer_decr|counter[3]                          ; btn_debouncer:debouncer_decr|counter[3]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; btn_debouncer:debouncer_decr|counter[5]                          ; btn_debouncer:debouncer_decr|counter[5]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; btn_debouncer:debouncer_incr|counter[13]                         ; btn_debouncer:debouncer_incr|counter[13]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; btn_debouncer:debouncer_incr|counter[3]                          ; btn_debouncer:debouncer_incr|counter[3]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; btn_debouncer:debouncer_incr|counter[5]                          ; btn_debouncer:debouncer_incr|counter[5]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; btn_debouncer:debouncer_decr|counter[9]                          ; btn_debouncer:debouncer_decr|counter[9]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; btn_debouncer:debouncer_decr|counter[11]                         ; btn_debouncer:debouncer_decr|counter[11]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; btn_debouncer:debouncer_incr|counter[11]                         ; btn_debouncer:debouncer_incr|counter[11]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; btn_debouncer:debouncer_decr|counter[1]                          ; btn_debouncer:debouncer_decr|counter[1]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; btn_debouncer:debouncer_incr|counter[1]                          ; btn_debouncer:debouncer_incr|counter[1]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; btn_debouncer:debouncer_decr|counter[14]                         ; btn_debouncer:debouncer_decr|counter[14]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; btn_debouncer:debouncer_incr|counter[14]                         ; btn_debouncer:debouncer_incr|counter[14]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; btn_debouncer:debouncer_incr|counter[4]                          ; btn_debouncer:debouncer_incr|counter[4]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; btn_debouncer:debouncer_decr|counter[15]                         ; btn_debouncer:debouncer_decr|counter[15]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; btn_debouncer:debouncer_decr|counter[4]                          ; btn_debouncer:debouncer_decr|counter[4]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; btn_debouncer:debouncer_decr|counter[6]                          ; btn_debouncer:debouncer_decr|counter[6]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; btn_debouncer:debouncer_decr|counter[10]                         ; btn_debouncer:debouncer_decr|counter[10]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; btn_debouncer:debouncer_incr|counter[15]                         ; btn_debouncer:debouncer_incr|counter[15]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; btn_debouncer:debouncer_incr|counter[10]                         ; btn_debouncer:debouncer_incr|counter[10]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; btn_debouncer:debouncer_incr|counter[6]                          ; btn_debouncer:debouncer_incr|counter[6]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; btn_debouncer:debouncer_decr|counter[12]                         ; btn_debouncer:debouncer_decr|counter[12]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.965      ;
; 0.704 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[13] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[13] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[5]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[5]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[15] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[15] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[11] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[11] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[19] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[19] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[21] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[21] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[29] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[29] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[1]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[1]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[17] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[17] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[27] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[27] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[6]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[6]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[9]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[9]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[31] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[31] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[22] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[22] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[7]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[7]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[23] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[23] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[25] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[25] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[2]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[2]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[16] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[16] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[12] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[12] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[4]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[4]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[10] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[10] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[18] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[18] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[8]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[8]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[20] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[20] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[26] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[26] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[28] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[28] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[30] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[30] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; btn_debouncer:debouncer_decr|counter[8]                          ; btn_debouncer:debouncer_decr|counter[8]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; btn_debouncer:debouncer_incr|counter[8]                          ; btn_debouncer:debouncer_incr|counter[8]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[24] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[24] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; btn_debouncer:debouncer_decr|counter[2]                          ; btn_debouncer:debouncer_decr|counter[2]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; btn_debouncer:debouncer_incr|counter[2]                          ; btn_debouncer:debouncer_incr|counter[2]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.979      ;
; 0.731 ; btn_debouncer:debouncer_decr|counter[0]                          ; btn_debouncer:debouncer_decr|counter[0]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 0.998      ;
; 0.732 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 1.000      ;
; 0.756 ; digit[0][0]                                                      ; digit[0][1]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 1.023      ;
; 0.804 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk    ; 0.000        ; 2.387      ; 3.656      ;
; 0.871 ; btn_debouncer:debouncer_incr|counter[9]                          ; btn_debouncer:debouncer_incr|counter[9]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 1.138      ;
; 0.872 ; btn_debouncer:debouncer_incr|counter[12]                         ; btn_debouncer:debouncer_incr|counter[12]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 1.139      ;
; 0.893 ; digit[0][0]                                                      ; digit[0][2]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 1.160      ;
; 0.894 ; digit[0][1]                                                      ; digit[0][3]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 1.161      ;
; 0.899 ; digit[0][3]                                                      ; digit[0][1]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 1.166      ;
; 0.921 ; btn_debouncer:debouncer_incr|counter[0]                          ; btn_debouncer:debouncer_incr|counter[0]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 1.188      ;
; 0.945 ; digit[2][0]                                                      ; digit[2][1]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 1.212      ;
; 1.001 ; digit[3][1]                                                      ; digit[3][2]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.502      ; 1.698      ;
; 1.002 ; digit[2][1]                                                      ; digit[2][3]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 1.269      ;
; 1.003 ; digit[2][1]                                                      ; digit[2][2]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 1.270      ;
; 1.011 ; btn_debouncer:debouncer_incr|counter[7]                          ; btn_debouncer:debouncer_incr|counter[8]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.074      ; 1.280      ;
; 1.012 ; btn_debouncer:debouncer_decr|counter[7]                          ; btn_debouncer:debouncer_decr|counter[8]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.073      ; 1.280      ;
; 1.014 ; btn_debouncer:debouncer_decr|counter[13]                         ; btn_debouncer:debouncer_decr|counter[14]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 1.281      ;
; 1.014 ; btn_debouncer:debouncer_incr|counter[13]                         ; btn_debouncer:debouncer_incr|counter[14]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 1.281      ;
; 1.014 ; btn_debouncer:debouncer_incr|counter[3]                          ; btn_debouncer:debouncer_incr|counter[4]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 1.281      ;
; 1.014 ; btn_debouncer:debouncer_decr|counter[3]                          ; btn_debouncer:debouncer_decr|counter[4]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 1.281      ;
; 1.014 ; btn_debouncer:debouncer_decr|counter[5]                          ; btn_debouncer:debouncer_decr|counter[6]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.072      ; 1.281      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div'                                                                                                                                                                            ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                                                 ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.402 ; LED_7SEG_Controller:U_controller|raddr[1] ; LED_7SEG_Controller:U_controller|raddr[1] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; LED_7SEG_Controller:U_controller|raddr[0] ; LED_7SEG_Controller:U_controller|raddr[0] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 0.000        ; 0.072      ; 0.684      ;
; 0.471 ; LED_7SEG_Controller:U_controller|raddr[0] ; LED_7SEG_Controller:U_controller|raddr[1] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 0.000        ; 0.072      ; 0.738      ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                    ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; FPGA_clk                                                     ; -1.351 ; -107.740      ;
; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 0.565  ; 0.000         ;
+--------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                    ;
+--------------------------------------------------------------+-------+---------------+
; Clock                                                        ; Slack ; End Point TNS ;
+--------------------------------------------------------------+-------+---------------+
; FPGA_clk                                                     ; 0.180 ; 0.000         ;
; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 0.187 ; 0.000         ;
+--------------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                      ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; FPGA_clk                                                     ; -3.000 ; -123.547      ;
; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; -1.000 ; -2.000        ;
+--------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FPGA_clk'                                                                                                                                                                         ;
+--------+------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.351 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.040     ; 2.298      ;
; -1.348 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.040     ; 2.295      ;
; -1.336 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[1]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.040     ; 2.283      ;
; -1.303 ; btn_debouncer:debouncer_incr|counter[14]                         ; digit[1][1]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.253      ;
; -1.303 ; btn_debouncer:debouncer_incr|counter[14]                         ; digit[1][3]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.253      ;
; -1.303 ; btn_debouncer:debouncer_incr|counter[14]                         ; digit[1][2]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.253      ;
; -1.280 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[7]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.040     ; 2.227      ;
; -1.267 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[2]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.040     ; 2.214      ;
; -1.256 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[6]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.040     ; 2.203      ;
; -1.256 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[4]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.040     ; 2.203      ;
; -1.253 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[5]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.040     ; 2.200      ;
; -1.237 ; btn_debouncer:debouncer_incr|counter[15]                         ; digit[1][1]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.187      ;
; -1.237 ; btn_debouncer:debouncer_incr|counter[15]                         ; digit[1][3]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.187      ;
; -1.237 ; btn_debouncer:debouncer_incr|counter[15]                         ; digit[1][2]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.187      ;
; -1.231 ; addr[1]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][2]              ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.036     ; 2.182      ;
; -1.223 ; btn_debouncer:debouncer_incr|counter[8]                          ; digit[1][1]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.173      ;
; -1.223 ; btn_debouncer:debouncer_incr|counter[8]                          ; digit[1][3]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.173      ;
; -1.223 ; btn_debouncer:debouncer_incr|counter[8]                          ; digit[1][2]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.173      ;
; -1.221 ; addr[1]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][5]              ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.036     ; 2.172      ;
; -1.218 ; btn_debouncer:debouncer_incr|counter[11]                         ; digit[1][1]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.168      ;
; -1.218 ; btn_debouncer:debouncer_incr|counter[11]                         ; digit[1][3]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.168      ;
; -1.218 ; btn_debouncer:debouncer_incr|counter[11]                         ; digit[1][2]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.168      ;
; -1.217 ; addr[1]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][3]              ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.036     ; 2.168      ;
; -1.216 ; addr[1]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][4]              ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.036     ; 2.167      ;
; -1.215 ; btn_debouncer:debouncer_incr|counter[10]                         ; digit[1][1]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.165      ;
; -1.215 ; btn_debouncer:debouncer_incr|counter[10]                         ; digit[1][3]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.165      ;
; -1.215 ; btn_debouncer:debouncer_incr|counter[10]                         ; digit[1][2]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.165      ;
; -1.202 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[25] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.036     ; 2.153      ;
; -1.187 ; addr[1]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][6]              ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.036     ; 2.138      ;
; -1.183 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[23] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.036     ; 2.134      ;
; -1.182 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[16] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.036     ; 2.133      ;
; -1.177 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[26] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.036     ; 2.128      ;
; -1.165 ; btn_debouncer:debouncer_incr|counter[13]                         ; digit[1][1]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.115      ;
; -1.165 ; btn_debouncer:debouncer_incr|counter[13]                         ; digit[1][3]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.115      ;
; -1.165 ; btn_debouncer:debouncer_incr|counter[13]                         ; digit[1][2]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.115      ;
; -1.164 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[10] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.040     ; 2.111      ;
; -1.164 ; btn_debouncer:debouncer_incr|counter[2]                          ; digit[1][1]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.035     ; 2.116      ;
; -1.164 ; btn_debouncer:debouncer_incr|counter[2]                          ; digit[1][3]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.035     ; 2.116      ;
; -1.164 ; btn_debouncer:debouncer_incr|counter[2]                          ; digit[1][2]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.035     ; 2.116      ;
; -1.164 ; btn_debouncer:debouncer_incr|counter[5]                          ; digit[1][1]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.035     ; 2.116      ;
; -1.164 ; btn_debouncer:debouncer_incr|counter[5]                          ; digit[1][3]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.035     ; 2.116      ;
; -1.164 ; btn_debouncer:debouncer_incr|counter[5]                          ; digit[1][2]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.035     ; 2.116      ;
; -1.161 ; btn_debouncer:debouncer_incr|counter[6]                          ; digit[1][1]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.035     ; 2.113      ;
; -1.161 ; btn_debouncer:debouncer_incr|counter[6]                          ; digit[1][3]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.035     ; 2.113      ;
; -1.161 ; btn_debouncer:debouncer_incr|counter[6]                          ; digit[1][2]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.035     ; 2.113      ;
; -1.158 ; btn_debouncer:debouncer_incr|counter[12]                         ; digit[1][1]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.108      ;
; -1.158 ; btn_debouncer:debouncer_incr|counter[12]                         ; digit[1][3]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.108      ;
; -1.158 ; btn_debouncer:debouncer_incr|counter[12]                         ; digit[1][2]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.108      ;
; -1.145 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[19] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.036     ; 2.096      ;
; -1.137 ; digit[0][3]                                                      ; LED_7SEG_Controller:U_controller|LED_regs[2][2]              ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.035     ; 2.089      ;
; -1.131 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[11] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.040     ; 2.078      ;
; -1.127 ; digit[0][3]                                                      ; LED_7SEG_Controller:U_controller|LED_regs[2][5]              ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.035     ; 2.079      ;
; -1.123 ; btn_debouncer:debouncer_incr|counter[14]                         ; digit[3][1]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.038     ; 2.072      ;
; -1.123 ; digit[0][3]                                                      ; LED_7SEG_Controller:U_controller|LED_regs[2][3]              ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.035     ; 2.075      ;
; -1.122 ; digit[0][3]                                                      ; LED_7SEG_Controller:U_controller|LED_regs[2][4]              ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.035     ; 2.074      ;
; -1.122 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[12] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.040     ; 2.069      ;
; -1.116 ; btn_debouncer:debouncer_incr|counter[14]                         ; digit[3][3]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; 0.143      ; 2.246      ;
; -1.116 ; btn_debouncer:debouncer_incr|counter[14]                         ; digit[3][2]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; 0.143      ; 2.246      ;
; -1.100 ; btn_debouncer:debouncer_incr|counter[7]                          ; digit[1][1]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.035     ; 2.052      ;
; -1.100 ; btn_debouncer:debouncer_incr|counter[7]                          ; digit[1][3]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.035     ; 2.052      ;
; -1.100 ; btn_debouncer:debouncer_incr|counter[7]                          ; digit[1][2]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.035     ; 2.052      ;
; -1.093 ; digit[0][3]                                                      ; LED_7SEG_Controller:U_controller|LED_regs[2][6]              ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.035     ; 2.045      ;
; -1.086 ; btn_debouncer:debouncer_incr|counter[9]                          ; digit[1][1]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.036      ;
; -1.086 ; btn_debouncer:debouncer_incr|counter[9]                          ; digit[1][3]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.036      ;
; -1.086 ; btn_debouncer:debouncer_incr|counter[9]                          ; digit[1][2]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.036      ;
; -1.082 ; btn_debouncer:debouncer_incr|counter[1]                          ; digit[1][1]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.035     ; 2.034      ;
; -1.082 ; btn_debouncer:debouncer_incr|counter[1]                          ; digit[1][3]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.035     ; 2.034      ;
; -1.082 ; btn_debouncer:debouncer_incr|counter[1]                          ; digit[1][2]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.035     ; 2.034      ;
; -1.080 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[8]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.040     ; 2.027      ;
; -1.078 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[29] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.036     ; 2.029      ;
; -1.076 ; addr[0]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][2]              ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.033     ; 2.030      ;
; -1.073 ; btn_debouncer:debouncer_incr|counter[14]                         ; digit[0][3]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.035     ; 2.025      ;
; -1.073 ; btn_debouncer:debouncer_incr|counter[14]                         ; digit[0][2]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.035     ; 2.025      ;
; -1.073 ; btn_debouncer:debouncer_incr|counter[14]                         ; digit[0][1]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.035     ; 2.025      ;
; -1.072 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[9]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.040     ; 2.019      ;
; -1.070 ; addr[1]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][1]              ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.036     ; 2.021      ;
; -1.070 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[13] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.040     ; 2.017      ;
; -1.069 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[27] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.036     ; 2.020      ;
; -1.066 ; addr[0]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][5]              ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.033     ; 2.020      ;
; -1.066 ; digit[2][2]                                                      ; LED_7SEG_Controller:U_controller|LED_regs[2][3]              ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.031     ; 2.022      ;
; -1.066 ; digit[2][2]                                                      ; LED_7SEG_Controller:U_controller|LED_regs[2][4]              ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.031     ; 2.022      ;
; -1.062 ; addr[0]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][3]              ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.033     ; 2.016      ;
; -1.061 ; addr[0]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][4]              ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.033     ; 2.015      ;
; -1.060 ; addr[1]                                                          ; LED_7SEG_Controller:U_controller|LED_regs[2][0]              ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.036     ; 2.011      ;
; -1.060 ; btn_debouncer:debouncer_incr|counter[14]                         ; btn_debouncer:debouncer_incr|counter[16]                     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.036     ; 2.011      ;
; -1.060 ; btn_debouncer:debouncer_incr|counter[14]                         ; btn_debouncer:debouncer_incr|counter[15]                     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.036     ; 2.011      ;
; -1.060 ; btn_debouncer:debouncer_incr|counter[14]                         ; btn_debouncer:debouncer_incr|counter[14]                     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.036     ; 2.011      ;
; -1.060 ; btn_debouncer:debouncer_incr|counter[14]                         ; btn_debouncer:debouncer_incr|counter[13]                     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.036     ; 2.011      ;
; -1.060 ; btn_debouncer:debouncer_incr|counter[14]                         ; btn_debouncer:debouncer_incr|counter[12]                     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.036     ; 2.011      ;
; -1.060 ; btn_debouncer:debouncer_incr|counter[14]                         ; btn_debouncer:debouncer_incr|counter[11]                     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.036     ; 2.011      ;
; -1.060 ; btn_debouncer:debouncer_incr|counter[14]                         ; btn_debouncer:debouncer_incr|counter[10]                     ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.036     ; 2.011      ;
; -1.060 ; btn_debouncer:debouncer_incr|counter[14]                         ; btn_debouncer:debouncer_incr|counter[9]                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.036     ; 2.011      ;
; -1.060 ; btn_debouncer:debouncer_incr|counter[14]                         ; btn_debouncer:debouncer_incr|counter[8]                      ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.036     ; 2.011      ;
; -1.057 ; btn_debouncer:debouncer_incr|counter[15]                         ; digit[3][1]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.038     ; 2.006      ;
; -1.056 ; digit[2][2]                                                      ; LED_7SEG_Controller:U_controller|LED_regs[2][2]              ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.031     ; 2.012      ;
; -1.053 ; btn_debouncer:debouncer_incr|counter[14]                         ; digit[1][0]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.037     ; 2.003      ;
; -1.050 ; btn_debouncer:debouncer_incr|counter[15]                         ; digit[3][3]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; 0.143      ; 2.180      ;
; -1.050 ; btn_debouncer:debouncer_incr|counter[15]                         ; digit[3][2]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; 0.143      ; 2.180      ;
; -1.049 ; digit[2][2]                                                      ; LED_7SEG_Controller:U_controller|LED_regs[2][5]              ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.031     ; 2.005      ;
; -1.043 ; btn_debouncer:debouncer_incr|counter[8]                          ; digit[3][1]                                                  ; FPGA_clk     ; FPGA_clk    ; 1.000        ; -0.038     ; 1.992      ;
+--------+------------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div'                                                                                                                                                                           ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                                                 ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.565 ; LED_7SEG_Controller:U_controller|raddr[0] ; LED_7SEG_Controller:U_controller|raddr[1] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 1.000        ; -0.036     ; 0.386      ;
; 0.592 ; LED_7SEG_Controller:U_controller|raddr[0] ; LED_7SEG_Controller:U_controller|raddr[0] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; LED_7SEG_Controller:U_controller|raddr[1] ; LED_7SEG_Controller:U_controller|raddr[1] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 1.000        ; -0.036     ; 0.359      ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FPGA_clk'                                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.180 ; digit[3][3]                                                      ; digit[3][3]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; digit[3][2]                                                      ; digit[3][2]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; addr[1]                                                          ; addr[1]                                                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; digit[3][0]                                                      ; digit[3][0]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; digit[3][1]                                                      ; digit[3][1]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; digit[2][0]                                                      ; digit[2][0]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; digit[2][3]                                                      ; digit[2][3]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; digit[2][2]                                                      ; digit[2][2]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; digit[2][1]                                                      ; digit[2][1]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; digit[1][1]                                                      ; digit[1][1]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; digit[1][3]                                                      ; digit[1][3]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; digit[1][0]                                                      ; digit[1][0]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; digit[1][2]                                                      ; digit[1][2]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; digit[0][3]                                                      ; digit[0][3]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; digit[0][0]                                                      ; digit[0][0]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; digit[0][2]                                                      ; digit[0][2]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; digit[0][1]                                                      ; digit[0][1]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; addr[0]                                                          ; addr[0]                                                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.314      ;
; 0.205 ; btn_debouncer:debouncer_decr|counter[16]                         ; btn_debouncer:debouncer_decr|counter[16]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; btn_debouncer:debouncer_incr|counter[16]                         ; btn_debouncer:debouncer_incr|counter[16]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.325      ;
; 0.213 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div     ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk    ; 0.000        ; 1.177      ; 1.609      ;
; 0.227 ; digit[1][0]                                                      ; digit[1][1]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.347      ;
; 0.296 ; btn_debouncer:debouncer_incr|counter[7]                          ; btn_debouncer:debouncer_incr|counter[7]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; btn_debouncer:debouncer_decr|counter[7]                          ; btn_debouncer:debouncer_decr|counter[7]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; btn_debouncer:debouncer_decr|counter[9]                          ; btn_debouncer:debouncer_decr|counter[9]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; btn_debouncer:debouncer_decr|counter[13]                         ; btn_debouncer:debouncer_decr|counter[13]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; btn_debouncer:debouncer_decr|counter[3]                          ; btn_debouncer:debouncer_decr|counter[3]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; btn_debouncer:debouncer_decr|counter[5]                          ; btn_debouncer:debouncer_decr|counter[5]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; btn_debouncer:debouncer_decr|counter[11]                         ; btn_debouncer:debouncer_decr|counter[11]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; btn_debouncer:debouncer_incr|counter[13]                         ; btn_debouncer:debouncer_incr|counter[13]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; btn_debouncer:debouncer_incr|counter[11]                         ; btn_debouncer:debouncer_incr|counter[11]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; btn_debouncer:debouncer_incr|counter[3]                          ; btn_debouncer:debouncer_incr|counter[3]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; btn_debouncer:debouncer_incr|counter[5]                          ; btn_debouncer:debouncer_incr|counter[5]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; btn_debouncer:debouncer_decr|counter[1]                          ; btn_debouncer:debouncer_decr|counter[1]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; btn_debouncer:debouncer_decr|counter[6]                          ; btn_debouncer:debouncer_decr|counter[6]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; btn_debouncer:debouncer_incr|counter[1]                          ; btn_debouncer:debouncer_incr|counter[1]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; btn_debouncer:debouncer_incr|counter[4]                          ; btn_debouncer:debouncer_incr|counter[4]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; btn_debouncer:debouncer_incr|counter[6]                          ; btn_debouncer:debouncer_incr|counter[6]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; btn_debouncer:debouncer_decr|counter[15]                         ; btn_debouncer:debouncer_decr|counter[15]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; btn_debouncer:debouncer_decr|counter[14]                         ; btn_debouncer:debouncer_decr|counter[14]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; btn_debouncer:debouncer_decr|counter[4]                          ; btn_debouncer:debouncer_decr|counter[4]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; btn_debouncer:debouncer_decr|counter[10]                         ; btn_debouncer:debouncer_decr|counter[10]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; btn_debouncer:debouncer_incr|counter[15]                         ; btn_debouncer:debouncer_incr|counter[15]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; btn_debouncer:debouncer_incr|counter[14]                         ; btn_debouncer:debouncer_incr|counter[14]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; btn_debouncer:debouncer_incr|counter[10]                         ; btn_debouncer:debouncer_incr|counter[10]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; btn_debouncer:debouncer_decr|counter[12]                         ; btn_debouncer:debouncer_decr|counter[12]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.421      ;
; 0.303 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[15] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[15] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[13] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[13] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[3]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[5]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[5]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[31] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[31] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[1]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[1]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[6]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[6]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[7]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[7]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[11] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[11] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[17] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[17] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[19] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[19] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[21] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[21] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[27] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[27] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[29] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[29] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[2]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[2]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[8]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[8]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[9]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[9]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[16] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[16] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[22] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[22] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[23] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[23] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[25] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[25] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; btn_debouncer:debouncer_decr|counter[8]                          ; btn_debouncer:debouncer_decr|counter[8]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; btn_debouncer:debouncer_incr|counter[8]                          ; btn_debouncer:debouncer_incr|counter[8]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[12] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[12] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[4]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[4]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[10] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[10] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[18] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[18] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[20] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[20] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[24] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[24] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[30] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[30] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; btn_debouncer:debouncer_decr|counter[2]                          ; btn_debouncer:debouncer_decr|counter[2]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; btn_debouncer:debouncer_incr|counter[2]                          ; btn_debouncer:debouncer_incr|counter[2]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[26] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[26] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[28] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[28] ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.428      ;
; 0.316 ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|counter[0]  ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; btn_debouncer:debouncer_decr|counter[0]                          ; btn_debouncer:debouncer_decr|counter[0]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.436      ;
; 0.334 ; digit[0][0]                                                      ; digit[0][1]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.454      ;
; 0.372 ; btn_debouncer:debouncer_incr|counter[12]                         ; btn_debouncer:debouncer_incr|counter[12]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.492      ;
; 0.375 ; btn_debouncer:debouncer_incr|counter[9]                          ; btn_debouncer:debouncer_incr|counter[9]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.495      ;
; 0.382 ; digit[0][1]                                                      ; digit[0][3]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.502      ;
; 0.383 ; digit[0][3]                                                      ; digit[0][1]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.503      ;
; 0.384 ; digit[0][0]                                                      ; digit[0][2]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.504      ;
; 0.398 ; btn_debouncer:debouncer_incr|counter[0]                          ; btn_debouncer:debouncer_incr|counter[0]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.518      ;
; 0.416 ; digit[2][0]                                                      ; digit[2][1]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.536      ;
; 0.433 ; digit[2][1]                                                      ; digit[2][3]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.553      ;
; 0.433 ; digit[2][1]                                                      ; digit[2][2]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.553      ;
; 0.440 ; digit[3][1]                                                      ; digit[3][2]                                                      ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.224      ; 0.748      ;
; 0.443 ; btn_debouncer:debouncer_incr|counter[7]                          ; btn_debouncer:debouncer_incr|counter[8]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.038      ; 0.565      ;
; 0.444 ; btn_debouncer:debouncer_decr|counter[7]                          ; btn_debouncer:debouncer_decr|counter[8]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.038      ; 0.566      ;
; 0.446 ; btn_debouncer:debouncer_decr|counter[9]                          ; btn_debouncer:debouncer_decr|counter[10]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.566      ;
; 0.447 ; btn_debouncer:debouncer_decr|counter[5]                          ; btn_debouncer:debouncer_decr|counter[6]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; btn_debouncer:debouncer_incr|counter[3]                          ; btn_debouncer:debouncer_incr|counter[4]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; btn_debouncer:debouncer_incr|counter[5]                          ; btn_debouncer:debouncer_incr|counter[6]                          ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; btn_debouncer:debouncer_decr|counter[13]                         ; btn_debouncer:debouncer_decr|counter[14]                         ; FPGA_clk                                                     ; FPGA_clk    ; 0.000        ; 0.036      ; 0.567      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div'                                                                                                                                                                            ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock                                                 ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.187 ; LED_7SEG_Controller:U_controller|raddr[1] ; LED_7SEG_Controller:U_controller|raddr[1] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; LED_7SEG_Controller:U_controller|raddr[0] ; LED_7SEG_Controller:U_controller|raddr[0] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 0.000        ; 0.036      ; 0.314      ;
; 0.206 ; LED_7SEG_Controller:U_controller|raddr[0] ; LED_7SEG_Controller:U_controller|raddr[1] ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 0.000        ; 0.036      ; 0.326      ;
+-------+-------------------------------------------+-------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                         ;
+---------------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                                         ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                              ; -4.472   ; 0.180 ; N/A      ; N/A     ; -3.000              ;
;  FPGA_clk                                                     ; -4.472   ; 0.180 ; N/A      ; N/A     ; -3.000              ;
;  LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; -0.002   ; 0.187 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS                                               ; -396.014 ; 0.0   ; 0.0      ; 0.0     ; -174.005            ;
;  FPGA_clk                                                     ; -396.012 ; 0.000 ; N/A      ; N/A     ; -171.031            ;
;  LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; -0.002   ; 0.000 ; N/A      ; N/A     ; -2.974              ;
+---------------------------------------------------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED_segments[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_segments[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_segments[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_segments[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_segments[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_segments[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_segments[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_dot         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_en[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_en[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_en[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_en[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FPGA_clk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; decr_btn                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; incr_btn                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_segments[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_segments[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_segments[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_segments[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_segments[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_segments[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_segments[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_dot         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_en[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_en[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_en[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; LED_en[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_segments[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_segments[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_segments[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_segments[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_segments[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_segments[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_segments[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_dot         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_en[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_en[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_en[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; LED_en[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_segments[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_segments[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_segments[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_segments[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_segments[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_segments[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_segments[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_dot         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_en[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_en[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_en[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; LED_en[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                         ;
+--------------------------------------------------------------+--------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                   ; To Clock                                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------+--------------------------------------------------------------+----------+----------+----------+----------+
; FPGA_clk                                                     ; FPGA_clk                                                     ; 4843     ; 0        ; 0        ; 0        ;
; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk                                                     ; 1        ; 1        ; 0        ; 0        ;
; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 3        ; 0        ; 0        ; 0        ;
+--------------------------------------------------------------+--------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                          ;
+--------------------------------------------------------------+--------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                   ; To Clock                                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------+--------------------------------------------------------------+----------+----------+----------+----------+
; FPGA_clk                                                     ; FPGA_clk                                                     ; 4843     ; 0        ; 0        ; 0        ;
; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; FPGA_clk                                                     ; 1        ; 1        ; 0        ; 0        ;
; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; 3        ; 0        ; 0        ; 0        ;
+--------------------------------------------------------------+--------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 122   ; 122  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 85    ; 85   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                             ;
+--------------------------------------------------------------+--------------------------------------------------------------+------+-------------+
; Target                                                       ; Clock                                                        ; Type ; Status      ;
+--------------------------------------------------------------+--------------------------------------------------------------+------+-------------+
; FPGA_clk                                                     ; FPGA_clk                                                     ; Base ; Constrained ;
; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div ; Base ; Constrained ;
+--------------------------------------------------------------+--------------------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; decr_btn   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; incr_btn   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; LED_en[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_en[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_en[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_en[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_segments[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_segments[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_segments[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_segments[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_segments[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_segments[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_segments[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; decr_btn   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; incr_btn   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; LED_en[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_en[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_en[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_en[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_segments[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_segments[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_segments[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_segments[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_segments[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_segments[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_segments[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Sun Jul  7 16:45:37 2024
Info: Command: quartus_sta 7SEG_FPGA_test -c 7SEG_FPGA_test
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: '7SEG_FPGA_test.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name FPGA_clk FPGA_clk
    Info (332105): create_clock -period 1.000 -name LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.472
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.472            -396.012 FPGA_clk 
    Info (332119):    -0.002              -0.002 LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div 
Info (332146): Worst-case hold slack is 0.435
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.435               0.000 FPGA_clk 
    Info (332119):     0.453               0.000 LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -171.031 FPGA_clk 
    Info (332119):    -1.487              -2.974 LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.147
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.147            -364.096 FPGA_clk 
    Info (332119):     0.091               0.000 LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 FPGA_clk 
    Info (332119):     0.402               0.000 LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -171.031 FPGA_clk 
    Info (332119):    -1.487              -2.974 LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.351
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.351            -107.740 FPGA_clk 
    Info (332119):     0.565               0.000 LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 FPGA_clk 
    Info (332119):     0.187               0.000 LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -123.547 FPGA_clk 
    Info (332119):    -1.000              -2.000 LED_7SEG_Controller:U_controller|clk_divider:clk_div|clk_div 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4801 megabytes
    Info: Processing ended: Sun Jul  7 16:45:38 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


