{"patent_id": "10-2020-0144700", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0059292", "출원번호": "10-2020-0144700", "발명의 명칭": "스파이킹 뉴럴 네트워크 회로", "출원인": "현대자동차주식회사", "발명자": "이종석"}}
{"patent_id": "10-2020-0144700", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "매트릭스 구조의 각 열마다 하나의 뉴런 소자와 복수의 시냅스 소자를 구비하되,상기 뉴런 소자는,상기 복수의 시냅스 소자로부터 출력된 전압에 의해 충전되는 GFG(Global Floating Gate)를 구비하고, 상기 GFG의 전압이 임계치를 초과함에 따라 스파이크 전압(-Vpost)을 출력하여 상기 GFG를 리셋하고 상기 복수의 시냅스소자의 전기저항을 증감하며,상기 복수의 시냅스 소자는,이전 열에 위치한 뉴런 소자로부터 출력된 스파이크 전압(Vpre)을 입력받는 제1 전극과, 상기 뉴런 소자의 GFG로전압을 출력하고 상기 뉴런 소자로부터 출력된 스파이크 전압(-Vpost)을 입력받는 제2 전극, 및 상기 뉴런 소자로부터 출력된 스파이크 전압(-Vpost)을 상기 제2 전극으로 전달하는 다이오드를 구비하고, 상기 뉴런 소자로부터스파이크 전압(-Vpost)이 입력되면 STDP(Spike Timing Dependent Plasticity) 특성에 따라 전기저항을 증감하는스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2020-0144700", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 뉴런 소자는,상기 각 열마다 위치한 GFG로 스파이크 전압(-Vpost)을 전달하는 WTA(Winner Takes All) 버스와 연결된 것을 특징으로 하는 스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2020-0144700", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 2 항에 있어서,상기 뉴런 소자는,상기 WTA 버스를 통해 상기 각 열마다 위치한 GFG로 스파이크 전압(-Vpost)을 전달하여 상기 각 열마다 위치한GFG를 리셋하는 것을 특징으로 하는 스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2020-0144700", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 시냅스 소자는,기판;상기 기판 상에 배치된 플로팅 게이트;상기 플로팅 게이트를 피복하는 절연막;상기 절연막 상부에 배치되고, 평면 상에서 상기 플로팅 게이트와 중첩하는 반도체 채널; 및공개특허 10-2022-0059292-3-상기 반도체 채널 상에 서로 이격되게 배치되는 상기 제1 전극과 상기 제2 전극을 구비한 스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2020-0144700", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 4 항에 있어서,상기 절연막은,상기 GFG의 절연막 두께보다 두껍게 구현하여 상기 GFG는 완전 방전되더라도 상기 시냅스 소자는 일부 방전이이루어지도록 하는 것을 특징으로 하는 스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2020-0144700", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서,상기 GFG는,금속 물질 및 그래핀(graphene)으로 이루어진 군에서 선택된 하나 이상으로 이루어진 것을 특징으로 하는 스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2020-0144700", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "매트릭스 구조의 각 열마다 하나의 뉴런 소자와 복수의 시냅스 소자를 구비하되,상기 뉴런 소자는,상기 복수의 시냅스 소자로부터 출력된 전압에 의해 충전되는 GFG(Global Floating Gate)를 구비하고, 상기 GFG의 전압이 임계치를 초과함에 따라 스파이크 전압(-Vpost)을 출력하여 상기 GFG를 리셋하고 상기 복수의 시냅스소자의 전기저항을 증감하며,상기 복수의 시냅스 소자는,상기 뉴런 소자로부터 출력된 스파이크 전압(-Vpost)을 입력받는 제1 전극과, 이전 열에 위치한 뉴런 소자로부터출력된 스파이크 전압(Vpre)을 입력받는 제2 전극, 및 상기 뉴런 소자의 GFG로 전압을 출력하는 제3 전극을 구비하고, 상기 뉴런 소자로부터 스파이크 전압(-Vpost)이 입력되면 STDP(Spike Timing Dependent Plasticity) 특성에 따라 전기저항을 증감하는 스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2020-0144700", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 7 항에 있어서,상기 뉴런 소자는,상기 각 열마다 위치한 GFG로 스파이크 전압(-Vpost)을 전달하는 WTA(Winner Takes All) 버스와 연결된 것을 특징으로 하는 스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2020-0144700", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8 항에 있어서,상기 뉴런 소자는,공개특허 10-2022-0059292-4-상기 WTA 버스를 통해 상기 각 열마다 위치한 GFG로 스파이크 전압(-Vpost)을 전달하여 상기 각 열마다 위치한GFG를 리셋하는 것을 특징으로 하는 스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2020-0144700", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제 7 항에 있어서,상기 시냅스 소자는,기판;상기 기판 상에 배치된 플로팅 게이트;상기 플로팅 게이트를 피복하는 절연막;상기 절연막 상에 배치되는 제1 전극;상기 절연막 상부에 배치되고, 평면 상에서 상기 플로팅 게이트와 중첩하는 반도체 채널; 및상기 반도체 채널 상에 서로 이격되게 배치되는 상기 제2 전극과 상기 제3 전극을 구비한 스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2020-0144700", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 10 항에 있어서,상기 절연막은,상기 GFG의 절연막 두께보다 두껍게 구현하여 상기 GFG는 완전 방전되더라도 상기 시냅스 소자는 일부 방전이이루어지도록 하는 것을 특징으로 하는 스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2020-0144700", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 7 항에 있어서,상기 GFG는,금속 물질 및 그래핀(graphene)으로 이루어진 군에서 선택된 하나 이상으로 이루어진 것을 특징으로 하는 스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2020-0144700", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "매트릭스 구조의 각 열마다 하나의 뉴런 소자와 복수의 시냅스 소자를 구비하되,상기 뉴런 소자는,상기 복수의 시냅스 소자로부터 출력된 전압에 의해 충전되는 GFG(Global Floating Gate)를 구비하고, 상기 GFG의 전압이 임계치를 초과함에 따라 스파이크 전압(-Vpost)을 출력하여 상기 GFG를 리셋하고 상기 복수의 시냅스소자의 전기저항을 증감하며,상기 복수의 시냅스 소자는,이전 열에 위치한 뉴런 소자로부터 출력된 스파이크 전압(Vpre)을 입력받는 제1 전극과, 상기 뉴런 소자의 GFG로전압을 출력하는 제2 전극과, 상기 뉴런 소자로부터 출력된 스파이크 전압(-Vpost)을 입력받는 제3 전극을 구비하고, 상기 뉴런 소자로부터 스파이크 전압(-Vpost)이 입력되면 STDP(Spike Timing Dependent Plasticity) 특성에공개특허 10-2022-0059292-5-따라 전기저항을 증감하는 스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2020-0144700", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 13 항에 있어서,상기 뉴런 소자는,상기 각 열마다 위치한 GFG로 스파이크 전압(-Vpost)을 전달하는 WTA(Winner Takes All) 버스와 연결된 것을 특징으로 하는 스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2020-0144700", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 14 항에 있어서,상기 뉴런 소자는,상기 WTA 버스를 통해 상기 각 열마다 위치한 GFG로 스파이크 전압(-Vpost)을 전달하여 상기 각 열마다 위치한GFG를 리셋하는 것을 특징으로 하는 스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2020-0144700", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 13 항에 있어서,상기 시냅스 소자는,기판;상기 기판 상에 배치된 플로팅 게이트;상기 플로팅 게이트의 상단부를 피복하는 제1 절연막;상기 제1 절연막 상부에 배치되고, 평면 상에서 상기 플로팅 게이트와 중첩하는 반도체 채널;상기 반도체 채널 상에 서로 이격되게 배치되는 상기 제1 전극과 상기 제2 전극;상기 플로팅 게이트의 하단부를 피복하는 제2 절연막; 및상기 제2 절연막 하부에 배치되는 제3 전극을 구비한 스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2020-0144700", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 16 항에 있어서,상기 절연막은,상기 GFG의 절연막 두께보다 두껍게 구현하여 상기 GFG는 완전 방전되더라도 상기 시냅스 소자는 일부 방전이이루어지도록 하는 것을 특징으로 하는 스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2020-0144700", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 13 항에 있어서,상기 GFG는,공개특허 10-2022-0059292-6-금속 물질 및 그래핀(graphene)으로 이루어진 군에서 선택된 하나 이상으로 이루어진 것을 특징으로 하는 스파이킹 뉴럴 네트워크 회로."}
{"patent_id": "10-2020-0144700", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 스파이킹 뉴럴 네트워크 회로에 관한 것으로, 매트릭스 구조의 각 열마다, 플로팅 게이트 멤리스터 (Floating Gate Memristor)로 구현된 복수의 시냅스 소자와, 상기 복수의 시냅스 소자로부터 출력된 전압에 의해 충방전되는 GFG(Global Floating Gate) 구조를 가지는 뉴런 소자를 구비함으로써, 높은 집적도와 낮은 전력 소모 (뒷면에 계속)"}
{"patent_id": "10-2020-0144700", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 하드웨어 기반의 스파이킹 뉴럴 네트워크 회로에 관한 것이다."}
{"patent_id": "10-2020-0144700", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "일반적으로, 인공지능 기계학습은 역전파(back propagation) 기법을 이용한 지도학습과, 뉴런의 LIF(Leaky Integrate and Fire) 및 시냅스의 STDP(Spike Timing Dependent Plasticity)를 이용한 비지도 학습으로 나뉜다. 역전파 방식은 행렬계산을 기반으로 설계하여 데이터의 병렬처리를 최소화하고, 이는 현재의 폰노이만 구조(Von Neumann architecture) 기반의 소프트웨어 인공신경망에 적합한 방식이다. 그러나 이 방식의 지도학습은 모든 입력데이터에 레이블(정답)을 일일이 부여해 주어야 하는 단점이 있다. 인간의 뇌를 완벽하게 모방한 뉴런의 LIF 및 시냅스의 STDP를 이용한 비지도 학습은, 인간과 같이 레이블이 없 는 입력데이터를 스스로 학습할 수 있는 장점이 있다. 이러한 뉴런 및 시냅스는 개별적으로 병렬(parallel) 동 작해야 하기 때문에 폰노이만 구조의 소프트웨어 인공신경망으로 구현할 경우 학습 시간이 기하급수적으로 늘어 나게 된다. Boise 주립대의 Saxena교수는 하드웨어 기반의 스파이킹 뉴럴 네트워크 비지도학습 방법으로서, CMOS 뉴런의 LIF와 저항형 멤리스터(Memristor의 STDP를 집적시켜 구현한 바 있다. 이러한 스파이킹 뉴럴 네트워크는 입력층 과 은닉층 및 출력층으로 구성되며 FC 레이어(Fully Connected layer)의 형태를 갖는다. 종래의 CMOS(Complementary Metal-Oxide Semiconductor) 기반의 시냅스 소자와 뉴런 소자를 이용한 스파이킹 뉴럴 네트워크는, 복잡한 회로로 구현되기 때문에 집적도과 낮고 아울러 높은 전력을 소모하는 문제점이 있다."}
{"patent_id": "10-2020-0144700", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 2, "content": "이 배경기술 부분에 기재된 사항은 발명의 배경에 대한 이해를 증진하기 위하여 작성된 것으로서, 이 기술이 속 하는 분야에서 통상의 지식을 가진 자에게 이미 알려진 종래기술이 아닌 사항을 포함할 수 있다."}
{"patent_id": "10-2020-0144700", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "상기와 같은 종래 기술의 문제점을 해결하기 위하여, 본 발명은 매트릭스 구조의 각 열(row)마다, 플로팅 게이 트 멤리스터(Floating Gate Memristor)로 구현된 복수의 시냅스 소자와, 상기 복수의 시냅스 소자로부터 출력된 전압에 의해 충전되는 GFG(Global Floating Gate) 구조를 가지는 뉴런 소자를 구비함으로써, 높은 집적도와 낮 은 전력 소모를 달성할 수 있는 스파이킹 뉴럴 네트워크 회로를 제공하는데 그 목적이 있다. 본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들 은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다."}
{"patent_id": "10-2020-0144700", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기 목적을 달성하기 위한 본 발명의 제1 실시예에 따른 스파이킹 뉴럴 네트워크 회로는, 매트릭스 구조의 각 열마다 하나의 뉴런 소자와 복수의 시냅스 소자를 구비하되, 상기 뉴런 소자는 상기 복수의 시냅스 소자로부터 출력된 전압에 의해 충전되는 GFG(Global Floating Gate)를 구비하고, 상기 GFG의 전압이 임계치를 초과함에 따라 스파이크 전압(-Vpost)을 출력하여 상기 GFG를 리셋하고 상기 복수의 시냅스 소자의 전기저항을 증감하며, 상 기 복수의 시냅스 소자는 이전 열에 위치한 뉴런 소자로부터 출력된 스파이크 전압(Vpre)을 입력받는 제1 전극과, 상기 뉴런 소자의 GFG로 전압을 출력하고 상기 뉴런 소자로부터 출력된 스파이크 전압(-Vpost)을 입력받 는 제2 전극, 및 상기 뉴런 소자로부터 출력된 스파이크 전압(-Vpost)을 상기 제2 전극으로 전달하는 다이오드를 구비하고, 상기 뉴런 소자로부터 스파이크 전압(-Vpost)이 입력되면 STDP(Spike Timing Dependent Plasticity) 특성에 따라 전기저항을 증감할 수 있다. 본 발명의 제1 실시예에서, 상기 뉴런 소자는 상기 각 열마다 위치한 GFG로 스파이크 전압(-Vpost)을 전달하는 WTA(Winner Takes All) 버스와 연결될 수 있다. 본 발명의 제1 실시예에서, 상기 뉴런 소자는 상기 WTA 버스를 통해 상기 각 열마다 위치한 GFG로 스파이크 전 압(-Vpost)을 전달하여 상기 각 열마다 위치한 GFG를 리셋할 수 있다. 본 발명의 제1 실시예에서, 상기 시냅스 소자는 기판; 상기 기판 상에 배치된 플로팅 게이트; 상기 플로팅 게이 트를 피복하는 절연막; 상기 절연막 상부에 배치되고, 평면 상에서 상기 플로팅 게이트와 중첩하는 반도체 채널; 및 상기 반도체 채널 상에 서로 이격되게 배치되는 상기 제1 전극과 상기 제2 전극을 구비할 수 있다. 본 발명의 제1 실시예에서, 상기 절연막은 상기 GFG의 절연막 두께보다 두껍게 구현하여 상기 GFG는 완전 방전 되더라도 상기 시냅스 소자는 일부 방전이 이루어지도록 할 수 있다. 본 발명의 제1 실시예에서, 상기 GFG는 금속 물질 및 그래핀(graphene)으로 이루어진 군에서 선택된 하나 이상 으로 이루어질 수 있다. 상기 목적을 달성하기 위한 본 발명의 제2 실시예에 따른 스파이킹 뉴럴 네트워크 회로는, 매트릭스 구조의 각 열마다 하나의 뉴런 소자와 복수의 시냅스 소자를 구비하되, 상기 뉴런 소자는 상기 복수의 시냅스 소자로부터 출력된 전압에 의해 충전되는 GFG(Global Floating Gate)를 구비하고, 상기 GFG의 전압이 임계치를 초과함에 따 라 스파이크 전압(-Vpost)을 출력하여 상기 GFG를 리셋하고 상기 복수의 시냅스 소자의 전기저항을 증감하며, 상 기 복수의 시냅스 소자는 상기 뉴런 소자로부터 출력된 스파이크 전압(-Vpost)을 입력받는 제1 전극과, 이전 열에 위치한 뉴런 소자로부터 출력된 스파이크 전압(Vpre)을 입력받는 제2 전극, 및 상기 뉴런 소자의 GFG로 전압을 출력하는 제3 전극을 구비하고, 상기 뉴런 소자로부터 스파이크 전압(-Vpost)이 입력되면 STDP(Spike Timing Dependent Plasticity) 특성에 따라 전기저항을 증감할 수 있다. 본 발명의 제2 실시예에서, 상기 뉴런 소자는 상기 각 열마다 위치한 GFG로 스파이크 전압(-Vpost)을 전달하는 WTA(Winner Takes All) 버스와 연결될 수 있다. 본 발명의 제2 실시예에서, 상기 뉴런 소자는 상기 WTA 버스를 통해 상기 각 열마다 위치한 GFG로 스파이크 전 압(-Vpost)을 전달하여 상기 각 열마다 위치한 GFG를 리셋할 수 있다. 본 발명의 제2 실시예에서, 상기 시냅스 소자는 기판; 상기 기판 상에 배치된 플로팅 게이트; 상기 플로팅 게이 트를 피복하는 절연막; 상기 절연막 상에 배치되는 제1 전극; 상기 절연막 상부에 배치되고, 평면 상에서 상기 플로팅 게이트와 중첩하는 반도체 채널; 및 상기 반도체 채널 상에 서로 이격되게 배치되는 상기 제2 전극과 상 기 제3 전극을 구비할 수 있다. 본 발명의 제2 실시예에서, 상기 절연막은 상기 GFG의 절연막 두께보다 두껍게 구현하여 상기 GFG는 완전 방전 되더라도 상기 시냅스 소자는 일부 방전이 이루어지도록 할 수 있다. 본 발명의 제2 실시예에서, 상기 GFG는 금속 물질 및 그래핀(graphene)으로 이루어진 군에서 선택된 하나 이상 으로 이루어질 수 있다. 상기 목적을 달성하기 위한 본 발명의 제3 실시예에 따른 스파이킹 뉴럴 네트워크 회로는, 매트릭스 구조의 각 열마다 하나의 뉴런 소자와 복수의 시냅스 소자를 구비하되, 상기 뉴런 소자는 상기 복수의 시냅스 소자로부터 출력된 전압에 의해 충전되는 GFG(Global Floating Gate)를 구비하고, 상기 GFG의 전압이 임계치를 초과함에 따 라 스파이크 전압(-Vpost)을 출력하여 상기 GFG를 리셋하고 상기 복수의 시냅스 소자의 전기저항을 증감하며, 상 기 복수의 시냅스 소자는 이전 열에 위치한 뉴런 소자로부터 출력된 스파이크 전압(Vpre)을 입력받는 제1전극과, 상기 뉴런 소자의 GFG로 전압을 출력하는 제2 전극과, 상기 뉴런 소자로부터 출력된 스파이크 전압(- Vpost)을 입력받는 제3 전극을 구비하고, 상기 뉴런 소자로부터 스파이크 전압(-Vpost)이 입력되면 STDP(Spike Timing Dependent Plasticity) 특성에 따라 전기저항을 증감할 수 있다. 본 발명의 제3 실시예에서, 상기 뉴런 소자는 상기 각 열마다 위치한 GFG로 스파이크 전압(-Vpost)을 전달하는 WTA(Winner Takes All) 버스와 연결될 수 있다. 본 발명의 제3 실시예에서, 상기 뉴런 소자는 상기 WTA 버스를 통해 상기 각 열마다 위치한 GFG로 스파이크 전 압(-Vpost)을 전달하여 상기 각 열마다 위치한 GFG를 리셋할 수 있다. 본 발명의 제3 실시예에서, 상기 시냅스 소자는, 기판; 상기 기판 상에 배치된 플로팅 게이트; 상기 플로팅 게 이트의 상단부를 피복하는 제1 절연막; 상기 제1 절연막 상부에 배치되고, 평면 상에서 상기 플로팅 게이트와 중첩하는 반도체 채널; 상기 반도체 채널 상에 서로 이격되게 배치되는 상기 제1 전극과 상기 제2 전극; 상기 플로팅 게이트의 하단부를 피복하는 제2 절연막; 및 상기 제2 절연막 하부에 배치되는 제3 전극을 구비할 수 있 다. 본 발명의 제3 실시예에서, 상기 절연막은 상기 GFG의 절연막 두께보다 두껍게 구현하여 상기 GFG는 완전 방전 되더라도 상기 시냅스 소자는 일부 방전이 이루어지도록 할 수 있다. 본 발명의 제3 실시예에서, 상기 GFG는 금속 물질 및 그래핀(graphene)으로 이루어진 군에서 선택된 하나 이상 으로 이루어질 수 있다."}
{"patent_id": "10-2020-0144700", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "상기와 같은 본 발명의 일 실시예에 따른 스파이킹 뉴럴 네트워크 회로 및 그 동작 방법은, 매트릭스 구조의 각 열마다, 플로팅 게이트 멤리스터(Floating Gate Memristor)로 구현된 복수의 시냅스 소자와, 상기 복수의 시냅 스 소자로부터 출력된 전압에 의해 충전되는 GFG(Global Floating Gate) 구조를 가지는 뉴런 소자를 구비함으로 써, 높은 집적도와 낮은 전력 소모를 달성할 수 있다."}
{"patent_id": "10-2020-0144700", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호 를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한 다. 본 발명의 실시예의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소 의 본질이나 차례 또는 순서 등이 한정되지 않는다. 또한, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용 어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들 은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정 의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 도 1 은 본 발명에 이용되는 바이오 뉴런의 동작 원리를 설명하는 일예시도로서, (a)는 바이오 뉴런의 모식도를 나타내고, (b)는 이전-뉴런으로부터 출력된 스파이크 전위(spike potential)에 따른 현재-뉴런의 막전위 변화를 그래프이다. 도 1의 (a)에 도시된 바와 같이, 바이오 뉴런은 자극에 대한 정보처리를 수행하는 신경 세포로서, 가지 돌기 및 핵을 포함한 신경 세포체, 축삭 돌기 및 축삭 말단으로 이루어져 있다. 신경 세포체는 나뭇가지 모양의 가지 돌기를 통해 현재 뉴런의 앞 단에 연결되어 있는 여러 이전-뉴런들에서 보 내는 전기화학 신호를 받아들여 신호처리를 수행한 후 축삭 돌기, 축삭 말단을 통해 다음-뉴런에 정보를 전달한 다. 뉴런의 내부와 외부에는 Na+, K+, Cl- 등의 다양한 이온들이 존재하며, 이온들의 이동에 의해 세포 안팎에 전위 차, 즉 막전위(membrane potential)가 발생된다. 도 1의 (b)에 도시된 바와 같이 막전위는 평상시에 약 -70 mV의 휴지상태(resting)를 유지하고, 이전-뉴런에서 전기적인 신호인 스파이크 전위가 전달된 경우, 뉴런 간 연결기관인 시냅스의 특성에 따라 흥분성 연접후 전위 (Excitatory PostSynaptic Potential, EPSP) 또는 억제성 연접후 전위(Inhibitory PostSynaptic Potential, IPSP)가 생성되어 막전위가 상승 또는 감소한다. 이때, 막전위가 약 -50mV 내지 -55mV의 문턱전압보다 낮으면 전하들이 서서히 뉴런을 빠져나가며 휴지상태로 돌 아간다. 이러한 특성을 '뉴런의 Leaky potential 특성'이라 한다. 반면, 여러 개의 흥분성 연접후 전위(EPSP)가 짧은 시간 간격으로 연달아 전달되면 연접후 전위들의 합만큼 막전위가 변화한다. 이러한 특성을 '뉴런의 Integrate 특성'이라 한다. 한편, 막전위가 문턱전압보다 높아지면, 뉴런 세포막에 존재하는 나트륨 이온 채널 (Na+ channel)이 열려서 외부의 나트륨 이온들(Na+)이 뉴런 내부로 유입된다. 유입된 나트륨 이온들에 의해 뉴런 은 활동 전위인 약 +30mV의 스파이크 전위를 발생시켜 다음-뉴런으로 전기적 신호를 전달한다. 이러한 특성을 '뉴런의 Fire 특성'이라 한다. 그 후 뉴런은 칼륨 이온 채널(K+ channel)을 통해 칼륨 이온들(K+)을 세포 밖으 로 배출하여 원상태인 휴지상태로 돌아간다. 이러한 뉴런의 동작을 'Integrate and Fire'라 하고, 인간의 뇌 프 로세싱의 기본 원리가 된다. 도 2 는 본 발명의 제1 실시예에 따른 스파이킹 뉴럴 네트워크 회로의 구조도이다. 도 2에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 스파이킹 뉴럴 네트워크 회로는, 매트릭스 구조의 각 열(row)마다 하나의 뉴런 소자와 복수의 시냅스 소자(일례로 220, 230, 240)를 구비할 수 있다. 도 2에서 Vpre는 이전 열에 위치한 뉴런 소자(미도시)로부터 출력된 전압(Spike 전압)을 의미하고, -Vpost는 현재 열에 위 치한 뉴런 소자로부터 출력된 전압을 의미한다. 예를 들어, 하나의 시냅스 소자를 기준으로 일측(이전 단)에 위치한 뉴런 소자의 출력을 Vpre라 하면, 타측(다음 단)에 위치한 뉴런 소자의 출력을 -Vpost라 할 수 있다. 뉴런 소자는 상기 복수의 시냅스 소자(220, 230, 240)로부터 출력된 전압(신호)에 의해 충전되는 GFG(Global Floating Gate)를 구비하고, 상기 GFG의 전압이 임계치(Vth)를 초과함에 따라 스파이크 전압(일례로 -4.5V)을 출력하여 상기 복수의 시냅스 소자(220, 230, 240)의 전기저항(가중치)을 증감시킬 수 있다. 이때, GFG는 시냅스 소자의 플로팅 게이트과 동일한 기능과 물성을 가질 수 있으며, 이해를 돕기 위해 복수의 FG 로 표현하였으나 하나의 매스(mass)로 구현될 수도 있다. 또한, 뉴런 소자의 GFG의 절연막 두께(일례로 7nm)를 시냅스 소자의 터널링 절연막 두께(일례로 11nm)보다 얇게 구성함으로써, GFG는 스파이크 전압에 의해 완 전 방전(초기화)되지만, 시냅스 소자의 플로팅 게이트는 일부 방전이 이루어지도록 구현할 수도 있다. 이러한 뉴런 소자는 비교기(Comparator)를 구비할 수 있으며, 비교기는 GFG의 전압이 임계치(Vth)를 초과 하지 않으면 0V를 출력하고, 초과하면 -4.5V를 출력할 수 있다. 이때, 비교기가 0V를 출력하는 경우 GFG에 저장된 전하가 빠져나가 뉴런 전위가 점진적으로 초기전압으로 돌아갈 수 있다. 또한, 비교기가 -4.5V를 출력하는 경우 WTA(Winner Takes All) 버스를 통해 -4.5V가 GFG로 전달됨으로써, GFG를 리셋(방전)할 수 있다. 도 2에서, WTA 버스는 매트릭스 구조의 각 열에 구비된 GFG를 서로 연결하고 있는 바, 스파이킹 뉴럴 네트워크 회로에 구비된 복수의 뉴런 소자들 중에서 어느 하나의 뉴런 소자가 스파이크 전압을 출력하면 상기 복수의 뉴 런 소자가 모두 리셋될 수 있다. 예를 들어, 제1 열에 위치한 뉴런 소자의 비교기가 스파이크 전압을 출력하면, 제1 열의 GFG가 리셋되는 것은 물론 나머지 모든 열에 위치한 GFG도 리셋된다. 상기 복수의 시냅스 소자(220, 230, 240)는 이전 열에 위치한 뉴런 소자로부터 출력된 스파이크 전압(Vpre)을 입 력받는 제1 전극(V1)과, 상기 뉴런 소자의 GFG로 전압을 출력하고 상기 뉴런 소자로부터 출력된 스파 이크 전압(-Vpost = -4.5V)을 입력받는 제2 전극(V2), 및 상기 뉴런 소자로부터 출력된 스파이크 전압(-Vpost)을 상기 제2 전극으로 전달하는 다이오드를 구비할 수 있다. 여기서, 다이오드는 스니크 전류(sneak current)를 차 단하는 역할을 수행할 수 있다. 이러한 복수의 시냅스 소자(220, 230, 240)는 제2 전극(V2)을 통해 전달받은 스파이크 전압(-Vpost = -4.5V)에 의해 전기저항(또는 전류 변화량)이 증감될 수 있다. 이하, 도 3을 참조하여 시냅스 소자의 구조에 대해 상세히 살펴보도록 한다. 도 3 은 본 발명의 각 실시예에 따른 스파이킹 뉴럴 네트워크 회로에 구비된 시냅스 소자의 구조에 대한 일예시 도이다. 도 3에 도시된 바와 같이, 본 발명의 각 실시예에 따른 스파이킹 뉴럴 네트워크 회로에 구비된 시냅스 소자는, 터널링 랜덤 액세스 메모리(Tunnelling Random Access Memory, TRAM)로 구현될 수 있으며, 기판, 플로팅 게이트, 터널링 절연막, 채널층, 소스 전극 및 드레인 전극을 포함할 수 있다. 기판은 신축성을 가지는 물질로 이루어질 수 있고, 일례로 폴리이미드(Polyimide, PI) 또는 폴리디메틸실 록사인(Polydimethylsiloxane, PDMS) 및 이들의 조합으로 이루어질 수 있으나 이에 제한되는 것은 아니며, 신축 성을 가지는 물질이라면 다양한 물질이 기판에 적용될 수 있음은 자명하다. 플로팅 게이트는 기판 상에 배치되고, 전하를 충전하거나 방전할 수 있다. 이러한 전하의 충전 또는 방전은 드레인 전극에 인가되는 전압(드레인 전압)을 조절함으로써 수행될 수 있다. 플로팅 게이트에 전하 를 충전하고 방전하는 과정이 종래의 플로팅 게이트 메모리(FGM)는 게이트 전극에 인가되는 전압에 의하여 이루 어짐에 반하여, 터널링 랜덤 액세스 메모리의 경우에는 드레인 전극에 인가되는 전압을 조절함으로써 이루어질 수 있다. 일례로 플로팅 게이트는 전도성을 가지며 전하가 전체 영역에 걸쳐 고루 분포될 수 있는 물질로 이루어질 수 있다. 예를 들면, 금속 물질 및 그래핀(graphene)으로 이루어진 군에서 선택된 하나 이상으로 이루 어질 수 있으나, 이에 한정되는 것은 아니다. 플로팅 게이트에 충전되는 전하는 전체 영역에 걸쳐 고루 분 포될 수 있다. 터널링 절연막은 전하가 터널링이 가능하도록 구성될 수 있고, 드레인 전극에 인가된 전압에 의하여 터널링 절연막을 통한 전하의 터널링이 발생한다. 터널링 절연막으로는 절연성을 가지며 전하를 터널 링 시킬 수 있는 다양한 절연 물질이 사용될 수 있다. 예를 들면, 터널링 절연막은 육방정계 질화붕소(h- BN), 산화알루미늄(Al2O3), 산화하프늄(HfO2) 및 질화규소(Silicon nitride)으로 이루어진 군에서 선택된 하나 이상으로 이루어질 수 있으나 이에 한정되는 것은 아니다. 터널링 절연막의 두께는 적절히 조절되는 것이 바람직하다. 터널링 절연막의 너무 두께가 두꺼우면 드레인 전극으로부터 플로팅 게이트로 이동하는 전하가 터널링 절연막을 통과하기 어려워 전하 가 플로팅 게이트에 충전되지 못하게 된다. 또한, 터널링 절연막의 두께가 얇으면 소스 전극과 플로팅 게이트 사이의 전하 이동을 방해할 수 없어 플로팅 게이트에 전하가 충전되지 못하는 문제점 이 있다. 따라서, 터널링 절연막의 두께는 적절히 조절함으로써 드레인 전극으로부터 플로팅 게이트 로 전하가 이동하면서도, 소스 전극과 플로팅 전극 사이의 전하 이동이 없도록 구성하는 것이 바람직하다. 일례로 터널링 절연막의 두께는 11㎚인 것이 바람직하다. 채널층은 소스 전극과 드레인 전극 사이에 전하가 이동하는 통로를 제공한다. 채널층은 반 도체 물질로 이루어질 수 있다. 예를 들면, 채널층은 이황화 몰리브덴(MoS2), 텅스텐 디셀레나이드(WSe2), 이황화 텅스텐(WS2), 이셀렌화 몰리브덴(MoSe2), 실리콘(Si), 게르마늄(Ge), 반도체성 탄소나노튜브 (semiconducting CNT) 및 블랙 포스포러스(Black phosphorous, BP)로 이루어진 군에서 선택된 하나 이상으로이루어질 수 있으나 이에 제한되는 것은 아니다. 소스 전극은 제1 전극으로서 채널층과 전기적으로 연결되고, 드레인 전극은 제2 전극으로서 채 널층과 전기적으로 연결된다. 이러한 소스 전극 및 드레인 전극은 각각 크롬(Cr)과 금(Au)이 적 층되어 이루어질 수 있다. 일례로 크롬은 약 30㎚, 금은 약 70㎚의 두께를 가질 수 있다. 소스 전극과 드레인 전극 사이에 전압이 인가되는 경우에는 드레인 전극과 플로팅 게이트 사이의 전기장이 소스 전극과 플로팅 게이트 사이의 전기장보다 크게 형성될 수 있다. 이러한 비대칭 전기장은 전하가 터널링 절연막을 통과하여 플로팅 게이트에 충전되도록 함과 동시에 소스 전극(35 0)과 플로팅 게이트 사이의 전하 이동을 방해할 수 있고, 전하는 플로팅 게이트에 효과적으로 저장될 수 있다. 플로팅 게이트에 저장된 전하는 소스 전극과 드레인 전극 사이의 전류에 전기장을 인 가할 수 있다. 이와 같이 터널링 랜덤 액세스 메모리는 소스 전극과 드레인 전극 두 개의 전극을 이용하여도 전류를 흐르게 할 수 있을 뿐만 아니라 플로팅 게이트에 전하를 충전하거나 방전시킬 수 있어, 기존에 사용되던 게이트 전극을 사용하지 않아도 되고, 게이트 전극과 플로팅 전극 사이에 존재하였던 두꺼운 유전체층을 사용하 지 않아도 되는 효과가 있다. 도 4a 내지 도 4c는 본 발명의 각 실시예에 따른 스파이킹 뉴럴 네트워크 회로에 구비된 시냅스 소자의 STDP 과 정을 설명하는 일예시도이다. 일반적으로, 바이오 시냅스는 단기(short-term) 및 장기(long-term) 기억장치(Memory)의 역할을 수행한다. 이때, 장기 기억에서 시냅스의 연결강도가 조절되는 주된 매커니즘(mechanism)은 STDP(Spike Timing Dependent Plasticity)이다. 바이오 시냅스의 STDP 과정에서, 시냅스 이전(pre-synaptic) 뉴런의 스파이크가 시냅스 이후(post-synaptic) 뉴 런의 스파이크보다 먼저 발생하면, 이전 뉴런의 신호가 이후 뉴런의 신호 발생에 기여한 것이므로, 해당 시냅스 의 연결강도는 강화된다. 반대로, 이전 뉴런의 스파이크가 이후 뉴런의 스파이크보다 나중에 발생하면 시냅스의 연결강도는 약화된다. 이러한 STDP 과정이 시냅스 소자에서 어떻게 구현되는지 상세히 살펴보기로 한다. 시냅스 소자의 소스(Source) 전극에 +4V(Vpre)를 인가하고, 드레인(drain) 전극에 -2V(Vpost)를 인가하 여 STDP 특성을 확인하였다. 도 4a 및 도 4b에서, Vpre와는 이전-뉴런 소자에서 발생하는 스파이크 전압을 의미하고, Vpost는 다음-뉴런 소자에 서 발생하는 스파이크 전압을 의미한다. 또한, Vnet은 소스 전극에서의 상대전압으로서, 이전-뉴런 소자에 서 발생한 스파이크 전압에서 다음-뉴런 소자에서 발생한 스파이크 전압을 뺀 값(Vnet=Vpre-Vpost)을 의미한다. 또 한, Vnet의 크기가 6V 미만이면 플로팅 게이트에 충전을 일으키지 못하고, 6V 이상이면 충전을 일으킨다. 도 4a에 도시된 바와 같이, Vpre와 Vpost의 시간차가 긴 경우 서로 중첩되지 못하여 Vnet이 6V에 다다르지 못한다. 그 결과 플로팅 게이트에 충전을 일으키지 못한다. 도 4b에 도시된 바와 같이, Vpre와 Vpost의 시간차가 짧은 경우 서로 중첩되어 Vnet이 6V 이상이 되고, 그 결과 플 로팅 게이트에 충전을 일으키게 된다. 결국, Vpre를 전달받은 시간과 Vpost를 전달받는 시간의 차이가 짧아질수록 Vnet이 6V를 이상을 유지하는 시간이 길 어지고, 플로팅 게이트에 플러스(+) 전하의 충전량도 증가하게 되어, 전류 변화량(weight change)이 증가 하게 된다. 이러한 방식으로 구현된 시냅스 소자의 STDP 특성은 도 4c에 도시된 바와 같다. 도 5 는 본 발명의 제1 실시예에 따른 스파이킹 뉴럴 네트워크 회로의 성능을 나타내는 일예시도로서, 손글씨 이미지를 학습한 후 테스트 결과를 나타낸다. 먼저, 입력층을 구성하는 뉴런 소자 784개(손글씨 이미지의 픽셀 수), 출력층을 구성하는 뉴런 소자 30개, 및 상기 각 뉴런 소자를 연결하는 시냅스 소자 23,520개로 스파이킹 뉴런 네트워크 회로를 구현하였다. 이후, 라벨(정답)이 없는 손글씨 이미지 60,000개를 학습하였고, 상기 학습이 완료된 후 라벨이 있는 만개의 테 스트 셋으로 테스트를 수행하였다. 이때, 손글씨 이미지 등을 포함하는 시각 데이터 셋은 MNIST(Modified National Institute of Standards and Technology database)를 의미한다. 도 5는 테스트 결과로서, 30열 중에서 1로 판단한 4개의 열, 2로 판단한 3개의 열, 3으로 판단한 3개의 열, 4로 판단한 3개의 열, 5로 판단한 4개의 열, 6으로 판단한 3개의 열, 7로 판단한 3개의 열, 8로 판단한 1개의 열, 9 로 판단한 3개의 열, 0으로 판단한 3개의 열을 나타낸다. 도 6 은 본 발명의 제2 실시예에 따른 스파이킹 뉴럴 네트워크 회로의 구조도이다. 도 6에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 스파이킹 뉴럴 네트워크 회로에 구비된 뉴런 소자는, 도 2에 도시된 제1 실시예와 구조 및 기능적으로 동일하지만, 시냅스 소자는 제1 실시예와 구조적으로 상이하다. 시냅스 소자는 뉴런 소자로부터 출력된 스파이크 전압(-Vpost)을 입력받는 제1 전극(V1)과, 이전 열에 위치한 뉴 런 소자로부터 출력된 스파이크 전압(Vpre)을 입력받는 제2 전극(V2), 및 상기 뉴런 소자의 GFG로 전압을 출력하 는 제3 전극(V3)을 구비할 수 있다. 구체적으로, 시냅스 소자는 기판과 상기 기판 상에 배치된 플로팅 게이트(FG)와, 상기 플로팅 게이트를 피복하 는 절연막(Tunneling Oxide)과, 상기 절연막 상에 배치되는 제1 전극(V1)과, 상기 절연막 상부에 배치되고 평면 상에서 상기 플로팅 게이트와 중첩하는 반도체 채널(Semi) 및, 상기 반도체 채널상에 서로 이격되게 배치되는 제2 전극(V2)과 상기 제3 전극(V3)로 이루어진 구조를 갖을 수 있다. 이러한 제2 실시예는 서로 독립적인 3개의 전극을 구비하기 때문에 각 전극이 모두 개방(Open)되어 있어 스닉크 전류를 차단하기 위한 다이오드를 구비할 필요가 없다. 도 7 은 본 발명의 제3 실시예에 따른 스파이킹 뉴럴 네트워크 회로의 구조도이다. 도 7에 도시된 바와 같이, 본 발명의 제3 실시예에 따른 스파이킹 뉴럴 네트워크 회로에 구비된 뉴런 소자는, 도 2에 도시된 제1 실시예와 구조 및 기능적으로 동일하지만, 시냅스 소자는 제1 실시예와 구조적으로 상이하다. 시냅스 소자는 이전 열에 위치한 뉴런 소자로부터 출력된 스파이크 전압(Vpre)을 입력받는 제1 전극(V1)과, 상기 뉴런 소자의 GFG로 전압을 출력하는 제2 전극(V2)과, 상기 뉴런 소자로부터 출력된 스파이크 전압(-Vpost)을 입 력받는 제3 전극(V3)을 구비할 수 있다. 구체적으로, 시냅스 소자는 기판과, 상기 기판 상에 배치된 플로팅 게이트(FG)와, 상기 플로팅 게이트의 상단부 를 피복하는 제1 절연막(Tunnel Oxide)과, 상기 제1 절연막 상부에 배치되고 평면상에서 상기 플로팅 게이트와 중첩하는 반도체 채널(Semi)과, 상기 반도체 채널상에 서로 이격되게 배치되는 제1 전극(V1)과 제2 전극(V2), 상기 플로팅 게이트의 하단부를 피복하는 제2 절연막(Blocking Oxide), 및 상기 제2 절연막 하부에 배치되는 제 3 전극(Control Gate)으로 이루어진 구조를 갖을 수 있다. 이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에 서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가 능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위 에 포함되는 것으로 해석되어야 할 것이다."}
{"patent_id": "10-2020-0144700", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1 은 본 발명에 이용되는 바이오 뉴런의 동작 원리를 설명하는 일예시도, 도 2 는 본 발명의 제1 실시예에 따른 스파이킹 뉴럴 네트워크 회로의 구조도, 도 3 은 본 발명의 각 실시예에 따른 스파이킹 뉴럴 네트워크 회로에 구비된 시냅스 소자의 구조에 대한 일예시 도, 도 4a 내지 도 4c는 본 발명의 각 실시예에 따른 스파이킹 뉴럴 네트워크 회로에 구비된 시냅스 소자의 STDP 과 정을 설명하는 일예시도, 도 5 는 본 발명의 제1 실시예에 따른 스파이킹 뉴럴 네트워크 회로의 성능을 나타내는 일예시도, 도 6 은 본 발명의 제2 실시예에 따른 스파이킹 뉴럴 네트워크 회로의 구조도, 도 7 은 본 발명의 제3 실시예에 따른 스파이킹 뉴럴 네트워크 회로의 구조도이다."}
