0.7
2020.2
Jun 16 2023
19:55:58
C:/VHDL/TESINA/esercizio_8/esercizio_8.srcs/sim_1/new/testbench_A.vhd,1706123874,vhdl,,,,testbench_a,,,,,,,,
C:/VHDL/TESINA/esercizio_8/esercizio_8.srcs/sim_1/new/testbench_B.vhd,1706124592,vhdl,,,,testbench_b,,,,,,,,
C:/VHDL/TESINA/esercizio_8/esercizio_8.srcs/sim_1/new/testbench_sis.vhd,1706123399,vhdl,,,,testbench_sis,,,,,,,,
C:/VHDL/TESINA/esercizio_8/esercizio_8.srcs/sources_1/new/ROM.vhd,1706113853,vhdl,,,,rom,,,,,,,,
C:/VHDL/TESINA/esercizio_8/esercizio_8.srcs/sources_1/new/cont_mod_16.vhd,1706116389,vhdl,,,,cont_mod_16,,,,,,,,
C:/VHDL/TESINA/esercizio_8/esercizio_8.srcs/sources_1/new/memoria.vhd,1706122724,vhdl,,,,memoria,,,,,,,,
C:/VHDL/TESINA/esercizio_8/esercizio_8.srcs/sources_1/new/operando_x.vhd,1706120958,vhdl,,,,operando_x,,,,,,,,
C:/VHDL/TESINA/esercizio_8/esercizio_8.srcs/sources_1/new/sistema.vhd,1706193129,vhdl,,,,sistema,,,,,,,,
C:/VHDL/TESINA/esercizio_8/esercizio_8.srcs/sources_1/new/sistema_A.vhd,1706122464,vhdl,,,,sistema_a,,,,,,,,
C:/VHDL/TESINA/esercizio_8/esercizio_8.srcs/sources_1/new/sistema_B.vhd,1706122696,vhdl,,,,sistema_b,,,,,,,,
C:/VHDL/TESINA/esercizio_8/esercizio_8.srcs/sources_1/new/sommatore.vhd,1706122718,vhdl,,,,sommatore,,,,,,,,
C:/VHDL/TESINA/esercizio_8/esercizio_8.srcs/sources_1/new/unita_controllo_A.vhd,1706192751,vhdl,,,,unita_controllo_a,,,,,,,,
C:/VHDL/TESINA/esercizio_8/esercizio_8.srcs/sources_1/new/unita_controllo_B.vhd,1706277876,vhdl,,,,unita_controllo_b,,,,,,,,
