Fitter report for CPC2
Sun Jul  8 20:46:10 2018
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Sun Jul  8 20:46:09 2018      ;
; Quartus II 64-Bit Version       ; 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name                   ; CPC2                                       ;
; Top-level Entity Name           ; CPC2_C5G                                   ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CGXFC5C6F27C7                             ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 6,157 / 29,080 ( 21 % )                    ;
; Total registers                 ; 7473                                       ;
; Total pins                      ; 159 / 364 ( 44 % )                         ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 1,099,008 / 4,567,040 ( 24 % )             ;
; Total DSP Blocks                ; 0 / 150 ( 0 % )                            ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                              ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                              ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                              ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                              ;
; Total PLLs                      ; 2 / 12 ( 17 % )                            ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CGXFC5C6F27C7                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.33        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-3         ;  44.6%      ;
;     Processor 4            ;  44.0%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; LEDG[0]       ; Missing drive strength and slew rate ;
; HDMI_TX_CLK   ; Missing drive strength and slew rate ;
; I2C_SCL       ; Missing drive strength and slew rate ;
; UART_TX       ; Missing drive strength and slew rate ;
; HDMI_TX_D[0]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[2]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[3]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[4]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[5]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[6]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[11] ; Missing drive strength and slew rate ;
; HDMI_TX_D[12] ; Missing drive strength and slew rate ;
; HDMI_TX_D[13] ; Missing drive strength and slew rate ;
; HDMI_TX_D[14] ; Missing drive strength and slew rate ;
; HDMI_TX_D[15] ; Missing drive strength and slew rate ;
; HDMI_TX_D[19] ; Missing drive strength and slew rate ;
; HDMI_TX_D[20] ; Missing drive strength and slew rate ;
; HDMI_TX_D[21] ; Missing drive strength and slew rate ;
; HDMI_TX_D[22] ; Missing drive strength and slew rate ;
; HDMI_TX_D[23] ; Missing drive strength and slew rate ;
; HDMI_TX_DE    ; Missing drive strength and slew rate ;
; HDMI_TX_HS    ; Missing drive strength and slew rate ;
; HDMI_TX_VS    ; Missing drive strength and slew rate ;
; LEDG[1]       ; Missing drive strength and slew rate ;
; LEDG[2]       ; Missing drive strength and slew rate ;
; LEDG[3]       ; Missing drive strength and slew rate ;
; LEDG[4]       ; Missing drive strength and slew rate ;
; LEDG[5]       ; Missing drive strength and slew rate ;
; LEDG[6]       ; Missing drive strength and slew rate ;
; LEDG[7]       ; Missing drive strength and slew rate ;
; LEDR[0]       ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; LEDR[8]       ; Missing drive strength and slew rate ;
; LEDR[9]       ; Missing drive strength and slew rate ;
; HDMI_TX_D[1]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[7]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[8]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[9]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[10] ; Missing drive strength and slew rate ;
; HDMI_TX_D[16] ; Missing drive strength and slew rate ;
; HDMI_TX_D[17] ; Missing drive strength and slew rate ;
; HDMI_TX_D[18] ; Missing drive strength and slew rate ;
; AUD_DACDAT    ; Missing drive strength and slew rate ;
; AUD_XCK       ; Missing drive strength and slew rate ;
; SD_CLK        ; Missing drive strength and slew rate ;
; SRAM_A[0]     ; Missing drive strength and slew rate ;
; SRAM_A[1]     ; Missing drive strength and slew rate ;
; SRAM_A[2]     ; Missing drive strength and slew rate ;
; SRAM_A[3]     ; Missing drive strength and slew rate ;
; SRAM_A[4]     ; Missing drive strength and slew rate ;
; SRAM_A[5]     ; Missing drive strength and slew rate ;
; SRAM_A[6]     ; Missing drive strength and slew rate ;
; SRAM_A[7]     ; Missing drive strength and slew rate ;
; SRAM_A[8]     ; Missing drive strength and slew rate ;
; SRAM_A[9]     ; Missing drive strength and slew rate ;
; SRAM_A[10]    ; Missing drive strength and slew rate ;
; SRAM_A[11]    ; Missing drive strength and slew rate ;
; SRAM_A[12]    ; Missing drive strength and slew rate ;
; SRAM_A[13]    ; Missing drive strength and slew rate ;
; SRAM_A[14]    ; Missing drive strength and slew rate ;
; SRAM_A[15]    ; Missing drive strength and slew rate ;
; SRAM_A[16]    ; Missing drive strength and slew rate ;
; SRAM_A[17]    ; Missing drive strength and slew rate ;
; SRAM_CE_n     ; Missing drive strength and slew rate ;
; SRAM_LB_n     ; Missing drive strength and slew rate ;
; SRAM_OE_n     ; Missing drive strength and slew rate ;
; SRAM_UB_n     ; Missing drive strength and slew rate ;
; SRAM_WE_n     ; Missing drive strength and slew rate ;
; I2C_SDA       ; Missing drive strength and slew rate ;
; AUD_ADCLRCK   ; Missing drive strength and slew rate ;
; AUD_BCLK      ; Missing drive strength and slew rate ;
; AUD_DACLRCK   ; Missing drive strength and slew rate ;
; SD_CMD        ; Missing drive strength and slew rate ;
; SD_DAT[0]     ; Missing drive strength and slew rate ;
; SD_DAT[1]     ; Missing drive strength and slew rate ;
; SD_DAT[2]     ; Missing drive strength and slew rate ;
; SD_DAT[3]     ; Missing drive strength and slew rate ;
; SRAM_D[0]     ; Missing drive strength and slew rate ;
; SRAM_D[1]     ; Missing drive strength and slew rate ;
; SRAM_D[2]     ; Missing drive strength and slew rate ;
; SRAM_D[3]     ; Missing drive strength and slew rate ;
; SRAM_D[4]     ; Missing drive strength and slew rate ;
; SRAM_D[5]     ; Missing drive strength and slew rate ;
; SRAM_D[6]     ; Missing drive strength and slew rate ;
; SRAM_D[7]     ; Missing drive strength and slew rate ;
; SRAM_D[8]     ; Missing drive strength and slew rate ;
; SRAM_D[9]     ; Missing drive strength and slew rate ;
; SRAM_D[10]    ; Missing drive strength and slew rate ;
; SRAM_D[11]    ; Missing drive strength and slew rate ;
; SRAM_D[12]    ; Missing drive strength and slew rate ;
; SRAM_D[13]    ; Missing drive strength and slew rate ;
; SRAM_D[14]    ; Missing drive strength and slew rate ;
; SRAM_D[15]    ; Missing drive strength and slew rate ;
; GPIO[0]       ; Missing drive strength and slew rate ;
; GPIO[1]       ; Missing drive strength and slew rate ;
; GPIO[2]       ; Missing drive strength and slew rate ;
; GPIO[3]       ; Missing drive strength and slew rate ;
; GPIO[4]       ; Missing drive strength and slew rate ;
; GPIO[5]       ; Missing drive strength and slew rate ;
; GPIO[6]       ; Missing drive strength and slew rate ;
; GPIO[7]       ; Missing drive strength and slew rate ;
; GPIO[8]       ; Missing drive strength and slew rate ;
; GPIO[9]       ; Missing drive strength and slew rate ;
; GPIO[10]      ; Missing drive strength and slew rate ;
; GPIO[11]      ; Missing drive strength and slew rate ;
; GPIO[12]      ; Missing drive strength and slew rate ;
; GPIO[13]      ; Missing drive strength and slew rate ;
; GPIO[14]      ; Missing drive strength and slew rate ;
; GPIO[15]      ; Missing drive strength and slew rate ;
; GPIO[16]      ; Missing drive strength and slew rate ;
; GPIO[17]      ; Missing drive strength and slew rate ;
; GPIO[18]      ; Missing drive strength and slew rate ;
; GPIO[19]      ; Missing drive strength and slew rate ;
; GPIO[20]      ; Missing drive strength and slew rate ;
; GPIO[21]      ; Missing drive strength and slew rate ;
; GPIO[22]      ; Missing drive strength and slew rate ;
; GPIO[23]      ; Missing drive strength and slew rate ;
; GPIO[24]      ; Missing drive strength and slew rate ;
; GPIO[25]      ; Missing drive strength and slew rate ;
; GPIO[26]      ; Missing drive strength and slew rate ;
; GPIO[27]      ; Missing drive strength and slew rate ;
; GPIO[28]      ; Missing drive strength and slew rate ;
; GPIO[29]      ; Missing drive strength and slew rate ;
; GPIO[30]      ; Missing drive strength and slew rate ;
; GPIO[31]      ; Missing drive strength and slew rate ;
; GPIO[32]      ; Missing drive strength and slew rate ;
; GPIO[33]      ; Missing drive strength and slew rate ;
; GPIO[34]      ; Missing drive strength and slew rate ;
; GPIO[35]      ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                       ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                     ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CPC2:cpc2_inst|audio_clock:audio_clk|audio_clock_0002:audio_clock_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                      ;                  ;                       ;
; CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                      ;                  ;                       ;
; CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                      ;                  ;                       ;
; CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0                                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                      ;                  ;                       ;
; CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[3]~CLKENA0                                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                      ;                  ;                       ;
; CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[4]~CLKENA0                                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                      ;                  ;                       ;
; CLOCK_50_B5B~inputCLKENA0                                                                                                                                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                      ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|dataOut[0]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a0                                                                                  ; PORTBDATAOUT     ;                       ;
; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|dataOut[1]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a1                                                                                  ; PORTBDATAOUT     ;                       ;
; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|dataOut[2]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a2                                                                                  ; PORTBDATAOUT     ;                       ;
; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|dataOut[3]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a3                                                                                  ; PORTBDATAOUT     ;                       ;
; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|dataOut[4]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a4                                                                                  ; PORTBDATAOUT     ;                       ;
; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|dataOut[5]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a5                                                                                  ; PORTBDATAOUT     ;                       ;
; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|dataOut[6]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a6                                                                                  ; PORTBDATAOUT     ;                       ;
; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|dataOut[7]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a7                                                                                  ; PORTBDATAOUT     ;                       ;
; CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|dataOut[0]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a0                                                                                  ; PORTBDATAOUT     ;                       ;
; CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|dataOut[1]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a1                                                                                  ; PORTBDATAOUT     ;                       ;
; CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|dataOut[2]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a2                                                                                  ; PORTBDATAOUT     ;                       ;
; CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|dataOut[3]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a3                                                                                  ; PORTBDATAOUT     ;                       ;
; CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|dataOut[4]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a4                                                                                  ; PORTBDATAOUT     ;                       ;
; CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|dataOut[5]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a5                                                                                  ; PORTBDATAOUT     ;                       ;
; CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|dataOut[6]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a6                                                                                  ; PORTBDATAOUT     ;                       ;
; CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|dataOut[7]                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0|altsyncram_g0n1:auto_generated|ram_block1a7                                                                                  ; PORTBDATAOUT     ;                       ;
; CPC2:cpc2_inst|cache_byte:c|general_cntr[1]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cache_byte:c|general_cntr[1]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; CPC2:cpc2_inst|cache_byte:c|general_cntr[2]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cache_byte:c|general_cntr[2]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; CPC2:cpc2_inst|cache_byte:c|general_cntr[4]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cache_byte:c|general_cntr[4]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; CPC2:cpc2_inst|cache_byte:c|general_cntr[5]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cache_byte:c|general_cntr[5]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; CPC2:cpc2_inst|cache_byte:c|general_cntr[6]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cache_byte:c|general_cntr[6]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; CPC2:cpc2_inst|cache_byte:c|general_cntr[7]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cache_byte:c|general_cntr[7]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|int_hold[0]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|int_hold[0]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|int_hold[5]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|int_hold[5]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|rom_select[3]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|rom_select[3]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|rom_select[4]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|rom_select[4]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|vsync_state.011                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|vsync_state.011~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|vsync_state.100                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|vsync_state.100~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|crtc_gen:crtc_gen|R_H_SYNC                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|crtc_gen:crtc_gen|R_H_SYNC~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|R_Nadj[1]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|R_Nadj[1]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|address_reg_a[1]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|address_reg_a[1]~DUPLICATE                                                                                                 ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|address_reg_b[1]                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|address_reg_b[1]~DUPLICATE                                                                                                 ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|FB[0]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|FB[0]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|FB[5]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|FB[5]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|FB[6]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|FB[6]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|HRESULT[2]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|HRESULT[2]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|HU[0]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|HU[0]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|TP[1]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|TP[1]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|TP[5]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|TP[5]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|cpc_wait_flag                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|cpc_wait_flag~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|fifo_head[6]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|fifo_head[6]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|fifo_head[8]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|fifo_head[8]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|fifo_tail[4]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|fifo_tail[4]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|fifo_tail[5]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|fifo_tail[5]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|fifo_head[2]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|fifo_head[2]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|fifo_head[3]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|fifo_head[3]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|fifo_head[5]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|fifo_head[5]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|fifo_head[6]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|fifo_head[6]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|fifo_head[7]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|fifo_head[7]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|fifo_head[8]                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|fifo_head[8]~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|rd                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|rd~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|opcode[0]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|opcode[0]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|opcode[1]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|opcode[1]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|opcode[3]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|opcode[3]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|param_ptr[1]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|param_ptr[1]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|state[0]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|state[0]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|track_rd[0]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|track_rd[0]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|track_rd[1]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|track_rd[1]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|track_wr[0]                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|track_wr[0]~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|c_o[0]                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|c_o[0]~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|address_reg_b[0]                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|address_reg_b[0]~DUPLICATE                                                                                       ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|ACC[0]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|ACC[0]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|ACC[5]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|ACC[5]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|ALU_Op_r[1]                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|ALU_Op_r[1]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|F[2]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|F[2]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|F[6]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|F[6]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[0]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[0]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[1]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[1]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[2]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[2]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[3]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[3]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[4]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[4]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[5]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[5]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[7]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[7]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|I[4]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|I[4]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|I[5]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|I[5]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|I[6]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|I[6]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|PC[8]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|PC[8]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|Pre_XY_F_M[0]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|Pre_XY_F_M[0]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|SP[2]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|SP[2]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|SP[11]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|SP[11]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|mcycle[1]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|mcycle[1]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tstate[3]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tstate[3]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[0][4]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[0][4]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[2][5]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[2][5]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[6][3]                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[6][3]~DUPLICATE                                                                                                                                    ;                  ;                       ;
; CPC2:cpc2_inst|global_reset:global_reset|reset_counter[4]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|global_reset:global_reset|reset_counter[4]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; CPC2:cpc2_inst|global_reset:global_reset|reset_counter[6]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|global_reset:global_reset|reset_counter[6]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; CPC2:cpc2_inst|i2c_master_top:i2c|cr[3]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|i2c_master_top:i2c|cr[3]~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|c_state.ST_IDLE~DUPLICATE                                                                                                                                     ;                  ;                       ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|c_state.ST_START                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|c_state.ST_START~DUPLICATE                                                                                                                                    ;                  ;                       ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|c_state.ST_WRITE~DUPLICATE                                                                                                                                    ;                  ;                       ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[1]                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[1]~DUPLICATE                                                                                                       ;                  ;                       ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[0]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSCL[0]~DUPLICATE                                                                                                          ;                  ;                       ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL~DUPLICATE                                                                                                             ;                  ;                       ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|sr[0]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|sr[0]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|sr[1]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|sr[1]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|sr[4]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|sr[4]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|sr[5]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|sr[5]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; CPC2:cpc2_inst|i2c_master_top:i2c|txr[1]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|i2c_master_top:i2c|txr[1]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; CPC2:cpc2_inst|i2c_master_top:i2c|txr[4]                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|i2c_master_top:i2c|txr[4]~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; CPC2:cpc2_inst|i2c_master_top:i2c|wb_ack_o                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|i2c_master_top:i2c|wb_ack_o~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; CPC2:cpc2_inst|sdram:ram|if_A[9]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|sdram:ram|if_A[9]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; CPC2:cpc2_inst|sdram:ram|if_A[10]                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|sdram:ram|if_A[10]~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; CPC2:cpc2_inst|sdram:ram|if_A[12]                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|sdram:ram|if_A[12]~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; CPC2:cpc2_inst|sdram:ram|if_rd                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|sdram:ram|if_rd~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; CPC2:cpc2_inst|sdram:ram|state.COUNT_DOWN                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|sdram:ram|state.COUNT_DOWN~DUPLICATE                                                                                                                                                                                  ;                  ;                       ;
; CPC2:cpc2_inst|sdram:ram|state.OPEN_ROW                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|sdram:ram|state.OPEN_ROW~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; CPC2:cpc2_inst|sdram:ram|state.PRECHARGE_ALL                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|sdram:ram|state.PRECHARGE_ALL~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; CPC2:cpc2_inst|sdram:ram|state.READOUT                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|sdram:ram|state.READOUT~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; CPC2:cpc2_inst|support_io_if:io|track_wr                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|support_io_if:io|track_wr~DUPLICATE                                                                                                                                                                                   ;                  ;                       ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]~DUPLICATE                                                ;                  ;                       ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE ;                  ;                       ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~DUPLICATE ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ACC[0]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ACC[0]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ACC[4]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ACC[4]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ACC[5]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ACC[5]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ACC[6]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ACC[6]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ALU_Op_r[3]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ALU_Op_r[3]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Auto_Wait_t1                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Auto_Wait_t1~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|F[4]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|F[4]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|F[7]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|F[7]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[0]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[0]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[1]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[1]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[2]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[2]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[3]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[3]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[4]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[4]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[6]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[6]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[7]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[7]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|I[0]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|I[0]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|I[1]                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|I[1]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IntCycle                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IntCycle~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|SP[4]                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|SP[4]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|SP[10]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|SP[10]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|SP[13]                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|SP[13]~DUPLICATE                                                                                                                                                               ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Save_ALU_r                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Save_ALU_r~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|TmpAddr[8]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|TmpAddr[8]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|XY_State[1]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|XY_State[1]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[1]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[1]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[2]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[2]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[3]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[3]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[4]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[4]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tstate[6]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tstate[6]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|fifo_head[0]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|fifo_head[0]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|fifo_head[4]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|fifo_head[4]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|fifo_tail[4]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|fifo_tail[4]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; CPC2:cpc2_inst|usart:usart_con|fifo:outbound|fifo_head[2]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usart:usart_con|fifo:outbound|fifo_head[2]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; CPC2:cpc2_inst|usart:usart_con|fifo:outbound|fifo_head[5]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usart:usart_con|fifo:outbound|fifo_head[5]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; CPC2:cpc2_inst|usart:usart_con|fifo:outbound|fifo_tail[0]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usart:usart_con|fifo:outbound|fifo_tail[0]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; CPC2:cpc2_inst|usart:usart_con|outbound_timer[13]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usart:usart_con|outbound_timer[13]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; CPC2:cpc2_inst|usart:usart_con|outbound_timer[15]                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usart:usart_con|outbound_timer[15]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|address[2]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|address[2]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|address[9]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|address[9]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|address[13]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|address[13]~DUPLICATE                                                                                                                                                         ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|RxfifoBI:u_RxfifoBI|forceEmptyReg                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|RxfifoBI:u_RxfifoBI|forceEmptyReg~DUPLICATE                                                                                                                                             ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|bufferInIndex[3]                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|bufferInIndex[3]~DUPLICATE                                                                                                                                               ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|HCTxPortArbiter:u_HCTxPortArbiter|CurrState_HCTxArb.100                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|HCTxPortArbiter:u_HCTxPortArbiter|CurrState_HCTxArb.100~DUPLICATE                                                                                                         ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|SOFController:u_SOFController|CurrState_sofCntl.010                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|SOFController:u_SOFController|CurrState_sofCntl.010~DUPLICATE                                                                                                             ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|SOFController:u_SOFController|CurrState_sofCntl.011                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|SOFController:u_SOFController|CurrState_sofCntl.011~DUPLICATE                                                                                                             ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|SOFTransmit:u_SOFTransmit|CurrState_SOFTx.100                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|SOFTransmit:u_SOFTransmit|CurrState_SOFTx.100~DUPLICATE                                                                                                                   ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|TxAddrRegSTB[5]                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|TxAddrRegSTB[5]~DUPLICATE                                                                                                             ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|TxLineControlReg[3]                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|TxLineControlReg[3]~DUPLICATE                                                                                                         ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|transReqSTB                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|transReqSTB~DUPLICATE                                                                                                                 ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|directControl:u_directControl|CurrState_drctCntl.011                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|directControl:u_directControl|CurrState_drctCntl.011~DUPLICATE                                                                                                            ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|directControl:u_directControl|CurrState_drctCntl.100                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|directControl:u_directControl|CurrState_drctCntl.100~DUPLICATE                                                                                                            ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|directControl:u_directControl|CurrState_drctCntl.110                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|directControl:u_directControl|CurrState_drctCntl.110~DUPLICATE                                                                                                            ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|hostcontroller:u_hostController|CurrState_hstCntrl.000010                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|hostcontroller:u_hostController|CurrState_hstCntrl.000010~DUPLICATE                                                                                                       ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|hostcontroller:u_hostController|CurrState_hstCntrl.000110                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|hostcontroller:u_hostController|CurrState_hstCntrl.000110~DUPLICATE                                                                                                       ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|hostcontroller:u_hostController|CurrState_hstCntrl.010101                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|hostcontroller:u_hostController|CurrState_hstCntrl.010101~DUPLICATE                                                                                                       ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|hostcontroller:u_hostController|CurrState_hstCntrl.011000                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|hostcontroller:u_hostController|CurrState_hstCntrl.011000~DUPLICATE                                                                                                       ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|hostcontroller:u_hostController|sendPacketWEn                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|hostcontroller:u_hostController|sendPacketWEn~DUPLICATE                                                                                                                   ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket|CurrState_sndPkt.00001                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket|CurrState_sndPkt.00001~DUPLICATE                                                                                                                  ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket|CurrState_sndPkt.00111                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket|CurrState_sndPkt.00111~DUPLICATE                                                                                                                  ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket|CurrState_sndPkt.01101                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket|CurrState_sndPkt.01101~DUPLICATE                                                                                                                  ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket|CurrState_sndPkt.10000                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket|CurrState_sndPkt.10000~DUPLICATE                                                                                                                  ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket|HCTxPortWEn                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket|HCTxPortWEn~DUPLICATE                                                                                                                             ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket|frameNum[1]                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket|frameNum[1]~DUPLICATE                                                                                                                             ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket|sendPacketRdy                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket|sendPacketRdy~DUPLICATE                                                                                                                           ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacketCheckPreamble:u_sendPacketCheckPreamble|CurrState_sendPktCP.0111                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacketCheckPreamble:u_sendPacketCheckPreamble|CurrState_sendPktCP.0111~DUPLICATE                                                                                      ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacketCheckPreamble:u_sendPacketCheckPreamble|CurrState_sendPktCP.1100                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacketCheckPreamble:u_sendPacketCheckPreamble|CurrState_sendPktCP.1100~DUPLICATE                                                                                      ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacketCheckPreamble:u_sendPacketCheckPreamble|sendPacketPID[3]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacketCheckPreamble:u_sendPacketCheckPreamble|sendPacketPID[3]~DUPLICATE                                                                                              ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.000100                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.000100~DUPLICATE                                                                                      ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.000101                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.000101~DUPLICATE                                                                                      ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.000111                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.000111~DUPLICATE                                                                                      ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.100001                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.100001~DUPLICATE                                                                                      ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.100100                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.100100~DUPLICATE                                                                                      ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.100110                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.100110~DUPLICATE                                                                                      ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.101010                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.101010~DUPLICATE                                                                                      ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.101100                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.101100~DUPLICATE                                                                                      ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.101101                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.101101~DUPLICATE                                                                                      ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.110000                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.110000~DUPLICATE                                                                                      ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.110110                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.110110~DUPLICATE                                                                                      ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|SIEPortData[2]                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|SIEPortData[2]~DUPLICATE                                                                                              ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|i[0]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|i[0]~DUPLICATE                                                                                                        ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processRxByte:u_processRxByte|CurrState_prRxByte.0101                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processRxByte:u_processRxByte|CurrState_prRxByte.0101~DUPLICATE                                                                                       ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processRxByte:u_processRxByte|CurrState_prRxByte.1010                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processRxByte:u_processRxByte|CurrState_prRxByte.1010~DUPLICATE                                                                                       ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processTxByte:u_processTxByte|CurrState_prcTxB.00010                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processTxByte:u_processTxByte|CurrState_prcTxB.00010~DUPLICATE                                                                                        ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processTxByte:u_processTxByte|TxByteFullSpeedRate                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processTxByte:u_processTxByte|TxByteFullSpeedRate~DUPLICATE                                                                                           ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:TxUpdateCRC5|CRCResult[4]                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:TxUpdateCRC5|CRCResult[4]~DUPLICATE                                                                                                        ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:TxUpdateCRC5|i[1]                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:TxUpdateCRC5|i[1]~DUPLICATE                                                                                                                ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC16:RxUpdateCRC16|i[2]                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC16:RxUpdateCRC16|i[2]~DUPLICATE                                                                                                              ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|writeUSBWireData:u_writeUSBWireData|bufferCnt[1]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|writeUSBWireData:u_writeUSBWireData|bufferCnt[1]~DUPLICATE                                                                                            ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|writeUSBWireData:u_writeUSBWireData|bufferCnt[2]                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|writeUSBWireData:u_writeUSBWireData|bufferCnt[2]~DUPLICATE                                                                                            ;                  ;                       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|writeUSBWireData:u_writeUSBWireData|i[1]                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|writeUSBWireData:u_writeUSBWireData|i[1]~DUPLICATE                                                                                                    ;                  ;                       ;
; CPC2:cpc2_inst|video:fake_video|hor[4]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|video:fake_video|hor[4]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; CPC2:cpc2_inst|video:fake_video|pixel_x[8]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|video:fake_video|pixel_x[8]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
; CPC2:cpc2_inst|video:fake_video|pixel_y[5]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; CPC2:cpc2_inst|video:fake_video|pixel_y[5]~DUPLICATE                                                                                                                                                                                 ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                 ;
+--------------------------+----------------+--------------+--------------------------------------------+---------------+---------------------------------------------+
; Name                     ; Ignored Entity ; Ignored From ; Ignored To                                 ; Ignored Value ; Ignored Source                              ;
+--------------------------+----------------+--------------+--------------------------------------------+---------------+---------------------------------------------+
; PLL Bandwidth Preset     ; CPC2_C5G       ;              ; *video720_0002*|altera_pll:altera_pll_i*|* ; AUTO          ; ../../rtl/Altera/video720/video720_0002.qip ;
; PLL Channel Spacing      ; CPC2_C5G       ;              ; *video720_0002*|altera_pll:altera_pll_i*|* ; 0 kHz         ; ../../rtl/Altera/video720/video720_0002.qip ;
; PLL Compensation Mode    ; CPC2_C5G       ;              ; *video720_0002*|altera_pll:altera_pll_i*|* ; DIRECT        ; ../../rtl/Altera/video720/video720_0002.qip ;
; PLL Automatic Self-Reset ; CPC2_C5G       ;              ; *video720_0002*|altera_pll:altera_pll_i*|* ; OFF           ; ../../rtl/Altera/video720/video720_0002.qip ;
+--------------------------+----------------+--------------+--------------------------------------------+---------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 16340 ) ; 0.00 % ( 0 / 16340 )       ; 0.00 % ( 0 / 16340 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 16340 ) ; 0.00 % ( 0 / 16340 )       ; 0.00 % ( 0 / 16340 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 16130 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 176 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 34 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/intelligent/Desktop/Ongoing_Projects/CPC2/Quartus/Quartus/C5G/CPC2.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 6,157 / 29,080        ; 21 %  ;
; ALMs needed [=A-B+C]                                        ; 6,157                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 7,100 / 29,080        ; 24 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,877                 ;       ;
;         [b] ALMs used for LUT logic                         ; 3,763                 ;       ;
;         [c] ALMs used for registers                         ; 1,460                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,072 / 29,080        ; 4 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 129 / 29,080          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 107                   ;       ;
;         [c] Due to LAB input limits                         ; 22                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 875 / 2,908           ; 30 %  ;
;     -- Logic LABs                                           ; 875                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 8,422                 ;       ;
;     -- 7 input functions                                    ; 1,109                 ;       ;
;     -- 6 input functions                                    ; 2,528                 ;       ;
;     -- 5 input functions                                    ; 1,434                 ;       ;
;     -- 4 input functions                                    ; 1,211                 ;       ;
;     -- <=3 input functions                                  ; 2,140                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,729                 ;       ;
; Dedicated logic registers                                   ; 7,473                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 6,674 / 58,160        ; 11 %  ;
;         -- Secondary logic registers                        ; 799 / 58,160          ; 1 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 7,283                 ;       ;
;         -- Routing optimization registers                   ; 190                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 159 / 364             ; 44 %  ;
;     -- Clock pins                                           ; 10 / 14               ; 71 %  ;
;     -- Dedicated input pins                                 ; 3 / 23                ; 13 %  ;
;                                                             ;                       ;       ;
; Global signals                                              ; 7                     ;       ;
; M10K blocks                                                 ; 142 / 446             ; 32 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,099,008 / 4,567,040 ; 24 %  ;
; Total block memory implementation bits                      ; 1,454,080 / 4,567,040 ; 32 %  ;
; Total DSP Blocks                                            ; 0 / 150               ; 0 %   ;
; Fractional PLLs                                             ; 2 / 6                 ; 33 %  ;
; Global clocks                                               ; 7 / 16                ; 44 %  ;
; Quadrant clocks                                             ; 0 / 88                ; 0 %   ;
; Horizontal periphery clocks                                 ; 0 / 12                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 88                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 88                ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 9.7% / 9.9% / 9.1%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 39.4% / 39.9% / 37.9% ;       ;
; Maximum fan-out                                             ; 4349                  ;       ;
; Highest non-global fan-out                                  ; 1961                  ;       ;
; Total fan-out                                               ; 69266                 ;       ;
; Average fan-out                                             ; 3.81                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                 ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 6405 / 29080 ( 22 % ) ; 61 / 29080 ( < 1 % ) ; 0 / 29080 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 6405                  ; 61                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 7029 / 29080 ( 24 % ) ; 74 / 29080 ( < 1 % ) ; 0 / 29080 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1859                  ; 19                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 3731                  ; 33                   ; 0                              ;
;         [c] ALMs used for registers                         ; 1439                  ; 22                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 753 / 29080 ( 3 % )   ; 13 / 29080 ( < 1 % ) ; 0 / 29080 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 129 / 29080 ( < 1 % ) ; 0 / 29080 ( 0 % )    ; 0 / 29080 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 107                   ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 22                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 865 / 2908 ( 30 % )   ; 11 / 2908 ( < 1 % )  ; 0 / 2908 ( 0 % )               ;
;     -- Logic LABs                                           ; 865                   ; 11                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 8326                  ; 96                   ; 0                              ;
;     -- 7 input functions                                    ; 1108                  ; 1                    ; 0                              ;
;     -- 6 input functions                                    ; 2516                  ; 12                   ; 0                              ;
;     -- 5 input functions                                    ; 1412                  ; 22                   ; 0                              ;
;     -- 4 input functions                                    ; 1197                  ; 14                   ; 0                              ;
;     -- <=3 input functions                                  ; 2093                  ; 47                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1710                  ; 19                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;
;         -- Primary logic registers                          ; 6594 / 58160 ( 11 % ) ; 80 / 58160 ( < 1 % ) ; 0 / 58160 ( 0 % )              ;
;         -- Secondary logic registers                        ; 799 / 58160 ( 1 % )   ; 0 / 58160 ( 0 % )    ; 0 / 58160 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;
;         -- Design implementation registers                  ; 7203                  ; 80                   ; 0                              ;
;         -- Routing optimization registers                   ; 190                   ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
;                                                             ;                       ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ;
; I/O pins                                                    ; 156                   ; 0                    ; 3                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                              ;
; Total block memory bits                                     ; 1099008               ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 1454080               ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 142 / 446 ( 31 % )    ; 0 / 446 ( 0 % )      ; 0 / 446 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )      ; 7 / 116 ( 6 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 2 / 6 ( 33 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )       ; 6 / 54 ( 11 % )                ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 2 / 6 ( 33 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 2 / 6 ( 33 % )                 ;
;                                                             ;                       ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                                ;
;     -- Input Connections                                    ; 7729                  ; 119                  ; 3                              ;
;     -- Registered Input Connections                         ; 7362                  ; 90                   ; 0                              ;
;     -- Output Connections                                   ; 70                    ; 94                   ; 7687                           ;
;     -- Registered Output Connections                        ; 5                     ; 93                   ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;
;     -- Total Connections                                    ; 72548                 ; 713                  ; 7821                           ;
;     -- Registered Connections                               ; 39408                 ; 515                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                                ;
;     -- Top                                                  ; 122                   ; 100                  ; 7577                           ;
;     -- sld_hub:auto_hub                                     ; 100                   ; 0                    ; 113                            ;
;     -- hard_block:auto_generated_inst                       ; 7577                  ; 113                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;
;     -- Input Ports                                          ; 41                    ; 16                   ; 13                             ;
;     -- Output Ports                                         ; 81                    ; 34                   ; 17                             ;
;     -- Bidir Ports                                          ; 61                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 4                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 23                   ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 1                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 1                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 1                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 2                    ; 6                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 19                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                        ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; AUD_ADCDAT     ; D7    ; 8A       ; 17           ; 61           ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CLOCK_125_p    ; U12   ; 4A       ; 38           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ;
; CLOCK_125_p(n) ; V12   ; 4A       ; 38           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; Fitter               ;
; CLOCK_50_B5B   ; R20   ; 5B       ; 68           ; 22           ; 43           ; 11                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; CLOCK_50_B6A   ; N20   ; 6A       ; 68           ; 32           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; CLOCK_50_B7A   ; H12   ; 7A       ; 38           ; 61           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CLOCK_50_B8A   ; M10   ; 8A       ; 21           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CPU_RESET_n    ; AB24  ; 5A       ; 68           ; 12           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; HDMI_TX_INT    ; T12   ; 3B       ; 15           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; KEY[0]         ; P11   ; 3B       ; 21           ; 0            ; 0            ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; KEY[1]         ; P12   ; 3B       ; 21           ; 0            ; 17           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; KEY[2]         ; Y15   ; 4A       ; 46           ; 0            ; 0            ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; KEY[3]         ; Y16   ; 4A       ; 46           ; 0            ; 17           ; 31                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; SW[0]          ; AC9   ; 3B       ; 14           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; SW[1]          ; AE10  ; 4A       ; 36           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; SW[2]          ; AD13  ; 4A       ; 34           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; SW[3]          ; AC8   ; 3B       ; 14           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; SW[4]          ; W11   ; 3B       ; 10           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; SW[5]          ; AB10  ; 3B       ; 12           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; SW[6]          ; V10   ; 3B       ; 17           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; SW[7]          ; AC10  ; 3B       ; 12           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; SW[8]          ; Y11   ; 3B       ; 10           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; SW[9]          ; AE19  ; 4A       ; 50           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.2 V        ; Off         ; --                        ; User                 ;
; UART_RX        ; M9    ; 8A       ; 18           ; 61           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; AUD_DACDAT    ; H10   ; 8A       ; 17           ; 61           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_XCK       ; D6    ; 8A       ; 18           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_CLK   ; Y25   ; 5B       ; 68           ; 24           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_DE    ; Y26   ; 5B       ; 68           ; 24           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[0]  ; V23   ; 5B       ; 68           ; 14           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[10] ; R23   ; 5B       ; 68           ; 17           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[11] ; R25   ; 5B       ; 68           ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[12] ; P22   ; 5B       ; 68           ; 26           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[13] ; P23   ; 5B       ; 68           ; 17           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[14] ; N25   ; 5B       ; 68           ; 27           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[15] ; P26   ; 5B       ; 68           ; 27           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[16] ; P21   ; 5B       ; 68           ; 26           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[17] ; R24   ; 5B       ; 68           ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[18] ; R26   ; 5B       ; 68           ; 24           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[19] ; AB26  ; 5B       ; 68           ; 22           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[1]  ; AA26  ; 5B       ; 68           ; 22           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[20] ; AA24  ; 5B       ; 68           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[21] ; AB25  ; 5B       ; 68           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[22] ; AC25  ; 5B       ; 68           ; 17           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[23] ; AD25  ; 5B       ; 68           ; 17           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[2]  ; W25   ; 5B       ; 68           ; 26           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[3]  ; W26   ; 5B       ; 68           ; 26           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[4]  ; V24   ; 5B       ; 68           ; 14           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[5]  ; V25   ; 5B       ; 68           ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[6]  ; U24   ; 5B       ; 68           ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[7]  ; T23   ; 5B       ; 68           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[8]  ; T24   ; 5B       ; 68           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[9]  ; T26   ; 5B       ; 68           ; 24           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_HS    ; U26   ; 5B       ; 68           ; 27           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_VS    ; U25   ; 5B       ; 68           ; 27           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; I2C_SCL       ; B7    ; 8A       ; 19           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[0]       ; L7    ; 8A       ; 10           ; 61           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[1]       ; K6    ; 8A       ; 10           ; 61           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[2]       ; D8    ; 8A       ; 10           ; 61           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[3]       ; E9    ; 8A       ; 10           ; 61           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[4]       ; A5    ; 8A       ; 21           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[5]       ; B6    ; 8A       ; 21           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[6]       ; H8    ; 8A       ; 19           ; 61           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDG[7]       ; H9    ; 8A       ; 19           ; 61           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]       ; F7    ; 8A       ; 14           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]       ; F6    ; 8A       ; 15           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]       ; G6    ; 8A       ; 15           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]       ; G7    ; 8A       ; 14           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]       ; J8    ; 8A       ; 14           ; 61           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]       ; J7    ; 8A       ; 12           ; 61           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]       ; K10   ; 8A       ; 12           ; 61           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]       ; K8    ; 8A       ; 14           ; 61           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]       ; H7    ; 8A       ; 12           ; 61           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]       ; J10   ; 8A       ; 12           ; 61           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_CLK        ; AB6   ; 3A       ; 4            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[0]     ; B25   ; 6A       ; 68           ; 47           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[10]    ; G20   ; 6A       ; 68           ; 52           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[11]    ; F21   ; 6A       ; 68           ; 52           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[12]    ; E21   ; 6A       ; 68           ; 52           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[13]    ; F22   ; 6A       ; 68           ; 52           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[14]    ; J25   ; 6A       ; 68           ; 32           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[15]    ; J26   ; 6A       ; 68           ; 32           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[16]    ; N24   ; 6A       ; 68           ; 33           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[17]    ; M24   ; 6A       ; 68           ; 33           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[1]     ; B26   ; 6A       ; 68           ; 47           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[2]     ; H19   ; 6A       ; 68           ; 49           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[3]     ; H20   ; 6A       ; 68           ; 49           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[4]     ; D25   ; 6A       ; 68           ; 49           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[5]     ; C25   ; 6A       ; 68           ; 49           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[6]     ; J20   ; 6A       ; 68           ; 51           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[7]     ; J21   ; 6A       ; 68           ; 51           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[8]     ; D22   ; 6A       ; 68           ; 51           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_A[9]     ; E23   ; 6A       ; 68           ; 51           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_CE_n     ; N23   ; 6A       ; 68           ; 35           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_LB_n     ; H25   ; 6A       ; 68           ; 35           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_OE_n     ; M22   ; 6A       ; 68           ; 35           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_UB_n     ; M25   ; 6A       ; 68           ; 37           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SRAM_WE_n     ; G25   ; 6A       ; 68           ; 35           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; UART_TX       ; L9    ; 8A       ; 18           ; 61           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                               ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------+
; AUD_ADCLRCK ; C7    ; 8A       ; 17           ; 61           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; AUD_BCLK    ; E6    ; 8A       ; 18           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; AUD_DACLRCK ; G10   ; 8A       ; 17           ; 61           ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[0]     ; T21   ; 5B       ; 68           ; 14           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[10]    ; U19   ; 5A       ; 68           ; 10           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[11]    ; U22   ; 5A       ; 68           ; 12           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[12]    ; P8    ; 3A       ; 7            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[13]    ; R8    ; 3A       ; 7            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[14]    ; R9    ; 3A       ; 6            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[15]    ; R10   ; 3A       ; 6            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[16]    ; F26   ; 6A       ; 68           ; 33           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[17]    ; Y9    ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[18]    ; G26   ; 6A       ; 68           ; 33           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[19]    ; Y8    ; 3A       ; 6            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[1]     ; D26   ; 6A       ; 68           ; 37           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[20]    ; AA7   ; 3A       ; 6            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[21]    ; AA6   ; 3A       ; 4            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[22]    ; AD7   ; 3A       ; 7            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[23]    ; AD6   ; 3A       ; 7            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[24]    ; U20   ; 5A       ; 68           ; 13           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[25]    ; V22   ; 5A       ; 68           ; 12           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[26]    ; V20   ; 5A       ; 68           ; 10           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[27]    ; W21   ; 5A       ; 68           ; 11           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[28]    ; W20   ; 5A       ; 68           ; 11           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[29]    ; Y24   ; 5A       ; 68           ; 13           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[2]     ; K25   ; 6A       ; 68           ; 40           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[30]    ; Y23   ; 5A       ; 68           ; 13           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[31]    ; AA23  ; 5A       ; 68           ; 11           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[32]    ; AA22  ; 5A       ; 68           ; 11           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[33]    ; AC24  ; 5A       ; 68           ; 12           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[34]    ; AC23  ; 5A       ; 68           ; 10           ; 94           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[35]    ; AC22  ; 5A       ; 68           ; 10           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[3]     ; E26   ; 6A       ; 68           ; 37           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[4]     ; K26   ; 6A       ; 68           ; 40           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[5]     ; M26   ; 6A       ; 68           ; 37           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[6]     ; M21   ; 6A       ; 68           ; 32           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[7]     ; P20   ; 5B       ; 68           ; 22           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[8]     ; T22   ; 5B       ; 68           ; 14           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; GPIO[9]     ; T19   ; 5A       ; 68           ; 13           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; I2C_SDA     ; G11   ; 7A       ; 38           ; 61           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen ;
; SD_CMD      ; W8    ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; SD_DAT[0]   ; U7    ; 3A       ; 2            ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; SD_DAT[1]   ; T7    ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; SD_DAT[2]   ; V8    ; 3A       ; 2            ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; SD_DAT[3]   ; T8    ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; SRAM_D[0]   ; E24   ; 6A       ; 68           ; 40           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; SRAM_D[10]  ; H22   ; 6A       ; 68           ; 45           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; SRAM_D[11]  ; J23   ; 6A       ; 68           ; 45           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; SRAM_D[12]  ; F23   ; 6A       ; 68           ; 45           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; SRAM_D[13]  ; G22   ; 6A       ; 68           ; 45           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; SRAM_D[14]  ; L22   ; 6A       ; 68           ; 47           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; SRAM_D[15]  ; K21   ; 6A       ; 68           ; 47           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; SRAM_D[1]   ; E25   ; 6A       ; 68           ; 40           ; 94           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; SRAM_D[2]   ; K24   ; 6A       ; 68           ; 41           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; SRAM_D[3]   ; K23   ; 6A       ; 68           ; 41           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; SRAM_D[4]   ; F24   ; 6A       ; 68           ; 41           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; SRAM_D[5]   ; G24   ; 6A       ; 68           ; 41           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; SRAM_D[6]   ; L23   ; 6A       ; 68           ; 43           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; SRAM_D[7]   ; L24   ; 6A       ; 68           ; 43           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; SRAM_D[8]   ; H23   ; 6A       ; 68           ; 43           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
; SRAM_D[9]   ; H24   ; 6A       ; 68           ; 43           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 10 / 32 ( 31 % )  ; 1.2V          ; --           ; 2.5V          ;
; 4A       ; 7 / 80 ( 9 % )    ; 1.2V          ; --           ; 2.5V          ;
; 5A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 6A       ; 48 / 48 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 7A       ; 2 / 80 ( 3 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 28 / 32 ( 88 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                  ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage   ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; A2       ; 396        ; 9A       ; ^MSEL2                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A4       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A5       ; 344        ; 8A       ; LEDG[4]                         ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ; 392        ; 9A       ; ^CONF_DONE                      ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A7       ; 348        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 308        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 310        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; A11      ; 322        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 332        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 330        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 300        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A16      ; 294        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 292        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 290        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 288        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A20      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; A21      ; 274        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 270        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 268        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 269        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A25      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA3      ; 14         ; B0L      ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA4      ; 15         ; B0L      ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA6      ; 45         ; 3A       ; GPIO[21]                        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA7      ; 47         ; 3A       ; GPIO[20]                        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA8      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; AA11     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA13     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA14     ; 87         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA15     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA16     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA18     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA19     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; AA21     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA22     ; 170        ; 5A       ; GPIO[32]                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA23     ; 172        ; 5A       ; GPIO[31]                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 187        ; 5B       ; HDMI_TX_D[20]                   ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA26     ; 201        ; 5B       ; HDMI_TX_D[1]                    ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ; 21         ; B0L      ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AB2      ; 20         ; B0L      ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB5      ; 33         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB6      ; 43         ; 3A       ; SD_CLK                          ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB7      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AB8      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB9      ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AB10     ; 61         ; 3B       ; SW[5]                           ; input  ; 1.2 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB11     ; 63         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 65         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; AB14     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB15     ; 105        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB16     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB17     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB19     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB20     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB21     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB22     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB23     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AB24     ; 176        ; 5A       ; CPU_RESET_n                     ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AB25     ; 189        ; 5B       ; HDMI_TX_D[21]                   ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 199        ; 5B       ; HDMI_TX_D[19]                   ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC3      ; 18         ; B0L      ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AC4      ; 19         ; B0L      ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC6      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AC7      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AC8      ; 62         ; 3B       ; SW[3]                           ; input  ; 1.2 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC9      ; 64         ; 3B       ; SW[0]                           ; input  ; 1.2 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ; 59         ; 3B       ; SW[7]                           ; input  ; 1.2 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC11     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC12     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AC13     ; 102        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC14     ; 104        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC15     ; 103        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; AC17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC18     ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC19     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC20     ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC22     ; 166        ; 5A       ; GPIO[35]                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AC23     ; 168        ; 5A       ; GPIO[34]                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AC24     ; 174        ; 5A       ; GPIO[33]                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AC25     ; 193        ; 5B       ; HDMI_TX_D[22]                   ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD1      ; 25         ; B0L      ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AD2      ; 24         ; B0L      ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD5      ; 35         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AD6      ; 51         ; 3A       ; GPIO[23]                        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD7      ; 53         ; 3A       ; GPIO[22]                        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD8      ; 73         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD9      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; AD10     ; 96         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 88         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 91         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD13     ; 93         ; 4A       ; SW[2]                           ; input  ; 1.2 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD15     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AD16     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD17     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD18     ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; AD20     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD22     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD23     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD25     ; 191        ; 5B       ; HDMI_TX_D[23]                   ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE3      ; 22         ; B0L      ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AE4      ; 23         ; B0L      ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AE5      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE6      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE7      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE8      ; 71         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE10     ; 94         ; 4A       ; SW[1]                           ; input  ; 1.2 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE11     ; 86         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; AE13     ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE15     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE17     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE18     ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 125        ; 4A       ; SW[9]                           ; input  ; 1.2 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE21     ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; AE23     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE26     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF4      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF5      ; 37         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AF6      ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF10     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF11     ; 101        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF12     ; 99         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF13     ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; AF16     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF20     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF21     ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF25     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; RREF                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B5       ; 394        ; 9A       ; ^nSTATUS                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B6       ; 346        ; 8A       ; LEDG[5]                         ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 350        ; 8A       ; I2C_SCL                         ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B9       ; 314        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B10      ; 320        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 334        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 328        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; B14      ; 302        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B15      ; 304        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B16      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; B17      ; 298        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B19      ; 282        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B20      ; 278        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 276        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 272        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B23      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; B24      ; 267        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B25      ; 247        ; 6A       ; SRAM_A[0]                       ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; B26      ; 249        ; 6A       ; SRAM_A[1]                       ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C7       ; 358        ; 8A       ; AUD_ADCLRCK                     ; bidir  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; C9       ; 312        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 318        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C12      ; 338        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 336        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 307        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 306        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C17      ; 296        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 286        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 284        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 280        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C22      ; 266        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 264        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C24      ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C25      ; 253        ; 6A       ; SRAM_A[5]                       ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; C26      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D5       ; 395        ; 9A       ; ^nCE                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D6       ; 352        ; 8A       ; AUD_XCK                         ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D7       ; 356        ; 8A       ; AUD_ADCDAT                      ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D8       ; 372        ; 8A       ; LEDG[2]                         ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D10      ; 316        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 340        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 342        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 341        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D15      ; 309        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 317        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 293        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D18      ; 291        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D20      ; 277        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 275        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 255        ; 6A       ; SRAM_A[8]                       ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; D23      ; 262        ; 7A       ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D24      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D25      ; 251        ; 6A       ; SRAM_A[4]                       ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; D26      ; 227        ; 6A       ; GPIO[1]                         ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; E1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E6       ; 354        ; 8A       ; AUD_BCLK                        ; bidir  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E8       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; E9       ; 374        ; 8A       ; LEDG[3]                         ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E10      ; 324        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E11      ; 326        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E13      ; 339        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E14      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E15      ; 325        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 315        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E18      ; 299        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 285        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 283        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 259        ; 6A       ; SRAM_A[12]                      ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; E22      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; E23      ; 257        ; 6A       ; SRAM_A[9]                       ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; E24      ; 231        ; 6A       ; SRAM_D[0]                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; E25      ; 233        ; 6A       ; SRAM_D[1]                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; E26      ; 229        ; 6A       ; GPIO[3]                         ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; F1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F5       ; 398        ; 9A       ; ^nCONFIG                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F6       ; 360        ; 8A       ; LEDR[1]                         ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; F7       ; 366        ; 8A       ; LEDR[0]                         ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F12      ; 333        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F13      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F14      ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F16      ; 323        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F18      ; 301        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F19      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F21      ; 260        ; 6A       ; SRAM_A[11]                      ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; F22      ; 261        ; 6A       ; SRAM_A[13]                      ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; F23      ; 243        ; 6A       ; SRAM_D[12]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; F24      ; 235        ; 6A       ; SRAM_D[4]                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; F25      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; F26      ; 219        ; 6A       ; GPIO[16]                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; G1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G6       ; 362        ; 8A       ; LEDR[2]                         ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G7       ; 364        ; 8A       ; LEDR[3]                         ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G9       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G10      ; 357        ; 8A       ; AUD_DACLRCK                     ; bidir  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 329        ; 7A       ; I2C_SDA                         ; bidir  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 331        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G14      ; 313        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G15      ; 311        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 279        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 281        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G19      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G20      ; 258        ; 6A       ; SRAM_A[10]                      ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; G21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G22      ; 245        ; 6A       ; SRAM_D[13]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; G23      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G24      ; 237        ; 6A       ; SRAM_D[5]                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; G25      ; 223        ; 6A       ; SRAM_WE_n                       ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; G26      ; 221        ; 6A       ; GPIO[18]                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; H1       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H5       ; 400        ; 9A       ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H7       ; 368        ; 8A       ; LEDR[8]                         ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 347        ; 8A       ; LEDG[6]                         ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ; 349        ; 8A       ; LEDG[7]                         ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H10      ; 355        ; 8A       ; AUD_DACDAT                      ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H12      ; 327        ; 7A       ; CLOCK_50_B7A                    ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 297        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 295        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 263        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H17      ; 273        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 271        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 250        ; 6A       ; SRAM_A[2]                       ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; H20      ; 252        ; 6A       ; SRAM_A[3]                       ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; H21      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; H22      ; 242        ; 6A       ; SRAM_D[10]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; H23      ; 239        ; 6A       ; SRAM_D[8]                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; H24      ; 241        ; 6A       ; SRAM_D[9]                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; H25      ; 225        ; 6A       ; SRAM_LB_n                       ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; H26      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J5       ; 399        ; 9A       ; ^MSEL4                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J7       ; 370        ; 8A       ; LEDR[5]                         ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ; 365        ; 8A       ; LEDR[4]                         ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J10      ; 369        ; 8A       ; LEDR[9]                         ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ; 289        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J12      ; 287        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J16      ; 265        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J20      ; 254        ; 6A       ; SRAM_A[6]                       ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; J21      ; 256        ; 6A       ; SRAM_A[7]                       ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; J22      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; J23      ; 244        ; 6A       ; SRAM_D[11]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; J24      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; J25      ; 215        ; 6A       ; SRAM_A[14]                      ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; J26      ; 217        ; 6A       ; SRAM_A[15]                      ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; K1       ; 2          ; B1L      ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K2       ; 3          ; B1L      ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K5       ; 397        ; 9A       ; ^MSEL3                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K6       ; 373        ; 8A       ; LEDG[1]                         ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K8       ; 363        ; 8A       ; LEDR[7]                         ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ; 361        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K10      ; 367        ; 8A       ; LEDR[6]                         ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K11      ; 305        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K21      ; 248        ; 6A       ; SRAM_D[15]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; K22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K23      ; 236        ; 6A       ; SRAM_D[3]                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; K24      ; 234        ; 6A       ; SRAM_D[2]                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; K25      ; 230        ; 6A       ; GPIO[2]                         ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; K26      ; 232        ; 6A       ; GPIO[4]                         ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L6       ; 393        ; 9A       ; ^MSEL1                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L7       ; 371        ; 8A       ; LEDG[0]                         ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 359        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 353        ; 8A       ; UART_TX                         ; output ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; L10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L11      ; 337        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; L12      ; 303        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; L13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L21      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; L22      ; 246        ; 6A       ; SRAM_D[14]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L23      ; 238        ; 6A       ; SRAM_D[6]                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L24      ; 240        ; 6A       ; SRAM_D[7]                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L25      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L26      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; M1       ; 5          ; B1L      ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; M2       ; 4          ; B1L      ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M6       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; M7       ; 391        ; 9A       ; ^MSEL0                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M9       ; 351        ; 8A       ; UART_RX                         ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ; 345        ; 8A       ; CLOCK_50_B8A                    ; input  ; 2.5 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M11      ; 335        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; M12      ; 321        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M21      ; 216        ; 6A       ; GPIO[6]                         ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; M22      ; 224        ; 6A       ; SRAM_OE_n                       ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; M23      ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; M24      ; 220        ; 6A       ; SRAM_A[17]                      ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; M25      ; 226        ; 6A       ; SRAM_UB_n                       ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; M26      ; 228        ; 6A       ; GPIO[5]                         ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N7       ; 1          ; B1L      ; GND                             ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; N8       ; 36         ; 3A       ; ^DCLK                           ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; N9       ; 343        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; N10      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N12      ; 319        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; N13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N20      ; 214        ; 6A       ; CLOCK_50_B6A                    ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N22      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; N23      ; 222        ; 6A       ; SRAM_CE_n                       ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N24      ; 218        ; 6A       ; SRAM_A[16]                      ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N25      ; 210        ; 5B       ; HDMI_TX_D[14]                   ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N26      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; P1       ; 6          ; B1L      ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; P2       ; 7          ; B1L      ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P6       ; 0          ; B1L      ; GND                             ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P8       ; 52         ; 3A       ; GPIO[12]                        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P10      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; P11      ; 84         ; 3B       ; KEY[0]                          ; input  ; 1.2 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P12      ; 82         ; 3B       ; KEY[1]                          ; input  ; 1.2 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P20      ; 200        ; 5B       ; GPIO[7]                         ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; P21      ; 206        ; 5B       ; HDMI_TX_D[16]                   ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; P22      ; 208        ; 5B       ; HDMI_TX_D[12]                   ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; P23      ; 192        ; 5B       ; HDMI_TX_D[13]                   ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; P24      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P25      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; P26      ; 212        ; 5B       ; HDMI_TX_D[15]                   ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R6       ; 30         ; 3A       ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;           ; --           ; N               ; no       ; Off          ;
; R7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R8       ; 50         ; 3A       ; GPIO[13]                        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; R9       ; 48         ; 3A       ; GPIO[14]                        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; R10      ; 46         ; 3A       ; GPIO[15]                        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; R11      ; 60         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R20      ; 198        ; 5B       ; CLOCK_50_B5B                    ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R21      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; R22      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; R23      ; 190        ; 5B       ; HDMI_TX_D[10]                   ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R24      ; 194        ; 5B       ; HDMI_TX_D[17]                   ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R25      ; 196        ; 5B       ; HDMI_TX_D[11]                   ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R26      ; 204        ; 5B       ; HDMI_TX_D[18]                   ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T1       ; 9          ; B1L      ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; T2       ; 8          ; B1L      ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T6       ; 34         ; 3A       ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;           ; --           ; N               ; no       ; Off          ;
; T7       ; 38         ; 3A       ; SD_DAT[1]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T8       ; 40         ; 3A       ; SD_DAT[3]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ; 56         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T11      ; 58         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 66         ; 3B       ; HDMI_TX_INT                     ; input  ; 1.2 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 68         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T17      ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T19      ; 179        ; 5A       ; GPIO[9]                         ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T21      ; 182        ; 5B       ; GPIO[0]                         ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T22      ; 184        ; 5B       ; GPIO[8]                         ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T23      ; 186        ; 5B       ; HDMI_TX_D[7]                    ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T24      ; 188        ; 5B       ; HDMI_TX_D[8]                    ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T25      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; T26      ; 202        ; 5B       ; HDMI_TX_D[9]                    ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U6       ; 31         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; U7       ; 39         ; 3A       ; SD_DAT[0]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; U9       ; 54         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 100        ; 4A       ; CLOCK_125_p                     ; input  ; LVDS         ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U14      ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; U19      ; 167        ; 5A       ; GPIO[10]                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U20      ; 181        ; 5A       ; GPIO[24]                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; U22      ; 177        ; 5A       ; GPIO[11]                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U23      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U24      ; 195        ; 5B       ; HDMI_TX_D[6]                    ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U25      ; 211        ; 5B       ; HDMI_TX_VS                      ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U26      ; 213        ; 5B       ; HDMI_TX_HS                      ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; V1       ; 13         ; B1L      ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V2       ; 12         ; B1L      ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V6       ; 26         ; B0L      ; GND                             ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; V7       ; 28         ; 3A       ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;           ; --           ; N               ; no       ; Off          ;
; V8       ; 41         ; 3A       ; SD_DAT[2]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V9       ; 70         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 72         ; 3B       ; SW[6]                           ; input  ; 1.2 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; V12      ; 98         ; 4A       ; CLOCK_125_p(n)                  ; input  ; LVDS         ;           ; Column I/O   ; N               ; no       ; Off          ;
; V13      ; 92         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V17      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 169        ; 5A       ; GPIO[26]                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; V21      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; V22      ; 175        ; 5A       ; GPIO[25]                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; V23      ; 183        ; 5B       ; HDMI_TX_D[0]                    ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ; 185        ; 5B       ; HDMI_TX_D[4]                    ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; V25      ; 197        ; 5B       ; HDMI_TX_D[5]                    ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W3       ; 10         ; B1L      ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; W4       ; 11         ; B1L      ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W6       ; 27         ; B0L      ; GND                             ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W8       ; 42         ; 3A       ; SD_CMD                          ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W10      ; 69         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W11      ; 57         ; 3B       ; SW[4]                           ; input  ; 1.2 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W12      ; 97         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W13      ; 90         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; W15      ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W18      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W19      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W20      ; 171        ; 5A       ; GPIO[28]                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 173        ; 5A       ; GPIO[27]                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; W23      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; W24      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W25      ; 207        ; 5B       ; HDMI_TX_D[2]                    ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 209        ; 5B       ; HDMI_TX_D[3]                    ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; Y1       ; 17         ; B0L      ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y2       ; 16         ; B0L      ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y5       ; 32         ; 3A       ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;           ; --           ; N               ; no       ; Off          ;
; Y6       ; 29         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; Y7       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; Y8       ; 49         ; 3A       ; GPIO[19]                        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y9       ; 44         ; 3A       ; GPIO[17]                        ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y10      ; 67         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 55         ; 3B       ; SW[8]                           ; input  ; 1.2 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y13      ; 95         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y14      ; 89         ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 116        ; 4A       ; KEY[2]                          ; input  ; 1.2 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 114        ; 4A       ; KEY[3]                          ; input  ; 1.2 V        ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; Y18      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y21      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y23      ; 178        ; 5A       ; GPIO[30]                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 180        ; 5A       ; GPIO[29]                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ; 203        ; 5B       ; HDMI_TX_CLK                     ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; Y26      ; 205        ; 5B       ; HDMI_TX_DE                      ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+
;                                                                                                                                                  ;                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+
; CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                             ;
;     -- PLL Type                                                                                                                                  ; Integer PLL                 ;
;     -- PLL Location                                                                                                                              ; FRACTIONALPLL_X68_Y1_N0     ;
;     -- PLL Feedback clock type                                                                                                                   ; none                        ;
;     -- PLL Bandwidth                                                                                                                             ; Auto (Low)                  ;
;         -- PLL Bandwidth Range                                                                                                                   ; 600000 to 300000 Hz         ;
;     -- Reference Clock Frequency                                                                                                                 ; 50.0 MHz                    ;
;     -- Reference Clock Sourced by                                                                                                                ; Dedicated Pin               ;
;     -- PLL VCO Frequency                                                                                                                         ; 960.0 MHz                   ;
;     -- PLL Operation Mode                                                                                                                        ; Direct                      ;
;     -- PLL Freq Min Lock                                                                                                                         ; 31.250000 MHz               ;
;     -- PLL Freq Max Lock                                                                                                                         ; 72.916666 MHz               ;
;     -- PLL Enable                                                                                                                                ; On                          ;
;     -- PLL Fractional Division                                                                                                                   ; N/A                         ;
;     -- M Counter                                                                                                                                 ; 96                          ;
;     -- N Counter                                                                                                                                 ; 5                           ;
;     -- PLL Refclk Select                                                                                                                         ;                             ;
;             -- PLL Refclk Select Location                                                                                                        ; PLLREFCLKSELECT_X68_Y7_N0   ;
;             -- PLL Reference Clock Input 0 source                                                                                                ; clk_2                       ;
;             -- PLL Reference Clock Input 1 source                                                                                                ; ref_clk1                    ;
;             -- ADJPLLIN source                                                                                                                   ; N/A                         ;
;             -- CORECLKIN source                                                                                                                  ; N/A                         ;
;             -- IQTXRXCLKIN source                                                                                                                ; N/A                         ;
;             -- PLLIQCLKIN source                                                                                                                 ; N/A                         ;
;             -- RXIQCLKIN source                                                                                                                  ; N/A                         ;
;             -- CLKIN(0) source                                                                                                                   ; N/A                         ;
;             -- CLKIN(1) source                                                                                                                   ; N/A                         ;
;             -- CLKIN(2) source                                                                                                                   ; CLOCK_50_B5B~input          ;
;             -- CLKIN(3) source                                                                                                                   ; N/A                         ;
;     -- PLL Output Counter                                                                                                                        ;                             ;
;         -- CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                             ;
;             -- Output Clock Frequency                                                                                                            ; 64.0 MHz                    ;
;             -- Output Clock Location                                                                                                             ; PLLOUTPUTCOUNTER_X68_Y0_N1  ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                            ; On                          ;
;             -- Duty Cycle                                                                                                                        ; 50.0000                     ;
;             -- Phase Shift                                                                                                                       ; 0.000000 degrees            ;
;             -- C Counter                                                                                                                         ; 15                          ;
;             -- C Counter PH Mux PRST                                                                                                             ; 0                           ;
;             -- C Counter PRST                                                                                                                    ; 1                           ;
;         -- CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                             ;
;             -- Output Clock Frequency                                                                                                            ; 48.0 MHz                    ;
;             -- Output Clock Location                                                                                                             ; PLLOUTPUTCOUNTER_X68_Y2_N1  ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                            ; Off                         ;
;             -- Duty Cycle                                                                                                                        ; 50.0000                     ;
;             -- Phase Shift                                                                                                                       ; 0.000000 degrees            ;
;             -- C Counter                                                                                                                         ; 20                          ;
;             -- C Counter PH Mux PRST                                                                                                             ; 0                           ;
;             -- C Counter PRST                                                                                                                    ; 1                           ;
;         -- CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER ;                             ;
;             -- Output Clock Frequency                                                                                                            ; 40.0 MHz                    ;
;             -- Output Clock Location                                                                                                             ; PLLOUTPUTCOUNTER_X68_Y1_N1  ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                            ; Off                         ;
;             -- Duty Cycle                                                                                                                        ; 50.0000                     ;
;             -- Phase Shift                                                                                                                       ; 0.000000 degrees            ;
;             -- C Counter                                                                                                                         ; 24                          ;
;             -- C Counter PH Mux PRST                                                                                                             ; 0                           ;
;             -- C Counter PRST                                                                                                                    ; 1                           ;
;         -- CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER ;                             ;
;             -- Output Clock Frequency                                                                                                            ; 16.0 MHz                    ;
;             -- Output Clock Location                                                                                                             ; PLLOUTPUTCOUNTER_X68_Y5_N1  ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                            ; Off                         ;
;             -- Duty Cycle                                                                                                                        ; 50.0000                     ;
;             -- Phase Shift                                                                                                                       ; 0.000000 degrees            ;
;             -- C Counter                                                                                                                         ; 60                          ;
;             -- C Counter PH Mux PRST                                                                                                             ; 0                           ;
;             -- C Counter PRST                                                                                                                    ; 1                           ;
;         -- CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|general[4].gpll~PLL_OUTPUT_COUNTER ;                             ;
;             -- Output Clock Frequency                                                                                                            ; 4.0 MHz                     ;
;             -- Output Clock Location                                                                                                             ; PLLOUTPUTCOUNTER_X68_Y3_N1  ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                            ; Off                         ;
;             -- Duty Cycle                                                                                                                        ; 50.0000                     ;
;             -- Phase Shift                                                                                                                       ; 0.000000 degrees            ;
;             -- C Counter                                                                                                                         ; 240                         ;
;             -- C Counter PH Mux PRST                                                                                                             ; 0                           ;
;             -- C Counter PRST                                                                                                                    ; 1                           ;
;                                                                                                                                                  ;                             ;
; CPC2:cpc2_inst|audio_clock:audio_clk|audio_clock_0002:audio_clock_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                    ;                             ;
;     -- PLL Type                                                                                                                                  ; Integer PLL                 ;
;     -- PLL Location                                                                                                                              ; FRACTIONALPLL_X68_Y54_N0    ;
;     -- PLL Feedback clock type                                                                                                                   ; none                        ;
;     -- PLL Bandwidth                                                                                                                             ; Auto (Low)                  ;
;         -- PLL Bandwidth Range                                                                                                                   ; 800000 to 400000 Hz         ;
;     -- Reference Clock Frequency                                                                                                                 ; 12.0 MHz                    ;
;     -- Reference Clock Sourced by                                                                                                                ; Dedicated Pin               ;
;     -- PLL VCO Frequency                                                                                                                         ; 300.0 MHz                   ;
;     -- PLL Operation Mode                                                                                                                        ; Direct                      ;
;     -- PLL Freq Min Lock                                                                                                                         ; 12.000000 MHz               ;
;     -- PLL Freq Max Lock                                                                                                                         ; 28.000000 MHz               ;
;     -- PLL Enable                                                                                                                                ; On                          ;
;     -- PLL Fractional Division                                                                                                                   ; N/A                         ;
;     -- M Counter                                                                                                                                 ; 50                          ;
;     -- N Counter                                                                                                                                 ; 2                           ;
;     -- PLL Refclk Select                                                                                                                         ;                             ;
;             -- PLL Refclk Select Location                                                                                                        ; PLLREFCLKSELECT_X68_Y60_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                ; clk_0                       ;
;             -- PLL Reference Clock Input 1 source                                                                                                ; ref_clk1                    ;
;             -- ADJPLLIN source                                                                                                                   ; N/A                         ;
;             -- CORECLKIN source                                                                                                                  ; N/A                         ;
;             -- IQTXRXCLKIN source                                                                                                                ; N/A                         ;
;             -- PLLIQCLKIN source                                                                                                                 ; N/A                         ;
;             -- RXIQCLKIN source                                                                                                                  ; N/A                         ;
;             -- CLKIN(0) source                                                                                                                   ; CLOCK_50_B7A~input          ;
;             -- CLKIN(1) source                                                                                                                   ; N/A                         ;
;             -- CLKIN(2) source                                                                                                                   ; N/A                         ;
;             -- CLKIN(3) source                                                                                                                   ; N/A                         ;
;     -- PLL Output Counter                                                                                                                        ;                             ;
;         -- CPC2:cpc2_inst|audio_clock:audio_clk|audio_clock_0002:audio_clock_inst|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER     ;                             ;
;             -- Output Clock Frequency                                                                                                            ; 1.0 MHz                     ;
;             -- Output Clock Location                                                                                                             ; PLLOUTPUTCOUNTER_X68_Y53_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                            ; Off                         ;
;             -- Duty Cycle                                                                                                                        ; 50.0000                     ;
;             -- Phase Shift                                                                                                                       ; 0.000000 degrees            ;
;             -- C Counter                                                                                                                         ; 300                         ;
;             -- C Counter PH Mux PRST                                                                                                             ; 0                           ;
;             -- C Counter PRST                                                                                                                    ; 1                           ;
;                                                                                                                                                  ;                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                  ; Library Name ;
+---------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |CPC2_C5G                                                                 ; 6156.5 (16.5)        ; 7100.0 (17.0)                    ; 1072.5 (0.5)                                      ; 129.0 (0.0)                      ; 0.0 (0.0)            ; 8422 (22)           ; 7473 (0)                  ; 0 (0)         ; 1099008           ; 142   ; 0          ; 159  ; 0            ; |CPC2_C5G                                                                                                                                                                                                            ; work         ;
;    |CPC2:cpc2_inst|                                                       ; 6084.0 (8.8)         ; 7010.5 (11.3)                    ; 1055.5 (2.5)                                      ; 129.0 (0.0)                      ; 0.0 (0.0)            ; 8304 (15)           ; 7393 (19)                 ; 0 (0)         ; 1099008           ; 142   ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst                                                                                                                                                                                             ; work         ;
;       |audio_clock:audio_clk|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|audio_clock:audio_clk                                                                                                                                                                       ; audio_clock  ;
;          |audio_clock_0002:audio_clock_inst|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|audio_clock:audio_clk|audio_clock_0002:audio_clock_inst                                                                                                                                     ; audio_clock  ;
;             |altera_pll:altera_pll_i|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|audio_clock:audio_clk|audio_clock_0002:audio_clock_inst|altera_pll:altera_pll_i                                                                                                             ; work         ;
;       |bidirbuf:sdram_buffer|                                             ; 4.0 (0.0)            ; 4.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|bidirbuf:sdram_buffer                                                                                                                                                                       ; work         ;
;          |bidirbuf_iobuf_bidir_bqo:bidirbuf_iobuf_bidir_bqo_component|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|bidirbuf:sdram_buffer|bidirbuf_iobuf_bidir_bqo:bidirbuf_iobuf_bidir_bqo_component                                                                                                           ; work         ;
;       |cache_byte:c|                                                      ; 2446.2 (2446.2)      ; 3085.9 (3085.9)                  ; 749.5 (749.5)                                     ; 109.9 (109.9)                    ; 0.0 (0.0)            ; 2497 (2497)         ; 4139 (4139)               ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cache_byte:c                                                                                                                                                                                ; work         ;
;          |cache_d:cache_inst|                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cache_byte:c|cache_d:cache_inst                                                                                                                                                             ; work         ;
;             |altsyncram:altsyncram_component|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cache_byte:c|cache_d:cache_inst|altsyncram:altsyncram_component                                                                                                                             ; work         ;
;                |altsyncram_ipj2:auto_generated|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cache_byte:c|cache_d:cache_inst|altsyncram:altsyncram_component|altsyncram_ipj2:auto_generated                                                                                              ; work         ;
;       |cpc_core:core|                                                     ; 1340.7 (19.8)        ; 1440.8 (27.4)                    ; 107.1 (7.6)                                       ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 2035 (29)           ; 901 (24)                  ; 0 (0)         ; 794752            ; 100   ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core                                                                                                                                                                               ; work         ;
;          |a40010:gate_array|                                              ; 32.8 (32.8)          ; 33.9 (33.9)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|a40010:gate_array                                                                                                                                                             ; work         ;
;          |crtc6845:crtc|                                                  ; 57.0 (0.0)           ; 68.2 (0.0)                       ; 11.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (0)              ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc                                                                                                                                                                 ; work         ;
;             |crtc_gen:crtc_gen|                                           ; 31.6 (31.6)          ; 32.8 (32.8)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|crtc_gen:crtc_gen                                                                                                                                               ; work         ;
;             |mpu_if:mpu_if|                                               ; 25.4 (25.4)          ; 35.4 (35.4)                      ; 10.0 (10.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if                                                                                                                                                   ; work         ;
;          |dat_i_arbiter:di_arbiter|                                       ; 51.3 (51.3)          ; 50.7 (50.7)                      ; 0.4 (0.4)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|dat_i_arbiter:di_arbiter                                                                                                                                                      ; work         ;
;          |dpram:cpc_ram|                                                  ; 16.2 (0.0)           ; 17.8 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 6 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram                                                                                                                                                                 ; work         ;
;             |altsyncram:altsyncram_component|                             ; 16.2 (0.0)           ; 17.8 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 6 (0)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component                                                                                                                                 ; work         ;
;                |altsyncram_trj2:auto_generated|                           ; 16.2 (1.4)           ; 17.8 (1.6)                       ; 1.6 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 6 (6)                     ; 0 (0)         ; 524288            ; 64    ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated                                                                                                  ; work         ;
;                   |decode_61a:rden_decode_a|                              ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_61a:rden_decode_a                                                                         ; work         ;
;                   |decode_61a:rden_decode_b|                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_61a:rden_decode_b                                                                         ; work         ;
;                   |decode_dla:decode2|                                    ; 4.0 (4.0)            ; 5.0 (5.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_dla:decode2                                                                               ; work         ;
;                   |mux_tfb:mux5|                                          ; 6.3 (6.3)            ; 7.2 (7.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|mux_tfb:mux5                                                                                     ; work         ;
;          |fdc:floppy|                                                     ; 279.0 (231.2)        ; 311.8 (254.7)                    ; 32.8 (23.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 412 (334)           ; 307 (252)                 ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|fdc:floppy                                                                                                                                                                    ; work         ;
;             |fifo:c2s|                                                    ; 24.1 (24.1)          ; 29.1 (29.1)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 26 (26)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s                                                                                                                                                           ; work         ;
;                |altsyncram:fifo_buffer_rtl_0|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|altsyncram:fifo_buffer_rtl_0                                                                                                                              ; work         ;
;                   |altsyncram_9dk1:auto_generated|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|altsyncram:fifo_buffer_rtl_0|altsyncram_9dk1:auto_generated                                                                                               ; work         ;
;             |fifo:s2c|                                                    ; 23.8 (23.8)          ; 28.0 (28.0)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 29 (29)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c                                                                                                                                                           ; work         ;
;                |altsyncram:fifo_buffer_rtl_0|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|altsyncram:fifo_buffer_rtl_0                                                                                                                              ; work         ;
;                   |altsyncram_9dk1:auto_generated|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|altsyncram:fifo_buffer_rtl_0|altsyncram_9dk1:auto_generated                                                                                               ; work         ;
;          |ppi_fake:ppi8255|                                               ; 31.2 (31.2)          ; 32.5 (32.5)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255                                                                                                                                                              ; work         ;
;          |rom_builtin:rom_builtin|                                        ; 2.7 (0.0)            ; 4.3 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 3 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin                                                                                                                                                       ; work         ;
;             |altsyncram:altsyncram_component|                             ; 2.7 (0.0)            ; 4.3 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 3 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component                                                                                                                       ; work         ;
;                |altsyncram_ctt1:auto_generated|                           ; 2.7 (0.7)            ; 4.3 (1.0)                        ; 1.7 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 3 (3)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated                                                                                        ; work         ;
;                   |decode_11a:rden_decode_b|                              ; 2.0 (2.0)            ; 3.3 (3.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|decode_11a:rden_decode_b                                                               ; work         ;
;          |tv80s:cpu|                                                      ; 850.8 (8.3)          ; 894.2 (9.8)                      ; 49.3 (1.5)                                        ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 1320 (9)            ; 404 (12)                  ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|tv80s:cpu                                                                                                                                                                     ; work         ;
;             |tv80_core:i_tv80_core|                                       ; 842.5 (350.3)        ; 884.3 (362.2)                    ; 47.8 (16.2)                                       ; 6.0 (4.3)                        ; 0.0 (0.0)            ; 1311 (529)          ; 392 (231)                 ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core                                                                                                                                               ; work         ;
;                |tv80_alu:i_alu|                                           ; 63.9 (63.9)          ; 66.7 (66.7)                      ; 2.8 (2.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 115 (115)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_alu:i_alu                                                                                                                                ; work         ;
;                |tv80_mcode:i_mcode|                                       ; 321.0 (321.0)        ; 331.6 (331.6)                    ; 11.6 (11.6)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 535 (535)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode                                                                                                                            ; work         ;
;                |tv80_reg:i_reg|                                           ; 107.3 (107.3)        ; 123.9 (123.9)                    ; 17.3 (17.3)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 132 (132)           ; 161 (161)                 ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg                                                                                                                                ; work         ;
;                   |altsyncram:RegsH_rtl_0|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|altsyncram:RegsH_rtl_0                                                                                                         ; work         ;
;                      |altsyncram_6tm1:auto_generated|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|altsyncram:RegsH_rtl_0|altsyncram_6tm1:auto_generated                                                                          ; work         ;
;                   |altsyncram:RegsL_rtl_0|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|altsyncram:RegsL_rtl_0                                                                                                         ; work         ;
;                      |altsyncram_6tm1:auto_generated|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|altsyncram:RegsL_rtl_0|altsyncram_6tm1:auto_generated                                                                          ; work         ;
;       |cpcctl:cpc_control|                                                ; 2.4 (2.4)            ; 2.6 (2.6)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|cpcctl:cpc_control                                                                                                                                                                          ; work         ;
;       |data_multiplexer:m|                                                ; 57.0 (57.0)          ; 60.9 (60.9)                      ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (92)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|data_multiplexer:m                                                                                                                                                                          ; work         ;
;       |global_reset:global_reset|                                         ; 6.5 (6.5)            ; 8.1 (8.1)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|global_reset:global_reset                                                                                                                                                                   ; work         ;
;       |i2c_master_top:i2c|                                                ; 117.7 (41.4)         ; 124.7 (41.9)                     ; 7.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 207 (72)            ; 167 (58)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|i2c_master_top:i2c                                                                                                                                                                          ; work         ;
;          |i2c_master_byte_ctrl:byte_controller|                           ; 76.3 (22.3)          ; 82.8 (23.5)                      ; 6.5 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 135 (34)            ; 109 (33)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller                                                                                                                                     ; work         ;
;             |i2c_master_bit_ctrl:bit_controller|                          ; 54.1 (54.1)          ; 59.3 (59.3)                      ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 101 (101)           ; 76 (76)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller                                                                                                  ; work         ;
;       |interrupt_manager:intmgr|                                          ; 2.0 (0.8)            ; 2.8 (1.2)                        ; 0.8 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (1)               ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|interrupt_manager:intmgr                                                                                                                                                                    ; work         ;
;          |SR:sr1|                                                         ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|interrupt_manager:intmgr|SR:sr1                                                                                                                                                             ; work         ;
;          |SR:sr2|                                                         ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|interrupt_manager:intmgr|SR:sr2                                                                                                                                                             ; work         ;
;       |keyboard:kbd_if|                                                   ; 82.8 (82.8)          ; 105.2 (105.2)                    ; 22.3 (22.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 130 (130)           ; 168 (168)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|keyboard:kbd_if                                                                                                                                                                             ; work         ;
;       |led_driver:led|                                                    ; 15.5 (15.5)          ; 16.7 (16.7)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|led_driver:led                                                                                                                                                                              ; work         ;
;       |master_clock:master_clk|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|master_clock:master_clk                                                                                                                                                                     ; master_clock ;
;          |master_clock_0002:master_clock_inst|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst                                                                                                                                 ; master_clock ;
;             |altera_pll:altera_pll_i|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i                                                                                                         ; work         ;
;       |mem_arbiter:a|                                                     ; 14.5 (14.5)          ; 22.8 (22.8)                      ; 8.3 (8.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|mem_arbiter:a                                                                                                                                                                               ; work         ;
;       |memctl:memory_control|                                             ; 5.3 (5.3)            ; 6.2 (6.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|memctl:memory_control                                                                                                                                                                       ; work         ;
;       |sdram:ram|                                                         ; 112.5 (112.5)        ; 126.7 (126.7)                    ; 15.3 (15.3)                                       ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 187 (187)           ; 140 (140)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|sdram:ram                                                                                                                                                                                   ; work         ;
;       |support_io_if:io|                                                  ; 35.9 (35.9)          ; 42.0 (42.0)                      ; 6.1 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|support_io_if:io                                                                                                                                                                            ; work         ;
;       |support_memory_if:memif|                                           ; 69.7 (14.8)          ; 76.3 (19.3)                      ; 6.7 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 109 (34)            ; 48 (0)                    ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|support_memory_if:memif                                                                                                                                                                     ; work         ;
;          |ram:support_core_memory|                                        ; 54.8 (0.0)           ; 57.0 (0.0)                       ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 48 (0)                    ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory                                                                                                                                             ; work         ;
;             |altsyncram:altsyncram_component|                             ; 54.8 (0.0)           ; 57.0 (0.0)                       ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 48 (0)                    ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component                                                                                                             ; work         ;
;                |altsyncram_q4r1:auto_generated|                           ; 54.8 (0.0)           ; 57.0 (0.0)                       ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 48 (0)                    ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated                                                                              ; work         ;
;                   |altsyncram_6hi2:altsyncram1|                           ; 11.7 (0.7)           ; 11.7 (1.3)                       ; 0.0 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 4 (4)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1                                                  ; work         ;
;                      |decode_11a:rden_decode_b|                           ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|decode_11a:rden_decode_b                         ; work         ;
;                      |decode_8la:decode4|                                 ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|decode_8la:decode4                               ; work         ;
;                      |decode_8la:decode5|                                 ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|decode_8la:decode5                               ; work         ;
;                      |mux_ofb:mux6|                                       ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|mux_ofb:mux6                                     ; work         ;
;                   |sld_mod_ram_rom:mgl_prim2|                             ; 42.5 (31.5)          ; 45.3 (34.3)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (37)             ; 44 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2                                                    ; work         ;
;                      |sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr| ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr ; work         ;
;       |tfr_mem:tfr|                                                       ; 74.2 (74.2)          ; 78.7 (78.7)                      ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 142 (142)           ; 96 (96)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|tfr_mem:tfr                                                                                                                                                                                 ; work         ;
;       |tv80n:supportcpu|                                                  ; 873.3 (12.0)         ; 906.5 (12.0)                     ; 44.2 (0.0)                                        ; 11.0 (0.0)                       ; 0.0 (0.0)            ; 1343 (12)           ; 408 (12)                  ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|tv80n:supportcpu                                                                                                                                                                            ; work         ;
;          |tv80_core:i_tv80_core|                                          ; 860.7 (351.9)        ; 894.5 (362.8)                    ; 44.8 (17.6)                                       ; 11.0 (6.7)                       ; 0.0 (0.0)            ; 1331 (533)          ; 396 (238)                 ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core                                                                                                                                                      ; work         ;
;             |tv80_alu:i_alu|                                              ; 68.7 (68.7)          ; 69.7 (69.7)                      ; 1.5 (1.5)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 117 (117)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_alu:i_alu                                                                                                                                       ; work         ;
;             |tv80_mcode:i_mcode|                                          ; 327.5 (327.5)        ; 340.1 (340.1)                    ; 15.5 (15.5)                                       ; 2.9 (2.9)                        ; 0.0 (0.0)            ; 547 (547)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode                                                                                                                                   ; work         ;
;             |tv80_reg:i_reg|                                              ; 112.5 (112.5)        ; 121.9 (121.9)                    ; 10.3 (10.3)                                       ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 134 (134)           ; 158 (158)                 ; 0 (0)         ; 128               ; 2     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg                                                                                                                                       ; work         ;
;                |altsyncram:RegsH_rtl_0|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|altsyncram:RegsH_rtl_0                                                                                                                ; work         ;
;                   |altsyncram_6tm1:auto_generated|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|altsyncram:RegsH_rtl_0|altsyncram_6tm1:auto_generated                                                                                 ; work         ;
;                |altsyncram:RegsL_rtl_0|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|altsyncram:RegsL_rtl_0                                                                                                                ; work         ;
;                   |altsyncram_6tm1:auto_generated|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 64                ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|altsyncram:RegsL_rtl_0|altsyncram_6tm1:auto_generated                                                                                 ; work         ;
;       |usart:usart_con|                                                   ; 140.1 (66.7)         ; 152.8 (73.0)                     ; 12.7 (6.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 227 (110)           ; 165 (86)                  ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usart:usart_con                                                                                                                                                                             ; work         ;
;          |fifo:inbound|                                                   ; 22.2 (22.2)          ; 23.9 (23.9)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 25 (25)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usart:usart_con|fifo:inbound                                                                                                                                                                ; work         ;
;             |altsyncram:fifo_buffer_rtl_0|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usart:usart_con|fifo:inbound|altsyncram:fifo_buffer_rtl_0                                                                                                                                   ; work         ;
;                |altsyncram_9dk1:auto_generated|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usart:usart_con|fifo:inbound|altsyncram:fifo_buffer_rtl_0|altsyncram_9dk1:auto_generated                                                                                                    ; work         ;
;          |fifo:outbound|                                                  ; 22.3 (22.3)          ; 26.3 (26.3)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 24 (24)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usart:usart_con|fifo:outbound                                                                                                                                                               ; work         ;
;             |altsyncram:fifo_buffer_rtl_0|                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usart:usart_con|fifo:outbound|altsyncram:fifo_buffer_rtl_0                                                                                                                                  ; work         ;
;                |altsyncram_9dk1:auto_generated|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usart:usart_con|fifo:outbound|altsyncram:fifo_buffer_rtl_0|altsyncram_9dk1:auto_generated                                                                                                   ; work         ;
;          |support_dma:support_dma|                                        ; 28.8 (28.8)          ; 29.5 (29.5)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma                                                                                                                                                     ; work         ;
;       |usbHost:usb|                                                       ; 621.3 (0.0)          ; 669.6 (0.0)                      ; 48.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1075 (0)            ; 936 (0)                   ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb                                                                                                                                                                                 ; work         ;
;          |RxFifo:HostRxFifo|                                              ; 18.0 (0.0)           ; 22.8 (0.0)                       ; 4.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 45 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo                                                                                                                                                               ; work         ;
;             |RxfifoBI:u_RxfifoBI|                                         ; 2.2 (2.2)            ; 3.2 (3.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|RxfifoBI:u_RxfifoBI                                                                                                                                           ; work         ;
;             |fifoRTL:u_fifo|                                              ; 15.8 (15.8)          ; 19.7 (19.7)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 38 (38)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo                                                                                                                                                ; work         ;
;                |dpMem_dc:u_dpMem_dc|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc                                                                                                                            ; work         ;
;                   |altsyncram:buffer_rtl_0|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0                                                                                                    ; work         ;
;                      |altsyncram_g0n1:auto_generated|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0|altsyncram_g0n1:auto_generated                                                                     ; work         ;
;          |TxFifo:HostTxFifo|                                              ; 16.5 (0.0)           ; 17.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 29 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo                                                                                                                                                               ; work         ;
;             |TxfifoBI:u_TxfifoBI|                                         ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|TxfifoBI:u_TxfifoBI                                                                                                                                           ; work         ;
;             |fifoRTL:u_fifo|                                              ; 12.8 (12.8)          ; 13.7 (13.7)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 23 (23)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo                                                                                                                                                ; work         ;
;                |dpMem_dc:u_dpMem_dc|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc                                                                                                                            ; work         ;
;                   |altsyncram:buffer_rtl_0|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0                                                                                                    ; work         ;
;                      |altsyncram_g0n1:auto_generated|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0|altsyncram_g0n1:auto_generated                                                                     ; work         ;
;          |hostSlaveMuxBI:u_hostSlaveMuxBI|                                ; 5.3 (5.3)            ; 6.0 (6.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|hostSlaveMuxBI:u_hostSlaveMuxBI                                                                                                                                                 ; work         ;
;          |usbHostControl:u_usbHostControl|                                ; 234.0 (0.0)          ; 264.6 (0.0)                      ; 30.6 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 383 (0)             ; 435 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl                                                                                                                                                 ; work         ;
;             |HCTxPortArbiter:u_HCTxPortArbiter|                           ; 11.7 (11.7)          ; 11.7 (11.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|HCTxPortArbiter:u_HCTxPortArbiter                                                                                                               ; work         ;
;             |SOFController:u_SOFController|                               ; 14.2 (14.2)          ; 14.2 (14.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|SOFController:u_SOFController                                                                                                                   ; work         ;
;             |SOFTransmit:u_SOFTransmit|                                   ; 22.3 (22.3)          ; 23.6 (23.6)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|SOFTransmit:u_SOFTransmit                                                                                                                       ; work         ;
;             |USBHostControlBI:u_USBHostControlBI|                         ; 56.3 (56.3)          ; 70.0 (70.0)                      ; 13.7 (13.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 155 (155)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI                                                                                                             ; work         ;
;             |directControl:u_directControl|                               ; 9.6 (9.6)            ; 10.6 (10.6)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|directControl:u_directControl                                                                                                                   ; work         ;
;             |getPacket:u_getPacket|                                       ; 28.4 (28.4)          ; 40.9 (40.9)                      ; 12.5 (12.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (45)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|getPacket:u_getPacket                                                                                                                           ; work         ;
;             |hostcontroller:u_hostController|                             ; 32.3 (32.3)          ; 33.2 (33.2)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 63 (63)             ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|hostcontroller:u_hostController                                                                                                                 ; work         ;
;             |sendPacket:u_sendPacket|                                     ; 40.9 (40.9)          ; 42.4 (42.4)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 79 (79)             ; 57 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket                                                                                                                         ; work         ;
;             |sendPacketArbiter:u_sendPacketArbiter|                       ; 4.9 (4.9)            ; 5.2 (5.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacketArbiter:u_sendPacketArbiter                                                                                                           ; work         ;
;             |sendPacketCheckPreamble:u_sendPacketCheckPreamble|           ; 12.7 (12.7)          ; 12.7 (12.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacketCheckPreamble:u_sendPacketCheckPreamble                                                                                               ; work         ;
;          |usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|            ; 339.8 (0.0)          ; 351.3 (0.0)                      ; 11.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 609 (0)             ; 416 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine                                                                                                                             ; work         ;
;             |SIETransmitter:u_SIETransmitter|                             ; 149.7 (149.7)        ; 154.1 (154.1)                    ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 249 (249)           ; 132 (132)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter                                                                                             ; work         ;
;             |USBTxWireArbiter:u_USBTxWireArbiter|                         ; 4.5 (4.5)            ; 5.0 (5.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|USBTxWireArbiter:u_USBTxWireArbiter                                                                                         ; work         ;
;             |processRxByte:u_processRxByte|                               ; 52.3 (52.3)          ; 56.7 (56.7)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (100)           ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processRxByte:u_processRxByte                                                                                               ; work         ;
;             |processTxByte:u_processTxByte|                               ; 40.9 (40.9)          ; 41.4 (41.4)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 76 (76)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processTxByte:u_processTxByte                                                                                               ; work         ;
;             |readUSBWireData:u_readUSBWireData|                           ; 11.4 (11.4)          ; 11.8 (11.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|readUSBWireData:u_readUSBWireData                                                                                           ; work         ;
;             |updateCRC16:RxUpdateCRC16|                                   ; 15.8 (15.8)          ; 16.5 (16.5)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC16:RxUpdateCRC16                                                                                                   ; work         ;
;             |updateCRC16:TxUpdateCRC16|                                   ; 16.3 (16.3)          ; 16.3 (16.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC16:TxUpdateCRC16                                                                                                   ; work         ;
;             |updateCRC5:RxUpdateCRC5|                                     ; 12.3 (12.3)          ; 12.3 (12.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:RxUpdateCRC5                                                                                                     ; work         ;
;             |updateCRC5:TxUpdateCRC5|                                     ; 13.0 (13.0)          ; 13.0 (13.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:TxUpdateCRC5                                                                                                     ; work         ;
;             |writeUSBWireData:u_writeUSBWireData|                         ; 22.8 (22.8)          ; 24.3 (24.3)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|writeUSBWireData:u_writeUSBWireData                                                                                         ; work         ;
;          |wishBoneBI:u_wishBoneBI|                                        ; 7.3 (7.3)            ; 7.3 (7.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|usbHost:usb|wishBoneBI:u_wishBoneBI                                                                                                                                                         ; work         ;
;       |video:fake_video|                                                  ; 53.5 (53.5)          ; 66.0 (66.0)                      ; 12.5 (12.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (89)             ; 87 (87)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|CPC2:cpc2_inst|video:fake_video                                                                                                                                                                            ; work         ;
;    |sld_hub:auto_hub|                                                     ; 56.0 (0.5)           ; 72.5 (0.5)                       ; 16.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (1)              ; 80 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|sld_hub:auto_hub                                                                                                                                                                                           ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                      ; 55.5 (36.5)          ; 72.0 (48.1)                      ; 16.5 (11.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (64)             ; 80 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                              ; work         ;
;          |sld_rom_sr:hub_info_reg|                                        ; 9.0 (9.0)            ; 11.2 (11.2)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                      ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                      ; 10.0 (10.0)          ; 12.7 (12.7)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPC2_C5G|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                    ; work         ;
+---------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                           ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name           ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; LEDG[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_CLK    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; I2C_SCL        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; UART_TX        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[11]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[12]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[13]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[14]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[15]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[19]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[20]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[21]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[22]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[23]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_DE     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_HS     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_VS     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_125_p    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50_B6A   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50_B8A   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDG[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDG[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CPU_RESET_n    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_D[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[8]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[9]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[10]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[16]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[17]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[18]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_INT    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_ADCDAT     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_DACDAT     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_XCK        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_CLK         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[8]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[9]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[10]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[11]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[12]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[13]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[14]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[15]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[16]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_A[17]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_CE_n      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_LB_n      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_OE_n      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_UB_n      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_WE_n      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; I2C_SDA        ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCLRCK    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_BCLK       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACLRCK    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_CMD         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DAT[0]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DAT[1]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DAT[2]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DAT[3]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[0]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[1]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[2]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[3]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[4]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[5]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[6]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[7]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[8]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[9]      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[10]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[11]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[12]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[13]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[14]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SRAM_D[15]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[0]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[1]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[2]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[3]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[4]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[5]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[6]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[7]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[8]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[9]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[10]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[11]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[12]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[13]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[14]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[15]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[16]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[17]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[18]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[19]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[20]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[21]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[22]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[23]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[24]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[25]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[26]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[27]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[28]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[29]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[30]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[31]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[32]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[33]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[34]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[35]       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50_B5B   ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50_B7A   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; UART_RX        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_125_p(n) ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                      ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK_125_p                                                                                                              ;                   ;         ;
; CLOCK_50_B6A                                                                                                             ;                   ;         ;
; CLOCK_50_B8A                                                                                                             ;                   ;         ;
; CPU_RESET_n                                                                                                              ;                   ;         ;
; SW[0]                                                                                                                    ;                   ;         ;
; SW[1]                                                                                                                    ;                   ;         ;
; SW[2]                                                                                                                    ;                   ;         ;
; SW[3]                                                                                                                    ;                   ;         ;
; SW[4]                                                                                                                    ;                   ;         ;
; SW[5]                                                                                                                    ;                   ;         ;
; SW[6]                                                                                                                    ;                   ;         ;
; SW[7]                                                                                                                    ;                   ;         ;
; SW[8]                                                                                                                    ;                   ;         ;
; SW[9]                                                                                                                    ;                   ;         ;
; HDMI_TX_INT                                                                                                              ;                   ;         ;
; AUD_ADCDAT                                                                                                               ;                   ;         ;
; I2C_SDA                                                                                                                  ;                   ;         ;
;      - CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[0] ; 0                 ; 0       ;
; AUD_ADCLRCK                                                                                                              ;                   ;         ;
; AUD_BCLK                                                                                                                 ;                   ;         ;
; AUD_DACLRCK                                                                                                              ;                   ;         ;
; SD_CMD                                                                                                                   ;                   ;         ;
; SD_DAT[0]                                                                                                                ;                   ;         ;
; SD_DAT[1]                                                                                                                ;                   ;         ;
; SD_DAT[2]                                                                                                                ;                   ;         ;
; SD_DAT[3]                                                                                                                ;                   ;         ;
; SRAM_D[0]                                                                                                                ;                   ;         ;
; SRAM_D[1]                                                                                                                ;                   ;         ;
; SRAM_D[2]                                                                                                                ;                   ;         ;
; SRAM_D[3]                                                                                                                ;                   ;         ;
; SRAM_D[4]                                                                                                                ;                   ;         ;
; SRAM_D[5]                                                                                                                ;                   ;         ;
; SRAM_D[6]                                                                                                                ;                   ;         ;
; SRAM_D[7]                                                                                                                ;                   ;         ;
; SRAM_D[8]                                                                                                                ;                   ;         ;
; SRAM_D[9]                                                                                                                ;                   ;         ;
; SRAM_D[10]                                                                                                               ;                   ;         ;
; SRAM_D[11]                                                                                                               ;                   ;         ;
; SRAM_D[12]                                                                                                               ;                   ;         ;
; SRAM_D[13]                                                                                                               ;                   ;         ;
; SRAM_D[14]                                                                                                               ;                   ;         ;
; SRAM_D[15]                                                                                                               ;                   ;         ;
; GPIO[0]                                                                                                                  ;                   ;         ;
; GPIO[1]                                                                                                                  ;                   ;         ;
; GPIO[2]                                                                                                                  ;                   ;         ;
; GPIO[3]                                                                                                                  ;                   ;         ;
; GPIO[4]                                                                                                                  ;                   ;         ;
; GPIO[5]                                                                                                                  ;                   ;         ;
; GPIO[6]                                                                                                                  ;                   ;         ;
; GPIO[7]                                                                                                                  ;                   ;         ;
; GPIO[8]                                                                                                                  ;                   ;         ;
; GPIO[9]                                                                                                                  ;                   ;         ;
; GPIO[10]                                                                                                                 ;                   ;         ;
; GPIO[11]                                                                                                                 ;                   ;         ;
; GPIO[12]                                                                                                                 ;                   ;         ;
; GPIO[13]                                                                                                                 ;                   ;         ;
; GPIO[14]                                                                                                                 ;                   ;         ;
; GPIO[15]                                                                                                                 ;                   ;         ;
; GPIO[16]                                                                                                                 ;                   ;         ;
; GPIO[17]                                                                                                                 ;                   ;         ;
; GPIO[18]                                                                                                                 ;                   ;         ;
; GPIO[19]                                                                                                                 ;                   ;         ;
; GPIO[20]                                                                                                                 ;                   ;         ;
; GPIO[21]                                                                                                                 ;                   ;         ;
; GPIO[22]                                                                                                                 ;                   ;         ;
; GPIO[23]                                                                                                                 ;                   ;         ;
; GPIO[24]                                                                                                                 ;                   ;         ;
; GPIO[25]                                                                                                                 ;                   ;         ;
; GPIO[26]                                                                                                                 ;                   ;         ;
; GPIO[27]                                                                                                                 ;                   ;         ;
; GPIO[28]                                                                                                                 ;                   ;         ;
; GPIO[29]                                                                                                                 ;                   ;         ;
; GPIO[30]                                                                                                                 ;                   ;         ;
; GPIO[31]                                                                                                                 ;                   ;         ;
; GPIO[32]                                                                                                                 ;                   ;         ;
; GPIO[33]                                                                                                                 ;                   ;         ;
; GPIO[34]                                                                                                                 ;                   ;         ;
; GPIO[35]                                                                                                                 ;                   ;         ;
; CLOCK_50_B5B                                                                                                             ;                   ;         ;
;      - CLOCK_50_B5B~inputCLKENA0                                                                                         ; 1                 ; 0       ;
; KEY[3]                                                                                                                   ;                   ;         ;
;      - CPC2:cpc2_inst|mem_arbiter:a|state~9                                                                              ; 1                 ; 0       ;
;      - Equal0~0                                                                                                          ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|comb~2                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[0]~0                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[0]~0                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[1]~1                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[2]~2                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[3]~3                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[4]~4                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[5]~5                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[6]~6                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[7]~7                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[8]~8                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[9]~9                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[10]~10                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[11]~11                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[12]~12                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|Selector19~0                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[1]~1                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|Selector18~0                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[2]~2                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[13]~13                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[14]~14                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[4]~3                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[5]~4                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[3]~5                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[6]~6                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[7]~7                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|Selector22~0                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|cache_byte:c|hit_way~1                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|usbHost:usb|hostSlaveMuxBI:u_hostSlaveMuxBI|always2~0                                              ; 1                 ; 0       ;
; KEY[2]                                                                                                                   ;                   ;         ;
;      - CPC2:cpc2_inst|mem_arbiter:a|state~9                                                                              ; 1                 ; 0       ;
;      - Equal0~0                                                                                                          ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|comb~2                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[0]~0                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[0]~0                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[1]~1                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[2]~2                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[3]~3                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[4]~4                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[5]~5                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[6]~6                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[7]~7                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[8]~8                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[9]~9                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[10]~10                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[11]~11                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[12]~12                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|Selector19~0                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[1]~1                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|Selector18~0                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[2]~2                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[13]~13                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[14]~14                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[4]~3                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[5]~4                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[3]~5                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[6]~6                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[7]~7                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|Selector22~0                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|cache_byte:c|hit_way~1                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|usbHost:usb|hostSlaveMuxBI:u_hostSlaveMuxBI|always2~0                                              ; 1                 ; 0       ;
; KEY[0]                                                                                                                   ;                   ;         ;
;      - CPC2:cpc2_inst|mem_arbiter:a|state~9                                                                              ; 1                 ; 0       ;
;      - Equal0~0                                                                                                          ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|comb~2                                                                     ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[0]~0                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[0]~0                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[1]~1                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[2]~2                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[3]~3                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[4]~4                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[5]~5                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[6]~6                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[7]~7                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[8]~8                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[9]~9                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[10]~10                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[11]~11                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[12]~12                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|Selector19~0                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[1]~1                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|Selector18~0                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[2]~2                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[13]~13                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[14]~14                                                                 ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[4]~3                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[5]~4                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[3]~5                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[6]~6                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[7]~7                                                                   ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|Selector22~0                                               ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|cache_byte:c|hit_way~1                                                                             ; 1                 ; 0       ;
;      - CPC2:cpc2_inst|usbHost:usb|hostSlaveMuxBI:u_hostSlaveMuxBI|always2~0                                              ; 1                 ; 0       ;
; KEY[1]                                                                                                                   ;                   ;         ;
;      - CPC2:cpc2_inst|mem_arbiter:a|state~9                                                                              ; 0                 ; 0       ;
;      - Equal0~0                                                                                                          ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|comb~2                                                                     ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[0]~0                                                                   ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[0]~0                                                                   ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[1]~1                                                                   ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[2]~2                                                                   ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[3]~3                                                                   ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[4]~4                                                                   ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[5]~5                                                                   ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[6]~6                                                                   ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[7]~7                                                                   ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[8]~8                                                                   ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[9]~9                                                                   ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[10]~10                                                                 ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[11]~11                                                                 ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[12]~12                                                                 ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|Selector19~0                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[1]~1                                                                   ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|Selector18~0                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[2]~2                                                                   ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[13]~13                                                                 ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|adr[14]~14                                                                 ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[4]~3                                                                   ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[5]~4                                                                   ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[3]~5                                                                   ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[6]~6                                                                   ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|support_memory_if:memif|dat[7]~7                                                                   ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|Selector22~0                                               ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|cache_byte:c|hit_way~1                                                                             ; 0                 ; 0       ;
;      - CPC2:cpc2_inst|usbHost:usb|hostSlaveMuxBI:u_hostSlaveMuxBI|always2~0                                              ; 0                 ; 0       ;
; CLOCK_50_B7A                                                                                                             ;                   ;         ;
; UART_RX                                                                                                                  ;                   ;         ;
;      - CPC2:cpc2_inst|usart:usart_con|track_rx[0]~0                                                                      ; 1                 ; 0       ;
; CLOCK_125_p(n)                                                                                                           ;                   ;         ;
+--------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                         ; Location                    ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50_B5B                                                                                                                                                                                                                 ; PIN_R20                     ; 10      ; Clock                                               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; CPC2:cpc2_inst|audio_clock:audio_clk|audio_clock_0002:audio_clock_inst|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                                ; PLLOUTPUTCOUNTER_X68_Y53_N1 ; 24      ; Clock                                               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|always0~1                                                                                                                                                                                        ; MLABCELL_X47_Y17_N48        ; 134     ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|always0~2                                                                                                                                                                                        ; MLABCELL_X47_Y17_N42        ; 6       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|bdati[0]~0                                                                                                                                                                                       ; MLABCELL_X37_Y20_N18        ; 33      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|bdato[3]~0                                                                                                                                                                                       ; LABCELL_X40_Y26_N33         ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|bdato[7]~1                                                                                                                                                                                       ; LABCELL_X40_Y26_N27         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|comb~0                                                                                                                                                                                           ; LABCELL_X30_Y21_N57         ; 4       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|general_cntr[2]~0                                                                                                                                                                                ; LABCELL_X38_Y22_N21         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|hit_way~1                                                                                                                                                                                        ; LABCELL_X40_Y27_N42         ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|wadr[0]~0                                                                                                                                                                                        ; LABCELL_X46_Y13_N33         ; 13      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|wadr[0]~1                                                                                                                                                                                        ; LABCELL_X41_Y21_N24         ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~525                                                                                                                                                                                   ; LABCELL_X45_Y21_N24         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~526                                                                                                                                                                                   ; LABCELL_X45_Y24_N18         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~527                                                                                                                                                                                   ; MLABCELL_X42_Y23_N45        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~528                                                                                                                                                                                   ; LABCELL_X45_Y24_N12         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~529                                                                                                                                                                                   ; LABCELL_X49_Y22_N24         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~530                                                                                                                                                                                   ; LABCELL_X49_Y22_N30         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~531                                                                                                                                                                                   ; LABCELL_X45_Y23_N3          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~532                                                                                                                                                                                   ; LABCELL_X49_Y22_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~533                                                                                                                                                                                   ; LABCELL_X51_Y22_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~534                                                                                                                                                                                   ; LABCELL_X51_Y22_N30         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~535                                                                                                                                                                                   ; MLABCELL_X42_Y22_N24        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~536                                                                                                                                                                                   ; LABCELL_X51_Y22_N36         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~537                                                                                                                                                                                   ; MLABCELL_X42_Y22_N33        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~538                                                                                                                                                                                   ; LABCELL_X41_Y24_N57         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~539                                                                                                                                                                                   ; LABCELL_X41_Y25_N42         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~540                                                                                                                                                                                   ; LABCELL_X41_Y24_N9          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~541                                                                                                                                                                                   ; LABCELL_X41_Y23_N36         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~542                                                                                                                                                                                   ; LABCELL_X40_Y23_N3          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~543                                                                                                                                                                                   ; LABCELL_X43_Y22_N39         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~544                                                                                                                                                                                   ; LABCELL_X40_Y23_N36         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~545                                                                                                                                                                                   ; LABCELL_X43_Y20_N0          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~546                                                                                                                                                                                   ; LABCELL_X45_Y21_N39         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~547                                                                                                                                                                                   ; LABCELL_X43_Y26_N24         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~548                                                                                                                                                                                   ; LABCELL_X43_Y25_N24         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~549                                                                                                                                                                                   ; LABCELL_X43_Y25_N39         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~550                                                                                                                                                                                   ; LABCELL_X45_Y25_N12         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~551                                                                                                                                                                                   ; MLABCELL_X42_Y23_N18        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~552                                                                                                                                                                                   ; LABCELL_X48_Y23_N0          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~553                                                                                                                                                                                   ; LABCELL_X48_Y22_N18         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~554                                                                                                                                                                                   ; LABCELL_X48_Y22_N39         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~555                                                                                                                                                                                   ; LABCELL_X48_Y22_N0          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~556                                                                                                                                                                                   ; LABCELL_X53_Y22_N48         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~557                                                                                                                                                                                   ; LABCELL_X45_Y21_N12         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~558                                                                                                                                                                                   ; LABCELL_X45_Y24_N36         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~559                                                                                                                                                                                   ; LABCELL_X45_Y26_N15         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~560                                                                                                                                                                                   ; LABCELL_X45_Y24_N9          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~561                                                                                                                                                                                   ; LABCELL_X45_Y21_N21         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~562                                                                                                                                                                                   ; LABCELL_X49_Y22_N36         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~563                                                                                                                                                                                   ; LABCELL_X45_Y21_N30         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~564                                                                                                                                                                                   ; LABCELL_X49_Y22_N9          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~565                                                                                                                                                                                   ; MLABCELL_X42_Y22_N9         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~566                                                                                                                                                                                   ; LABCELL_X48_Y22_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~567                                                                                                                                                                                   ; MLABCELL_X42_Y22_N36        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~568                                                                                                                                                                                   ; MLABCELL_X47_Y22_N36        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~569                                                                                                                                                                                   ; MLABCELL_X42_Y25_N48        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~570                                                                                                                                                                                   ; LABCELL_X41_Y24_N27         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~571                                                                                                                                                                                   ; MLABCELL_X42_Y25_N42        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~572                                                                                                                                                                                   ; LABCELL_X41_Y24_N24         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~573                                                                                                                                                                                   ; MLABCELL_X42_Y25_N36        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~574                                                                                                                                                                                   ; LABCELL_X40_Y23_N57         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~575                                                                                                                                                                                   ; MLABCELL_X47_Y23_N51        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~576                                                                                                                                                                                   ; LABCELL_X53_Y23_N36         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~577                                                                                                                                                                                   ; LABCELL_X43_Y26_N6          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~578                                                                                                                                                                                   ; LABCELL_X46_Y24_N27         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~579                                                                                                                                                                                   ; LABCELL_X46_Y24_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~580                                                                                                                                                                                   ; LABCELL_X43_Y25_N48         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~581                                                                                                                                                                                   ; LABCELL_X43_Y25_N42         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~582                                                                                                                                                                                   ; LABCELL_X43_Y26_N51         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~583                                                                                                                                                                                   ; MLABCELL_X42_Y23_N3         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~584                                                                                                                                                                                   ; LABCELL_X48_Y23_N27         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~585                                                                                                                                                                                   ; LABCELL_X48_Y23_N6          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~586                                                                                                                                                                                   ; LABCELL_X51_Y21_N51         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~587                                                                                                                                                                                   ; LABCELL_X45_Y25_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~588                                                                                                                                                                                   ; LABCELL_X56_Y22_N18         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~589                                                                                                                                                                                   ; LABCELL_X48_Y24_N27         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~590                                                                                                                                                                                   ; LABCELL_X45_Y24_N57         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~591                                                                                                                                                                                   ; LABCELL_X51_Y24_N51         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~592                                                                                                                                                                                   ; LABCELL_X41_Y24_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~593                                                                                                                                                                                   ; MLABCELL_X50_Y26_N36        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~594                                                                                                                                                                                   ; MLABCELL_X50_Y22_N30        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~595                                                                                                                                                                                   ; LABCELL_X49_Y22_N15         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~596                                                                                                                                                                                   ; MLABCELL_X50_Y24_N54        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~597                                                                                                                                                                                   ; LABCELL_X40_Y22_N48         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~598                                                                                                                                                                                   ; LABCELL_X45_Y22_N0          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~599                                                                                                                                                                                   ; LABCELL_X46_Y19_N36         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~600                                                                                                                                                                                   ; MLABCELL_X47_Y22_N51        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~601                                                                                                                                                                                   ; MLABCELL_X55_Y24_N18        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~602                                                                                                                                                                                   ; MLABCELL_X42_Y24_N12        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~603                                                                                                                                                                                   ; LABCELL_X53_Y22_N57         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~604                                                                                                                                                                                   ; MLABCELL_X55_Y24_N36        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~605                                                                                                                                                                                   ; LABCELL_X43_Y21_N51         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~606                                                                                                                                                                                   ; LABCELL_X41_Y22_N12         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~607                                                                                                                                                                                   ; LABCELL_X41_Y22_N30         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~608                                                                                                                                                                                   ; LABCELL_X43_Y21_N12         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~609                                                                                                                                                                                   ; LABCELL_X45_Y20_N12         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~610                                                                                                                                                                                   ; LABCELL_X46_Y24_N42         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~611                                                                                                                                                                                   ; LABCELL_X51_Y24_N42         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~612                                                                                                                                                                                   ; LABCELL_X40_Y22_N30         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~613                                                                                                                                                                                   ; LABCELL_X51_Y23_N24         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~614                                                                                                                                                                                   ; LABCELL_X46_Y23_N0          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~615                                                                                                                                                                                   ; MLABCELL_X55_Y23_N48        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~616                                                                                                                                                                                   ; LABCELL_X45_Y23_N36         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~617                                                                                                                                                                                   ; LABCELL_X46_Y21_N24         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~618                                                                                                                                                                                   ; LABCELL_X49_Y21_N18         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~619                                                                                                                                                                                   ; LABCELL_X53_Y21_N18         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~620                                                                                                                                                                                   ; LABCELL_X51_Y23_N30         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~621                                                                                                                                                                                   ; LABCELL_X48_Y24_N36         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~622                                                                                                                                                                                   ; LABCELL_X45_Y19_N24         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~623                                                                                                                                                                                   ; LABCELL_X45_Y23_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~624                                                                                                                                                                                   ; LABCELL_X48_Y24_N42         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~625                                                                                                                                                                                   ; LABCELL_X40_Y24_N24         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~626                                                                                                                                                                                   ; MLABCELL_X50_Y22_N0         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~627                                                                                                                                                                                   ; LABCELL_X53_Y21_N48         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~628                                                                                                                                                                                   ; LABCELL_X43_Y24_N9          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~629                                                                                                                                                                                   ; LABCELL_X45_Y22_N6          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~630                                                                                                                                                                                   ; LABCELL_X45_Y22_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~631                                                                                                                                                                                   ; LABCELL_X40_Y21_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~632                                                                                                                                                                                   ; LABCELL_X40_Y21_N12         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~633                                                                                                                                                                                   ; LABCELL_X53_Y21_N33         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~634                                                                                                                                                                                   ; MLABCELL_X42_Y24_N0         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~635                                                                                                                                                                                   ; MLABCELL_X55_Y23_N6         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~636                                                                                                                                                                                   ; LABCELL_X40_Y24_N42         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~637                                                                                                                                                                                   ; LABCELL_X43_Y21_N18         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~638                                                                                                                                                                                   ; LABCELL_X40_Y24_N48         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~639                                                                                                                                                                                   ; MLABCELL_X42_Y23_N48        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~640                                                                                                                                                                                   ; LABCELL_X41_Y22_N36         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~641                                                                                                                                                                                   ; LABCELL_X45_Y20_N48         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~642                                                                                                                                                                                   ; LABCELL_X43_Y24_N42         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~643                                                                                                                                                                                   ; LABCELL_X45_Y20_N18         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~644                                                                                                                                                                                   ; LABCELL_X40_Y22_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~645                                                                                                                                                                                   ; LABCELL_X43_Y23_N42         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~646                                                                                                                                                                                   ; LABCELL_X46_Y23_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~647                                                                                                                                                                                   ; MLABCELL_X55_Y23_N0         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~648                                                                                                                                                                                   ; LABCELL_X43_Y23_N48         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~649                                                                                                                                                                                   ; LABCELL_X46_Y21_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~650                                                                                                                                                                                   ; LABCELL_X49_Y21_N36         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~651                                                                                                                                                                                   ; LABCELL_X53_Y21_N12         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~652                                                                                                                                                                                   ; LABCELL_X51_Y23_N0          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3393                                                                                                                                                                                   ; LABCELL_X41_Y20_N30         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3394                                                                                                                                                                                   ; LABCELL_X36_Y20_N0          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3395                                                                                                                                                                                   ; MLABCELL_X37_Y20_N51        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3396                                                                                                                                                                                   ; LABCELL_X31_Y18_N3          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3397                                                                                                                                                                                   ; MLABCELL_X55_Y17_N39        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3398                                                                                                                                                                                   ; MLABCELL_X55_Y19_N42        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3399                                                                                                                                                                                   ; LABCELL_X56_Y19_N45         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3400                                                                                                                                                                                   ; LABCELL_X58_Y19_N15         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3401                                                                                                                                                                                   ; LABCELL_X36_Y19_N6          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3402                                                                                                                                                                                   ; LABCELL_X43_Y19_N51         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3403                                                                                                                                                                                   ; LABCELL_X35_Y20_N36         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3404                                                                                                                                                                                   ; LABCELL_X33_Y21_N33         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3405                                                                                                                                                                                   ; LABCELL_X36_Y22_N54         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3406                                                                                                                                                                                   ; LABCELL_X41_Y19_N24         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3407                                                                                                                                                                                   ; LABCELL_X36_Y18_N57         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3408                                                                                                                                                                                   ; LABCELL_X36_Y22_N57         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3409                                                                                                                                                                                   ; LABCELL_X46_Y12_N24         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3410                                                                                                                                                                                   ; MLABCELL_X47_Y11_N27        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3411                                                                                                                                                                                   ; LABCELL_X31_Y11_N36         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3412                                                                                                                                                                                   ; MLABCELL_X47_Y11_N36        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3413                                                                                                                                                                                   ; LABCELL_X43_Y19_N36         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3414                                                                                                                                                                                   ; LABCELL_X43_Y13_N48         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3415                                                                                                                                                                                   ; MLABCELL_X42_Y14_N9         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3416                                                                                                                                                                                   ; LABCELL_X45_Y12_N27         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3417                                                                                                                                                                                   ; LABCELL_X43_Y19_N39         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3418                                                                                                                                                                                   ; LABCELL_X41_Y18_N12         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3419                                                                                                                                                                                   ; LABCELL_X46_Y6_N3           ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3420                                                                                                                                                                                   ; LABCELL_X41_Y7_N45          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3421                                                                                                                                                                                   ; LABCELL_X41_Y18_N45         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3422                                                                                                                                                                                   ; LABCELL_X43_Y19_N48         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3423                                                                                                                                                                                   ; LABCELL_X46_Y19_N57         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3424                                                                                                                                                                                   ; LABCELL_X41_Y19_N42         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3425                                                                                                                                                                                   ; LABCELL_X41_Y19_N12         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3426                                                                                                                                                                                   ; LABCELL_X41_Y19_N18         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3427                                                                                                                                                                                   ; LABCELL_X30_Y19_N0          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3428                                                                                                                                                                                   ; LABCELL_X28_Y20_N33         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3429                                                                                                                                                                                   ; LABCELL_X33_Y17_N48         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3430                                                                                                                                                                                   ; LABCELL_X33_Y17_N21         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3431                                                                                                                                                                                   ; MLABCELL_X37_Y17_N48        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3432                                                                                                                                                                                   ; LABCELL_X30_Y17_N57         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3433                                                                                                                                                                                   ; LABCELL_X53_Y19_N39         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3434                                                                                                                                                                                   ; MLABCELL_X55_Y20_N30        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3435                                                                                                                                                                                   ; LABCELL_X54_Y19_N12         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3436                                                                                                                                                                                   ; LABCELL_X56_Y19_N57         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3437                                                                                                                                                                                   ; LABCELL_X45_Y14_N18         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3438                                                                                                                                                                                   ; LABCELL_X43_Y15_N21         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3439                                                                                                                                                                                   ; LABCELL_X46_Y19_N54         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3440                                                                                                                                                                                   ; LABCELL_X45_Y19_N36         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3441                                                                                                                                                                                   ; LABCELL_X30_Y19_N18         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3442                                                                                                                                                                                   ; LABCELL_X41_Y19_N39         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3443                                                                                                                                                                                   ; LABCELL_X31_Y19_N12         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3444                                                                                                                                                                                   ; LABCELL_X30_Y19_N45         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3445                                                                                                                                                                                   ; MLABCELL_X37_Y14_N39        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3446                                                                                                                                                                                   ; LABCELL_X40_Y14_N48         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3447                                                                                                                                                                                   ; LABCELL_X41_Y14_N42         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3448                                                                                                                                                                                   ; LABCELL_X40_Y14_N33         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3449                                                                                                                                                                                   ; MLABCELL_X42_Y15_N18        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3450                                                                                                                                                                                   ; LABCELL_X40_Y16_N18         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3451                                                                                                                                                                                   ; LABCELL_X33_Y16_N3          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3452                                                                                                                                                                                   ; LABCELL_X41_Y15_N48         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3453                                                                                                                                                                                   ; LABCELL_X48_Y14_N3          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3454                                                                                                                                                                                   ; LABCELL_X48_Y14_N51         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3455                                                                                                                                                                                   ; LABCELL_X43_Y14_N39         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3456                                                                                                                                                                                   ; LABCELL_X51_Y14_N27         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3457                                                                                                                                                                                   ; MLABCELL_X42_Y16_N12        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3458                                                                                                                                                                                   ; LABCELL_X31_Y18_N54         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3459                                                                                                                                                                                   ; LABCELL_X41_Y16_N9          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3460                                                                                                                                                                                   ; LABCELL_X40_Y19_N39         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3461                                                                                                                                                                                   ; LABCELL_X43_Y18_N21         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3462                                                                                                                                                                                   ; LABCELL_X58_Y18_N27         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3463                                                                                                                                                                                   ; LABCELL_X41_Y19_N21         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3464                                                                                                                                                                                   ; LABCELL_X58_Y20_N48         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3465                                                                                                                                                                                   ; LABCELL_X38_Y19_N24         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3466                                                                                                                                                                                   ; MLABCELL_X37_Y20_N54        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3467                                                                                                                                                                                   ; MLABCELL_X37_Y21_N27        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3468                                                                                                                                                                                   ; LABCELL_X35_Y19_N45         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3469                                                                                                                                                                                   ; LABCELL_X43_Y18_N15         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3470                                                                                                                                                                                   ; LABCELL_X38_Y19_N57         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3471                                                                                                                                                                                   ; MLABCELL_X37_Y19_N33        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3472                                                                                                                                                                                   ; LABCELL_X38_Y19_N30         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3473                                                                                                                                                                                   ; LABCELL_X48_Y10_N36         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3474                                                                                                                                                                                   ; LABCELL_X48_Y10_N57         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3475                                                                                                                                                                                   ; LABCELL_X45_Y10_N15         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3476                                                                                                                                                                                   ; LABCELL_X43_Y17_N42         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3477                                                                                                                                                                                   ; MLABCELL_X42_Y9_N21         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3478                                                                                                                                                                                   ; LABCELL_X43_Y13_N51         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3479                                                                                                                                                                                   ; LABCELL_X43_Y17_N48         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3480                                                                                                                                                                                   ; LABCELL_X43_Y17_N33         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3481                                                                                                                                                                                   ; LABCELL_X41_Y8_N36          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3482                                                                                                                                                                                   ; LABCELL_X40_Y8_N45          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3483                                                                                                                                                                                   ; LABCELL_X41_Y8_N6           ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3484                                                                                                                                                                                   ; LABCELL_X41_Y14_N51         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3485                                                                                                                                                                                   ; LABCELL_X41_Y19_N45         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3486                                                                                                                                                                                   ; LABCELL_X38_Y19_N27         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3487                                                                                                                                                                                   ; LABCELL_X41_Y17_N45         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3488                                                                                                                                                                                   ; LABCELL_X33_Y19_N54         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3489                                                                                                                                                                                   ; LABCELL_X31_Y21_N39         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3490                                                                                                                                                                                   ; LABCELL_X33_Y21_N36         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3491                                                                                                                                                                                   ; LABCELL_X30_Y21_N45         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3492                                                                                                                                                                                   ; LABCELL_X30_Y21_N0          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3493                                                                                                                                                                                   ; LABCELL_X36_Y17_N12         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3494                                                                                                                                                                                   ; MLABCELL_X37_Y17_N45        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3495                                                                                                                                                                                   ; LABCELL_X30_Y17_N30         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3496                                                                                                                                                                                   ; LABCELL_X28_Y17_N57         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3497                                                                                                                                                                                   ; LABCELL_X54_Y15_N18         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3498                                                                                                                                                                                   ; MLABCELL_X55_Y19_N3         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3499                                                                                                                                                                                   ; MLABCELL_X55_Y20_N45        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3500                                                                                                                                                                                   ; MLABCELL_X55_Y15_N6         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3501                                                                                                                                                                                   ; MLABCELL_X42_Y15_N0         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3502                                                                                                                                                                                   ; LABCELL_X43_Y15_N6          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3503                                                                                                                                                                                   ; LABCELL_X45_Y15_N0          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3504                                                                                                                                                                                   ; LABCELL_X48_Y14_N15         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3505                                                                                                                                                                                   ; LABCELL_X36_Y17_N54         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3506                                                                                                                                                                                   ; MLABCELL_X37_Y17_N3         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3507                                                                                                                                                                                   ; LABCELL_X36_Y15_N0          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3508                                                                                                                                                                                   ; LABCELL_X40_Y15_N33         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3509                                                                                                                                                                                   ; MLABCELL_X37_Y14_N33        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3510                                                                                                                                                                                   ; MLABCELL_X42_Y14_N48        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3511                                                                                                                                                                                   ; MLABCELL_X42_Y15_N30        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3512                                                                                                                                                                                   ; LABCELL_X41_Y14_N21         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3513                                                                                                                                                                                   ; LABCELL_X36_Y17_N51         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3514                                                                                                                                                                                   ; LABCELL_X40_Y16_N9          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3515                                                                                                                                                                                   ; LABCELL_X36_Y19_N27         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3516                                                                                                                                                                                   ; LABCELL_X41_Y16_N54         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3517                                                                                                                                                                                   ; LABCELL_X43_Y16_N57         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3518                                                                                                                                                                                   ; LABCELL_X43_Y17_N3          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3519                                                                                                                                                                                   ; LABCELL_X51_Y16_N57         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3520                                                                                                                                                                                   ; LABCELL_X49_Y14_N42         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~556                                                                                                                                                                                   ; LABCELL_X43_Y22_N36         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~557                                                                                                                                                                                   ; LABCELL_X43_Y27_N24         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~558                                                                                                                                                                                   ; MLABCELL_X47_Y24_N0         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~559                                                                                                                                                                                   ; LABCELL_X41_Y20_N12         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~560                                                                                                                                                                                   ; LABCELL_X45_Y21_N3          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~561                                                                                                                                                                                   ; MLABCELL_X55_Y22_N51        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~562                                                                                                                                                                                   ; MLABCELL_X55_Y22_N12        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~563                                                                                                                                                                                   ; MLABCELL_X55_Y22_N54        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~564                                                                                                                                                                                   ; MLABCELL_X42_Y22_N0         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~565                                                                                                                                                                                   ; LABCELL_X45_Y17_N18         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~566                                                                                                                                                                                   ; MLABCELL_X42_Y22_N48        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~567                                                                                                                                                                                   ; LABCELL_X46_Y21_N12         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~568                                                                                                                                                                                   ; LABCELL_X54_Y21_N24         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~569                                                                                                                                                                                   ; LABCELL_X41_Y24_N18         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~570                                                                                                                                                                                   ; LABCELL_X41_Y25_N48         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~571                                                                                                                                                                                   ; LABCELL_X41_Y22_N48         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~572                                                                                                                                                                                   ; MLABCELL_X42_Y20_N3         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~573                                                                                                                                                                                   ; LABCELL_X46_Y18_N48         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~574                                                                                                                                                                                   ; LABCELL_X45_Y18_N36         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~575                                                                                                                                                                                   ; LABCELL_X40_Y23_N12         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~576                                                                                                                                                                                   ; LABCELL_X41_Y25_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~577                                                                                                                                                                                   ; MLABCELL_X50_Y24_N24        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~578                                                                                                                                                                                   ; LABCELL_X43_Y27_N48         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~579                                                                                                                                                                                   ; MLABCELL_X50_Y24_N12        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~580                                                                                                                                                                                   ; LABCELL_X43_Y27_N42         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~581                                                                                                                                                                                   ; MLABCELL_X47_Y25_N21        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~582                                                                                                                                                                                   ; MLABCELL_X47_Y25_N54        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~583                                                                                                                                                                                   ; LABCELL_X48_Y23_N15         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~584                                                                                                                                                                                   ; LABCELL_X46_Y26_N42         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~585                                                                                                                                                                                   ; LABCELL_X51_Y21_N0          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~586                                                                                                                                                                                   ; MLABCELL_X50_Y21_N3         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~587                                                                                                                                                                                   ; LABCELL_X56_Y22_N12         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~588                                                                                                                                                                                   ; LABCELL_X46_Y18_N36         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~589                                                                                                                                                                                   ; LABCELL_X46_Y18_N57         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~590                                                                                                                                                                                   ; LABCELL_X43_Y24_N39         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~591                                                                                                                                                                                   ; LABCELL_X45_Y23_N18         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~592                                                                                                                                                                                   ; LABCELL_X45_Y21_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~593                                                                                                                                                                                   ; LABCELL_X49_Y22_N3          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~594                                                                                                                                                                                   ; LABCELL_X49_Y24_N12         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~595                                                                                                                                                                                   ; LABCELL_X49_Y24_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~596                                                                                                                                                                                   ; LABCELL_X45_Y26_N6          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~597                                                                                                                                                                                   ; LABCELL_X48_Y22_N15         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~598                                                                                                                                                                                   ; LABCELL_X43_Y25_N6          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~599                                                                                                                                                                                   ; LABCELL_X45_Y23_N12         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~600                                                                                                                                                                                   ; MLABCELL_X42_Y25_N18        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~601                                                                                                                                                                                   ; LABCELL_X41_Y24_N33         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~602                                                                                                                                                                                   ; LABCELL_X41_Y25_N36         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~603                                                                                                                                                                                   ; LABCELL_X41_Y26_N12         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~604                                                                                                                                                                                   ; LABCELL_X41_Y26_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~605                                                                                                                                                                                   ; LABCELL_X41_Y23_N12         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~606                                                                                                                                                                                   ; MLABCELL_X42_Y23_N0         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~607                                                                                                                                                                                   ; LABCELL_X40_Y23_N42         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~608                                                                                                                                                                                   ; MLABCELL_X42_Y26_N36        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~609                                                                                                                                                                                   ; MLABCELL_X42_Y26_N12        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~610                                                                                                                                                                                   ; MLABCELL_X42_Y26_N54        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~611                                                                                                                                                                                   ; LABCELL_X43_Y25_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~612                                                                                                                                                                                   ; LABCELL_X43_Y25_N3          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~613                                                                                                                                                                                   ; LABCELL_X43_Y26_N57         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~614                                                                                                                                                                                   ; MLABCELL_X42_Y23_N9         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~615                                                                                                                                                                                   ; LABCELL_X48_Y23_N42         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~616                                                                                                                                                                                   ; LABCELL_X53_Y23_N57         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~617                                                                                                                                                                                   ; LABCELL_X53_Y22_N39         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~618                                                                                                                                                                                   ; LABCELL_X48_Y22_N9          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~619                                                                                                                                                                                   ; LABCELL_X56_Y22_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~652                                                                                                                                                                                   ; LABCELL_X53_Y24_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~653                                                                                                                                                                                   ; LABCELL_X46_Y24_N51         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~654                                                                                                                                                                                   ; LABCELL_X45_Y23_N9          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~655                                                                                                                                                                                   ; LABCELL_X53_Y24_N36         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~656                                                                                                                                                                                   ; LABCELL_X49_Y21_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~657                                                                                                                                                                                   ; MLABCELL_X50_Y22_N45        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~658                                                                                                                                                                                   ; LABCELL_X49_Y21_N0          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~659                                                                                                                                                                                   ; LABCELL_X43_Y27_N36         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~660                                                                                                                                                                                   ; MLABCELL_X47_Y22_N54        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~661                                                                                                                                                                                   ; LABCELL_X45_Y22_N3          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~662                                                                                                                                                                                   ; LABCELL_X45_Y16_N6          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~663                                                                                                                                                                                   ; LABCELL_X45_Y16_N0          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~664                                                                                                                                                                                   ; LABCELL_X54_Y24_N18         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~665                                                                                                                                                                                   ; MLABCELL_X42_Y24_N9         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~666                                                                                                                                                                                   ; MLABCELL_X55_Y23_N54        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~667                                                                                                                                                                                   ; LABCELL_X41_Y20_N42         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~668                                                                                                                                                                                   ; LABCELL_X43_Y21_N0          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~669                                                                                                                                                                                   ; MLABCELL_X42_Y22_N21        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~670                                                                                                                                                                                   ; LABCELL_X41_Y22_N42         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~671                                                                                                                                                                                   ; LABCELL_X51_Y24_N36         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~672                                                                                                                                                                                   ; LABCELL_X45_Y20_N36         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~673                                                                                                                                                                                   ; MLABCELL_X47_Y24_N39        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~674                                                                                                                                                                                   ; MLABCELL_X47_Y20_N39        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~675                                                                                                                                                                                   ; MLABCELL_X50_Y23_N54        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~676                                                                                                                                                                                   ; LABCELL_X46_Y23_N9          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~677                                                                                                                                                                                   ; LABCELL_X46_Y23_N3          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~678                                                                                                                                                                                   ; MLABCELL_X55_Y23_N27        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~679                                                                                                                                                                                   ; LABCELL_X43_Y23_N27         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~680                                                                                                                                                                                   ; LABCELL_X56_Y21_N0          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~681                                                                                                                                                                                   ; LABCELL_X49_Y21_N45         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~682                                                                                                                                                                                   ; LABCELL_X54_Y21_N0          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~683                                                                                                                                                                                   ; LABCELL_X56_Y21_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~684                                                                                                                                                                                   ; LABCELL_X48_Y24_N51         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~685                                                                                                                                                                                   ; LABCELL_X46_Y24_N9          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~686                                                                                                                                                                                   ; MLABCELL_X47_Y23_N30        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~687                                                                                                                                                                                   ; MLABCELL_X47_Y26_N36        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~688                                                                                                                                                                                   ; MLABCELL_X50_Y20_N0         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~689                                                                                                                                                                                   ; MLABCELL_X50_Y20_N42        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~690                                                                                                                                                                                   ; LABCELL_X53_Y21_N0          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~691                                                                                                                                                                                   ; LABCELL_X43_Y24_N3          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~692                                                                                                                                                                                   ; LABCELL_X40_Y22_N15         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~693                                                                                                                                                                                   ; LABCELL_X45_Y22_N21         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~694                                                                                                                                                                                   ; MLABCELL_X47_Y23_N36        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~695                                                                                                                                                                                   ; MLABCELL_X42_Y23_N24        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~696                                                                                                                                                                                   ; LABCELL_X53_Y21_N39         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~697                                                                                                                                                                                   ; LABCELL_X54_Y25_N39         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~698                                                                                                                                                                                   ; MLABCELL_X55_Y23_N45        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~699                                                                                                                                                                                   ; LABCELL_X40_Y24_N36         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~700                                                                                                                                                                                   ; LABCELL_X40_Y18_N48         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~701                                                                                                                                                                                   ; LABCELL_X40_Y18_N12         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~702                                                                                                                                                                                   ; LABCELL_X40_Y18_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~703                                                                                                                                                                                   ; LABCELL_X43_Y21_N21         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~704                                                                                                                                                                                   ; MLABCELL_X42_Y18_N21        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~705                                                                                                                                                                                   ; MLABCELL_X42_Y18_N39        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~706                                                                                                                                                                                   ; LABCELL_X45_Y20_N3          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~707                                                                                                                                                                                   ; LABCELL_X40_Y22_N21         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~708                                                                                                                                                                                   ; LABCELL_X43_Y23_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~709                                                                                                                                                                                   ; MLABCELL_X47_Y23_N57        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~710                                                                                                                                                                                   ; LABCELL_X49_Y23_N0          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~711                                                                                                                                                                                   ; LABCELL_X43_Y23_N36         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~712                                                                                                                                                                                   ; LABCELL_X43_Y24_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~713                                                                                                                                                                                   ; MLABCELL_X50_Y21_N54        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~714                                                                                                                                                                                   ; LABCELL_X53_Y21_N57         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~715                                                                                                                                                                                   ; MLABCELL_X50_Y21_N45        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3489                                                                                                                                                                                   ; LABCELL_X41_Y20_N48         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3490                                                                                                                                                                                   ; LABCELL_X41_Y10_N18         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3491                                                                                                                                                                                   ; LABCELL_X41_Y10_N42         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3492                                                                                                                                                                                   ; MLABCELL_X42_Y10_N24        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3493                                                                                                                                                                                   ; LABCELL_X46_Y8_N48          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3494                                                                                                                                                                                   ; LABCELL_X43_Y19_N33         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3495                                                                                                                                                                                   ; LABCELL_X43_Y18_N57         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3496                                                                                                                                                                                   ; MLABCELL_X47_Y8_N51         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3497                                                                                                                                                                                   ; LABCELL_X43_Y7_N33          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3498                                                                                                                                                                                   ; LABCELL_X41_Y18_N51         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3499                                                                                                                                                                                   ; LABCELL_X43_Y19_N30         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3500                                                                                                                                                                                   ; LABCELL_X48_Y7_N21          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3501                                                                                                                                                                                   ; LABCELL_X43_Y19_N6          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3502                                                                                                                                                                                   ; LABCELL_X41_Y19_N57         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3503                                                                                                                                                                                   ; LABCELL_X43_Y19_N42         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3504                                                                                                                                                                                   ; LABCELL_X43_Y19_N27         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3505                                                                                                                                                                                   ; LABCELL_X41_Y11_N15         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3506                                                                                                                                                                                   ; LABCELL_X45_Y20_N24         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3507                                                                                                                                                                                   ; LABCELL_X45_Y20_N9          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3508                                                                                                                                                                                   ; LABCELL_X45_Y12_N3          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3509                                                                                                                                                                                   ; LABCELL_X41_Y19_N33         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3510                                                                                                                                                                                   ; LABCELL_X43_Y18_N48         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3511                                                                                                                                                                                   ; MLABCELL_X42_Y14_N0         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3512                                                                                                                                                                                   ; LABCELL_X41_Y13_N33         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3513                                                                                                                                                                                   ; LABCELL_X41_Y19_N54         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3514                                                                                                                                                                                   ; LABCELL_X41_Y9_N27          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3515                                                                                                                                                                                   ; MLABCELL_X47_Y6_N21         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3516                                                                                                                                                                                   ; LABCELL_X41_Y7_N48          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3517                                                                                                                                                                                   ; LABCELL_X43_Y19_N9          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3518                                                                                                                                                                                   ; LABCELL_X43_Y11_N54         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3519                                                                                                                                                                                   ; LABCELL_X45_Y19_N54         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3520                                                                                                                                                                                   ; LABCELL_X45_Y19_N57         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3521                                                                                                                                                                                   ; LABCELL_X41_Y19_N51         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3522                                                                                                                                                                                   ; LABCELL_X40_Y17_N33         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3523                                                                                                                                                                                   ; LABCELL_X53_Y19_N42         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3524                                                                                                                                                                                   ; LABCELL_X36_Y11_N42         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3525                                                                                                                                                                                   ; LABCELL_X38_Y11_N6          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3526                                                                                                                                                                                   ; LABCELL_X38_Y13_N6          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3527                                                                                                                                                                                   ; LABCELL_X38_Y13_N21         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3528                                                                                                                                                                                   ; LABCELL_X41_Y13_N36         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3529                                                                                                                                                                                   ; LABCELL_X43_Y17_N24         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3530                                                                                                                                                                                   ; LABCELL_X53_Y19_N18         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3531                                                                                                                                                                                   ; LABCELL_X54_Y19_N45         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3532                                                                                                                                                                                   ; MLABCELL_X55_Y17_N18        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3533                                                                                                                                                                                   ; LABCELL_X41_Y15_N21         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3534                                                                                                                                                                                   ; LABCELL_X43_Y15_N0          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3535                                                                                                                                                                                   ; LABCELL_X46_Y19_N48         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3536                                                                                                                                                                                   ; LABCELL_X46_Y19_N21         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3537                                                                                                                                                                                   ; LABCELL_X41_Y11_N30         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3538                                                                                                                                                                                   ; LABCELL_X41_Y15_N57         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3539                                                                                                                                                                                   ; LABCELL_X28_Y13_N3          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3540                                                                                                                                                                                   ; LABCELL_X45_Y8_N6           ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3541                                                                                                                                                                                   ; LABCELL_X41_Y14_N39         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3542                                                                                                                                                                                   ; LABCELL_X36_Y13_N12         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3543                                                                                                                                                                                   ; LABCELL_X41_Y14_N6          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3544                                                                                                                                                                                   ; LABCELL_X30_Y13_N48         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3545                                                                                                                                                                                   ; LABCELL_X41_Y12_N30         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3546                                                                                                                                                                                   ; LABCELL_X41_Y15_N24         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3547                                                                                                                                                                                   ; MLABCELL_X42_Y16_N6         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3548                                                                                                                                                                                   ; LABCELL_X41_Y18_N3          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3549                                                                                                                                                                                   ; LABCELL_X41_Y18_N6          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3550                                                                                                                                                                                   ; LABCELL_X40_Y19_N6          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3551                                                                                                                                                                                   ; LABCELL_X36_Y16_N45         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3552                                                                                                                                                                                   ; LABCELL_X43_Y14_N57         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3649                                                                                                                                                                                   ; MLABCELL_X42_Y16_N48        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3650                                                                                                                                                                                   ; LABCELL_X41_Y20_N3          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3651                                                                                                                                                                                   ; LABCELL_X40_Y19_N42         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3652                                                                                                                                                                                   ; LABCELL_X40_Y19_N54         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3653                                                                                                                                                                                   ; LABCELL_X43_Y16_N3          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3654                                                                                                                                                                                   ; LABCELL_X48_Y12_N21         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3655                                                                                                                                                                                   ; LABCELL_X36_Y19_N18         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3656                                                                                                                                                                                   ; LABCELL_X49_Y12_N33         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3657                                                                                                                                                                                   ; LABCELL_X36_Y8_N0           ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3658                                                                                                                                                                                   ; LABCELL_X36_Y8_N54          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3659                                                                                                                                                                                   ; MLABCELL_X37_Y19_N51        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3660                                                                                                                                                                                   ; LABCELL_X36_Y19_N57         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3661                                                                                                                                                                                   ; MLABCELL_X42_Y9_N48         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3662                                                                                                                                                                                   ; MLABCELL_X42_Y21_N54        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3663                                                                                                                                                                                   ; LABCELL_X38_Y19_N6          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3664                                                                                                                                                                                   ; LABCELL_X38_Y19_N9          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3665                                                                                                                                                                                   ; LABCELL_X48_Y9_N18          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3666                                                                                                                                                                                   ; LABCELL_X48_Y9_N57          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3667                                                                                                                                                                                   ; LABCELL_X45_Y10_N54         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3668                                                                                                                                                                                   ; LABCELL_X43_Y17_N12         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3669                                                                                                                                                                                   ; LABCELL_X40_Y8_N57          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3670                                                                                                                                                                                   ; LABCELL_X43_Y13_N0          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3671                                                                                                                                                                                   ; LABCELL_X41_Y9_N54          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3672                                                                                                                                                                                   ; MLABCELL_X42_Y8_N27         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3673                                                                                                                                                                                   ; MLABCELL_X42_Y8_N21         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3674                                                                                                                                                                                   ; MLABCELL_X42_Y8_N9          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3675                                                                                                                                                                                   ; LABCELL_X43_Y6_N42          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3676                                                                                                                                                                                   ; LABCELL_X41_Y18_N57         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3677                                                                                                                                                                                   ; LABCELL_X41_Y17_N18         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3678                                                                                                                                                                                   ; LABCELL_X43_Y11_N45         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3679                                                                                                                                                                                   ; LABCELL_X41_Y17_N15         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3680                                                                                                                                                                                   ; MLABCELL_X42_Y13_N45        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3681                                                                                                                                                                                   ; LABCELL_X36_Y10_N48         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3682                                                                                                                                                                                   ; LABCELL_X36_Y11_N6          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3683                                                                                                                                                                                   ; MLABCELL_X37_Y13_N27        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3684                                                                                                                                                                                   ; LABCELL_X36_Y10_N33         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3685                                                                                                                                                                                   ; LABCELL_X36_Y13_N21         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3686                                                                                                                                                                                   ; MLABCELL_X37_Y17_N6         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3687                                                                                                                                                                                   ; LABCELL_X31_Y11_N0          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3688                                                                                                                                                                                   ; MLABCELL_X37_Y13_N18        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3689                                                                                                                                                                                   ; MLABCELL_X55_Y21_N39        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3690                                                                                                                                                                                   ; MLABCELL_X55_Y19_N57        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3691                                                                                                                                                                                   ; LABCELL_X43_Y19_N45         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3692                                                                                                                                                                                   ; MLABCELL_X55_Y18_N6         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3693                                                                                                                                                                                   ; LABCELL_X51_Y15_N54         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3694                                                                                                                                                                                   ; LABCELL_X43_Y15_N3          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3695                                                                                                                                                                                   ; LABCELL_X48_Y11_N21         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3696                                                                                                                                                                                   ; MLABCELL_X42_Y14_N57        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3697                                                                                                                                                                                   ; MLABCELL_X42_Y13_N39        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3698                                                                                                                                                                                   ; LABCELL_X41_Y17_N3          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3699                                                                                                                                                                                   ; LABCELL_X38_Y16_N21         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3700                                                                                                                                                                                   ; LABCELL_X40_Y15_N12         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3701                                                                                                                                                                                   ; LABCELL_X41_Y15_N6          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3702                                                                                                                                                                                   ; LABCELL_X36_Y13_N3          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3703                                                                                                                                                                                   ; LABCELL_X40_Y15_N42         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3704                                                                                                                                                                                   ; LABCELL_X35_Y13_N9          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3705                                                                                                                                                                                   ; LABCELL_X33_Y12_N30         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3706                                                                                                                                                                                   ; LABCELL_X40_Y14_N42         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3707                                                                                                                                                                                   ; LABCELL_X36_Y19_N3          ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3708                                                                                                                                                                                   ; LABCELL_X36_Y12_N39         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3709                                                                                                                                                                                   ; LABCELL_X40_Y20_N57         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3710                                                                                                                                                                                   ; LABCELL_X36_Y20_N24         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3711                                                                                                                                                                                   ; LABCELL_X35_Y20_N18         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3712                                                                                                                                                                                   ; LABCELL_X40_Y20_N15         ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|wdat_fifo[0][11]~1                                                                                                                                                                               ; LABCELL_X38_Y26_N15         ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|wdat_fifo[1][10]~2                                                                                                                                                                               ; LABCELL_X38_Y26_N18         ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cache_byte:c|write_ctl                                                                                                                                                                                        ; FF_X46_Y27_N4               ; 5       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|always1~0                                                                                                                                                                     ; LABCELL_X40_Y25_N36         ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|hsync_cntr[3]~2                                                                                                                                                               ; LABCELL_X49_Y29_N3          ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|int_hold[1]~6                                                                                                                                                                 ; MLABCELL_X50_Y27_N36        ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|rmr[3]~0                                                                                                                                                                      ; LABCELL_X49_Y27_N36         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|comb~0                                                                                                                                                                                          ; LABCELL_X48_Y25_N12         ; 64      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|crtc_gen:crtc_gen|Equal0~3                                                                                                                                                        ; LABCELL_X48_Y27_N48         ; 15      ; Clock enable, Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|crtc_gen:crtc_gen|R_V_CNT[0]~0                                                                                                                                                    ; LABCELL_X48_Y27_N54         ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|crtc_gen:crtc_gen|W_VCNT_RET                                                                                                                                                      ; MLABCELL_X50_Y27_N51        ; 7       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|Decoder0~1                                                                                                                                                          ; LABCELL_X49_Y26_N15         ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|Decoder0~10                                                                                                                                                         ; LABCELL_X49_Y26_N33         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|Decoder0~11                                                                                                                                                         ; LABCELL_X49_Y26_N18         ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|Decoder0~12                                                                                                                                                         ; LABCELL_X49_Y26_N21         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|Decoder0~4                                                                                                                                                          ; LABCELL_X49_Y26_N12         ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|Decoder0~5                                                                                                                                                          ; LABCELL_X49_Y26_N36         ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|Decoder0~6                                                                                                                                                          ; LABCELL_X49_Y26_N3          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|Decoder0~7                                                                                                                                                          ; LABCELL_X49_Y26_N39         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|Decoder0~8                                                                                                                                                          ; LABCELL_X49_Y26_N6          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|R_ADR[0]~0                                                                                                                                                          ; MLABCELL_X47_Y27_N51        ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dat_i_arbiter:di_arbiter|D[0]~11                                                                                                                                                                ; LABCELL_X43_Y38_N48         ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_61a:rden_decode_a|w_anode1000w[3]~0                                                                         ; LABCELL_X40_Y36_N15         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_61a:rden_decode_a|w_anode1011w[3]~0                                                                         ; LABCELL_X40_Y36_N0          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_61a:rden_decode_a|w_anode949w[3]                                                                            ; LABCELL_X40_Y36_N12         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_61a:rden_decode_a|w_anode967w[3]~0                                                                          ; LABCELL_X40_Y36_N42         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_61a:rden_decode_a|w_anode978w[3]~0                                                                          ; LABCELL_X40_Y36_N36         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_61a:rden_decode_a|w_anode989w[3]~0                                                                          ; LABCELL_X40_Y36_N9          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_61a:rden_decode_b|w_anode1011w[2]~0                                                                         ; LABCELL_X41_Y36_N15         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_61a:rden_decode_b|w_anode1011w[2]~1                                                                         ; LABCELL_X41_Y36_N9          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_61a:rden_decode_b|w_anode1011w[2]~2                                                                         ; LABCELL_X41_Y36_N24         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_61a:rden_decode_b|w_anode949w[3]~0                                                                          ; LABCELL_X41_Y36_N21         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_dla:decode2|w_anode861w[3]                                                                                  ; LABCELL_X40_Y36_N45         ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_dla:decode2|w_anode878w[3]~0                                                                                ; LABCELL_X40_Y36_N39         ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_dla:decode2|w_anode888w[3]~0                                                                                ; LABCELL_X40_Y36_N54         ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_dla:decode2|w_anode898w[3]~0                                                                                ; LABCELL_X40_Y36_N57         ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_dla:decode2|w_anode908w[3]~0                                                                                ; LABCELL_X40_Y36_N30         ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_dla:decode2|w_anode918w[3]~0                                                                                ; LABCELL_X40_Y36_N33         ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_dla:decode2|w_anode928w[3]~0                                                                                ; LABCELL_X40_Y36_N3          ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_dla:decode2|w_anode928w[3]~1                                                                                ; LABCELL_X40_Y36_N6          ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_dla:decode2|w_anode938w[3]~0                                                                                ; LABCELL_X40_Y36_N48         ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Decoder5~0                                                                                                                                                                           ; LABCELL_X49_Y37_N30         ; 73      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Equal10~1                                                                                                                                                                            ; LABCELL_X35_Y24_N0          ; 25      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Equal4~0                                                                                                                                                                             ; LABCELL_X49_Y37_N0          ; 87      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|FB[0]~0                                                                                                                                                                              ; MLABCELL_X47_Y35_N54        ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|HD[0]~1                                                                                                                                                                              ; MLABCELL_X47_Y35_N15        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|HU[5]~0                                                                                                                                                                              ; MLABCELL_X47_Y35_N9         ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|LS[0]~1                                                                                                                                                                              ; MLABCELL_X47_Y35_N51        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|NM[0]~0                                                                                                                                                                              ; MLABCELL_X47_Y35_N6         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|S0[0]~0                                                                                                                                                                              ; MLABCELL_X47_Y33_N18        ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|S1[0]~1                                                                                                                                                                              ; MLABCELL_X47_Y33_N15        ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|S3[0]~0                                                                                                                                                                              ; MLABCELL_X47_Y33_N9         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|SC[0]~0                                                                                                                                                                              ; MLABCELL_X47_Y35_N30        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|TP[0]~0                                                                                                                                                                              ; MLABCELL_X47_Y35_N33        ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|TR[0]~3                                                                                                                                                                              ; LABCELL_X49_Y35_N18         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|TR[3]~0                                                                                                                                                                              ; LABCELL_X49_Y35_N42         ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|activity_o                                                                                                                                                                           ; MLABCELL_X50_Y36_N6         ; 22      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|always5~0                                                                                                                                                                            ; MLABCELL_X42_Y34_N45        ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|always6~0                                                                                                                                                                            ; MLABCELL_X42_Y34_N57        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|comb~2                                                                                                                                                                               ; LABCELL_X43_Y37_N48         ; 50      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|current_track0[0]~8                                                                                                                                                                  ; LABCELL_X51_Y36_N18         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|current_track1[0]~0                                                                                                                                                                  ; LABCELL_X51_Y36_N21         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|current_track2[0]~0                                                                                                                                                                  ; LABCELL_X51_Y36_N48         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|current_track3[0]~0                                                                                                                                                                  ; LABCELL_X51_Y36_N51         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|data_cntr[3]~5                                                                                                                                                                       ; LABCELL_X48_Y37_N36         ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|drive_active[0]~1                                                                                                                                                                    ; LABCELL_X51_Y37_N3          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|always3~0                                                                                                                                                                   ; LABCELL_X46_Y36_N24         ; 1       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|fifo_head[9]~1                                                                                                                                                              ; LABCELL_X51_Y36_N45         ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|fifo_tail~9                                                                                                                                                                 ; LABCELL_X45_Y36_N9          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|always3~0                                                                                                                                                                   ; LABCELL_X43_Y37_N18         ; 1       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|fifo_head[2]~1                                                                                                                                                              ; LABCELL_X43_Y37_N45         ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|fifo_tail~9                                                                                                                                                                 ; LABCELL_X46_Y38_N54         ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|op_param[0]~0                                                                                                                                                                        ; MLABCELL_X47_Y37_N42        ; 26      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|param_ptr[0]~2                                                                                                                                                                       ; LABCELL_X51_Y37_N42         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|result_register[0]~0                                                                                                                                                                 ; LABCELL_X51_Y36_N54         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|wait_timeout[0]~0                                                                                                                                                                    ; LABCELL_X53_Y37_N54         ; 22      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|c_o[1]~1                                                                                                                                                                       ; LABCELL_X49_Y28_N30         ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[3]~9                                                                                                                                                                       ; LABCELL_X49_Y28_N3          ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|decode_11a:rden_decode_b|w_anode483w[2]                                                                  ; LABCELL_X48_Y31_N3          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|decode_11a:rden_decode_b|w_anode497w[2]                                                                  ; LABCELL_X48_Y31_N21         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|decode_11a:rden_decode_b|w_anode506w[2]                                                                  ; LABCELL_X48_Y31_N36         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|decode_11a:rden_decode_b|w_anode515w[2]                                                                  ; LABCELL_X48_Y31_N33         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|track_motor_rise~0                                                                                                                                                                              ; LABCELL_X40_Y36_N27         ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|always0~0                                                                                                                                                                             ; MLABCELL_X42_Y45_N24        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|ACC[3]~5                                                                                                                                                        ; LABCELL_X41_Y49_N48         ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[15]~8                                                                                                                                                         ; LABCELL_X41_Y47_N54         ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[8]~16                                                                                                                                                         ; LABCELL_X40_Y45_N21         ; 8       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|Alternate~0                                                                                                                                                     ; MLABCELL_X42_Y45_N42        ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|BusA[7]~2                                                                                                                                                       ; LABCELL_X46_Y45_N39         ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|BusB[0]~4                                                                                                                                                       ; LABCELL_X46_Y44_N39         ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|Equal4~0                                                                                                                                                        ; LABCELL_X35_Y51_N18         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|F[3]~48                                                                                                                                                         ; MLABCELL_X42_Y51_N30        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|F~11                                                                                                                                                            ; LABCELL_X41_Y49_N3          ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[6]~1                                                                                                                                                         ; LABCELL_X41_Y45_N12         ; 15      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[6]~2                                                                                                                                                         ; LABCELL_X41_Y45_N42         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|ISet[0]~2                                                                                                                                                       ; LABCELL_X40_Y46_N33         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|I[7]~1                                                                                                                                                          ; LABCELL_X35_Y50_N9          ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IntCycle~2                                                                                                                                                      ; LABCELL_X41_Y47_N30         ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|PC[11]~26                                                                                                                                                       ; LABCELL_X41_Y45_N48         ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|PC[11]~5                                                                                                                                                        ; LABCELL_X41_Y45_N54         ; 17      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|Pre_XY_F_M[2]~1                                                                                                                                                 ; LABCELL_X41_Y47_N33         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegWEH~0                                                                                                                                                        ; MLABCELL_X42_Y48_N39        ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegWEL~5                                                                                                                                                        ; MLABCELL_X42_Y48_N36        ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|SP[13]~5                                                                                                                                                        ; LABCELL_X45_Y45_N15         ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|SP[2]~8                                                                                                                                                         ; LABCELL_X45_Y45_N54         ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|TmpAddr[0]~7                                                                                                                                                    ; LABCELL_X41_Y43_N48         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|TmpAddr[14]~10                                                                                                                                                  ; LABCELL_X40_Y43_N57         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|TmpAddr[14]~8                                                                                                                                                   ; LABCELL_X40_Y43_N24         ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|TmpAddr[14]~9                                                                                                                                                   ; LABCELL_X40_Y43_N27         ; 9       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|dout[4]~6                                                                                                                                                       ; MLABCELL_X47_Y49_N21        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|mcycle[5]~2                                                                                                                                                     ; LABCELL_X41_Y47_N51         ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tstate[2]~3                                                                                                                                                     ; LABCELL_X41_Y47_N12         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[0][0]~6                                                                                                                                    ; LABCELL_X45_Y46_N12         ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[1][0]~7                                                                                                                                    ; LABCELL_X45_Y47_N0          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[2][0]~4                                                                                                                                    ; LABCELL_X45_Y46_N9          ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[3][0]~5                                                                                                                                    ; LABCELL_X45_Y46_N0          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[4][0]~0                                                                                                                                    ; LABCELL_X45_Y46_N6          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[5][0]~1                                                                                                                                    ; LABCELL_X45_Y46_N51         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[6][0]~2                                                                                                                                    ; LABCELL_X45_Y46_N42         ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[7][0]~3                                                                                                                                    ; LABCELL_X45_Y47_N36         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[0][0]~6                                                                                                                                    ; LABCELL_X45_Y46_N15         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[1][0]~7                                                                                                                                    ; LABCELL_X41_Y46_N48         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[2][0]~4                                                                                                                                    ; LABCELL_X43_Y46_N51         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[3][0]~5                                                                                                                                    ; LABCELL_X43_Y46_N15         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[4][0]~0                                                                                                                                    ; MLABCELL_X42_Y46_N6         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[5][0]~1                                                                                                                                    ; LABCELL_X43_Y46_N12         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[6][0]~2                                                                                                                                    ; LABCELL_X45_Y46_N45         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[7][0]~3                                                                                                                                    ; LABCELL_X45_Y46_N33         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|cpcctl:cpc_control|D_o[0]                                                                                                                                                                                     ; FF_X37_Y28_N17              ; 418     ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|global_reset:global_reset|Equal0~2                                                                                                                                                                            ; MLABCELL_X42_Y21_N42        ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|Decoder0~0                                                                                                                                                                                 ; LABCELL_X36_Y37_N51         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|Decoder0~4                                                                                                                                                                                 ; LABCELL_X36_Y36_N42         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|Decoder0~5                                                                                                                                                                                 ; LABCELL_X33_Y37_N48         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|Decoder0~6                                                                                                                                                                                 ; MLABCELL_X32_Y36_N15        ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|cr[2]~8                                                                                                                                                                                    ; LABCELL_X36_Y37_N39         ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|cr[5]~2                                                                                                                                                                                    ; LABCELL_X36_Y37_N9          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|ctr[7]                                                                                                                                                                                     ; FF_X38_Y35_N14              ; 17      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|core_cmd[3]~4                                                                                                                                         ; MLABCELL_X37_Y39_N18        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|dcnt[2]~1                                                                                                                                             ; MLABCELL_X37_Y36_N24        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|WideNor1                                                                                                           ; LABCELL_X41_Y37_N54         ; 21      ; Clock enable, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al                                                                                                                 ; FF_X37_Y38_N8               ; 41      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|always11~0                                                                                                         ; MLABCELL_X37_Y37_N42        ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|always2~0                                                                                                          ; LABCELL_X38_Y37_N51         ; 18      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]~0                                                                                                       ; LABCELL_X35_Y38_N12         ; 20      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|clk_en                                                                                                             ; FF_X35_Y38_N44              ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[6]~0                                                                                                           ; LABCELL_X40_Y37_N57         ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|ld                                                                                                                                                    ; FF_X36_Y38_N26              ; 16      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|D_o[0]~4                                                                                                                                                                                      ; LABCELL_X48_Y30_N51         ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|D_o[7]~5                                                                                                                                                                                      ; LABCELL_X48_Y30_N30         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard[14]~6                                                                                                                                                                                ; MLABCELL_X47_Y29_N45        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard[22]~4                                                                                                                                                                                ; MLABCELL_X47_Y29_N36        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard[29]~8                                                                                                                                                                                ; LABCELL_X45_Y28_N36         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard[32]~10                                                                                                                                                                               ; LABCELL_X45_Y28_N39         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard[40]~14                                                                                                                                                                               ; LABCELL_X48_Y28_N30         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard[50]~12                                                                                                                                                                               ; LABCELL_X43_Y28_N42         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard[63]~16                                                                                                                                                                               ; LABCELL_X45_Y28_N48         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard[71]~18                                                                                                                                                                               ; LABCELL_X45_Y28_N3          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard[76]~20                                                                                                                                                                               ; LABCELL_X45_Y28_N30         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard[7]~0                                                                                                                                                                                 ; MLABCELL_X47_Y28_N57        ; 80      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard[7]~2                                                                                                                                                                                 ; LABCELL_X45_Y28_N33         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[50]~2                                                                                                                                                                              ; LABCELL_X43_Y28_N15         ; 80      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|led_driver:led|cntr[6]~0                                                                                                                                                                                      ; LABCELL_X38_Y27_N54         ; 20      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                            ; PLLOUTPUTCOUNTER_X68_Y0_N1  ; 4349    ; Clock                                               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[1]                                                                                                            ; PLLOUTPUTCOUNTER_X68_Y2_N1  ; 2091    ; Clock                                               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[2]                                                                                                            ; PLLOUTPUTCOUNTER_X68_Y1_N1  ; 160     ; Clock                                               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[3]                                                                                                            ; PLLOUTPUTCOUNTER_X68_Y5_N1  ; 195     ; Clock                                               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[4]                                                                                                            ; PLLOUTPUTCOUNTER_X68_Y3_N1  ; 663     ; Clock                                               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; CPC2:cpc2_inst|mem_arbiter:a|rd~1                                                                                                                                                                                            ; LABCELL_X27_Y20_N51         ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|mem_arbiter:a|state~9                                                                                                                                                                                         ; MLABCELL_X42_Y21_N24        ; 973     ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|memctl:memory_control|D_o[7]~0                                                                                                                                                                                ; MLABCELL_X37_Y20_N39        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdram:ram|Equal6~2                                                                                                                                                                                            ; LABCELL_X22_Y19_N36         ; 15      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdram:ram|if_A[22]~0                                                                                                                                                                                          ; LABCELL_X22_Y19_N39         ; 22      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdram:ram|lastrow[0][11]~0                                                                                                                                                                                    ; MLABCELL_X25_Y20_N24        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdram:ram|lastrow[1][11]~1                                                                                                                                                                                    ; MLABCELL_X25_Y20_N27        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdram:ram|lastrow[2][11]~2                                                                                                                                                                                    ; MLABCELL_X25_Y20_N42        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdram:ram|lastrow[3][11]~3                                                                                                                                                                                    ; MLABCELL_X25_Y20_N45        ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|sdram:ram|state.IDLE                                                                                                                                                                                          ; FF_X27_Y19_N44              ; 22      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_io_if:io|nwr_o[15]~0                                                                                                                                                                                  ; MLABCELL_X37_Y28_N36        ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_io_if:io|nwr_o[5]~1                                                                                                                                                                                   ; MLABCELL_X37_Y20_N15        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_io_if:io|wb_dat[7]~0                                                                                                                                                                                  ; LABCELL_X33_Y35_N3          ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_io_if:io|wb_we~1                                                                                                                                                                                      ; LABCELL_X33_Y35_N6          ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_io_if:io|wb_we~2                                                                                                                                                                                      ; LABCELL_X33_Y35_N48         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_io_if:io|wb_we~3                                                                                                                                                                                      ; LABCELL_X33_Y35_N42         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_io_if:io|wb_we~4                                                                                                                                                                                      ; LABCELL_X33_Y35_N39         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_io_if:io|wb_we~5                                                                                                                                                                                      ; LABCELL_X33_Y35_N57         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|decode_11a:rden_decode_b|w_anode483w[2]                            ; LABCELL_X30_Y23_N57         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|decode_11a:rden_decode_b|w_anode497w[2]~0                          ; LABCELL_X13_Y4_N0           ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|decode_11a:rden_decode_b|w_anode497w[2]~1                          ; LABCELL_X13_Y9_N51          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|decode_11a:rden_decode_b|w_anode497w[2]~2                          ; LABCELL_X30_Y23_N24         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|decode_8la:decode4|w_anode445w[2]                                  ; MLABCELL_X32_Y29_N0         ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|decode_8la:decode4|w_anode445w[2]~0                                ; MLABCELL_X32_Y29_N48        ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|decode_8la:decode4|w_anode458w[2]                                  ; MLABCELL_X32_Y29_N3         ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|decode_8la:decode4|w_anode458w[2]~0                                ; MLABCELL_X32_Y29_N30        ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|decode_8la:decode4|w_anode466w[2]                                  ; MLABCELL_X32_Y29_N12        ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|decode_8la:decode4|w_anode466w[2]~0                                ; MLABCELL_X32_Y29_N45        ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|decode_8la:decode4|w_anode474w[2]                                  ; MLABCELL_X32_Y29_N15        ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|decode_8la:decode4|w_anode474w[2]~0                                ; MLABCELL_X32_Y29_N33        ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|decode_8la:decode5|w_anode445w[2]                                  ; LABCELL_X7_Y2_N57           ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|decode_8la:decode5|w_anode458w[2]                                  ; MLABCELL_X6_Y2_N12          ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|decode_8la:decode5|w_anode466w[2]                                  ; MLABCELL_X6_Y2_N15          ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|decode_8la:decode5|w_anode474w[2]                                  ; MLABCELL_X6_Y2_N42          ; 8       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~0                                                          ; LABCELL_X1_Y4_N15           ; 4       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~1                                                          ; MLABCELL_X8_Y2_N0           ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~2                                                          ; LABCELL_X1_Y4_N51           ; 8       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                          ; MLABCELL_X6_Y2_N9           ; 17      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]~0                                               ; LABCELL_X1_Y4_N24           ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]~2                                                ; LABCELL_X1_Y4_N45           ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~2      ; LABCELL_X1_Y4_N6            ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[4]~1 ; LABCELL_X1_Y4_N9            ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tfr_mem:tfr|D_o[7]~0                                                                                                                                                                                          ; MLABCELL_X37_Y20_N42        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tfr_mem:tfr|addr_io[23]~1                                                                                                                                                                                     ; LABCELL_X35_Y22_N54         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tfr_mem:tfr|addr_io[6]~3                                                                                                                                                                                      ; LABCELL_X35_Y23_N24         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tfr_mem:tfr|addr_io[8]~5                                                                                                                                                                                      ; LABCELL_X35_Y22_N57         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tfr_mem:tfr|bus_D_o[5]~0                                                                                                                                                                                      ; LABCELL_X36_Y22_N27         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|di_reg[0]~0                                                                                                                                                                                  ; LABCELL_X33_Y28_N30         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ACC[0]~5                                                                                                                                                               ; LABCELL_X31_Y29_N6          ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[11]~31                                                                                                                                                               ; LABCELL_X27_Y28_N33         ; 8       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[15]~8                                                                                                                                                                ; MLABCELL_X32_Y30_N51        ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusA[0]~2                                                                                                                                                              ; LABCELL_X41_Y33_N27         ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusB[1]~4                                                                                                                                                              ; LABCELL_X27_Y29_N42         ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Equal4~0                                                                                                                                                               ; MLABCELL_X37_Y33_N54        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|F[3]~46                                                                                                                                                                ; LABCELL_X30_Y30_N54         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|F~2                                                                                                                                                                    ; LABCELL_X33_Y30_N48         ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[2]~3                                                                                                                                                                ; LABCELL_X33_Y28_N33         ; 15      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[2]~4                                                                                                                                                                ; MLABCELL_X32_Y30_N36        ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ISet[1]~2                                                                                                                                                              ; LABCELL_X28_Y29_N24         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|I[7]~0                                                                                                                                                                 ; MLABCELL_X32_Y31_N57        ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IntCycle~2                                                                                                                                                             ; MLABCELL_X32_Y30_N18        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|PC[15]~4                                                                                                                                                               ; MLABCELL_X32_Y28_N57        ; 16      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|PC[15]~7                                                                                                                                                               ; MLABCELL_X32_Y28_N6         ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Pre_XY_F_M[2]~1                                                                                                                                                        ; MLABCELL_X32_Y30_N21        ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegWEH~2                                                                                                                                                               ; MLABCELL_X42_Y32_N21        ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegWEL~2                                                                                                                                                               ; MLABCELL_X42_Y32_N24        ; 2       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|SP[15]~17                                                                                                                                                              ; LABCELL_X31_Y27_N3          ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|SP[4]~7                                                                                                                                                                ; LABCELL_X31_Y27_N24         ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|TmpAddr[13]~22                                                                                                                                                         ; LABCELL_X28_Y27_N45         ; 9       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|TmpAddr[13]~23                                                                                                                                                         ; LABCELL_X28_Y27_N0          ; 10      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|TmpAddr[13]~25                                                                                                                                                         ; LABCELL_X28_Y27_N3          ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|TmpAddr[6]~7                                                                                                                                                           ; LABCELL_X33_Y28_N0          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|dout[0]~6                                                                                                                                                              ; LABCELL_X31_Y32_N45         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[5]~0                                                                                                                                                            ; MLABCELL_X32_Y30_N57        ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tstate[4]~2                                                                                                                                                            ; LABCELL_X31_Y32_N48         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[0][0]~6                                                                                                                                           ; LABCELL_X45_Y31_N15         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[1][0]~7                                                                                                                                           ; LABCELL_X45_Y31_N45         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[2][0]~4                                                                                                                                           ; LABCELL_X45_Y31_N42         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[3][0]~5                                                                                                                                           ; LABCELL_X45_Y31_N51         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[4][0]~0                                                                                                                                           ; LABCELL_X45_Y31_N57         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[5][0]~1                                                                                                                                           ; LABCELL_X45_Y31_N24         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[6][0]~2                                                                                                                                           ; LABCELL_X45_Y31_N27         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[7][0]~3                                                                                                                                           ; LABCELL_X45_Y31_N21         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[0][0]~4                                                                                                                                           ; LABCELL_X45_Y31_N12         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[1][0]~7                                                                                                                                           ; MLABCELL_X42_Y32_N42        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[2][0]~5                                                                                                                                           ; LABCELL_X45_Y31_N9          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[3][0]~6                                                                                                                                           ; LABCELL_X45_Y31_N39         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[4][0]~0                                                                                                                                           ; LABCELL_X45_Y31_N54         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[5][0]~1                                                                                                                                           ; LABCELL_X45_Y31_N0          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[6][0]~2                                                                                                                                           ; LABCELL_X45_Y31_N3          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsL[7][0]~3                                                                                                                                           ; LABCELL_X45_Y31_N18         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|always4~0                                                                                                                                                                                     ; LABCELL_X28_Y24_N54         ; 40      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|clear_buffers                                                                                                                                                                                 ; FF_X36_Y37_N26              ; 46      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|comb~1                                                                                                                                                                                        ; LABCELL_X36_Y26_N39         ; 23      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|always3~0                                                                                                                                                                        ; LABCELL_X35_Y26_N33         ; 1       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|fifo_head[1]~0                                                                                                                                                                   ; LABCELL_X36_Y26_N54         ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|fifo_tail~9                                                                                                                                                                      ; LABCELL_X36_Y26_N57         ; 11      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|fifo:outbound|always3~0                                                                                                                                                                       ; MLABCELL_X32_Y25_N33        ; 1       ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|fifo:outbound|fifo_head[9]~0                                                                                                                                                                  ; LABCELL_X33_Y26_N42         ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|fifo:outbound|fifo_tail~10                                                                                                                                                                    ; MLABCELL_X32_Y26_N24        ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|inbound_timer[15]~2                                                                                                                                                                           ; LABCELL_X28_Y23_N42         ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|outbound_timer[15]~1                                                                                                                                                                          ; LABCELL_X28_Y24_N45         ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|rdr[0]~0                                                                                                                                                                                      ; LABCELL_X28_Y23_N9          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|sdr[0]~1                                                                                                                                                                                      ; LABCELL_X28_Y24_N51         ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|state.111                                                                                                                                                             ; FF_X30_Y26_N53              ; 19      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|always0~0                                                                                                                                                        ; LABCELL_X28_Y35_N57         ; 9       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|always2~0                                                                                                                                                        ; LABCELL_X31_Y35_N54         ; 10      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|bufferOutIndex[0]~0                                                                                                                                              ; LABCELL_X31_Y35_N18         ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|dataOut[2]~0                                                                                                                                                     ; LABCELL_X31_Y35_N6          ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|TxfifoBI:u_TxfifoBI|fifoWEn                                                                                                                                                     ; LABCELL_X31_Y35_N12         ; 1       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|always0~0                                                                                                                                                        ; MLABCELL_X32_Y35_N6         ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|always2~0                                                                                                                                                        ; LABCELL_X28_Y37_N39         ; 11      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|bufferInIndex[2]~0                                                                                                                                               ; LABCELL_X30_Y37_N27         ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|bufferOutIndex[6]~0                                                                                                                                              ; LABCELL_X28_Y37_N57         ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|dataOut[2]~0                                                                                                                                                     ; LABCELL_X28_Y37_N54         ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|hostSlaveMuxBI:u_hostSlaveMuxBI|rstShift[0]                                                                                                                                                       ; FF_X40_Y27_N38              ; 97      ; Clock enable, Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|hostSlaveMuxBI:u_hostSlaveMuxBI|rstSyncToUsbClkOut                                                                                                                                                ; FF_X28_Y39_N35              ; 540     ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|SOFController:u_SOFController|SOFTimer[12]~0                                                                                                                      ; LABCELL_X30_Y39_N18         ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|SOFController:u_SOFController|SOFTimer[12]~1                                                                                                                      ; MLABCELL_X32_Y39_N48        ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|SOFTransmit:u_SOFTransmit|i[7]~0                                                                                                                                  ; LABCELL_X31_Y39_N57         ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|SOFTransmit:u_SOFTransmit|i[7]~1                                                                                                                                  ; LABCELL_X31_Y39_N24         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|TxAddrRegSTB[2]~1                                                                                                             ; MLABCELL_X32_Y37_N54        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|TxEndPRegSTB[3]~0                                                                                                             ; MLABCELL_X32_Y37_N57        ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|TxLineControlReg[2]~0                                                                                                         ; LABCELL_X30_Y37_N36         ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|TxTransTypeRegSTB[1]~0                                                                                                        ; LABCELL_X31_Y37_N48         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|interruptMaskReg[0]~2                                                                                                         ; LABCELL_X33_Y37_N57         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|USBHostControlBI:u_USBHostControlBI|isoEnSTB~0                                                                                                                    ; LABCELL_X33_Y37_N21         ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|directControl:u_directControl|HCTxPortData[1]~1                                                                                                                   ; LABCELL_X30_Y42_N21         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|getPacket:u_getPacket|CurrState_getPkt.01001                                                                                                                      ; FF_X25_Y36_N32              ; 13      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXByteOld[2]~0                                                                                                                              ; LABCELL_X28_Y36_N30         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXByteOldest[4]~0                                                                                                                           ; LABCELL_X27_Y36_N33         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXByte[2]~1                                                                                                                                 ; LABCELL_X30_Y36_N24         ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[4]~0                                                                                                                             ; LABCELL_X27_Y36_N12         ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoWEn                                                                                                                                   ; FF_X31_Y36_N49              ; 3       ; Write enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RxPID[1]~1                                                                                                                                  ; LABCELL_X30_Y36_N21         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket|HCTxPortData[3]~4                                                                                                                         ; LABCELL_X31_Y38_N48         ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket|frameNum[10]~0                                                                                                                            ; LABCELL_X31_Y40_N48         ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacketCheckPreamble:u_sendPacketCheckPreamble|sendPacketPID[2]~1                                                                                              ; MLABCELL_X32_Y41_N0         ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|SIEPortData[1]~0                                                                                              ; LABCELL_X31_Y42_N24         ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|SIEPortData[1]~1                                                                                              ; LABCELL_X31_Y42_N51         ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|TxByteOut[4]~3                                                                                                ; LABCELL_X23_Y42_N0          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|resumeCnt[14]~0                                                                                               ; LABCELL_X27_Y41_N51         ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|resumeCnt[14]~1                                                                                               ; LABCELL_X23_Y41_N33         ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processRxByte:u_processRxByte|CRCData[7]~1                                                                                                    ; LABCELL_X36_Y40_N57         ; 15      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processRxByte:u_processRxByte|CRCData[7]~3                                                                                                    ; LABCELL_X35_Y40_N0          ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processRxByte:u_processRxByte|RXDataByteCnt[5]~1                                                                                              ; LABCELL_X35_Y39_N9          ; 10      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processRxByte:u_processRxByte|RXDataByteCnt[5]~2                                                                                              ; LABCELL_X35_Y39_N0          ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processRxByte:u_processRxByte|RxDataOut[5]~2                                                                                                  ; LABCELL_X35_Y39_N27         ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processTxByte:u_processTxByte|TXOneCount[2]~2                                                                                                 ; LABCELL_X21_Y40_N6          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processTxByte:u_processTxByte|TxByte[6]~2                                                                                                     ; LABCELL_X27_Y40_N42         ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processTxByte:u_processTxByte|i[0]~3                                                                                                          ; LABCELL_X21_Y40_N24         ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|readUSBWireData:u_readUSBWireData|timeOutCnt[15]~0                                                                                            ; MLABCELL_X25_Y38_N57        ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC16:RxUpdateCRC16|CRCResult[13]~1                                                                                                     ; LABCELL_X36_Y41_N39         ; 21      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC16:RxUpdateCRC16|data[0]~1                                                                                                           ; LABCELL_X36_Y41_N3          ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC16:RxUpdateCRC16|doUpdateCRC                                                                                                         ; FF_X37_Y41_N47              ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC16:TxUpdateCRC16|data[0]~1                                                                                                           ; LABCELL_X27_Y40_N21         ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC16:TxUpdateCRC16|doUpdateCRC                                                                                                         ; FF_X25_Y40_N47              ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC16:TxUpdateCRC16|i[1]~1                                                                                                              ; MLABCELL_X25_Y40_N39        ; 20      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:RxUpdateCRC5|CRCResult[3]~1                                                                                                        ; MLABCELL_X37_Y41_N57        ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:RxUpdateCRC5|data[0]~1                                                                                                             ; LABCELL_X36_Y41_N12         ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:RxUpdateCRC5|doUpdateCRC                                                                                                           ; FF_X35_Y41_N59              ; 14      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:RxUpdateCRC5|doUpdateCRC~0                                                                                                         ; LABCELL_X35_Y41_N0          ; 37      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:RxUpdateCRC5|loopEnd[0]~0                                                                                                          ; LABCELL_X35_Y41_N21         ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:TxUpdateCRC5|data[0]~1                                                                                                             ; LABCELL_X28_Y40_N51         ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:TxUpdateCRC5|doUpdateCRC                                                                                                           ; FF_X28_Y40_N17              ; 14      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:TxUpdateCRC5|doUpdateCRC~0                                                                                                         ; LABCELL_X23_Y43_N33         ; 37      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:TxUpdateCRC5|i[1]~1                                                                                                                ; LABCELL_X23_Y40_N51         ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|writeUSBWireData:u_writeUSBWireData|buffer0[3]~1                                                                                              ; MLABCELL_X19_Y40_N3         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|writeUSBWireData:u_writeUSBWireData|buffer1[3]~0                                                                                              ; MLABCELL_X19_Y40_N18        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|writeUSBWireData:u_writeUSBWireData|buffer2[3]~0                                                                                              ; MLABCELL_X19_Y40_N0         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|writeUSBWireData:u_writeUSBWireData|buffer3[3]~0                                                                                              ; MLABCELL_X19_Y40_N36        ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|writeUSBWireData:u_writeUSBWireData|bufferCnt[0]~1                                                                                            ; MLABCELL_X19_Y41_N39        ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|writeUSBWireData:u_writeUSBWireData|bufferInIndex[1]~0                                                                                        ; MLABCELL_X19_Y40_N51        ; 1       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|writeUSBWireData:u_writeUSBWireData|bufferOutIndex[1]~0                                                                                       ; MLABCELL_X19_Y41_N9         ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|video:fake_video|LessThan0~0                                                                                                                                                                                  ; LABCELL_X59_Y28_N48         ; 23      ; Clock enable, Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|video:fake_video|LessThan1~2                                                                                                                                                                                  ; LABCELL_X56_Y29_N42         ; 10      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CPC2:cpc2_inst|video:fake_video|video_offset[10]~0                                                                                                                                                                           ; LABCELL_X56_Y29_N45         ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                 ; JTAG_X0_Y3_N3               ; 158     ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                 ; JTAG_X0_Y3_N3               ; 24      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                        ; FF_X1_Y2_N47                ; 17      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                               ; LABCELL_X2_Y2_N39           ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                             ; MLABCELL_X3_Y3_N0           ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                ; LABCELL_X2_Y1_N51           ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                               ; LABCELL_X1_Y2_N24           ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                  ; FF_X4_Y2_N14                ; 19      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                ; MLABCELL_X3_Y2_N27          ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                  ; FF_X4_Y2_N56                ; 7       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~1                                                                                                                                                  ; MLABCELL_X3_Y2_N42          ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~1                                                                                                                                            ; LABCELL_X2_Y2_N21           ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                                                                                           ; LABCELL_X2_Y3_N42           ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~1                                                                                                                      ; LABCELL_X2_Y3_N45           ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                             ; FF_X1_Y1_N41                ; 15      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                            ; FF_X2_Y1_N56                ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                             ; FF_X1_Y2_N11                ; 23      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                             ; FF_X1_Y2_N38                ; 18      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                      ; LABCELL_X1_Y2_N48           ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                            ; FF_X2_Y1_N44                ; 32      ; Async. clear, Clock enable                          ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                              ; Location                    ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50_B5B                                                                                                      ; PIN_R20                     ; 10      ; Global Clock         ; GCLK6            ; --                        ;
; CPC2:cpc2_inst|audio_clock:audio_clk|audio_clock_0002:audio_clock_inst|altera_pll:altera_pll_i|outclk_wire[1]     ; PLLOUTPUTCOUNTER_X68_Y53_N1 ; 24      ; Global Clock         ; GCLK12           ; --                        ;
; CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X68_Y0_N1  ; 4349    ; Global Clock         ; GCLK10           ; --                        ;
; CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X68_Y2_N1  ; 2091    ; Global Clock         ; GCLK8            ; --                        ;
; CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[2] ; PLLOUTPUTCOUNTER_X68_Y1_N1  ; 160     ; Global Clock         ; GCLK9            ; --                        ;
; CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[3] ; PLLOUTPUTCOUNTER_X68_Y5_N1  ; 195     ; Global Clock         ; GCLK4            ; --                        ;
; CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[4] ; PLLOUTPUTCOUNTER_X68_Y3_N1  ; 663     ; Global Clock         ; GCLK11           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                       ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; ~GND                                                                                                                                                                                                                       ; 1961    ;
; CPC2:cpc2_inst|cache_byte:c|badr[6]                                                                                                                                                                                        ; 1065    ;
; CPC2:cpc2_inst|cache_byte:c|badr[5]                                                                                                                                                                                        ; 1065    ;
; CPC2:cpc2_inst|mem_arbiter:a|state~9                                                                                                                                                                                       ; 973     ;
; CPC2:cpc2_inst|cache_byte:c|badr[4]                                                                                                                                                                                        ; 569     ;
; CPC2:cpc2_inst|usbHost:usb|hostSlaveMuxBI:u_hostSlaveMuxBI|rstSyncToUsbClkOut                                                                                                                                              ; 540     ;
; CPC2:cpc2_inst|cpcctl:cpc_control|D_o[0]                                                                                                                                                                                   ; 418     ;
; CPC2:cpc2_inst|global_reset:global_reset|reset_counter[7]                                                                                                                                                                  ; 406     ;
; CPC2:cpc2_inst|global_reset:global_reset|Equal0~0                                                                                                                                                                          ; 405     ;
; Equal0~0                                                                                                                                                                                                                   ; 404     ;
; CPC2:cpc2_inst|cache_byte:c|hit_way                                                                                                                                                                                        ; 280     ;
; CPC2:cpc2_inst|cache_byte:c|state.READ3                                                                                                                                                                                    ; 278     ;
; CPC2:cpc2_inst|cache_byte:c|state.SEARCH                                                                                                                                                                                   ; 275     ;
; CPC2:cpc2_inst|cache_byte:c|state.WRITE1                                                                                                                                                                                   ; 272     ;
; CPC2:cpc2_inst|cache_byte:c|Selector64~0                                                                                                                                                                                   ; 259     ;
; CPC2:cpc2_inst|cache_byte:c|badr[22]                                                                                                                                                                                       ; 259     ;
; CPC2:cpc2_inst|cache_byte:c|badr[21]                                                                                                                                                                                       ; 259     ;
; CPC2:cpc2_inst|cache_byte:c|badr[20]                                                                                                                                                                                       ; 259     ;
; CPC2:cpc2_inst|cache_byte:c|badr[23]                                                                                                                                                                                       ; 259     ;
; CPC2:cpc2_inst|cache_byte:c|badr[16]                                                                                                                                                                                       ; 259     ;
; CPC2:cpc2_inst|cache_byte:c|badr[15]                                                                                                                                                                                       ; 259     ;
; CPC2:cpc2_inst|cache_byte:c|badr[14]                                                                                                                                                                                       ; 259     ;
; CPC2:cpc2_inst|cache_byte:c|badr[13]                                                                                                                                                                                       ; 259     ;
; CPC2:cpc2_inst|cache_byte:c|badr[12]                                                                                                                                                                                       ; 259     ;
; CPC2:cpc2_inst|cache_byte:c|badr[11]                                                                                                                                                                                       ; 259     ;
; CPC2:cpc2_inst|cache_byte:c|badr[19]                                                                                                                                                                                       ; 259     ;
; CPC2:cpc2_inst|cache_byte:c|badr[18]                                                                                                                                                                                       ; 259     ;
; CPC2:cpc2_inst|cache_byte:c|badr[17]                                                                                                                                                                                       ; 259     ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~523                                                                                                                                                                                 ; 258     ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~523                                                                                                                                                                                 ; 256     ;
; CPC2:cpc2_inst|cache_byte:c|Selector49~0                                                                                                                                                                                   ; 256     ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~522                                                                                                                                                                                 ; 256     ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|dout[3]                                                                                                                                                       ; 175     ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|dout[0]                                                                                                                                                       ; 175     ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|dout[1]                                                                                                                                                       ; 174     ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|dout[4]                                                                                                                                                       ; 173     ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|dout[2]                                                                                                                                                       ; 172     ;
; CPC2:cpc2_inst|cache_byte:c|badr[10]                                                                                                                                                                                       ; 169     ;
; CPC2:cpc2_inst|cache_byte:c|badr[8]                                                                                                                                                                                        ; 167     ;
; CPC2:cpc2_inst|cache_byte:c|badr[7]                                                                                                                                                                                        ; 167     ;
; CPC2:cpc2_inst|cache_byte:c|badr[9]                                                                                                                                                                                        ; 164     ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                               ; 158     ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|dout[5]                                                                                                                                                       ; 150     ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|dout[6]                                                                                                                                                       ; 150     ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|dout[7]                                                                                                                                                       ; 148     ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|dout[7]                                                                                                                                                              ; 145     ;
; CPC2:cpc2_inst|cache_byte:c|state.INIT2                                                                                                                                                                                    ; 142     ;
; CPC2:cpc2_inst|cache_byte:c|always0~1                                                                                                                                                                                      ; 134     ;
; CPC2:cpc2_inst|cache_byte:c|Selector66~0                                                                                                                                                                                   ; 128     ;
; CPC2:cpc2_inst|cache_byte:c|state~66                                                                                                                                                                                       ; 128     ;
; CPC2:cpc2_inst|cache_byte:c|way1_flags~555                                                                                                                                                                                 ; 128     ;
; CPC2:cpc2_inst|cache_byte:c|way0_flags~524                                                                                                                                                                                 ; 128     ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[5]                                                                                                                                                                ; 123     ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[0]                                                                                                                                                            ; 113     ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|mcycle[0]                                                                                                                                                     ; 112     ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[8]                                                                                                                                                          ; 110     ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[0]                                                                                                                                                          ; 109     ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[9]                                                                                                                                                          ; 108     ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[11]                                                                                                                                                         ; 105     ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[12]                                                                                                                                                         ; 105     ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[1]                                                                                                                                                          ; 101     ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[2]                                                                                                                                                          ; 100     ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[10]                                                                                                                                                         ; 100     ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[3]                                                                                                                                                          ; 99      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[4]                                                                                                                                                          ; 99      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[5]                                                                                                                                                          ; 99      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[6]                                                                                                                                                          ; 99      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[7]                                                                                                                                                          ; 99      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[3]~DUPLICATE                                                                                                                                                      ; 98      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[1]~DUPLICATE                                                                                                                                                      ; 97      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[3]~DUPLICATE                                                                                                                                               ; 97      ;
; CPC2:cpc2_inst|usbHost:usb|hostSlaveMuxBI:u_hostSlaveMuxBI|rstShift[0]                                                                                                                                                     ; 97      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[0]~DUPLICATE                                                                                                                                               ; 94      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[1]~DUPLICATE                                                                                                                                               ; 94      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[2]~DUPLICATE                                                                                                                                               ; 93      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[4]~DUPLICATE                                                                                                                                               ; 93      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[1]~DUPLICATE                                                                                                                                                  ; 90      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[0]                                                                                                                                                                 ; 90      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Equal4~0                                                                                                                                                                           ; 87      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|writeUSBWireData:u_writeUSBWireData|USBWireRdy                                                                                              ; 87      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[4]~DUPLICATE                                                                                                                                                      ; 80      ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard[7]~0                                                                                                                                                                               ; 80      ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[50]~2                                                                                                                                                                            ; 80      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[0]~DUPLICATE                                                                                                                                                      ; 79      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[5]~DUPLICATE                                                                                                                                               ; 78      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[1]                                                                                                                                                                 ; 78      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Decoder5~0                                                                                                                                                                         ; 73      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|mcycle[1]                                                                                                                                                     ; 70      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processTxByte:u_processTxByte|processTxByteRdy                                                                                              ; 66      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[7]                                                ; 65      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[6]                                                ; 65      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[5]                                                ; 65      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[4]                                                ; 65      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[3]                                                ; 65      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[2]                                                ; 65      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[1]                                                ; 65      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_data_reg[0]                                                ; 65      ;
; CPC2:cpc2_inst|cache_byte:c|Selector50~0                                                                                                                                                                                   ; 64      ;
; CPC2:cpc2_inst|cache_byte:c|Selector51~0                                                                                                                                                                                   ; 64      ;
; CPC2:cpc2_inst|cache_byte:c|Selector52~0                                                                                                                                                                                   ; 64      ;
; CPC2:cpc2_inst|cache_byte:c|Selector53~0                                                                                                                                                                                   ; 64      ;
; CPC2:cpc2_inst|cache_byte:c|Selector54~0                                                                                                                                                                                   ; 64      ;
; CPC2:cpc2_inst|cache_byte:c|Selector55~0                                                                                                                                                                                   ; 64      ;
; CPC2:cpc2_inst|cpc_core:core|comb~0                                                                                                                                                                                        ; 64      ;
; CPC2:cpc2_inst|support_memory_if:memif|dat[7]~7                                                                                                                                                                            ; 64      ;
; CPC2:cpc2_inst|support_memory_if:memif|dat[6]~6                                                                                                                                                                            ; 64      ;
; CPC2:cpc2_inst|support_memory_if:memif|dat[3]~5                                                                                                                                                                            ; 64      ;
; CPC2:cpc2_inst|support_memory_if:memif|dat[5]~4                                                                                                                                                                            ; 64      ;
; CPC2:cpc2_inst|support_memory_if:memif|dat[4]~3                                                                                                                                                                            ; 64      ;
; CPC2:cpc2_inst|support_memory_if:memif|dat[2]~2                                                                                                                                                                            ; 64      ;
; CPC2:cpc2_inst|support_memory_if:memif|dat[1]~1                                                                                                                                                                            ; 64      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Selector113~0                                                                                                                                     ; 64      ;
; CPC2:cpc2_inst|support_memory_if:memif|dat[0]~0                                                                                                                                                                            ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[12]                                                                                                                                                                                      ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[11]                                                                                                                                                                                      ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[10]                                                                                                                                                                                      ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[9]                                                                                                                                                                                       ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[8]                                                                                                                                                                                       ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[7]                                                                                                                                                                                       ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[6]                                                                                                                                                                                       ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[5]                                                                                                                                                                                       ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[4]                                                                                                                                                                                       ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[3]                                                                                                                                                                                       ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[2]                                                                                                                                                                                       ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[1]                                                                                                                                                                                       ; 64      ;
; CPC2:cpc2_inst|video:fake_video|A[0]                                                                                                                                                                                       ; 64      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Selector113~0                                                                                                                              ; 61      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegAddrA[2]~1                                                                                                                                                 ; 60      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[2]                                                                                                                                                                 ; 59      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[2]~DUPLICATE                                                                                                                                                      ; 57      ;
; CPC2:cpc2_inst|support_io_if:io|wb_adr[0]                                                                                                                                                                                  ; 57      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[3]                                                                                                                                                                 ; 57      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|ISet[1]                                                                                                                                                       ; 55      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx~71                                                                                          ; 54      ;
; CPC2:cpc2_inst|support_io_if:io|wb_adr[1]                                                                                                                                                                                  ; 54      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegAddrA[1]~4                                                                                                                                                        ; 52      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegAddrA[1]~5                                                                                                                                                 ; 52      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegAddrA[0]~3                                                                                                                                                 ; 52      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[2]~DUPLICATE                                                                                                                                                  ; 51      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|comb~2                                                                                                                                                                             ; 50      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegAddrA[0]~6                                                                                                                                                        ; 50      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ISet[1]                                                                                                                                                              ; 50      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|dout[0]                                                                                                                                                              ; 50      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ALU_Op_r[0]                                                                                                                                                          ; 49      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|ALU_Op_r[0]                                                                                                                                                   ; 49      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|dout[2]                                                                                                                                                              ; 48      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|mcycle[2]                                                                                                                                                     ; 48      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[2]                                                                                                                                                                ; 48      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|dout[1]                                                                                                                                                              ; 47      ;
; CPC2:cpc2_inst|usart:usart_con|clear_buffers                                                                                                                                                                               ; 46      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ALU_Op_r[1]                                                                                                                                                          ; 46      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[6]                                                                                                                                                         ; 46      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[5]                                                                                                                                                         ; 46      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|ALU_Op_r[1]~DUPLICATE                                                                                                                                         ; 45      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Equal3~0                                                                                                                                                             ; 45      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegAddrA[2]~2                                                                                                                                                        ; 44      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[5]                                                                                                                                                                 ; 44      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|Equal3~0                                                                                                                                                      ; 43      ;
; CPC2:cpc2_inst|cache_byte:c|general_cntr[0]                                                                                                                                                                                ; 41      ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al                                                                                                               ; 41      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Equal6~2                                                                                                                                          ; 40      ;
; CPC2:cpc2_inst|usart:usart_con|always4~0                                                                                                                                                                                   ; 40      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tstate[3]~DUPLICATE                                                                                                                                           ; 39      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tstate[3]                                                                                                                                                            ; 39      ;
; CPC2:cpc2_inst|cache_byte:c|general_cntr[3]                                                                                                                                                                                ; 38      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[4]                                                                                                                                                                ; 38      ;
; CPC2:cpc2_inst|cache_byte:c|general_cntr[4]~DUPLICATE                                                                                                                                                                      ; 37      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:TxUpdateCRC5|doUpdateCRC~0                                                                                                       ; 37      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:RxUpdateCRC5|doUpdateCRC~0                                                                                                       ; 37      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tstate[2]                                                                                                                                                     ; 37      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr94~0                                                                                                                                 ; 37      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[14]                                                                                                                                                         ; 37      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[7]~DUPLICATE                                                                                                                                               ; 36      ;
; CPC2:cpc2_inst|cache_byte:c|state.FLUSH1                                                                                                                                                                                   ; 36      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Equal6~1                                                                                                                                   ; 36      ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacketCheckPreamble:u_sendPacketCheckPreamble|sendPacketCPReady                                                                                             ; 36      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|SIEPortTxRdy                                                                                                ; 36      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[7]~DUPLICATE                                                                                                                                                      ; 35      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr94~0                                                                                                                                        ; 35      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegAddrA~0                                                                                                                                                    ; 35      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[7]                                                ; 35      ;
; CPC2:cpc2_inst|tv80n:supportcpu|iorq_n                                                                                                                                                                                     ; 35      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[3]                                                ; 35      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[2]                                                ; 35      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[1]                                                ; 35      ;
; CPC2:cpc2_inst|cache_byte:c|general_cntr[7]~DUPLICATE                                                                                                                                                                      ; 34      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[6]                                                                                                                                                            ; 34      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|always2~1                                                                                                                                                     ; 34      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]                                               ; 34      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[11]                                               ; 34      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[10]                                               ; 34      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[9]                                                ; 34      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[8]                                                ; 34      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[5]                                                ; 34      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[4]                                                ; 34      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[0]                                                ; 34      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|state[1]                                                                                                                                                                           ; 34      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[6]~DUPLICATE                                      ; 33      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.010010                                                                                      ; 33      ;
; CPC2:cpc2_inst|mem_arbiter:a|ack1_o                                                                                                                                                                                        ; 33      ;
; CPC2:cpc2_inst|cache_byte:c|bdati[0]~0                                                                                                                                                                                     ; 33      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Mux14~0                                                                                                                                                                            ; 33      ;
; rtl~86                                                                                                                                                                                                                     ; 33      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tstate[2]                                                                                                                                                            ; 33      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|mcycle[6]                                                                                                                                                     ; 33      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[4]                                                                                                                                                                 ; 33      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                          ; 32      ;
; CPC2:cpc2_inst|cache_byte:c|Selector160~0                                                                                                                                                                                  ; 32      ;
; CPC2:cpc2_inst|cache_byte:c|Selector128~0                                                                                                                                                                                  ; 32      ;
; CPC2:cpc2_inst|cache_byte:c|Selector96~0                                                                                                                                                                                   ; 32      ;
; CPC2:cpc2_inst|cache_byte:c|Equal7~1                                                                                                                                                                                       ; 32      ;
; CPC2:cpc2_inst|tfr_mem:tfr|romflags_o~0                                                                                                                                                                                    ; 32      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegAddrB[1]~2                                                                                                                                                        ; 32      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegAddrB[0]~1                                                                                                                                                        ; 32      ;
; CPC2:cpc2_inst|support_io_if:io|wb_adr[2]                                                                                                                                                                                  ; 32      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|dout[4]                                                                                                                                                              ; 32      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|dout[3]                                                                                                                                                              ; 32      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegAddrB[1]~1                                                                                                                                                 ; 32      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegAddrB[0]~0                                                                                                                                                 ; 32      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|always0~1                                                                                                                                  ; 32      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[12]~12                                                                                                                                                                          ; 32      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[11]~11                                                                                                                                                                          ; 32      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[10]~10                                                                                                                                                                          ; 32      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[9]~9                                                                                                                                                                            ; 32      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[8]~8                                                                                                                                                                            ; 32      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[7]~7                                                                                                                                                                            ; 32      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[6]~6                                                                                                                                                                            ; 32      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[5]~5                                                                                                                                                                            ; 32      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[4]~4                                                                                                                                                                            ; 32      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[3]~3                                                                                                                                                                            ; 32      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[2]~2                                                                                                                                                                            ; 32      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[1]~1                                                                                                                                                                            ; 32      ;
; CPC2:cpc2_inst|support_memory_if:memif|adr[0]~0                                                                                                                                                                            ; 32      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[15]                                                                                                                                                         ; 32      ;
; KEY[1]~input                                                                                                                                                                                                               ; 31      ;
; KEY[0]~input                                                                                                                                                                                                               ; 31      ;
; KEY[2]~input                                                                                                                                                                                                               ; 31      ;
; KEY[3]~input                                                                                                                                                                                                               ; 31      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|Selector24~2                                                                                                ; 31      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|always0~9                                                                                                                                         ; 31      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ALU_Op_r[2]                                                                                                                                                          ; 31      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|ALU_Op_r[2]                                                                                                                                                   ; 31      ;
; CPC2:cpc2_inst|cache_byte:c|general_cntr[1]                                                                                                                                                                                ; 30      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Selector119~4                                                                                                                                     ; 30      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Selector119~3                                                                                                                              ; 30      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Equal1~0                                                                                                                                          ; 30      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Mux10~0                                                                                                                                                                            ; 29      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|di_reg[7]                                                                                                                                                                           ; 29      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Equal1~0                                                                                                                                   ; 29      ;
; CPC2:cpc2_inst|tv80n:supportcpu|di_reg[7]                                                                                                                                                                                  ; 29      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[6]                                                                                                                                                                 ; 28      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|state[2]                                                                                                                                                                           ; 28      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[6]~DUPLICATE                                                                                                                                                      ; 27      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Set_BusB_To[0]~2                                                                                                                                  ; 27      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Set_BusB_To[0]~2                                                                                                                           ; 27      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IntCycle                                                                                                                                                      ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                           ; 26      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|op_param[0]~0                                                                                                                                                                      ; 26      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|always2~4                                                                                                                                                            ; 26      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|track_wr[1]                                                                                                                                                                        ; 26      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|mcycle[3]                                                                                                                                                     ; 26      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Equal10~1                                                                                                                                                                          ; 25      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Mux13~0                                                                                                                                                                            ; 25      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Selector137~0                                                                                                                                     ; 25      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Selector137~0                                                                                                                              ; 25      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|always0~4                                                                                                                                  ; 25      ;
; CPC2:cpc2_inst|cpc_core:core|BUSWAIT                                                                                                                                                                                       ; 25      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[13]                                                                                                                                                         ; 25      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[4]                                                                                                                                                         ; 25      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|state[0]                                                                                                                                                                           ; 25      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                               ; 24      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Set_Addr_To[1]~16                                                                                                                                 ; 24      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Set_Addr_To[1]~16                                                                                                                          ; 24      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[0]                                                                                                                                                                ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                           ; 23      ;
; CPC2:cpc2_inst|usart:usart_con|comb~1                                                                                                                                                                                      ; 23      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|Mux1~3                                                                                                                                                        ; 23      ;
; CPC2:cpc2_inst|video:fake_video|LessThan0~0                                                                                                                                                                                ; 23      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[3]~DUPLICATE                                                                                                                                                  ; 22      ;
; CPC2:cpc2_inst|sdram:ram|if_A[22]~0                                                                                                                                                                                        ; 22      ;
; CPC2:cpc2_inst|sdram:ram|state.IDLE                                                                                                                                                                                        ; 22      ;
; CPC2:cpc2_inst|sdram:ram|if_A[22]                                                                                                                                                                                          ; 22      ;
; CPC2:cpc2_inst|sdram:ram|if_A[21]                                                                                                                                                                                          ; 22      ;
; CPC2:cpc2_inst|cache_byte:c|general_cntr[2]                                                                                                                                                                                ; 22      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Mux1~2                                                                                                                                                               ; 22      ;
; CPC2:cpc2_inst|support_io_if:io|wb_adr[3]                                                                                                                                                                                  ; 22      ;
; CPC2:cpc2_inst|support_enable                                                                                                                                                                                              ; 22      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|dout[6]                                                                                                                                                              ; 22      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|dout[5]                                                                                                                                                              ; 22      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|wait_timeout[0]~0                                                                                                                                                                  ; 22      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[7]                                                                                                                                                                 ; 22      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|ISet[0]                                                                                                                                                       ; 22      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|activity_o                                                                                                                                                                         ; 22      ;
; CPC2:cpc2_inst|sdram:ram|state.READOUT~DUPLICATE                                                                                                                                                                           ; 21      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC16:RxUpdateCRC16|CRCResult[13]~1                                                                                                   ; 21      ;
; CPC2:cpc2_inst|cache_byte:c|state.READ1                                                                                                                                                                                    ; 21      ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|WideNor1                                                                                                         ; 21      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|always0~1                                                                                                                                         ; 21      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr78~0                                                                                                                                        ; 21      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ISet[0]                                                                                                                                                              ; 21      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|track_wr[0]~DUPLICATE                                                                                                                                                              ; 20      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC16:TxUpdateCRC16|i[1]~1                                                                                                            ; 20      ;
; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|c_o[2]                                                                                                                                                                       ; 20      ;
; CPC2:cpc2_inst|cpc_core:core|nMEMRD                                                                                                                                                                                        ; 20      ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]~0                                                                                                     ; 20      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Equal3~0                                                                                                                                   ; 20      ;
; CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|n_reset                                                                                                                                                             ; 20      ;
; CPC2:cpc2_inst|led_driver:led|cntr[6]~0                                                                                                                                                                                    ; 20      ;
; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|c_o[0]~DUPLICATE                                                                                                                                                             ; 19      ;
; CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|address_reg_b[0]~DUPLICATE                                                                             ; 19      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                ; 19      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processRxByte:u_processRxByte|CurrState_prRxByte.0001                                                                                       ; 19      ;
; CPC2:cpc2_inst|cache_byte:c|state.INIT1                                                                                                                                                                                    ; 19      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|WideOr24~0                                                                                                                                                                         ; 19      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|F~2                                                                                                                                                                  ; 19      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|F[1]                                                                                                                                                                 ; 19      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|F~11                                                                                                                                                          ; 19      ;
; CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|state.111                                                                                                                                                           ; 19      ;
; CPC2:cpc2_inst|usart:usart_con|support_dma:support_dma|state.000                                                                                                                                                           ; 19      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Equal3~0                                                                                                                                          ; 19      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|F[1]                                                                                                                                                          ; 19      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr78~0                                                                                                                                 ; 19      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|always0~0                                                                                                                                  ; 19      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|ALU_Op_r[3]                                                                                                                                                   ; 19      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.010011                                                                                      ; 19      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                           ; 18      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processTxByte:u_processTxByte|CurrState_prcTxB.00001                                                                                        ; 18      ;
; CPC2:cpc2_inst|cache_byte:c|state.OUTPUT2                                                                                                                                                                                  ; 18      ;
; CPC2:cpc2_inst|altedge_stb                                                                                                                                                                                                 ; 18      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|LDSPHL~0                                                                                                                                          ; 18      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|LDSPHL~0                                                                                                                                   ; 18      ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|always2~0                                                                                                        ; 18      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr79~0                                                                                                                                        ; 18      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~9                                                                                                                                        ; 18      ;
; CPC2:cpc2_inst|usart:usart_con|outbound_timer[15]~1                                                                                                                                                                        ; 18      ;
; CPC2:cpc2_inst|usart:usart_con|Equal1~3                                                                                                                                                                                    ; 18      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.100111                                                                                      ; 18      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processRxByte:u_processRxByte|RxDataOutWEn                                                                                                  ; 18      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[6]                                                                                                                                                                ; 18      ;
; CPC2:cpc2_inst|cache_byte:c|general_cntr[2]~DUPLICATE                                                                                                                                                                      ; 17      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ALU_Op_r[3]~DUPLICATE                                                                                                                                                ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                      ; 17      ;
; CPC2:cpc2_inst|sdram:ram|Selector17~0                                                                                                                                                                                      ; 17      ;
; CPC2:cpc2_inst|sdram:ram|Dq_oe                                                                                                                                                                                             ; 17      ;
; CPC2:cpc2_inst|altedge_we                                                                                                                                                                                                  ; 17      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|JumpE~0                                                                                                                                           ; 17      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BTR_r                                                                                                                                                                ; 17      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegAddrA[2]~1                                                                                                                                                        ; 17      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegAddrA[2]~0                                                                                                                                                        ; 17      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|PC[11]~5                                                                                                                                                      ; 17      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|JumpE~0                                                                                                                                    ; 17      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|BTR_r                                                                                                                                                         ; 17      ;
; CPC2:cpc2_inst|i2c_master_top:i2c|ctr[7]                                                                                                                                                                                   ; 17      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|always0~8                                                                                                                                         ; 17      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[15]~8                                                                                                                                                              ; 17      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[15]~8                                                                                                                                                       ; 17      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|process_0~3                                                        ; 17      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|wr_n                                                                                                                                                                                ; 17      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|PC[11]~26                                                                                                                                                     ; 17      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processTxByte:u_processTxByte|CurrState_prcTxB.00010~DUPLICATE                                                                              ; 16      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.100110~DUPLICATE                                                                            ; 16      ;
; CPC2:cpc2_inst|sdram:ram|state.COUNT_DOWN~DUPLICATE                                                                                                                                                                        ; 16      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|resumeCnt[14]~1                                                                                             ; 16      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|resumeCnt[14]~0                                                                                             ; 16      ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket|CurrState_sndPkt.01100                                                                                                                  ; 16      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|readUSBWireData:u_readUSBWireData|timeOutCnt[15]~0                                                                                          ; 16      ;
; CPC2:cpc2_inst|cache_byte:c|wdat_fifo[1][10]~2                                                                                                                                                                             ; 16      ;
; CPC2:cpc2_inst|cache_byte:c|wdat_fifo[0][11]~1                                                                                                                                                                             ; 16      ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|SOFController:u_SOFController|SOFTimer[12]~1                                                                                                                    ; 16      ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|SOFController:u_SOFController|SOFTimer[12]~0                                                                                                                    ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|fifo_head[2]~1                                                                                                                                                            ; 16      ;
; CPC2:cpc2_inst|usart:usart_con|inbound_timer[15]~2                                                                                                                                                                         ; 16      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegWEL~3                                                                                                                                                             ; 16      ;
; CPC2:cpc2_inst|support_io_if:io|wb_dat[7]~0                                                                                                                                                                                ; 16      ;
; CPC2:cpc2_inst|usart:usart_con|Equal5~3                                                                                                                                                                                    ; 16      ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[6]~0                                                                                                         ; 16      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|PC[15]~7                                                                                                                                                             ; 16      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|PC[15]~4                                                                                                                                                             ; 16      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIL[0]~1                                                                                                                                                          ; 16      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIL[0]~0                                                                                                                                                          ; 16      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegAddrB[2]~0                                                                                                                                                        ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegWEL~0                                                                                                                                                      ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegDIH[4]~0                                                                                                                                                   ; 16      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|A[11]~5                                                                                                                                                              ; 16      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr76~0                                                                                                                                        ; 16      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[5]                                                                                                                                                            ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[8]~5                                                                                                                                                        ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|always0~9                                                                                                                                  ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegAddrB[2]~2                                                                                                                                                 ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~16                                                                                                                                ; 16      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[12]~0                                             ; 16      ;
; CPC2:cpc2_inst|cache_byte:c|wadr[0]~1                                                                                                                                                                                      ; 16      ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|ld                                                                                                                                                  ; 16      ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cmd_ack                                                                                                          ; 16      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusA[7]                                                                                                                                                              ; 16      ;
; CPC2:cpc2_inst|tv80n:supportcpu|mreq_n                                                                                                                                                                                     ; 16      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|BusA[7]                                                                                                                                                       ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                           ; 15      ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|HCTxPortArbiter:u_HCTxPortArbiter|Selector0~0                                                                                                                   ; 15      ;
; CPC2:cpc2_inst|mem_arbiter:a|rd~1                                                                                                                                                                                          ; 15      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processRxByte:u_processRxByte|CRCData[7]~1                                                                                                  ; 15      ;
; CPC2:cpc2_inst|sdram:ram|Equal6~2                                                                                                                                                                                          ; 15      ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|crtc_gen:crtc_gen|Equal0~3                                                                                                                                                      ; 15      ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|dcnt[2]~1                                                                                                                                           ; 15      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[2]~4                                                                                                                                                              ; 15      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[2]~3                                                                                                                                                              ; 15      ;
; CPC2:cpc2_inst|usart:usart_con|fifo:outbound|fifo_empty_o                                                                                                                                                                  ; 15      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr77~0                                                                                                                                        ; 15      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr79~0                                                                                                                                 ; 15      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr76~0                                                                                                                                 ; 15      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr77~0                                                                                                                                 ; 15      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|mcycle[5]                                                                                                                                                     ; 15      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[6]~2                                                                                                                                                       ; 15      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[6]~1                                                                                                                                                       ; 15      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|iorq_n                                                                                                                                                                              ; 15      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|processTxByteWEn                                                                                            ; 15      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusA[5]                                                                                                                                                              ; 15      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|BusA[5]                                                                                                                                                       ; 15      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[2]                                                                                                                                                         ; 15      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IntCycle~DUPLICATE                                                                                                                                                   ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                  ; 14      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:TxUpdateCRC5|doUpdateCRC                                                                                                         ; 14      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:RxUpdateCRC5|doUpdateCRC                                                                                                         ; 14      ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|HCTxPortArbiter:u_HCTxPortArbiter|muxCntl.00                                                                                                                    ; 14      ;
; CPC2:cpc2_inst|i2c_master_top:i2c|wb_wacc                                                                                                                                                                                  ; 14      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Selector135~1                                                                                                                                     ; 14      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Set_BusB_To[2]~1                                                                                                                                  ; 14      ;
; CPC2:cpc2_inst|usbHost:usb|wishBoneBI:u_wishBoneBI|hostControlSel~0                                                                                                                                                        ; 14      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr22~0                                                                                                                                        ; 14      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|F[0]                                                                                                                                                                 ; 14      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Equal5~0                                                                                                                                          ; 14      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Selector135~1                                                                                                                              ; 14      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Equal5~0                                                                                                                                   ; 14      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Set_BusB_To[2]~1                                                                                                                           ; 14      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Equal2~0                                                                                                                                   ; 14      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr10~1                                                                                                                                 ; 14      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|mreq_n                                                                                                                                                                              ; 14      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|F[0]                                                                                                                                                          ; 14      ;
; CPC2:cpc2_inst|usart:usart_con|Equal2~0                                                                                                                                                                                    ; 14      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|SIEPortCtrl[0]                                                                                              ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                         ; 13      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr10~2                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr10~1                                                                                                                                        ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|wadr[0]~0                                                                                                                                                                                      ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3712                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3711                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3710                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3709                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3708                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3707                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3706                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3705                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3704                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3703                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3702                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3701                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3700                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3699                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3698                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3697                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3696                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3695                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3694                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3693                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3692                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3691                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3690                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3689                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3688                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3687                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3686                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3685                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3684                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3683                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3682                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3681                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3680                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3679                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3678                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3677                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3676                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3675                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3674                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3673                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3672                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3671                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3670                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3669                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3668                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3667                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3666                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3665                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3664                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3663                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3662                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3661                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3660                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3659                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3658                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3657                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3656                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3655                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3654                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3653                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3652                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3651                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3650                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3649                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3520                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3519                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3518                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3517                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3516                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3515                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3514                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3513                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3512                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3511                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3510                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3509                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3508                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3507                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3506                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3505                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3504                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3503                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3502                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3501                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3500                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3499                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3498                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3497                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3496                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3495                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3494                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3493                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3492                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3491                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3490                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3489                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3488                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3487                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3486                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3485                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3484                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3483                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3482                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3481                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3480                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3479                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3478                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3477                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3476                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3475                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3474                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3473                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3472                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3471                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3470                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3469                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3468                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3467                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3466                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3465                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3464                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3463                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3462                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3461                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3460                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3459                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3458                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3457                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processRxByte:u_processRxByte|CurrState_prRxByte.0010                                                                                       ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3552                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3551                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3550                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3549                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3548                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3547                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3546                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3545                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3544                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3543                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3542                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3541                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3540                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3539                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3538                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3537                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3536                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3535                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3534                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3533                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3532                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3531                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3530                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3529                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3528                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3527                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3526                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3525                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3524                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3523                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3522                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3521                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3520                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3519                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3518                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3517                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3516                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3515                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3514                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3513                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3512                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3511                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3510                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3509                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3508                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3507                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3506                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3505                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3504                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3503                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3502                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3501                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3500                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3499                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3498                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3497                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3496                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3495                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3494                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3493                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3492                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3491                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3490                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way1_tags~3489                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3456                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3455                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3454                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3453                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3452                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3451                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3450                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3449                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3448                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3447                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3446                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3445                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3444                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3443                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3442                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3441                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3440                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3439                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3438                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3437                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3436                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3435                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3434                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3433                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3432                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3431                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3430                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3429                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3428                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3427                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3426                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3425                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3424                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3423                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3422                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3421                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3420                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3419                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3418                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3417                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3416                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3415                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3414                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3413                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3412                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3411                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3410                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3409                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3408                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3407                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3406                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3405                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3404                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3403                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3402                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3401                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3400                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3399                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3398                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3397                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3396                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3395                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3394                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|way0_tags~3393                                                                                                                                                                                 ; 13      ;
; CPC2:cpc2_inst|sdram:ram|Selector41~0                                                                                                                                                                                      ; 13      ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|getPacket:u_getPacket|CurrState_getPkt.01001                                                                                                                    ; 13      ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|getPacket:u_getPacket|CurrState_getPkt.01101                                                                                                                    ; 13      ;
; CPC2:cpc2_inst|cache_byte:c|general_cntr[2]~0                                                                                                                                                                              ; 13      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Selector136~1                                                                                                                                     ; 13      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Equal2~0                                                                                                                                          ; 13      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_alu:i_alu|always1~0                                                                                                                                             ; 13      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Equal10~0                                                                                                                                                                          ; 13      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[5]~0                                                                                                                                                          ; 13      ;
; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|fifo_empty_o                                                                                                                                                                   ; 13      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|always0~3                                                                                                                                         ; 13      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_alu:i_alu|always1~0                                                                                                                                      ; 13      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|always2~2                                                                                                                                                     ; 13      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Selector136~1                                                                                                                              ; 13      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|mcycle[4]                                                                                                                                                     ; 13      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|comb~0                                                                                                                                                                             ; 13      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|SIEPortCtrl[2]                                                                                              ; 13      ;
; CPC2:cpc2_inst|tv80n:supportcpu|di_reg[0]                                                                                                                                                                                  ; 13      ;
; CPC2:cpc2_inst|tv80n:supportcpu|wr_n                                                                                                                                                                                       ; 13      ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|address_reg_a[1]~DUPLICATE                                                                                       ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                             ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                          ; 12      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                               ; 12      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|SIEPortData[1]~1                                                                                            ; 12      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|SIEPortData[1]~0                                                                                            ; 12      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC16:TxUpdateCRC16|doUpdateCRC                                                                                                       ; 12      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC16:RxUpdateCRC16|doUpdateCRC                                                                                                       ; 12      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.101000                                                                                      ; 12      ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket|CurrState_sndPkt.00110                                                                                                                  ; 12      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx~77                                                                                          ; 12      ;
; CPC2:cpc2_inst|sdram:ram|lastrow[3][11]~3                                                                                                                                                                                  ; 12      ;
; CPC2:cpc2_inst|sdram:ram|lastrow[2][11]~2                                                                                                                                                                                  ; 12      ;
; CPC2:cpc2_inst|sdram:ram|lastrow[1][11]~1                                                                                                                                                                                  ; 12      ;
; CPC2:cpc2_inst|sdram:ram|lastrow[0][11]~0                                                                                                                                                                                  ; 12      ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket|frameNum[10]~0                                                                                                                          ; 12      ;
; CPC2:cpc2_inst|cache_byte:c|state.FLUSH3                                                                                                                                                                                   ; 12      ;
; CPC2:cpc2_inst|cache_byte:c|block_ptr[0]                                                                                                                                                                                   ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|fifo_tail~9                                                                                                                                                               ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|fifo_head[9]~1                                                                                                                                                            ; 12      ;
; CPC2:cpc2_inst|support_io_if:io|wb_dat[0]                                                                                                                                                                                  ; 12      ;
; CPC2:cpc2_inst|i2c_master_top:i2c|Decoder0~1                                                                                                                                                                               ; 12      ;
; CPC2:cpc2_inst|cache_byte:c|state.IDLE                                                                                                                                                                                     ; 12      ;
; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|fifo_head[1]~0                                                                                                                                                                 ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ACC[0]~5                                                                                                                                                             ; 12      ;
; CPC2:cpc2_inst|usart:usart_con|fifo:outbound|fifo_head[9]~0                                                                                                                                                                ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|ExchangeAF~0                                                                                                                                      ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|always2~6                                                                                                                                                            ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Selector34~0                                                                                                                                      ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|F[6]                                                                                                                                                                 ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|di_reg[3]                                                                                                                                                                           ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|di_reg[5]                                                                                                                                                                           ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|di_reg[6]                                                                                                                                                                           ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|di_reg[2]                                                                                                                                                                           ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|di_reg[4]                                                                                                                                                                           ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|di_reg[1]                                                                                                                                                                           ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|always4~1                                                                                                                                                     ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|always0~2                                                                                                                                  ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|Halt_FF                                                                                                                                                       ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IStatus[0]                                                                                                                                                    ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IStatus[1]                                                                                                                                                    ; 12      ;
; CPC2:cpc2_inst|usart:usart_con|delayed_read                                                                                                                                                                                ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tstate[1]                                                                                                                                                     ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|di_reg[0]                                                                                                                                                                           ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|Save_ALU_r                                                                                                                                                    ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|address_reg_b[0]                                                                                                 ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusA[2]                                                                                                                                                              ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusA[3]                                                                                                                                                              ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusA[6]                                                                                                                                                              ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|di_reg[4]                                                                                                                                                                                  ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|di_reg[5]                                                                                                                                                                                  ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|di_reg[6]                                                                                                                                                                                  ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusA[1]                                                                                                                                                              ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|di_reg[3]                                                                                                                                                                                  ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|di_reg[1]                                                                                                                                                                                  ; 12      ;
; CPC2:cpc2_inst|tv80n:supportcpu|di_reg[2]                                                                                                                                                                                  ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|BusA[6]                                                                                                                                                       ; 12      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|opcode[3]~DUPLICATE                                                                                                                                                                ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr16~0                                                                                                                                 ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr65~0                                                                                                                                 ; 11      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr65~0                                                                                                                                        ; 11      ;
; CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|always2~0                                                                                                                                                      ; 11      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processTxByte:u_processTxByte|CurrState_prcTxB.00000                                                                                        ; 11      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.011111                                                                                      ; 11      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx~78                                                                                          ; 11      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processRxByte:u_processRxByte|RXDataByteCnt[5]~0                                                                                            ; 11      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processRxByte:u_processRxByte|Selector79~0                                                                                                  ; 11      ;
; CPC2:cpc2_inst|cache_byte:c|state.FLUSH2                                                                                                                                                                                   ; 11      ;
; CPC2:cpc2_inst|cache_byte:c|block_ptr[1]                                                                                                                                                                                   ; 11      ;
; CPC2:cpc2_inst|support_io_if:io|nwr_o[3]~3                                                                                                                                                                                 ; 11      ;
; CPC2:cpc2_inst|cache_byte:c|general_cntr[6]                                                                                                                                                                                ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|FB[0]~0                                                                                                                                                                            ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|S1[7]~0                                                                                                                                                                            ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|S2~0                                                                                                                                                                               ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|fifo_empty_o                                                                                                                                                              ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|param_ptr[0]                                                                                                                                                                       ; 11      ;
; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|fifo_tail~9                                                                                                                                                                    ; 11      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|ACC[0]~0                                                                                                                                                             ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegDIH[3]~7                                                                                                                                                   ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegDIH[5]~6                                                                                                                                                   ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|I[7]~1                                                                                                                                                        ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegDIH[4]~4                                                                                                                                                   ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|ACC[3]~0                                                                                                                                                      ; 11      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr21~0                                                                                                                                        ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|mcycle[5]~2                                                                                                                                                   ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|ExchangeAF~0                                                                                                                               ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr22~0                                                                                                                                 ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~66                                                                                                                                ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~31                                                                                                                                ; 11      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.100000                                                                                      ; 11      ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|SOFController:u_SOFController|HCTxPortReq                                                                                                                       ; 11      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusB[5]                                                                                                                                                              ; 11      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusA[4]                                                                                                                                                              ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|BusB[5]                                                                                                                                                       ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|BusA[4]                                                                                                                                                       ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|BusA[3]                                                                                                                                                       ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|BusA[2]                                                                                                                                                       ; 11      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[13]                                               ; 11      ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|ram_rom_addr_reg[14]                                               ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|BusA[1]                                                                                                                                                       ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[0]                                                                                                                                                         ; 11      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[1]                                                                                                                                                         ; 11      ;
; CPC2:cpc2_inst|cache_byte:c|general_cntr[5]~DUPLICATE                                                                                                                                                                      ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|track_rd[0]~DUPLICATE                                                                                                                                                              ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|mcycle[1]~DUPLICATE                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                  ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                           ; 10      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|updateCRC5:TxUpdateCRC5|i[1]~1                                                                                                              ; 10      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processRxByte:u_processRxByte|RXDataByteCnt[5]~2                                                                                            ; 10      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processRxByte:u_processRxByte|RXDataByteCnt[5]~1                                                                                            ; 10      ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXByte[2]~1                                                                                                                               ; 10      ;
; CPC2:cpc2_inst|sdram:ram|next_state.SET_MODE~0                                                                                                                                                                             ; 10      ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|getPacket:u_getPacket|RXFifoData[4]~0                                                                                                                           ; 10      ;
; CPC2:cpc2_inst|cache_byte:c|block_ptr[2]                                                                                                                                                                                   ; 10      ;
; CPC2:cpc2_inst|sdram:ram|Equal5~0                                                                                                                                                                                          ; 10      ;
; CPC2:cpc2_inst|i2c_master_top:i2c|Decoder0~6                                                                                                                                                                               ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|crtc_gen:crtc_gen|R_RA[0]                                                                                                                                                       ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|fifo_tail~9                                                                                                                                                               ; 10      ;
; CPC2:cpc2_inst|video:fake_video|video_offset[10]~0                                                                                                                                                                         ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|TP[0]~0                                                                                                                                                                            ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Mux9~0                                                                                                                                                                             ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Mux11~0                                                                                                                                                                            ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|always4~0                                                                                                                                                                 ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|rd                                                                                                                                                                        ; 10      ;
; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|always2~0                                                                                                                                                      ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|always1~8                                                                                                                                                                          ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIH[0]~7                                                                                                                                                          ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIH[1]~6                                                                                                                                                          ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIH[6]~5                                                                                                                                                          ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIH[7]~4                                                                                                                                                          ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIH[4]~3                                                                                                                                                          ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIH[5]~2                                                                                                                                                          ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIH[2]~1                                                                                                                                                          ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|TmpAddr[13]~23                                                                                                                                                       ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIH[3]~0                                                                                                                                                          ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|I[7]~0                                                                                                                                                               ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|SP[15]~17                                                                                                                                                            ; 10      ;
; CPC2:cpc2_inst|usart:usart_con|fifo:outbound|fifo_tail~10                                                                                                                                                                  ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIL[4]~9                                                                                                                                                          ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIL[5]~8                                                                                                                                                          ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIL[6]~7                                                                                                                                                          ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIL[7]~6                                                                                                                                                          ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Selector134~3                                                                                                                                     ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr10~0                                                                                                                                        ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIL[0]~5                                                                                                                                                          ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIL[3]~4                                                                                                                                                          ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIL[1]~3                                                                                                                                                          ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegDIL[2]~2                                                                                                                                                          ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Selector121~4                                                                                                                                     ; 10      ;
; CPC2:cpc2_inst|data_multiplexer:m|Dout[6]~2                                                                                                                                                                                ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegDIH[2]~8                                                                                                                                                   ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegDIL[3]~7                                                                                                                                                   ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegDIL[5]~6                                                                                                                                                   ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegDIL[6]~5                                                                                                                                                   ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegDIH[6]~5                                                                                                                                                   ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegDIL[2]~4                                                                                                                                                   ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegDIL[4]~3                                                                                                                                                   ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegDIH[1]~3                                                                                                                                                   ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegDIL[1]~2                                                                                                                                                   ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegDIH[7]~2                                                                                                                                                   ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegDIL[7]~1                                                                                                                                                   ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|ACC[3]~5                                                                                                                                                      ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegDIH[0]~1                                                                                                                                                   ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegDIL[0]~0                                                                                                                                                   ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|Mux0~13                                                                                                                                                                                       ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|rom_select[1]                                                                                                                                                               ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|u_rom_e                                                                                                                                                                                       ; 10      ;
; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|rd                                                                                                                                                                             ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|rd_n                                                                                                                                                                                ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Save_ALU_r                                                                                                                                                           ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~73                                                                                                                                       ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|Equal0~0                                                                                                                                                             ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|mcycle[4]                                                                                                                                                            ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr18~0                                                                                                                                        ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr16~2                                                                                                                                        ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~47                                                                                                                                       ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~34                                                                                                                                       ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~33                                                                                                                                       ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~10                                                                                                                                       ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|always10~2                                                                                                                                                    ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Selector134~3                                                                                                                              ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~69                                                                                                                                ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr110~0                                                                                                                                ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr5~2                                                                                                                                  ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|IncDec_16~0                                                                                                                                ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~67                                                                                                                                ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|always1~5                                                                                                                                                                          ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|pr_count[0]                                                                                                                                                                        ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|track_motor_rise~0                                                                                                                                                                            ; 10      ;
; CPC2:cpc2_inst|video:fake_video|LessThan1~2                                                                                                                                                                                ; 10      ;
; CPC2:cpc2_inst|video:fake_video|g[3]~1                                                                                                                                                                                     ; 10      ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.100010                                                                                      ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusB[7]                                                                                                                                                              ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusB[3]                                                                                                                                                              ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|BusB[3]                                                                                                                                                       ; 10      ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|BusA[0]                                                                                                                                                              ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|BusB[7]                                                                                                                                                       ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|BusA[0]                                                                                                                                                       ; 10      ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|IR[3]                                                                                                                                                         ; 10      ;
; CPC2:cpc2_inst|cache_byte:c|general_cntr[1]~DUPLICATE                                                                                                                                                                      ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|rd~DUPLICATE                                                                                                                                                              ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                      ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                  ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                  ; 9       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.100101                                                                                      ; 9       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|HCTxPortArbiter:u_HCTxPortArbiter|CurrState_HCTxArb.001                                                                                                         ; 9       ;
; CPC2:cpc2_inst|mem_arbiter:a|state.ACTIVE                                                                                                                                                                                  ; 9       ;
; CPC2:cpc2_inst|sdram:ram|counter~0                                                                                                                                                                                         ; 9       ;
; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|always0~0                                                                                                                                                      ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|R_ADR[2]                                                                                                                                                          ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|R_ADR[0]                                                                                                                                                          ; 9       ;
; CPC2:cpc2_inst|sdram:ram|state.OPEN_ROW                                                                                                                                                                                    ; 9       ;
; CPC2:cpc2_inst|cache_byte:c|state.READ2                                                                                                                                                                                    ; 9       ;
; CPC2:cpc2_inst|sdram:ram|Selector23~1                                                                                                                                                                                      ; 9       ;
; CPC2:cpc2_inst|sdram:ram|state.PRECHARGE_REFRESH                                                                                                                                                                           ; 9       ;
; CPC2:cpc2_inst|sdram:ram|Selector23~0                                                                                                                                                                                      ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|crtc_gen:crtc_gen|R_RA[1]                                                                                                                                                       ; 9       ;
; CPC2:cpc2_inst|sdram:ram|D_valid1                                                                                                                                                                                          ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|hsync_cntr[0]                                                                                                                                                               ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|always5~0                                                                                                                                                                          ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|HU[5]~0                                                                                                                                                                            ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Mux8~0                                                                                                                                                                             ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|param_ptr[2]                                                                                                                                                                       ; 9       ;
; CPC2:cpc2_inst|usart:usart_con|inbound_counter[0]                                                                                                                                                                          ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|TmpAddr[13]~25                                                                                                                                                       ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|TmpAddr[13]~22                                                                                                                                                       ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegWEH~1                                                                                                                                                             ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|SP[15]~15                                                                                                                                                            ; 9       ;
; CPC2:cpc2_inst|i2c_master_top:i2c|cr[5]                                                                                                                                                                                    ; 9       ;
; CPC2:cpc2_inst|i2c_master_top:i2c|cr[7]                                                                                                                                                                                    ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|SP[4]~7                                                                                                                                                              ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|SP[4]~3                                                                                                                                                              ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|RegWEL~1                                                                                                                                                             ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|F~0                                                                                                                                                                  ; 9       ;
; CPC2:cpc2_inst|data_multiplexer:m|Dout[6]~32                                                                                                                                                                               ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|IR[2]~0                                                                                                                                                              ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|always10~2                                                                                                                                                           ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~74                                                                                                                                       ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|TmpAddr[14]~9                                                                                                                                                 ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[0][0]~6                                                                                                                                  ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[2][0]~4                                                                                                                                  ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|RegsH[6][0]~2                                                                                                                                  ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegWEL~3                                                                                                                                                      ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|RegWEL~2                                                                                                                                                      ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|SP[2]~8                                                                                                                                                       ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|SP[2]~6                                                                                                                                                       ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|SP[13]~5                                                                                                                                                      ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|SP[13]~1                                                                                                                                                      ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|rom_select[2]                                                                                                                                                               ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|l_rom_e                                                                                                                                                                                       ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|data_cntr[3]~5                                                                                                                                                                     ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|always1~2                                                                                                                                                            ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr109~0                                                                                                                                       ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr110~0                                                                                                                                       ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~48                                                                                                                                       ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~38                                                                                                                                       ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~37                                                                                                                                       ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~13                                                                                                                                       ; 9       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|IncDec_16~0                                                                                                                                       ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[8]~1                                                                                                                                                        ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|always1~2                                                                                                                                                     ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|F~2                                                                                                                                                           ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr109~0                                                                                                                                ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr18~0                                                                                                                                 ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|WideOr21~0                                                                                                                                 ; 9       ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|decode_8la:decode4|w_anode474w[2]~0                              ; 9       ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|decode_8la:decode4|w_anode466w[2]~0                              ; 9       ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|decode_8la:decode4|w_anode458w[2]~0                              ; 9       ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|decode_8la:decode4|w_anode445w[2]~0                              ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|decode_dla:decode2|w_anode928w[3]~0                                                                              ; 9       ;
; CPC2:cpc2_inst|global_reset:global_reset|Equal0~2                                                                                                                                                                          ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|Decoder5~2                                                                                                                                                                         ; 9       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_mcode:i_mcode|Decoder1~0                                                                                                                                 ; 9       ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[3] ; 9       ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|sld_mod_ram_rom:mgl_prim2|sld_rom_sr:\ram_rom_logic_gen:name_gen:info_rom_sr|word_counter[2] ; 9       ;
; CPC2:cpc2_inst|usart:usart_con|sdr[0]~1                                                                                                                                                                                    ; 9       ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket|HCTxPortReq                                                                                                                             ; 9       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.000000                                                                                      ; 9       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|SIETransmitter:u_SIETransmitter|CurrState_SIETx.100011                                                                                      ; 9       ;
; CPC2:cpc2_inst|usbHost:usb|usbSerialInterfaceEngine:u_usbSerialInterfaceEngine|processRxByte:u_processRxByte|RxCtrl[0]                                                                                                     ; 9       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------------------------------------+
; Name                                                                                                                                                                 ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                          ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------------------------------------+
; CPC2:cpc2_inst|cache_byte:c|cache_d:cache_inst|altsyncram:altsyncram_component|altsyncram_ipj2:auto_generated|ALTSYNCRAM                                             ; AUTO       ; True Dual Port   ; Single Clock ; 4096         ; 8            ; 2048         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 4096                        ; 8                           ; 2048                        ; 16                          ; 32768               ; 4           ; 0          ; None                         ; M10K_X39_Y26_N0, M10K_X39_Y24_N0, M10K_X39_Y23_N0, M10K_X39_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; No - Unsupported Mode                       ;
; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|ALTSYNCRAM                                                 ; AUTO       ; True Dual Port   ; Dual Clocks  ; 65536        ; 8            ; 65536        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 524288 ; 65536                       ; 8                           ; 65536                       ; 8                           ; 524288              ; 64          ; 0          ; None                         ; M10K_X57_Y37_N0, M10K_X39_Y39_N0, M10K_X20_Y39_N0, M10K_X57_Y41_N0, M10K_X62_Y41_N0, M10K_X44_Y43_N0, M10K_X57_Y39_N0, M10K_X44_Y42_N0, M10K_X29_Y41_N0, M10K_X39_Y42_N0, M10K_X29_Y36_N0, M10K_X39_Y41_N0, M10K_X57_Y40_N0, M10K_X62_Y39_N0, M10K_X44_Y35_N0, M10K_X62_Y35_N0, M10K_X62_Y38_N0, M10K_X57_Y33_N0, M10K_X39_Y31_N0, M10K_X57_Y35_N0, M10K_X44_Y41_N0, M10K_X39_Y40_N0, M10K_X57_Y38_N0, M10K_X57_Y43_N0, M10K_X39_Y46_N0, M10K_X29_Y42_N0, M10K_X20_Y36_N0, M10K_X29_Y40_N0, M10K_X39_Y45_N0, M10K_X39_Y43_N0, M10K_X29_Y39_N0, M10K_X29_Y34_N0, M10K_X29_Y30_N0, M10K_X39_Y38_N0, M10K_X57_Y34_N0, M10K_X39_Y35_N0, M10K_X62_Y33_N0, M10K_X57_Y30_N0, M10K_X39_Y36_N0, M10K_X44_Y32_N0, M10K_X57_Y32_N0, M10K_X39_Y34_N0, M10K_X62_Y34_N0, M10K_X44_Y31_N0, M10K_X39_Y44_N0, M10K_X57_Y42_N0, M10K_X62_Y40_N0, M10K_X44_Y44_N0, M10K_X44_Y34_N0, M10K_X44_Y39_N0, M10K_X39_Y33_N0, M10K_X44_Y30_N0, M10K_X39_Y37_N0, M10K_X39_Y32_N0, M10K_X39_Y30_N0, M10K_X57_Y36_N0, M10K_X44_Y40_N0, M10K_X62_Y37_N0, M10K_X44_Y45_N0, M10K_X20_Y34_N0, M10K_X44_Y38_N0, M10K_X29_Y38_N0, M10K_X44_Y33_N0, M10K_X20_Y37_N0 ; Don't care           ; New data        ; New data        ; No - Unsupported Mode                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:c2s|altsyncram:fifo_buffer_rtl_0|altsyncram_9dk1:auto_generated|ALTSYNCRAM                                              ; M10K block ; Simple Dual Port ; Dual Clocks  ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1           ; 0          ; None                         ; M10K_X44_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|fifo:s2c|altsyncram:fifo_buffer_rtl_0|altsyncram_9dk1:auto_generated|ALTSYNCRAM                                              ; M10K block ; Simple Dual Port ; Dual Clocks  ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1           ; 0          ; None                         ; M10K_X44_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ALTSYNCRAM                                       ; AUTO       ; Simple Dual Port ; Single Clock ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32          ; 0          ; ../../../roms/builtin464.mif ; M10K_X20_Y32_N0, M10K_X12_Y34_N0, M10K_X20_Y41_N0, M10K_X20_Y42_N0, M10K_X29_Y43_N0, M10K_X29_Y28_N0, M10K_X20_Y30_N0, M10K_X20_Y38_N0, M10K_X20_Y33_N0, M10K_X29_Y33_N0, M10K_X29_Y31_N0, M10K_X12_Y35_N0, M10K_X29_Y29_N0, M10K_X12_Y33_N0, M10K_X12_Y36_N0, M10K_X57_Y31_N0, M10K_X12_Y41_N0, M10K_X57_Y29_N0, M10K_X20_Y40_N0, M10K_X62_Y43_N0, M10K_X57_Y44_N0, M10K_X57_Y28_N0, M10K_X12_Y40_N0, M10K_X44_Y27_N0, M10K_X20_Y35_N0, M10K_X39_Y28_N0, M10K_X44_Y28_N0, M10K_X29_Y32_N0, M10K_X57_Y27_N0, M10K_X12_Y37_N0, M10K_X12_Y38_N0, M10K_X57_Y45_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|altsyncram:RegsH_rtl_0|altsyncram_6tm1:auto_generated|ALTSYNCRAM                         ; AUTO       ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1           ; 0          ; None                         ; M10K_X44_Y47_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|tv80_reg:i_reg|altsyncram:RegsL_rtl_0|altsyncram_6tm1:auto_generated|ALTSYNCRAM                         ; AUTO       ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1           ; 0          ; None                         ; M10K_X44_Y48_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
; CPC2:cpc2_inst|support_memory_if:memif|ram:support_core_memory|altsyncram:altsyncram_component|altsyncram_q4r1:auto_generated|altsyncram_6hi2:altsyncram1|ALTSYNCRAM ; M10K block ; True Dual Port   ; Dual Clocks  ; 32768        ; 8            ; 32768        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262144 ; 32768                       ; 8                           ; 32768                       ; 8                           ; 262144              ; 32          ; 0          ; ROM.mif                      ; M10K_X20_Y4_N0, M10K_X12_Y4_N0, M10K_X5_Y4_N0, M10K_X5_Y5_N0, M10K_X20_Y1_N0, M10K_X20_Y3_N0, M10K_X12_Y3_N0, M10K_X29_Y3_N0, M10K_X20_Y6_N0, M10K_X12_Y6_N0, M10K_X12_Y5_N0, M10K_X20_Y5_N0, M10K_X12_Y1_N0, M10K_X20_Y2_N0, M10K_X12_Y2_N0, M10K_X29_Y4_N0, M10K_X5_Y12_N0, M10K_X12_Y7_N0, M10K_X12_Y11_N0, M10K_X12_Y9_N0, M10K_X5_Y1_N0, M10K_X5_Y3_N0, M10K_X5_Y2_N0, M10K_X29_Y2_N0, M10K_X5_Y9_N0, M10K_X5_Y6_N0, M10K_X5_Y10_N0, M10K_X5_Y8_N0, M10K_X12_Y10_N0, M10K_X5_Y7_N0, M10K_X5_Y11_N0, M10K_X12_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; No - Unsupported Mode                       ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|altsyncram:RegsH_rtl_0|altsyncram_6tm1:auto_generated|ALTSYNCRAM                                ; AUTO       ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1           ; 0          ; None                         ; M10K_X39_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
; CPC2:cpc2_inst|tv80n:supportcpu|tv80_core:i_tv80_core|tv80_reg:i_reg|altsyncram:RegsL_rtl_0|altsyncram_6tm1:auto_generated|ALTSYNCRAM                                ; AUTO       ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64     ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1           ; 0          ; None                         ; M10K_X44_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
; CPC2:cpc2_inst|usart:usart_con|fifo:inbound|altsyncram:fifo_buffer_rtl_0|altsyncram_9dk1:auto_generated|ALTSYNCRAM                                                   ; M10K block ; Simple Dual Port ; Dual Clocks  ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1           ; 0          ; None                         ; M10K_X29_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; CPC2:cpc2_inst|usart:usart_con|fifo:outbound|altsyncram:fifo_buffer_rtl_0|altsyncram_9dk1:auto_generated|ALTSYNCRAM                                                  ; M10K block ; Simple Dual Port ; Dual Clocks  ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1           ; 0          ; None                         ; M10K_X29_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; No - Address Too Wide                       ;
; CPC2:cpc2_inst|usbHost:usb|RxFifo:HostRxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0|altsyncram_g0n1:auto_generated|ALTSYNCRAM                    ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                         ; M10K_X29_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
; CPC2:cpc2_inst|usbHost:usb|TxFifo:HostTxFifo|fifoRTL:u_fifo|dpMem_dc:u_dpMem_dc|altsyncram:buffer_rtl_0|altsyncram_g0n1:auto_generated|ALTSYNCRAM                    ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                         ; M10K_X29_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Old data             ; New data        ; New data        ; No - Unsupported Mixed Feed Through Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 26,626 / 217,884 ( 12 % ) ;
; C12 interconnects            ; 468 / 10,080 ( 5 % )      ;
; C2 interconnects             ; 7,520 / 87,208 ( 9 % )    ;
; C4 interconnects             ; 4,502 / 41,360 ( 11 % )   ;
; DQS bus muxes                ; 0 / 21 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 21 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 21 ( 0 % )            ;
; Direct links                 ; 1,925 / 217,884 ( < 1 % ) ;
; Global clocks                ; 7 / 16 ( 44 % )           ;
; Horizontal periphery clocks  ; 0 / 12 ( 0 % )            ;
; Local interconnects          ; 5,138 / 58,160 ( 9 % )    ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 620 / 9,228 ( 7 % )       ;
; R14/C12 interconnect drivers ; 909 / 15,096 ( 6 % )      ;
; R3 interconnects             ; 9,642 / 94,896 ( 10 % )   ;
; R6 interconnects             ; 15,935 / 194,640 ( 8 % )  ;
; Spine clocks                 ; 22 / 180 ( 12 % )         ;
; Wire stub REs                ; 0 / 11,606 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 158          ; 0            ; 158          ; 0            ; 0            ; 163       ; 158          ; 0            ; 163       ; 163       ; 0            ; 26           ; 0            ; 0            ; 0            ; 0            ; 26           ; 0            ; 0            ; 0            ; 62           ; 26           ; 0            ; 0            ; 0            ; 0            ; 0            ; 138          ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 5            ; 163          ; 5            ; 163          ; 163          ; 0         ; 5            ; 163          ; 0         ; 0         ; 163          ; 137          ; 163          ; 163          ; 163          ; 163          ; 137          ; 163          ; 163          ; 163          ; 101          ; 137          ; 163          ; 163          ; 163          ; 163          ; 163          ; 25           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; LEDG[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_CLK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; I2C_SCL             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; UART_TX             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[19]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[20]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[21]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[22]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[23]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_DE          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_HS          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_VS          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; CLOCK_125_p         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; CLOCK_50_B6A        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50_B8A        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDG[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDG[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; CPU_RESET_n         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[16]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[17]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_D[18]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HDMI_TX_INT         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_XCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SD_CLK              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_A[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_CE_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_LB_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_OE_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_UB_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_WE_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; I2C_SDA             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_ADCLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_BCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; AUD_DACLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SD_CMD              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SD_DAT[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SD_DAT[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SD_DAT[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SD_DAT[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SRAM_D[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[18]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[19]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[20]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[21]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[22]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[23]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[24]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[25]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[26]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[27]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[28]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[29]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[30]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[31]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[32]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[33]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[34]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO[35]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; CLOCK_50_B5B        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50_B7A        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; UART_RX             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; CLOCK_125_p(n)      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Active Serial x4            ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; CLOCK50_1           ; CLOCK50_1            ; 2036.1            ;
; altera_reserved_tck ; altera_reserved_tck  ; 480.0             ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                       ; Destination Register                                                                                                                       ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; CPC2:cpc2_inst|cache_byte:c|bdat_o[7]                                                                                 ; CPC2:cpc2_inst|cpc_core:core|dat_i_arbiter:di_arbiter|D[7]                                                                                 ; 2.120             ;
; CPC2:cpc2_inst|cache_byte:c|bdat_o[2]                                                                                 ; CPC2:cpc2_inst|cpc_core:core|dat_i_arbiter:di_arbiter|D[2]                                                                                 ; 2.120             ;
; CPC2:cpc2_inst|cache_byte:c|bdat_o[3]                                                                                 ; CPC2:cpc2_inst|cpc_core:core|dat_i_arbiter:di_arbiter|D[3]                                                                                 ; 2.105             ;
; CPC2:cpc2_inst|cache_byte:c|bdat_o[6]                                                                                 ; CPC2:cpc2_inst|cpc_core:core|dat_i_arbiter:di_arbiter|D[6]                                                                                 ; 2.095             ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[14] ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen                          ; 1.867             ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[12] ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen                          ; 1.799             ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[12]                                                    ; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|ram_block1a26~porta_address_reg0 ; 1.755             ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[10]                                                    ; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|ram_block1a26~porta_address_reg0 ; 1.755             ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[8]                                                     ; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|ram_block1a26~porta_address_reg0 ; 1.755             ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[11]                                                    ; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|ram_block1a26~porta_address_reg0 ; 1.755             ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[9]                                                     ; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|ram_block1a47~porta_address_reg0 ; 1.752             ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[2]  ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen                          ; 1.696             ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[3]  ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen                          ; 1.695             ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[4]  ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen                          ; 1.693             ;
; CPC2:cpc2_inst|cache_byte:c|bdat_o[4]                                                                                 ; CPC2:cpc2_inst|cpc_core:core|dat_i_arbiter:di_arbiter|D[4]                                                                                 ; 1.674             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                             ; 1.607             ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket|CurrState_sndPkt.00110             ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket|CurrState_sndPkt.10000                                  ; 1.574             ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[8]  ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen                          ; 1.562             ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[7]  ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen                          ; 1.556             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[78]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[6]                                                                                       ; 1.550             ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[0]                                                     ; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|ram_block1a63~porta_address_reg0 ; 1.529             ;
; CPC2:cpc2_inst|cache_byte:c|bdat_o[5]                                                                                 ; CPC2:cpc2_inst|cpc_core:core|dat_i_arbiter:di_arbiter|D[5]                                                                                 ; 1.523             ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[11] ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen                          ; 1.496             ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[1]                                                     ; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|ram_block1a63~porta_address_reg0 ; 1.495             ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_chk     ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen                          ; 1.490             ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[7]                                                     ; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|ram_block1a43~porta_address_reg0 ; 1.476             ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[6]                                                     ; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|ram_block1a43~porta_address_reg0 ; 1.476             ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[4]                                                     ; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|ram_block1a43~porta_address_reg0 ; 1.476             ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[3]                                                     ; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|ram_block1a43~porta_address_reg0 ; 1.476             ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[5]  ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen                          ; 1.471             ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[2]                                                     ; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|ram_block1a63~porta_address_reg0 ; 1.471             ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|A[5]                                                     ; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|ram_block1a63~porta_address_reg0 ; 1.471             ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[1]  ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen                          ; 1.453             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[7]                                                                          ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[7]                                                                                       ; 1.439             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[39]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[7]                                                                                       ; 1.439             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[15]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[7]                                                                                       ; 1.439             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[47]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[7]                                                                                       ; 1.439             ;
; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|c_o[2]                                                                  ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[7]                                                                                       ; 1.439             ;
; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|c_o[0]                                                                  ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[7]                                                                                       ; 1.439             ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[10] ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen                          ; 1.424             ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[9]  ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen                          ; 1.419             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[32]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[0]                                                                                       ; 1.411             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[48]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[0]                                                                                       ; 1.411             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[40]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[0]                                                                                       ; 1.411             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[56]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[0]                                                                                       ; 1.411             ;
; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|c_o[1]                                                                  ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[0]                                                                                       ; 1.411             ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[6]  ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen                          ; 1.370             ;
; CPC2:cpc2_inst|cache_byte:c|bdat_o[0]                                                                                 ; CPC2:cpc2_inst|cpc_core:core|dat_i_arbiter:di_arbiter|D[0]                                                                                 ; 1.360             ;
; CPC2:cpc2_inst|cache_byte:c|bdat_o[1]                                                                                 ; CPC2:cpc2_inst|cpc_core:core|dat_i_arbiter:di_arbiter|D[1]                                                                                 ; 1.355             ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[0]  ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen                          ; 1.344             ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[15] ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen                          ; 1.342             ;
; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|c_state[13] ; CPC2:cpc2_inst|i2c_master_top:i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen                          ; 1.330             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[79]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[7]                                                                                       ; 1.301             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[13]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[5]                                                                                       ; 1.301             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[5]                                                                          ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[5]                                                                                       ; 1.286             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[37]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[5]                                                                                       ; 1.286             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[45]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[5]                                                                                       ; 1.286             ;
; CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|crtc_gen:crtc_gen|R_V_SYNC                                                 ; CPC2:cpc2_inst|cpc_core:core|a40010:gate_array|track_vsync[0]                                                                              ; 1.274             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[76]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[4]                                                                                       ; 1.250             ;
; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket|CurrState_sndPkt.00010             ; CPC2:cpc2_inst|usbHost:usb|usbHostControl:u_usbHostControl|sendPacket:u_sendPacket|CurrState_sndPkt.10000                                  ; 1.221             ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|state[1]                                                                      ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|result_register[5]                                                                                 ; 1.206             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[66]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[2]                                                                                       ; 1.200             ;
; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|c_o[3]                                                                  ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[2]                                                                                       ; 1.200             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[18]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[2]                                                                                       ; 1.200             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[50]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[2]                                                                                       ; 1.200             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[26]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[2]                                                                                       ; 1.200             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[58]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[2]                                                                                       ; 1.200             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[70]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[6]                                                                                       ; 1.199             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[22]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[6]                                                                                       ; 1.199             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[54]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[6]                                                                                       ; 1.199             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[30]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[6]                                                                                       ; 1.199             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[62]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[6]                                                                                       ; 1.199             ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|dout[2]                                                  ; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|ram_block1a26~porta_datain_reg0  ; 1.186             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[69]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[5]                                                                                       ; 1.179             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[21]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[5]                                                                                       ; 1.179             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[53]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[5]                                                                                       ; 1.179             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[29]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[5]                                                                                       ; 1.179             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[61]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[5]                                                                                       ; 1.179             ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|state[0]                                                                      ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|result_register[5]                                                                                 ; 1.174             ;
; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|state[2]                                                                      ; CPC2:cpc2_inst|cpc_core:core|fdc:floppy|result_register[5]                                                                                 ; 1.166             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[3]                                                                          ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[3]                                                                                       ; 1.163             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[35]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[3]                                                                                       ; 1.163             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[11]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[3]                                                                                       ; 1.163             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[43]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[3]                                                                                       ; 1.163             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                              ; 1.156             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                              ; 1.152             ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|dout[3]                                                  ; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|ram_block1a19~porta_datain_reg0  ; 1.130             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                      ; 1.099             ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|dout[0]                                                  ; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|ram_block1a16~porta_datain_reg0  ; 1.095             ;
; CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|tv80_core:i_tv80_core|dout[7]                                                  ; CPC2:cpc2_inst|cpc_core:core|dpram:cpc_ram|altsyncram:altsyncram_component|altsyncram_trj2:auto_generated|ram_block1a47~porta_datain_reg0  ; 1.089             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                           ; 1.080             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                           ; 1.067             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                  ; 1.062             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                  ; 1.062             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                  ; 1.062             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                  ; 1.062             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                  ; 1.062             ;
; CPC2:cpc2_inst|keyboard:kbd_if|keyboard_o[44]                                                                         ; CPC2:cpc2_inst|cpc_core:core|ppi_fake:ppi8255|d_o[4]                                                                                       ; 1.062             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                           ; 1.053             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                           ; 1.053             ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device 5CGXFC5C6F27C7 for design "CPC2"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Warning (21300): LOCKED port on the PLL is not properly connected on instance "CPC2:cpc2_inst|audio_clock:audio_clk|audio_clock_0002:audio_clock_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (119042): Found RAM instances in design that are actually implemented as ROM because the write logic is always disabled. One such instance is listed below for example.
    Info (119043): Atom "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a3" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a11" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a19" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a27" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a4" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a12" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a20" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a28" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a5" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a13" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a21" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a29" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a6" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a14" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a22" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a30" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a7" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a15" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a23" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a31" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a2" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a10" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a18" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a26" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a1" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a9" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a17" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a25" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a0" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a8" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a16" has a port clk0 that is stuck at GND
Warning (15400): WYSIWYG primitive "CPC2:cpc2_inst|cpc_core:core|rom_builtin:rom_builtin|altsyncram:altsyncram_component|altsyncram_ctt1:auto_generated|ram_block1a24" has a port clk0 that is stuck at GND
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184025): 1 differential I/O pins do not have complementary pins. As a result, the Fitter automatically creates the complementary pins.
    Info (184026): differential I/O pin "CLOCK_125_p" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "CLOCK_125_p(n)".
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 6 clocks (6 global)
    Info (11162): CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 4339 fanout uses global clock CLKCTRL_G10
    Info (11162): CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 2065 fanout uses global clock CLKCTRL_G8
    Info (11162): CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[2]~CLKENA0 with 156 fanout uses global clock CLKCTRL_G9
    Info (11162): CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[3]~CLKENA0 with 186 fanout uses global clock CLKCTRL_G4
    Info (11162): CPC2:cpc2_inst|master_clock:master_clk|master_clock_0002:master_clock_inst|altera_pll:altera_pll_i|outclk_wire[4]~CLKENA0 with 649 fanout uses global clock CLKCTRL_G11
    Info (11162): CPC2:cpc2_inst|audio_clock:audio_clk|audio_clock_0002:audio_clock_inst|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 23 fanout uses global clock CLKCTRL_G12
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLOCK_50_B5B~inputCLKENA0 with 8 fanout uses global clock CLKCTRL_G6
        Warning (179011): Source REFCLK I/O cannot be routed using dedicated clock routing
            Info (179012): Refclk input I/O pad CLOCK_50_B5B is placed onto PIN_R20
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (12618): 1 input pin(s) will use non-dedicated clock routing -- review the clock promotion messages above for details
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'CPC2.sdc'
Warning (332060): Node: CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|iorq_n was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register CPC2:cpc2_inst|cpc_core:core|crtc6845:crtc|mpu_if:mpu_if|R_Nhsp[7] is being clocked by CPC2:cpc2_inst|cpc_core:core|tv80s:cpu|iorq_n
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: cpc2_inst|audio_clk|audio_clock_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: cpc2_inst|audio_clk|audio_clock_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: cpc2_inst|audio_clk|audio_clock_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[2]  to: clkout
    Info (332098): Cell: cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[4].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: cpc2_inst|master_clk|master_clock_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: cpc2_inst|audio_clk|audio_clock_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 83.333
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):   20.000    CLOCK50_1
    Info (332111):   20.000    CLOCK50_2
    Info (332111):   20.000    CLOCK50_3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type EC
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:14
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:07
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:23
Info (170193): Fitter routing operations beginning
Info (170089): 2e+03 ns of routing delay (approximately 1.4% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 34% of the available device resources in the region that extends from location X34_Y12 to location X45_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:36
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 18.06 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:54
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 60 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable
    Info (169065): Pin SD_CMD has a permanently disabled output enable
    Info (169065): Pin SD_DAT[0] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[1] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[2] has a permanently disabled output enable
    Info (169065): Pin SD_DAT[3] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[0] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[1] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[2] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[3] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[4] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[5] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[6] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[8] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[9] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[10] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[11] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[12] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[13] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[14] has a permanently disabled output enable
    Info (169065): Pin SRAM_D[15] has a permanently disabled output enable
    Info (169065): Pin GPIO[0] has a permanently disabled output enable
    Info (169065): Pin GPIO[1] has a permanently disabled output enable
    Info (169065): Pin GPIO[2] has a permanently disabled output enable
    Info (169065): Pin GPIO[3] has a permanently disabled output enable
    Info (169065): Pin GPIO[4] has a permanently disabled output enable
    Info (169065): Pin GPIO[5] has a permanently disabled output enable
    Info (169065): Pin GPIO[6] has a permanently disabled output enable
    Info (169065): Pin GPIO[7] has a permanently disabled output enable
    Info (169065): Pin GPIO[8] has a permanently disabled output enable
    Info (169065): Pin GPIO[9] has a permanently disabled output enable
    Info (169065): Pin GPIO[10] has a permanently disabled output enable
    Info (169065): Pin GPIO[11] has a permanently disabled output enable
    Info (169065): Pin GPIO[12] has a permanently disabled output enable
    Info (169065): Pin GPIO[13] has a permanently disabled output enable
    Info (169065): Pin GPIO[14] has a permanently disabled output enable
    Info (169065): Pin GPIO[15] has a permanently disabled output enable
    Info (169065): Pin GPIO[16] has a permanently disabled output enable
    Info (169065): Pin GPIO[17] has a permanently disabled output enable
    Info (169065): Pin GPIO[18] has a permanently disabled output enable
    Info (169065): Pin GPIO[19] has a permanently disabled output enable
    Info (169065): Pin GPIO[20] has a permanently disabled output enable
    Info (169065): Pin GPIO[21] has a permanently disabled output enable
    Info (169065): Pin GPIO[22] has a permanently disabled output enable
    Info (169065): Pin GPIO[23] has a permanently disabled output enable
    Info (169065): Pin GPIO[24] has a permanently disabled output enable
    Info (169065): Pin GPIO[25] has a permanently disabled output enable
    Info (169065): Pin GPIO[26] has a permanently disabled output enable
    Info (169065): Pin GPIO[27] has a permanently disabled output enable
    Info (169065): Pin GPIO[28] has a permanently disabled output enable
    Info (169065): Pin GPIO[29] has a permanently disabled output enable
    Info (169065): Pin GPIO[30] has a permanently disabled output enable
    Info (169065): Pin GPIO[31] has a permanently disabled output enable
    Info (169065): Pin GPIO[32] has a permanently disabled output enable
    Info (169065): Pin GPIO[33] has a permanently disabled output enable
    Info (169065): Pin GPIO[34] has a permanently disabled output enable
    Info (169065): Pin GPIO[35] has a permanently disabled output enable
Info (144001): Generated suppressed messages file /home/intelligent/Desktop/Ongoing_Projects/CPC2/Quartus/Quartus/C5G/CPC2.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 44 warnings
    Info: Peak virtual memory: 2314 megabytes
    Info: Processing ended: Sun Jul  8 20:46:14 2018
    Info: Elapsed time: 00:02:52
    Info: Total CPU time (on all processors): 00:05:33


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/intelligent/Desktop/Ongoing_Projects/CPC2/Quartus/Quartus/C5G/CPC2.fit.smsg.


