标题title
一种半导体功率器件的封装方法及封装结构
摘要abst
本发明涉及半导体功率器件封装技术领域，具体提供一种半导体功率器件的封装方法及封装结构，解决了现有封装散热效果差且在大电流在导通中的损耗大的问题，该方法包括：采用光刻刻蚀法在芯片硅衬底的下表面上刻蚀凹槽；在凹槽中淀积金属散热层；对芯片下表面做平坦化处理，使所述金属散热层的下表面和金属散热层的下表面共面；将芯片焊接在封装基板上，封装基板电极连接金属散热层。本发明提供一种能够承受封装加工的工装应力、封装后电流损耗小且散热效果好的半导体器件封装方法和封装结构。
权利要求书clms
1.一种半导体功率器件的封装方法，其特征在于，包括如下步骤：S1：采用光刻刻蚀法在芯片硅衬底的下表面上刻蚀凹槽；所述凹槽至少满足下述两种方式的一种，方式一、从芯片中心到芯片边缘的方向上，距离硅衬底中心较近的凹槽的宽度大于距离硅衬底中心较远的凹槽的宽度；方式二、从芯片中心到芯片边缘的方向上，距离硅衬底中心较近的相邻凹槽间的间距小于距离硅衬底中心较远的相邻凹槽间的间距；S2：在凹槽中淀积金属散热层；S3：对芯片下表面做平坦化处理，使金属散热层的下表面和硅衬底的下表面共面；S4：将芯片焊接在封装基板上，封装基板电极连接金属散热层。2.根据权利要求1所述的一种半导体功率器件的封装方法，其特征在于，S2具体为：顺次在凹槽中淀积钛缓冲层、氮化钛缓冲层和铜层，得到金属散热层。3.根据权利要求1所述的一种半导体功率器件的封装方法，其特征在于，S1之前还包括制作光刻版的过程，光刻版用于S1中。4.根据权利要求1所述的一种半导体功率器件的封装方法，其特征在于，S1具体过程为：将芯片正面匀胶保护，然后利用光刻版采用等离子体同性刻蚀的方法对硅衬底的下表面光刻凹槽。5.根据权利要求1所述的一种半导体功率器件的封装方法，其特征在于，凹槽槽底距离硅衬底中抗压层的距离为2~5微米。6.一种半导体功率器件的封装装置，其特征在于，封装装置为采用如权利要求1至5中任意一项所述的一种半导体功率器件的封装方法制备得到。7.根据权利要求6所述的一种半导体功率器件的封装装置，其特征在于，包括芯片，芯片的硅衬底的下表面连接封装基板上表面，硅衬底下表面上设有凹槽，凹槽中填充有金属散热层，金属散热层的下表面和硅衬底下表面共面，金属散热层连接封装基板的电极。
说明书desc
技术领域本发明涉及半导体功率器件封装技术领域，具体涉及一种半导体功率器件的封装方法及封装结构。背景技术伴随着功率器件的发展以及器件功率密度的提高，功率器件的面积越来越小。为了实现更大功率输出，对于功率器件的封装研究主要集中在对于封装热阻和芯片正面电极的引出方面，而芯片背面作为一个电极的引出端，其载流能力很容易被忽视，因此随着电流密度的增加，如何提高和改善芯片背面的散热能力提出了更高的要求。目前大部分背面加工的工艺主要采用传统的焊料工艺和预成型的框架工艺实现。这种工艺芯片的衬底为了承载封装的加工，减少封装加工过程中的损伤，往往厚度都比较厚，一般在100微米左右，厚度越大则使得大电流在导通中的损耗更大；然而，需要考虑在封装加工中工装应力，厚度不可过小。因此，亟需提供一种能够承受封装加工的工装应力、封装后电流损耗小且散热效果好的半导体器件封装方法和封装结构。发明内容鉴于上述现有封装散热效果差且在大电流在导通中的损耗大问题，本发明提供一种半导体功率器件的封装方法及封装结构。本发明为解决技术问题所采用的技术方案如下：一种半导体功率器件的封装方法，包括如下步骤：S1、采用光刻刻蚀法在芯片硅衬底的下表面上刻蚀凹槽；S2、在凹槽中淀积金属散热层；S3、对芯片下表面做平坦化处理，使所述金属散热层的下表面和硅衬底的下表面共面；S4、将芯片焊接在封装基板上，封装基板电极连接金属散热层。进一步的，所述S2具体为：顺次在凹槽中淀积钛缓冲层、氮化钛缓冲层和铜层，得到金属散热层。进一步的，所述S1之前还包括制作光刻版的过程，所述光刻版用于S1中。进一步的，所述凹槽至少满足下述两种方式的一种，方式一、从芯片中心到芯片边缘的方向上，距离硅衬底中心较近的凹槽的宽度大于距离硅衬底中心较远的凹槽的宽度；方式二、从芯片中心到芯片边缘的方向上，距离硅衬底中心较近的相邻凹槽间的间距小于距离硅衬底中心较远的相邻凹槽间的间距。进一步的，所述S1具体过程为：将芯片正面匀胶保护，然后利用光刻版采用等离子体同性刻蚀的方法对硅衬底的下表面光刻凹槽。进一步的，所述凹槽槽底距离硅衬底中抗压层的距离为2~5微米。一种半导体功率器件的封装装置，所述封装装置为采用所述的一种半导体功率器件的封装方法制备得到。一种半导体功率器件的封装装置，包括芯片，所述芯片的硅衬底的下表面连接封装基板上表面，所述硅衬底下表面上设有凹槽，凹槽中填充有金属散热层，所述金属散热层的下表面和硅衬底下表面共面，金属散热层连接封装基板的电极。本发明的有益效果是：本发明一种半导体功率器件的封装方法及封装结构，提供了一种改善大功率器件封装提高散热的方法，通过在芯片背面增加金属散热层作为电流引导槽的方式，厚度上保持了原厚度，能够承载封装的加工中工装应力，也能够降低芯片背面电阻，同时提高了散热。附图说明图1为本发明的一种半导体功率器件的封装方法的流程图。图2为本发明的凹槽间间隔变化的凹槽示意图。图3为本发明的凹槽沟道宽度逐渐变化的凹槽示意图。图4为本发明的套设式矩形凹槽示意图。图5为本发明的一种半导体功率器件的封装结构的截面示意图。图中：1、芯片，2、硅衬底，3、凹槽，4、金属散热层，5、封装基板。具体实施方式下面结合附图和实施例对本发明做进一步详细说明。一种半导体功率器件的封装方法，如图1，包括如下步骤：S1、采用光刻刻蚀法在芯片1硅衬底2的下表面上刻蚀凹槽3；S2、在凹槽3中淀积金属散热层4；S3、对芯片1下表面做平坦化处理，使所述金属散热层4的下表面和硅衬底2的下表面共面；S4、将芯片1焊接在封装基板5上，封装基板5电极连接金属散热层4。上述金属散热层4同时作为芯片1下表面金属电极，用于与封装基板5电极相连。考虑到散热规律，芯片1边缘温度低、中心高，从芯片1中心到芯片1边缘的方向上，至少为下述两种方式的一种，一、凹槽3宽度逐渐变小，距离硅衬底2中心较近的凹槽3的宽度大于距离硅衬底2中心较远的凹槽3的宽度；二、相邻凹槽3间的间隔逐渐变大，距离硅衬底2中心较近的相邻凹槽3间的间距小于距离硅衬底2中心较远的相邻凹槽3间的间距；总之散热金属的密度逐渐变小。上述凹槽3形状不限，作为一种实施例，硅衬底2的下表面上刻蚀凹槽3阵列，阵列单元形状不限，例如为圆形，从芯片1中心到芯片1边缘方向上，凹槽3的间隔逐渐变大如图2，凹槽3沟道的宽度逐渐变小如图3；作为另一种实施例，硅衬底2的下表面上刻蚀有多个矩形凹槽3，矩形凹槽3从大至小顺次套设，从芯片1中心到芯片1边缘方向上，可以是凹槽3沟道的宽度逐渐变小，也可以是相邻凹槽3的间隔逐渐变大，如图4，包括3个尺寸不同的矩形凹槽3，中等大小的矩形套在最小的矩形凹槽3外，最大的矩形凹槽3套在中等大小的矩形凹槽3外。凹槽3的设置不限于此处的举例。所述封装方法的具体实施过程为：步骤1、依据待封装大功率芯片1的尺寸，定制芯片1背面的光刻版，为硅衬底2背面电极设定复合金属导热层。步骤2、芯片1正面采用匀胶保护，然后利用光刻版对芯片1背面光刻，采用等离子同性刻蚀原理进行硅衬底2刻蚀，刻蚀不达到硅衬底2中抗压层，刻蚀深度为：凹槽3槽底距离硅衬底2中抗压层的距离为2~5微米。步骤3、去除芯片1上的光刻胶，在芯片1背面的凹槽3中淀积金属散热层4，先淀积钛缓冲层、再淀积氮化钛缓冲层，最后淀积铜层，金属散热层4淀积完毕，即金属散热层4包括从下至上设置的铜层、氮化钛缓冲层和钛缓冲层。此时金属散热层4相对于硅衬底2下表面不凹陷。步骤4、采用化学机械抛光的方式做好芯片1背面平坦化。步骤5、按照常规的封装流程做好划片，粘片，打线，包封等工艺。该封装方法制备的一种半导体功率器件的封装结构如图5所示。一种半导体功率器件的封装结构包括封装基板5和连接封装基板5的芯片1，芯片1的硅衬底2的下表面位于封装基板5上表面上。硅衬底2下表面设有凹槽3，凹槽3中填充有金属散热层4，金属散热层4的下表面和硅衬底2下表面共面。金属散热层4连接封装基板5的电极。本发明一种半导体功率器件的封装方法及封装结构，提供了一种改善大功率器件封装提高散热的方法，通过在芯片1背面增加金属散热层4作为电流引导槽的方式，厚度上保持了原厚度，能够承载封装的加工中工装应力，也能够降低芯片1背面电阻，同时提高了散热。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
