# Verilog

## 1. Verilog 基础教程

### 1.1. 基础语法

​	Verilog 是区分大小写的，格式自由，可以在一行内编写，也可以跨多行编写。每个语句必须以分号为结束符；空白符（`tab`、`space`、`enter`）都没有实际的意义，在编译阶段可以忽略。

#### 1.1.1. 注释

​	用 `//` 进行单行注释，用 `/* */` 进行多行注释。

#### 1.1.2. 标识符和关键字

​	标识符（identifier）可以是任意一组字母、数字、`$` 符号 和 `_` 符号的组合，但标识符的第一个字符必须是字母或者下划线，不能以数字或者美元开始。

​	关键字是 Verilog 中预留的用于定义语言结构的特殊标识符。Verilog 中关键字全部为小写。

### 1.2. 数值种类

​	Verilog HDL 有下列四种基本的值来表示硬件电路中的电平逻辑。

- 0：逻辑 0 或 false；
- 1：逻辑 1 或 true；
- x：未知；
- z：高阻

​	`x` 意味着信号数值不确定，在实际电路里，信号可能为 1，也可能为 0；`z` 意味着信号处于高阻状态，常见于信号（input，reg）没有驱动时的逻辑结果，具体的逻辑值与实际电路中的上下拉有关，上拉为 1，下拉为 0。











































