////////////////////////////////////////////////////////////////////////////////
////////////////////////////////////////////////////////////////////////////////
//              Copyright 2023 by KDPOF. All right reserved.
////////////////////////////////////////////////////////////////////////////////
// Component: <Component name here>
// Date     : $Date: $ 
// Version  : $Revision: $
// Author   : SAZ
// Summary  : <Component summary here>
////////////////////////////////////////////////////////////////////////////////
////////////////////////////////////////////////////////////////////////////////

////////////////////////////////////////////////////////////////////////////////
// Headers include 
////////////////////////////////////////////////////////////////////////////////

module <module_name>
(
   // <Interface name>
   // -- inputs
   Reset_n,
   SClk,
   DataIn,
   //--  outputs
   DataOut
);

////////////////////////////////////////////////////////////////////////////////
// External functions and tasks
////////////////////////////////////////////////////////////////////////////////
// Miscellaneous parameter task and functions

////////////////////////////////////////////////////////////////////////////////
// Configurable parameters
////////////////////////////////////////////////////////////////////////////////

////////////////////////////////////////////////////////////////////////////////
// Internal parameters (localparams) that affect ports
////////////////////////////////////////////////////////////////////////////////

////////////////////////////////////////////////////////////////////////////////
// Module I/O
////////////////////////////////////////////////////////////////////////////////

input  Reset_n; // comment here
input  SClk;    // comment here
input  DataIn;  // comment here
output DataOut; // comment here

////////////////////////////////////////////////////////////////////////////////
// Internal parameters (localparams)
////////////////////////////////////////////////////////////////////////////////

////////////////////////////////////////////////////////////////////////////////
// Registered outputs
////////////////////////////////////////////////////////////////////////////////

reg DataOut;

///////////////////////////////////////////////////////////////////////////////
// Virtually registered output (combinational regs)
////////////////////////////////////////////////////////////////////////////////

////////////////////////////////////////////////////////////////////////////////
// Internal registers
////////////////////////////////////////////////////////////////////////////////

////////////////////////////////////////////////////////////////////////////////
// Internal virtual registers (combinational regs)
////////////////////////////////////////////////////////////////////////////////

////////////////////////////////////////////////////////////////////////////////
// Internal wires
////////////////////////////////////////////////////////////////////////////////

////////////////////////////////////////////////////////////////////////////////
// Wires assignments
////////////////////////////////////////////////////////////////////////////////

////////////////////////////////////////////////////////////////////////////////
// Module description
////////////////////////////////////////////////////////////////////////////////

always @(posedge SClk or negedge Reset_n) begin
   if (!Reset_n) begin 
      // handle async reset logic here
   end else begin
      // handle sync clk logic here
   end
end

endmodule


