## 计算
![[Pasted image 20231230212404.png]]
1. D
![[Pasted image 20231230212431.png]]
03. D 我们的寻址范围=容量/单位的字长=128 K
4. A 应该保持我们的容量不变因此选 A
5. C 我们可以根据我们的容量地址相同来进行我们的计算
6. D（我们这一题的思路还是根据我们的容量相同来计算，得到我们的答案）
![[Pasted image 20231230212443.png]]
07. A（由于 $\mathcal{A}_{15}$ 为地址线的低位，接入各芯片地址端的是地址线的低 12 位，即 $\mathcal{A}_4{\sim A_{15}}$, 共有 8个芯片 (16 KB/4 K = 4 B, 且位扩展时每组两片分为 4 组) 组成 16 KB 的存储器，则由高两位地址线 $A_2A_3$ 作为译码器的输入。**多余的两条线没有用处**）
![[Pasted image 20231230212450.png]]
08. C（我们的地址总是就是我们的 0400 H，加上我们一个存储单元存储的数据已知，我们可以推算出总容量，然后我们再用我们的总容量去计算我们的芯片容量即可。）
9. D（我们如果要计算我们需要的芯片数，我们就要先计算出我们的内存，然后再除一下就是答案）
10. B（32 K×16 的存储芯片有地址线 15 根 (片内地址), 片选地址为 3 位，因此地址总位数为 18 位，现高 3 位为 111, 则首地址为 1110000000000000= 38000 H, 末地址为 111111111111111111= ЗFFFFH。）
![[Pasted image 20231230212502.png]]
11. **D** 对于这种特殊的片选方式，我们的思路就是写出我们的译码的对应表达式。这是一个部分译码的片选信号，高 8 位地址中有 2 位 (A_{14}和 $\mathcal{A}_{16}$) 未参与译码，根据译码器电路，译码输出的逻辑表达式应为
![[Pasted image 20231230214252.png]]因此不属于此译码空间的是这几位不合该逻辑表达式的，A 选项为 AB, 即 1010 1011, 去掉 14 位和 16 位为 101 111; B 选项为 101 111: C 选项为 111 111; D 选项为 111 110。由逻辑表达式可知 A 17 与 A 18 至少有一个为 1, A_19 $\mathcal{A}_{15}\mathcal{A}_{13}\mathcal{A}_{12}$ 应全为 1, 仅 D 无法满足。


12. D（我们这里只需要计算我们的容量，然后再除一下即可）
![[Pasted image 20231230212510.png]]
13. **D**（注意我们在十六进制转二进制的时候，多余的要舍去，不足的要补上）
14. D 主存按字节编址，地址空间大小为 64 MB, MAR 的寻址范围为 64 M = 2 $^{26}$, 因此是 26 位。**实际的主存容量 32 MB 不能代表 MAR 的位数**，考虑到存储器扩展的需要，MAR 应保证能访问到整个主存地址空间，反过来，**MAR 的位数决定了主存地址空间的大小**。
15. C 我们可以先考虑计算出我们 ROM 占用了多少空间，然后就能直接用空间大小相除计算出来我们的总数 14。

![[Pasted image 20231230212519.png]]
16. C
17. C （共有 3 FFFFFH- 000000 H + 1 H = 400000 H = 2 $^{22}$ 个地址，按字解析，字长为 32 位 (4 B), 因此 RAM 区大小为 $2^{22}\times4B=2^{22}\times32bit$。每个 RAM 芯片的容量为 $512K\times8bit=2^{19}\times8bit$,所以需要 RAM 芯片的数量为 (2 $^{22}\times32bit)/(2^{19}\times8bit)=32$。

## 大题
![[Pasted image 20240101144448.png]]
1. 地址寄存器也就是反映我们地址的数据，数据寄存器也就是反映我们的一个地址对应多少个数据。
![[Pasted image 20240101144500.png]]
1）数据线=32，地址线=2^22, 也就是 22 根
2）我们芯片数可以通过我们的计算
3）高位片选，低位指定篇内地址

![[Pasted image 20240101144510.png]]
1)存储器总容量为 16 K×16 位，RAM 芯片为 1 K×4 位，因此所需芯片总数为 (16 K×16 位 $\gamma( 1\mathbb{K} \times 4$ 位 $) = 64$ 片。
2）在 2 ms 时间内分散地把芯片 64 行刷新一遍，因此刷新信号的时间 间隔为 2 ms/64=31.25μs, 即可取刷新信号周期为 31μs。注意：刷新周期也可取 30μs, 只要小于 31.25μs 即可，但通常取刷新间隔的整数部分。

![[Pasted image 20240101144516.png]]
1） 运用我们的位扩展方法，我们的容量不变，仍然是我们的 $256K\times32$ 大小，因此
2）我们采用 32 位字，我们的存储器的地址线保持和我们的原来的芯片相同
3）用 MREQ 作为芯片选择信号，$\overline{\mathrm{WE}}$ 作为读写控制信号，该存储器与 CPU 连接的结构图如下图所示，因为存储容量为 256 K×32 位 = 1024 KB = 2^{20}B, 所以 CPU 访存地址为 $\mathcal{A}_{19}{\sim}\mathcal{A}_{2}$, 最高地址位为 $A_{19}(A_0、A_1$ 保留作为字节编址，本题中未画出)。
![[Pasted image 20240101145320.png]]


![[Pasted image 20240101144522.png]]
由于 64 KB 存储空间中，IO 占用了最高的 IKB 空间 (FC 00 H~FFFH), RAM 芯片应当分配在余下的低 63 KB 空间中。选用 7 片 8 K×8 位芯片和 7 片 1 K×8 位芯片，共计 63 KB。

8 K×8 RAM 芯片共有 8 K 个 8 位的存储单元，片内地址应有 $\log_2(8K)=13$ 根，分别连接地址线 $\mathcal{A}_{12}{\sim}\mathcal{A}_0$, 每片的地址范围为 0000 H~1 FFFH。

64 KB 的存储器应有 64 K 个存储单元，地址线应有 $\log_{2}(64K)=16$ 根。地址范围为 0000 H~ FFFFH。

地址线 $A_{12}{\sim}A_0$ 并行连接到 7 片 8 K×8 位 RAM 芯片的 13 个地址端，用 3 根高地址线 A_15、 $\mathcal{A}_{14}$、A $_{13}$ 经 318 译码器译码，译码器的 7 个输出端 (000~110) 分别接到 7 片 8 K×8 位芯片的片选端，用以选择 7 片 8 K×8 位芯片中的 1 片。剩下 1 个输出端 111 用以控制另一个 3/8 译码器。
1 K×8 的存储器共有 1 K 个存储单元，地址线应有 $\log_2(1\mathbb{K})=10$ 根。地址范围为 000 H~ 3 FFH。地址线 $A_9{\sim}A_0$, 共 10 根，并行连接到 7 片 1 K×8 位 RAM 芯片的 10 个地址端。3 根地址线 $\mathcal{A}_{12}$、A_{11}、A_{10}经 318 译码器译码，译码器的 7 个输出端 (000~110)分别接到 7 片 1 K×8 位芯片的片选端，用以选择 7 片 1 K×8 位芯片中的 1 片。

![[Pasted image 20240101150130.png]]

![[Pasted image 20240101150329.png]]
