# IF_ID-CN2
Lucrarea curentă își propune implementarea stagiilor EX, MEM, WB, plus două unități folosite în detecția hazardurilor și unitatea de forwarding, astfel realizându-se un prototip complet a procesorului RISC-V.
