---
{"dg-publish":true,"permalink":"/SystemVerilog/1. SystemVerilog DataType/"}
---

## Data-type

| Data-type | 2-state/4-state | # Bits | signed/unsigned | C equivalent | Defuat (Notes) |
| :-------: | :-------------: | :----: | :-------------: | :----------: | :------------: |
|    reg    |        4        |  >= 1  |    unsigned     |     N/A      |       x        |
|   wire    |        4        |  >= 1  |    unsigned     |     N/A      |       z        |
|  integer  |        4        |   32   |     signed      |     N/A      |       x        |
|   real    |        2        |   64   |     signed      |    double    |      0.0       |
|   time    |        4        |   64   |    unsigned     |     N/A      |       0        |
| realtime  |        2        |   64   |     signed      |    double    |   0.0 (12e3)   |
|           |                 |        |                 |              |                |
|   logic   |        4        |  >=1   |    unsigned     |     N/A      |       x        |
|    bit    |        2        |  >=1   |    unsigned     |   uintN_t*   |       0        |
|   byte    |        2        |   8    |     signed      |     char     |       0        |
| shortint  |        2        |   16   |     signed      |  short int   |       0        |
|    int    |        2        |   32   |     signed      |     int      |       0        |
|  longint  |        2        |   64   |     signed      |  long long   |       0        |
| shortreal |        2        |   32   |     signed      |    float     |      0.0       |

## 四值逻辑

### time
- 用于模拟时间测量的特殊数据类型。表示64位无符号整数
- 与$time系统函数结合保存使用来保存当前的仿真时间
 *==Usage：==* 
	`time variable_name;`
	`time_data = $time;`
### real
- 以64位实数实现。可以使用十进制或者科学计数(12e3)。默认值为0。
 *==Usage：==* 
	`real veriable_name;`
	`real real_data = 12e3;`

## 数组

#### 静态数组（Static arrays）

##### 压缩数组（Packed arrays）
维度声明在变量名前。
- 在内存中不一定为连续的。
- 可综合

```verilog
bit [2:0][7:0] m_data      ;   // Packed
```

##### 非压缩数组（Unpacked arrays）
维度声明在变量名前
- 不可综合，用于仿真。

```verilog
bit [15:0]     m_mem [10:0];   // Unpacked
```

#### 动态数组（Dynamic arrays）
可以在runtime中需要扩展空间时自动扩展。
- 未初始化的动态数组默认大小为0。
- 支持所有变量数据类型作为元素类型，包括数组。

```verilog
int m_mem []; 	// Dynamic array, size unknown but it holds integer values

m_mem.new[];    // Constructor function, initialize the dynamic array
m_mem.size();   // Return size of the array, return 0 when not been created
m_mem.delete(); // Empties the array resulting in a zero-sized array
```

##### 对动态数组中添加元素
`new()`函数可以用于复制被扩展数组的元素到新的数组。

*==Example：==*
```verilog
int array [];
array = new [10];

// This creates one more slot in the array, while keeping old contents
array = new [array.size() + 1] (array);
```

#### 关联数组（Associative arrays）
索引是一个确定的`key`，声明时需要声明索引的类型，可以是任何数据类型或者通配符`*`。
- 关联数组实现了一个查找表，对于每个元素有一个索引。
- 通配符增加模拟时间，应该避免使用。

```verilog
int m_data [int];    // Key is of type int, and data is also of type int
int m_name [string]; // Key is of type string, and data is of type int
int abc [*];         // Wildcard -> *

m_name ["Rachel"] = 30;
m_name ["Orange"] = 2;

m_data [32'h123] = 3333;

//Checks whether an element exists at specified index, returns 1; else 0
abc.exist();

abc.num();          // Return the number of entires in the array
```
- `entry`: 条目   ->   entires

#### 队列（Queues）
用于存储同一数据类型的可变大小有序集合，数据可以被`push`进和`pop`出。可以模拟`FIFO`
##### 无界队列
```verilog
int m_queue [$]; 		        // Unbound queue, no size

m_queue.insert(int 0,2);        // Insert (input index, input item);
m_queue.push_back(23); 		    // Push into the queue

int data = m_queue.pop_front(); // Pop from the queue
```

##### 有界队列
```verilog
data_type name[$:255];          // Needed the maxmium value
```

#### 数组With操作符
根据`with`后给出的表达式来索引选定数组中的元素。

##### 对于一下方法为必须：
```verilog
int array[9] = '{4, 7, 2, 5, 7, 1, 6, 3, 1};
int res[$];

initial begin
	// Returns all elements satisfying the given expression
	res = array.find(x) with (x > 3);
	$display ("find(x)         : %p", res);

	// Returns the indices of all elements satisfying the given expression
    res = array.find_index with (item == 4);
    $display ("find_index      : res[%0d] = 4", res[0]);

	// Returns the first element satisfying the given expression
    res = array.find_first with (item < 5 & item >= 3);
    $display ("find_first      : %p", res);

	// Returns the index of the first element satisfying the given expression
    res = array.find_first_index(x) with (x > 5);
    $display ("find_first_index: %p", res);

	// Returns the last element satisfying the given expression
    res = array.find_last with (item <= 7 & item > 3);
    $display ("find_last       : %p", res);

	// Returns the index of the last element satisfying the given expression
    res = array.find_last_index(x) with (x < 3);
    $display ("find_last_index : %p", res);
end
```

##### 对于一下方法为可选：
```verilog
int array[9] = '{4, 7, 2, 5, 7, 1, 6, 3, 1};
int res[$];

initial begin
	// Returns the element with minimum value or whose expression evaluates to a minimum
	res = array.min();
    $display ("min          : %p", res);

	// Returns the element with maximum value or whose expression evaluates to a maximum
    res = array.max();
    $display ("max          : %p", res);

	// Returns all elements with unique values or whose expression evaluates to a unique value
    res = array.unique();
    $display ("unique       : %p", res);
    res = array.unique(x) with (x < 3);
    $display ("unique       : %p", res);

	// Returns the indices of all elements with unique values or whose expression evaluates to a unique value
    res = array.unique_index;
    $display ("unique_index : %p", res);
end
```

##### 数组排序方法
```verilog
int array[9] = '{4, 7, 2, 5, 7, 1, 6, 3, 1};

initial begin
    // Reverses the order of elements in the array
	array.reverse();
    $display ("reverse  : %p", array);

    // Sorts the array in ascending order, optionally using `with` clause
    array.sort();
    $display ("sort     : %p", array);

    // Sorts the array in descending order, optionally using `with` clause
    array.rsort();
    $display ("rsort    : %p", array);

    for (int i = 0; i < 5; i++) begin
	    // Randomizes the order of the elements in the array.
    	array.shuffle();
      $display ("shuffle Iter:%0d  = %p", i, array);
    end
end
```

## 结构体和联合体

#### Unpacked Struct
结构体中可以包含不同数据类型的元素，这点不同于数组中的元素都是同一数据类型。结构体可以被整体或按照其中元素名字引用。
```verilog
struct {
	[list of variables]
} struct_name;             // Unpacked Struct

struct_name = '{"val_name", val1, val2};
```

```verilog
struct {
	string fruit;
	int    count;
	byte   expiry;
} st_fruit;

initial begin
    st_fruit = '{"apple", 4, 15};

    // Display the structure variable
    $display ("st_fruit = %p", st_fruit);

    // Change fruit to pineapple, and expiry to 7
    st_fruit.fruit = "pineapple";
    st_fruit.expiry = 7;
end
```
#### Packed Struct
压缩结构体是一种将向量按成员变量名称切分为各部分的机制，各部分在内存中连续存储
- `packed`声明默认无符号
```verilog
typedef struct packed {
  bit [3:0] mode;
  bit [2:0] cfg;
  bit       en;
} st_ctrl;

module tb;
  st_ctrl    ctrl_reg;

  initial begin
    ctrl_reg = '{4'ha, 3'h5, 1};
    $display ("ctrl_reg = %p", ctrl_reg);

    ctrl_reg.mode = 4'h3;
    $display ("ctrl_reg = %p", ctrl_reg);

    ctrl_reg = 8'hfa;
    $display ("ctrl_reg = %p", ctrl_reg);
  end
endmodule
```
#### Typedef
当我们需要在同一个块里面使用多个相同组成的结构体时，结构体就需要被`typedef`为一个用户自定义数据类型，接下来就可以使用这个数据类型来声明变量。

```verilog
typedef struct {
	string fruit;
	int    count;
	byte 	 expiry;
} st_fruit;

initial begin
    // st_fruit is a data type, so we need to declare a variable of this data type
    st_fruit fruit1 = '{"apple", 4, 15};
    st_fruit fruit2;

    // Note that contents of this variable is copied into the other
   	fruit2 = fruit1;

    // Change fruit1 to see if fruit2 is affected
    fruit1.fruit = "orange";
end
```

## 枚举类型

枚举类型可以定义一组具有命名的值。默认从左到右第一个代表数值0，接下来为1、2、···。

*Example：*
```verilog
// bit type; RED = 0, YELLOW = 1, GREEN = 2
enum bit[1:0] {RED, YELLOW, GREEN}         light_2;         
```

可以自定义命名值的代表值，指定后之后的命名值会自动被连续命名。
```verilog
// RED = 4, YELLOW = 9, GREEN = 10 (automatically assigned)
enum          {RED = 4, YELLOW = 9, GREEN} light_4;         
```

*note： 命名值不能以数字开头。*

*==Example：==*
```verilog
module tb;
	// "e_true_false" is a new data-type with two valid values: TRUE and FALSE
	typedef enum {TRUE, FALSE} e_true_false;

	initial begin
		// Declare a variable of type "e_true_false" that can store TRUE or FALSE
		e_true_false  answer;

		// Assign TRUE/FALSE to the enumerated variable
		answer = TRUE;

		// Display string value of the variable
		$display ("answer = %s", answer.name);
	end
endmodule
```

#### Ranges：

`name[N]`或者`name[N] = C`可以进行更便利的定义

*==Example：==*
```verilog
// name[N] : Generates N named constants : name0, name1, ..., nameN-1
  // BLACK0 = 0, BLACK1 = 1, BLACK2 = 2, BLACK3 = 3
  typedef enum {BLACK[4]} color_set_3;
```
#### Methods

SystemVerilog包括了一系列method来处理枚举类型。

|         | Usages                                   | Indicates       |
| ------- | ---------------------------------------- | --------------- |
| first() | function enum first();                   | 返回枚举的第一个成员的值    |
| last()  | function enum last();                    | 返回枚举最后一个成员的值    |
| next()  | function enum next (int unsigned N = 1); | 返回枚举的下一个成员的值    |
| prev()  | function enum prev (int unsigned N = 1); | 返回枚举中前一个成员的值    |
| num()   | function int num();                      | 返回给定枚举中的成员数量    |
| name()  | function string name();                  | 返回给定枚举值的字符串表示形式 |

## 数据类型转换

*转换发生在编译时，不会在运行时错误。不适合面向对象的编程概念。*

*==Usage：==*
````verilog
data_type'(variable or expression or value);
````
*Example:* (interger to int) 
````verilog
int_data = int'(integer_data);
````

#### real to in Convertion

`real`到`int`的转换会四舍五入到最近的整数而不是截断(舍弃小数部分)

```verilog
// Casting will perform rounding
int'(2.0 * 3.0)
shortint'({8'hab, 8'hef})

// Using system tasks will truncate
integer  	$rtoi ( real_val )
real 		$itor ( int_val)
```

## Void

 `void`表示没有存在数据，能够声明作为被指定作为function和task的返回类型。
 
*Example：*
````verilog
function void display ();
	$display ("Am not going to return any value");
endfunction

task void display ();
	#10 $display ("Me neither");
endtask
````

