0.6
2019.1
May 24 2019
15:06:07
C:/TDD/lab02-g03/Ejercicios/Compartido/module_seg7_control.sv,1662052814,systemVerilog,,C:/TDD/lab02-g03/Ejercicios/Ejercicio4/top_simulate_7seg_v2.sv,,module_seg7_control,,,../../../../../../Compartido/xci/WCLK,,,,,
C:/TDD/lab02-g03/Ejercicios/Compartido/xci/WCLK/WCLK_sim_netlist.v,1662052814,verilog,,,,WCLK;WCLK_WCLK_clk_wiz,,,../../../../../../Compartido/xci/WCLK,,,,,
C:/TDD/lab02-g03/Ejercicios/Ejercicio4/module_register_pp.sv,1662052814,systemVerilog,,C:/TDD/lab02-g03/Ejercicios/Compartido/module_seg7_control.sv,,module_register_pp,,,../../../../../../Compartido/xci/WCLK,,,,,
C:/TDD/lab02-g03/Ejercicios/Ejercicio4/tb_7seg_v2.sv,1662153895,systemVerilog,,,,tb_7seg_v2,,,../../../../../../Compartido/xci/WCLK,,,,,
C:/TDD/lab02-g03/Ejercicios/Ejercicio4/top_simulate_7seg_v2.sv,1662153895,systemVerilog,,C:/TDD/lab02-g03/Ejercicios/Ejercicio4/tb_7seg_v2.sv,,top_simulate_7seg_v2,,,../../../../../../Compartido/xci/WCLK,,,,,
C:/TDD/lab02-g03/Ejercicios/Proyectos/Ejercicio4/vivido_project.sim/sim_1/behav/xsim/glbl.v,1662052815,verilog,,,,glbl,,,,,,,,
