TimeQuest Timing Analyzer report for CompleteTransmitter
Mon Oct 10 22:08:47 2022
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Recovery: 'clk'
 14. Slow Model Removal: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Recovery: 'clk'
 28. Fast Model Removal: 'clk'
 29. Fast Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Setup Transfers
 40. Hold Transfers
 41. Recovery Transfers
 42. Removal Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CompleteTransmitter                                             ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C5T144C6                                                     ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 366.84 MHz ; 366.84 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.726 ; -48.660       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.679 ; -15.201       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.231 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -41.380               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                           ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.726 ; Controller:inst4|state.estado_0  ; Piso:inst|counter[0]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.761      ;
; -1.726 ; Controller:inst4|state.estado_0  ; Piso:inst|counter[1]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.761      ;
; -1.726 ; Controller:inst4|state.estado_0  ; Piso:inst|counter[2]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.761      ;
; -1.726 ; Controller:inst4|state.estado_0  ; Piso:inst|counter[4]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.761      ;
; -1.726 ; Controller:inst4|state.estado_0  ; Piso:inst|counter[5]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.761      ;
; -1.726 ; Controller:inst4|state.estado_0  ; Piso:inst|counter[6]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.761      ;
; -1.726 ; Controller:inst4|state.estado_0  ; Piso:inst|counter[7]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.761      ;
; -1.611 ; Controller:inst4|state.estado_6  ; Piso:inst|counter[0]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.646      ;
; -1.611 ; Controller:inst4|state.estado_6  ; Piso:inst|counter[1]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.646      ;
; -1.611 ; Controller:inst4|state.estado_6  ; Piso:inst|counter[2]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.646      ;
; -1.611 ; Controller:inst4|state.estado_6  ; Piso:inst|counter[4]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.646      ;
; -1.611 ; Controller:inst4|state.estado_6  ; Piso:inst|counter[5]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.646      ;
; -1.611 ; Controller:inst4|state.estado_6  ; Piso:inst|counter[6]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.646      ;
; -1.611 ; Controller:inst4|state.estado_6  ; Piso:inst|counter[7]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.646      ;
; -1.580 ; BitStuffer:inst2|state.estado_6  ; Controller:inst4|state.estado_1 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.616      ;
; -1.578 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.614      ;
; -1.578 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.614      ;
; -1.578 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.614      ;
; -1.578 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.614      ;
; -1.578 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.614      ;
; -1.578 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.614      ;
; -1.578 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.614      ;
; -1.566 ; Controller:inst4|state.estado_8  ; Controller:inst4|state.estado_1 ; clk          ; clk         ; 1.000        ; 0.002      ; 2.604      ;
; -1.565 ; Controller:inst4|state.estado_4  ; Controller:inst4|state.estado_1 ; clk          ; clk         ; 1.000        ; 0.002      ; 2.603      ;
; -1.558 ; Controller:inst4|state.estado_0  ; Piso:inst|counter[3]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.593      ;
; -1.558 ; Controller:inst4|state.estado_0  ; Piso:inst|\piso:temp[0]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.593      ;
; -1.558 ; Controller:inst4|state.estado_0  ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.593      ;
; -1.558 ; Controller:inst4|state.estado_0  ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.593      ;
; -1.558 ; Controller:inst4|state.estado_0  ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.593      ;
; -1.558 ; Controller:inst4|state.estado_0  ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.593      ;
; -1.558 ; Controller:inst4|state.estado_0  ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.593      ;
; -1.558 ; Controller:inst4|state.estado_0  ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.593      ;
; -1.558 ; Controller:inst4|state.estado_0  ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.593      ;
; -1.541 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.577      ;
; -1.541 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.577      ;
; -1.541 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.577      ;
; -1.541 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.577      ;
; -1.541 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.577      ;
; -1.541 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.577      ;
; -1.541 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.577      ;
; -1.529 ; Controller:inst4|state.estado_0  ; Controller:inst4|state.estado_1 ; clk          ; clk         ; 1.000        ; 0.002      ; 2.567      ;
; -1.514 ; Controller:inst4|state.estado_7  ; Piso:inst|counter[0]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.549      ;
; -1.514 ; Controller:inst4|state.estado_7  ; Piso:inst|counter[1]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.549      ;
; -1.514 ; Controller:inst4|state.estado_7  ; Piso:inst|counter[2]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.549      ;
; -1.514 ; Controller:inst4|state.estado_7  ; Piso:inst|counter[4]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.549      ;
; -1.514 ; Controller:inst4|state.estado_7  ; Piso:inst|counter[5]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.549      ;
; -1.514 ; Controller:inst4|state.estado_7  ; Piso:inst|counter[6]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.549      ;
; -1.514 ; Controller:inst4|state.estado_7  ; Piso:inst|counter[7]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.549      ;
; -1.450 ; DiffEncoder:inst1|state.estado_0 ; Controller:inst4|state.estado_1 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.486      ;
; -1.447 ; Piso:inst|counter[7]             ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.483      ;
; -1.447 ; Piso:inst|counter[7]             ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.483      ;
; -1.447 ; Piso:inst|counter[7]             ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.483      ;
; -1.447 ; Piso:inst|counter[7]             ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.483      ;
; -1.447 ; Piso:inst|counter[7]             ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.483      ;
; -1.447 ; Piso:inst|counter[7]             ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.483      ;
; -1.447 ; Piso:inst|counter[7]             ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.483      ;
; -1.443 ; Controller:inst4|state.estado_6  ; Piso:inst|counter[3]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.478      ;
; -1.443 ; Controller:inst4|state.estado_6  ; Piso:inst|\piso:temp[0]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.478      ;
; -1.443 ; Controller:inst4|state.estado_6  ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.478      ;
; -1.443 ; Controller:inst4|state.estado_6  ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.478      ;
; -1.443 ; Controller:inst4|state.estado_6  ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.478      ;
; -1.443 ; Controller:inst4|state.estado_6  ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.478      ;
; -1.443 ; Controller:inst4|state.estado_6  ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.478      ;
; -1.443 ; Controller:inst4|state.estado_6  ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.478      ;
; -1.443 ; Controller:inst4|state.estado_6  ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.478      ;
; -1.400 ; Piso:inst|counter[2]             ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.436      ;
; -1.400 ; Piso:inst|counter[2]             ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.436      ;
; -1.400 ; Piso:inst|counter[2]             ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.436      ;
; -1.400 ; Piso:inst|counter[2]             ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.436      ;
; -1.400 ; Piso:inst|counter[2]             ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.436      ;
; -1.400 ; Piso:inst|counter[2]             ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.436      ;
; -1.400 ; Piso:inst|counter[2]             ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; 0.000      ; 2.436      ;
; -1.398 ; Controller:inst4|state.estado_8  ; Piso:inst|counter[0]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.433      ;
; -1.398 ; Controller:inst4|state.estado_8  ; Piso:inst|counter[1]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.433      ;
; -1.398 ; Controller:inst4|state.estado_8  ; Piso:inst|counter[2]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.433      ;
; -1.398 ; Controller:inst4|state.estado_8  ; Piso:inst|counter[4]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.433      ;
; -1.398 ; Controller:inst4|state.estado_8  ; Piso:inst|counter[5]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.433      ;
; -1.398 ; Controller:inst4|state.estado_8  ; Piso:inst|counter[6]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.433      ;
; -1.398 ; Controller:inst4|state.estado_8  ; Piso:inst|counter[7]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.433      ;
; -1.388 ; BitStuffer:inst2|state.estado_6  ; Piso:inst|counter[0]            ; clk          ; clk         ; 1.000        ; -0.003     ; 2.421      ;
; -1.388 ; BitStuffer:inst2|state.estado_6  ; Piso:inst|counter[1]            ; clk          ; clk         ; 1.000        ; -0.003     ; 2.421      ;
; -1.388 ; BitStuffer:inst2|state.estado_6  ; Piso:inst|counter[2]            ; clk          ; clk         ; 1.000        ; -0.003     ; 2.421      ;
; -1.388 ; BitStuffer:inst2|state.estado_6  ; Piso:inst|counter[4]            ; clk          ; clk         ; 1.000        ; -0.003     ; 2.421      ;
; -1.388 ; BitStuffer:inst2|state.estado_6  ; Piso:inst|counter[5]            ; clk          ; clk         ; 1.000        ; -0.003     ; 2.421      ;
; -1.388 ; BitStuffer:inst2|state.estado_6  ; Piso:inst|counter[6]            ; clk          ; clk         ; 1.000        ; -0.003     ; 2.421      ;
; -1.388 ; BitStuffer:inst2|state.estado_6  ; Piso:inst|counter[7]            ; clk          ; clk         ; 1.000        ; -0.003     ; 2.421      ;
; -1.352 ; Piso:inst|counter[5]             ; Piso:inst|loadShift             ; clk          ; clk         ; 1.000        ; 0.001      ; 2.389      ;
; -1.347 ; Controller:inst4|state.estado_8  ; Controller:inst4|state.estado_5 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.383      ;
; -1.346 ; Controller:inst4|state.estado_7  ; Piso:inst|counter[3]            ; clk          ; clk         ; 1.000        ; -0.001     ; 2.381      ;
; -1.346 ; Controller:inst4|state.estado_7  ; Piso:inst|\piso:temp[0]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.381      ;
; -1.346 ; Controller:inst4|state.estado_7  ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.381      ;
; -1.346 ; Controller:inst4|state.estado_7  ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.381      ;
; -1.346 ; Controller:inst4|state.estado_7  ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.381      ;
; -1.346 ; Controller:inst4|state.estado_7  ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.381      ;
; -1.346 ; Controller:inst4|state.estado_7  ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.381      ;
; -1.346 ; Controller:inst4|state.estado_7  ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.381      ;
; -1.346 ; Controller:inst4|state.estado_7  ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; -0.001     ; 2.381      ;
; -1.344 ; Controller:inst4|state.estado_8  ; Controller:inst4|state.estado_6 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.380      ;
; -1.334 ; Controller:inst4|state.estado_0  ; Piso:inst|dataOut               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.370      ;
; -1.334 ; Controller:inst4|state.estado_0  ; Piso:inst|loadShift             ; clk          ; clk         ; 1.000        ; 0.000      ; 2.370      ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                            ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Controller:inst4|state.estado_6  ; Controller:inst4|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Controller:inst4|state.estado_5  ; Controller:inst4|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Controller:inst4|state.estado_0  ; Controller:inst4|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Controller:inst4|state.estado_1  ; Controller:inst4|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DiffEncoder:inst1|state.estado_1 ; DiffEncoder:inst1|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DiffEncoder:inst1|state.estado_0 ; DiffEncoder:inst1|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NrziDecoder:inst3|state          ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.519 ; DiffEncoder:inst1|state.estado_2 ; DiffEncoder:inst1|state.estado_3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.525 ; BitStuffer:inst2|state.estado_1  ; BitStuffer:inst2|state.estado_2  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; BitStuffer:inst2|state.estado_3  ; BitStuffer:inst2|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.527 ; BitStuffer:inst2|state.estado_4  ; BitStuffer:inst2|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.535 ; BitStuffer:inst2|state.estado_0  ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.545 ; BitStuffer:inst2|state.estado_2  ; BitStuffer:inst2|state.estado_3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.811      ;
; 0.645 ; Controller:inst4|state.estado_5  ; Controller:inst4|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.911      ;
; 0.664 ; Piso:inst|\piso:temp[2]          ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.930      ;
; 0.665 ; Piso:inst|\piso:temp[3]          ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.931      ;
; 0.666 ; Piso:inst|\piso:temp[4]          ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.932      ;
; 0.666 ; Piso:inst|\piso:temp[5]          ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.932      ;
; 0.667 ; BitStuffer:inst2|state.estado_5  ; BitStuffer:inst2|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.667 ; Piso:inst|\piso:temp[6]          ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.668 ; Piso:inst|\piso:temp[1]          ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.934      ;
; 0.671 ; BitStuffer:inst2|state.estado_6  ; BitStuffer:inst2|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.937      ;
; 0.681 ; Controller:inst4|state.estado_1  ; Controller:inst4|state.estado_2  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.947      ;
; 0.683 ; Controller:inst4|state.estado_6  ; Controller:inst4|state.estado_7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.949      ;
; 0.700 ; DiffEncoder:inst1|state.estado_3 ; DiffEncoder:inst1|state.estado_4 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.966      ;
; 0.775 ; DiffEncoder:inst1|state.estado_1 ; DiffEncoder:inst1|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.041      ;
; 0.775 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.043      ;
; 0.795 ; Piso:inst|counter[0]             ; Piso:inst|counter[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; Piso:inst|counter[1]             ; Piso:inst|counter[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.810 ; Piso:inst|counter[4]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; Piso:inst|counter[7]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.813 ; Piso:inst|counter[2]             ; Piso:inst|counter[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.836 ; Piso:inst|\piso:temp[7]          ; Piso:inst|dataOut                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.103      ;
; 0.838 ; Piso:inst|counter[5]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Piso:inst|counter[6]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.842 ; BitStuffer:inst2|state.estado_0  ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.849 ; Piso:inst|\piso:temp[0]          ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.115      ;
; 0.965 ; BitStuffer:inst2|state.estado_6  ; Controller:inst4|state.estado_7  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.229      ;
; 0.968 ; Controller:inst4|state.estado_3  ; Controller:inst4|state.estado_4  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.232      ;
; 1.003 ; DiffEncoder:inst1|state.estado_0 ; Controller:inst4|state.estado_0  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.267      ;
; 1.006 ; Controller:inst4|state.estado_8  ; Controller:inst4|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.272      ;
; 1.015 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.283      ;
; 1.016 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.284      ;
; 1.019 ; Controller:inst4|state.estado_7  ; Controller:inst4|state.estado_8  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.285      ;
; 1.022 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_3  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.290      ;
; 1.025 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_2  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.293      ;
; 1.046 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.314      ;
; 1.052 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.320      ;
; 1.056 ; Controller:inst4|state.estado_1  ; DiffEncoder:inst1|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.322      ;
; 1.058 ; Controller:inst4|state.estado_1  ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.324      ;
; 1.074 ; Controller:inst4|state.estado_2  ; Controller:inst4|state.estado_3  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.340      ;
; 1.084 ; DiffEncoder:inst1|state.estado_0 ; Controller:inst4|state.estado_8  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.348      ;
; 1.112 ; Piso:inst|counter[1]             ; Piso:inst|counter[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.378      ;
; 1.162 ; DiffEncoder:inst1|state.estado_4 ; DiffEncoder:inst1|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.003      ; 1.431      ;
; 1.178 ; Piso:inst|counter[0]             ; Piso:inst|counter[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.444      ;
; 1.178 ; Piso:inst|counter[1]             ; Piso:inst|counter[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.444      ;
; 1.193 ; Piso:inst|counter[4]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.459      ;
; 1.199 ; Piso:inst|counter[3]             ; Piso:inst|counter[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.465      ;
; 1.224 ; Piso:inst|counter[6]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Piso:inst|counter[5]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.227 ; Controller:inst4|state.estado_2  ; DiffEncoder:inst1|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.493      ;
; 1.229 ; Controller:inst4|state.estado_2  ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.495      ;
; 1.249 ; Piso:inst|counter[0]             ; Piso:inst|counter[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.250 ; Piso:inst|counter[0]             ; Piso:inst|counter[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.516      ;
; 1.257 ; DiffEncoder:inst1|state.estado_0 ; DiffEncoder:inst1|state.estado_1 ; clk          ; clk         ; 0.000        ; -0.003     ; 1.520      ;
; 1.264 ; Piso:inst|counter[4]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.530      ;
; 1.267 ; Piso:inst|counter[2]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.533      ;
; 1.272 ; Piso:inst|loadShift              ; Controller:inst4|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.538      ;
; 1.275 ; Piso:inst|loadShift              ; Controller:inst4|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.295 ; Piso:inst|counter[5]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.311 ; Piso:inst|loadShift              ; Controller:inst4|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.577      ;
; 1.320 ; Piso:inst|counter[1]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.586      ;
; 1.335 ; Piso:inst|counter[4]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.601      ;
; 1.338 ; Piso:inst|counter[2]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.604      ;
; 1.340 ; BitStuffer:inst2|state.estado_6  ; Controller:inst4|state.estado_8  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.604      ;
; 1.355 ; Piso:inst|counter[2]             ; Piso:inst|counter[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.621      ;
; 1.362 ; Piso:inst|counter[3]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.628      ;
; 1.377 ; Controller:inst4|state.estado_8  ; DiffEncoder:inst1|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.645      ;
; 1.379 ; Controller:inst4|state.estado_8  ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.647      ;
; 1.391 ; Controller:inst4|state.estado_0  ; Controller:inst4|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.657      ;
; 1.391 ; Piso:inst|counter[0]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.657      ;
; 1.391 ; Piso:inst|counter[1]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.657      ;
; 1.395 ; Controller:inst4|state.estado_0  ; Controller:inst4|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.661      ;
; 1.409 ; Piso:inst|counter[2]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.675      ;
; 1.413 ; Controller:inst4|state.estado_2  ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 0.000        ; -0.003     ; 1.676      ;
; 1.414 ; Controller:inst4|state.estado_2  ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 0.000        ; -0.003     ; 1.677      ;
; 1.415 ; Controller:inst4|state.estado_2  ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 0.000        ; -0.003     ; 1.678      ;
; 1.420 ; Controller:inst4|state.estado_2  ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 0.000        ; -0.003     ; 1.683      ;
; 1.421 ; Controller:inst4|state.estado_2  ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 0.000        ; -0.003     ; 1.684      ;
; 1.421 ; Controller:inst4|state.estado_2  ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 0.000        ; -0.003     ; 1.684      ;
; 1.421 ; Controller:inst4|state.estado_2  ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 0.000        ; -0.003     ; 1.684      ;
; 1.433 ; Piso:inst|counter[3]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.699      ;
; 1.440 ; Piso:inst|counter[6]             ; Piso:inst|counter[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.706      ;
; 1.462 ; Piso:inst|counter[0]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.728      ;
; 1.462 ; Piso:inst|counter[1]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.728      ;
; 1.480 ; Piso:inst|counter[2]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.746      ;
; 1.482 ; Controller:inst4|state.estado_0  ; DiffEncoder:inst1|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.750      ;
; 1.483 ; Controller:inst4|state.estado_1  ; DiffEncoder:inst1|state.estado_2 ; clk          ; clk         ; 0.000        ; -0.003     ; 1.746      ;
; 1.484 ; Controller:inst4|state.estado_1  ; DiffEncoder:inst1|state.estado_1 ; clk          ; clk         ; 0.000        ; -0.003     ; 1.747      ;
; 1.484 ; Controller:inst4|state.estado_0  ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.752      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                        ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.679 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[0]             ; clk          ; clk         ; 1.000        ; -0.001     ; 1.714      ;
; -0.679 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[1]             ; clk          ; clk         ; 1.000        ; -0.001     ; 1.714      ;
; -0.679 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[2]             ; clk          ; clk         ; 1.000        ; -0.001     ; 1.714      ;
; -0.679 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[4]             ; clk          ; clk         ; 1.000        ; -0.001     ; 1.714      ;
; -0.679 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[5]             ; clk          ; clk         ; 1.000        ; -0.001     ; 1.714      ;
; -0.679 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[6]             ; clk          ; clk         ; 1.000        ; -0.001     ; 1.714      ;
; -0.679 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[7]             ; clk          ; clk         ; 1.000        ; -0.001     ; 1.714      ;
; -0.495 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_0  ; clk          ; clk         ; 1.000        ; 0.002      ; 1.533      ;
; -0.495 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 1.000        ; 0.002      ; 1.533      ;
; -0.495 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_2  ; clk          ; clk         ; 1.000        ; 0.002      ; 1.533      ;
; -0.495 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_3  ; clk          ; clk         ; 1.000        ; 0.002      ; 1.533      ;
; -0.495 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_4  ; clk          ; clk         ; 1.000        ; 0.002      ; 1.533      ;
; -0.495 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_5  ; clk          ; clk         ; 1.000        ; 0.002      ; 1.533      ;
; -0.495 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_6  ; clk          ; clk         ; 1.000        ; 0.002      ; 1.533      ;
; -0.495 ; Controller:inst4|state.estado_0 ; DiffEncoder:inst1|state.estado_0 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.533      ;
; -0.495 ; Controller:inst4|state.estado_0 ; NrziDecoder:inst3|state          ; clk          ; clk         ; 1.000        ; 0.002      ; 1.533      ;
; -0.461 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[3]             ; clk          ; clk         ; 1.000        ; -0.001     ; 1.496      ;
; -0.461 ; Controller:inst4|state.estado_0 ; DiffEncoder:inst1|state.estado_1 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.496      ;
; -0.461 ; Controller:inst4|state.estado_0 ; DiffEncoder:inst1|state.estado_2 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.496      ;
; -0.461 ; Controller:inst4|state.estado_0 ; DiffEncoder:inst1|state.estado_3 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.496      ;
; -0.461 ; Controller:inst4|state.estado_0 ; DiffEncoder:inst1|state.estado_4 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.496      ;
; -0.461 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[0]          ; clk          ; clk         ; 1.000        ; -0.001     ; 1.496      ;
; -0.461 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 1.000        ; -0.001     ; 1.496      ;
; -0.461 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 1.000        ; -0.001     ; 1.496      ;
; -0.461 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 1.000        ; -0.001     ; 1.496      ;
; -0.461 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 1.000        ; -0.001     ; 1.496      ;
; -0.461 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 1.000        ; -0.001     ; 1.496      ;
; -0.461 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 1.000        ; -0.001     ; 1.496      ;
; -0.461 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 1.000        ; -0.001     ; 1.496      ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                        ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.231 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[3]             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.231 ; Controller:inst4|state.estado_0 ; DiffEncoder:inst1|state.estado_1 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.231 ; Controller:inst4|state.estado_0 ; DiffEncoder:inst1|state.estado_2 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.231 ; Controller:inst4|state.estado_0 ; DiffEncoder:inst1|state.estado_3 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.231 ; Controller:inst4|state.estado_0 ; DiffEncoder:inst1|state.estado_4 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.231 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[0]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.231 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.231 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.231 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.231 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.231 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.231 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.231 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.496      ;
; 1.265 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.533      ;
; 1.265 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.533      ;
; 1.265 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_2  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.533      ;
; 1.265 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_3  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.533      ;
; 1.265 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.533      ;
; 1.265 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.533      ;
; 1.265 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.533      ;
; 1.265 ; Controller:inst4|state.estado_0 ; DiffEncoder:inst1|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.533      ;
; 1.265 ; Controller:inst4|state.estado_0 ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.533      ;
; 1.449 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[0]             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.714      ;
; 1.449 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[1]             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.714      ;
; 1.449 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[2]             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.714      ;
; 1.449 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.714      ;
; 1.449 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.714      ;
; 1.449 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.714      ;
; 1.449 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; -0.001     ; 1.714      ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst4|state.estado_0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst4|state.estado_0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst4|state.estado_1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst4|state.estado_1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst4|state.estado_2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst4|state.estado_2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst4|state.estado_3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst4|state.estado_3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst4|state.estado_4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst4|state.estado_4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst4|state.estado_5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst4|state.estado_5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst4|state.estado_6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst4|state.estado_6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst4|state.estado_7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst4|state.estado_7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst4|state.estado_8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst4|state.estado_8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst1|state.estado_0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst1|state.estado_0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst1|state.estado_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst1|state.estado_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst1|state.estado_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst1|state.estado_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst1|state.estado_3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst1|state.estado_3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst1|state.estado_4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst1|state.estado_4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; NrziDecoder:inst3|state          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; NrziDecoder:inst3|state          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|dataOut                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|dataOut                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|loadShift              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|loadShift              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|state.estado_0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|state.estado_0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|state.estado_1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|state.estado_1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|state.estado_2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|state.estado_2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|state.estado_3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|state.estado_3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|state.estado_4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|state.estado_4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|state.estado_0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_1|clk         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dataIn[*]  ; clk        ; 4.537 ; 4.537 ; Rise       ; clk             ;
;  dataIn[0] ; clk        ; 3.975 ; 3.975 ; Rise       ; clk             ;
;  dataIn[1] ; clk        ; 4.011 ; 4.011 ; Rise       ; clk             ;
;  dataIn[2] ; clk        ; 3.666 ; 3.666 ; Rise       ; clk             ;
;  dataIn[3] ; clk        ; 0.817 ; 0.817 ; Rise       ; clk             ;
;  dataIn[4] ; clk        ; 0.770 ; 0.770 ; Rise       ; clk             ;
;  dataIn[5] ; clk        ; 4.537 ; 4.537 ; Rise       ; clk             ;
;  dataIn[6] ; clk        ; 3.819 ; 3.819 ; Rise       ; clk             ;
;  dataIn[7] ; clk        ; 3.679 ; 3.679 ; Rise       ; clk             ;
; sync[*]    ; clk        ; 4.580 ; 4.580 ; Rise       ; clk             ;
;  sync[0]   ; clk        ; 4.007 ; 4.007 ; Rise       ; clk             ;
;  sync[1]   ; clk        ; 4.029 ; 4.029 ; Rise       ; clk             ;
;  sync[2]   ; clk        ; 4.580 ; 4.580 ; Rise       ; clk             ;
;  sync[3]   ; clk        ; 0.982 ; 0.982 ; Rise       ; clk             ;
;  sync[4]   ; clk        ; 0.945 ; 0.945 ; Rise       ; clk             ;
;  sync[5]   ; clk        ; 4.525 ; 4.525 ; Rise       ; clk             ;
;  sync[6]   ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  sync[7]   ; clk        ; 3.980 ; 3.980 ; Rise       ; clk             ;
; valid      ; clk        ; 5.608 ; 5.608 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; dataIn[*]  ; clk        ; -0.540 ; -0.540 ; Rise       ; clk             ;
;  dataIn[0] ; clk        ; -3.745 ; -3.745 ; Rise       ; clk             ;
;  dataIn[1] ; clk        ; -3.781 ; -3.781 ; Rise       ; clk             ;
;  dataIn[2] ; clk        ; -3.436 ; -3.436 ; Rise       ; clk             ;
;  dataIn[3] ; clk        ; -0.587 ; -0.587 ; Rise       ; clk             ;
;  dataIn[4] ; clk        ; -0.540 ; -0.540 ; Rise       ; clk             ;
;  dataIn[5] ; clk        ; -4.307 ; -4.307 ; Rise       ; clk             ;
;  dataIn[6] ; clk        ; -3.589 ; -3.589 ; Rise       ; clk             ;
;  dataIn[7] ; clk        ; -3.449 ; -3.449 ; Rise       ; clk             ;
; sync[*]    ; clk        ; -0.715 ; -0.715 ; Rise       ; clk             ;
;  sync[0]   ; clk        ; -3.777 ; -3.777 ; Rise       ; clk             ;
;  sync[1]   ; clk        ; -3.799 ; -3.799 ; Rise       ; clk             ;
;  sync[2]   ; clk        ; -4.350 ; -4.350 ; Rise       ; clk             ;
;  sync[3]   ; clk        ; -0.752 ; -0.752 ; Rise       ; clk             ;
;  sync[4]   ; clk        ; -0.715 ; -0.715 ; Rise       ; clk             ;
;  sync[5]   ; clk        ; -4.295 ; -4.295 ; Rise       ; clk             ;
;  sync[6]   ; clk        ; -3.783 ; -3.783 ; Rise       ; clk             ;
;  sync[7]   ; clk        ; -3.750 ; -3.750 ; Rise       ; clk             ;
; valid      ; clk        ; -3.791 ; -3.791 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; OutMinus      ; clk        ; 6.988 ; 6.988 ; Rise       ; clk             ;
; enableNrzi    ; clk        ; 7.479 ; 7.479 ; Rise       ; clk             ;
; enableOut     ; clk        ; 6.332 ; 6.332 ; Rise       ; clk             ;
; enablePiso    ; clk        ; 6.823 ; 6.823 ; Rise       ; clk             ;
; enableStuffer ; clk        ; 7.563 ; 7.563 ; Rise       ; clk             ;
; loadShift     ; clk        ; 6.508 ; 6.508 ; Rise       ; clk             ;
; outNrzi       ; clk        ; 6.064 ; 6.064 ; Rise       ; clk             ;
; outPiso       ; clk        ; 6.786 ; 6.786 ; Rise       ; clk             ;
; outPlus       ; clk        ; 7.154 ; 7.154 ; Rise       ; clk             ;
; outStuffer    ; clk        ; 6.806 ; 6.806 ; Rise       ; clk             ;
; ready         ; clk        ; 6.075 ; 6.075 ; Rise       ; clk             ;
; resetOut      ; clk        ; 6.321 ; 6.321 ; Rise       ; clk             ;
; stuffing      ; clk        ; 6.339 ; 6.339 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; OutMinus      ; clk        ; 6.902 ; 6.902 ; Rise       ; clk             ;
; enableNrzi    ; clk        ; 7.053 ; 7.053 ; Rise       ; clk             ;
; enableOut     ; clk        ; 6.332 ; 6.332 ; Rise       ; clk             ;
; enablePiso    ; clk        ; 6.495 ; 6.495 ; Rise       ; clk             ;
; enableStuffer ; clk        ; 7.087 ; 7.087 ; Rise       ; clk             ;
; loadShift     ; clk        ; 6.508 ; 6.508 ; Rise       ; clk             ;
; outNrzi       ; clk        ; 6.064 ; 6.064 ; Rise       ; clk             ;
; outPiso       ; clk        ; 6.786 ; 6.786 ; Rise       ; clk             ;
; outPlus       ; clk        ; 6.623 ; 6.623 ; Rise       ; clk             ;
; outStuffer    ; clk        ; 6.806 ; 6.806 ; Rise       ; clk             ;
; ready         ; clk        ; 6.075 ; 6.075 ; Rise       ; clk             ;
; resetOut      ; clk        ; 6.321 ; 6.321 ; Rise       ; clk             ;
; stuffing      ; clk        ; 6.339 ; 6.339 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.299 ; -5.448        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.115 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.671 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -41.380               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                          ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.299 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[0]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.331      ;
; -0.299 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[1]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.331      ;
; -0.299 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[2]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.331      ;
; -0.299 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[4]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.331      ;
; -0.299 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[5]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.331      ;
; -0.299 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[6]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.331      ;
; -0.299 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[7]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.331      ;
; -0.265 ; Controller:inst4|state.estado_6 ; Piso:inst|counter[0]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.297      ;
; -0.265 ; Controller:inst4|state.estado_6 ; Piso:inst|counter[1]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.297      ;
; -0.265 ; Controller:inst4|state.estado_6 ; Piso:inst|counter[2]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.297      ;
; -0.265 ; Controller:inst4|state.estado_6 ; Piso:inst|counter[4]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.297      ;
; -0.265 ; Controller:inst4|state.estado_6 ; Piso:inst|counter[5]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.297      ;
; -0.265 ; Controller:inst4|state.estado_6 ; Piso:inst|counter[6]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.297      ;
; -0.265 ; Controller:inst4|state.estado_6 ; Piso:inst|counter[7]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.297      ;
; -0.235 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[3]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.266      ;
; -0.235 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[0]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.266      ;
; -0.235 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.266      ;
; -0.235 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.266      ;
; -0.235 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.266      ;
; -0.235 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.266      ;
; -0.235 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.266      ;
; -0.235 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.266      ;
; -0.235 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.266      ;
; -0.217 ; Piso:inst|counter[5]            ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.248      ;
; -0.217 ; Piso:inst|counter[5]            ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.248      ;
; -0.217 ; Piso:inst|counter[5]            ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.248      ;
; -0.217 ; Piso:inst|counter[5]            ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.248      ;
; -0.217 ; Piso:inst|counter[5]            ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.248      ;
; -0.217 ; Piso:inst|counter[5]            ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.248      ;
; -0.217 ; Piso:inst|counter[5]            ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.248      ;
; -0.207 ; Piso:inst|counter[4]            ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.238      ;
; -0.207 ; Piso:inst|counter[4]            ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.238      ;
; -0.207 ; Piso:inst|counter[4]            ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.238      ;
; -0.207 ; Piso:inst|counter[4]            ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.238      ;
; -0.207 ; Piso:inst|counter[4]            ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.238      ;
; -0.207 ; Piso:inst|counter[4]            ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.238      ;
; -0.207 ; Piso:inst|counter[4]            ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.238      ;
; -0.201 ; Controller:inst4|state.estado_6 ; Piso:inst|counter[3]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.232      ;
; -0.201 ; Controller:inst4|state.estado_6 ; Piso:inst|\piso:temp[0]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.232      ;
; -0.201 ; Controller:inst4|state.estado_6 ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.232      ;
; -0.201 ; Controller:inst4|state.estado_6 ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.232      ;
; -0.201 ; Controller:inst4|state.estado_6 ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.232      ;
; -0.201 ; Controller:inst4|state.estado_6 ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.232      ;
; -0.201 ; Controller:inst4|state.estado_6 ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.232      ;
; -0.201 ; Controller:inst4|state.estado_6 ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.232      ;
; -0.201 ; Controller:inst4|state.estado_6 ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.232      ;
; -0.195 ; Controller:inst4|state.estado_7 ; Piso:inst|counter[0]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.227      ;
; -0.195 ; Controller:inst4|state.estado_7 ; Piso:inst|counter[1]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.227      ;
; -0.195 ; Controller:inst4|state.estado_7 ; Piso:inst|counter[2]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.227      ;
; -0.195 ; Controller:inst4|state.estado_7 ; Piso:inst|counter[4]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.227      ;
; -0.195 ; Controller:inst4|state.estado_7 ; Piso:inst|counter[5]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.227      ;
; -0.195 ; Controller:inst4|state.estado_7 ; Piso:inst|counter[6]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.227      ;
; -0.195 ; Controller:inst4|state.estado_7 ; Piso:inst|counter[7]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.227      ;
; -0.190 ; BitStuffer:inst2|state.estado_6 ; Piso:inst|counter[0]            ; clk          ; clk         ; 1.000        ; -0.002     ; 1.220      ;
; -0.190 ; BitStuffer:inst2|state.estado_6 ; Piso:inst|counter[1]            ; clk          ; clk         ; 1.000        ; -0.002     ; 1.220      ;
; -0.190 ; BitStuffer:inst2|state.estado_6 ; Piso:inst|counter[2]            ; clk          ; clk         ; 1.000        ; -0.002     ; 1.220      ;
; -0.190 ; BitStuffer:inst2|state.estado_6 ; Piso:inst|counter[4]            ; clk          ; clk         ; 1.000        ; -0.002     ; 1.220      ;
; -0.190 ; BitStuffer:inst2|state.estado_6 ; Piso:inst|counter[5]            ; clk          ; clk         ; 1.000        ; -0.002     ; 1.220      ;
; -0.190 ; BitStuffer:inst2|state.estado_6 ; Piso:inst|counter[6]            ; clk          ; clk         ; 1.000        ; -0.002     ; 1.220      ;
; -0.190 ; BitStuffer:inst2|state.estado_6 ; Piso:inst|counter[7]            ; clk          ; clk         ; 1.000        ; -0.002     ; 1.220      ;
; -0.187 ; Controller:inst4|state.estado_8 ; Controller:inst4|state.estado_1 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.221      ;
; -0.179 ; Controller:inst4|state.estado_4 ; Controller:inst4|state.estado_1 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.213      ;
; -0.171 ; BitStuffer:inst2|state.estado_6 ; Controller:inst4|state.estado_1 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.203      ;
; -0.161 ; Piso:inst|counter[2]            ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.192      ;
; -0.161 ; Piso:inst|counter[2]            ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.192      ;
; -0.161 ; Piso:inst|counter[2]            ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.192      ;
; -0.161 ; Piso:inst|counter[2]            ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.192      ;
; -0.161 ; Piso:inst|counter[2]            ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.192      ;
; -0.161 ; Piso:inst|counter[2]            ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.192      ;
; -0.161 ; Piso:inst|counter[2]            ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.192      ;
; -0.150 ; Controller:inst4|state.estado_8 ; Piso:inst|counter[0]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.182      ;
; -0.150 ; Controller:inst4|state.estado_8 ; Piso:inst|counter[1]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.182      ;
; -0.150 ; Controller:inst4|state.estado_8 ; Piso:inst|counter[2]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.182      ;
; -0.150 ; Controller:inst4|state.estado_8 ; Piso:inst|counter[4]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.182      ;
; -0.150 ; Controller:inst4|state.estado_8 ; Piso:inst|counter[5]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.182      ;
; -0.150 ; Controller:inst4|state.estado_8 ; Piso:inst|counter[6]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.182      ;
; -0.150 ; Controller:inst4|state.estado_8 ; Piso:inst|counter[7]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.182      ;
; -0.138 ; Controller:inst4|state.estado_0 ; Controller:inst4|state.estado_1 ; clk          ; clk         ; 1.000        ; 0.002      ; 1.172      ;
; -0.136 ; Piso:inst|counter[7]            ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.167      ;
; -0.136 ; Piso:inst|counter[7]            ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.167      ;
; -0.136 ; Piso:inst|counter[7]            ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.167      ;
; -0.136 ; Piso:inst|counter[7]            ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.167      ;
; -0.136 ; Piso:inst|counter[7]            ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.167      ;
; -0.136 ; Piso:inst|counter[7]            ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.167      ;
; -0.136 ; Piso:inst|counter[7]            ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.167      ;
; -0.131 ; Controller:inst4|state.estado_7 ; Piso:inst|counter[3]            ; clk          ; clk         ; 1.000        ; -0.001     ; 1.162      ;
; -0.131 ; Controller:inst4|state.estado_7 ; Piso:inst|\piso:temp[0]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.162      ;
; -0.131 ; Controller:inst4|state.estado_7 ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.162      ;
; -0.131 ; Controller:inst4|state.estado_7 ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.162      ;
; -0.131 ; Controller:inst4|state.estado_7 ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.162      ;
; -0.131 ; Controller:inst4|state.estado_7 ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.162      ;
; -0.131 ; Controller:inst4|state.estado_7 ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.162      ;
; -0.131 ; Controller:inst4|state.estado_7 ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.162      ;
; -0.131 ; Controller:inst4|state.estado_7 ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; -0.001     ; 1.162      ;
; -0.130 ; Controller:inst4|state.estado_0 ; Piso:inst|dataOut               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.162      ;
; -0.130 ; Controller:inst4|state.estado_0 ; Piso:inst|loadShift             ; clk          ; clk         ; 1.000        ; 0.000      ; 1.162      ;
; -0.126 ; BitStuffer:inst2|state.estado_6 ; Piso:inst|counter[3]            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.155      ;
; -0.126 ; BitStuffer:inst2|state.estado_6 ; Piso:inst|\piso:temp[0]         ; clk          ; clk         ; 1.000        ; -0.003     ; 1.155      ;
; -0.126 ; BitStuffer:inst2|state.estado_6 ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; -0.003     ; 1.155      ;
; -0.126 ; BitStuffer:inst2|state.estado_6 ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; -0.003     ; 1.155      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                            ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Controller:inst4|state.estado_6  ; Controller:inst4|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:inst4|state.estado_5  ; Controller:inst4|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:inst4|state.estado_0  ; Controller:inst4|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:inst4|state.estado_1  ; Controller:inst4|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DiffEncoder:inst1|state.estado_1 ; DiffEncoder:inst1|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DiffEncoder:inst1|state.estado_0 ; DiffEncoder:inst1|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NrziDecoder:inst3|state          ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; DiffEncoder:inst1|state.estado_2 ; DiffEncoder:inst1|state.estado_3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.241 ; BitStuffer:inst2|state.estado_1  ; BitStuffer:inst2|state.estado_2  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; BitStuffer:inst2|state.estado_3  ; BitStuffer:inst2|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; BitStuffer:inst2|state.estado_4  ; BitStuffer:inst2|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; BitStuffer:inst2|state.estado_0  ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.254 ; BitStuffer:inst2|state.estado_2  ; BitStuffer:inst2|state.estado_3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.297 ; BitStuffer:inst2|state.estado_6  ; BitStuffer:inst2|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.449      ;
; 0.302 ; Controller:inst4|state.estado_5  ; Controller:inst4|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.454      ;
; 0.318 ; Controller:inst4|state.estado_6  ; Controller:inst4|state.estado_7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.470      ;
; 0.320 ; DiffEncoder:inst1|state.estado_3 ; DiffEncoder:inst1|state.estado_4 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.472      ;
; 0.326 ; BitStuffer:inst2|state.estado_5  ; BitStuffer:inst2|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.328 ; Piso:inst|\piso:temp[2]          ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; Piso:inst|\piso:temp[3]          ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; Piso:inst|\piso:temp[4]          ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; Piso:inst|\piso:temp[5]          ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.332 ; Piso:inst|\piso:temp[1]          ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.332 ; Piso:inst|\piso:temp[6]          ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.339 ; Controller:inst4|state.estado_1  ; Controller:inst4|state.estado_2  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.491      ;
; 0.355 ; Piso:inst|counter[0]             ; Piso:inst|counter[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; Piso:inst|counter[1]             ; Piso:inst|counter[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.363 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.517      ;
; 0.364 ; DiffEncoder:inst1|state.estado_1 ; DiffEncoder:inst1|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; Piso:inst|counter[2]             ; Piso:inst|counter[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Piso:inst|counter[4]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; Piso:inst|counter[7]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.373 ; Piso:inst|counter[5]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; Piso:inst|counter[6]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; BitStuffer:inst2|state.estado_0  ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.404 ; Piso:inst|\piso:temp[7]          ; Piso:inst|dataOut                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.557      ;
; 0.411 ; Piso:inst|\piso:temp[0]          ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.563      ;
; 0.452 ; Controller:inst4|state.estado_7  ; Controller:inst4|state.estado_8  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.604      ;
; 0.453 ; DiffEncoder:inst1|state.estado_0 ; Controller:inst4|state.estado_0  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.603      ;
; 0.456 ; Controller:inst4|state.estado_8  ; Controller:inst4|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.608      ;
; 0.460 ; Controller:inst4|state.estado_3  ; Controller:inst4|state.estado_4  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.610      ;
; 0.463 ; BitStuffer:inst2|state.estado_6  ; Controller:inst4|state.estado_7  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.613      ;
; 0.475 ; Controller:inst4|state.estado_1  ; DiffEncoder:inst1|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.627      ;
; 0.478 ; Controller:inst4|state.estado_1  ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.630      ;
; 0.480 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.634      ;
; 0.480 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.634      ;
; 0.484 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.638      ;
; 0.485 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_3  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.639      ;
; 0.486 ; DiffEncoder:inst1|state.estado_0 ; Controller:inst4|state.estado_8  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.636      ;
; 0.487 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_2  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.641      ;
; 0.487 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.641      ;
; 0.493 ; Piso:inst|counter[1]             ; Piso:inst|counter[3]             ; clk          ; clk         ; 0.000        ; -0.001     ; 0.644      ;
; 0.493 ; Piso:inst|counter[0]             ; Piso:inst|counter[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; Piso:inst|counter[1]             ; Piso:inst|counter[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.503 ; Piso:inst|counter[4]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.508 ; Controller:inst4|state.estado_2  ; Controller:inst4|state.estado_3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.513 ; Piso:inst|counter[6]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.665      ;
; 0.513 ; Piso:inst|counter[5]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.665      ;
; 0.528 ; Piso:inst|counter[0]             ; Piso:inst|counter[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.537 ; DiffEncoder:inst1|state.estado_4 ; DiffEncoder:inst1|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.003      ; 0.692      ;
; 0.537 ; Controller:inst4|state.estado_2  ; DiffEncoder:inst1|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; Piso:inst|counter[2]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.690      ;
; 0.538 ; Piso:inst|counter[4]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.690      ;
; 0.540 ; Controller:inst4|state.estado_2  ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; Piso:inst|counter[3]             ; Piso:inst|counter[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.693      ;
; 0.548 ; Piso:inst|counter[5]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.700      ;
; 0.561 ; Piso:inst|loadShift              ; Controller:inst4|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.713      ;
; 0.563 ; Piso:inst|counter[1]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.715      ;
; 0.566 ; Piso:inst|loadShift              ; Controller:inst4|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; DiffEncoder:inst1|state.estado_0 ; DiffEncoder:inst1|state.estado_1 ; clk          ; clk         ; 0.000        ; -0.003     ; 0.716      ;
; 0.572 ; Piso:inst|counter[0]             ; Piso:inst|counter[3]             ; clk          ; clk         ; 0.000        ; -0.001     ; 0.723      ;
; 0.573 ; Piso:inst|counter[2]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.725      ;
; 0.573 ; Piso:inst|counter[3]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.001      ; 0.726      ;
; 0.573 ; Piso:inst|counter[4]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.725      ;
; 0.582 ; Piso:inst|loadShift              ; Controller:inst4|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.734      ;
; 0.598 ; Piso:inst|counter[0]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.750      ;
; 0.598 ; Piso:inst|counter[1]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.750      ;
; 0.606 ; Controller:inst4|state.estado_8  ; DiffEncoder:inst1|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.760      ;
; 0.608 ; Piso:inst|counter[2]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.760      ;
; 0.608 ; Piso:inst|counter[3]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.001      ; 0.761      ;
; 0.609 ; Controller:inst4|state.estado_8  ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.763      ;
; 0.610 ; BitStuffer:inst2|state.estado_6  ; Controller:inst4|state.estado_8  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.760      ;
; 0.617 ; Piso:inst|counter[2]             ; Piso:inst|counter[3]             ; clk          ; clk         ; 0.000        ; -0.001     ; 0.768      ;
; 0.628 ; Controller:inst4|state.estado_0  ; Controller:inst4|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.780      ;
; 0.632 ; Controller:inst4|state.estado_2  ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 0.000        ; -0.003     ; 0.781      ;
; 0.632 ; Controller:inst4|state.estado_0  ; Controller:inst4|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.784      ;
; 0.633 ; Piso:inst|counter[0]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.633 ; Piso:inst|counter[1]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.634 ; Controller:inst4|state.estado_2  ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 0.000        ; -0.003     ; 0.783      ;
; 0.635 ; Piso:inst|counter[6]             ; Piso:inst|counter[3]             ; clk          ; clk         ; 0.000        ; -0.001     ; 0.786      ;
; 0.636 ; Controller:inst4|state.estado_2  ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 0.000        ; -0.003     ; 0.785      ;
; 0.640 ; Controller:inst4|state.estado_2  ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 0.000        ; -0.003     ; 0.789      ;
; 0.641 ; Controller:inst4|state.estado_2  ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 0.000        ; -0.003     ; 0.790      ;
; 0.642 ; Controller:inst4|state.estado_2  ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 0.000        ; -0.003     ; 0.791      ;
; 0.642 ; Controller:inst4|state.estado_2  ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 0.000        ; -0.003     ; 0.791      ;
; 0.643 ; Piso:inst|counter[2]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.643 ; Piso:inst|counter[3]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.001      ; 0.796      ;
; 0.652 ; Controller:inst4|state.estado_0  ; DiffEncoder:inst1|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.806      ;
; 0.654 ; Controller:inst4|state.estado_2  ; Piso:inst|\piso:temp[0]          ; clk          ; clk         ; 0.000        ; -0.003     ; 0.803      ;
; 0.655 ; Controller:inst4|state.estado_0  ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.809      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                       ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.115 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[0]             ; clk          ; clk         ; 1.000        ; 0.000      ; 0.917      ;
; 0.115 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[1]             ; clk          ; clk         ; 1.000        ; 0.000      ; 0.917      ;
; 0.115 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[2]             ; clk          ; clk         ; 1.000        ; 0.000      ; 0.917      ;
; 0.115 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[4]             ; clk          ; clk         ; 1.000        ; 0.000      ; 0.917      ;
; 0.115 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[5]             ; clk          ; clk         ; 1.000        ; 0.000      ; 0.917      ;
; 0.115 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[6]             ; clk          ; clk         ; 1.000        ; 0.000      ; 0.917      ;
; 0.115 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[7]             ; clk          ; clk         ; 1.000        ; 0.000      ; 0.917      ;
; 0.189 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_0  ; clk          ; clk         ; 1.000        ; 0.002      ; 0.845      ;
; 0.189 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 1.000        ; 0.002      ; 0.845      ;
; 0.189 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_2  ; clk          ; clk         ; 1.000        ; 0.002      ; 0.845      ;
; 0.189 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_3  ; clk          ; clk         ; 1.000        ; 0.002      ; 0.845      ;
; 0.189 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_4  ; clk          ; clk         ; 1.000        ; 0.002      ; 0.845      ;
; 0.189 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_5  ; clk          ; clk         ; 1.000        ; 0.002      ; 0.845      ;
; 0.189 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_6  ; clk          ; clk         ; 1.000        ; 0.002      ; 0.845      ;
; 0.189 ; Controller:inst4|state.estado_0 ; DiffEncoder:inst1|state.estado_0 ; clk          ; clk         ; 1.000        ; 0.002      ; 0.845      ;
; 0.189 ; Controller:inst4|state.estado_0 ; NrziDecoder:inst3|state          ; clk          ; clk         ; 1.000        ; 0.002      ; 0.845      ;
; 0.209 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[3]             ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
; 0.209 ; Controller:inst4|state.estado_0 ; DiffEncoder:inst1|state.estado_1 ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
; 0.209 ; Controller:inst4|state.estado_0 ; DiffEncoder:inst1|state.estado_2 ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
; 0.209 ; Controller:inst4|state.estado_0 ; DiffEncoder:inst1|state.estado_3 ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
; 0.209 ; Controller:inst4|state.estado_0 ; DiffEncoder:inst1|state.estado_4 ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
; 0.209 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[0]          ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
; 0.209 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
; 0.209 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
; 0.209 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
; 0.209 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
; 0.209 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
; 0.209 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
; 0.209 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 1.000        ; -0.001     ; 0.822      ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                        ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.671 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[3]             ; clk          ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.671 ; Controller:inst4|state.estado_0 ; DiffEncoder:inst1|state.estado_1 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.671 ; Controller:inst4|state.estado_0 ; DiffEncoder:inst1|state.estado_2 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.671 ; Controller:inst4|state.estado_0 ; DiffEncoder:inst1|state.estado_3 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.671 ; Controller:inst4|state.estado_0 ; DiffEncoder:inst1|state.estado_4 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.671 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[0]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.671 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.671 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.671 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.671 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.671 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.671 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.671 ; Controller:inst4|state.estado_0 ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.822      ;
; 0.691 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.845      ;
; 0.691 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.845      ;
; 0.691 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_2  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.845      ;
; 0.691 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_3  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.845      ;
; 0.691 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.845      ;
; 0.691 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.845      ;
; 0.691 ; Controller:inst4|state.estado_0 ; BitStuffer:inst2|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.845      ;
; 0.691 ; Controller:inst4|state.estado_0 ; DiffEncoder:inst1|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.845      ;
; 0.691 ; Controller:inst4|state.estado_0 ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.845      ;
; 0.765 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.917      ;
; 0.765 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.917      ;
; 0.765 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.917      ;
; 0.765 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.917      ;
; 0.765 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.917      ;
; 0.765 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.917      ;
; 0.765 ; Controller:inst4|state.estado_0 ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.917      ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst4|state.estado_0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst4|state.estado_0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst4|state.estado_1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst4|state.estado_1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst4|state.estado_2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst4|state.estado_2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst4|state.estado_3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst4|state.estado_3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst4|state.estado_4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst4|state.estado_4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst4|state.estado_5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst4|state.estado_5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst4|state.estado_6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst4|state.estado_6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst4|state.estado_7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst4|state.estado_7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst4|state.estado_8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst4|state.estado_8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst1|state.estado_0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst1|state.estado_0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst1|state.estado_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst1|state.estado_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst1|state.estado_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst1|state.estado_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst1|state.estado_3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst1|state.estado_3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst1|state.estado_4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst1|state.estado_4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; NrziDecoder:inst3|state          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; NrziDecoder:inst3|state          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|dataOut                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|dataOut                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|loadShift              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|loadShift              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|state.estado_0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|state.estado_0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|state.estado_1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|state.estado_1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|state.estado_2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|state.estado_2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|state.estado_3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|state.estado_3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|state.estado_4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|state.estado_4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|state.estado_0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_1|clk         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dataIn[*]  ; clk        ; 2.494 ; 2.494 ; Rise       ; clk             ;
;  dataIn[0] ; clk        ; 2.193 ; 2.193 ; Rise       ; clk             ;
;  dataIn[1] ; clk        ; 2.181 ; 2.181 ; Rise       ; clk             ;
;  dataIn[2] ; clk        ; 2.042 ; 2.042 ; Rise       ; clk             ;
;  dataIn[3] ; clk        ; 0.172 ; 0.172 ; Rise       ; clk             ;
;  dataIn[4] ; clk        ; 0.131 ; 0.131 ; Rise       ; clk             ;
;  dataIn[5] ; clk        ; 2.494 ; 2.494 ; Rise       ; clk             ;
;  dataIn[6] ; clk        ; 2.091 ; 2.091 ; Rise       ; clk             ;
;  dataIn[7] ; clk        ; 2.055 ; 2.055 ; Rise       ; clk             ;
; sync[*]    ; clk        ; 2.524 ; 2.524 ; Rise       ; clk             ;
;  sync[0]   ; clk        ; 2.203 ; 2.203 ; Rise       ; clk             ;
;  sync[1]   ; clk        ; 2.218 ; 2.218 ; Rise       ; clk             ;
;  sync[2]   ; clk        ; 2.524 ; 2.524 ; Rise       ; clk             ;
;  sync[3]   ; clk        ; 0.255 ; 0.255 ; Rise       ; clk             ;
;  sync[4]   ; clk        ; 0.233 ; 0.233 ; Rise       ; clk             ;
;  sync[5]   ; clk        ; 2.503 ; 2.503 ; Rise       ; clk             ;
;  sync[6]   ; clk        ; 2.214 ; 2.214 ; Rise       ; clk             ;
;  sync[7]   ; clk        ; 2.199 ; 2.199 ; Rise       ; clk             ;
; valid      ; clk        ; 2.872 ; 2.872 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; dataIn[*]  ; clk        ; -0.011 ; -0.011 ; Rise       ; clk             ;
;  dataIn[0] ; clk        ; -2.073 ; -2.073 ; Rise       ; clk             ;
;  dataIn[1] ; clk        ; -2.061 ; -2.061 ; Rise       ; clk             ;
;  dataIn[2] ; clk        ; -1.922 ; -1.922 ; Rise       ; clk             ;
;  dataIn[3] ; clk        ; -0.052 ; -0.052 ; Rise       ; clk             ;
;  dataIn[4] ; clk        ; -0.011 ; -0.011 ; Rise       ; clk             ;
;  dataIn[5] ; clk        ; -2.374 ; -2.374 ; Rise       ; clk             ;
;  dataIn[6] ; clk        ; -1.971 ; -1.971 ; Rise       ; clk             ;
;  dataIn[7] ; clk        ; -1.935 ; -1.935 ; Rise       ; clk             ;
; sync[*]    ; clk        ; -0.113 ; -0.113 ; Rise       ; clk             ;
;  sync[0]   ; clk        ; -2.083 ; -2.083 ; Rise       ; clk             ;
;  sync[1]   ; clk        ; -2.098 ; -2.098 ; Rise       ; clk             ;
;  sync[2]   ; clk        ; -2.404 ; -2.404 ; Rise       ; clk             ;
;  sync[3]   ; clk        ; -0.135 ; -0.135 ; Rise       ; clk             ;
;  sync[4]   ; clk        ; -0.113 ; -0.113 ; Rise       ; clk             ;
;  sync[5]   ; clk        ; -2.383 ; -2.383 ; Rise       ; clk             ;
;  sync[6]   ; clk        ; -2.094 ; -2.094 ; Rise       ; clk             ;
;  sync[7]   ; clk        ; -2.079 ; -2.079 ; Rise       ; clk             ;
; valid      ; clk        ; -2.066 ; -2.066 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; OutMinus      ; clk        ; 3.847 ; 3.847 ; Rise       ; clk             ;
; enableNrzi    ; clk        ; 4.051 ; 4.051 ; Rise       ; clk             ;
; enableOut     ; clk        ; 3.552 ; 3.552 ; Rise       ; clk             ;
; enablePiso    ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
; enableStuffer ; clk        ; 4.104 ; 4.104 ; Rise       ; clk             ;
; loadShift     ; clk        ; 3.622 ; 3.622 ; Rise       ; clk             ;
; outNrzi       ; clk        ; 3.437 ; 3.437 ; Rise       ; clk             ;
; outPiso       ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
; outPlus       ; clk        ; 3.911 ; 3.911 ; Rise       ; clk             ;
; outStuffer    ; clk        ; 3.773 ; 3.773 ; Rise       ; clk             ;
; ready         ; clk        ; 3.443 ; 3.443 ; Rise       ; clk             ;
; resetOut      ; clk        ; 3.556 ; 3.556 ; Rise       ; clk             ;
; stuffing      ; clk        ; 3.565 ; 3.565 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; OutMinus      ; clk        ; 3.803 ; 3.803 ; Rise       ; clk             ;
; enableNrzi    ; clk        ; 3.874 ; 3.874 ; Rise       ; clk             ;
; enableOut     ; clk        ; 3.552 ; 3.552 ; Rise       ; clk             ;
; enablePiso    ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
; enableStuffer ; clk        ; 3.876 ; 3.876 ; Rise       ; clk             ;
; loadShift     ; clk        ; 3.622 ; 3.622 ; Rise       ; clk             ;
; outNrzi       ; clk        ; 3.437 ; 3.437 ; Rise       ; clk             ;
; outPiso       ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
; outPlus       ; clk        ; 3.677 ; 3.677 ; Rise       ; clk             ;
; outStuffer    ; clk        ; 3.773 ; 3.773 ; Rise       ; clk             ;
; ready         ; clk        ; 3.443 ; 3.443 ; Rise       ; clk             ;
; resetOut      ; clk        ; 3.556 ; 3.556 ; Rise       ; clk             ;
; stuffing      ; clk        ; 3.565 ; 3.565 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.726  ; 0.215 ; -0.679   ; 0.671   ; -1.380              ;
;  clk             ; -1.726  ; 0.215 ; -0.679   ; 0.671   ; -1.380              ;
; Design-wide TNS  ; -48.66  ; 0.0   ; -15.201  ; 0.0     ; -41.38              ;
;  clk             ; -48.660 ; 0.000 ; -15.201  ; 0.000   ; -41.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dataIn[*]  ; clk        ; 4.537 ; 4.537 ; Rise       ; clk             ;
;  dataIn[0] ; clk        ; 3.975 ; 3.975 ; Rise       ; clk             ;
;  dataIn[1] ; clk        ; 4.011 ; 4.011 ; Rise       ; clk             ;
;  dataIn[2] ; clk        ; 3.666 ; 3.666 ; Rise       ; clk             ;
;  dataIn[3] ; clk        ; 0.817 ; 0.817 ; Rise       ; clk             ;
;  dataIn[4] ; clk        ; 0.770 ; 0.770 ; Rise       ; clk             ;
;  dataIn[5] ; clk        ; 4.537 ; 4.537 ; Rise       ; clk             ;
;  dataIn[6] ; clk        ; 3.819 ; 3.819 ; Rise       ; clk             ;
;  dataIn[7] ; clk        ; 3.679 ; 3.679 ; Rise       ; clk             ;
; sync[*]    ; clk        ; 4.580 ; 4.580 ; Rise       ; clk             ;
;  sync[0]   ; clk        ; 4.007 ; 4.007 ; Rise       ; clk             ;
;  sync[1]   ; clk        ; 4.029 ; 4.029 ; Rise       ; clk             ;
;  sync[2]   ; clk        ; 4.580 ; 4.580 ; Rise       ; clk             ;
;  sync[3]   ; clk        ; 0.982 ; 0.982 ; Rise       ; clk             ;
;  sync[4]   ; clk        ; 0.945 ; 0.945 ; Rise       ; clk             ;
;  sync[5]   ; clk        ; 4.525 ; 4.525 ; Rise       ; clk             ;
;  sync[6]   ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  sync[7]   ; clk        ; 3.980 ; 3.980 ; Rise       ; clk             ;
; valid      ; clk        ; 5.608 ; 5.608 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; dataIn[*]  ; clk        ; -0.011 ; -0.011 ; Rise       ; clk             ;
;  dataIn[0] ; clk        ; -2.073 ; -2.073 ; Rise       ; clk             ;
;  dataIn[1] ; clk        ; -2.061 ; -2.061 ; Rise       ; clk             ;
;  dataIn[2] ; clk        ; -1.922 ; -1.922 ; Rise       ; clk             ;
;  dataIn[3] ; clk        ; -0.052 ; -0.052 ; Rise       ; clk             ;
;  dataIn[4] ; clk        ; -0.011 ; -0.011 ; Rise       ; clk             ;
;  dataIn[5] ; clk        ; -2.374 ; -2.374 ; Rise       ; clk             ;
;  dataIn[6] ; clk        ; -1.971 ; -1.971 ; Rise       ; clk             ;
;  dataIn[7] ; clk        ; -1.935 ; -1.935 ; Rise       ; clk             ;
; sync[*]    ; clk        ; -0.113 ; -0.113 ; Rise       ; clk             ;
;  sync[0]   ; clk        ; -2.083 ; -2.083 ; Rise       ; clk             ;
;  sync[1]   ; clk        ; -2.098 ; -2.098 ; Rise       ; clk             ;
;  sync[2]   ; clk        ; -2.404 ; -2.404 ; Rise       ; clk             ;
;  sync[3]   ; clk        ; -0.135 ; -0.135 ; Rise       ; clk             ;
;  sync[4]   ; clk        ; -0.113 ; -0.113 ; Rise       ; clk             ;
;  sync[5]   ; clk        ; -2.383 ; -2.383 ; Rise       ; clk             ;
;  sync[6]   ; clk        ; -2.094 ; -2.094 ; Rise       ; clk             ;
;  sync[7]   ; clk        ; -2.079 ; -2.079 ; Rise       ; clk             ;
; valid      ; clk        ; -2.066 ; -2.066 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; OutMinus      ; clk        ; 6.988 ; 6.988 ; Rise       ; clk             ;
; enableNrzi    ; clk        ; 7.479 ; 7.479 ; Rise       ; clk             ;
; enableOut     ; clk        ; 6.332 ; 6.332 ; Rise       ; clk             ;
; enablePiso    ; clk        ; 6.823 ; 6.823 ; Rise       ; clk             ;
; enableStuffer ; clk        ; 7.563 ; 7.563 ; Rise       ; clk             ;
; loadShift     ; clk        ; 6.508 ; 6.508 ; Rise       ; clk             ;
; outNrzi       ; clk        ; 6.064 ; 6.064 ; Rise       ; clk             ;
; outPiso       ; clk        ; 6.786 ; 6.786 ; Rise       ; clk             ;
; outPlus       ; clk        ; 7.154 ; 7.154 ; Rise       ; clk             ;
; outStuffer    ; clk        ; 6.806 ; 6.806 ; Rise       ; clk             ;
; ready         ; clk        ; 6.075 ; 6.075 ; Rise       ; clk             ;
; resetOut      ; clk        ; 6.321 ; 6.321 ; Rise       ; clk             ;
; stuffing      ; clk        ; 6.339 ; 6.339 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; OutMinus      ; clk        ; 3.803 ; 3.803 ; Rise       ; clk             ;
; enableNrzi    ; clk        ; 3.874 ; 3.874 ; Rise       ; clk             ;
; enableOut     ; clk        ; 3.552 ; 3.552 ; Rise       ; clk             ;
; enablePiso    ; clk        ; 3.617 ; 3.617 ; Rise       ; clk             ;
; enableStuffer ; clk        ; 3.876 ; 3.876 ; Rise       ; clk             ;
; loadShift     ; clk        ; 3.622 ; 3.622 ; Rise       ; clk             ;
; outNrzi       ; clk        ; 3.437 ; 3.437 ; Rise       ; clk             ;
; outPiso       ; clk        ; 3.770 ; 3.770 ; Rise       ; clk             ;
; outPlus       ; clk        ; 3.677 ; 3.677 ; Rise       ; clk             ;
; outStuffer    ; clk        ; 3.773 ; 3.773 ; Rise       ; clk             ;
; ready         ; clk        ; 3.443 ; 3.443 ; Rise       ; clk             ;
; resetOut      ; clk        ; 3.556 ; 3.556 ; Rise       ; clk             ;
; stuffing      ; clk        ; 3.565 ; 3.565 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 390      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 390      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 29       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 29       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 29    ; 29   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 25    ; 25   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Oct 10 22:08:45 2022
Info: Command: quartus_sta CompleteTransmitter -c CompleteTransmitter
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CompleteTransmitter.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.726
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.726       -48.660 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332146): Worst-case recovery slack is -0.679
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.679       -15.201 clk 
Info (332146): Worst-case removal slack is 1.231
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.231         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -41.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.299
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.299        -5.448 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332146): Worst-case recovery slack is 0.115
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.115         0.000 clk 
Info (332146): Worst-case removal slack is 0.671
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.671         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -41.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 355 megabytes
    Info: Processing ended: Mon Oct 10 22:08:47 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


