# Lab 2 report

刘卓						PB21061281			2023.4.12

### 实验目的与内容

* 掌握寄存器堆和存储器的功能、时序以及应用
* 熟练掌握数据通路和控制器的设计和描述方法
* 完成32$\times$32位寄存器堆的功能仿真:寄存器堆0号寄存器内容恒定为0，寄存器堆写优先的读操作模式
* 完成排序模块(SRT)的逻辑设计和功能仿真，并将其与串行调试单元模块(SUD_DM)整合后，下载至FPGA中测试

### 逻辑设计

#### part1

```verilog
module RF(
    input clk,
    input [4:0] ra1,ra2,
    output reg [31:0] rd1,rd2,
    input [4:0] wa,
    input [31:0] wd,
    input we
    );
    reg [31:0] rf[0:31];
    always @(posedge clk)
     if(we && wa!=32'b0) rf[wa]<=wd;//同步写，且不写rf[0]
    always@(*)
    begin
        if(ra1==0) rd1=0;//读rf[0]输出0
        else rd1=rf[ra1];
        if(ra2==0) rd2=0;
        else rd2=rf[ra2];
    end
endmodule
```

#### part2

![image-20230412082413022](C:\Users\Liuz\Desktop\CODH lab\lab2\LabH2_PB21061281_刘卓_v1.assets\image-20230412082413022.png)

<center>图1:CRT电路数据通路

![image-20230412082508692](C:\Users\Liuz\Desktop\CODH lab\lab2\LabH2_PB21061281_刘卓_v1.assets\image-20230412082508692.png)

<center>图2:状态机及状态转换图

**核心代码：**

顶层模块test_sdu_dm中SRT的例化和接口如下

```verilog
    SRT  u_SRT (
    .clk                     ( clk          ),
    .rstn                    ( ~rstn           ),//注意取反，因为clk_reset默认按下为低电平，单程序里用的高电平
    .Run                     ( run            ),
    .addr                    ( addr          ),
    .din                     ( din            ),
    .we                      ( we             ),
    .clk_ld                  ( clk_ld         ),

    .done                    ( done           ),
    .cycles                  ( cycles         ),
    .dout                    ( dout           )
    );
```

SRT模块中三段式FSM

```verilog
    always@(posedge clk,posedge rstn)
    begin
        if(rstn) cs<=s1;
        else cs<=ns;
    end
    always@(*)
    begin
        ns=cs; we_srt=0;
        Clear_I=0;Clear_J=0;Clear_C=0;
        En_I=0;En_J=0;En_C=1;
        En_A=0;En_B=0;En_N=0;
        sel_IJ=0; sel_AB=0;
        case(cs)
            s1:begin
                Clear_I=1;
                Clear_C=1;
                sel_IJ=2'b00;
                En_N=1;//存下N
                En_C=0;
                if(run) ns=s2;
                else ns=s1;
            end
            s2:begin
                Clear_J=1;
                sel_IJ=2'b01;
                En_A=1;
                ns=s3;
            end
            s3:begin
                En_J=1;
                ns=s4;
            end
            s4:begin
                sel_IJ=2'b10;
                En_B=1;
                ns=s5;
            end
            s5:begin
                if(A>B) ns=s6;
                else ns=s8;
            end
            s6:begin
                sel_IJ=2'b10;
                sel_AB=1'b0;
                we_srt=1;
                ns=s7;
            end
            s7:begin
                sel_IJ=2'b01;
                sel_AB=1'b1;
                we_srt=1;
                ns=s8;
            end
            s8:begin
                sel_IJ=2'b01;
                En_A=1;
                if(!ZJ) ns=s3;
                else if(!ZI) begin
                    En_I=1;
                    ns=s2;
                end
                else ns=s9;
                
            end
            s9:begin
                En_C=0;
                if(run) ns=s1;
                else ns=s9;
            end
            default:begin
                En_C=0;
                if(run) ns=s1;
                else ns=cs;
            end
        endcase      
    end
    assign done=(cs==s9)?1:0;//状态机结果
```



### 仿真结果与分析

#### part1

![image-20230409172901501](C:\Users\Liuz\Desktop\CODH lab\lab2\LabH2_PB21061281_刘卓_v1.assets\image-20230409172901501.png)

<center>图3:寄存器堆仿真结果</center>

注意到对同一地址读写时，写入的值立即读出，所以为写优先。且当地址为0时，寄存器的值恒为0。

```verilog
initial
begin
    ra1=0;
    ra2=0;
    wa=0;
    wd=0;
    repeat(42)
    begin
        @(posedge clk)
        begin
            wa=$random;
            ra1=wa;//为了测试是读优先还是写优先，使得读写地址一致
            ra2=wa;
            wd=$random;
        end
    end
    #5 wa=0; ra1=0; ra2=0;//这里是为了测试rf[0]的情况
    #10
    $finish;
end
endmodule
```

#### part2

![屏幕截图 2023-04-11 161154](C:\Users\Liuz\Desktop\CODH lab\lab2\LabH2_PB21061281_刘卓_v1.assets\屏幕截图 2023-04-11 161154.png)

<center>图4:SRT电路仿真结果

cs为当前状态，ns为下一状态，其中s1对应4'b0000。第一次排序结束，也就是第一次done有效时，cycles为0x204a3，如果再次reset并run，第二次排序需要的cycles数为0x1feff。这是合理的，因为第一次排序后存储器变为有序，第二次排序不需要交换，cycles数变少。另外，关闭仿真再次进行时，出现的情况相同，说明仿真最终是不改变存储器内值的?

仿真文件如下

```verilog
`timescale  1ns / 1ps

module tb_SRT();

// SRT Parameters
parameter PERIOD  = 10;


// SRT Inputs
reg   clk                                  = 0 ;
reg   rstn                                 = 0 ;
reg   Run                                  = 0 ;

// SRT Outputs
wire  done                                 ;
wire  [15:0]  cycle                        ;


initial
begin
    clk=0;
    forever #(PERIOD/2)  clk=~clk;
end

initial
begin
    rstn=0; Run=0;
    #(PERIOD*2) rstn  =  1;
    #(PERIOD) rstn=0;
    #(PERIOD*2) Run=1;
    #(PERIOD) Run=0; 
    #(PERIOD*1147483)  rstn=1;//二次启动，注意先rstn,并复原，再run
    #(PERIOD) rstn=0;
    #(PERIOD*2) Run=1;
    #(PERIOD) Run=0;
end

SRT  u_SRT (
    .clk                     ( clk           ),
    .rstn                    ( rstn          ),
    .Run                     ( Run           ),

    .done                    ( done          ),
    .cycle                   ( cycle  [15:0] )
);

endmodule
```

### 电路设计与分析

#### part1

![image-20230409173626005](C:\Users\Liuz\Desktop\CODH lab\lab2\LabH2_PB21061281_刘卓_v1.assets\image-20230409173626005.png)

<center>图5:寄存器堆RTL电路图

#### part2

![image-20230412090539678](C:\Users\Liuz\Desktop\CODH lab\lab2\LabH2_PB21061281_刘卓_v1.assets\image-20230412090539678.png)

<center>图6:总电路图

![image-20230412090615552](C:\Users\Liuz\Desktop\CODH lab\lab2\LabH2_PB21061281_刘卓_v1.assets\image-20230412090615552.png)

<center>图7:SRT模块电路图

![image-20230412090741463](C:\Users\Liuz\Desktop\CODH lab\lab2\LabH2_PB21061281_刘卓_v1.assets\image-20230412090741463.png)

<center>图8:双端口分布式存储器模块

注意到，SRT电路最右侧为存储器模块，去除掉状态机部分（存储信号的几个寄存器以及选择器），其余部分和自己设计的数据通路非常相似

### 测试结果与分析

![IMG_20230411_163454](C:\Users\Liuz\Desktop\CODH lab\lab2\LabH2_PB21061281_刘卓_v1.assets\IMG_20230411_163454.jpg)

<center>图9:排序结果

图9为写入程序后进行第一次排序的结果，可见led显示的cycles数为04a3，和仿真结果相同

![image-20230412091318682](C:\Users\Liuz\Desktop\CODH lab\lab2\LabH2_PB21061281_刘卓_v1.assets\image-20230412091318682.png)

<center>图10：排序完整结果

这是第二次排序的结果，仿真结果为FEFF，由于数组大小为256，排序所花的时钟数超过了0xffff，不能以16位完整显示，因此我在七段数码管上完整显示了结果，实际花了0x1feff个时钟周期

![屏幕截图 2023-04-12 003924](C:\Users\Liuz\Desktop\CODH lab\lab2\LabH2_PB21061281_刘卓_v1.assets\屏幕截图 2023-04-12 003924.png)

<center>图11：软件测试结果

第三行为排序前，第五行开始为排序后结果，注意要在done有效状态下才能进行有效读写(D or LD)

### 总结

**做的任务：**改编了寄存器堆，读优先、写优先....

​					写了SRT模块并调试

​					将模块整合并调试.....

**收获和体验：**最大的收获是切实体会到了verilog模块化设计，即verilog里每个时序控制的单元（寄存器、计数器等）以及组合逻辑模块(mux)都尽量模块化，最后端口连接，第二段状态机只改变这些单元的控制信号，可见提前设计出详细的数据通路会让写代码的过程很清晰，也不容易出现时序逻辑上的错误

**出现的bug**

状态机默认状态要写对写全

cpu reset是低电平有效（按下按钮为0）

接口接错信号（clk_ld接入了）

同一个变量的大小写，（端口接入大写，但实际定义的是小写，导致高阻态，但verilog不报错）

忘记去毛刺或去毛刺有效

寄存器第一个位置是大小，赋值时覆盖了导致错误

保证在DONE状态下发送

**我的问题：**

为什么在每次下载运行并用软件改变存储器内容/仿真排序后，再次运行发现存储器的内容已经被还原为初始值，这是正确的吗?，如果是，这是什么机制?

