<?xml version="1.0" encoding="UTF-8" standalone="yes"?>
<tables>
    <table id="pnr_io_report" title="IO Report" column_number="17">
        <column_headers>
            <data>PORT</data>
            <data>DIRECTION</data>
            <data>LOC</data>
            <data>BANK</data>
            <data>VCCIO</data>
            <data>IOSTANDARD</data>
            <data>DRIVE</data>
            <data>BUS_KEEPER</data>
            <data>SLEW</data>
            <data>HYS_DRIVE_MODE</data>
            <data>VREF_MODE</data>
            <data>VREF_IN_MODE</data>
            <data>VREF_OUT_MODE</data>
            <data>DDR_TERM_MODE</data>
            <data>DIFF_IN_TERM_MODE</data>
            <data>OPEN_DRAIN</data>
            <data>CONSTRAINT</data>
        </column_headers>
        <row>
            <data>clk_led</data>
            <data>output</data>
            <data>A3</data>
            <data>BANKL0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>PULLUP</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>YES</data>
        </row>
        <row>
            <data>ddr_init_done</data>
            <data>output</data>
            <data>B2</data>
            <data>BANKL0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>PULLUP</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>YES</data>
        </row>
        <row>
            <data>ddrphy_rst_done</data>
            <data>output</data>
            <data>A2</data>
            <data>BANKL0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>PULLUP</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>YES</data>
        </row>
        <row>
            <data>err_flag</data>
            <data>output</data>
            <data>B1</data>
            <data>BANKL0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>PULLUP</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>YES</data>
        </row>
        <row>
            <data>key</data>
            <data>input</data>
            <data>V12</data>
            <data>BANKR2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>led[0]</data>
            <data>output</data>
            <data>U10</data>
            <data>BANKR2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>PULLUP</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>YES</data>
        </row>
        <row>
            <data>led[1]</data>
            <data>output</data>
            <data>V10</data>
            <data>BANKR2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>PULLUP</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>YES</data>
        </row>
        <row>
            <data>led[2]</data>
            <data>output</data>
            <data>U11</data>
            <data>BANKR2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>PULLUP</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>YES</data>
        </row>
        <row>
            <data>led[3]</data>
            <data>output</data>
            <data>V11</data>
            <data>BANKR2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>PULLUP</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_addr_ch0[0]</data>
            <data>output</data>
            <data>M4</data>
            <data>BANKL1</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_addr_ch0[10]</data>
            <data>output</data>
            <data>M6</data>
            <data>BANKL1</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_addr_ch0[11]</data>
            <data>output</data>
            <data>L1</data>
            <data>BANKL1</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_addr_ch0[12]</data>
            <data>output</data>
            <data>K2</data>
            <data>BANKL1</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_addr_ch0[13]</data>
            <data>output</data>
            <data>K1</data>
            <data>BANKL1</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_addr_ch0[14]</data>
            <data>output</data>
            <data>J2</data>
            <data>BANKL1</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_addr_ch0[15]</data>
            <data>output</data>
            <data>J1</data>
            <data>BANKL1</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_addr_ch0[1]</data>
            <data>output</data>
            <data>M3</data>
            <data>BANKL1</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_addr_ch0[2]</data>
            <data>output</data>
            <data>P2</data>
            <data>BANKL1</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_addr_ch0[3]</data>
            <data>output</data>
            <data>P1</data>
            <data>BANKL1</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_addr_ch0[4]</data>
            <data>output</data>
            <data>L5</data>
            <data>BANKL1</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_addr_ch0[5]</data>
            <data>output</data>
            <data>M5</data>
            <data>BANKL1</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_addr_ch0[6]</data>
            <data>output</data>
            <data>N2</data>
            <data>BANKL1</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_addr_ch0[7]</data>
            <data>output</data>
            <data>N1</data>
            <data>BANKL1</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_addr_ch0[8]</data>
            <data>output</data>
            <data>K4</data>
            <data>BANKL1</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_addr_ch0[9]</data>
            <data>output</data>
            <data>M1</data>
            <data>BANKL1</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_ba_ch0[0]</data>
            <data>output</data>
            <data>U2</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_ba_ch0[1]</data>
            <data>output</data>
            <data>U1</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_ba_ch0[2]</data>
            <data>output</data>
            <data>T2</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_casn_ch0</data>
            <data>output</data>
            <data>T1</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_cke_ch0</data>
            <data>output</data>
            <data>L4</data>
            <data>BANKL1</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_csn_ch0</data>
            <data>output</data>
            <data>R1</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_ddr_clk_w</data>
            <data>output</data>
            <data>U3</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15D_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_ddr_clkn_w</data>
            <data>output</data>
            <data>V3</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15D_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_dm_rdqs_ch0[0]</data>
            <data>output</data>
            <data>R8</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_dm_rdqs_ch0[1]</data>
            <data>output</data>
            <data>U5</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_dq_ch0[0]</data>
            <data>inout</data>
            <data>T8</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>IN</data>
            <data>0.5</data>
            <data>VREF</data>
            <data>ON</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_dq_ch0[10]</data>
            <data>inout</data>
            <data>U9</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>IN</data>
            <data>0.5</data>
            <data>VREF</data>
            <data>ON</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_dq_ch0[11]</data>
            <data>inout</data>
            <data>V7</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>IN</data>
            <data>0.5</data>
            <data>VREF</data>
            <data>ON</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_dq_ch0[12]</data>
            <data>inout</data>
            <data>U7</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>IN</data>
            <data>0.5</data>
            <data>VREF</data>
            <data>ON</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_dq_ch0[13]</data>
            <data>inout</data>
            <data>V6</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>IN</data>
            <data>0.5</data>
            <data>VREF</data>
            <data>ON</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_dq_ch0[14]</data>
            <data>inout</data>
            <data>U6</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>IN</data>
            <data>0.5</data>
            <data>VREF</data>
            <data>ON</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_dq_ch0[15]</data>
            <data>inout</data>
            <data>V5</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>IN</data>
            <data>0.5</data>
            <data>VREF</data>
            <data>ON</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_dq_ch0[1]</data>
            <data>inout</data>
            <data>T6</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>IN</data>
            <data>0.5</data>
            <data>VREF</data>
            <data>ON</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_dq_ch0[2]</data>
            <data>inout</data>
            <data>R6</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>IN</data>
            <data>0.5</data>
            <data>VREF</data>
            <data>ON</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_dq_ch0[3]</data>
            <data>inout</data>
            <data>R9</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>IN</data>
            <data>0.5</data>
            <data>VREF</data>
            <data>ON</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_dq_ch0[4]</data>
            <data>inout</data>
            <data>T9</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>IN</data>
            <data>0.5</data>
            <data>VREF</data>
            <data>ON</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_dq_ch0[5]</data>
            <data>inout</data>
            <data>N4</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>IN</data>
            <data>0.5</data>
            <data>VREF</data>
            <data>ON</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_dq_ch0[6]</data>
            <data>inout</data>
            <data>N5</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>IN</data>
            <data>0.5</data>
            <data>VREF</data>
            <data>ON</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_dq_ch0[7]</data>
            <data>inout</data>
            <data>P6</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>IN</data>
            <data>0.5</data>
            <data>VREF</data>
            <data>ON</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_dq_ch0[8]</data>
            <data>inout</data>
            <data>T4</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>IN</data>
            <data>0.5</data>
            <data>VREF</data>
            <data>ON</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_dq_ch0[9]</data>
            <data>inout</data>
            <data>V9</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>IN</data>
            <data>0.5</data>
            <data>VREF</data>
            <data>ON</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_dqs_ch0[0]</data>
            <data>inout</data>
            <data>N6</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15D_I</data>
            <data>7.5</data>
            <data>PULLUP</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>ON</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_dqs_ch0[1]</data>
            <data>inout</data>
            <data>U8</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15D_I</data>
            <data>7.5</data>
            <data>PULLUP</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>ON</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_dqsn_ch0[0]</data>
            <data>inout</data>
            <data>N7</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15D_I</data>
            <data>7.5</data>
            <data>PULLDW</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>ON</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_dqsn_ch0[1]</data>
            <data>inout</data>
            <data>V8</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15D_I</data>
            <data>7.5</data>
            <data>PULLDW</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>ON</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_loop_in</data>
            <data>input</data>
            <data>P7</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>NA</data>
            <data>UNUSED</data>
            <data>NA</data>
            <data>NA</data>
            <data>IN</data>
            <data>0.5</data>
            <data>VREF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_loop_in_h</data>
            <data>input</data>
            <data>V4</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>NA</data>
            <data>UNUSED</data>
            <data>NA</data>
            <data>NA</data>
            <data>IN</data>
            <data>0.5</data>
            <data>VREF</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_loop_out</data>
            <data>output</data>
            <data>P8</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_loop_out_h</data>
            <data>output</data>
            <data>U4</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_odt_ch0</data>
            <data>output</data>
            <data>V2</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_rasn_ch0</data>
            <data>output</data>
            <data>R2</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_rstn_ch0</data>
            <data>output</data>
            <data>M2</data>
            <data>BANKL1</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pad_wen_ch0</data>
            <data>output</data>
            <data>V1</data>
            <data>BANKL2</data>
            <data>1.5</data>
            <data>SSTL15_I</data>
            <data>7.5</data>
            <data>UNUSED</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>pll_lock</data>
            <data>output</data>
            <data>B4</data>
            <data>BANKL0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>PULLUP</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>YES</data>
        </row>
        <row>
            <data>rst_n</data>
            <data>input</data>
            <data>U12</data>
            <data>BANKR2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>sd_dclk</data>
            <data>output</data>
            <data>V13</data>
            <data>BANKR2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>PULLUP</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>YES</data>
        </row>
        <row>
            <data>sd_miso</data>
            <data>input</data>
            <data>U13</data>
            <data>BANKR2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>sd_mosi</data>
            <data>output</data>
            <data>U14</data>
            <data>BANKR2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>PULLUP</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>YES</data>
        </row>
        <row>
            <data>sd_ncs</data>
            <data>output</data>
            <data>V14</data>
            <data>BANKR2</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>4</data>
            <data>PULLUP</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>YES</data>
        </row>
        <row>
            <data>sys_clk</data>
            <data>input</data>
            <data>B5</data>
            <data>BANKL0</data>
            <data>3.3</data>
            <data>LVCMOS33</data>
            <data>NA</data>
            <data>PULLUP</data>
            <data>NA</data>
            <data>NOHYS</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>YES</data>
        </row>
        <row>
            <data>tmds_clk_n</data>
            <data>output</data>
            <data>A16</data>
            <data>BANKR0</data>
            <data>3.3</data>
            <data>LVTTL33</data>
            <data>12</data>
            <data>NONE</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>YES</data>
        </row>
        <row>
            <data>tmds_clk_p</data>
            <data>output</data>
            <data>B16</data>
            <data>BANKR0</data>
            <data>3.3</data>
            <data>LVTTL33</data>
            <data>12</data>
            <data>NONE</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>YES</data>
        </row>
        <row>
            <data>tmds_data_n[0]</data>
            <data>output</data>
            <data>A14</data>
            <data>BANKR0</data>
            <data>3.3</data>
            <data>LVTTL33</data>
            <data>12</data>
            <data>NONE</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>YES</data>
        </row>
        <row>
            <data>tmds_data_n[1]</data>
            <data>output</data>
            <data>A11</data>
            <data>BANKR0</data>
            <data>3.3</data>
            <data>LVTTL33</data>
            <data>12</data>
            <data>NONE</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>YES</data>
        </row>
        <row>
            <data>tmds_data_n[2]</data>
            <data>output</data>
            <data>A10</data>
            <data>BANKR0</data>
            <data>3.3</data>
            <data>LVTTL33</data>
            <data>12</data>
            <data>NONE</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>YES</data>
        </row>
        <row>
            <data>tmds_data_p[0]</data>
            <data>output</data>
            <data>B14</data>
            <data>BANKR0</data>
            <data>3.3</data>
            <data>LVTTL33</data>
            <data>12</data>
            <data>NONE</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>YES</data>
        </row>
        <row>
            <data>tmds_data_p[1]</data>
            <data>output</data>
            <data>B11</data>
            <data>BANKR0</data>
            <data>3.3</data>
            <data>LVTTL33</data>
            <data>12</data>
            <data>NONE</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>YES</data>
        </row>
        <row>
            <data>tmds_data_p[2]</data>
            <data>output</data>
            <data>B10</data>
            <data>BANKR0</data>
            <data>3.3</data>
            <data>LVTTL33</data>
            <data>12</data>
            <data>NONE</data>
            <data>F</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>NA</data>
            <data>OFF</data>
            <data>YES</data>
        </row>
    </table>
    <table id="pnr_pinout_report" title="Pinout Report" column_number="6">
        <column_headers>
            <data>Pin Name</data>
            <data>IO Instance Name</data>
            <data>BANK</data>
            <data>Design Instance Name</data>
            <data>Direction</data>
            <data>Constraint</data>
        </column_headers>
        <row>
            <data>E8</data>
            <data>IOBD_0_366</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E7</data>
            <data>IOBS_0_365</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C8</data>
            <data>IOBD_0_362</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D8</data>
            <data>IOBS_0_361</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C6</data>
            <data>IOBD_0_358</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D6</data>
            <data>IOBS_0_357</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D9</data>
            <data>IOBD_0_354</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C9</data>
            <data>IOBS_0_353</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B8</data>
            <data>IOBD_0_350</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A8</data>
            <data>IOBS_0_349</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B9</data>
            <data>IOBD_0_338</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A9</data>
            <data>IOBS_0_337</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C4</data>
            <data>IOBD_0_334</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D4</data>
            <data>IOBR_0_333</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B7</data>
            <data>IOBD_0_330</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A7</data>
            <data>IOBS_0_329</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E5</data>
            <data>IOBD_0_326</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E6</data>
            <data>IOBS_0_325</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B6</data>
            <data>IOBD_0_322</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A6</data>
            <data>IOBS_0_321</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B5</data>
            <data>IOBD_0_298</data>
            <data>BANKL0</data>
            <data>sys_clk</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>A5</data>
            <data>IOBS_0_297</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F7</data>
            <data>IOBD_0_294</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F8</data>
            <data>IOBS_0_293</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B4</data>
            <data>IOBD_0_290</data>
            <data>BANKL0</data>
            <data>pll_lock</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>A4</data>
            <data>IOBS_0_289</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B3</data>
            <data>IOBD_0_286</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A3</data>
            <data>IOBS_0_285</data>
            <data>BANKL0</data>
            <data>clk_led</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>B2</data>
            <data>IOBD_0_282</data>
            <data>BANKL0</data>
            <data>ddr_init_done</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>A2</data>
            <data>IOBS_0_281</data>
            <data>BANKL0</data>
            <data>ddrphy_rst_done</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>B1</data>
            <data>IOBD_0_270</data>
            <data>BANKL0</data>
            <data>err_flag</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>A1</data>
            <data>IOBS_0_269</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C1</data>
            <data>IOBD_0_266</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C2</data>
            <data>IOBS_0_265</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G4</data>
            <data>IOBD_0_262</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F4</data>
            <data>IOBS_0_261</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D1</data>
            <data>IOBD_0_258</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D2</data>
            <data>IOBS_0_257</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E1</data>
            <data>IOBD_0_254</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E2</data>
            <data>IOBS_0_253</data>
            <data>BANKL0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G6</data>
            <data>IOBD_0_242</data>
            <data>BANKL1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G5</data>
            <data>IOBS_0_241</data>
            <data>BANKL1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F1</data>
            <data>IOBD_0_238</data>
            <data>BANKL1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F2</data>
            <data>IOBS_0_237</data>
            <data>BANKL1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H5</data>
            <data>IOBD_0_234</data>
            <data>BANKL1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H6</data>
            <data>IOBS_0_233</data>
            <data>BANKL1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G3</data>
            <data>IOBD_0_230</data>
            <data>BANKL1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F3</data>
            <data>IOBS_0_229</data>
            <data>BANKL1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J6</data>
            <data>IOBD_0_226</data>
            <data>BANKL1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J7</data>
            <data>IOBS_0_225</data>
            <data>BANKL1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G1</data>
            <data>IOBD_0_214</data>
            <data>BANKL1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G2</data>
            <data>IOBS_0_213</data>
            <data>BANKL1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J5</data>
            <data>IOBD_0_210</data>
            <data>BANKL1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K5</data>
            <data>IOBR_0_209</data>
            <data>BANKL1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J3</data>
            <data>IOBD_0_206</data>
            <data>BANKL1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H3</data>
            <data>IOBS_0_205</data>
            <data>BANKL1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K6</data>
            <data>IOBD_0_202</data>
            <data>BANKL1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L6</data>
            <data>IOBS_0_201</data>
            <data>BANKL1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H1</data>
            <data>IOBD_0_198</data>
            <data>BANKL1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H2</data>
            <data>IOBS_0_197</data>
            <data>BANKL1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J1</data>
            <data>IOBD_0_174</data>
            <data>BANKL1</data>
            <data>pad_addr_ch0[15]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>J2</data>
            <data>IOBS_0_173</data>
            <data>BANKL1</data>
            <data>pad_addr_ch0[14]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>K1</data>
            <data>IOBD_0_170</data>
            <data>BANKL1</data>
            <data>pad_addr_ch0[13]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>K2</data>
            <data>IOBS_0_169</data>
            <data>BANKL1</data>
            <data>pad_addr_ch0[12]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>L1</data>
            <data>IOBD_0_166</data>
            <data>BANKL1</data>
            <data>pad_addr_ch0[11]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>L2</data>
            <data>IOBS_0_165</data>
            <data>BANKL1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M7</data>
            <data>IOBD_0_162</data>
            <data>BANKL1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M6</data>
            <data>IOBS_0_161</data>
            <data>BANKL1</data>
            <data>pad_addr_ch0[10]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>M1</data>
            <data>IOBD_0_158</data>
            <data>BANKL1</data>
            <data>pad_addr_ch0[9]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>M2</data>
            <data>IOBS_0_157</data>
            <data>BANKL1</data>
            <data>pad_rstn_ch0</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>K4</data>
            <data>IOBD_0_146</data>
            <data>BANKL1</data>
            <data>pad_addr_ch0[8]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>L4</data>
            <data>IOBS_0_145</data>
            <data>BANKL1</data>
            <data>pad_cke_ch0</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>N1</data>
            <data>IOBD_0_142</data>
            <data>BANKL1</data>
            <data>pad_addr_ch0[7]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>N2</data>
            <data>IOBS_0_141</data>
            <data>BANKL1</data>
            <data>pad_addr_ch0[6]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>M5</data>
            <data>IOBD_0_138</data>
            <data>BANKL1</data>
            <data>pad_addr_ch0[5]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>L5</data>
            <data>IOBS_0_137</data>
            <data>BANKL1</data>
            <data>pad_addr_ch0[4]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>P1</data>
            <data>IOBD_0_134</data>
            <data>BANKL1</data>
            <data>pad_addr_ch0[3]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>P2</data>
            <data>IOBS_0_133</data>
            <data>BANKL1</data>
            <data>pad_addr_ch0[2]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>M3</data>
            <data>IOBD_0_130</data>
            <data>BANKL1</data>
            <data>pad_addr_ch0[1]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>M4</data>
            <data>IOBS_0_129</data>
            <data>BANKL1</data>
            <data>pad_addr_ch0[0]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>U4</data>
            <data>IOBD_0_118</data>
            <data>BANKL2</data>
            <data>pad_loop_out_h</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>V4</data>
            <data>IOBS_0_117</data>
            <data>BANKL2</data>
            <data>pad_loop_in_h</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>U5</data>
            <data>IOBD_0_114</data>
            <data>BANKL2</data>
            <data>pad_dm_rdqs_ch0[1]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>V5</data>
            <data>IOBS_0_113</data>
            <data>BANKL2</data>
            <data>pad_dq_ch0[15]</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>U6</data>
            <data>IOBD_0_110</data>
            <data>BANKL2</data>
            <data>pad_dq_ch0[14]</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>V6</data>
            <data>IOBS_0_109</data>
            <data>BANKL2</data>
            <data>pad_dq_ch0[13]</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>U7</data>
            <data>IOBD_0_106</data>
            <data>BANKL2</data>
            <data>pad_dq_ch0[12]</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>V7</data>
            <data>IOBS_0_105</data>
            <data>BANKL2</data>
            <data>pad_dq_ch0[11]</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>U8</data>
            <data>IOBD_0_102</data>
            <data>BANKL2</data>
            <data>pad_dqs_ch0[1]</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>V8</data>
            <data>IOBS_0_101</data>
            <data>BANKL2</data>
            <data>pad_dqsn_ch0[1]</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>U9</data>
            <data>IOBD_0_90</data>
            <data>BANKL2</data>
            <data>pad_dq_ch0[10]</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>V9</data>
            <data>IOBS_0_89</data>
            <data>BANKL2</data>
            <data>pad_dq_ch0[9]</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>T4</data>
            <data>IOBD_0_86</data>
            <data>BANKL2</data>
            <data>pad_dq_ch0[8]</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>R4</data>
            <data>IOBR_0_85</data>
            <data>BANKL2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R1</data>
            <data>IOBD_0_82</data>
            <data>BANKL2</data>
            <data>pad_csn_ch0</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>R2</data>
            <data>IOBS_0_81</data>
            <data>BANKL2</data>
            <data>pad_rasn_ch0</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>T1</data>
            <data>IOBD_0_78</data>
            <data>BANKL2</data>
            <data>pad_casn_ch0</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>T2</data>
            <data>IOBS_0_77</data>
            <data>BANKL2</data>
            <data>pad_ba_ch0[2]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>U1</data>
            <data>IOBD_0_74</data>
            <data>BANKL2</data>
            <data>pad_ba_ch0[1]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>U2</data>
            <data>IOBS_0_73</data>
            <data>BANKL2</data>
            <data>pad_ba_ch0[0]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>V1</data>
            <data>IOBD_0_50</data>
            <data>BANKL2</data>
            <data>pad_wen_ch0</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>V2</data>
            <data>IOBS_0_49</data>
            <data>BANKL2</data>
            <data>pad_odt_ch0</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>U3</data>
            <data>IOBD_0_46</data>
            <data>BANKL2</data>
            <data>pad_ddr_clk_w</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>V3</data>
            <data>IOBS_0_45</data>
            <data>BANKL2</data>
            <data>pad_ddr_clkn_w</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>P3</data>
            <data>IOBD_0_42</data>
            <data>BANKL2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P4</data>
            <data>IOBS_0_41</data>
            <data>BANKL2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P5</data>
            <data>IOBD_0_38</data>
            <data>BANKL2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P6</data>
            <data>IOBS_0_37</data>
            <data>BANKL2</data>
            <data>pad_dq_ch0[7]</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>N5</data>
            <data>IOBD_0_34</data>
            <data>BANKL2</data>
            <data>pad_dq_ch0[6]</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>N4</data>
            <data>IOBS_0_33</data>
            <data>BANKL2</data>
            <data>pad_dq_ch0[5]</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>N6</data>
            <data>IOBD_0_22</data>
            <data>BANKL2</data>
            <data>pad_dqs_ch0[0]</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>N7</data>
            <data>IOBS_0_21</data>
            <data>BANKL2</data>
            <data>pad_dqsn_ch0[0]</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>T9</data>
            <data>IOBD_0_18</data>
            <data>BANKL2</data>
            <data>pad_dq_ch0[4]</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>R9</data>
            <data>IOBS_0_17</data>
            <data>BANKL2</data>
            <data>pad_dq_ch0[3]</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>R6</data>
            <data>IOBD_0_14</data>
            <data>BANKL2</data>
            <data>pad_dq_ch0[2]</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>T6</data>
            <data>IOBS_0_13</data>
            <data>BANKL2</data>
            <data>pad_dq_ch0[1]</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>T8</data>
            <data>IOBD_0_10</data>
            <data>BANKL2</data>
            <data>pad_dq_ch0[0]</data>
            <data>inout</data>
            <data>YES</data>
        </row>
        <row>
            <data>R8</data>
            <data>IOBS_0_9</data>
            <data>BANKL2</data>
            <data>pad_dm_rdqs_ch0[0]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>P8</data>
            <data>IOBD_0_6</data>
            <data>BANKL2</data>
            <data>pad_loop_out</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>P7</data>
            <data>IOBS_0_5</data>
            <data>BANKL2</data>
            <data>pad_loop_in</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>E12</data>
            <data>IOBD_152_366</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E11</data>
            <data>IOBS_152_365</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D10</data>
            <data>IOBD_152_362</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C10</data>
            <data>IOBS_152_361</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C13</data>
            <data>IOBD_152_358</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D13</data>
            <data>IOBS_152_357</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D11</data>
            <data>IOBD_152_354</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C11</data>
            <data>IOBS_152_353</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B10</data>
            <data>IOBD_152_350</data>
            <data>BANKR0</data>
            <data>tmds_data_p[2]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>A10</data>
            <data>IOBS_152_349</data>
            <data>BANKR0</data>
            <data>tmds_data_n[2]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>B11</data>
            <data>IOBD_152_338</data>
            <data>BANKR0</data>
            <data>tmds_data_p[1]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>A11</data>
            <data>IOBS_152_337</data>
            <data>BANKR0</data>
            <data>tmds_data_n[1]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>B12</data>
            <data>IOBD_152_334</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A12</data>
            <data>IOBR_152_333</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B13</data>
            <data>IOBD_152_330</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A13</data>
            <data>IOBS_152_329</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B15</data>
            <data>IOBD_152_326</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A15</data>
            <data>IOBS_152_325</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B14</data>
            <data>IOBD_152_322</data>
            <data>BANKR0</data>
            <data>tmds_data_p[0]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>A14</data>
            <data>IOBS_152_321</data>
            <data>BANKR0</data>
            <data>tmds_data_n[0]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>B16</data>
            <data>IOBD_152_298</data>
            <data>BANKR0</data>
            <data>tmds_clk_p</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>A16</data>
            <data>IOBS_152_297</data>
            <data>BANKR0</data>
            <data>tmds_clk_n</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>C15</data>
            <data>IOBD_152_294</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D15</data>
            <data>IOBS_152_293</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B17</data>
            <data>IOBD_152_290</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A17</data>
            <data>IOBS_152_289</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F11</data>
            <data>IOBD_152_286</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G11</data>
            <data>IOBS_152_285</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E15</data>
            <data>IOBD_152_282</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E16</data>
            <data>IOBS_152_281</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F12</data>
            <data>IOBD_152_270</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G12</data>
            <data>IOBS_152_269</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>B18</data>
            <data>IOBD_152_266</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>A18</data>
            <data>IOBS_152_265</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C18</data>
            <data>IOBD_152_262</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>C17</data>
            <data>IOBS_152_261</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D18</data>
            <data>IOBD_152_258</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>D17</data>
            <data>IOBS_152_257</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E18</data>
            <data>IOBD_152_254</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>E17</data>
            <data>IOBS_152_253</data>
            <data>BANKR0</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F14</data>
            <data>IOBD_152_242</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F13</data>
            <data>IOBS_152_241</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F18</data>
            <data>IOBD_152_238</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F17</data>
            <data>IOBS_152_237</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G14</data>
            <data>IOBD_152_234</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G13</data>
            <data>IOBS_152_233</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>F16</data>
            <data>IOBD_152_230</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G16</data>
            <data>IOBS_152_229</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H14</data>
            <data>IOBD_152_226</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H13</data>
            <data>IOBS_152_225</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G18</data>
            <data>IOBD_152_214</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>G17</data>
            <data>IOBS_152_213</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J15</data>
            <data>IOBD_152_210</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J14</data>
            <data>IOBR_152_209</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H16</data>
            <data>IOBD_152_206</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J16</data>
            <data>IOBS_152_205</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K14</data>
            <data>IOBD_152_202</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K15</data>
            <data>IOBS_152_201</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H18</data>
            <data>IOBD_152_198</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>H17</data>
            <data>IOBS_152_197</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J18</data>
            <data>IOBD_152_174</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>J17</data>
            <data>IOBS_152_173</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K18</data>
            <data>IOBD_152_170</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>K17</data>
            <data>IOBS_152_169</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L18</data>
            <data>IOBD_152_166</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L17</data>
            <data>IOBS_152_165</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L13</data>
            <data>IOBD_152_162</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L12</data>
            <data>IOBS_152_161</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L16</data>
            <data>IOBD_152_158</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M16</data>
            <data>IOBS_152_157</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M13</data>
            <data>IOBD_152_146</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M14</data>
            <data>IOBS_152_145</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M18</data>
            <data>IOBD_152_142</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>M17</data>
            <data>IOBS_152_141</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N18</data>
            <data>IOBD_152_138</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N17</data>
            <data>IOBS_152_137</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N15</data>
            <data>IOBD_152_134</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N16</data>
            <data>IOBS_152_133</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L15</data>
            <data>IOBD_152_130</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>L14</data>
            <data>IOBS_152_129</data>
            <data>BANKR1</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R10</data>
            <data>IOBD_152_118</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T10</data>
            <data>IOBS_152_117</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U10</data>
            <data>IOBD_152_114</data>
            <data>BANKR2</data>
            <data>led[0]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>V10</data>
            <data>IOBS_152_113</data>
            <data>BANKR2</data>
            <data>led[1]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>U13</data>
            <data>IOBD_152_110</data>
            <data>BANKR2</data>
            <data>sd_miso</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>V13</data>
            <data>IOBS_152_109</data>
            <data>BANKR2</data>
            <data>sd_dclk</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>U12</data>
            <data>IOBD_152_106</data>
            <data>BANKR2</data>
            <data>rst_n</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>V12</data>
            <data>IOBS_152_105</data>
            <data>BANKR2</data>
            <data>key</data>
            <data>input</data>
            <data>YES</data>
        </row>
        <row>
            <data>U11</data>
            <data>IOBD_152_102</data>
            <data>BANKR2</data>
            <data>led[2]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>V11</data>
            <data>IOBS_152_101</data>
            <data>BANKR2</data>
            <data>led[3]</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>R11</data>
            <data>IOBD_152_90</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T11</data>
            <data>IOBS_152_89</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P11</data>
            <data>IOBD_152_86</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P12</data>
            <data>IOBR_152_85</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V18</data>
            <data>IOBD_152_82</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V17</data>
            <data>IOBS_152_81</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U18</data>
            <data>IOBD_152_78</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U17</data>
            <data>IOBS_152_77</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T18</data>
            <data>IOBD_152_74</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T17</data>
            <data>IOBS_152_73</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R17</data>
            <data>IOBD_152_50</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R18</data>
            <data>IOBS_152_49</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P17</data>
            <data>IOBD_152_46</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P18</data>
            <data>IOBS_152_45</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R16</data>
            <data>IOBD_152_42</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T16</data>
            <data>IOBS_152_41</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U14</data>
            <data>IOBD_152_38</data>
            <data>BANKR2</data>
            <data>sd_mosi</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>V14</data>
            <data>IOBS_152_37</data>
            <data>BANKR2</data>
            <data>sd_ncs</data>
            <data>output</data>
            <data>YES</data>
        </row>
        <row>
            <data>U15</data>
            <data>IOBD_152_34</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V15</data>
            <data>IOBS_152_33</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>V16</data>
            <data>IOBD_152_22</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>U16</data>
            <data>IOBS_152_21</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R14</data>
            <data>IOBD_152_18</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R15</data>
            <data>IOBS_152_17</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>R13</data>
            <data>IOBD_152_14</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>T13</data>
            <data>IOBS_152_13</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P13</data>
            <data>IOBD_152_10</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>P14</data>
            <data>IOBS_152_9</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N13</data>
            <data>IOBD_152_6</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
        <row>
            <data>N14</data>
            <data>IOBS_152_5</data>
            <data>BANKR2</data>
            <data></data>
            <data></data>
            <data></data>
        </row>
    </table>
    <table id="pnr_resource_usage" title="Resource Usage Summary" column_number="4">
        <column_headers>
            <data>Logic Utilization</data>
            <data>Used</data>
            <data>Available</data>
            <data>Utilization(%%)</data>
        </column_headers>
        <row>
            <data>Use of ADC</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of APM</data>
            <data>0</data>
            <data>30</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of APMMUX</data>
            <data>0</data>
            <data>30</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of BKCL</data>
            <data>5</data>
            <data>6</data>
            <data>83</data>
        </row>
        <row>
            <data>Use of CKEB</data>
            <data>0</data>
            <data>100</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of CKEBMUX</data>
            <data>0</data>
            <data>6</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of CLMA</data>
            <data>596</data>
            <data>3274</data>
            <data>18</data>
        </row>
        <row>
            <data>  FF</data>
            <data>942</data>
            <data>19644</data>
            <data>5</data>
        </row>
        <row>
            <data>  LUT</data>
            <data>1698</data>
            <data>13096</data>
            <data>13</data>
        </row>
        <row>
            <data>  LUT-FF pairs</data>
            <data>627</data>
            <data>13096</data>
            <data>5</data>
        </row>
        <row>
            <data>Use of CLMS</data>
            <data>175</data>
            <data>1110</data>
            <data>16</data>
        </row>
        <row>
            <data>  FF</data>
            <data>222</data>
            <data>6660</data>
            <data>3</data>
        </row>
        <row>
            <data>  LUT</data>
            <data>455</data>
            <data>4440</data>
            <data>10</data>
        </row>
        <row>
            <data>  LUT-FF pairs</data>
            <data>155</data>
            <data>4440</data>
            <data>3</data>
        </row>
        <row>
            <data>  Distributed RAM</data>
            <data>0</data>
            <data>1110</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of CRYSTAL</data>
            <data>0</data>
            <data>6</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of DLLMUX</data>
            <data>0</data>
            <data>6</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of DQSLMUX</data>
            <data>0</data>
            <data>18</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of DRM</data>
            <data>4</data>
            <data>48</data>
            <data>8</data>
        </row>
        <row>
            <data>Use of FLSIF</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of FUSECODE</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of G2RCKMUX</data>
            <data>0</data>
            <data>12</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of HARD0N1</data>
            <data>0</data>
            <data>2745</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of HMEMC</data>
            <data>1</data>
            <data>2</data>
            <data>50</data>
        </row>
        <row>
            <data>Use of HMEMCMUX_DLL</data>
            <data>0</data>
            <data>2</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of HMEMCMUX_DQS</data>
            <data>0</data>
            <data>10</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of HMEMCMUX_IOL</data>
            <data>0</data>
            <data>60</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of HMEMCMUX_SRB</data>
            <data>0</data>
            <data>60</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of IO</data>
            <data>78</data>
            <data>240</data>
            <data>33</data>
        </row>
        <row>
            <data>  IOBD</data>
            <data>40</data>
            <data>120</data>
            <data>33</data>
        </row>
        <row>
            <data>  IOBR</data>
            <data>0</data>
            <data>6</data>
            <data>0</data>
        </row>
        <row>
            <data>  IOBS</data>
            <data>38</data>
            <data>114</data>
            <data>33</data>
        </row>
        <row>
            <data>  DLL</data>
            <data>2</data>
            <data>6</data>
            <data>33</data>
        </row>
        <row>
            <data>  DQSL</data>
            <data>5</data>
            <data>18</data>
            <data>28</data>
        </row>
        <row>
            <data>Use of IOCKDIV</data>
            <data>1</data>
            <data>12</data>
            <data>8</data>
        </row>
        <row>
            <data>Use of IOCKDLY</data>
            <data>0</data>
            <data>24</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of IOCKDLYMUX</data>
            <data>0</data>
            <data>24</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of IOCKGATE</data>
            <data>3</data>
            <data>12</data>
            <data>25</data>
        </row>
        <row>
            <data>Use of IOCKGMUX</data>
            <data>0</data>
            <data>12</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of IOCKGMUX_OUT</data>
            <data>0</data>
            <data>12</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of IOCKGMUX_TEST</data>
            <data>0</data>
            <data>12</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of IOL</data>
            <data>78</data>
            <data>240</data>
            <data>33</data>
        </row>
        <row>
            <data>Use of IOLMUX</data>
            <data>0</data>
            <data>240</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of IPAL</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of MFG_TEST</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of OSC</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of PLL</data>
            <data>2</data>
            <data>6</data>
            <data>33</data>
        </row>
        <row>
            <data>Use of PLLMUX</data>
            <data>0</data>
            <data>6</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of PREGMUX</data>
            <data>0</data>
            <data>6</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of PREGMUX_OUT</data>
            <data>0</data>
            <data>6</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of PREGMUX_TEST</data>
            <data>0</data>
            <data>6</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of RCKB</data>
            <data>4</data>
            <data>24</data>
            <data>17</data>
        </row>
        <row>
            <data>Use of RCKBMUX</data>
            <data>0</data>
            <data>12</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of RCKBMUX_OUT</data>
            <data>0</data>
            <data>12</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of RCKBMUX_TEST</data>
            <data>0</data>
            <data>12</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of RESCAL</data>
            <data>0</data>
            <data>6</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of SCANCHAIN</data>
            <data>0</data>
            <data>4</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of SRB</data>
            <data>0</data>
            <data>2745</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of START</data>
            <data>1</data>
            <data>1</data>
            <data>100</data>
        </row>
        <row>
            <data>Use of UDID</data>
            <data>0</data>
            <data>1</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of USCM</data>
            <data>5</data>
            <data>20</data>
            <data>25</data>
        </row>
        <row>
            <data>Use of USCMMUX</data>
            <data>0</data>
            <data>20</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of USCMMUX_OUT</data>
            <data>0</data>
            <data>20</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of USCMMUX_TEST</data>
            <data>0</data>
            <data>20</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of VCKBMUX</data>
            <data>0</data>
            <data>12</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of VCKBMUX_OUT</data>
            <data>0</data>
            <data>12</data>
            <data>0</data>
        </row>
        <row>
            <data>Use of VCKBMUX_TEST</data>
            <data>0</data>
            <data>12</data>
            <data>0</data>
        </row>
    </table>
    <table id="pnr_runtime" title="Place &amp; Route Runtime &amp; Memory" column_number="3">
        <column_headers>
            <data>Cpu Time (s)</data>
            <data>Real Time (s)</data>
            <data>Peak Memory (B)</data>
        </column_headers>
        <row>
            <data>20.6545</data>
            <data>22</data>
            <data>520,749,056</data>
        </row>
    </table>
    <table id="pnr_messages" title="Place &amp; Route Messages" column_number="1">
        <column_headers/>
        <row>
            <data color="4278190080" align="0" message="4" bold="0">Parameter configuration file D:/example_ziguang/sd_picture_hdmi _ddrtest/ipcore/ddr3/pnr/ctrl_phy_22/testparam.txt cannot open.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_dqs_clk_regional_inferred_clock[0] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_dqs_clk_regional_inferred_clock[1] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_dqs_clk_regional_inferred_clock[2] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_dqs_clk_regional_inferred_clock[3] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_dqs_clk_regional_inferred_clock[4] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[2] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[3] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[4] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[5] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[6] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[7] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[9] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[10] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[11] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[12] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[17] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[18] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[19] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[20] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[21] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[22] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[23] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[24] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[25] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[27] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[28] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[29] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[31] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[32] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[33] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[34] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[35] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[36] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[37] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[40] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[41] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[42] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[43] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[44] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[45] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[46] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[47] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[48] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[49] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[51] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[52] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[55] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[56] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[57] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[58] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[59] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="4" bold="0">Route 2001: Insert route through in CLMA_78_136.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="4" bold="0">Route 2001: Insert route through in IOCKGATE_6_180.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="4" bold="0">Route 2001: Insert route through in RCKB_7_63.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="4" bold="0">Route 2001: Insert route through in RCKB_7_61.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="4" bold="0">Route 2001: Insert route through in RCKB_7_60.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="4" bold="0">Route 2001: Insert route through in RCKB_7_62.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_dqs_clk_regional_inferred_clock[0] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_dqs_clk_regional_inferred_clock[1] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_dqs_clk_regional_inferred_clock[2] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_dqs_clk_regional_inferred_clock[3] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_dqs_clk_regional_inferred_clock[4] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[2] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[3] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[4] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[5] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[6] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[7] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[9] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[10] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[11] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[12] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[17] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[18] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[19] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[20] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[21] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[22] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[23] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[24] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[25] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[27] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[28] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[29] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[31] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[32] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[33] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[34] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[35] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[36] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[37] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[40] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[41] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[42] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[43] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[44] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[45] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[46] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[47] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[48] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[49] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[51] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[52] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[55] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[56] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[57] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[58] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
        <row>
            <data color="4278190080" align="0" message="5" bold="0">Timing 1097: The clock ipsl_phy_io_Z8|buffer_clk_sys_inferred_clock[59] is not connected to any clock endpoints,it will be treated as a normal port or pin.</data>
        </row>
    </table>
    <general_container id="pnr_settings" align="1">
        <table_container>
            <table id="pnr_settings" title="Place &amp; Route Settings" column_number="2">
                <column_headers>
                    <data>Name</data>
                    <data>Value</data>
                </column_headers>
                <row>
                    <data>Part</data>
                    <data>PGL22G-7BG324</data>
                </row>
                <row>
                    <data>Top Module</data>
                    <data>ipsl_hmemc_top_test</data>
                </row>
            </table>
        </table_container>
        <general_container align="3">
            <table_container>
                <data>General Options</data>
                <table id="" title="" column_number="2">
                    <column_headers>
                        <data>Name</data>
                        <data>Value</data>
                    </column_headers>
                    <row>
                        <data>Mode</data>
                        <data>fast</data>
                    </row>
                    <row>
                        <data>Optimize Multi-Corner Timing</data>
                        <data>OFF</data>
                    </row>
                    <row>
                        <data>Place Only</data>
                        <data>OFF</data>
                    </row>
                    <row>
                        <data>Optimize Hold Timing</data>
                        <data>ON</data>
                    </row>
                </table>
            </table_container>
            <table_container>
                <data>Placement</data>
                <table id="" title="" column_number="2">
                    <column_headers>
                        <data>Name</data>
                        <data>Value</data>
                    </column_headers>
                    <row>
                        <data>Design Cells Duplication</data>
                        <data>TRUE</data>
                    </row>
                    <row>
                        <data>Placement Decongestion Mode</data>
                        <data>1</data>
                    </row>
                    <row>
                        <data>Random Seed for Placement</data>
                        <data>0</data>
                    </row>
                </table>
            </table_container>
            <table_container>
                <data>Router</data>
                <table id="" title="" column_number="2">
                    <column_headers>
                        <data>Name</data>
                        <data>Value</data>
                    </column_headers>
                    <row>
                        <data>Enable Fast Router</data>
                        <data>TRUE</data>
                    </row>
                    <row>
                        <data>Reduce CE/RS signal</data>
                        <data>TRUE</data>
                    </row>
                </table>
            </table_container>
        </general_container>
    </general_container>
    <general_container id="pnr_clock_summary" align="4">
        <table_container>
            <data>Global Clock</data>
            <table id="pnr_global_clock" title="Global Clock" column_number="6">
                <column_headers>
                    <data>GClkInst</data>
                    <data>SiteOfGClkInst</data>
                    <data>GClk_Fanout_Net</data>
                    <data>Fanout</data>
                    <data>DriverInst</data>
                    <data>SiteOfDriverInst</data>
                </column_headers>
                <row>
                    <data>clkbufg_4142/gopclkbufg</data>
                    <data>USCM_74_107</data>
                    <data>ntclkbufg_0</data>
                    <data>49</data>
                    <data>video_pll_m0/u_pll_e1/goppll</data>
                    <data>PLL_82_319</data>
                </row>
                <row>
                    <data>clkbufg_4143/gopclkbufg</data>
                    <data>USCM_74_106</data>
                    <data>ntclkbufg_1</data>
                    <data>110</data>
                    <data>u_ipsl_hmemc_top/u_pll_50_400/u_pll_e1/goppll</data>
                    <data>PLL_82_71</data>
                </row>
                <row>
                    <data>clkbufg_4144/gopclkbufg</data>
                    <data>USCM_74_105</data>
                    <data>ntclkbufg_2</data>
                    <data>214</data>
                    <data>video_pll_m0/u_pll_e1/goppll</data>
                    <data>PLL_82_319</data>
                </row>
                <row>
                    <data>clkbufg_4145/gopclkbufg</data>
                    <data>USCM_74_104</data>
                    <data>ntclkbufg_3</data>
                    <data>339</data>
                    <data>u_ipsl_hmemc_top/u_pll_50_400/u_pll_e1/goppll</data>
                    <data>PLL_82_71</data>
                </row>
                <row>
                    <data>clkbufg_4146/gopclkbufg</data>
                    <data>USCM_74_108</data>
                    <data>ntclkbufg_4</data>
                    <data>420</data>
                    <data>sys_clk_ibuf/opit_1</data>
                    <data>IOL_7_298</data>
                </row>
            </table>
        </table_container>
        <table_container>
            <data>Regional Clock</data>
            <table id="pnr_regional_clock" title="Regional Clock" column_number="6">
                <column_headers>
                    <data>GClkInst</data>
                    <data>SiteOfRClkInst</data>
                    <data>RClk_Fanout_Net</data>
                    <data>Fanout</data>
                    <data>DriverInst</data>
                    <data>SiteOfDriverInst</data>
                </column_headers>
            </table>
        </table_container>
        <table_container>
            <data>PLL Clock</data>
            <table id="pnr_pll_clock" title="PLL Clock" column_number="4">
                <column_headers>
                    <data>Pin</data>
                    <data>NetOfPin</data>
                    <data>DriverInst</data>
                    <data>SiteOfDriverInst</data>
                </column_headers>
                <row>
                    <data>CLKFB</data>
                    <data>u_ipsl_hmemc_top/u_pll_50_400/u_pll_e1/ntCLKFB</data>
                    <data>u_ipsl_hmemc_top/u_pll_50_400/u_pll_e1/goppll</data>
                    <data>PLL_82_71</data>
                </row>
                <row>
                    <data>CLKIN1</data>
                    <data>sys_clk_c[0]</data>
                    <data>sys_clk_ibuf/opit_1</data>
                    <data>IOL_7_298</data>
                </row>
                <row>
                    <data>CLKIN2</data>
                    <data>n205</data>
                    <data>GND_45</data>
                    <data>CLMA_78_80</data>
                </row>
            </table>
        </table_container>
        <table_container>
            <data>PLL Clock</data>
            <table id="pnr_pll_clock" title="PLL Clock" column_number="4">
                <column_headers>
                    <data>Pin</data>
                    <data>NetOfPin</data>
                    <data>DriverInst</data>
                    <data>SiteOfDriverInst</data>
                </column_headers>
                <row>
                    <data>CLKFB</data>
                    <data>video_pll_m0/u_pll_e1/ntCLKFB</data>
                    <data>video_pll_m0/u_pll_e1/goppll</data>
                    <data>PLL_82_319</data>
                </row>
                <row>
                    <data>CLKIN1</data>
                    <data>sys_clk_c[0]</data>
                    <data>sys_clk_ibuf/opit_1</data>
                    <data>IOL_7_298</data>
                </row>
                <row>
                    <data>CLKIN2</data>
                    <data>n225</data>
                    <data>GND_44</data>
                    <data>CLMA_78_304</data>
                </row>
            </table>
        </table_container>
    </general_container>
</tables>