
module c432 (N1, N2, N3, N4, NO);

input N1,N2,N3,N4;

output NO;

wire N1_not;

inv1 gate2( .a(N1), .O(N1_not) );
nand4 gate1( .a(N1_not), .a(N2), .a(N3), .a(N4), .O(NO) );


endmodule