DIV_ROUND_UP,FUNC_0
EINVAL,VAR_0
IS_DMA_VALID,FUNC_1
SIRFSOC_MAX_CMD_BYTES,VAR_1
SIRFSOC_SPI_CMD_BYTE_NUM,FUNC_2
SIRFSOC_SPI_CMD_MODE,VAR_2
SIRFSOC_SPI_FIFO_THD_MASK,FUNC_3
SIRFSOC_SPI_FIFO_THD_OFFSET,VAR_3
SIRFSOC_SPI_IO_MODE_SEL,VAR_4
SIRFSOC_SPI_RX_DMA_FLUSH,VAR_5
SIRFSOC_SPI_TRAN_DAT_FORMAT_12,VAR_6
SIRFSOC_SPI_TRAN_DAT_FORMAT_16,VAR_7
SIRFSOC_SPI_TRAN_DAT_FORMAT_32,VAR_8
SIRFSOC_SPI_TRAN_DAT_FORMAT_8,VAR_9
SIRFSOC_USP_CLK_10_11_MASK,VAR_10
SIRFSOC_USP_CLK_10_11_OFFSET,VAR_11
SIRFSOC_USP_CLK_12_15_MASK,VAR_12
SIRFSOC_USP_CLK_12_15_OFFSET,VAR_13
SIRFSOC_USP_CLK_DIVISOR_MASK,VAR_14
SIRFSOC_USP_CLK_DIVISOR_OFFSET,VAR_15
SIRFSOC_USP_RXD_DELAY_LEN,VAR_16
SIRFSOC_USP_RXD_DELAY_OFFSET,VAR_17
SIRFSOC_USP_RX_DATA_MASK,VAR_18
SIRFSOC_USP_RX_DATA_OFFSET,VAR_19
SIRFSOC_USP_RX_FRAME_MASK,VAR_20
SIRFSOC_USP_RX_FRAME_OFFSET,VAR_21
SIRFSOC_USP_RX_SHIFTER_MASK,VAR_22
SIRFSOC_USP_RX_SHIFTER_OFFSET,VAR_23
SIRFSOC_USP_TXD_DELAY_LEN,VAR_24
SIRFSOC_USP_TXD_DELAY_OFFSET,VAR_25
SIRFSOC_USP_TX_DATA_MASK,VAR_26
SIRFSOC_USP_TX_DATA_OFFSET,VAR_27
SIRFSOC_USP_TX_FRAME_MASK,VAR_28
SIRFSOC_USP_TX_FRAME_OFFSET,VAR_29
SIRFSOC_USP_TX_SHIFTER_MASK,VAR_30
SIRFSOC_USP_TX_SHIFTER_OFFSET,VAR_31
SIRFSOC_USP_TX_SYNC_MASK,VAR_32
SIRFSOC_USP_TX_SYNC_OFFSET,VAR_33
SIRF_REAL_SPI,VAR_34
SIRF_USP_SPI_A7,VAR_35
SIRF_USP_SPI_P2,VAR_36
dev_err,FUNC_4
readl,FUNC_5
spi_master_get_devdata,FUNC_6
spi_sirfsoc_config_mode,FUNC_7
spi_sirfsoc_rx_word_u16,VAR_37
spi_sirfsoc_rx_word_u32,VAR_38
spi_sirfsoc_rx_word_u8,VAR_39
spi_sirfsoc_tx_word_u16,VAR_40
spi_sirfsoc_tx_word_u32,VAR_41
spi_sirfsoc_tx_word_u8,VAR_42
writel,FUNC_8
spi_sirfsoc_setup_transfer,FUNC_9
spi,VAR_43
t,VAR_44
sspi,VAR_45
bits_per_word,VAR_46
hz,VAR_47
regval,VAR_48
txfifo_ctrl,VAR_49
rxfifo_ctrl,VAR_50
tx_frm_ctl,VAR_51
rx_frm_ctl,VAR_52
usp_mode2,VAR_53
