# compile verilog/system verilog design source files
verilog xil_defaultlib  --include "../../../../../../scr/WCLK" \
"../../../../../../scr/ROM/sim/ROM.v" \
"../../../../../../scr/WCLK/WCLK_clk_wiz.v" \
"../../../../../../scr/WCLK/WCLK.v" \

sv xil_defaultlib  --include "../../../../../../scr/WCLK" \
"../../../../../../Modulos/modules_Procesador_Mono_Ciclo/module_adder.sv" \
"../../../../../../Modulos/modules_Procesador_Mono_Ciclo/module_alu.sv" \
"../../../../../../Modulos/modules_Procesador_Mono_Ciclo/module_alu_decoder.sv" \
"../../../../../../Modulos/modules_Procesador_Mono_Ciclo/module_controller.sv" \
"../../../../../../Modulos/modules_Procesador_Mono_Ciclo/module_datapath.sv" \
"../../../../../../Modulos/modules_Procesador_Mono_Ciclo/module_extend.sv" \
"../../../../../../Modulos/modules_Procesador_Mono_Ciclo/module_flopr.sv" \
"../../../../../../Modulos/modules_Procesador_Mono_Ciclo/module_main_decoder.sv" \
"../../../../../../Modulos/modules_Procesador_Mono_Ciclo/module_memoria.sv" \
"../../../../../../Modulos/modules_Procesador_Mono_Ciclo/module_mux2a1.sv" \
"../../../../../../Modulos/modules_Procesador_Mono_Ciclo/module_mux3a1.sv" \
"../../../../../../Modulos/modules_Procesador_Mono_Ciclo/module_regfile.sv" \
"../../../../../../Modulos/modules_Procesador_Mono_Ciclo/module_single_cycle_processor.sv" \
"../../../../../../Modulos/modules_Procesador_Mono_Ciclo/top_singlecycle_processor.sv" \
"../../../../../../Modulos/modules_Procesador_Mono_Ciclo/Simulacion/tb_singlecycle_processor.sv" \

# compile glbl module
verilog xil_defaultlib "glbl.v"

# Do not sort compile order
nosort
