# FPGA Real-Time Clock (UART Controlled & BRAM Based)

Bu proje, Basys 3 (Artix-7) FPGA kartÄ± Ã¼zerinde Ã§alÄ±ÅŸan, bilgisayar kontrollÃ¼ gerÃ§ek zamanlÄ± bir dijital saattir.

Projenin amacÄ±, FPGA Ã¼zerindeki **BRAM (Block RAM)** kaynaklarÄ±nÄ± bir ROM (Look-Up Table) gibi kullanarak 7-segment display sÃ¼rmek ve **UART** protokolÃ¼ Ã¼zerinden zaman senkronizasyonu saÄŸlamaktÄ±r.

## ğŸ¯ Ã–zellikler

* **BRAM TabanlÄ± GÃ¶rÃ¼ntÃ¼leme:** 7-segment karakter kodlarÄ± (0-9) lojik kapÄ±lar yerine BRAM hafÄ±zasÄ±ndan okunur.
* **UART Senkronizasyonu:** Saat ayarÄ± butonlarla deÄŸil, USB Ã¼zerinden gÃ¶nderilen seri veri ile anlÄ±k yapÄ±lÄ±r.
* **Python DesteÄŸi:** PC tarafÄ±ndaki Python scripti, sistem saatini otomatik olarak FPGA'ya aktarÄ±r.
* **Optimizasyon:** Veri alÄ±mÄ± (RX) ve Saat sayacÄ± tek bir kontrol bloÄŸu (Always block) Ã¼zerinde Ã§akÄ±ÅŸmadan yÃ¶netilir.

## ğŸ›  KullanÄ±lan DonanÄ±m ve YazÄ±lÄ±m
* **Kart:** Digilent Basys 3 (Xilinx Artix-7 XC7A35T)
* **IDE:** Xilinx Vivado 202x
* **Dil:** Verilog HDL, Python 3
* **ArayÃ¼z:** USB-UART (9600 Baud Rate)

## ğŸ“‚ Dosya YapÄ±sÄ±
* `/hdl`: Verilog kaynak kodlarÄ± (`dijital_saat.v`, `uart_rx.v`)
* `/constraints`: Pin atamalarÄ± (XDC)
* `/scripts`: Saati ayarlayan Python aracÄ±
* `/ip`: BRAM ilklendirme dosyasÄ± (.coe)

## ğŸš€ NasÄ±l Ã‡alÄ±ÅŸtÄ±rÄ±lÄ±r?

1.  **Vivado Projesi:**
    * Yeni bir proje oluÅŸturun ve `/hdl` klasÃ¶rÃ¼ndeki dosyalarÄ± ekleyin.
    * IP Catalog'dan "Block Memory Generator" ekleyin.
    * `Single Port ROM` seÃ§in ve `/ip/rakamlar.coe` dosyasÄ±nÄ± "Load Init File" kÄ±smÄ±ndan yÃ¼kleyin.
2.  **Bitstream:**
    * Bitstream'i oluÅŸturun ve Basys 3 kartÄ±na yÃ¼kleyin.
    * Ekranda varsayÄ±lan olarak `12:30` gÃ¶receksiniz.
3.  **Senkronizasyon:**
    * `/scripts/saat_ayarla.py` dosyasÄ±nÄ± aÃ§Ä±n ve COM portunu dÃ¼zenleyin.
    * Scripti Ã§alÄ±ÅŸtÄ±rÄ±n:
        ```bash
        python saat_ayarla.py
        ```
    * FPGA ekranÄ± anlÄ±k olarak gÃ¼ncellenecektir.

## ğŸ¤ TeÅŸekkÃ¼r & Notlar
Bu projenin geliÅŸtirilmesinde, Ã¶zellikle UART veri yakalama mantÄ±ÄŸÄ± ve BRAM adresleme mimarisi Ã¼zerine Google Gemini ile pair-programming yapÄ±lmÄ±ÅŸtÄ±r.

---
*GeliÅŸtirici: Muhammed Tunahan Aydemir*