# ü§ñ Introdu√ß√£o √†s M√°quinas de Estados Finitos (FSM)

Computadores digitais armazenam e processam informa√ß√µes em formato bin√°rio. A cada instante, o hardware encontra-se em uma configura√ß√£o espec√≠fica de bits, definindo o que chamamos de **estado**. Como a mem√≥ria e os registradores de um computador s√£o finitos, o n√∫mero de estados poss√≠veis tamb√©m √© finito.

Em sistemas s√≠ncronos, o rel√≥gio interno (`clock`) dita o ritmo das opera√ß√µes. A cada pulso de clock, o sistema pode transitar para um novo estado. Essa transi√ß√£o n√£o √© aleat√≥ria; ela √© **determin√≠stica** e depende de dois fatores:
1.  O **Estado Atual** da m√°quina;
2.  Os **Dados de Entrada** (*inputs*) recebidos naquele ciclo.

Conhecendo-se o estado atual e as entradas, o pr√≥ximo estado √© inteiramente previs√≠vel. A l√≥gica que governa essas transi√ß√µes e as sa√≠das geradas constitui uma **M√°quina de Estados Finitos** (*Finite-State Machine* - FSM).

> **Defini√ß√£o:** Uma FSM √© um modelo matem√°tico de computa√ß√£o que representa um sistema com um n√∫mero limitado de estados, transitando entre eles com base em uma l√≥gica predefinida de eventos ou entradas.

No contexto de processadores (como o RISC-V Multiciclo), a FSM √© fundamental para a Unidade de Controle, onde cada passo de uma instru√ß√£o (Busca, Decodifica√ß√£o, Execu√ß√£o, etc.) representa um estado diferente.

## üìÉ Caracter√≠sticas da M√°quina Abstrata 

O comportamento dessa m√°quina √© definido por:
1.  **Sincronismo:** Opera√ß√µes coordenadas por pulsos discretos de clock.
2.  **Determinismo:** As a√ß√µes em resposta a uma sequ√™ncia de entradas s√£o previs√≠veis.
3.  **Entradas e Sa√≠das:** A m√°quina reage a est√≠mulos (*inputs*) e produz sinais de controle (*outputs*).
4.  **Mem√≥ria de Estado:** A capacidade de "lembrar" o contexto atual (o estado em que se encontra).

Em uma **FSM do tipo Moore**, os sinais de sa√≠da dependem exclusivamente do **estado atual**, e n√£o diretamente das entradas, o que torna o comportamento do controle mais est√°vel e alinhado √† divis√£o do processamento em ciclos bem definidos.

## üéì Defini√ß√£o Formal 

Matematicamente, uma m√°quina de estados finitos $M$ √© definida pela 6-upla $M = (S, I, O, f, g, s_0)$, onde:

1.  $S$: Um conjunto finito de **estados** poss√≠veis.
2.  $I$: Um alfabeto finito de s√≠mbolos de **entrada** (ex: *Opcode* da instru√ß√£o).
3.  $O$: Um alfabeto finito de s√≠mbolos de **sa√≠da** (ex: sinais de controle como *MemWrite*, *ALUSrc*).
4. $f$: A **fun√ß√£o de transi√ß√£o de estado** (*Next State Logic*), que define o pr√≥ximo estado com base no estado atual e nas entradas:
   $$
   f: S \times I \rightarrow S
   $$
5. $g$: A **fun√ß√£o de sa√≠da** (*Output Logic*), que, no modelo de Moore, depende **exclusivamente do estado atual**:
   $$
   g: S \rightarrow O \quad \text{(Modelo Moore)}
   $$
6.  $s_0$: O **estado inicial**, tal que $s_0 \in S$ (o estado em que a m√°quina come√ßa, geralmente o *Reset* ou *Fetch*).

> **Resumo:** A cada pulso de clock, o sistema atualiza seu estado por meio da fun√ß√£o de transi√ß√£o, e as sa√≠das associadas a esse novo estado passam a valer durante todo o ciclo seguinte.

# üíª Projeto da Unidade de Controle

A Unidade de Controle √© o "c√©rebro" do processador. No contexto de uma arquitetura **Multi-Cycle** (Multiciclo), ela √© implementada como uma M√°quina de Estados Finitos (FSM) sequencial. Diferente da arquitetura Single-Cycle, onde todos os sinais de controle s√£o gerados simultaneamente, no Multi-Cycle a unidade de controle orquestra a execu√ß√£o da instru√ß√£o passo a passo, dividindo-a em ciclos de clock distintos.

A FSM utiliza o *opcode* (e campos auxiliares como *funct3* e *funct7*) da instru√ß√£o atual para navegar pelo diagrama de estados, ativando os sinais de controle apropriados para os componentes do Caminho de Dados (*Datapath*) em cada est√°gio.

### Estrutura dos Estados

O ciclo de vida de uma instru√ß√£o √© dividido **em at√© cinco est√°gios principais**. A FSM garante que, em cada pulso de clock, apenas os componentes necess√°rios para aquele est√°gio estejam ativos. Como apenas um est√°gio ocorre por vez, a arquitetura multi-cycle permite que os mesmos blocos funcionais sejam utilizados em diferentes est√°gios do fluxo da instru√ß√£o, promovendo a reutiliza√ß√£o de hardware. 

Al√©m disso, o acesso √† mem√≥ria de instru√ß√µes (IMem) e √† mem√≥ria de dados (DMem) ocorre em ciclos de clock distintos, o que viabiliza a utiliza√ß√£o de mem√≥rias single-port sem conflitos de acesso.

#### **1. Instruction Fetch (IF) - Estado Inicial**
Neste estado, comum a todas as instru√ß√µes, o objetivo √© carregar a instru√ß√£o da mem√≥ria e atualizar o Program Counter ($PC$).
* **A√ß√£o:** A mem√≥ria √© lida no endere√ßo apontado pelo $PC$.
* **Transi√ß√£o**: invariavelmente, IF transitar√° para ID (est√°gio de decodifica√ß√£o da intru√ß√£o em `IR`).

#### **2. Instruction Decode (ID)**
A instru√ß√£o armazenada no `IR` √© decodificada. Como o RISC-V √© regular, os campos dos registradores fonte ($rs1$, $rs2$) est√£o em posi√ß√µes fixas, permitindo a leitura do Banco de Registradores (*Register File*) antes mesmo de saber qual √© a instru√ß√£o exata.
* **A√ß√£o:** Leitura dos operandos e extens√£o de sinal dos imediatos.
* **Transi√ß√£o:** A FSM avalia o *Opcode* para decidir o pr√≥ximo estado (ex: se for uma instru√ß√£o tipo-R, vai para Execu√ß√£o; se for *Load*, prepara o c√°lculo de endere√ßo).

#### **3. Execution (EX)**
O comportamento deste estado varia drasticamente conforme o tipo da instru√ß√£o:
* **Tipo-R:** A ALU realiza a opera√ß√£o l√≥gica ou aritm√©tica definida pelos campos *funct*.
* **Load/Store:** A ALU calcula o endere√ßo efetivo de mem√≥ria (Base + Deslocamento).
* **Branch:** A ALU compara os operandos e calcula o endere√ßo de desvio. Se a condi√ß√£o for verdadeira, o $PC$ √© atualizado aqui.
* [...]

#### **4. Memory Access (MEM)**
Necess√°rio apenas para instru√ß√µes de carga (`LW`) e armazenamento (`SW`).
* **Load:** O dado √© lido da Mem√≥ria de Dados.
* **Store:** O dado do registrador √© escrito na Mem√≥ria de Dados.
* **Nota:** Instru√ß√µes aritm√©ticas (Tipo-R) pulam este est√°gio.

#### **5. Write-Back (WB)**
√â o est√°gio final para instru√ß√µes que escrevem no registrador de destino ($rd$).
* **A√ß√£o:** O resultado vindo da ALU (em opera√ß√µes R/I) ou da Mem√≥ria (em Loads) √© escrito no Banco de Registradores.
* **Conclus√£o:** Ap√≥s este ciclo, a FSM retorna ao estado inicial **IF** para buscar a pr√≥xima instru√ß√£o.

### Tabela Completa de Transi√ß√£o de Estado

| Estado Atual | Condi√ß√£o   | Pr√≥ximo Estado | Descri√ß√£o do Estado                                    | 
| :----------: | :--------: | :------------: | :----------------------------------------------------: | 
| IF           | -          | ID             | Busca instru√ß√£o e incrementa PC (PC+4)                 | 
| ID           | Tipo-R/I   | EX_ALU         | Decodifica instru√ß√µes aritm√©ticas/l√≥gicas              | 
| ID           | Load/Store | EX_ADDR        | Decodifica acesso √† mem√≥ria                            | 
| ID           | Branch     | EX_BR          | Decodifica desvio condicional                          | 
| ID           | JAL        | EX_JAL         | Decodifica salto incondicional imediato                | 
| ID           | JALR       | EX_JALR        | Decodifica salto incondicional via registrador         | 
| ID           | LUI        | EX_LUI         | Decodifica carregamento imediato superior              | 
| ID           | AUIPC      | EX_AUIPC       | Decodifica adi√ß√£o de imediato ao PC                    | 
| EX_ALU       | -          | WB_REG         | Opera√ß√£o da ALU conclu√≠da. Vai escrever no RegFile     | 
| EX_ADDR      | Load       | MEM_RD         | Endere√ßo calculado. Vai ler da mem√≥ria                 | 
| EX_ADDR      | Store      | MEM_WR         | Endere√ßo calculado. Vai escrever na mem√≥ria            | 
| EX_BR        | -          | IF             | Avalia condi√ß√£o (`Zero`) e atualiza PC se necess√°rio   | 
| EX_JAL       | -          | WB_JAL         | Calcula alvo (`OldPC+IMM`) imediatamente               | 
| EX_JALR      | -          | WB_JALR        | Calcula alvo (`rs1+IMM`) e salva em ALUResult          | 
| EX_LUI       | -          | WB_REG         | Soma `0+IMM`. Vai para write-back                      | 
| EX_AUIPC     | -          | WB_REG         | Soma `PC+IMM`. Vai para write-back                     | 
| MEM_RD       | -          | WB_REG         | L√™ `DMem[ALUResult]` e atualiza MDR                    | 
| MEM_WR       | -          | IF             | Escreve RS2 em `DMem[ALUResult]`                       | 
| WB_REG       | -          | IF             | Escrita do resultado em `rd`                           | 
| WB_JAL       | -          | IF             | Escreve retorno (`PC+4`) em `rd`. PC j√° foi atualizado | 
| WB_JALR      | -          | IF             | Escreve retorno (`PC+4`) em `rd`. PC √© atualizado      | 

> ‚ÑπÔ∏è **Modelo de mem√≥ria**: por ora, a mem√≥ria √© assumida na forma de RAM Distribu√≠da, garantindo o acesso aos dados no mesmo ciclo de clock e simplificando a l√≥gica de controle. Pretende-se alterar isso futuramente, implementando **protocolo READY/VALID handshake**.

### Tabela Completa de Sinais de Controle

| Sinal  | Descri√ß√£o do Sinal de Controle|
| :-: | :-- |
| `PCWrite` | Habilita escrita no `PC`. Permite que o PC seja atualizado apenas em estados espec√≠ficos (como Fetch ou ao realizar um salto - branch/jump) |
| `OPCWrite` | Atualiza o `OldPC`. Guarda o valor atual do PC no registrador `r_OldPC`. √â usado para salvar o endere√ßo da instru√ß√£o corrente - usando-o para c√°lculos relativos - atualizado normalmente no estado de Fetch |
| `PCSrc` | Seletor da fonte do pr√≥ximo `PC`. Controla o multiplexador que define o novo valor do PC. Opp√ß√µes s√£o: `00` (`PC + 4`); `01` (Branch/JAL); `10` (JALR) |
| `IRWrite` | Habilita a escrita no `IR`. Permite carregar uma nova instru√ß√£o apenas durante o estado de Fetch. | 
| `MemWrite` | Habilita a escrita na mem√≥ria. Sinal enviado para a unidade de armazenamento e carga (LSU) para efetuar a grava√ß√£o de um dado. |
| `ALUSrcA` | Seletor do Operando A da ALU. Op√ß√µes: `00` (rs1); `01` (PC atual); `10` (zero) |
| `ALUSrcB` | Seletor do Operando B da ALU. Op√ß√µes: `0` (rs2); `1` (imediato) |
| `ALUControl` | Seletor para a opera√ß√£o da ALU. Define qual opera√ß√£o a ALU deve executar (ADD, SUB, AND etc.) |
| `RegWrite` | Habilita a escrita no banco de registradores. Permite gravar no registrador `rd` durante o est√°gio de write-back (WB) |
| `WBSel` | Seletor do dado de write-back. Op√ß√µes: `00` (resultado da ALU); `01` (MDR); `10` (pr√≥ximo PC) |
| `RS1Write` | Habilita a atualiza√ß√£o do regisitrador de RS1. Controla a capatura do valor lido de `rs1` do banco de registradores |
| `RS2Write` | Habilita a atualiza√ß√£o do regisitrador de RS2. Controla a capatura do valor lido de `rs2` do banco de registradores |
| `ALUrWrite` | Habilita a atualiza√ß√£o do ALUResult. Controla a captura do resultado da ALU |
| `MDRWrite` | Habilita a escrita no MDR. Captura o dado carregado da mem√≥ria | 

### Tabela Completa de Sinais por Estado

#### Legenda de Sinais
* **ALUSrcA:** `00`=rs1; `01`=OldPC; `10`=Zero
* **ALUSrcB:** `0`=rs2; `1`=Imediato
* **PCSrc:** `00`=PC+4; `01`=Branch/JAL (Somador Dedicado); `10`=JALR (ALUResult)
* **WBSel:** `00`=ALUResult; `01`=MDR; `10`=PC+4 (Retorno)
* **Cond:** Habilitado apenas se a condi√ß√£o de Branch for satisfeita (Zero flag)
* **ALUControl:** `ADD` (For√ßa Soma); `Funct` (Tipo-R/I); `Branch` (Resolve SUB/SLT/SLTU via funct3)

| Estado  | `PCWrite` | `OPCWrite` | `PCSrc`       | `IRWrite` | `MemWrite` | `ALUSrcA`      | `ALUSrcB`      | `ALUControl` | `RegWrite` | `WBSel`        | `RS1Write` | `RS2Write` | `ALUrWrite` | `MDRWrite` |
| :--- | :---: | :---: | :---: | :---: | :---: | :---: | :---: | :---: | :---: | :---: | :---: | :---: | :---: | :---: |
| **IF** | 1 | 1 | 00 | 1 | 0 | X | X | X | 0 | X | 0 | 0 | 0 | 0 |
| **ID** | 0 | 0 | X | 0 | 0 | X | X | X | 0 | X | 1 | 1 | 0 | 0 |
| **EX_ALU** | 0 | 0 | X | 0 | 0 | 00 | **0/1** | **Funct** | 0 | X | 0 | 0 | 1 | 0 |
| **EX_ADDR**| 0 | 0 | X | 0 | 0 | 00 | 1 | **ADD** | 0 | X | 0 | 0 | 1 | 0 |
| **EX_BR** | **Cond** | 0 | 01 | 0 | 0 | 00 | 0 | **Branch** | 0 | X | 0 | 0 | 0 | 0 |
| **EX_JAL** | 0 | 0 | X | 0 | 0 | X | X | X | 0 | X | 0 | 0 | 0 | 0 |
| **EX_JALR**| 0 | 0 | X | 0 | 0 | 00 | 1 | **ADD** | 0 | X | 0 | 0 | 1 | 0 |
| **EX_LUI** | 0 | 0 | X | 0 | 0 | 10 | 1 | **ADD** | 0 | X | 0 | 0 | 1 | 0 |
| **EX_AUIPC**| 0 | 0 | X | 0 | 0 | 01 | 1 | **ADD** | 0 | X | 0 | 0 | 1 | 0 |
| **MEM_RD** | 0 | 0 | X | 0 | 0 | X | X | X | 0 | X | 0 | 0 | 0 | 1 |
| **MEM_WR** | 0 | 0 | X | 0 | 1 | X | X | X | 0 | X | 0 | 0 | 0 | 0 |
| **WB_REG** | 0 | 0 | X | 0 | 0 | X | X | X | 1 | **00/01** | 0 | 0 | 0 | 0 |
| **WB_JAL** | 1 | 0 | 01 | 0 | 0 | X | X | X | 1 | 10 | 0 | 0 | 0 | 0 |
| **WB_JALR**| 1 | 0 | 10 | 0 | 0 | X | X | X | 1 | 10 | 0 | 0 | 0 | 0 |
