---
tags:
  - computerscience
chapter: Ch5 CPU
subject: "[[计算机组成原理]]"
category: "[[📖Notes]]"
aliases:
---

内部总线：**同一部件**，如 CPU 内部连接寄存器和运算部件之间的总线。
系统总线：连接整个计算机系统的**不同部件**的总线。

>单周期处理器（CPI=1）不能采用单总线方式，因为单总线将所有的寄存器都连接到一条公共总线上，一个时钟内只允许一次操作，无法完成一条指令的所有操作。

## 组合逻辑元件

任何时候的输出**仅仅取决于当前的输入**，组合电路中**不含存储信号的记忆单元**。

### 三态门

用来控制通路的连接与断开

| E   | IN  | OUT |
| --- | --- | --- |
| 0   |     | 高阻态 |
| 1   | 1   | 1   |
| 1   | 0   | 0   |

![](https://img.mileomni.com/1731243096400.png)

### 译码器

![](https://img.mileomni.com/1731243096456.png)

### 多路选择器 MUX

根据 s 的值选择一个输入端输出

![](https://img.mileomni.com/1731243096565.png)

## 时序逻辑元件

任何时候的输出不仅与该时刻的输入有关，**还与该时刻以前的输入有关**，所以时序电路**必然包括存储信号的记忆单元**。

各类寄存器和存储器都属于时序逻辑元件。
