Simulator report for DigitalLogic
Tue Jun 06 16:55:00 2023
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 100.0 us     ;
; Simulation Netlist Size     ; 875 nodes    ;
; Simulation Coverage         ;      53.94 % ;
; Total Number of Transitions ; 109054497    ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; MAX7000S     ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                            ;
+--------------------------------------------------------------------------------------------+------------------+---------------+
; Option                                                                                     ; Setting          ; Default Value ;
+--------------------------------------------------------------------------------------------+------------------+---------------+
; Simulation mode                                                                            ; Functional       ; Timing        ;
; Start time                                                                                 ; 0 ns             ; 0 ns          ;
; End time                                                                                   ; 100 us           ;               ;
; Simulation results format                                                                  ; CVWF             ;               ;
; Vector input source                                                                        ; DigitalLogic.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On               ; On            ;
; Check outputs                                                                              ; Off              ; Off           ;
; Report simulation coverage                                                                 ; On               ; On            ;
; Display complete 1/0 value coverage report                                                 ; On               ; On            ;
; Display missing 1-value coverage report                                                    ; On               ; On            ;
; Display missing 0-value coverage report                                                    ; On               ; On            ;
; Detect setup and hold time violations                                                      ; Off              ; Off           ;
; Detect glitches                                                                            ; Off              ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off              ; Off           ;
; Generate Signal Activity File                                                              ; Off              ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off              ; Off           ;
; Group bus channels in simulation results                                                   ; Off              ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On               ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE       ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off              ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; On               ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto             ; Auto          ;
+--------------------------------------------------------------------------------------------+------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      53.94 % ;
; Total nodes checked                                 ; 875          ;
; Total output ports checked                          ; 875          ;
; Total output ports with complete 1/0-value coverage ; 472          ;
; Total output ports with no 1/0-value coverage       ; 394          ;
; Total output ports with no 1-value coverage         ; 394          ;
; Total output ports with no 0-value coverage         ; 403          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                      ; Output Port Name                                                                               ; Output Port Type ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------+
; |DigitalLogic|BELL_RING                                                                        ; |DigitalLogic|BELL_RING                                                                        ; pin_out          ;
; |DigitalLogic|CLK                                                                              ; |DigitalLogic|CLK                                                                              ; out              ;
; |DigitalLogic|stopalarm                                                                        ; |DigitalLogic|stopalarm                                                                        ; out              ;
; |DigitalLogic|SETTIME0                                                                         ; |DigitalLogic|SETTIME0                                                                         ; out              ;
; |DigitalLogic|SETTIME1                                                                         ; |DigitalLogic|SETTIME1                                                                         ; out              ;
; |DigitalLogic|SETTIME_EN                                                                       ; |DigitalLogic|SETTIME_EN                                                                       ; out              ;
; |DigitalLogic|SETTIME_IN[5]                                                                    ; |DigitalLogic|SETTIME_IN[5]                                                                    ; out              ;
; |DigitalLogic|SETTIME_IN[4]                                                                    ; |DigitalLogic|SETTIME_IN[4]                                                                    ; out              ;
; |DigitalLogic|SETTIME_IN[3]                                                                    ; |DigitalLogic|SETTIME_IN[3]                                                                    ; out              ;
; |DigitalLogic|SETTIME_IN[2]                                                                    ; |DigitalLogic|SETTIME_IN[2]                                                                    ; out              ;
; |DigitalLogic|SETTIME_IN[1]                                                                    ; |DigitalLogic|SETTIME_IN[1]                                                                    ; out              ;
; |DigitalLogic|SETTIME_IN[0]                                                                    ; |DigitalLogic|SETTIME_IN[0]                                                                    ; out              ;
; |DigitalLogic|inst4                                                                            ; |DigitalLogic|inst4                                                                            ; out0             ;
; |DigitalLogic|inst8                                                                            ; |DigitalLogic|inst8                                                                            ; out0             ;
; |DigitalLogic|judge                                                                            ; |DigitalLogic|judge                                                                            ; pin_out          ;
; |DigitalLogic|pin_name                                                                         ; |DigitalLogic|pin_name                                                                         ; pin_out          ;
; |DigitalLogic|DISPLAY_OUT[6]                                                                   ; |DigitalLogic|DISPLAY_OUT[6]                                                                   ; pin_out          ;
; |DigitalLogic|DISPLAY_OUT[5]                                                                   ; |DigitalLogic|DISPLAY_OUT[5]                                                                   ; pin_out          ;
; |DigitalLogic|DISPLAY_OUT[4]                                                                   ; |DigitalLogic|DISPLAY_OUT[4]                                                                   ; pin_out          ;
; |DigitalLogic|DISPLAY_OUT[3]                                                                   ; |DigitalLogic|DISPLAY_OUT[3]                                                                   ; pin_out          ;
; |DigitalLogic|DISPLAY_OUT[2]                                                                   ; |DigitalLogic|DISPLAY_OUT[2]                                                                   ; pin_out          ;
; |DigitalLogic|DISPLAY_OUT[1]                                                                   ; |DigitalLogic|DISPLAY_OUT[1]                                                                   ; pin_out          ;
; |DigitalLogic|DISPLAY_OUT[0]                                                                   ; |DigitalLogic|DISPLAY_OUT[0]                                                                   ; pin_out          ;
; |DigitalLogic|HOUR[7]                                                                          ; |DigitalLogic|HOUR[7]                                                                          ; pin_out          ;
; |DigitalLogic|HOUR[6]                                                                          ; |DigitalLogic|HOUR[6]                                                                          ; pin_out          ;
; |DigitalLogic|HOUR[5]                                                                          ; |DigitalLogic|HOUR[5]                                                                          ; pin_out          ;
; |DigitalLogic|HOUR[4]                                                                          ; |DigitalLogic|HOUR[4]                                                                          ; pin_out          ;
; |DigitalLogic|HOUR[3]                                                                          ; |DigitalLogic|HOUR[3]                                                                          ; pin_out          ;
; |DigitalLogic|HOUR[2]                                                                          ; |DigitalLogic|HOUR[2]                                                                          ; pin_out          ;
; |DigitalLogic|HOUR[1]                                                                          ; |DigitalLogic|HOUR[1]                                                                          ; pin_out          ;
; |DigitalLogic|HOUR[0]                                                                          ; |DigitalLogic|HOUR[0]                                                                          ; pin_out          ;
; |DigitalLogic|MINUTE[7]                                                                        ; |DigitalLogic|MINUTE[7]                                                                        ; pin_out          ;
; |DigitalLogic|MINUTE[6]                                                                        ; |DigitalLogic|MINUTE[6]                                                                        ; pin_out          ;
; |DigitalLogic|MINUTE[5]                                                                        ; |DigitalLogic|MINUTE[5]                                                                        ; pin_out          ;
; |DigitalLogic|MINUTE[4]                                                                        ; |DigitalLogic|MINUTE[4]                                                                        ; pin_out          ;
; |DigitalLogic|MINUTE[3]                                                                        ; |DigitalLogic|MINUTE[3]                                                                        ; pin_out          ;
; |DigitalLogic|MINUTE[2]                                                                        ; |DigitalLogic|MINUTE[2]                                                                        ; pin_out          ;
; |DigitalLogic|MINUTE[1]                                                                        ; |DigitalLogic|MINUTE[1]                                                                        ; pin_out          ;
; |DigitalLogic|MINUTE[0]                                                                        ; |DigitalLogic|MINUTE[0]                                                                        ; pin_out          ;
; |DigitalLogic|SECOND[2]                                                                        ; |DigitalLogic|SECOND[2]                                                                        ; pin_out          ;
; |DigitalLogic|SECOND[1]                                                                        ; |DigitalLogic|SECOND[1]                                                                        ; pin_out          ;
; |DigitalLogic|SECOND[0]                                                                        ; |DigitalLogic|SECOND[0]                                                                        ; pin_out          ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~0                                                   ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~0                                                   ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~1                                                   ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~1                                                   ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~2                                                   ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~2                                                   ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~3                                                   ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~3                                                   ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~4                                                   ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~4                                                   ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~5                                                   ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~5                                                   ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~6                                                   ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~6                                                   ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~7                                                   ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~7                                                   ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~8                                                   ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~8                                                   ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~9                                                   ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~9                                                   ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~10                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~10                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~11                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~11                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~12                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~12                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~13                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~13                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~14                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~14                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~15                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~15                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~16                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~16                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~17                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~17                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~18                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~18                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~19                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~19                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~20                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~20                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~21                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~21                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~22                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~22                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~23                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~23                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~24                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~24                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~25                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~25                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~26                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~26                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~27                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~27                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~28                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~28                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~29                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~29                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~30                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~30                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~31                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~31                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~32                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~32                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~33                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~33                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~34                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~34                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~35                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~35                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~36                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~36                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~37                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~37                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~38                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT~38                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT[6]                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT[6]                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT[5]                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT[5]                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT[4]                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT[4]                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT[3]                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT[3]                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT[2]                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT[2]                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT[1]                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT[1]                                                  ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT[0]                                                  ; |DigitalLogic|DISPLAY_7:inst10|DISPLAY_OUT[0]                                                  ; out              ;
; |DigitalLogic|STORE_ALARM:inst1|process_0~1                                                    ; |DigitalLogic|STORE_ALARM:inst1|process_0~1                                                    ; out0             ;
; |DigitalLogic|STORE_ALARM:inst9|process_0~1                                                    ; |DigitalLogic|STORE_ALARM:inst9|process_0~1                                                    ; out0             ;
; |DigitalLogic|C_60:inst5|clk_out                                                               ; |DigitalLogic|C_60:inst5|clk_out                                                               ; regout           ;
; |DigitalLogic|C_60:inst5|process_0~0                                                           ; |DigitalLogic|C_60:inst5|process_0~0                                                           ; out0             ;
; |DigitalLogic|MOD_60:inst3|out1[1]~0                                                           ; |DigitalLogic|MOD_60:inst3|out1[1]~0                                                           ; out              ;
; |DigitalLogic|MOD_60:inst3|out1~5                                                              ; |DigitalLogic|MOD_60:inst3|out1~5                                                              ; out              ;
; |DigitalLogic|MOD_60:inst3|out1~6                                                              ; |DigitalLogic|MOD_60:inst3|out1~6                                                              ; out              ;
; |DigitalLogic|MOD_60:inst3|out1~7                                                              ; |DigitalLogic|MOD_60:inst3|out1~7                                                              ; out              ;
; |DigitalLogic|MOD_60:inst3|out1~8                                                              ; |DigitalLogic|MOD_60:inst3|out1~8                                                              ; out              ;
; |DigitalLogic|MOD_60:inst3|out0~4                                                              ; |DigitalLogic|MOD_60:inst3|out0~4                                                              ; out              ;
; |DigitalLogic|MOD_60:inst3|out0~5                                                              ; |DigitalLogic|MOD_60:inst3|out0~5                                                              ; out              ;
; |DigitalLogic|MOD_60:inst3|out0~6                                                              ; |DigitalLogic|MOD_60:inst3|out0~6                                                              ; out              ;
; |DigitalLogic|MOD_60:inst3|out0~7                                                              ; |DigitalLogic|MOD_60:inst3|out0~7                                                              ; out              ;
; |DigitalLogic|MOD_60:inst3|out1[0]~1                                                           ; |DigitalLogic|MOD_60:inst3|out1[0]~1                                                           ; out              ;
; |DigitalLogic|MOD_60:inst3|out0[3]~0                                                           ; |DigitalLogic|MOD_60:inst3|out0[3]~0                                                           ; out              ;
; |DigitalLogic|MOD_60:inst3|out0[2]~1                                                           ; |DigitalLogic|MOD_60:inst3|out0[2]~1                                                           ; out              ;
; |DigitalLogic|MOD_60:inst3|out0[1]~2                                                           ; |DigitalLogic|MOD_60:inst3|out0[1]~2                                                           ; out              ;
; |DigitalLogic|MOD_60:inst3|process_1~2                                                         ; |DigitalLogic|MOD_60:inst3|process_1~2                                                         ; out0             ;
; |DigitalLogic|MOD_60:inst3|out0[0]~3                                                           ; |DigitalLogic|MOD_60:inst3|out0[0]~3                                                           ; out              ;
; |DigitalLogic|MOD_60:inst3|out0[0]                                                             ; |DigitalLogic|MOD_60:inst3|out0[0]                                                             ; regout           ;
; |DigitalLogic|MOD_60:inst3|process_1~3                                                         ; |DigitalLogic|MOD_60:inst3|process_1~3                                                         ; out0             ;
; |DigitalLogic|MOD_60:inst3|out1~9                                                              ; |DigitalLogic|MOD_60:inst3|out1~9                                                              ; out              ;
; |DigitalLogic|MOD_60:inst3|out1~10                                                             ; |DigitalLogic|MOD_60:inst3|out1~10                                                             ; out              ;
; |DigitalLogic|MOD_60:inst3|out1~11                                                             ; |DigitalLogic|MOD_60:inst3|out1~11                                                             ; out              ;
; |DigitalLogic|MOD_60:inst3|out1~12                                                             ; |DigitalLogic|MOD_60:inst3|out1~12                                                             ; out              ;
; |DigitalLogic|MOD_60:inst3|out1~13                                                             ; |DigitalLogic|MOD_60:inst3|out1~13                                                             ; out              ;
; |DigitalLogic|MOD_60:inst3|out1~14                                                             ; |DigitalLogic|MOD_60:inst3|out1~14                                                             ; out              ;
; |DigitalLogic|MOD_60:inst3|out1~15                                                             ; |DigitalLogic|MOD_60:inst3|out1~15                                                             ; out              ;
; |DigitalLogic|MOD_60:inst3|out1~16                                                             ; |DigitalLogic|MOD_60:inst3|out1~16                                                             ; out              ;
; |DigitalLogic|MOD_60:inst3|out0~8                                                              ; |DigitalLogic|MOD_60:inst3|out0~8                                                              ; out              ;
; |DigitalLogic|MOD_60:inst3|out0~9                                                              ; |DigitalLogic|MOD_60:inst3|out0~9                                                              ; out              ;
; |DigitalLogic|MOD_60:inst3|out0~10                                                             ; |DigitalLogic|MOD_60:inst3|out0~10                                                             ; out              ;
; |DigitalLogic|MOD_60:inst3|out0~11                                                             ; |DigitalLogic|MOD_60:inst3|out0~11                                                             ; out              ;
; |DigitalLogic|MOD_60:inst3|out0~12                                                             ; |DigitalLogic|MOD_60:inst3|out0~12                                                             ; out              ;
; |DigitalLogic|MOD_60:inst3|out0~13                                                             ; |DigitalLogic|MOD_60:inst3|out0~13                                                             ; out              ;
; |DigitalLogic|MOD_60:inst3|out0~14                                                             ; |DigitalLogic|MOD_60:inst3|out0~14                                                             ; out              ;
; |DigitalLogic|MOD_60:inst3|out0~15                                                             ; |DigitalLogic|MOD_60:inst3|out0~15                                                             ; out              ;
; |DigitalLogic|MOD_60:inst3|blink_state                                                         ; |DigitalLogic|MOD_60:inst3|blink_state                                                         ; regout           ;
; |DigitalLogic|MOD_60:inst3|out1[3]                                                             ; |DigitalLogic|MOD_60:inst3|out1[3]                                                             ; regout           ;
; |DigitalLogic|MOD_60:inst3|out1[2]                                                             ; |DigitalLogic|MOD_60:inst3|out1[2]                                                             ; regout           ;
; |DigitalLogic|MOD_60:inst3|out1[1]                                                             ; |DigitalLogic|MOD_60:inst3|out1[1]                                                             ; regout           ;
; |DigitalLogic|MOD_60:inst3|out1[0]                                                             ; |DigitalLogic|MOD_60:inst3|out1[0]                                                             ; regout           ;
; |DigitalLogic|MOD_60:inst3|out0[3]                                                             ; |DigitalLogic|MOD_60:inst3|out0[3]                                                             ; regout           ;
; |DigitalLogic|MOD_60:inst3|out0[2]                                                             ; |DigitalLogic|MOD_60:inst3|out0[2]                                                             ; regout           ;
; |DigitalLogic|MOD_60:inst3|out0[1]                                                             ; |DigitalLogic|MOD_60:inst3|out0[1]                                                             ; regout           ;
; |DigitalLogic|MOD_60:inst3|out1[2]~2                                                           ; |DigitalLogic|MOD_60:inst3|out1[2]~2                                                           ; out              ;
; |DigitalLogic|MOD_60:inst3|out1[3]~3                                                           ; |DigitalLogic|MOD_60:inst3|out1[3]~3                                                           ; out0             ;
; |DigitalLogic|MOD_60:inst3|out1[3]~4                                                           ; |DigitalLogic|MOD_60:inst3|out1[3]~4                                                           ; out              ;
; |DigitalLogic|TWO_FOUR:inst7|process_0~2                                                       ; |DigitalLogic|TWO_FOUR:inst7|process_0~2                                                       ; out0             ;
; |DigitalLogic|TWO_FOUR:inst7|process_0~6                                                       ; |DigitalLogic|TWO_FOUR:inst7|process_0~6                                                       ; out0             ;
; |DigitalLogic|TWO_FOUR:inst7|process_0~7                                                       ; |DigitalLogic|TWO_FOUR:inst7|process_0~7                                                       ; out0             ;
; |DigitalLogic|TWO_FOUR:inst7|process_0~8                                                       ; |DigitalLogic|TWO_FOUR:inst7|process_0~8                                                       ; out0             ;
; |DigitalLogic|TWO_FOUR:inst7|process_0~9                                                       ; |DigitalLogic|TWO_FOUR:inst7|process_0~9                                                       ; out0             ;
; |DigitalLogic|TWO_FOUR:inst7|Y3~1                                                              ; |DigitalLogic|TWO_FOUR:inst7|Y3~1                                                              ; out              ;
; |DigitalLogic|TWO_FOUR:inst7|Y3~2                                                              ; |DigitalLogic|TWO_FOUR:inst7|Y3~2                                                              ; out              ;
; |DigitalLogic|TWO_FOUR:inst7|Y3                                                                ; |DigitalLogic|TWO_FOUR:inst7|Y3                                                                ; out              ;
; |DigitalLogic|TWO_FOUR:inst7|Y2~1                                                              ; |DigitalLogic|TWO_FOUR:inst7|Y2~1                                                              ; out              ;
; |DigitalLogic|TWO_FOUR:inst7|Y2                                                                ; |DigitalLogic|TWO_FOUR:inst7|Y2                                                                ; out              ;
; |DigitalLogic|MOD_60:inst2|out1[1]~0                                                           ; |DigitalLogic|MOD_60:inst2|out1[1]~0                                                           ; out              ;
; |DigitalLogic|MOD_60:inst2|out1~5                                                              ; |DigitalLogic|MOD_60:inst2|out1~5                                                              ; out              ;
; |DigitalLogic|MOD_60:inst2|out1~6                                                              ; |DigitalLogic|MOD_60:inst2|out1~6                                                              ; out              ;
; |DigitalLogic|MOD_60:inst2|out1~7                                                              ; |DigitalLogic|MOD_60:inst2|out1~7                                                              ; out              ;
; |DigitalLogic|MOD_60:inst2|out1~8                                                              ; |DigitalLogic|MOD_60:inst2|out1~8                                                              ; out              ;
; |DigitalLogic|MOD_60:inst2|out0~4                                                              ; |DigitalLogic|MOD_60:inst2|out0~4                                                              ; out              ;
; |DigitalLogic|MOD_60:inst2|out0~5                                                              ; |DigitalLogic|MOD_60:inst2|out0~5                                                              ; out              ;
; |DigitalLogic|MOD_60:inst2|out0~6                                                              ; |DigitalLogic|MOD_60:inst2|out0~6                                                              ; out              ;
; |DigitalLogic|MOD_60:inst2|out0~7                                                              ; |DigitalLogic|MOD_60:inst2|out0~7                                                              ; out              ;
; |DigitalLogic|MOD_60:inst2|out1[0]~1                                                           ; |DigitalLogic|MOD_60:inst2|out1[0]~1                                                           ; out              ;
; |DigitalLogic|MOD_60:inst2|out0[3]~0                                                           ; |DigitalLogic|MOD_60:inst2|out0[3]~0                                                           ; out              ;
; |DigitalLogic|MOD_60:inst2|out0[2]~1                                                           ; |DigitalLogic|MOD_60:inst2|out0[2]~1                                                           ; out              ;
; |DigitalLogic|MOD_60:inst2|out0[1]~2                                                           ; |DigitalLogic|MOD_60:inst2|out0[1]~2                                                           ; out              ;
; |DigitalLogic|MOD_60:inst2|out0[0]~3                                                           ; |DigitalLogic|MOD_60:inst2|out0[0]~3                                                           ; out              ;
; |DigitalLogic|MOD_60:inst2|out0[0]                                                             ; |DigitalLogic|MOD_60:inst2|out0[0]                                                             ; regout           ;
; |DigitalLogic|MOD_60:inst2|process_1~3                                                         ; |DigitalLogic|MOD_60:inst2|process_1~3                                                         ; out0             ;
; |DigitalLogic|MOD_60:inst2|out1~10                                                             ; |DigitalLogic|MOD_60:inst2|out1~10                                                             ; out              ;
; |DigitalLogic|MOD_60:inst2|out1~11                                                             ; |DigitalLogic|MOD_60:inst2|out1~11                                                             ; out              ;
; |DigitalLogic|MOD_60:inst2|out1~12                                                             ; |DigitalLogic|MOD_60:inst2|out1~12                                                             ; out              ;
; |DigitalLogic|MOD_60:inst2|out1~14                                                             ; |DigitalLogic|MOD_60:inst2|out1~14                                                             ; out              ;
; |DigitalLogic|MOD_60:inst2|out1~15                                                             ; |DigitalLogic|MOD_60:inst2|out1~15                                                             ; out              ;
; |DigitalLogic|MOD_60:inst2|out1~16                                                             ; |DigitalLogic|MOD_60:inst2|out1~16                                                             ; out              ;
; |DigitalLogic|MOD_60:inst2|out0~8                                                              ; |DigitalLogic|MOD_60:inst2|out0~8                                                              ; out              ;
; |DigitalLogic|MOD_60:inst2|out0~9                                                              ; |DigitalLogic|MOD_60:inst2|out0~9                                                              ; out              ;
; |DigitalLogic|MOD_60:inst2|out0~10                                                             ; |DigitalLogic|MOD_60:inst2|out0~10                                                             ; out              ;
; |DigitalLogic|MOD_60:inst2|out0~11                                                             ; |DigitalLogic|MOD_60:inst2|out0~11                                                             ; out              ;
; |DigitalLogic|MOD_60:inst2|out0~12                                                             ; |DigitalLogic|MOD_60:inst2|out0~12                                                             ; out              ;
; |DigitalLogic|MOD_60:inst2|out0~13                                                             ; |DigitalLogic|MOD_60:inst2|out0~13                                                             ; out              ;
; |DigitalLogic|MOD_60:inst2|out0~14                                                             ; |DigitalLogic|MOD_60:inst2|out0~14                                                             ; out              ;
; |DigitalLogic|MOD_60:inst2|out0~15                                                             ; |DigitalLogic|MOD_60:inst2|out0~15                                                             ; out              ;
; |DigitalLogic|MOD_60:inst2|blink_state                                                         ; |DigitalLogic|MOD_60:inst2|blink_state                                                         ; regout           ;
; |DigitalLogic|MOD_60:inst2|out1[2]                                                             ; |DigitalLogic|MOD_60:inst2|out1[2]                                                             ; regout           ;
; |DigitalLogic|MOD_60:inst2|out1[1]                                                             ; |DigitalLogic|MOD_60:inst2|out1[1]                                                             ; regout           ;
; |DigitalLogic|MOD_60:inst2|out1[0]                                                             ; |DigitalLogic|MOD_60:inst2|out1[0]                                                             ; regout           ;
; |DigitalLogic|MOD_60:inst2|out0[3]                                                             ; |DigitalLogic|MOD_60:inst2|out0[3]                                                             ; regout           ;
; |DigitalLogic|MOD_60:inst2|out0[2]                                                             ; |DigitalLogic|MOD_60:inst2|out0[2]                                                             ; regout           ;
; |DigitalLogic|MOD_60:inst2|out0[1]                                                             ; |DigitalLogic|MOD_60:inst2|out0[1]                                                             ; regout           ;
; |DigitalLogic|C_60_H:inst|process_0~0                                                          ; |DigitalLogic|C_60_H:inst|process_0~0                                                          ; out0             ;
; |DigitalLogic|C_60_H:inst|clk_out                                                              ; |DigitalLogic|C_60_H:inst|clk_out                                                              ; regout           ;
; |DigitalLogic|C_60_H:inst|process_0~1                                                          ; |DigitalLogic|C_60_H:inst|process_0~1                                                          ; out0             ;
; |DigitalLogic|C_60_H:inst|process_0~2                                                          ; |DigitalLogic|C_60_H:inst|process_0~2                                                          ; out0             ;
; |DigitalLogic|MOD_24:inst6|out1[1]~0                                                           ; |DigitalLogic|MOD_24:inst6|out1[1]~0                                                           ; out              ;
; |DigitalLogic|MOD_24:inst6|out1[0]~1                                                           ; |DigitalLogic|MOD_24:inst6|out1[0]~1                                                           ; out              ;
; |DigitalLogic|MOD_24:inst6|out1~5                                                              ; |DigitalLogic|MOD_24:inst6|out1~5                                                              ; out              ;
; |DigitalLogic|MOD_24:inst6|out1~6                                                              ; |DigitalLogic|MOD_24:inst6|out1~6                                                              ; out              ;
; |DigitalLogic|MOD_24:inst6|out1~7                                                              ; |DigitalLogic|MOD_24:inst6|out1~7                                                              ; out              ;
; |DigitalLogic|MOD_24:inst6|out1~8                                                              ; |DigitalLogic|MOD_24:inst6|out1~8                                                              ; out              ;
; |DigitalLogic|MOD_24:inst6|out0~4                                                              ; |DigitalLogic|MOD_24:inst6|out0~4                                                              ; out              ;
; |DigitalLogic|MOD_24:inst6|out0~5                                                              ; |DigitalLogic|MOD_24:inst6|out0~5                                                              ; out              ;
; |DigitalLogic|MOD_24:inst6|out0~6                                                              ; |DigitalLogic|MOD_24:inst6|out0~6                                                              ; out              ;
; |DigitalLogic|MOD_24:inst6|out0~7                                                              ; |DigitalLogic|MOD_24:inst6|out0~7                                                              ; out              ;
; |DigitalLogic|MOD_24:inst6|out0[3]~0                                                           ; |DigitalLogic|MOD_24:inst6|out0[3]~0                                                           ; out              ;
; |DigitalLogic|MOD_24:inst6|out0[2]~1                                                           ; |DigitalLogic|MOD_24:inst6|out0[2]~1                                                           ; out              ;
; |DigitalLogic|MOD_24:inst6|out0[1]~2                                                           ; |DigitalLogic|MOD_24:inst6|out0[1]~2                                                           ; out              ;
; |DigitalLogic|MOD_24:inst6|out0[0]~3                                                           ; |DigitalLogic|MOD_24:inst6|out0[0]~3                                                           ; out              ;
; |DigitalLogic|MOD_24:inst6|process_1~2                                                         ; |DigitalLogic|MOD_24:inst6|process_1~2                                                         ; out0             ;
; |DigitalLogic|MOD_24:inst6|out0[0]                                                             ; |DigitalLogic|MOD_24:inst6|out0[0]                                                             ; regout           ;
; |DigitalLogic|MOD_24:inst6|process_1~3                                                         ; |DigitalLogic|MOD_24:inst6|process_1~3                                                         ; out0             ;
; |DigitalLogic|MOD_24:inst6|out1~9                                                              ; |DigitalLogic|MOD_24:inst6|out1~9                                                              ; out              ;
; |DigitalLogic|MOD_24:inst6|out1~10                                                             ; |DigitalLogic|MOD_24:inst6|out1~10                                                             ; out              ;
; |DigitalLogic|MOD_24:inst6|out1~11                                                             ; |DigitalLogic|MOD_24:inst6|out1~11                                                             ; out              ;
; |DigitalLogic|MOD_24:inst6|out1~12                                                             ; |DigitalLogic|MOD_24:inst6|out1~12                                                             ; out              ;
; |DigitalLogic|MOD_24:inst6|out1~13                                                             ; |DigitalLogic|MOD_24:inst6|out1~13                                                             ; out              ;
; |DigitalLogic|MOD_24:inst6|out1~14                                                             ; |DigitalLogic|MOD_24:inst6|out1~14                                                             ; out              ;
; |DigitalLogic|MOD_24:inst6|out1~15                                                             ; |DigitalLogic|MOD_24:inst6|out1~15                                                             ; out              ;
; |DigitalLogic|MOD_24:inst6|out1~16                                                             ; |DigitalLogic|MOD_24:inst6|out1~16                                                             ; out              ;
; |DigitalLogic|MOD_24:inst6|out0~8                                                              ; |DigitalLogic|MOD_24:inst6|out0~8                                                              ; out              ;
; |DigitalLogic|MOD_24:inst6|out0~9                                                              ; |DigitalLogic|MOD_24:inst6|out0~9                                                              ; out              ;
; |DigitalLogic|MOD_24:inst6|out0~10                                                             ; |DigitalLogic|MOD_24:inst6|out0~10                                                             ; out              ;
; |DigitalLogic|MOD_24:inst6|out0~11                                                             ; |DigitalLogic|MOD_24:inst6|out0~11                                                             ; out              ;
; |DigitalLogic|MOD_24:inst6|out0~12                                                             ; |DigitalLogic|MOD_24:inst6|out0~12                                                             ; out              ;
; |DigitalLogic|MOD_24:inst6|out0~13                                                             ; |DigitalLogic|MOD_24:inst6|out0~13                                                             ; out              ;
; |DigitalLogic|MOD_24:inst6|out0~14                                                             ; |DigitalLogic|MOD_24:inst6|out0~14                                                             ; out              ;
; |DigitalLogic|MOD_24:inst6|out0~15                                                             ; |DigitalLogic|MOD_24:inst6|out0~15                                                             ; out              ;
; |DigitalLogic|MOD_24:inst6|blink_state                                                         ; |DigitalLogic|MOD_24:inst6|blink_state                                                         ; regout           ;
; |DigitalLogic|MOD_24:inst6|out1[3]                                                             ; |DigitalLogic|MOD_24:inst6|out1[3]                                                             ; regout           ;
; |DigitalLogic|MOD_24:inst6|out1[2]                                                             ; |DigitalLogic|MOD_24:inst6|out1[2]                                                             ; regout           ;
; |DigitalLogic|MOD_24:inst6|out1[1]                                                             ; |DigitalLogic|MOD_24:inst6|out1[1]                                                             ; regout           ;
; |DigitalLogic|MOD_24:inst6|out1[0]                                                             ; |DigitalLogic|MOD_24:inst6|out1[0]                                                             ; regout           ;
; |DigitalLogic|MOD_24:inst6|out0[3]                                                             ; |DigitalLogic|MOD_24:inst6|out0[3]                                                             ; regout           ;
; |DigitalLogic|MOD_24:inst6|out0[2]                                                             ; |DigitalLogic|MOD_24:inst6|out0[2]                                                             ; regout           ;
; |DigitalLogic|MOD_24:inst6|out0[1]                                                             ; |DigitalLogic|MOD_24:inst6|out0[1]                                                             ; regout           ;
; |DigitalLogic|MOD_24:inst6|out1[2]~2                                                           ; |DigitalLogic|MOD_24:inst6|out1[2]~2                                                           ; out              ;
; |DigitalLogic|MOD_24:inst6|out1[3]~3                                                           ; |DigitalLogic|MOD_24:inst6|out1[3]~3                                                           ; out0             ;
; |DigitalLogic|MOD_24:inst6|out1[3]~4                                                           ; |DigitalLogic|MOD_24:inst6|out1[3]~4                                                           ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[0]                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[0]                                                    ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~1                                                   ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~1                                                   ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~2                                                   ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~2                                                   ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~3                                                   ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~3                                                   ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~4                                                   ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~4                                                   ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~5                                                   ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~5                                                   ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~6                                                   ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~6                                                   ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~7                                                   ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~7                                                   ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~8                                                   ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~8                                                   ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~9                                                   ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~9                                                   ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~10                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~10                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~11                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~11                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~12                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~12                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~13                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~13                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~14                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~14                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~15                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~15                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~16                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~16                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~17                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~17                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~18                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~18                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~19                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~19                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~20                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~20                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~21                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~21                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~22                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~22                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~23                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~23                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~24                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~24                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~25                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~25                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~26                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~26                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~27                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~27                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~28                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~28                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~29                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~29                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~30                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~30                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~31                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~31                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~32                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~32                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~33                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~33                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~64                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~64                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~96                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~96                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|process_0~34                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|process_0~34                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|alarm_state                                                   ; |DigitalLogic|JUDGE_ALARM:inst12|alarm_state                                                   ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|JUDGE_OUT                                                     ; |DigitalLogic|JUDGE_ALARM:inst12|JUDGE_OUT                                                     ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[0]~0                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[0]~0                                                  ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[0]~1                                                  ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[0]~1                                                  ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|alarm_state~0                                                 ; |DigitalLogic|JUDGE_ALARM:inst12|alarm_state~0                                                 ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|process_3~0                                                     ; |DigitalLogic|CHIMEBELL:inst19|process_3~0                                                     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|process_3~1                                                     ; |DigitalLogic|CHIMEBELL:inst19|process_3~1                                                     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|process_3~2                                                     ; |DigitalLogic|CHIMEBELL:inst19|process_3~2                                                     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|process_3~3                                                     ; |DigitalLogic|CHIMEBELL:inst19|process_3~3                                                     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|process_3~4                                                     ; |DigitalLogic|CHIMEBELL:inst19|process_3~4                                                     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|process_3~5                                                     ; |DigitalLogic|CHIMEBELL:inst19|process_3~5                                                     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|process_3~6                                                     ; |DigitalLogic|CHIMEBELL:inst19|process_3~6                                                     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|process_3~7                                                     ; |DigitalLogic|CHIMEBELL:inst19|process_3~7                                                     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|process_3~8                                                     ; |DigitalLogic|CHIMEBELL:inst19|process_3~8                                                     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|process_3~9                                                     ; |DigitalLogic|CHIMEBELL:inst19|process_3~9                                                     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|BELL_RING~0                                                     ; |DigitalLogic|CHIMEBELL:inst19|BELL_RING~0                                                     ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|BELL_RING~1                                                     ; |DigitalLogic|CHIMEBELL:inst19|BELL_RING~1                                                     ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|BELL_RING~2                                                     ; |DigitalLogic|CHIMEBELL:inst19|BELL_RING~2                                                     ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|BELL_RING~3                                                     ; |DigitalLogic|CHIMEBELL:inst19|BELL_RING~3                                                     ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|BELL_RING~4                                                     ; |DigitalLogic|CHIMEBELL:inst19|BELL_RING~4                                                     ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|BELL_RING~5                                                     ; |DigitalLogic|CHIMEBELL:inst19|BELL_RING~5                                                     ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|BELL_RING                                                       ; |DigitalLogic|CHIMEBELL:inst19|BELL_RING                                                       ; out              ;
; |DigitalLogic|DISPLAY_7:inst10|Equal0~0                                                        ; |DigitalLogic|DISPLAY_7:inst10|Equal0~0                                                        ; out0             ;
; |DigitalLogic|DISPLAY_7:inst10|Equal1~0                                                        ; |DigitalLogic|DISPLAY_7:inst10|Equal1~0                                                        ; out0             ;
; |DigitalLogic|DISPLAY_7:inst10|Equal2~0                                                        ; |DigitalLogic|DISPLAY_7:inst10|Equal2~0                                                        ; out0             ;
; |DigitalLogic|DISPLAY_7:inst10|Equal3~0                                                        ; |DigitalLogic|DISPLAY_7:inst10|Equal3~0                                                        ; out0             ;
; |DigitalLogic|DISPLAY_7:inst10|Equal4~0                                                        ; |DigitalLogic|DISPLAY_7:inst10|Equal4~0                                                        ; out0             ;
; |DigitalLogic|DISPLAY_7:inst10|Equal5~0                                                        ; |DigitalLogic|DISPLAY_7:inst10|Equal5~0                                                        ; out0             ;
; |DigitalLogic|DISPLAY_7:inst10|Equal6~0                                                        ; |DigitalLogic|DISPLAY_7:inst10|Equal6~0                                                        ; out0             ;
; |DigitalLogic|DISPLAY_7:inst10|Equal7~0                                                        ; |DigitalLogic|DISPLAY_7:inst10|Equal7~0                                                        ; out0             ;
; |DigitalLogic|DISPLAY_7:inst10|Equal8~0                                                        ; |DigitalLogic|DISPLAY_7:inst10|Equal8~0                                                        ; out0             ;
; |DigitalLogic|DISPLAY_7:inst10|Equal9~0                                                        ; |DigitalLogic|DISPLAY_7:inst10|Equal9~0                                                        ; out0             ;
; |DigitalLogic|C_60:inst5|Equal0~0                                                              ; |DigitalLogic|C_60:inst5|Equal0~0                                                              ; out0             ;
; |DigitalLogic|C_60:inst5|Equal1~0                                                              ; |DigitalLogic|C_60:inst5|Equal1~0                                                              ; out0             ;
; |DigitalLogic|MOD_60:inst3|Equal0~0                                                            ; |DigitalLogic|MOD_60:inst3|Equal0~0                                                            ; out0             ;
; |DigitalLogic|MOD_60:inst3|Equal1~0                                                            ; |DigitalLogic|MOD_60:inst3|Equal1~0                                                            ; out0             ;
; |DigitalLogic|MOD_60:inst3|Equal2~0                                                            ; |DigitalLogic|MOD_60:inst3|Equal2~0                                                            ; out0             ;
; |DigitalLogic|MOD_60:inst3|Equal3~0                                                            ; |DigitalLogic|MOD_60:inst3|Equal3~0                                                            ; out0             ;
; |DigitalLogic|MOD_60:inst2|Equal2~0                                                            ; |DigitalLogic|MOD_60:inst2|Equal2~0                                                            ; out0             ;
; |DigitalLogic|MOD_60:inst2|Equal3~0                                                            ; |DigitalLogic|MOD_60:inst2|Equal3~0                                                            ; out0             ;
; |DigitalLogic|C_60_H:inst|Equal0~0                                                             ; |DigitalLogic|C_60_H:inst|Equal0~0                                                             ; out0             ;
; |DigitalLogic|C_60_H:inst|Equal1~0                                                             ; |DigitalLogic|C_60_H:inst|Equal1~0                                                             ; out0             ;
; |DigitalLogic|C_60_H:inst|Equal2~0                                                             ; |DigitalLogic|C_60_H:inst|Equal2~0                                                             ; out0             ;
; |DigitalLogic|C_60_H:inst|Equal3~0                                                             ; |DigitalLogic|C_60_H:inst|Equal3~0                                                             ; out0             ;
; |DigitalLogic|MOD_24:inst6|Equal0~0                                                            ; |DigitalLogic|MOD_24:inst6|Equal0~0                                                            ; out0             ;
; |DigitalLogic|MOD_24:inst6|Equal1~0                                                            ; |DigitalLogic|MOD_24:inst6|Equal1~0                                                            ; out0             ;
; |DigitalLogic|MOD_24:inst6|Equal2~0                                                            ; |DigitalLogic|MOD_24:inst6|Equal2~0                                                            ; out0             ;
; |DigitalLogic|MOD_24:inst6|Equal3~0                                                            ; |DigitalLogic|MOD_24:inst6|Equal3~0                                                            ; out0             ;
; |DigitalLogic|MOD_24:inst6|Equal4~0                                                            ; |DigitalLogic|MOD_24:inst6|Equal4~0                                                            ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|Equal0~0                                                      ; |DigitalLogic|JUDGE_ALARM:inst12|Equal0~0                                                      ; out0             ;
; |DigitalLogic|JUDGE_ALARM:inst12|Equal1~0                                                      ; |DigitalLogic|JUDGE_ALARM:inst12|Equal1~0                                                      ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|Equal3~0                                                        ; |DigitalLogic|CHIMEBELL:inst19|Equal3~0                                                        ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|Equal4~0                                                        ; |DigitalLogic|CHIMEBELL:inst19|Equal4~0                                                        ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|Equal5~0                                                        ; |DigitalLogic|CHIMEBELL:inst19|Equal5~0                                                        ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|Equal6~0                                                        ; |DigitalLogic|CHIMEBELL:inst19|Equal6~0                                                        ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|Equal7~0                                                        ; |DigitalLogic|CHIMEBELL:inst19|Equal7~0                                                        ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|Equal8~0                                                        ; |DigitalLogic|CHIMEBELL:inst19|Equal8~0                                                        ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|Equal9~0                                                        ; |DigitalLogic|CHIMEBELL:inst19|Equal9~0                                                        ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|Equal10~0                                                       ; |DigitalLogic|CHIMEBELL:inst19|Equal10~0                                                       ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|Equal11~0                                                       ; |DigitalLogic|CHIMEBELL:inst19|Equal11~0                                                       ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|Equal12~0                                                       ; |DigitalLogic|CHIMEBELL:inst19|Equal12~0                                                       ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|Equal13~0                                                       ; |DigitalLogic|CHIMEBELL:inst19|Equal13~0                                                       ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|Equal14~0                                                       ; |DigitalLogic|CHIMEBELL:inst19|Equal14~0                                                       ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[0]               ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[1]~1             ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[1]              ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[2]~2             ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[2]~2             ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[2]              ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[2]              ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[3]~3             ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[3]~3             ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[3]              ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[3]              ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3                  ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3                  ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[0]               ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[1]~0             ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[1]~0             ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[1]               ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[1]               ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[2]~1             ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[2]~1             ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[2]               ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[2]               ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~1                 ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[0]               ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[1]~1             ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[1]              ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[2]~2             ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[2]~2             ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[2]              ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[2]              ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[3]~3             ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[3]~3             ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[3]              ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[3]              ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3                  ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3                  ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[0]               ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]~0             ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]~0             ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]               ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]               ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[2]~1             ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[2]~1             ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[2]               ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[2]               ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~1                 ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                  ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                    ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[0]               ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[1]~1             ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[1]              ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[2]~2             ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[2]~2             ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[2]              ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[2]              ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[3]~3             ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[3]~3             ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[3]              ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[3]              ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3                  ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3                  ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[0]               ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[1]~0             ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[1]~0             ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[1]               ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[1]               ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[2]~1             ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[2]~1             ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[2]               ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[2]               ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~1                 ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[0]               ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[1]~1             ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[1]              ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[2]~2             ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[2]~2             ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[2]              ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[2]              ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[0]               ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]~0             ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]~0             ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]               ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]               ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[2]~1             ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[2]~1             ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[2]               ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[2]               ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~1                 ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                  ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                    ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[0]               ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[1]~1             ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[1]              ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[2]~2             ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[2]~2             ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[2]              ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[2]              ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[3]~3             ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[3]~3             ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[3]              ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[3]              ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3                  ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3                  ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[0]               ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[1]~0             ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[1]~0             ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[1]               ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[1]               ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[2]~1             ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[2]~1             ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[2]               ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[2]               ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~1                 ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[0]               ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[1]~1             ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[1]              ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[2]~2             ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[2]~2             ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[2]              ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[2]              ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[3]~3             ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[3]~3             ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[3]              ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[3]              ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3                  ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3                  ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[0]               ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]~0             ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]~0             ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]               ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]               ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[2]~1             ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[2]~1             ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[2]               ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[2]               ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~1                 ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                  ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                    ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                    ; out0             ;
+------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                          ; Output Port Name                                                                                   ; Output Port Type ;
+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+------------------+
; |DigitalLogic|CLK_1000                                                                             ; |DigitalLogic|CLK_1000                                                                             ; out              ;
; |DigitalLogic|SETTIME_IN[7]                                                                        ; |DigitalLogic|SETTIME_IN[7]                                                                        ; out              ;
; |DigitalLogic|SETTIME_IN[6]                                                                        ; |DigitalLogic|SETTIME_IN[6]                                                                        ; out              ;
; |DigitalLogic|SECOND[3]                                                                            ; |DigitalLogic|SECOND[3]                                                                            ; pin_out          ;
; |DigitalLogic|STORE_ALARM:inst1|out1[3]                                                            ; |DigitalLogic|STORE_ALARM:inst1|out1[3]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst1|out1[2]                                                            ; |DigitalLogic|STORE_ALARM:inst1|out1[2]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst1|out1[1]                                                            ; |DigitalLogic|STORE_ALARM:inst1|out1[1]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst1|out0[3]                                                            ; |DigitalLogic|STORE_ALARM:inst1|out0[3]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst1|out0[1]                                                            ; |DigitalLogic|STORE_ALARM:inst1|out0[1]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst1|out0[1]~1                                                          ; |DigitalLogic|STORE_ALARM:inst1|out0[1]~1                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst1|out0[3]~3                                                          ; |DigitalLogic|STORE_ALARM:inst1|out0[3]~3                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst1|out1[1]~1                                                          ; |DigitalLogic|STORE_ALARM:inst1|out1[1]~1                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst1|out1[2]~2                                                          ; |DigitalLogic|STORE_ALARM:inst1|out1[2]~2                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst1|out1[3]~3                                                          ; |DigitalLogic|STORE_ALARM:inst1|out1[3]~3                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst9|out0[0]                                                            ; |DigitalLogic|STORE_ALARM:inst9|out0[0]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst9|out1[3]                                                            ; |DigitalLogic|STORE_ALARM:inst9|out1[3]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst9|out1[2]                                                            ; |DigitalLogic|STORE_ALARM:inst9|out1[2]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst9|out1[1]                                                            ; |DigitalLogic|STORE_ALARM:inst9|out1[1]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst9|out1[0]                                                            ; |DigitalLogic|STORE_ALARM:inst9|out1[0]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst9|out0[2]                                                            ; |DigitalLogic|STORE_ALARM:inst9|out0[2]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst9|out0[1]                                                            ; |DigitalLogic|STORE_ALARM:inst9|out0[1]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst9|out0[0]~0                                                          ; |DigitalLogic|STORE_ALARM:inst9|out0[0]~0                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst9|out0[1]~1                                                          ; |DigitalLogic|STORE_ALARM:inst9|out0[1]~1                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst9|out0[2]~2                                                          ; |DigitalLogic|STORE_ALARM:inst9|out0[2]~2                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst9|out1[0]~0                                                          ; |DigitalLogic|STORE_ALARM:inst9|out1[0]~0                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst9|out1[1]~1                                                          ; |DigitalLogic|STORE_ALARM:inst9|out1[1]~1                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst9|out1[2]~2                                                          ; |DigitalLogic|STORE_ALARM:inst9|out1[2]~2                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst9|out1[3]~3                                                          ; |DigitalLogic|STORE_ALARM:inst9|out1[3]~3                                                          ; out              ;
; |DigitalLogic|TWO_FOUR:inst7|process_0~3                                                           ; |DigitalLogic|TWO_FOUR:inst7|process_0~3                                                           ; out0             ;
; |DigitalLogic|TWO_FOUR:inst7|process_0~4                                                           ; |DigitalLogic|TWO_FOUR:inst7|process_0~4                                                           ; out0             ;
; |DigitalLogic|TWO_FOUR:inst7|process_0~5                                                           ; |DigitalLogic|TWO_FOUR:inst7|process_0~5                                                           ; out0             ;
; |DigitalLogic|TWO_FOUR:inst7|Y1                                                                    ; |DigitalLogic|TWO_FOUR:inst7|Y1                                                                    ; out              ;
; |DigitalLogic|MOD_60:inst2|process_1~2                                                             ; |DigitalLogic|MOD_60:inst2|process_1~2                                                             ; out0             ;
; |DigitalLogic|MOD_60:inst2|out1~9                                                                  ; |DigitalLogic|MOD_60:inst2|out1~9                                                                  ; out              ;
; |DigitalLogic|MOD_60:inst2|out1~13                                                                 ; |DigitalLogic|MOD_60:inst2|out1~13                                                                 ; out              ;
; |DigitalLogic|MOD_60:inst2|out1[3]                                                                 ; |DigitalLogic|MOD_60:inst2|out1[3]                                                                 ; regout           ;
; |DigitalLogic|MOD_60:inst2|out1[2]~2                                                               ; |DigitalLogic|MOD_60:inst2|out1[2]~2                                                               ; out              ;
; |DigitalLogic|MOD_60:inst2|out1[3]~3                                                               ; |DigitalLogic|MOD_60:inst2|out1[3]~3                                                               ; out0             ;
; |DigitalLogic|MOD_60:inst2|out1[3]~4                                                               ; |DigitalLogic|MOD_60:inst2|out1[3]~4                                                               ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~33                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~33                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~34                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~34                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~35                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~35                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~36                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~36                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~37                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~37                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~38                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~38                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~39                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~39                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~40                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~40                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~41                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~41                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~42                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~42                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~43                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~43                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~44                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~44                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~45                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~45                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~46                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~46                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~47                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~47                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~48                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~48                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~49                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~49                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~50                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~50                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~51                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~51                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~52                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~52                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~53                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~53                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~54                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~54                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~55                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~55                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~56                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~56                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~57                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~57                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~58                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~58                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~59                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~59                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~60                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~60                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~61                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~61                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~62                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~62                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~63                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~63                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~65                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~65                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~66                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~66                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~67                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~67                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~68                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~68                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~69                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~69                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~70                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~70                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~71                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~71                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~72                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~72                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~73                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~73                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~74                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~74                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~75                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~75                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~76                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~76                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~77                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~77                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~78                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~78                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~79                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~79                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~80                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~80                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~81                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~81                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~82                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~82                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~83                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~83                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~84                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~84                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~85                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~85                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~86                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~86                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~87                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~87                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~88                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~88                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~89                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~89                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~90                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~90                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~91                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~91                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~92                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~92                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~93                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~93                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~94                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~94                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~95                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~95                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[31]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[31]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[30]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[30]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[29]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[29]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[28]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[28]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[27]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[27]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[26]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[26]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[25]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[25]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[24]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[24]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[23]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[23]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[22]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[22]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[21]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[21]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[20]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[20]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[19]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[19]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[18]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[18]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[17]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[17]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[16]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[16]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[15]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[15]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[14]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[14]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[13]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[13]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[12]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[12]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[11]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[11]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[10]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[10]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[9]                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[9]                                                        ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[8]                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[8]                                                        ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[7]                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[7]                                                        ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[6]                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[6]                                                        ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[5]                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[5]                                                        ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[4]                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[4]                                                        ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[3]                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[3]                                                        ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[2]                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[2]                                                        ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[1]                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[1]                                                        ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[1]~2                                                      ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[1]~2                                                      ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[2]~3                                                      ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[2]~3                                                      ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[3]~4                                                      ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[3]~4                                                      ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[4]~5                                                      ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[4]~5                                                      ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[5]~6                                                      ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[5]~6                                                      ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[6]~7                                                      ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[6]~7                                                      ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[7]~8                                                      ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[7]~8                                                      ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[8]~9                                                      ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[8]~9                                                      ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[9]~10                                                     ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[9]~10                                                     ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[10]~11                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[10]~11                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[11]~12                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[11]~12                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[12]~13                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[12]~13                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[13]~14                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[13]~14                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[14]~15                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[14]~15                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[15]~16                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[15]~16                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[16]~17                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[16]~17                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[17]~18                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[17]~18                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[18]~19                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[18]~19                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[19]~20                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[19]~20                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[20]~21                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[20]~21                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[21]~22                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[21]~22                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[22]~23                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[22]~23                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[23]~24                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[23]~24                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[24]~25                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[24]~25                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[25]~26                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[25]~26                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[26]~27                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[26]~27                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[27]~28                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[27]~28                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[28]~29                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[28]~29                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[29]~30                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[29]~30                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[30]~31                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[30]~31                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[31]~32                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[31]~32                                                    ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|div1~3                                                              ; |DigitalLogic|CHIMEBELL:inst19|div1~3                                                              ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|div1~4                                                              ; |DigitalLogic|CHIMEBELL:inst19|div1~4                                                              ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|div1~5                                                              ; |DigitalLogic|CHIMEBELL:inst19|div1~5                                                              ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|clk_1~1                                                             ; |DigitalLogic|CHIMEBELL:inst19|clk_1~1                                                             ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|div2~3                                                              ; |DigitalLogic|CHIMEBELL:inst19|div2~3                                                              ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|div2~4                                                              ; |DigitalLogic|CHIMEBELL:inst19|div2~4                                                              ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|div2~5                                                              ; |DigitalLogic|CHIMEBELL:inst19|div2~5                                                              ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|clk_2~1                                                             ; |DigitalLogic|CHIMEBELL:inst19|clk_2~1                                                             ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|clk_1                                                               ; |DigitalLogic|CHIMEBELL:inst19|clk_1                                                               ; regout           ;
; |DigitalLogic|CHIMEBELL:inst19|div3~4                                                              ; |DigitalLogic|CHIMEBELL:inst19|div3~4                                                              ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|div3~5                                                              ; |DigitalLogic|CHIMEBELL:inst19|div3~5                                                              ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|div3~6                                                              ; |DigitalLogic|CHIMEBELL:inst19|div3~6                                                              ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|div3~7                                                              ; |DigitalLogic|CHIMEBELL:inst19|div3~7                                                              ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|clk_3~1                                                             ; |DigitalLogic|CHIMEBELL:inst19|clk_3~1                                                             ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|clk_2                                                               ; |DigitalLogic|CHIMEBELL:inst19|clk_2                                                               ; regout           ;
; |DigitalLogic|CHIMEBELL:inst19|div1[2]                                                             ; |DigitalLogic|CHIMEBELL:inst19|div1[2]                                                             ; regout           ;
; |DigitalLogic|CHIMEBELL:inst19|div1[1]                                                             ; |DigitalLogic|CHIMEBELL:inst19|div1[1]                                                             ; regout           ;
; |DigitalLogic|CHIMEBELL:inst19|div1[0]                                                             ; |DigitalLogic|CHIMEBELL:inst19|div1[0]                                                             ; regout           ;
; |DigitalLogic|CHIMEBELL:inst19|div2[2]                                                             ; |DigitalLogic|CHIMEBELL:inst19|div2[2]                                                             ; regout           ;
; |DigitalLogic|CHIMEBELL:inst19|div2[1]                                                             ; |DigitalLogic|CHIMEBELL:inst19|div2[1]                                                             ; regout           ;
; |DigitalLogic|CHIMEBELL:inst19|div2[0]                                                             ; |DigitalLogic|CHIMEBELL:inst19|div2[0]                                                             ; regout           ;
; |DigitalLogic|CHIMEBELL:inst19|div3[3]                                                             ; |DigitalLogic|CHIMEBELL:inst19|div3[3]                                                             ; regout           ;
; |DigitalLogic|CHIMEBELL:inst19|div3[2]                                                             ; |DigitalLogic|CHIMEBELL:inst19|div3[2]                                                             ; regout           ;
; |DigitalLogic|CHIMEBELL:inst19|div3[1]                                                             ; |DigitalLogic|CHIMEBELL:inst19|div3[1]                                                             ; regout           ;
; |DigitalLogic|CHIMEBELL:inst19|div3[0]                                                             ; |DigitalLogic|CHIMEBELL:inst19|div3[0]                                                             ; regout           ;
; |DigitalLogic|CHIMEBELL:inst19|clk_3                                                               ; |DigitalLogic|CHIMEBELL:inst19|clk_3                                                               ; regout           ;
; |DigitalLogic|MOD_60:inst2|Equal0~0                                                                ; |DigitalLogic|MOD_60:inst2|Equal0~0                                                                ; out0             ;
; |DigitalLogic|MOD_60:inst2|Equal1~0                                                                ; |DigitalLogic|MOD_60:inst2|Equal1~0                                                                ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|Equal0~0                                                            ; |DigitalLogic|CHIMEBELL:inst19|Equal0~0                                                            ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|Equal1~0                                                            ; |DigitalLogic|CHIMEBELL:inst19|Equal1~0                                                            ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|Equal2~0                                                            ; |DigitalLogic|CHIMEBELL:inst19|Equal2~0                                                            ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[3]       ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[3]       ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[2]       ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[2]       ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[1]       ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[1]       ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[0]       ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[0]       ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[0]~0             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[0]~0             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[0]              ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[0]              ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[0]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[1]~1             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[1]              ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[1]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[1]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[2]~2             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[2]~2             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[2]              ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[2]              ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[2]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[2]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[3]~3             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[3]~3             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[3]              ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[3]              ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[3]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[3]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[0]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[0]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[1]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[1]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[2]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[2]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3~0                ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3~0                ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3                  ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3                  ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[0]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[1]~0             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[1]~0             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[1]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[1]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[2]~1             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[2]~1             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[2]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[2]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~1                 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~2                 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~2                 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~3                 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~3                 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[2]       ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[2]       ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]       ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]       ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]       ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]       ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]              ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]              ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[0]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[1]~1             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[1]              ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[2]~2             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[2]~2             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[2]              ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[2]              ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[2]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[2]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[1]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[1]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[0]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]~0             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]~0             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~1                 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2                 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2                 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~3                 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~3                 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[2]       ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[2]       ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[1]       ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[1]       ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[0]       ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[0]       ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[0]~0             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[0]~0             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[0]              ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[0]              ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[0]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[1]~1             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[1]              ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[1]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[1]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[2]~2             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[2]~2             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[2]              ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[2]              ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[2]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[2]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[0]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[0]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[1]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[1]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[0]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[1]~0             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[1]~0             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[1]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[1]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~1                 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~2                 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~2                 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~3                 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~3                 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[7]~0         ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[7]~0         ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[3]           ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[3]           ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[2]           ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[2]           ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[1]           ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[1]           ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[0]           ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[0]           ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[0]~0                 ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[0]~0                 ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[0]                  ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[0]                  ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[1]                   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[1]                   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[2]                   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[2]                   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[3]                   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[3]                   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[0]                   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[0]                   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[1]                   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[1]                   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[2]                   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[2]                   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3~0                    ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3~0                    ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~2                     ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~2                     ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~3                     ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~3                     ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0         ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0         ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[3]           ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[3]           ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[2]           ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[2]           ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]           ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]           ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]           ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]           ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0                 ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0                 ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]                  ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]                  ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]                   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]                   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[2]                   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[2]                   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[3]                   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[3]                   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]                   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]                   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[1]                   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[1]                   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[2]                   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[2]                   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3~0                    ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3~0                    ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2                     ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2                     ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~3                     ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~3                     ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                          ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                          ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add0|addcore:adder|datab_node[0]                            ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add0|addcore:adder|datab_node[0]                            ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[7]~0         ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[7]~0         ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[3]           ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[3]           ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[2]           ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[2]           ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[1]           ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[1]           ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[0]           ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[0]           ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[0]~0                 ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[0]~0                 ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[0]                  ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[0]                  ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[1]                   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[1]                   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[2]                   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[2]                   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[3]                   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[3]                   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[0]                   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[0]                   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[1]                   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[1]                   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[2]                   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[2]                   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3~0                    ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3~0                    ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~2                     ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~2                     ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~3                     ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~3                     ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0         ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0         ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[3]           ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[3]           ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[2]           ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[2]           ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]           ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]           ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]           ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]           ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0                 ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0                 ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]                  ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]                  ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]                   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]                   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[2]                   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[2]                   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[3]~3                 ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[3]~3                 ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[3]                  ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[3]                  ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[3]                   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[3]                   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]                   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]                   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[1]                   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[1]                   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[2]                   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[2]                   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3~0                    ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3~0                    ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3                      ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3                      ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2                     ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2                     ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~3                     ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~3                     ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                          ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                          ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add0|addcore:adder|datab_node[0]                            ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add0|addcore:adder|datab_node[0]                            ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[7]~0         ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[7]~0         ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[3]           ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[3]           ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[2]           ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[2]           ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[1]           ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[1]           ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[0]           ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[0]           ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[0]~0                 ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[0]~0                 ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[0]                  ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[0]                  ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[1]                   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[1]                   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[2]                   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[2]                   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[3]                   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[3]                   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[0]                   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[0]                   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[1]                   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[1]                   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[2]                   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[2]                   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3~0                    ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3~0                    ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~2                     ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~2                     ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~3                     ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~3                     ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0         ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0         ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[3]           ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[3]           ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[2]           ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[2]           ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]           ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]           ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]           ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]           ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0                 ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0                 ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]                  ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]                  ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]                   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]                   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[2]                   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[2]                   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[3]                   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[3]                   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]                   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]                   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[1]                   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[1]                   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[2]                   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[2]                   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3~0                    ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3~0                    ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2                     ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2                     ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~3                     ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~3                     ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                          ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                          ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add0|addcore:adder|datab_node[0]                            ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add0|addcore:adder|datab_node[0]                            ; out0             ;
+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                          ; Output Port Name                                                                                   ; Output Port Type ;
+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+------------------+
; |DigitalLogic|CLK_1000                                                                             ; |DigitalLogic|CLK_1000                                                                             ; out              ;
; |DigitalLogic|SETALARM_EN                                                                          ; |DigitalLogic|SETALARM_EN                                                                          ; out              ;
; |DigitalLogic|SETTIME_IN[7]                                                                        ; |DigitalLogic|SETTIME_IN[7]                                                                        ; out              ;
; |DigitalLogic|SETTIME_IN[6]                                                                        ; |DigitalLogic|SETTIME_IN[6]                                                                        ; out              ;
; |DigitalLogic|SECOND[3]                                                                            ; |DigitalLogic|SECOND[3]                                                                            ; pin_out          ;
; |DigitalLogic|STORE_ALARM:inst1|out0[0]                                                            ; |DigitalLogic|STORE_ALARM:inst1|out0[0]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst1|out1[3]                                                            ; |DigitalLogic|STORE_ALARM:inst1|out1[3]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst1|out1[2]                                                            ; |DigitalLogic|STORE_ALARM:inst1|out1[2]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst1|out1[1]                                                            ; |DigitalLogic|STORE_ALARM:inst1|out1[1]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst1|out1[0]                                                            ; |DigitalLogic|STORE_ALARM:inst1|out1[0]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst1|out0[3]                                                            ; |DigitalLogic|STORE_ALARM:inst1|out0[3]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst1|out0[2]                                                            ; |DigitalLogic|STORE_ALARM:inst1|out0[2]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst1|out0[1]                                                            ; |DigitalLogic|STORE_ALARM:inst1|out0[1]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst1|out0[0]~0                                                          ; |DigitalLogic|STORE_ALARM:inst1|out0[0]~0                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst1|out0[1]~1                                                          ; |DigitalLogic|STORE_ALARM:inst1|out0[1]~1                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst1|out0[2]~2                                                          ; |DigitalLogic|STORE_ALARM:inst1|out0[2]~2                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst1|out0[3]~3                                                          ; |DigitalLogic|STORE_ALARM:inst1|out0[3]~3                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst1|out1[0]~0                                                          ; |DigitalLogic|STORE_ALARM:inst1|out1[0]~0                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst1|out1[1]~1                                                          ; |DigitalLogic|STORE_ALARM:inst1|out1[1]~1                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst1|out1[2]~2                                                          ; |DigitalLogic|STORE_ALARM:inst1|out1[2]~2                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst1|out1[3]~3                                                          ; |DigitalLogic|STORE_ALARM:inst1|out1[3]~3                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst9|out0[0]                                                            ; |DigitalLogic|STORE_ALARM:inst9|out0[0]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst9|out1[3]                                                            ; |DigitalLogic|STORE_ALARM:inst9|out1[3]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst9|out1[2]                                                            ; |DigitalLogic|STORE_ALARM:inst9|out1[2]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst9|out1[1]                                                            ; |DigitalLogic|STORE_ALARM:inst9|out1[1]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst9|out1[0]                                                            ; |DigitalLogic|STORE_ALARM:inst9|out1[0]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst9|out0[3]                                                            ; |DigitalLogic|STORE_ALARM:inst9|out0[3]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst9|out0[2]                                                            ; |DigitalLogic|STORE_ALARM:inst9|out0[2]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst9|out0[1]                                                            ; |DigitalLogic|STORE_ALARM:inst9|out0[1]                                                            ; regout           ;
; |DigitalLogic|STORE_ALARM:inst9|out0[0]~0                                                          ; |DigitalLogic|STORE_ALARM:inst9|out0[0]~0                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst9|out0[1]~1                                                          ; |DigitalLogic|STORE_ALARM:inst9|out0[1]~1                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst9|out0[2]~2                                                          ; |DigitalLogic|STORE_ALARM:inst9|out0[2]~2                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst9|out0[3]~3                                                          ; |DigitalLogic|STORE_ALARM:inst9|out0[3]~3                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst9|out1[0]~0                                                          ; |DigitalLogic|STORE_ALARM:inst9|out1[0]~0                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst9|out1[1]~1                                                          ; |DigitalLogic|STORE_ALARM:inst9|out1[1]~1                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst9|out1[2]~2                                                          ; |DigitalLogic|STORE_ALARM:inst9|out1[2]~2                                                          ; out              ;
; |DigitalLogic|STORE_ALARM:inst9|out1[3]~3                                                          ; |DigitalLogic|STORE_ALARM:inst9|out1[3]~3                                                          ; out              ;
; |DigitalLogic|TWO_FOUR:inst7|process_0~3                                                           ; |DigitalLogic|TWO_FOUR:inst7|process_0~3                                                           ; out0             ;
; |DigitalLogic|TWO_FOUR:inst7|process_0~4                                                           ; |DigitalLogic|TWO_FOUR:inst7|process_0~4                                                           ; out0             ;
; |DigitalLogic|TWO_FOUR:inst7|process_0~5                                                           ; |DigitalLogic|TWO_FOUR:inst7|process_0~5                                                           ; out0             ;
; |DigitalLogic|TWO_FOUR:inst7|Y1                                                                    ; |DigitalLogic|TWO_FOUR:inst7|Y1                                                                    ; out              ;
; |DigitalLogic|MOD_60:inst2|process_1~2                                                             ; |DigitalLogic|MOD_60:inst2|process_1~2                                                             ; out0             ;
; |DigitalLogic|MOD_60:inst2|out1~9                                                                  ; |DigitalLogic|MOD_60:inst2|out1~9                                                                  ; out              ;
; |DigitalLogic|MOD_60:inst2|out1~13                                                                 ; |DigitalLogic|MOD_60:inst2|out1~13                                                                 ; out              ;
; |DigitalLogic|MOD_60:inst2|out1[3]                                                                 ; |DigitalLogic|MOD_60:inst2|out1[3]                                                                 ; regout           ;
; |DigitalLogic|MOD_60:inst2|out1[2]~2                                                               ; |DigitalLogic|MOD_60:inst2|out1[2]~2                                                               ; out              ;
; |DigitalLogic|MOD_60:inst2|out1[3]~3                                                               ; |DigitalLogic|MOD_60:inst2|out1[3]~3                                                               ; out0             ;
; |DigitalLogic|MOD_60:inst2|out1[3]~4                                                               ; |DigitalLogic|MOD_60:inst2|out1[3]~4                                                               ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~33                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~33                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~34                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~34                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~35                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~35                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~36                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~36                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~37                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~37                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~38                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~38                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~39                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~39                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~40                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~40                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~41                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~41                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~42                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~42                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~43                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~43                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~44                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~44                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~45                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~45                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~46                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~46                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~47                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~47                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~48                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~48                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~49                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~49                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~50                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~50                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~51                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~51                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~52                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~52                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~53                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~53                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~54                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~54                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~55                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~55                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~56                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~56                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~57                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~57                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~58                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~58                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~59                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~59                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~60                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~60                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~61                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~61                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~62                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~62                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~63                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~63                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~65                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~65                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~66                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~66                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~67                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~67                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~68                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~68                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~69                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~69                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~70                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~70                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~71                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~71                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~72                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~72                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~73                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~73                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~74                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~74                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~75                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~75                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~76                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~76                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~77                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~77                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~78                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~78                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~79                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~79                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~80                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~80                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~81                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~81                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~82                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~82                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~83                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~83                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~84                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~84                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~85                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~85                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~86                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~86                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~87                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~87                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~88                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~88                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~89                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~89                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~90                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~90                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~91                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~91                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~92                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~92                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~93                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~93                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~94                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~94                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped~95                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped~95                                                        ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[31]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[31]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[30]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[30]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[29]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[29]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[28]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[28]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[27]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[27]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[26]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[26]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[25]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[25]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[24]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[24]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[23]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[23]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[22]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[22]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[21]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[21]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[20]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[20]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[19]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[19]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[18]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[18]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[17]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[17]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[16]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[16]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[15]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[15]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[14]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[14]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[13]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[13]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[12]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[12]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[11]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[11]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[10]                                                       ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[10]                                                       ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[9]                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[9]                                                        ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[8]                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[8]                                                        ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[7]                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[7]                                                        ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[6]                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[6]                                                        ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[5]                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[5]                                                        ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[4]                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[4]                                                        ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[3]                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[3]                                                        ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[2]                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[2]                                                        ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[1]                                                        ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[1]                                                        ; regout           ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[1]~2                                                      ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[1]~2                                                      ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[2]~3                                                      ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[2]~3                                                      ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[3]~4                                                      ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[3]~4                                                      ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[4]~5                                                      ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[4]~5                                                      ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[5]~6                                                      ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[5]~6                                                      ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[6]~7                                                      ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[6]~7                                                      ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[7]~8                                                      ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[7]~8                                                      ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[8]~9                                                      ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[8]~9                                                      ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[9]~10                                                     ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[9]~10                                                     ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[10]~11                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[10]~11                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[11]~12                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[11]~12                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[12]~13                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[12]~13                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[13]~14                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[13]~14                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[14]~15                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[14]~15                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[15]~16                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[15]~16                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[16]~17                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[16]~17                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[17]~18                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[17]~18                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[18]~19                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[18]~19                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[19]~20                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[19]~20                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[20]~21                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[20]~21                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[21]~22                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[21]~22                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[22]~23                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[22]~23                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[23]~24                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[23]~24                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[24]~25                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[24]~25                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[25]~26                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[25]~26                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[26]~27                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[26]~27                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[27]~28                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[27]~28                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[28]~29                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[28]~29                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[29]~30                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[29]~30                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[30]~31                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[30]~31                                                    ; out              ;
; |DigitalLogic|JUDGE_ALARM:inst12|stopped[31]~32                                                    ; |DigitalLogic|JUDGE_ALARM:inst12|stopped[31]~32                                                    ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|div1~3                                                              ; |DigitalLogic|CHIMEBELL:inst19|div1~3                                                              ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|div1~4                                                              ; |DigitalLogic|CHIMEBELL:inst19|div1~4                                                              ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|div1~5                                                              ; |DigitalLogic|CHIMEBELL:inst19|div1~5                                                              ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|clk_1~1                                                             ; |DigitalLogic|CHIMEBELL:inst19|clk_1~1                                                             ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|div2~3                                                              ; |DigitalLogic|CHIMEBELL:inst19|div2~3                                                              ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|div2~4                                                              ; |DigitalLogic|CHIMEBELL:inst19|div2~4                                                              ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|div2~5                                                              ; |DigitalLogic|CHIMEBELL:inst19|div2~5                                                              ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|clk_2~1                                                             ; |DigitalLogic|CHIMEBELL:inst19|clk_2~1                                                             ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|clk_1                                                               ; |DigitalLogic|CHIMEBELL:inst19|clk_1                                                               ; regout           ;
; |DigitalLogic|CHIMEBELL:inst19|div3~4                                                              ; |DigitalLogic|CHIMEBELL:inst19|div3~4                                                              ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|div3~5                                                              ; |DigitalLogic|CHIMEBELL:inst19|div3~5                                                              ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|div3~6                                                              ; |DigitalLogic|CHIMEBELL:inst19|div3~6                                                              ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|div3~7                                                              ; |DigitalLogic|CHIMEBELL:inst19|div3~7                                                              ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|clk_3~1                                                             ; |DigitalLogic|CHIMEBELL:inst19|clk_3~1                                                             ; out              ;
; |DigitalLogic|CHIMEBELL:inst19|clk_2                                                               ; |DigitalLogic|CHIMEBELL:inst19|clk_2                                                               ; regout           ;
; |DigitalLogic|CHIMEBELL:inst19|div1[2]                                                             ; |DigitalLogic|CHIMEBELL:inst19|div1[2]                                                             ; regout           ;
; |DigitalLogic|CHIMEBELL:inst19|div1[1]                                                             ; |DigitalLogic|CHIMEBELL:inst19|div1[1]                                                             ; regout           ;
; |DigitalLogic|CHIMEBELL:inst19|div1[0]                                                             ; |DigitalLogic|CHIMEBELL:inst19|div1[0]                                                             ; regout           ;
; |DigitalLogic|CHIMEBELL:inst19|div2[2]                                                             ; |DigitalLogic|CHIMEBELL:inst19|div2[2]                                                             ; regout           ;
; |DigitalLogic|CHIMEBELL:inst19|div2[1]                                                             ; |DigitalLogic|CHIMEBELL:inst19|div2[1]                                                             ; regout           ;
; |DigitalLogic|CHIMEBELL:inst19|div2[0]                                                             ; |DigitalLogic|CHIMEBELL:inst19|div2[0]                                                             ; regout           ;
; |DigitalLogic|CHIMEBELL:inst19|div3[3]                                                             ; |DigitalLogic|CHIMEBELL:inst19|div3[3]                                                             ; regout           ;
; |DigitalLogic|CHIMEBELL:inst19|div3[2]                                                             ; |DigitalLogic|CHIMEBELL:inst19|div3[2]                                                             ; regout           ;
; |DigitalLogic|CHIMEBELL:inst19|div3[1]                                                             ; |DigitalLogic|CHIMEBELL:inst19|div3[1]                                                             ; regout           ;
; |DigitalLogic|CHIMEBELL:inst19|div3[0]                                                             ; |DigitalLogic|CHIMEBELL:inst19|div3[0]                                                             ; regout           ;
; |DigitalLogic|CHIMEBELL:inst19|clk_3                                                               ; |DigitalLogic|CHIMEBELL:inst19|clk_3                                                               ; regout           ;
; |DigitalLogic|MOD_60:inst2|Equal0~0                                                                ; |DigitalLogic|MOD_60:inst2|Equal0~0                                                                ; out0             ;
; |DigitalLogic|MOD_60:inst2|Equal1~0                                                                ; |DigitalLogic|MOD_60:inst2|Equal1~0                                                                ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|Equal0~0                                                            ; |DigitalLogic|CHIMEBELL:inst19|Equal0~0                                                            ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|Equal1~0                                                            ; |DigitalLogic|CHIMEBELL:inst19|Equal1~0                                                            ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|Equal2~0                                                            ; |DigitalLogic|CHIMEBELL:inst19|Equal2~0                                                            ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[3]       ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[3]       ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[2]       ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[2]       ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[1]       ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[1]       ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[0]       ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[0]       ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[0]~0             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[0]~0             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[0]              ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[0]              ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[0]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[1]~1             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[1]              ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[1]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[1]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[2]~2             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[2]~2             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[2]              ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[2]              ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[2]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[2]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[3]~3             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[3]~3             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[3]              ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[3]              ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[3]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[3]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[0]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[0]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[1]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[1]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[2]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[2]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3~0                ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3~0                ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3                  ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3                  ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[0]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[1]~0             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[1]~0             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[1]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[1]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[2]~1             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[2]~1             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[2]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[2]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~1                 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~2                 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~2                 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~3                 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~3                 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[2]       ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[2]       ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]       ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]       ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]       ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]       ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]              ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]              ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[0]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[1]~1             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[1]              ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[2]~2             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[2]~2             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[2]              ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[2]              ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[2]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[2]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[1]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[1]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[0]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]~0             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]~0             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~1                 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2                 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2                 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~3                 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~3                 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[2]       ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[2]       ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[1]       ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[1]       ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[0]       ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[0]       ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[0]~0             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[0]~0             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[0]              ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[0]              ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[0]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[1]~1             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[1]              ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[1]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[1]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[2]~2             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[2]~2             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[2]              ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[2]              ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[2]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[2]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[0]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[0]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[1]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[1]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[0]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[1]~0             ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[1]~0             ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[1]               ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[1]               ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~1                 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~2                 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~2                 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~3                 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~3                 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |DigitalLogic|CHIMEBELL:inst19|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[7]~0         ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[7]~0         ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[3]           ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[3]           ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[2]           ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[2]           ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[1]           ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[1]           ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[0]           ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[0]           ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[0]~0                 ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[0]~0                 ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[0]                  ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[0]                  ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[1]                   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[1]                   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[2]                   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[2]                   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[3]                   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[3]                   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[0]                   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[0]                   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[1]                   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[1]                   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[2]                   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[2]                   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3~0                    ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3~0                    ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~2                     ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~2                     ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~3                     ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~3                     ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0         ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0         ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[3]           ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[3]           ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[2]           ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[2]           ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]           ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]           ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]           ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]           ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0                 ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0                 ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]                  ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]                  ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]                   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]                   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[2]                   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[2]                   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[3]                   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[3]                   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]                   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]                   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[1]                   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[1]                   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[2]                   ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[2]                   ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3~0                    ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3~0                    ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2                     ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2                     ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~3                     ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~3                     ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                          ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                          ; out0             ;
; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add0|addcore:adder|datab_node[0]                            ; |DigitalLogic|MOD_24:inst6|lpm_add_sub:Add0|addcore:adder|datab_node[0]                            ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[7]~0         ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[7]~0         ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[3]           ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[3]           ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[2]           ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[2]           ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[1]           ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[1]           ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[0]           ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[0]           ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[0]~0                 ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[0]~0                 ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[0]                  ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[0]                  ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[1]                   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[1]                   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[2]                   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[2]                   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[3]                   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[3]                   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[0]                   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[0]                   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[1]                   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[1]                   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[2]                   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[2]                   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3~0                    ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3~0                    ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~2                     ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~2                     ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~3                     ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~3                     ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0         ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0         ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[3]           ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[3]           ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[2]           ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[2]           ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]           ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]           ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]           ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]           ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0                 ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0                 ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]                  ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]                  ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]                   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]                   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[2]                   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[2]                   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[3]~3                 ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[3]~3                 ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[3]                  ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[3]                  ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[3]                   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[3]                   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]                   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]                   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[1]                   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[1]                   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[2]                   ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[2]                   ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3~0                    ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3~0                    ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3                      ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3                      ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2                     ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2                     ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~3                     ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~3                     ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                          ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                          ; out0             ;
; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add0|addcore:adder|datab_node[0]                            ; |DigitalLogic|MOD_60:inst2|lpm_add_sub:Add0|addcore:adder|datab_node[0]                            ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[7]~0         ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[7]~0         ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[3]           ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[3]           ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[2]           ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[2]           ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[1]           ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[1]           ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[0]           ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[0]           ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[0]~0                 ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[0]~0                 ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[0]                  ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[0]                  ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[1]                   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[1]                   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[2]                   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[2]                   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[3]                   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[3]                   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[0]                   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[0]                   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[1]                   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[1]                   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[2]                   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[2]                   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3~0                    ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3~0                    ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~2                     ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~2                     ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~3                     ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~3                     ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0         ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0         ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[3]           ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[3]           ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[2]           ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[2]           ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]           ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]           ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]           ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]           ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0                 ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0                 ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]                  ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]                  ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]                   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]                   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[2]                   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[2]                   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[3]                   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[3]                   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]                   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]                   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[1]                   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[1]                   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[2]                   ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[2]                   ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3~0                    ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3~0                    ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2                     ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2                     ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~3                     ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~3                     ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                          ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add0|addcore:adder|datab_node[0]~0                          ; out0             ;
; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add0|addcore:adder|datab_node[0]                            ; |DigitalLogic|MOD_60:inst3|lpm_add_sub:Add0|addcore:adder|datab_node[0]                            ; out0             ;
+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Jun 06 16:54:18 2023
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off DigitalLogic -c DigitalLogic
Info: Using vector source file "C:/Users/10988/Desktop/shudian//alarmk15=11/DigitalLogic.vwf"
Info: Overwriting simulation input file with simulation results
    Info: A backup of DigitalLogic.vwf called DigitalLogic.sim_ori.vwf has been created in the db folder
Info: Simulation end time 100.0 us did not reach the end of the input vector, which ended at 14.4 s
Warning: Can't find signal in vector source file for input pin "|DigitalLogic|CLK_1000"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Warning: Found clock-sensitive change during active clock edge at time 35.95 ns on register "|DigitalLogic|MOD_60:inst3|out0[0]"
Warning: Found clock-sensitive change during active clock edge at time 35.95 ns on register "|DigitalLogic|MOD_60:inst3|out1[3]"
Warning: Found clock-sensitive change during active clock edge at time 35.95 ns on register "|DigitalLogic|MOD_60:inst3|out1[2]"
Warning: Found clock-sensitive change during active clock edge at time 35.95 ns on register "|DigitalLogic|MOD_60:inst3|out0[3]"
Warning: Found clock-sensitive change during active clock edge at time 35.95 ns on register "|DigitalLogic|MOD_60:inst3|out0[2]"
Warning: Found clock-sensitive change during active clock edge at time 309.0 ns on register "|DigitalLogic|JUDGE_ALARM:inst12|stopped[0]"
Warning: Found clock-sensitive change during active clock edge at time 309.0 ns on register "|DigitalLogic|JUDGE_ALARM:inst12|alarm_state"
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      53.94 %
Info: Number of transitions in simulation is 109054497
Info: Vector file DigitalLogic.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II Simulator was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 162 megabytes
    Info: Processing ended: Tue Jun 06 16:55:00 2023
    Info: Elapsed time: 00:00:42
    Info: Total CPU time (on all processors): 00:00:11


