# 1 数值的二进制表示
## 1.1 进制转化
数码:每个数位上允许的数的集合
基数:数码的元素个数
位权:数码'1'在不同数位上代表的值
[[CourseInfo/大一上/高数上/高数(上)|高数(上)]]
二进制:B
八进制:Q
十六进制:H
十进制:D
### 1.1.1 十进制->二进制
注意:一个十进制未必有对应的二进制数,如Π

**整数**:除基取余法
注意此时(读法倒着读)
![image.png](http://verification.fengzhongzhihan.top/202309141519635.png)
直到被除数是1为止
**小数**:乘基取整法
注意此时(读法正着读)
直到小数部分是0为止

<img src="http://verification.fengzhongzhihan.top/202307111548779.png" alt="image-20230711154828715" style="zoom:50%;" />
对于无法完全化成二进制的小数来说,取精度即可
![image.png|550](http://verification.fengzhongzhihan.top/202307221050638.png)


### 1.1.2 **二进制->八进制**

直接三个三个一组读即可

举例:11100101.01->(345.2)

### 1.1.3 **二进制->十六进制**
A 10 B 11 C 12 D 13 E 14 F 15
同理:每四个为一组读,不同的是小数从左往右读,整数从右往左读,不够4位补0
![image.png](http://verification.fengzhongzhihan.top/202307221042557.png)

## 1.2 原码,反码,补码
- 正数
	- 原码反码补码都是本身
- 负数
	- 反码:原数符号位不变,其余按位取反
	  - 补码:反码+1
- 已知原码求补码
	- 原码的符号位不变,其余按位取反+1
- 已知补码求原码
	- 补码的符号位不变,其余按位取反+1
- 码的位数包含了小数点前的位数

**原码**
- 表示的数范围(以八位为例) 
- 乘除方便,加减法复杂

**补码**
- +0和-0的补码是唯一的
- 表示负数的范围比原码
	- 整数,少了-1,变为-128
	- ![image.png](http://verification.fengzhongzhihan.top/202309141539359.png)
	- 小数 是-1
- 减法原则[x-y]补码=[x]补码+[-y]补码
	- 因此加减法可以用一个电路实现
- 只有补码能够实现x补+[-x]补=0

**移码**
- 与补码的符号位相反
- 一般用作浮点数的阶码

## 1.3 定点数和浮点数
定点数:小数点位置固定不变的数
- 无符号整数
- 有符号整数
- 带符号定点小数(纯小数)

**浮点数**:小数点位置是浮动的
形式:![image.png](http://verification.fengzhongzhihan.top/202309141544253.png)
![image.png](http://verification.fengzhongzhihan.top/202309141544110.png)
实际中:阶码常用移码,尾码常用补码

规格化的浮点数
- 尾数是纯小数
- 小数点后的第一位是1

原码能表示的范围
m表示阶码的位数,k表示尾数的位数
![image.png](http://verification.fengzhongzhihan.top/202309141554437.png)
补码相比原码:差别在于整数负数最低可以取-128,小数部分可以直接取-1
![image.png](http://verification.fengzhongzhihan.top/202309141554344.png)

## 1.4 编码

### 1.4.1 **BCD码**
binary coded decimal
用二进制对十进制进行编码

分类

- 8421(与正常二进制不同!)
- 2421
- 余三码(8421+011)

**8421与十进制之间的转化**

将十进制的每一位转化为4位再读

**8421与2421**

由于只有后三位的权重不同,因此到4都是一样的

![image-20230711164142797|350](http://verification.fengzhongzhihan.top/202307111641038.png)

5-8取9的自补码即可
**例题**
![image.png](http://verification.fengzhongzhihan.top/202307221055598.png)
![image.png|475](http://verification.fengzhongzhihan.top/202307221057347.png)
![image.png](http://verification.fengzhongzhihan.top/202307221058320.png)

### 1.4.2 ASCII码
American standard code for information interchange
![image.png|500](http://verification.fengzhongzhihan.top/202309141607860.png)

### 1.4.3 **可靠性编码**
码距:两个码字对齐之后,不同的位数
单位间码距:码距=1

**格雷码**
特点
- 任意两个相邻的数,格雷码只有一位不同,在状态转换时只有一位信号发生变化，不易出错
- 取法:直接符号位取下来,然后从右到左两两异或运算即可<img src="http://verification.fengzhongzhihan.top/202307111652149.png" alt="image-20230711165228076" style="zoom:50%;" />
**例题**
- ![](http://verification.fengzhongzhihan.top/202307221100450.png)

如何把**格雷码转化为二进制码?**
![image.png](http://verification.fengzhongzhihan.top/202307221101798.png)
![image.png](http://verification.fengzhongzhihan.top/202307221102907.png)
## 1.5 校验码
目的:判断信息是否出错(出错1 未出错0)

定义:将有效信息和校验信息按一定规律编制的代码

### 1.5.1 奇偶校验
设置一个校验位构成校验码(开销最小)
- 奇校验和偶校验

局限性
- 当两位数字发生出错,无法纠错
- 可以发现奇数位错误,不能确定出错位置
### 1.5.2 水平垂直校验
1. 将有效信息+校验位构成校验码
2. 将若干校验码作为一组,配一个校验字
![image.png](http://verification.fengzhongzhihan.top/202309141615976.png)
![image.png](http://verification.fengzhongzhihan.top/202309141615647.png)

先检查水平方向是否有错误,再检查竖直方向是否有错
性能:发现两位错误,纠正一位错误

### 1.5.3 海明校验
思路:在一个7位的数据中，单个数据位出错有7种可能 ，因此3个错误控制位就可以确定是否出 错及哪一位出错

编码方法
- 在位序是2的整数次幂的位置放置 校验位
- 其他位置放置有效信息
![image.png](http://verification.fengzhongzhihan.top/202309141618633.png)
- 校验位1覆盖了所有数据位位置序号的二进制表示倒数第一位是1的数据
- 校验位2覆盖了所有数据位位置序号的二进制表示倒数第二位是1的数据
- 以此类推...

校验方法
- 当第i组中1的个数为偶数时，gi=0;否则gi=1 
- 错误字G(=g1g2...gr)指明是否出错以及错误位置 
	- 当G等于全0时，代码无错误 
	- 当G不等于0时，代码有错，G指明了出错位置
- 实例
- ![image.png|500](http://verification.fengzhongzhihan.top/202309141619983.png)
能发现和纠正一位错误,不能识别多位错误
![image.png|475](http://verification.fengzhongzhihan.top/202309141620693.png)

**例题**
请诸位为乌有国王出个主意：500桶酒，其中1 桶是毒酒；48小时后要举行酒会；毒酒喝下去 会在之后的第23-24小时内毒死人；国王决定用 囚犯来试酒，不介意囚犯死多少，只要求用最 少的囚犯来测试出哪一桶是毒酒，问最少需要 多少囚犯才能保证找出毒酒？

2
# 2 逻辑代数和函数化简

## 2.1 逻辑代数和逻辑门

数字电路又称为**逻辑电路**,相应的研究工具是**逻辑代数**(布尔代数)
- 与(AB) 
- 或(A+B)
- 非($A^{-1}$)
- 异或(+)
- 同或(·)

对应的逻辑符号分别为
![image.png|103](http://verification.fengzhongzhihan.top/202309141914660.png)
![image.png|125](http://verification.fengzhongzhihan.top/202309141914652.png)
![image.png|130](http://verification.fengzhongzhihan.top/202309141915747.png)
![image.png|168](http://verification.fengzhongzhihan.top/202309141919482.png)
![image.png|196](http://verification.fengzhongzhihan.top/202309141919663.png)

图形(逻辑)符号
![image.png|475](http://verification.fengzhongzhihan.top/202309141917024.png)

## 2.2 概念
**真值表**:列举输入输出并画出对应的表

>怎样由一个真值表写出逻辑表达式?

1. 把真值表中函数值等于1的变量组合挑出来
2. 变量值为1的写成原变量，变量值为0的写成反变量，把组合中各变量相乘
3. 然后把这些乘积项相加，就得到相应的逻辑表达式
**与的优先级高于或**

**逻辑图**:用逻辑符号表示每一个逻辑单元

**最小项**:包含所有变量的乘积项(与形式)(每个变量只能出现一次(可以以非的形式存在))
- n个逻辑变量有$2^n$个最小项
- 对于最小项而言,有且仅有一组变量使得其值为1
- ![image.png|375](http://verification.fengzhongzhihan.top/202309211617058.png)
- 求最小项之和标准形式
	- 直接写真值表一个一个列举
**相邻最小项**:最小项中只有一个变量互为反变量,其余变量都相同
最小项$ABC$和 $ABC^{-1}$就是相邻最小项
**最大项**:包含所有变量的或形式,其余与最小项相同
- n个逻辑变量有$2^n$个最大项
- 对于最大项而言,有且只有一组变量使得其值为0
- ![image.png](http://verification.fengzhongzhihan.top/202309211617506.png)


**卡诺图**:逻辑上相邻的最小项几何上也相邻地排列起来卡诺图
![image.png](http://verification.fengzhongzhihan.top/202309141935969.png)

![image.png|425](http://verification.fengzhongzhihan.top/202307221104194.png)
![image.png|475](http://verification.fengzhongzhihan.top/202307221105948.png)
![image.png|550](http://verification.fengzhongzhihan.top/202307221106548.png)
从左到右:与门,或门,与非门.或非门
![image.png|625](http://verification.fengzhongzhihan.top/202307221108173.png)
从左到右:异或,同或

**逻辑函数的相等**:输入相同且输出相同
![image.png|500](http://verification.fengzhongzhihan.top/202309141937400.png)
## 2.3 公式
交换律,结合率要满足符号相同

分配律:
![image.png|256](http://verification.fengzhongzhihan.top/202309141939935.png)

**常用公式**
![image.png|425](http://verification.fengzhongzhihan.top/202309141942647.png)
吸收率第二行:将A拆成A(1+B)
包含率第一行:将BC拆成BC(A+A-)

**反演规则**(摩根定律)
- 可以**整体**使用反演律(套娃)
- 需要按照运算符号的优先顺序
![image.png|312](http://verification.fengzhongzhihan.top/202309141958211.png)

**对偶函数**
- 常量取反,与或互换,保持顺序不变
- 逻辑函数相等,则对偶函数相等
- 注意也需要注意运算符号
![image.png](http://verification.fengzhongzhihan.top/202309142006477.png)
**展开定理**
定义;对任何函数表达式可按其中某个变量将其展开为两部分之和，或两部分之积的形式
![image.png](http://verification.fengzhongzhihan.top/202309142011903.png)
## 2.4 单输出函数化简
逻辑函数的表达方法
- 真值表
- 逻辑表达式
- 逻辑图
- 卡诺图
真值表相同,卡诺图相同,其余未必相同

标准形式
- 积之和(与-或)
- 和之积(或-与)

化简方法
### 2.4.1 代数法
最简式标准
- 乘积项最少
- 变量少

方法
![image.png|475](http://verification.fengzhongzhihan.top/202309142023913.png)


举例
![image.png|475](http://verification.fengzhongzhihan.top/202309142027036.png)

![image.png|400](http://verification.fengzhongzhihan.top/202309142027779.png)

### 2.4.2 卡诺图法
每一个格子对应一个最大(小)项,且两个相邻格子只有一个变量不同(很像gray码)
- 是真值表的二维形式
- 具有对称性,每一个变量以原变量和反变量的形式将卡诺图各分一半
- 如果不完整的话,可以补,也可以直接填(根据区域填)
不同个数输入变量的写法不同
- 二输入![image.png|150](http://verification.fengzhongzhihan.top/202309211620958.png)

- 三输入![image.png|225](http://verification.fengzhongzhihan.top/202309211620242.png)

- 四输入![image.png|200](http://verification.fengzhongzhihan.top/202309211620195.png)
- 五输入![image.png](http://verification.fengzhongzhihan.top/202309211917058.png)

注意:
- 写出来的式子未必是最简式,还需要进行化简
- 各最小项可以进行重复利用
- 逻辑函数的化简结果可能不唯一

化简方法
1. 先找8,4,2,1...个数的矩形
2. 找出来相邻的1,注意5重图有对称性
3. 找到的矩形数目越小越好
4. 若0的数目远远小于1的数目,可以进行圈0法取逆即可

如果求连乘的情况,则标为0,直接找1即可,或者找0取逆也行
## 2.5 多输出函数的化简
背景:加法器有进位

问题:将多输出函数转化为多个单输出函数计算,可能会错过**全局最优**
- 全局最优:使得电路的成本最小(即电线的个数)
- 因此,我们需要将公共部分提取出来,以与或式为例,则将相同与项提取出来

![image.png|400](http://verification.fengzhongzhihan.top/202309211923002.png)


## 2.6 有约束函数化简

逻辑函数的输入
- 无约束
- 有约束
	- 如8421码,无法输入4位以上
	- 在卡诺图中用* 号表示受约束的项
	- 找矩形的时候把* 当作1来使用,最后写答案的时候需要给出约束条件
	- * 也可以用作0

## 2.7 形式转换
与-或 :画卡诺图找1
与-或 非:画卡诺图找0
或-与式:在最大项找


与或式转化为与非与非式
![image.png](http://verification.fengzhongzhihan.top/202310041710978.png)

与或式转化为或与式
![image.png|475](http://verification.fengzhongzhihan.top/202309211945068.png)





















# 3 组合逻辑电路
数字电路分类
- 组合逻辑电路
	- 仅和当前输入状态有关
- 时序逻辑电路
	- 还与过去的输入状态有关

## 3.1 逻辑赋值和等价逻辑门
逻辑赋值:建立电路状态和逻辑状态之间的关系,使用逻辑代数的方式分析电路
- 电路中常用高低点平来分布表示1/0
- 正逻辑:高1低0
- 负逻辑:低1高0

等价逻辑门:如果几个逻辑门的实际用途相同,则称为等价逻辑门
- ![image.png|250](http://verification.fengzhongzhihan.top/202310041717487.png)
- 同样,正逻辑或非<=>负逻辑与非
## 3.2 分析

直接分析电路图写出表达式化简即可
![image.png](http://verification.fengzhongzhihan.top/202310041720348.png)
![image.png|400](http://verification.fengzhongzhihan.top/202310041721119.png)
![image.png|450](http://verification.fengzhongzhihan.top/202310041727255.png)

注意
- 输出端为'o'表示对信号取反
- 输入端为'o'强调信号对低电平有效
## 3.3 编码器和译码器

### 3.3.1 编码器
- 将信号转化为相应代码
- 多->少
- BCD,ASCII
![image.png|425](http://verification.fengzhongzhihan.top/202310041730075.png)

**信号编码器:**
对N个有效信号进行编码,则代码位数r满足$$2^r>=N+1$$
![image.png|275](http://verification.fengzhongzhihan.top/202310041733660.png)
注意
- 任何时刻最多只有一个信号有效
- 各信号为高电平的时候有效

**BCD编码器**
![image.png|300](http://verification.fengzhongzhihan.top/202310041738129.png)
- 思路:把每一个有该位的数字都取或

**优先编码器**
当多个信号同时有效时只处理其中优先级最高的信号

![image.png](http://verification.fengzhongzhihan.top/202310041741053.png)

![image.png](http://verification.fengzhongzhihan.top/202310041743130.png)



### 3.3.2 译码器
- 将代码转化成相应信号
- 指令译码器,二进制译码器
![image.png|475](http://verification.fengzhongzhihan.top/202310041731037.png)
特点:每个输出信号对应着每个输入信号的最小项

**二进制译码器**
特点:
- 使能输入端为有效电平时，对应每一组输入代码仅一个输出端为有效电平，其余
输出端为无效电平
- 有效电平可以是高电平 称为高电平译码.也可以是低电平 称为低电平译码
以**三八译码器**为例

![image.png|525](http://verification.fengzhongzhihan.top/202310041746511.png)
![image.png|350](http://verification.fengzhongzhihan.top/202310041746423.png)

**例题**
![image.png|450](http://verification.fengzhongzhihan.top/202310041747698.png)
![image.png|450](http://verification.fengzhongzhihan.top/202310041747095.png)

**结构优化**
直接译码:输出信号仅由一级运算得到
- 计算公式:线数=输入代码位数* 输出信号个数

进一步优化减少线数
**双极译码**
输出信号位数为n
用n/2的位数交叉即可
![image.png|475](http://verification.fengzhongzhihan.top/202310041753563.png)
总线数=$$2*2^n+n/2*2^{n/2}*2$$

P94 练习三
1 3 4
10 1024 译码器采用最佳双极结构能减少多少译码线数？

## 3.4 设计

步骤:先写出来真值表->卡诺图->表达式
- 注意:不会发生的情况就记作*
**例子**
红绿灯
![image.png|475](http://verification.fengzhongzhihan.top/202310041800403.png)

![image.png|425](http://verification.fengzhongzhihan.top/202310041802798.png)
![image.png|425](http://verification.fengzhongzhihan.top/202310041803567.png)

![image.png|475](http://verification.fengzhongzhihan.top/202310041804190.png)
## 3.5 加法器
![image.png](http://verification.fengzhongzhihan.top/202310041806647.png)

### 3.5.1 半加器
只考虑两个输入,不考虑进位的加法单元
![image.png|500](http://verification.fengzhongzhihan.top/202310041810627.png)
但半加器无法解决进位问题,需要加入前级进位端
### 3.5.2 全加器
保留个位端
![image.png|309](http://verification.fengzhongzhihan.top/202310041817857.png)
进位端
![image.png|229](http://verification.fengzhongzhihan.top/202310041817929.png)

![image.png|350](http://verification.fengzhongzhihan.top/202310041828742.png)



也可以进行两个半加实现一个全加
![image.png](http://verification.fengzhongzhihan.top/202310041822390.png)
### 3.5.3 多位加法器
串行加法器
![image.png](http://verification.fengzhongzhihan.top/202310041826517.png)

加法器速度主要取决于传递速度
- 因为传递经过的门电路级数通常超过全加器的门电路级数
- 进位传递逻辑称为进位链结构

**并行加法器**
直接根据公式写出要算的东西,不需要等待传递结果
![image.png|500](http://verification.fengzhongzhihan.top/202310041830589.png)


四位并行进位加法器
- 组内并行,组间串行
![image.png](http://verification.fengzhongzhihan.top/202310041831496.png)
- 组内并行,组间并行
![image.png](http://verification.fengzhongzhihan.top/202310041832115.png)


## 3.6 组合逻辑电路中的竞争

原因:由于门电路存在传输延迟
出现现象称为"竞争冒险"
![image.png|475](http://verification.fengzhongzhihan.top/202310042133678.png)
**解决方法**
接入滤波电容
- 利用电容上电压不能突变,只适用于低速系统
增加冗余项
- 仅适用于简单系统
采用选通控制
- 不使用变化的信号而使用稳定后的信号
- 地址允许信号来进行判断
# 4 时序逻辑电路

# 5 锁存器和触发器
# 6 时序逻辑电路