Fitter report for motor
Mon Jan 30 18:03:55 2017
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |motor|top:Utop|snookermifforreal:dataUnit|altsyncram:altsyncram_component|altsyncram_vp71:auto_generated|ALTSYNCRAM
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Mon Jan 30 18:03:55 2017           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; motor                                           ;
; Top-level Entity Name              ; motor                                           ;
; Family                             ; Cyclone IV GX                                   ;
; Device                             ; EP4CGX22CF19C6                                  ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,223 / 21,280 ( 6 % )                          ;
;     Total combinational functions  ; 1,117 / 21,280 ( 5 % )                          ;
;     Dedicated logic registers      ; 599 / 21,280 ( 3 % )                            ;
; Total registers                    ; 599                                             ;
; Total pins                         ; 49 / 167 ( 29 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 2,048 / 774,144 ( < 1 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 80 ( 0 % )                                  ;
; Total GXB Receiver Channel PCS     ; 0 / 4 ( 0 % )                                   ;
; Total GXB Receiver Channel PMA     ; 0 / 4 ( 0 % )                                   ;
; Total GXB Transmitter Channel PCS  ; 0 / 4 ( 0 % )                                   ;
; Total GXB Transmitter Channel PMA  ; 0 / 4 ( 0 % )                                   ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; AUTO                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.29        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  45.8%      ;
;     Processors 3-4         ;  41.7%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; switch0       ; Incomplete set of assignments ;
; switch1       ; Incomplete set of assignments ;
; switch2       ; Incomplete set of assignments ;
; switch3       ; Incomplete set of assignments ;
; toggle_await  ; Incomplete set of assignments ;
; TXD           ; Incomplete set of assignments ;
; TXD_computer  ; Incomplete set of assignments ;
; DataLoad      ; Incomplete set of assignments ;
; topOstate[0]  ; Incomplete set of assignments ;
; topOstate[1]  ; Incomplete set of assignments ;
; topOstate[2]  ; Incomplete set of assignments ;
; topOstate[3]  ; Incomplete set of assignments ;
; topOstate[4]  ; Incomplete set of assignments ;
; topOstate[5]  ; Incomplete set of assignments ;
; topOstate[6]  ; Incomplete set of assignments ;
; topOstate[7]  ; Incomplete set of assignments ;
; pwm0          ; Incomplete set of assignments ;
; pwm1          ; Incomplete set of assignments ;
; pwm2          ; Incomplete set of assignments ;
; pwm3          ; Incomplete set of assignments ;
; direction0    ; Incomplete set of assignments ;
; direction1    ; Incomplete set of assignments ;
; direction2    ; Incomplete set of assignments ;
; direction3    ; Incomplete set of assignments ;
; trigger0      ; Incomplete set of assignments ;
; trigger1      ; Incomplete set of assignments ;
; trigger2      ; Incomplete set of assignments ;
; trigger3      ; Incomplete set of assignments ;
; state_out[0]  ; Incomplete set of assignments ;
; state_out[1]  ; Incomplete set of assignments ;
; state_out[2]  ; Incomplete set of assignments ;
; state_out[3]  ; Incomplete set of assignments ;
; state_out[4]  ; Incomplete set of assignments ;
; state_out[5]  ; Incomplete set of assignments ;
; state_out[6]  ; Incomplete set of assignments ;
; rst           ; Incomplete set of assignments ;
; send          ; Incomplete set of assignments ;
; DI            ; Incomplete set of assignments ;
; EN            ; Incomplete set of assignments ;
; gclk          ; Incomplete set of assignments ;
; COM           ; Incomplete set of assignments ;
; zynq_input[1] ; Incomplete set of assignments ;
; zynq_input[0] ; Incomplete set of assignments ;
; zynq_input[2] ; Incomplete set of assignments ;
; echo0         ; Incomplete set of assignments ;
; echo1         ; Incomplete set of assignments ;
; echo2         ; Incomplete set of assignments ;
; echo3         ; Incomplete set of assignments ;
; RXD_in        ; Incomplete set of assignments ;
+---------------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1837 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1837 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1827    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/raphy/robotSnooker 2015-2016/VHDL/Motor/motor.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 1,223 / 21,280 ( 6 % )    ;
;     -- Combinational with no register       ; 624                       ;
;     -- Register only                        ; 106                       ;
;     -- Combinational with a register        ; 493                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 408                       ;
;     -- 3 input functions                    ; 263                       ;
;     -- <=2 input functions                  ; 446                       ;
;     -- Register only                        ; 106                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 659                       ;
;     -- arithmetic mode                      ; 458                       ;
;                                             ;                           ;
; Total registers*                            ; 599 / 22,031 ( 3 % )      ;
;     -- Dedicated logic registers            ; 599 / 21,280 ( 3 % )      ;
;     -- I/O registers                        ; 0 / 751 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 100 / 1,330 ( 8 % )       ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 49 / 167 ( 29 % )         ;
;     -- Clock pins                           ; 1 / 6 ( 17 % )            ;
;     -- Dedicated input pins                 ; 0 / 16 ( 0 % )            ;
;                                             ;                           ;
; Global signals                              ; 5                         ;
; M9Ks                                        ; 1 / 84 ( 1 % )            ;
; Total block memory bits                     ; 2,048 / 774,144 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 774,144 ( 1 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 5 / 20 ( 25 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; GXB Receiver channel PCSs                   ; 0 / 4 ( 0 % )             ;
; GXB Receiver channel PMAs                   ; 0 / 4 ( 0 % )             ;
; GXB Transmitter channel PCSs                ; 0 / 4 ( 0 % )             ;
; GXB Transmitter channel PMAs                ; 0 / 4 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 2% / 1% / 2%              ;
; Peak interconnect usage (total/H/V)         ; 11% / 9% / 14%            ;
; Maximum fan-out                             ; 513                       ;
; Highest non-global fan-out                  ; 100                       ;
; Total fan-out                               ; 5693                      ;
; Average fan-out                             ; 2.97                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1223 / 21280 ( 6 % ) ; 0 / 21280 ( 0 % )              ;
;     -- Combinational with no register       ; 624                  ; 0                              ;
;     -- Register only                        ; 106                  ; 0                              ;
;     -- Combinational with a register        ; 493                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 408                  ; 0                              ;
;     -- 3 input functions                    ; 263                  ; 0                              ;
;     -- <=2 input functions                  ; 446                  ; 0                              ;
;     -- Register only                        ; 106                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 659                  ; 0                              ;
;     -- arithmetic mode                      ; 458                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 599                  ; 0                              ;
;     -- Dedicated logic registers            ; 599 / 21280 ( 3 % )  ; 0 / 21280 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 100 / 1330 ( 8 % )   ; 0 / 1330 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 49                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )       ; 0 / 80 ( 0 % )                 ;
; Total memory bits                           ; 2048                 ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                              ;
; M9K                                         ; 1 / 84 ( 1 % )       ; 0 / 84 ( 0 % )                 ;
; Clock control block                         ; 5 / 24 ( 20 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 5694                 ; 5                              ;
;     -- Registered Connections               ; 1911                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 19                   ; 0                              ;
;     -- Output Ports                         ; 30                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                       ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; COM           ; A11   ; 8        ; 23           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DI            ; M17   ; 5        ; 52           ; 15           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; EN            ; K15   ; 5        ; 52           ; 18           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RXD_in        ; N18   ; 5        ; 52           ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; echo0         ; N17   ; 5        ; 52           ; 16           ; 0            ; 23                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; echo1         ; P10   ; 3        ; 25           ; 0            ; 7            ; 23                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; echo2         ; V13   ; 4        ; 29           ; 0            ; 0            ; 23                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; echo3         ; U13   ; 4        ; 29           ; 0            ; 7            ; 23                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; gclk          ; M10   ; 3A       ; 27           ; 0            ; 14           ; 502                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rst           ; M9    ; 3A       ; 27           ; 0            ; 21           ; 523                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; send          ; C10   ; 8        ; 25           ; 41           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; switch0       ; B13   ; 7        ; 31           ; 41           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; switch1       ; L16   ; 5        ; 52           ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; switch2       ; V15   ; 4        ; 34           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; switch3       ; V17   ; 4        ; 43           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; toggle_await  ; G16   ; 6        ; 52           ; 27           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; zynq_input[0] ; R10   ; 3        ; 25           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; zynq_input[1] ; U12   ; 4        ; 31           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; zynq_input[2] ; M16   ; 5        ; 52           ; 15           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DataLoad     ; C7    ; 8        ; 10           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; TXD          ; A9    ; 8        ; 16           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; TXD_computer ; V7    ; 3        ; 12           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; direction0   ; U10   ; 3        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; direction1   ; T8    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; direction2   ; A10   ; 8        ; 23           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; direction3   ; T10   ; 3        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pwm0         ; C11   ; 8        ; 25           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pwm1         ; D10   ; 7        ; 29           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pwm2         ; E10   ; 7        ; 29           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pwm3         ; D9    ; 8        ; 18           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; state_out[0] ; B9    ; 8        ; 21           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; state_out[1] ; L18   ; 5        ; 52           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; state_out[2] ; V10   ; 3        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; state_out[3] ; T9    ; 3        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; state_out[4] ; V9    ; 3        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; state_out[5] ; K16   ; 5        ; 52           ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; state_out[6] ; B10   ; 8        ; 21           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; topOstate[0] ; V8    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; topOstate[1] ; R9    ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; topOstate[2] ; U9    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; topOstate[3] ; R8    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; topOstate[4] ; D12   ; 7        ; 31           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; topOstate[5] ; R15   ; 4        ; 50           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; topOstate[6] ; V16   ; 4        ; 43           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; topOstate[7] ; R7    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; trigger0     ; A8    ; 8        ; 16           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; trigger1     ; T11   ; 4        ; 31           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; trigger2     ; C9    ; 8        ; 18           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; trigger3     ; R11   ; 4        ; 31           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                       ;
+----------+------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name         ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+------------------+--------------------------+------------------+---------------------------+
; P4       ; MSEL2            ; -                        ; -                ; Dedicated Programming Pin ;
; R5       ; MSEL1            ; -                        ; -                ; Dedicated Programming Pin ;
; T5       ; MSEL0            ; -                        ; -                ; Dedicated Programming Pin ;
; U4       ; CONF_DONE        ; -                        ; -                ; Dedicated Programming Pin ;
; V4       ; nSTATUS          ; -                        ; -                ; Dedicated Programming Pin ;
; R6       ; DIFFIO_B1n, NCEO ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; A4       ; DATA0            ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B4       ; ASDO             ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO             ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; D5       ; DCLK             ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; C4       ; nCONFIG          ; -                        ; -                ; Dedicated Programming Pin ;
; D3       ; nCE              ; -                        ; -                ; Dedicated Programming Pin ;
+----------+------------------+--------------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL0      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 15 / 26 ( 58 % ) ; 2.5V          ; --           ; --               ;
; 3A       ; 2 / 2 ( 100 % )  ; --            ; --           ; 2.5V             ;
; 4        ; 9 / 28 ( 32 % )  ; 2.5V          ; --           ; --               ;
; 5        ; 8 / 20 ( 40 % )  ; 2.5V          ; --           ; --               ;
; 6        ; 1 / 18 ( 6 % )   ; 2.5V          ; --           ; --               ;
; 7        ; 4 / 28 ( 14 % )  ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 11 / 23 ( 48 % ) ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 168        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 165        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 161        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 157        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 153        ; 8        ; trigger0                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 154        ; 8        ; TXD                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 147        ; 8        ; direction2                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 148        ; 8        ; COM                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 141        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 137        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 133        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 134        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 129        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 121        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 122        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ; 1          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 0          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 169        ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ; 166        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 162        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 158        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 149        ; 8        ; state_out[0]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 150        ; 8        ; state_out[6]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 142        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 138        ; 7        ; switch0                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 125        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 130        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 116        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 172        ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 170        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 163        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 159        ; 8        ; DataLoad                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 156        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 151        ; 8        ; trigger2                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 145        ; 8        ; send                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 146        ; 8        ; pwm0                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 131        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 132        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 123        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 126        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 117        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 118        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 115        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D1       ; 3          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ; 2          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 173        ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 174        ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 171        ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D6       ; 164        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 160        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 155        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D9       ; 152        ; 8        ; pwm3                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 139        ; 7        ; pwm1                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 135        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 136        ; 7        ; topOstate[4]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 127        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 124        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 119        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 120        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 110        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D18      ; 109        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 176        ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ; 177        ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 175        ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 167        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 140        ; 7        ; pwm2                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 128        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 113        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E16      ; 111        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 107        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 5          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 4          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F9       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F15      ; 114        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 112        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F17      ; 102        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 108        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 143        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 144        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 105        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G16      ; 104        ; 6        ; toggle_await                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G17      ; 103        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 101        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 7          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 6          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ; 106        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ; 97         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ; 100        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 99         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 98         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 92         ; 5        ; EN                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 91         ; 5        ; state_out[5]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 96         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K18      ; 95         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 86         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 85         ; 5        ; switch1                                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 93         ; 5        ; state_out[1]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 31         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 47         ; 3A       ; rst                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M10      ; 48         ; 3A       ; gclk                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ; 88         ; 5        ; zynq_input[2]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M17      ; 87         ; 5        ; DI                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M18      ; 94         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 21         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 22         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 32         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N8       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N9       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N13      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N14      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 77         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 78         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 90         ; 5        ; echo0                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N18      ; 89         ; 5        ; RXD_in                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 23         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P10      ; 45         ; 3        ; echo1                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ; 61         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P13      ; 62         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P16      ; 79         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ; 83         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R5       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 29         ; 3        ; topOstate[7]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 36         ; 3        ; topOstate[3]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 39         ; 3        ; topOstate[1]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 46         ; 3        ; zynq_input[0]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 53         ; 4        ; trigger3                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 59         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 60         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 73         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 76         ; 4        ; topOstate[5]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R16      ; 80         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R17      ; 82         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 84         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 25         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 30         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 35         ; 3        ; direction1                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 40         ; 3        ; state_out[3]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 43         ; 3        ; direction3                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 54         ; 4        ; trigger1                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 55         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 63         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 64         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 71         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 72         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T18      ; 81         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 26         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 33         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 37         ; 3        ; topOstate[2]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 44         ; 3        ; direction0                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ; 56         ; 4        ; zynq_input[1]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 51         ; 4        ; echo3                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ; 65         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 66         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 69         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ; 27         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 28         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 34         ; 3        ; TXD_computer                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 38         ; 3        ; topOstate[0]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 41         ; 3        ; state_out[4]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 42         ; 3        ; state_out[2]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 49         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V12      ; 50         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 52         ; 4        ; echo2                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 57         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 58         ; 4        ; switch2                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ; 67         ; 4        ; topOstate[6]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V17      ; 68         ; 4        ; switch3                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V18      ; 70         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                       ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------+--------------+
; |motor                                       ; 1223 (0)    ; 599 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 49   ; 0            ; 624 (0)      ; 106 (0)           ; 493 (0)          ; |motor                                                                                                    ; work         ;
;    |COM_rs232:UCOM_rs232|                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |motor|COM_rs232:UCOM_rs232                                                                               ; work         ;
;    |PWM:Upwm0|                               ; 32 (32)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 17 (17)          ; |motor|PWM:Upwm0                                                                                          ; work         ;
;    |PWM:Upwm1|                               ; 17 (17)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; |motor|PWM:Upwm1                                                                                          ; work         ;
;    |PWM:Upwm2|                               ; 15 (15)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 1 (1)            ; |motor|PWM:Upwm2                                                                                          ; work         ;
;    |PWM:Upwm3|                               ; 10 (10)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |motor|PWM:Upwm3                                                                                          ; work         ;
;    |echo_block:Uecho0|                       ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 43 (43)          ; |motor|echo_block:Uecho0                                                                                  ; work         ;
;    |echo_block:Uecho1|                       ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 42 (42)          ; |motor|echo_block:Uecho1                                                                                  ; work         ;
;    |echo_block:Uecho2|                       ; 54 (54)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 26 (26)          ; |motor|echo_block:Uecho2                                                                                  ; work         ;
;    |echo_block:Uecho3|                       ; 54 (54)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (26)           ; 28 (28)          ; |motor|echo_block:Uecho3                                                                                  ; work         ;
;    |movingStates:UmovingStates|              ; 520 (520)   ; 87 (87)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 382 (382)    ; 0 (0)             ; 138 (138)        ; |motor|movingStates:UmovingStates                                                                         ; work         ;
;    |top:Utop|                                ; 207 (0)     ; 106 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 101 (0)      ; 5 (0)             ; 101 (0)          ; |motor|top:Utop                                                                                           ; work         ;
;       |Logic_control5:logicUnit|             ; 191 (191)   ; 95 (95)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 96 (96)      ; 2 (2)             ; 93 (93)          ; |motor|top:Utop|Logic_control5:logicUnit                                                                  ; work         ;
;       |divider:clkUnit|                      ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 8 (8)            ; |motor|top:Utop|divider:clkUnit                                                                           ; work         ;
;       |snookermifforreal:dataUnit|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |motor|top:Utop|snookermifforreal:dataUnit                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |motor|top:Utop|snookermifforreal:dataUnit|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_vp71:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |motor|top:Utop|snookermifforreal:dataUnit|altsyncram:altsyncram_component|altsyncram_vp71:auto_generated ; work         ;
;    |trigger_mux:Utrigger_mux|                ; 43 (43)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 28 (28)          ; |motor|trigger_mux:Utrigger_mux                                                                           ; work         ;
;    |uart:unitUArt|                           ; 51 (51)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (18)      ; 1 (1)             ; 32 (32)          ; |motor|uart:unitUArt                                                                                      ; work         ;
;    |ultra_sonar:Utrigger0|                   ; 35 (35)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 22 (22)          ; |motor|ultra_sonar:Utrigger0                                                                              ; work         ;
;    |ultra_sonar:Utrigger1|                   ; 35 (35)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 22 (22)          ; |motor|ultra_sonar:Utrigger1                                                                              ; work         ;
;    |ultra_sonar:Utrigger2|                   ; 35 (35)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 22 (22)          ; |motor|ultra_sonar:Utrigger2                                                                              ; work         ;
;    |ultra_sonar:Utrigger3|                   ; 37 (37)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (15)      ; 2 (2)             ; 20 (20)          ; |motor|ultra_sonar:Utrigger3                                                                              ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; switch0       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; switch1       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; switch2       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; switch3       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; toggle_await  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TXD           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TXD_computer  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DataLoad      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; topOstate[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; topOstate[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; topOstate[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; topOstate[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; topOstate[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; topOstate[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; topOstate[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; topOstate[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pwm0          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pwm1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pwm2          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pwm3          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; direction0    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; direction1    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; direction2    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; direction3    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; trigger0      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; trigger1      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; trigger2      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; trigger3      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; state_out[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; state_out[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; state_out[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; state_out[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; state_out[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; state_out[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; state_out[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rst           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; send          ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; DI            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; EN            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; gclk          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; COM           ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; zynq_input[1] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; zynq_input[0] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; zynq_input[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; echo0         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; echo1         ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; echo2         ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; echo3         ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; RXD_in        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                               ;
+----------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                            ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------+-------------------+---------+
; switch0                                                        ;                   ;         ;
; switch1                                                        ;                   ;         ;
; switch2                                                        ;                   ;         ;
; switch3                                                        ;                   ;         ;
; toggle_await                                                   ;                   ;         ;
; rst                                                            ;                   ;         ;
; send                                                           ;                   ;         ;
;      - top:Utop|Logic_control5:logicUnit|sendControl_condition ; 1                 ; 6       ;
;      - top:Utop|Logic_control5:logicUnit|Selector41~0          ; 1                 ; 6       ;
;      - top:Utop|Logic_control5:logicUnit|Selector43~1          ; 1                 ; 6       ;
; DI                                                             ;                   ;         ;
;      - top:Utop|Logic_control5:logicUnit|state~15              ; 0                 ; 6       ;
;      - top:Utop|Logic_control5:logicUnit|Selector43~0          ; 0                 ; 6       ;
;      - top:Utop|Logic_control5:logicUnit|Sadd[2]~10            ; 0                 ; 6       ;
;      - top:Utop|Logic_control5:logicUnit|Selector41~0          ; 0                 ; 6       ;
; EN                                                             ;                   ;         ;
;      - top:Utop|Logic_control5:logicUnit|state~15              ; 0                 ; 6       ;
;      - top:Utop|Logic_control5:logicUnit|Selector43~0          ; 0                 ; 6       ;
;      - top:Utop|Logic_control5:logicUnit|Sadd[2]~10            ; 0                 ; 6       ;
;      - top:Utop|Logic_control5:logicUnit|Selector41~1          ; 0                 ; 6       ;
;      - top:Utop|Logic_control5:logicUnit|Selector40~0          ; 0                 ; 6       ;
; gclk                                                           ;                   ;         ;
; COM                                                            ;                   ;         ;
;      - COM_rs232:UCOM_rs232|COM_output                         ; 0                 ; 6       ;
; zynq_input[1]                                                  ;                   ;         ;
;      - uart:unitUArt|uart_rx_data_vec[1]~3                     ; 0                 ; 6       ;
;      - uart:unitUArt|Selector9~0                               ; 0                 ; 6       ;
;      - uart:unitUArt|uart_rx_data_vec~5                        ; 0                 ; 6       ;
;      - uart:unitUArt|Selector11~0                              ; 0                 ; 6       ;
;      - uart:unitUArt|uart_rx_data_vec~6                        ; 0                 ; 6       ;
; zynq_input[0]                                                  ;                   ;         ;
;      - uart:unitUArt|uart_rx_data_vec[2]~2                     ; 0                 ; 6       ;
;      - uart:unitUArt|Selector9~0                               ; 0                 ; 6       ;
;      - uart:unitUArt|uart_rx_data_vec~5                        ; 0                 ; 6       ;
;      - uart:unitUArt|Selector11~0                              ; 0                 ; 6       ;
;      - uart:unitUArt|uart_rx_data_vec~6                        ; 0                 ; 6       ;
; zynq_input[2]                                                  ;                   ;         ;
;      - uart:unitUArt|uart_rx_data_vec[2]~2                     ; 0                 ; 6       ;
;      - uart:unitUArt|uart_rx_data_vec[1]~3                     ; 0                 ; 6       ;
;      - uart:unitUArt|uart_rx_data_vec~5                        ; 0                 ; 6       ;
;      - uart:unitUArt|Selector11~0                              ; 0                 ; 6       ;
; echo0                                                          ;                   ;         ;
;      - echo_block:Uecho0|count[20]                             ; 0                 ; 6       ;
;      - echo_block:Uecho0|count[19]                             ; 0                 ; 6       ;
;      - echo_block:Uecho0|count[18]                             ; 0                 ; 6       ;
;      - echo_block:Uecho0|count[17]                             ; 0                 ; 6       ;
;      - echo_block:Uecho0|count[16]                             ; 0                 ; 6       ;
;      - echo_block:Uecho0|count[15]                             ; 0                 ; 6       ;
;      - echo_block:Uecho0|count[14]                             ; 0                 ; 6       ;
;      - echo_block:Uecho0|count[13]                             ; 0                 ; 6       ;
;      - echo_block:Uecho0|count[12]                             ; 0                 ; 6       ;
;      - echo_block:Uecho0|count[11]                             ; 0                 ; 6       ;
;      - echo_block:Uecho0|count[10]                             ; 0                 ; 6       ;
;      - echo_block:Uecho0|count[9]                              ; 0                 ; 6       ;
;      - echo_block:Uecho0|count[8]                              ; 0                 ; 6       ;
;      - echo_block:Uecho0|count[7]                              ; 0                 ; 6       ;
;      - echo_block:Uecho0|count[6]                              ; 0                 ; 6       ;
;      - echo_block:Uecho0|count[5]                              ; 0                 ; 6       ;
;      - echo_block:Uecho0|count[4]                              ; 0                 ; 6       ;
;      - echo_block:Uecho0|count[3]                              ; 0                 ; 6       ;
;      - echo_block:Uecho0|count[2]                              ; 0                 ; 6       ;
;      - echo_block:Uecho0|count[1]                              ; 0                 ; 6       ;
;      - echo_block:Uecho0|count[0]                              ; 0                 ; 6       ;
;      - echo_block:Uecho0|last_output[20]~0                     ; 0                 ; 6       ;
;      - echo_block:Uecho0|reset~feeder                          ; 0                 ; 6       ;
; echo1                                                          ;                   ;         ;
;      - echo_block:Uecho1|count[20]                             ; 1                 ; 6       ;
;      - echo_block:Uecho1|count[19]                             ; 1                 ; 6       ;
;      - echo_block:Uecho1|count[18]                             ; 1                 ; 6       ;
;      - echo_block:Uecho1|count[17]                             ; 1                 ; 6       ;
;      - echo_block:Uecho1|count[16]                             ; 1                 ; 6       ;
;      - echo_block:Uecho1|count[15]                             ; 1                 ; 6       ;
;      - echo_block:Uecho1|count[14]                             ; 1                 ; 6       ;
;      - echo_block:Uecho1|count[13]                             ; 1                 ; 6       ;
;      - echo_block:Uecho1|count[12]                             ; 1                 ; 6       ;
;      - echo_block:Uecho1|count[11]                             ; 1                 ; 6       ;
;      - echo_block:Uecho1|count[10]                             ; 1                 ; 6       ;
;      - echo_block:Uecho1|count[9]                              ; 1                 ; 6       ;
;      - echo_block:Uecho1|count[8]                              ; 1                 ; 6       ;
;      - echo_block:Uecho1|count[7]                              ; 1                 ; 6       ;
;      - echo_block:Uecho1|count[6]                              ; 1                 ; 6       ;
;      - echo_block:Uecho1|count[5]                              ; 1                 ; 6       ;
;      - echo_block:Uecho1|count[4]                              ; 1                 ; 6       ;
;      - echo_block:Uecho1|count[3]                              ; 1                 ; 6       ;
;      - echo_block:Uecho1|count[2]                              ; 1                 ; 6       ;
;      - echo_block:Uecho1|count[1]                              ; 1                 ; 6       ;
;      - echo_block:Uecho1|count[0]                              ; 1                 ; 6       ;
;      - echo_block:Uecho1|last_output[20]~0                     ; 1                 ; 6       ;
;      - echo_block:Uecho1|reset~feeder                          ; 1                 ; 6       ;
; echo2                                                          ;                   ;         ;
;      - echo_block:Uecho2|count[20]                             ; 0                 ; 6       ;
;      - echo_block:Uecho2|count[19]                             ; 0                 ; 6       ;
;      - echo_block:Uecho2|count[18]                             ; 0                 ; 6       ;
;      - echo_block:Uecho2|count[17]                             ; 0                 ; 6       ;
;      - echo_block:Uecho2|count[16]                             ; 0                 ; 6       ;
;      - echo_block:Uecho2|count[15]                             ; 0                 ; 6       ;
;      - echo_block:Uecho2|count[14]                             ; 0                 ; 6       ;
;      - echo_block:Uecho2|count[13]                             ; 0                 ; 6       ;
;      - echo_block:Uecho2|count[12]                             ; 0                 ; 6       ;
;      - echo_block:Uecho2|count[11]                             ; 0                 ; 6       ;
;      - echo_block:Uecho2|count[10]                             ; 0                 ; 6       ;
;      - echo_block:Uecho2|count[9]                              ; 0                 ; 6       ;
;      - echo_block:Uecho2|count[8]                              ; 0                 ; 6       ;
;      - echo_block:Uecho2|count[7]                              ; 0                 ; 6       ;
;      - echo_block:Uecho2|count[6]                              ; 0                 ; 6       ;
;      - echo_block:Uecho2|count[5]                              ; 0                 ; 6       ;
;      - echo_block:Uecho2|count[4]                              ; 0                 ; 6       ;
;      - echo_block:Uecho2|count[3]                              ; 0                 ; 6       ;
;      - echo_block:Uecho2|count[2]                              ; 0                 ; 6       ;
;      - echo_block:Uecho2|count[1]                              ; 0                 ; 6       ;
;      - echo_block:Uecho2|count[0]                              ; 0                 ; 6       ;
;      - echo_block:Uecho2|last_output[20]~0                     ; 0                 ; 6       ;
;      - echo_block:Uecho2|reset~feeder                          ; 0                 ; 6       ;
; echo3                                                          ;                   ;         ;
;      - echo_block:Uecho3|reset                                 ; 0                 ; 6       ;
;      - echo_block:Uecho3|count[20]                             ; 0                 ; 6       ;
;      - echo_block:Uecho3|count[19]                             ; 0                 ; 6       ;
;      - echo_block:Uecho3|count[18]                             ; 0                 ; 6       ;
;      - echo_block:Uecho3|count[17]                             ; 0                 ; 6       ;
;      - echo_block:Uecho3|count[16]                             ; 0                 ; 6       ;
;      - echo_block:Uecho3|count[15]                             ; 0                 ; 6       ;
;      - echo_block:Uecho3|count[14]                             ; 0                 ; 6       ;
;      - echo_block:Uecho3|count[13]                             ; 0                 ; 6       ;
;      - echo_block:Uecho3|count[12]                             ; 0                 ; 6       ;
;      - echo_block:Uecho3|count[11]                             ; 0                 ; 6       ;
;      - echo_block:Uecho3|count[10]                             ; 0                 ; 6       ;
;      - echo_block:Uecho3|count[9]                              ; 0                 ; 6       ;
;      - echo_block:Uecho3|count[8]                              ; 0                 ; 6       ;
;      - echo_block:Uecho3|count[7]                              ; 0                 ; 6       ;
;      - echo_block:Uecho3|count[6]                              ; 0                 ; 6       ;
;      - echo_block:Uecho3|count[5]                              ; 0                 ; 6       ;
;      - echo_block:Uecho3|count[4]                              ; 0                 ; 6       ;
;      - echo_block:Uecho3|count[3]                              ; 0                 ; 6       ;
;      - echo_block:Uecho3|count[2]                              ; 0                 ; 6       ;
;      - echo_block:Uecho3|count[1]                              ; 0                 ; 6       ;
;      - echo_block:Uecho3|count[0]                              ; 0                 ; 6       ;
;      - echo_block:Uecho3|last_output[20]~0                     ; 0                 ; 6       ;
; RXD_in                                                         ;                   ;         ;
;      - uart:unitUArt|uart_rx_data_sr[0]~0                      ; 1                 ; 6       ;
+----------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                     ;
+----------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                     ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; PWM:Upwm0|LessThan0~3                                    ; LCCOMB_X25_Y23_N24 ; 20      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; echo0                                                    ; PIN_N17            ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; echo1                                                    ; PIN_P10            ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; echo2                                                    ; PIN_V13            ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; echo3                                                    ; PIN_U13            ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; echo_block:Uecho0|last_output[20]~0                      ; LCCOMB_X26_Y17_N20 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; echo_block:Uecho1|last_output[20]~0                      ; LCCOMB_X26_Y20_N14 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; echo_block:Uecho2|last_output[20]~0                      ; LCCOMB_X26_Y2_N8   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; echo_block:Uecho3|last_output[20]~0                      ; LCCOMB_X27_Y3_N26  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gclk                                                     ; PIN_M10            ; 101     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; gclk                                                     ; PIN_M10            ; 402     ; Clock                      ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; movingStates:UmovingStates|Selector45~0                  ; LCCOMB_X23_Y15_N2  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; movingStates:UmovingStates|Selector73~4                  ; LCCOMB_X24_Y19_N8  ; 2       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; movingStates:UmovingStates|Selector73~5                  ; LCCOMB_X21_Y21_N8  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; movingStates:UmovingStates|Selector74~7                  ; LCCOMB_X23_Y19_N18 ; 2       ; Latch enable               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; movingStates:UmovingStates|Selector75~7                  ; LCCOMB_X23_Y15_N18 ; 26      ; Latch enable               ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; movingStates:UmovingStates|afterMoveUntil_active~0       ; LCCOMB_X23_Y17_N12 ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; movingStates:UmovingStates|afterMoveUntil_counter[28]~50 ; LCCOMB_X24_Y13_N0  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; movingStates:UmovingStates|current_state.zynq_stop       ; FF_X21_Y19_N9      ; 13      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; movingStates:UmovingStates|delay_counter[13]~50          ; LCCOMB_X23_Y15_N30 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rst                                                      ; PIN_M9             ; 513     ; Async. clear, Latch enable ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; rst                                                      ; PIN_M9             ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:Utop|Logic_control5:logicUnit|Sadd[2]~13             ; LCCOMB_X21_Y17_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:Utop|Logic_control5:logicUnit|Sdata[6]~0             ; LCCOMB_X17_Y19_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:Utop|Logic_control5:logicUnit|state.AddS             ; FF_X16_Y19_N15     ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; top:Utop|Logic_control5:logicUnit|timeCounter[3]~100     ; LCCOMB_X19_Y19_N2  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top:Utop|divider:clkUnit|LessThan4~1                     ; LCCOMB_X25_Y2_N28  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top:Utop|divider:clkUnit|Srec_clk                        ; FF_X25_Y2_N23      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; top:Utop|divider:clkUnit|SsendClk                        ; FF_X26_Y2_N21      ; 96      ; Clock                      ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; top:Utop|divider:clkUnit|csCLOC                          ; FF_X25_Y2_N27      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; trigger_mux:Utrigger_mux|Equal0~6                        ; LCCOMB_X24_Y16_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; trigger_mux:Utrigger_mux|LessThan0~6                     ; LCCOMB_X25_Y16_N10 ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; trigger_mux:Utrigger_mux|t_enable0                       ; FF_X24_Y16_N25     ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; trigger_mux:Utrigger_mux|t_enable0~1                     ; LCCOMB_X24_Y16_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; trigger_mux:Utrigger_mux|t_enable1                       ; FF_X24_Y16_N31     ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; trigger_mux:Utrigger_mux|t_enable2                       ; FF_X24_Y16_N29     ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; trigger_mux:Utrigger_mux|t_enable3                       ; FF_X24_Y16_N3      ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart:unitUArt|rx_baud_tick                               ; FF_X25_Y17_N31     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart:unitUArt|uart_rx_data_vec[2]~4                      ; LCCOMB_X24_Y17_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart:unitUArt|uart_rx_state.zynq_state                   ; FF_X24_Y17_N5      ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ultra_sonar:Utrigger0|LessThan0~6                        ; LCCOMB_X17_Y23_N6  ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ultra_sonar:Utrigger1|LessThan0~6                        ; LCCOMB_X27_Y7_N10  ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ultra_sonar:Utrigger2|LessThan0~6                        ; LCCOMB_X21_Y23_N10 ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ultra_sonar:Utrigger3|LessThan0~6                        ; LCCOMB_X25_Y7_N6   ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                         ;
+-----------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                    ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; gclk                                    ; PIN_M10            ; 402     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; movingStates:UmovingStates|Selector74~7 ; LCCOMB_X23_Y19_N18 ; 2       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; movingStates:UmovingStates|Selector75~7 ; LCCOMB_X23_Y15_N18 ; 26      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; rst                                     ; PIN_M9             ; 513     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; top:Utop|divider:clkUnit|SsendClk       ; FF_X26_Y2_N21      ; 96      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
+-----------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                     ;
+-----------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                      ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------+---------+
; gclk~input                                                                                                ; 100     ;
; top:Utop|Logic_control5:logicUnit|Selector54~0                                                            ; 34      ;
; movingStates:UmovingStates|delay_counter[13]~50                                                           ; 32      ;
; movingStates:UmovingStates|afterMoveUntil_counter[28]~50                                                  ; 32      ;
; top:Utop|Logic_control5:logicUnit|timeCounter[3]~100                                                      ; 32      ;
; top:Utop|Logic_control5:logicUnit|WideOr7                                                                 ; 32      ;
; movingStates:UmovingStates|current_state.rs_move                                                          ; 30      ;
; movingStates:UmovingStates|LessThan17~40                                                                  ; 24      ;
; echo3~input                                                                                               ; 23      ;
; echo2~input                                                                                               ; 23      ;
; echo1~input                                                                                               ; 23      ;
; echo0~input                                                                                               ; 23      ;
; uart:unitUArt|uart_rx_data_vec[2]                                                                         ; 23      ;
; ultra_sonar:Utrigger3|LessThan0~6                                                                         ; 22      ;
; trigger_mux:Utrigger_mux|t_enable3                                                                        ; 22      ;
; ultra_sonar:Utrigger2|LessThan0~6                                                                         ; 22      ;
; trigger_mux:Utrigger_mux|t_enable2                                                                        ; 22      ;
; ultra_sonar:Utrigger1|LessThan0~6                                                                         ; 22      ;
; trigger_mux:Utrigger_mux|t_enable1                                                                        ; 22      ;
; ultra_sonar:Utrigger0|LessThan0~6                                                                         ; 22      ;
; trigger_mux:Utrigger_mux|t_enable0                                                                        ; 22      ;
; trigger_mux:Utrigger_mux|LessThan0~6                                                                      ; 21      ;
; echo_block:Uecho1|last_output[20]~0                                                                       ; 21      ;
; echo_block:Uecho0|last_output[20]~0                                                                       ; 21      ;
; PWM:Upwm0|LessThan0~3                                                                                     ; 20      ;
; movingStates:UmovingStates|current_state.rs_outside                                                       ; 19      ;
; movingStates:UmovingStates|current_state.alignedDriving                                                   ; 18      ;
; uart:unitUArt|uart_rx_data_vec[1]                                                                         ; 17      ;
; echo_block:Uecho3|last_output[20]~0                                                                       ; 16      ;
; echo_block:Uecho2|last_output[20]~0                                                                       ; 16      ;
; movingStates:UmovingStates|Equal9~0                                                                       ; 15      ;
; movingStates:UmovingStates|current_state.rs_rotate                                                        ; 14      ;
; movingStates:UmovingStates|current_state.align                                                            ; 14      ;
; movingStates:UmovingStates|current_state.zynq_stop                                                        ; 13      ;
; top:Utop|Logic_control5:logicUnit|state.start                                                             ; 13      ;
; top:Utop|Logic_control5:logicUnit|state.AddS                                                              ; 13      ;
; movingStates:UmovingStates|Selector6~5                                                                    ; 12      ;
; movingStates:UmovingStates|current_state.rotate90                                                         ; 12      ;
; uart:unitUArt|uart_rx_data_vec[0]                                                                         ; 12      ;
; movingStates:UmovingStates|current_state.drivingDistance                                                  ; 12      ;
; uart:unitUArt|rx_baud_tick                                                                                ; 11      ;
; movingStates:UmovingStates|current_state.stop                                                             ; 11      ;
; movingStates:UmovingStates|delay_condition                                                                ; 11      ;
; movingStates:UmovingStates|current_state.start                                                            ; 11      ;
; rst~input                                                                                                 ; 10      ;
; movingStates:UmovingStates|Selector10~1                                                                   ; 10      ;
; movingStates:UmovingStates|Equal10~0                                                                      ; 10      ;
; movingStates:UmovingStates|rs_move_condition~0                                                            ; 10      ;
; top:Utop|Logic_control5:logicUnit|state.Timer                                                             ; 10      ;
; top:Utop|divider:clkUnit|LessThan4~1                                                                      ; 9       ;
; movingStates:UmovingStates|current_state.drivingBackwards                                                 ; 9       ;
; movingStates:UmovingStates|Equal11~0                                                                      ; 9       ;
; movingStates:UmovingStates|current_state.afterMoveUntil                                                   ; 9       ;
; echo_block:Uecho0|output[14]                                                                              ; 9       ;
; echo_block:Uecho0|output[15]                                                                              ; 9       ;
; echo_block:Uecho0|output[13]                                                                              ; 9       ;
; echo_block:Uecho1|output[13]                                                                              ; 9       ;
; echo_block:Uecho1|output[12]                                                                              ; 9       ;
; echo_block:Uecho1|output[11]                                                                              ; 9       ;
; echo_block:Uecho1|output[9]                                                                               ; 9       ;
; echo_block:Uecho1|output[10]                                                                              ; 9       ;
; echo_block:Uecho1|output[8]                                                                               ; 9       ;
; echo_block:Uecho1|output[7]                                                                               ; 9       ;
; echo_block:Uecho1|output[14]                                                                              ; 9       ;
; echo_block:Uecho1|output[15]                                                                              ; 9       ;
; echo_block:Uecho1|output[16]                                                                              ; 9       ;
; echo_block:Uecho0|output[16]                                                                              ; 9       ;
; uart:unitUArt|uart_rx_data_vec[3]                                                                         ; 9       ;
; top:Utop|Logic_control5:logicUnit|Sadd[2]~13                                                              ; 8       ;
; top:Utop|Logic_control5:logicUnit|Sdata[6]~0                                                              ; 8       ;
; uart:unitUArt|uart_rx_state.zynq_state                                                                    ; 8       ;
; movingStates:UmovingStates|Selector52~0                                                                   ; 8       ;
; movingStates:UmovingStates|Selector64~3                                                                   ; 8       ;
; movingStates:UmovingStates|Selector64~0                                                                   ; 8       ;
; movingStates:UmovingStates|ready                                                                          ; 8       ;
; movingStates:UmovingStates|Equal7~0                                                                       ; 8       ;
; movingStates:UmovingStates|current_state.delayRotate90                                                    ; 8       ;
; movingStates:UmovingStates|current_state.alignAfterBack                                                   ; 8       ;
; movingStates:UmovingStates|drivingBackwards_condition_far~4                                               ; 8       ;
; movingStates:UmovingStates|Equal0~1                                                                       ; 8       ;
; echo_block:Uecho0|output[8]                                                                               ; 8       ;
; echo_block:Uecho0|output[6]                                                                               ; 8       ;
; echo_block:Uecho0|output[7]                                                                               ; 8       ;
; echo_block:Uecho0|output[5]                                                                               ; 8       ;
; echo_block:Uecho0|output[4]                                                                               ; 8       ;
; echo_block:Uecho1|output[6]                                                                               ; 8       ;
; echo_block:Uecho1|output[5]                                                                               ; 8       ;
; trigger_mux:Utrigger_mux|output[0]                                                                        ; 7       ;
; uart:unitUArt|Selector7~0                                                                                 ; 7       ;
; uart:unitUArt|uart_rx_state.rx_get_start_bit                                                              ; 7       ;
; movingStates:UmovingStates|rs_rotate_condition                                                            ; 7       ;
; movingStates:UmovingStates|current_state.moveUntil                                                        ; 7       ;
; movingStates:UmovingStates|drivingDistance_condition_far                                                  ; 7       ;
; echo_block:Uecho0|output[12]                                                                              ; 7       ;
; echo_block:Uecho0|output[11]                                                                              ; 7       ;
; echo_block:Uecho0|output[9]                                                                               ; 7       ;
; echo_block:Uecho1|output[4]                                                                               ; 7       ;
; PWM:Upwm0|scount[6]                                                                                       ; 7       ;
; PWM:Upwm0|scount[7]                                                                                       ; 7       ;
; movingStates:UmovingStates|pwm0_s[12]                                                                     ; 6       ;
; trigger_mux:Utrigger_mux|output[1]                                                                        ; 6       ;
; uart:unitUArt|uart_rx_data_vec[2]~4                                                                       ; 6       ;
; movingStates:UmovingStates|current_state.delayMoveUntil                                                   ; 6       ;
; top:Utop|Logic_control5:logicUnit|sEOF_flag                                                               ; 6       ;
; movingStates:UmovingStates|current_state.delayAlign                                                       ; 6       ;
; movingStates:UmovingStates|rs_move_condition                                                              ; 6       ;
; movingStates:UmovingStates|Add3~55                                                                        ; 6       ;
; movingStates:UmovingStates|Add3~54                                                                        ; 6       ;
; movingStates:UmovingStates|WideOr7~1                                                                      ; 6       ;
; movingStates:UmovingStates|Add3~48                                                                        ; 6       ;
; movingStates:UmovingStates|Selector43~1                                                                   ; 6       ;
; movingStates:UmovingStates|Equal0~0                                                                       ; 6       ;
; echo_block:Uecho0|output[10]                                                                              ; 6       ;
; echo_block:Uecho1|output[3]                                                                               ; 6       ;
; top:Utop|Logic_control5:logicUnit|state.EOF                                                               ; 6       ;
; top:Utop|Logic_control5:logicUnit|state.SendCounter                                                       ; 6       ;
; top:Utop|Logic_control5:logicUnit|state.StartBit                                                          ; 6       ;
; PWM:Upwm0|scount[15]                                                                                      ; 6       ;
; PWM:Upwm0|scount[14]                                                                                      ; 6       ;
; PWM:Upwm0|scount[13]                                                                                      ; 6       ;
; PWM:Upwm0|scount[4]                                                                                       ; 6       ;
; PWM:Upwm0|scount[5]                                                                                       ; 6       ;
; PWM:Upwm0|scount[8]                                                                                       ; 6       ;
; PWM:Upwm0|scount[9]                                                                                       ; 6       ;
; PWM:Upwm0|scount[10]                                                                                      ; 6       ;
; PWM:Upwm0|scount[11]                                                                                      ; 6       ;
; PWM:Upwm0|scount[12]                                                                                      ; 6       ;
; zynq_input[0]~input                                                                                       ; 5       ;
; zynq_input[1]~input                                                                                       ; 5       ;
; EN~input                                                                                                  ; 5       ;
; movingStates:UmovingStates|pwm0_s[6]                                                                      ; 5       ;
; movingStates:UmovingStates|pwm0_s[10]                                                                     ; 5       ;
; uart:unitUArt|rx_baud_counter[0]                                                                          ; 5       ;
; uart:unitUArt|rx_baud_counter[1]                                                                          ; 5       ;
; uart:unitUArt|uart_rx_bit_tick                                                                            ; 5       ;
; uart:unitUArt|uart_rx_state.rx_get_data                                                                   ; 5       ;
; movingStates:UmovingStates|Selector12~4                                                                   ; 5       ;
; movingStates:UmovingStates|Selector6~0                                                                    ; 5       ;
; movingStates:UmovingStates|current_state.wait_EOF                                                         ; 5       ;
; top:Utop|Logic_control5:logicUnit|counter[1]                                                              ; 5       ;
; top:Utop|Logic_control5:logicUnit|counter[0]                                                              ; 5       ;
; movingStates:UmovingStates|Add3~56                                                                        ; 5       ;
; movingStates:UmovingStates|Add3~53                                                                        ; 5       ;
; movingStates:UmovingStates|Add3~52                                                                        ; 5       ;
; movingStates:UmovingStates|Add3~51                                                                        ; 5       ;
; movingStates:UmovingStates|Add3~50                                                                        ; 5       ;
; movingStates:UmovingStates|Add3~49                                                                        ; 5       ;
; movingStates:UmovingStates|Add3~44                                                                        ; 5       ;
; movingStates:UmovingStates|Add3~42                                                                        ; 5       ;
; echo_block:Uecho1|output[0]                                                                               ; 5       ;
; echo_block:Uecho1|output[1]                                                                               ; 5       ;
; echo_block:Uecho1|output[2]                                                                               ; 5       ;
; echo_block:Uecho0|output[3]                                                                               ; 5       ;
; top:Utop|Logic_control5:logicUnit|counter[31]                                                             ; 5       ;
; top:Utop|Logic_control5:logicUnit|sTXD                                                                    ; 5       ;
; top:Utop|Logic_control5:logicUnit|state.WCheck                                                            ; 5       ;
; PWM:Upwm0|scount[3]                                                                                       ; 5       ;
; PWM:Upwm0|scount[2]                                                                                       ; 5       ;
; PWM:Upwm0|scount[1]                                                                                       ; 5       ;
; PWM:Upwm0|scount[0]                                                                                       ; 5       ;
; zynq_input[2]~input                                                                                       ; 4       ;
; DI~input                                                                                                  ; 4       ;
; movingStates:UmovingStates|pwm3_s[7]                                                                      ; 4       ;
; movingStates:UmovingStates|pwm2_s[9]                                                                      ; 4       ;
; movingStates:UmovingStates|pwm1_s[1]                                                                      ; 4       ;
; movingStates:UmovingStates|pwm0_s[7]                                                                      ; 4       ;
; movingStates:UmovingStates|pwm0_s[11]                                                                     ; 4       ;
; movingStates:UmovingStates|strike_confirm                                                                 ; 4       ;
; uart:unitUArt|Equal5~0                                                                                    ; 4       ;
; uart:unitUArt|uart_rx_bit_spacing[0]                                                                      ; 4       ;
; uart:unitUArt|Selector3~2                                                                                 ; 4       ;
; uart:unitUArt|uart_rx_count[0]                                                                            ; 4       ;
; trigger_mux:Utrigger_mux|t_enable0~1                                                                      ; 4       ;
; trigger_mux:Utrigger_mux|output[2]                                                                        ; 4       ;
; trigger_mux:Utrigger_mux|Equal0~6                                                                         ; 4       ;
; movingStates:UmovingStates|Selector54~0                                                                   ; 4       ;
; uart:unitUArt|uart_rx_bit                                                                                 ; 4       ;
; movingStates:UmovingStates|Selector52~1                                                                   ; 4       ;
; movingStates:UmovingStates|Selector64~15                                                                  ; 4       ;
; movingStates:UmovingStates|Selector29~4                                                                   ; 4       ;
; movingStates:UmovingStates|Selector13~2                                                                   ; 4       ;
; movingStates:UmovingStates|Selector13~1                                                                   ; 4       ;
; movingStates:UmovingStates|LessThan18~3                                                                   ; 4       ;
; movingStates:UmovingStates|current_state.stopDrive                                                        ; 4       ;
; movingStates:UmovingStates|Selector64~6                                                                   ; 4       ;
; movingStates:UmovingStates|LessThan8~2                                                                    ; 4       ;
; movingStates:UmovingStates|Selector74~1                                                                   ; 4       ;
; movingStates:UmovingStates|Add3~47                                                                        ; 4       ;
; movingStates:UmovingStates|Add3~46                                                                        ; 4       ;
; movingStates:UmovingStates|Add3~45                                                                        ; 4       ;
; movingStates:UmovingStates|Add3~43                                                                        ; 4       ;
; movingStates:UmovingStates|Equal1~0                                                                       ; 4       ;
; movingStates:UmovingStates|drivingBackwards_condition_close                                               ; 4       ;
; echo_block:Uecho0|output[0]                                                                               ; 4       ;
; echo_block:Uecho0|output[1]                                                                               ; 4       ;
; echo_block:Uecho0|output[2]                                                                               ; 4       ;
; movingStates:UmovingStates|Equal4~0                                                                       ; 4       ;
; uart:unitUArt|uart_rx_data_vec[5]                                                                         ; 4       ;
; uart:unitUArt|uart_rx_data_vec[6]                                                                         ; 4       ;
; uart:unitUArt|uart_rx_data_vec[7]                                                                         ; 4       ;
; movingStates:UmovingStates|drivingBackwards_condition_far~1                                               ; 4       ;
; echo_block:Uecho1|output[17]                                                                              ; 4       ;
; echo_block:Uecho1|output[18]                                                                              ; 4       ;
; echo_block:Uecho1|output[19]                                                                              ; 4       ;
; echo_block:Uecho1|output[20]                                                                              ; 4       ;
; movingStates:UmovingStates|drivingBackwards_condition_far~0                                               ; 4       ;
; echo_block:Uecho0|output[17]                                                                              ; 4       ;
; echo_block:Uecho0|output[18]                                                                              ; 4       ;
; echo_block:Uecho0|output[19]                                                                              ; 4       ;
; echo_block:Uecho0|output[20]                                                                              ; 4       ;
; top:Utop|Logic_control5:logicUnit|counter[7]                                                              ; 4       ;
; top:Utop|Logic_control5:logicUnit|counter[8]                                                              ; 4       ;
; top:Utop|Logic_control5:logicUnit|counter[9]                                                              ; 4       ;
; top:Utop|Logic_control5:logicUnit|counter[10]                                                             ; 4       ;
; top:Utop|Logic_control5:logicUnit|counter[15]                                                             ; 4       ;
; top:Utop|Logic_control5:logicUnit|counter[16]                                                             ; 4       ;
; top:Utop|Logic_control5:logicUnit|counter[5]                                                              ; 4       ;
; top:Utop|Logic_control5:logicUnit|counter[6]                                                              ; 4       ;
; COM_rs232:UCOM_rs232|COM_output                                                                           ; 4       ;
; top:Utop|Logic_control5:logicUnit|state.DataLoadS                                                         ; 4       ;
; top:Utop|Logic_control5:logicUnit|state.readData                                                          ; 4       ;
; uart:unitUArt|uart_rx_data_vec[4]                                                                         ; 4       ;
; send~input                                                                                                ; 3       ;
; movingStates:UmovingStates|delay_active                                                                   ; 3       ;
; movingStates:UmovingStates|afterMoveUntil_active                                                          ; 3       ;
; movingStates:UmovingStates|pwm3_s[11]                                                                     ; 3       ;
; movingStates:UmovingStates|pwm3_s[12]                                                                     ; 3       ;
; movingStates:UmovingStates|pwm0_s[5]                                                                      ; 3       ;
; top:Utop|Logic_control5:logicUnit|TXD~1                                                                   ; 3       ;
; movingStates:UmovingStates|Selector12~6                                                                   ; 3       ;
; uart:unitUArt|uart_rx_filter[0]                                                                           ; 3       ;
; uart:unitUArt|uart_rx_filter[1]                                                                           ; 3       ;
; uart:unitUArt|uart_rx_bit_tick~0                                                                          ; 3       ;
; uart:unitUArt|uart_rx_bit_spacing[1]                                                                      ; 3       ;
; uart:unitUArt|uart_rx_bit_spacing[2]                                                                      ; 3       ;
; uart:unitUArt|Selector3~3                                                                                 ; 3       ;
; uart:unitUArt|zynq_on                                                                                     ; 3       ;
; uart:unitUArt|Selector3~1                                                                                 ; 3       ;
; uart:unitUArt|Selector3~0                                                                                 ; 3       ;
; uart:unitUArt|uart_rx_count[1]                                                                            ; 3       ;
; top:Utop|Logic_control5:logicUnit|Selector41~0                                                            ; 3       ;
; movingStates:UmovingStates|Equal7~1                                                                       ; 3       ;
; movingStates:UmovingStates|Selector64~16                                                                  ; 3       ;
; uart:unitUArt|uart_rx_state.rx_get_stop_bit                                                               ; 3       ;
; movingStates:UmovingStates|Selector64~10                                                                  ; 3       ;
; movingStates:UmovingStates|current_state.delayAlignedDriving                                              ; 3       ;
; movingStates:UmovingStates|Selector28~2                                                                   ; 3       ;
; movingStates:UmovingStates|Selector13~0                                                                   ; 3       ;
; movingStates:UmovingStates|Selector8~1                                                                    ; 3       ;
; top:Utop|Logic_control5:logicUnit|counter[2]                                                              ; 3       ;
; movingStates:UmovingStates|Selector67~2                                                                   ; 3       ;
; movingStates:UmovingStates|process_5~0                                                                    ; 3       ;
; movingStates:UmovingStates|Equal2~1                                                                       ; 3       ;
; movingStates:UmovingStates|Selector73~2                                                                   ; 3       ;
; movingStates:UmovingStates|Selector73~1                                                                   ; 3       ;
; movingStates:UmovingStates|LessThan9~3                                                                    ; 3       ;
; movingStates:UmovingStates|drivingDistance_condition_close                                                ; 3       ;
; movingStates:UmovingStates|afterMoveUntil_condition                                                       ; 3       ;
; movingStates:UmovingStates|Selector74~3                                                                   ; 3       ;
; movingStates:UmovingStates|Equal5~1                                                                       ; 3       ;
; movingStates:UmovingStates|rotate90_condition~5                                                           ; 3       ;
; movingStates:UmovingStates|Selector58~0                                                                   ; 3       ;
; movingStates:UmovingStates|LessThan2~1                                                                    ; 3       ;
; movingStates:UmovingStates|Selector43~2                                                                   ; 3       ;
; movingStates:UmovingStates|Equal2~0                                                                       ; 3       ;
; movingStates:UmovingStates|Selector43~0                                                                   ; 3       ;
; movingStates:UmovingStates|drivingBackwards_condition_close~0                                             ; 3       ;
; top:Utop|Logic_control5:logicUnit|state.wait_e                                                            ; 3       ;
; top:Utop|Logic_control5:logicUnit|state~15                                                                ; 3       ;
; top:Utop|Logic_control5:logicUnit|sendControl_condition                                                   ; 3       ;
; top:Utop|Logic_control5:logicUnit|LessThan0~10                                                            ; 3       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[3]~36                                                       ; 3       ;
; top:Utop|Logic_control5:logicUnit|counter[17]                                                             ; 3       ;
; top:Utop|Logic_control5:logicUnit|counter[18]                                                             ; 3       ;
; top:Utop|Logic_control5:logicUnit|counter[19]                                                             ; 3       ;
; top:Utop|Logic_control5:logicUnit|counter[20]                                                             ; 3       ;
; top:Utop|Logic_control5:logicUnit|counter[21]                                                             ; 3       ;
; top:Utop|Logic_control5:logicUnit|counter[22]                                                             ; 3       ;
; top:Utop|Logic_control5:logicUnit|counter[23]                                                             ; 3       ;
; top:Utop|Logic_control5:logicUnit|counter[24]                                                             ; 3       ;
; top:Utop|Logic_control5:logicUnit|counter[25]                                                             ; 3       ;
; top:Utop|Logic_control5:logicUnit|counter[26]                                                             ; 3       ;
; top:Utop|Logic_control5:logicUnit|counter[27]                                                             ; 3       ;
; top:Utop|Logic_control5:logicUnit|counter[28]                                                             ; 3       ;
; top:Utop|Logic_control5:logicUnit|counter[29]                                                             ; 3       ;
; top:Utop|Logic_control5:logicUnit|counter[30]                                                             ; 3       ;
; top:Utop|Logic_control5:logicUnit|counter[11]                                                             ; 3       ;
; top:Utop|Logic_control5:logicUnit|counter[12]                                                             ; 3       ;
; top:Utop|Logic_control5:logicUnit|counter[13]                                                             ; 3       ;
; top:Utop|Logic_control5:logicUnit|counter[14]                                                             ; 3       ;
; top:Utop|Logic_control5:logicUnit|counter[3]                                                              ; 3       ;
; top:Utop|Logic_control5:logicUnit|counter[4]                                                              ; 3       ;
; trigger_mux:Utrigger_mux|counter[20]                                                                      ; 3       ;
; trigger_mux:Utrigger_mux|counter[19]                                                                      ; 3       ;
; trigger_mux:Utrigger_mux|counter[18]                                                                      ; 3       ;
; trigger_mux:Utrigger_mux|counter[17]                                                                      ; 3       ;
; trigger_mux:Utrigger_mux|counter[16]                                                                      ; 3       ;
; trigger_mux:Utrigger_mux|counter[15]                                                                      ; 3       ;
; trigger_mux:Utrigger_mux|counter[14]                                                                      ; 3       ;
; trigger_mux:Utrigger_mux|counter[13]                                                                      ; 3       ;
; trigger_mux:Utrigger_mux|counter[10]                                                                      ; 3       ;
; trigger_mux:Utrigger_mux|counter[9]                                                                       ; 3       ;
; trigger_mux:Utrigger_mux|counter[8]                                                                       ; 3       ;
; trigger_mux:Utrigger_mux|counter[7]                                                                       ; 3       ;
; trigger_mux:Utrigger_mux|counter[6]                                                                       ; 3       ;
; trigger_mux:Utrigger_mux|counter[5]                                                                       ; 3       ;
; trigger_mux:Utrigger_mux|counter[4]                                                                       ; 3       ;
; trigger_mux:Utrigger_mux|counter[3]                                                                       ; 3       ;
; trigger_mux:Utrigger_mux|counter[2]                                                                       ; 3       ;
; trigger_mux:Utrigger_mux|counter[12]                                                                      ; 3       ;
; trigger_mux:Utrigger_mux|counter[11]                                                                      ; 3       ;
; ultra_sonar:Utrigger3|clkcount[15]                                                                        ; 3       ;
; ultra_sonar:Utrigger3|clkcount[14]                                                                        ; 3       ;
; ultra_sonar:Utrigger3|clkcount[13]                                                                        ; 3       ;
; ultra_sonar:Utrigger3|clkcount[16]                                                                        ; 3       ;
; ultra_sonar:Utrigger3|clkcount[12]                                                                        ; 3       ;
; ultra_sonar:Utrigger3|clkcount[11]                                                                        ; 3       ;
; ultra_sonar:Utrigger3|clkcount[9]                                                                         ; 3       ;
; ultra_sonar:Utrigger3|clkcount[10]                                                                        ; 3       ;
; ultra_sonar:Utrigger3|clkcount[6]                                                                         ; 3       ;
; ultra_sonar:Utrigger3|clkcount[7]                                                                         ; 3       ;
; ultra_sonar:Utrigger3|clkcount[8]                                                                         ; 3       ;
; ultra_sonar:Utrigger3|clkcount[4]                                                                         ; 3       ;
; ultra_sonar:Utrigger3|clkcount[5]                                                                         ; 3       ;
; ultra_sonar:Utrigger3|clkcount[3]                                                                         ; 3       ;
; ultra_sonar:Utrigger3|clkcount[2]                                                                         ; 3       ;
; ultra_sonar:Utrigger3|clkcount[18]                                                                        ; 3       ;
; ultra_sonar:Utrigger3|clkcount[17]                                                                        ; 3       ;
; ultra_sonar:Utrigger3|clkcount[19]                                                                        ; 3       ;
; ultra_sonar:Utrigger3|clkcount[20]                                                                        ; 3       ;
; ultra_sonar:Utrigger2|clkcount[15]                                                                        ; 3       ;
; ultra_sonar:Utrigger2|clkcount[14]                                                                        ; 3       ;
; ultra_sonar:Utrigger2|clkcount[13]                                                                        ; 3       ;
; ultra_sonar:Utrigger2|clkcount[16]                                                                        ; 3       ;
; ultra_sonar:Utrigger2|clkcount[12]                                                                        ; 3       ;
; ultra_sonar:Utrigger2|clkcount[11]                                                                        ; 3       ;
; ultra_sonar:Utrigger2|clkcount[9]                                                                         ; 3       ;
; ultra_sonar:Utrigger2|clkcount[10]                                                                        ; 3       ;
; ultra_sonar:Utrigger2|clkcount[6]                                                                         ; 3       ;
; ultra_sonar:Utrigger2|clkcount[7]                                                                         ; 3       ;
; ultra_sonar:Utrigger2|clkcount[8]                                                                         ; 3       ;
; ultra_sonar:Utrigger2|clkcount[4]                                                                         ; 3       ;
; ultra_sonar:Utrigger2|clkcount[5]                                                                         ; 3       ;
; ultra_sonar:Utrigger2|clkcount[3]                                                                         ; 3       ;
; ultra_sonar:Utrigger2|clkcount[2]                                                                         ; 3       ;
; ultra_sonar:Utrigger2|clkcount[18]                                                                        ; 3       ;
; ultra_sonar:Utrigger2|clkcount[17]                                                                        ; 3       ;
; ultra_sonar:Utrigger2|clkcount[19]                                                                        ; 3       ;
; ultra_sonar:Utrigger2|clkcount[20]                                                                        ; 3       ;
; ultra_sonar:Utrigger1|clkcount[15]                                                                        ; 3       ;
; ultra_sonar:Utrigger1|clkcount[14]                                                                        ; 3       ;
; ultra_sonar:Utrigger1|clkcount[13]                                                                        ; 3       ;
; ultra_sonar:Utrigger1|clkcount[16]                                                                        ; 3       ;
; ultra_sonar:Utrigger1|clkcount[12]                                                                        ; 3       ;
; ultra_sonar:Utrigger1|clkcount[11]                                                                        ; 3       ;
; ultra_sonar:Utrigger1|clkcount[9]                                                                         ; 3       ;
; ultra_sonar:Utrigger1|clkcount[10]                                                                        ; 3       ;
; ultra_sonar:Utrigger1|clkcount[6]                                                                         ; 3       ;
; ultra_sonar:Utrigger1|clkcount[7]                                                                         ; 3       ;
; ultra_sonar:Utrigger1|clkcount[8]                                                                         ; 3       ;
; ultra_sonar:Utrigger1|clkcount[4]                                                                         ; 3       ;
; ultra_sonar:Utrigger1|clkcount[5]                                                                         ; 3       ;
; ultra_sonar:Utrigger1|clkcount[3]                                                                         ; 3       ;
; ultra_sonar:Utrigger1|clkcount[2]                                                                         ; 3       ;
; ultra_sonar:Utrigger1|clkcount[18]                                                                        ; 3       ;
; ultra_sonar:Utrigger1|clkcount[17]                                                                        ; 3       ;
; ultra_sonar:Utrigger1|clkcount[19]                                                                        ; 3       ;
; ultra_sonar:Utrigger1|clkcount[20]                                                                        ; 3       ;
; ultra_sonar:Utrigger0|clkcount[15]                                                                        ; 3       ;
; ultra_sonar:Utrigger0|clkcount[14]                                                                        ; 3       ;
; ultra_sonar:Utrigger0|clkcount[13]                                                                        ; 3       ;
; ultra_sonar:Utrigger0|clkcount[16]                                                                        ; 3       ;
; ultra_sonar:Utrigger0|clkcount[12]                                                                        ; 3       ;
; ultra_sonar:Utrigger0|clkcount[11]                                                                        ; 3       ;
; ultra_sonar:Utrigger0|clkcount[9]                                                                         ; 3       ;
; ultra_sonar:Utrigger0|clkcount[10]                                                                        ; 3       ;
; ultra_sonar:Utrigger0|clkcount[6]                                                                         ; 3       ;
; ultra_sonar:Utrigger0|clkcount[7]                                                                         ; 3       ;
; ultra_sonar:Utrigger0|clkcount[8]                                                                         ; 3       ;
; ultra_sonar:Utrigger0|clkcount[4]                                                                         ; 3       ;
; ultra_sonar:Utrigger0|clkcount[5]                                                                         ; 3       ;
; ultra_sonar:Utrigger0|clkcount[3]                                                                         ; 3       ;
; ultra_sonar:Utrigger0|clkcount[2]                                                                         ; 3       ;
; ultra_sonar:Utrigger0|clkcount[18]                                                                        ; 3       ;
; ultra_sonar:Utrigger0|clkcount[17]                                                                        ; 3       ;
; ultra_sonar:Utrigger0|clkcount[19]                                                                        ; 3       ;
; ultra_sonar:Utrigger0|clkcount[20]                                                                        ; 3       ;
; movingStates:UmovingStates|pwm3_s[8]                                                                      ; 2       ;
; movingStates:UmovingStates|pwm1_s[2]                                                                      ; 2       ;
; movingStates:UmovingStates|pwm1_s[3]                                                                      ; 2       ;
; movingStates:UmovingStates|pwm1_s[4]                                                                      ; 2       ;
; movingStates:UmovingStates|pwm1_s[5]                                                                      ; 2       ;
; movingStates:UmovingStates|pwm1_s[6]                                                                      ; 2       ;
; movingStates:UmovingStates|pwm1_s[7]                                                                      ; 2       ;
; movingStates:UmovingStates|pwm1_s[8]                                                                      ; 2       ;
; movingStates:UmovingStates|pwm1_s[9]                                                                      ; 2       ;
; movingStates:UmovingStates|pwm1_s[10]                                                                     ; 2       ;
; movingStates:UmovingStates|pwm1_s[11]                                                                     ; 2       ;
; movingStates:UmovingStates|pwm1_s[12]                                                                     ; 2       ;
; movingStates:UmovingStates|pwm1_s[13]                                                                     ; 2       ;
; movingStates:UmovingStates|pwm1_s[14]                                                                     ; 2       ;
; movingStates:UmovingStates|pwm1_s[15]                                                                     ; 2       ;
; movingStates:UmovingStates|direction3_s                                                                   ; 2       ;
; movingStates:UmovingStates|direction2_s                                                                   ; 2       ;
; movingStates:UmovingStates|direction1_s                                                                   ; 2       ;
; movingStates:UmovingStates|direction0_s                                                                   ; 2       ;
; movingStates:UmovingStates|Selector67~4                                                                   ; 2       ;
; uart:unitUArt|uart_rx_data_sr[1]                                                                          ; 2       ;
; uart:unitUArt|Add3~0                                                                                      ; 2       ;
; uart:unitUArt|rx_baud_counter[2]                                                                          ; 2       ;
; uart:unitUArt|rx_baud_counter[5]                                                                          ; 2       ;
; uart:unitUArt|rx_baud_counter[3]                                                                          ; 2       ;
; uart:unitUArt|rx_baud_counter[4]                                                                          ; 2       ;
; uart:unitUArt|uart_rx_bit_spacing[3]                                                                      ; 2       ;
; uart:unitUArt|Selector0~0                                                                                 ; 2       ;
; uart:unitUArt|uart_rx_count[2]                                                                            ; 2       ;
; top:Utop|Logic_control5:logicUnit|Selector43~1                                                            ; 2       ;
; top:Utop|Logic_control5:logicUnit|Sadd[2]~12                                                              ; 2       ;
; top:Utop|divider:clkUnit|csCLOC                                                                           ; 2       ;
; movingStates:UmovingStates|rs_strike_condition                                                            ; 2       ;
; movingStates:UmovingStates|LessThan19~7                                                                   ; 2       ;
; movingStates:UmovingStates|LessThan19~5                                                                   ; 2       ;
; movingStates:UmovingStates|LessThan20~7                                                                   ; 2       ;
; movingStates:UmovingStates|LessThan20~5                                                                   ; 2       ;
; movingStates:UmovingStates|Selector64~17                                                                  ; 2       ;
; uart:unitUArt|Selector9~0                                                                                 ; 2       ;
; movingStates:UmovingStates|Selector59~0                                                                   ; 2       ;
; movingStates:UmovingStates|Selector64~14                                                                  ; 2       ;
; movingStates:UmovingStates|Selector17~0                                                                   ; 2       ;
; movingStates:UmovingStates|Selector15~0                                                                   ; 2       ;
; movingStates:UmovingStates|Selector13~5                                                                   ; 2       ;
; movingStates:UmovingStates|Selector12~3                                                                   ; 2       ;
; movingStates:UmovingStates|Selector6~7                                                                    ; 2       ;
; movingStates:UmovingStates|Selector6~6                                                                    ; 2       ;
; movingStates:UmovingStates|Selector7~2                                                                    ; 2       ;
; movingStates:UmovingStates|Selector5~0                                                                    ; 2       ;
; movingStates:UmovingStates|Selector6~4                                                                    ; 2       ;
; movingStates:UmovingStates|Selector6~2                                                                    ; 2       ;
; movingStates:UmovingStates|Selector6~1                                                                    ; 2       ;
; top:Utop|Logic_control5:logicUnit|timerFlag                                                               ; 2       ;
; top:Utop|divider:clkUnit|Srec_clk                                                                         ; 2       ;
; movingStates:UmovingStates|Selector64~5                                                                   ; 2       ;
; movingStates:UmovingStates|Selector64~4                                                                   ; 2       ;
; movingStates:UmovingStates|Selector64~2                                                                   ; 2       ;
; movingStates:UmovingStates|Selector73~6                                                                   ; 2       ;
; movingStates:UmovingStates|Selector69~0                                                                   ; 2       ;
; movingStates:UmovingStates|Selector43~6                                                                   ; 2       ;
; movingStates:UmovingStates|Selector73~4                                                                   ; 2       ;
; movingStates:UmovingStates|Selector73~3                                                                   ; 2       ;
; movingStates:UmovingStates|LessThan9~4                                                                    ; 2       ;
; movingStates:UmovingStates|LessThan18~0                                                                   ; 2       ;
; movingStates:UmovingStates|LessThan9~2                                                                    ; 2       ;
; movingStates:UmovingStates|LessThan9~1                                                                    ; 2       ;
; movingStates:UmovingStates|WideOr7~0                                                                      ; 2       ;
; movingStates:UmovingStates|Selector44~0                                                                   ; 2       ;
; movingStates:UmovingStates|Selector74~6                                                                   ; 2       ;
; movingStates:UmovingStates|Selector53~0                                                                   ; 2       ;
; movingStates:UmovingStates|moveUntil_condition~9                                                          ; 2       ;
; movingStates:UmovingStates|moveUntil_condition~3                                                          ; 2       ;
; movingStates:UmovingStates|LessThan3~0                                                                    ; 2       ;
; movingStates:UmovingStates|LessThan7~1                                                                    ; 2       ;
; movingStates:UmovingStates|LessThan10~2                                                                   ; 2       ;
; movingStates:UmovingStates|LessThan2~0                                                                    ; 2       ;
; movingStates:UmovingStates|LessThan4~0                                                                    ; 2       ;
; movingStates:UmovingStates|LessThan15~0                                                                   ; 2       ;
; PWM:Upwm0|LessThan1~2                                                                                     ; 2       ;
; top:Utop|Logic_control5:logicUnit|Selector56~0                                                            ; 2       ;
; top:Utop|Logic_control5:logicUnit|Selector55~0                                                            ; 2       ;
; top:Utop|Logic_control5:logicUnit|LessThan1~3                                                             ; 2       ;
; top:Utop|Logic_control5:logicUnit|LessThan2~0                                                             ; 2       ;
; top:Utop|Logic_control5:logicUnit|state~14                                                                ; 2       ;
; top:Utop|Logic_control5:logicUnit|Equal0~1                                                                ; 2       ;
; top:Utop|Logic_control5:logicUnit|Equal0~0                                                                ; 2       ;
; top:Utop|Logic_control5:logicUnit|TXD~2                                                                   ; 2       ;
; ultra_sonar:Utrigger3|trigger                                                                             ; 2       ;
; ultra_sonar:Utrigger2|trigger                                                                             ; 2       ;
; ultra_sonar:Utrigger1|trigger                                                                             ; 2       ;
; ultra_sonar:Utrigger0|trigger                                                                             ; 2       ;
; top:Utop|Logic_control5:logicUnit|TXD_computer                                                            ; 2       ;
; top:Utop|divider:clkUnit|count[7]                                                                         ; 2       ;
; top:Utop|divider:clkUnit|count[6]                                                                         ; 2       ;
; top:Utop|divider:clkUnit|count[5]                                                                         ; 2       ;
; top:Utop|divider:clkUnit|count[4]                                                                         ; 2       ;
; top:Utop|divider:clkUnit|count[3]                                                                         ; 2       ;
; top:Utop|divider:clkUnit|count[2]                                                                         ; 2       ;
; top:Utop|divider:clkUnit|count[1]                                                                         ; 2       ;
; echo_block:Uecho3|count[18]                                                                               ; 2       ;
; echo_block:Uecho3|count[19]                                                                               ; 2       ;
; echo_block:Uecho3|count[20]                                                                               ; 2       ;
; echo_block:Uecho2|count[18]                                                                               ; 2       ;
; echo_block:Uecho2|count[19]                                                                               ; 2       ;
; echo_block:Uecho2|count[20]                                                                               ; 2       ;
; echo_block:Uecho3|count[9]                                                                                ; 2       ;
; echo_block:Uecho3|count[10]                                                                               ; 2       ;
; echo_block:Uecho3|count[11]                                                                               ; 2       ;
; echo_block:Uecho3|count[12]                                                                               ; 2       ;
; echo_block:Uecho3|count[8]                                                                                ; 2       ;
; echo_block:Uecho3|count[5]                                                                                ; 2       ;
; echo_block:Uecho3|count[6]                                                                                ; 2       ;
; echo_block:Uecho3|count[7]                                                                                ; 2       ;
; echo_block:Uecho3|count[13]                                                                               ; 2       ;
; echo_block:Uecho3|count[14]                                                                               ; 2       ;
; echo_block:Uecho3|count[15]                                                                               ; 2       ;
; echo_block:Uecho3|count[16]                                                                               ; 2       ;
; echo_block:Uecho3|count[17]                                                                               ; 2       ;
; echo_block:Uecho2|count[9]                                                                                ; 2       ;
; echo_block:Uecho2|count[10]                                                                               ; 2       ;
; echo_block:Uecho2|count[11]                                                                               ; 2       ;
; echo_block:Uecho2|count[12]                                                                               ; 2       ;
; echo_block:Uecho2|count[8]                                                                                ; 2       ;
; echo_block:Uecho2|count[5]                                                                                ; 2       ;
; echo_block:Uecho2|count[6]                                                                                ; 2       ;
; echo_block:Uecho2|count[7]                                                                                ; 2       ;
; echo_block:Uecho2|count[13]                                                                               ; 2       ;
; echo_block:Uecho2|count[14]                                                                               ; 2       ;
; echo_block:Uecho2|count[15]                                                                               ; 2       ;
; echo_block:Uecho2|count[16]                                                                               ; 2       ;
; echo_block:Uecho2|count[17]                                                                               ; 2       ;
; echo_block:Uecho1|count[0]                                                                                ; 2       ;
; echo_block:Uecho1|count[1]                                                                                ; 2       ;
; echo_block:Uecho1|count[2]                                                                                ; 2       ;
; echo_block:Uecho0|count[0]                                                                                ; 2       ;
; echo_block:Uecho0|count[1]                                                                                ; 2       ;
; echo_block:Uecho0|count[2]                                                                                ; 2       ;
; echo_block:Uecho1|count[17]                                                                               ; 2       ;
; echo_block:Uecho1|count[18]                                                                               ; 2       ;
; echo_block:Uecho1|count[19]                                                                               ; 2       ;
; echo_block:Uecho1|count[20]                                                                               ; 2       ;
; echo_block:Uecho0|count[17]                                                                               ; 2       ;
; echo_block:Uecho0|count[18]                                                                               ; 2       ;
; echo_block:Uecho0|count[19]                                                                               ; 2       ;
; echo_block:Uecho0|count[20]                                                                               ; 2       ;
; echo_block:Uecho0|count[14]                                                                               ; 2       ;
; echo_block:Uecho0|count[15]                                                                               ; 2       ;
; echo_block:Uecho0|count[13]                                                                               ; 2       ;
; echo_block:Uecho0|count[12]                                                                               ; 2       ;
; echo_block:Uecho0|count[11]                                                                               ; 2       ;
; echo_block:Uecho0|count[9]                                                                                ; 2       ;
; echo_block:Uecho0|count[10]                                                                               ; 2       ;
; echo_block:Uecho0|count[8]                                                                                ; 2       ;
; echo_block:Uecho0|count[6]                                                                                ; 2       ;
; echo_block:Uecho0|count[7]                                                                                ; 2       ;
; echo_block:Uecho0|count[5]                                                                                ; 2       ;
; echo_block:Uecho0|count[3]                                                                                ; 2       ;
; echo_block:Uecho0|count[4]                                                                                ; 2       ;
; echo_block:Uecho1|count[13]                                                                               ; 2       ;
; echo_block:Uecho1|count[12]                                                                               ; 2       ;
; echo_block:Uecho1|count[11]                                                                               ; 2       ;
; echo_block:Uecho1|count[9]                                                                                ; 2       ;
; echo_block:Uecho1|count[10]                                                                               ; 2       ;
; echo_block:Uecho1|count[8]                                                                                ; 2       ;
; echo_block:Uecho1|count[6]                                                                                ; 2       ;
; echo_block:Uecho1|count[7]                                                                                ; 2       ;
; echo_block:Uecho1|count[5]                                                                                ; 2       ;
; echo_block:Uecho1|count[3]                                                                                ; 2       ;
; echo_block:Uecho1|count[4]                                                                                ; 2       ;
; echo_block:Uecho1|count[14]                                                                               ; 2       ;
; echo_block:Uecho1|count[15]                                                                               ; 2       ;
; echo_block:Uecho1|count[16]                                                                               ; 2       ;
; echo_block:Uecho0|count[16]                                                                               ; 2       ;
; movingStates:UmovingStates|delay_counter[31]                                                              ; 2       ;
; movingStates:UmovingStates|delay_counter[30]                                                              ; 2       ;
; movingStates:UmovingStates|delay_counter[29]                                                              ; 2       ;
; movingStates:UmovingStates|delay_counter[28]                                                              ; 2       ;
; movingStates:UmovingStates|delay_counter[27]                                                              ; 2       ;
; movingStates:UmovingStates|delay_counter[26]                                                              ; 2       ;
; movingStates:UmovingStates|delay_counter[25]                                                              ; 2       ;
; movingStates:UmovingStates|delay_counter[24]                                                              ; 2       ;
; movingStates:UmovingStates|delay_counter[23]                                                              ; 2       ;
; movingStates:UmovingStates|delay_counter[22]                                                              ; 2       ;
; movingStates:UmovingStates|delay_counter[21]                                                              ; 2       ;
; movingStates:UmovingStates|delay_counter[20]                                                              ; 2       ;
; movingStates:UmovingStates|delay_counter[19]                                                              ; 2       ;
; movingStates:UmovingStates|delay_counter[18]                                                              ; 2       ;
; movingStates:UmovingStates|delay_counter[17]                                                              ; 2       ;
; movingStates:UmovingStates|delay_counter[16]                                                              ; 2       ;
; movingStates:UmovingStates|delay_counter[15]                                                              ; 2       ;
; movingStates:UmovingStates|delay_counter[14]                                                              ; 2       ;
; movingStates:UmovingStates|delay_counter[13]                                                              ; 2       ;
; movingStates:UmovingStates|delay_counter[12]                                                              ; 2       ;
; movingStates:UmovingStates|delay_counter[11]                                                              ; 2       ;
; movingStates:UmovingStates|delay_counter[10]                                                              ; 2       ;
; movingStates:UmovingStates|delay_counter[9]                                                               ; 2       ;
; movingStates:UmovingStates|delay_counter[8]                                                               ; 2       ;
; trigger_mux:Utrigger_mux|counter[1]                                                                       ; 2       ;
; trigger_mux:Utrigger_mux|counter[0]                                                                       ; 2       ;
; movingStates:UmovingStates|afterMoveUntil_counter[31]                                                     ; 2       ;
; movingStates:UmovingStates|afterMoveUntil_counter[30]                                                     ; 2       ;
; movingStates:UmovingStates|afterMoveUntil_counter[29]                                                     ; 2       ;
; movingStates:UmovingStates|afterMoveUntil_counter[28]                                                     ; 2       ;
; movingStates:UmovingStates|afterMoveUntil_counter[27]                                                     ; 2       ;
; movingStates:UmovingStates|afterMoveUntil_counter[26]                                                     ; 2       ;
; movingStates:UmovingStates|afterMoveUntil_counter[25]                                                     ; 2       ;
; movingStates:UmovingStates|afterMoveUntil_counter[24]                                                     ; 2       ;
; movingStates:UmovingStates|afterMoveUntil_counter[23]                                                     ; 2       ;
; movingStates:UmovingStates|afterMoveUntil_counter[22]                                                     ; 2       ;
; movingStates:UmovingStates|afterMoveUntil_counter[21]                                                     ; 2       ;
; movingStates:UmovingStates|afterMoveUntil_counter[20]                                                     ; 2       ;
; movingStates:UmovingStates|afterMoveUntil_counter[19]                                                     ; 2       ;
; movingStates:UmovingStates|afterMoveUntil_counter[18]                                                     ; 2       ;
; movingStates:UmovingStates|afterMoveUntil_counter[17]                                                     ; 2       ;
; movingStates:UmovingStates|afterMoveUntil_counter[16]                                                     ; 2       ;
; movingStates:UmovingStates|afterMoveUntil_counter[15]                                                     ; 2       ;
; movingStates:UmovingStates|afterMoveUntil_counter[14]                                                     ; 2       ;
; movingStates:UmovingStates|afterMoveUntil_counter[13]                                                     ; 2       ;
; movingStates:UmovingStates|afterMoveUntil_counter[12]                                                     ; 2       ;
; movingStates:UmovingStates|afterMoveUntil_counter[11]                                                     ; 2       ;
; movingStates:UmovingStates|afterMoveUntil_counter[10]                                                     ; 2       ;
; movingStates:UmovingStates|afterMoveUntil_counter[9]                                                      ; 2       ;
; movingStates:UmovingStates|afterMoveUntil_counter[8]                                                      ; 2       ;
; top:Utop|Logic_control5:logicUnit|Sadd[7]                                                                 ; 2       ;
; top:Utop|Logic_control5:logicUnit|Sadd[6]                                                                 ; 2       ;
; top:Utop|Logic_control5:logicUnit|Sadd[5]                                                                 ; 2       ;
; top:Utop|Logic_control5:logicUnit|Sadd[4]                                                                 ; 2       ;
; top:Utop|Logic_control5:logicUnit|Sadd[3]                                                                 ; 2       ;
; top:Utop|Logic_control5:logicUnit|Sadd[2]                                                                 ; 2       ;
; top:Utop|Logic_control5:logicUnit|Sadd[1]                                                                 ; 2       ;
; top:Utop|Logic_control5:logicUnit|Sadd[0]                                                                 ; 2       ;
; movingStates:UmovingStates|Add3~16                                                                        ; 2       ;
; movingStates:UmovingStates|Add3~12                                                                        ; 2       ;
; movingStates:UmovingStates|Add3~10                                                                        ; 2       ;
; movingStates:UmovingStates|Add3~8                                                                         ; 2       ;
; movingStates:UmovingStates|Add3~6                                                                         ; 2       ;
; movingStates:UmovingStates|Add2~40                                                                        ; 2       ;
; movingStates:UmovingStates|Add2~16                                                                        ; 2       ;
; movingStates:UmovingStates|Add2~12                                                                        ; 2       ;
; movingStates:UmovingStates|Add2~10                                                                        ; 2       ;
; movingStates:UmovingStates|Add2~8                                                                         ; 2       ;
; movingStates:UmovingStates|Add2~6                                                                         ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[29]                                                         ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[28]                                                         ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[27]                                                         ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[26]                                                         ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[25]                                                         ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[24]                                                         ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[23]                                                         ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[22]                                                         ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[21]                                                         ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[20]                                                         ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[19]                                                         ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[18]                                                         ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[17]                                                         ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[16]                                                         ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[15]                                                         ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[14]                                                         ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[12]                                                         ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[11]                                                         ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[3]                                                          ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[2]                                                          ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[1]                                                          ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[0]                                                          ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[4]                                                          ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[7]                                                          ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[6]                                                          ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[5]                                                          ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[10]                                                         ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[9]                                                          ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[8]                                                          ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[13]                                                         ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[31]                                                         ; 2       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[30]                                                         ; 2       ;
; top:Utop|snookermifforreal:dataUnit|altsyncram:altsyncram_component|altsyncram_vp71:auto_generated|q_a[1] ; 2       ;
; top:Utop|snookermifforreal:dataUnit|altsyncram:altsyncram_component|altsyncram_vp71:auto_generated|q_a[2] ; 2       ;
; top:Utop|snookermifforreal:dataUnit|altsyncram:altsyncram_component|altsyncram_vp71:auto_generated|q_a[3] ; 2       ;
; top:Utop|snookermifforreal:dataUnit|altsyncram:altsyncram_component|altsyncram_vp71:auto_generated|q_a[4] ; 2       ;
; top:Utop|snookermifforreal:dataUnit|altsyncram:altsyncram_component|altsyncram_vp71:auto_generated|q_a[5] ; 2       ;
; top:Utop|snookermifforreal:dataUnit|altsyncram:altsyncram_component|altsyncram_vp71:auto_generated|q_a[6] ; 2       ;
; top:Utop|snookermifforreal:dataUnit|altsyncram:altsyncram_component|altsyncram_vp71:auto_generated|q_a[7] ; 2       ;
; top:Utop|snookermifforreal:dataUnit|altsyncram:altsyncram_component|altsyncram_vp71:auto_generated|q_a[0] ; 2       ;
; top:Utop|Logic_control5:logicUnit|state.start~feeder                                                      ; 1       ;
; RXD_in~input                                                                                              ; 1       ;
; COM~input                                                                                                 ; 1       ;
; top:Utop|Logic_control5:logicUnit|Sadd[7]~_wirecell                                                       ; 1       ;
; top:Utop|Logic_control5:logicUnit|Sadd[6]~_wirecell                                                       ; 1       ;
; top:Utop|Logic_control5:logicUnit|Sadd[5]~_wirecell                                                       ; 1       ;
; top:Utop|Logic_control5:logicUnit|Sadd[4]~_wirecell                                                       ; 1       ;
; top:Utop|Logic_control5:logicUnit|Sadd[3]~_wirecell                                                       ; 1       ;
; top:Utop|Logic_control5:logicUnit|Sadd[2]~_wirecell                                                       ; 1       ;
; top:Utop|Logic_control5:logicUnit|Sadd[1]~_wirecell                                                       ; 1       ;
; top:Utop|Logic_control5:logicUnit|Sadd[0]~_wirecell                                                       ; 1       ;
; uart:unitUArt|uart_rx_data_sr[0]~0                                                                        ; 1       ;
; top:Utop|divider:clkUnit|Srec_clk~0                                                                       ; 1       ;
; top:Utop|divider:clkUnit|SsendClk~0                                                                       ; 1       ;
; PWM:Upwm1|opwm~0                                                                                          ; 1       ;
; PWM:Upwm3|LessThan1~9                                                                                     ; 1       ;
; PWM:Upwm3|LessThan1~8                                                                                     ; 1       ;
; movingStates:UmovingStates|Selector29~5                                                                   ; 1       ;
; movingStates:UmovingStates|Selector28~3                                                                   ; 1       ;
; movingStates:UmovingStates|Selector36~2                                                                   ; 1       ;
; movingStates:UmovingStates|Selector7~4                                                                    ; 1       ;
; movingStates:UmovingStates|Selector48~3                                                                   ; 1       ;
; movingStates:UmovingStates|LessThan10~5                                                                   ; 1       ;
; PWM:Upwm2|LessThan1~29                                                                                    ; 1       ;
; PWM:Upwm0|LessThan1~23                                                                                    ; 1       ;
; uart:unitUArt|uart_rx_data_sr[0]                                                                          ; 1       ;
; uart:unitUArt|rx_baud_counter~2                                                                           ; 1       ;
; uart:unitUArt|rx_baud_counter~1                                                                           ; 1       ;
; uart:unitUArt|rx_baud_counter~0                                                                           ; 1       ;
; uart:unitUArt|uart_rx_filter[0]~1                                                                         ; 1       ;
; uart:unitUArt|uart_rx_filter[1]~0                                                                         ; 1       ;
; uart:unitUArt|uart_rx_bit_spacing~4                                                                       ; 1       ;
; uart:unitUArt|uart_rx_bit_spacing~3                                                                       ; 1       ;
; uart:unitUArt|uart_rx_bit_spacing~2                                                                       ; 1       ;
; uart:unitUArt|uart_rx_bit_spacing~1                                                                       ; 1       ;
; uart:unitUArt|zynq_on~0                                                                                   ; 1       ;
; uart:unitUArt|Equal5~1                                                                                    ; 1       ;
; uart:unitUArt|uart_rx_count[0]~2                                                                          ; 1       ;
; uart:unitUArt|uart_rx_count[1]~1                                                                          ; 1       ;
; uart:unitUArt|uart_rx_count[2]~0                                                                          ; 1       ;
; top:Utop|divider:clkUnit|csCLOC~0                                                                         ; 1       ;
; top:Utop|divider:clkUnit|LessThan4~0                                                                      ; 1       ;
; movingStates:UmovingStates|Selector45~0                                                                   ; 1       ;
; movingStates:UmovingStates|Selector41~0                                                                   ; 1       ;
; trigger_mux:Utrigger_mux|output~2                                                                         ; 1       ;
; trigger_mux:Utrigger_mux|LessThan0~5                                                                      ; 1       ;
; trigger_mux:Utrigger_mux|LessThan0~4                                                                      ; 1       ;
; trigger_mux:Utrigger_mux|LessThan0~3                                                                      ; 1       ;
; trigger_mux:Utrigger_mux|LessThan0~2                                                                      ; 1       ;
; trigger_mux:Utrigger_mux|LessThan0~1                                                                      ; 1       ;
; trigger_mux:Utrigger_mux|LessThan0~0                                                                      ; 1       ;
; trigger_mux:Utrigger_mux|output~1                                                                         ; 1       ;
; trigger_mux:Utrigger_mux|output~0                                                                         ; 1       ;
; echo_block:Uecho3|reset                                                                                   ; 1       ;
; echo_block:Uecho2|reset                                                                                   ; 1       ;
; movingStates:UmovingStates|afterMoveUntil_active~0                                                        ; 1       ;
; uart:unitUArt|uart_rx_bit~0                                                                               ; 1       ;
; uart:unitUArt|Selector0~1                                                                                 ; 1       ;
; uart:unitUArt|uart_rx_bit_tick~1                                                                          ; 1       ;
; uart:unitUArt|Selector1~0                                                                                 ; 1       ;
; uart:unitUArt|Selector3~4                                                                                 ; 1       ;
; uart:unitUArt|Selector2~1                                                                                 ; 1       ;
; uart:unitUArt|Selector2~0                                                                                 ; 1       ;
; movingStates:UmovingStates|Selector52~3                                                                   ; 1       ;
; movingStates:UmovingStates|Selector52~2                                                                   ; 1       ;
; echo_block:Uecho1|reset                                                                                   ; 1       ;
; echo_block:Uecho0|reset                                                                                   ; 1       ;
; movingStates:UmovingStates|Selector66~0                                                                   ; 1       ;
; movingStates:UmovingStates|Selector55~0                                                                   ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector2~0                                                             ; 1       ;
; movingStates:UmovingStates|Selector68~1                                                                   ; 1       ;
; movingStates:UmovingStates|Selector68~0                                                                   ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector0~0                                                             ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector40~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector41~1                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Sadd[2]~11                                                              ; 1       ;
; top:Utop|Logic_control5:logicUnit|Sadd[2]~10                                                              ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector43~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector33~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector48~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector51~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector50~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector49~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector44~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector47~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector34~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector45~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector35~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector46~0                                                            ; 1       ;
; movingStates:UmovingStates|ready~0                                                                        ; 1       ;
; movingStates:UmovingStates|Equal8~0                                                                       ; 1       ;
; movingStates:UmovingStates|Selector61~1                                                                   ; 1       ;
; movingStates:UmovingStates|Selector61~0                                                                   ; 1       ;
; movingStates:UmovingStates|Selector51~1                                                                   ; 1       ;
; movingStates:UmovingStates|Selector51~0                                                                   ; 1       ;
; movingStates:UmovingStates|Selector58~9                                                                   ; 1       ;
; movingStates:UmovingStates|Selector58~8                                                                   ; 1       ;
; movingStates:UmovingStates|Selector58~7                                                                   ; 1       ;
; movingStates:UmovingStates|Selector58~6                                                                   ; 1       ;
; movingStates:UmovingStates|Selector58~5                                                                   ; 1       ;
; movingStates:UmovingStates|Selector58~4                                                                   ; 1       ;
; movingStates:UmovingStates|Selector58~3                                                                   ; 1       ;
; movingStates:UmovingStates|Selector58~2                                                                   ; 1       ;
; movingStates:UmovingStates|next_state~22                                                                  ; 1       ;
; movingStates:UmovingStates|Selector58~1                                                                   ; 1       ;
; movingStates:UmovingStates|Selector57~2                                                                   ; 1       ;
; movingStates:UmovingStates|Selector57~1                                                                   ; 1       ;
; movingStates:UmovingStates|Selector57~0                                                                   ; 1       ;
; movingStates:UmovingStates|delay_condition~0                                                              ; 1       ;
; movingStates:UmovingStates|LessThan19~6                                                                   ; 1       ;
; movingStates:UmovingStates|LessThan19~4                                                                   ; 1       ;
; movingStates:UmovingStates|LessThan19~3                                                                   ; 1       ;
; movingStates:UmovingStates|LessThan19~2                                                                   ; 1       ;
; movingStates:UmovingStates|LessThan19~1                                                                   ; 1       ;
; movingStates:UmovingStates|LessThan19~0                                                                   ; 1       ;
; trigger_mux:Utrigger_mux|t_enable3~0                                                                      ; 1       ;
; trigger_mux:Utrigger_mux|t_enable2~0                                                                      ; 1       ;
; trigger_mux:Utrigger_mux|t_enable1~0                                                                      ; 1       ;
; trigger_mux:Utrigger_mux|Equal0~5                                                                         ; 1       ;
; trigger_mux:Utrigger_mux|Equal0~4                                                                         ; 1       ;
; trigger_mux:Utrigger_mux|Equal0~3                                                                         ; 1       ;
; trigger_mux:Utrigger_mux|Equal0~2                                                                         ; 1       ;
; trigger_mux:Utrigger_mux|Equal0~1                                                                         ; 1       ;
; trigger_mux:Utrigger_mux|Equal0~0                                                                         ; 1       ;
; trigger_mux:Utrigger_mux|t_enable0~0                                                                      ; 1       ;
; movingStates:UmovingStates|Selector65~1                                                                   ; 1       ;
; movingStates:UmovingStates|Selector65~0                                                                   ; 1       ;
; echo_block:Uecho3|last_output[18]                                                                         ; 1       ;
; echo_block:Uecho3|last_output[19]                                                                         ; 1       ;
; echo_block:Uecho3|last_output[20]                                                                         ; 1       ;
; echo_block:Uecho2|last_output[18]                                                                         ; 1       ;
; echo_block:Uecho2|last_output[19]                                                                         ; 1       ;
; echo_block:Uecho2|last_output[20]                                                                         ; 1       ;
; echo_block:Uecho3|last_output[9]                                                                          ; 1       ;
; echo_block:Uecho3|last_output[10]                                                                         ; 1       ;
; echo_block:Uecho3|last_output[11]                                                                         ; 1       ;
; echo_block:Uecho3|last_output[12]                                                                         ; 1       ;
; echo_block:Uecho3|last_output[8]                                                                          ; 1       ;
; echo_block:Uecho3|last_output[5]                                                                          ; 1       ;
; echo_block:Uecho3|last_output[6]                                                                          ; 1       ;
; echo_block:Uecho3|last_output[7]                                                                          ; 1       ;
; echo_block:Uecho3|last_output[13]                                                                         ; 1       ;
; echo_block:Uecho3|last_output[14]                                                                         ; 1       ;
; echo_block:Uecho3|last_output[15]                                                                         ; 1       ;
; echo_block:Uecho3|last_output[16]                                                                         ; 1       ;
; echo_block:Uecho3|last_output[17]                                                                         ; 1       ;
; echo_block:Uecho2|last_output[9]                                                                          ; 1       ;
; echo_block:Uecho2|last_output[10]                                                                         ; 1       ;
; echo_block:Uecho2|last_output[11]                                                                         ; 1       ;
; echo_block:Uecho2|last_output[12]                                                                         ; 1       ;
; echo_block:Uecho2|last_output[8]                                                                          ; 1       ;
; echo_block:Uecho2|last_output[5]                                                                          ; 1       ;
; echo_block:Uecho2|last_output[6]                                                                          ; 1       ;
; echo_block:Uecho2|last_output[7]                                                                          ; 1       ;
; echo_block:Uecho2|last_output[13]                                                                         ; 1       ;
; echo_block:Uecho2|last_output[14]                                                                         ; 1       ;
; echo_block:Uecho2|last_output[15]                                                                         ; 1       ;
; echo_block:Uecho2|last_output[16]                                                                         ; 1       ;
; echo_block:Uecho2|last_output[17]                                                                         ; 1       ;
; movingStates:UmovingStates|afterMoveUntil_condition~0                                                     ; 1       ;
; movingStates:UmovingStates|LessThan20~6                                                                   ; 1       ;
; movingStates:UmovingStates|LessThan20~4                                                                   ; 1       ;
; movingStates:UmovingStates|LessThan20~3                                                                   ; 1       ;
; movingStates:UmovingStates|LessThan20~2                                                                   ; 1       ;
; movingStates:UmovingStates|LessThan20~1                                                                   ; 1       ;
; movingStates:UmovingStates|LessThan20~0                                                                   ; 1       ;
; movingStates:UmovingStates|Selector64~20                                                                  ; 1       ;
; movingStates:UmovingStates|Selector64~19                                                                  ; 1       ;
; movingStates:UmovingStates|Selector64~18                                                                  ; 1       ;
; echo_block:Uecho1|last_output[0]                                                                          ; 1       ;
; echo_block:Uecho1|last_output[1]                                                                          ; 1       ;
; echo_block:Uecho1|last_output[2]                                                                          ; 1       ;
; echo_block:Uecho0|last_output[0]                                                                          ; 1       ;
; echo_block:Uecho0|last_output[1]                                                                          ; 1       ;
; echo_block:Uecho0|last_output[2]                                                                          ; 1       ;
; movingStates:UmovingStates|Selector54~1                                                                   ; 1       ;
; movingStates:UmovingStates|Selector53~1                                                                   ; 1       ;
; movingStates:UmovingStates|Selector56~1                                                                   ; 1       ;
; movingStates:UmovingStates|Selector56~0                                                                   ; 1       ;
; movingStates:UmovingStates|Selector67~3                                                                   ; 1       ;
; uart:unitUArt|uart_rx_data_vec~6                                                                          ; 1       ;
; uart:unitUArt|Selector11~1                                                                                ; 1       ;
; uart:unitUArt|Selector11~0                                                                                ; 1       ;
; uart:unitUArt|Selector6~0                                                                                 ; 1       ;
; uart:unitUArt|Selector5~0                                                                                 ; 1       ;
; uart:unitUArt|Selector4~0                                                                                 ; 1       ;
; uart:unitUArt|uart_rx_data_vec~5                                                                          ; 1       ;
; movingStates:UmovingStates|Selector59~1                                                                   ; 1       ;
; movingStates:UmovingStates|Selector60~1                                                                   ; 1       ;
; movingStates:UmovingStates|Selector60~0                                                                   ; 1       ;
; movingStates:UmovingStates|Selector64~13                                                                  ; 1       ;
; movingStates:UmovingStates|Selector64~12                                                                  ; 1       ;
; movingStates:UmovingStates|Selector64~11                                                                  ; 1       ;
; movingStates:UmovingStates|Selector64~9                                                                   ; 1       ;
; movingStates:UmovingStates|Selector64~8                                                                   ; 1       ;
; movingStates:UmovingStates|Selector64~7                                                                   ; 1       ;
; echo_block:Uecho1|last_output[17]                                                                         ; 1       ;
; echo_block:Uecho1|last_output[18]                                                                         ; 1       ;
; echo_block:Uecho1|last_output[19]                                                                         ; 1       ;
; echo_block:Uecho1|last_output[20]                                                                         ; 1       ;
; echo_block:Uecho0|last_output[17]                                                                         ; 1       ;
; echo_block:Uecho0|last_output[18]                                                                         ; 1       ;
; echo_block:Uecho0|last_output[19]                                                                         ; 1       ;
; echo_block:Uecho0|last_output[20]                                                                         ; 1       ;
; echo_block:Uecho0|last_output[14]                                                                         ; 1       ;
; echo_block:Uecho0|last_output[15]                                                                         ; 1       ;
; echo_block:Uecho0|last_output[13]                                                                         ; 1       ;
; echo_block:Uecho0|last_output[12]                                                                         ; 1       ;
; echo_block:Uecho0|last_output[11]                                                                         ; 1       ;
; echo_block:Uecho0|last_output[9]                                                                          ; 1       ;
; echo_block:Uecho0|last_output[10]                                                                         ; 1       ;
; echo_block:Uecho0|last_output[8]                                                                          ; 1       ;
; echo_block:Uecho0|last_output[6]                                                                          ; 1       ;
; echo_block:Uecho0|last_output[7]                                                                          ; 1       ;
; echo_block:Uecho0|last_output[5]                                                                          ; 1       ;
; echo_block:Uecho0|last_output[3]                                                                          ; 1       ;
; echo_block:Uecho0|last_output[4]                                                                          ; 1       ;
; echo_block:Uecho1|last_output[13]                                                                         ; 1       ;
; echo_block:Uecho1|last_output[12]                                                                         ; 1       ;
; echo_block:Uecho1|last_output[11]                                                                         ; 1       ;
; echo_block:Uecho1|last_output[9]                                                                          ; 1       ;
; echo_block:Uecho1|last_output[10]                                                                         ; 1       ;
; echo_block:Uecho1|last_output[8]                                                                          ; 1       ;
; echo_block:Uecho1|last_output[6]                                                                          ; 1       ;
; echo_block:Uecho1|last_output[7]                                                                          ; 1       ;
; echo_block:Uecho1|last_output[5]                                                                          ; 1       ;
; echo_block:Uecho1|last_output[3]                                                                          ; 1       ;
; echo_block:Uecho1|last_output[4]                                                                          ; 1       ;
; echo_block:Uecho1|last_output[14]                                                                         ; 1       ;
; echo_block:Uecho1|last_output[15]                                                                         ; 1       ;
; echo_block:Uecho1|last_output[16]                                                                         ; 1       ;
; echo_block:Uecho0|last_output[16]                                                                         ; 1       ;
; movingStates:UmovingStates|Selector32~0                                                                   ; 1       ;
; movingStates:UmovingStates|Selector22~1                                                                   ; 1       ;
; movingStates:UmovingStates|Selector22~0                                                                   ; 1       ;
; movingStates:UmovingStates|Selector21~0                                                                   ; 1       ;
; movingStates:UmovingStates|Selector20~1                                                                   ; 1       ;
; movingStates:UmovingStates|Selector20~0                                                                   ; 1       ;
; movingStates:UmovingStates|Selector19~0                                                                   ; 1       ;
; movingStates:UmovingStates|Selector18~0                                                                   ; 1       ;
; movingStates:UmovingStates|Selector17~1                                                                   ; 1       ;
; movingStates:UmovingStates|Selector16~1                                                                   ; 1       ;
; movingStates:UmovingStates|Selector16~0                                                                   ; 1       ;
; movingStates:UmovingStates|Selector15~1                                                                   ; 1       ;
; movingStates:UmovingStates|Selector14~0                                                                   ; 1       ;
; movingStates:UmovingStates|Selector13~7                                                                   ; 1       ;
; movingStates:UmovingStates|Selector13~6                                                                   ; 1       ;
; movingStates:UmovingStates|Selector13~4                                                                   ; 1       ;
; movingStates:UmovingStates|Selector13~3                                                                   ; 1       ;
; movingStates:UmovingStates|Selector12~5                                                                   ; 1       ;
; movingStates:UmovingStates|Selector12~2                                                                   ; 1       ;
; movingStates:UmovingStates|Selector11~0                                                                   ; 1       ;
; movingStates:UmovingStates|Selector10~0                                                                   ; 1       ;
; movingStates:UmovingStates|Selector9~0                                                                    ; 1       ;
; movingStates:UmovingStates|LessThan18~2                                                                   ; 1       ;
; movingStates:UmovingStates|LessThan18~1                                                                   ; 1       ;
; movingStates:UmovingStates|Selector7~3                                                                    ; 1       ;
; movingStates:UmovingStates|Selector6~10                                                                   ; 1       ;
; movingStates:UmovingStates|Selector6~9                                                                    ; 1       ;
; movingStates:UmovingStates|Selector6~8                                                                    ; 1       ;
; movingStates:UmovingStates|Selector5~3                                                                    ; 1       ;
; movingStates:UmovingStates|Selector5~2                                                                    ; 1       ;
; movingStates:UmovingStates|Selector5~1                                                                    ; 1       ;
; movingStates:UmovingStates|Selector4~1                                                                    ; 1       ;
; movingStates:UmovingStates|Selector4~0                                                                    ; 1       ;
; movingStates:UmovingStates|Selector3~2                                                                    ; 1       ;
; movingStates:UmovingStates|Selector3~1                                                                    ; 1       ;
; movingStates:UmovingStates|Selector3~0                                                                    ; 1       ;
; movingStates:UmovingStates|Selector75~6                                                                   ; 1       ;
; movingStates:UmovingStates|Selector75~5                                                                   ; 1       ;
; movingStates:UmovingStates|Selector75~4                                                                   ; 1       ;
; movingStates:UmovingStates|Selector75~3                                                                   ; 1       ;
; movingStates:UmovingStates|Selector75~2                                                                   ; 1       ;
; movingStates:UmovingStates|Selector75~1                                                                   ; 1       ;
; movingStates:UmovingStates|Selector75~0                                                                   ; 1       ;
; movingStates:UmovingStates|Selector74~8                                                                   ; 1       ;
; movingStates:UmovingStates|Selector2~1                                                                    ; 1       ;
; movingStates:UmovingStates|Selector2~0                                                                    ; 1       ;
; movingStates:UmovingStates|Selector6~3                                                                    ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector52~0                                                            ; 1       ;
; movingStates:UmovingStates|Selector8~2                                                                    ; 1       ;
; movingStates:UmovingStates|Selector8~0                                                                    ; 1       ;
; top:Utop|Logic_control5:logicUnit|timeCounter[3]~99                                                       ; 1       ;
; top:Utop|Logic_control5:logicUnit|LessThan2~2                                                             ; 1       ;
; top:Utop|Logic_control5:logicUnit|LessThan2~1                                                             ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector4~0                                                             ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector18~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector17~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector16~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector15~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector14~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector13~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector12~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector11~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector10~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector9~0                                                             ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector8~0                                                             ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector7~0                                                             ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector6~0                                                             ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector5~0                                                             ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector24~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector23~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector22~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector21~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector32~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector31~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector28~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector27~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector26~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector25~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector20~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector19~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector30~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector29~0                                                            ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector1~2                                                             ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector1~1                                                             ; 1       ;
; top:Utop|Logic_control5:logicUnit|Mux0~3                                                                  ; 1       ;
; top:Utop|Logic_control5:logicUnit|Sdata[3]                                                                ; 1       ;
; top:Utop|Logic_control5:logicUnit|Mux0~2                                                                  ; 1       ;
; top:Utop|Logic_control5:logicUnit|Sdata[0]                                                                ; 1       ;
; top:Utop|Logic_control5:logicUnit|Sdata[1]                                                                ; 1       ;
; top:Utop|Logic_control5:logicUnit|Sdata[2]                                                                ; 1       ;
; top:Utop|Logic_control5:logicUnit|Mux0~1                                                                  ; 1       ;
; top:Utop|Logic_control5:logicUnit|Sdata[7]                                                                ; 1       ;
; top:Utop|Logic_control5:logicUnit|Mux0~0                                                                  ; 1       ;
; top:Utop|Logic_control5:logicUnit|Sdata[4]                                                                ; 1       ;
; top:Utop|Logic_control5:logicUnit|Sdata[6]                                                                ; 1       ;
; top:Utop|Logic_control5:logicUnit|Sdata[5]                                                                ; 1       ;
; top:Utop|Logic_control5:logicUnit|Selector1~0                                                             ; 1       ;
; top:Utop|Logic_control5:logicUnit|TXD~3                                                                   ; 1       ;
; movingStates:UmovingStates|Selector49~1                                                                   ; 1       ;
+-----------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------+---------------+----------------------+-----------------+-----------------+
; Name                                                                                                          ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF            ; Location      ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------+---------------+----------------------+-----------------+-----------------+
; top:Utop|snookermifforreal:dataUnit|altsyncram:altsyncram_component|altsyncram_vp71:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; snookermif.mif ; M9K_X9_Y19_N0 ; Don't care           ; Old data        ; Old data        ;
+---------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------+---------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |motor|top:Utop|snookermifforreal:dataUnit|altsyncram:altsyncram_component|altsyncram_vp71:auto_generated|ALTSYNCRAM                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01000101) (105) (69) (45)   ;(01001110) (116) (78) (4E)   ;(00001101) (15) (13) (0D)   ;(00001010) (12) (10) (0A)   ;
;8;(01001100) (114) (76) (4C)    ;(01010010) (122) (82) (52)   ;(00100000) (40) (32) (20)   ;(00110001) (61) (49) (31)   ;(00110010) (62) (50) (32)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;
;16;(00001101) (15) (13) (0D)    ;(00001010) (12) (10) (0A)   ;(01010011) (123) (83) (53)   ;(01010000) (120) (80) (50)   ;(00100000) (40) (32) (20)   ;(00110010) (62) (50) (32)   ;(00110101) (65) (53) (35)   ;(00110000) (60) (48) (30)   ;
;24;(00110000) (60) (48) (30)    ;(00001101) (15) (13) (0D)   ;(00001010) (12) (10) (0A)   ;(01000001) (101) (65) (41)   ;(01000011) (103) (67) (43)   ;(00100000) (40) (32) (20)   ;(00110011) (63) (51) (33)   ;(00110000) (60) (48) (30)   ;
;32;(00110000) (60) (48) (30)    ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00001101) (15) (13) (0D)   ;(00001010) (12) (10) (0A)   ;(01001110) (116) (78) (4E)   ;(01010000) (120) (80) (50)   ;(00001101) (15) (13) (0D)   ;
;40;(00001010) (12) (10) (0A)    ;(01001101) (115) (77) (4D)   ;(00001101) (15) (13) (0D)   ;(00001010) (12) (10) (0A)   ;(01000100) (104) (68) (44)   ;(01000101) (105) (69) (45)   ;(01001100) (114) (76) (4C)   ;(01000001) (101) (65) (41)   ;
;48;(01011001) (131) (89) (59)    ;(00100000) (40) (32) (20)   ;(00110010) (62) (50) (32)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00001101) (15) (13) (0D)   ;(00001010) (12) (10) (0A)   ;(01010011) (123) (83) (53)   ;
;56;(01010000) (120) (80) (50)    ;(00100000) (40) (32) (20)   ;(00110101) (65) (53) (35)   ;(00110000) (60) (48) (30)   ;(00001101) (15) (13) (0D)   ;(00001010) (12) (10) (0A)   ;(01001100) (114) (76) (4C)   ;(01010010) (122) (82) (52)   ;
;64;(00100000) (40) (32) (20)    ;(00101101) (55) (45) (2D)   ;(00110001) (61) (49) (31)   ;(00110010) (62) (50) (32)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00001101) (15) (13) (0D)   ;
;72;(00001010) (12) (10) (0A)    ;(01001110) (116) (78) (4E)   ;(01010000) (120) (80) (50)   ;(00001101) (15) (13) (0D)   ;(00001010) (12) (10) (0A)   ;(01001101) (115) (77) (4D)   ;(00001101) (15) (13) (0D)   ;(00001010) (12) (10) (0A)   ;
;80;(11111111) (377) (255) (FF)    ;(01000100) (104) (68) (44)   ;(01001001) (111) (73) (49)   ;(00001101) (15) (13) (0D)   ;(00001010) (12) (10) (0A)   ;(11111111) (377) (255) (FF)   ;(01000101) (105) (69) (45)   ;(01001110) (116) (78) (4E)   ;
;88;(00001101) (15) (13) (0D)    ;(00001010) (12) (10) (0A)   ;(11111111) (377) (255) (FF)   ;(00100011) (43) (35) (23)   ;(11111111) (377) (255) (FF)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;128;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;144;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


+------------------------------------------------------------+
; Other Routing Usage Summary                                ;
+-----------------------------------+------------------------+
; Other Routing Resource Type       ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 1,641 / 88,936 ( 2 % ) ;
; C16 interconnects                 ; 102 / 2,912 ( 4 % )    ;
; C4 interconnects                  ; 1,153 / 54,912 ( 2 % ) ;
; Direct links                      ; 424 / 88,936 ( < 1 % ) ;
; GXB block output buffers          ; 0 / 1,600 ( 0 % )      ;
; Global clocks                     ; 5 / 20 ( 25 % )        ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 760 / 29,440 ( 3 % )   ;
; R24 interconnects                 ; 53 / 3,040 ( 2 % )     ;
; R4 interconnects                  ; 1,196 / 76,160 ( 2 % ) ;
+-----------------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.23) ; Number of LABs  (Total = 100) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 6                             ;
; 2                                           ; 5                             ;
; 3                                           ; 4                             ;
; 4                                           ; 2                             ;
; 5                                           ; 2                             ;
; 6                                           ; 0                             ;
; 7                                           ; 0                             ;
; 8                                           ; 2                             ;
; 9                                           ; 2                             ;
; 10                                          ; 4                             ;
; 11                                          ; 5                             ;
; 12                                          ; 4                             ;
; 13                                          ; 4                             ;
; 14                                          ; 3                             ;
; 15                                          ; 6                             ;
; 16                                          ; 51                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.67) ; Number of LABs  (Total = 100) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 65                            ;
; 1 Clock                            ; 60                            ;
; 1 Clock enable                     ; 16                            ;
; 1 Sync. clear                      ; 17                            ;
; 1 Sync. load                       ; 1                             ;
; 2 Clocks                           ; 8                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.45) ; Number of LABs  (Total = 100) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 6                             ;
; 3                                            ; 4                             ;
; 4                                            ; 2                             ;
; 5                                            ; 3                             ;
; 6                                            ; 1                             ;
; 7                                            ; 0                             ;
; 8                                            ; 2                             ;
; 9                                            ; 2                             ;
; 10                                           ; 3                             ;
; 11                                           ; 0                             ;
; 12                                           ; 1                             ;
; 13                                           ; 1                             ;
; 14                                           ; 0                             ;
; 15                                           ; 1                             ;
; 16                                           ; 7                             ;
; 17                                           ; 11                            ;
; 18                                           ; 3                             ;
; 19                                           ; 1                             ;
; 20                                           ; 4                             ;
; 21                                           ; 1                             ;
; 22                                           ; 4                             ;
; 23                                           ; 5                             ;
; 24                                           ; 1                             ;
; 25                                           ; 1                             ;
; 26                                           ; 10                            ;
; 27                                           ; 5                             ;
; 28                                           ; 4                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
; 31                                           ; 0                             ;
; 32                                           ; 10                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.27) ; Number of LABs  (Total = 100) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 18                            ;
; 2                                               ; 4                             ;
; 3                                               ; 5                             ;
; 4                                               ; 6                             ;
; 5                                               ; 5                             ;
; 6                                               ; 1                             ;
; 7                                               ; 9                             ;
; 8                                               ; 4                             ;
; 9                                               ; 5                             ;
; 10                                              ; 6                             ;
; 11                                              ; 11                            ;
; 12                                              ; 4                             ;
; 13                                              ; 6                             ;
; 14                                              ; 0                             ;
; 15                                              ; 1                             ;
; 16                                              ; 9                             ;
; 17                                              ; 2                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 2                             ;
; 23                                              ; 1                             ;
; 24                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.56) ; Number of LABs  (Total = 100) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 2                             ;
; 3                                            ; 7                             ;
; 4                                            ; 9                             ;
; 5                                            ; 3                             ;
; 6                                            ; 4                             ;
; 7                                            ; 4                             ;
; 8                                            ; 4                             ;
; 9                                            ; 4                             ;
; 10                                           ; 0                             ;
; 11                                           ; 1                             ;
; 12                                           ; 6                             ;
; 13                                           ; 2                             ;
; 14                                           ; 4                             ;
; 15                                           ; 5                             ;
; 16                                           ; 2                             ;
; 17                                           ; 4                             ;
; 18                                           ; 4                             ;
; 19                                           ; 2                             ;
; 20                                           ; 4                             ;
; 21                                           ; 1                             ;
; 22                                           ; 1                             ;
; 23                                           ; 0                             ;
; 24                                           ; 5                             ;
; 25                                           ; 5                             ;
; 26                                           ; 1                             ;
; 27                                           ; 2                             ;
; 28                                           ; 3                             ;
; 29                                           ; 2                             ;
; 30                                           ; 3                             ;
; 31                                           ; 2                             ;
; 32                                           ; 0                             ;
; 33                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 49        ; 0            ; 0            ; 49        ; 49        ; 0            ; 30           ; 0            ; 0            ; 19           ; 0            ; 30           ; 19           ; 0            ; 0            ; 0            ; 30           ; 0            ; 0            ; 0            ; 0            ; 0            ; 49        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 49           ; 49           ; 49           ; 49           ; 49           ; 0         ; 49           ; 49           ; 0         ; 0         ; 49           ; 19           ; 49           ; 49           ; 30           ; 49           ; 19           ; 30           ; 49           ; 49           ; 49           ; 19           ; 49           ; 49           ; 49           ; 49           ; 49           ; 0         ; 49           ; 49           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; switch0            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switch1            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switch2            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switch3            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; toggle_await       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TXD                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TXD_computer       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DataLoad           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; topOstate[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; topOstate[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; topOstate[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; topOstate[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; topOstate[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; topOstate[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; topOstate[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; topOstate[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pwm0               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pwm1               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pwm2               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pwm3               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; direction0         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; direction1         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; direction2         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; direction3         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; trigger0           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; trigger1           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; trigger2           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; trigger3           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; state_out[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; state_out[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; state_out[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; state_out[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; state_out[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; state_out[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; state_out[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; send               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DI                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EN                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gclk               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COM                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zynq_input[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zynq_input[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zynq_input[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; echo0              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; echo1              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; echo2              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; echo3              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RXD_in             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                    ;
+-----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                                                                                                                                                                       ; Delay Added in ns ;
+-----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; gclk            ; movingStates:UmovingStates|current_state.delayAlign,movingStates:UmovingStates|current_state.afterMoveUntil,echo_block:Uecho0|output[0],movingStates:UmovingStates|current_state.zynq_stop ; 452.2             ;
; gclk            ; movingStates:UmovingStates|current_state.afterMoveUntil,echo_block:Uecho0|output[0],movingStates:UmovingStates|current_state.zynq_stop                                                     ; 51.8              ;
; gclk            ; echo_block:Uecho0|output[0],movingStates:UmovingStates|current_state.zynq_stop                                                                                                             ; 33.1              ;
; gclk            ; gclk                                                                                                                                                                                       ; 21.8              ;
+-----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                              ;
+--------------------------------------------------------------+---------------------------------------------------------+-------------------+
; Source Register                                              ; Destination Register                                    ; Delay Added in ns ;
+--------------------------------------------------------------+---------------------------------------------------------+-------------------+
; movingStates:UmovingStates|current_state.rs_move             ; movingStates:UmovingStates|pwm0_s[11]                   ; 5.243             ;
; uart:unitUArt|uart_rx_data_vec[2]                            ; movingStates:UmovingStates|pwm1_s[1]                    ; 5.131             ;
; movingStates:UmovingStates|current_state.rs_outside          ; movingStates:UmovingStates|pwm3_s[12]                   ; 5.072             ;
; movingStates:UmovingStates|current_state.moveUntil           ; movingStates:UmovingStates|direction2_s                 ; 5.038             ;
; movingStates:UmovingStates|current_state.rotate90            ; movingStates:UmovingStates|direction2_s                 ; 5.030             ;
; movingStates:UmovingStates|current_state.alignedDriving      ; movingStates:UmovingStates|pwm3_s[12]                   ; 5.020             ;
; uart:unitUArt|uart_rx_data_vec[1]                            ; movingStates:UmovingStates|pwm0_s[6]                    ; 4.887             ;
; movingStates:UmovingStates|current_state.rs_rotate           ; movingStates:UmovingStates|direction0_s                 ; 4.841             ;
; movingStates:UmovingStates|current_state.delayMoveUntil      ; movingStates:UmovingStates|pwm0_s[6]                    ; 4.832             ;
; movingStates:UmovingStates|current_state.stop                ; movingStates:UmovingStates|pwm1_s[8]                    ; 4.731             ;
; movingStates:UmovingStates|current_state.delayRotate90       ; movingStates:UmovingStates|pwm1_s[8]                    ; 4.629             ;
; movingStates:UmovingStates|current_state.drivingBackwards    ; movingStates:UmovingStates|pwm0_s[6]                    ; 4.618             ;
; movingStates:UmovingStates|current_state.alignAfterBack      ; movingStates:UmovingStates|pwm1_s[9]                    ; 4.612             ;
; movingStates:UmovingStates|current_state.drivingDistance     ; movingStates:UmovingStates|pwm0_s[11]                   ; 4.592             ;
; movingStates:UmovingStates|current_state.align               ; movingStates:UmovingStates|pwm1_s[9]                    ; 4.578             ;
; uart:unitUArt|uart_rx_data_vec[0]                            ; movingStates:UmovingStates|pwm0_s[6]                    ; 4.376             ;
; uart:unitUArt|uart_rx_data_vec[4]                            ; movingStates:UmovingStates|pwm1_s[1]                    ; 4.249             ;
; uart:unitUArt|uart_rx_data_vec[7]                            ; movingStates:UmovingStates|pwm1_s[1]                    ; 4.249             ;
; uart:unitUArt|uart_rx_data_vec[6]                            ; movingStates:UmovingStates|pwm1_s[1]                    ; 4.249             ;
; uart:unitUArt|uart_rx_data_vec[5]                            ; movingStates:UmovingStates|pwm1_s[1]                    ; 4.249             ;
; uart:unitUArt|uart_rx_data_vec[3]                            ; movingStates:UmovingStates|pwm1_s[1]                    ; 4.249             ;
; echo_block:Uecho1|output[20]                                 ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho1|output[19]                                 ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho1|output[18]                                 ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho1|output[17]                                 ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho1|output[16]                                 ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho1|output[15]                                 ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho1|output[14]                                 ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho1|output[13]                                 ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho1|output[12]                                 ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho1|output[11]                                 ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho1|output[10]                                 ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho1|output[8]                                  ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho1|output[9]                                  ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho1|output[3]                                  ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho1|output[6]                                  ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho1|output[5]                                  ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho1|output[4]                                  ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho1|output[7]                                  ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho1|output[2]                                  ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho1|output[1]                                  ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho1|output[0]                                  ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho0|output[16]                                 ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho0|output[15]                                 ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho0|output[14]                                 ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho0|output[13]                                 ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho0|output[8]                                  ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho0|output[7]                                  ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho0|output[9]                                  ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho0|output[12]                                 ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho0|output[11]                                 ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho0|output[10]                                 ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho0|output[6]                                  ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho0|output[5]                                  ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho0|output[4]                                  ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho0|output[3]                                  ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho0|output[2]                                  ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho0|output[1]                                  ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho0|output[0]                                  ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho0|output[20]                                 ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho0|output[19]                                 ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho0|output[18]                                 ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; echo_block:Uecho0|output[17]                                 ; movingStates:UmovingStates|pwm1_s[13]                   ; 3.279             ;
; movingStates:UmovingStates|current_state.zynq_stop           ; movingStates:UmovingStates|direction0_s                 ; 2.735             ;
; movingStates:UmovingStates|current_state.delayAlign          ; movingStates:UmovingStates|pwm0_s[6]                    ; 2.704             ;
; movingStates:UmovingStates|current_state.afterMoveUntil      ; movingStates:UmovingStates|current_state.afterMoveUntil ; 2.305             ;
; top:Utop|divider:clkUnit|csCLOC                              ; top:Utop|divider:clkUnit|csCLOC                         ; 2.063             ;
; movingStates:UmovingStates|current_state.delayAlignedDriving ; movingStates:UmovingStates|current_state.delayAlign     ; 1.752             ;
; movingStates:UmovingStates|afterMoveUntil_condition          ; movingStates:UmovingStates|current_state.delayMoveUntil ; 1.590             ;
; movingStates:UmovingStates|ready                             ; movingStates:UmovingStates|current_state.delayAlign     ; 1.397             ;
; movingStates:UmovingStates|current_state.stopDrive           ; movingStates:UmovingStates|current_state.delayAlign     ; 1.338             ;
; movingStates:UmovingStates|current_state.start               ; movingStates:UmovingStates|current_state.delayAlign     ; 1.338             ;
; movingStates:UmovingStates|delay_condition                   ; movingStates:UmovingStates|current_state.delayAlign     ; 1.338             ;
; top:Utop|Logic_control5:logicUnit|sEOF_flag                  ; movingStates:UmovingStates|current_state.delayAlign     ; 1.338             ;
; movingStates:UmovingStates|current_state.wait_EOF            ; movingStates:UmovingStates|current_state.delayAlign     ; 1.338             ;
; movingStates:UmovingStates|strike_confirm                    ; top:Utop|Logic_control5:logicUnit|Sadd[4]               ; 1.095             ;
; top:Utop|divider:clkUnit|count[6]                            ; top:Utop|divider:clkUnit|csCLOC                         ; 1.032             ;
; top:Utop|divider:clkUnit|count[5]                            ; top:Utop|divider:clkUnit|csCLOC                         ; 1.032             ;
; top:Utop|divider:clkUnit|count[4]                            ; top:Utop|divider:clkUnit|csCLOC                         ; 1.032             ;
; top:Utop|divider:clkUnit|count[3]                            ; top:Utop|divider:clkUnit|csCLOC                         ; 1.032             ;
; top:Utop|divider:clkUnit|count[2]                            ; top:Utop|divider:clkUnit|csCLOC                         ; 1.032             ;
; top:Utop|divider:clkUnit|count[1]                            ; top:Utop|divider:clkUnit|csCLOC                         ; 1.032             ;
; top:Utop|divider:clkUnit|count[7]                            ; top:Utop|divider:clkUnit|csCLOC                         ; 1.032             ;
; send                                                         ; topOstate[1]                                            ; 1.018             ;
; DI                                                           ; top:Utop|Logic_control5:logicUnit|Sadd[1]               ; 0.777             ;
; top:Utop|Logic_control5:logicUnit|state.start                ; top:Utop|Logic_control5:logicUnit|Sadd[1]               ; 0.777             ;
; rst                                                          ; echo_block:Uecho3|last_output[18]                       ; 0.762             ;
; echo_block:Uecho2|output[17]                                 ; movingStates:UmovingStates|current_state.delayRotate90  ; 0.660             ;
; echo_block:Uecho2|output[16]                                 ; movingStates:UmovingStates|current_state.delayRotate90  ; 0.660             ;
; echo_block:Uecho2|output[15]                                 ; movingStates:UmovingStates|current_state.delayRotate90  ; 0.660             ;
; echo_block:Uecho2|output[14]                                 ; movingStates:UmovingStates|current_state.delayRotate90  ; 0.660             ;
; echo_block:Uecho2|output[13]                                 ; movingStates:UmovingStates|current_state.delayRotate90  ; 0.660             ;
; echo_block:Uecho2|output[7]                                  ; movingStates:UmovingStates|current_state.delayRotate90  ; 0.660             ;
; echo_block:Uecho2|output[6]                                  ; movingStates:UmovingStates|current_state.delayRotate90  ; 0.660             ;
; echo_block:Uecho2|output[5]                                  ; movingStates:UmovingStates|current_state.delayRotate90  ; 0.660             ;
; echo_block:Uecho2|output[8]                                  ; movingStates:UmovingStates|current_state.delayRotate90  ; 0.660             ;
; echo_block:Uecho2|output[12]                                 ; movingStates:UmovingStates|current_state.delayRotate90  ; 0.660             ;
; echo_block:Uecho2|output[11]                                 ; movingStates:UmovingStates|current_state.delayRotate90  ; 0.660             ;
; echo_block:Uecho2|output[10]                                 ; movingStates:UmovingStates|current_state.delayRotate90  ; 0.660             ;
; echo_block:Uecho2|output[9]                                  ; movingStates:UmovingStates|current_state.delayRotate90  ; 0.660             ;
+--------------------------------------------------------------+---------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119004): Automatically selected device EP4CGX22CF19C6 for design motor
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX30CF19C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location R6
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A4
    Info (169125): Pin ~ALTERA_ASDO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location C5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location D5
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 49 pins of 49 total pins
    Info (169086): Pin switch0 not assigned to an exact location on the device
    Info (169086): Pin switch1 not assigned to an exact location on the device
    Info (169086): Pin switch2 not assigned to an exact location on the device
    Info (169086): Pin switch3 not assigned to an exact location on the device
    Info (169086): Pin toggle_await not assigned to an exact location on the device
    Info (169086): Pin TXD not assigned to an exact location on the device
    Info (169086): Pin TXD_computer not assigned to an exact location on the device
    Info (169086): Pin DataLoad not assigned to an exact location on the device
    Info (169086): Pin topOstate[0] not assigned to an exact location on the device
    Info (169086): Pin topOstate[1] not assigned to an exact location on the device
    Info (169086): Pin topOstate[2] not assigned to an exact location on the device
    Info (169086): Pin topOstate[3] not assigned to an exact location on the device
    Info (169086): Pin topOstate[4] not assigned to an exact location on the device
    Info (169086): Pin topOstate[5] not assigned to an exact location on the device
    Info (169086): Pin topOstate[6] not assigned to an exact location on the device
    Info (169086): Pin topOstate[7] not assigned to an exact location on the device
    Info (169086): Pin pwm0 not assigned to an exact location on the device
    Info (169086): Pin pwm1 not assigned to an exact location on the device
    Info (169086): Pin pwm2 not assigned to an exact location on the device
    Info (169086): Pin pwm3 not assigned to an exact location on the device
    Info (169086): Pin direction0 not assigned to an exact location on the device
    Info (169086): Pin direction1 not assigned to an exact location on the device
    Info (169086): Pin direction2 not assigned to an exact location on the device
    Info (169086): Pin direction3 not assigned to an exact location on the device
    Info (169086): Pin trigger0 not assigned to an exact location on the device
    Info (169086): Pin trigger1 not assigned to an exact location on the device
    Info (169086): Pin trigger2 not assigned to an exact location on the device
    Info (169086): Pin trigger3 not assigned to an exact location on the device
    Info (169086): Pin state_out[0] not assigned to an exact location on the device
    Info (169086): Pin state_out[1] not assigned to an exact location on the device
    Info (169086): Pin state_out[2] not assigned to an exact location on the device
    Info (169086): Pin state_out[3] not assigned to an exact location on the device
    Info (169086): Pin state_out[4] not assigned to an exact location on the device
    Info (169086): Pin state_out[5] not assigned to an exact location on the device
    Info (169086): Pin state_out[6] not assigned to an exact location on the device
    Info (169086): Pin rst not assigned to an exact location on the device
    Info (169086): Pin send not assigned to an exact location on the device
    Info (169086): Pin DI not assigned to an exact location on the device
    Info (169086): Pin EN not assigned to an exact location on the device
    Info (169086): Pin gclk not assigned to an exact location on the device
    Info (169086): Pin COM not assigned to an exact location on the device
    Info (169086): Pin zynq_input[1] not assigned to an exact location on the device
    Info (169086): Pin zynq_input[0] not assigned to an exact location on the device
    Info (169086): Pin zynq_input[2] not assigned to an exact location on the device
    Info (169086): Pin echo0 not assigned to an exact location on the device
    Info (169086): Pin echo1 not assigned to an exact location on the device
    Info (169086): Pin echo2 not assigned to an exact location on the device
    Info (169086): Pin echo3 not assigned to an exact location on the device
    Info (169086): Pin RXD_in not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 34 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'motor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: UmovingStates|Add2~0  from: datab  to: combout
    Info (332098): Cell: UmovingStates|Add2~10  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add2~12  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add2~14  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add2~16  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add2~18  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add2~20  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add2~22  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add2~24  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add2~26  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add2~28  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add2~2  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add2~30  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add2~32  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add2~34  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add2~36  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add2~38  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add2~40  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add2~4  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add2~6  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add2~8  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add3~0  from: datab  to: combout
    Info (332098): Cell: UmovingStates|Add3~10  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add3~12  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add3~14  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add3~16  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add3~18  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add3~20  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add3~22  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add3~24  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add3~26  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add3~28  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add3~2  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add3~30  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add3~32  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add3~34  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add3~36  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add3~38  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add3~40  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add3~42  from: datad  to: combout
    Info (332098): Cell: UmovingStates|Add3~43  from: datad  to: combout
    Info (332098): Cell: UmovingStates|Add3~44  from: datad  to: combout
    Info (332098): Cell: UmovingStates|Add3~45  from: datad  to: combout
    Info (332098): Cell: UmovingStates|Add3~46  from: datad  to: combout
    Info (332098): Cell: UmovingStates|Add3~47  from: datad  to: combout
    Info (332098): Cell: UmovingStates|Add3~48  from: datad  to: combout
    Info (332098): Cell: UmovingStates|Add3~49  from: datad  to: combout
    Info (332098): Cell: UmovingStates|Add3~4  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add3~50  from: datad  to: combout
    Info (332098): Cell: UmovingStates|Add3~51  from: datad  to: combout
    Info (332098): Cell: UmovingStates|Add3~52  from: datad  to: combout
    Info (332098): Cell: UmovingStates|Add3~53  from: datad  to: combout
    Info (332098): Cell: UmovingStates|Add3~54  from: datad  to: combout
    Info (332098): Cell: UmovingStates|Add3~55  from: datad  to: combout
    Info (332098): Cell: UmovingStates|Add3~56  from: datad  to: combout
    Info (332098): Cell: UmovingStates|Add3~6  from: cin  to: combout
    Info (332098): Cell: UmovingStates|Add3~8  from: cin  to: combout
    Info (332098): Cell: UmovingStates|LessThan14~1  from: dataa  to: combout
    Info (332098): Cell: UmovingStates|LessThan14~4  from: dataa  to: combout
    Info (332098): Cell: UmovingStates|Selector74~0  from: datac  to: combout
    Info (332098): Cell: UmovingStates|Selector74~5  from: datac  to: combout
    Info (332098): Cell: UmovingStates|Selector74~8  from: datac  to: combout
    Info (332098): Cell: UmovingStates|rotate90_condition~5  from: dataa  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node gclk~input (placed in PIN M10 (CLK13, DIFFCLK_7n, REFCLK0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node movingStates:UmovingStates|current_state.drivingDistance
        Info (176357): Destination node movingStates:UmovingStates|current_state.align
        Info (176357): Destination node movingStates:UmovingStates|current_state.alignedDriving
        Info (176357): Destination node movingStates:UmovingStates|current_state.start
        Info (176357): Destination node uart:unitUArt|uart_rx_data_vec[4]
        Info (176357): Destination node uart:unitUArt|uart_rx_data_vec[3]
        Info (176357): Destination node uart:unitUArt|uart_rx_data_vec[2]
        Info (176357): Destination node uart:unitUArt|uart_rx_data_vec[1]
        Info (176357): Destination node echo_block:Uecho0|output[16]
        Info (176357): Destination node echo_block:Uecho1|output[16]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node top:Utop|divider:clkUnit|SsendClk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node top:Utop|divider:clkUnit|SsendClk~0
Info (176353): Automatically promoted node movingStates:UmovingStates|Selector75~7 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node movingStates:UmovingStates|Selector74~7 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rst~input (placed in PIN M9 (CLK12, DIFFCLK_7p, REFCLK0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node top:Utop|Logic_control5:logicUnit|TXD~2
        Info (176357): Destination node top:Utop|Logic_control5:logicUnit|TXD_computer~0
        Info (176357): Destination node movingStates:UmovingStates|afterMoveUntil_condition
        Info (176357): Destination node movingStates:UmovingStates|delay_condition
        Info (176357): Destination node trigger_mux:Utrigger_mux|t_enable0~1
        Info (176357): Destination node echo_block:Uecho0|last_output[20]~0
        Info (176357): Destination node echo_block:Uecho1|last_output[20]~0
        Info (176357): Destination node uart:unitUArt|zynq_on
        Info (176357): Destination node echo_block:Uecho2|last_output[20]~0
        Info (176357): Destination node echo_block:Uecho3|last_output[20]~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 47 (unused VREF, 2.5V VCCIO, 17 input, 30 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170089): 6e+02 ns of routing delay (approximately 1.0% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X13_Y10 to location X25_Y20
Info (170194): Fitter routing operations ending: elapsed time is 00:00:10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.65 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 2 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin rst uses I/O standard 2.5 V at M9
    Info (169178): Pin gclk uses I/O standard 2.5 V at M10
Info (144001): Generated suppressed messages file C:/raphy/robotSnooker 2015-2016/VHDL/Motor/motor.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 707 megabytes
    Info: Processing ended: Mon Jan 30 18:03:56 2017
    Info: Elapsed time: 00:00:25
    Info: Total CPU time (on all processors): 00:00:27


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/raphy/robotSnooker 2015-2016/VHDL/Motor/motor.fit.smsg.


