Fitter report for CH3_WATCH
Fri Nov 25 17:12:24 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Nov 25 17:12:23 2022           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; CH3_WATCH                                       ;
; Top-level Entity Name              ; CH3_WATCH                                       ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C70F672C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 2,357 / 68,416 ( 3 % )                          ;
;     Total combinational functions  ; 2,352 / 68,416 ( 3 % )                          ;
;     Dedicated logic registers      ; 177 / 68,416 ( < 1 % )                          ;
; Total registers                    ; 177                                             ;
; Total pins                         ; 19 / 422 ( 5 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 1,152,000 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 300 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C70F672C8                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2553 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2553 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2550    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/CH3_WATCH/output_files/CH3_WATCH.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 2,357 / 68,416 ( 3 % ) ;
;     -- Combinational with no register       ; 2180                   ;
;     -- Register only                        ; 5                      ;
;     -- Combinational with a register        ; 172                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 867                    ;
;     -- 3 input functions                    ; 602                    ;
;     -- <=2 input functions                  ; 883                    ;
;     -- Register only                        ; 5                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1702                   ;
;     -- arithmetic mode                      ; 650                    ;
;                                             ;                        ;
; Total registers*                            ; 177 / 69,634 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 177 / 68,416 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,218 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 172 / 4,276 ( 4 % )    ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 19 / 422 ( 5 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;                                             ;                        ;
; Global signals                              ; 1                      ;
; M4Ks                                        ; 0 / 250 ( 0 % )        ;
; Total block memory bits                     ; 0 / 1,152,000 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 1,152,000 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 1 / 16 ( 6 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1% / 0% / 1%           ;
; Peak interconnect usage (total/H/V)         ; 13% / 10% / 18%        ;
; Maximum fan-out                             ; 177                    ;
; Highest non-global fan-out                  ; 177                    ;
; Total fan-out                               ; 7668                   ;
; Average fan-out                             ; 3.00                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2357 / 68416 ( 3 % )  ; 0 / 68416 ( 0 % )              ;
;     -- Combinational with no register       ; 2180                  ; 0                              ;
;     -- Register only                        ; 5                     ; 0                              ;
;     -- Combinational with a register        ; 172                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 867                   ; 0                              ;
;     -- 3 input functions                    ; 602                   ; 0                              ;
;     -- <=2 input functions                  ; 883                   ; 0                              ;
;     -- Register only                        ; 5                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1702                  ; 0                              ;
;     -- arithmetic mode                      ; 650                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 177                   ; 0                              ;
;     -- Dedicated logic registers            ; 177 / 68416 ( < 1 % ) ; 0 / 68416 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 172 / 4276 ( 4 % )    ; 0 / 4276 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 19                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 300 ( 0 % )       ; 0 / 300 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 1 / 20 ( 5 % )        ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 7668                  ; 0                              ;
;     -- Registered Connections               ; 872                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 7                     ; 0                              ;
;     -- Output Ports                         ; 12                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; BTN_A  ; V4    ; 1        ; 0            ; 16           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; BTN_B  ; V3    ; 1        ; 0            ; 16           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; BTN_C  ; V2    ; 1        ; 0            ; 17           ; 3           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; BTN_D  ; W4    ; 1        ; 0            ; 13           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; BTN_E  ; W3    ; 1        ; 0            ; 12           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLK    ; N2    ; 2        ; 0            ; 25           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RESETN ; C5    ; 3        ; 1            ; 51           ; 3           ; 177                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; LCD_DATA[0] ; K4    ; 2        ; 0            ; 37           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[1] ; K3    ; 2        ; 0            ; 37           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[2] ; K2    ; 2        ; 0            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[3] ; K1    ; 2        ; 0            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[4] ; L3    ; 2        ; 0            ; 33           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[5] ; L2    ; 2        ; 0            ; 33           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[6] ; K8    ; 2        ; 0            ; 41           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[7] ; K7    ; 2        ; 0            ; 41           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_E       ; K5    ; 2        ; 0            ; 43           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RS      ; J5    ; 2        ; 0            ; 43           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RW      ; J4    ; 2        ; 0            ; 39           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PIEZO       ; K6    ; 2        ; 0            ; 43           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 59 ( 8 % )   ; 3.3V          ; --           ;
; 2        ; 15 / 55 ( 27 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 46 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 50 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 62 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 54 ( 2 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 50 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 46 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 631        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 629        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 626        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 605        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 593        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 585        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 579        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 561        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 558        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 540        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 532        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 514        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 510        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 497        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 494        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 493        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 137        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 136        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 153        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 152        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 160        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA6      ; 171        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 170        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 200        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 201        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 203        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 234        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 249        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 251        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA15     ; 254        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 271        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 283        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA18     ; 286        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 302        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 333        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 332        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 343        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 344        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 151        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 150        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 166        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 167        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 195        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 202        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 224        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 256        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 279        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 293        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 315        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 335        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 334        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 340        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 339        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 155        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 154        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 169        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 174        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 175        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 192        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 196        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 215        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 217        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC11     ; 222        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 230        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC13     ; 242        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 248        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 257        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 264        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 269        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 280        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 290        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 294        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 310        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 314        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 318        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ; 323        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC25     ; 336        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 337        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 162        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 163        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 176        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 180        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 181        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD8      ; 197        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 221        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 227        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 236        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 243        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 247        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 263        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 270        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 289        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 311        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 313        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 312        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 322        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 321        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 164        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 165        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 172        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 198        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 205        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 211        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 219        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 225        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 228        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 237        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 240        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 245        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 246        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 262        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 266        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 274        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 278        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 292        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 296        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 309        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 317        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 320        ; 6        ; ~LVDS195p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 319        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 173        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 199        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 206        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 212        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 220        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 226        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 241        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 244        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 265        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 273        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 277        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 291        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 295        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 308        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 316        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 630        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 628        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 627        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 606        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 594        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 586        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 580        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 568        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 564        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 560        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 559        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 551        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 549        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 539        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 531        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 513        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 509        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 496        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 495        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 492        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 475        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 474        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 625        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 633        ; 3        ; RESETN                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 632        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 608        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 603        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 599        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 584        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 569        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 565        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 562        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 552        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 548        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 528        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 511        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 490        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 489        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 488        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 470        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 471        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 17         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 16         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 624        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D6       ; 607        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 609        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 604        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 600        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 583        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 575        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 577        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 563        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 557        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 543        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 541        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 527        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 516        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 512        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 503        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 491        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 484        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 466        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 467        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 613        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 588        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 578        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 542        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 515        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 504        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 485        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 478        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 477        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 463        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 464        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 36         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 35         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 14         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 15         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 18         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 610        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 602        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 590        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 571        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 554        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F14      ; 556        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 535        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 534        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 525        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 522        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 487        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 486        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 458        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 459        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 454        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 453        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 37         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 38         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G6       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 611        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 601        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 581        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 570        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 553        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 555        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 536        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 533        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 526        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 519        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 483        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 482        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 451        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 450        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 448        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 447        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 44         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 43         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 39         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 40         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 23         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 481        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 446        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 445        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 440        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 439        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 46         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 45         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 41         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 42         ; 2        ; LCD_RW                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 24         ; 2        ; LCD_RS                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 32         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 20         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 456        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 457        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 460        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 444        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 443        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 432        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 431        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 51         ; 2        ; LCD_DATA[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 52         ; 2        ; LCD_DATA[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 48         ; 2        ; LCD_DATA[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 47         ; 2        ; LCD_DATA[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 28         ; 2        ; LCD_E                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 27         ; 2        ; PIEZO                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ; 34         ; 2        ; LCD_DATA[7]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 33         ; 2        ; LCD_DATA[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K19      ; 438        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 437        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 449        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 436        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 435        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 422        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 421        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 66         ; 2        ; LCD_DATA[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 67         ; 2        ; LCD_DATA[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 53         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 63         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 62         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 79         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 427        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 433        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 434        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 430        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 429        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 428        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 76         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 75         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 71         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M5       ; 72         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 78         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 80         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 77         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 418        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 417        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 412        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 420        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 419        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 409        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 408        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 85         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 84         ; 2        ; CLK                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 82         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 83         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 81         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 86         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 414        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ; 407        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 406        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 405        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 404        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 403        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 88         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 87         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 89         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 90         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 99         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 98         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 396        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 395        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 400        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 399        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 402        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 401        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 91         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 92         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 93         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 95         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R6       ; 104        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 105        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R20      ; 392        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 393        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 394        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 397        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 398        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 100        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 101        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 108        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 116        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 115        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ; 373        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 369        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 390        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 387        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T24      ; 381        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 380        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 110        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 109        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 111        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 112        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 128        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 126        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 127        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 364        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 363        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 347        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 368        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 367        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 371        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 372        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 113        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 114        ; 1        ; BTN_C                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 118        ; 1        ; BTN_B                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 117        ; 1        ; BTN_A                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 134        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 135        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 145        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 324        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 325        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 338        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 356        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 357        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 358        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 359        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 121        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 120        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 130        ; 1        ; BTN_E                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 129        ; 1        ; BTN_D                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 144        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 328        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 351        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 350        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 354        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 355        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 133        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 132        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 142        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 143        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 161        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 194        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 204        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 235        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 250        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 252        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 253        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 272        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 301        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 326        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 327        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y23      ; 342        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 341        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 346        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 345        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                     ; Library Name ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
; |CH3_WATCH                            ; 2357 (529)  ; 177 (177)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 19   ; 0            ; 2180 (352)   ; 5 (5)             ; 172 (166)        ; |CH3_WATCH                                                                                              ; work         ;
;    |CH3_WT_SEP:ALM_H_SEP|             ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |CH3_WATCH|CH3_WT_SEP:ALM_H_SEP                                                                         ; work         ;
;    |CH3_WT_SEP:ALM_M_SEP|             ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |CH3_WATCH|CH3_WT_SEP:ALM_M_SEP                                                                         ; work         ;
;    |CH3_WT_SEP:H_SEP|                 ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |CH3_WATCH|CH3_WT_SEP:H_SEP                                                                             ; work         ;
;    |CH3_WT_SEP:M_SEP|                 ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |CH3_WATCH|CH3_WT_SEP:M_SEP                                                                             ; work         ;
;    |CH3_WT_SEP:S_SEP|                 ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |CH3_WATCH|CH3_WT_SEP:S_SEP                                                                             ; work         ;
;    |lpm_divide:Div0|                  ; 858 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 853 (0)      ; 0 (0)             ; 5 (0)            ; |CH3_WATCH|lpm_divide:Div0                                                                              ; work         ;
;       |lpm_divide_pto:auto_generated| ; 858 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 853 (0)      ; 0 (0)             ; 5 (0)            ; |CH3_WATCH|lpm_divide:Div0|lpm_divide_pto:auto_generated                                                ; work         ;
;          |abs_divider_6dg:divider|    ; 858 (23)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 853 (23)     ; 0 (0)             ; 5 (0)            ; |CH3_WATCH|lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider                        ; work         ;
;             |alt_u_div_o5f:divider|   ; 790 (790)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 790 (790)    ; 0 (0)             ; 0 (0)            ; |CH3_WATCH|lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider  ; work         ;
;             |lpm_abs_0s9:my_abs_num|  ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 5 (5)            ; |CH3_WATCH|lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num ; work         ;
;    |lpm_divide:Mod0|                  ; 914 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 913 (0)      ; 0 (0)             ; 1 (0)            ; |CH3_WATCH|lpm_divide:Mod0                                                                              ; work         ;
;       |lpm_divide_slo:auto_generated| ; 914 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 913 (0)      ; 0 (0)             ; 1 (0)            ; |CH3_WATCH|lpm_divide:Mod0|lpm_divide_slo:auto_generated                                                ; work         ;
;          |abs_divider_6dg:divider|    ; 914 (16)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 913 (15)     ; 0 (0)             ; 1 (1)            ; |CH3_WATCH|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider                        ; work         ;
;             |alt_u_div_o5f:divider|   ; 833 (833)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 833 (833)    ; 0 (0)             ; 0 (0)            ; |CH3_WATCH|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider  ; work         ;
;             |lpm_abs_0s9:my_abs_num|  ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |CH3_WATCH|lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num ; work         ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; LCD_E       ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RS      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RW      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[0] ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[1] ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[2] ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[3] ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[4] ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[5] ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[6] ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[7] ; Output   ; --            ; --            ; --                    ; --  ;
; PIEZO       ; Output   ; --            ; --            ; --                    ; --  ;
; CLK         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; RESETN      ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; BTN_D       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; BTN_C       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; BTN_E       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; BTN_B       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; BTN_A       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------+
; Pad To Core Delay Chain Fanout                        ;
+-------------------------+-------------------+---------+
; Source Pin / Fanout     ; Pad To Core Index ; Setting ;
+-------------------------+-------------------+---------+
; CLK                     ;                   ;         ;
; RESETN                  ;                   ;         ;
;      - BUFF             ; 0                 ; 6       ;
;      - CNT_SCAN[0]      ; 0                 ; 6       ;
;      - CNT_SCAN[1]      ; 0                 ; 6       ;
;      - CNT_SCAN[2]      ; 0                 ; 6       ;
;      - CNT_SCAN[3]      ; 0                 ; 6       ;
;      - CNT_SCAN[4]      ; 0                 ; 6       ;
;      - CNT_SCAN[5]      ; 0                 ; 6       ;
;      - CNT_SCAN[6]      ; 0                 ; 6       ;
;      - CNT_SCAN[7]      ; 0                 ; 6       ;
;      - CNT_SCAN[8]      ; 0                 ; 6       ;
;      - CNT_SCAN[9]      ; 0                 ; 6       ;
;      - CNT_SCAN[10]     ; 0                 ; 6       ;
;      - CNT_SCAN[11]     ; 0                 ; 6       ;
;      - CNT_SCAN[12]     ; 0                 ; 6       ;
;      - CNT_SCAN[13]     ; 0                 ; 6       ;
;      - CNT_SCAN[14]     ; 0                 ; 6       ;
;      - CNT_SCAN[15]     ; 0                 ; 6       ;
;      - CNT_SCAN[16]     ; 0                 ; 6       ;
;      - CNT_SCAN[17]     ; 0                 ; 6       ;
;      - CNT_SCAN[18]     ; 0                 ; 6       ;
;      - CNT_SCAN[19]     ; 0                 ; 6       ;
;      - CNT_SCAN[20]     ; 0                 ; 6       ;
;      - CNT_SCAN[21]     ; 0                 ; 6       ;
;      - CNT_SCAN[22]     ; 0                 ; 6       ;
;      - CNT_SCAN[23]     ; 0                 ; 6       ;
;      - CNT_SCAN[24]     ; 0                 ; 6       ;
;      - CNT_SCAN[25]     ; 0                 ; 6       ;
;      - CNT_SCAN[26]     ; 0                 ; 6       ;
;      - CNT_SCAN[27]     ; 0                 ; 6       ;
;      - CNT_SCAN[28]     ; 0                 ; 6       ;
;      - CNT_SCAN[29]     ; 0                 ; 6       ;
;      - CNT_SCAN[30]     ; 0                 ; 6       ;
;      - CNT_SCAN[31]     ; 0                 ; 6       ;
;      - LCD_DATA[1]~reg0 ; 0                 ; 6       ;
;      - LCD_DATA[2]~reg0 ; 0                 ; 6       ;
;      - LCD_DATA[3]~reg0 ; 0                 ; 6       ;
;      - LCD_DATA[4]~reg0 ; 0                 ; 6       ;
;      - LCD_DATA[5]~reg0 ; 0                 ; 6       ;
;      - LCD_DATA[6]~reg0 ; 0                 ; 6       ;
;      - LCD_DATA[7]~reg0 ; 0                 ; 6       ;
;      - LCD_RS~reg0      ; 0                 ; 6       ;
;      - ALM_MIN[2]       ; 0                 ; 6       ;
;      - ALM_MIN[3]       ; 0                 ; 6       ;
;      - ALM_MIN[4]       ; 0                 ; 6       ;
;      - ALM_MIN[5]       ; 0                 ; 6       ;
;      - ALM_MIN[6]       ; 0                 ; 6       ;
;      - ALM_MIN[1]       ; 0                 ; 6       ;
;      - ALM_MIN[0]       ; 0                 ; 6       ;
;      - ALM_HOUR[2]      ; 0                 ; 6       ;
;      - ALM_HOUR[3]      ; 0                 ; 6       ;
;      - ALM_HOUR[4]      ; 0                 ; 6       ;
;      - ALM_HOUR[5]      ; 0                 ; 6       ;
;      - ALM_HOUR[6]      ; 0                 ; 6       ;
;      - ALM_HOUR[1]      ; 0                 ; 6       ;
;      - ALM_HOUR[0]      ; 0                 ; 6       ;
;      - SEC[2]           ; 0                 ; 6       ;
;      - SEC[3]           ; 0                 ; 6       ;
;      - SEC[4]           ; 0                 ; 6       ;
;      - SEC[5]           ; 0                 ; 6       ;
;      - SEC[6]           ; 0                 ; 6       ;
;      - SEC[1]           ; 0                 ; 6       ;
;      - SEC[0]           ; 0                 ; 6       ;
;      - MIN[2]           ; 0                 ; 6       ;
;      - MIN[3]           ; 0                 ; 6       ;
;      - MIN[4]           ; 0                 ; 6       ;
;      - MIN[5]           ; 0                 ; 6       ;
;      - MIN[6]           ; 0                 ; 6       ;
;      - MIN[1]           ; 0                 ; 6       ;
;      - MIN[0]           ; 0                 ; 6       ;
;      - HOUR[2]          ; 0                 ; 6       ;
;      - HOUR[3]          ; 0                 ; 6       ;
;      - HOUR[4]          ; 0                 ; 6       ;
;      - HOUR[5]          ; 0                 ; 6       ;
;      - HOUR[6]          ; 0                 ; 6       ;
;      - HOUR[1]          ; 0                 ; 6       ;
;      - HOUR[0]          ; 0                 ; 6       ;
;      - CNT_SOUND[0]     ; 0                 ; 6       ;
;      - CNT_SOUND[1]     ; 0                 ; 6       ;
;      - CNT_SOUND[2]     ; 0                 ; 6       ;
;      - CNT_SOUND[3]     ; 0                 ; 6       ;
;      - CNT_SOUND[4]     ; 0                 ; 6       ;
;      - CNT_SOUND[5]     ; 0                 ; 6       ;
;      - CNT_SOUND[6]     ; 0                 ; 6       ;
;      - CNT_SOUND[7]     ; 0                 ; 6       ;
;      - CNT_SOUND[8]     ; 0                 ; 6       ;
;      - CNT_SOUND[9]     ; 0                 ; 6       ;
;      - CNT_SOUND[10]    ; 0                 ; 6       ;
;      - CNT_SOUND[11]    ; 0                 ; 6       ;
;      - CNT_SOUND[12]    ; 0                 ; 6       ;
;      - CNT_SOUND[13]    ; 0                 ; 6       ;
;      - CNT_SOUND[14]    ; 0                 ; 6       ;
;      - CNT_SOUND[15]    ; 0                 ; 6       ;
;      - CNT_SOUND[16]    ; 0                 ; 6       ;
;      - CNT_SOUND[17]    ; 0                 ; 6       ;
;      - CNT_SOUND[18]    ; 0                 ; 6       ;
;      - CNT_SOUND[19]    ; 0                 ; 6       ;
;      - CNT_SOUND[20]    ; 0                 ; 6       ;
;      - CNT_SOUND[21]    ; 0                 ; 6       ;
;      - CNT_SOUND[22]    ; 0                 ; 6       ;
;      - CNT_SOUND[23]    ; 0                 ; 6       ;
;      - CNT_SOUND[24]    ; 0                 ; 6       ;
;      - CNT_SOUND[25]    ; 0                 ; 6       ;
;      - CNT_SOUND[26]    ; 0                 ; 6       ;
;      - CNT_SOUND[27]    ; 0                 ; 6       ;
;      - CNT_SOUND[28]    ; 0                 ; 6       ;
;      - CNT_SOUND[29]    ; 0                 ; 6       ;
;      - CNT_SOUND[30]    ; 0                 ; 6       ;
;      - CNT_SOUND[31]    ; 0                 ; 6       ;
;      - CNT[0]           ; 0                 ; 6       ;
;      - CNT[1]           ; 0                 ; 6       ;
;      - CNT[2]           ; 0                 ; 6       ;
;      - CNT[3]           ; 0                 ; 6       ;
;      - CNT[4]           ; 0                 ; 6       ;
;      - CNT[5]           ; 0                 ; 6       ;
;      - CNT[6]           ; 0                 ; 6       ;
;      - CNT[7]           ; 0                 ; 6       ;
;      - CNT[8]           ; 0                 ; 6       ;
;      - CNT[9]           ; 0                 ; 6       ;
;      - CNT[10]          ; 0                 ; 6       ;
;      - CNT[11]          ; 0                 ; 6       ;
;      - CNT[12]          ; 0                 ; 6       ;
;      - CNT[13]          ; 0                 ; 6       ;
;      - CNT[14]          ; 0                 ; 6       ;
;      - CNT[15]          ; 0                 ; 6       ;
;      - CNT[16]          ; 0                 ; 6       ;
;      - CNT[17]          ; 0                 ; 6       ;
;      - CNT[18]          ; 0                 ; 6       ;
;      - CNT[19]          ; 0                 ; 6       ;
;      - CNT[20]          ; 0                 ; 6       ;
;      - CNT[21]          ; 0                 ; 6       ;
;      - CNT[22]          ; 0                 ; 6       ;
;      - CNT[23]          ; 0                 ; 6       ;
;      - CNT[24]          ; 0                 ; 6       ;
;      - CNT[25]          ; 0                 ; 6       ;
;      - CNT[26]          ; 0                 ; 6       ;
;      - CNT[27]          ; 0                 ; 6       ;
;      - CNT[28]          ; 0                 ; 6       ;
;      - CNT[29]          ; 0                 ; 6       ;
;      - CNT[30]          ; 0                 ; 6       ;
;      - CNT[31]          ; 0                 ; 6       ;
;      - LCD_DATA[0]~reg0 ; 0                 ; 6       ;
;      - TGL_ALM[0]       ; 0                 ; 6       ;
;      - CNT_BEAT[9]      ; 0                 ; 6       ;
;      - CNT_BEAT[31]     ; 0                 ; 6       ;
;      - CNT_BEAT[3]      ; 0                 ; 6       ;
;      - CNT_BEAT[2]      ; 0                 ; 6       ;
;      - CNT_BEAT[1]      ; 0                 ; 6       ;
;      - CNT_BEAT[0]      ; 0                 ; 6       ;
;      - CNT_BEAT[5]      ; 0                 ; 6       ;
;      - CNT_BEAT[6]      ; 0                 ; 6       ;
;      - CNT_BEAT[4]      ; 0                 ; 6       ;
;      - CNT_BEAT[7]      ; 0                 ; 6       ;
;      - CNT_BEAT[8]      ; 0                 ; 6       ;
;      - CNT_BEAT[10]     ; 0                 ; 6       ;
;      - CNT_BEAT[11]     ; 0                 ; 6       ;
;      - CNT_BEAT[12]     ; 0                 ; 6       ;
;      - CNT_BEAT[13]     ; 0                 ; 6       ;
;      - CNT_BEAT[14]     ; 0                 ; 6       ;
;      - CNT_BEAT[15]     ; 0                 ; 6       ;
;      - CNT_BEAT[16]     ; 0                 ; 6       ;
;      - CNT_BEAT[17]     ; 0                 ; 6       ;
;      - CNT_BEAT[18]     ; 0                 ; 6       ;
;      - CNT_BEAT[19]     ; 0                 ; 6       ;
;      - CNT_BEAT[20]     ; 0                 ; 6       ;
;      - CNT_BEAT[21]     ; 0                 ; 6       ;
;      - CNT_BEAT[22]     ; 0                 ; 6       ;
;      - CNT_BEAT[23]     ; 0                 ; 6       ;
;      - CNT_BEAT[24]     ; 0                 ; 6       ;
;      - CNT_BEAT[25]     ; 0                 ; 6       ;
;      - CNT_BEAT[26]     ; 0                 ; 6       ;
;      - CNT_BEAT[27]     ; 0                 ; 6       ;
;      - CNT_BEAT[28]     ; 0                 ; 6       ;
;      - CNT_BEAT[29]     ; 0                 ; 6       ;
;      - CNT_BEAT[30]     ; 0                 ; 6       ;
;      - TGL_BTN_CDE[0]   ; 0                 ; 6       ;
;      - TGL_BTN_B[0]     ; 0                 ; 6       ;
;      - TGL_BTN_A[0]     ; 0                 ; 6       ;
; BTN_D                   ;                   ;         ;
;      - ALM_MIN[6]~17    ; 1                 ; 6       ;
;      - TGL_ALM[0]~0     ; 1                 ; 6       ;
;      - TGL_BTN_CDE[0]~0 ; 1                 ; 6       ;
; BTN_C                   ;                   ;         ;
;      - ALM_MIN[6]~17    ; 1                 ; 6       ;
;      - TGL_ALM[0]~0     ; 1                 ; 6       ;
;      - ALM_HOUR[6]~9    ; 1                 ; 6       ;
;      - TGL_BTN_CDE[0]~0 ; 1                 ; 6       ;
; BTN_E                   ;                   ;         ;
;      - TGL_ALM[0]~0     ; 0                 ; 6       ;
;      - TGL_BTN_CDE[0]~0 ; 0                 ; 6       ;
; BTN_B                   ;                   ;         ;
;      - TGL_BTN_B[0]     ; 1                 ; 6       ;
;      - MIN[3]~21        ; 1                 ; 6       ;
; BTN_A                   ;                   ;         ;
;      - TGL_BTN_A[0]     ; 1                 ; 6       ;
;      - HOUR[0]~23       ; 1                 ; 6       ;
+-------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                               ;
+------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name             ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; ALM_HOUR[6]~9    ; LCCOMB_X10_Y29_N2  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ALM_MIN[6]~17    ; LCCOMB_X10_Y29_N14 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; CLK              ; PIN_N2             ; 177     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; CNT_SOUND[18]~51 ; LCCOMB_X53_Y33_N18 ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; CNT_SOUND[18]~52 ; LCCOMB_X53_Y33_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal0~10        ; LCCOMB_X18_Y29_N22 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; HOUR[0]~23       ; LCCOMB_X12_Y29_N24 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; LessThan0~3      ; LCCOMB_X18_Y29_N14 ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; LessThan1~15     ; LCCOMB_X12_Y28_N28 ; 7       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; LessThan2~1      ; LCCOMB_X12_Y29_N30 ; 7       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; LessThan3~3      ; LCCOMB_X9_Y28_N16  ; 7       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; LessThan4~3      ; LCCOMB_X11_Y28_N4  ; 7       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; LessThan5~1      ; LCCOMB_X14_Y29_N18 ; 7       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; MIN[3]~21        ; LCCOMB_X12_Y29_N0  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RESETN           ; PIN_C5             ; 177     ; Async. clear ; no     ; --                   ; --               ; --                        ;
+------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; CLK  ; PIN_N2   ; 177     ; Global Clock         ; GCLK2            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                     ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------+---------+
; RESETN                                                                                                                   ; 177     ;
; CNT_BEAT[31]                                                                                                             ; 82      ;
; LessThan11~12                                                                                                            ; 77      ;
; LessThan6~10                                                                                                             ; 57      ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[17]~26 ; 47      ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[17]~26 ; 47      ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[17]~26 ; 47      ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[17]~26 ; 47      ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_23_result_int[17]~26 ; 47      ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_22_result_int[17]~26 ; 47      ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_21_result_int[17]~26 ; 47      ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_20_result_int[17]~26 ; 47      ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_19_result_int[17]~26 ; 47      ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_18_result_int[17]~26 ; 47      ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_17_result_int[17]~26 ; 47      ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_16_result_int[17]~26 ; 47      ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_15_result_int[16]~24 ; 46      ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[17]~26 ; 45      ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[17]~26 ; 45      ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[17]~26 ; 45      ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[17]~26 ; 45      ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[17]~26 ; 45      ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[17]~26 ; 45      ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_23_result_int[17]~26 ; 45      ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_22_result_int[17]~26 ; 45      ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_21_result_int[17]~26 ; 45      ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_20_result_int[17]~26 ; 45      ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_19_result_int[17]~26 ; 45      ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_18_result_int[17]~26 ; 45      ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_17_result_int[17]~26 ; 45      ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_16_result_int[17]~26 ; 45      ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_15_result_int[16]~24 ; 45      ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[17]~26 ; 45      ;
; Add8~62                                                                                                                  ; 44      ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[17]~26 ; 42      ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[17]~26 ; 42      ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_14_result_int[15]~22 ; 41      ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_14_result_int[15]~22 ; 39      ;
; always6~8                                                                                                                ; 36      ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[17]~26 ; 36      ;
; LessThan0~3                                                                                                              ; 32      ;
; CNT_SOUND[18]~52                                                                                                         ; 32      ;
; CNT_SOUND[18]~51                                                                                                         ; 32      ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[17]~26 ; 28      ;
; Add6~80                                                                                                                  ; 18      ;
; Equal10~3                                                                                                                ; 17      ;
; Add6~2                                                                                                                   ; 15      ;
; MIN[2]                                                                                                                   ; 15      ;
; HOUR[2]                                                                                                                  ; 14      ;
; HOUR[3]                                                                                                                  ; 14      ;
; MIN[5]                                                                                                                   ; 14      ;
; MIN[3]                                                                                                                   ; 14      ;
; MIN[4]                                                                                                                   ; 14      ;
; ALM_HOUR[5]                                                                                                              ; 14      ;
; SEC[3]                                                                                                                   ; 14      ;
; SEC[5]                                                                                                                   ; 14      ;
; ALM_MIN[3]                                                                                                               ; 14      ;
; Add6~83                                                                                                                  ; 13      ;
; HOUR[4]                                                                                                                  ; 13      ;
; HOUR[5]                                                                                                                  ; 13      ;
; ALM_HOUR[3]                                                                                                              ; 13      ;
; ALM_HOUR[2]                                                                                                              ; 13      ;
; SEC[4]                                                                                                                   ; 13      ;
; SEC[2]                                                                                                                   ; 13      ;
; ALM_MIN[5]                                                                                                               ; 13      ;
; ALM_MIN[4]                                                                                                               ; 13      ;
; ALM_HOUR[4]                                                                                                              ; 12      ;
; ALM_MIN[2]                                                                                                               ; 12      ;
; Add6~82                                                                                                                  ; 11      ;
; ALM_HOUR[1]                                                                                                              ; 10      ;
; ALM_MIN[1]                                                                                                               ; 10      ;
; Add6~3                                                                                                                   ; 10      ;
; Equal0~10                                                                                                                ; 9       ;
; CNT_BEAT[11]                                                                                                             ; 9       ;
; CNT_BEAT[9]                                                                                                              ; 9       ;
; WideNor0~8                                                                                                               ; 9       ;
; Add6~81                                                                                                                  ; 9       ;
; HOUR[1]                                                                                                                  ; 9       ;
; MIN[1]                                                                                                                   ; 9       ;
; MIN[6]                                                                                                                   ; 9       ;
; Add6~7                                                                                                                   ; 9       ;
; Add6~5                                                                                                                   ; 9       ;
; Add6~0                                                                                                                   ; 9       ;
; HOUR[6]                                                                                                                  ; 8       ;
; ALM_HOUR[6]                                                                                                              ; 8       ;
; SEC[1]                                                                                                                   ; 8       ;
; SEC[6]                                                                                                                   ; 8       ;
; ALM_MIN[6]                                                                                                               ; 8       ;
; LessThan1~15                                                                                                             ; 7       ;
; LessThan3~3                                                                                                              ; 7       ;
; LessThan4~3                                                                                                              ; 7       ;
; HOUR[0]~23                                                                                                               ; 7       ;
; MIN[3]~21                                                                                                                ; 7       ;
; LessThan2~1                                                                                                              ; 7       ;
; ALM_HOUR[6]~9                                                                                                            ; 7       ;
; ALM_MIN[6]~17                                                                                                            ; 7       ;
; LessThan5~1                                                                                                              ; 7       ;
; CNT_BEAT[17]                                                                                                             ; 7       ;
; CNT_BEAT[15]                                                                                                             ; 7       ;
; CNT_BEAT[13]                                                                                                             ; 7       ;
; CNT_BEAT[7]                                                                                                              ; 7       ;
; CNT_BEAT[5]                                                                                                              ; 7       ;
; Equal26~0                                                                                                                ; 7       ;
; Equal27~9                                                                                                                ; 6       ;
; Equal39~2                                                                                                                ; 6       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[16]~23                 ; 6       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[13]~22                 ; 6       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[10]~21                 ; 6       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[7]~20                  ; 6       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[4]~19                  ; 6       ;
; CNT_BEAT[28]                                                                                                             ; 6       ;
; CNT_BEAT[25]                                                                                                             ; 6       ;
; CNT_BEAT[23]                                                                                                             ; 6       ;
; CNT_BEAT[21]                                                                                                             ; 6       ;
; CNT_BEAT[19]                                                                                                             ; 6       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[8]~13                  ; 6       ;
; Equal18~0                                                                                                                ; 6       ;
; Add8~0                                                                                                                   ; 6       ;
; CNT_SOUND[5]                                                                                                             ; 6       ;
; CNT_SOUND[6]                                                                                                             ; 6       ;
; CH3_WT_SEP:ALM_M_SEP|SEP_B[3]~26                                                                                         ; 5       ;
; Equal25~8                                                                                                                ; 5       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~42                  ; 5       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[28]~27                 ; 5       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[25]~26                 ; 5       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[22]~25                 ; 5       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[19]~24                 ; 5       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~13                        ; 5       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~12                        ; 5       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~10                        ; 5       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~9                         ; 5       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~7                         ; 5       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~6                         ; 5       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~4                         ; 5       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~3                         ; 5       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~1                         ; 5       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~0                         ; 5       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|quotient[0]~1                                      ; 5       ;
; Equal47~14                                                                                                               ; 5       ;
; Equal47~4                                                                                                                ; 5       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[10]~36                 ; 5       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[27]~22                 ; 5       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[24]~21                 ; 5       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[16]~17                 ; 5       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[14]~16                 ; 5       ;
; CNT_BEAT[12]                                                                                                             ; 5       ;
; CNT_BEAT[10]                                                                                                             ; 5       ;
; CNT_BEAT[8]                                                                                                              ; 5       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[6]~12                  ; 5       ;
; CNT_BEAT[4]                                                                                                              ; 5       ;
; CNT_BEAT[0]                                                                                                              ; 5       ;
; Equal19~0                                                                                                                ; 5       ;
; Equal18~1                                                                                                                ; 5       ;
; Equal22~1                                                                                                                ; 5       ;
; Equal10~2                                                                                                                ; 5       ;
; BUFF                                                                                                                     ; 5       ;
; CNT_SOUND[31]                                                                                                            ; 5       ;
; CNT_SOUND[7]                                                                                                             ; 5       ;
; CNT_SOUND[0]                                                                                                             ; 5       ;
; MIN[0]                                                                                                                   ; 5       ;
; Add6~9                                                                                                                   ; 5       ;
; BTN_C                                                                                                                    ; 4       ;
; CH3_WT_SEP:M_SEP|SEP_B[3]~23                                                                                             ; 4       ;
; CH3_WT_SEP:S_SEP|SEP_B[3]~23                                                                                             ; 4       ;
; CH3_WT_SEP:H_SEP|SEP_B[3]~23                                                                                             ; 4       ;
; CH3_WT_SEP:ALM_M_SEP|SEP_B[1]~25                                                                                         ; 4       ;
; CH3_WT_SEP:ALM_M_SEP|SEP_B[2]~24                                                                                         ; 4       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[2]~53                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[5]~52                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[8]~51                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[11]~50                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[14]~49                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[17]~48                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[20]~47                 ; 4       ;
; Equal10~4                                                                                                                ; 4       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[4]~43                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~28                        ; 4       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~27                        ; 4       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[7]~41                  ; 4       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[10]~40                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[13]~39                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[16]~38                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[19]~37                 ; 4       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~25                        ; 4       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~24                        ; 4       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~22                        ; 4       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~21                        ; 4       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~19                        ; 4       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~18                        ; 4       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~16                        ; 4       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~15                        ; 4       ;
; LessThan9~0                                                                                                              ; 4       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|quotient[1]~2                                      ; 4       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[4]~43                  ; 4       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[6]~42                  ; 4       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[4]~41                  ; 4       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[8]~40                  ; 4       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[10]~39                 ; 4       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[12]~38                 ; 4       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[14]~35                 ; 4       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[16]~34                 ; 4       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[18]~33                 ; 4       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[20]~32                 ; 4       ;
; CNT_BEAT[29]                                                                                                             ; 4       ;
; CNT_BEAT[26]                                                                                                             ; 4       ;
; CNT_BEAT[24]                                                                                                             ; 4       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[22]~20                 ; 4       ;
; CNT_BEAT[22]                                                                                                             ; 4       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[20]~19                 ; 4       ;
; CNT_BEAT[20]                                                                                                             ; 4       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[18]~18                 ; 4       ;
; CNT_BEAT[18]                                                                                                             ; 4       ;
; CNT_BEAT[16]                                                                                                             ; 4       ;
; CNT_BEAT[6]                                                                                                              ; 4       ;
; Equal36~0                                                                                                                ; 4       ;
; TGL_ALM[0]                                                                                                               ; 4       ;
; Equal20~0                                                                                                                ; 4       ;
; Equal7~17                                                                                                                ; 4       ;
; Add6~79                                                                                                                  ; 4       ;
; Add6~78                                                                                                                  ; 4       ;
; Add8~4                                                                                                                   ; 4       ;
; Add8~2                                                                                                                   ; 4       ;
; HOUR[0]                                                                                                                  ; 4       ;
; ALM_MIN[0]                                                                                                               ; 4       ;
; ALM_HOUR[0]                                                                                                              ; 4       ;
; SEC[0]                                                                                                                   ; 4       ;
; BTN_D                                                                                                                    ; 3       ;
; CH3_WT_SEP:M_SEP|SEP_B[1]~22                                                                                             ; 3       ;
; CH3_WT_SEP:M_SEP|SEP_B[2]~21                                                                                             ; 3       ;
; CH3_WT_SEP:S_SEP|SEP_B[1]~22                                                                                             ; 3       ;
; CH3_WT_SEP:S_SEP|SEP_B[2]~21                                                                                             ; 3       ;
; CH3_WT_SEP:H_SEP|SEP_B[1]~22                                                                                             ; 3       ;
; CH3_WT_SEP:H_SEP|SEP_B[2]~21                                                                                             ; 3       ;
; CH3_WT_SEP:ALM_H_SEP|SEP_B[3]~23                                                                                         ; 3       ;
; CH3_WT_SEP:ALM_H_SEP|SEP_B[1]~22                                                                                         ; 3       ;
; CH3_WT_SEP:ALM_H_SEP|SEP_B[2]~21                                                                                         ; 3       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[26]~45                 ; 3       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[23]~46                 ; 3       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[26]~45                 ; 3       ;
; CNT_BEAT~34                                                                                                              ; 3       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[22]~35                 ; 3       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[25]~33                 ; 3       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[28]~31                 ; 3       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[29]~30                 ; 3       ;
; TGL_BTN_CDE[0]                                                                                                           ; 3       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[12]~37                 ; 3       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[22]~30                 ; 3       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[24]~28                 ; 3       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[27]~27                 ; 3       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[29]~25                 ; 3       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[30]~24                 ; 3       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[30]~23                 ; 3       ;
; CNT_BEAT[30]                                                                                                             ; 3       ;
; CNT_BEAT[27]                                                                                                             ; 3       ;
; CNT_BEAT[14]                                                                                                             ; 3       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[3]~10                  ; 3       ;
; CNT_BEAT[1]                                                                                                              ; 3       ;
; CNT_BEAT[2]                                                                                                              ; 3       ;
; CNT_BEAT[3]                                                                                                              ; 3       ;
; Selector7~8                                                                                                              ; 3       ;
; Selector7~7                                                                                                              ; 3       ;
; Selector7~4                                                                                                              ; 3       ;
; Selector7~3                                                                                                              ; 3       ;
; Selector7~0                                                                                                              ; 3       ;
; Selector0~0                                                                                                              ; 3       ;
; WideNor0~6                                                                                                               ; 3       ;
; Equal23~0                                                                                                                ; 3       ;
; Equal22~0                                                                                                                ; 3       ;
; Equal42~8                                                                                                                ; 3       ;
; Equal29~0                                                                                                                ; 3       ;
; Equal9~1                                                                                                                 ; 3       ;
; Equal9~0                                                                                                                 ; 3       ;
; Equal7~19                                                                                                                ; 3       ;
; Equal28~0                                                                                                                ; 3       ;
; Equal11~2                                                                                                                ; 3       ;
; Add6~77                                                                                                                  ; 3       ;
; Equal7~16                                                                                                                ; 3       ;
; Add8~58                                                                                                                  ; 3       ;
; Add8~52                                                                                                                  ; 3       ;
; Add8~46                                                                                                                  ; 3       ;
; Add8~40                                                                                                                  ; 3       ;
; Add8~34                                                                                                                  ; 3       ;
; Add8~28                                                                                                                  ; 3       ;
; Add8~22                                                                                                                  ; 3       ;
; Add8~16                                                                                                                  ; 3       ;
; Add8~10                                                                                                                  ; 3       ;
; Add8~8                                                                                                                   ; 3       ;
; Add8~6                                                                                                                   ; 3       ;
; CNT[31]                                                                                                                  ; 3       ;
; CNT[8]                                                                                                                   ; 3       ;
; CNT[7]                                                                                                                   ; 3       ;
; CNT[16]                                                                                                                  ; 3       ;
; CNT[15]                                                                                                                  ; 3       ;
; CNT[6]                                                                                                                   ; 3       ;
; CNT[5]                                                                                                                   ; 3       ;
; CNT[10]                                                                                                                  ; 3       ;
; CNT[9]                                                                                                                   ; 3       ;
; CNT[4]                                                                                                                   ; 3       ;
; CNT_SOUND[4]                                                                                                             ; 3       ;
; CNT_SOUND[3]                                                                                                             ; 3       ;
; CNT_SOUND[2]                                                                                                             ; 3       ;
; CNT_SOUND[1]                                                                                                             ; 3       ;
; Add6~13                                                                                                                  ; 3       ;
; Add6~11                                                                                                                  ; 3       ;
; BTN_A                                                                                                                    ; 2       ;
; BTN_B                                                                                                                    ; 2       ;
; BTN_E                                                                                                                    ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[294]~1193           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[529]~1192           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[529]~1191           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[495]~1190           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[478]~1189           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[444]~1188           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[427]~1187           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[393]~1186           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[376]~1185           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[342]~1184           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[325]~1183           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[291]~1182           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[274]~1181           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[277]~1179           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[261]~1178           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[262]~1177           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[264]~1176           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[265]~1175           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[267]~1174           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[268]~1173           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[495]~1061           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[461]~1060           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[427]~1059           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[393]~1058           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[359]~1057           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[325]~1056           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[291]~1055           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[275]~1054           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[275]~1053           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[277]~1052           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[261]~1051           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[263]~1050           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[265]~1049           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[266]~1048           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[268]~1047           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[269]~1046           ; 2       ;
; Equal42~9                                                                                                                ; 2       ;
; Equal7~20                                                                                                                ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[530]~1172           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[530]~1171           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[512]~1170           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[494]~1167           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[532]~1166           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[533]~1165           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[534]~1164           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[535]~1163           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[536]~1162           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[537]~1161           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[538]~1160           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[539]~1159           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[540]~1158           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[541]~1157           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[542]~1156           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[513]~1155           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[513]~1154           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[515]~1153           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[516]~1152           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[517]~1151           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[518]~1150           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[519]~1149           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[520]~1148           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[521]~1147           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[522]~1146           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[523]~1145           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[524]~1144           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[496]~1142           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[496]~1141           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[498]~1140           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[499]~1139           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[500]~1138           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[501]~1137           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[502]~1136           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[503]~1135           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[504]~1134           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[505]~1133           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[506]~1132           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[507]~1131           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[479]~1129           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[479]~1128           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[461]~1127           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[443]~1124           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[481]~1123           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[482]~1122           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[483]~1121           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[484]~1120           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[485]~1119           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[486]~1118           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[487]~1117           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[488]~1116           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[489]~1115           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[490]~1114           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[462]~1112           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[462]~1111           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[464]~1110           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[465]~1109           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[466]~1108           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[467]~1107           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[468]~1106           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[469]~1105           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[470]~1104           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[471]~1103           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[472]~1102           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[473]~1101           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[445]~1099           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[445]~1098           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[447]~1097           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[448]~1096           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[449]~1095           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[450]~1094           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[451]~1093           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[452]~1092           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[453]~1091           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[454]~1090           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[455]~1089           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[456]~1088           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[428]~1086           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[428]~1085           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[410]~1084           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[392]~1081           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[430]~1080           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[431]~1079           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[432]~1078           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[433]~1077           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[434]~1076           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[435]~1075           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[436]~1074           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[437]~1073           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[438]~1072           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[439]~1071           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[411]~1069           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[411]~1068           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[413]~1067           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[414]~1066           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[415]~1065           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[416]~1064           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[417]~1063           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[418]~1062           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[419]~1061           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[420]~1060           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[421]~1059           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[422]~1058           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[394]~1056           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[394]~1055           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[396]~1054           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[397]~1053           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[398]~1052           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[399]~1051           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[400]~1050           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[401]~1049           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[402]~1048           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[403]~1047           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[404]~1046           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[405]~1045           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[377]~1043           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[377]~1042           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[359]~1041           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[341]~1038           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[379]~1037           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[380]~1036           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[381]~1035           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[382]~1034           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[383]~1033           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[384]~1032           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[385]~1031           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[386]~1030           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[387]~1029           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[388]~1028           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[360]~1026           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[360]~1025           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[362]~1024           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[363]~1023           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[364]~1022           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[365]~1021           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[366]~1020           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[367]~1019           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[368]~1018           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[369]~1017           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[370]~1016           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[371]~1015           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[343]~1013           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[343]~1012           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[345]~1011           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[346]~1010           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[347]~1009           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[348]~1008           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[349]~1007           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[350]~1006           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[351]~1005           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[352]~1004           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[353]~1003           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[354]~1002           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[326]~1000           ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[326]~999            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[308]~998            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[290]~995            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[328]~994            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[329]~993            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[330]~992            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[331]~991            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[332]~990            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[333]~989            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[334]~988            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[335]~987            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[336]~986            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[337]~985            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[309]~983            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[309]~982            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[311]~981            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[312]~980            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[313]~979            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[314]~978            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[315]~977            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[316]~976            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[317]~975            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[318]~974            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[319]~973            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[320]~972            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[292]~970            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[292]~969            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[295]~968            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[296]~967            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[297]~966            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[298]~965            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[299]~964            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[300]~963            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[301]~962            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[302]~961            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[303]~960            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[275]~958            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[275]~957            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[257]~954            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[278]~953            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[279]~952            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[280]~951            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[281]~950            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[282]~949            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[283]~948            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[284]~947            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[285]~946            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[286]~945            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[260]~943            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[263]~942            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[266]~941            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[269]~940            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[242]~938            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[245]~937            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[248]~936            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[251]~935            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[252]~934            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[496]~1031           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[496]~1030           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[478]~1029           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[498]~1028           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[499]~1027           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[500]~1026           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[501]~1025           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[502]~1024           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[503]~1023           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[504]~1022           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[505]~1021           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[506]~1020           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[507]~1019           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[479]~1017           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[479]~1016           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[481]~1015           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[482]~1014           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[483]~1013           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[484]~1012           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[485]~1011           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[486]~1010           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[487]~1009           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[488]~1008           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[489]~1007           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[490]~1006           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[462]~1004           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[462]~1003           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[444]~1002           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[464]~1001           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[465]~1000           ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[466]~999            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[467]~998            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[468]~997            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[469]~996            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[470]~995            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[471]~994            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[472]~993            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[473]~992            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[445]~990            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[445]~989            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[447]~988            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[448]~987            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[449]~986            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[450]~985            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[451]~984            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[452]~983            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[453]~982            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[454]~981            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[455]~980            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[456]~979            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[428]~977            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[428]~976            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[410]~975            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[430]~974            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[431]~973            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[432]~972            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[433]~971            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[434]~970            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[435]~969            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[436]~968            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[437]~967            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[438]~966            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[439]~965            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[411]~963            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[411]~962            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[413]~961            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[414]~960            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[415]~959            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[416]~958            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[417]~957            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[418]~956            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[419]~955            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[420]~954            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[421]~953            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[422]~952            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[394]~950            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[394]~949            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[376]~948            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[396]~947            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[397]~946            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[398]~945            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[399]~944            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[400]~943            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[401]~942            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[402]~941            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[403]~940            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[404]~939            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[405]~938            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[377]~936            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[377]~935            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[379]~934            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[380]~933            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[381]~932            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[382]~931            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[383]~930            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[384]~929            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[385]~928            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[386]~927            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[387]~926            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[388]~925            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[360]~923            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[360]~922            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[342]~921            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[362]~920            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[363]~919            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[364]~918            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[365]~917            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[366]~916            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[367]~915            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[368]~914            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[369]~913            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[370]~912            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[371]~911            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[343]~909            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[343]~908            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[345]~907            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[346]~906            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[347]~905            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[348]~904            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[349]~903            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[350]~902            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[351]~901            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[352]~900            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[353]~899            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[354]~898            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[326]~896            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[326]~895            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[308]~894            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[328]~893            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[329]~892            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[330]~891            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[331]~890            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[332]~889            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[333]~888            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[334]~887            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[335]~886            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[336]~885            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[337]~884            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[309]~882            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[309]~881            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[311]~880            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[312]~879            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[313]~878            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[314]~877            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[315]~876            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[316]~875            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[317]~874            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[318]~873            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[319]~872            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[320]~871            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[292]~869            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[292]~868            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[274]~867            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[294]~866            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[295]~865            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[296]~864            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[297]~863            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[298]~862            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[299]~861            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[300]~860            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[301]~859            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[302]~858            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[303]~857            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[278]~855            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[279]~854            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[280]~853            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[281]~852            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[282]~851            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[283]~850            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[284]~849            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[285]~848            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[286]~847            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[260]~845            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[262]~844            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[264]~843            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[267]~842            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[242]~841            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[244]~840            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[246]~839            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[249]~838            ; 2       ;
; Equal8~2                                                                                                                 ; 2       ;
; Selector4~16                                                                                                             ; 2       ;
; Equal11~3                                                                                                                ; 2       ;
; Equal51~17                                                                                                               ; 2       ;
; Equal51~11                                                                                                               ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[527]~921            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[528]~920            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[528]~919            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[1]~44                  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[527]~915            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[531]~914            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[514]~908            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[497]~891            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[480]~877            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[463]~860            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[446]~843            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[429]~829            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[412]~812            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[395]~795            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[378]~781            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[361]~764            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[344]~747            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[327]~733            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[310]~716            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[293]~699            ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~23                        ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~20                        ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~17                        ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~14                        ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~11                        ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~8                         ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~5                         ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~2                         ; 2       ;
; always2~1                                                                                                                ; 2       ;
; Equal0~6                                                                                                                 ; 2       ;
; Equal0~5                                                                                                                 ; 2       ;
; Equal0~4                                                                                                                 ; 2       ;
; LessThan8~2                                                                                                              ; 2       ;
; LessThan7~8                                                                                                              ; 2       ;
; LessThan7~7                                                                                                              ; 2       ;
; Equal47~15                                                                                                               ; 2       ;
; LessThan9~1                                                                                                              ; 2       ;
; LessThan7~6                                                                                                              ; 2       ;
; LessThan7~5                                                                                                              ; 2       ;
; LessThan7~4                                                                                                              ; 2       ;
; Equal50~2                                                                                                                ; 2       ;
; Equal47~13                                                                                                               ; 2       ;
; Equal47~9                                                                                                                ; 2       ;
; Equal47~6                                                                                                                ; 2       ;
; Equal47~5                                                                                                                ; 2       ;
; Equal47~3                                                                                                                ; 2       ;
; Equal47~2                                                                                                                ; 2       ;
; Equal47~1                                                                                                                ; 2       ;
; Equal47~0                                                                                                                ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[460]~817            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[497]~815            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[480]~798            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[426]~783            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[463]~781            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[446]~764            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[392]~749            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[429]~747            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[412]~730            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[358]~715            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[395]~713            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[378]~696            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[324]~681            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[361]~679            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[344]~662            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[290]~647            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[327]~645            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[310]~628            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[256]~613            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[293]~611            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[276]~596            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[258]~584            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|StageOut[258]~583            ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~8                         ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~7                         ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~6                         ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~5                         ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~4                         ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~3                         ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~2                         ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~1                         ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|_~0                         ; 2       ;
; lpm_divide:Div0|lpm_divide_pto:auto_generated|abs_divider_6dg:divider|lpm_abs_0s9:my_abs_num|cs2a[11]~15                 ; 2       ;
; Selector4~6                                                                                                              ; 2       ;
; Selector6~13                                                                                                             ; 2       ;
; Selector5~0                                                                                                              ; 2       ;
; CH3_WT_SEP:M_SEP|LessThan5~0                                                                                             ; 2       ;
; CH3_WT_SEP:ALM_M_SEP|LessThan5~0                                                                                         ; 2       ;
; Selector3~7                                                                                                              ; 2       ;
; CH3_WT_SEP:ALM_M_SEP|LessThan3~0                                                                                         ; 2       ;
; WideNor0~7                                                                                                               ; 2       ;
; Equal27~8                                                                                                                ; 2       ;
; Selector3~6                                                                                                              ; 2       ;
; Equal26~1                                                                                                                ; 2       ;
; Equal40~0                                                                                                                ; 2       ;
; Selector4~5                                                                                                              ; 2       ;
; WideNor0~0                                                                                                               ; 2       ;
; Equal31~0                                                                                                                ; 2       ;
; Selector3~4                                                                                                              ; 2       ;
; Equal14~0                                                                                                                ; 2       ;
; Equal12~0                                                                                                                ; 2       ;
; Selector4~2                                                                                                              ; 2       ;
; WideOr35~0                                                                                                               ; 2       ;
; Add6~76                                                                                                                  ; 2       ;
; Add6~73                                                                                                                  ; 2       ;
; Add6~70                                                                                                                  ; 2       ;
; Add6~61                                                                                                                  ; 2       ;
; Add6~58                                                                                                                  ; 2       ;
; Add6~55                                                                                                                  ; 2       ;
; Add6~46                                                                                                                  ; 2       ;
; Add6~43                                                                                                                  ; 2       ;
; Add6~40                                                                                                                  ; 2       ;
; Add6~31                                                                                                                  ; 2       ;
; Add6~28                                                                                                                  ; 2       ;
; Add6~25                                                                                                                  ; 2       ;
; CNT_SCAN[11]                                                                                                             ; 2       ;
; CNT_SCAN[12]                                                                                                             ; 2       ;
; CNT_SCAN[13]                                                                                                             ; 2       ;
; CNT_SCAN[14]                                                                                                             ; 2       ;
; CNT_SCAN[15]                                                                                                             ; 2       ;
; CNT_SCAN[16]                                                                                                             ; 2       ;
; CNT_SCAN[17]                                                                                                             ; 2       ;
; CNT_SCAN[18]                                                                                                             ; 2       ;
; CNT_SCAN[19]                                                                                                             ; 2       ;
; CNT_SCAN[20]                                                                                                             ; 2       ;
; CNT_SCAN[21]                                                                                                             ; 2       ;
; CNT_SCAN[22]                                                                                                             ; 2       ;
; CNT_SCAN[23]                                                                                                             ; 2       ;
; CNT_SCAN[24]                                                                                                             ; 2       ;
; CNT_SCAN[25]                                                                                                             ; 2       ;
; CNT_SCAN[26]                                                                                                             ; 2       ;
; CNT_SCAN[8]                                                                                                              ; 2       ;
; CNT_SCAN[9]                                                                                                              ; 2       ;
; CNT_SCAN[10]                                                                                                             ; 2       ;
; CNT_SCAN[6]                                                                                                              ; 2       ;
; CNT_SCAN[7]                                                                                                              ; 2       ;
; CNT_SCAN[0]                                                                                                              ; 2       ;
; CNT_SCAN[1]                                                                                                              ; 2       ;
; CNT_SCAN[2]                                                                                                              ; 2       ;
; CNT_SCAN[3]                                                                                                              ; 2       ;
; CNT_SCAN[4]                                                                                                              ; 2       ;
; CNT_SCAN[5]                                                                                                              ; 2       ;
; CNT_SCAN[27]                                                                                                             ; 2       ;
; CNT_SCAN[28]                                                                                                             ; 2       ;
; CNT_SCAN[29]                                                                                                             ; 2       ;
; CNT_SCAN[30]                                                                                                             ; 2       ;
; CNT_SCAN[31]                                                                                                             ; 2       ;
; LCD_DATA[7]~reg0                                                                                                         ; 2       ;
; LCD_DATA[6]~reg0                                                                                                         ; 2       ;
; LCD_DATA[5]~reg0                                                                                                         ; 2       ;
; LCD_DATA[4]~reg0                                                                                                         ; 2       ;
; LCD_DATA[3]~reg0                                                                                                         ; 2       ;
; LCD_DATA[2]~reg0                                                                                                         ; 2       ;
; LCD_DATA[1]~reg0                                                                                                         ; 2       ;
; LCD_DATA[0]~reg0                                                                                                         ; 2       ;
; LCD_RS~reg0                                                                                                              ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[1]~30  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[2]~28  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[1]~30  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[15]~22 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[14]~20 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[13]~18 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[12]~16 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[11]~14 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[10]~12 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[9]~10  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[8]~8   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[7]~6   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[6]~4   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[5]~2   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_31_result_int[4]~0   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[2]~28  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[1]~30  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[14]~20 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[13]~18 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[12]~16 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[11]~14 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[10]~12 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[9]~10  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[8]~8   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[7]~6   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[6]~4   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[5]~2   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_30_result_int[4]~0   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[2]~28  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[1]~30  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[14]~20 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[13]~18 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[12]~16 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[11]~14 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[10]~12 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[9]~10  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[8]~8   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[7]~6   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[6]~4   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[5]~2   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_29_result_int[4]~0   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[2]~28  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[1]~30  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[14]~20 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[13]~18 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[12]~16 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[11]~14 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[10]~12 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[9]~10  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[8]~8   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[7]~6   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[6]~4   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[5]~2   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_28_result_int[4]~0   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[2]~28  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[1]~30  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[14]~20 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[13]~18 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[12]~16 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[11]~14 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[10]~12 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[9]~10  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[8]~8   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[7]~6   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[6]~4   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[5]~2   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_27_result_int[4]~0   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[2]~28  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[1]~30  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[14]~20 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[13]~18 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[12]~16 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[11]~14 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[10]~12 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[9]~10  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[8]~8   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[7]~6   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[6]~4   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[5]~2   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_26_result_int[4]~0   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[2]~28  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_23_result_int[1]~30  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[14]~20 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[13]~18 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[12]~16 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[11]~14 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[10]~12 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[9]~10  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[8]~8   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[7]~6   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[6]~4   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[5]~2   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_25_result_int[4]~0   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_23_result_int[2]~28  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_22_result_int[1]~30  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[14]~20 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[13]~18 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[12]~16 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[11]~14 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[10]~12 ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[9]~10  ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[8]~8   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[7]~6   ; 2       ;
; lpm_divide:Mod0|lpm_divide_slo:auto_generated|abs_divider_6dg:divider|alt_u_div_o5f:divider|add_sub_24_result_int[6]~4   ; 2       ;
+--------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------+
; Other Routing Usage Summary                             ;
+-----------------------------+---------------------------+
; Other Routing Resource Type ; Usage                     ;
+-----------------------------+---------------------------+
; Block interconnects         ; 3,578 / 197,592 ( 2 % )   ;
; C16 interconnects           ; 13 / 6,270 ( < 1 % )      ;
; C4 interconnects            ; 1,611 / 123,120 ( 1 % )   ;
; Direct links                ; 852 / 197,592 ( < 1 % )   ;
; Global clocks               ; 1 / 16 ( 6 % )            ;
; Local interconnects         ; 920 / 68,416 ( 1 % )      ;
; R24 interconnects           ; 19 / 5,926 ( < 1 % )      ;
; R4 interconnects            ; 1,576 / 167,484 ( < 1 % ) ;
+-----------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.70) ; Number of LABs  (Total = 172) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 6                             ;
; 2                                           ; 1                             ;
; 3                                           ; 4                             ;
; 4                                           ; 1                             ;
; 5                                           ; 2                             ;
; 6                                           ; 2                             ;
; 7                                           ; 3                             ;
; 8                                           ; 1                             ;
; 9                                           ; 4                             ;
; 10                                          ; 8                             ;
; 11                                          ; 5                             ;
; 12                                          ; 3                             ;
; 13                                          ; 5                             ;
; 14                                          ; 5                             ;
; 15                                          ; 12                            ;
; 16                                          ; 110                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.38) ; Number of LABs  (Total = 172) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 25                            ;
; 1 Clock                            ; 25                            ;
; 1 Clock enable                     ; 8                             ;
; 1 Sync. clear                      ; 7                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.47) ; Number of LABs  (Total = 172) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 1                             ;
; 3                                            ; 5                             ;
; 4                                            ; 1                             ;
; 5                                            ; 1                             ;
; 6                                            ; 2                             ;
; 7                                            ; 4                             ;
; 8                                            ; 1                             ;
; 9                                            ; 4                             ;
; 10                                           ; 8                             ;
; 11                                           ; 5                             ;
; 12                                           ; 3                             ;
; 13                                           ; 5                             ;
; 14                                           ; 3                             ;
; 15                                           ; 41                            ;
; 16                                           ; 59                            ;
; 17                                           ; 3                             ;
; 18                                           ; 2                             ;
; 19                                           ; 2                             ;
; 20                                           ; 1                             ;
; 21                                           ; 1                             ;
; 22                                           ; 1                             ;
; 23                                           ; 5                             ;
; 24                                           ; 1                             ;
; 25                                           ; 0                             ;
; 26                                           ; 1                             ;
; 27                                           ; 1                             ;
; 28                                           ; 1                             ;
; 29                                           ; 0                             ;
; 30                                           ; 0                             ;
; 31                                           ; 1                             ;
; 32                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.30) ; Number of LABs  (Total = 172) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 10                            ;
; 2                                                ; 5                             ;
; 3                                                ; 6                             ;
; 4                                                ; 2                             ;
; 5                                                ; 6                             ;
; 6                                                ; 9                             ;
; 7                                                ; 7                             ;
; 8                                                ; 4                             ;
; 9                                                ; 6                             ;
; 10                                               ; 6                             ;
; 11                                               ; 9                             ;
; 12                                               ; 5                             ;
; 13                                               ; 29                            ;
; 14                                               ; 18                            ;
; 15                                               ; 11                            ;
; 16                                               ; 31                            ;
; 17                                               ; 2                             ;
; 18                                               ; 0                             ;
; 19                                               ; 0                             ;
; 20                                               ; 2                             ;
; 21                                               ; 0                             ;
; 22                                               ; 0                             ;
; 23                                               ; 3                             ;
; 24                                               ; 0                             ;
; 25                                               ; 0                             ;
; 26                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.28) ; Number of LABs  (Total = 172) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 3                             ;
; 4                                            ; 4                             ;
; 5                                            ; 4                             ;
; 6                                            ; 2                             ;
; 7                                            ; 6                             ;
; 8                                            ; 4                             ;
; 9                                            ; 2                             ;
; 10                                           ; 5                             ;
; 11                                           ; 3                             ;
; 12                                           ; 2                             ;
; 13                                           ; 6                             ;
; 14                                           ; 11                            ;
; 15                                           ; 3                             ;
; 16                                           ; 1                             ;
; 17                                           ; 5                             ;
; 18                                           ; 4                             ;
; 19                                           ; 10                            ;
; 20                                           ; 6                             ;
; 21                                           ; 6                             ;
; 22                                           ; 12                            ;
; 23                                           ; 7                             ;
; 24                                           ; 8                             ;
; 25                                           ; 7                             ;
; 26                                           ; 4                             ;
; 27                                           ; 18                            ;
; 28                                           ; 6                             ;
; 29                                           ; 17                            ;
; 30                                           ; 3                             ;
; 31                                           ; 0                             ;
; 32                                           ; 0                             ;
; 33                                           ; 0                             ;
; 34                                           ; 0                             ;
; 35                                           ; 0                             ;
; 36                                           ; 0                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C70F672C8 for design "CH3_WATCH"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C35F672C8 is compatible
    Info (176445): Device EP2C35F672I8 is compatible
    Info (176445): Device EP2C50F672C8 is compatible
    Info (176445): Device EP2C50F672I8 is compatible
    Info (176445): Device EP2C70F672I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS195p/nCEO~ is reserved at location AE24
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CH3_WATCH.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LCD_E
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 11% of the available device resources in the region that extends from location X36_Y26 to location X47_Y38
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.00 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 12 output pins without output pin load capacitance assignment
    Info (306007): Pin "LCD_E" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIEZO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/altera/CH3_WATCH/output_files/CH3_WATCH.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5017 megabytes
    Info: Processing ended: Fri Nov 25 17:12:24 2022
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/CH3_WATCH/output_files/CH3_WATCH.fit.smsg.


