 
中文關鍵詞： 閘極驅動、準諧振返馳式電源供應器、切換式供應電壓穩定
電路、波谷偵測、柔性切換、輸出電壓感測、可調節式閘極
驅動、輕載無載效率、回授電路 
英 文 摘 要 ： In this 3-year project, we plan to propose several 
improvements for a flyback converter system. In 
addition, key circuit designs will also be proposed 
to highly improve power consumption, cost, 
efficiency, standby power consumption. 
英文關鍵詞： Gate Driver, Quasi-Resonant Flyback Power Converter, 
Switch-Mode Supply Voltage Regulator, Valley 
Detection , Soft-Switching, Output Voltage Sensing 
Circuit, Adjustable Gate Driving, Light/No-Load 
Efficiency, Feedback Network 
 
 II 
研究計畫中英文摘要： 
（一） 計畫中文摘要 
 
關鍵詞：閘極驅動、準諧振返馳式電源供應器、切換式供應電壓穩定電路、波谷偵測、柔
性切換、輸出電壓感測、可調節式閘極驅動、輕載無載效率、回授電路。 
 
在為期三年的計畫中，我們計畫對一個返馳式系統提出數個改進點，並提出關鍵電路
使系統不管是耗能、成本、效率、空載損耗都能表現更佳。 
在第一年的計畫裡，我們除了對電源供應器的基本知識做個簡短的介紹和回顧增進待
機模式效率的技術之外，更提出一種驅動的方式來降低每個切換周期中的耗能。此驅動方
式為利用一可調節式閘極驅動器使功率電晶體操作在最低的閘極驅動電壓，因而可以將低
驅動功率耗能。為驗證此驅動方式，我們提出一閘極驅動器，此閘極驅動器不需要任何外
部離散元件，完全是由積體電路方式製作完成，比起其它文獻中有效率的閘極驅動器都要
簡單。實驗結果顯示，比起不調節驅動電壓的驅動器，本驅動器可以在電源電壓為 30 伏的
情況下節省 55.4%的耗能。 
 在第二年的計畫裡，我們提出一完整之準諧振返馳式電源轉換控制晶片及其系統，企
圖在既有方案中對數項功能區塊分別提出改進，在不過度增加系統複雜性的前提下，改善
系統效率，同時顧及經濟效益與環保訴求，進而提升產品競爭力。其內部電路主要包含參
考電壓電路、偏壓電路、線性穩壓器、切換式供應電壓穩定電路、電壓過低鎖定電路、啟
動電路、波谷偵測電路、柔性切換電路、輸出電壓感測電路、節電模式電路、可調節式閘
極驅動電路及過電壓/電流保護電路。為節省晶片功率，此晶片使用可調節式閘極驅動器與
節電模式省電調節技術，用以減低輸出切換功率耗損和降低輕載/無載功率耗損。此外，此
計劃亦提出一柔性切換電路用以輔助波谷偵測器在最低電壓時切換進而降低整體系統功率
耗損。在系統運作時的晶片供電問題上，提出切換式供應電壓穩定電路，改善傳統上晶片
供應電壓不穩定的問題。此技術不只可以降低功率電晶體的切換功率損耗，在無載模式下
更可進一步降低無載功率損耗。此控制晶片亦可偵測輸出電壓，因此可以避免光耦合器與
TL431的使用，進而降低電源供應器的成本。 
 在第三年的計畫裡，我們針對使用光偶合器回授的系統提出一節省空載消耗與增進輕
載效率的方法。傳統使用TL431搭配光偶合器來達成隔離式的電壓回授，其電路直覺而簡
單，成本低廉，並已經發展相當純熟。然而在追求高輕載效率與低無宰損耗時，這樣的回
授架構會造成不小的功率損耗。主要原因在於輕載以致於無載時，TL431仍然導通了約1 mA
的電流量。因此，我們提出一回授的新架構，除了能達成隔離式的電壓回授以外，亦能消
除其在空載時的大量功率消耗。為了實現此系統，我們設計了一次側的Flyback控制IC與一
二次側的晶片，實驗結果驗證此架構的有效性。 
 
 
 
 
 
 IV 
power loss under no-load and light-load conditions, which is undesirable for pursuing high 
light-load efficiency and low standby power consumption. The major cause of this phenomenon 
is that TL431 will still conduct about 1 mA current under light-load to no-load conditions. 
Therefore, we propose a novel feedback network to cut off the mentioned power loss while 
achieving galvanic isolation. We design a flyback controller IC and a secondary-side IC to 
implement a system, and experimental results are shown to verify the effectiveness. 
 1 
一、報告內容 
(一)前言： 
 近年來，由於電力電子元件、電源轉換理論、微控制器以及自動控制理論的蓬勃發展，
因此因應相關技術而生的電源供應設備，不僅效率更高、功能更強，同時體積也越來越小。
且目前電力電子技術又關係到能源節約和環保的兼顧，因此在國際上，被視為二十一世紀
產業中僅次於資訊技術之一重要關鍵性技術，各類高效率高密度與環保能源電源轉換技術
之研究均成為重要的課題。 
 
(二)研究目的： 
由於當切換式電源轉換器用電的負載較小，耗用的電流較小時，其轉換效率也會隨之
變差。為了持續保持高度的轉換效率，60年代開始電力電子界發展和應用了一種時間比率
控制（TRC）功率變化技術，包括脈波寬度調變（PWM, Pulse Width Modulation）和脈波頻
率調變（PFM, Pulse Frequency Modulation）兩種技術，兩者只要擇一而用便能維持轉換效
率。其優點是易於控制和電路較簡單，因此相當廣泛地應用在電力電子產業，特別是在低
功率方面的應用。然而，其主要缺點是它的切換功率損失和應力較大，且損耗與其切換頻
率成正比，當切換頻率提高時，會造成很大的功率消耗，使的效率在較高切換頻率下無法
提高。 
為了使開關元件能夠在高頻下高效率地運行，80年代初，美國VPEC 李澤元教授等人
提出柔性開關的概念，實質上便是多增加了LC諧振電路。在開關切換時，LC諧振被迫將開
關上的電流或電壓迅速變為零，因此開關的導通、截止損耗理想值為零，切換頻率更可提
高到兆赫級，開關元件體積、重量進一步顯著減小。 
柔性開關技術的應用到目前為止經歷了幾個階段。首先是諧振方式。它是利用諧振原
理，使開關元件中電流或電壓按正弦規律變化，當電流或電壓自然過零時，使開關導通或
截止。其次是準諧振方式（Quasi-Resonant-Converter，QRC）。準諧振開關便是在PWM 開
關旁邊附加LC 諧振電路，利用局部諧振實現ZVS（零電壓切換）或ZCS（零電流切換）。
因此，QRC 同時有電路簡單，低切換損耗和應力（switching loss and stress）的優點，使高
頻化成為可能。 
由於零電壓切換返馳式電源轉換器（ZVS Flyback Converter）所需的外部元件相對較
少，因此大部份由交流轉換直流且需要隔離的低瓦數電源供應器，都採用返馳式轉換器的
架構。本計畫係以零電壓切換準諧振返馳式轉換器為藍本，操作在邊界電流模式（Boundary 
Mode），利用反馳式轉換器中變壓器之一次側電感、功率電晶體之寄生電容以及線路電阻
產生RLC振盪，再經由控制晶片偵測電晶體開關汲極－源極兩端跨壓最低值時導通電晶體
開關，以達到零電壓切換的目的，降低電晶體開關上切換時所受之應力與功率損失，提高
轉換效率。 
此外，由於能源效率是當前世界重要的課題，許多權威組織例如能源之星或美國加州
能源局都致令了嚴格的標準以促使能源使用效率的發展。在這些標準中，待機功耗是進年
來重要的議題。因為這種小型電子產品或家用儀器的數量越來越多，充電器或變壓器大量
使用的結果導致了在待機模式時，能源的大量消耗。為了解決待機功耗的問題，我們提出
一個新閘極驅動電路，將閘極驅動的能量消耗降到最低。大幅降低了待機模式的能量消耗。
另一方面，針對電源供應器的回授電路，我們亦提出了低待機功耗的新型回授電路，進一
步把待機功耗壓制更低。 
 3 
─射極電壓(VBE2)增大，因此電容跨壓與電阻跨壓差越來越大，如圖二波形所示。根據這個
結果，如果可以適當設計後級比較器的遲滯曲線，便可以讓 VC 大超過 VR 一個遲滯大小
時轉態，藉以達成波谷切換。然而，要精確的估計電路傳輸延遲使之與比較器的遲滯窗剛
好相匹配，才能準確的讓功率電晶體操作在波谷切換狀態，因此在晶片實做上誤差會較大。 
 
圖二、波谷偵測切換電路[2] 
  
在輸出電壓偵測方面，由於功率電晶體關閉時，輔助繞組可以反應二次電壓，因此要
在一次測偵測輸出電壓又必須具有兩側隔離的特性時，晶片通常會藉由輔助繞組的跨壓來
感測輸出電壓。然而，如圖三波形圖所示，在功率電晶體關閉時輔助繞組上的跨壓並非恆
定，而是隨著電感電流變小，二次側二極體跨壓漸小，輔助繞組反應的輸出電壓誤差就越
小。因此要如何準確的偵測電感電流洽放完時輔助繞組上的跨壓，並以之為二次測回授電
壓，便是一個不易解決的問題。有一些做法會直接使用數位信號處理，來決定最佳取樣點，
如圖四[3]，只要類比─數位轉換器解析度夠高，搭配適當演算法，便可很容易的達成輸出
電壓偵測。雖然利用數位信號處理器可以很容易的達成輸出電壓偵測功能，並具有相當的
準確度，但是此控制晶片卻必須使用高解析度的類比─數位轉換器與數位信號處理器
(DSP)，不只增加了電路複雜度與設計難度，也增加晶片成本。 
 
Q1 Q2 
 5 
N1
P1
V L-H
V
A
V ’
Cg
Vg MP1
Gate driver
in
in
L-
g
R
HVDD
Vout
力較差，且共振路徑上的雜散電阻會導致非常顯著的實驗與理論誤差。由[8]的實驗結果，
它可以節省能量損耗達 45.45%。另外還有其他共振式閘極驅動器的研究例如在[9]裡，自激
共振閘極驅動器使用電荷泵(charge pump)技術來儲存導通損耗的能量並在系統運作中回收
能量使用，這個技術在高瓦數輸出的應用裡非常實用且效果佳，然而卻需要大量的被動元
件。另外[10]使用耦合電感來驅動同步整流降壓型轉換器的兩個功率電晶體，然而其漏感的
存在會大幅破壞整體電路的效能，尤其當切換頻率高於 1 MHz 時。這個問題在[11]裡使用
電流源共振方法解決。目前就以上所述的閘極驅動器，最大的缺點是需要 IC 以外的外部元
件例如電桿、二極體與電容。因此，這些閘極驅動器的成本、重量、體積都會有所增加，
系統的可靠度亦較差。由於在工業上，成本的考量非常重要，因此較適用的高效率閘極驅
動方法最好能整合在 IC 的設計。 
 
 
 
 
 
 
 
 
 
 
 
 
圖五、傳統閘極驅動電路 
 
 
 
HVDD
Cg
MP1
Q1
Q2
Lr Vout
Co
 
圖六、共振切換式閘極驅動 
 
 
 
 
 7 
M3
M2
M1
COUT
Vbias
M10
R3 R1
R2
Vin
Vref
M20
HVDD
Vg
Bias Circuit
 
圖八、限制供應電壓並並可以在寬大操作電壓的閘極驅動器 
ADC
Programmable
Digital
Controller
Driver
Power
Vref
FET
Driver(s)Sensed
current
information
To Power
MOSFET
 
圖九、驅動電壓最佳化電路之控制器 
  
在低空載損耗的研究調查方面，對於離線式低功率的變壓器或充電器應用，Flyback 轉
換器是工業上最主要的架構，因其具備低元件數的優點，因而成本低廉。為了降低大量的
能源浪費，許許多多的研究與技術已被發表出來，並且已有很多技術已經應用到產品上。
針對切換損耗的降低，許多控制技巧例如脈波頻率調變[16]-[23]、派波省略調變[24]-[27]與
突發模式[28]-[29]都是常用在切換式電源供應器的電路以降低在輕載與空載的切換損耗。除
了切換損耗之外，另外兩個能量損耗的來源是啟動電阻與洩放電阻，前者提供系統啟動 IC
的電流路徑，後者則是用來在 AC 輸入與系統切開後放掉 EMI 濾波器儲存的能量。然而，
在正常操作下這兩個電阻會持續的消耗能量，導致不必要的能量消耗。由於高壓 IC 技術的
發展，控制 IC 在這種技術下可以直接連接到高壓電，因此切斷啟動路徑[30]與洩放路徑
[31]-[32]的方法已可以有效降低能量損耗。回授路徑也是很重要的待機功耗來源。現有的一
次側控制 Flyback 轉換器[3]-[5]，因為不需要傳統的電壓回授電路，因此除了可以達成較低
的成本以外，亦可降低待機功耗。然而，此一技術卻因此無法達成較好的輸出調節。 
 
在閱讀完相關的文獻之後，我們針對發現的問題提出新的想法來設計新電路，將在後
面做探討。 
 
 
 
 
 
 
 9 
 
     (a)          (b) 
圖十二、兩種啟動電路 
 
圖十三、輸入特性曲線 
參考電壓電路係由能隙電壓電路(Bandgap Reference)所組成；偏壓電路之控制訊號由參
考電壓電路提供，一般而言 PWM 控制晶片之參考電壓/偏壓電路有兩種設計方式，如圖三
所示，圖三(a)參考電壓/偏壓電路電源直接由 VDD 提供，故在 VDD 電壓達到 UVLO 啟
動電壓前，即可先產生參考電壓與電路偏壓供給低壓電路運作；圖三(b)中 VDD 則須高於
UVLO 啟動電壓後，參考電壓/偏壓電路才開始運作，後者先鎖住閘極控制訊號輸出，確信
VDD 電源足夠後晶片才開始運作，安全性較高，故本計畫晶片使用圖二(b)的方式設計參
考電壓/偏壓電路。 
晶片內部之啟動電路係為了避免電源轉換器剛送電時，輸出電壓尚未建立，使得回授
控制訊號為零，功率電晶體開關無法導通，故設計閘極控制訊號持續一段時間無動作時，
啟動電路即送出閘極導通訊號，直到 PWM 控制訊號開始出現為止。 
由於當一次側的功率電晶體截止時，能量會從二次側繞阻及輔助繞阻分別傳送至負載
端及控制晶片電壓源(VCC)。由於輔助繞阻目的只是抽取部份能量來提供控制晶片所需的
能量，因此傳統的做法會讓輔助繞阻的耦合係數較低以免抽取過多的能量，但當系統負載
端變動時，VCC 的值便會產生變化。因此我們提出一個想法，在輔助繞阻和 VCC 中間加
上個電晶體開關，供應電壓穩定電路如圖十四所示。當 VCC 達到所設定的值時，便將電晶
體開關截止，如此一來輔助繞阻看出去便是開迴路，能量無法傳到 VCC 而將其穩定在所設
定的電壓值，此時能量幾乎都傳到二次側繞阻的負載端，不會浪費多餘的能量在輔助繞阻
側。此外，在這樣的電路想法下，因為不用擔心輔助繞阻抽取過多的能量，因此我們能夠
提高輔助繞阻的耦合係數使漏感值降低。 
 11 
實際切換的時間會再略微往後，如圖中的 P1、P2、P3 位置分別對應 VON1、VON2 與 VON3。
因此，我們可以利用兩個紀錄與保持電路(Sample and Hold)，接續的為本次實際切換點作紀
錄，另一個則會保持上次實際切換點的位置。將兩個訊號做比較，藉以決定 VON 需要往上
調整亦或往下調整，逐步達到最佳切換點。 
VA
VON1
VON2
VON3
 
圖十六、波谷偵測法 
 傳統上，隔離式電源轉換器通常使用 TL431 與光耦合器實現輸出電壓迴授。此法的缺
點是需要兩顆除了控制器以外的晶片，亦即 TL431 與光耦合器，使的系統成本增加。因此，
在一些輸出電壓調節（Output Voltage Regulation）要求較不高的應用上，會選擇從與二次測
電感電壓成一圈數比的輔助繞組上跨壓來觀察輸出電壓。如圖十七波形圖所示，當 VG 為
高準位，一次測電感電流開始往上升高，當 VG 變為低準位，亦即功率電晶體關閉時，電
感電流開始在二次側放電。放電時，由於二次測電感電壓等於輸出電壓加上二極體的跨壓，
而二極體跨壓在無電流流過時幾乎為零。因此，我們可以在電感電流放完的瞬間，抓取 VA
上的電壓值，如圖中所示 Vsample，而此電壓值即與輸出電壓成正比。利用此電壓，我們即
可拿來控制 PWM 訊號。 
 
VG
ILP
ILS
VA
Time
Time
Time
Time
Vsample
 
圖十七、輸出電壓感測點 
 13 
 
圖二十、切換頻率─輸入功率曲線 
目前有許多降低切換頻率的方法，例如脈衝省略模式(pulse skipping)、脈衝模式(burst 
mode)及非導通時間調變(off time modulation)。本控制晶片採用脈衝模式(burst mode)，如圖
二一所示，當負載突然間下降，控制迴路要求縮短 Ton，在某一個負載程度下，脈衝模式
的控制電路開始防止導通時間 Ton 減少，然後同時開始產生一週期性時脈，與閘極控制訊
號作 AND，遮蔽 PWM 的脈衝，等效上切換頻率下降。電源可以透過降低脈衝群寬度，或
增加遮蔽週期長度，在不同的負載下，達到節省能量的目的。 
 
圖二一、脈衝模式降頻法 
 
圖二二、閘極驅動輸出級 
閘極驅動電路為控制 MOS 開關之切換。一般閘極驅動輸出級設計如圖二二所示，對
閘極驅動電路而言，由於 MOS 閘極等效為一大電容，當 MOS 導通時，閘極接到 VDD，
 15 
Vin
HVDD
VB
N1
P1
R1R2
Feedback
VA
Pull up
Pull downL-H
Vout
RgVg
VC
 
(a) 
Pull down
Vin
HVDD
VA
VB
R1R2
N1
N2
Feedback
Pull up
L-H
Vout
RgVg
VC
 
(b) 
圖二三、兩種提出的閘極驅動器具備(a)P 型拉昇電路與(b)N 型拉昇電路 
Vin
Vg
Vout
VA
VC
Stage1 Stage2 Stage3Stage3
 
圖二四、提出的閘極驅動器之關鍵波形 
 17 
 (a) 
 (b) 
圖二六、誤差放大器電路應用於(a)P 型拉昇閘極驅動器與(b)N 型拉昇閘極驅動器 
 
 在第三年的計畫期間裡，我們針對低空載損耗的研究提出了降低回授電路能量損耗的
技巧。傳統的 Flyback 轉換器與回授電路如圖二七所示。輸入電壓 VIN可以由前一級的 PFC
電路而來或直接由整流的 AC 電壓。如圖，脈波寬度調變控制器會根據回授的資訊來控制
功率電晶體的導通或關閉。回授電路由 R1、R2、CC、RLED、TL431 與光偶合器組成，會傳
送輸出電壓資訊給脈波寬度調變控制器同時仍具備一次測與二次測的電隔離。在圖二七
裡，R1 與 R2 構成一個分壓器可以把額定輸出電壓分壓至與 TL431 內建的參考電壓相同。而
其之間的電壓不同將會被誤差放大器用來產生一個誤差訊號 ILED。光偶合器用來傳送 ILED
到一次測的控制器並乘上一個電流轉換比例 CTR。通常 ILED在控制器裡會先被轉換成電壓
形式 VFB，如圖二八(a)所示，而此電壓將接者被用來產生對應的脈波寬度調變訊號，因為
VFB反應了輸出電壓的狀況。其他的原件如 RLED、 CC與 CP是用來產生 type 2 的補償器，
來做系統的頻率補償。在穩態的時候，VFB的值可以反映當前負載的多寡。如圖二八(b)的
曲線，當負載較輕時 VFB 會較小，亦即 ILED與 IFB 較大，因此導致較大的能量損耗。由於世
界上有大量的變壓器或充電器通常插著 AC 電源，然而卻是保持不在使用的狀況上，這樣
的回授架構在節能的考量上較不適用。 
M1
M2
M3
M4
M5 M6
M7 M8
V- V+
Bias
VA
Vin’
HVDD
M9 VinM11
M12
M13
M14
M15
M16
M17
M1
M2
M3
M4
M5 M6
M7 M8
V- V+
Bias
VA
Vin’
HVDD
M11
M12
M13
M14
M15
M16
M17
Vin’M10
 19 
 此回授電路在穩態的功耗可以由以下的式子表示： 
OUTLEDCCFB
21
2
OUT
LOSS VIVI
RR
V
P 

  
注意這裡不考慮二極體的跨壓，而轉換器的效率假設為 1。式子中的第一項為分壓電阻 R1
與 R2 所消耗的能量，而後面兩項導因於光偶合器再一次側與二次側兩端的電流流過。由於
IFB可以表示為 ILED乘上 CTR，所以式子可以改寫成以下： 
 OUTCCLED
21
2
OUT
LOSS CTR VVI
RR
V
P 

  
通常在傳統架構裡，ILED在空載時會導通約 1 mA 的電流。為了能了解他貢獻了多少待機功
耗，我們以一個 12 V 的 flyback 轉換器為例，其在空載時 VCC約等於 10 V，且 CTR 為 100%，
則上式的第二項將導致 22 mW 的能量損耗。而這個數字可能更糟，當考慮到真實的狀況如
轉換器效率約在 75%~84%。另一方面在新提出的回授電路裡，由於 ILED在輕載到無載時會
越來越小甚至幾乎為 0，所以前述的 22 mW 能量損耗可以省下來。 
 二次側的電路設計如圖三十，由一個溫度補償的參考電壓產生電路、一個誤差放大器，
與一個開汲極之 PMOS 構成。溫度補償參考電壓產生電路為一使用 NPN 構成之能隙電壓
源，經過一極共源極放大級後，在第二級的輸出拉回授回來，已使得輸出為 2.5 V。其中能
隙電壓電路使用兩個 PMOS 堆疊架構，可以使得電路之抗雜訊能力更強。而串接兩急放大
器的原因在於提高環路增益，使的輸出的調節性(Regulation)更佳。誤差放大器架構採用兩
極式運算放大器，這裡必須注意運算放大器的頻率響應。因為電源供應器的頻寬約為數千
赫茲，所以我們必須注意誤差放大器的主極點發生在 10 khz 以上，以避免需要用更複雜的
補償電路來補償系統。 
 
VOF 

2.5 V
VDD
VAN
Reference
Generator
Error
Amp.
VB1
VDD
VB2
VOF
VAN
2.5 V MP
 
圖三十、二次側誤差放大器與內建電壓參考源 
 
 21 
(五)結果與討論： 
 在計畫的第一年裡，我們已經完成可調式閘極驅動器模擬並實際透過下線驗證，使用
製程為 VIS 0.5 um HV 40V-40V 以及 0.5um POLYCIDE(DPTM, 5 V) MIXED-MOD。圖三三
為使用 P 型拉昇電路之閘極驅動器顯微照相圖。晶片面積約佔 1.2 mm x 0.6 mm。 
 
圖三三、閘極驅動器之晶片顯微照相圖 
 我們藉由調整圖二六(a)之R1與R2電阻比較所提出之閘極驅動器與傳統未調節輸出之
閘極驅動器的能量損耗。在這樣的情況下，閘極電壓因為未調節，因此當 Vin 為 high，閘極
會充電到 HVDD。為了量測所提出的調節型閘極驅動器所減少的能量損耗，我們以一個切換
式升壓電路來驗證。調節的閘極電壓為 13 V 而邏輯閘之電壓為 5 V，迴授電阻 R1 與 R2 為
40 k與 25 k。在接下來的實驗我們選用 SPP20N60C3 作為 MP1 來驗證調節的功能與量測
其切換與導通之能量損耗。閘極驅動器的輸入使用一個脈波產生器。閘極驅動器之輸入與
輸出波形如三四所示，Vin 為一方波從 0 V 升到 5 V 再回到 0 V，導通時間為 8.4 s。供應
電壓 HVDD設定為 15 V 如圖三四(a)，20 V 如圖三四(b)，與 30 V 如圖三四(c)。當 Vin 為 5 V，
Vout 被充電至調節的 12.7 V。當 HVDD較高時，閘極驅動器之驅動能力也同時增強，因此輸
出電壓的爬升時間更短，如圖三四(a)-(c)。 
 圖三五顯示閘極驅動器總能量損耗對切換頻率之作圖，HVDD為 15 V。實線為所提出
之閘極驅動器能量損耗，而虛線為傳統閘極驅動器。由圖中可以看出新閘極驅動器能量損
耗隨頻率改變由 25.37 mW 至 242.5 mW 而傳統閘極驅動器則由 30 mW 至 285 mW，能量減
少約 15.5%。圖三六則為 HVDD為 30 V 之量測結果，新閘極驅動器能量損耗隨頻率改變由
72 mW 至 546 mW 而傳統閘極驅動器則由 156 mW 至 1205 mW，能量減少 55.4%。我們在
此定義效率減少能力 η 為： 
non-regulated regulated
non-regulated
P -P
η = 100%
P
  
 
這一項指標給了一個定量的功耗節省能力圖。圖三七為功耗節省能力與切換頻率與供
應電壓之關係，明顯的，供應電壓之影響更勝於切換頻率。 
 
 
 
 23 
0
50
100
150
200
250
300
20 40 60 80 100 120 140 160
Frequency(KHz)
P
o
w
er
(m
W
)
regulated gate driver
non-regulated driver
 
圖三五、不同頻率下，HVDD為 15 V 時的能量損耗 
 
0
200
400
600
800
1000
1200
1400
20 40 60 80 100 120 140 160
Frequency(KHz)
P
o
w
er
(m
W
)
regulated gate driver
non-regulated driver
 
圖三六、不同頻率下，HVDD為 30 V 時的能量損耗 
 
20
40
60
80
100
120
140
160
15
21
27
0
10
20
30
40
50
60
η
(%)
Frequency(KHz)
Supply Voltage(V)
 
圖三七、功耗節省能力 
 25 
0
0.2
0.4
0.6
0.8
1
1.2
1.4
20 40 60 80 100 120 140 160
Frequency(KHz)
Po
w
er
(W
)
regulated gate driver
non-regulated driver
 
圖三九、功率電晶體開通關閉損耗與導通損耗 
 
上述閘極驅動器之研究成果已發表在 2009 IEEE transactions on power electronics： 
 Ren-Huei Tzeng and Chern-Lin Chen, “A Low-Consumption Regulated Gate Driver for 
Power MOSFET,” IEEE Transactions on Power Electronics, vol. 24, no. 2, pp. 532–539, 
Feb. 2009. 
 
 
在第二年裡，我們設計了切換式供應電壓穩定電路並進行下線驗證，使用製程為世界
先進公司 0.5um HV 40V-40V 以及 0.5um POLYCIDE(DPTM, 5V) MIXED-MOD 的混合製
程，晶片顯微照相如圖四十所示。由於涉及高壓製程的應用，因此在實作上必須非常小心
高壓元件的使用，例如避免 Latch-up、高壓元件與低壓元件的隔離等相關晶片佈局問題。 
 
針對這顆晶片，我們設計了一個實驗，以驗證此電路能將晶片供應電壓 VCC 鎖定在預
設的電壓值。實驗裝置如圖四一所示，藉由逐步增加 AUX 電壓，並觀察 VCC 點是否能被
穩在預設的電壓值。此實驗的模擬結果及實驗結果如圖四二，其中實線為模擬結果，可觀
察出當 AUX 低於 15V 時，因為還未到達所需穩定的電壓值，因此開關狀態決定電路使電
晶體開關一直維持導通狀態，所以 VCC 電壓恰等於 AUX 電壓。一旦 AUX 超過 15V 後，
VCC 到達 15V 後，電晶體開關便會截止不會再從 AUX 對 VCC 的電容充電，因此 VCC 會
穩定在 15V。虛線則為晶片的實際量測結果，由於電壓能隙參考電壓源(Bandgap Reference)
與模擬的值有些許的不同，加上實際晶片裡的取樣電阻值與設計上的值有差距，因此由圖
中可看到實際晶片是穩定在 17.6V 左右，但這可以透過微調電阻值(Trimming)來校正。 
 
 
 27 
 
圖四二、供應電壓穩定電路模擬結果及實驗結果 
 
 此外，在這個年度裡我們也針對波谷偵測電路與輸出電壓感測電路進行了實際電路模
擬也進行下線量測。波谷偵測電路原理已在前一章探討過，模擬波形圖如圖四三。VA’（粉
紅色）為不做波谷切換下輔助繞組的電壓，可以看出完整的準諧振波形。若使用波谷切換，
則輔助繞組電壓如 VA 所示（綠色），當 VA 低過 VON（橘色）時，即會發出功率開關啟動
訊號 Turn on（淺藍色），但因為電路的傳輸延遲，功率開關實際的切換訊號為 VG（深灰）。
從右邊的放大圖形可以看出，此波谷偵測電路可以精確地根據電路延遲調整 VON 電壓，使
的 VG 幾乎在原本準諧振波形的波谷做切換，使切換損耗達到最低。 
 
 
   
圖四三、波谷偵測電路波形圖 
 
VA’ 
VA 
Turn on 
VG 
VON 
 29 
 
圖四七、波谷切換電路之實驗結果 
 
輸出電壓感測電路與波型圖如圖二十二所示。當一次側功率電晶體關閉時，VA 電壓反
應出二次側電感跨壓，而 V2 此時將緊緊追隨 VA 訊號（第一波形）。當電感電流放完，系統
進入準諧振模式時，V1將瞬間被拉到低電位（第二波形），而 VCOMP也將瞬間轉態（第三波
形），此時傳輸閘會被打開，電路將把 V2 複製到 V3（第四波形），完成輸出電壓感測。在第
四波形中，我們可以觀察到 V3 波形有產生短脈衝雜訊，其原因是傳輸閘剛開啟時，OP2 尚
未穩定所造成，此影響可以藉由後級誤差放大器（Error Amplifier）輸出的補償電路所消去，
所以此雜訊造成影響幾乎可以忽略。 
 
圖四八、供應電壓穩定電路與波型圖 
  
 
T.X.
Gate
CS
VREF
COMP2 Error 
Amp.
VA
V1
V2
V3
COMP1
OP1
OP2
VCOMP
V2 
VA 
V1 
V2 
V2 
V3 
VCOMP
mp 
 31 
 計畫的第三年，我們設計了一次側 PWM 控制 IC 與二次側 IC 並以 VIS 0.5 um HV 
40V-40V 以及 0.5 um POLYCIDE (DPTM, 5 V) MIXED-MOD 下線，此外我們實做了一台
Flyback 來量測新提出之回授電路效果。一次側控制 IC 之晶片顯微照相如圖五一所示，二
次側如圖五二所示。為了與使用 TL431 之傳統 Flyback 轉換器作比較，我們在一次側控制
IC 了設置了兩種迴授路徑，一種可以用來接傳統迴授迴路，而另一種則用來改接新提出的
迴授迴路，藉由外部選擇可以決定控制器操作在哪一種系統之下，如圖五三。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖五一、一次側偵測輸出電壓電路之實驗波形 
 
 
圖五二、一次側偵測輸出電壓電路之實驗波形 
 33 
 
(a) 
 
(b) 
圖五五、兩種 Flyback 轉換器之效率量測當 VIN為(a)110Vrms 與(b)220Vrms 
 
在這三年期的計畫，我們已經建構了本控制器關鍵且具有創新的電路，包含新型省電
閘極驅動器、切換式供應電壓穩定電路、波谷偵測柔性切換電路、輸出電壓感測電路，以
及一新型節省待機功耗與提升輕載效率的迴授電路，實驗結果與模擬分析均能十分吻合。
我們已經完成一篇閘極驅動器的投稿，接下來也將把其他研究成果陸續投稿至國際會議與
著名期刊。 
 35 
 [15] M. D. Mulligan, B. Broach, and T. H. Lee, “A 3MHz low-voltage buck converter with 
improved light load efficiency,” in Proc. IEEE Int. Solid-State Circuits Conference, 
2007, pp. 528-620. 
 [16] T.-Y. Yang, “Pulse width modulation controller having frequency modulation for power 
converter,” U.S. Patent 6,597,159, Jul. 22, 2003. 
 [17] Z. Bi and W. Xia, “A PWM/PFM switch technique of dual-mode buck converter,” in 
Proc. IET Int. Communication Conf. on Wireless Mobile and Computing, 2009, pp. 
357-360. 
 [18] B. Sahur and G. A. Rincon-Mora, “A high-efficiency, dual-mode, dynamic, buck-boost 
power supply IC for portable applications,” in Proc. Int. Conf. on VLSI Design, 2005, 
pp. 858-861. 
 [19] J. Xiao, A. V. Peterchev, J. Zhang, and S. R. Sanders, “A 4- A quiescent-current 
dual-mode digitally controlled buck converter IC for cellular phone applications,” IEEE 
Journal of Solid-State Circuits, vol. 39, no. 12, pp. 2342-2348, Dec. 2004. 
 [20] X. Zhang and D. Maksimovic, “Multimode digital controller for synchronous buck 
converters operating over wide ranges of input voltages and load currents,” IEEE 
Transactions on Power Electronics, vol. 25, no. 8, pp. 1958-1965, Aug. 2010. 
 [21] W.-R. Liou, M.-L. Yeh, and Y.-L. Kuo, “A high efficiency dual-mode buck converter IC 
for portable applications,” IEEE Transactions on Power Electronics, vol. 23, No. 2, pp. 
667-677, Mar. 2008. 
 [22] X. Duan and A. Q. Huang, “Current-mode variable-frequency control architecture for 
high- current low-voltage dc-dc converters,” IEEE Transactions on Power Electronics, 
vol. 21, no. 4, pp. 1133-1137, Jul. 2006. 
 [23] K. Wang, N. Rahman, Z. Lukic, and A. Prodic, “All-digital DPWM/DPFM controller 
for low-power DC-DC converters,” in Proc. IEEE Applied Power Electronics 
Conference and Exposition, 2006, pp. 719-723. 
 [24] F. Li, H. Wang, Z. Lu, and W. Xie, “Design of an off-line AC/DC controller based on 
skip cycle modulation,” in Proc. Int. Symposium on Integrated Circuits, 2009, pp. 
228-231. 
 [25] P. Luo, L. Luo, Z. Li, J. Yang, and G. Chen, “Skip cycle modulation in switching 
DC-DC converter,” in Proc. IEEE Int. Conf. on Communications, Circuits and Systems 
and West Sino Expositions, 2002, pp. 1716-1719. 
 [26] P. Luo, W. Deng, H. Li, and S. Zhen, “A high energy efficiency PSM/PWM dual mode 
for DC-DC converter in portable applications,” in Proc. Int. Conf. on Communications, 
Circuits and Systems, 2009, pp. 702-706. 
 [27] Y. Ye, J. Qiu, L. Dong, and L. He, “PWM/PSM dual-mode controller for high 
efficiency DC-DC buck converter,” in Proc. Power and Energy Engineering 
Conference, 2010, pp. 1-4. 
 [28] H.-S. Choi and D.-Y. Huh, “Techniques to minimize power consumption of SMPS in 
standby mode,” in Proc. IEEE Power Electronics Specialist Conference, 2005, pp. 
2817-2822. 
 37 
三、計畫成果自評： 
 
第一年的成果： 
■ 確定控制晶片所有功能與明確方塊圖。 
■ 熟悉並了解高壓製程。 
■ 模擬閘極驅動電路。 
 ■ 閘極驅動電路下線與實驗。 
 
第二年的成果： 
■ 模擬並實現切換式供應電壓穩定電路。 
■ 模擬並波谷偵測柔性切換電路。 
■ 模擬輸出電壓感測電路。 
 
 第三年的成果： 
 ■ 波谷偵測切換電路下線與實驗。 
 ■ 輸出電壓感測電路下線與實驗。 
 ■ 新提出之迴授電路架構分析與探討。 
 ■ 新提出之回授電路下線。 
 ■ 實做傳統系統與新提出之系統並實驗比較效能。 
 
這三年的計畫期間，我們設計的電路都有達到預期的效果，包含數個控制器關鍵且具
有創新的電路，包含新型省電閘極驅動器、切換式供應電壓穩定電路、波谷偵測柔性切換
電路、輸出電壓感測電路，以及一新型節省待機功耗與提升輕載效率的迴授電路，實驗結
果與模擬分析均能十分吻合。我們已經完成一篇閘極驅動器的投稿，接下來也將把其他研
究成果陸續投稿至國際會議與著名期刊。 
 
97 年度專題研究計畫研究成果彙整表 
計畫主持人：陳秋麟 計畫編號：97-2221-E-002-257-MY3 
計畫名稱：準諧振返馳式電源轉換控制晶片及其系統 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 5 5 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 6 6 100%  
博士生 1 1 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 1 1 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100 字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
已發表一篇國際期刊刊登於 IEEE Transactions on Power Electronics, 
另一篇論文也已完成並投稿至國際會議 IEEE International Symposium on Industrial 
Electronics 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
在為期三年的計畫中，我們計畫對一個返馳式系統提出數個改進點，並提出關鍵電路使系
統不管是耗能、成本、效率、空載損耗都能表現更佳。 
在第一年的計畫裡，我們除了對電源供應器的基本知識做個簡短的介紹和回顧增進待機模
式效率的技術之外，更提出一種驅動的方式來降低每個切換周期中的耗能。此驅動方式為
利用一可調節式閘極驅動器使功率電晶體操作在最低的閘極驅動電壓，因而可以將低驅動
功率耗能。為驗證此驅動方式，我們提出一閘極驅動器，此閘極驅動器不需要任何外部離
散元件，完全是由積體電路方式製作完成，比起其它文獻中有效率的閘極驅動器都要簡
單。實驗結果顯示，比起不調節驅動電壓的驅動器，本驅動器可以在電源電壓為 30 伏的
情況下節省 55.4%的耗能。 
在第二年的計畫裡，我們提出一完整之準諧振返馳式電源轉換控制晶片及其系統，企圖在
既有方案中對數項功能區塊分別提出改進，在不過度增加系統複雜性的前提下，改善系統
效率，同時顧及經濟效益與環保訴求，進而提升產品競爭力。其內部電路主要包含參考電
壓電路、偏壓電路、線性穩壓器、切換式供應電壓穩定電路、電壓過低鎖定電路、啟動電
路、波谷偵測電路、柔性切換電路、輸出電壓感測電路、節電模式電路、可調節式閘極驅
動電路及過電壓/電流保護電路。為節省晶片功率，此晶片使用可調節式閘極驅動器與節
電模式省電調節技術，用以減低輸出切換功率耗損和降低輕載/無載功率耗損。此外，此
