<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>Synopsys on Babyworm Hugo Site</title>
    <link>http://localhost:8080/tags/synopsys/</link>
    <description>Recent content in Synopsys on Babyworm Hugo Site</description>
    <generator>Hugo</generator>
    <language>en</language>
    <managingEditor>babyworm@gmail.com (babyworm)</managingEditor>
    <webMaster>babyworm@gmail.com (babyworm)</webMaster>
    <copyright>© Babyworm, All Rights Reserved.</copyright>
    <lastBuildDate>Wed, 03 Jun 2009 13:49:18 +0000</lastBuildDate>
    <atom:link href="http://localhost:8080/tags/synopsys/index.xml" rel="self" type="application/rss+xml" />
    <item>
      <title>합성할 때 시뮬레이션에 사용한 list을 이용하기</title>
      <link>http://localhost:8080/archives/1479/</link>
      <pubDate>Wed, 03 Jun 2009 13:49:18 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/1479/</guid>
      <description>합성 스크립트 만들다가 얼마전에 모 선배가 합성에 필요한 파일 리스트 만드는 거 귀찮다고 한 것이 기억나서 만들어봤습니다. 뭐, TCL을 사용하시는 분들이면 다들 생각하실 만한 것이라 팁이라고 할 것 까지야 없겠습니다만, 처음 접하시는 분들에게는 도움이 될 것 같아서 올립니다. 보통 ncverilog로 시뮬레이션 할때 (다른 것도 마찬가지지만&amp;#</description>
    </item>
    <item>
      <title>Chip IDEA가 MIPS에서 Synopsys로 넘어갔군요.</title>
      <link>http://localhost:8080/archives/1477/</link>
      <pubDate>Sat, 16 May 2009 17:26:59 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/1477/</guid>
      <description>IP 업계에서는 꽤나 유명한 Chip IDEA가 몇년전에 MIPS로 인수되더니만, 어제는 다시 Synopsys로 인수되었다고 하네요. ChipIDEA는 아날로그 IP 분야에 있어서 상당한 이름을 가지고 있고, 거기에 걸맞는 상당한 가격(?)을 가지고 있는 회사이기도 하지요. 2007년인가 MIPS로 인수되어 MIPS Analog business group(ABG)이라는</description>
    </item>
    <item>
      <title>책 몇가지</title>
      <link>http://localhost:8080/archives/1365/</link>
      <pubDate>Thu, 22 Jan 2009 15:52:40 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/1365/</guid>
      <description>ASIC/processor 관련 책을 많이 보시라는 이야기를 해 드리고 있습니다만, 책이 워낙에 비싸죠. 모모 사이트와 당나귀를 적절히 이용하면 왠만한 책은 pdf로 구할 수도 있습니다만.. 클리앙에서 http://www.scribd.com/&amp;nbsp;라는 곳에 대한 소개가 있어서 가 봤는데, 괜찮은 책이 많군요. Google 검색을 통해서 갔을때는 그냥 단순히 리포트같</description>
    </item>
    <item>
      <title>Synopsys 버전을 찾아보기..</title>
      <link>http://localhost:8080/archives/763/</link>
      <pubDate>Fri, 11 Apr 2008 00:30:35 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/763/</guid>
      <description>Solvnet newsletter으로 보내진 reference script를 보다보니, 세상이 많이 바뀌긴 한거 같습니다. ^^; Doony님께서도 블로그에 쓰셨습니다만, 저희도 Synopsys의 Design Compiler에 대한 의존도가 높다보니, Reference Methdology에 대하여 관심을 가지지 않을 수 없지요. Design Compiler를 여러가지 버젼을 혼용하는 환경에</description>
    </item>
    <item>
      <title>Low Power Methodology Manual 무료 배포!</title>
      <link>http://localhost:8080/archives/310/</link>
      <pubDate>Fri, 17 Aug 2007 05:34:11 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/310/</guid>
      <description>지난 DAC07 best selling book에서 1위를 차지한 Low Power Methodology Manual(이하 LPMM)이 synopsys를 통하여 무료 배포되고 있습니다. 단, Solvnet에 등록 아이디를 가지신 Synopsys 고객분들에 한하여 배포되면, Printing이나 Copy등이 불가능한 버전입니다. 게다가, 각 파일마다 personalized(어떻게 했는지는 모르겠습</description>
    </item>
    <item>
      <title>Synopsys Discovery Seminar</title>
      <link>http://localhost:8080/archives/276/</link>
      <pubDate>Wed, 02 May 2007 14:21:02 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/276/</guid>
      <description>5월 11일에 Discovery seminar가 COEX에서 있습니다. 개인적으로는 요즘 최대의 관심 분야가 저전력과 functional verification인데, VMM에 대해서 집중적으로 다룰 예정이라 아주 구미를 자극하고 있습니다. &amp;nbsp;대략 90%는 참석할 예정입니다. (10%는 회사의 사고에 대비해서..^^;) 참석하고 나서, 대충 요약해서 올</description>
    </item>
    <item>
      <title>Verilog와 VHDL.. Simulator/Verfication 툴 점유율</title>
      <link>http://localhost:8080/archives/275/</link>
      <pubDate>Sat, 28 Apr 2007 16:04:15 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/275/</guid>
      <description>이 포스팅은 DVCon07에서 ESNUG의 John Cooley가 참석자 800여명을 대상으로 조사한 내용을 바탕으로 하고 있으므로, 전체 시장 점유율이나 비중을 반영한다고 이야기할 수는 없습니다. 하지만, DVCon에 참석하는 사람들이 각 사의 funcational verification을 담당하고 있는 사람이 대부분이라는 점에서 이쪽 분야의 &amp;#8220</description>
    </item>
    <item>
      <title>EDA, Foundary 모두 성장한 한해 2006년</title>
      <link>http://localhost:8080/archives/274/</link>
      <pubDate>Tue, 24 Apr 2007 14:10:41 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/274/</guid>
      <description>관련 새소식은 아닙니다만.. 2006년에는 전반적으로 EDA 업체나 foundary 업체나 매출이 대략 15%이상씩 증가한 것으로 보고되었습니다. 그런데, 실제로 돈을 벌었냐.. 라는 말로 넘어가면 좀 이야기가 달라지는데요.. 소위 EDA업계의 big 3라고 이야기되는 Cadence, Synopsys, Mentor의 경우 상당한 수익이 난 반면.. 소위 Foundary big 3라고 이야기되는 TSMC, UMC, Char</description>
    </item>
    <item>
      <title>시납시스 세미나가 있습니다.</title>
      <link>http://localhost:8080/archives/261/</link>
      <pubDate>Sat, 31 Mar 2007 15:14:05 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/261/</guid>
      <description>시납시스에서 저전력 분야에 대한 설계 세미나(실제적으로는 툴 소개겠지요?)가 있습니다. 작년에도 참가하긴 했었는데.. 작년과 비슷한 내용이 아닐까.. 라는 선입견이 약간 생깁니다. 시납시스의 저전력 세미나는 최신 경향을 받아들이기는 좋은데, 문제는 synopsys에서 제안하는 methodology를 지원하는 fab이 TSMC, UMC정</description>
    </item>
    <item>
      <title>시납시스는 역시 대단해!</title>
      <link>http://localhost:8080/archives/251/</link>
      <pubDate>Sun, 25 Feb 2007 15:02:03 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/251/</guid>
      <description>EE-times에서 시납시스의 수익이 15% 늘어났다길래… ‘얼마나?’라는 순진한 생각에 클릭. 흠.. 헉! 1/4분기 수익이 ” $300.2 million “! 대단합니다. 예전에 deep submicron으로 접근하면서 공정 회사는 부진해지고, 툴회사의 수익성은 좋아지는 듯하다라는 이야기를 드린적이 있는데요.. 역시 그렇나 봅니다. 지난번에는 TSMC를 비롯</description>
    </item>
    <item>
      <title>방명록에 쓰여진 문의에 대한 답변..(설계의 결과를 보는 법..)</title>
      <link>http://localhost:8080/archives/242/</link>
      <pubDate>Tue, 16 Jan 2007 05:03:28 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/242/</guid>
      <description>(말머리: e-mail로 답변을 달라고 하셨지만, 기본적으로 문제는 공유하는 것이 좋다고 생각해서 posting합니다. e-mail로도 알려 드리겠습니다. 아.. 이제보니 비공개 문의셨군요.. 제가 항상 로그인 상태라서 몰랐습니다. 성함은 제외하였습니다. ) Algorithm쪽, 혹은 System을 배우는 연구실에서 알고리즘</description>
    </item>
    <item>
      <title>Design Compiler의 TNS, WNS..</title>
      <link>http://localhost:8080/archives/170/</link>
      <pubDate>Wed, 08 Nov 2006 11:09:31 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/170/</guid>
      <description>오늘은 지난번 posting에 이어서 front-end 설계 엔지니어에게 있어서 주요 설계 도구중의 하나인 Design Compiler의 constraint 주는 방법에 대해서 Total negative slack과 Worst Negative slack의 관점에서 간략히 설명해 보겠습니다. Design compiler는 잘 아시다시피 constraint 기반으로 optimization을 진행합니다. 즉, 설계를 어떤 방식으로 합성하여 최적화시</description>
    </item>
    <item>
      <title>multiple port net의 fixing</title>
      <link>http://localhost:8080/archives/161/</link>
      <pubDate>Thu, 02 Nov 2006 08:10:41 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/161/</guid>
      <description>오늘은 HDL을 이용해서 설계하시는 초보자 분들께서 많이 실수하시는 feedthrough net 문제에 대해서 이야기하고, 이를 synopsys에서 해결하는 방법에 대해서 간략히 설명하겠습니다. HDL을 가지고 예술을 하는 것이 아니라면, 최종적으로 구현에 목적을 두어야 한다는 것은 자명합니다. 따라서, 합성 도구에서 좀 더 잘 받아들일 수 있는 형태로 코드를 만드는</description>
    </item>
    <item>
      <title>Synopsys XG모드로 가야 하나..</title>
      <link>http://localhost:8080/archives/156/</link>
      <pubDate>Tue, 31 Oct 2006 14:20:12 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/156/</guid>
      <description>사실 logic synthesis에 있어서 synopsys design compiler가 가지고 있는 비중은 정말로 큽니다. ASIC designer가 거치는 전체 설계 flow에서 logic synthesis는 어찌보면 implementation의 시작지점이기 때문에 아주 중요합니다. 거기서 만들어진 netlist의 질, 지정된 constraint들이 이후의 툴들에</description>
    </item>
    <item>
      <title>TLM으로 설계가 이동할 것인가?</title>
      <link>http://localhost:8080/archives/140/</link>
      <pubDate>Mon, 23 Oct 2006 02:04:10 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/140/</guid>
      <description>Transaction Level Modeling(이후 TLM)이라는 것이 한 2-3년전부터 SoC설계 분야에서 논문/책/툴을 쏟아내고 있습니다. 그만큼 이제 시장 상황이 익어간다는 것이겠지요. 하지만 설계라는 분야에서 RTL에서 TLM 수준으로 추상화 수준이 이동할 것이라고 믿었던 사람들도 이제는 거의 TLM 수준에서 설계가 이루어질 것이라 믿고 있지 않습니다. 그 이유는</description>
    </item>
    <item>
      <title>DC Ultra의 Topographical Synthesis</title>
      <link>http://localhost:8080/archives/121/</link>
      <pubDate>Mon, 16 Oct 2006 14:17:29 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/121/</guid>
      <description>로직 합성에 많이 사용되는 Design Compiler에서는 전통적으로 통계적인 wire load model을 이용하였습니다. 즉, 합성된 로직의 크기가 어느정도라면, 이때 적용되는 wire의 R, C값이 어느정도가 될지 대략 통계값을 통하여 추정하는 방법입니다. 이러한 wire load model은 0.35um 이전의 공정까지는 어느정도 적용하는데 큰 무리가 없었습니다. 왜냐하면</description>
    </item>
    <item>
      <title>시납시스의 여전한 이야기.. SNUG Seoul 2006, MiniDAC</title>
      <link>http://localhost:8080/archives/75/</link>
      <pubDate>Thu, 14 Sep 2006 13:08:16 +0000</pubDate><author>babyworm@gmail.com (babyworm)</author>
      <guid>http://localhost:8080/archives/75/</guid>
      <description>HDL을 이용해서 로직을 설계하고, 비메모리 반도체 만드는 사람들에게 있어서 필수 설계 도구(CAD)툴로는 synopsys의 design compiler를 들수 있겠습니다. 로직 합성 분야에서 약 90%이상의 점유율을 보이고 있는 것으로 조사(ESNUG에 따르면)되고 있으니, 거의 표준 설계 도구겠지요.. 이 synopsys에서 오늘 min</description>
    </item>
  </channel>
</rss>
