# Verilog代码基本规范（参考）



1.信号按照流水线定义，在信号开头加上流水级说明，如IF_Flush，不要使用 EX_MEM_eret_flush 这种易产生歧义的命名（控制流水线寄存器信号除外）；

2.信号定义位置在相应的流水级区域；

3.模块接口要求将输入输出信号区分开，输入信号在前，输出信号在后，中间用一空行隔开，允许一行写多个信号；

4.模块位置要求放在相应的流水线区域（ 这里要求以 **信号的产生位置** 为准 ），更加直观，便于理解；

5.除去流水线寄存器等特殊模块外，要求一个 always 块仅对一个信号赋值；

