# 32bitALU_Design
采用 Verilog 语言设计一个 32 位 ALU,所有模块均采用门级设计
## 功能描述
**具有以下功能:**
- 32 位无符号数加法
- 32 位无符号数移位
- 32 位无符号数截断
- 32 位数逻辑与、32 位数逻辑或、32 位数逻辑非 、32 位数逻辑异或
### 说明
- sim_1 放置Testbench文件
- constrs_1 放置FPGA管脚约束文件
- sources_1 放置模块文件
#### 仿真环境
- Vivado
- FPGA
