<!DOCTYPE html><html lang="zh-CN" data-theme="dark"><head><meta charset="UTF-8"><meta http-equiv="X-UA-Compatible" content="IE=edge"><meta name="viewport" content="width=device-width, initial-scale=1.0,viewport-fit=cover"><title>FPGA[2]_Xilinx器件介绍 | YILON</title><meta name="author" content="YILON"><meta name="copyright" content="YILON"><meta name="format-detection" content="telephone=no"><meta name="theme-color" content="#0d0d0d"><meta name="description" content="Xilinx (AMD) FPGA 产品系列介绍  1. 成本优化型产品组合 该产品组合专注于为大批量、成本敏感型应用提供最佳的功耗和性能表现。 1.1 Spartan®-7 系列 Spartan-7是Xilinx的入门级FPGA，基于28nm工艺，以极高的性价比和低功耗著称，是成本敏感型应用的理想选择。   核心资源与特色功能:  逻辑资源: 提供约 6,000 到 102,000 个逻辑单元">
<meta property="og:type" content="article">
<meta property="og:title" content="FPGA[2]_Xilinx器件介绍">
<meta property="og:url" content="http://example.com/2025/09/29/FPGA[2]_Xilinx%E5%99%A8%E4%BB%B6%E4%BB%8B%E7%BB%8D/index.html">
<meta property="og:site_name" content="YILON">
<meta property="og:description" content="Xilinx (AMD) FPGA 产品系列介绍  1. 成本优化型产品组合 该产品组合专注于为大批量、成本敏感型应用提供最佳的功耗和性能表现。 1.1 Spartan®-7 系列 Spartan-7是Xilinx的入门级FPGA，基于28nm工艺，以极高的性价比和低功耗著称，是成本敏感型应用的理想选择。   核心资源与特色功能:  逻辑资源: 提供约 6,000 到 102,000 个逻辑单元">
<meta property="og:locale" content="zh_CN">
<meta property="og:image" content="http://example.com/private_img/cover.svg">
<meta property="article:published_time" content="2025-09-29T03:50:15.000Z">
<meta property="article:modified_time" content="2025-09-29T05:13:15.627Z">
<meta property="article:author" content="YILON">
<meta property="article:tag" content="FPGA">
<meta name="twitter:card" content="summary">
<meta name="twitter:image" content="http://example.com/private_img/cover.svg"><link rel="shortcut icon" href="/img/favicon.png"><link rel="canonical" href="http://example.com/2025/09/29/FPGA[2]_Xilinx%E5%99%A8%E4%BB%B6%E4%BB%8B%E7%BB%8D/index.html"><link rel="preconnect" href="//cdn.jsdelivr.net"/><link rel="preconnect" href="//busuanzi.ibruce.info"/><link rel="stylesheet" href="/css/index.css"><link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/@fortawesome/fontawesome-free/css/all.min.css"><link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/@fancyapps/ui/dist/fancybox/fancybox.min.css" media="print" onload="this.media='all'"><script>
    (() => {
      
    const saveToLocal = {
      set: (key, value, ttl) => {
        if (!ttl) return
        const expiry = Date.now() + ttl * 86400000
        localStorage.setItem(key, JSON.stringify({ value, expiry }))
      },
      get: key => {
        const itemStr = localStorage.getItem(key)
        if (!itemStr) return undefined
        const { value, expiry } = JSON.parse(itemStr)
        if (Date.now() > expiry) {
          localStorage.removeItem(key)
          return undefined
        }
        return value
      }
    }

    window.btf = {
      saveToLocal,
      getScript: (url, attr = {}) => new Promise((resolve, reject) => {
        const script = document.createElement('script')
        script.src = url
        script.async = true
        Object.entries(attr).forEach(([key, val]) => script.setAttribute(key, val))
        script.onload = script.onreadystatechange = () => {
          if (!script.readyState || /loaded|complete/.test(script.readyState)) resolve()
        }
        script.onerror = reject
        document.head.appendChild(script)
      }),
      getCSS: (url, id) => new Promise((resolve, reject) => {
        const link = document.createElement('link')
        link.rel = 'stylesheet'
        link.href = url
        if (id) link.id = id
        link.onload = link.onreadystatechange = () => {
          if (!link.readyState || /loaded|complete/.test(link.readyState)) resolve()
        }
        link.onerror = reject
        document.head.appendChild(link)
      }),
      addGlobalFn: (key, fn, name = false, parent = window) => {
        if (!false && key.startsWith('pjax')) return
        const globalFn = parent.globalFn || {}
        globalFn[key] = globalFn[key] || {}
        globalFn[key][name || Object.keys(globalFn[key]).length] = fn
        parent.globalFn = globalFn
      }
    }
  
      
      const activateDarkMode = () => {
        document.documentElement.setAttribute('data-theme', 'dark')
        if (document.querySelector('meta[name="theme-color"]') !== null) {
          document.querySelector('meta[name="theme-color"]').setAttribute('content', 'undefined')
        }
      }
      const activateLightMode = () => {
        document.documentElement.setAttribute('data-theme', 'light')
        if (document.querySelector('meta[name="theme-color"]') !== null) {
          document.querySelector('meta[name="theme-color"]').setAttribute('content', 'undefined')
        }
      }

      btf.activateDarkMode = activateDarkMode
      btf.activateLightMode = activateLightMode

      const theme = saveToLocal.get('theme')
    
          theme === 'dark' ? activateDarkMode() : theme === 'light' ? activateLightMode() : null
        
      
      const asideStatus = saveToLocal.get('aside-status')
      if (asideStatus !== undefined) {
        document.documentElement.classList.toggle('hide-aside', asideStatus === 'hide')
      }
    
      
    const detectApple = () => {
      if (/iPad|iPhone|iPod|Macintosh/.test(navigator.userAgent)) {
        document.documentElement.classList.add('apple')
      }
    }
    detectApple()
  
    })()
  </script><script>const GLOBAL_CONFIG = {
  root: '/',
  algolia: undefined,
  localSearch: {"path":"/search.xml","preload":false,"top_n_per_article":1,"unescape":false,"languages":{"hits_empty":"未找到符合您查询的内容：${query}","hits_stats":"共找到 ${hits} 篇文章"}},
  translate: undefined,
  highlight: {"plugin":"highlight.js","highlightCopy":true,"highlightLang":true,"highlightHeightLimit":300,"highlightFullpage":false,"highlightMacStyle":false},
  copy: {
    success: '复制成功',
    error: '复制失败',
    noSupport: '浏览器不支持'
  },
  relativeDate: {
    homepage: false,
    post: false
  },
  runtime: '',
  dateSuffix: {
    just: '刚刚',
    min: '分钟前',
    hour: '小时前',
    day: '天前',
    month: '个月前'
  },
  copyright: undefined,
  lightbox: 'fancybox',
  Snackbar: undefined,
  infinitegrid: {
    js: 'https://cdn.jsdelivr.net/npm/@egjs/infinitegrid/dist/infinitegrid.min.js',
    buttonText: '加载更多'
  },
  isPhotoFigcaption: true,
  islazyload: false,
  isAnchor: false,
  percent: {
    toc: true,
    rightside: false,
  },
  autoDarkmode: false
}</script><script id="config-diff">var GLOBAL_CONFIG_SITE = {
  title: 'FPGA[2]_Xilinx器件介绍',
  isPost: true,
  isHome: false,
  isHighlightShrink: false,
  isToc: true,
  isShuoshuo: false
}</script><meta name="generator" content="Hexo 7.3.0"></head><body><div id="web_bg" style="background-color: #4582A0;"></div><div id="sidebar"><div id="menu-mask"></div><div id="sidebar-menus"><div class="avatar-img text-center"><img src="/private_img/avatar.jpg" onerror="onerror=null;src='/img/friend_404.gif'" alt="avatar"/></div><div class="site-data text-center"><a href="/archives/"><div class="headline">文章</div><div class="length-num">90</div></a><a href="/tags/"><div class="headline">标签</div><div class="length-num">93</div></a><a href="/categories/"><div class="headline">分类</div><div class="length-num">24</div></a></div><div class="menus_items"><div class="menus_item"><a class="site-page" href="/"><i class="fa-fw fas fa-home"></i><span> 首页</span></a></div><div class="menus_item"><a class="site-page" href="/archives/"><i class="fa-fw fas fa-archive"></i><span> 时间归档</span></a></div><div class="menus_item"><a class="site-page" href="/tags/"><i class="fa-fw fas fa-tags"></i><span> 标签</span></a></div><div class="menus_item"><a class="site-page" href="/categories/"><i class="fa-fw fas fa-folder-open"></i><span> 分类</span></a></div><div class="menus_item"><a class="site-page" href="/link/"><i class="fa-fw fas fa-link"></i><span> 友情链接</span></a></div></div></div></div><div class="post" id="body-wrap"><header class="post-bg" id="page-header" style="background-image: url(/private_img/cover.svg);"><nav id="nav"><span id="blog-info"><a class="nav-site-title" href="/"><span class="site-name">YILON</span></a><a class="nav-page-title" href="/"><span class="site-name">FPGA[2]_Xilinx器件介绍</span></a></span><div id="menus"><div id="search-button"><span class="site-page social-icon search"><i class="fas fa-search fa-fw"></i><span> 搜索</span></span></div><div class="menus_items"><div class="menus_item"><a class="site-page" href="/"><i class="fa-fw fas fa-home"></i><span> 首页</span></a></div><div class="menus_item"><a class="site-page" href="/archives/"><i class="fa-fw fas fa-archive"></i><span> 时间归档</span></a></div><div class="menus_item"><a class="site-page" href="/tags/"><i class="fa-fw fas fa-tags"></i><span> 标签</span></a></div><div class="menus_item"><a class="site-page" href="/categories/"><i class="fa-fw fas fa-folder-open"></i><span> 分类</span></a></div><div class="menus_item"><a class="site-page" href="/link/"><i class="fa-fw fas fa-link"></i><span> 友情链接</span></a></div></div><div id="toggle-menu"><span class="site-page"><i class="fas fa-bars fa-fw"></i></span></div></div></nav><div id="post-info"><h1 class="post-title">FPGA[2]_Xilinx器件介绍</h1><div id="post-meta"><div class="meta-firstline"><span class="post-meta-date"><i class="far fa-calendar-alt fa-fw post-meta-icon"></i><span class="post-meta-label">发表于</span><time class="post-meta-date-created" datetime="2025-09-29T03:50:15.000Z" title="发表于 2025-09-29 11:50:15">2025-09-29</time><span class="post-meta-separator">|</span><i class="fas fa-history fa-fw post-meta-icon"></i><span class="post-meta-label">更新于</span><time class="post-meta-date-updated" datetime="2025-09-29T05:13:15.627Z" title="更新于 2025-09-29 13:13:15">2025-09-29</time></span><span class="post-meta-categories"><span class="post-meta-separator">|</span><i class="fas fa-inbox fa-fw post-meta-icon"></i><a class="post-meta-categories" href="/categories/FPGA/">FPGA</a></span></div><div class="meta-secondline"><span class="post-meta-separator">|</span><span class="post-meta-pv-cv" id="" data-flag-title=""><i class="far fa-eye fa-fw post-meta-icon"></i><span class="post-meta-label">浏览量:</span><span id="busuanzi_value_page_pv"><i class="fa-solid fa-spinner fa-spin"></i></span></span></div></div></div></header><main class="layout" id="content-inner"><div id="post"><article class="container post-content" id="article-container"><h1>Xilinx (AMD) FPGA 产品系列介绍</h1>
<hr>
<h2 id="1-成本优化型产品组合">1. 成本优化型产品组合</h2>
<p>该产品组合专注于为大批量、成本敏感型应用提供最佳的功耗和性能表现。</p>
<h3 id="1-1-Spartan®-7-系列">1.1 Spartan®-7 系列</h3>
<p>Spartan-7是Xilinx的入门级FPGA，基于28nm工艺，以极高的性价比和低功耗著称，是成本敏感型应用的理想选择。</p>
<ul>
<li>
<p><strong>核心资源与特色功能</strong>:</p>
<ul>
<li><strong>逻辑资源</strong>: 提供约 6,000 到 102,000 个逻辑单元 (LC)，相当于约 4K 到 64K LUTs。</li>
<li><strong>Block RAM</strong>: 高达 4.8 Mb。</li>
<li><strong>DSP Slices</strong>: 高达 240 个，可用于基础的信号处理和计算加速。</li>
<li><strong>I/O 数量</strong>: 高达 500 个，提供丰富的连接性。</li>
<li><strong>特色功能</strong>: 部分型号集成了片上ADC，可用于模拟信号采集，进一步降低系统成本；采用小尺寸封装，适合空间受限的设计。</li>
</ul>
</li>
<li>
<p><strong>目标应用</strong>: 消费电子（如显示接口、传感器融合）、汽车电子（如车载信息娱乐、车身控制）、工业控制（如简单的马达控制、I/O扩展）、任何需要替代ASIC的低成本场景。</p>
</li>
</ul>
<h3 id="1-2-Artix®-7-系列">1.2 Artix®-7 系列</h3>
<p>Artix-7系列基于28nm工艺，以更低的功耗提供了更高的收发器带宽和信号处理能力。</p>
<ul>
<li>
<p><strong>核心资源与特色功能</strong>:</p>
<ul>
<li><strong>逻辑资源</strong>: 提供约 16,000 到 215,000 个逻辑单元 (LC)，相当于约 10K 到 135K LUTs。</li>
<li><strong>Block RAM</strong>: 高达 13.1 Mb。</li>
<li><strong>DSP Slices</strong>: 高达 740 个，提供更强的并行计算能力。</li>
<li><strong>高速收发器</strong>: 集成了多达16个GTP收发器，速率高达 6.6 Gb/s，适用于PCIe Gen1/Gen2、SATA等接口。</li>
<li><strong>I/O 数量</strong>: 高达 500 个。</li>
<li><strong>特色功能</strong>: 提供了成本优化型产品中最佳的每瓦性能比，非常适合电池供电或对散热有严格要求的应用。</li>
</ul>
</li>
<li>
<p><strong>目标应用</strong>: 软件定义无线电（SDR）、医疗超声设备、机器视觉摄像头、4K视频处理、小型蜂窝基站。</p>
</li>
</ul>
<hr>
<h2 id="2-高性能产品组合">2. 高性能产品组合</h2>
<p>该产品组合提供顶级的性能、带宽和逻辑容量，面向最严苛的计算和连接任务。</p>
<h3 id="2-1-Kintex®-系列">2.1 Kintex® 系列</h3>
<p>Kintex系列是Xilinx的中端主力，提供了最佳的单位价格性能比。它在性能和成本之间做到了极致的平衡。</p>
<ul>
<li>
<p><strong>核心资源与特色功能 (以Kintex UltraScale+为例, 16nm)</strong>:</p>
<ul>
<li><strong>逻辑资源</strong>: 系统逻辑单元 (SLC) 数量级在 189K 到 1,143K 之间。</li>
<li><strong>Block RAM</strong>: 高达 60.5 Mb。</li>
<li><strong>UltraRAM</strong>: 高达 36 Mb，这是一种新型的大容量片上存储器，用于减少对外部存储器的依赖。</li>
<li><strong>DSP Slices</strong>: 高达 5,520 个，提供强大的信号处理和浮点运算能力。</li>
<li><strong>高速收发器</strong>: 集成GTH/GTY收发器，速率可达 32.75 Gb/s，支持100G以太网、PCIe Gen3/Gen4等高速协议。</li>
<li><strong>I/O 数量</strong>: 高达 832 个。</li>
<li><strong>特色功能</strong>: 集成了100G以太网MAC和PCIe Gen4硬核，简化了高速接口的设计，提供了卓越的价格性能比。</li>
</ul>
</li>
<li>
<p><strong>目标应用</strong>: 5G无线通信、数据中心网络与存储加速、医疗影像（CT/MRI）、专业级音视频设备、测试与测量。</p>
</li>
</ul>
<h3 id="2-2-Virtex®-系列">2.2 Virtex® 系列</h3>
<p>Virtex系列是Xilinx的旗舰级FPGA，为需要最高逻辑密度、最高性能和最大带宽的应用而设计。</p>
<ul>
<li>
<p><strong>核心资源与特色功能 (以Virtex UltraScale+ HBM为例, 16nm)</strong>:</p>
<ul>
<li><strong>逻辑资源</strong>: 系统逻辑单元 (SLC) 数量级在 930K 到 2,852K 之间。</li>
<li><strong>Block RAM</strong>: 高达 99 Mb。</li>
<li><strong>UltraRAM</strong>: 高达 432 Mb。</li>
<li><strong>DSP Slices</strong>: 高达 11,904 个。</li>
<li><strong>高速收发器</strong>: 集成GTY/GTM收发器，速率分别高达 32.75 Gb/s 和 58 Gb/s。</li>
<li><strong>I/O 数量</strong>: 高达 1,248 个。</li>
<li><strong>特色功能</strong>: <strong>集成HBM2（高带宽存储器）</strong>，提供高达 460 GB/s 的片上存储器带宽，彻底解决了传统FPGA的访存瓶颈；部分型号支持CCIX和PCIe Gen4，是数据中心加速的理想选择。</li>
</ul>
</li>
<li>
<p><strong>目标应用</strong>: 高性能计算（HPC）、AI/机器学习推理与训练、数据中心加速、顶级网络设备（核心路由器/交换机）、航空航天与国防。</p>
</li>
</ul>
<hr>
<h2 id="3-自适应SoC与ACAP">3. 自适应SoC与ACAP</h2>
<p>该类产品将处理器的软件可编程性与FPGA的硬件可编程性深度融合，提供高度集成的异构计算平台。</p>
<h3 id="3-1-Zynq®-UltraScale-MPSoC-系列">3.1 Zynq® UltraScale+ MPSoC 系列</h3>
<p>Zynq MPSoC将一个功能强大的64位多核处理系统（PS）和FPGA的可编程逻辑（PL）集成在基于16nm工艺的单一芯片上。</p>
<ul>
<li>
<p><strong>核心资源与特色功能</strong>:</p>
<ul>
<li><strong>处理系统 (PS)</strong>: 集成64位四核ARM Cortex-A53应用处理器和双核ARM Cortex-R5F实时处理器，以及Mali-400 GPU。</li>
<li><strong>可编程逻辑 (PL)</strong>: 资源规模从Artix-7级别到大型Kintex UltraScale+级别不等，包含高达 1,143K 的系统逻辑单元和 5,520 个DSP Slice。</li>
<li><strong>高速收发器</strong>: PL端集成GTH/GTY收发器，速率高达 32.75 Gb/s。</li>
<li><strong>特色功能</strong>: <strong>RFSoC子系列</strong>，在MPSoC基础上进一步集成了高性能的RF-ADC（采样率达GSPS级）和RF-DAC，是面向5G、雷达等射频应用的单芯片解决方案。同时，芯片内置安全单元，支持加密启动和硬件信任根。</li>
</ul>
</li>
<li>
<p><strong>目标应用</strong>: 汽车高级驾驶辅助系统（ADAS）、工业物联网（IIoT）、智能视频监控、5G无线电、雷达、无人机。</p>
</li>
</ul>
<h3 id="3-2-Versal®-ACAP-系列">3.2 Versal® ACAP 系列</h3>
<p>Versal是超越传统FPGA的“自适应计算加速平台”（ACAP），基于7nm工艺，是一种多核异构计算平台，旨在为各种工作负载提供动态的全方位计算加速。</p>
<ul>
<li>
<p><strong>核心资源与特色功能 (以Versal AI Core系列为例)</strong>:</p>
<ul>
<li><strong>标量引擎 (Scalar Engines)</strong>: 双核ARM Cortex-A72应用处理器和双核Cortex-R5F实时处理器。</li>
<li><strong>自适应引擎 (Adaptable Engines)</strong>: 相当于FPGA的PL部分，提供高达 1,900K 的LUTs。</li>
<li><strong>智能引擎 (Intelligent Engines)</strong>: <strong>核心特色</strong>，集成了多达400个AI引擎（AIE）。这是一种专为AI/ML和高级信号处理优化的VLIW SIMD处理器阵列，AI算力可达100+ TOPS (INT8)。</li>
<li><strong>片上网络 (NoC)</strong>: 高带宽的片上网络（速率可达Tb/s级）连接所有引擎，极大提升了数据交互效率，简化了编程。</li>
<li><strong>高速收发器</strong>: 集成58G/112G PAM4收发器，支持下一代网络标准。</li>
</ul>
</li>
<li>
<p><strong>目标应用</strong>: 云端AI加速、数据中心、5G/6G通信、智能驾驶、航空航天、自适应光束成形。</p>
</li>
</ul>
<hr>
<h2 id="4-开发工具">4. 开发工具</h2>
<p>Xilinx的主力开发环境是 <strong>Vivado® Design Suite</strong>。这是一个集成了设计、仿真、综合、实现和调试功能于一体的综合性软件平台。对于Zynq和Versal系列，还提供了 <strong>Vitis™ 统一软件平台</strong>，使软件工程师和AI科学家也能利用C/C++或Python等高级语言在AMD-Xilinx的自适应硬件上进行开发。</p>
</article><div class="post-copyright"><div class="post-copyright__author"><span class="post-copyright-meta"><i class="fas fa-circle-user fa-fw"></i>文章作者: </span><span class="post-copyright-info"><a href="YILON">YILON</a></span></div><div class="post-copyright__type"><span class="post-copyright-meta"><i class="fas fa-square-arrow-up-right fa-fw"></i>文章链接: </span><span class="post-copyright-info"><a href="http://example.com/2025/09/29/FPGA[2]_Xilinx%E5%99%A8%E4%BB%B6%E4%BB%8B%E7%BB%8D/">http://example.com/2025/09/29/FPGA[2]_Xilinx%E5%99%A8%E4%BB%B6%E4%BB%8B%E7%BB%8D/</a></span></div><div class="post-copyright__notice"><span class="post-copyright-meta"><i class="fas fa-circle-exclamation fa-fw"></i>版权声明: </span><span class="post-copyright-info">本博客所有文章除特别声明外，均采用 <a href="https://creativecommons.org/licenses/by-nc-sa/4.0/" target="_blank">CC BY-NC-SA 4.0</a> 许可协议。转载请注明来源 <a href="http://example.com" target="_blank">YILON</a>！</span></div></div><div class="tag_share"><div class="post-meta__tag-list"><a class="post-meta__tags" href="/tags/FPGA/">FPGA</a></div><div class="post-share"><div class="social-share" data-image="/private_img/cover.svg" data-sites="facebook,twitter,wechat,weibo,qq"></div><link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/butterfly-extsrc/sharejs/dist/css/share.min.css" media="print" onload="this.media='all'"><script src="https://cdn.jsdelivr.net/npm/butterfly-extsrc/sharejs/dist/js/social-share.min.js" defer></script></div></div><nav class="pagination-post" id="pagination"><a class="pagination-related" href="/2025/09/10/FPGA%5B3%5D_%E5%BC%80%E5%8F%91%E5%B7%A5%E4%BD%9C%E6%B5%81%E4%B8%8E%E6%B3%A8%E6%84%8F%E4%BA%8B%E9%A1%B9/" title="FPGA[3]_开发工作流与注意事项"><img class="cover" src="/private_img/cover.svg" onerror="onerror=null;src='/img/404.jpg'" alt="cover of previous post"><div class="info"><div class="info-1"><div class="info-item-1">上一篇</div><div class="info-item-2">FPGA[3]_开发工作流与注意事项</div></div><div class="info-2"><div class="info-item-1">FPGA工作流  timeline     title FPGA详细开发工作流      section 设计 (Design)         RTL编写         : 选择与生成时钟         : 生成并调用IP核         : 使用HDL语言描述逻辑         功能仿真          : 编写Testbench         : 使用ModelSim/VCS等工具&lt;br&gt;验证逻辑正确性      section 综合 (Synthesis)         转译与优化&lt;br&gt;工具将RTL转换为&lt;br&gt;门级网表netlist         映射&lt;br&gt;将门级网表映射到&lt;br&gt;目标FPGA的原语      section 约束 (Constraints)         时序约束          : 创建时钟定义         : 定义输入/输出延迟         : 创建异步时钟组、false_path、         物理约束          :...</div></div></div></a><a class="pagination-related" href="/2025/10/10/FPGA%5B4%5D_%E8%B7%A8%E6%97%B6%E9%92%9F%E5%9F%9FCDC/" title="FPGA[4]_跨时钟域CDC"><img class="cover" src="/private_img/cover.svg" onerror="onerror=null;src='/img/404.jpg'" alt="cover of next post"><div class="info text-right"><div class="info-1"><div class="info-item-1">下一篇</div><div class="info-item-2">FPGA[4]_跨时钟域CDC</div></div><div class="info-2"><div class="info-item-1">前言  可参考此文章  当信号跨时钟域时，通常采用缓冲避免亚稳态。 并在约束文件中set_false_path指示不需要同步的路径。 （该步骤有些繁琐，对于在vivado开发，可以在源码中使用(* ASYNC_REG = &quot;TRUE&quot; *)直接指示异步信号）  单比特信号的CDC 对于单比特的跨时钟域电平信号， 即信号电平不管在原时钟域还是新时钟域维持的时间都足够长，以至于不用担心时钟频率和时钟相位的不同导致漏采样， 可以使用两级缓冲器避免亚稳态（会引入一定的延时）： 123456789101112131415161718192021222324252627module bit_cdc(    input reset_n,  // 这也是电平信号，维持时间足够长    input  bit_clka, // from clk_a domain    input  clkb,    output bit_clkb);reg sync_ff1 = 0;reg sync_ff2 = 0;always @(posedge clkb) begin   ...</div></div></div></a></nav><div class="relatedPosts"><div class="headline"><i class="fas fa-thumbs-up fa-fw"></i><span>相关推荐</span></div><div class="relatedPosts-list"><a class="pagination-related" href="/2025/09/10/FPGA%5B3%5D_%E5%BC%80%E5%8F%91%E5%B7%A5%E4%BD%9C%E6%B5%81%E4%B8%8E%E6%B3%A8%E6%84%8F%E4%BA%8B%E9%A1%B9/" title="FPGA[3]_开发工作流与注意事项"><img class="cover" src="/private_img/cover.svg" alt="cover"><div class="info text-center"><div class="info-1"><div class="info-item-1"><i class="far fa-calendar-alt fa-fw"></i> 2025-09-10</div><div class="info-item-2">FPGA[3]_开发工作流与注意事项</div></div><div class="info-2"><div class="info-item-1">FPGA工作流  timeline     title FPGA详细开发工作流      section 设计 (Design)         RTL编写         : 选择与生成时钟         : 生成并调用IP核         : 使用HDL语言描述逻辑         功能仿真          : 编写Testbench         : 使用ModelSim/VCS等工具&lt;br&gt;验证逻辑正确性      section 综合 (Synthesis)         转译与优化&lt;br&gt;工具将RTL转换为&lt;br&gt;门级网表netlist         映射&lt;br&gt;将门级网表映射到&lt;br&gt;目标FPGA的原语      section 约束 (Constraints)         时序约束          : 创建时钟定义         : 定义输入/输出延迟         : 创建异步时钟组、false_path、         物理约束          :...</div></div></div></a><a class="pagination-related" href="/2024/12/26/FPGA%5B1%5D_%E5%9F%BA%E6%9C%AC%E7%BB%93%E6%9E%84/" title="FPGA[1]_基本结构"><img class="cover" src="/private_img/cover.svg" alt="cover"><div class="info text-center"><div class="info-1"><div class="info-item-1"><i class="far fa-calendar-alt fa-fw"></i> 2024-12-26</div><div class="info-item-2">FPGA[1]_基本结构</div></div><div class="info-2"><div class="info-item-1">FPGA的基本结构 参考链接 参考了书籍《principles-and-structures-of-fpgas》  由上图可见，FPGA的各结构分为：   逻辑单元 基本组成逻辑结构BLE：  BLE组成为：    查找表LUT  大多数FPGA的LUT本质上都是RAM，其中存储着基于输入的输出真值表， 一个k输入的LUT可以存储2^k个可能的输出值，从而实现任意的k输入逻辑函数。    触发器FF   多路复用器MUX     在Xilinx的FPGA中，其与BLE功能类似的结构称为Slice。 有不同功能的Slice。 多个Slice和进位链、路由资源等构成可编辑逻辑块CLB， 有点类似于上面FPGA结构框图的logic Tile。     互联资源 用于实现各模块的互联。  开关单元(SB) 连接单元(CB) 布线通道    IO 基本结构 IOB...</div></div></div></a><a class="pagination-related" href="/2025/10/10/FPGA%5B4%5D_%E8%B7%A8%E6%97%B6%E9%92%9F%E5%9F%9FCDC/" title="FPGA[4]_跨时钟域CDC"><img class="cover" src="/private_img/cover.svg" alt="cover"><div class="info text-center"><div class="info-1"><div class="info-item-1"><i class="far fa-calendar-alt fa-fw"></i> 2025-10-10</div><div class="info-item-2">FPGA[4]_跨时钟域CDC</div></div><div class="info-2"><div class="info-item-1">前言  可参考此文章  当信号跨时钟域时，通常采用缓冲避免亚稳态。 并在约束文件中set_false_path指示不需要同步的路径。 （该步骤有些繁琐，对于在vivado开发，可以在源码中使用(* ASYNC_REG = &quot;TRUE&quot; *)直接指示异步信号）  单比特信号的CDC 对于单比特的跨时钟域电平信号， 即信号电平不管在原时钟域还是新时钟域维持的时间都足够长，以至于不用担心时钟频率和时钟相位的不同导致漏采样， 可以使用两级缓冲器避免亚稳态（会引入一定的延时）： 123456789101112131415161718192021222324252627module bit_cdc(    input reset_n,  // 这也是电平信号，维持时间足够长    input  bit_clka, // from clk_a domain    input  clkb,    output bit_clkb);reg sync_ff1 = 0;reg sync_ff2 = 0;always @(posedge clkb) begin   ...</div></div></div></a><a class="pagination-related" href="/2024/04/06/Lattice_Diamond%E4%BD%BF%E7%94%A8%E6%95%99%E7%A8%8B/" title="Lattice_Diamond使用教程"><img class="cover" src="/private_img/cover.svg" alt="cover"><div class="info text-center"><div class="info-1"><div class="info-item-1"><i class="far fa-calendar-alt fa-fw"></i> 2024-04-06</div><div class="info-item-2">Lattice_Diamond使用教程</div></div><div class="info-2"><div class="info-item-1">本文基于Lattice官网的Lattice Diamond3.13使用教程，仅供学习使用。  该教程针对MachXO3L器件系列的VHDL和Verilog混合设计的所有基本步骤。  官方例程源码结构 官方源码(Verilog和VHDL代码)例程位置： diamond_install_directory/docs/tutorial/Diamond_tutorial  1234567891011121314151617181920212223242526272829303132333435--count8.vhdlibrary IEEE;use IEEE.std_logic_1164.all;use IEEE.numeric_std.all;use work.typepackage.all;entity count8 is  port (  clk: in std_logic;  reset: in std_logic;  direction: in std_logic;  count: out std_logic_vector(7 downto 0));end...</div></div></div></a><a class="pagination-related" href="/2024/03/16/VHDL_%E5%9F%BA%E6%9C%AC%E7%BB%93%E6%9E%84/" title="VHDL_基本结构"><img class="cover" src="/private_img/cover.svg" alt="cover"><div class="info text-center"><div class="info-1"><div class="info-item-1"><i class="far fa-calendar-alt fa-fw"></i> 2024-03-16</div><div class="info-item-2">VHDL_基本结构</div></div><div class="info-2"><div class="info-item-1">VHDL程序的基本结构 一个完整的VHDL程序通常包含：  实体(Entity)：描述所设计系统的外部接口 构造体(Architecture)：描述系统内部的结构和行为 配置(Configuration)：从库中选取所需单元来组成系统设计的不同版本 包集合(Package)：存放各设计模块都能共享的数据类型、常数和子程序 库(Library)：存放已编译的实体、构造体、包集合、配置  VHDL设计基本单元（Design Entity） 组成：  实体（Entity） 构造体（Architecture）  实体 1234ENTITY 实体名 IS[类属参数说明];   --加中括号表示可省略，下同[端口说明];END ENTITY 实体名;  类属性参数说明必须放在端口说明之前，用于指定参数； 端口说明是对基本设计单元与外部接口的描述，一般格式为：  1234PORT(    端口1,端口2，端口3，...,端口n: 方向类型 数据类型名;    端口a,端口2b，端口c，...,端口x: 方向类型 数据类型名;); 方向类型  IN OUT     ...</div></div></div></a><a class="pagination-related" href="/2024/04/06/VHDL_%E8%AF%AD%E5%8F%A5/" title="VHDL_语句"><img class="cover" src="/private_img/cover.svg" alt="cover"><div class="info text-center"><div class="info-1"><div class="info-item-1"><i class="far fa-calendar-alt fa-fw"></i> 2024-04-06</div><div class="info-item-2">VHDL_语句</div></div><div class="info-2"><div class="info-item-1">顺序描述语句  只能出现在进程或子程序中。   WAIT语句 断言语句 信号代入语句 变量赋值语句 IF语句 CASE语句 LOOP语句 NEXT语句 EXIT语句 过程调用语句 NULL语句（空处理操作，可以为所对应信号赋予一个空值，表示该驱动器被关闭）  WAIT语句 进程在仿真运行中总处于两种状态之一：执行或挂起。 进程状态的变化受等待语句的控制，当进程执行到等待语句时会被挂起， 并设置好再次执行的条件。 WAIT ON 1WAIT ON 信号列表   --信号列表可以是一个或者多个信号，以逗号分隔  信号列表中任一个信号发生变化，则进程继续执行。  以下两种写法是完全等价的： 123456789101112--ex1PROCESS(a,b) ISBEGIN    y &lt;= a AND b;END BPROCESS;--ex2PROCESSBEGIN    y &lt;= a AND b;    WAIT ON a,b;END PROCESS;  如果使用敏感量的形式（ex1），就不应再使用WAIT ON语句。  WAIT UNTIL 1WAIT UNTIL...</div></div></div></a></div></div></div><div class="aside-content" id="aside-content"><div class="card-widget card-info text-center"><div class="avatar-img"><img src="/private_img/avatar.jpg" onerror="this.onerror=null;this.src='/img/friend_404.gif'" alt="avatar"/></div><div class="author-info-name">YILON</div><div class="author-info-description">YILON的技术小窝</div><div class="site-data"><a href="/archives/"><div class="headline">文章</div><div class="length-num">90</div></a><a href="/tags/"><div class="headline">标签</div><div class="length-num">93</div></a><a href="/categories/"><div class="headline">分类</div><div class="length-num">24</div></a></div><a id="card-info-btn" target="_blank" rel="noopener" href="https://github.com/YILON"><i class="fab fa-github"></i><span>Follow Me</span></a><div class="card-info-social-icons"><a class="social-icon" href="https://github.com/YILON" target="_blank" title="Github"><i class="fab fa-github" style="color: #24292e;"></i></a><a class="social-icon" href="mailto:yilongdyx@163.com" target="_blank" title="Email"><i class="fas fa-envelope" style="color: #4a7dbe;"></i></a></div></div><div class="card-widget card-announcement"><div class="item-headline"><i class="fas fa-bullhorn fa-shake"></i><span>公告</span></div><div class="announcement_content">Welcome</div></div><div class="sticky_layout"><div class="card-widget" id="card-toc"><div class="item-headline"><i class="fas fa-stream"></i><span>目录</span><span class="toc-percentage"></span></div><div class="toc-content is-expand"><ol class="toc"><li class="toc-item toc-level-1"><a class="toc-link"><span class="toc-number">1.</span> <span class="toc-text">Xilinx (AMD) FPGA 产品系列介绍</span></a><ol class="toc-child"><li class="toc-item toc-level-2"><a class="toc-link" href="#1-%E6%88%90%E6%9C%AC%E4%BC%98%E5%8C%96%E5%9E%8B%E4%BA%A7%E5%93%81%E7%BB%84%E5%90%88"><span class="toc-number">1.1.</span> <span class="toc-text">1. 成本优化型产品组合</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#1-1-Spartan%C2%AE-7-%E7%B3%BB%E5%88%97"><span class="toc-number">1.1.1.</span> <span class="toc-text">1.1 Spartan®-7 系列</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#1-2-Artix%C2%AE-7-%E7%B3%BB%E5%88%97"><span class="toc-number">1.1.2.</span> <span class="toc-text">1.2 Artix®-7 系列</span></a></li></ol></li><li class="toc-item toc-level-2"><a class="toc-link" href="#2-%E9%AB%98%E6%80%A7%E8%83%BD%E4%BA%A7%E5%93%81%E7%BB%84%E5%90%88"><span class="toc-number">1.2.</span> <span class="toc-text">2. 高性能产品组合</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#2-1-Kintex%C2%AE-%E7%B3%BB%E5%88%97"><span class="toc-number">1.2.1.</span> <span class="toc-text">2.1 Kintex® 系列</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#2-2-Virtex%C2%AE-%E7%B3%BB%E5%88%97"><span class="toc-number">1.2.2.</span> <span class="toc-text">2.2 Virtex® 系列</span></a></li></ol></li><li class="toc-item toc-level-2"><a class="toc-link" href="#3-%E8%87%AA%E9%80%82%E5%BA%94SoC%E4%B8%8EACAP"><span class="toc-number">1.3.</span> <span class="toc-text">3. 自适应SoC与ACAP</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#3-1-Zynq%C2%AE-UltraScale-MPSoC-%E7%B3%BB%E5%88%97"><span class="toc-number">1.3.1.</span> <span class="toc-text">3.1 Zynq® UltraScale+ MPSoC 系列</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#3-2-Versal%C2%AE-ACAP-%E7%B3%BB%E5%88%97"><span class="toc-number">1.3.2.</span> <span class="toc-text">3.2 Versal® ACAP 系列</span></a></li></ol></li><li class="toc-item toc-level-2"><a class="toc-link" href="#4-%E5%BC%80%E5%8F%91%E5%B7%A5%E5%85%B7"><span class="toc-number">1.4.</span> <span class="toc-text">4. 开发工具</span></a></li></ol></li></ol></div></div><div class="card-widget card-recent-post"><div class="item-headline"><i class="fas fa-history"></i><span>最新文章</span></div><div class="aside-list"><div class="aside-list-item"><a class="thumbnail" href="/2025/10/10/FPGA%5B4%5D_%E8%B7%A8%E6%97%B6%E9%92%9F%E5%9F%9FCDC/" title="FPGA[4]_跨时钟域CDC"><img src="/private_img/cover.svg" onerror="this.onerror=null;this.src='/img/404.jpg'" alt="FPGA[4]_跨时钟域CDC"/></a><div class="content"><a class="title" href="/2025/10/10/FPGA%5B4%5D_%E8%B7%A8%E6%97%B6%E9%92%9F%E5%9F%9FCDC/" title="FPGA[4]_跨时钟域CDC">FPGA[4]_跨时钟域CDC</a><time datetime="2025-10-10T03:00:11.000Z" title="发表于 2025-10-10 11:00:11">2025-10-10</time></div></div><div class="aside-list-item"><a class="thumbnail" href="/2025/09/29/FPGA%5B2%5D_Xilinx%E5%99%A8%E4%BB%B6%E4%BB%8B%E7%BB%8D/" title="FPGA[2]_Xilinx器件介绍"><img src="/private_img/cover.svg" onerror="this.onerror=null;this.src='/img/404.jpg'" alt="FPGA[2]_Xilinx器件介绍"/></a><div class="content"><a class="title" href="/2025/09/29/FPGA%5B2%5D_Xilinx%E5%99%A8%E4%BB%B6%E4%BB%8B%E7%BB%8D/" title="FPGA[2]_Xilinx器件介绍">FPGA[2]_Xilinx器件介绍</a><time datetime="2025-09-29T03:50:15.000Z" title="发表于 2025-09-29 11:50:15">2025-09-29</time></div></div><div class="aside-list-item"><a class="thumbnail" href="/2025/09/10/FPGA%5B3%5D_%E5%BC%80%E5%8F%91%E5%B7%A5%E4%BD%9C%E6%B5%81%E4%B8%8E%E6%B3%A8%E6%84%8F%E4%BA%8B%E9%A1%B9/" title="FPGA[3]_开发工作流与注意事项"><img src="/private_img/cover.svg" onerror="this.onerror=null;this.src='/img/404.jpg'" alt="FPGA[3]_开发工作流与注意事项"/></a><div class="content"><a class="title" href="/2025/09/10/FPGA%5B3%5D_%E5%BC%80%E5%8F%91%E5%B7%A5%E4%BD%9C%E6%B5%81%E4%B8%8E%E6%B3%A8%E6%84%8F%E4%BA%8B%E9%A1%B9/" title="FPGA[3]_开发工作流与注意事项">FPGA[3]_开发工作流与注意事项</a><time datetime="2025-09-10T02:00:11.000Z" title="发表于 2025-09-10 10:00:11">2025-09-10</time></div></div></div></div></div></div></main><footer id="footer" style="background-image: url(/private_img/Top.svg);"><div id="footer-wrap"><div class="copyright">&copy;2022 - 2026 By YILON</div><div class="framework-info"><span>框架 </span><a target="_blank" rel="noopener" href="https://hexo.io">Hexo</a><span class="footer-separator">|</span><span>主题 </span><a target="_blank" rel="noopener" href="https://github.com/jerryc127/hexo-theme-butterfly">Butterfly</a></div></div></footer></div><div id="rightside"><div id="rightside-config-hide"><button id="readmode" type="button" title="阅读模式"><i class="fas fa-book-open"></i></button><button id="darkmode" type="button" title="日间和夜间模式切换"><i class="fas fa-adjust"></i></button><button id="hide-aside-btn" type="button" title="单栏和双栏切换"><i class="fas fa-arrows-alt-h"></i></button></div><div id="rightside-config-show"><button id="rightside-config" type="button" title="设置"><i class="fas fa-cog fa-spin"></i></button><button class="close" id="mobile-toc-button" type="button" title="目录"><i class="fas fa-list-ul"></i></button><button id="go-up" type="button" title="回到顶部"><span class="scroll-percent"></span><i class="fas fa-arrow-up"></i></button></div></div><div><script src="/js/utils.js"></script><script src="/js/main.js"></script><script src="https://cdn.jsdelivr.net/npm/@fancyapps/ui/dist/fancybox/fancybox.umd.min.js"></script><script src="https://cdn.jsdelivr.net/npm/instant.page/instantpage.min.js" type="module"></script><div class="js-pjax"><script>(() => {
  const runMermaid = ele => {
    window.loadMermaid = true
    const theme = document.documentElement.getAttribute('data-theme') === 'dark' ? 'dark' : 'default'

    ele.forEach((item, index) => {
      const mermaidSrc = item.firstElementChild
      const mermaidThemeConfig = `%%{init:{ 'theme':'${theme}'}}%%\n`
      const mermaidID = `mermaid-${index}`
      const mermaidDefinition = mermaidThemeConfig + mermaidSrc.textContent

      const renderFn = mermaid.render(mermaidID, mermaidDefinition)
      const renderMermaid = svg => {
        mermaidSrc.insertAdjacentHTML('afterend', svg)
      }

      // mermaid v9 and v10 compatibility
      typeof renderFn === 'string' ? renderMermaid(renderFn) : renderFn.then(({ svg }) => renderMermaid(svg))
    })
  }

  const codeToMermaid = () => {
    const codeMermaidEle = document.querySelectorAll('pre > code.mermaid')
    if (codeMermaidEle.length === 0) return

    codeMermaidEle.forEach(ele => {
      const preEle = document.createElement('pre')
      preEle.className = 'mermaid-src'
      preEle.hidden = true
      preEle.textContent = ele.textContent
      const newEle = document.createElement('div')
      newEle.className = 'mermaid-wrap'
      newEle.appendChild(preEle)
      ele.parentNode.replaceWith(newEle)
    })
  }

  const loadMermaid = () => {
    if (true) codeToMermaid()
    const $mermaid = document.querySelectorAll('#article-container .mermaid-wrap')
    if ($mermaid.length === 0) return

    const runMermaidFn = () => runMermaid($mermaid)
    btf.addGlobalFn('themeChange', runMermaidFn, 'mermaid')
    window.loadMermaid ? runMermaidFn() : btf.getScript('https://cdn.jsdelivr.net/npm/mermaid/dist/mermaid.min.js').then(runMermaidFn)
  }

  btf.addGlobalFn('encrypt', loadMermaid, 'mermaid')
  window.pjax ? loadMermaid() : document.addEventListener('DOMContentLoaded', loadMermaid)
})()</script></div><script async data-pjax src="//busuanzi.ibruce.info/busuanzi/2.3/busuanzi.pure.mini.js"></script><div id="local-search"><div class="search-dialog"><nav class="search-nav"><span class="search-dialog-title">搜索</span><span id="loading-status"></span><button class="search-close-button"><i class="fas fa-times"></i></button></nav><div class="text-center" id="loading-database"><i class="fas fa-spinner fa-pulse"></i><span>  数据加载中</span></div><div class="search-wrap"><div id="local-search-input"><div class="local-search-box"><input class="local-search-box--input" placeholder="搜索文章" type="text"/></div></div><hr/><div id="local-search-results"></div><div id="local-search-stats-wrap"></div></div></div><div id="search-mask"></div><script src="/js/search/local-search.js"></script></div></div></body></html>