# mi-sd-p1
Desenvolver um coprocessador em Verilog na FPGA DE1-SoC para realizar operações com matrizes de até 5x5. Suporta soma, subtração, multiplicação, transposição, determinante e matriz oposta. Usa paralelismo, pipeline e se comunica com o processador ARM via barramento simples.
