* 一些缩写
Fin Field Effect Transistor (FinFET)
FFC (FinFET Compact )
[http://bbs.eetop.cn/thread-316442-1-1.html](http://bbs.eetop.cn/thread-316442-1-1.html)
不同的单元特性：
7T - 高密度
9T - 平衡
12T - 高性能
track似乎和沟道宽度有关系（似乎就是），沟道宽长比越大，驱动能力越强，但是漏电流越大
![](后端.assets\23495115-1b24279e917cb892.png)
一般来说cell的面积越大，驱动能力越强，性能越好
![](后端.assets\23495115-b079f6bed5b0a214.png)
![](后端.assets\23495115-f8705dff571a9831.png)
沟道长度的关系，一般长沟道性能差一些，leakage小一些，短沟道性能好，leakage大一些，一般现在都选
看lib数据似乎c40 c50 的面积差异不大，区别主要是速度和功耗（似乎主要是Leakage Power，SMIC40LL c40比c50大了三四倍）
![](后端.assets\23495115-89cdc9b12d81160d.png)
![](后端.assets\23495115-1cb3e970f32f2789.png)
![](后端.assets\23495115-a9410d318505433f.png)

### STDCELL
以 SMIC40LL为例
|HVT|SVT|LVT|
|-|-|-|
|Cell Size|1.68x0.57 um^2|1.68x0.57 um^2|1.68x0.57 um^2|
|Pin Power ?? | 0.00030|0.00028|0.00029|
|Max Leakage| 0.00000480 | 0.00003154 | 0.00041008|
|Delay i0 -> o_fail|0.02664|0.01862|0.01440|

cell size相同，pin power基本一致，但是这个跟动态功耗什么关系，leakage差大概十倍，delay RVT和LVT差距不算太大，但是HVT差很多

### Dynamic Power
dynamic power = switch power + short current power
short current power是指门电路在翻转工作时会有一个Vdd到Vss短暂的短路电流
其中switch power = cell internal switch power + interconnect switch power
对于library的internal power其实是 cell internal switch power + short current power


### 其他概念
#### OCV(On Chip Variation)/AOCV(Advanced On Chip Variation)/POCV(Parametric Variation Format)/LVF(Liberty Variation Format)
在芯片的实际生产中，同一片晶圆上不同区域的芯片，因为各种外部条件和生产条件的变化会存在不同的制造误差，因此会有存在ss/tt/ff等不同的corner，与此同时，在同一块芯片的不同区域，同样存在制造误差，所以就有了OCV的概念。在设计中引入OCV的目的在于从设计角度考虑芯片在实际生产过程中可能出现的各种误差，为生产制造增加更多裕量，但是单纯的OCV是通过直接增加固定的de-rate来使得setup/hold或者供电等的约束比理想状况更加悲观从而覆盖实际生产中所产生的variation，但是在实际中variation绝少数是一个统一的数值，而大概率是服从正态分布的，所以为了避免因为的variation又太过悲观，所以出现了AOCV/POCV/LVF等模型，使得variation的估计更加准确，减少过度悲观。
#### target_library 和 link_library 
DC工作一般分为三步
Translation(read_rtl/read_vhdl 等): RTL -> GTECH and Macro(也就是link步骤将 RTL映射到对应的GTECH或者Macro上去) `set_app_var link_library [list * ${target_library} macro_library1 macro_library2]`
Optimize+Map(compile): 加GTECH和Macro映射到最终的STD_CELL上面去 `set_app_var target_library [list smic13_ss.db]`
设置link_library的时候` * `表示从内存中读取，里面包含target_library是因为RTL中会例化std_cell，并且dc输出的文件可能会被dc重新读入，不添加target_library到link_library可能会导致无法识别

