INFO: [VRFC 10-163] Analyzing VHDL file "D:/Scuola/Anno 2024-2025/Architettura dei Sistemi Digitali/Elaborato/exe-10/exe-10.srcs/sources_1/new/uart_A.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'uart_A'
INFO: [VRFC 10-163] Analyzing VHDL file "D:/Scuola/Anno 2024-2025/Architettura dei Sistemi Digitali/Elaborato/exe-10/exe-10.srcs/sources_1/new/node_A.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'unit_A'
INFO: [VRFC 10-163] Analyzing VHDL file "D:/Scuola/Anno 2024-2025/Architettura dei Sistemi Digitali/Elaborato/exe-10/exe-10.srcs/sources_1/new/uart_B.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'uart_B'
INFO: [VRFC 10-163] Analyzing VHDL file "D:/Scuola/Anno 2024-2025/Architettura dei Sistemi Digitali/Elaborato/exe-10/exe-10.srcs/sources_1/new/unit_B.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'unit_B'
INFO: [VRFC 10-163] Analyzing VHDL file "D:/Scuola/Anno 2024-2025/Architettura dei Sistemi Digitali/Elaborato/exe-10/exe-10.srcs/sources_1/new/system_S.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'system_S'
INFO: [VRFC 10-163] Analyzing VHDL file "D:/Scuola/Anno 2024-2025/Architettura dei Sistemi Digitali/Elaborato/exe-10/exe-10.srcs/sim_1/new/testbench_S.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'tb_systemS'
