### ARTS

本篇为ARTS第二篇

Algorithm、Review、Technique、Share

------

#### Algorithm

题目：[Minimum Depth of Binary Tree](https://leetcode.com/problems/minimum-depth-of-binary-tree/description/)

Given a binary tree, find its minimum depth.

**Example:**

Given binary tree `[3,9,20,null,null,15,7]`

```
	3
   / \
  9  20
    /  \
   15   7
```

return its minimum depth = 2.

解答：本次选择Python来解答

```
#! /usr/bin/env python3
# -*- coding:utf-8 -*-

__author__="hanmenghui"

class TreeNode(object):
    def __init__(self,x):
        self.val=x
        self.left=None
        self.right=None


    def minDepth(self,root):
        """
        :param root: TreeNode
        :return: int
        """
        if not root:
            return 0

        if not root.left:
            return 1+self.minDepth(root.right)
        if not root.right:
            return 1+self.minDepth(root.left)

        return 1+min(self.minDepth(root.left),self.minDepth(root.right))

```





------

#### Review

文章：[Memory Barriers/Fences](https://mechanical-sympathy.blogspot.com/2011/07/memory-barriersfences.html)

从网上可以看到大量讲解Memmory barriers的文章，这是在多线程编程中一个变量状态的变化同时对其它线程可见的实现手段。而关于Memory Barriers的文章通常也伴随着Volatile关键字，两者不是一个概念，但后者前者往往是前者的具体实现手段。**Volatile**：A situation that is **volatile** is likely to change suddenly and unexpectedly。语义上解释为易失的；易变的；易挥发的。而Memory barrier在Wikipedia中的解释为：A **memory barrier**, also known as a **membar**, **memory fence** or **fence instruction**, is a type of [barrier](https://en.wikipedia.org/wiki/Barrier_(computer_science)) [instruction](https://en.wikipedia.org/wiki/Instruction_(computer_science)) that causes a central processing unit (CPU) or [compiler](https://en.wikipedia.org/wiki/Compiler) to enforce an [ordering](https://en.wikipedia.org/wiki/Memory_ordering) constraint on [memory](https://en.wikipedia.org/wiki/Random-access_memory) operations issued before and after the barrier instruction. This typically means that operations issued prior to the barrier are guaranteed to be performed before operations issued after the barrier。Volatile用于表示不会使用寄存器，而Memory barrier保证CPU不会乱序执行指令。

通过一篇简短的文章透彻讲清楚一个概念是不可能的，这篇文章也只是作者对为什么有Memory barrier，以及Memory barrier中各个barrier的作用的一个大致讲解，我也只是想通过这篇文章让自己对volatile和memory barrier有更进一步的认识。

###### 为什么会有Memmory barriers？

CPU通过种种技术手段来消减CPU的指令执行速度同缓慢的主存访问之间的巨大效率差，这引入了高速缓存，但同时为了缩小对主存的访问的频率，CPU为对一些指令在不影响执行结果的情况下进行重排序，同行编译器也会对一些指令进行充排序。

Reordering：

​	-- Reads and writes do not always happen in the order tha you have written them in your code.

Why Rordering ？

##### 	Performance

Reordering Principle:

​	In sigle threaded programs from the programmer's point of viewe,all operations apperar to have  been executed in the order specified,with all inconsistencies hidden by hardeware.

而用户程序不管是在编译期间亦或是在指令执行期间都会产生Reordering，出现在编译期间的Reordering称之为Compiler Reordering 而出现在执行期间的Reordering称之为CPU Memory Ordering。

对指令进行重排序可以合并一些不影响结果的指令，减少CPU同主存的交互次数以此来提高程序的执行效率。但在某些情况下，尤其是在Parallerl Programming，我们并不想将我们的程序进行重排序，这是就需要一种机制，而告知Compiler和CPU不要进行Reordering，这个机制就是Compiler Memory barriers和CPU Memory Barrier。

###### CPU Memory Barrie And Compiler Memory Barrier

Compiler Memory Barrier只是一个标识，类似于Java中的Serializable接口。它告诉Compiler正在看到此指令时，不要对指令的上下部分做Reordering。在编译后的汇编中Compiler Memory Barrier消失。

CPU Memory Barrier：The term memory ordering refers to  order in which the processor issues reads(loads) and writes(stores) through the system bus to system memory.	CPU Memory Barrie用于在执行阶段告诉CPU不要交互两条操作内存的指令的顺序。CPU Memory Barrie是一条真正的指令，存在于编译后的汇编代码中。

4中基本的CPU Memory Barriers：

- LoadLoad Barrier
- LoadStore Barrier
- StoreLoad Barrier
- StoreStore Barrier

更为复杂的CPU Memory Barrier：

- Store Barrier(Read Barrier sfence)：所有Storre Barrier前的Store操作必须在Store Barrier指令前执行完毕；而所有Stoer Barrier指令后的Store操作必须在指令Store Barrier指令执行后才能开始。

  Store Barrer 只针对Store（Write)操作，对Load无影响。

- Load Barrier(Write Barrier lfence)：与Store Barrier操作操作类，所有Load Barrier前的Load 操作必须在Load

   Barrier指令前执行完毕；而所有Load Barrier指令后的Load 操作必须在指令Load Barrier指令执行后才能开始。

- Full Barrier(mfence) 兼具Store Barrier和Load Barrier，其两边的任何操作，均不可交换顺序。



##### Conclusion

在Java中 JVM需要在适当的地方生成memory barrier系指令来阻止底层硬件过度优化影响程序语义。Java的新JMM规范要求volatile同时具有memory barrier的功能，但是C++的volatile没有memory barrier的功能。JSR-133描述了JAVA MEMORY MODE，JAVA并发API和并发关键字大多都隐含了跨越内存栅栏的含义 

##### Reference

[C/C++ Volatile关键词深度剖析](http://hedengcheng.com/?p=725)

[CPU Cache and Memory Ordering](http://hedengcheng.com/?p=648)



#### Technique

分享一个网站吧：http://algo-visualizer.jasonpark.me/

对于算法题，这个网站可以对一些题做动画debug，有助于我们理解。

#### Share

IBM 的Paul E.McKenney 发布的第一版并行编程电子书

[Is Parallel Programming Hard,And,If So,What Can You Do About It?](http://neilrieck.net/misc/pdf/computer-docs/parallel-programming-hard.pdf)





