{ "Info" "IQEXE_SEPARATOR" "" "*******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "Quartus II" 0 -1 1456428504539 ""}
{ "Info" "IQEXE_START_BANNER_PRODUCT" "Analysis & Synthesis Quartus II 64-Bit " "Running Quartus II 64-Bit Analysis & Synthesis" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition " "Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition" {  } {  } 0 0 "%1!s!" 0 0 "Quartus II" 0 -1 1456428504539 ""} { "Info" "IQEXE_START_BANNER_TIME" "Thu Feb 25 16:28:24 2016 " "Processing started: Thu Feb 25 16:28:24 2016" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "Quartus II" 0 -1 1456428504539 ""}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "Quartus II" 0 -1 1456428504539 ""}
{ "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_map --read_settings_files=on --write_settings_files=off unidade_de_controle -c unidade_de_controle " "Command: quartus_map --read_settings_files=on --write_settings_files=off unidade_de_controle -c unidade_de_controle" {  } {  } 0 0 "Command: %1!s!" 0 0 "Quartus II" 0 -1 1456428504539 ""}
{ "Warning" "WQCU_PARALLEL_NO_LICENSE" "" "Parallel compilation is not licensed and has been disabled" {  } {  } 0 20028 "Parallel compilation is not licensed and has been disabled" 0 0 "Quartus II" 0 -1 1456428504861 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "unidade_de_controle.v 1 1 " "Found 1 design units, including 1 entities, in source file unidade_de_controle.v" { { "Info" "ISGN_ENTITY_NAME" "1 unidade_de_controle " "Found entity 1: unidade_de_controle" {  } { { "unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 1 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "Quartus II" 0 -1 1456428504915 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "Quartus II" 0 -1 1456428504915 ""}
{ "Warning" "WVRFX_L2_VERI_CREATED_IMPLICIT_NET" "Output1 unidade_de_controle.v(30) " "Verilog HDL Implicit Net warning at unidade_de_controle.v(30): created implicit net for \"Output1\"" {  } { { "unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 30 0 0 } }  } 0 10236 "Verilog HDL Implicit Net warning at %2!s!: created implicit net for \"%1!s!\"" 0 0 "Quartus II" 0 -1 1456428504915 ""}
{ "Warning" "WVRFX_L2_VERI_CREATED_IMPLICIT_NET" "Output2 unidade_de_controle.v(31) " "Verilog HDL Implicit Net warning at unidade_de_controle.v(31): created implicit net for \"Output2\"" {  } { { "unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 31 0 0 } }  } 0 10236 "Verilog HDL Implicit Net warning at %2!s!: created implicit net for \"%1!s!\"" 0 0 "Quartus II" 0 -1 1456428504915 ""}
{ "Error" "EVRFX_VERI_UNDECLARED_OBJECT" "Clock unidade_de_controle.v(3) " "Verilog HDL error at unidade_de_controle.v(3): object \"Clock\" is not declared" {  } { { "unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 3 0 0 } }  } 0 10161 "Verilog HDL error at %2!s!: object \"%1!s!\" is not declared" 0 0 "Quartus II" 0 -1 1456428504916 ""}
{ "Error" "EVRFX_VERI_UNDECLARED_OBJECT" "Reset unidade_de_controle.v(7) " "Verilog HDL error at unidade_de_controle.v(7): object \"Reset\" is not declared" {  } { { "unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 7 0 0 } }  } 0 10161 "Verilog HDL error at %2!s!: object \"%1!s!\" is not declared" 0 0 "Quartus II" 0 -1 1456428504916 ""}
{ "Error" "EVRFX_VERI_UNDECLARED_OBJECT" "Status unidade_de_controle.v(35) " "Verilog HDL error at unidade_de_controle.v(35): object \"Status\" is not declared" {  } { { "unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 35 0 0 } }  } 0 10161 "Verilog HDL error at %2!s!: object \"%1!s!\" is not declared" 0 0 "Quartus II" 0 -1 1456428504916 ""}
{ "Error" "EVRFX_VERI_UNDECLARED_OBJECT" "Status unidade_de_controle.v(38) " "Verilog HDL error at unidade_de_controle.v(38): object \"Status\" is not declared" {  } { { "unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 38 0 0 } }  } 0 10161 "Verilog HDL error at %2!s!: object \"%1!s!\" is not declared" 0 0 "Quartus II" 0 -1 1456428504916 ""}
{ "Error" "EVRFX_VERI_UNDECLARED_OBJECT" "Status unidade_de_controle.v(41) " "Verilog HDL error at unidade_de_controle.v(41): object \"Status\" is not declared" {  } { { "unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 41 0 0 } }  } 0 10161 "Verilog HDL error at %2!s!: object \"%1!s!\" is not declared" 0 0 "Quartus II" 0 -1 1456428504916 ""}
{ "Error" "EVRFX_VERI_UNDECLARED_OBJECT" "Clock unidade_de_controle.v(51) " "Verilog HDL error at unidade_de_controle.v(51): object \"Clock\" is not declared" {  } { { "unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 51 0 0 } }  } 0 10161 "Verilog HDL error at %2!s!: object \"%1!s!\" is not declared" 0 0 "Quartus II" 0 -1 1456428504977 ""}
{ "Error" "EVRFX_VERI_UNDECLARED_OBJECT" "Reset unidade_de_controle.v(52) " "Verilog HDL error at unidade_de_controle.v(52): object \"Reset\" is not declared" {  } { { "unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 52 0 0 } }  } 0 10161 "Verilog HDL error at %2!s!: object \"%1!s!\" is not declared" 0 0 "Quartus II" 0 -1 1456428504978 ""}
{ "Error" "EVRFX_VERI_UNDECLARED_OBJECT" "A unidade_de_controle.v(64) " "Verilog HDL error at unidade_de_controle.v(64): object \"A\" is not declared" {  } { { "unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 64 0 0 } }  } 0 10161 "Verilog HDL error at %2!s!: object \"%1!s!\" is not declared" 0 0 "Quartus II" 0 -1 1456428504978 ""}
{ "Error" "EVRFX_VERI_UNDECLARED_OBJECT" "B unidade_de_controle.v(64) " "Verilog HDL error at unidade_de_controle.v(64): object \"B\" is not declared" {  } { { "unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 64 0 0 } }  } 0 10161 "Verilog HDL error at %2!s!: object \"%1!s!\" is not declared" 0 0 "Quartus II" 0 -1 1456428504978 ""}
{ "Error" "EVRFX_VERI_UNDECLARED_OBJECT" "A unidade_de_controle.v(67) " "Verilog HDL error at unidade_de_controle.v(67): object \"A\" is not declared" {  } { { "unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 67 0 0 } }  } 0 10161 "Verilog HDL error at %2!s!: object \"%1!s!\" is not declared" 0 0 "Quartus II" 0 -1 1456428504979 ""}
{ "Error" "EVRFX_VERI_UNDECLARED_OBJECT" "A unidade_de_controle.v(70) " "Verilog HDL error at unidade_de_controle.v(70): object \"A\" is not declared" {  } { { "unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 70 0 0 } }  } 0 10161 "Verilog HDL error at %2!s!: object \"%1!s!\" is not declared" 0 0 "Quartus II" 0 -1 1456428504979 ""}
{ "Error" "EVRFX_VERI_UNDECLARED_OBJECT" "B unidade_de_controle.v(70) " "Verilog HDL error at unidade_de_controle.v(70): object \"B\" is not declared" {  } { { "unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 70 0 0 } }  } 0 10161 "Verilog HDL error at %2!s!: object \"%1!s!\" is not declared" 0 0 "Quartus II" 0 -1 1456428504979 ""}
{ "Error" "EVRFX_VERI_UNDECLARED_OBJECT" "A unidade_de_controle.v(71) " "Verilog HDL error at unidade_de_controle.v(71): object \"A\" is not declared" {  } { { "unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 71 0 0 } }  } 0 10161 "Verilog HDL error at %2!s!: object \"%1!s!\" is not declared" 0 0 "Quartus II" 0 -1 1456428504979 ""}
{ "Error" "EVRFX_VERI_UNDECLARED_OBJECT" "B unidade_de_controle.v(71) " "Verilog HDL error at unidade_de_controle.v(71): object \"B\" is not declared" {  } { { "unidade_de_controle.v" "" { Text "D:/Workspaces/Github/PBL-SD-2/Components/unidade_de_controle/unidade_de_controle.v" 71 0 0 } }  } 0 10161 "Verilog HDL error at %2!s!: object \"%1!s!\" is not declared" 0 0 "Quartus II" 0 -1 1456428504980 ""}
{ "Error" "EQEXE_ERROR_COUNT" "Analysis & Synthesis 14 s 3 s Quartus II 64-Bit " "Quartus II 64-Bit Analysis & Synthesis was unsuccessful. 14 errors, 3 warnings" { { "Error" "EQEXE_END_PEAK_VSIZE_MEMORY" "467 " "Peak virtual memory: 467 megabytes" {  } {  } 0 0 "Peak virtual memory: %1!s! megabytes" 0 0 "Quartus II" 0 -1 1456428505047 ""} { "Error" "EQEXE_END_BANNER_TIME" "Thu Feb 25 16:28:25 2016 " "Processing ended: Thu Feb 25 16:28:25 2016" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "Quartus II" 0 -1 1456428505047 ""} { "Error" "EQEXE_ELAPSED_TIME" "00:00:01 " "Elapsed time: 00:00:01" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "Quartus II" 0 -1 1456428505047 ""} { "Error" "EQEXE_ELAPSED_CPU_TIME" "00:00:01 " "Total CPU time (on all processors): 00:00:01" {  } {  } 0 0 "Total CPU time (on all processors): %1!s!" 0 0 "Quartus II" 0 -1 1456428505047 ""}  } {  } 0 0 "%6!s! %1!s! was unsuccessful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "Quartus II" 0 -1 1456428505047 ""}
{ "Error" "EFLOW_ERROR_COUNT" "Full Compilation 16 s 3 s " "Quartus II Full Compilation was unsuccessful. 16 errors, 3 warnings" {  } {  } 0 293001 "Quartus II %1!s! was unsuccessful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "Quartus II" 0 -1 1456428505644 ""}
