/***************************************************************************
 *             __________               __   ___.
 *   Open      \______   \ ____   ____ |  | _\_ |__   _______  ___
 *   Source     |       _//  _ \_/ ___\|  |/ /| __ \ /  _ \  \/  /
 *   Jukebox    |    |   (  <_> )  \___|    < | \_\ (  <_> > <  <
 *   Firmware   |____|_  /\____/ \___  >__|_ \|___  /\____/__/\_ \
 *                     \/            \/     \/    \/            \/
 * This file was automatically generated by headergen, DO NOT EDIT it.
 * headergen version: 3.0.0
 * jz4760b version: 1.0
 * jz4760b authors: Amaury Pouly
 *
 * Copyright (C) 2015 by the authors
 *
 * This program is free software; you can redistribute it and/or
 * modify it under the terms of the GNU General Public License
 * as published by the Free Software Foundation; either version 2
 * of the License, or (at your option) any later version.
 *
 * This software is distributed on an "AS IS" basis, WITHOUT WARRANTY OF ANY
 * KIND, either express or implied.
 *
 ****************************************************************************/
#ifndef __HEADERGEN_MSC_H__
#define __HEADERGEN_MSC_H__

#include "macro.h"

#define REG_MSC_STRPCL(_n1)                 jz_reg(MSC_STRPCL(_n1))
#define JA_MSC_STRPCL(_n1)                  (((_n1) == 0 ? 0xb0021000 : (_n1) == 1 ? 0xb0022000 : 0xb0023000) + 0x0)
#define JT_MSC_STRPCL(_n1)                  JIO_16_RW
#define JN_MSC_STRPCL(_n1)                  MSC_STRPCL
#define JI_MSC_STRPCL(_n1)                  (_n1)
#define BP_MSC_STRPCL_SEND_CCSD             15
#define BM_MSC_STRPCL_SEND_CCSD             0x8000
#define BF_MSC_STRPCL_SEND_CCSD(v)          (((v) & 0x1) << 15)
#define BFM_MSC_STRPCL_SEND_CCSD(v)         BM_MSC_STRPCL_SEND_CCSD
#define BF_MSC_STRPCL_SEND_CCSD_V(e)        BF_MSC_STRPCL_SEND_CCSD(BV_MSC_STRPCL_SEND_CCSD__##e)
#define BFM_MSC_STRPCL_SEND_CCSD_V(v)       BM_MSC_STRPCL_SEND_CCSD
#define BP_MSC_STRPCL_SEND_AS_CCSD          14
#define BM_MSC_STRPCL_SEND_AS_CCSD          0x4000
#define BF_MSC_STRPCL_SEND_AS_CCSD(v)       (((v) & 0x1) << 14)
#define BFM_MSC_STRPCL_SEND_AS_CCSD(v)      BM_MSC_STRPCL_SEND_AS_CCSD
#define BF_MSC_STRPCL_SEND_AS_CCSD_V(e)     BF_MSC_STRPCL_SEND_AS_CCSD(BV_MSC_STRPCL_SEND_AS_CCSD__##e)
#define BFM_MSC_STRPCL_SEND_AS_CCSD_V(v)    BM_MSC_STRPCL_SEND_AS_CCSD
#define BP_MSC_STRPCL_EXIT_MULTIPLE         7
#define BM_MSC_STRPCL_EXIT_MULTIPLE         0x80
#define BF_MSC_STRPCL_EXIT_MULTIPLE(v)      (((v) & 0x1) << 7)
#define BFM_MSC_STRPCL_EXIT_MULTIPLE(v)     BM_MSC_STRPCL_EXIT_MULTIPLE
#define BF_MSC_STRPCL_EXIT_MULTIPLE_V(e)    BF_MSC_STRPCL_EXIT_MULTIPLE(BV_MSC_STRPCL_EXIT_MULTIPLE__##e)
#define BFM_MSC_STRPCL_EXIT_MULTIPLE_V(v)   BM_MSC_STRPCL_EXIT_MULTIPLE
#define BP_MSC_STRPCL_EXIT_TRANSFER         6
#define BM_MSC_STRPCL_EXIT_TRANSFER         0x40
#define BF_MSC_STRPCL_EXIT_TRANSFER(v)      (((v) & 0x1) << 6)
#define BFM_MSC_STRPCL_EXIT_TRANSFER(v)     BM_MSC_STRPCL_EXIT_TRANSFER
#define BF_MSC_STRPCL_EXIT_TRANSFER_V(e)    BF_MSC_STRPCL_EXIT_TRANSFER(BV_MSC_STRPCL_EXIT_TRANSFER__##e)
#define BFM_MSC_STRPCL_EXIT_TRANSFER_V(v)   BM_MSC_STRPCL_EXIT_TRANSFER
#define BP_MSC_STRPCL_START_READWAIT        5
#define BM_MSC_STRPCL_START_READWAIT        0x20
#define BF_MSC_STRPCL_START_READWAIT(v)     (((v) & 0x1) << 5)
#define BFM_MSC_STRPCL_START_READWAIT(v)    BM_MSC_STRPCL_START_READWAIT
#define BF_MSC_STRPCL_START_READWAIT_V(e)   BF_MSC_STRPCL_START_READWAIT(BV_MSC_STRPCL_START_READWAIT__##e)
#define BFM_MSC_STRPCL_START_READWAIT_V(v)  BM_MSC_STRPCL_START_READWAIT
#define BP_MSC_STRPCL_STOP_READWAIT         4
#define BM_MSC_STRPCL_STOP_READWAIT         0x10
#define BF_MSC_STRPCL_STOP_READWAIT(v)      (((v) & 0x1) << 4)
#define BFM_MSC_STRPCL_STOP_READWAIT(v)     BM_MSC_STRPCL_STOP_READWAIT
#define BF_MSC_STRPCL_STOP_READWAIT_V(e)    BF_MSC_STRPCL_STOP_READWAIT(BV_MSC_STRPCL_STOP_READWAIT__##e)
#define BFM_MSC_STRPCL_STOP_READWAIT_V(v)   BM_MSC_STRPCL_STOP_READWAIT
#define BP_MSC_STRPCL_RESET                 3
#define BM_MSC_STRPCL_RESET                 0x8
#define BF_MSC_STRPCL_RESET(v)              (((v) & 0x1) << 3)
#define BFM_MSC_STRPCL_RESET(v)             BM_MSC_STRPCL_RESET
#define BF_MSC_STRPCL_RESET_V(e)            BF_MSC_STRPCL_RESET(BV_MSC_STRPCL_RESET__##e)
#define BFM_MSC_STRPCL_RESET_V(v)           BM_MSC_STRPCL_RESET
#define BP_MSC_STRPCL_START_OP              2
#define BM_MSC_STRPCL_START_OP              0x4
#define BF_MSC_STRPCL_START_OP(v)           (((v) & 0x1) << 2)
#define BFM_MSC_STRPCL_START_OP(v)          BM_MSC_STRPCL_START_OP
#define BF_MSC_STRPCL_START_OP_V(e)         BF_MSC_STRPCL_START_OP(BV_MSC_STRPCL_START_OP__##e)
#define BFM_MSC_STRPCL_START_OP_V(v)        BM_MSC_STRPCL_START_OP
#define BP_MSC_STRPCL_CLOCK_CONTROL         0
#define BM_MSC_STRPCL_CLOCK_CONTROL         0x3
#define BV_MSC_STRPCL_CLOCK_CONTROL__STOP   0x1
#define BV_MSC_STRPCL_CLOCK_CONTROL__START  0x2
#define BF_MSC_STRPCL_CLOCK_CONTROL(v)      (((v) & 0x3) << 0)
#define BFM_MSC_STRPCL_CLOCK_CONTROL(v)     BM_MSC_STRPCL_CLOCK_CONTROL
#define BF_MSC_STRPCL_CLOCK_CONTROL_V(e)    BF_MSC_STRPCL_CLOCK_CONTROL(BV_MSC_STRPCL_CLOCK_CONTROL__##e)
#define BFM_MSC_STRPCL_CLOCK_CONTROL_V(v)   BM_MSC_STRPCL_CLOCK_CONTROL

#define REG_MSC_STAT(_n1)                   jz_reg(MSC_STAT(_n1))
#define JA_MSC_STAT(_n1)                    (((_n1) == 0 ? 0xb0021000 : (_n1) == 1 ? 0xb0022000 : 0xb0023000) + 0x4)
#define JT_MSC_STAT(_n1)                    JIO_32_RW
#define JN_MSC_STAT(_n1)                    MSC_STAT
#define JI_MSC_STAT(_n1)                    (_n1)
#define BP_MSC_STAT_AUTO_CMD_DONE           31
#define BM_MSC_STAT_AUTO_CMD_DONE           0x80000000
#define BF_MSC_STAT_AUTO_CMD_DONE(v)        (((v) & 0x1) << 31)
#define BFM_MSC_STAT_AUTO_CMD_DONE(v)       BM_MSC_STAT_AUTO_CMD_DONE
#define BF_MSC_STAT_AUTO_CMD_DONE_V(e)      BF_MSC_STAT_AUTO_CMD_DONE(BV_MSC_STAT_AUTO_CMD_DONE__##e)
#define BFM_MSC_STAT_AUTO_CMD_DONE_V(v)     BM_MSC_STAT_AUTO_CMD_DONE
#define BP_MSC_STAT_IS_RESETTING            15
#define BM_MSC_STAT_IS_RESETTING            0x8000
#define BF_MSC_STAT_IS_RESETTING(v)         (((v) & 0x1) << 15)
#define BFM_MSC_STAT_IS_RESETTING(v)        BM_MSC_STAT_IS_RESETTING
#define BF_MSC_STAT_IS_RESETTING_V(e)       BF_MSC_STAT_IS_RESETTING(BV_MSC_STAT_IS_RESETTING__##e)
#define BFM_MSC_STAT_IS_RESETTING_V(v)      BM_MSC_STAT_IS_RESETTING
#define BP_MSC_STAT_SDIO_INT_ACTIVE         14
#define BM_MSC_STAT_SDIO_INT_ACTIVE         0x4000
#define BF_MSC_STAT_SDIO_INT_ACTIVE(v)      (((v) & 0x1) << 14)
#define BFM_MSC_STAT_SDIO_INT_ACTIVE(v)     BM_MSC_STAT_SDIO_INT_ACTIVE
#define BF_MSC_STAT_SDIO_INT_ACTIVE_V(e)    BF_MSC_STAT_SDIO_INT_ACTIVE(BV_MSC_STAT_SDIO_INT_ACTIVE__##e)
#define BFM_MSC_STAT_SDIO_INT_ACTIVE_V(v)   BM_MSC_STAT_SDIO_INT_ACTIVE
#define BP_MSC_STAT_PRG_DONE                13
#define BM_MSC_STAT_PRG_DONE                0x2000
#define BF_MSC_STAT_PRG_DONE(v)             (((v) & 0x1) << 13)
#define BFM_MSC_STAT_PRG_DONE(v)            BM_MSC_STAT_PRG_DONE
#define BF_MSC_STAT_PRG_DONE_V(e)           BF_MSC_STAT_PRG_DONE(BV_MSC_STAT_PRG_DONE__##e)
#define BFM_MSC_STAT_PRG_DONE_V(v)          BM_MSC_STAT_PRG_DONE
#define BP_MSC_STAT_DATA_TRAN_DONE          12
#define BM_MSC_STAT_DATA_TRAN_DONE          0x1000
#define BF_MSC_STAT_DATA_TRAN_DONE(v)       (((v) & 0x1) << 12)
#define BFM_MSC_STAT_DATA_TRAN_DONE(v)      BM_MSC_STAT_DATA_TRAN_DONE
#define BF_MSC_STAT_DATA_TRAN_DONE_V(e)     BF_MSC_STAT_DATA_TRAN_DONE(BV_MSC_STAT_DATA_TRAN_DONE__##e)
#define BFM_MSC_STAT_DATA_TRAN_DONE_V(v)    BM_MSC_STAT_DATA_TRAN_DONE
#define BP_MSC_STAT_END_CMD_RES             11
#define BM_MSC_STAT_END_CMD_RES             0x800
#define BF_MSC_STAT_END_CMD_RES(v)          (((v) & 0x1) << 11)
#define BFM_MSC_STAT_END_CMD_RES(v)         BM_MSC_STAT_END_CMD_RES
#define BF_MSC_STAT_END_CMD_RES_V(e)        BF_MSC_STAT_END_CMD_RES(BV_MSC_STAT_END_CMD_RES__##e)
#define BFM_MSC_STAT_END_CMD_RES_V(v)       BM_MSC_STAT_END_CMD_RES
#define BP_MSC_STAT_DATA_FIFO_AFULL         10
#define BM_MSC_STAT_DATA_FIFO_AFULL         0x400
#define BF_MSC_STAT_DATA_FIFO_AFULL(v)      (((v) & 0x1) << 10)
#define BFM_MSC_STAT_DATA_FIFO_AFULL(v)     BM_MSC_STAT_DATA_FIFO_AFULL
#define BF_MSC_STAT_DATA_FIFO_AFULL_V(e)    BF_MSC_STAT_DATA_FIFO_AFULL(BV_MSC_STAT_DATA_FIFO_AFULL__##e)
#define BFM_MSC_STAT_DATA_FIFO_AFULL_V(v)   BM_MSC_STAT_DATA_FIFO_AFULL
#define BP_MSC_STAT_IS_READWAIT             9
#define BM_MSC_STAT_IS_READWAIT             0x200
#define BF_MSC_STAT_IS_READWAIT(v)          (((v) & 0x1) << 9)
#define BFM_MSC_STAT_IS_READWAIT(v)         BM_MSC_STAT_IS_READWAIT
#define BF_MSC_STAT_IS_READWAIT_V(e)        BF_MSC_STAT_IS_READWAIT(BV_MSC_STAT_IS_READWAIT__##e)
#define BFM_MSC_STAT_IS_READWAIT_V(v)       BM_MSC_STAT_IS_READWAIT
#define BP_MSC_STAT_CLK_EN                  8
#define BM_MSC_STAT_CLK_EN                  0x100
#define BF_MSC_STAT_CLK_EN(v)               (((v) & 0x1) << 8)
#define BFM_MSC_STAT_CLK_EN(v)              BM_MSC_STAT_CLK_EN
#define BF_MSC_STAT_CLK_EN_V(e)             BF_MSC_STAT_CLK_EN(BV_MSC_STAT_CLK_EN__##e)
#define BFM_MSC_STAT_CLK_EN_V(v)            BM_MSC_STAT_CLK_EN
#define BP_MSC_STAT_DATA_FIFO_FULL          7
#define BM_MSC_STAT_DATA_FIFO_FULL          0x80
#define BF_MSC_STAT_DATA_FIFO_FULL(v)       (((v) & 0x1) << 7)
#define BFM_MSC_STAT_DATA_FIFO_FULL(v)      BM_MSC_STAT_DATA_FIFO_FULL
#define BF_MSC_STAT_DATA_FIFO_FULL_V(e)     BF_MSC_STAT_DATA_FIFO_FULL(BV_MSC_STAT_DATA_FIFO_FULL__##e)
#define BFM_MSC_STAT_DATA_FIFO_FULL_V(v)    BM_MSC_STAT_DATA_FIFO_FULL
#define BP_MSC_STAT_DATA_FIFO_EMPTY         6
#define BM_MSC_STAT_DATA_FIFO_EMPTY         0x40
#define BF_MSC_STAT_DATA_FIFO_EMPTY(v)      (((v) & 0x1) << 6)
#define BFM_MSC_STAT_DATA_FIFO_EMPTY(v)     BM_MSC_STAT_DATA_FIFO_EMPTY
#define BF_MSC_STAT_DATA_FIFO_EMPTY_V(e)    BF_MSC_STAT_DATA_FIFO_EMPTY(BV_MSC_STAT_DATA_FIFO_EMPTY__##e)
#define BFM_MSC_STAT_DATA_FIFO_EMPTY_V(v)   BM_MSC_STAT_DATA_FIFO_EMPTY
#define BP_MSC_STAT_CRC_RES_ERR             5
#define BM_MSC_STAT_CRC_RES_ERR             0x20
#define BF_MSC_STAT_CRC_RES_ERR(v)          (((v) & 0x1) << 5)
#define BFM_MSC_STAT_CRC_RES_ERR(v)         BM_MSC_STAT_CRC_RES_ERR
#define BF_MSC_STAT_CRC_RES_ERR_V(e)        BF_MSC_STAT_CRC_RES_ERR(BV_MSC_STAT_CRC_RES_ERR__##e)
#define BFM_MSC_STAT_CRC_RES_ERR_V(v)       BM_MSC_STAT_CRC_RES_ERR
#define BP_MSC_STAT_CRC_READ_ERROR          4
#define BM_MSC_STAT_CRC_READ_ERROR          0x10
#define BF_MSC_STAT_CRC_READ_ERROR(v)       (((v) & 0x1) << 4)
#define BFM_MSC_STAT_CRC_READ_ERROR(v)      BM_MSC_STAT_CRC_READ_ERROR
#define BF_MSC_STAT_CRC_READ_ERROR_V(e)     BF_MSC_STAT_CRC_READ_ERROR(BV_MSC_STAT_CRC_READ_ERROR__##e)
#define BFM_MSC_STAT_CRC_READ_ERROR_V(v)    BM_MSC_STAT_CRC_READ_ERROR
#define BP_MSC_STAT_CRC_WRITE_ERROR         2
#define BM_MSC_STAT_CRC_WRITE_ERROR         0xc
#define BV_MSC_STAT_CRC_WRITE_ERROR__NO     0x0
#define BV_MSC_STAT_CRC_WRITE_ERROR__DATA   0x1
#define BV_MSC_STAT_CRC_WRITE_ERROR__NOSTS  0x2
#define BF_MSC_STAT_CRC_WRITE_ERROR(v)      (((v) & 0x3) << 2)
#define BFM_MSC_STAT_CRC_WRITE_ERROR(v)     BM_MSC_STAT_CRC_WRITE_ERROR
#define BF_MSC_STAT_CRC_WRITE_ERROR_V(e)    BF_MSC_STAT_CRC_WRITE_ERROR(BV_MSC_STAT_CRC_WRITE_ERROR__##e)
#define BFM_MSC_STAT_CRC_WRITE_ERROR_V(v)   BM_MSC_STAT_CRC_WRITE_ERROR
#define BP_MSC_STAT_TIME_OUT_RES            1
#define BM_MSC_STAT_TIME_OUT_RES            0x2
#define BF_MSC_STAT_TIME_OUT_RES(v)         (((v) & 0x1) << 1)
#define BFM_MSC_STAT_TIME_OUT_RES(v)        BM_MSC_STAT_TIME_OUT_RES
#define BF_MSC_STAT_TIME_OUT_RES_V(e)       BF_MSC_STAT_TIME_OUT_RES(BV_MSC_STAT_TIME_OUT_RES__##e)
#define BFM_MSC_STAT_TIME_OUT_RES_V(v)      BM_MSC_STAT_TIME_OUT_RES
#define BP_MSC_STAT_TIME_OUT_READ           0
#define BM_MSC_STAT_TIME_OUT_READ           0x1
#define BF_MSC_STAT_TIME_OUT_READ(v)        (((v) & 0x1) << 0)
#define BFM_MSC_STAT_TIME_OUT_READ(v)       BM_MSC_STAT_TIME_OUT_READ
#define BF_MSC_STAT_TIME_OUT_READ_V(e)      BF_MSC_STAT_TIME_OUT_READ(BV_MSC_STAT_TIME_OUT_READ__##e)
#define BFM_MSC_STAT_TIME_OUT_READ_V(v)     BM_MSC_STAT_TIME_OUT_READ

#define REG_MSC_CLKRT(_n1)              jz_reg(MSC_CLKRT(_n1))
#define JA_MSC_CLKRT(_n1)               (((_n1) == 0 ? 0xb0021000 : (_n1) == 1 ? 0xb0022000 : 0xb0023000) + 0x8)
#define JT_MSC_CLKRT(_n1)               JIO_16_RW
#define JN_MSC_CLKRT(_n1)               MSC_CLKRT
#define JI_MSC_CLKRT(_n1)               (_n1)
#define BP_MSC_CLKRT_CLK_RATE           0
#define BM_MSC_CLKRT_CLK_RATE           0x7
#define BV_MSC_CLKRT_CLK_RATE__DIV_1    0x0
#define BV_MSC_CLKRT_CLK_RATE__DIV_2    0x1
#define BV_MSC_CLKRT_CLK_RATE__DIV_4    0x2
#define BV_MSC_CLKRT_CLK_RATE__DIV_8    0x3
#define BV_MSC_CLKRT_CLK_RATE__DIV_16   0x4
#define BV_MSC_CLKRT_CLK_RATE__DIV_32   0x5
#define BV_MSC_CLKRT_CLK_RATE__DIV_64   0x6
#define BV_MSC_CLKRT_CLK_RATE__DIV_128  0x7
#define BF_MSC_CLKRT_CLK_RATE(v)        (((v) & 0x7) << 0)
#define BFM_MSC_CLKRT_CLK_RATE(v)       BM_MSC_CLKRT_CLK_RATE
#define BF_MSC_CLKRT_CLK_RATE_V(e)      BF_MSC_CLKRT_CLK_RATE(BV_MSC_CLKRT_CLK_RATE__##e)
#define BFM_MSC_CLKRT_CLK_RATE_V(v)     BM_MSC_CLKRT_CLK_RATE

#define REG_MSC_CMDAT(_n1)              jz_reg(MSC_CMDAT(_n1))
#define JA_MSC_CMDAT(_n1)               (((_n1) == 0 ? 0xb0021000 : (_n1) == 1 ? 0xb0022000 : 0xb0023000) + 0xc)
#define JT_MSC_CMDAT(_n1)               JIO_32_RW
#define JN_MSC_CMDAT(_n1)               MSC_CMDAT
#define JI_MSC_CMDAT(_n1)               (_n1)
#define BP_MSC_CMDAT_CCS_EXPECTED       31
#define BM_MSC_CMDAT_CCS_EXPECTED       0x80000000
#define BF_MSC_CMDAT_CCS_EXPECTED(v)    (((v) & 0x1) << 31)
#define BFM_MSC_CMDAT_CCS_EXPECTED(v)   BM_MSC_CMDAT_CCS_EXPECTED
#define BF_MSC_CMDAT_CCS_EXPECTED_V(e)  BF_MSC_CMDAT_CCS_EXPECTED(BV_MSC_CMDAT_CCS_EXPECTED__##e)
#define BFM_MSC_CMDAT_CCS_EXPECTED_V(v) BM_MSC_CMDAT_CCS_EXPECTED
#define BP_MSC_CMDAT_READ_CEATA         30
#define BM_MSC_CMDAT_READ_CEATA         0x40000000
#define BF_MSC_CMDAT_READ_CEATA(v)      (((v) & 0x1) << 30)
#define BFM_MSC_CMDAT_READ_CEATA(v)     BM_MSC_CMDAT_READ_CEATA
#define BF_MSC_CMDAT_READ_CEATA_V(e)    BF_MSC_CMDAT_READ_CEATA(BV_MSC_CMDAT_READ_CEATA__##e)
#define BFM_MSC_CMDAT_READ_CEATA_V(v)   BM_MSC_CMDAT_READ_CEATA
#define BP_MSC_CMDAT_SDIO_PRDT          17
#define BM_MSC_CMDAT_SDIO_PRDT          0x20000
#define BF_MSC_CMDAT_SDIO_PRDT(v)       (((v) & 0x1) << 17)
#define BFM_MSC_CMDAT_SDIO_PRDT(v)      BM_MSC_CMDAT_SDIO_PRDT
#define BF_MSC_CMDAT_SDIO_PRDT_V(e)     BF_MSC_CMDAT_SDIO_PRDT(BV_MSC_CMDAT_SDIO_PRDT__##e)
#define BFM_MSC_CMDAT_SDIO_PRDT_V(v)    BM_MSC_CMDAT_SDIO_PRDT
#define BP_MSC_CMDAT_SEND_AS_STOP       16
#define BM_MSC_CMDAT_SEND_AS_STOP       0x10000
#define BF_MSC_CMDAT_SEND_AS_STOP(v)    (((v) & 0x1) << 16)
#define BFM_MSC_CMDAT_SEND_AS_STOP(v)   BM_MSC_CMDAT_SEND_AS_STOP
#define BF_MSC_CMDAT_SEND_AS_STOP_V(e)  BF_MSC_CMDAT_SEND_AS_STOP(BV_MSC_CMDAT_SEND_AS_STOP__##e)
#define BFM_MSC_CMDAT_SEND_AS_STOP_V(v) BM_MSC_CMDAT_SEND_AS_STOP
#define BP_MSC_CMDAT_RTRG               14
#define BM_MSC_CMDAT_RTRG               0xc000
#define BV_MSC_CMDAT_RTRG__EQUALT_8     0x0
#define BV_MSC_CMDAT_RTRG__EQUALT_16    0x1
#define BV_MSC_CMDAT_RTRG__EQUALT_24    0x2
#define BF_MSC_CMDAT_RTRG(v)            (((v) & 0x3) << 14)
#define BFM_MSC_CMDAT_RTRG(v)           BM_MSC_CMDAT_RTRG
#define BF_MSC_CMDAT_RTRG_V(e)          BF_MSC_CMDAT_RTRG(BV_MSC_CMDAT_RTRG__##e)
#define BFM_MSC_CMDAT_RTRG_V(v)         BM_MSC_CMDAT_RTRG
#define BP_MSC_CMDAT_TTRG               12
#define BM_MSC_CMDAT_TTRG               0x3000
#define BV_MSC_CMDAT_TTRG__LESS_8       0x0
#define BV_MSC_CMDAT_TTRG__LESS_16      0x1
#define BV_MSC_CMDAT_TTRG__LESS_24      0x2
#define BF_MSC_CMDAT_TTRG(v)            (((v) & 0x3) << 12)
#define BFM_MSC_CMDAT_TTRG(v)           BM_MSC_CMDAT_TTRG
#define BF_MSC_CMDAT_TTRG_V(e)          BF_MSC_CMDAT_TTRG(BV_MSC_CMDAT_TTRG__##e)
#define BFM_MSC_CMDAT_TTRG_V(v)         BM_MSC_CMDAT_TTRG
#define BP_MSC_CMDAT_STOP_ABORT         11
#define BM_MSC_CMDAT_STOP_ABORT         0x800
#define BF_MSC_CMDAT_STOP_ABORT(v)      (((v) & 0x1) << 11)
#define BFM_MSC_CMDAT_STOP_ABORT(v)     BM_MSC_CMDAT_STOP_ABORT
#define BF_MSC_CMDAT_STOP_ABORT_V(e)    BF_MSC_CMDAT_STOP_ABORT(BV_MSC_CMDAT_STOP_ABORT__##e)
#define BFM_MSC_CMDAT_STOP_ABORT_V(v)   BM_MSC_CMDAT_STOP_ABORT
#define BP_MSC_CMDAT_BUS_WIDTH          9
#define BM_MSC_CMDAT_BUS_WIDTH          0x600
#define BV_MSC_CMDAT_BUS_WIDTH__1BIT    0x0
#define BV_MSC_CMDAT_BUS_WIDTH__4BIT    0x2
#define BV_MSC_CMDAT_BUS_WIDTH__8BIT    0x3
#define BF_MSC_CMDAT_BUS_WIDTH(v)       (((v) & 0x3) << 9)
#define BFM_MSC_CMDAT_BUS_WIDTH(v)      BM_MSC_CMDAT_BUS_WIDTH
#define BF_MSC_CMDAT_BUS_WIDTH_V(e)     BF_MSC_CMDAT_BUS_WIDTH(BV_MSC_CMDAT_BUS_WIDTH__##e)
#define BFM_MSC_CMDAT_BUS_WIDTH_V(v)    BM_MSC_CMDAT_BUS_WIDTH
#define BP_MSC_CMDAT_DMA_EN             8
#define BM_MSC_CMDAT_DMA_EN             0x100
#define BF_MSC_CMDAT_DMA_EN(v)          (((v) & 0x1) << 8)
#define BFM_MSC_CMDAT_DMA_EN(v)         BM_MSC_CMDAT_DMA_EN
#define BF_MSC_CMDAT_DMA_EN_V(e)        BF_MSC_CMDAT_DMA_EN(BV_MSC_CMDAT_DMA_EN__##e)
#define BFM_MSC_CMDAT_DMA_EN_V(v)       BM_MSC_CMDAT_DMA_EN
#define BP_MSC_CMDAT_INIT               7
#define BM_MSC_CMDAT_INIT               0x80
#define BF_MSC_CMDAT_INIT(v)            (((v) & 0x1) << 7)
#define BFM_MSC_CMDAT_INIT(v)           BM_MSC_CMDAT_INIT
#define BF_MSC_CMDAT_INIT_V(e)          BF_MSC_CMDAT_INIT(BV_MSC_CMDAT_INIT__##e)
#define BFM_MSC_CMDAT_INIT_V(v)         BM_MSC_CMDAT_INIT
#define BP_MSC_CMDAT_BUSY               6
#define BM_MSC_CMDAT_BUSY               0x40
#define BF_MSC_CMDAT_BUSY(v)            (((v) & 0x1) << 6)
#define BFM_MSC_CMDAT_BUSY(v)           BM_MSC_CMDAT_BUSY
#define BF_MSC_CMDAT_BUSY_V(e)          BF_MSC_CMDAT_BUSY(BV_MSC_CMDAT_BUSY__##e)
#define BFM_MSC_CMDAT_BUSY_V(v)         BM_MSC_CMDAT_BUSY
#define BP_MSC_CMDAT_STREAM_BLOCK       5
#define BM_MSC_CMDAT_STREAM_BLOCK       0x20
#define BF_MSC_CMDAT_STREAM_BLOCK(v)    (((v) & 0x1) << 5)
#define BFM_MSC_CMDAT_STREAM_BLOCK(v)   BM_MSC_CMDAT_STREAM_BLOCK
#define BF_MSC_CMDAT_STREAM_BLOCK_V(e)  BF_MSC_CMDAT_STREAM_BLOCK(BV_MSC_CMDAT_STREAM_BLOCK__##e)
#define BFM_MSC_CMDAT_STREAM_BLOCK_V(v) BM_MSC_CMDAT_STREAM_BLOCK
#define BP_MSC_CMDAT_WRITE              4
#define BM_MSC_CMDAT_WRITE              0x10
#define BF_MSC_CMDAT_WRITE(v)           (((v) & 0x1) << 4)
#define BFM_MSC_CMDAT_WRITE(v)          BM_MSC_CMDAT_WRITE
#define BF_MSC_CMDAT_WRITE_V(e)         BF_MSC_CMDAT_WRITE(BV_MSC_CMDAT_WRITE__##e)
#define BFM_MSC_CMDAT_WRITE_V(v)        BM_MSC_CMDAT_WRITE
#define BP_MSC_CMDAT_DATA_EN            3
#define BM_MSC_CMDAT_DATA_EN            0x8
#define BF_MSC_CMDAT_DATA_EN(v)         (((v) & 0x1) << 3)
#define BFM_MSC_CMDAT_DATA_EN(v)        BM_MSC_CMDAT_DATA_EN
#define BF_MSC_CMDAT_DATA_EN_V(e)       BF_MSC_CMDAT_DATA_EN(BV_MSC_CMDAT_DATA_EN__##e)
#define BFM_MSC_CMDAT_DATA_EN_V(v)      BM_MSC_CMDAT_DATA_EN
#define BP_MSC_CMDAT_RESPONSE           0
#define BM_MSC_CMDAT_RESPONSE           0x7
#define BV_MSC_CMDAT_RESPONSE__NONE     0x0
#define BV_MSC_CMDAT_RESPONSE__R1       0x1
#define BV_MSC_CMDAT_RESPONSE__R2       0x2
#define BV_MSC_CMDAT_RESPONSE__R3       0x3
#define BV_MSC_CMDAT_RESPONSE__R4       0x4
#define BV_MSC_CMDAT_RESPONSE__R5       0x5
#define BV_MSC_CMDAT_RESPONSE__R6       0x6
#define BF_MSC_CMDAT_RESPONSE(v)        (((v) & 0x7) << 0)
#define BFM_MSC_CMDAT_RESPONSE(v)       BM_MSC_CMDAT_RESPONSE
#define BF_MSC_CMDAT_RESPONSE_V(e)      BF_MSC_CMDAT_RESPONSE(BV_MSC_CMDAT_RESPONSE__##e)
#define BFM_MSC_CMDAT_RESPONSE_V(v)     BM_MSC_CMDAT_RESPONSE

#define REG_MSC_RESTO(_n1)  jz_reg(MSC_RESTO(_n1))
#define JA_MSC_RESTO(_n1)   (((_n1) == 0 ? 0xb0021000 : (_n1) == 1 ? 0xb0022000 : 0xb0023000) + 0x10)
#define JT_MSC_RESTO(_n1)   JIO_16_RW
#define JN_MSC_RESTO(_n1)   MSC_RESTO
#define JI_MSC_RESTO(_n1)   (_n1)

#define REG_MSC_RDTO(_n1)   jz_reg(MSC_RDTO(_n1))
#define JA_MSC_RDTO(_n1)    (((_n1) == 0 ? 0xb0021000 : (_n1) == 1 ? 0xb0022000 : 0xb0023000) + 0x14)
#define JT_MSC_RDTO(_n1)    JIO_32_RW
#define JN_MSC_RDTO(_n1)    MSC_RDTO
#define JI_MSC_RDTO(_n1)    (_n1)

#define REG_MSC_BLKLEN(_n1) jz_reg(MSC_BLKLEN(_n1))
#define JA_MSC_BLKLEN(_n1)  (((_n1) == 0 ? 0xb0021000 : (_n1) == 1 ? 0xb0022000 : 0xb0023000) + 0x18)
#define JT_MSC_BLKLEN(_n1)  JIO_16_RW
#define JN_MSC_BLKLEN(_n1)  MSC_BLKLEN
#define JI_MSC_BLKLEN(_n1)  (_n1)

#define REG_MSC_NOB(_n1)    jz_reg(MSC_NOB(_n1))
#define JA_MSC_NOB(_n1)     (((_n1) == 0 ? 0xb0021000 : (_n1) == 1 ? 0xb0022000 : 0xb0023000) + 0x1c)
#define JT_MSC_NOB(_n1)     JIO_16_RW
#define JN_MSC_NOB(_n1)     MSC_NOB
#define JI_MSC_NOB(_n1)     (_n1)

#define REG_MSC_SNOB(_n1)   jz_reg(MSC_SNOB(_n1))
#define JA_MSC_SNOB(_n1)    (((_n1) == 0 ? 0xb0021000 : (_n1) == 1 ? 0xb0022000 : 0xb0023000) + 0x20)
#define JT_MSC_SNOB(_n1)    JIO_16_RW
#define JN_MSC_SNOB(_n1)    MSC_SNOB
#define JI_MSC_SNOB(_n1)    (_n1)

#define REG_MSC_IMASK(_n1)                  jz_reg(MSC_IMASK(_n1))
#define JA_MSC_IMASK(_n1)                   (((_n1) == 0 ? 0xb0021000 : (_n1) == 1 ? 0xb0022000 : 0xb0023000) + 0x24)
#define JT_MSC_IMASK(_n1)                   JIO_32_RW
#define JN_MSC_IMASK(_n1)                   MSC_IMASK
#define JI_MSC_IMASK(_n1)                   (_n1)
#define BP_MSC_IMASK_AUTO_CMD_DONE          15
#define BM_MSC_IMASK_AUTO_CMD_DONE          0x8000
#define BF_MSC_IMASK_AUTO_CMD_DONE(v)       (((v) & 0x1) << 15)
#define BFM_MSC_IMASK_AUTO_CMD_DONE(v)      BM_MSC_IMASK_AUTO_CMD_DONE
#define BF_MSC_IMASK_AUTO_CMD_DONE_V(e)     BF_MSC_IMASK_AUTO_CMD_DONE(BV_MSC_IMASK_AUTO_CMD_DONE__##e)
#define BFM_MSC_IMASK_AUTO_CMD_DONE_V(v)    BM_MSC_IMASK_AUTO_CMD_DONE
#define BP_MSC_IMASK_DATA_FIFO_FULL         14
#define BM_MSC_IMASK_DATA_FIFO_FULL         0x4000
#define BF_MSC_IMASK_DATA_FIFO_FULL(v)      (((v) & 0x1) << 14)
#define BFM_MSC_IMASK_DATA_FIFO_FULL(v)     BM_MSC_IMASK_DATA_FIFO_FULL
#define BF_MSC_IMASK_DATA_FIFO_FULL_V(e)    BF_MSC_IMASK_DATA_FIFO_FULL(BV_MSC_IMASK_DATA_FIFO_FULL__##e)
#define BFM_MSC_IMASK_DATA_FIFO_FULL_V(v)   BM_MSC_IMASK_DATA_FIFO_FULL
#define BP_MSC_IMASK_DATA_FIFO_EMP          13
#define BM_MSC_IMASK_DATA_FIFO_EMP          0x2000
#define BF_MSC_IMASK_DATA_FIFO_EMP(v)       (((v) & 0x1) << 13)
#define BFM_MSC_IMASK_DATA_FIFO_EMP(v)      BM_MSC_IMASK_DATA_FIFO_EMP
#define BF_MSC_IMASK_DATA_FIFO_EMP_V(e)     BF_MSC_IMASK_DATA_FIFO_EMP(BV_MSC_IMASK_DATA_FIFO_EMP__##e)
#define BFM_MSC_IMASK_DATA_FIFO_EMP_V(v)    BM_MSC_IMASK_DATA_FIFO_EMP
#define BP_MSC_IMASK_CRC_RES_ERR            12
#define BM_MSC_IMASK_CRC_RES_ERR            0x1000
#define BF_MSC_IMASK_CRC_RES_ERR(v)         (((v) & 0x1) << 12)
#define BFM_MSC_IMASK_CRC_RES_ERR(v)        BM_MSC_IMASK_CRC_RES_ERR
#define BF_MSC_IMASK_CRC_RES_ERR_V(e)       BF_MSC_IMASK_CRC_RES_ERR(BV_MSC_IMASK_CRC_RES_ERR__##e)
#define BFM_MSC_IMASK_CRC_RES_ERR_V(v)      BM_MSC_IMASK_CRC_RES_ERR
#define BP_MSC_IMASK_CRC_READ_ERR           11
#define BM_MSC_IMASK_CRC_READ_ERR           0x800
#define BF_MSC_IMASK_CRC_READ_ERR(v)        (((v) & 0x1) << 11)
#define BFM_MSC_IMASK_CRC_READ_ERR(v)       BM_MSC_IMASK_CRC_READ_ERR
#define BF_MSC_IMASK_CRC_READ_ERR_V(e)      BF_MSC_IMASK_CRC_READ_ERR(BV_MSC_IMASK_CRC_READ_ERR__##e)
#define BFM_MSC_IMASK_CRC_READ_ERR_V(v)     BM_MSC_IMASK_CRC_READ_ERR
#define BP_MSC_IMASK_CRC_WRITE_ERR          10
#define BM_MSC_IMASK_CRC_WRITE_ERR          0x400
#define BF_MSC_IMASK_CRC_WRITE_ERR(v)       (((v) & 0x1) << 10)
#define BFM_MSC_IMASK_CRC_WRITE_ERR(v)      BM_MSC_IMASK_CRC_WRITE_ERR
#define BF_MSC_IMASK_CRC_WRITE_ERR_V(e)     BF_MSC_IMASK_CRC_WRITE_ERR(BV_MSC_IMASK_CRC_WRITE_ERR__##e)
#define BFM_MSC_IMASK_CRC_WRITE_ERR_V(v)    BM_MSC_IMASK_CRC_WRITE_ERR
#define BP_MSC_IMASK_TIMEOUT_RES            9
#define BM_MSC_IMASK_TIMEOUT_RES            0x200
#define BF_MSC_IMASK_TIMEOUT_RES(v)         (((v) & 0x1) << 9)
#define BFM_MSC_IMASK_TIMEOUT_RES(v)        BM_MSC_IMASK_TIMEOUT_RES
#define BF_MSC_IMASK_TIMEOUT_RES_V(e)       BF_MSC_IMASK_TIMEOUT_RES(BV_MSC_IMASK_TIMEOUT_RES__##e)
#define BFM_MSC_IMASK_TIMEOUT_RES_V(v)      BM_MSC_IMASK_TIMEOUT_RES
#define BP_MSC_IMASK_TIMEOUT_READ           8
#define BM_MSC_IMASK_TIMEOUT_READ           0x100
#define BF_MSC_IMASK_TIMEOUT_READ(v)        (((v) & 0x1) << 8)
#define BFM_MSC_IMASK_TIMEOUT_READ(v)       BM_MSC_IMASK_TIMEOUT_READ
#define BF_MSC_IMASK_TIMEOUT_READ_V(e)      BF_MSC_IMASK_TIMEOUT_READ(BV_MSC_IMASK_TIMEOUT_READ__##e)
#define BFM_MSC_IMASK_TIMEOUT_READ_V(v)     BM_MSC_IMASK_TIMEOUT_READ
#define BP_MSC_IMASK_SDIO                   7
#define BM_MSC_IMASK_SDIO                   0x80
#define BF_MSC_IMASK_SDIO(v)                (((v) & 0x1) << 7)
#define BFM_MSC_IMASK_SDIO(v)               BM_MSC_IMASK_SDIO
#define BF_MSC_IMASK_SDIO_V(e)              BF_MSC_IMASK_SDIO(BV_MSC_IMASK_SDIO__##e)
#define BFM_MSC_IMASK_SDIO_V(v)             BM_MSC_IMASK_SDIO
#define BP_MSC_IMASK_TXFIFO_WR_REQ          6
#define BM_MSC_IMASK_TXFIFO_WR_REQ          0x40
#define BF_MSC_IMASK_TXFIFO_WR_REQ(v)       (((v) & 0x1) << 6)
#define BFM_MSC_IMASK_TXFIFO_WR_REQ(v)      BM_MSC_IMASK_TXFIFO_WR_REQ
#define BF_MSC_IMASK_TXFIFO_WR_REQ_V(e)     BF_MSC_IMASK_TXFIFO_WR_REQ(BV_MSC_IMASK_TXFIFO_WR_REQ__##e)
#define BFM_MSC_IMASK_TXFIFO_WR_REQ_V(v)    BM_MSC_IMASK_TXFIFO_WR_REQ
#define BP_MSC_IMASK_RXFIFO_RD_REQ          5
#define BM_MSC_IMASK_RXFIFO_RD_REQ          0x20
#define BF_MSC_IMASK_RXFIFO_RD_REQ(v)       (((v) & 0x1) << 5)
#define BFM_MSC_IMASK_RXFIFO_RD_REQ(v)      BM_MSC_IMASK_RXFIFO_RD_REQ
#define BF_MSC_IMASK_RXFIFO_RD_REQ_V(e)     BF_MSC_IMASK_RXFIFO_RD_REQ(BV_MSC_IMASK_RXFIFO_RD_REQ__##e)
#define BFM_MSC_IMASK_RXFIFO_RD_REQ_V(v)    BM_MSC_IMASK_RXFIFO_RD_REQ
#define BP_MSC_IMASK_END_CMD_RES            2
#define BM_MSC_IMASK_END_CMD_RES            0x4
#define BF_MSC_IMASK_END_CMD_RES(v)         (((v) & 0x1) << 2)
#define BFM_MSC_IMASK_END_CMD_RES(v)        BM_MSC_IMASK_END_CMD_RES
#define BF_MSC_IMASK_END_CMD_RES_V(e)       BF_MSC_IMASK_END_CMD_RES(BV_MSC_IMASK_END_CMD_RES__##e)
#define BFM_MSC_IMASK_END_CMD_RES_V(v)      BM_MSC_IMASK_END_CMD_RES
#define BP_MSC_IMASK_PRG_DONE               1
#define BM_MSC_IMASK_PRG_DONE               0x2
#define BF_MSC_IMASK_PRG_DONE(v)            (((v) & 0x1) << 1)
#define BFM_MSC_IMASK_PRG_DONE(v)           BM_MSC_IMASK_PRG_DONE
#define BF_MSC_IMASK_PRG_DONE_V(e)          BF_MSC_IMASK_PRG_DONE(BV_MSC_IMASK_PRG_DONE__##e)
#define BFM_MSC_IMASK_PRG_DONE_V(v)         BM_MSC_IMASK_PRG_DONE
#define BP_MSC_IMASK_DATA_TRAN_DONE         0
#define BM_MSC_IMASK_DATA_TRAN_DONE         0x1
#define BF_MSC_IMASK_DATA_TRAN_DONE(v)      (((v) & 0x1) << 0)
#define BFM_MSC_IMASK_DATA_TRAN_DONE(v)     BM_MSC_IMASK_DATA_TRAN_DONE
#define BF_MSC_IMASK_DATA_TRAN_DONE_V(e)    BF_MSC_IMASK_DATA_TRAN_DONE(BV_MSC_IMASK_DATA_TRAN_DONE__##e)
#define BFM_MSC_IMASK_DATA_TRAN_DONE_V(v)   BM_MSC_IMASK_DATA_TRAN_DONE

#define REG_MSC_IREG(_n1)                   jz_reg(MSC_IREG(_n1))
#define JA_MSC_IREG(_n1)                    (((_n1) == 0 ? 0xb0021000 : (_n1) == 1 ? 0xb0022000 : 0xb0023000) + 0x28)
#define JT_MSC_IREG(_n1)                    JIO_16_RW
#define JN_MSC_IREG(_n1)                    MSC_IREG
#define JI_MSC_IREG(_n1)                    (_n1)
#define BP_MSC_IREG_AUTO_CMD_DONE           15
#define BM_MSC_IREG_AUTO_CMD_DONE           0x8000
#define BF_MSC_IREG_AUTO_CMD_DONE(v)        (((v) & 0x1) << 15)
#define BFM_MSC_IREG_AUTO_CMD_DONE(v)       BM_MSC_IREG_AUTO_CMD_DONE
#define BF_MSC_IREG_AUTO_CMD_DONE_V(e)      BF_MSC_IREG_AUTO_CMD_DONE(BV_MSC_IREG_AUTO_CMD_DONE__##e)
#define BFM_MSC_IREG_AUTO_CMD_DONE_V(v)     BM_MSC_IREG_AUTO_CMD_DONE
#define BP_MSC_IREG_DATA_FIFO_FULL          14
#define BM_MSC_IREG_DATA_FIFO_FULL          0x4000
#define BF_MSC_IREG_DATA_FIFO_FULL(v)       (((v) & 0x1) << 14)
#define BFM_MSC_IREG_DATA_FIFO_FULL(v)      BM_MSC_IREG_DATA_FIFO_FULL
#define BF_MSC_IREG_DATA_FIFO_FULL_V(e)     BF_MSC_IREG_DATA_FIFO_FULL(BV_MSC_IREG_DATA_FIFO_FULL__##e)
#define BFM_MSC_IREG_DATA_FIFO_FULL_V(v)    BM_MSC_IREG_DATA_FIFO_FULL
#define BP_MSC_IREG_DATA_FIFO_EMP           13
#define BM_MSC_IREG_DATA_FIFO_EMP           0x2000
#define BF_MSC_IREG_DATA_FIFO_EMP(v)        (((v) & 0x1) << 13)
#define BFM_MSC_IREG_DATA_FIFO_EMP(v)       BM_MSC_IREG_DATA_FIFO_EMP
#define BF_MSC_IREG_DATA_FIFO_EMP_V(e)      BF_MSC_IREG_DATA_FIFO_EMP(BV_MSC_IREG_DATA_FIFO_EMP__##e)
#define BFM_MSC_IREG_DATA_FIFO_EMP_V(v)     BM_MSC_IREG_DATA_FIFO_EMP
#define BP_MSC_IREG_CRC_RES_ERR             12
#define BM_MSC_IREG_CRC_RES_ERR             0x1000
#define BF_MSC_IREG_CRC_RES_ERR(v)          (((v) & 0x1) << 12)
#define BFM_MSC_IREG_CRC_RES_ERR(v)         BM_MSC_IREG_CRC_RES_ERR
#define BF_MSC_IREG_CRC_RES_ERR_V(e)        BF_MSC_IREG_CRC_RES_ERR(BV_MSC_IREG_CRC_RES_ERR__##e)
#define BFM_MSC_IREG_CRC_RES_ERR_V(v)       BM_MSC_IREG_CRC_RES_ERR
#define BP_MSC_IREG_CRC_READ_ERR            11
#define BM_MSC_IREG_CRC_READ_ERR            0x800
#define BF_MSC_IREG_CRC_READ_ERR(v)         (((v) & 0x1) << 11)
#define BFM_MSC_IREG_CRC_READ_ERR(v)        BM_MSC_IREG_CRC_READ_ERR
#define BF_MSC_IREG_CRC_READ_ERR_V(e)       BF_MSC_IREG_CRC_READ_ERR(BV_MSC_IREG_CRC_READ_ERR__##e)
#define BFM_MSC_IREG_CRC_READ_ERR_V(v)      BM_MSC_IREG_CRC_READ_ERR
#define BP_MSC_IREG_CRC_WRITE_ERR           10
#define BM_MSC_IREG_CRC_WRITE_ERR           0x400
#define BF_MSC_IREG_CRC_WRITE_ERR(v)        (((v) & 0x1) << 10)
#define BFM_MSC_IREG_CRC_WRITE_ERR(v)       BM_MSC_IREG_CRC_WRITE_ERR
#define BF_MSC_IREG_CRC_WRITE_ERR_V(e)      BF_MSC_IREG_CRC_WRITE_ERR(BV_MSC_IREG_CRC_WRITE_ERR__##e)
#define BFM_MSC_IREG_CRC_WRITE_ERR_V(v)     BM_MSC_IREG_CRC_WRITE_ERR
#define BP_MSC_IREG_TIMEOUT_RES             9
#define BM_MSC_IREG_TIMEOUT_RES             0x200
#define BF_MSC_IREG_TIMEOUT_RES(v)          (((v) & 0x1) << 9)
#define BFM_MSC_IREG_TIMEOUT_RES(v)         BM_MSC_IREG_TIMEOUT_RES
#define BF_MSC_IREG_TIMEOUT_RES_V(e)        BF_MSC_IREG_TIMEOUT_RES(BV_MSC_IREG_TIMEOUT_RES__##e)
#define BFM_MSC_IREG_TIMEOUT_RES_V(v)       BM_MSC_IREG_TIMEOUT_RES
#define BP_MSC_IREG_TIMEOUT_READ            8
#define BM_MSC_IREG_TIMEOUT_READ            0x100
#define BF_MSC_IREG_TIMEOUT_READ(v)         (((v) & 0x1) << 8)
#define BFM_MSC_IREG_TIMEOUT_READ(v)        BM_MSC_IREG_TIMEOUT_READ
#define BF_MSC_IREG_TIMEOUT_READ_V(e)       BF_MSC_IREG_TIMEOUT_READ(BV_MSC_IREG_TIMEOUT_READ__##e)
#define BFM_MSC_IREG_TIMEOUT_READ_V(v)      BM_MSC_IREG_TIMEOUT_READ
#define BP_MSC_IREG_SDIO                    7
#define BM_MSC_IREG_SDIO                    0x80
#define BF_MSC_IREG_SDIO(v)                 (((v) & 0x1) << 7)
#define BFM_MSC_IREG_SDIO(v)                BM_MSC_IREG_SDIO
#define BF_MSC_IREG_SDIO_V(e)               BF_MSC_IREG_SDIO(BV_MSC_IREG_SDIO__##e)
#define BFM_MSC_IREG_SDIO_V(v)              BM_MSC_IREG_SDIO
#define BP_MSC_IREG_TXFIFO_WR_REQ           6
#define BM_MSC_IREG_TXFIFO_WR_REQ           0x40
#define BF_MSC_IREG_TXFIFO_WR_REQ(v)        (((v) & 0x1) << 6)
#define BFM_MSC_IREG_TXFIFO_WR_REQ(v)       BM_MSC_IREG_TXFIFO_WR_REQ
#define BF_MSC_IREG_TXFIFO_WR_REQ_V(e)      BF_MSC_IREG_TXFIFO_WR_REQ(BV_MSC_IREG_TXFIFO_WR_REQ__##e)
#define BFM_MSC_IREG_TXFIFO_WR_REQ_V(v)     BM_MSC_IREG_TXFIFO_WR_REQ
#define BP_MSC_IREG_RXFIFO_RD_REQ           5
#define BM_MSC_IREG_RXFIFO_RD_REQ           0x20
#define BF_MSC_IREG_RXFIFO_RD_REQ(v)        (((v) & 0x1) << 5)
#define BFM_MSC_IREG_RXFIFO_RD_REQ(v)       BM_MSC_IREG_RXFIFO_RD_REQ
#define BF_MSC_IREG_RXFIFO_RD_REQ_V(e)      BF_MSC_IREG_RXFIFO_RD_REQ(BV_MSC_IREG_RXFIFO_RD_REQ__##e)
#define BFM_MSC_IREG_RXFIFO_RD_REQ_V(v)     BM_MSC_IREG_RXFIFO_RD_REQ
#define BP_MSC_IREG_END_CMD_RES             2
#define BM_MSC_IREG_END_CMD_RES             0x4
#define BF_MSC_IREG_END_CMD_RES(v)          (((v) & 0x1) << 2)
#define BFM_MSC_IREG_END_CMD_RES(v)         BM_MSC_IREG_END_CMD_RES
#define BF_MSC_IREG_END_CMD_RES_V(e)        BF_MSC_IREG_END_CMD_RES(BV_MSC_IREG_END_CMD_RES__##e)
#define BFM_MSC_IREG_END_CMD_RES_V(v)       BM_MSC_IREG_END_CMD_RES
#define BP_MSC_IREG_PRG_DONE                1
#define BM_MSC_IREG_PRG_DONE                0x2
#define BF_MSC_IREG_PRG_DONE(v)             (((v) & 0x1) << 1)
#define BFM_MSC_IREG_PRG_DONE(v)            BM_MSC_IREG_PRG_DONE
#define BF_MSC_IREG_PRG_DONE_V(e)           BF_MSC_IREG_PRG_DONE(BV_MSC_IREG_PRG_DONE__##e)
#define BFM_MSC_IREG_PRG_DONE_V(v)          BM_MSC_IREG_PRG_DONE
#define BP_MSC_IREG_DATA_TRAN_DONE          0
#define BM_MSC_IREG_DATA_TRAN_DONE          0x1
#define BF_MSC_IREG_DATA_TRAN_DONE(v)       (((v) & 0x1) << 0)
#define BFM_MSC_IREG_DATA_TRAN_DONE(v)      BM_MSC_IREG_DATA_TRAN_DONE
#define BF_MSC_IREG_DATA_TRAN_DONE_V(e)     BF_MSC_IREG_DATA_TRAN_DONE(BV_MSC_IREG_DATA_TRAN_DONE__##e)
#define BFM_MSC_IREG_DATA_TRAN_DONE_V(v)    BM_MSC_IREG_DATA_TRAN_DONE

#define REG_MSC_CMD(_n1)    jz_reg(MSC_CMD(_n1))
#define JA_MSC_CMD(_n1)     (((_n1) == 0 ? 0xb0021000 : (_n1) == 1 ? 0xb0022000 : 0xb0023000) + 0x2c)
#define JT_MSC_CMD(_n1)     JIO_8_RW
#define JN_MSC_CMD(_n1)     MSC_CMD
#define JI_MSC_CMD(_n1)     (_n1)

#define REG_MSC_ARG(_n1)    jz_reg(MSC_ARG(_n1))
#define JA_MSC_ARG(_n1)     (((_n1) == 0 ? 0xb0021000 : (_n1) == 1 ? 0xb0022000 : 0xb0023000) + 0x30)
#define JT_MSC_ARG(_n1)     JIO_32_RW
#define JN_MSC_ARG(_n1)     MSC_ARG
#define JI_MSC_ARG(_n1)     (_n1)

#define REG_MSC_RES(_n1)    jz_reg(MSC_RES(_n1))
#define JA_MSC_RES(_n1)     (((_n1) == 0 ? 0xb0021000 : (_n1) == 1 ? 0xb0022000 : 0xb0023000) + 0x34)
#define JT_MSC_RES(_n1)     JIO_16_RW
#define JN_MSC_RES(_n1)     MSC_RES
#define JI_MSC_RES(_n1)     (_n1)

#define REG_MSC_RXFIFO(_n1) jz_reg(MSC_RXFIFO(_n1))
#define JA_MSC_RXFIFO(_n1)  (((_n1) == 0 ? 0xb0021000 : (_n1) == 1 ? 0xb0022000 : 0xb0023000) + 0x38)
#define JT_MSC_RXFIFO(_n1)  JIO_32_RW
#define JN_MSC_RXFIFO(_n1)  MSC_RXFIFO
#define JI_MSC_RXFIFO(_n1)  (_n1)

#define REG_MSC_TXFIFO(_n1) jz_reg(MSC_TXFIFO(_n1))
#define JA_MSC_TXFIFO(_n1)  (((_n1) == 0 ? 0xb0021000 : (_n1) == 1 ? 0xb0022000 : 0xb0023000) + 0x3c)
#define JT_MSC_TXFIFO(_n1)  JIO_32_RW
#define JN_MSC_TXFIFO(_n1)  MSC_TXFIFO
#define JI_MSC_TXFIFO(_n1)  (_n1)

#define REG_MSC_LPM(_n1)        jz_reg(MSC_LPM(_n1))
#define JA_MSC_LPM(_n1)         (((_n1) == 0 ? 0xb0021000 : (_n1) == 1 ? 0xb0022000 : 0xb0023000) + 0x40)
#define JT_MSC_LPM(_n1)         JIO_32_RW
#define JN_MSC_LPM(_n1)         MSC_LPM
#define JI_MSC_LPM(_n1)         (_n1)
#define BP_MSC_LPM_LPM          0
#define BM_MSC_LPM_LPM          0x1
#define BF_MSC_LPM_LPM(v)       (((v) & 0x1) << 0)
#define BFM_MSC_LPM_LPM(v)      BM_MSC_LPM_LPM
#define BF_MSC_LPM_LPM_V(e)     BF_MSC_LPM_LPM(BV_MSC_LPM_LPM__##e)
#define BFM_MSC_LPM_LPM_V(v)    BM_MSC_LPM_LPM

#endif /* __HEADERGEN_MSC_H__*/
