<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:29:51.2951</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.11.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7022172</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>3차원 메모리 어레이에서의 메모리 셀 보호층</inventionTitle><inventionTitleEng>MEMORY CELL PROTECTIVE LAYERS IN A THREE-DIMENSIONAL MEMORY ARRAY</inventionTitleEng><openDate>2025.08.04</openDate><openNumber>10-2025-0117410</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.07.02</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.07.02</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2024.01.01)</ipcDate><ipcNumber>H10N 70/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10N 70/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 63/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 3차원 메모리 어레이의 메모리 셀 보호층을 위한 방법, 시스템 및 디바이스가 기재된다. 메모리 디바이스는 3차원 아키텍처로 배열된 메모리 어레이의 메모리 셀에 대한 액세스를 지원할 수 있다. 3차원 아키텍처는 유전체 물질의 레벨에 의해 분리된 메모리 셀의 레벨을 포함할 수 있어서, 메모리 셀은 유전체 물질 사이에 형성된다. 주어진 메모리 셀과 유전체 물질 사이에서 확산을 방지하거나 감소시키기 위해, 배리어 물질이 메모리 셀을 형성하기 전에 유전체 물질 상에 형성될 수 있다. 배리어 물질은 메모리 셀과 유전체 물질 사이에 위치될 수 있으며, 이는 물질 확산을 방지하거나 감소시킬 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.06.13</internationOpenDate><internationOpenNumber>WO2024123561</internationOpenNumber><internationalApplicationDate>2023.11.28</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/081307</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 방법으로서,제1 물질의 층 및 유전체 물질의 층을 포함하는 층들의 스택을 기판 위에 형성하는 단계;상기 제1 물질의 층의 일부를 제거하는 단계로서, 상기 유전체 물질의 제1 층과 상기 유전체 물질의 제2 층 사이의 캐비티가 상기 제거에 적어도 부분적으로 기초하여 형성되는, 상기 제거하는 단계;상기 캐비티에서 붕소를 포함하는 배리어 물질을 형성하는 단계로서, 상기 배리어 물질은 상기 유전체 물질의 제1 층의 제1 표면 및 상기 유전체 물질의 제2 층의 제2 표면 상에 형성되는, 상기 배리어 물질을 형성하는 단계; 및상기 유전체 물질의 제1 층의 제1 표면 상의 배리어 물질과 상기 유전체 물질의 제2 층의 제2 표면 상의 배리어 물질 사이에 메모리 셀을 형성하는 단계로서, 상기 메모리 셀은 상기 배리어 물질에 적어도 부분적으로 기초하여 상기 유전체 물질로부터 격리되는, 상기 메모리 셀을 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 배리어 물질을 형성하는 단계는,상기 제1 표면 및 상기 제2 표면 상에 상기 캐비티에 있는 붕소를 포함하는 제2 물질을 증착하는 단계; 및상기 캐비티에서 플라즈마 절차를 수행하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 제2 물질을 증착하는 단계는 상기 플라즈마 절차를 수행하는 단계와 동시에 수행되는, 방법.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서, 상기 플라즈마 절차를 수행하는 단계는,상기 배리어 물질을 형성하기 위하여 상기 플라즈마 절차와 연관된 질소를 상기 제2 물질과 결합하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 배리어 물질을 형성하는 단계는,상기 캐비티에서 붕소를 포함하는 증기를 형성하는 단계; 및플라즈마로 상기 증기를 여기시키는 단계로서, 상기 플라즈마는 상기 증기와 반응하여 상기 여기에 적어도 부분적으로 기초하여 상기 배리어 물질을 형성하는, 상기 증기를 여기시키는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 제1 물질의 층을 제거하는 것에 적어도 부분적으로 기초하여 제1 전극 및 제2 전극을 형성하는 단계를 더 포함하며,상기 배리어 물질을 형성하는 단계는 상기 제1 전극의 제3 표면 및 상기 제2 전극의 제4 표면 상에 상기 배리어 물질을 형성하는 단계를 포함하며,상기 메모리 셀을 형성하는 단계는 상기 제1 전극의 제3 표면 상의 배리어 물질과 상기 제2 전극의 제4 표면 상의 배리어 물질 사이에 상기 메모리 셀을 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 유전체 물질의 상기 제1 층의 상기 제1 표면 또는 상기 유전체 물질의 상기 제2 층의 상기 제2 표면 상의 상기 배리어 물질의 제1 두께는 상기 제1 전극의 상기 제3 표면 상 및 상기 제2 전극의 상기 제4 표면 상의 상기 배리어 물질의 제2 두께보다 두꺼운, 방법.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 배리어 물질의 상기 제2 두께에 적어도 부분적으로 기초하여, 상기 제1 전극은 상기 메모리 셀을 워드 라인과 결합하고, 상기 제2 전극은 상기 메모리 셀에 액세스하는 것과 연관된 필라(pillar)와 상기 메모리 셀을 결합하는, 방법.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 유전체 물질의 상기 제1 층의 상기 제1 표면 상의 상기 배리어 물질 상에 그리고 상기 유전체 물질의 상기 제2 층의 상기 제2 표면 상의 상기 배리어 물질 상에 제2 배리어 물질을 형성하는 단계로서, 질화규소를 포함하는 상기 제2 배리어 물질을 형성하는 단계; 및상기 유전체 물질의 상기 제1 층의 상기 제1 표면 상의 상기 제2 배리어 물질과 상기 유전체 물질의 상기 제2 층의 상기 제2 표면 상의 상기 제2 배리어 물질 사이에 상기 메모리 셀을 형성하는 단계로서, 상기 메모리 셀은 상기 배리어 물질과 상기 제2 배리어 물질에 적어도 부분적으로 기초하여 상기 유전체 물질로부터 격리되는, 상기 메모리 셀을 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 상기 배리어 물질은 질화붕소를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서, 상기 제1 물질의 층들의 각각은 상기 유전체 물질의 각각의 층에 의해 서로 분리되는, 방법.</claim></claimInfo><claimInfo><claim>12. 방법으로서,층들의 스택을 기판 위에 형성하는 단계로서, 제1 물질 및 유전체 물질의 층들을 포함하는 상기 층들의 스택을 기판 위에 형성하는 단계;상기 제1 물질의 층의 일부를 제거하는 단계로서, 상기 유전체 물질의 제1 층과 상기 유전체 물질의 제2 층 사이의 캐비티가 상기 제거에 적어도 부분적으로 기초하여 형성되는, 상기 제거하는 단계;상기 유전체 물질의 상기 제1 층의 제1 표면과 상기 유전체 물질의 상기 제2 층의 제2 표면 둘 다를, 붕소를 포함하는 제2 물질로 도핑하는 단계; 및상기 유전체 물질의 상기 제1 층의 도핑된 제1 표면과 상기 유전체 물질의 상기 제2 층의 도핑된 제2 표면 사이에 메모리 셀을 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 상기 유전체 물질의 상기 제1 층의 상기 제1 표면과 상기 유전체 물질의 상기 제2 층의 상기 제2 표면 둘 다를 제2 물질로 도핑하는 단계는,상기 유전체 물질의 상기 제1 층의 상기 제1 표면 및 상기 유전체 물질의 상기 제2 층의 상기 제2 표면 상에 상기 제2 물질을 증착하는 단계; 및상기 유전체 물질의 상기 제1 층의 상기 제1 표면 및 상기 유전체 물질의 상기 제2 층의 상기 제2 표면 내로 상기 제2 물질을 확산시키는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 제2 물질을 확산시키는 단계는 급속 열 어닐링 절차, 레이저 처리, 마이크로파 처리, 또는 이들의 임의의 조합을 수행하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 제12항에 있어서,상기 유전체 물질의 상기 제1 층의 상기 도핑된 제1 표면 위에 그리고 상기 유전체 물질의 상기 제2 층의 상기 도핑된 제2 표면 위에 붕소를 포함하는 배리어 물질을 형성하는 단계를 더 포함하며, 상기 메모리 셀은 상기 배리어 물질에 적어도 부분적으로 기초하여 상기 유전체 물질로부터 격리되는, 방법.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 배리어 물질을 형성하는 단계는,상기 캐비티에서 플라즈마 절차를 수행하는 단계를 포함하며, 상기 플라즈마 절차와 연관된 질소는 상기 도핑 및 상기 플라즈마 절차의 수행에 적어도 부분적으로 기초하여 상기 제2 물질과 결합되어 상기 배리어 물질을 형성하는, 방법.</claim></claimInfo><claimInfo><claim>17. 제15항에 있어서, 상기 배리어 물질은 질화붕소, 또는 실리콘 붕소 질화물, 게르마늄, 알루미늄, 1종 이상의 도핑된 전이 금속, 또는 이들의 임의의 조합을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>18. 제12항에 있어서,상기 제1 물질의 층의 제거에 적어도 부분적으로 기초하여 제1 전극 및 제2 전극을 형성하는 단계; 및상기 제1 전극의 제3 표면 및 상기 제2 전극의 제4 표면을 상기 제2 물질로 도핑하는 단계를 더 포함하되, 상기 메모리 셀을 형성하는 단계는 상기 제1 전극의 제3 표면과 상기 제2 전극의 제4 표면 사이에 상기 메모리 셀을 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>19. 장치로서,기판 위에 배열되고 유전체 물질의 복수의 층 중 각각의 층에 의해 서로 분리되는 복수의 레벨의 메모리 어레이;상기 복수의 레벨의 메모리 어레이를 통해 제1 방향으로 연장되는 필라로서, 상기 복수의 레벨 중 각각의 레벨에서, 상기 메모리 어레이의 하나 이상의 메모리 셀이 각각의 워드 라인 및 상기 필라와 결합되는, 상기 필라; 및붕소를 포함하고 각각의 메모리 셀과 상기 유전체 물질의 각각의 층 사이에 위치되는 배리어 물질로서, 상기 각각의 메모리 셀은 상기 유전체 물질의 각각의 층들 사이에 위치되고, 상기 각각의 메모리 셀은 상기 배리어 물질에 적어도 부분적으로 기초하여 상기 유전체 물질로부터 격리되는, 상기 배리어 물질을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 유전체 물질의 각각의 층은 붕소를 포함하는 제2 물질로 도핑된 표면을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>21. 제19항에 있어서,상기 각각의 메모리 셀과 각각의 워드 라인 사이의 제1 전극; 및상기 각각의 메모리 셀과 상기 필라 사이의 제2 전극으로서, 상기 배리어 물질은 상기 각각의 메모리 셀과 상기 각각의 메모리 셀이 위치되는 상기 제1 전극 및 상기 제2 전극의 각각 사이에 위치되는, 상기 제2 전극을 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>22. 제21항에 있어서, 각각의 메모리 셀과 상기 유전체 물질의 각각의 층 사이에 위치된 상기 배리어 물질의 제1 두께는 상기 각각의 메모리 셀과 상기 제1 전극 또는 상기 제2 전극 사이에 위치된 상기 배리어 물질의 제2 두께보다 큰, 장치.</claim></claimInfo><claimInfo><claim>23. 제19항에 있어서, 상기 각각의 메모리 셀과 상기 배리어 물질 사이에 위치된 제2 배리어 물질을 더 포함하되, 각각의 메모리 셀은 상기 배리어 물질 및 상기 제2 배리어 물질에 적어도 부분적으로 기초하여 상기 유전체 물질로부터 격리되는, 장치.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서, 상기 제2 배리어 물질은 질화규소를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>25. 제19항에 있어서, 상기 배리어 물질은 질화붕소, 실리콘 붕소 질화물, 게르마늄, 알루미늄, 1종 이상의 도핑된 전이 금속, 또는 이들의 임의의 조합을 포함하는, 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 아이다호, 보이세, 사우스 페더럴 웨이 ****</address><code>520020082411</code><country>미국</country><engName>MICRON TECHNOLOGY, INC.</engName><name>마이크론 테크놀로지, 인크</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국, 아이다호 *****-*...</address><code> </code><country>미국</country><engName>GOOD, Farrell, M.</engName><name>굿, 패럴, 엠.</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 논현로**길 **, 한양빌딩 (도곡동)</address><code>920001000054</code><country>대한민국</country><engName>HANYANG PATENT FIRM</engName><name>(유)한양특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.12.05</priorityApplicationDate><priorityApplicationNumber>63/430,272</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.11.27</priorityApplicationDate><priorityApplicationNumber>18/520,377</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.07.02</receiptDate><receiptNumber>1-1-2025-0745608-23</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.07.09</receiptDate><receiptNumber>1-5-2025-0114781-74</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257022172.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93fe118eaf6a2d9404e392904d8c74cf40ce3e382ffef9c5078d5ae170b236e0d0d049b75922d20a61d959f486c0a6955eec1f4802a16cc25a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfafcbc342afaea4d579fa5122f6d4d05b84c45dbf6afbc537dccdebb07aba06a24c368545987ad53ad3f9e676a40bc02bed60d29a66ae95a0</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>