<html>
   <style> pre.code {line-height: 0.5; color: #0000FF; } </style>
   <head>
      <meta http-equiv="Content-Type" content="text/html; charset=UTF-8">
      <title>Технологический маппинг</title>
   </head>
   <body bgcolor="white" text="black" link="#0000FF" vlink="#840084" alink="#0000FF">
      <h3 class="title" style="clear: both"><a name="sectionStart"></a>Технологический маппинг</h3>
      <hr>
      <h3>Назначение</h3>
      <p>Технологический маппинг применяется для трансляции оптимизированного дизайна в базис технологической библиотеки, в котором происходит реализация проекта.</p>
      <p>Например, конвертор из двоичного представления в код Грэя, описанный следующим Verilog кодом:</p>
      <pre class="code">   module ehl_bin2gray</pre>
      <pre class="code">   #(</pre>
      <pre class="code">      parameter WIDTH = 3</pre>
      <pre class="code">   )</pre>
      <pre class="code">   (</pre>
      <pre class="code">      input [WIDTH-1:0] data_bin,</pre>
      <pre class="code">      output [WIDTH-1:0] data_gray</pre>
      <pre class="code">   );</pre>
      <pre class="code">      assign data_gray = (data_bin>>1) ^ data_bin;</pre>
      <pre class="code">   endmodule</pre>
      <p>Транслируется в следующее представление (библиотека <b>ehl.lib</b>):</p>
      <pre class="code">   module ehl_bin2gray</pre>
      <pre class="code">   (</pre>
      <pre class="code">      data_bin,</pre>
      <pre class="code">      data_gray</pre>
      <pre class="code">   );</pre>
      <pre class="code">   // total number of IO: 6</pre>
      <pre class="code">     input [2:0] data_bin;</pre>
      <pre class="code">     output [2:0] data_gray;</pre>
      <pre class="code">   </pre>
      <pre class="code">     wire n1,n2,n3,n4,n5;</pre>
      <pre class="code">   </pre>
      <pre class="code">   </pre>
      <pre class="code">   XOR2 c2(.A(data_bin[2]),.B(data_bin[1]),.Q(data_gray[1]));</pre>
      <pre class="code">   XOR2 c1(.A(data_bin[1]),.B(data_bin[0]),.Q(data_gray[0]));</pre>
      <pre class="code">   endmodule</pre>

      <h3>Тестовая библиотека</h3>
      <p>
         В составе дистрибутива <b>$ESHELL_HOME/ehl/share/src/lib/</b> располагается тестовая технологическая библиотека <b>ehl</b>.
         Она представлена в виде RTL совместимой verilog-модели и Liberty описания.
         В составе библиотеки находится необходимый минимум элементов, требуемых для проведения оценки аппаратных ресурсов дизайна.
      </p>

      <h3>Алгоритм</h3>
      <p>1. Построение библиотеки триггеров, применимых для маппинга.</p>
      <p>2. Построение библиотеки комбинаторных элементов (1 функциональный выход, 1-6 входов. <b style="color: #FF0000">Ограничение на использование элементов с более чем 6 входами является внутренним ограничением программы.</b>).</p>
      <p><b style="color: #FF0000">В данный момент не поддерживаются скановые триггеры, триггеры с двумя выводами, синхронным сбросом.</b></p>
      <p>3. Построение полного базиса функциональных 2-входовых элементов из 2-AND, 2-OR, имеющихся в наличии.</p>
      <p><b style="color: #FF0000">В данный момент не маппируются комбинаторные петли.</b></p>
      <p>
	     4. Для каждого модуля (начиная с верхнего) производится маппинг триггеров, а затем комбинаторной логики.
		 Поскольку маппинг ограничен интерфейсом модуля, полученный результат может быть не оптимальным.
		 В некоторых случаях <b>ungroup</b> модуля может давать лучший результат.
		 После оптимизации задержек происходит исправление нарушений правил проектирования: input transition и output capacitance.
	  </p>
      <p>5. Если какие-либо конструкции дизайна не удалось мапировать в базис технологической библиотеки, для них остаются примитивы.</p>

<br class="table-break"></body></html>
