MAX30102_REG_FIFO_CONFIG,VAR_0
MAX30102_REG_FIFO_CONFIG_AFULL,VAR_1
MAX30102_REG_FIFO_CONFIG_AVG_4SAMPLES,VAR_2
MAX30102_REG_FIFO_CONFIG_AVG_SHIFT,VAR_3
MAX30102_REG_INT_ENABLE,VAR_4
MAX30102_REG_INT_ENABLE_FIFO_EN,VAR_5
MAX30102_REG_INT_ENABLE_MASK,VAR_6
MAX30102_REG_SPO2_CONFIG,VAR_7
MAX30102_REG_SPO2_CONFIG_ADC_4096_STEPS,VAR_8
MAX30102_REG_SPO2_CONFIG_ADC_MASK_SHIFT,VAR_9
MAX30102_REG_SPO2_CONFIG_PULSE_411_US,VAR_10
MAX30102_REG_SPO2_CONFIG_SR_400HZ,VAR_11
MAX30102_REG_SPO2_CONFIG_SR_MASK_SHIFT,VAR_12
max30102_led_init,FUNC_0
regmap_update_bits,FUNC_1
regmap_write,FUNC_2
max30102_chip_init,FUNC_3
data,VAR_13
ret,VAR_14
