+ 通用硬件描述语言，适合于系统级（system）、算法级（alogrithem）、寄存器传输级（RTL）、逻辑级（logic）、门级（gate）、电路开关级（switch）设计，***System Verilog***适用于特大型的IP系统设计以及验证

+ 设计的基本概念：

  + ***自顶向下（Top-Down）***的设计，从系统设计入手，从顶层进行功能划分和结构设计，实现模块化设计；

  

