# ðŸ‡¬ðŸ‡§ Logic Circuit Design - Final Project A.Y. 2021/22
The project is about the design and sythesis of an hardware component in VHDL. The project was developed following a specification document and the final design is detailed in a report.

* <b>Prof:</b> William Fornaciari
* <b>Grade:</b> 30/30 cum laude

# ðŸ‡®ðŸ‡¹ Reti Logiche - Progetto Finale A.A. 2021/22
Il progetto prevede il design e la sintesi di un component hardware in VHDL. Il progetto Ã¨ stato sviluppato secondo quanto riportato nel documento di specifica e il design finale Ã¨ dettagliato nella relazione.

* <b>Prof:</b> William Fornaciari
* <b>Grade:</b> 30/30 e lode
