# Síntese do Pseudo-Random Number Generator (RNG) em VHDL no FPGA

## Introdução

Aqui ocorre a implementação do periférico **gerador de números pseudoaleatórios (Pseudo-RNG)** no **FPGA**, foi utilizado o software quartus da Intel e a placa **DE10-Lite**.

O objetivo é validar o funcionamento do **periférico PSEUDO-RNG** no FPGA, utilizando suas chaves como interface.


<img src="../imagens/periferico_FPGA.mp4" title="" alt="Validaçaão do periférico" data-align="center">



