Fitter report for SerialDumper
Fri Apr 14 01:52:32 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Apr 14 01:52:32 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; SerialDumper                                    ;
; Top-level Entity Name              ; SerialDumper                                    ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C25E144C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 562 / 24,624 ( 2 % )                            ;
;     Total combinational functions  ; 557 / 24,624 ( 2 % )                            ;
;     Dedicated logic registers      ; 266 / 24,624 ( 1 % )                            ;
; Total registers                    ; 266                                             ;
; Total pins                         ; 39 / 83 ( 47 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C25E144C8                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; mem_CLK  ; Missing drive strength ;
+----------+------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 921 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 921 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 917     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 4       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Users/Kasami/Documents/HeikouBox/configs/SerialDumper/output_files/SerialDumper.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 562 / 24,624 ( 2 % ) ;
;     -- Combinational with no register       ; 296                  ;
;     -- Register only                        ; 5                    ;
;     -- Combinational with a register        ; 261                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 254                  ;
;     -- 3 input functions                    ; 108                  ;
;     -- <=2 input functions                  ; 195                  ;
;     -- Register only                        ; 5                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 452                  ;
;     -- arithmetic mode                      ; 105                  ;
;                                             ;                      ;
; Total registers*                            ; 266 / 24,964 ( 1 % ) ;
;     -- Dedicated logic registers            ; 266 / 24,624 ( 1 % ) ;
;     -- I/O registers                        ; 0 / 340 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 40 / 1,539 ( 3 % )   ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 39 / 83 ( 47 % )     ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 2                    ;
; M9Ks                                        ; 0 / 66 ( 0 % )       ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )      ;
; PLLs                                        ; 1 / 4 ( 25 % )       ;
; Global clocks                               ; 2 / 20 ( 10 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%         ;
; Peak interconnect usage (total/H/V)         ; 3% / 3% / 4%         ;
; Maximum fan-out                             ; 227                  ;
; Highest non-global fan-out                  ; 68                   ;
; Total fan-out                               ; 2547                 ;
; Average fan-out                             ; 2.75                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 562 / 24624 ( 2 % ) ; 0 / 24624 ( 0 % )              ;
;     -- Combinational with no register       ; 296                 ; 0                              ;
;     -- Register only                        ; 5                   ; 0                              ;
;     -- Combinational with a register        ; 261                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 254                 ; 0                              ;
;     -- 3 input functions                    ; 108                 ; 0                              ;
;     -- <=2 input functions                  ; 195                 ; 0                              ;
;     -- Register only                        ; 5                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 452                 ; 0                              ;
;     -- arithmetic mode                      ; 105                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 266                 ; 0                              ;
;     -- Dedicated logic registers            ; 266 / 24624 ( 1 % ) ; 0 / 24624 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 40 / 1539 ( 3 % )   ; 0 / 1539 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 39                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )     ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )       ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 1 / 24 ( 4 % )      ; 1 / 24 ( 4 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 245                 ; 1                              ;
;     -- Registered Input Connections         ; 226                 ; 0                              ;
;     -- Output Connections                   ; 17                  ; 229                            ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2544                ; 233                            ;
;     -- Registered Connections               ; 1428                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 32                  ; 230                            ;
;     -- hard_block:auto_generated_inst       ; 230                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 2                   ; 1                              ;
;     -- Output Ports                         ; 21                  ; 2                              ;
;     -- Bidir Ports                          ; 16                  ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                  ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk_28 ; 126   ; 7        ; 25           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; rx     ; 25    ; 2        ; 0            ; 16           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; mem_A[0]  ; 8     ; 1        ; 0            ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_A[10] ; 28    ; 2        ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_A[11] ; 100   ; 6        ; 53           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_A[1]  ; 7     ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_A[2]  ; 6     ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_A[3]  ; 4     ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_A[4]  ; 119   ; 7        ; 38           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_A[5]  ; 114   ; 7        ; 45           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_A[6]  ; 112   ; 7        ; 47           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_A[7]  ; 110   ; 7        ; 51           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_A[8]  ; 103   ; 6        ; 53           ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_A[9]  ; 105   ; 6        ; 53           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_BA[0] ; 31    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_BA[1] ; 30    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_CAS   ; 144   ; 8        ; 1            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_CLK   ; 99    ; 6        ; 53           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_LDQM  ; 142   ; 8        ; 3            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_RAS   ; 32    ; 2        ; 0            ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_UDQM  ; 98    ; 6        ; 53           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_WE    ; 143   ; 8        ; 1            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx        ; 13    ; 1        ; 0            ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+---------------------------------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                        ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+---------------------------------------------+---------------------+
; mem_D[0]  ; 121   ; 7        ; 34           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_controller:memory|Equal1~1 (inverted) ; -                   ;
; mem_D[10] ; 104   ; 6        ; 53           ; 22           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_controller:memory|Equal1~1 (inverted) ; -                   ;
; mem_D[11] ; 101   ; 6        ; 53           ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_controller:memory|Equal1~1 (inverted) ; -                   ;
; mem_D[12] ; 111   ; 7        ; 49           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_controller:memory|Equal1~1 (inverted) ; -                   ;
; mem_D[13] ; 113   ; 7        ; 45           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_controller:memory|Equal1~1 (inverted) ; -                   ;
; mem_D[14] ; 115   ; 7        ; 45           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_controller:memory|Equal1~1 (inverted) ; -                   ;
; mem_D[15] ; 120   ; 7        ; 38           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_controller:memory|Equal1~1 (inverted) ; -                   ;
; mem_D[1]  ; 125   ; 7        ; 29           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_controller:memory|Equal1~1 (inverted) ; -                   ;
; mem_D[2]  ; 132   ; 8        ; 20           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_controller:memory|Equal1~1 (inverted) ; -                   ;
; mem_D[3]  ; 133   ; 8        ; 20           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_controller:memory|Equal1~1 (inverted) ; -                   ;
; mem_D[4]  ; 135   ; 8        ; 18           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_controller:memory|Equal1~1 (inverted) ; -                   ;
; mem_D[5]  ; 136   ; 8        ; 18           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_controller:memory|Equal1~1 (inverted) ; -                   ;
; mem_D[6]  ; 137   ; 8        ; 16           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_controller:memory|Equal1~1 (inverted) ; -                   ;
; mem_D[7]  ; 141   ; 8        ; 7            ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_controller:memory|Equal1~1 (inverted) ; -                   ;
; mem_D[8]  ; 87    ; 5        ; 53           ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_controller:memory|Equal1~1 (inverted) ; -                   ;
; mem_D[9]  ; 106   ; 6        ; 53           ; 30           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; sdram_controller:memory|Equal1~1 (inverted) ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+---------------------------------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                           ;
+----------+----------------------------------------+------------------------+------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As            ; User Signal Name ; Pin Type                  ;
+----------+----------------------------------------+------------------------+------------------+---------------------------+
; 6        ; DIFFIO_L3n, DATA1, ASDO                ; Use as regular IO      ; mem_A[2]         ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L4p, FLASH_nCE, nCSO            ; Use as regular IO      ; mem_A[0]         ; Dual Purpose Pin          ;
; 9        ; nSTATUS                                ; -                      ; -                ; Dedicated Programming Pin ;
; 12       ; DCLK                                   ; As input tri-stated    ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; 13       ; DATA0                                  ; Use as regular IO      ; tx               ; Dual Purpose Pin          ;
; 14       ; nCONFIG                                ; -                      ; -                ; Dedicated Programming Pin ;
; 21       ; nCE                                    ; -                      ; -                ; Dedicated Programming Pin ;
; 87       ; DIFFIO_R9p, DEV_CLRn                   ; Use as regular IO      ; mem_D[8]         ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                              ; -                      ; -                ; Dedicated Programming Pin ;
; 94       ; MSEL0                                  ; -                      ; -                ; Dedicated Programming Pin ;
; 96       ; MSEL1                                  ; -                      ; -                ; Dedicated Programming Pin ;
; 97       ; MSEL2                                  ; -                      ; -                ; Dedicated Programming Pin ;
; 97       ; MSEL3                                  ; -                      ; -                ; Dedicated Programming Pin ;
; 98       ; DIFFIO_R5n, INIT_DONE                  ; Use as regular IO      ; mem_UDQM         ; Dual Purpose Pin          ;
; 99       ; DIFFIO_R5p, CRC_ERROR                  ; Use as regular IO      ; mem_CLK          ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R4n, nCEO                       ; Use as programming pin ; mem_D[11]        ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R4p, CLKUSR                     ; Use as regular IO      ; mem_A[8]         ; Dual Purpose Pin          ;
; 106      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5 ; Use as regular IO      ; mem_D[9]         ; Dual Purpose Pin          ;
; 120      ; DIFFIO_T19n, PADD1                     ; Use as regular IO      ; mem_D[15]        ; Dual Purpose Pin          ;
; 121      ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO      ; mem_D[0]         ; Dual Purpose Pin          ;
; 125      ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO      ; mem_D[1]         ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2                     ; Use as regular IO      ; mem_D[2]         ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3                     ; Use as regular IO      ; mem_D[3]         ; Dual Purpose Pin          ;
; 135      ; DIFFIO_T9p, DATA4                      ; Use as regular IO      ; mem_D[4]         ; Dual Purpose Pin          ;
; 137      ; DATA5                                  ; Use as regular IO      ; mem_D[6]         ; Dual Purpose Pin          ;
; 142      ; DATA12, DQS1T/CQ1T#,CDPCLK7            ; Use as regular IO      ; mem_LDQM         ; Dual Purpose Pin          ;
+----------+----------------------------------------+------------------------+------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 10 ( 60 % )  ; 3.3V          ; --           ;
; 2        ; 5 / 7 ( 71 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 10 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 13 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 1 / 10 ( 10 % )  ; 3.3V          ; --           ;
; 6        ; 8 / 10 ( 80 % )  ; 3.3V          ; --           ;
; 7        ; 11 / 12 ( 92 % ) ; 3.3V          ; --           ;
; 8        ; 9 / 11 ( 82 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ; 5          ; 1        ; mem_A[3]                        ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 7          ; 1        ; mem_A[2]                        ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ; 8          ; 1        ; mem_A[1]                        ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 9          ; 1        ; mem_A[0]                        ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 11         ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 17         ; 1        ; ~ALTERA_DCLK~ / RESERVED_INPUT  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 13       ; 18         ; 1        ; tx                              ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 19         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 20         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 21         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 18       ; 22         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 23         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 24         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 25         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ; 26         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 27         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 28         ; 2        ; rx                              ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ;            ; 2        ; VCCIO2                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; mem_A[10]                       ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 38         ; 2        ; mem_BA[1]                       ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 40         ; 2        ; mem_BA[0]                       ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 45         ; 2        ; mem_RAS                         ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 35       ;            ; --       ; VCCA1                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 39       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 86         ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 53       ; 87         ; 3        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 54       ; 88         ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 55       ; 89         ; 4        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 56       ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                          ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 66       ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 71       ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ;            ;          ; VCCD_PLL4                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 74       ;            ;          ; GNDA4                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 75       ;            ; --       ; VCCA4                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 76       ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 80       ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 85       ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 143        ; 5        ; mem_D[8]                        ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 148        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 149        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 150        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 151        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 152        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 94       ; 153        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 154        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 155        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 156        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 159        ; 6        ; mem_UDQM                        ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 160        ; 6        ; mem_CLK                         ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 161        ; 6        ; mem_A[11]                       ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 162        ; 6        ; mem_D[11]                       ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 163        ; 6        ; mem_A[8]                        ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 164        ; 6        ; mem_D[10]                       ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 167        ; 6        ; mem_A[9]                        ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 173        ; 6        ; mem_D[9]                        ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                       ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 178        ; 7        ; mem_A[7]                        ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 180        ; 7        ; mem_D[12]                       ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 181        ; 7        ; mem_A[6]                        ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 182        ; 7        ; mem_D[13]                       ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 183        ; 7        ; mem_A[5]                        ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 184        ; 7        ; mem_D[14]                       ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 190        ; 7        ; mem_A[4]                        ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 191        ; 7        ; mem_D[15]                       ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 197        ; 7        ; mem_D[0]                        ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 205        ; 7        ; mem_D[1]                        ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 209        ; 7        ; clk_28                          ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 210        ; 7        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 128      ; 211        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 129      ; 212        ; 8        ; GND+                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 130      ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 218        ; 8        ; mem_D[2]                        ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 219        ; 8        ; mem_D[3]                        ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 221        ; 8        ; mem_D[4]                        ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 224        ; 8        ; mem_D[5]                        ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 227        ; 8        ; mem_D[6]                        ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ;          ; VCCINT                          ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 139      ;            ; 8        ; VCCIO8                          ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 239        ; 8        ; mem_D[7]                        ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 242        ; 8        ; mem_LDQM                        ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 245        ; 8        ; mem_WE                          ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 246        ; 8        ; mem_CAS                         ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                ;
+-------------------------------+----------------------------------------------------------------------------+
; Name                          ; altpll0:mempll|altpll:altpll_component|altpll0_altpll1:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------+
; SDC pin name                  ; mempll|altpll_component|auto_generated|pll1                                ;
; PLL mode                      ; Normal                                                                     ;
; Compensate clock              ; clock0                                                                     ;
; Compensated input/output pins ; --                                                                         ;
; Switchover type               ; --                                                                         ;
; Input frequency 0             ; 28.38 MHz                                                                  ;
; Input frequency 1             ; --                                                                         ;
; Nominal PFD frequency         ; 9.5 MHz                                                                    ;
; Nominal VCO frequency         ; 699.8 MHz                                                                  ;
; VCO post scale K counter      ; --                                                                         ;
; VCO frequency control         ; Auto                                                                       ;
; VCO phase shift step          ; 178 ps                                                                     ;
; VCO multiply                  ; --                                                                         ;
; VCO divide                    ; --                                                                         ;
; Freq min lock                 ; 24.33 MHz                                                                  ;
; Freq max lock                 ; 52.72 MHz                                                                  ;
; M VCO Tap                     ; 0                                                                          ;
; M Initial                     ; 1                                                                          ;
; M value                       ; 74                                                                         ;
; N value                       ; 3                                                                          ;
; Charge pump current           ; setting 1                                                                  ;
; Loop filter resistance        ; setting 20                                                                 ;
; Loop filter capacitance       ; setting 0                                                                  ;
; Bandwidth                     ; 450 kHz to 590 kHz                                                         ;
; Bandwidth type                ; Medium                                                                     ;
; Real time reconfigurable      ; Off                                                                        ;
; Scan chain MIF file           ; --                                                                         ;
; Preserve PLL counter order    ; Off                                                                        ;
; PLL location                  ; PLL_3                                                                      ;
; Inclk0 signal                 ; clk_28                                                                     ;
; Inclk1 signal                 ; --                                                                         ;
; Inclk0 signal type            ; Dedicated Pin                                                              ;
; Inclk1 signal type            ; --                                                                         ;
+-------------------------------+----------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+
; Name                                                                                   ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                       ;
+----------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+
; altpll0:mempll|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[0] ; clock0       ; 74   ; 21  ; 100.01 MHz       ; 0 (0 ps)    ; 6.43 (178 ps)    ; 50/50      ; C0      ; 7             ; 4/3 Odd    ; --            ; 1       ; 0       ; mempll|altpll_component|auto_generated|pll1|clk[0] ;
+----------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                 ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------+--------------+
; |SerialDumper                             ; 562 (335)   ; 266 (143)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 39   ; 0            ; 296 (192)    ; 5 (0)             ; 261 (143)        ; |SerialDumper                                                                       ; work         ;
;    |altpll0:mempll|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SerialDumper|altpll0:mempll                                                        ; work         ;
;       |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SerialDumper|altpll0:mempll|altpll:altpll_component                                ; work         ;
;          |altpll0_altpll1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SerialDumper|altpll0:mempll|altpll:altpll_component|altpll0_altpll1:auto_generated ; work         ;
;    |sdram_controller:memory|              ; 116 (116)   ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 1 (1)             ; 53 (53)          ; |SerialDumper|sdram_controller:memory                                               ; work         ;
;    |uart_rx:urx|                          ; 63 (63)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 35 (35)          ; |SerialDumper|uart_rx:urx                                                           ; work         ;
;    |uart_tx:utx|                          ; 48 (48)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 4 (4)             ; 30 (30)          ; |SerialDumper|uart_tx:utx                                                           ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; mem_RAS   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_CAS   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_WE    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_LDQM  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_UDQM  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_A[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_A[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_A[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_A[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_A[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_A[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_A[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_A[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_A[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_A[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_A[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_A[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_BA[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_BA[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_CLK   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; mem_D[0]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; mem_D[1]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; mem_D[2]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; mem_D[3]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; mem_D[4]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; mem_D[5]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; mem_D[6]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; mem_D[7]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; mem_D[8]  ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; mem_D[9]  ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; mem_D[10] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; mem_D[11] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; mem_D[12] ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; mem_D[13] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; mem_D[14] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; mem_D[15] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk_28    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rx        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                            ;
+---------------------------------------------+-------------------+---------+
; Source Pin / Fanout                         ; Pad To Core Index ; Setting ;
+---------------------------------------------+-------------------+---------+
; mem_D[0]                                    ;                   ;         ;
;      - sdram_controller:memory|rd_data_r~14 ; 0                 ; 6       ;
; mem_D[1]                                    ;                   ;         ;
;      - sdram_controller:memory|rd_data_r~12 ; 0                 ; 6       ;
; mem_D[2]                                    ;                   ;         ;
;      - sdram_controller:memory|rd_data_r~10 ; 0                 ; 6       ;
; mem_D[3]                                    ;                   ;         ;
;      - sdram_controller:memory|rd_data_r~16 ; 1                 ; 6       ;
; mem_D[4]                                    ;                   ;         ;
;      - sdram_controller:memory|rd_data_r~6  ; 1                 ; 6       ;
; mem_D[5]                                    ;                   ;         ;
;      - sdram_controller:memory|rd_data_r~4  ; 0                 ; 6       ;
; mem_D[6]                                    ;                   ;         ;
;      - sdram_controller:memory|rd_data_r~2  ; 1                 ; 6       ;
; mem_D[7]                                    ;                   ;         ;
;      - sdram_controller:memory|rd_data_r~7  ; 0                 ; 6       ;
; mem_D[8]                                    ;                   ;         ;
;      - sdram_controller:memory|rd_data_r~13 ; 0                 ; 6       ;
; mem_D[9]                                    ;                   ;         ;
;      - sdram_controller:memory|rd_data_r~11 ; 1                 ; 6       ;
; mem_D[10]                                   ;                   ;         ;
;      - sdram_controller:memory|rd_data_r~9  ; 0                 ; 6       ;
; mem_D[11]                                   ;                   ;         ;
;      - sdram_controller:memory|rd_data_r~15 ; 1                 ; 6       ;
; mem_D[12]                                   ;                   ;         ;
;      - sdram_controller:memory|rd_data_r~5  ; 1                 ; 6       ;
; mem_D[13]                                   ;                   ;         ;
;      - sdram_controller:memory|rd_data_r~3  ; 0                 ; 6       ;
; mem_D[14]                                   ;                   ;         ;
;      - sdram_controller:memory|rd_data_r~0  ; 0                 ; 6       ;
; mem_D[15]                                   ;                   ;         ;
;      - sdram_controller:memory|rd_data_r~8  ; 0                 ; 6       ;
; clk_28                                      ;                   ;         ;
; rx                                          ;                   ;         ;
+---------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                   ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; WideOr2                                                                                ; LCCOMB_X37_Y24_N20 ; 14      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; altpll0:mempll|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[0] ; PLL_3              ; 227     ; Clock                     ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; checksum[12]~30                                                                        ; LCCOMB_X38_Y23_N6  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; clk_28                                                                                 ; PIN_126            ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; delayReg[11]~1                                                                         ; LCCOMB_X37_Y24_N8  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; delayReg[9]~2                                                                          ; LCCOMB_X36_Y20_N4  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; r_memReset                                                                             ; FF_X38_Y23_N31     ; 56      ; Clock enable, Sync. load  ; no     ; --                   ; --               ; --                        ;
; r_txData[4]~2                                                                          ; LCCOMB_X37_Y21_N18 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; readAddr[22]~5                                                                         ; LCCOMB_X36_Y21_N16 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; readAddr[7]~3                                                                          ; LCCOMB_X36_Y25_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; readAddr[9]~4                                                                          ; LCCOMB_X35_Y25_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; readCntr[0]~2                                                                          ; LCCOMB_X35_Y24_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; readCntr[8]~3                                                                          ; LCCOMB_X36_Y21_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sdram_controller:memory|haddr_r[22]~1                                                  ; LCCOMB_X38_Y23_N20 ; 23      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sdram_controller:memory|rd_data_r[8]~1                                                 ; LCCOMB_X37_Y22_N6  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; sdram_controller:memory|rd_ready_r                                                     ; FF_X34_Y23_N1      ; 40      ; Clock                     ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; sdram_controller:memory|state[0]~2                                                     ; LCCOMB_X36_Y23_N10 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; state.STATE_DUMP                                                                       ; FF_X37_Y25_N25     ; 68      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; state.STATE_RESET                                                                      ; FF_X37_Y24_N25     ; 43      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; uart_rx:urx|r_Clock_Count[12]~49                                                       ; LCCOMB_X29_Y30_N26 ; 16      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; uart_rx:urx|r_Clock_Count[12]~50                                                       ; LCCOMB_X29_Y30_N8  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart_tx:utx|Selector23~0                                                               ; LCCOMB_X37_Y27_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart_tx:utx|r_Clock_Count[8]~32                                                        ; LCCOMB_X36_Y27_N4  ; 16      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; uart_tx:utx|r_SM_Main.s_CLEANUP                                                        ; FF_X36_Y27_N17     ; 19      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                   ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altpll0:mempll|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[0] ; PLL_3         ; 227     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; sdram_controller:memory|rd_ready_r                                                     ; FF_X34_Y23_N1 ; 40      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
+----------------------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                  ;
+----------------------------------------------------------------------------------------+---------+
; Name                                                                                   ; Fan-Out ;
+----------------------------------------------------------------------------------------+---------+
; state.STATE_DUMP                                                                       ; 68      ;
; stateSub.0001                                                                          ; 57      ;
; r_memReset                                                                             ; 56      ;
; state.STATE_RESET                                                                      ; 43      ;
; sdram_controller:memory|state[4]                                                       ; 33      ;
; sdram_controller:memory|state[1]                                                       ; 32      ;
; stateSub.0100                                                                          ; 28      ;
; sdram_controller:memory|state[2]                                                       ; 26      ;
; delayReg~0                                                                             ; 24      ;
; state.STATE_CHECKSUM                                                                   ; 23      ;
; sdram_controller:memory|haddr_r[22]~1                                                  ; 23      ;
; sdram_controller:memory|state[0]                                                       ; 22      ;
; sdram_controller:memory|state[3]                                                       ; 21      ;
; stateSub.0011                                                                          ; 20      ;
; stateSub.0000                                                                          ; 20      ;
; uart_tx:utx|r_SM_Main.s_CLEANUP                                                        ; 19      ;
; stateSub.0010                                                                          ; 18      ;
; sdram_controller:memory|rd_data_r[8]~1                                                 ; 16      ;
; uart_rx:urx|r_Clock_Count[12]~50                                                       ; 16      ;
; uart_rx:urx|r_Clock_Count[12]~49                                                       ; 16      ;
; checksum[12]~30                                                                        ; 16      ;
; uart_tx:utx|r_Clock_Count[8]~32                                                        ; 16      ;
; sdram_controller:memory|Equal1~1                                                       ; 16      ;
; WideOr2                                                                                ; 14      ;
; r_txData[4]~0                                                                          ; 14      ;
; uart_rx:urx|r_Bit_Index[0]                                                             ; 13      ;
; always1~16                                                                             ; 13      ;
; uart_rx:urx|r_Rx_Data                                                                  ; 12      ;
; uart_rx:urx|r_Bit_Index[1]                                                             ; 12      ;
; state.STATE_LISTEN                                                                     ; 12      ;
; uart_rx:urx|r_Bit_Index[2]                                                             ; 11      ;
; state.STATE_HEADER                                                                     ; 11      ;
; uart_tx:utx|r_Tx_Done                                                                  ; 10      ;
; uart_rx:urx|Decoder0~0                                                                 ; 9       ;
; uart_rx:urx|r_SM_Main.s_RX_DATA_BITS                                                   ; 9       ;
; uart_rx:urx|r_Rx_DV                                                                    ; 9       ;
; uart_tx:utx|LessThan1~4                                                                ; 9       ;
; uart_tx:utx|r_SM_Main.s_TX_DATA_BITS                                                   ; 9       ;
; sdram_controller:memory|state[0]~2                                                     ; 9       ;
; sdram_controller:memory|Equal1~0                                                       ; 9       ;
; readCntr[8]~3                                                                          ; 8       ;
; readCntr[0]~2                                                                          ; 8       ;
; state.STATE_INIT                                                                       ; 8       ;
; txDonePrev                                                                             ; 8       ;
; readAddr[9]~4                                                                          ; 8       ;
; readAddr[7]~3                                                                          ; 8       ;
; uart_tx:utx|Selector23~0                                                               ; 8       ;
; uart_tx:utx|r_SM_Main.000                                                              ; 8       ;
; sdram_controller:memory|Equal0~0                                                       ; 8       ;
; r_txData[4]~2                                                                          ; 7       ;
; readAddr[22]~5                                                                         ; 7       ;
; Selector110~1                                                                          ; 7       ;
; rxReadyPrev                                                                            ; 7       ;
; uart_tx:utx|r_Bit_Index[1]                                                             ; 7       ;
; sdram_controller:memory|Equal6~0                                                       ; 7       ;
; uart_rx:urx|r_Clock_Count[15]                                                          ; 7       ;
; uart_rx:urx|r_SM_Main.000                                                              ; 6       ;
; uart_rx:urx|r_Rx_Byte[6]                                                               ; 6       ;
; uart_rx:urx|r_Rx_Byte[5]                                                               ; 6       ;
; uart_rx:urx|r_Rx_Byte[4]                                                               ; 6       ;
; uart_rx:urx|r_Rx_Byte[3]                                                               ; 6       ;
; uart_rx:urx|r_Rx_Byte[2]                                                               ; 6       ;
; uart_rx:urx|r_Rx_Byte[1]                                                               ; 6       ;
; uart_rx:urx|r_Rx_Byte[0]                                                               ; 6       ;
; uart_tx:utx|r_Bit_Index[0]                                                             ; 6       ;
; sdram_controller:memory|WideNor0                                                       ; 6       ;
; uart_rx:urx|r_SM_Main.s_RX_START_BIT                                                   ; 5       ;
; uart_rx:urx|LessThan1~3                                                                ; 5       ;
; Selector129~0                                                                          ; 5       ;
; uart_rx:urx|r_Rx_Byte[7]                                                               ; 5       ;
; readAddr[22]                                                                           ; 5       ;
; readAddr[21]                                                                           ; 5       ;
; readAddr[20]                                                                           ; 5       ;
; readAddr[19]                                                                           ; 5       ;
; readAddr[18]                                                                           ; 5       ;
; readAddr[17]                                                                           ; 5       ;
; readAddr[8]                                                                            ; 5       ;
; readAddr[16]                                                                           ; 5       ;
; readAddr[7]                                                                            ; 5       ;
; readAddr[15]                                                                           ; 5       ;
; readAddr[6]                                                                            ; 5       ;
; readAddr[14]                                                                           ; 5       ;
; readAddr[5]                                                                            ; 5       ;
; readAddr[13]                                                                           ; 5       ;
; readAddr[4]                                                                            ; 5       ;
; readAddr[12]                                                                           ; 5       ;
; readAddr[3]                                                                            ; 5       ;
; readAddr[11]                                                                           ; 5       ;
; readAddr[2]                                                                            ; 5       ;
; readAddr[10]                                                                           ; 5       ;
; readAddr[1]                                                                            ; 5       ;
; readAddr[9]                                                                            ; 5       ;
; readAddr[0]                                                                            ; 5       ;
; uart_tx:utx|r_SM_Main.s_TX_STOP_BIT                                                    ; 5       ;
; sdram_controller:memory|state_cnt[0]                                                   ; 5       ;
; uart_rx:urx|Equal0~4                                                                   ; 4       ;
; uart_rx:urx|LessThan1~4                                                                ; 4       ;
; Selector159~9                                                                          ; 4       ;
; uart_tx:utx|r_Bit_Index[2]                                                             ; 4       ;
; sdram_controller:memory|state_cnt[1]                                                   ; 4       ;
; delayReg[11]~1                                                                         ; 3       ;
; uart_rx:urx|r_SM_Main.s_RX_STOP_BIT                                                    ; 3       ;
; Selector134~5                                                                          ; 3       ;
; Equal1~4                                                                               ; 3       ;
; readCntr[15]                                                                           ; 3       ;
; readCntr[14]                                                                           ; 3       ;
; readCntr[13]                                                                           ; 3       ;
; readCntr[12]                                                                           ; 3       ;
; readCntr[11]                                                                           ; 3       ;
; readCntr[10]                                                                           ; 3       ;
; readCntr[9]                                                                            ; 3       ;
; readCntr[8]                                                                            ; 3       ;
; readCntr[7]                                                                            ; 3       ;
; readCntr[6]                                                                            ; 3       ;
; readCntr[5]                                                                            ; 3       ;
; readCntr[4]                                                                            ; 3       ;
; readCntr[3]                                                                            ; 3       ;
; readCntr[2]                                                                            ; 3       ;
; readCntr[1]                                                                            ; 3       ;
; readCntr[0]                                                                            ; 3       ;
; Selector108~2                                                                          ; 3       ;
; delayReg[23]                                                                           ; 3       ;
; delayReg[22]                                                                           ; 3       ;
; delayReg[21]                                                                           ; 3       ;
; delayReg[20]                                                                           ; 3       ;
; delayReg[19]                                                                           ; 3       ;
; delayReg[18]                                                                           ; 3       ;
; delayReg[17]                                                                           ; 3       ;
; delayReg[16]                                                                           ; 3       ;
; delayReg[15]                                                                           ; 3       ;
; delayReg[13]                                                                           ; 3       ;
; delayReg[12]                                                                           ; 3       ;
; delayReg[11]                                                                           ; 3       ;
; delayReg[10]                                                                           ; 3       ;
; delayReg[8]                                                                            ; 3       ;
; delayReg[7]                                                                            ; 3       ;
; delayReg[6]                                                                            ; 3       ;
; delayReg[5]                                                                            ; 3       ;
; delayReg[4]                                                                            ; 3       ;
; delayReg[3]                                                                            ; 3       ;
; delayReg[2]                                                                            ; 3       ;
; delayReg[1]                                                                            ; 3       ;
; delayReg[0]                                                                            ; 3       ;
; uart_tx:utx|r_SM_Main.s_TX_START_BIT                                                   ; 3       ;
; r_txReady                                                                              ; 3       ;
; sdram_controller:memory|command~1                                                      ; 3       ;
; sdram_controller:memory|addr[11]~21                                                    ; 3       ;
; sdram_controller:memory|addr~14                                                        ; 3       ;
; uart_rx:urx|r_Clock_Count[5]                                                           ; 3       ;
; uart_rx:urx|r_Clock_Count[4]                                                           ; 3       ;
; uart_rx:urx|r_Clock_Count[3]                                                           ; 3       ;
; uart_rx:urx|r_Clock_Count[2]                                                           ; 3       ;
; uart_rx:urx|r_Clock_Count[1]                                                           ; 3       ;
; uart_rx:urx|r_Clock_Count[0]                                                           ; 3       ;
; uart_rx:urx|r_Clock_Count[9]                                                           ; 3       ;
; uart_rx:urx|r_Clock_Count[6]                                                           ; 3       ;
; uart_rx:urx|r_Clock_Count[7]                                                           ; 3       ;
; uart_rx:urx|r_Clock_Count[8]                                                           ; 3       ;
; uart_rx:urx|r_Clock_Count[14]                                                          ; 3       ;
; uart_tx:utx|r_Clock_Count[14]                                                          ; 3       ;
; uart_tx:utx|r_Clock_Count[15]                                                          ; 3       ;
; sdram_controller:memory|state_cnt[2]                                                   ; 3       ;
; sdram_controller:memory|state_cnt[3]                                                   ; 3       ;
; r_memReadEnable                                                                        ; 3       ;
; sdram_controller:memory|Equal2~1                                                       ; 2       ;
; uart_rx:urx|r_SM_Main.s_CLEANUP                                                        ; 2       ;
; uart_rx:urx|r_Clock_Count[12]~48                                                       ; 2       ;
; Selector129~6                                                                          ; 2       ;
; delayReg[9]~2                                                                          ; 2       ;
; uart_rx:urx|Decoder0~8                                                                 ; 2       ;
; Selector131~0                                                                          ; 2       ;
; uart_rx:urx|Selector0~0                                                                ; 2       ;
; uart_rx:urx|r_SM_Main~9                                                                ; 2       ;
; Selector111~2                                                                          ; 2       ;
; uart_rx:urx|Equal0~0                                                                   ; 2       ;
; readData[3]                                                                            ; 2       ;
; readData[11]                                                                           ; 2       ;
; readData[0]                                                                            ; 2       ;
; readData[8]                                                                            ; 2       ;
; readData[1]                                                                            ; 2       ;
; readData[9]                                                                            ; 2       ;
; readData[2]                                                                            ; 2       ;
; readData[10]                                                                           ; 2       ;
; readData[15]                                                                           ; 2       ;
; readData[7]                                                                            ; 2       ;
; readData[4]                                                                            ; 2       ;
; readData[12]                                                                           ; 2       ;
; readData[5]                                                                            ; 2       ;
; readData[13]                                                                           ; 2       ;
; Selector69~0                                                                           ; 2       ;
; WideNor1~0                                                                             ; 2       ;
; r_txData[4]~1                                                                          ; 2       ;
; Selector159~0                                                                          ; 2       ;
; readData[6]                                                                            ; 2       ;
; readData[14]                                                                           ; 2       ;
; Selector134~7                                                                          ; 2       ;
; Selector134~0                                                                          ; 2       ;
; Selector108~3                                                                          ; 2       ;
; Equal0~7                                                                               ; 2       ;
; delayReg[14]                                                                           ; 2       ;
; delayReg[9]                                                                            ; 2       ;
; always1~15                                                                             ; 2       ;
; Selector110~0                                                                          ; 2       ;
; uart_tx:utx|r_SM_Main.s_TX_STOP_BIT~0                                                  ; 2       ;
; r_txData[7]                                                                            ; 2       ;
; uart_tx:utx|LessThan1~3                                                                ; 2       ;
; uart_tx:utx|LessThan1~2                                                                ; 2       ;
; sdram_controller:memory|state_cnt~2                                                    ; 2       ;
; sdram_controller:memory|state[0]~8                                                     ; 2       ;
; sdram_controller:memory|WideOr8~0                                                      ; 2       ;
; sdram_controller:memory|Equal2~0                                                       ; 2       ;
; uart_tx:utx|o_Tx_Serial                                                                ; 2       ;
; uart_rx:urx|r_Clock_Count[13]                                                          ; 2       ;
; uart_rx:urx|r_Clock_Count[12]                                                          ; 2       ;
; uart_rx:urx|r_Clock_Count[11]                                                          ; 2       ;
; uart_rx:urx|r_Clock_Count[10]                                                          ; 2       ;
; checksum[11]                                                                           ; 2       ;
; checksum[3]                                                                            ; 2       ;
; checksum[8]                                                                            ; 2       ;
; checksum[0]                                                                            ; 2       ;
; checksum[9]                                                                            ; 2       ;
; checksum[1]                                                                            ; 2       ;
; checksum[10]                                                                           ; 2       ;
; checksum[2]                                                                            ; 2       ;
; checksum[15]                                                                           ; 2       ;
; checksum[7]                                                                            ; 2       ;
; checksum[12]                                                                           ; 2       ;
; checksum[4]                                                                            ; 2       ;
; checksum[13]                                                                           ; 2       ;
; checksum[5]                                                                            ; 2       ;
; checksum[14]                                                                           ; 2       ;
; checksum[6]                                                                            ; 2       ;
; uart_tx:utx|r_Clock_Count[13]                                                          ; 2       ;
; uart_tx:utx|r_Clock_Count[12]                                                          ; 2       ;
; uart_tx:utx|r_Clock_Count[11]                                                          ; 2       ;
; uart_tx:utx|r_Clock_Count[10]                                                          ; 2       ;
; uart_tx:utx|r_Clock_Count[3]                                                           ; 2       ;
; uart_tx:utx|r_Clock_Count[2]                                                           ; 2       ;
; uart_tx:utx|r_Clock_Count[1]                                                           ; 2       ;
; uart_tx:utx|r_Clock_Count[0]                                                           ; 2       ;
; uart_tx:utx|r_Clock_Count[4]                                                           ; 2       ;
; uart_tx:utx|r_Clock_Count[6]                                                           ; 2       ;
; uart_tx:utx|r_Clock_Count[5]                                                           ; 2       ;
; uart_tx:utx|r_Clock_Count[9]                                                           ; 2       ;
; uart_tx:utx|r_Clock_Count[8]                                                           ; 2       ;
; uart_tx:utx|r_Clock_Count[7]                                                           ; 2       ;
; altpll0:mempll|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_locked ; 2       ;
; state.STATE_INIT~feeder                                                                ; 1       ;
; readValid~feeder                                                                       ; 1       ;
; rx~input                                                                               ; 1       ;
; clk_28~input                                                                           ; 1       ;
; mem_D[15]~input                                                                        ; 1       ;
; mem_D[14]~input                                                                        ; 1       ;
; mem_D[13]~input                                                                        ; 1       ;
; mem_D[12]~input                                                                        ; 1       ;
; mem_D[11]~input                                                                        ; 1       ;
; mem_D[10]~input                                                                        ; 1       ;
; mem_D[9]~input                                                                         ; 1       ;
; mem_D[8]~input                                                                         ; 1       ;
; mem_D[7]~input                                                                         ; 1       ;
; mem_D[6]~input                                                                         ; 1       ;
; mem_D[5]~input                                                                         ; 1       ;
; mem_D[4]~input                                                                         ; 1       ;
; mem_D[3]~input                                                                         ; 1       ;
; mem_D[2]~input                                                                         ; 1       ;
; mem_D[1]~input                                                                         ; 1       ;
; mem_D[0]~input                                                                         ; 1       ;
; uart_rx:urx|r_Rx_Data_R~0                                                              ; 1       ;
; readData[3]~6                                                                          ; 1       ;
; readData[0]~5                                                                          ; 1       ;
; readData[2]~4                                                                          ; 1       ;
; readData[15]~3                                                                         ; 1       ;
; readData[12]~2                                                                         ; 1       ;
; readData[13]~1                                                                         ; 1       ;
; readData[14]~0                                                                         ; 1       ;
; readDoneAddr[22]~22                                                                    ; 1       ;
; readDoneAddr[21]~21                                                                    ; 1       ;
; readDoneAddr[20]~20                                                                    ; 1       ;
; readDoneAddr[19]~19                                                                    ; 1       ;
; readDoneAddr[18]~18                                                                    ; 1       ;
; readDoneAddr[17]~17                                                                    ; 1       ;
; readDoneAddr[16]~16                                                                    ; 1       ;
; readDoneAddr[15]~15                                                                    ; 1       ;
; readDoneAddr[14]~14                                                                    ; 1       ;
; readDoneAddr[13]~13                                                                    ; 1       ;
; readDoneAddr[12]~12                                                                    ; 1       ;
; readDoneAddr[11]~11                                                                    ; 1       ;
; readDoneAddr[10]~10                                                                    ; 1       ;
; readDoneAddr[8]~9                                                                      ; 1       ;
; readDoneAddr[9]~8                                                                      ; 1       ;
; readDoneAddr[7]~7                                                                      ; 1       ;
; readDoneAddr[6]~6                                                                      ; 1       ;
; readDoneAddr[5]~5                                                                      ; 1       ;
; readDoneAddr[4]~4                                                                      ; 1       ;
; readDoneAddr[3]~3                                                                      ; 1       ;
; readDoneAddr[2]~2                                                                      ; 1       ;
; readDoneAddr[1]~1                                                                      ; 1       ;
; readDoneAddr[0]~0                                                                      ; 1       ;
; sdram_controller:memory|state[2]~16                                                    ; 1       ;
; sdram_controller:memory|state[2]~15                                                    ; 1       ;
; uart_rx:urx|Selector17~2                                                               ; 1       ;
; uart_rx:urx|Selector17~1                                                               ; 1       ;
; uart_rx:urx|r_SM_Main.s_RX_STOP_BIT~2                                                  ; 1       ;
; uart_rx:urx|Selector18~3                                                               ; 1       ;
; Selector163~7                                                                          ; 1       ;
; Selector166~7                                                                          ; 1       ;
; Selector165~7                                                                          ; 1       ;
; Selector164~7                                                                          ; 1       ;
; Selector162~7                                                                          ; 1       ;
; Selector161~7                                                                          ; 1       ;
; Selector160~7                                                                          ; 1       ;
; sdram_controller:memory|state[1]~14                                                    ; 1       ;
; sdram_controller:memory|addr[8]~40                                                     ; 1       ;
; sdram_controller:memory|addr[7]~39                                                     ; 1       ;
; sdram_controller:memory|addr[6]~38                                                     ; 1       ;
; sdram_controller:memory|addr[3]~37                                                     ; 1       ;
; sdram_controller:memory|addr[2]~36                                                     ; 1       ;
; sdram_controller:memory|addr[1]~35                                                     ; 1       ;
; sdram_controller:memory|addr[0]~34                                                     ; 1       ;
; uart_rx:urx|Selector20~0                                                               ; 1       ;
; sdram_controller:memory|rd_data_r~16                                                   ; 1       ;
; sdram_controller:memory|rd_data_r~15                                                   ; 1       ;
; sdram_controller:memory|rd_data_r~14                                                   ; 1       ;
; sdram_controller:memory|rd_data_r~13                                                   ; 1       ;
; sdram_controller:memory|rd_data_r~12                                                   ; 1       ;
; sdram_controller:memory|rd_data_r~11                                                   ; 1       ;
; sdram_controller:memory|rd_data_r~10                                                   ; 1       ;
; sdram_controller:memory|rd_data_r~9                                                    ; 1       ;
; sdram_controller:memory|rd_data_r~8                                                    ; 1       ;
; sdram_controller:memory|rd_data_r~7                                                    ; 1       ;
; sdram_controller:memory|rd_data_r~6                                                    ; 1       ;
; sdram_controller:memory|rd_data_r~5                                                    ; 1       ;
; sdram_controller:memory|rd_data_r~4                                                    ; 1       ;
; sdram_controller:memory|rd_data_r~3                                                    ; 1       ;
; sdram_controller:memory|rd_data_r~2                                                    ; 1       ;
; sdram_controller:memory|rd_data_r~0                                                    ; 1       ;
; uart_rx:urx|Selector21~0                                                               ; 1       ;
; uart_rx:urx|r_Rx_Data_R                                                                ; 1       ;
; uart_rx:urx|Selector22~2                                                               ; 1       ;
; uart_rx:urx|Selector22~1                                                               ; 1       ;
; uart_rx:urx|Selector22~0                                                               ; 1       ;
; uart_rx:urx|Equal0~3                                                                   ; 1       ;
; uart_rx:urx|Equal0~2                                                                   ; 1       ;
; uart_rx:urx|Equal0~1                                                                   ; 1       ;
; uart_rx:urx|Selector17~0                                                               ; 1       ;
; uart_rx:urx|Selector18~2                                                               ; 1       ;
; uart_rx:urx|Selector19~1                                                               ; 1       ;
; uart_rx:urx|Selector19~0                                                               ; 1       ;
; sdram_controller:memory|rd_data_r[3]                                                   ; 1       ;
; sdram_controller:memory|rd_data_r[11]                                                  ; 1       ;
; sdram_controller:memory|rd_data_r[0]                                                   ; 1       ;
; sdram_controller:memory|rd_data_r[8]                                                   ; 1       ;
; sdram_controller:memory|rd_data_r[1]                                                   ; 1       ;
; sdram_controller:memory|rd_data_r[9]                                                   ; 1       ;
; sdram_controller:memory|rd_data_r[2]                                                   ; 1       ;
; sdram_controller:memory|rd_data_r[10]                                                  ; 1       ;
; sdram_controller:memory|rd_data_r[15]                                                  ; 1       ;
; sdram_controller:memory|rd_data_r[7]                                                   ; 1       ;
; sdram_controller:memory|rd_data_r[4]                                                   ; 1       ;
; sdram_controller:memory|rd_data_r[12]                                                  ; 1       ;
; sdram_controller:memory|rd_data_r[5]                                                   ; 1       ;
; sdram_controller:memory|rd_data_r[13]                                                  ; 1       ;
; sdram_controller:memory|rd_data_r[6]                                                   ; 1       ;
; sdram_controller:memory|rd_data_r[14]                                                  ; 1       ;
; Add1~47                                                                                ; 1       ;
; Add1~44                                                                                ; 1       ;
; Add1~41                                                                                ; 1       ;
; Add1~38                                                                                ; 1       ;
; Add1~35                                                                                ; 1       ;
; Add1~32                                                                                ; 1       ;
; Add1~29                                                                                ; 1       ;
; Add1~26                                                                                ; 1       ;
; Add1~23                                                                                ; 1       ;
; Add1~20                                                                                ; 1       ;
; Add1~17                                                                                ; 1       ;
; Add1~14                                                                                ; 1       ;
; Add1~11                                                                                ; 1       ;
; Add1~8                                                                                 ; 1       ;
; Add1~5                                                                                 ; 1       ;
; Add1~2                                                                                 ; 1       ;
; uart_tx:utx|Selector1~1                                                                ; 1       ;
; uart_tx:utx|Selector1~0                                                                ; 1       ;
; Selector133~3                                                                          ; 1       ;
; Selector133~2                                                                          ; 1       ;
; Selector133~1                                                                          ; 1       ;
; Selector133~0                                                                          ; 1       ;
; Selector131~1                                                                          ; 1       ;
; Selector0~0                                                                            ; 1       ;
; Selector1~0                                                                            ; 1       ;
; Selector2~0                                                                            ; 1       ;
; Selector3~0                                                                            ; 1       ;
; Selector71~0                                                                           ; 1       ;
; Selector72~0                                                                           ; 1       ;
; Selector73~0                                                                           ; 1       ;
; Selector74~0                                                                           ; 1       ;
; Selector8~0                                                                            ; 1       ;
; Selector144~0                                                                          ; 1       ;
; Selector10~0                                                                           ; 1       ;
; Selector11~0                                                                           ; 1       ;
; Selector147~1                                                                          ; 1       ;
; Selector147~0                                                                          ; 1       ;
; Selector148~1                                                                          ; 1       ;
; Selector148~0                                                                          ; 1       ;
; Selector149~0                                                                          ; 1       ;
; Selector15~0                                                                           ; 1       ;
; Selector16~0                                                                           ; 1       ;
; Selector77~0                                                                           ; 1       ;
; Selector153~1                                                                          ; 1       ;
; Selector153~0                                                                          ; 1       ;
; Selector19~0                                                                           ; 1       ;
; Selector20~0                                                                           ; 1       ;
; Selector21~0                                                                           ; 1       ;
; Selector22~0                                                                           ; 1       ;
; Selector23~0                                                                           ; 1       ;
; Selector110~3                                                                          ; 1       ;
; Selector110~2                                                                          ; 1       ;
; uart_rx:urx|r_Rx_Byte[7]~7                                                             ; 1       ;
; uart_rx:urx|r_Rx_Byte[6]~6                                                             ; 1       ;
; uart_rx:urx|Decoder0~7                                                                 ; 1       ;
; uart_rx:urx|r_Rx_Byte[5]~5                                                             ; 1       ;
; uart_rx:urx|Decoder0~6                                                                 ; 1       ;
; uart_rx:urx|r_Rx_Byte[4]~4                                                             ; 1       ;
; uart_rx:urx|Decoder0~5                                                                 ; 1       ;
; uart_rx:urx|r_Rx_Byte[3]~3                                                             ; 1       ;
; uart_rx:urx|Decoder0~4                                                                 ; 1       ;
; uart_rx:urx|r_Rx_Byte[2]~2                                                             ; 1       ;
; uart_rx:urx|Decoder0~3                                                                 ; 1       ;
; uart_rx:urx|r_Rx_Byte[1]~1                                                             ; 1       ;
; uart_rx:urx|Decoder0~2                                                                 ; 1       ;
; Selector109~7                                                                          ; 1       ;
; Selector109~6                                                                          ; 1       ;
; Selector109~5                                                                          ; 1       ;
; Selector109~4                                                                          ; 1       ;
; Selector109~3                                                                          ; 1       ;
; Selector109~2                                                                          ; 1       ;
; Selector109~1                                                                          ; 1       ;
; Selector109~0                                                                          ; 1       ;
; Selector129~5                                                                          ; 1       ;
; Selector129~4                                                                          ; 1       ;
; Selector129~3                                                                          ; 1       ;
; Selector129~2                                                                          ; 1       ;
; Selector129~1                                                                          ; 1       ;
; uart_rx:urx|Selector0~1                                                                ; 1       ;
; Selector111~3                                                                          ; 1       ;
; Selector111~1                                                                          ; 1       ;
; Selector111~0                                                                          ; 1       ;
; uart_rx:urx|r_Rx_Byte[0]~0                                                             ; 1       ;
; uart_rx:urx|Decoder0~1                                                                 ; 1       ;
; uart_rx:urx|LessThan1~2                                                                ; 1       ;
; uart_rx:urx|LessThan1~1                                                                ; 1       ;
; uart_rx:urx|LessThan1~0                                                                ; 1       ;
; Selector163~6                                                                          ; 1       ;
; Selector163~5                                                                          ; 1       ;
; Selector163~4                                                                          ; 1       ;
; Selector163~3                                                                          ; 1       ;
; Selector163~2                                                                          ; 1       ;
; Selector166~6                                                                          ; 1       ;
; Selector166~5                                                                          ; 1       ;
; Selector166~4                                                                          ; 1       ;
; Selector166~3                                                                          ; 1       ;
; Selector166~2                                                                          ; 1       ;
; Selector165~6                                                                          ; 1       ;
; Selector165~5                                                                          ; 1       ;
; Selector165~4                                                                          ; 1       ;
; Selector165~3                                                                          ; 1       ;
; Selector165~2                                                                          ; 1       ;
; Selector164~6                                                                          ; 1       ;
; Selector164~5                                                                          ; 1       ;
; Selector164~4                                                                          ; 1       ;
; Selector164~3                                                                          ; 1       ;
; Selector164~2                                                                          ; 1       ;
; uart_tx:utx|Selector23~1                                                               ; 1       ;
; Selector159~11                                                                         ; 1       ;
; Selector159~10                                                                         ; 1       ;
; Selector159~8                                                                          ; 1       ;
; Selector159~7                                                                          ; 1       ;
; Selector159~6                                                                          ; 1       ;
; Selector159~5                                                                          ; 1       ;
; Selector159~4                                                                          ; 1       ;
; Selector159~3                                                                          ; 1       ;
; Selector159~2                                                                          ; 1       ;
; Selector159~1                                                                          ; 1       ;
; Selector162~6                                                                          ; 1       ;
; Selector162~5                                                                          ; 1       ;
; Selector162~4                                                                          ; 1       ;
; Selector162~3                                                                          ; 1       ;
; Selector162~2                                                                          ; 1       ;
; Selector161~6                                                                          ; 1       ;
; Selector161~5                                                                          ; 1       ;
; Selector161~4                                                                          ; 1       ;
; Selector161~3                                                                          ; 1       ;
; Selector161~2                                                                          ; 1       ;
; Selector167~1                                                                          ; 1       ;
; Selector167~0                                                                          ; 1       ;
; Selector160~6                                                                          ; 1       ;
; Selector160~5                                                                          ; 1       ;
; Selector160~4                                                                          ; 1       ;
; Selector160~3                                                                          ; 1       ;
; Selector160~2                                                                          ; 1       ;
; Selector134~9                                                                          ; 1       ;
; Selector134~8                                                                          ; 1       ;
; Selector107~4                                                                          ; 1       ;
; Selector107~3                                                                          ; 1       ;
; Selector107~2                                                                          ; 1       ;
; Selector107~1                                                                          ; 1       ;
; Selector107~0                                                                          ; 1       ;
; Selector132~1                                                                          ; 1       ;
; Selector134~6                                                                          ; 1       ;
; Selector134~4                                                                          ; 1       ;
; Selector134~3                                                                          ; 1       ;
; Selector134~2                                                                          ; 1       ;
; Selector134~1                                                                          ; 1       ;
; Selector132~0                                                                          ; 1       ;
; Selector108~8                                                                          ; 1       ;
; Selector108~7                                                                          ; 1       ;
; Equal1~3                                                                               ; 1       ;
; Equal1~2                                                                               ; 1       ;
; Equal1~1                                                                               ; 1       ;
; Equal1~0                                                                               ; 1       ;
; Selector108~6                                                                          ; 1       ;
; Selector108~5                                                                          ; 1       ;
; Selector108~4                                                                          ; 1       ;
; Selector108~1                                                                          ; 1       ;
; Selector108~0                                                                          ; 1       ;
; Equal0~6                                                                               ; 1       ;
; Equal0~5                                                                               ; 1       ;
; Equal0~4                                                                               ; 1       ;
; Equal0~3                                                                               ; 1       ;
; Equal0~2                                                                               ; 1       ;
; Equal0~1                                                                               ; 1       ;
; Equal0~0                                                                               ; 1       ;
; always1~14                                                                             ; 1       ;
; always1~13                                                                             ; 1       ;
; readDoneAddr[22]                                                                       ; 1       ;
; readValid                                                                              ; 1       ;
; always1~12                                                                             ; 1       ;
; readDoneAddr[21]                                                                       ; 1       ;
; readDoneAddr[20]                                                                       ; 1       ;
; always1~11                                                                             ; 1       ;
; readDoneAddr[19]                                                                       ; 1       ;
; readDoneAddr[18]                                                                       ; 1       ;
; always1~10                                                                             ; 1       ;
; readDoneAddr[17]                                                                       ; 1       ;
; readDoneAddr[16]                                                                       ; 1       ;
; always1~9                                                                              ; 1       ;
; always1~8                                                                              ; 1       ;
; readDoneAddr[15]                                                                       ; 1       ;
; readDoneAddr[14]                                                                       ; 1       ;
; always1~7                                                                              ; 1       ;
; readDoneAddr[13]                                                                       ; 1       ;
; readDoneAddr[12]                                                                       ; 1       ;
; always1~6                                                                              ; 1       ;
; readDoneAddr[11]                                                                       ; 1       ;
; readDoneAddr[10]                                                                       ; 1       ;
; always1~5                                                                              ; 1       ;
; readDoneAddr[8]                                                                        ; 1       ;
; readDoneAddr[9]                                                                        ; 1       ;
; always1~4                                                                              ; 1       ;
; always1~3                                                                              ; 1       ;
; readDoneAddr[7]                                                                        ; 1       ;
; readDoneAddr[6]                                                                        ; 1       ;
; always1~2                                                                              ; 1       ;
; readDoneAddr[5]                                                                        ; 1       ;
; readDoneAddr[4]                                                                        ; 1       ;
; always1~1                                                                              ; 1       ;
; readDoneAddr[3]                                                                        ; 1       ;
; readDoneAddr[2]                                                                        ; 1       ;
; always1~0                                                                              ; 1       ;
; readDoneAddr[1]                                                                        ; 1       ;
; readDoneAddr[0]                                                                        ; 1       ;
; sdram_controller:memory|busy~0                                                         ; 1       ;
; Add2~68                                                                                ; 1       ;
; Add2~65                                                                                ; 1       ;
; Add2~62                                                                                ; 1       ;
; Add2~59                                                                                ; 1       ;
; Add2~56                                                                                ; 1       ;
; Add2~53                                                                                ; 1       ;
; Add2~50                                                                                ; 1       ;
; Add2~49                                                                                ; 1       ;
; Add2~46                                                                                ; 1       ;
; Add2~45                                                                                ; 1       ;
; Add2~42                                                                                ; 1       ;
; Add2~41                                                                                ; 1       ;
; Add2~38                                                                                ; 1       ;
; Add2~37                                                                                ; 1       ;
; Add2~34                                                                                ; 1       ;
; Add2~33                                                                                ; 1       ;
; Add2~30                                                                                ; 1       ;
; Add2~29                                                                                ; 1       ;
; Add2~26                                                                                ; 1       ;
; Add2~25                                                                                ; 1       ;
; Add2~22                                                                                ; 1       ;
; Add2~21                                                                                ; 1       ;
; Add2~2                                                                                 ; 1       ;
; uart_tx:utx|r_SM_Main~9                                                                ; 1       ;
; r_txData[3]                                                                            ; 1       ;
; r_txData[0]                                                                            ; 1       ;
; r_txData[1]                                                                            ; 1       ;
; r_txData[2]                                                                            ; 1       ;
; uart_tx:utx|r_SM_Main.s_TX_STOP_BIT~1                                                  ; 1       ;
; uart_tx:utx|Selector22~0                                                               ; 1       ;
; uart_tx:utx|Selector24~0                                                               ; 1       ;
; uart_tx:utx|Selector18~1                                                               ; 1       ;
; uart_tx:utx|Selector18~0                                                               ; 1       ;
; r_txData[4]                                                                            ; 1       ;
; uart_tx:utx|Selector20~1                                                               ; 1       ;
; uart_tx:utx|Selector20~0                                                               ; 1       ;
; r_txData[5]                                                                            ; 1       ;
; uart_tx:utx|Selector19~1                                                               ; 1       ;
; uart_tx:utx|Selector19~0                                                               ; 1       ;
; uart_tx:utx|LessThan1~1                                                                ; 1       ;
; uart_tx:utx|LessThan1~0                                                                ; 1       ;
; r_txData[6]                                                                            ; 1       ;
; sdram_controller:memory|state_cnt~6                                                    ; 1       ;
; sdram_controller:memory|state_cnt~5                                                    ; 1       ;
; sdram_controller:memory|state_cnt~4                                                    ; 1       ;
; sdram_controller:memory|WideOr6~0                                                      ; 1       ;
; sdram_controller:memory|state_cnt~3                                                    ; 1       ;
; sdram_controller:memory|WideOr5~0                                                      ; 1       ;
; sdram_controller:memory|state_cnt~1                                                    ; 1       ;
; sdram_controller:memory|state_cnt~0                                                    ; 1       ;
; r_memReset~0                                                                           ; 1       ;
; r_memReadEnable~0                                                                      ; 1       ;
; sdram_controller:memory|busy                                                           ; 1       ;
; sdram_controller:memory|haddr_r~23                                                     ; 1       ;
; sdram_controller:memory|haddr_r~22                                                     ; 1       ;
; sdram_controller:memory|haddr_r~21                                                     ; 1       ;
; sdram_controller:memory|command~4                                                      ; 1       ;
; sdram_controller:memory|WideOr12~0                                                     ; 1       ;
; sdram_controller:memory|haddr_r~20                                                     ; 1       ;
; sdram_controller:memory|haddr_r~19                                                     ; 1       ;
; sdram_controller:memory|haddr_r~18                                                     ; 1       ;
; sdram_controller:memory|haddr_r~17                                                     ; 1       ;
; sdram_controller:memory|haddr_r~16                                                     ; 1       ;
; sdram_controller:memory|haddr_r~15                                                     ; 1       ;
; sdram_controller:memory|haddr_r~14                                                     ; 1       ;
; sdram_controller:memory|haddr_r~13                                                     ; 1       ;
; sdram_controller:memory|haddr_r~12                                                     ; 1       ;
; sdram_controller:memory|haddr_r~11                                                     ; 1       ;
; sdram_controller:memory|haddr_r~10                                                     ; 1       ;
; sdram_controller:memory|haddr_r~9                                                      ; 1       ;
; sdram_controller:memory|haddr_r~8                                                      ; 1       ;
; sdram_controller:memory|haddr_r~7                                                      ; 1       ;
; sdram_controller:memory|haddr_r~6                                                      ; 1       ;
; sdram_controller:memory|haddr_r~5                                                      ; 1       ;
; sdram_controller:memory|haddr_r~4                                                      ; 1       ;
; sdram_controller:memory|haddr_r~3                                                      ; 1       ;
; sdram_controller:memory|haddr_r~2                                                      ; 1       ;
; sdram_controller:memory|haddr_r~0                                                      ; 1       ;
; sdram_controller:memory|state[0]~13                                                    ; 1       ;
; sdram_controller:memory|state[0]~12                                                    ; 1       ;
; sdram_controller:memory|WideOr4~0                                                      ; 1       ;
; sdram_controller:memory|state[0]~11                                                    ; 1       ;
; sdram_controller:memory|state[3]~10                                                    ; 1       ;
; sdram_controller:memory|WideOr1~0                                                      ; 1       ;
; sdram_controller:memory|state[3]~9                                                     ; 1       ;
; sdram_controller:memory|state[2]~7                                                     ; 1       ;
; sdram_controller:memory|state[1]~6                                                     ; 1       ;
; sdram_controller:memory|state[1]~5                                                     ; 1       ;
; uart_tx:utx|Selector0~2                                                                ; 1       ;
; uart_tx:utx|Selector0~1                                                                ; 1       ;
; uart_tx:utx|Mux0~3                                                                     ; 1       ;
; uart_tx:utx|r_Tx_Data[3]                                                               ; 1       ;
; uart_tx:utx|Mux0~2                                                                     ; 1       ;
; uart_tx:utx|r_Tx_Data[0]                                                               ; 1       ;
; uart_tx:utx|r_Tx_Data[1]                                                               ; 1       ;
; uart_tx:utx|r_Tx_Data[2]                                                               ; 1       ;
; uart_tx:utx|Selector0~0                                                                ; 1       ;
; uart_tx:utx|Mux0~1                                                                     ; 1       ;
; uart_tx:utx|r_Tx_Data[7]                                                               ; 1       ;
; uart_tx:utx|Mux0~0                                                                     ; 1       ;
; uart_tx:utx|r_Tx_Data[4]                                                               ; 1       ;
; uart_tx:utx|r_Tx_Data[5]                                                               ; 1       ;
; uart_tx:utx|r_Tx_Data[6]                                                               ; 1       ;
; sdram_controller:memory|state[4]~4                                                     ; 1       ;
; sdram_controller:memory|state[4]~3                                                     ; 1       ;
; sdram_controller:memory|WideOr0~0                                                      ; 1       ;
; sdram_controller:memory|command~3                                                      ; 1       ;
; sdram_controller:memory|WideOr9~0                                                      ; 1       ;
; sdram_controller:memory|command~2                                                      ; 1       ;
; sdram_controller:memory|WideOr8~1                                                      ; 1       ;
; sdram_controller:memory|command~0                                                      ; 1       ;
; sdram_controller:memory|WideOr7~0                                                      ; 1       ;
; sdram_controller:memory|bank_addr[1]~1                                                 ; 1       ;
; sdram_controller:memory|haddr_r[22]                                                    ; 1       ;
; sdram_controller:memory|bank_addr[0]~0                                                 ; 1       ;
; sdram_controller:memory|haddr_r[21]                                                    ; 1       ;
; sdram_controller:memory|addr[11]~33                                                    ; 1       ;
; sdram_controller:memory|haddr_r[20]                                                    ; 1       ;
; sdram_controller:memory|addr[10]~32                                                    ; 1       ;
; sdram_controller:memory|command[0]                                                     ; 1       ;
; sdram_controller:memory|addr[10]~31                                                    ; 1       ;
; sdram_controller:memory|haddr_r[19]                                                    ; 1       ;
; sdram_controller:memory|addr[9]~30                                                     ; 1       ;
; sdram_controller:memory|addr[9]~29                                                     ; 1       ;
; sdram_controller:memory|haddr_r[18]                                                    ; 1       ;
; sdram_controller:memory|addr[8]~28                                                     ; 1       ;
; sdram_controller:memory|haddr_r[17]                                                    ; 1       ;
; sdram_controller:memory|haddr_r[8]                                                     ; 1       ;
; sdram_controller:memory|addr[7]~27                                                     ; 1       ;
; sdram_controller:memory|haddr_r[16]                                                    ; 1       ;
; sdram_controller:memory|haddr_r[7]                                                     ; 1       ;
; sdram_controller:memory|addr[6]~26                                                     ; 1       ;
; sdram_controller:memory|haddr_r[15]                                                    ; 1       ;
; sdram_controller:memory|haddr_r[6]                                                     ; 1       ;
; sdram_controller:memory|addr[5]~25                                                     ; 1       ;
; sdram_controller:memory|haddr_r[14]                                                    ; 1       ;
; sdram_controller:memory|addr[5]~24                                                     ; 1       ;
; sdram_controller:memory|addr[5]~23                                                     ; 1       ;
; sdram_controller:memory|haddr_r[5]                                                     ; 1       ;
; sdram_controller:memory|addr[4]~22                                                     ; 1       ;
; sdram_controller:memory|haddr_r[13]                                                    ; 1       ;
; sdram_controller:memory|addr[4]~20                                                     ; 1       ;
; sdram_controller:memory|addr[4]~19                                                     ; 1       ;
; sdram_controller:memory|haddr_r[4]                                                     ; 1       ;
; sdram_controller:memory|addr[3]~18                                                     ; 1       ;
; sdram_controller:memory|haddr_r[12]                                                    ; 1       ;
; sdram_controller:memory|haddr_r[3]                                                     ; 1       ;
; sdram_controller:memory|addr[2]~17                                                     ; 1       ;
; sdram_controller:memory|haddr_r[11]                                                    ; 1       ;
; sdram_controller:memory|haddr_r[2]                                                     ; 1       ;
; sdram_controller:memory|addr[1]~16                                                     ; 1       ;
; sdram_controller:memory|haddr_r[10]                                                    ; 1       ;
; sdram_controller:memory|haddr_r[1]                                                     ; 1       ;
; sdram_controller:memory|addr[0]~15                                                     ; 1       ;
; sdram_controller:memory|haddr_r[9]                                                     ; 1       ;
; sdram_controller:memory|haddr_r[0]                                                     ; 1       ;
; sdram_controller:memory|command[3]                                                     ; 1       ;
; sdram_controller:memory|command[4]                                                     ; 1       ;
; uart_rx:urx|r_Clock_Count[15]~46                                                       ; 1       ;
; uart_rx:urx|r_Clock_Count[14]~45                                                       ; 1       ;
; uart_rx:urx|r_Clock_Count[14]~44                                                       ; 1       ;
; uart_rx:urx|r_Clock_Count[13]~43                                                       ; 1       ;
; uart_rx:urx|r_Clock_Count[13]~42                                                       ; 1       ;
; uart_rx:urx|r_Clock_Count[12]~41                                                       ; 1       ;
; uart_rx:urx|r_Clock_Count[12]~40                                                       ; 1       ;
; uart_rx:urx|r_Clock_Count[11]~39                                                       ; 1       ;
; uart_rx:urx|r_Clock_Count[11]~38                                                       ; 1       ;
; uart_rx:urx|r_Clock_Count[10]~37                                                       ; 1       ;
; uart_rx:urx|r_Clock_Count[10]~36                                                       ; 1       ;
; uart_rx:urx|r_Clock_Count[9]~35                                                        ; 1       ;
; uart_rx:urx|r_Clock_Count[9]~34                                                        ; 1       ;
; uart_rx:urx|r_Clock_Count[8]~33                                                        ; 1       ;
; uart_rx:urx|r_Clock_Count[8]~32                                                        ; 1       ;
; uart_rx:urx|r_Clock_Count[7]~31                                                        ; 1       ;
; uart_rx:urx|r_Clock_Count[7]~30                                                        ; 1       ;
; uart_rx:urx|r_Clock_Count[6]~29                                                        ; 1       ;
; uart_rx:urx|r_Clock_Count[6]~28                                                        ; 1       ;
; uart_rx:urx|r_Clock_Count[5]~27                                                        ; 1       ;
; uart_rx:urx|r_Clock_Count[5]~26                                                        ; 1       ;
; uart_rx:urx|r_Clock_Count[4]~25                                                        ; 1       ;
; uart_rx:urx|r_Clock_Count[4]~24                                                        ; 1       ;
; uart_rx:urx|r_Clock_Count[3]~23                                                        ; 1       ;
; uart_rx:urx|r_Clock_Count[3]~22                                                        ; 1       ;
; uart_rx:urx|r_Clock_Count[2]~21                                                        ; 1       ;
; uart_rx:urx|r_Clock_Count[2]~20                                                        ; 1       ;
; uart_rx:urx|r_Clock_Count[1]~19                                                        ; 1       ;
; uart_rx:urx|r_Clock_Count[1]~18                                                        ; 1       ;
; uart_rx:urx|r_Clock_Count[0]~17                                                        ; 1       ;
; uart_rx:urx|r_Clock_Count[0]~16                                                        ; 1       ;
; checksum[15]~47                                                                        ; 1       ;
; checksum[14]~46                                                                        ; 1       ;
; checksum[14]~45                                                                        ; 1       ;
; checksum[13]~44                                                                        ; 1       ;
; checksum[13]~43                                                                        ; 1       ;
; checksum[12]~42                                                                        ; 1       ;
; checksum[12]~41                                                                        ; 1       ;
; checksum[11]~40                                                                        ; 1       ;
; checksum[11]~39                                                                        ; 1       ;
; checksum[10]~38                                                                        ; 1       ;
; checksum[10]~37                                                                        ; 1       ;
; checksum[9]~36                                                                         ; 1       ;
; checksum[9]~35                                                                         ; 1       ;
; checksum[8]~34                                                                         ; 1       ;
; checksum[8]~33                                                                         ; 1       ;
; checksum[7]~32                                                                         ; 1       ;
; checksum[7]~31                                                                         ; 1       ;
; checksum[6]~29                                                                         ; 1       ;
; checksum[6]~28                                                                         ; 1       ;
; checksum[5]~27                                                                         ; 1       ;
; checksum[5]~26                                                                         ; 1       ;
; checksum[4]~25                                                                         ; 1       ;
; checksum[4]~24                                                                         ; 1       ;
; checksum[3]~23                                                                         ; 1       ;
; checksum[3]~22                                                                         ; 1       ;
; checksum[2]~21                                                                         ; 1       ;
; checksum[2]~20                                                                         ; 1       ;
; checksum[1]~19                                                                         ; 1       ;
; checksum[1]~18                                                                         ; 1       ;
; checksum[0]~17                                                                         ; 1       ;
; checksum[0]~16                                                                         ; 1       ;
; Add1~45                                                                                ; 1       ;
; Add1~43                                                                                ; 1       ;
; Add1~42                                                                                ; 1       ;
; Add1~40                                                                                ; 1       ;
; Add1~39                                                                                ; 1       ;
; Add1~37                                                                                ; 1       ;
; Add1~36                                                                                ; 1       ;
; Add1~34                                                                                ; 1       ;
; Add1~33                                                                                ; 1       ;
; Add1~31                                                                                ; 1       ;
; Add1~30                                                                                ; 1       ;
; Add1~28                                                                                ; 1       ;
; Add1~27                                                                                ; 1       ;
; Add1~25                                                                                ; 1       ;
; Add1~24                                                                                ; 1       ;
; Add1~22                                                                                ; 1       ;
; Add1~21                                                                                ; 1       ;
; Add1~19                                                                                ; 1       ;
; Add1~18                                                                                ; 1       ;
; Add1~16                                                                                ; 1       ;
; Add1~15                                                                                ; 1       ;
; Add1~13                                                                                ; 1       ;
; Add1~12                                                                                ; 1       ;
; Add1~10                                                                                ; 1       ;
; Add1~9                                                                                 ; 1       ;
; Add1~7                                                                                 ; 1       ;
; Add1~6                                                                                 ; 1       ;
; Add1~4                                                                                 ; 1       ;
; Add1~3                                                                                 ; 1       ;
; Add1~1                                                                                 ; 1       ;
; Add1~0                                                                                 ; 1       ;
; Add0~46                                                                                ; 1       ;
; Add0~45                                                                                ; 1       ;
; Add0~44                                                                                ; 1       ;
; Add0~43                                                                                ; 1       ;
; Add0~42                                                                                ; 1       ;
; Add0~41                                                                                ; 1       ;
; Add0~40                                                                                ; 1       ;
; Add0~39                                                                                ; 1       ;
; Add0~38                                                                                ; 1       ;
; Add0~37                                                                                ; 1       ;
; Add0~36                                                                                ; 1       ;
; Add0~35                                                                                ; 1       ;
; Add0~34                                                                                ; 1       ;
; Add0~33                                                                                ; 1       ;
; Add0~32                                                                                ; 1       ;
; Add0~31                                                                                ; 1       ;
; Add0~30                                                                                ; 1       ;
; Add0~29                                                                                ; 1       ;
; Add0~28                                                                                ; 1       ;
; Add0~27                                                                                ; 1       ;
; Add0~26                                                                                ; 1       ;
; Add0~25                                                                                ; 1       ;
; Add0~24                                                                                ; 1       ;
; Add0~23                                                                                ; 1       ;
; Add0~22                                                                                ; 1       ;
; Add0~21                                                                                ; 1       ;
; Add0~20                                                                                ; 1       ;
; Add0~19                                                                                ; 1       ;
; Add0~18                                                                                ; 1       ;
; Add0~17                                                                                ; 1       ;
; Add0~16                                                                                ; 1       ;
; Add0~15                                                                                ; 1       ;
; Add0~14                                                                                ; 1       ;
; Add0~13                                                                                ; 1       ;
; Add0~12                                                                                ; 1       ;
; Add0~11                                                                                ; 1       ;
; Add0~10                                                                                ; 1       ;
; Add0~9                                                                                 ; 1       ;
; Add0~8                                                                                 ; 1       ;
; Add0~7                                                                                 ; 1       ;
; Add0~6                                                                                 ; 1       ;
; Add0~5                                                                                 ; 1       ;
; Add0~4                                                                                 ; 1       ;
; Add0~3                                                                                 ; 1       ;
; Add0~2                                                                                 ; 1       ;
; Add0~1                                                                                 ; 1       ;
; Add0~0                                                                                 ; 1       ;
; uart_tx:utx|r_Clock_Count[15]~47                                                       ; 1       ;
; uart_tx:utx|r_Clock_Count[14]~46                                                       ; 1       ;
; uart_tx:utx|r_Clock_Count[14]~45                                                       ; 1       ;
; uart_tx:utx|r_Clock_Count[13]~44                                                       ; 1       ;
; uart_tx:utx|r_Clock_Count[13]~43                                                       ; 1       ;
; uart_tx:utx|r_Clock_Count[12]~42                                                       ; 1       ;
; uart_tx:utx|r_Clock_Count[12]~41                                                       ; 1       ;
; uart_tx:utx|r_Clock_Count[11]~40                                                       ; 1       ;
; uart_tx:utx|r_Clock_Count[11]~39                                                       ; 1       ;
; uart_tx:utx|r_Clock_Count[10]~38                                                       ; 1       ;
; uart_tx:utx|r_Clock_Count[10]~37                                                       ; 1       ;
; uart_tx:utx|r_Clock_Count[9]~36                                                        ; 1       ;
; uart_tx:utx|r_Clock_Count[9]~35                                                        ; 1       ;
; uart_tx:utx|r_Clock_Count[8]~34                                                        ; 1       ;
; uart_tx:utx|r_Clock_Count[8]~33                                                        ; 1       ;
; uart_tx:utx|r_Clock_Count[7]~31                                                        ; 1       ;
; uart_tx:utx|r_Clock_Count[7]~30                                                        ; 1       ;
; uart_tx:utx|r_Clock_Count[6]~29                                                        ; 1       ;
; uart_tx:utx|r_Clock_Count[6]~28                                                        ; 1       ;
; uart_tx:utx|r_Clock_Count[5]~27                                                        ; 1       ;
; uart_tx:utx|r_Clock_Count[5]~26                                                        ; 1       ;
; uart_tx:utx|r_Clock_Count[4]~25                                                        ; 1       ;
; uart_tx:utx|r_Clock_Count[4]~24                                                        ; 1       ;
; uart_tx:utx|r_Clock_Count[3]~23                                                        ; 1       ;
; uart_tx:utx|r_Clock_Count[3]~22                                                        ; 1       ;
; uart_tx:utx|r_Clock_Count[2]~21                                                        ; 1       ;
; uart_tx:utx|r_Clock_Count[2]~20                                                        ; 1       ;
; uart_tx:utx|r_Clock_Count[1]~19                                                        ; 1       ;
; uart_tx:utx|r_Clock_Count[1]~18                                                        ; 1       ;
; uart_tx:utx|r_Clock_Count[0]~17                                                        ; 1       ;
; uart_tx:utx|r_Clock_Count[0]~16                                                        ; 1       ;
; Add2~66                                                                                ; 1       ;
; Add2~64                                                                                ; 1       ;
; Add2~63                                                                                ; 1       ;
; Add2~61                                                                                ; 1       ;
; Add2~60                                                                                ; 1       ;
; Add2~58                                                                                ; 1       ;
; Add2~57                                                                                ; 1       ;
; Add2~55                                                                                ; 1       ;
; Add2~54                                                                                ; 1       ;
; Add2~52                                                                                ; 1       ;
; Add2~51                                                                                ; 1       ;
; Add2~48                                                                                ; 1       ;
; Add2~47                                                                                ; 1       ;
; Add2~44                                                                                ; 1       ;
; Add2~43                                                                                ; 1       ;
; Add2~40                                                                                ; 1       ;
; Add2~39                                                                                ; 1       ;
; Add2~36                                                                                ; 1       ;
; Add2~35                                                                                ; 1       ;
; Add2~32                                                                                ; 1       ;
; Add2~31                                                                                ; 1       ;
; Add2~28                                                                                ; 1       ;
; Add2~27                                                                                ; 1       ;
; Add2~24                                                                                ; 1       ;
; Add2~23                                                                                ; 1       ;
; Add2~20                                                                                ; 1       ;
; Add2~19                                                                                ; 1       ;
; Add2~18                                                                                ; 1       ;
; Add2~17                                                                                ; 1       ;
; Add2~16                                                                                ; 1       ;
; Add2~15                                                                                ; 1       ;
; Add2~14                                                                                ; 1       ;
; Add2~13                                                                                ; 1       ;
; Add2~12                                                                                ; 1       ;
; Add2~11                                                                                ; 1       ;
; Add2~10                                                                                ; 1       ;
; Add2~9                                                                                 ; 1       ;
; Add2~8                                                                                 ; 1       ;
; Add2~7                                                                                 ; 1       ;
; Add2~6                                                                                 ; 1       ;
; Add2~5                                                                                 ; 1       ;
; Add2~4                                                                                 ; 1       ;
; Add2~3                                                                                 ; 1       ;
; Add2~1                                                                                 ; 1       ;
; Add2~0                                                                                 ; 1       ;
; altpll0:mempll|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_fbout  ; 1       ;
; sdram_controller:memory|command[5]                                                     ; 1       ;
+----------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 671 / 71,559 ( < 1 % ) ;
; C16 interconnects           ; 28 / 2,597 ( 1 % )     ;
; C4 interconnects            ; 353 / 46,848 ( < 1 % ) ;
; Direct links                ; 146 / 71,559 ( < 1 % ) ;
; Global clocks               ; 2 / 20 ( 10 % )        ;
; Local interconnects         ; 326 / 24,624 ( 1 % )   ;
; R24 interconnects           ; 41 / 2,496 ( 2 % )     ;
; R4 interconnects            ; 338 / 62,424 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.05) ; Number of LABs  (Total = 40) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 2                            ;
; 14                                          ; 2                            ;
; 15                                          ; 5                            ;
; 16                                          ; 26                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.52) ; Number of LABs  (Total = 40) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 33                           ;
; 1 Clock enable                     ; 14                           ;
; 1 Sync. clear                      ; 4                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 3                            ;
; 2 Clocks                           ; 6                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 20.68) ; Number of LABs  (Total = 40) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 4                            ;
; 20                                           ; 4                            ;
; 21                                           ; 5                            ;
; 22                                           ; 2                            ;
; 23                                           ; 3                            ;
; 24                                           ; 4                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.97) ; Number of LABs  (Total = 40) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 0                            ;
; 3                                               ; 1                            ;
; 4                                               ; 1                            ;
; 5                                               ; 5                            ;
; 6                                               ; 2                            ;
; 7                                               ; 2                            ;
; 8                                               ; 2                            ;
; 9                                               ; 4                            ;
; 10                                              ; 3                            ;
; 11                                              ; 3                            ;
; 12                                              ; 3                            ;
; 13                                              ; 3                            ;
; 14                                              ; 2                            ;
; 15                                              ; 1                            ;
; 16                                              ; 4                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.70) ; Number of LABs  (Total = 40) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 2                            ;
; 3                                            ; 2                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 3                            ;
; 8                                            ; 3                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 5                            ;
; 17                                           ; 5                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
; 33                                           ; 0                            ;
; 34                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 39        ; 0            ; 39        ; 0            ; 0            ; 39        ; 39        ; 0            ; 39        ; 39        ; 38           ; 0            ; 0            ; 0            ; 18           ; 38           ; 0            ; 18           ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 39        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 39           ; 0         ; 39           ; 39           ; 0         ; 0         ; 39           ; 0         ; 0         ; 1            ; 39           ; 39           ; 39           ; 21           ; 1            ; 39           ; 21           ; 39           ; 39           ; 23           ; 39           ; 39           ; 39           ; 39           ; 39           ; 39           ; 0         ; 39           ; 39           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; mem_RAS            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_CAS            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_WE             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_LDQM           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_UDQM           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tx                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_A[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_A[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_A[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_A[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_A[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_A[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_A[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_A[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_A[8]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_A[9]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_A[10]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_A[11]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_BA[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_BA[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_D[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_D[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_D[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_D[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_D[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_D[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_D[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_D[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_D[8]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_D[9]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_D[10]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_D[11]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_D[12]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_D[13]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_D[14]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mem_D[15]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_28             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rx                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+------------------------------------------------------------------+---------------------+
; Option                                                           ; Setting             ;
+------------------------------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                 ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                 ;
; Enable device-wide output enable (DEV_OE)                        ; Off                 ;
; Enable INIT_DONE output                                          ; Off                 ;
; Configuration scheme                                             ; Passive Serial      ;
; Error detection CRC                                              ; Off                 ;
; Enable open drain on CRC_ERROR pin                               ; Off                 ;
; Enable input tri-state on active configuration pins in user mode ; Off                 ;
; Configuration Voltage Level                                      ; Auto                ;
; Force Configuration Voltage Level                                ; On                  ;
; nCEO                                                             ; Unreserved          ;
; Data[0]                                                          ; Unreserved          ;
; Data[1]/ASDO                                                     ; Unreserved          ;
; Data[7..2]                                                       ; Unreserved          ;
; FLASH_nCE/nCSO                                                   ; Unreserved          ;
; Other Active Parallel pins                                       ; Unreserved          ;
; DCLK                                                             ; As input tri-stated ;
; Base pin-out file on sameframe device                            ; Off                 ;
+------------------------------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (119006): Selected device EP3C25E144C8 for design "SerialDumper"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "altpll0:mempll|altpll:altpll_component|altpll0_altpll1:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 74, clock division of 21, and phase shift of 0 degrees (0 ps) for altpll0:mempll|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C5E144C8 is compatible
    Info (176445): Device EP3C10E144C8 is compatible
    Info (176445): Device EP3C16E144C8 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
Info (169141): DATA[0] dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (176584): Output pin "mem_CLK" (external output clock of PLL "altpll0:mempll|altpll:altpll_component|altpll0_altpll1:auto_generated|pll1") uses I/O standard 3.3-V LVCMOS, has current strength 2mA, output load 0pF, and output clock frequency of 100 MHz, but target device can support only maximum output clock frequency of 64 MHz for this combination of I/O standard, current strength and load
Info (332104): Reading SDC File: 'SerialDumper.sdc'
Warning (332060): Node: sdram_controller:memory|rd_ready_r was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: mempll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 35.242
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   35.000       clk_28
Info (176353): Automatically promoted node altpll0:mempll|altpll:altpll_component|altpll0_altpll1:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node sdram_controller:memory|rd_ready_r 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15064): PLL "altpll0:mempll|altpll:altpll_component|altpll0_altpll1:auto_generated|pll1" output port clk[0] feeds output pin "mem_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X32_Y23 to location X42_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.22 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file D:/Users/Kasami/Documents/HeikouBox/configs/SerialDumper/output_files/SerialDumper.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4912 megabytes
    Info: Processing ended: Fri Apr 14 01:52:32 2023
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Users/Kasami/Documents/HeikouBox/configs/SerialDumper/output_files/SerialDumper.fit.smsg.


