---
{"dg-publish":true,"permalink":"/2.4 龙芯控制器设计/2.设计过程文档/1 概要设计/"}
---

## 1 基本框图设计
首先要进行概要设计，这两天主要是把框图设计好。
大概有这么几步：
- [x] 搞清楚鹏辉师兄的基础框图
- [x] 搞清楚鹏辉师兄，基于基础框图的概要设计：包括元器件，和方式的对应
- [ ] 搞清楚白宇师兄针对龙芯3A5000的设计
	- [x] 每一页的内容是在干什么
	- [ ] 过一遍每一页的主要器件
	- [ ] 写出龙芯3A5000的概要设计
- [ ] 搞清楚3A5000和3A6000的区别
- [ ] 写出需要改些什么，并搞出初版方案与鹏辉师兄确定，确定后与老师沟通
- [ ] 写出概要设计
### 1.1 基础框图
![nice.webp|670](/img/user/2.4%20%E9%BE%99%E8%8A%AF%E6%8E%A7%E5%88%B6%E5%99%A8%E8%AE%BE%E8%AE%A1/2.%E8%AE%BE%E8%AE%A1%E8%BF%87%E7%A8%8B%E6%96%87%E6%A1%A3/assets/nice.webp)
> 拿到核心板资料介绍文档，仔细阅读产品规格书与功能框图，明确我们要设计的载板上要放哪些对内接口与对外接口。绘制结构设计说明框图。
![Pasted image 20251009152937.webp|900](/img/user/2.4%20%E9%BE%99%E8%8A%AF%E6%8E%A7%E5%88%B6%E5%99%A8%E8%AE%BE%E8%AE%A1/2.%E8%AE%BE%E8%AE%A1%E8%BF%87%E7%A8%8B%E6%96%87%E6%A1%A3/assets/Pasted%20image%2020251009152937.webp)
> 以核心板COMe连接器为中心，用Visio绘制整体框图

**总结**
这个图里主要是画了与外界的连接状态，左面是面板上的接口，右面是背板上的接口。其实有点不全。因为触发线、RS232都没有

**随记**
一开始还以为是不完整的草图，定睛一看好像的确是全的。
又瞅了一眼，发现原来是不全的。

### 1.2 整体框图

#### 1 随问
**问题1:框图的USB数量为什么和实际面板上的USB数量不一致？/该怎么数？**
60G0的前面板上有2个USB3.0和4个USB2.0。根据框图，我怎么数都和实际的面板不一致。请问是该怎么数呢？
**问题2：COME上没有使用的资源，是因为什么呢？**
- 至少可以看到，USB3.0有一对没有用，一个PCIe5没有用，是为什么呢？
- 此外，能够看到没有使用的有
	- eDP/LVDS
	- VGA
	- SPI
	- FAN/WDT
	- I2C
这些都是没有引出引脚的，是因为什么呢？
我们是因为什么，决定选择一些引脚而没有选择另一些引脚呢？
## 2 3A5000原理图倒推
以连接器为纲，捋一下信号线，及器件
使用ai解释婴喜爱每条信号线是什么意思，
### 0）零碎知识
#### 缩写
| 缩写   | 全称                                                   | 中文全称                    |
| ---- | ---------------------------------------------------- | ----------------------- |
| RoHS | R​​estriction of ​​o​​f ​​H​​azardous ​​S​​ubstances | 关于限制在电子电气设备中使用某些有害成分的指令 |
| NC   | No Connection​​                                  | 无连接                 |
#### 约定
- set
在无下属内容的情况下，默认指单分支下的所有信号线
### 1）GBE千兆以太网
#### 缩写
| 缩写      | 全称                                  | 中文全称          |
| ------- | ----------------------------------- | ------------- |
| GBE     | Gigabit Ethernet                    | 千兆以太网         |
| ​​MDI​​ | Medium Dependent Interface          | 介质相关接口（物理层信号） |
| CTREF​​ | ​​ ​​C​​enter ​​T​​ap ​​REF​​erence | ​​中心抽头参考电压​   |
#### 信号线
- GBE（0~1）+MDI（0~3）+（N/P）
	- 16根线 数据线
- GBE（0~1）+LINK（0/100/1000）# 
	- 6根线，链路速度状态信号
	- 根据结果（速度为千兆、百兆or其他），拉低一根指定的线
- GBE（0~1）+ACT#
	- 2根，活动状态信号
	- 拉低，表示端口正在传输数据
- GBE0_CTREF_1V8
	- 1根 中心抽头参考电压
	- 提供中心抽头参考电压
#### 经过器件
- set
	- GBE（0~1）+MDI（0~3）+（N/P）
	- GBE（0~1）+LINK（0/100/1000）# 
	- GBE（0~1）+ACT#
	- →板对板连接器
		- BSH-060-01-F-D-A-TR
		- 连接扣板与载板的信号
			- 立贴比卧贴更能利用3D空间
			- BT（TAB）H是公头，BS（Socket）H是母头
	- →以太网连接器
		- JFM38U1B-B313-4F
		- 连接外部网口，并且还有两个USB
			- 省地方，只是容易互相妨碍
- GBE0_CTREF_1V8
	- →π型滤波电路
		- 一个磁珠（Sunlord_UPZ1608E601-1R0TF）
		- 四个100nF/25V电容并联
		- 通直流，阻交流，以提供纯净的直流电源
		- 特点：LC滤波电路，其中四个相同电容并联，是为了降低等效电感
			- 优点：等效电感变小之后，可以使得高频噪声更好地短到地上
			- 缺点：如果主要噪声频率在谐振点附近，对这个频率的噪声电路阻抗很高，进而会使得噪声反而被放大成很大的电压，从而影响系统稳定性
	- GBE0_1V8
	- GBE1_1V8
	- →板对板连接器
		- →BTH-060-01-F-D-A-TR→BSH-060-01-F-D-A-TR
		- 【问】BTH-060-X-X-D-A-K这个原理图上写的是这个，为什么？实际上似乎是一个器件呀？
	- →
	- GBE0_CTREF_1V8（电源）
	- GBE1_CTREF_1V8（电源）
### 2）ACPI
#### 缩写
| 缩写   | 全称                                                         | 中文全称          |
| ---- | ---------------------------------------------------------- | ------------- |
| ACPI | ​​A​​dvanced ​​C​​onfiguration and ​​P​​ower ​​I​​nterface | ​​高级配置与电源接口​​ |
|      |                                                            |               |
#### 信号线
| 信号名称                 | 功能描述                            | 信号方向     |
| -------------------- | ------------------------------- | -------- |
| ​**​ACPI_S3#​**​     | 系统进入睡眠（Suspend to RAM）状态的指示信号。  | 核心板 → 载板 |
| ​**​ACPI_S4#​**​     | 系统进入休眠（Suspend to Disk）状态的指示信号。 | 核心板 → 载板 |
| ​**​ACPI_S5#​**​     | 系统进入软关机（Soft Off）状态的指示信号。       | 核心板 → 载板 |
| ​**​ACPI_PWRBTN#​**​ | 电源按钮信号。                         | 载板 → 核心板 |
| ​**​ACPI_RSTBTN#​**​ | 复位按钮信号。                         | 载板 → 核心板 |
#### 经过器件
- ACPI_S3#
	- 1→发光电路
		- NCD0603C4发光二极管、BLM7002K场效应管
		- 发光电路主要是在调试的时候提供信息
	- 2→缓冲器
		- 74LVC1G17GW,125 单缓冲施密特触发器
			- 优点：通过迟滞来抵抗噪声
			- 缺点：引入微小延迟
	- →三极管
		- BC846W
		- 配合缓冲器实现电路
	- →成为PS_ON#
	- →XJ3
		- 最后给到了背板连接器上
- ACPI_S4#
	- →仅发光电路
- ACPI_S5#
	- →仅发光电路
- ACPI_PWRBTN#
	- 1→连接按钮SW4
		- TS-1187A-B-A-B
- ACPI_RSTBTN#
	- →板对板连接器
	- →ACPI_RSTBTN#
	- →轻触开关
		- GT-TCB73B-H090-L1
### 3）SATA
#### 缩写
| 缩写   | 全称                                                      | 中文全称            |
| ---- | ------------------------------------------------------- | --------------- |
| SATA | Serial ATA​​ 或 ​​Serial Advanced Technology Attachment​ | 串行ATA 或 串行高技术配置 |
| NVMe | Non-Volatile Memory Express                             | 非易失性存储器高速通道​​   |
| M.2  | ​​Module​​ .2                                           | 第2代模块           |
民间智慧：B key（for basic） M key（for maximum speed）
#### 信号线
| 信号名称          | 名称               | 方向       | 功能描述                         |
| ------------- | ---------------- | -------- | ---------------------------- |
| SATA0_TX_P/N` | 差分发送信号线          | 主板 → 设备0 | 端口0的数据发送通道                   |
| SATA0_RX_P/N` | 差分接收信号线          | 设备0 → 主板 | 端口0的数据接收通道                   |
| SATA1_TX_P/N` | 差分发送信号线          | 主板 → 设备1 | 端口1的数据发送通道                   |
| SATA1_RX_P/N` | 差分接收信号线          | 设备1 → 主板 | 端口1的数据接收通道                   |
| SATA_ACT#     | ​​SATA设备活动状态指示信号 | 设备 → 指示灯 | 硬盘活动指示（低电平有效）<br>有一个通道活动，就拉低 |
#### 经过器件
- SATA0_（T/R）X_（P/N）
	- →M.2硬盘连接器
		- 2199230-3 
		- M.2 B Key（而非M.2 M Key）
		- 优点：兼容性好，支持SATA和PCIe x2
		- 缺点：没有M key的协议快（支持PCIe x4）
			- 这倒是个蛮有意思的发现，若是真的，倒是可以说明没有白问不少为什么
- SATA1_（T/R）X_（P/N）
	- →7and15PINSATA【没有型号，到时候问问】
		- SATA接口连接器
			- 对比：这个应当是SATA标准连接器，上面的是M.2硬盘连接器。前者可以差小的那个固态硬盘，后者可以插大的机械硬盘
- SATA_ACT#
	- →板对板连接器
	- →红普绿两孔灯座
		- XL-DZ304SURSYGD/2
		- 亮灯，提示硬盘活动状态

#### 备注
**速率是否会不够？**
必然是不够的，比如现在的龙芯是3A6000，4个x4，你就算升级到x4的PCIe硬盘，满速率也是不够的。
而在实际运行的时候，操作系统会给予协议，将来不及存进去的数据缓冲一下。
现在用了一个7and15的SATA（上面插机械硬盘）
下面是M.2 B key ，但实际上也插的是SATA的固态
相对慢一点，倒也都还好


### 4）USB
#### 缩写
| 缩写    | 全称                                                   | 中文全称       |
| ----- | ---------------------------------------------------- | ---------- |
| USB   | Universal Serial Bus                                 | 通用串行总线​​   |
| ESD​​ | **​​E**​​lectro​​**s**​​tatic ​​**D**​​ischarge      | 静电放电，一种TVS |
| TVS   | ​**​T​**​ransient ​**​V​**​oltage ​**​S​**​uppressor | 瞬态电压抑制器​​  |
#### 信号线
| 信号线命名                    | 名称与性质                   | 功能描述                                             |
| ------------------------ | ----------------------- | ------------------------------------------------ |
| USB(0~5)\_(N/P)​​        | ​​USB 高速差分数据信号​​        | 负责所有USB数据的传输，是端口的主要功能通道。一个端口对应多对差分线（TX, RX, D）。  |
| ​​USB\_(01/23/45)\_OC#​​ | ​​USB端口组过流检测信号​​（低电平有效） | 重要的安全保护信号。当检测到某组USB端口电流过大时，会报警并触发控制器切断供电，防止硬件损坏。 |
#### 经过器件
- ​​USB(0~5)\_(N/P)​​
	- →共模滤波器
		- DLW21HN900SQ2L
		- 优点：可以滤除100MHz的高频噪声
		- 缺点：额定电流为330mA，小于USB标准的500mA，键盘鼠标倒还好，但无法为任何功耗超过330mA的设备正常供电
	- →​​USB(0~5)\_L\_(N/P)​​
		- L:Line or Link，表示即将通往线缆的洁净信号
	- 1→单向ESD
		- ESDU5V0H4
		- 作用：平时无用，在有静电的时候负责吸收静电，保护电路
		- 优点：结电容很低，只有0.8pF
		- 缺点：只有5A，只能应对人体放电（倒也差不多了，谁没事把控制器拿去给雷劈）
	- 2→USB(0~3)\_L\_(N/P)​​→板对板连接器
	- →USB(0~3)\_(N/P)​​
	- →以太网+USB\*2连接器
		- JFM38U1B-B313-4F
	- 2→USB(4~5)\_L\_(N/P)​​→USB连接器
		- AF 14.0 CC-T
		- 单个的USB连接器，不经过扣板直接连出去的
- ​​USB\_(01/23/45)\_OC#​​
	- →功率电子开关
		- SGM2588KYN5G/TR
		- 当一个智能的，可自动复位的保险丝
	- %→USB(01\/23\/45)\_VDD
		- 可能经过板对板连接器（而且似乎是一根线用了两个引脚，可能是为了合流？）
		- 给USB连接器供电
### 5）零碎线
#### 信号线
* VCC_BAT
* PWR_OK
* SYS_RESET#

### 6）LPC
#### 缩写
| 缩写     | 全称                                 | 中文全称        |
| ------ | ---------------------------------- | ----------- |
| LPC    | ​​Low Pin Count​​                  | 低引脚数（总线）    |
| SERIRQ | ​SERialized Interrupt ReQuest​     | 串行化中断请求     |
| ​​AD   | ​​Address/Data                     | 地址/数据       |
|        | FRAME                              | 帧           |
| SAL    | S​​h​​a​​ng​​h​​ai ​​An​​​​L​​u ​​ | （安路科技系列号前缀） |

#### 信号线
| 信号线命名            | 名称与性质                     | 功能描述                                                                    |
| ---------------- | ------------------------- | ----------------------------------------------------------------------- |
| ​​LPC_CLK​​      | ​​LPC 总线时钟信号​​（→载板）       | 由主机提供的基准时钟，所有总线操作都与此信号同步。它定义了数据传输的节奏，是总线正常工作的基础。                        |
| ​​LPC_FRAME#​​   | ​​LPC 帧周期信号​​（低电平有效）（→载板） | 关键的控制信号。当其变为低电平时，标志着一个新的传输周期（如读/写操作）开始；当其恢复为高电平时，标志该周期结束。它界定了每次数据传输的边界。 |
| ​​LPC_AD\[3:0]​​ | ​​LPC 地址/数据复用信号​​（4位，双向）  | 采用分时复用技术的核心数据通道。在同一操作周期内，先用于传输目标地址，再用于传输实际数据。这种设计是LPC总线减少引脚数量的关键。       |
| ​​LPC_SERIRQ​​   | ​​串行化中断请求信号​​（双向）         | 用于在单根信号线上串行传输多个设备的中断请求。主机轮询或设备在指定时间槽上报中断，以此取代传统的多根独立中断线，极大节省了引脚。        |
#### 经过器件
- 全部信号线
	- →FPGA
		- EF2M45LG48B
		- 安路科技的FPGA
##### 型号分析：
| 型号字段    | 含义说明                                                                                                                                |
| ------- | ----------------------------------------------------------------------------------------------------------------------------------- |
| ​​EF2​​ | ELF2系列 FPGA                                                                                                                         |
| M       | L 逻辑器件 <br>**M 内嵌 MCU-M3**                                                                                                          |
| ​​45​​  | 15 1500 查找表 <br>25 2500 查找表 <br>**45 4500 查找表**                                                                                     |
| ​​LG48  | ​​封装类型 ：<br>XG42 XWFN42 <br>AG42 LGA42 <br>LG48 LQFP48 <br>**LG100 LQFP100** <br>LG144 LQFP144 <br>UG132 UBGA132 <br>BG256 LFBGA256 |
| ​​B​​   | 电源类型：单电源                                                                                                                            |
###  7）SMBus
#### 缩写
| 缩写    | 全称                    | 中文全称   |
| ----- | --------------------- | ------ |
| SMBus | System Management Bus | 系统管理总线 |
#### 信号线
| 信号线命名       | 名称与性质               | 功能描述                                                                                                             |
| ----------- | ------------------- | ---------------------------------------------------------------------------------------------------------------- |
| ​​SMB_CLK​​ | ​​SMBus 时钟信号​​（→载板） | 由主控制器（通常是COMe模块上的芯片组）产生的同步时钟。它为SMBus上的所有通信提供时序基准，确保主设备和从设备之间数据同步传输。时钟频率通常为100kHz或更低。                             |
| ​​SMB_DAT​​ | ​​SMBus 数据信号​​（双向）  | 用于在主设备和从设备之间传输指令和数据的双向信号线。它采用​​开漏（Open-Drain）​​ 输出结构，允许多个设备共享此线路，依靠上拉电阻将信号拉高，任何设备都可以通过拉低该线来发送数据，是实现多主设备仲裁和通信的关键。 |
#### 经过器件
- set
	- 1→单向ESD
		- ESDU5V0H4
		- 和其他的静电保护型号一致
	- 2→0Ω→电平转换芯片
		- RS0102YH8
			- 转换电平
			- 优点：自动化双向电压转换
			- 缺点：3.3V电压一定要比5V先上电，不然会出问题
	- →I2C\_(SCL/SDA)\_XJ
	- →XJ3
### 8）I2C
#### 缩写
| 缩写  | 全称                           | 中文全称           |
| --- | ---------------------------- | -------------- |
| I²C | ​​Inter-Integrated Circuit​​ | ​**​集成电路总线​**​ |
#### 信号线
| 信号线命名             | 名称与性质                             | 功能描述                                                                                                     |
| ----------------- | --------------------------------- | -------------------------------------------------------------------------------------------------------- |
| ​​I2C_CLK​​ | ​​I2C 总线时钟信号​​（→载板，通常由主控制器发出） | 由主控制器（COMe核心板）产生的同步时钟信号。它决定了数据传输的速度（标准模式100kbps，快速模式400kbps等）。所有通信节奏都以此信号为基准。                            |
| ​​I2C_DAT​​ | ​​I2C 总线数据信号​​（双向，开源/漏极输出）    | 用于在主从设备之间传输数据和地址的核心信号线。采用​​分时复用​​方式，在同一根线上依次传输​​起始条件、从设备地址、读/写命令、实际数据、应答位和停止条件​​。这是I2C总线仅用两根线实现多设备通信的关键。 |
#### 经过器件
- set
	- 1→单向ESD
		- ESDU5V0H4
		- 和其他的静电保护型号一致
	- 2→0Ω/NC→电平转换芯片
		- RS0102YH8
			- 同上
	- →I2C\_(SCL/SDA)\_XJ
	- →XJ3
### 9）PCIe
#### 缩写
| 缩写   | 全称                                          | 中文全称         |
| ---- | ------------------------------------------- | ------------ |
| PCIe | ​​Peripheral Component Interconnect Express | ​​高速外围组件互联标准 |
#### 信号线
| 信号线命名                                                                                    | 名称与性质                         | 功能描述                                                                                                                                                                                                                                                                           |
| ---------------------------------------------------------------------------------------- | ----------------------------- | ------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------ |
| ​​(G/F)(0~1)\_<br>PCIE\_(TX/RX)(0~3)\_(P/N)​​  <br>示例：F0\_PCIE\_TX0\_P和 F0\_PCIE\_TX0\_N | ​​PCIe 差分数据发送/接收通道对​​（多通道，双向） | 这是PCIe总线的核心高速串行数据通道。每组TX_P/N和RX_P/N构成一个差分对，具有极强的抗干扰能力。  <br>• ​​TX（发送）​​：从COMe核心板（作为Root Complex）向外部设备发送数据。  <br>• ​​RX（接收）​​：COMe核心板从外部设备接收数据。  <br>• ​​编号(0~3)​​：表示一个链路（Link）中包含多个通道（Lane），例如x1, x4, x8等，编号相同的TX/RX组成一个全双工通道。通道越多，带宽越高。  <br>• ​​(P/N)​​：代表差分信号的正端（P）和负端（N）。 |
| ​​PCIE\_RCLK\_(P/N)​​                                                                    | ​​PCIe 参考时钟信号​​（差分输入，→载板）     | 为PCIe链路提供稳定的、共用的基准时钟（通常为100MHz）。这个差分时钟信号由主板上的时钟发生器产生，同时提供给COMe核心板和PCIe设备端，作为各自串行收发器（SerDes）的初始频率参考，确保链路两端能正确锁定和同步数据。                                                                                                                                                           |
|                                                                                          | lane                          | 有四根线（RX一对差分，TX一对差分）                                                                                                                                                                                                                                                            |
|                                                                                          | link                          | x1的link有1个lane<br>x4的link有4个lank                                                                                                                                                                                                                                               |
#### 经过器件
- (G/F)1---
	- →XJ3
- (G/F)0---
	- →XJ2
- PCIE\_RCLK\_(P/N)
	- →时钟缓冲器
		- LMK00334RTVT​​
		- 支持Gen1至Gen5的PCIe时钟缓冲器，其核心作用是对参考时钟进行一比四的扇出、同步分发及电平转换，以确保多PCIe设备间的时序一致性并实现跨代际兼容。​​
		- 优点:兼容与系统集成
		- 缺点:输出数量和分频比可能是固定的
	- →(G/F)(0~1)\_PCIE\_RCLK\_(P/N)
	- →XJ3
### 10）COMe
#### 缩写
| 缩写   | 全称                      | 中文全称           |
| ---- | ----------------------- | -------------- |
| COMe | ​​COM Express​​         | ​​Express 架构模块 |
| COM  | ​​Computer-On-Modules​​ | 模块化计算机         |
#### 信号线
- COME\_GP(I/O)(0~3)
	- 1→排针/NC
		- [立创搜不到](https://store.comet.bg/en/Catalogue/Product/28729/)
	- 2→单向ESD
		- ESDU5V0H4
	- 3→XJ4
### 11）LVDS
#### 缩写
| 缩写   | 全称                                 | 中文全称   |
| ---- | ---------------------------------- | ------ |
| LVDS | Low-Voltage Differential Signaling | 低压差分信号 |
#### 信号线
| 信号线命名                        | 名称与性质                         | 功能描述                                                                                                                           |
| ---------------------------- | ----------------------------- | ------------------------------------------------------------------------------------------------------------------------------ |
| ​​LVDS_(A/B)(0~3)(+/-)​​ | ​​LVDS 数据通道信号​​（差分对，双向）   | 这是LVDS接口的核心数据线。A/B通常代表两个独立的显示通道（Channel A, Channel B），用于支持更高的分辨率或刷新率。每个通道包含4对差分数据线，以差分方式传输高速串行数据，抗干扰能力强。它们共同承载屏幕上每个像素的颜色和亮度信息。 |
| ​​LVDS_(A/B)CK(+/-)​​   | ​​LVDS 时钟信号​​（差分对，→ 载板）   | 为LVDS数据传输提供基准时钟。每个通道（A/B）都有一对专用的差分时钟信号，确保数据在接收端能被准确采样。所有数据线的传输都与此时钟同步。                                                         |
| ​​LVDS_I2C_SCL​​         | ​​显示数据通道（DDC）时钟信号​​（→ 载板） | 属于DDC标准的一部分，用于主机与显示器进行低速通信。SCL是I2C总线的时钟线，由主机（PXIe控制器）产生，控制通信的节奏。                                                               |
| ​​LVDS_I2C_SDA​​         | ​​显示数据通道（DDC）数据信号​​（双向）   | 属于DDC标准的一部分，用于主机与显示器之间的双向数据传递。主机通过SDA线读取显示器的身份识别数据（EDID），以获取支持的分辨率、时序等信息，并可向集成在显示器中的芯片（如触摸控制器）写入配置命令。                          |
#### 经过器件
LVDS\_(A/B)(0~3)(+/-)
LVDS\_(A/B)\_CK(+/-)
LVDS_I2C_SCL
LVDS_I2C_SDA



### 12）UART
#### 缩写
| 缩写   | 全称                                             | 中文全称       |
| ---- | ---------------------------------------------- | ---------- |
| UART | ​Universal Asynchronous Receiver/Transmitter​​ | ​通用异步收发传输器 |
LS7A\_UART(0/1)\_(TX/RX)D
### 13）FAN
#### 缩写
| 缩写   | 全称                     | 中文全称   |
| ---- | ---------------------- | ------ |
| FAN  | fan                    | 风扇     |
| TACH | Tachometer             | 转速计    |
| PWM  | Pulse Width Modulation | 脉冲宽度调制 |
FAN\_PWM
FAN\_TACH
### 14）HDMI
#### 缩写
| 缩写   | 全称                                       | 中文全称      |
| ---- | ---------------------------------------- | --------- |
| HDMI | ​​High-Definition Multimedia Interface​​ | 高清晰度多媒体接口 |
HDMI\_TX(0~2)\_(P/N)
HDMI\_HPD
HDMI\_SCL
HDMI\_SDA
HDMI\_CLK\_(P/N)







## 3 随记
- 左侧的USB3.0，只包含着多出来的那四根，所以是与右边共同组成了两个USB
- 似乎后续有些改动，可以进而有些变化
- 关于没有使用的引脚
	- LVDS 龙芯可能需要用，不像兆芯有DDI
	- USB单纯是不需要那么多
	- 没用PCIe5是因为需要的拓扑结构就是4个link，再多出来一个x1，也合并不成1个link
	- FAN是风扇，其实是用了的，可能是忘记画了
	- VGA太老了，就不用
	- SPI,I2C，也是当时确认了下需求，不需要
- 关于电路选型
	- 尽量使用成熟的电路
	- 当时参考的是兆芯大载板
- 不知道处理器\/FPGA的型号是什么意思？
	- 比如FPGA的型号是什么意思，要是不知道的话，其数据手册有单独的一块，叫订购信息
	- 专门讲型号是什么意思的


