TimeQuest Timing Analyzer report for sisa
Mon May 15 14:48:31 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'counter_div_clk[2]'
 12. Slow Model Setup: 'vga_controller:vga|clk_25mhz'
 13. Slow Model Setup: 'CLOCK_50'
 14. Slow Model Hold: 'CLOCK_50'
 15. Slow Model Hold: 'counter_div_clk[2]'
 16. Slow Model Hold: 'vga_controller:vga|clk_25mhz'
 17. Slow Model Recovery: 'counter_div_clk[2]'
 18. Slow Model Recovery: 'vga_controller:vga|clk_25mhz'
 19. Slow Model Recovery: 'CLOCK_50'
 20. Slow Model Removal: 'CLOCK_50'
 21. Slow Model Removal: 'counter_div_clk[2]'
 22. Slow Model Removal: 'vga_controller:vga|clk_25mhz'
 23. Slow Model Minimum Pulse Width: 'vga_controller:vga|clk_25mhz'
 24. Slow Model Minimum Pulse Width: 'CLOCK_50'
 25. Slow Model Minimum Pulse Width: 'SW[9]'
 26. Slow Model Minimum Pulse Width: 'counter_div_clk[2]'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Output Enable Times
 32. Minimum Output Enable Times
 33. Output Disable Times
 34. Minimum Output Disable Times
 35. Fast Model Setup Summary
 36. Fast Model Hold Summary
 37. Fast Model Recovery Summary
 38. Fast Model Removal Summary
 39. Fast Model Minimum Pulse Width Summary
 40. Fast Model Setup: 'counter_div_clk[2]'
 41. Fast Model Setup: 'vga_controller:vga|clk_25mhz'
 42. Fast Model Setup: 'CLOCK_50'
 43. Fast Model Hold: 'CLOCK_50'
 44. Fast Model Hold: 'counter_div_clk[2]'
 45. Fast Model Hold: 'vga_controller:vga|clk_25mhz'
 46. Fast Model Recovery: 'counter_div_clk[2]'
 47. Fast Model Recovery: 'vga_controller:vga|clk_25mhz'
 48. Fast Model Recovery: 'CLOCK_50'
 49. Fast Model Removal: 'CLOCK_50'
 50. Fast Model Removal: 'counter_div_clk[2]'
 51. Fast Model Removal: 'vga_controller:vga|clk_25mhz'
 52. Fast Model Minimum Pulse Width: 'vga_controller:vga|clk_25mhz'
 53. Fast Model Minimum Pulse Width: 'CLOCK_50'
 54. Fast Model Minimum Pulse Width: 'SW[9]'
 55. Fast Model Minimum Pulse Width: 'counter_div_clk[2]'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Setup Transfers
 70. Hold Transfers
 71. Recovery Transfers
 72. Removal Transfers
 73. Report TCCS
 74. Report RSKM
 75. Unconstrained Paths
 76. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; sisa                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; CLOCK_50                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                     ;
; counter_div_clk[2]           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { counter_div_clk[2] }           ;
; SW[9]                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SW[9] }                        ;
; vga_controller:vga|clk_25mhz ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { vga_controller:vga|clk_25mhz } ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+--------------------------------------------------------------------+
; Slow Model Fmax Summary                                            ;
+------------+-----------------+------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note ;
+------------+-----------------+------------------------------+------+
; 14.05 MHz  ; 14.05 MHz       ; counter_div_clk[2]           ;      ;
; 140.86 MHz ; 140.86 MHz      ; CLOCK_50                     ;      ;
; 181.88 MHz ; 181.88 MHz      ; vga_controller:vga|clk_25mhz ;      ;
+------------+-----------------+------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow Model Setup Summary                               ;
+------------------------------+---------+---------------+
; Clock                        ; Slack   ; End Point TNS ;
+------------------------------+---------+---------------+
; counter_div_clk[2]           ; -70.159 ; -13832.710    ;
; vga_controller:vga|clk_25mhz ; -68.643 ; -14875.169    ;
; CLOCK_50                     ; -64.916 ; -7698.260     ;
+------------------------------+---------+---------------+


+-------------------------------------------------------+
; Slow Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -2.690 ; -5.380        ;
; counter_div_clk[2]           ; 0.445  ; 0.000         ;
; vga_controller:vga|clk_25mhz ; 0.445  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow Model Recovery Summary                           ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; counter_div_clk[2]           ; -0.547 ; -6.140        ;
; vga_controller:vga|clk_25mhz ; -0.140 ; -2.800        ;
; CLOCK_50                     ; 0.291  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow Model Removal Summary                            ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.039 ; -0.039        ;
; counter_div_clk[2]           ; 0.391  ; 0.000         ;
; vga_controller:vga|clk_25mhz ; 0.392  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; vga_controller:vga|clk_25mhz ; -2.064 ; -1807.736     ;
; CLOCK_50                     ; -1.631 ; -1182.083     ;
; SW[9]                        ; -1.631 ; -1.631        ;
; counter_div_clk[2]           ; -0.611 ; -388.596      ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'counter_div_clk[2]'                                                                                                                                      ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                   ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -70.159 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~116 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 71.191     ;
; -70.137 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~52  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 71.171     ;
; -70.136 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~84  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 71.172     ;
; -70.133 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~100 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 71.169     ;
; -70.112 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~39  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 71.145     ;
; -70.110 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~23  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 71.143     ;
; -70.079 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~87  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 71.115     ;
; -70.079 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~103 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 71.115     ;
; -70.007 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~68  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 71.041     ;
; -69.962 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~28  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 70.995     ;
; -69.961 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~44  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 70.994     ;
; -69.956 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~76  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 70.990     ;
; -69.927 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~116 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 70.959     ;
; -69.918 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~140 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.955     ;
; -69.917 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.954     ;
; -69.916 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.953     ;
; -69.914 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~124 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.951     ;
; -69.905 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~52  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 70.939     ;
; -69.904 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~84  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.940     ;
; -69.901 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~100 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.937     ;
; -69.880 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~39  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 70.913     ;
; -69.878 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~23  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 70.911     ;
; -69.859 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~36  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 70.892     ;
; -69.859 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~20  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 70.892     ;
; -69.847 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~87  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.883     ;
; -69.847 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~103 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.883     ;
; -69.833 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~135 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 70.865     ;
; -69.832 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~119 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 70.864     ;
; -69.807 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~71  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 70.841     ;
; -69.775 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~68  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 70.809     ;
; -69.761 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~116 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 70.793     ;
; -69.739 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~52  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 70.773     ;
; -69.738 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~84  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.774     ;
; -69.735 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~100 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.771     ;
; -69.730 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~28  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 70.763     ;
; -69.729 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~44  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 70.762     ;
; -69.724 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~76  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 70.758     ;
; -69.714 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~39  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 70.747     ;
; -69.712 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~23  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 70.745     ;
; -69.686 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~140 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.723     ;
; -69.685 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.722     ;
; -69.684 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.721     ;
; -69.682 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~124 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.719     ;
; -69.681 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~87  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.717     ;
; -69.681 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~103 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.717     ;
; -69.627 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~36  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 70.660     ;
; -69.627 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~20  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 70.660     ;
; -69.618 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~116 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 70.650     ;
; -69.609 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~68  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 70.643     ;
; -69.601 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~135 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 70.633     ;
; -69.600 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~119 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 70.632     ;
; -69.597 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~104 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.633     ;
; -69.596 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~88  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.632     ;
; -69.596 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~52  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 70.630     ;
; -69.595 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~84  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.631     ;
; -69.592 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~100 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.628     ;
; -69.584 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~62  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 70.618     ;
; -69.583 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~78  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 70.617     ;
; -69.580 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~24  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.616     ;
; -69.579 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~72  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.615     ;
; -69.575 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~71  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 70.609     ;
; -69.571 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~39  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 70.604     ;
; -69.569 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~40  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 70.602     ;
; -69.569 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~23  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 70.602     ;
; -69.564 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~28  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 70.597     ;
; -69.563 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~44  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 70.596     ;
; -69.558 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~76  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 70.592     ;
; -69.553 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~120 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.590     ;
; -69.545 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~90  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.582     ;
; -69.542 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~106 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.579     ;
; -69.538 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~87  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.574     ;
; -69.538 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~103 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 70.574     ;
; -69.520 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~140 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.557     ;
; -69.519 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~138 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.556     ;
; -69.519 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.556     ;
; -69.518 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.555     ;
; -69.516 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~46  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 70.549     ;
; -69.516 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~122 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.553     ;
; -69.516 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~124 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.553     ;
; -69.515 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~30  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 70.548     ;
; -69.513 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~64  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 70.547     ;
; -69.511 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~80  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 70.545     ;
; -69.505 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~132 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.542     ;
; -69.502 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~128 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.539     ;
; -69.490 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~96  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.527     ;
; -69.486 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~112 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.523     ;
; -69.466 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~68  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 70.500     ;
; -69.462 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~116 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 70.500     ;
; -69.461 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~36  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 70.494     ;
; -69.461 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~20  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 70.494     ;
; -69.440 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~52  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.002      ; 70.480     ;
; -69.439 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~84  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.004      ; 70.481     ;
; -69.436 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~100 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.004      ; 70.478     ;
; -69.435 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~135 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 70.467     ;
; -69.434 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~82  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 70.468     ;
; -69.434 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~119 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.006     ; 70.466     ;
; -69.432 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~66  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 70.466     ;
; -69.423 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~98  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.460     ;
; -69.423 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~114 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 70.460     ;
; -69.422 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~94  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.009     ; 70.451     ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                                                                               ;
+---------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                                                                                                            ; Launch Clock       ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+
; -68.643 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.086      ; 69.689     ;
; -68.491 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 69.509     ;
; -68.478 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 69.503     ;
; -68.472 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 69.490     ;
; -68.463 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 69.493     ;
; -68.453 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 69.478     ;
; -68.451 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.086      ; 69.497     ;
; -68.440 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 69.472     ;
; -68.433 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.086      ; 69.479     ;
; -68.424 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.076      ; 69.460     ;
; -68.423 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 69.452     ;
; -68.419 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.081      ; 69.460     ;
; -68.419 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.081      ; 69.460     ;
; -68.415 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.076      ; 69.451     ;
; -68.411 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.086      ; 69.457     ;
; -68.351 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 69.369     ;
; -68.332 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 69.357     ;
; -68.329 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.076      ; 69.365     ;
; -68.313 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.081      ; 69.354     ;
; -68.311 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 69.340     ;
; -68.309 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.059      ; 69.328     ;
; -68.259 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 69.277     ;
; -68.246 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 69.271     ;
; -68.245 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.086      ; 69.291     ;
; -68.240 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 69.258     ;
; -68.231 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 69.261     ;
; -68.221 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 69.246     ;
; -68.219 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.086      ; 69.265     ;
; -68.208 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 69.240     ;
; -68.201 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.086      ; 69.247     ;
; -68.192 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.076      ; 69.228     ;
; -68.191 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 69.220     ;
; -68.187 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.081      ; 69.228     ;
; -68.187 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.081      ; 69.228     ;
; -68.183 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.076      ; 69.219     ;
; -68.122 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.073      ; 69.155     ;
; -68.119 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 69.148     ;
; -68.119 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 69.137     ;
; -68.116 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 69.146     ;
; -68.111 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.059      ; 69.130     ;
; -68.111 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.077      ; 69.148     ;
; -68.102 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.086      ; 69.148     ;
; -68.100 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.073      ; 69.133     ;
; -68.100 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 69.125     ;
; -68.098 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.066      ; 69.124     ;
; -68.097 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.076      ; 69.133     ;
; -68.095 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 69.127     ;
; -68.093 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.078      ; 69.131     ;
; -68.093 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 69.111     ;
; -68.090 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.066      ; 69.116     ;
; -68.089 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.059      ; 69.108     ;
; -68.086 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.071      ; 69.117     ;
; -68.081 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.081      ; 69.122     ;
; -68.080 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 69.105     ;
; -68.079 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 69.108     ;
; -68.077 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.059      ; 69.096     ;
; -68.076 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.074      ; 69.110     ;
; -68.074 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 69.092     ;
; -68.065 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 69.095     ;
; -68.061 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.071      ; 69.092     ;
; -68.057 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.077      ; 69.094     ;
; -68.056 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.073      ; 69.089     ;
; -68.055 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 69.080     ;
; -68.053 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.086      ; 69.099     ;
; -68.042 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 69.074     ;
; -68.035 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.086      ; 69.081     ;
; -68.026 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.076      ; 69.062     ;
; -68.025 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 69.054     ;
; -68.021 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.081      ; 69.062     ;
; -68.021 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.081      ; 69.062     ;
; -68.017 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.076      ; 69.053     ;
; -68.011 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.066      ; 69.037     ;
; -68.010 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 69.040     ;
; -68.009 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 69.041     ;
; -67.992 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg3  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 69.010     ;
; -67.984 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg3  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.086      ; 69.030     ;
; -67.980 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg3  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 69.005     ;
; -67.979 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.071      ; 69.010     ;
; -67.974 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg3  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 69.004     ;
; -67.974 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.073      ; 69.007     ;
; -67.974 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.073      ; 69.007     ;
; -67.971 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg11 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 68.989     ;
; -67.956 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.077      ; 68.993     ;
; -67.953 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 68.971     ;
; -67.950 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 68.968     ;
; -67.946 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.092      ; 68.998     ;
; -67.943 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg3  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 68.975     ;
; -67.943 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.074      ; 68.977     ;
; -67.937 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 68.962     ;
; -67.936 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg3  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.081      ; 68.977     ;
; -67.934 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 68.959     ;
; -67.931 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 68.949     ;
; -67.931 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.076      ; 68.967     ;
; -67.925 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg3  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.076      ; 68.961     ;
; -67.922 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.070      ; 68.952     ;
; -67.915 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.081      ; 68.956     ;
; -67.913 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 68.942     ;
; -67.912 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 68.937     ;
; -67.911 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.059      ; 68.930     ;
; -67.910 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.086      ; 68.956     ;
+---------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                ;
+---------+----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                          ; To Node                                          ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -64.916 ; proc:pro0|unidad_control:c0|ir[15]                 ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.431      ; 66.385     ;
; -64.684 ; proc:pro0|unidad_control:c0|ir[12]                 ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.431      ; 66.153     ;
; -64.518 ; proc:pro0|unidad_control:c0|ir[14]                 ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.431      ; 65.987     ;
; -64.375 ; proc:pro0|unidad_control:c0|ir[13]                 ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.431      ; 65.844     ;
; -64.219 ; proc:pro0|unidad_control:c0|ir[9]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.437      ; 65.694     ;
; -64.061 ; proc:pro0|unidad_control:c0|ir[11]                 ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.437      ; 65.536     ;
; -64.030 ; proc:pro0|unidad_control:c0|ir[0]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.435      ; 65.503     ;
; -63.892 ; proc:pro0|unidad_control:c0|ir[2]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.436      ; 65.366     ;
; -63.853 ; proc:pro0|unidad_control:c0|ir[1]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.432      ; 65.323     ;
; -63.569 ; proc:pro0|unidad_control:c0|ir[10]                 ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.437      ; 65.044     ;
; -63.532 ; proc:pro0|datapath:e0|regfile:reg0|br~116          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.437      ; 65.007     ;
; -63.270 ; proc:pro0|datapath:e0|regfile:reg0|br~119          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.437      ; 64.745     ;
; -63.068 ; proc:pro0|datapath:e0|regfile:reg0|br~135          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.437      ; 64.543     ;
; -63.046 ; proc:pro0|datapath:e0|regfile:reg0|br~37           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.436      ; 64.520     ;
; -63.005 ; proc:pro0|datapath:e0|regfile:reg0|br~132          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.432      ; 64.475     ;
; -62.848 ; proc:pro0|datapath:e0|regfile:reg0|br~118          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.432      ; 64.318     ;
; -62.848 ; proc:pro0|datapath:e0|regfile:reg0|br~117          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.437      ; 64.323     ;
; -62.602 ; proc:pro0|unidad_control:c0|ir[7]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.435      ; 64.075     ;
; -62.523 ; proc:pro0|datapath:e0|regfile:reg0|br~53           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.432      ; 63.993     ;
; -62.442 ; proc:pro0|unidad_control:c0|ir[3]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.435      ; 63.915     ;
; -62.421 ; proc:pro0|datapath:e0|regfile:reg0|br~120          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.432      ; 63.891     ;
; -62.391 ; proc:pro0|unidad_control:c0|ir[6]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.436      ; 63.865     ;
; -62.385 ; proc:pro0|datapath:e0|regfile:reg0|br~102          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.433      ; 63.856     ;
; -62.380 ; proc:pro0|datapath:e0|regfile:reg0|br~133          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.437      ; 63.855     ;
; -62.294 ; proc:pro0|unidad_control:c0|ir[4]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.435      ; 63.767     ;
; -62.241 ; proc:pro0|datapath:e0|regfile:reg0|br~121          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.432      ; 63.711     ;
; -62.179 ; proc:pro0|datapath:e0|regfile:reg0|br~26           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.436      ; 63.653     ;
; -62.165 ; proc:pro0|datapath:e0|regfile:reg0|br~38           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.436      ; 63.639     ;
; -62.101 ; proc:pro0|datapath:e0|regfile:reg0|br~40           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.436      ; 63.575     ;
; -62.070 ; proc:pro0|datapath:e0|regfile:reg0|br~36           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.436      ; 63.544     ;
; -62.052 ; proc:pro0|datapath:e0|regfile:reg0|br~123          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.437      ; 63.527     ;
; -62.040 ; proc:pro0|datapath:e0|regfile:reg0|br~39           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.436      ; 63.514     ;
; -61.998 ; proc:pro0|datapath:e0|regfile:reg0|br~131          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.438      ; 63.474     ;
; -61.949 ; proc:pro0|unidad_control:c0|ir[8]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.437      ; 63.424     ;
; -61.844 ; proc:pro0|datapath:e0|regfile:reg0|br~42           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.436      ; 63.318     ;
; -61.830 ; proc:pro0|datapath:e0|regfile:reg0|br~122          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.432      ; 63.300     ;
; -61.770 ; proc:pro0|datapath:e0|regfile:reg0|br~87           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.433      ; 63.241     ;
; -61.753 ; proc:pro0|datapath:e0|regfile:reg0|br~86           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.433      ; 63.224     ;
; -61.733 ; proc:pro0|datapath:e0|regfile:reg0|br~55           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.434      ; 63.205     ;
; -61.724 ; proc:pro0|datapath:e0|regfile:reg0|br~84           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.433      ; 63.195     ;
; -61.681 ; proc:pro0|datapath:e0|regfile:reg0|br~136          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.432      ; 63.151     ;
; -61.638 ; proc:pro0|datapath:e0|regfile:reg0|br~22           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.436      ; 63.112     ;
; -61.616 ; proc:pro0|unidad_control:c0|ir[5]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.435      ; 63.089     ;
; -61.580 ; proc:pro0|datapath:e0|regfile:reg0|br~51           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.436      ; 63.054     ;
; -61.563 ; proc:pro0|datapath:e0|regfile:reg0|br~90           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.432      ; 63.033     ;
; -61.539 ; proc:pro0|datapath:e0|regfile:reg0|br~21           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.433      ; 63.010     ;
; -61.485 ; proc:pro0|datapath:e0|regfile:reg0|br~20           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.436      ; 62.959     ;
; -61.484 ; proc:pro0|datapath:e0|regfile:reg0|br~71           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.435      ; 62.957     ;
; -61.410 ; proc:pro0|datapath:e0|regfile:reg0|br~124          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.432      ; 62.880     ;
; -61.392 ; proc:pro0|datapath:e0|regfile:reg0|br~85           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.433      ; 62.863     ;
; -61.392 ; proc:pro0|datapath:e0|regfile:reg0|br~139          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.437      ; 62.867     ;
; -61.380 ; proc:pro0|datapath:e0|regfile:reg0|br~138          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.432      ; 62.850     ;
; -61.375 ; proc:pro0|datapath:e0|regfile:reg0|br~104          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.433      ; 62.846     ;
; -61.374 ; proc:pro0|datapath:e0|regfile:reg0|br~56           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.435      ; 62.847     ;
; -61.361 ; proc:pro0|datapath:e0|regfile:reg0|br~125          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.437      ; 62.836     ;
; -61.334 ; proc:pro0|datapath:e0|regfile:reg0|br~147          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.438      ; 62.810     ;
; -61.331 ; proc:pro0|datapath:e0|regfile:reg0|br~88           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.433      ; 62.802     ;
; -61.308 ; proc:pro0|datapath:e0|regfile:reg0|br~103          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.433      ; 62.779     ;
; -61.306 ; proc:pro0|datapath:e0|regfile:reg0|br~68           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.435      ; 62.779     ;
; -61.300 ; proc:pro0|datapath:e0|regfile:reg0|br~23           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.436      ; 62.774     ;
; -61.255 ; proc:pro0|datapath:e0|regfile:reg0|br~100          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.433      ; 62.726     ;
; -61.238 ; proc:pro0|datapath:e0|regfile:reg0|br~115          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.432      ; 62.708     ;
; -61.231 ; proc:pro0|datapath:e0|regfile:reg0|br~41           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.431      ; 62.700     ;
; -61.223 ; proc:pro0|datapath:e0|regfile:reg0|br~43           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.431      ; 62.692     ;
; -61.219 ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.436      ; 62.693     ;
; -61.179 ; proc:pro0|datapath:e0|regfile:reg0|br~105          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.432      ; 62.649     ;
; -61.139 ; proc:pro0|datapath:e0|regfile:reg0|br~89           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.433      ; 62.610     ;
; -61.128 ; proc:pro0|datapath:e0|regfile:reg0|br~67           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.439      ; 62.605     ;
; -61.090 ; proc:pro0|datapath:e0|regfile:reg0|br~54           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.436      ; 62.564     ;
; -61.073 ; proc:pro0|datapath:e0|regfile:reg0|br~44           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.436      ; 62.547     ;
; -61.072 ; proc:pro0|datapath:e0|regfile:reg0|br~69           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.433      ; 62.543     ;
; -61.046 ; proc:pro0|datapath:e0|regfile:reg0|br~57           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.434      ; 62.518     ;
; -61.038 ; proc:pro0|datapath:e0|regfile:reg0|br~134          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.432      ; 62.508     ;
; -60.942 ; proc:pro0|datapath:e0|regfile:reg0|br~58           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.436      ; 62.416     ;
; -60.925 ; proc:pro0|datapath:e0|regfile:reg0|br~101          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.433      ; 62.396     ;
; -60.861 ; proc:pro0|datapath:e0|regfile:reg0|br~140          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.432      ; 62.331     ;
; -60.857 ; proc:pro0|datapath:e0|regfile:reg0|br~99           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.432      ; 62.327     ;
; -60.815 ; proc:pro0|datapath:e0|regfile:reg0|br~70           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.435      ; 62.288     ;
; -60.793 ; proc:pro0|datapath:e0|regfile:reg0|br~60           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.434      ; 62.265     ;
; -60.779 ; proc:pro0|datapath:e0|regfile:reg0|br~35           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.436      ; 62.253     ;
; -60.777 ; proc:pro0|datapath:e0|regfile:reg0|br~141          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.438      ; 62.253     ;
; -60.774 ; proc:pro0|datapath:e0|regfile:reg0|br~52           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.435      ; 62.247     ;
; -60.708 ; proc:pro0|datapath:e0|regfile:reg0|br~93           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.440      ; 62.186     ;
; -60.705 ; proc:pro0|datapath:e0|regfile:reg0|br~25           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.431      ; 62.174     ;
; -60.674 ; proc:pro0|datapath:e0|regfile:reg0|br~24           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.433      ; 62.145     ;
; -60.666 ; proc:pro0|datapath:e0|regfile:reg0|br~91           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.433      ; 62.137     ;
; -60.640 ; proc:pro0|datapath:e0|regfile:reg0|br~59           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.435      ; 62.113     ;
; -60.604 ; proc:pro0|datapath:e0|regfile:reg0|br~92           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.432      ; 62.074     ;
; -60.598 ; proc:pro0|datapath:e0|regfile:reg0|br~83           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.431      ; 62.067     ;
; -60.568 ; proc:pro0|datapath:e0|regfile:reg0|br~106          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.432      ; 62.038     ;
; -60.523 ; proc:pro0|datapath:e0|regfile:reg0|br~126          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.437      ; 61.998     ;
; -60.469 ; proc:pro0|datapath:e0|regfile:reg0|br~27           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.431      ; 61.938     ;
; -60.444 ; proc:pro0|datapath:e0|regfile:reg0|br~127          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.437      ; 61.919     ;
; -60.420 ; proc:pro0|datapath:e0|regfile:reg0|br~137          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.432      ; 61.890     ;
; -60.411 ; proc:pro0|datapath:e0|regfile:reg0|br~144          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.431      ; 61.880     ;
; -60.359 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][6] ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.442      ; 61.839     ;
; -60.312 ; proc:pro0|datapath:e0|regfile:reg0|br~45           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.436      ; 61.786     ;
; -60.289 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][4] ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.442      ; 61.769     ;
; -60.273 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3] ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.438      ; 61.749     ;
; -60.252 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2] ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.442      ; 61.732     ;
+---------+----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                                                                                                       ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -2.690 ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]           ; CLOCK_50    ; 0.000        ; 2.858      ; 0.731      ;
; -2.690 ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz ; CLOCK_50    ; 0.000        ; 2.858      ; 0.731      ;
; -2.190 ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]           ; CLOCK_50    ; -0.500       ; 2.858      ; 0.731      ;
; -2.190 ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz ; CLOCK_50    ; -0.500       ; 2.858      ; 0.731      ;
; 0.182  ; controlador_IO:io|interrupt_controller:int0|ps2_inta                                                          ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; counter_div_clk[2]           ; CLOCK_50    ; 0.000        ; 0.431      ; 0.899      ;
; 0.445  ; counter_div_clk[0]                                                                                            ; counter_div_clk[0]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; counter_div_clk[1]                                                                                            ; counter_div_clk[1]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|timer:tmr0|current_interrupt                                                                ; controlador_IO:io|timer:tmr0|current_interrupt                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|contador_milisegundos[0]                                                                    ; controlador_IO:io|contador_milisegundos[0]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|keyboard_controller:keyboard|data_ready                                                     ; controlador_IO:io|keyboard_controller:keyboard|data_ready                                                     ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; controlador_IO:io|br_io[16][0]                                                                                ; controlador_IO:io|br_io[16][0]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.480  ; proc:pro0|datapath:e0|regfile:reg0|br~76                                                                      ; controlador_IO:io|br_io[5][8]                                                                                 ; counter_div_clk[2]           ; CLOCK_50    ; 0.000        ; 0.432      ; 1.198      ;
; 0.481  ; proc:pro0|datapath:e0|regfile:reg0|br~74                                                                      ; controlador_IO:io|br_io[5][6]                                                                                 ; counter_div_clk[2]           ; CLOCK_50    ; 0.000        ; 0.432      ; 1.199      ;
; 0.483  ; proc:pro0|datapath:e0|regfile:reg0|br~77                                                                      ; controlador_IO:io|br_io[12][9]                                                                                ; counter_div_clk[2]           ; CLOCK_50    ; 0.000        ; 0.432      ; 1.201      ;
; 0.490  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][7]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.864      ; 3.640      ;
; 0.614  ; counter_div_clk[1]                                                                                            ; counter_div_clk[2]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.900      ;
; 0.620  ; counter_div_clk[0]                                                                                            ; counter_div_clk[1]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.906      ;
; 0.625  ; controlador_IO:io|timer:tmr0|count[23]                                                                        ; controlador_IO:io|timer:tmr0|count[23]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.911      ;
; 0.625  ; controlador_IO:io|contador_ciclos[15]                                                                         ; controlador_IO:io|contador_ciclos[15]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.911      ;
; 0.629  ; controlador_IO:io|contador_milisegundos[15]                                                                   ; controlador_IO:io|contador_milisegundos[15]                                                                   ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.638  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[7]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[7]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.924      ;
; 0.638  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.924      ;
; 0.638  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.924      ;
; 0.709  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][2]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.847      ; 3.842      ;
; 0.714  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][3]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.864      ; 3.864      ;
; 0.811  ; controlador_IO:io|contador_ciclos[7]                                                                          ; controlador_IO:io|br_io[20][7]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.097      ;
; 0.813  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[5]                                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[4]                                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.099      ;
; 0.814  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[2]                                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[1]                                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.871  ; controlador_IO:io|contador_ciclos[12]                                                                         ; controlador_IO:io|br_io[20][12]                                                                               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.157      ;
; 0.874  ; controlador_IO:io|contador_milisegundos[4]                                                                    ; controlador_IO:io|br_io[21][4]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.160      ;
; 0.875  ; controlador_IO:io|contador_ciclos[13]                                                                         ; controlador_IO:io|br_io[20][13]                                                                               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.161      ;
; 0.876  ; controlador_IO:io|contador_milisegundos[8]                                                                    ; controlador_IO:io|br_io[21][8]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.162      ;
; 0.885  ; controlador_IO:io|contador_ciclos[9]                                                                          ; controlador_IO:io|br_io[20][9]                                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.171      ;
; 0.896  ; controlador_IO:io|contador_ciclos[10]                                                                         ; controlador_IO:io|br_io[20][10]                                                                               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.182      ;
; 0.912  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][4]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.864      ; 4.062      ;
; 0.926  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_rising_edge_marker    ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_h                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.212      ;
; 0.929  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][5]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.864      ; 4.079      ;
; 0.929  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][8]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.847      ; 4.062      ;
; 0.929  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][3]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.870      ; 4.085      ;
; 0.930  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_h                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_falling_edge_marker   ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.216      ;
; 0.938  ; controlador_IO:io|contador_ciclos[9]                                                                          ; controlador_IO:io|contador_ciclos[9]                                                                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.224      ;
; 0.939  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][2]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.870      ; 4.095      ;
; 0.945  ; controlador_IO:io|contador_milisegundos[1]                                                                    ; controlador_IO:io|contador_milisegundos[1]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.231      ;
; 0.946  ; controlador_IO:io|contador_milisegundos[9]                                                                    ; controlador_IO:io|contador_milisegundos[9]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.232      ;
; 0.946  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][0]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.854      ; 4.086      ;
; 0.947  ; controlador_IO:io|contador_milisegundos[7]                                                                    ; controlador_IO:io|contador_milisegundos[7]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.233      ;
; 0.947  ; controlador_IO:io|contador_milisegundos[11]                                                                   ; controlador_IO:io|contador_milisegundos[11]                                                                   ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.233      ;
; 0.947  ; controlador_IO:io|contador_milisegundos[13]                                                                   ; controlador_IO:io|contador_milisegundos[13]                                                                   ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.233      ;
; 0.964  ; controlador_IO:io|timer:tmr0|count[0]                                                                         ; controlador_IO:io|timer:tmr0|count[0]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; controlador_IO:io|timer:tmr0|count[3]                                                                         ; controlador_IO:io|timer:tmr0|count[3]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.250      ;
; 0.968  ; controlador_IO:io|contador_ciclos[4]                                                                          ; controlador_IO:io|contador_ciclos[4]                                                                          ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.971  ; counter_div_clk[0]                                                                                            ; counter_div_clk[2]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.257      ;
; 0.972  ; controlador_IO:io|timer:tmr0|count[12]                                                                        ; controlador_IO:io|timer:tmr0|count[12]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; controlador_IO:io|timer:tmr0|count[21]                                                                        ; controlador_IO:io|timer:tmr0|count[21]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.258      ;
; 0.972  ; controlador_IO:io|contador_milisegundos[15]                                                                   ; controlador_IO:io|br_io[21][15]                                                                               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.258      ;
; 0.974  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_clk_h            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.260      ;
; 0.974  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.260      ;
; 0.975  ; controlador_IO:io|timer:tmr0|count[5]                                                                         ; controlador_IO:io|timer:tmr0|count[5]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.261      ;
; 0.976  ; controlador_IO:io|timer:tmr0|count[7]                                                                         ; controlador_IO:io|timer:tmr0|count[7]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; controlador_IO:io|contador_milisegundos[2]                                                                    ; controlador_IO:io|contador_milisegundos[2]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.977  ; controlador_IO:io|timer:tmr0|count[9]                                                                         ; controlador_IO:io|timer:tmr0|count[9]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; controlador_IO:io|timer:tmr0|count[10]                                                                        ; controlador_IO:io|timer:tmr0|count[10]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; controlador_IO:io|timer:tmr0|count[11]                                                                        ; controlador_IO:io|timer:tmr0|count[11]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; controlador_IO:io|contador_milisegundos[14]                                                                   ; controlador_IO:io|contador_milisegundos[14]                                                                   ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; controlador_IO:io|contador_milisegundos[4]                                                                    ; controlador_IO:io|contador_milisegundos[4]                                                                    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.980  ; controlador_IO:io|timer:tmr0|count[14]                                                                        ; controlador_IO:io|timer:tmr0|count[14]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.980  ; controlador_IO:io|timer:tmr0|count[16]                                                                        ; controlador_IO:io|timer:tmr0|count[16]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.980  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[5]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[5]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.980  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[6]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[6]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.981  ; controlador_IO:io|contador_ciclos[14]                                                                         ; controlador_IO:io|contador_ciclos[14]                                                                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.267      ;
; 0.981  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][1]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.854      ; 4.121      ;
; 0.982  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][0]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 2.870      ; 4.138      ;
; 0.983  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[1]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[1]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.269      ;
; 0.983  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[0]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[0]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.269      ;
; 0.984  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_rising_edge_marker    ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.270      ;
; 0.984  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[8]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[8]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.270      ;
; 0.984  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[10]               ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[10]               ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.270      ;
; 0.984  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[3]                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_5usec_count[3]                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.270      ;
; 0.985  ; controlador_IO:io|timer:tmr0|count[19]                                                                        ; controlador_IO:io|timer:tmr0|count[19]                                                                        ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.271      ;
; 0.985  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[1]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[1]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.271      ;
; 0.985  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[3]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[3]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.271      ;
; 0.985  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[6]                ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|timer_60usec_count[6]                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.271      ;
; 0.985  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.271      ;
; 0.987  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[6]                                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[5]                                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.273      ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'counter_div_clk[2]'                                                                                                                                                                        ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.445 ; controlador_IO:io|interrupt_controller:int0|timer_inta  ; controlador_IO:io|interrupt_controller:int0|timer_inta  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|interrupt_controller:int0|key_inta    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; controlador_IO:io|pulsadores:key0|current_interrupt     ; controlador_IO:io|pulsadores:key0|current_interrupt     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interrupt_controller:int0|switch_inta ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; proc:pro0|unidad_control:c0|new_pc[0]                   ; proc:pro0|unidad_control:c0|new_pc[0]                   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 1.012 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.298      ;
; 1.143 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|pulsadores:key0|current_interrupt     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.017      ; 1.446      ;
; 1.217 ; proc:pro0|unidad_control:c0|new_pc[4]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][4]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.001     ; 1.502      ;
; 1.222 ; proc:pro0|unidad_control:c0|new_pc[6]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][6]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.001     ; 1.507      ;
; 1.232 ; controlador_IO:io|interruptores:sw0|state[3]~13         ; controlador_IO:io|interruptores:sw0|state[3]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.431     ; 0.587      ;
; 1.248 ; controlador_IO:io|interruptores:sw0|state[0]~1          ; controlador_IO:io|interruptores:sw0|state[0]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.445     ; 0.589      ;
; 1.268 ; proc:pro0|unidad_control:c0|new_pc[1]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.001     ; 1.553      ;
; 1.292 ; controlador_IO:io|rd_io[10]                             ; proc:pro0|datapath:e0|regfile:reg0|br~126               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.430     ; 1.148      ;
; 1.316 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.007      ; 1.609      ;
; 1.332 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.004     ; 1.614      ;
; 1.367 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][11]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][11]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.007      ; 1.660      ;
; 1.381 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][15]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.007     ; 1.660      ;
; 1.391 ; controlador_IO:io|interruptores:sw0|current_interrupt   ; controlador_IO:io|interrupt_controller:int0|iid[0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.007      ; 1.684      ;
; 1.451 ; proc:pro0|unidad_control:c0|new_pc[11]                  ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][11]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.737      ;
; 1.459 ; proc:pro0|unidad_control:c0|new_pc[8]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][8]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.745      ;
; 1.467 ; proc:pro0|unidad_control:c0|new_pc[12]                  ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][12]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.753      ;
; 1.470 ; controlador_IO:io|pulsadores:key0|current_interrupt     ; controlador_IO:io|interrupt_controller:int0|key_inta    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.017     ; 1.739      ;
; 1.485 ; proc:pro0|unidad_control:c0|new_pc[13]                  ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][13]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.771      ;
; 1.488 ; controlador_IO:io|interruptores:sw0|state[1]~5          ; controlador_IO:io|interruptores:sw0|state[1]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.447     ; 0.827      ;
; 1.533 ; controlador_IO:io|interruptores:sw0|current_interrupt   ; controlador_IO:io|interrupt_controller:int0|switch_inta ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.006      ; 1.825      ;
; 1.560 ; proc:pro0|unidad_control:c0|new_pc[14]                  ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][14]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.012      ; 1.858      ;
; 1.567 ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW        ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.003     ; 1.850      ;
; 1.570 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][3]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.004      ; 1.860      ;
; 1.571 ; controlador_IO:io|interruptores:sw0|state[2]~9          ; controlador_IO:io|interruptores:sw0|state[2]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.432     ; 0.925      ;
; 1.575 ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][8]      ; proc:pro0|unidad_control:c0|new_pc[8]                   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.004      ; 1.865      ;
; 1.598 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][9]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][9]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.004      ; 1.888      ;
; 1.599 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][8]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][8]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.004      ; 1.889      ;
; 1.621 ; controlador_IO:io|interruptores:sw0|state[8]~33         ; controlador_IO:io|interruptores:sw0|state[8]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.430     ; 0.977      ;
; 1.633 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[5]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.427      ; 4.346      ;
; 1.633 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[7]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.427      ; 4.346      ;
; 1.635 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][6]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][6]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.921      ;
; 1.643 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[0]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.427      ; 4.356      ;
; 1.643 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[3]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.427      ; 4.356      ;
; 1.643 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[4]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.427      ; 4.356      ;
; 1.646 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][14]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][14]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.007     ; 1.925      ;
; 1.646 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.001      ; 1.933      ;
; 1.651 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][6]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][6]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.937      ;
; 1.660 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][10]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][10]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.946      ;
; 1.664 ; controlador_IO:io|rd_io[8]                              ; proc:pro0|datapath:e0|regfile:reg0|br~60                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.432     ; 1.518      ;
; 1.673 ; controlador_IO:io|rd_io[15]                             ; proc:pro0|datapath:e0|regfile:reg0|br~67                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.431     ; 1.528      ;
; 1.675 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][7]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][7]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.007     ; 1.954      ;
; 1.685 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][13]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][13]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.007      ; 1.978      ;
; 1.688 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.004      ; 1.978      ;
; 1.690 ; controlador_IO:io|rd_io[13]                             ; proc:pro0|datapath:e0|regfile:reg0|br~65                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.431     ; 1.545      ;
; 1.692 ; proc:pro0|unidad_control:c0|new_pc[3]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 1.978      ;
; 1.693 ; controlador_IO:io|rd_io[5]                              ; proc:pro0|datapath:e0|regfile:reg0|br~57                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.432     ; 1.547      ;
; 1.705 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][5]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.001     ; 1.990      ;
; 1.706 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.004     ; 1.988      ;
; 1.714 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.008     ; 1.992      ;
; 1.721 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][9]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][9]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.004     ; 2.003      ;
; 1.724 ; controlador_IO:io|rd_io[4]                              ; proc:pro0|datapath:e0|regfile:reg0|br~56                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.433     ; 1.577      ;
; 1.734 ; controlador_IO:io|pulsadores:key0|state[2]~9            ; controlador_IO:io|pulsadores:key0|state[2]~_emulated    ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.575     ; 0.945      ;
; 1.735 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][7]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.004      ; 2.025      ;
; 1.735 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][12]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.004      ; 2.025      ;
; 1.735 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][13]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.004      ; 2.025      ;
; 1.735 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][14]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.004      ; 2.025      ;
; 1.735 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][5]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.004      ; 2.025      ;
; 1.735 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][11]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.004      ; 2.025      ;
; 1.735 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.004      ; 2.025      ;
; 1.765 ; controlador_IO:io|pulsadores:key0|state[1]~5            ; controlador_IO:io|pulsadores:key0|state[1]~_emulated    ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.442     ; 1.109      ;
; 1.767 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][5]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.007      ; 2.060      ;
; 1.783 ; SW[9]                                                   ; controlador_IO:io|interruptores:sw0|current_interrupt   ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.417      ; 4.486      ;
; 1.787 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.007     ; 2.066      ;
; 1.790 ; controlador_IO:io|rd_io[9]                              ; proc:pro0|datapath:e0|regfile:reg0|br~141               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.431     ; 1.645      ;
; 1.793 ; controlador_IO:io|rd_io[14]                             ; proc:pro0|datapath:e0|regfile:reg0|br~50                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.423     ; 1.656      ;
; 1.806 ; SW[9]                                                   ; controlador_IO:io|pulsadores:key0|current_interrupt     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.440      ; 4.532      ;
; 1.807 ; controlador_IO:io|rd_io[12]                             ; proc:pro0|datapath:e0|regfile:reg0|br~144               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.423     ; 1.670      ;
; 1.811 ; controlador_IO:io|pulsadores:key0|state[3]~13           ; controlador_IO:io|pulsadores:key0|state[3]~_emulated    ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.442     ; 1.155      ;
; 1.817 ; controlador_IO:io|pulsadores:key0|current_interrupt     ; controlador_IO:io|interrupt_controller:int0|iid[0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.016     ; 2.087      ;
; 1.821 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][10]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][10]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 2.107      ;
; 1.822 ; controlador_IO:io|interruptores:sw0|current_interrupt   ; controlador_IO:io|interrupt_controller:int0|iid[3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.007      ; 2.115      ;
; 1.848 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][4]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][4]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 2.134      ;
; 1.851 ; controlador_IO:io|interruptores:sw0|state[7]~29         ; controlador_IO:io|interruptores:sw0|state[7]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.433     ; 1.204      ;
; 1.868 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|pulsadores:key0|state[1]~_emulated    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.016      ; 2.170      ;
; 1.868 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|pulsadores:key0|state[0]~_emulated    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.016      ; 2.170      ;
; 1.868 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|pulsadores:key0|state[3]~_emulated    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.016      ; 2.170      ;
; 1.868 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|pulsadores:key0|state[2]~_emulated    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.016      ; 2.170      ;
; 1.909 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][8]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][8]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.004     ; 2.191      ;
; 1.915 ; proc:pro0|unidad_control:c0|new_pc[7]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][7]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.006      ; 2.207      ;
; 1.939 ; controlador_IO:io|rd_io[15]                             ; proc:pro0|datapath:e0|regfile:reg0|br~131               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.430     ; 1.795      ;
; 1.940 ; controlador_IO:io|rd_io[15]                             ; proc:pro0|datapath:e0|regfile:reg0|br~147               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.430     ; 1.796      ;
; 1.949 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][5]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.007     ; 2.228      ;
; 1.961 ; controlador_IO:io|interruptores:sw0|state[6]~25         ; controlador_IO:io|interruptores:sw0|state[6]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.450     ; 1.297      ;
; 1.971 ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][9]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.002      ; 2.259      ;
; 1.976 ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][10]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.002      ; 2.264      ;
; 1.976 ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][4]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.002      ; 2.264      ;
; 1.977 ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][7]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.002      ; 2.265      ;
; 1.978 ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][5]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.002      ; 2.266      ;
; 1.978 ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][6]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.002      ; 2.266      ;
; 1.984 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.003     ; 2.267      ;
; 1.984 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[1]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.430      ; 4.700      ;
; 1.988 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][12]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][12]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.007     ; 2.267      ;
; 1.988 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[2]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 2.426      ; 4.700      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                                                                            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.731      ;
; 0.989 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.275      ;
; 0.993 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.279      ;
; 0.993 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.279      ;
; 1.025 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.311      ;
; 1.027 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.313      ;
; 1.027 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.313      ;
; 1.029 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.315      ;
; 1.422 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.708      ;
; 1.425 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.711      ;
; 1.460 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.746      ;
; 1.460 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.746      ;
; 1.462 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.748      ;
; 1.463 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.749      ;
; 1.479 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.765      ;
; 1.502 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.788      ;
; 1.505 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.791      ;
; 1.526 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.812      ;
; 1.538 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.824      ;
; 1.540 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.826      ;
; 1.585 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.871      ;
; 1.618 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.904      ;
; 1.634 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.920      ;
; 1.679 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg10 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.079      ; 2.008      ;
; 1.683 ; proc:pro0|unidad_control:c0|new_pc[12]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg11 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.079      ; 2.012      ;
; 1.686 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 1.972      ;
; 1.714 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.000      ;
; 1.728 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.017     ; 1.997      ;
; 1.759 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.045      ;
; 1.766 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.052      ;
; 1.794 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.080      ;
; 1.874 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.160      ;
; 1.874 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.160      ;
; 1.886 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.172      ;
; 1.888 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.104      ; 2.242      ;
; 1.894 ; proc:pro0|unidad_control:c0|new_pc[6]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg5  ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.078      ; 2.222      ;
; 1.910 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.104      ; 2.264      ;
; 1.918 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.204      ;
; 1.919 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.205      ;
; 1.931 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.217      ;
; 1.932 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg4  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.120      ; 2.302      ;
; 1.939 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.225      ;
; 1.954 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.240      ;
; 1.960 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.017     ; 2.229      ;
; 1.975 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.261      ;
; 1.976 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~portb_address_reg4  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.121      ; 2.347      ;
; 1.992 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.017     ; 2.261      ;
; 1.999 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.285      ;
; 2.010 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~portb_address_reg4  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.125      ; 2.385      ;
; 2.018 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~portb_address_reg4  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.124      ; 2.392      ;
; 2.023 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg10 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.074      ; 2.347      ;
; 2.030 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~portb_address_reg4  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.120      ; 2.400      ;
; 2.032 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg2  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.104      ; 2.386      ;
; 2.035 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.104      ; 2.389      ;
; 2.040 ; proc:pro0|unidad_control:c0|new_pc[12]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg11 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.074      ; 2.364      ;
; 2.042 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg10 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.067      ; 2.359      ;
; 2.045 ; proc:pro0|unidad_control:c0|new_pc[12]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg11 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.081      ; 2.376      ;
; 2.045 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.017     ; 2.314      ;
; 2.050 ; proc:pro0|unidad_control:c0|new_pc[12]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg11 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.067      ; 2.367      ;
; 2.055 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.017     ; 2.324      ;
; 2.062 ; proc:pro0|unidad_control:c0|new_pc[12]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg11 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.084      ; 2.396      ;
; 2.062 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg10 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.081      ; 2.393      ;
; 2.073 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg10 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.082      ; 2.405      ;
; 2.075 ; proc:pro0|unidad_control:c0|new_pc[12]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg11 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.077      ; 2.402      ;
; 2.078 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.017     ; 2.347      ;
; 2.079 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.365      ;
; 2.080 ; proc:pro0|unidad_control:c0|new_pc[12]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg11 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.086      ; 2.416      ;
; 2.084 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg10 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.086      ; 2.420      ;
; 2.084 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.017     ; 2.353      ;
; 2.092 ; proc:pro0|unidad_control:c0|new_pc[12]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg11 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.085      ; 2.427      ;
; 2.094 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg10 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.087      ; 2.431      ;
; 2.096 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.382      ;
; 2.132 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg2  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.104      ; 2.486      ;
; 2.136 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.422      ;
; 2.137 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.423      ;
; 2.150 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg0  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.104      ; 2.504      ;
; 2.159 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg2  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.104      ; 2.513      ;
; 2.164 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.450      ;
; 2.179 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.104      ; 2.533      ;
; 2.183 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.469      ;
; 2.187 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.473      ;
; 2.207 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.017     ; 2.476      ;
; 2.210 ; proc:pro0|unidad_control:c0|new_pc[4]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg3  ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.078      ; 2.538      ;
; 2.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.501      ;
; 2.221 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg2  ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.077      ; 2.548      ;
; 2.221 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.507      ;
; 2.223 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg0  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.104      ; 2.577      ;
; 2.234 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg2  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.104      ; 2.588      ;
; 2.241 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.017     ; 2.510      ;
; 2.247 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.017     ; 2.516      ;
; 2.248 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg5  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.121      ; 2.619      ;
; 2.252 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 2.538      ;
; 2.264 ; proc:pro0|unidad_control:c0|new_pc[6]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg5  ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.079      ; 2.593      ;
+-------+-------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'counter_div_clk[2]'                                                                                                                ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; -0.547 ; SW[9]     ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.440      ; 3.525      ;
; -0.512 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.417      ; 3.467      ;
; -0.512 ; SW[9]     ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.417      ; 3.467      ;
; -0.159 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.416      ; 3.113      ;
; -0.159 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.416      ; 3.113      ;
; -0.159 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.416      ; 3.113      ;
; -0.159 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.416      ; 3.113      ;
; -0.159 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.416      ; 3.113      ;
; -0.141 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[3]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.428      ; 3.107      ;
; -0.140 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.426      ; 3.104      ;
; -0.140 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.439      ; 3.117      ;
; -0.140 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.439      ; 3.117      ;
; -0.140 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.439      ; 3.117      ;
; -0.140 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.439      ; 3.117      ;
; -0.140 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[4]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.426      ; 3.104      ;
; -0.140 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[5]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.419      ; 3.097      ;
; -0.140 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[6]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.426      ; 3.104      ;
; -0.140 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.419      ; 3.097      ;
; -0.140 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.427      ; 3.105      ;
; -0.140 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.427      ; 3.105      ;
; -0.140 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[10]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.420      ; 3.098      ;
; -0.140 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.423      ; 3.101      ;
; -0.140 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[14]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.420      ; 3.098      ;
; -0.140 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[2]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.426      ; 3.104      ;
; -0.140 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.420      ; 3.098      ;
; -0.140 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[1]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.426      ; 3.104      ;
; -0.140 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[0]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.426      ; 3.104      ;
; -0.140 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH      ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.423      ; 3.101      ;
; -0.139 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.414      ; 3.091      ;
; -0.139 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.414      ; 3.091      ;
; -0.139 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.414      ; 3.091      ;
; -0.139 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[9]           ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.414      ; 3.091      ;
; -0.139 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS        ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.423      ; 3.100      ;
; -0.139 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[11]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.422      ; 3.099      ;
; -0.139 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[12]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 2.423      ; 3.100      ;
; -0.047 ; SW[9]     ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.440      ; 3.525      ;
; -0.012 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.417      ; 3.467      ;
; -0.012 ; SW[9]     ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.417      ; 3.467      ;
; 0.341  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.416      ; 3.113      ;
; 0.341  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.416      ; 3.113      ;
; 0.341  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.416      ; 3.113      ;
; 0.341  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.416      ; 3.113      ;
; 0.341  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.416      ; 3.113      ;
; 0.359  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[3]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.428      ; 3.107      ;
; 0.360  ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.426      ; 3.104      ;
; 0.360  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.439      ; 3.117      ;
; 0.360  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.439      ; 3.117      ;
; 0.360  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.439      ; 3.117      ;
; 0.360  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.439      ; 3.117      ;
; 0.360  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[4]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.426      ; 3.104      ;
; 0.360  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[5]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.419      ; 3.097      ;
; 0.360  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[6]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.426      ; 3.104      ;
; 0.360  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.419      ; 3.097      ;
; 0.360  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.427      ; 3.105      ;
; 0.360  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.427      ; 3.105      ;
; 0.360  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[10]                 ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.420      ; 3.098      ;
; 0.360  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]                 ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.423      ; 3.101      ;
; 0.360  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[14]                 ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.420      ; 3.098      ;
; 0.360  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[2]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.426      ; 3.104      ;
; 0.360  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]                 ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.420      ; 3.098      ;
; 0.360  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[1]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.426      ; 3.104      ;
; 0.360  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[0]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.426      ; 3.104      ;
; 0.360  ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH      ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.423      ; 3.101      ;
; 0.361  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.414      ; 3.091      ;
; 0.361  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.414      ; 3.091      ;
; 0.361  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.414      ; 3.091      ;
; 0.361  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[9]           ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.414      ; 3.091      ;
; 0.361  ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS        ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.423      ; 3.100      ;
; 0.361  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[11]                 ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.422      ; 3.099      ;
; 0.361  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[12]                 ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 2.423      ; 3.100      ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'vga_controller:vga|clk_25mhz'                                                                                                               ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                               ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; -0.140 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.436      ; 3.114      ;
; -0.140 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.436      ; 3.114      ;
; -0.140 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.436      ; 3.114      ;
; -0.140 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.436      ; 3.114      ;
; -0.140 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.436      ; 3.114      ;
; -0.140 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.436      ; 3.114      ;
; -0.140 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.436      ; 3.114      ;
; -0.140 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.436      ; 3.114      ;
; -0.140 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.436      ; 3.114      ;
; -0.140 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.436      ; 3.114      ;
; -0.140 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.419      ; 3.097      ;
; -0.140 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.420      ; 3.098      ;
; -0.140 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.419      ; 3.097      ;
; -0.140 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.419      ; 3.097      ;
; -0.140 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.419      ; 3.097      ;
; -0.140 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.419      ; 3.097      ;
; -0.140 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.419      ; 3.097      ;
; -0.140 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.419      ; 3.097      ;
; -0.140 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.419      ; 3.097      ;
; -0.140 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 2.420      ; 3.098      ;
; 0.360  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.436      ; 3.114      ;
; 0.360  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.436      ; 3.114      ;
; 0.360  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.436      ; 3.114      ;
; 0.360  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.436      ; 3.114      ;
; 0.360  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.436      ; 3.114      ;
; 0.360  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.436      ; 3.114      ;
; 0.360  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.436      ; 3.114      ;
; 0.360  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.436      ; 3.114      ;
; 0.360  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.436      ; 3.114      ;
; 0.360  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.436      ; 3.114      ;
; 0.360  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.419      ; 3.097      ;
; 0.360  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.420      ; 3.098      ;
; 0.360  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.419      ; 3.097      ;
; 0.360  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.419      ; 3.097      ;
; 0.360  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.419      ; 3.097      ;
; 0.360  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.419      ; 3.097      ;
; 0.360  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.419      ; 3.097      ;
; 0.360  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.419      ; 3.097      ;
; 0.360  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.419      ; 3.097      ;
; 0.360  ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 2.420      ; 3.098      ;
+--------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'CLOCK_50'                                                                                        ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.291 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 0.500        ; 2.858      ; 3.105      ;
; 0.791 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 1.000        ; 2.858      ; 3.105      ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'CLOCK_50'                                                                                          ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.039 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 0.000        ; 2.858      ; 3.105      ;
; 0.461  ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; -0.500       ; 2.858      ; 3.105      ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'counter_div_clk[2]'                                                                                                                ;
+-------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; 0.391 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.414      ; 3.091      ;
; 0.391 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.414      ; 3.091      ;
; 0.391 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.414      ; 3.091      ;
; 0.391 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[9]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.414      ; 3.091      ;
; 0.391 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS        ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.423      ; 3.100      ;
; 0.391 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[11]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.422      ; 3.099      ;
; 0.391 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[12]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.423      ; 3.100      ;
; 0.392 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.426      ; 3.104      ;
; 0.392 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.439      ; 3.117      ;
; 0.392 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.439      ; 3.117      ;
; 0.392 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.439      ; 3.117      ;
; 0.392 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.439      ; 3.117      ;
; 0.392 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[4]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.426      ; 3.104      ;
; 0.392 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[5]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.419      ; 3.097      ;
; 0.392 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[6]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.426      ; 3.104      ;
; 0.392 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.419      ; 3.097      ;
; 0.392 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.427      ; 3.105      ;
; 0.392 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.427      ; 3.105      ;
; 0.392 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[10]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.420      ; 3.098      ;
; 0.392 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.423      ; 3.101      ;
; 0.392 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[14]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.420      ; 3.098      ;
; 0.392 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[2]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.426      ; 3.104      ;
; 0.392 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.420      ; 3.098      ;
; 0.392 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[1]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.426      ; 3.104      ;
; 0.392 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[0]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.426      ; 3.104      ;
; 0.392 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH      ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.423      ; 3.101      ;
; 0.393 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[3]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.428      ; 3.107      ;
; 0.411 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.416      ; 3.113      ;
; 0.411 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.416      ; 3.113      ;
; 0.411 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.416      ; 3.113      ;
; 0.411 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.416      ; 3.113      ;
; 0.411 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.416      ; 3.113      ;
; 0.764 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.417      ; 3.467      ;
; 0.764 ; SW[9]     ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.417      ; 3.467      ;
; 0.799 ; SW[9]     ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 2.440      ; 3.525      ;
; 0.891 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.414      ; 3.091      ;
; 0.891 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.414      ; 3.091      ;
; 0.891 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.414      ; 3.091      ;
; 0.891 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[9]           ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.414      ; 3.091      ;
; 0.891 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS        ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.423      ; 3.100      ;
; 0.891 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[11]                 ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.422      ; 3.099      ;
; 0.891 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[12]                 ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.423      ; 3.100      ;
; 0.892 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.426      ; 3.104      ;
; 0.892 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.439      ; 3.117      ;
; 0.892 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.439      ; 3.117      ;
; 0.892 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.439      ; 3.117      ;
; 0.892 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.439      ; 3.117      ;
; 0.892 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[4]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.426      ; 3.104      ;
; 0.892 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[5]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.419      ; 3.097      ;
; 0.892 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[6]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.426      ; 3.104      ;
; 0.892 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.419      ; 3.097      ;
; 0.892 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.427      ; 3.105      ;
; 0.892 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.427      ; 3.105      ;
; 0.892 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[10]                 ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.420      ; 3.098      ;
; 0.892 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]                 ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.423      ; 3.101      ;
; 0.892 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[14]                 ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.420      ; 3.098      ;
; 0.892 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[2]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.426      ; 3.104      ;
; 0.892 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]                 ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.420      ; 3.098      ;
; 0.892 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[1]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.426      ; 3.104      ;
; 0.892 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[0]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.426      ; 3.104      ;
; 0.892 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH      ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.423      ; 3.101      ;
; 0.893 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[3]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.428      ; 3.107      ;
; 0.911 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.416      ; 3.113      ;
; 0.911 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.416      ; 3.113      ;
; 0.911 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.416      ; 3.113      ;
; 0.911 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.416      ; 3.113      ;
; 0.911 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.416      ; 3.113      ;
; 1.264 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.417      ; 3.467      ;
; 1.264 ; SW[9]     ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.417      ; 3.467      ;
; 1.299 ; SW[9]     ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 2.440      ; 3.525      ;
+-------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'vga_controller:vga|clk_25mhz'                                                                                                               ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                               ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.392 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.436      ; 3.114      ;
; 0.392 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.436      ; 3.114      ;
; 0.392 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.436      ; 3.114      ;
; 0.392 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.436      ; 3.114      ;
; 0.392 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.436      ; 3.114      ;
; 0.392 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.436      ; 3.114      ;
; 0.392 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.436      ; 3.114      ;
; 0.392 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.436      ; 3.114      ;
; 0.392 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.436      ; 3.114      ;
; 0.392 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.436      ; 3.114      ;
; 0.392 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.419      ; 3.097      ;
; 0.392 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.420      ; 3.098      ;
; 0.392 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.419      ; 3.097      ;
; 0.392 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.419      ; 3.097      ;
; 0.392 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.419      ; 3.097      ;
; 0.392 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.419      ; 3.097      ;
; 0.392 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.419      ; 3.097      ;
; 0.392 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.419      ; 3.097      ;
; 0.392 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.419      ; 3.097      ;
; 0.392 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 2.420      ; 3.098      ;
; 0.892 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.436      ; 3.114      ;
; 0.892 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.436      ; 3.114      ;
; 0.892 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.436      ; 3.114      ;
; 0.892 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.436      ; 3.114      ;
; 0.892 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.436      ; 3.114      ;
; 0.892 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.436      ; 3.114      ;
; 0.892 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.436      ; 3.114      ;
; 0.892 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.436      ; 3.114      ;
; 0.892 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.436      ; 3.114      ;
; 0.892 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.436      ; 3.114      ;
; 0.892 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.419      ; 3.097      ;
; 0.892 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.420      ; 3.098      ;
; 0.892 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.419      ; 3.097      ;
; 0.892 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.419      ; 3.097      ;
; 0.892 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.419      ; 3.097      ;
; 0.892 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.419      ; 3.097      ;
; 0.892 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.419      ; 3.097      ;
; 0.892 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.419      ; 3.097      ;
; 0.892 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.419      ; 3.097      ;
; 0.892 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 2.420      ; 3.098      ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem0|SRAMController:sram|estado ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem0|SRAMController:sram|estado ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|bit_clear_char                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|bit_clear_char                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][10]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][10]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][11]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][11]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][12]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][12]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][13]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][13]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][14]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][14]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][15]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][15]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][4]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][4]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][5]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][5]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][6]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][6]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][7]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][7]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][8]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][8]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][9]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][9]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][0]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][0]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][10]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][10]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][11]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][11]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][12]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][12]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][13]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][13]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][14]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][14]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][15]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][15]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][1]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][1]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][2]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][2]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][3]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][3]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][4]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][4]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][5]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][5]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][6]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][6]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][7]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][7]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][8]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][8]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][9]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][9]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][0]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][0]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][10]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][10]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][11]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][11]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][12]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][12]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][13]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][13]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][14]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][14]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][15]                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][15]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][1]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][1]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][2]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][2]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][3]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][3]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][4]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][4]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][5]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][5]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][6]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][6]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][7]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][7]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][8]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][8]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][9]                   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SW[9]'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; SW[9] ; Rise       ; SW[9]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[0]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[0]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[1]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[1]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[3]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[3]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[4]~17 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[4]~17 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[5]~21 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[5]~21 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[6]~25 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[6]~25 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[7]~29 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[7]~29 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[8]~33 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[8]~33 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[0]~1    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[0]~1    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[1]~5    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[1]~5    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[2]~9    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[2]~9    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[3]~13   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[3]~13   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[0]~1|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[0]~1|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[1]~5|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[1]~5|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[2]~9|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[2]~9|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[3]~13|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[3]~13|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[0]~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[0]~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[1]~5|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[1]~5|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[2]~9|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[2]~9|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[3]~13|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[3]~13|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[4]~17|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[4]~17|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[5]~21|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[5]~21|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[6]~25|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[6]~25|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[7]~29|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[7]~29|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[8]~33|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[8]~33|datad                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'counter_div_clk[2]'                                                                                                  ;
+--------+--------------+----------------+------------------+--------------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+--------------------+------------+---------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[1]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[3]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[3]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|key_inta    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|key_inta    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|switch_inta ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|switch_inta ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|timer_inta  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|timer_inta  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|current_interrupt   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|current_interrupt   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[0]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[0]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[1]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[1]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[2]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[2]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[3]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[3]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[4]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[4]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[5]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[5]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[6]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[6]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[7]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[7]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[8]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[8]~_emulated  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[9]            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[9]            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|current_interrupt     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|current_interrupt     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[0]~_emulated    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[0]~_emulated    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[1]~_emulated    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[1]~_emulated    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[2]~_emulated    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[2]~_emulated    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[3]~_emulated    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[3]~_emulated    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~100               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~100               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~101               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~101               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~102               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~102               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~103               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~103               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~104               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~104               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~105               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~105               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~106               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~106               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~107               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~107               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~108               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~108               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~109               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~109               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~110               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~110               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~111               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~111               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~112               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~112               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~113               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~113               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~114               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~114               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~115               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~115               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~116               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~116               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~117               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~117               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~118               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~118               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~119               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~119               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~120               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~120               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~121               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~121               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~122               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~122               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~123               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~123               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~124               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~124               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~125               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~125               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~126               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~126               ;
+--------+--------------+----------------+------------------+--------------------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; 6.348  ; 6.348  ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; 6.039  ; 6.039  ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; 6.348  ; 6.348  ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; 6.272  ; 6.272  ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; 6.079  ; 6.079  ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; 5.081  ; 5.081  ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; 4.950  ; 4.950  ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; 2.183  ; 2.183  ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; 1.579  ; 1.579  ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; 2.183  ; 2.183  ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; 1.722  ; 1.722  ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; 1.817  ; 1.817  ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; 1.909  ; 1.909  ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; 1.490  ; 1.490  ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; 2.051  ; 2.051  ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; 1.777  ; 1.777  ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; 1.230  ; 1.230  ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; 1.790  ; 1.790  ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; 6.190  ; 6.190  ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; 5.524  ; 5.524  ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; 6.190  ; 6.190  ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; 5.743  ; 5.743  ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; 6.136  ; 6.136  ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 1.971  ; 1.971  ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; 1.602  ; 1.602  ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; 1.971  ; 1.971  ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; 1.545  ; 1.545  ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; 1.403  ; 1.403  ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; 1.414  ; 1.414  ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; 1.552  ; 1.552  ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; 1.832  ; 1.832  ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; 1.442  ; 1.442  ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; 1.352  ; 1.352  ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; 7.246  ; 7.246  ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; 6.981  ; 6.981  ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; 7.160  ; 7.160  ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; 7.246  ; 7.246  ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; 6.956  ; 6.956  ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 11.063 ; 11.063 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 9.860  ; 9.860  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 9.196  ; 9.196  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 9.343  ; 9.343  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 9.317  ; 9.317  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 8.700  ; 8.700  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 8.968  ; 8.968  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 8.591  ; 8.591  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 10.625 ; 10.625 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 11.063 ; 11.063 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 10.725 ; 10.725 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 9.560  ; 9.560  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 10.007 ; 10.007 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 9.513  ; 9.513  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 10.160 ; 10.160 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 10.204 ; 10.204 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 10.873 ; 10.873 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 3.465  ; 3.465  ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; 2.528  ; 2.528  ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; 2.985  ; 2.985  ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; 3.028  ; 3.028  ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 3.465  ; 3.465  ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; 3.143  ; 3.143  ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; 2.939  ; 2.939  ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; 2.878  ; 2.878  ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 3.090  ; 3.090  ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; 2.333  ; 2.333  ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; 2.626  ; 2.626  ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; -5.791 ; -5.791 ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; -5.791 ; -5.791 ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; -6.100 ; -6.100 ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; -6.024 ; -6.024 ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; -5.831 ; -5.831 ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; -4.833 ; -4.833 ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; -4.702 ; -4.702 ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; -0.490 ; -0.490 ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; -1.331 ; -1.331 ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; -1.935 ; -1.935 ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; -1.474 ; -1.474 ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; -1.569 ; -1.569 ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; -1.661 ; -1.661 ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; -1.242 ; -1.242 ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; -1.803 ; -1.803 ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; -1.529 ; -1.529 ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; -0.982 ; -0.982 ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; -0.490 ; -0.490 ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; -4.715 ; -4.715 ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; -4.715 ; -4.715 ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; -5.140 ; -5.140 ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; -4.939 ; -4.939 ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; -5.124 ; -5.124 ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; -0.292 ; -0.292 ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; -0.586 ; -0.586 ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; -0.951 ; -0.951 ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; -0.542 ; -0.542 ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; -0.392 ; -0.392 ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; -0.606 ; -0.606 ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; -0.545 ; -0.545 ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; -0.788 ; -0.788 ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; -0.634 ; -0.634 ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; -0.292 ; -0.292 ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; -4.693 ; -4.693 ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; -4.693 ; -4.693 ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; -4.818 ; -4.818 ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; -5.054 ; -5.054 ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; -4.953 ; -4.953 ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; -5.677 ; -5.677 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; -7.407 ; -7.407 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; -6.690 ; -6.690 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; -7.011 ; -7.011 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; -6.539 ; -6.539 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; -6.434 ; -6.434 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; -6.477 ; -6.477 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; -6.353 ; -6.353 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; -5.677 ; -5.677 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; -6.388 ; -6.388 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; -6.426 ; -6.426 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; -6.842 ; -6.842 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; -6.304 ; -6.304 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; -6.596 ; -6.596 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; -7.337 ; -7.337 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; -6.591 ; -6.591 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; -6.245 ; -6.245 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; -0.173 ; -0.173 ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; -0.604 ; -0.604 ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; -0.646 ; -0.646 ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; -0.401 ; -0.401 ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; -0.642 ; -0.642 ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; -0.682 ; -0.682 ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; -1.086 ; -1.086 ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; -0.598 ; -0.598 ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; -0.173 ; -0.173 ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; -0.536 ; -0.536 ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; -1.633 ; -1.633 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 10.072 ; 10.072 ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 9.961  ; 9.961  ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 9.620  ; 9.620  ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 10.072 ; 10.072 ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 10.008 ; 10.008 ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 9.981  ; 9.981  ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 10.011 ; 10.011 ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 9.983  ; 9.983  ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 10.850 ; 10.850 ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 10.274 ; 10.274 ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 10.288 ; 10.288 ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 10.035 ; 10.035 ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 9.777  ; 9.777  ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 9.857  ; 9.857  ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 10.850 ; 10.850 ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 10.380 ; 10.380 ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 11.280 ; 11.280 ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 10.126 ; 10.126 ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 10.439 ; 10.439 ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 10.540 ; 10.540 ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 10.495 ; 10.495 ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 10.231 ; 10.231 ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 10.161 ; 10.161 ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 11.280 ; 11.280 ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 10.843 ; 10.843 ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 10.167 ; 10.167 ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 10.843 ; 10.843 ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 9.863  ; 9.863  ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 9.830  ; 9.830  ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 10.013 ; 10.013 ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 10.369 ; 10.369 ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 10.665 ; 10.665 ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 10.387 ; 10.387 ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 8.738  ; 8.738  ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 10.387 ; 10.387 ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 9.080  ; 9.080  ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 10.064 ; 10.064 ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 9.083  ; 9.083  ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 9.059  ; 9.059  ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 9.869  ; 9.869  ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 9.395  ; 9.395  ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 10.425 ; 10.425 ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 10.066 ; 10.066 ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 8.230  ; 8.230  ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 8.819  ; 8.819  ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 9.005  ; 9.005  ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 9.463  ; 9.463  ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 10.078 ; 10.078 ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 10.425 ; 10.425 ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 10.197 ; 10.197 ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 12.399 ; 12.399 ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 11.211 ; 11.211 ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 10.461 ; 10.461 ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 11.001 ; 11.001 ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 75.889 ; 75.889 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 74.387 ; 74.387 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 75.405 ; 75.405 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 74.935 ; 74.935 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 74.858 ; 74.858 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 75.136 ; 75.136 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 74.711 ; 74.711 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 74.695 ; 74.695 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 75.889 ; 75.889 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 73.814 ; 73.814 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 74.327 ; 74.327 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 75.237 ; 75.237 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 73.918 ; 73.918 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 72.645 ; 72.645 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 74.023 ; 74.023 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 73.250 ; 73.250 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 18.921 ; 18.921 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 13.700 ; 13.700 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 13.543 ; 13.543 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 13.918 ; 13.918 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 13.272 ; 13.272 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 11.797 ; 11.797 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 14.170 ; 14.170 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 12.989 ; 12.989 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 15.681 ; 15.681 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 16.024 ; 16.024 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 16.057 ; 16.057 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 18.921 ; 18.921 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 16.301 ; 16.301 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 16.495 ; 16.495 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 16.656 ; 16.656 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 15.993 ; 15.993 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 17.654 ; 17.654 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 75.131 ; 75.131 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 74.654 ; 74.654 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 74.869 ; 74.869 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 32.202 ; 32.202 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 31.603 ; 31.603 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 32.202 ; 32.202 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 31.957 ; 31.957 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 32.188 ; 32.188 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 32.214 ; 32.214 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 31.889 ; 31.889 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 31.925 ; 31.925 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 32.214 ; 32.214 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 31.868 ; 31.868 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 11.368 ; 11.368 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 32.188 ; 32.188 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 31.875 ; 31.875 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 32.188 ; 32.188 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 31.617 ; 31.617 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 31.910 ; 31.910 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 10.443 ; 10.443 ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 8.556  ; 8.556  ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 8.556  ; 8.556  ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 8.586  ; 8.586  ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 9.356  ; 9.356  ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 8.817  ; 8.817  ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 8.947  ; 8.947  ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 9.150  ; 9.150  ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 8.945  ; 8.945  ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 9.113  ; 9.113  ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 9.113  ; 9.113  ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 9.430  ; 9.430  ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 9.646  ; 9.646  ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 9.391  ; 9.391  ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 9.236  ; 9.236  ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 9.483  ; 9.483  ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 9.503  ; 9.503  ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 8.424  ; 8.424  ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 8.424  ; 8.424  ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 8.770  ; 8.770  ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 8.835  ; 8.835  ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 8.827  ; 8.827  ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 8.801  ; 8.801  ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 8.450  ; 8.450  ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 9.151  ; 9.151  ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 9.205  ; 9.205  ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 9.578  ; 9.578  ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 10.213 ; 10.213 ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 9.233  ; 9.233  ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 9.205  ; 9.205  ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 9.414  ; 9.414  ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 9.740  ; 9.740  ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 9.863  ; 9.863  ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 8.738  ; 8.738  ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 8.738  ; 8.738  ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 10.387 ; 10.387 ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 9.080  ; 9.080  ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 10.064 ; 10.064 ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 9.083  ; 9.083  ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 9.059  ; 9.059  ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 9.869  ; 9.869  ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 9.395  ; 9.395  ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 8.230  ; 8.230  ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 10.066 ; 10.066 ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 8.230  ; 8.230  ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 8.819  ; 8.819  ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 9.005  ; 9.005  ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 9.463  ; 9.463  ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 10.078 ; 10.078 ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 10.425 ; 10.425 ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 10.197 ; 10.197 ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 11.809 ; 11.809 ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 11.211 ; 11.211 ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 10.461 ; 10.461 ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 11.001 ; 11.001 ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 8.059  ; 8.059  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 9.501  ; 9.501  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 9.745  ; 9.745  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 9.806  ; 9.806  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 9.156  ; 9.156  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 10.612 ; 10.612 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 8.954  ; 8.954  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 9.914  ; 9.914  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 9.860  ; 9.860  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 9.671  ; 9.671  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 9.676  ; 9.676  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 9.646  ; 9.646  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 8.059  ; 8.059  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 8.407  ; 8.407  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 9.972  ; 9.972  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 9.787  ; 9.787  ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 7.960  ; 7.960  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 10.035 ; 10.035 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 9.410  ; 9.410  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 9.778  ; 9.778  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 9.371  ; 9.371  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 7.960  ; 7.960  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 10.112 ; 10.112 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 8.726  ; 8.726  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 10.801 ; 10.801 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 11.231 ; 11.231 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 10.110 ; 10.110 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 11.518 ; 11.518 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 9.885  ; 9.885  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 9.386  ; 9.386  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 11.888 ; 11.888 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 10.468 ; 10.468 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 11.241 ; 11.241 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 11.232 ; 11.232 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 9.132  ; 9.132  ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 10.818 ; 10.818 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 9.769  ; 9.769  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 9.769  ; 9.769  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 10.882 ; 10.882 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 10.123 ; 10.123 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 10.868 ; 10.868 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 10.037 ; 10.037 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 10.062 ; 10.062 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 10.094 ; 10.094 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 10.387 ; 10.387 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 10.037 ; 10.037 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 9.301  ; 9.301  ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 9.787  ; 9.787  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 10.045 ; 10.045 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 10.354 ; 10.354 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 9.787  ; 9.787  ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 10.076 ; 10.076 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 9.229  ; 9.229  ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------+
; Output Enable Times                                                                 ;
+--------------+--------------------+--------+------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 10.093 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 10.907 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 10.917 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 10.820 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 10.830 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 10.197 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 10.197 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 11.078 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 11.088 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 10.103 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 10.103 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 10.638 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 10.093 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 10.758 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 10.648 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 10.651 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 10.909 ;      ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 74.004 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 74.822 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 74.832 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 74.735 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 74.745 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 74.112 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 74.112 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 74.993 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 75.003 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 74.014 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 74.014 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 74.549 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 74.004 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 74.669 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 74.559 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 74.562 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 74.820 ;      ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                         ;
+--------------+--------------------+--------+------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 10.093 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 10.907 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 10.917 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 10.820 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 10.830 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 10.197 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 10.197 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 11.078 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 11.088 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 10.103 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 10.103 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 10.638 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 10.093 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 10.758 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 10.648 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 10.651 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 10.909 ;      ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 10.078 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 10.891 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 10.901 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 10.804 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 10.814 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 10.181 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 10.181 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 11.062 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 11.072 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 10.088 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 10.088 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 10.623 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 10.078 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 10.743 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 10.633 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 10.636 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 10.894 ;      ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Output Disable Times                                                                        ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; Data Port    ; Clock Port         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 10.093    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 10.907    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 10.917    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 10.820    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 10.830    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 10.197    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 10.197    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 11.078    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 11.088    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 10.103    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 10.103    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 10.638    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 10.093    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 10.758    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 10.648    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 10.651    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 10.909    ;           ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 74.004    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 74.822    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 74.832    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 74.735    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 74.745    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 74.112    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 74.112    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 74.993    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 75.003    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 74.014    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 74.014    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 74.549    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 74.004    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 74.669    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 74.559    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 74.562    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 74.820    ;           ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-----------+-----------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; Data Port    ; Clock Port         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 10.093    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 10.907    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 10.917    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 10.820    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 10.830    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 10.197    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 10.197    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 11.078    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 11.088    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 10.103    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 10.103    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 10.638    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 10.093    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 10.758    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 10.648    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 10.651    ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 10.909    ;           ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 10.078    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 10.891    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 10.901    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 10.804    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 10.814    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 10.181    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 10.181    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 11.062    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 11.072    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 10.088    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 10.088    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 10.623    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 10.078    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 10.743    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 10.633    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 10.636    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 10.894    ;           ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-----------+-----------+------------+--------------------+


+--------------------------------------------------------+
; Fast Model Setup Summary                               ;
+------------------------------+---------+---------------+
; Clock                        ; Slack   ; End Point TNS ;
+------------------------------+---------+---------------+
; counter_div_clk[2]           ; -25.810 ; -5042.286     ;
; vga_controller:vga|clk_25mhz ; -25.182 ; -5335.744     ;
; CLOCK_50                     ; -23.695 ; -2431.867     ;
+------------------------------+---------+---------------+


+-------------------------------------------------------+
; Fast Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -1.720 ; -8.845        ;
; counter_div_clk[2]           ; 0.204  ; 0.000         ;
; vga_controller:vga|clk_25mhz ; 0.215  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Recovery Summary                           ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; counter_div_clk[2]           ; -0.076 ; -0.190        ;
; vga_controller:vga|clk_25mhz ; 0.112  ; 0.000         ;
; CLOCK_50                     ; 0.408  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Removal Summary                            ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; CLOCK_50                     ; -0.028 ; -0.028        ;
; counter_div_clk[2]           ; 0.268  ; 0.000         ;
; vga_controller:vga|clk_25mhz ; 0.268  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; vga_controller:vga|clk_25mhz ; -1.627 ; -1425.728     ;
; CLOCK_50                     ; -1.380 ; -967.380      ;
; SW[9]                        ; -1.380 ; -1.380        ;
; counter_div_clk[2]           ; -0.500 ; -318.000      ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'counter_div_clk[2]'                                                                                                                                      ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                   ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -25.810 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~116 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 26.837     ;
; -25.792 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~52  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.821     ;
; -25.787 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~84  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.817     ;
; -25.785 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~39  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.814     ;
; -25.784 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~23  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.813     ;
; -25.784 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~100 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.814     ;
; -25.773 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~28  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.801     ;
; -25.771 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~44  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.799     ;
; -25.766 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~76  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.796     ;
; -25.764 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~87  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.794     ;
; -25.764 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~103 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.794     ;
; -25.743 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.774     ;
; -25.741 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~140 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.772     ;
; -25.740 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.771     ;
; -25.739 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~124 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.770     ;
; -25.719 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~116 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 26.746     ;
; -25.713 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~68  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.742     ;
; -25.701 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~52  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.730     ;
; -25.696 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~84  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.726     ;
; -25.694 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~39  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.723     ;
; -25.693 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~23  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.722     ;
; -25.693 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~100 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.723     ;
; -25.689 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~36  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.718     ;
; -25.688 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~119 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 26.715     ;
; -25.688 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~135 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 26.715     ;
; -25.688 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~20  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.717     ;
; -25.682 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~28  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.710     ;
; -25.680 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~44  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.708     ;
; -25.675 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~76  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.705     ;
; -25.673 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~87  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.703     ;
; -25.673 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~103 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.703     ;
; -25.669 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~71  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.698     ;
; -25.652 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.683     ;
; -25.650 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~140 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.681     ;
; -25.649 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.680     ;
; -25.648 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~116 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 26.675     ;
; -25.648 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~124 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.679     ;
; -25.630 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~52  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.659     ;
; -25.625 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~84  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.655     ;
; -25.623 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~39  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.652     ;
; -25.622 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~23  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.651     ;
; -25.622 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~100 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.652     ;
; -25.622 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~68  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.651     ;
; -25.611 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~28  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.639     ;
; -25.609 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~44  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.637     ;
; -25.604 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~76  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.634     ;
; -25.603 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~88  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.633     ;
; -25.603 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~104 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.633     ;
; -25.603 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~116 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 26.630     ;
; -25.602 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~87  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.632     ;
; -25.602 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~103 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.632     ;
; -25.598 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~36  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.627     ;
; -25.597 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~119 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 26.624     ;
; -25.597 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~135 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.005     ; 26.624     ;
; -25.597 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~20  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.626     ;
; -25.591 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~24  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.621     ;
; -25.591 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~72  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.621     ;
; -25.589 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~40  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.617     ;
; -25.585 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~52  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.614     ;
; -25.581 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.612     ;
; -25.580 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~84  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.610     ;
; -25.579 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~62  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.608     ;
; -25.579 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~140 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.610     ;
; -25.578 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~78  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.607     ;
; -25.578 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~39  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.607     ;
; -25.578 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.609     ;
; -25.578 ; proc:pro0|unidad_control:c0|ir[12] ; proc:pro0|datapath:e0|regfile:reg0|br~71  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.607     ;
; -25.577 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~23  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.606     ;
; -25.577 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~100 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.607     ;
; -25.577 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~124 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.608     ;
; -25.576 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~120 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.607     ;
; -25.572 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~90  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.603     ;
; -25.572 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~106 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.603     ;
; -25.567 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~128 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.598     ;
; -25.566 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~28  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.594     ;
; -25.564 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~44  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.592     ;
; -25.562 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~64  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.591     ;
; -25.561 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~80  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.590     ;
; -25.559 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~76  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.589     ;
; -25.558 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~116 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.000      ; 26.590     ;
; -25.557 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~87  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.587     ;
; -25.557 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~103 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.002     ; 26.587     ;
; -25.553 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~138 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.584     ;
; -25.551 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~68  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.580     ;
; -25.550 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~46  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.578     ;
; -25.550 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~122 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.581     ;
; -25.549 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~30  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.004     ; 26.577     ;
; -25.547 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~132 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.578     ;
; -25.543 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~96  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.574     ;
; -25.540 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~52  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.002      ; 26.574     ;
; -25.539 ; proc:pro0|unidad_control:c0|ir[15] ; proc:pro0|datapath:e0|regfile:reg0|br~112 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.570     ;
; -25.536 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~108 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.567     ;
; -25.535 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~84  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.003      ; 26.570     ;
; -25.534 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~140 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.565     ;
; -25.533 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~39  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.002      ; 26.567     ;
; -25.533 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~92  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.564     ;
; -25.532 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~23  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.002      ; 26.566     ;
; -25.532 ; proc:pro0|unidad_control:c0|ir[9]  ; proc:pro0|datapath:e0|regfile:reg0|br~100 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; 0.003      ; 26.567     ;
; -25.532 ; proc:pro0|unidad_control:c0|ir[13] ; proc:pro0|datapath:e0|regfile:reg0|br~124 ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.001     ; 26.563     ;
; -25.527 ; proc:pro0|unidad_control:c0|ir[14] ; proc:pro0|datapath:e0|regfile:reg0|br~36  ; counter_div_clk[2] ; counter_div_clk[2] ; 1.000        ; -0.003     ; 26.556     ;
+---------+------------------------------------+-------------------------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                                                                               ;
+---------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                                                                                                            ; Launch Clock       ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+
; -25.182 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 26.253     ;
; -25.180 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.049      ; 26.228     ;
; -25.166 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 26.237     ;
; -25.161 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 26.214     ;
; -25.148 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 26.204     ;
; -25.144 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 26.207     ;
; -25.143 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 26.211     ;
; -25.093 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.049      ; 26.141     ;
; -25.091 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 26.162     ;
; -25.089 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.049      ; 26.137     ;
; -25.084 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.049      ; 26.132     ;
; -25.083 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 26.136     ;
; -25.075 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 26.146     ;
; -25.071 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 26.134     ;
; -25.070 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 26.123     ;
; -25.068 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 26.125     ;
; -25.066 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 26.119     ;
; -25.057 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 26.113     ;
; -25.057 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 26.113     ;
; -25.056 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 26.124     ;
; -25.055 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.050      ; 26.104     ;
; -25.053 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 26.116     ;
; -25.052 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 26.120     ;
; -25.050 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.061      ; 26.110     ;
; -25.048 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 26.119     ;
; -25.040 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 26.108     ;
; -25.037 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 26.100     ;
; -25.035 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 26.092     ;
; -25.033 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.050      ; 26.082     ;
; -25.023 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.055      ; 26.077     ;
; -25.021 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.063      ; 26.083     ;
; -25.020 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 26.091     ;
; -25.018 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.049      ; 26.066     ;
; -25.017 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.061      ; 26.077     ;
; -25.013 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.059      ; 26.071     ;
; -25.011 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg11 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.049      ; 26.059     ;
; -25.004 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 26.075     ;
; -25.002 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.049      ; 26.050     ;
; -24.999 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 26.052     ;
; -24.993 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.049      ; 26.041     ;
; -24.992 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 26.045     ;
; -24.989 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.062      ; 26.050     ;
; -24.986 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 26.049     ;
; -24.986 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 26.042     ;
; -24.982 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 26.045     ;
; -24.981 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 26.049     ;
; -24.980 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 26.043     ;
; -24.977 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 26.034     ;
; -24.975 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 26.046     ;
; -24.975 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 26.028     ;
; -24.973 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.049      ; 26.021     ;
; -24.966 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 26.022     ;
; -24.965 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 26.033     ;
; -24.964 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.050      ; 26.013     ;
; -24.959 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 26.030     ;
; -24.959 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.061      ; 26.019     ;
; -24.957 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 26.028     ;
; -24.954 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 26.007     ;
; -24.951 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 26.008     ;
; -24.950 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.055      ; 26.004     ;
; -24.949 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 26.017     ;
; -24.946 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.061      ; 26.006     ;
; -24.946 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 26.009     ;
; -24.944 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 26.001     ;
; -24.942 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.050      ; 25.991     ;
; -24.941 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 25.997     ;
; -24.937 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 26.000     ;
; -24.936 ; proc:pro0|unidad_control:c0|ir[13] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 26.004     ;
; -24.933 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 25.989     ;
; -24.933 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.063      ; 25.995     ;
; -24.932 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.055      ; 25.986     ;
; -24.931 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.049      ; 25.979     ;
; -24.930 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg3  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.049      ; 25.978     ;
; -24.930 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.077      ; 26.006     ;
; -24.930 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.063      ; 25.992     ;
; -24.929 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg10 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 26.000     ;
; -24.929 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.059      ; 25.987     ;
; -24.928 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 25.981     ;
; -24.926 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 25.989     ;
; -24.926 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.061      ; 25.986     ;
; -24.922 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.049      ; 25.970     ;
; -24.922 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.059      ; 25.980     ;
; -24.921 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg10 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.057      ; 25.977     ;
; -24.921 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 25.974     ;
; -24.920 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg3  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 25.973     ;
; -24.920 ; proc:pro0|unidad_control:c0|ir[12] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg11 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.049      ; 25.968     ;
; -24.919 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.063      ; 25.981     ;
; -24.919 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.062      ; 25.980     ;
; -24.918 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg3  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.072      ; 25.989     ;
; -24.917 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg10 ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.069      ; 25.985     ;
; -24.914 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.077      ; 25.990     ;
; -24.913 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.050      ; 25.962     ;
; -24.911 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg3  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 25.968     ;
; -24.911 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.055      ; 25.965     ;
; -24.909 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.065      ; 25.973     ;
; -24.909 ; proc:pro0|unidad_control:c0|ir[9]  ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.059      ; 25.967     ;
; -24.909 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 25.972     ;
; -24.906 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg1  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.058      ; 25.963     ;
; -24.905 ; proc:pro0|unidad_control:c0|ir[15] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.064      ; 25.968     ;
; -24.904 ; proc:pro0|unidad_control:c0|ir[14] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ; counter_div_clk[2] ; vga_controller:vga|clk_25mhz ; 1.000        ; 0.054      ; 25.957     ;
+---------+------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                ;
+---------+----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                          ; To Node                                          ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -23.695 ; proc:pro0|unidad_control:c0|ir[15]                 ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 25.023     ;
; -23.604 ; proc:pro0|unidad_control:c0|ir[12]                 ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 24.932     ;
; -23.533 ; proc:pro0|unidad_control:c0|ir[14]                 ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 24.861     ;
; -23.488 ; proc:pro0|unidad_control:c0|ir[13]                 ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 24.816     ;
; -23.443 ; proc:pro0|unidad_control:c0|ir[9]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.301      ; 24.776     ;
; -23.370 ; proc:pro0|unidad_control:c0|ir[0]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.299      ; 24.701     ;
; -23.333 ; proc:pro0|unidad_control:c0|ir[11]                 ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.301      ; 24.666     ;
; -23.303 ; proc:pro0|unidad_control:c0|ir[1]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 24.632     ;
; -23.301 ; proc:pro0|unidad_control:c0|ir[2]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.300      ; 24.633     ;
; -23.165 ; proc:pro0|unidad_control:c0|ir[10]                 ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.301      ; 24.498     ;
; -23.128 ; proc:pro0|datapath:e0|regfile:reg0|br~116          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.301      ; 24.461     ;
; -22.985 ; proc:pro0|datapath:e0|regfile:reg0|br~119          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.301      ; 24.318     ;
; -22.931 ; proc:pro0|datapath:e0|regfile:reg0|br~132          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 24.260     ;
; -22.926 ; proc:pro0|datapath:e0|regfile:reg0|br~37           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.299      ; 24.257     ;
; -22.926 ; proc:pro0|datapath:e0|regfile:reg0|br~135          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.301      ; 24.259     ;
; -22.897 ; proc:pro0|datapath:e0|regfile:reg0|br~118          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 24.226     ;
; -22.869 ; proc:pro0|unidad_control:c0|ir[7]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.298      ; 24.199     ;
; -22.866 ; proc:pro0|datapath:e0|regfile:reg0|br~117          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.301      ; 24.199     ;
; -22.863 ; proc:pro0|unidad_control:c0|ir[3]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.299      ; 24.194     ;
; -22.814 ; proc:pro0|unidad_control:c0|ir[4]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.299      ; 24.145     ;
; -22.794 ; proc:pro0|unidad_control:c0|ir[6]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.300      ; 24.126     ;
; -22.738 ; proc:pro0|datapath:e0|regfile:reg0|br~102          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.298      ; 24.068     ;
; -22.737 ; proc:pro0|datapath:e0|regfile:reg0|br~53           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 24.066     ;
; -22.702 ; proc:pro0|datapath:e0|regfile:reg0|br~133          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.301      ; 24.035     ;
; -22.689 ; proc:pro0|datapath:e0|regfile:reg0|br~120          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 24.018     ;
; -22.662 ; proc:pro0|datapath:e0|regfile:reg0|br~38           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.299      ; 23.993     ;
; -22.630 ; proc:pro0|datapath:e0|regfile:reg0|br~121          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 23.959     ;
; -22.597 ; proc:pro0|datapath:e0|regfile:reg0|br~40           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.300      ; 23.929     ;
; -22.591 ; proc:pro0|datapath:e0|regfile:reg0|br~26           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.299      ; 23.922     ;
; -22.588 ; proc:pro0|unidad_control:c0|ir[8]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.301      ; 23.921     ;
; -22.574 ; proc:pro0|datapath:e0|regfile:reg0|br~36           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.299      ; 23.905     ;
; -22.547 ; proc:pro0|datapath:e0|regfile:reg0|br~86           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.298      ; 23.877     ;
; -22.541 ; proc:pro0|datapath:e0|regfile:reg0|br~131          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.303      ; 23.876     ;
; -22.533 ; proc:pro0|datapath:e0|regfile:reg0|br~123          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.301      ; 23.866     ;
; -22.522 ; proc:pro0|datapath:e0|regfile:reg0|br~39           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.299      ; 23.853     ;
; -22.512 ; proc:pro0|datapath:e0|regfile:reg0|br~22           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.299      ; 23.843     ;
; -22.497 ; proc:pro0|datapath:e0|regfile:reg0|br~84           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.298      ; 23.827     ;
; -22.474 ; proc:pro0|datapath:e0|regfile:reg0|br~42           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.299      ; 23.805     ;
; -22.467 ; proc:pro0|datapath:e0|regfile:reg0|br~87           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.298      ; 23.797     ;
; -22.461 ; proc:pro0|datapath:e0|regfile:reg0|br~122          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 23.790     ;
; -22.446 ; proc:pro0|unidad_control:c0|ir[5]                  ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.298      ; 23.776     ;
; -22.441 ; proc:pro0|datapath:e0|regfile:reg0|br~55           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 23.770     ;
; -22.431 ; proc:pro0|datapath:e0|regfile:reg0|br~136          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 23.760     ;
; -22.411 ; proc:pro0|datapath:e0|regfile:reg0|br~21           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.298      ; 23.741     ;
; -22.406 ; proc:pro0|datapath:e0|regfile:reg0|br~20           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.299      ; 23.737     ;
; -22.405 ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW   ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.300      ; 23.737     ;
; -22.398 ; proc:pro0|datapath:e0|regfile:reg0|br~71           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.299      ; 23.729     ;
; -22.396 ; proc:pro0|datapath:e0|regfile:reg0|br~51           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.300      ; 23.728     ;
; -22.371 ; proc:pro0|datapath:e0|regfile:reg0|br~85           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.298      ; 23.701     ;
; -22.369 ; proc:pro0|datapath:e0|regfile:reg0|br~90           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 23.698     ;
; -22.343 ; proc:pro0|datapath:e0|regfile:reg0|br~139          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.301      ; 23.676     ;
; -22.339 ; proc:pro0|datapath:e0|regfile:reg0|br~88           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.298      ; 23.669     ;
; -22.339 ; proc:pro0|datapath:e0|regfile:reg0|br~147          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.303      ; 23.674     ;
; -22.333 ; proc:pro0|datapath:e0|regfile:reg0|br~100          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.298      ; 23.663     ;
; -22.333 ; proc:pro0|datapath:e0|regfile:reg0|br~125          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.301      ; 23.666     ;
; -22.325 ; proc:pro0|datapath:e0|regfile:reg0|br~56           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.299      ; 23.656     ;
; -22.309 ; proc:pro0|datapath:e0|regfile:reg0|br~138          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 23.638     ;
; -22.307 ; proc:pro0|datapath:e0|regfile:reg0|br~103          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.298      ; 23.637     ;
; -22.303 ; proc:pro0|datapath:e0|regfile:reg0|br~68           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.299      ; 23.634     ;
; -22.303 ; proc:pro0|datapath:e0|regfile:reg0|br~104          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.298      ; 23.633     ;
; -22.295 ; proc:pro0|datapath:e0|regfile:reg0|br~23           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.299      ; 23.626     ;
; -22.294 ; proc:pro0|datapath:e0|regfile:reg0|br~134          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 23.623     ;
; -22.283 ; proc:pro0|datapath:e0|regfile:reg0|br~124          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 23.612     ;
; -22.279 ; proc:pro0|datapath:e0|regfile:reg0|br~41           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 23.607     ;
; -22.275 ; proc:pro0|datapath:e0|regfile:reg0|br~89           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.298      ; 23.605     ;
; -22.269 ; proc:pro0|datapath:e0|regfile:reg0|br~115          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 23.598     ;
; -22.251 ; proc:pro0|datapath:e0|regfile:reg0|br~67           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.303      ; 23.586     ;
; -22.250 ; proc:pro0|datapath:e0|regfile:reg0|br~105          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 23.579     ;
; -22.248 ; proc:pro0|datapath:e0|regfile:reg0|br~69           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.298      ; 23.578     ;
; -22.246 ; proc:pro0|datapath:e0|regfile:reg0|br~54           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.300      ; 23.578     ;
; -22.246 ; proc:pro0|datapath:e0|regfile:reg0|br~43           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 23.574     ;
; -22.208 ; proc:pro0|datapath:e0|regfile:reg0|br~101          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.298      ; 23.538     ;
; -22.202 ; proc:pro0|datapath:e0|regfile:reg0|br~99           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 23.531     ;
; -22.191 ; proc:pro0|datapath:e0|regfile:reg0|br~57           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.298      ; 23.521     ;
; -22.184 ; proc:pro0|datapath:e0|regfile:reg0|br~44           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.300      ; 23.516     ;
; -22.161 ; proc:pro0|datapath:e0|regfile:reg0|br~35           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.300      ; 23.493     ;
; -22.155 ; proc:pro0|datapath:e0|regfile:reg0|br~52           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.299      ; 23.486     ;
; -22.155 ; proc:pro0|datapath:e0|regfile:reg0|br~58           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.300      ; 23.487     ;
; -22.150 ; proc:pro0|datapath:e0|regfile:reg0|br~70           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.299      ; 23.481     ;
; -22.150 ; proc:pro0|datapath:e0|regfile:reg0|br~83           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 23.478     ;
; -22.132 ; proc:pro0|datapath:e0|regfile:reg0|br~91           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.298      ; 23.462     ;
; -22.130 ; proc:pro0|datapath:e0|regfile:reg0|br~25           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 23.458     ;
; -22.116 ; proc:pro0|datapath:e0|regfile:reg0|br~141          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.302      ; 23.450     ;
; -22.099 ; proc:pro0|datapath:e0|regfile:reg0|br~140          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 23.428     ;
; -22.097 ; proc:pro0|datapath:e0|regfile:reg0|br~24           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.298      ; 23.427     ;
; -22.090 ; proc:pro0|datapath:e0|regfile:reg0|br~60           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.298      ; 23.420     ;
; -22.085 ; proc:pro0|datapath:e0|regfile:reg0|br~93           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.304      ; 23.421     ;
; -22.063 ; proc:pro0|datapath:e0|regfile:reg0|br~106          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 23.392     ;
; -22.052 ; proc:pro0|datapath:e0|regfile:reg0|br~59           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.298      ; 23.382     ;
; -22.041 ; proc:pro0|datapath:e0|regfile:reg0|br~92           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 23.370     ;
; -22.021 ; proc:pro0|datapath:e0|regfile:reg0|br~137          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.297      ; 23.350     ;
; -22.012 ; proc:pro0|datapath:e0|regfile:reg0|br~27           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 23.340     ;
; -22.003 ; proc:pro0|datapath:e0|regfile:reg0|br~75           ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.298      ; 23.333     ;
; -21.992 ; proc:pro0|datapath:e0|regfile:reg0|br~126          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.301      ; 23.325     ;
; -21.988 ; proc:pro0|datapath:e0|regfile:reg0|br~144          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 23.316     ;
; -21.987 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][4] ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.308      ; 23.327     ;
; -21.986 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][6] ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.308      ; 23.326     ;
; -21.976 ; proc:pro0|datapath:e0|regfile:reg0|br~127          ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.301      ; 23.309     ;
; -21.955 ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][2] ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.301      ; 23.288     ;
; -21.952 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2] ; MemoryController:mem0|SRAMController:sram|estado ; counter_div_clk[2] ; CLOCK_50    ; 1.000        ; 0.306      ; 23.290     ;
+---------+----------------------------------------------------+--------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                                                                                                       ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.720 ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]           ; CLOCK_50    ; 0.000        ; 1.794      ; 0.367      ;
; -1.720 ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz ; CLOCK_50    ; 0.000        ; 1.794      ; 0.367      ;
; -1.220 ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]                                                                                            ; counter_div_clk[2]           ; CLOCK_50    ; -0.500       ; 1.794      ; 0.367      ;
; -1.220 ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz                                                                                  ; vga_controller:vga|clk_25mhz ; CLOCK_50    ; -0.500       ; 1.794      ; 0.367      ;
; -0.406 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][7]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.544      ;
; -0.285 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][2]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.784      ; 1.651      ;
; -0.284 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][3]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.666      ;
; -0.244 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][3]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.803      ; 1.711      ;
; -0.221 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][0]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.791      ; 1.722      ;
; -0.216 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][4]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 1.733      ;
; -0.205 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][2]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.803      ; 1.750      ;
; -0.205 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][0]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.803      ; 1.750      ;
; -0.202 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][1]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.791      ; 1.741      ;
; -0.202 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[7][1]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.803      ; 1.753      ;
; -0.192 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][5]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 1.757      ;
; -0.186 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][6]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.791      ; 1.757      ;
; -0.166 ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][8]                                                                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.784      ; 1.770      ;
; -0.160 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[9]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.793      ; 1.785      ;
; -0.157 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_rising_edge_marker    ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.800      ; 1.795      ;
; -0.154 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_rising_edge_marker    ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.800      ; 1.798      ;
; -0.153 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[10]                                ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.793      ; 1.792      ;
; -0.153 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_falling_edge_marker   ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.800      ; 1.799      ;
; -0.126 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[8]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 1.821      ;
; -0.126 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[7]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 1.821      ;
; -0.121 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_released                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.827      ;
; -0.113 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_h                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.800      ; 1.839      ;
; -0.111 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|hold_released                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.837      ;
; -0.109 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[6]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.839      ;
; -0.109 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[5]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.839      ;
; -0.109 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[4]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.839      ;
; -0.109 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[3]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.839      ;
; -0.109 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[2]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.839      ;
; -0.109 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[1]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.839      ;
; -0.109 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|q[0]                                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.839      ;
; -0.059 ; controlador_IO:io|interrupt_controller:int0|ps2_inta                                                          ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; counter_div_clk[2]           ; CLOCK_50    ; 0.000        ; 0.296      ; 0.389      ;
; -0.037 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m2_state                             ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.798      ; 1.913      ;
; -0.034 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.791      ; 1.909      ;
; -0.034 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.791      ; 1.909      ;
; -0.032 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.791      ; 1.911      ;
; -0.032 ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.791      ; 1.911      ;
; -0.026 ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|current_interrupt                                                                ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.922      ;
; 0.005  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|state                                                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.953      ;
; 0.006  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 1.955      ;
; 0.006  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_clk_h            ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 1.955      ;
; 0.006  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[1]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 1.955      ;
; 0.007  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.800      ; 1.959      ;
; 0.007  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.800      ; 1.959      ;
; 0.007  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.800      ; 1.959      ;
; 0.007  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.800      ; 1.959      ;
; 0.007  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.800      ; 1.959      ;
; 0.012  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[4]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.794      ; 1.958      ;
; 0.012  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[5]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.794      ; 1.958      ;
; 0.012  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[3]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.794      ; 1.958      ;
; 0.012  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[2]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.794      ; 1.958      ;
; 0.012  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[0]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.794      ; 1.958      ;
; 0.012  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[6]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.794      ; 1.958      ;
; 0.015  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|left_shift_key                       ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.963      ;
; 0.015  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|right_shift_key                      ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.963      ;
; 0.015  ; SW[9]                                                                                                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|rx_ascii[7]                          ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.796      ; 1.963      ;
; 0.080  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[0]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 2.029      ;
; 0.080  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[1]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 2.029      ;
; 0.080  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[2]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 2.029      ;
; 0.080  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[3]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 2.029      ;
; 0.080  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[4]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 2.029      ;
; 0.080  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[5]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 2.029      ;
; 0.080  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[6]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 2.029      ;
; 0.080  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[7]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 2.029      ;
; 0.080  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[8]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 2.029      ;
; 0.080  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[9]                                                                         ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 2.029      ;
; 0.080  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[10]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 2.029      ;
; 0.080  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[11]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 2.029      ;
; 0.080  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[13]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.797      ; 2.029      ;
; 0.083  ; proc:pro0|datapath:e0|regfile:reg0|br~76                                                                      ; controlador_IO:io|br_io[5][8]                                                                                 ; counter_div_clk[2]           ; CLOCK_50    ; 0.000        ; 0.295      ; 0.530      ;
; 0.083  ; proc:pro0|datapath:e0|regfile:reg0|br~74                                                                      ; controlador_IO:io|br_io[5][6]                                                                                 ; counter_div_clk[2]           ; CLOCK_50    ; 0.000        ; 0.295      ; 0.530      ;
; 0.084  ; proc:pro0|datapath:e0|regfile:reg0|br~77                                                                      ; controlador_IO:io|br_io[12][9]                                                                                ; counter_div_clk[2]           ; CLOCK_50    ; 0.000        ; 0.296      ; 0.532      ;
; 0.094  ; SW[9]                                                                                                         ; controlador_IO:io|br_io[8][7]                                                                                 ; SW[9]                        ; CLOCK_50    ; -0.500       ; 1.798      ; 1.544      ;
; 0.109  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[12]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 2.056      ;
; 0.109  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[14]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 2.056      ;
; 0.109  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[15]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 2.056      ;
; 0.109  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[16]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 2.056      ;
; 0.109  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[17]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 2.056      ;
; 0.109  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[18]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 2.056      ;
; 0.109  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[19]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 2.056      ;
; 0.109  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[20]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 2.056      ;
; 0.109  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[21]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 2.056      ;
; 0.109  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[23]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 2.056      ;
; 0.109  ; SW[9]                                                                                                         ; controlador_IO:io|timer:tmr0|count[22]                                                                        ; SW[9]                        ; CLOCK_50    ; 0.000        ; 1.795      ; 2.056      ;
; 0.215  ; counter_div_clk[0]                                                                                            ; counter_div_clk[0]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter_div_clk[1]                                                                                            ; counter_div_clk[1]                                                                                            ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|timer:tmr0|current_interrupt                                                                ; controlador_IO:io|timer:tmr0|current_interrupt                                                                ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_h                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_keyboard_ack     ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_error_no_keyboard_ack ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_done_recovery         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_rx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[1]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[2]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[3]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|m1_state.m1_tx_clk_l                 ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; controlador_IO:io|keyboard_controller:keyboard|ps2_keyboard_interface:k0|bit_count[0]                         ; CLOCK_50                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'counter_div_clk[2]'                                                                                                                                                                        ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.204 ; SW[9]                                                   ; controlador_IO:io|pulsadores:key0|current_interrupt     ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.507      ; 1.863      ;
; 0.215 ; controlador_IO:io|interrupt_controller:int0|timer_inta  ; controlador_IO:io|interrupt_controller:int0|timer_inta  ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|interrupt_controller:int0|key_inta    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlador_IO:io|pulsadores:key0|current_interrupt     ; controlador_IO:io|pulsadores:key0|current_interrupt     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlador_IO:io|interrupt_controller:int0|switch_inta ; controlador_IO:io|interrupt_controller:int0|switch_inta ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; proc:pro0|unidad_control:c0|new_pc[0]                   ; proc:pro0|unidad_control:c0|new_pc[0]                   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.226 ; SW[9]                                                   ; controlador_IO:io|interruptores:sw0|current_interrupt   ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.489      ; 1.867      ;
; 0.282 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[5]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.500      ; 1.934      ;
; 0.282 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[7]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.500      ; 1.934      ;
; 0.286 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[0]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.499      ; 1.937      ;
; 0.286 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[3]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.499      ; 1.937      ;
; 0.286 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[4]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.499      ; 1.937      ;
; 0.369 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][1]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.521      ;
; 0.416 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[1]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.501      ; 2.069      ;
; 0.421 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[2]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.498      ; 2.071      ;
; 0.424 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[15]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.502      ; 2.078      ;
; 0.424 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[12]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.502      ; 2.078      ;
; 0.424 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[14]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.502      ; 2.078      ;
; 0.424 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[13]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.502      ; 2.078      ;
; 0.430 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|pulsadores:key0|current_interrupt     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.012      ; 0.594      ;
; 0.432 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[6]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.498      ; 2.082      ;
; 0.458 ; proc:pro0|unidad_control:c0|new_pc[4]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][4]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.001     ; 0.609      ;
; 0.458 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[9]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.497      ; 2.107      ;
; 0.458 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[11]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.497      ; 2.107      ;
; 0.458 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[10]                      ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.497      ; 2.107      ;
; 0.458 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[8]                       ; SW[9]              ; counter_div_clk[2] ; 0.000        ; 1.497      ; 2.107      ;
; 0.461 ; proc:pro0|unidad_control:c0|new_pc[6]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][6]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.001     ; 0.612      ;
; 0.469 ; proc:pro0|unidad_control:c0|new_pc[1]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.001     ; 0.620      ;
; 0.508 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.007      ; 0.667      ;
; 0.530 ; proc:pro0|unidad_control:c0|new_pc[11]                  ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][11]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; proc:pro0|unidad_control:c0|new_pc[8]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][8]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.683      ;
; 0.533 ; proc:pro0|unidad_control:c0|new_pc[12]                  ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][12]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.003     ; 0.683      ;
; 0.540 ; proc:pro0|unidad_control:c0|new_pc[13]                  ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][13]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.692      ;
; 0.543 ; controlador_IO:io|interruptores:sw0|current_interrupt   ; controlador_IO:io|interrupt_controller:int0|iid[0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.007      ; 0.702      ;
; 0.555 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][11]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][11]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.007      ; 0.714      ;
; 0.565 ; controlador_IO:io|pulsadores:key0|current_interrupt     ; controlador_IO:io|interrupt_controller:int0|key_inta    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.012     ; 0.705      ;
; 0.571 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][15]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.007     ; 0.716      ;
; 0.581 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][3]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.003      ; 0.736      ;
; 0.589 ; controlador_IO:io|interruptores:sw0|current_interrupt   ; controlador_IO:io|interrupt_controller:int0|switch_inta ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.006      ; 0.747      ;
; 0.591 ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW        ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.005     ; 0.738      ;
; 0.615 ; proc:pro0|unidad_control:c0|new_pc[14]                  ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][14]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.011      ; 0.778      ;
; 0.621 ; proc:pro0|unidad_control:c0|new_pc[3]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.773      ;
; 0.624 ; controlador_IO:io|rd_io[10]                             ; proc:pro0|datapath:e0|regfile:reg0|br~126               ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.295     ; 0.481      ;
; 0.628 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][9]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][9]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.003      ; 0.783      ;
; 0.635 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][8]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][8]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.003      ; 0.790      ;
; 0.647 ; proc:pro0|datapath:e0|regfile_system:regS|bs[5][8]      ; proc:pro0|unidad_control:c0|new_pc[8]                   ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.004      ; 0.803      ;
; 0.648 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.006      ; 0.806      ;
; 0.653 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.002      ; 0.807      ;
; 0.655 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][6]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][6]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.002     ; 0.805      ;
; 0.661 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][6]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][6]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.002      ; 0.815      ;
; 0.662 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][10]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][10]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.002      ; 0.816      ;
; 0.666 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][14]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][14]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.007     ; 0.811      ;
; 0.673 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][5]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.000      ; 0.825      ;
; 0.681 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][7]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][7]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.007     ; 0.826      ;
; 0.685 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][13]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][13]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.007      ; 0.844      ;
; 0.689 ; controlador_IO:io|pulsadores:key0|current_interrupt     ; controlador_IO:io|interrupt_controller:int0|iid[0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.011     ; 0.830      ;
; 0.692 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][2]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.003     ; 0.841      ;
; 0.703 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][9]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][9]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.003     ; 0.852      ;
; 0.704 ; SW[9]                                                   ; controlador_IO:io|pulsadores:key0|current_interrupt     ; SW[9]              ; counter_div_clk[2] ; -0.500       ; 1.507      ; 1.863      ;
; 0.722 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][4]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][4]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.002     ; 0.872      ;
; 0.726 ; SW[9]                                                   ; controlador_IO:io|interruptores:sw0|current_interrupt   ; SW[9]              ; counter_div_clk[2] ; -0.500       ; 1.489      ; 1.867      ;
; 0.727 ; controlador_IO:io|interruptores:sw0|current_interrupt   ; controlador_IO:io|interrupt_controller:int0|iid[3]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.007      ; 0.886      ;
; 0.730 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][5]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.007      ; 0.889      ;
; 0.737 ; proc:pro0|unidad_control:c0|new_pc[7]                   ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][7]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.006      ; 0.895      ;
; 0.742 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[2][1]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.006     ; 0.888      ;
; 0.746 ; controlador_IO:io|rd_io[8]                              ; proc:pro0|datapath:e0|regfile:reg0|br~60                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.296     ; 0.602      ;
; 0.748 ; controlador_IO:io|rd_io[15]                             ; proc:pro0|datapath:e0|regfile:reg0|br~67                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.296     ; 0.604      ;
; 0.749 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][8]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][8]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.003     ; 0.898      ;
; 0.754 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][7]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.006      ; 0.912      ;
; 0.754 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][12]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.006      ; 0.912      ;
; 0.754 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][13]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.006      ; 0.912      ;
; 0.754 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][14]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.006      ; 0.912      ;
; 0.754 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][5]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.006      ; 0.912      ;
; 0.754 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][11]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.006      ; 0.912      ;
; 0.754 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][15]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.006      ; 0.912      ;
; 0.759 ; controlador_IO:io|rd_io[5]                              ; proc:pro0|datapath:e0|regfile:reg0|br~57                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.296     ; 0.615      ;
; 0.759 ; controlador_IO:io|rd_io[13]                             ; proc:pro0|datapath:e0|regfile:reg0|br~65                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.296     ; 0.615      ;
; 0.763 ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][10]     ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][10]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.002     ; 0.913      ;
; 0.771 ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS         ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][2]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.002      ; 0.925      ;
; 0.773 ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][9]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.002      ; 0.927      ;
; 0.775 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][0]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][0]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.007     ; 0.920      ;
; 0.777 ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][10]     ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.002      ; 0.931      ;
; 0.777 ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][4]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.002      ; 0.931      ;
; 0.777 ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][7]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.002      ; 0.931      ;
; 0.779 ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][5]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.002      ; 0.933      ;
; 0.779 ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH       ; proc:pro0|datapath:e0|regfile_system:regS|bs[3][6]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.002      ; 0.933      ;
; 0.781 ; proc:pro0|datapath:e0|regfile_system:regS|bs[0][5]      ; proc:pro0|datapath:e0|regfile_system:regS|bs[7][5]      ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; -0.007     ; 0.926      ;
; 0.782 ; controlador_IO:io|rd_io[4]                              ; proc:pro0|datapath:e0|regfile:reg0|br~56                ; CLOCK_50           ; counter_div_clk[2] ; 0.000        ; -0.297     ; 0.637      ;
; 0.782 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[5]                       ; SW[9]              ; counter_div_clk[2] ; -0.500       ; 1.500      ; 1.934      ;
; 0.782 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[7]                       ; SW[9]              ; counter_div_clk[2] ; -0.500       ; 1.500      ; 1.934      ;
; 0.786 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[0]                       ; SW[9]              ; counter_div_clk[2] ; -0.500       ; 1.499      ; 1.937      ;
; 0.786 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[3]                       ; SW[9]              ; counter_div_clk[2] ; -0.500       ; 1.499      ; 1.937      ;
; 0.786 ; SW[9]                                                   ; proc:pro0|unidad_control:c0|ir[4]                       ; SW[9]              ; counter_div_clk[2] ; -0.500       ; 1.499      ; 1.937      ;
; 0.788 ; controlador_IO:io|interruptores:sw0|state[3]~13         ; controlador_IO:io|interruptores:sw0|state[3]~_emulated  ; SW[9]              ; counter_div_clk[2] ; -0.500       ; -0.220     ; 0.220      ;
; 0.795 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|pulsadores:key0|state[1]~_emulated    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.011      ; 0.958      ;
; 0.795 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|pulsadores:key0|state[0]~_emulated    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.011      ; 0.958      ;
; 0.795 ; controlador_IO:io|interrupt_controller:int0|key_inta    ; controlador_IO:io|pulsadores:key0|state[3]~_emulated    ; counter_div_clk[2] ; counter_div_clk[2] ; 0.000        ; 0.011      ; 0.958      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                                                                                                            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.367      ;
; 0.365 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.517      ;
; 0.370 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.522      ;
; 0.376 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.531      ;
; 0.504 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.656      ;
; 0.508 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.660      ;
; 0.518 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.671      ;
; 0.533 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.685      ;
; 0.539 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.691      ;
; 0.543 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.695      ;
; 0.543 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.695      ;
; 0.551 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.703      ;
; 0.553 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.705      ;
; 0.563 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.715      ;
; 0.578 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.730      ;
; 0.586 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.738      ;
; 0.590 ; proc:pro0|unidad_control:c0|new_pc[12]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg11 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.067      ; 0.795      ;
; 0.593 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg10 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.067      ; 0.798      ;
; 0.612 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.764      ;
; 0.633 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.785      ;
; 0.647 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.799      ;
; 0.657 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.013     ; 0.796      ;
; 0.668 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.820      ;
; 0.672 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.824      ;
; 0.675 ; proc:pro0|unidad_control:c0|new_pc[6]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg5  ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.066      ; 0.879      ;
; 0.682 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.834      ;
; 0.683 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.835      ;
; 0.688 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.840      ;
; 0.688 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.840      ;
; 0.696 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg4  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.076      ; 0.910      ;
; 0.702 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 0.904      ;
; 0.705 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.857      ;
; 0.707 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~portb_address_reg4  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.078      ; 0.923      ;
; 0.710 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.862      ;
; 0.717 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.869      ;
; 0.717 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.869      ;
; 0.720 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg3  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 0.922      ;
; 0.724 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg10 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.063      ; 0.925      ;
; 0.726 ; proc:pro0|unidad_control:c0|new_pc[12]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg11 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.070      ; 0.934      ;
; 0.729 ; proc:pro0|unidad_control:c0|new_pc[12]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg11 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.063      ; 0.930      ;
; 0.733 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~portb_address_reg4  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.079      ; 0.950      ;
; 0.738 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.013     ; 0.877      ;
; 0.738 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.013     ; 0.877      ;
; 0.740 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg10 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.070      ; 0.948      ;
; 0.742 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg10 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.058      ; 0.938      ;
; 0.742 ; proc:pro0|unidad_control:c0|new_pc[12]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5~porta_address_reg11 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.058      ; 0.938      ;
; 0.742 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.894      ;
; 0.747 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~portb_address_reg4  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.078      ; 0.963      ;
; 0.749 ; proc:pro0|unidad_control:c0|new_pc[12]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3~porta_address_reg11 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.072      ; 0.959      ;
; 0.752 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.904      ;
; 0.753 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg10 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.072      ; 0.963      ;
; 0.754 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~portb_address_reg4  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.077      ; 0.969      ;
; 0.755 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg2  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 0.957      ;
; 0.756 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.908      ;
; 0.757 ; proc:pro0|unidad_control:c0|new_pc[12]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg11 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.065      ; 0.960      ;
; 0.757 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 0.959      ;
; 0.758 ; proc:pro0|unidad_control:c0|new_pc[12]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg11 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.073      ; 0.969      ;
; 0.759 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.911      ;
; 0.765 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.917      ;
; 0.766 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg10 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.073      ; 0.977      ;
; 0.768 ; proc:pro0|unidad_control:c0|new_pc[12]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4~porta_address_reg11 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.072      ; 0.978      ;
; 0.768 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.013     ; 0.907      ;
; 0.775 ; proc:pro0|unidad_control:c0|new_pc[11]                ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg10 ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.074      ; 0.987      ;
; 0.776 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.928      ;
; 0.777 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.013     ; 0.916      ;
; 0.777 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.929      ;
; 0.778 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.013     ; 0.917      ;
; 0.778 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; -0.013     ; 0.917      ;
; 0.790 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg2  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 0.992      ;
; 0.797 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg2  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 0.999      ;
; 0.798 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg1  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 1.000      ;
; 0.799 ; proc:pro0|unidad_control:c0|new_pc[4]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg3  ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.066      ; 1.003      ;
; 0.805 ; proc:pro0|unidad_control:c0|new_pc[3]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg2  ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.065      ; 1.008      ;
; 0.810 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg5  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.077      ; 1.025      ;
; 0.813 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.965      ;
; 0.814 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.966      ;
; 0.816 ; proc:pro0|unidad_control:c0|new_pc[6]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg5  ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.068      ; 1.022      ;
; 0.818 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg0  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 1.020      ;
; 0.818 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.970      ;
; 0.818 ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.970      ;
; 0.819 ; proc:pro0|unidad_control:c0|new_pc[1]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~porta_address_reg0  ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.066      ; 1.023      ;
; 0.820 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.972      ;
; 0.823 ; proc:pro0|unidad_control:c0|new_pc[6]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6~porta_address_reg5  ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.063      ; 1.024      ;
; 0.823 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9]                                                                              ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.000      ; 0.975      ;
; 0.825 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg0  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 1.027      ;
; 0.827 ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2~portb_address_reg2  ; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.064      ; 1.029      ;
; 0.828 ; proc:pro0|unidad_control:c0|new_pc[6]                 ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7~porta_address_reg5  ; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; 0.000        ; 0.069      ; 1.035      ;
+-------+-------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'counter_div_clk[2]'                                                                                                                ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; -0.076 ; SW[9]     ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.507      ; 2.115      ;
; -0.057 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.489      ; 2.078      ;
; -0.057 ; SW[9]     ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.489      ; 2.078      ;
; 0.102  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.488      ; 1.918      ;
; 0.102  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.488      ; 1.918      ;
; 0.102  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.488      ; 1.918      ;
; 0.102  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.488      ; 1.918      ;
; 0.102  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.488      ; 1.918      ;
; 0.111  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.927      ;
; 0.111  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.927      ;
; 0.111  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.927      ;
; 0.111  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.506      ; 1.927      ;
; 0.112  ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.498      ; 1.918      ;
; 0.112  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.486      ; 1.906      ;
; 0.112  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.486      ; 1.906      ;
; 0.112  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.486      ; 1.906      ;
; 0.112  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[9]           ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.486      ; 1.906      ;
; 0.112  ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS        ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.493      ; 1.913      ;
; 0.112  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[4]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.498      ; 1.918      ;
; 0.112  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[5]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.491      ; 1.911      ;
; 0.112  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[6]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.498      ; 1.918      ;
; 0.112  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.491      ; 1.911      ;
; 0.112  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.497      ; 1.917      ;
; 0.112  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.499      ; 1.919      ;
; 0.112  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[10]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.492      ; 1.912      ;
; 0.112  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[11]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.493      ; 1.913      ;
; 0.112  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[12]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.494      ; 1.914      ;
; 0.112  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.495      ; 1.915      ;
; 0.112  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[14]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.492      ; 1.912      ;
; 0.112  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[2]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.498      ; 1.918      ;
; 0.112  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]                 ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.492      ; 1.912      ;
; 0.112  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[1]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.498      ; 1.918      ;
; 0.112  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[3]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.501      ; 1.921      ;
; 0.112  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[0]                  ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.498      ; 1.918      ;
; 0.112  ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH      ; SW[9]        ; counter_div_clk[2] ; 0.500        ; 1.495      ; 1.915      ;
; 0.424  ; SW[9]     ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.507      ; 2.115      ;
; 0.443  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.489      ; 2.078      ;
; 0.443  ; SW[9]     ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.489      ; 2.078      ;
; 0.602  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.488      ; 1.918      ;
; 0.602  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.488      ; 1.918      ;
; 0.602  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.488      ; 1.918      ;
; 0.602  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.488      ; 1.918      ;
; 0.602  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.488      ; 1.918      ;
; 0.611  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.506      ; 1.927      ;
; 0.611  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.506      ; 1.927      ;
; 0.611  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.506      ; 1.927      ;
; 0.611  ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.506      ; 1.927      ;
; 0.612  ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.498      ; 1.918      ;
; 0.612  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.486      ; 1.906      ;
; 0.612  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.486      ; 1.906      ;
; 0.612  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.486      ; 1.906      ;
; 0.612  ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[9]           ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.486      ; 1.906      ;
; 0.612  ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS        ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.493      ; 1.913      ;
; 0.612  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[4]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.498      ; 1.918      ;
; 0.612  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[5]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.491      ; 1.911      ;
; 0.612  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[6]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.498      ; 1.918      ;
; 0.612  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.491      ; 1.911      ;
; 0.612  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.497      ; 1.917      ;
; 0.612  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.499      ; 1.919      ;
; 0.612  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[10]                 ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.492      ; 1.912      ;
; 0.612  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[11]                 ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.493      ; 1.913      ;
; 0.612  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[12]                 ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.494      ; 1.914      ;
; 0.612  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]                 ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.495      ; 1.915      ;
; 0.612  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[14]                 ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.492      ; 1.912      ;
; 0.612  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[2]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.498      ; 1.918      ;
; 0.612  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]                 ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.492      ; 1.912      ;
; 0.612  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[1]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.498      ; 1.918      ;
; 0.612  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[3]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.501      ; 1.921      ;
; 0.612  ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[0]                  ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.498      ; 1.918      ;
; 0.612  ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH      ; SW[9]        ; counter_div_clk[2] ; 1.000        ; 1.495      ; 1.915      ;
+--------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'vga_controller:vga|clk_25mhz'                                                                                                              ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                               ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.112 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.504      ; 1.924      ;
; 0.112 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.504      ; 1.924      ;
; 0.112 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.504      ; 1.924      ;
; 0.112 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.504      ; 1.924      ;
; 0.112 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.504      ; 1.924      ;
; 0.112 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.504      ; 1.924      ;
; 0.112 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.504      ; 1.924      ;
; 0.112 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.504      ; 1.924      ;
; 0.112 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.504      ; 1.924      ;
; 0.112 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.504      ; 1.924      ;
; 0.112 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.491      ; 1.911      ;
; 0.112 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.492      ; 1.912      ;
; 0.112 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.491      ; 1.911      ;
; 0.112 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.491      ; 1.911      ;
; 0.112 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.491      ; 1.911      ;
; 0.112 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.491      ; 1.911      ;
; 0.112 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.491      ; 1.911      ;
; 0.112 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.491      ; 1.911      ;
; 0.112 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.491      ; 1.911      ;
; 0.112 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.500        ; 1.492      ; 1.912      ;
; 0.612 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.504      ; 1.924      ;
; 0.612 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.504      ; 1.924      ;
; 0.612 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.504      ; 1.924      ;
; 0.612 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.504      ; 1.924      ;
; 0.612 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.504      ; 1.924      ;
; 0.612 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.504      ; 1.924      ;
; 0.612 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.504      ; 1.924      ;
; 0.612 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.504      ; 1.924      ;
; 0.612 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.504      ; 1.924      ;
; 0.612 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.504      ; 1.924      ;
; 0.612 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.491      ; 1.911      ;
; 0.612 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.492      ; 1.912      ;
; 0.612 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.491      ; 1.911      ;
; 0.612 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.491      ; 1.911      ;
; 0.612 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.491      ; 1.911      ;
; 0.612 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.491      ; 1.911      ;
; 0.612 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.491      ; 1.911      ;
; 0.612 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.491      ; 1.911      ;
; 0.612 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.491      ; 1.911      ;
; 0.612 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 1.000        ; 1.492      ; 1.912      ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'CLOCK_50'                                                                                        ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.408 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 0.500        ; 1.794      ; 1.918      ;
; 0.908 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 1.000        ; 1.794      ; 1.918      ;
+-------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'CLOCK_50'                                                                                          ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.028 ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; 0.000        ; 1.794      ; 1.918      ;
; 0.472  ; SW[9]     ; vga_controller:vga|clk_25mhz ; SW[9]        ; CLOCK_50    ; -0.500       ; 1.794      ; 1.918      ;
+--------+-----------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'counter_div_clk[2]'                                                                                                                ;
+-------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+
; 0.268 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.498      ; 1.918      ;
; 0.268 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.486      ; 1.906      ;
; 0.268 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.486      ; 1.906      ;
; 0.268 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.486      ; 1.906      ;
; 0.268 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[9]           ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.486      ; 1.906      ;
; 0.268 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS        ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.493      ; 1.913      ;
; 0.268 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[4]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.498      ; 1.918      ;
; 0.268 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[5]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.491      ; 1.911      ;
; 0.268 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[6]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.498      ; 1.918      ;
; 0.268 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.491      ; 1.911      ;
; 0.268 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.497      ; 1.917      ;
; 0.268 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.499      ; 1.919      ;
; 0.268 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[10]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.492      ; 1.912      ;
; 0.268 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[11]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.493      ; 1.913      ;
; 0.268 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[12]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.494      ; 1.914      ;
; 0.268 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.495      ; 1.915      ;
; 0.268 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[14]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.492      ; 1.912      ;
; 0.268 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[2]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.498      ; 1.918      ;
; 0.268 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]                 ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.492      ; 1.912      ;
; 0.268 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[1]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.498      ; 1.918      ;
; 0.268 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[3]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.501      ; 1.921      ;
; 0.268 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[0]                  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.498      ; 1.918      ;
; 0.268 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH      ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.495      ; 1.915      ;
; 0.269 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.927      ;
; 0.269 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.927      ;
; 0.269 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.927      ;
; 0.269 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.506      ; 1.927      ;
; 0.278 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.488      ; 1.918      ;
; 0.278 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.488      ; 1.918      ;
; 0.278 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.488      ; 1.918      ;
; 0.278 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.488      ; 1.918      ;
; 0.278 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.488      ; 1.918      ;
; 0.437 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.489      ; 2.078      ;
; 0.437 ; SW[9]     ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.489      ; 2.078      ;
; 0.456 ; SW[9]     ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]        ; counter_div_clk[2] ; 0.000        ; 1.507      ; 2.115      ;
; 0.768 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.DEMW       ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.498      ; 1.918      ;
; 0.768 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[6]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.486      ; 1.906      ;
; 0.768 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[4]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.486      ; 1.906      ;
; 0.768 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[5]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.486      ; 1.906      ;
; 0.768 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[9]           ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.486      ; 1.906      ;
; 0.768 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.SYS        ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.493      ; 1.913      ;
; 0.768 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[4]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.498      ; 1.918      ;
; 0.768 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[5]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.491      ; 1.911      ;
; 0.768 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[6]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.498      ; 1.918      ;
; 0.768 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[7]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.491      ; 1.911      ;
; 0.768 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[8]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.497      ; 1.917      ;
; 0.768 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[9]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.499      ; 1.919      ;
; 0.768 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[10]                 ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.492      ; 1.912      ;
; 0.768 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[11]                 ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.493      ; 1.913      ;
; 0.768 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[12]                 ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.494      ; 1.914      ;
; 0.768 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[13]                 ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.495      ; 1.915      ;
; 0.768 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[14]                 ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.492      ; 1.912      ;
; 0.768 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[2]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.498      ; 1.918      ;
; 0.768 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[15]                 ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.492      ; 1.912      ;
; 0.768 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[1]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.498      ; 1.918      ;
; 0.768 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[3]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.501      ; 1.921      ;
; 0.768 ; SW[9]     ; proc:pro0|unidad_control:c0|new_pc[0]                  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.498      ; 1.918      ;
; 0.768 ; SW[9]     ; proc:pro0|unidad_control:c0|multi:m0|estado.FETCH      ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.495      ; 1.915      ;
; 0.769 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[1]~_emulated   ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.506      ; 1.927      ;
; 0.769 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[0]~_emulated   ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.506      ; 1.927      ;
; 0.769 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[3]~_emulated   ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.506      ; 1.927      ;
; 0.769 ; SW[9]     ; controlador_IO:io|pulsadores:key0|state[2]~_emulated   ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.506      ; 1.927      ;
; 0.778 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[7]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.488      ; 1.918      ;
; 0.778 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[1]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.488      ; 1.918      ;
; 0.778 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[2]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.488      ; 1.918      ;
; 0.778 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[3]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.488      ; 1.918      ;
; 0.778 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[8]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.488      ; 1.918      ;
; 0.937 ; SW[9]     ; controlador_IO:io|interruptores:sw0|state[0]~_emulated ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.489      ; 2.078      ;
; 0.937 ; SW[9]     ; controlador_IO:io|interruptores:sw0|current_interrupt  ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.489      ; 2.078      ;
; 0.956 ; SW[9]     ; controlador_IO:io|pulsadores:key0|current_interrupt    ; SW[9]        ; counter_div_clk[2] ; -0.500       ; 1.507      ; 2.115      ;
+-------+-----------+--------------------------------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'vga_controller:vga|clk_25mhz'                                                                                                               ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                               ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.268 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.504      ; 1.924      ;
; 0.268 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.504      ; 1.924      ;
; 0.268 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.504      ; 1.924      ;
; 0.268 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.504      ; 1.924      ;
; 0.268 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.504      ; 1.924      ;
; 0.268 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.504      ; 1.924      ;
; 0.268 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.504      ; 1.924      ;
; 0.268 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.504      ; 1.924      ;
; 0.268 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.504      ; 1.924      ;
; 0.268 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.504      ; 1.924      ;
; 0.268 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.491      ; 1.911      ;
; 0.268 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.492      ; 1.912      ;
; 0.268 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.491      ; 1.911      ;
; 0.268 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.491      ; 1.911      ;
; 0.268 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.491      ; 1.911      ;
; 0.268 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.491      ; 1.911      ;
; 0.268 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.491      ; 1.911      ;
; 0.268 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.491      ; 1.911      ;
; 0.268 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.491      ; 1.911      ;
; 0.268 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; 0.000        ; 1.492      ; 1.912      ;
; 0.768 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.504      ; 1.924      ;
; 0.768 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.504      ; 1.924      ;
; 0.768 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.504      ; 1.924      ;
; 0.768 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.504      ; 1.924      ;
; 0.768 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.504      ; 1.924      ;
; 0.768 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.504      ; 1.924      ;
; 0.768 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.504      ; 1.924      ;
; 0.768 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.504      ; 1.924      ;
; 0.768 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.504      ; 1.924      ;
; 0.768 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|h_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.504      ; 1.924      ;
; 0.768 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[5] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.491      ; 1.911      ;
; 0.768 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[6] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.492      ; 1.912      ;
; 0.768 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[2] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.491      ; 1.911      ;
; 0.768 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[7] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.491      ; 1.911      ;
; 0.768 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[8] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.491      ; 1.911      ;
; 0.768 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[3] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.491      ; 1.911      ;
; 0.768 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[9] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.491      ; 1.911      ;
; 0.768 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[0] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.491      ; 1.911      ;
; 0.768 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[1] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.491      ; 1.911      ;
; 0.768 ; SW[9]     ; vga_controller:vga|vga_sync:u_vga_sync|v_count_reg[4] ; SW[9]        ; vga_controller:vga|clk_25mhz ; -0.500       ; 1.492      ; 1.912      ;
+-------+-----------+-------------------------------------------------------+--------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'vga_controller:vga|clk_25mhz'                                                                                                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0~portb_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; vga_controller:vga|clk_25mhz ; Rise       ; vga_controller:vga|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem0|SRAMController:sram|estado ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem0|SRAMController:sram|estado ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|bit_clear_char                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|bit_clear_char                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[0][9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][10]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][10]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][11]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][11]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][12]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][12]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][13]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][13]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][14]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][14]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][15]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][15]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][9]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[10][9]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][10]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][10]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][11]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][11]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][12]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][12]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][13]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][13]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][14]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][14]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][15]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][15]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; controlador_IO:io|br_io[11][9]                   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SW[9]'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; SW[9] ; Rise       ; SW[9]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]|combout                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~clkctrl|inclk[0]                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; SW[9]~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; SW[9]~clkctrl|outclk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[0]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[0]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[1]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[1]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[3]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[3]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[4]~17 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[4]~17 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[5]~21 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[5]~21 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[6]~25 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[6]~25 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[7]~29 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[7]~29 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[8]~33 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|interruptores:sw0|state[8]~33 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[0]~1    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[0]~1    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[1]~5    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[1]~5    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[2]~9    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[2]~9    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[3]~13   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Fall       ; controlador_IO:io|pulsadores:key0|state[3]~13   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[0]~1|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[0]~1|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[1]~5|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[1]~5|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[2]~9|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[2]~9|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|key0|state[3]~13|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|key0|state[3]~13|datad                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[0]~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[0]~1|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[1]~5|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[1]~5|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[2]~9|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[2]~9|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[3]~13|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[3]~13|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[4]~17|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[4]~17|datac                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[5]~21|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[5]~21|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[6]~25|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[6]~25|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[7]~29|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[7]~29|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SW[9] ; Rise       ; io|sw0|state[8]~33|datad                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SW[9] ; Rise       ; io|sw0|state[8]~33|datad                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'counter_div_clk[2]'                                                                                                  ;
+--------+--------------+----------------+------------------+--------------------+------------+---------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                                                  ;
+--------+--------------+----------------+------------------+--------------------+------------+---------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|iid[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|key_inta    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|key_inta    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|ps2_inta    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|switch_inta ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|switch_inta ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|timer_inta  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interrupt_controller:int0|timer_inta  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|current_interrupt   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|current_interrupt   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[0]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[0]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[1]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[1]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[2]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[2]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[3]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[3]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[4]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[4]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[5]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[5]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[6]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[6]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[7]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[7]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[8]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[8]~_emulated  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|interruptores:sw0|state[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|current_interrupt     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|current_interrupt     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[0]~_emulated    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[0]~_emulated    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[1]~_emulated    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[1]~_emulated    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[2]~_emulated    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[2]~_emulated    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[3]~_emulated    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; controlador_IO:io|pulsadores:key0|state[3]~_emulated    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~100               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~100               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~101               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~101               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~102               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~102               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~103               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~103               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~104               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~104               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~105               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~105               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~106               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~106               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~107               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~107               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~108               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~108               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~109               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~109               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~110               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~110               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~111               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~111               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~112               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~112               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~113               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~113               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~114               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~114               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~115               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~115               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~116               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~116               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~117               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~117               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~118               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~118               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~119               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~119               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~120               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~120               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~121               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~121               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~122               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~122               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~123               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~123               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~124               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~124               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~125               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~125               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~126               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; counter_div_clk[2] ; Rise       ; proc:pro0|datapath:e0|regfile:reg0|br~126               ;
+--------+--------------+----------------+------------------+--------------------+------------+---------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; 2.758  ; 2.758  ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; 2.634  ; 2.634  ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; 2.742  ; 2.742  ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; 2.758  ; 2.758  ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; 2.661  ; 2.661  ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; 2.341  ; 2.341  ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; 2.259  ; 2.259  ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; 0.349  ; 0.349  ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; 0.117  ; 0.117  ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; 0.349  ; 0.349  ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; 0.138  ; 0.138  ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; 0.191  ; 0.191  ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; 0.219  ; 0.219  ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; 0.104  ; 0.104  ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; 0.258  ; 0.258  ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; 0.113  ; 0.113  ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; -0.057 ; -0.057 ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; 0.229  ; 0.229  ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; 2.772  ; 2.772  ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; 2.536  ; 2.536  ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; 2.772  ; 2.772  ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; 2.617  ; 2.617  ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; 2.758  ; 2.758  ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 0.357  ; 0.357  ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; 0.203  ; 0.203  ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; 0.357  ; 0.357  ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; 0.166  ; 0.166  ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; 0.136  ; 0.136  ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; 0.095  ; 0.095  ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; 0.171  ; 0.171  ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; 0.244  ; 0.244  ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; 0.084  ; 0.084  ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; 0.047  ; 0.047  ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; 3.198  ; 3.198  ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; 3.102  ; 3.102  ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; 3.170  ; 3.170  ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; 3.198  ; 3.198  ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; 3.109  ; 3.109  ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 4.678  ; 4.678  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 4.181  ; 4.181  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 3.926  ; 3.926  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 3.992  ; 3.992  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 3.938  ; 3.938  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 3.707  ; 3.707  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 3.799  ; 3.799  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 3.675  ; 3.675  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 4.508  ; 4.508  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 4.678  ; 4.678  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 4.514  ; 4.514  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 4.051  ; 4.051  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 4.228  ; 4.228  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 4.066  ; 4.066  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 4.329  ; 4.329  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 4.363  ; 4.363  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 4.588  ; 4.588  ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 0.915  ; 0.915  ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; 0.593  ; 0.593  ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; 0.779  ; 0.779  ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; 0.746  ; 0.746  ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 0.915  ; 0.915  ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; 0.753  ; 0.753  ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; 0.715  ; 0.715  ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; 0.672  ; 0.672  ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 0.745  ; 0.745  ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; 0.441  ; 0.441  ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; 0.578  ; 0.578  ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; -2.514 ; -2.514 ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; -2.514 ; -2.514 ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; -2.622 ; -2.622 ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; -2.638 ; -2.638 ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; -2.541 ; -2.541 ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; -2.221 ; -2.221 ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; -2.139 ; -2.139 ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; 0.406  ; 0.406  ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; 0.003  ; 0.003  ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; -0.229 ; -0.229 ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; -0.018 ; -0.018 ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; -0.071 ; -0.071 ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; -0.099 ; -0.099 ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; 0.016  ; 0.016  ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; -0.138 ; -0.138 ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; 0.007  ; 0.007  ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; 0.177  ; 0.177  ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; 0.406  ; 0.406  ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; -2.258 ; -2.258 ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; -2.258 ; -2.258 ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; -2.408 ; -2.408 ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; -2.342 ; -2.342 ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; -2.407 ; -2.407 ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 0.325  ; 0.325  ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; 0.152  ; 0.152  ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; -0.002 ; -0.002 ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; 0.181  ; 0.181  ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; 0.213  ; 0.213  ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; 0.183  ; 0.183  ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; 0.176  ; 0.176  ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; 0.119  ; 0.119  ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; 0.192  ; 0.192  ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; 0.325  ; 0.325  ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; -2.276 ; -2.276 ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; -2.276 ; -2.276 ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; -2.308 ; -2.308 ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; -2.409 ; -2.409 ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; -2.365 ; -2.365 ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; -2.593 ; -2.593 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; -3.240 ; -3.240 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; -2.917 ; -2.917 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; -3.105 ; -3.105 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; -2.852 ; -2.852 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; -2.803 ; -2.803 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; -2.873 ; -2.873 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; -2.797 ; -2.797 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; -2.593 ; -2.593 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; -2.838 ; -2.838 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; -2.812 ; -2.812 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; -3.016 ; -3.016 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; -2.787 ; -2.787 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; -2.892 ; -2.892 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; -3.183 ; -3.183 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; -2.956 ; -2.956 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; -2.794 ; -2.794 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 0.343  ; 0.343  ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; 0.120  ; 0.120  ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; 0.093  ; 0.093  ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; 0.203  ; 0.203  ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 0.100  ; 0.100  ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; 0.155  ; 0.155  ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; -0.054 ; -0.054 ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; 0.169  ; 0.169  ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 0.343  ; 0.343  ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; 0.218  ; 0.218  ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; -0.204 ; -0.204 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 4.926  ; 4.926  ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 4.832  ; 4.832  ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 4.735  ; 4.735  ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 4.926  ; 4.926  ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 4.884  ; 4.884  ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 4.887  ; 4.887  ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 4.898  ; 4.898  ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 4.907  ; 4.907  ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 5.225  ; 5.225  ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 5.003  ; 5.003  ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 5.008  ; 5.008  ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 4.953  ; 4.953  ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 4.839  ; 4.839  ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 4.856  ; 4.856  ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 5.225  ; 5.225  ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 5.053  ; 5.053  ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 5.355  ; 5.355  ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 4.953  ; 4.953  ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 5.043  ; 5.043  ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 5.115  ; 5.115  ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 5.091  ; 5.091  ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 4.999  ; 4.999  ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 4.968  ; 4.968  ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 5.355  ; 5.355  ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 5.274  ; 5.274  ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 4.945  ; 4.945  ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 5.274  ; 5.274  ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 4.944  ; 4.944  ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 4.787  ; 4.787  ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 4.905  ; 4.905  ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 5.034  ; 5.034  ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 5.201  ; 5.201  ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 5.146  ; 5.146  ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 4.545  ; 4.545  ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 5.146  ; 5.146  ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 4.665  ; 4.665  ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 4.948  ; 4.948  ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 4.676  ; 4.676  ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 4.683  ; 4.683  ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 4.999  ; 4.999  ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 4.793  ; 4.793  ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 5.124  ; 5.124  ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 5.124  ; 5.124  ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 4.308  ; 4.308  ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 4.546  ; 4.546  ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 4.651  ; 4.651  ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 4.839  ; 4.839  ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 4.953  ; 4.953  ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 5.092  ; 5.092  ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 5.041  ; 5.041  ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 5.913  ; 5.913  ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 5.512  ; 5.512  ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 5.176  ; 5.176  ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 5.432  ; 5.432  ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 29.585 ; 29.585 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 29.022 ; 29.022 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 29.389 ; 29.389 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 29.196 ; 29.196 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 29.210 ; 29.210 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 29.307 ; 29.307 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 29.150 ; 29.150 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 29.132 ; 29.132 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 29.585 ; 29.585 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 28.842 ; 28.842 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 29.027 ; 29.027 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 29.391 ; 29.391 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 28.871 ; 28.871 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 28.446 ; 28.446 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 28.962 ; 28.962 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 28.711 ; 28.711 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 8.281  ; 8.281  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 6.246  ; 6.246  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 6.183  ; 6.183  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 6.285  ; 6.285  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 6.079  ; 6.079  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 5.530  ; 5.530  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 6.518  ; 6.518  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 5.942  ; 5.942  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 6.998  ; 6.998  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 7.130  ; 7.130  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 7.118  ; 7.118  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 8.281  ; 8.281  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 7.142  ; 7.142  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 7.358  ; 7.358  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 7.483  ; 7.483  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 7.106  ; 7.106  ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 7.684  ; 7.684  ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 29.399 ; 29.399 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 29.193 ; 29.193 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 29.272 ; 29.272 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 13.800 ; 13.800 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 13.552 ; 13.552 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 13.800 ; 13.800 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 13.698 ; 13.698 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 13.786 ; 13.786 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 13.789 ; 13.789 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 13.662 ; 13.662 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 13.681 ; 13.681 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 13.789 ; 13.789 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 13.655 ; 13.655 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 5.352  ; 5.352  ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 13.764 ; 13.764 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 13.655 ; 13.655 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 13.764 ; 13.764 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 13.574 ; 13.574 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 13.656 ; 13.656 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 4.987  ; 4.987  ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 4.313 ; 4.313 ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 4.313 ; 4.313 ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 4.344 ; 4.344 ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 4.622 ; 4.622 ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 4.423 ; 4.423 ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 4.490 ; 4.490 ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 4.560 ; 4.560 ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 4.489 ; 4.489 ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 4.614 ; 4.614 ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 4.614 ; 4.614 ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 4.699 ; 4.699 ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 4.804 ; 4.804 ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 4.690 ; 4.690 ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 4.615 ; 4.615 ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 4.755 ; 4.755 ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 4.767 ; 4.767 ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 4.358 ; 4.358 ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 4.358 ; 4.358 ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 4.464 ; 4.464 ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 4.513 ; 4.513 ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 4.512 ; 4.512 ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 4.491 ; 4.491 ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 4.377 ; 4.377 ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 4.623 ; 4.623 ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 4.572 ; 4.572 ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 4.731 ; 4.731 ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 5.056 ; 5.056 ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 4.719 ; 4.719 ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 4.572 ; 4.572 ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 4.686 ; 4.686 ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 4.815 ; 4.815 ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 4.957 ; 4.957 ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 4.545 ; 4.545 ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 4.545 ; 4.545 ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 5.146 ; 5.146 ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 4.665 ; 4.665 ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 4.948 ; 4.948 ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 4.676 ; 4.676 ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 4.683 ; 4.683 ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 4.999 ; 4.999 ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 4.793 ; 4.793 ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 4.308 ; 4.308 ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 5.124 ; 5.124 ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 4.308 ; 4.308 ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 4.546 ; 4.546 ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 4.651 ; 4.651 ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 4.839 ; 4.839 ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 4.953 ; 4.953 ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 5.092 ; 5.092 ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 5.041 ; 5.041 ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 5.678 ; 5.678 ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 5.512 ; 5.512 ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 5.176 ; 5.176 ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 5.432 ; 5.432 ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 4.075 ; 4.075 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 4.691 ; 4.691 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 4.810 ; 4.810 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 4.786 ; 4.786 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 4.572 ; 4.572 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 5.117 ; 5.117 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 4.459 ; 4.459 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 4.826 ; 4.826 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 4.781 ; 4.781 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 4.739 ; 4.739 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 4.745 ; 4.745 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 4.701 ; 4.701 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 4.075 ; 4.075 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 4.226 ; 4.226 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 4.880 ; 4.880 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 4.801 ; 4.801 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 4.160 ; 4.160 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 4.938 ; 4.938 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 4.709 ; 4.709 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 4.740 ; 4.740 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 4.690 ; 4.690 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 4.160 ; 4.160 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 4.990 ; 4.990 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 4.420 ; 4.420 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 5.229 ; 5.229 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 5.413 ; 5.413 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 4.932 ; 4.932 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 5.489 ; 5.489 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 4.806 ; 4.806 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 4.710 ; 4.710 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 5.672 ; 5.672 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 5.070 ; 5.070 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 5.362 ; 5.362 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 5.374 ; 5.374 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 4.546 ; 4.546 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 5.190 ; 5.190 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 4.758 ; 4.758 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 4.758 ; 4.758 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 5.188 ; 5.188 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 4.904 ; 4.904 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 5.174 ; 5.174 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 4.861 ; 4.861 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 4.871 ; 4.871 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 4.887 ; 4.887 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 4.998 ; 4.998 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 4.861 ; 4.861 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 4.609 ; 4.609 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 4.778 ; 4.778 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 4.859 ; 4.859 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 4.971 ; 4.971 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 4.778 ; 4.778 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 4.863 ; 4.863 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 4.546 ; 4.546 ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+-------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------+
; Output Enable Times                                                                 ;
+--------------+--------------------+--------+------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 5.038  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 5.378  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 5.388  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 5.348  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 5.358  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 5.108  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 5.108  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 5.435  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 5.445  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 5.048  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 5.048  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 5.233  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 5.038  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 5.315  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 5.243  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 5.247  ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 5.335  ;      ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 28.939 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 29.280 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 29.290 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 29.250 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 29.260 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 29.010 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 29.010 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 29.337 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 29.347 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 28.949 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 28.949 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 29.134 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 28.939 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 29.216 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 29.144 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 29.148 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 29.236 ;      ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+------+------------+--------------------+


+------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                        ;
+--------------+--------------------+-------+------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise  ; Fall ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-------+------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 5.038 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 5.378 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 5.388 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 5.348 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 5.358 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 5.108 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 5.108 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 5.435 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 5.445 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 5.048 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 5.048 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 5.233 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 5.038 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 5.315 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 5.243 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 5.247 ;      ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 5.335 ;      ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 4.913 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 5.253 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 5.263 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 5.223 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 5.233 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 4.983 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 4.983 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 5.310 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 5.320 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 4.923 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 4.923 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 5.108 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 4.913 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 5.190 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 5.118 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 5.122 ;      ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 5.210 ;      ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-------+------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Output Disable Times                                                                        ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; Data Port    ; Clock Port         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 5.038     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 5.378     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 5.388     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 5.348     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 5.358     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 5.108     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 5.108     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 5.435     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 5.445     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 5.048     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 5.048     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 5.233     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 5.038     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 5.315     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 5.243     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 5.247     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 5.335     ;           ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 28.939    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 29.280    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 29.290    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 29.250    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 29.260    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 29.010    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 29.010    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 29.337    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 29.347    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 28.949    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 28.949    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 29.134    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 28.939    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 29.216    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 29.144    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 29.148    ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 29.236    ;           ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-----------+-----------+------------+--------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; Data Port    ; Clock Port         ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+-----------+-----------+------------+--------------------+
; SRAM_DQ[*]   ; CLOCK_50           ; 5.038     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[0]  ; CLOCK_50           ; 5.378     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[1]  ; CLOCK_50           ; 5.388     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[2]  ; CLOCK_50           ; 5.348     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[3]  ; CLOCK_50           ; 5.358     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[4]  ; CLOCK_50           ; 5.108     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[5]  ; CLOCK_50           ; 5.108     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[6]  ; CLOCK_50           ; 5.435     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[7]  ; CLOCK_50           ; 5.445     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[8]  ; CLOCK_50           ; 5.048     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[9]  ; CLOCK_50           ; 5.048     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[10] ; CLOCK_50           ; 5.233     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[11] ; CLOCK_50           ; 5.038     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[12] ; CLOCK_50           ; 5.315     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[13] ; CLOCK_50           ; 5.243     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[14] ; CLOCK_50           ; 5.247     ;           ; Rise       ; CLOCK_50           ;
;  SRAM_DQ[15] ; CLOCK_50           ; 5.335     ;           ; Rise       ; CLOCK_50           ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 4.913     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 5.253     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 5.263     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 5.223     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 5.233     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 4.983     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 4.983     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 5.310     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 5.320     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 4.923     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 4.923     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 5.108     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 4.913     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 5.190     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 5.118     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 5.122     ;           ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 5.210     ;           ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+-----------+-----------+------------+--------------------+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+-------------------------------+------------+--------+----------+---------+---------------------+
; Clock                         ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack              ; -70.159    ; -2.690 ; -0.547   ; -0.039  ; -2.064              ;
;  CLOCK_50                     ; -64.916    ; -2.690 ; 0.291    ; -0.039  ; -1.631              ;
;  SW[9]                        ; N/A        ; N/A    ; N/A      ; N/A     ; -1.631              ;
;  counter_div_clk[2]           ; -70.159    ; 0.204  ; -0.547   ; 0.268   ; -0.611              ;
;  vga_controller:vga|clk_25mhz ; -68.643    ; 0.215  ; -0.140   ; 0.268   ; -2.064              ;
; Design-wide TNS               ; -36406.139 ; -8.845 ; -8.94    ; -0.039  ; -3380.046           ;
;  CLOCK_50                     ; -7698.260  ; -8.845 ; 0.000    ; -0.039  ; -1182.083           ;
;  SW[9]                        ; N/A        ; N/A    ; N/A      ; N/A     ; -1.631              ;
;  counter_div_clk[2]           ; -13832.710 ; 0.000  ; -6.140   ; 0.000   ; -388.596            ;
;  vga_controller:vga|clk_25mhz ; -14875.169 ; 0.000  ; -2.800   ; 0.000   ; -1807.736           ;
+-------------------------------+------------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; 6.348  ; 6.348  ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; 6.039  ; 6.039  ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; 6.348  ; 6.348  ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; 6.272  ; 6.272  ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; 6.079  ; 6.079  ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; 5.081  ; 5.081  ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; 4.950  ; 4.950  ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; 2.183  ; 2.183  ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; 1.579  ; 1.579  ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; 2.183  ; 2.183  ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; 1.722  ; 1.722  ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; 1.817  ; 1.817  ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; 1.909  ; 1.909  ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; 1.490  ; 1.490  ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; 2.051  ; 2.051  ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; 1.777  ; 1.777  ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; 1.230  ; 1.230  ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; 1.790  ; 1.790  ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; 6.190  ; 6.190  ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; 5.524  ; 5.524  ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; 6.190  ; 6.190  ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; 5.743  ; 5.743  ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; 6.136  ; 6.136  ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 1.971  ; 1.971  ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; 1.602  ; 1.602  ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; 1.971  ; 1.971  ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; 1.545  ; 1.545  ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; 1.403  ; 1.403  ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; 1.414  ; 1.414  ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; 1.552  ; 1.552  ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; 1.832  ; 1.832  ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; 1.442  ; 1.442  ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; 1.352  ; 1.352  ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; 7.246  ; 7.246  ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; 6.981  ; 6.981  ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; 7.160  ; 7.160  ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; 7.246  ; 7.246  ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; 6.956  ; 6.956  ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; 11.063 ; 11.063 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; 9.860  ; 9.860  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; 9.196  ; 9.196  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; 9.343  ; 9.343  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; 9.317  ; 9.317  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; 8.700  ; 8.700  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; 8.968  ; 8.968  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; 8.591  ; 8.591  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; 10.625 ; 10.625 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; 11.063 ; 11.063 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; 10.725 ; 10.725 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; 9.560  ; 9.560  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; 10.007 ; 10.007 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; 9.513  ; 9.513  ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; 10.160 ; 10.160 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; 10.204 ; 10.204 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; 10.873 ; 10.873 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 3.465  ; 3.465  ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; 2.528  ; 2.528  ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; 2.985  ; 2.985  ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; 3.028  ; 3.028  ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 3.465  ; 3.465  ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; 3.143  ; 3.143  ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; 2.939  ; 2.939  ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; 2.878  ; 2.878  ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 3.090  ; 3.090  ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; 2.333  ; 2.333  ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; 2.626  ; 2.626  ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+---------------------------------------------------------------------------------------+
; Hold Times                                                                            ;
+--------------+--------------------+--------+--------+------------+--------------------+
; Data Port    ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+--------------+--------------------+--------+--------+------------+--------------------+
; KEY[*]       ; CLOCK_50           ; -2.514 ; -2.514 ; Rise       ; CLOCK_50           ;
;  KEY[0]      ; CLOCK_50           ; -2.514 ; -2.514 ; Rise       ; CLOCK_50           ;
;  KEY[1]      ; CLOCK_50           ; -2.622 ; -2.622 ; Rise       ; CLOCK_50           ;
;  KEY[2]      ; CLOCK_50           ; -2.638 ; -2.638 ; Rise       ; CLOCK_50           ;
;  KEY[3]      ; CLOCK_50           ; -2.541 ; -2.541 ; Rise       ; CLOCK_50           ;
; PS2_CLK      ; CLOCK_50           ; -2.221 ; -2.221 ; Rise       ; CLOCK_50           ;
; PS2_DAT      ; CLOCK_50           ; -2.139 ; -2.139 ; Rise       ; CLOCK_50           ;
; SW[*]        ; CLOCK_50           ; 0.406  ; 0.406  ; Rise       ; CLOCK_50           ;
;  SW[0]       ; CLOCK_50           ; 0.003  ; 0.003  ; Rise       ; CLOCK_50           ;
;  SW[1]       ; CLOCK_50           ; -0.229 ; -0.229 ; Rise       ; CLOCK_50           ;
;  SW[2]       ; CLOCK_50           ; -0.018 ; -0.018 ; Rise       ; CLOCK_50           ;
;  SW[3]       ; CLOCK_50           ; -0.071 ; -0.071 ; Rise       ; CLOCK_50           ;
;  SW[4]       ; CLOCK_50           ; -0.099 ; -0.099 ; Rise       ; CLOCK_50           ;
;  SW[5]       ; CLOCK_50           ; 0.016  ; 0.016  ; Rise       ; CLOCK_50           ;
;  SW[6]       ; CLOCK_50           ; -0.138 ; -0.138 ; Rise       ; CLOCK_50           ;
;  SW[7]       ; CLOCK_50           ; 0.007  ; 0.007  ; Rise       ; CLOCK_50           ;
;  SW[8]       ; CLOCK_50           ; 0.177  ; 0.177  ; Rise       ; CLOCK_50           ;
;  SW[9]       ; CLOCK_50           ; 0.406  ; 0.406  ; Rise       ; CLOCK_50           ;
; KEY[*]       ; SW[9]              ; -2.258 ; -2.258 ; Fall       ; SW[9]              ;
;  KEY[0]      ; SW[9]              ; -2.258 ; -2.258 ; Fall       ; SW[9]              ;
;  KEY[1]      ; SW[9]              ; -2.408 ; -2.408 ; Fall       ; SW[9]              ;
;  KEY[2]      ; SW[9]              ; -2.342 ; -2.342 ; Fall       ; SW[9]              ;
;  KEY[3]      ; SW[9]              ; -2.407 ; -2.407 ; Fall       ; SW[9]              ;
; SW[*]        ; SW[9]              ; 0.325  ; 0.325  ; Fall       ; SW[9]              ;
;  SW[0]       ; SW[9]              ; 0.152  ; 0.152  ; Fall       ; SW[9]              ;
;  SW[1]       ; SW[9]              ; -0.002 ; -0.002 ; Fall       ; SW[9]              ;
;  SW[2]       ; SW[9]              ; 0.181  ; 0.181  ; Fall       ; SW[9]              ;
;  SW[3]       ; SW[9]              ; 0.213  ; 0.213  ; Fall       ; SW[9]              ;
;  SW[4]       ; SW[9]              ; 0.183  ; 0.183  ; Fall       ; SW[9]              ;
;  SW[5]       ; SW[9]              ; 0.176  ; 0.176  ; Fall       ; SW[9]              ;
;  SW[6]       ; SW[9]              ; 0.119  ; 0.119  ; Fall       ; SW[9]              ;
;  SW[7]       ; SW[9]              ; 0.192  ; 0.192  ; Fall       ; SW[9]              ;
;  SW[8]       ; SW[9]              ; 0.325  ; 0.325  ; Fall       ; SW[9]              ;
; KEY[*]       ; counter_div_clk[2] ; -2.276 ; -2.276 ; Rise       ; counter_div_clk[2] ;
;  KEY[0]      ; counter_div_clk[2] ; -2.276 ; -2.276 ; Rise       ; counter_div_clk[2] ;
;  KEY[1]      ; counter_div_clk[2] ; -2.308 ; -2.308 ; Rise       ; counter_div_clk[2] ;
;  KEY[2]      ; counter_div_clk[2] ; -2.409 ; -2.409 ; Rise       ; counter_div_clk[2] ;
;  KEY[3]      ; counter_div_clk[2] ; -2.365 ; -2.365 ; Rise       ; counter_div_clk[2] ;
; SRAM_DQ[*]   ; counter_div_clk[2] ; -2.593 ; -2.593 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[0]  ; counter_div_clk[2] ; -3.240 ; -3.240 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[1]  ; counter_div_clk[2] ; -2.917 ; -2.917 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[2]  ; counter_div_clk[2] ; -3.105 ; -3.105 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[3]  ; counter_div_clk[2] ; -2.852 ; -2.852 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[4]  ; counter_div_clk[2] ; -2.803 ; -2.803 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[5]  ; counter_div_clk[2] ; -2.873 ; -2.873 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[6]  ; counter_div_clk[2] ; -2.797 ; -2.797 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[7]  ; counter_div_clk[2] ; -2.593 ; -2.593 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[8]  ; counter_div_clk[2] ; -2.838 ; -2.838 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[9]  ; counter_div_clk[2] ; -2.812 ; -2.812 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[10] ; counter_div_clk[2] ; -3.016 ; -3.016 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[11] ; counter_div_clk[2] ; -2.787 ; -2.787 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[12] ; counter_div_clk[2] ; -2.892 ; -2.892 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[13] ; counter_div_clk[2] ; -3.183 ; -3.183 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[14] ; counter_div_clk[2] ; -2.956 ; -2.956 ; Rise       ; counter_div_clk[2] ;
;  SRAM_DQ[15] ; counter_div_clk[2] ; -2.794 ; -2.794 ; Rise       ; counter_div_clk[2] ;
; SW[*]        ; counter_div_clk[2] ; 0.343  ; 0.343  ; Rise       ; counter_div_clk[2] ;
;  SW[0]       ; counter_div_clk[2] ; 0.120  ; 0.120  ; Rise       ; counter_div_clk[2] ;
;  SW[1]       ; counter_div_clk[2] ; 0.093  ; 0.093  ; Rise       ; counter_div_clk[2] ;
;  SW[2]       ; counter_div_clk[2] ; 0.203  ; 0.203  ; Rise       ; counter_div_clk[2] ;
;  SW[3]       ; counter_div_clk[2] ; 0.100  ; 0.100  ; Rise       ; counter_div_clk[2] ;
;  SW[4]       ; counter_div_clk[2] ; 0.155  ; 0.155  ; Rise       ; counter_div_clk[2] ;
;  SW[5]       ; counter_div_clk[2] ; -0.054 ; -0.054 ; Rise       ; counter_div_clk[2] ;
;  SW[6]       ; counter_div_clk[2] ; 0.169  ; 0.169  ; Rise       ; counter_div_clk[2] ;
;  SW[7]       ; counter_div_clk[2] ; 0.343  ; 0.343  ; Rise       ; counter_div_clk[2] ;
;  SW[8]       ; counter_div_clk[2] ; 0.218  ; 0.218  ; Rise       ; counter_div_clk[2] ;
;  SW[9]       ; counter_div_clk[2] ; -0.204 ; -0.204 ; Rise       ; counter_div_clk[2] ;
+--------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 10.072 ; 10.072 ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 9.961  ; 9.961  ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 9.620  ; 9.620  ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 10.072 ; 10.072 ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 10.008 ; 10.008 ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 9.981  ; 9.981  ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 10.011 ; 10.011 ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 9.983  ; 9.983  ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 10.850 ; 10.850 ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 10.274 ; 10.274 ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 10.288 ; 10.288 ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 10.035 ; 10.035 ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 9.777  ; 9.777  ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 9.857  ; 9.857  ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 10.850 ; 10.850 ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 10.380 ; 10.380 ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 11.280 ; 11.280 ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 10.126 ; 10.126 ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 10.439 ; 10.439 ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 10.540 ; 10.540 ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 10.495 ; 10.495 ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 10.231 ; 10.231 ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 10.161 ; 10.161 ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 11.280 ; 11.280 ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 10.843 ; 10.843 ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 10.167 ; 10.167 ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 10.843 ; 10.843 ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 9.863  ; 9.863  ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 9.830  ; 9.830  ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 10.013 ; 10.013 ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 10.369 ; 10.369 ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 10.665 ; 10.665 ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 10.387 ; 10.387 ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 8.738  ; 8.738  ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 10.387 ; 10.387 ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 9.080  ; 9.080  ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 10.064 ; 10.064 ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 9.083  ; 9.083  ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 9.059  ; 9.059  ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 9.869  ; 9.869  ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 9.395  ; 9.395  ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 10.425 ; 10.425 ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 10.066 ; 10.066 ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 8.230  ; 8.230  ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 8.819  ; 8.819  ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 9.005  ; 9.005  ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 9.463  ; 9.463  ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 10.078 ; 10.078 ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 10.425 ; 10.425 ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 10.197 ; 10.197 ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 12.399 ; 12.399 ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 11.211 ; 11.211 ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 10.461 ; 10.461 ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 11.001 ; 11.001 ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 75.889 ; 75.889 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 74.387 ; 74.387 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 75.405 ; 75.405 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 74.935 ; 74.935 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 74.858 ; 74.858 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 75.136 ; 75.136 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 74.711 ; 74.711 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 74.695 ; 74.695 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 75.889 ; 75.889 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 73.814 ; 73.814 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 74.327 ; 74.327 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 75.237 ; 75.237 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 73.918 ; 73.918 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 72.645 ; 72.645 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 74.023 ; 74.023 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 73.250 ; 73.250 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 18.921 ; 18.921 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 13.700 ; 13.700 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 13.543 ; 13.543 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 13.918 ; 13.918 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 13.272 ; 13.272 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 11.797 ; 11.797 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 14.170 ; 14.170 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 12.989 ; 12.989 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 15.681 ; 15.681 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 16.024 ; 16.024 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 16.057 ; 16.057 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 18.921 ; 18.921 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 16.301 ; 16.301 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 16.495 ; 16.495 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 16.656 ; 16.656 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 15.993 ; 15.993 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 17.654 ; 17.654 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 75.131 ; 75.131 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 74.654 ; 74.654 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 74.869 ; 74.869 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 32.202 ; 32.202 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 31.603 ; 31.603 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 32.202 ; 32.202 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 31.957 ; 31.957 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 32.188 ; 32.188 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 32.214 ; 32.214 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 31.889 ; 31.889 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 31.925 ; 31.925 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 32.214 ; 32.214 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 31.868 ; 31.868 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 11.368 ; 11.368 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 32.188 ; 32.188 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 31.875 ; 31.875 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 32.188 ; 32.188 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 31.617 ; 31.617 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 31.910 ; 31.910 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 10.443 ; 10.443 ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; HEX0[*]        ; CLOCK_50                     ; 4.313 ; 4.313 ; Rise       ; CLOCK_50                     ;
;  HEX0[0]       ; CLOCK_50                     ; 4.313 ; 4.313 ; Rise       ; CLOCK_50                     ;
;  HEX0[1]       ; CLOCK_50                     ; 4.344 ; 4.344 ; Rise       ; CLOCK_50                     ;
;  HEX0[2]       ; CLOCK_50                     ; 4.622 ; 4.622 ; Rise       ; CLOCK_50                     ;
;  HEX0[3]       ; CLOCK_50                     ; 4.423 ; 4.423 ; Rise       ; CLOCK_50                     ;
;  HEX0[4]       ; CLOCK_50                     ; 4.490 ; 4.490 ; Rise       ; CLOCK_50                     ;
;  HEX0[5]       ; CLOCK_50                     ; 4.560 ; 4.560 ; Rise       ; CLOCK_50                     ;
;  HEX0[6]       ; CLOCK_50                     ; 4.489 ; 4.489 ; Rise       ; CLOCK_50                     ;
; HEX1[*]        ; CLOCK_50                     ; 4.614 ; 4.614 ; Rise       ; CLOCK_50                     ;
;  HEX1[0]       ; CLOCK_50                     ; 4.614 ; 4.614 ; Rise       ; CLOCK_50                     ;
;  HEX1[1]       ; CLOCK_50                     ; 4.699 ; 4.699 ; Rise       ; CLOCK_50                     ;
;  HEX1[2]       ; CLOCK_50                     ; 4.804 ; 4.804 ; Rise       ; CLOCK_50                     ;
;  HEX1[3]       ; CLOCK_50                     ; 4.690 ; 4.690 ; Rise       ; CLOCK_50                     ;
;  HEX1[4]       ; CLOCK_50                     ; 4.615 ; 4.615 ; Rise       ; CLOCK_50                     ;
;  HEX1[5]       ; CLOCK_50                     ; 4.755 ; 4.755 ; Rise       ; CLOCK_50                     ;
;  HEX1[6]       ; CLOCK_50                     ; 4.767 ; 4.767 ; Rise       ; CLOCK_50                     ;
; HEX2[*]        ; CLOCK_50                     ; 4.358 ; 4.358 ; Rise       ; CLOCK_50                     ;
;  HEX2[0]       ; CLOCK_50                     ; 4.358 ; 4.358 ; Rise       ; CLOCK_50                     ;
;  HEX2[1]       ; CLOCK_50                     ; 4.464 ; 4.464 ; Rise       ; CLOCK_50                     ;
;  HEX2[2]       ; CLOCK_50                     ; 4.513 ; 4.513 ; Rise       ; CLOCK_50                     ;
;  HEX2[3]       ; CLOCK_50                     ; 4.512 ; 4.512 ; Rise       ; CLOCK_50                     ;
;  HEX2[4]       ; CLOCK_50                     ; 4.491 ; 4.491 ; Rise       ; CLOCK_50                     ;
;  HEX2[5]       ; CLOCK_50                     ; 4.377 ; 4.377 ; Rise       ; CLOCK_50                     ;
;  HEX2[6]       ; CLOCK_50                     ; 4.623 ; 4.623 ; Rise       ; CLOCK_50                     ;
; HEX3[*]        ; CLOCK_50                     ; 4.572 ; 4.572 ; Rise       ; CLOCK_50                     ;
;  HEX3[0]       ; CLOCK_50                     ; 4.731 ; 4.731 ; Rise       ; CLOCK_50                     ;
;  HEX3[1]       ; CLOCK_50                     ; 5.056 ; 5.056 ; Rise       ; CLOCK_50                     ;
;  HEX3[2]       ; CLOCK_50                     ; 4.719 ; 4.719 ; Rise       ; CLOCK_50                     ;
;  HEX3[3]       ; CLOCK_50                     ; 4.572 ; 4.572 ; Rise       ; CLOCK_50                     ;
;  HEX3[4]       ; CLOCK_50                     ; 4.686 ; 4.686 ; Rise       ; CLOCK_50                     ;
;  HEX3[5]       ; CLOCK_50                     ; 4.815 ; 4.815 ; Rise       ; CLOCK_50                     ;
;  HEX3[6]       ; CLOCK_50                     ; 4.957 ; 4.957 ; Rise       ; CLOCK_50                     ;
; LEDG[*]        ; CLOCK_50                     ; 4.545 ; 4.545 ; Rise       ; CLOCK_50                     ;
;  LEDG[0]       ; CLOCK_50                     ; 4.545 ; 4.545 ; Rise       ; CLOCK_50                     ;
;  LEDG[1]       ; CLOCK_50                     ; 5.146 ; 5.146 ; Rise       ; CLOCK_50                     ;
;  LEDG[2]       ; CLOCK_50                     ; 4.665 ; 4.665 ; Rise       ; CLOCK_50                     ;
;  LEDG[3]       ; CLOCK_50                     ; 4.948 ; 4.948 ; Rise       ; CLOCK_50                     ;
;  LEDG[4]       ; CLOCK_50                     ; 4.676 ; 4.676 ; Rise       ; CLOCK_50                     ;
;  LEDG[5]       ; CLOCK_50                     ; 4.683 ; 4.683 ; Rise       ; CLOCK_50                     ;
;  LEDG[6]       ; CLOCK_50                     ; 4.999 ; 4.999 ; Rise       ; CLOCK_50                     ;
;  LEDG[7]       ; CLOCK_50                     ; 4.793 ; 4.793 ; Rise       ; CLOCK_50                     ;
; LEDR[*]        ; CLOCK_50                     ; 4.308 ; 4.308 ; Rise       ; CLOCK_50                     ;
;  LEDR[0]       ; CLOCK_50                     ; 5.124 ; 5.124 ; Rise       ; CLOCK_50                     ;
;  LEDR[1]       ; CLOCK_50                     ; 4.308 ; 4.308 ; Rise       ; CLOCK_50                     ;
;  LEDR[2]       ; CLOCK_50                     ; 4.546 ; 4.546 ; Rise       ; CLOCK_50                     ;
;  LEDR[3]       ; CLOCK_50                     ; 4.651 ; 4.651 ; Rise       ; CLOCK_50                     ;
;  LEDR[4]       ; CLOCK_50                     ; 4.839 ; 4.839 ; Rise       ; CLOCK_50                     ;
;  LEDR[5]       ; CLOCK_50                     ; 4.953 ; 4.953 ; Rise       ; CLOCK_50                     ;
;  LEDR[6]       ; CLOCK_50                     ; 5.092 ; 5.092 ; Rise       ; CLOCK_50                     ;
;  LEDR[7]       ; CLOCK_50                     ; 5.041 ; 5.041 ; Rise       ; CLOCK_50                     ;
; PS2_DAT        ; CLOCK_50                     ; 5.678 ; 5.678 ; Rise       ; CLOCK_50                     ;
; SRAM_LB_N      ; CLOCK_50                     ; 5.512 ; 5.512 ; Rise       ; CLOCK_50                     ;
; SRAM_UB_N      ; CLOCK_50                     ; 5.176 ; 5.176 ; Rise       ; CLOCK_50                     ;
; SRAM_WE_N      ; CLOCK_50                     ; 5.432 ; 5.432 ; Rise       ; CLOCK_50                     ;
; SRAM_ADDR[*]   ; counter_div_clk[2]           ; 4.075 ; 4.075 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[0]  ; counter_div_clk[2]           ; 4.691 ; 4.691 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[1]  ; counter_div_clk[2]           ; 4.810 ; 4.810 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[2]  ; counter_div_clk[2]           ; 4.786 ; 4.786 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[3]  ; counter_div_clk[2]           ; 4.572 ; 4.572 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[4]  ; counter_div_clk[2]           ; 5.117 ; 5.117 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[5]  ; counter_div_clk[2]           ; 4.459 ; 4.459 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[6]  ; counter_div_clk[2]           ; 4.826 ; 4.826 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[7]  ; counter_div_clk[2]           ; 4.781 ; 4.781 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[8]  ; counter_div_clk[2]           ; 4.739 ; 4.739 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[9]  ; counter_div_clk[2]           ; 4.745 ; 4.745 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[10] ; counter_div_clk[2]           ; 4.701 ; 4.701 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[11] ; counter_div_clk[2]           ; 4.075 ; 4.075 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[12] ; counter_div_clk[2]           ; 4.226 ; 4.226 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[13] ; counter_div_clk[2]           ; 4.880 ; 4.880 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_ADDR[14] ; counter_div_clk[2]           ; 4.801 ; 4.801 ; Rise       ; counter_div_clk[2]           ;
; SRAM_DQ[*]     ; counter_div_clk[2]           ; 4.160 ; 4.160 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[0]    ; counter_div_clk[2]           ; 4.938 ; 4.938 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[1]    ; counter_div_clk[2]           ; 4.709 ; 4.709 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[2]    ; counter_div_clk[2]           ; 4.740 ; 4.740 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[3]    ; counter_div_clk[2]           ; 4.690 ; 4.690 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[4]    ; counter_div_clk[2]           ; 4.160 ; 4.160 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[5]    ; counter_div_clk[2]           ; 4.990 ; 4.990 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[6]    ; counter_div_clk[2]           ; 4.420 ; 4.420 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[7]    ; counter_div_clk[2]           ; 5.229 ; 5.229 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[8]    ; counter_div_clk[2]           ; 5.413 ; 5.413 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[9]    ; counter_div_clk[2]           ; 4.932 ; 4.932 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[10]   ; counter_div_clk[2]           ; 5.489 ; 5.489 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[11]   ; counter_div_clk[2]           ; 4.806 ; 4.806 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[12]   ; counter_div_clk[2]           ; 4.710 ; 4.710 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[13]   ; counter_div_clk[2]           ; 5.672 ; 5.672 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[14]   ; counter_div_clk[2]           ; 5.070 ; 5.070 ; Rise       ; counter_div_clk[2]           ;
;  SRAM_DQ[15]   ; counter_div_clk[2]           ; 5.362 ; 5.362 ; Rise       ; counter_div_clk[2]           ;
; SRAM_LB_N      ; counter_div_clk[2]           ; 5.374 ; 5.374 ; Rise       ; counter_div_clk[2]           ;
; SRAM_UB_N      ; counter_div_clk[2]           ; 4.546 ; 4.546 ; Rise       ; counter_div_clk[2]           ;
; SRAM_WE_N      ; counter_div_clk[2]           ; 5.190 ; 5.190 ; Rise       ; counter_div_clk[2]           ;
; VGA_B[*]       ; vga_controller:vga|clk_25mhz ; 4.758 ; 4.758 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[0]      ; vga_controller:vga|clk_25mhz ; 4.758 ; 4.758 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[1]      ; vga_controller:vga|clk_25mhz ; 5.188 ; 5.188 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[2]      ; vga_controller:vga|clk_25mhz ; 4.904 ; 4.904 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_B[3]      ; vga_controller:vga|clk_25mhz ; 5.174 ; 5.174 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_G[*]       ; vga_controller:vga|clk_25mhz ; 4.861 ; 4.861 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[0]      ; vga_controller:vga|clk_25mhz ; 4.871 ; 4.871 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[1]      ; vga_controller:vga|clk_25mhz ; 4.887 ; 4.887 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[2]      ; vga_controller:vga|clk_25mhz ; 4.998 ; 4.998 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_G[3]      ; vga_controller:vga|clk_25mhz ; 4.861 ; 4.861 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_HS         ; vga_controller:vga|clk_25mhz ; 4.609 ; 4.609 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_R[*]       ; vga_controller:vga|clk_25mhz ; 4.778 ; 4.778 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[0]      ; vga_controller:vga|clk_25mhz ; 4.859 ; 4.859 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[1]      ; vga_controller:vga|clk_25mhz ; 4.971 ; 4.971 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[2]      ; vga_controller:vga|clk_25mhz ; 4.778 ; 4.778 ; Rise       ; vga_controller:vga|clk_25mhz ;
;  VGA_R[3]      ; vga_controller:vga|clk_25mhz ; 4.863 ; 4.863 ; Rise       ; vga_controller:vga|clk_25mhz ;
; VGA_VS         ; vga_controller:vga|clk_25mhz ; 4.546 ; 4.546 ; Rise       ; vga_controller:vga|clk_25mhz ;
+----------------+------------------------------+-------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
; CLOCK_50                     ; CLOCK_50                     ; 4975         ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; CLOCK_50                     ; > 2147483647 ; 1        ; 0        ; 0        ;
; SW[9]                        ; CLOCK_50                     ; 98           ; 111      ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; CLOCK_50                     ; 1            ; 1        ; 0        ; 0        ;
; CLOCK_50                     ; counter_div_clk[2]           ; 146          ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; counter_div_clk[2]           ; > 2147483647 ; 0        ; 0        ; 0        ;
; SW[9]                        ; counter_div_clk[2]           ; 29           ; 55       ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; counter_div_clk[2]           ; 1728         ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; > 2147483647 ; 0        ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 3584         ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
; CLOCK_50                     ; CLOCK_50                     ; 4975         ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; CLOCK_50                     ; > 2147483647 ; 1        ; 0        ; 0        ;
; SW[9]                        ; CLOCK_50                     ; 98           ; 111      ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; CLOCK_50                     ; 1            ; 1        ; 0        ; 0        ;
; CLOCK_50                     ; counter_div_clk[2]           ; 146          ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; counter_div_clk[2]           ; > 2147483647 ; 0        ; 0        ; 0        ;
; SW[9]                        ; counter_div_clk[2]           ; 29           ; 55       ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; counter_div_clk[2]           ; 1728         ; 0        ; 0        ; 0        ;
; counter_div_clk[2]           ; vga_controller:vga|clk_25mhz ; > 2147483647 ; 0        ; 0        ; 0        ;
; vga_controller:vga|clk_25mhz ; vga_controller:vga|clk_25mhz ; 3584         ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Recovery Transfers                                                                    ;
+------------+------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------+----------+----------+----------+----------+
; SW[9]      ; CLOCK_50                     ; 1        ; 1        ; 0        ; 0        ;
; SW[9]      ; counter_div_clk[2]           ; 35       ; 35       ; 0        ; 0        ;
; SW[9]      ; vga_controller:vga|clk_25mhz ; 20       ; 20       ; 0        ; 0        ;
+------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Removal Transfers                                                                     ;
+------------+------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------+----------+----------+----------+----------+
; SW[9]      ; CLOCK_50                     ; 1        ; 1        ; 0        ; 0        ;
; SW[9]      ; counter_div_clk[2]           ; 35       ; 35       ; 0        ; 0        ;
; SW[9]      ; vga_controller:vga|clk_25mhz ; 20       ; 20       ; 0        ; 0        ;
+------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 31    ; 31    ;
; Unconstrained Input Port Paths  ; 405   ; 405   ;
; Unconstrained Output Ports      ; 93    ; 93    ;
; Unconstrained Output Port Paths ; 11061 ; 11061 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon May 15 14:48:28 2017
Info: Command: quartus_sta sisa -c sisa
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 15 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sisa.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name counter_div_clk[2] counter_div_clk[2]
    Info (332105): create_clock -period 1.000 -name vga_controller:vga|clk_25mhz vga_controller:vga|clk_25mhz
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name SW[9] SW[9]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -70.159
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -70.159    -13832.710 counter_div_clk[2] 
    Info (332119):   -68.643    -14875.169 vga_controller:vga|clk_25mhz 
    Info (332119):   -64.916     -7698.260 CLOCK_50 
Info (332146): Worst-case hold slack is -2.690
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.690        -5.380 CLOCK_50 
    Info (332119):     0.445         0.000 counter_div_clk[2] 
    Info (332119):     0.445         0.000 vga_controller:vga|clk_25mhz 
Info (332146): Worst-case recovery slack is -0.547
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.547        -6.140 counter_div_clk[2] 
    Info (332119):    -0.140        -2.800 vga_controller:vga|clk_25mhz 
    Info (332119):     0.291         0.000 CLOCK_50 
Info (332146): Worst-case removal slack is -0.039
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.039        -0.039 CLOCK_50 
    Info (332119):     0.391         0.000 counter_div_clk[2] 
    Info (332119):     0.392         0.000 vga_controller:vga|clk_25mhz 
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -1807.736 vga_controller:vga|clk_25mhz 
    Info (332119):    -1.631     -1182.083 CLOCK_50 
    Info (332119):    -1.631        -1.631 SW[9] 
    Info (332119):    -0.611      -388.596 counter_div_clk[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -25.810
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -25.810     -5042.286 counter_div_clk[2] 
    Info (332119):   -25.182     -5335.744 vga_controller:vga|clk_25mhz 
    Info (332119):   -23.695     -2431.867 CLOCK_50 
Info (332146): Worst-case hold slack is -1.720
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.720        -8.845 CLOCK_50 
    Info (332119):     0.204         0.000 counter_div_clk[2] 
    Info (332119):     0.215         0.000 vga_controller:vga|clk_25mhz 
Info (332146): Worst-case recovery slack is -0.076
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.076        -0.190 counter_div_clk[2] 
    Info (332119):     0.112         0.000 vga_controller:vga|clk_25mhz 
    Info (332119):     0.408         0.000 CLOCK_50 
Info (332146): Worst-case removal slack is -0.028
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.028        -0.028 CLOCK_50 
    Info (332119):     0.268         0.000 counter_div_clk[2] 
    Info (332119):     0.268         0.000 vga_controller:vga|clk_25mhz 
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627     -1425.728 vga_controller:vga|clk_25mhz 
    Info (332119):    -1.380      -967.380 CLOCK_50 
    Info (332119):    -1.380        -1.380 SW[9] 
    Info (332119):    -0.500      -318.000 counter_div_clk[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 547 megabytes
    Info: Processing ended: Mon May 15 14:48:31 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


