# 1. Простейшая электрическая цепь. Закон Ома для цепей постоянного тока.
## Простейшая электрическая цепь.
Простейшая электрическая цепь постоянного тока, составленная из одного гальванического элемента и проводника.

На внешнем участке цепи электрические заряды движутся под действием сил электрического поля. 

Перемещение зарядов внутри проводника не приводит к выравниванию потенциалов всех точек проводника, так как в каждый момент времени источник тока доставляет к одному концу электрической цепи точно такое же число заряженных частиц, какое из него перешло к другому концу внешней электрической цепи. Поэтому сохраняется неизменным напряжение между началом и концом внешнего участка электрической цепи; напряженность электрического поля внутри проводников в этой цепи отлична от нуля и постоянна во времени.

Узел, ветвь и контур электрической цепи. 
* Ветвью называют любой двухполюсник, входящий в цепь, например, на рис. отрезок, обозначенный U1, I1 есть ветвь. 
* Узлом называют точку соединения трех и более ветвей (на рис. обозначены жирными точками). 
* Контур — замкнутый цикл из ветвей. Термин замкнутый цикл означает, что, начав с некоторого узла цепи и однократно пройдя по нескольким ветвям и узлам, можно вернуться в исходный узел. \

Ветви и узлы, проходимые при таком обходе, принято называть принадлежащими данному контуру. При этом нужно иметь в виду, что ветвь и узел могут принадлежать одновременно нескольким контурам.
## Закон ОМА для цепей постоянного тока

I = U / R

где I - сила тока, U - напряжение на концах участка цепи, R - сопротивление участка цепи.


# 2. Источники электрической энергии: внешние характеристики идеальных и реальных источников напряжения и тока
При преобразовании любого вида энергии в электрическую энергию в источниках происходит за счет электродвижущей силы (ЭДС). 

ЭДС определяется как отношение работы А, совершаемой сторонними силами при переносе заряженной частицы внутри источника, к ее заряду -> ее можно представить разностью потенциалов или напряжением между положительным и отрицательным зажимами источника энергии при отсутствии в нем тока.

Идеальным источником ЭДС (рис. 1.8) называют такой источник энергии, ЭДС которого не зависит от протекающего через него тока и равна ЭДС реального источника, а его внутреннее сопротивление равно нулю. 

За положительное направление ЭДС источника принимается направление возрастания потенциала внутри этого источника. 

Внутреннее сопротивление Rвн показывает, что часть энергии, вырабатываемой источником, используется внутри источника. Схема замещения реального источника (Rвн != 0) может быть представлена в виде последовательного соединения идеального источника ЭДС и внутреннего сопротивления (рис. 1.9). Реальный источник называют источником напряжения.

_source_
http://normalizator.com/manuals/lessons/toe/ac/ac_6.htm

Источники делятся на идеальные и реальные. 
## Идеальные источники электрической энергии
У идеальных источников отсутствует внутреннее сопротивление или проводимость. Создаваемые ими ЭДС или ток определяются только параметрами источника. В электрической цепи с идеальными источниками величина тока через источник ЭДС или напряжение на источнике тока определяются нагрузкой. 
## Реальные источники 
Реальные источники электрической энергии имеют внутреннее сопротивление Z или проводимость Y (рис. 1). Однако на переменном токе эти величины в общем случае являются комплексными.
Также как на постоянном токе, реальный источник может быть представлен двумя эквивалентными схемами с источником ЭДС или с источником тока. Внутреннее сопротивление, проводимость и параметры источников связаны между собой отношениями

  Y = 1/Z ; J = E/Z ; E = J/Y,

Формально идентичными соответствующим выражениям для источников постоянного тока. ЭДС и ток внутренних источников соответствуют напряжению на выходе в режиме холостого хода и току в режиме короткого замыкания.
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 3. Приемники электрической энергии: свойства пассивных элементов R, L и C.
Схема замещения - это графическое изображение электрической цепи с помощью идеальных элементов, параметрами которых являются параметры замещаемых элементов.

Источник напряжения и источник тока – активные элементы. 

Резистор R (сопротивление), катушка индуктивности L (индуктивность), конденсатор C (емкость) – пассивные элементы.

Резистор — пассивный элемент электрической цепи, в идеале характеризуемый только сопротивлением электрическому току, то есть для идеального резистора в любой момент времени должен выполняться закон Ома: мгновенное значение напряжения на резисторе пропорционально току проходящему через него. 

Конденса́тор — двухполюсник с определённым значением ёмкости и малой омической проводимостью; устройство для накопления заряда и энергии электрического поля. 

Обычно состоит из двух электродов в форме пластин (называемых обкладками), разделённых диэлектриком, толщина которого мала по сравнению с размерами обкладок.

Катушка индуктивности — винтовая, спиральная или винтоспиральная катушка из свёрнутого изолированного проводника, обладающая значительной индуктивностью при относительно малой ёмкости и малом активном сопротивлении. Такая система способна накапливать магнитную энергию при протекании электрического тока.

# 4. Эквивалентное преобразование схем электрических цепей с последовательно и параллельно включенными резисторами.
Метод эквивалентных преобразований применяется для таких электрических цепей, в которых имеются пассивные элементы, включённые между собой последовательно, параллельно или по смешанной схеме.
параллельно: R12=R1*R2R1+R2,  параллельно – R12=R1+R2.


_source_
http://bourabai.kz/toe/dc_3.htm

# 5. Законы Кирхгофа и основы их использования для расчета электрических цепей.
## Правило токов Кирхгофа
Алгебраическая сумма токов в каждом узле любой цепи равна нулю. При этом втекающий в узел ток принято считать положительным, а вытекающий — отрицательным.
## Правило напряжений Кирхгофа
Алгебраическая сумма падений напряжений на всех ветвях, принадлежащих любому замкнутому контуру цепи, равна алгебраической сумме ЭДС ветвей этого контура. Если в контуре нет источников ЭДС (идеализированных генераторов напряжения), то суммарное падение напряжений равно нулю.
## Их использование для расчёта электрических цепей

# 6. Синусоидальный переменный ток: метод получения и основные параметры.
Переменным называют электрический ток, изменяющийся с течением времени. 

Электрический ток, являющийся синусоидальной функцией от времени, называется синусоидальным переменным током.

## Основные параметры:

    i=Imax2πtT+ψ – текущее значение тока.
    t – текущий момент
    T – период
    ф – фаза.
    Частота – число периодов за 1 секунду. τ=Im2πtT+ψ=Im(ωt+ψ)
    ω- угловая частота.
    Средний ток – среднее арифметическое значение тока за ½ периода.


Основными источниками энергии на переменном токе являются электромеханические генераторы, преобразующие энергию вращательного движения в электрическую. 

Простейшей реализацией такого источника является проводник в форме прямоугольной рамки, равномерно вращающийся с угловой скоростью ω в постоянном однородном магнитном поле. 

При вращении рамки изменяется величина магнитного потока, проходящего через её плоскость. В положении, когда плоскость рамки перпендикулярна к магнитным линиям поля, поток Ф максимален. 

По мере поворота рамки из этого положения он уменьшается и становится нулевым, когда плоскость рамки располагается вдоль линий поля. 

Затем направление потока меняет свой знак, и он начинает увеличиваться. 

Если рамка вращается равномерно и в момент времени, принятый за начало отсчёта, она находилась в угловом положении, то и магнитный поток изменяется во времени.

По закону электромагнитной индукции, в рамке наводится ЭДС, равная скорости изменения магнитного потока.

Отсюда следует, что угловая частота ЭДС равна угловой скорости вращения рамки, а начальная фаза – начальному угловому положению. 

Амплитуда ЭДС пропорциональна максимальному значению магнитного потока и скорости вращения рамки. Амплитудное значение ЭДС по времени соответствует положению рамки, когда пронизывающий её поток нулевой, а скорость пересечения магнитных линий максимальна.

_wiki_

## Метод получения
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
## Основные параметры
source: http://electrophysic.ru/elektricheskiy-tok/sinusoidalnyiy-tok.-opredelenie-parametryi.html
Математически синусоидальный ток описывается уравнением:

i=Im*sin(wt+j)

где
   * i - мгновенное значение тока это величина тока в определенный момент времени с учетом частоты и начальной фазы тока.
   * Im - амплитуда тока.
   * j - начальная фаза  
   * w - угловая частота выражается как w=2пf

# 7. Действующее и среднее значение переменного синусоидального тока.
Если в цепь переменного синусоидального тока включить прибор, который предназначен для измерения среднего значения тока в цепи, то этот прибор зафиксирует нулевое значение. Действительно, в каждый период ток протекает полпериода в одном направлении и полпериода — в другом.
Средний ток – среднее арифметическое значение тока за ½ периода (интеграл от модуля мгновенного значения тока или напряжения на периоде повторения).

    iср=(2/π)Im
    iср=0,637Im

Таким образом, действующее (эффективное) значение переменного тока численно равно эквивалентной по тепловому действию силе постоянного тока, то есть такому току, который за то же время, на том же сопротивлении выделит такое же количество тепла, что и переменный ток одинаковой силы.
Действующий ток определяется как корень квадратный от интеграла квадрата мгновенных значений тока или напряжения на периоде повторения.
В цепи постоянного тока на сопротивлении R за время Т при силе тока I выделяется количество теплоты

    Q_= I2 RT.                                    

В подобном сопротивлении, включенном в цепь переменного тока, в каждый очень короткий отрезок времени ∆t, в течение которого мгновенное значение силы тока i можно считать практически неизменным, выделяется элементарное количество теплоты:

    ∆Q~ = I2 R∆t.
    Iэф=Im/√2 = 0,703 Im

_source_: http://electrono.ru/glava-1/2-9-dejstvuyushhee-i-srednee-znacheniya-peremennogo-toka-i-napryazheniya

# 8. Трехфазные электрические цепи. Порядок чередования фаз.
Трехфазной системой синусоидального тока наз. совокупность электрических цепей, в которых действуют три синусоидальные ЭДС одной и той же частоты, сдвинутые относительно друг друга по фазе на одинаковый угол 120° и создаваемые общим источником.

Ротор (вращающаяся часть) генератора представляет собой электромагнит или постоянный магнит. На статоре (неподвижной части) генератора расположены три одинаковые обмотки, смещенные в пространстве друг относительно друга на 120°. При вращении ротора его магнитное поле меняет своё положение относительно обмоток и в них наводятся синусоидальные ЭДС.

Трехфазные асинхронные двигатели просты, надежны и дешевы. Их применение привело к бурному развитию трехфазных цепей.

Начала обмоток генератора обозначаются буквами латинского алфавита A, B, C, а их концы X, Y, Z. Последовательность, в которой фазные ЭДС проходят через одинаковые состояния, например, через нулевые значения, называется порядком чередования фаз. В электрических сетях этот порядок жёстко соблюдается, т.к. его нарушение может привести к серьёзным экономическим последствиям и к угрозе жизни и здоровью людей. В отечественной литературе принято обозначать ЭДС источников индексами, соответствующими обозначению начал обмоток, т.е. A-B-C.

Основным свойством симметрии многофазных систем является равенство нулю суммы мгновенных значений ЭДС, напряжений и токов, т.е. 

_source_ http://www.toehelp.ru/theory/toe/lecture16/lecture16.html
## Порядок чередования фаз
Для треугольника нужно строго соблюдать порядок соединения фаз: начало одной фазы соединяется с концом другой.

o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 9. Способы соединения фаз источника трехфазного тока. Соотношение между фазовыми и линейными величинами.

## Звездой и треугольником.

## Звездой с нейтральным проводом.

Напряжения между началами и концами обмоток генератора и напряжения между началами (a, b, c) и концами (x, y, z) нагрузки называются фазными напряжениями. Если сопротивлением соединительных проводов можно пренебречь, то , 

    UA = -EA = Ua 
    UB = -EB = Ub
    UC = -EC = Uc

Токи, протекающие в фазах, называются фазными токами.

Узлы соединений обмоток генератора и фаз нагрузки называются нейтральными (нулевыми) точками или нейтралями, а провод, соединяющий эти точки – нейтральным (нулевым) проводом.

Проводники, соединяющие генератор и нагрузку, называются линейными проводами, а напряжения между линейными проводами ( UAB, UBC, UCA) – линейными напряжениями.

## Существует также соединение звездой без нейтрального провода. 

В этом случае, изменение нагрузки в любой фазе вызывает смещение нейтрали и изменение напряжений и токов в других фазах. Поэтому соединение звездой в трёхпроводной системе питания можно использовать только для симметричной нагрузки, например, для трёхфазных двигателей.


# 10. Р-п - переход в равновесном состоянии: структура н свойства р-п - перехода, токи через р-п - переход.
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 11. Способы включения транзистора в схему.

Транзистор – усилительный элемент, использующий особенности полупроводниковых материалов (активный элемент). Является усилителем мощности.

В исходном положении заперт (не пропускает ток) – режим отсечки. Транзистор открыт – режим насыщения. 

Триггер всегда состоит из двух транзисторов. После прохождения импульса система держит состояние, а чтобы вернуть обратно, пускается импульс на другой транзистор, и происходит возврат в устойчивое состояние.

# 12 Работа транзистора с нагрузкой. Нагрузочная прямая и выходная динамическая характеристики.
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 13. Ключевой режим работы транзистора.
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 14. Логические функции одной и двух неременньш.
Инверсия, конъюнкция, дизъюнкция, исключающее или (ложно, когда одинаковые), струлка Пирса (или не), и не (обычное или/и с инверсией на выходе). 


# 15. Шинные формирователи на основе логических элементов (ЛЭ) с тремя выходными состояниями.
В вычислительной технике достаточно часто к одному проводу необходимо подключать много устройств, при соблюдении условия, что в любой промежуток времени по этому проводу обмениваться информацией будут только два устройства. Кроме этого необходимо усилить ток, идущий от источника к приемнику информации. Эти задачи можно решить с помощью элементов с тремя состояниями. На основе элементов с тремя состояниями изготавливаются шинные формирователи. Условное обозначение элемента с тремя состояниями на выходе показано на рисунке 1.75,а. Информация передается от «a» к «b» при y=1. 

Если y=0, то элемент находится в высокоимпедансном состоянии - такое состояние контакта логической схемы, при котором сопротивление между этим контактом и остальной схемой очень велико. Вывод, переведённый в Z-состояние, ведёт себя как не подключенный к схеме.

Шинные формирователи включаются между источником информации и шиной.

Они усиливают сигналы по мощности при работе на шину, отключают источник информации от шины, когда он не участвует в обмене, формируют при необходимости требуемые уровни сигналов логической 1 или 0.

# 16. RS-триггеры на основе ЛЭ ИЛИ-НЕ и И-НЕ.
Наибольшее применение находят триггеры с раздельным запуском, которые называются RS-триггерами. Их условное графическое обозначение приведено на рисунке 41. В простейшем RS-триггере информационные сигналы подаются непосредственно на входы S и R  ячейки памяти.
Входы, на которые подаются запускающие импульсы, называются установочными. Буквой S (Set — установка) обозначают вход, на который подаётся сигнал, устанавливающий триггер в единичное состояние (Q=1, ). Буквой R (Reset — сброс) обозначают вход, на который подаётся сигнал сброса, переводящий триггер в состояние «0» . Буквой Q обозначается прямой выход, а   — инверсный. 


# 17. Синхронные RS - триггеры.
В устройствах современной цифровой техники, для исключения опасных состязаний входных сигналов, срабатывание всех узлов и элементов в каждом такте должно происходить строго одновременно. Для достижения этой цели применяется жёсткая синхронизация с помощью специальных синхроимпульсов. Для работы в схемах с синхронизацией режима разработаны синхронные RS-триггеры.

Особенностью синхронного триггера является то, что ввиду наличия в схеме управления инвертирующих элементов, происходит изменение исполнительного значения управляющих сигналов по сравнению с асинхронными.

Синхронные RS-триггеры имеют три входа: S, R и C. Применение синхронизации не устраняет неопределённое состояние триггера, возникающее при одновременной подаче единичных сигналов на все три входа. Поэтому условием нормального функционирования является следующее неравенство:

    SRC ≠ 1

Кроме трёх основных входов, синхронные RS-триггеры снабжаются ещё входами асинхронной установки состояния триггера — Ś и Ŕ. Они предназначены для подачи приоритетных сигналов установки триггера в исходное состояние (0 или  1) в начале цикла работы независимо от воздействия сигналов на входах S и R, то есть в обход схемы управления. 

По своему воздействию на состояние триггера входы Ś и Ŕ являются самыми главными и поэтому на УГО отделяются от остальных сигналов горизонтальной линией.

_wiki_
Схема синхронного RS-триггера совпадает со схемой одноступенчатого парафазного (двухфазного) D-триггера, но не наоборот, так как в парафазном (двухфазном) D-триггере не используются комбинации S=0, R=0 и S=1, R=1.
Алгоритм функционирования синхронного RS-триггера можно представить формулой
Q(t+1) = ! R * (Q(t) + S) + x * S * R


# 18. Триггеры S, R и E-типов.
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 19. JK -триггеры.
JK-триггер — это схема с двумя устойчивыми выходными состояниями и двумя входами J и K (Рисунок 51.а). Подобно RS-триггеру, в JK-триггере входы J и K — это входы установки выхода Q триггера в состояние 1 или 0. Однако, в отличие от RS-триггера, в JK-триггере наличие J=K=1 приводит к переходу выхода Q триггера в противоположное состояние. Условие функционирования JK-триггера описывается функцией:

    Qn+1 = !JnQn + Kn!Qn
    
Триггер JK-типа называют универсальным потому, что на его основе с помощью несложных коммутационных преобразований можно получить RS и Т-триггеры, а если между входами J и K включить инвертор, то получится схема D-триггера.

Недостатком этой схемы является зависимость работы схемы от длительности тактового импульса. Импульс должен быть коротким и должен закончиться до завершения процесса переключения триггера. Для ослабления требования к длительности тактового импульса в цепи обратных связей можно включить элементы задержки, как показано на рисунке 51,а пунктиром. Однако этот путь не всегда является целесообразным.

Разработаны и применяются в основном в интегральном исполнении JK-триггеры, тактируемые фронтом тактовых импульсов, которые не чувствительны к длительности тактовых импульсов.

JK-триггеры, тактируемые фронтом, строятся по схеме MS (master-slave то есть мастер-помощник). В схеме имеется два триггера: основной D1…D4, помощник D5…D8 и цепь, разделяющая их — D9 (Рисунок 51,б).

Триггер работает следующим образом. Пусть в исходном состоянии Q=0, а . При отсутствии тактового импульса (C=0), вентили D1 и D2 закрыты вне зависимости от  сигналов на остальных входах. 

Пусть J=1, тогда с приходом тактового импульса C=1, D1 откроется, а D2 останется закрытым. Элементы D5 и D6 закроются сигналом   с выхода элемента D9. Сигнал лог. «0», снимаемый с открытого вентиля D1, записывает в основной триггер информацию, устанавливая его в состояние «1» (P=1, 

Несмотря на то, что на одном из входов D5 действует сигнал «1», а на одном из входов D6 — «0», они не изменят состояние вспомогательного триггера, так как на других входах элементов D5 и D6 действует сигнал лог. «0» с инвертора D9.

По окончании действия тактового импульса, появится сигнал лог. «1» на вторых входах вентилей D5, D6, а вентили D1 и D2 закроются. Так как основной триггер находится в состоянии «1», то откроется D5 и информация запишется во вспомогательный триггер (Q=1, ). 

Таким образом, в триггере данного типа изменение выходного сигнала происходит только в моменты, когда потенциал «C» переходит из «1» в «0». Поэтому говорят, что эти триггеры тактируются срезом (или фронтом) в отличие от триггеров, тактируемых потенциалом.

Если соединить вместе входы J и K, то JK-триггер превратится в Т-триггер. Пусть триггер находится в исходном состоянии (). При подаче J=K=1 и C=1, вентиль D1 будет закрыт сигналом «0» с выхода . Так как открывается только вентиль D2, то триггер установится в нулевое состояние . При этом выходной потенциал Q=0 блокирует вентиль D2. Поэтому следующая комбинация J=K=1 и C=1 переводит триггер в состояние Q=1 и т.д.

# 20. Счетные триггеры. TV - триггеры.
Т-триггер или счётный триггер, имеет один счётный вход Т и два выхода (Рисунок 50,а). Функционирование триггера определяется уравнением:
    
    Qn+1 = Qn!T+!QnT
    
Из уравнения следует, что Т-триггер каждый раз изменяет своё состояние на противоположное с приходом на счётный вход Т очередного тактирующего импульса длительностью tи. Этому способствует наличие перекрёстных обратных связей с выходов триггера на входы элементов D1 и D2. Для надёжной работы триггера, с целью сохранения информации о предыдущем состоянии триггера в момент его переключения, в схему вводят элементы задержки, имеющие время задержки tз>tи.

По окончании действия тактирующего импульса.

Пусть в исходном состоянии Q=1. Сигнал T=1 откроет элемент D2, так как на втором входе D2 имеется сигнал лог «1» с выхода Q, а элемент D1 будет закрыт. Триггер переходит в состояние Q=0. Вентиль D2 остаётся открытым в течение времени  tи, т.к. сигнал Q=1 будет задержан ЛЗ1 на время τз>tи. В то же время сигнал   не попадёт на вентиль D1 из-за временной задержки  ЛЗ2. При  отсутствии элементов задержки возможно неоднократное переключение триггера при условии, если длительность импульса tи значительно превышает время переключения триггера.

По окончании действия тактирующего импульса элементы D1 и D2 закроются, так как потенциал входа T=0. После чего на вход элемента D1 через ЛЗ2 поступит сигнал !Q = 1. В результате с приходом второго импульса T=1 откроется элемент D1 и триггер переключится в состояние Q=1 и т. д.

Роль ЛЗ в Т-триггерах выполняют логические элементы с большим временем задержки tзд.р или специальные компоненты электронных схем, например, диоды с накоплением заряда.

Кроме счётного входа Т-триггер может иметь вход разрешения V (Рисунок 50,б). Сигнал на этом входе разрешает (при V=1) или запрещает (при V=0) срабатывание триггера от поступающих на вход T сигналов. Т-триггеры, имеющие дополнительный вход V, называются TV-триггерами. Наличие входа V позволяет организовать счёт в заданном временном интервале, что существенно расширяет функциональные возможности Т-триггера.

Счётный Т-триггер может быть построен на основе D-триггера, соединив инверсный выход D-триггера со входом D, как показано на рисунке 50,в. В такой схеме каждый переход 1/0 на входе C будет приводить к переходу триггера в противоположное состояние. Например, если Qn=1, то , и поэтому очередной тактовый импульс переведёт триггер в новое состояние, т.е. установит Qn+1=Dn=0. Для правильной работы Т-триггера тактовый импульс должен быть коротким, а наличие элемента задержки ЛЗ ослабляет требование к длительности тактового импульса.

Таким образом, из рассмотрения принципа работы Т-триггера следует, что при Т=1 спадающий фронт сигнала на входе C переводит триггер в противоположное состояние. Частота изменения потенциала на выходе Т-триггера в два раза меньше частоты импульсов на входе C. Это свойство Т-триггеров позволяет строить на их основе двоичные счётчики. Поэтому эти триггеры и называют счётными.


# 21. Асинхронные и синхронные D - триггеры. DV -триггеры.
D-триггеры также называют триггерами задержки(от англ. Delay).
D-триггеры — это электронные устройства с двумя устойчивыми выходными состояниями и одним информационным входом D.
Характеристическое уравнение триггера: Qn+1=Dn. Оно означает, что логический сигнал Qn+1 повторяет значение сигнала, установленное на входе триггера в предшествующий момент времени.
В приведённой выше схеме D-триггера вследствие задержки распространения сигналов сигнал на выходе Q появляется с определённой задержкой, как показано на рисунке 47,б. Таким образом, в асинхронном D-триггере задержка определяется параметрами элементов схемы.
## D-триггер синхронный
Синхронный триггер – при наличии тактирующего входа C – при поступлении тактирующего импульса триггер изменяет состояние в зависимости от D.
Тактируемый D-триггер состоит из ЯП (ячейка памяти) и ЛУ (лог. устр-во) на двух логических  элементах И-НЕ, как показано на рисунке 48,а. Триггер устанавливается в состояние Qn+1=Dn только с приходом тактирующего импульса C=1, поэтому задержка тактируемого D-триггера определяется временем прихода тактового импульса. УГО тактируемого D-триггера приведено на рисунке 48,б.
В схеме D-триггера часто параллельно входу C изготавливается ещё один вход V, как показано на рисунке 48,в. Такой триггер называется DV-триггером. При V=1 DV-триггер работает как обычный D-триггер, а при V=0 как бы защёлкивается и хранит ранее записанную информацию. Отсюда его второе название «триггер-защёлка», его УГО показано на рисунке 48,г.

_с википедии_
Запоминает состояние входа и выдаёт его на выход. D-триггеры имеют, как минимум, два входа: информационный D и синхронизации С. После прихода активного фронта импульса синхронизации на вход С D-триггер открывается. Сохранение информации в D-триггерах происходит после спада импульса синхронизации С. Так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации или триггером-защёлкой. Рассуждая чисто теоретически, парафазный (двухфазный) D-триггер можно образовать из любых RS- или JK-триггеров, если на их входы одновременно подавать взаимно инверсные сигналы.
D-триггер в основном используется для реализации защёлки.

## асинхронный D-триггер
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 22. Параллельные регистры. Регистры - защелки.
## Параллельные регистры
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
## Регистры-защёлки
Запись кода в параллельные регистры осуществляется параллельным кодом, то есть во все разряды регистра одновременно. Их функция сводится только к приёму, хранению и передаче информации. В связи с этим параллельные регистры называют регистрами памяти.
Параллельный N-разрядный регистр состоит из N триггеров, объединённых общими цепями управления. 
В качестве примера на рисунке 54,а приведена схема 4-разрядного параллельного регистра, построенного на RS-триггерах D5…D8. Элементы D1…D4 образуют цепь управления записью, а элементы D9…D12 — цепь управления чтением.
Перед записью информации все триггеры регистра устанавливают в состояние «0» путём подачи импульса «1» на их R-входы.
Записываемая информация подаётся на входы DI1…DI4. Для записи информации подаётся импульс «Зп», открывающий входные элементы «И». Код входного числа записывается в регистр. По окончании импульса «Зп» элементы D1…D4 закрываются, а информация, записанная в регистр, сохраняется, несмотря на то, что входная информация может изменяться.
Для считывания информации подают сигнал «1» на вход «Чт». По этому сигналу на выходные шины регистра на время действия сигнала передаётся код числа, записанный в регистр. По окончанию операции чтения выходные ключи закрываются, а информация, записанная в регистр, сохраняется. То есть, возможно, многократное считывание информации. Условное графическое обозначение параллельного регистра приведено на рисунке 54,б.
Буферный регистр КР580ИР82, входящий в состав МП-комплекта КР580, построен на D-триггерах и предназначен для записи и сохранения 8-разрядных данных в течение заданного промежутка времени. Этот регистр называют также регистром-защёлкой. 

Параллельные регистры, срабатывающие по уровню стробирующего сигнала (или, как их еще называют, регистры-защелки, английское "Latch"), можно рассматривать как некий гибрид между буфером и регистром. Когда сигнал на стробирующем входе - единичный, такой регистр пропускает через себя входные информационные сигналы, а когда стробирующий сигнал становится равен нулю, регистр переходит в режим хранения последнего из пропущенных значений входных сигналов.

# 23. Регистры сдвига. Реверсивные регистры.
Регистры сдвига представляют собой цепочку последовательно включённых D-триггеров или RS- и JK-триггеров, включённых в режим D-триггера. Появление импульса на тактовом входе регистра сдвига вызывает перемещение записанной в нём информации на один разряд вправо или влево. Как и другие регистры, регистры сдвига используются для записи, хранения и выдачи информации, но основным их назначением является преобразование последовательного кода в параллельный или параллельного в последовательный.
Схема 4-разрядного регистра сдвига приведена на рисунке 55. Схема работает следующим образом. Благодаря тому, что выход предыдущего разряда соединён со входом «D» последующего, каждый тактовый импульс устанавливает последующий триггер в состояние, в котором до этого находился предыдущий. Так осуществляется сдвиг информации вправо.
следовательного кода. С каждым тактовым импульсом на этот вход должен подаваться код нового разряда входной информации.
С выхода «Q4» последнего триггера снимается последовательный выходной код. 
Параллельный выходной код можно снять с выходов Q1…Q4 всех триггеров регистра сдвига, снабдив их выходными ключами, подобными выходным ключам параллельного регистра.

## Реверсивные регистры сдвига
Реверсивные регистры сдвига обеспечивают возможность сдвига информации как вправо, так и влево. Они имеют специальный вход управления направлением сдвига.
Поскольку транзисторы и логические элементы способны передавать сигналы только в одном направлении с входа на выход (слева направо), то, для сдвига информации влево, необходимо информацию с выхода последующих триггеров по специально созданным цепям подавать на входы предыдущих триггеров и записывать их следующим тактовым сигналом. Это эквивалентно сдвигу информации влево.
Если сигнал на входе направления сдвига N=1, то потенциал на входе «Di» триггера определяется выходом Q триггера, стоящего слева от него. Если N=0, то выходом триггера, стоящего справа.
Таким образом, при N=1 тактовые импульсы производят сдвиг информации вправо, а при N=0 –— сдвиг информации влево.

source: http://ru.wikipedia.org/wiki/%D0%A0%D0%B5%D0%B3%D0%B8%D1%81%D1%82%D1%80_(%D1%86%D0%B8%D1%84%D1%80%D0%BE%D0%B2%D0%B0%D1%8F_%D1%82%D0%B5%D1%85%D0%BD%D0%B8%D0%BA%D0%B0)#.D0.A2.D0.B8.D0.BF.D1.8B_.D1.80.D0.B5.D0.B3.D0.B8.D1.81.D1.82.D1.80.D0.BE.D0.B2

Последовательные (сдвигающие) регистры представляют собою цепочку разрядных схем, связанных цепями переноса. Основной режим работы — сдвиг разрядов кода от одного триггера к другому на каждый импульс тактового сигнала. В однотактных регистрах со сдвигом на один разряд вправо слово сдвигается при поступлении синхросигнала. Вход и выход последовательные. 

# 24. Счетчики импульсов, их назначение, классификация. Принцип работы суммирующего счетчика.
В устройствах цифровой обработки информации измеряемый  параметр (угол поворота, скорость, давление и т. п.) преобразуются в импульсы напряжения, число которых в соответствующем масштабе характеризует значение данного параметра. Эти импульсы подсчитываются счётчиками импульсов и выражаются в виде цифр.
Для удовлетворения потребностей разработчиков цифровых электронных устройств различного назначения разработаны интегральные микросхемы счётчиков с широким спектром параметров. Всё многообразие счётчиков можно классифицировать по следующим признакам.
* По направлению счёта:
  * Суммирующие,
  * Вычитающие,
  * еверсивные.
* коэффициенту счёта:
  * Двоичные,
  * Двоично-десятичные (декадные),
  * С постоянным произвольным коэффициентом счёта,
  * С переменным коэффициентом счёта.
* способу организации внутренних связей:
  * С последовательным переносом,
  * С параллельным переносом,
  * С комбинированным переносом,
  * Кольцевые.

Классификационные признаки независимы и могут встречаться в разных сочетаниях. Например, суммирующие счётчики могут быть как с последовательным, так и с параллельным переносом и могут иметь двоичный или десятичный коэффициент счёта.

Простейшим счётчиком является Т-триггер, считающий до 2-х, то есть осуществляющий счёт и хранение не более 2-х сигналов.
Счётчик, образованный цепочкой из n триггеров сможет подсчитать в двоичном коде 2n импульсов. Число n определяет количество разрядов двоичного числа, которое может быть записано в счётчик. 

Первый разряд счётчика переключается с приходом каждого входного импульса, что соответствует алгоритму работы Т-триггера. На каждые два входных импульса Т-триггер формирует один выходной импульс.
Второй разряд переключается в состояние «1» после прихода каждого 2-го импульса.
Третий разряд — после прихода каждого 4-го импульса.
Четвёртый разряд — после прихода каждого 8-го импульса.
Если число входных импульсов NВХ>KСЧ, то при NВХ=KСЧ происходит переполнение счётчика, после чего счётчик возвращается в нулевое состояние и повторяет цикл работы.

# 25. Вычитающие и реверсивные счетчики импульсов, их схемотехника, примеры интегральных схем.
Реверсивный счётчик может работать в качестве суммирующего и вычитающего.
Суммирующий счётчик, как было показано выше, получается при подсоединении к входу последующего каскада прямого выхода предыдущего.
Каждый входной импульс увеличивает число, записанное в счётчик, на 1. Перенос информации из предыдущего разряда в последующий происходит при смене состояния предыдущего разряда (триггера) с 1 на 0.
Вычитающий счётчик получается при подсоединении к входу последующего каскада инверсного выхода предыдущего. Он действует обратным образом: двоичное число, хранящееся в счётчике, с каждым поступающим импульсом уменьшается на 1.
Перенос из младшего разряда в старший имеет место при смене состояния младшего разряда с 0 на 1.
Переполнение происходит после достижения счётчиком нулевого состояния, при  этом в счётчик записывается максимально возможное значение, т.е. во все разряды — единицы.
Путём включения в схему двоичного суммирующего счётчика (рисунок 60), дополнительных ЛЭ, переключающих на вход последующего триггера прямого и инверсного выходов предыдущего, получается схема реверсивного счётчика. Фрагмент схемы реверсивного счётчика приведён на рисунке 61.
Схема имеет два входа для подачи входных сигналов: +1 — при работе в режиме суммирования, -1 — при работе в режиме вычитания. Дополнительный управляющий вход N задаёт направление счёта. При N=0 схема (рисунок 61) работает как суммирующий счётчик, а при N=1 — как вычитающий

# 26. Кодирование цифровых сигналов. Построение схем шифраторов. ИМС приоритетного шифратора К555 ИВ1.
## Определение
Шифратор (кодер) — это функциональный узел, предназначенный для преобразования поступающих на его входы управляющих сигналов (команд) в n-разрядный двоичный код. В частности, такими сигналами или командами могут быть десятичные числа, например, номер команды, который с помощью шифратора преобразуется в двоичный код.
## Что-то там ещё
В общем случае, при использовании двоичного кода, можно закодировать 2n входных сигналов. В рассмотренной выше схеме выходной код «000» будет присутствовать на выходе при подаче сигнала на вход X0 и в случае, если входной сигнал вообще не подаётся ни на один из входов. Для однозначной идентификации сигнала X0 в интегральных схемах формируется ещё один выходной сигнал — признак подачи входного сигнала.
При подаче сигнала на любой из входов, устанавливается G=1, P=0, а на цифровых выходах — двоичный код номера входа, на который подан входной сигнал. Если сигнал подан одновременно на два или несколько входов, то на выходе установится код входа с большим номером. Отсюда название шифратора «приоритетный».

# 27. Схемотехника мультиплексоров. ИМС сдвоенного 4 - х канального мультиплексора К555 КП12 и его применение.
Мультиплексор — функциональный узел, который имеет n адресных входов, N=2n информационных входов, один выход и осуществляет управляемую коммутацию информации, поступающей по N входным линиям, на одну выходную линию. Коммутация определённой входной линии происходит в соответствии с двоичным адресным кодом an-1,…a2,a1,a0.
Если адресный код имеет n разрядов, то можно осуществить N=2n комбинаций адресных сигналов, каждая из которых обеспечит подключение одной из N входных линий к выходной линии. Такой мультиплексор называют «из N в одну». При наличии избыточных комбинаций адресных сигналов можно спроектировать мультиплексор с любым числом входных линий N≤2n.
В простейшем случае при двухразрядном адресном коде (n=2) максимальное число входных адресных линий равно N=2n=4. Таблица истинности такого мультиплексора

    a0 a1 F
    0  0  x0
    0  1  x1
    1  0  x2
    1  1  x3
    


# 28. Схемотехника дешифраторов - демультиплексоров. Их применение. Дать характеристшсу ИМС К155 ИД4 и К155 ИД3.
Дешифратор – функциональный узел, вырабатывающий сигнал только на одном из своих 2^n выходах в зависимости от кода двоичного числа на n входах.
Дешифраторы широко используются в устройствах управления, где они формируют управляющий сигнал в соответствии с входным кодом, который воздействует на какое-либо исполнительное устройство.
Микросхема ИД3 имеет четыре адресных входа с весовыми коэффициентами двоичного кода 1, 2, 4, 8, два инверсных входа стробирования S, объединённых по И, и 16 инверсных выходов 0–15. Если на обоих входах стробирования «лог. 0», то на том из выходов, номер которого соответствует десятичному эквиваленту входного кода, будет «лог. 0». Если хотя бы на одном из входов стробирования S «лог. 1», то независимо от состояния входов на всех выходах микросхемы формируется «лог. 1».
Демультиплексор — это функциональный узел, осуществляющий управляемую коммутацию информацию, поступающую по одному входу, на N выходов. Таким образом, демультиплексор реализует операцию, противоположную той, которую выполняет мультиплексор. 
Для случая n=2 функционирование демультиплексора осуществляется в соответствии с таблицей истинности:

    +-----+--+--+--+--+
    |адрес|y0|y1|y2|y3|
    |a1|a0|  |  |  |  |
    +-----+--+--+--+--+
    | 0| 0| x| 0| 0| 0| 
    | 0| 1| 0| x| 0| 0|
    | 1| 0| 0| 0| x| 0| 
    | 1| 1| 0| 0| 0| x| 
    +-----+--+--+--+--+
    
Сравнивая таблицы истинности и функциональные схемы демультиплексора и дешифратора, легко увидеть схожесть их функций. Если функция X=1 постоянно, то демультиплексор выполняет функции дешифратора. «Дешифраторы-демультиплексоры» могут выполнять функции и дешифратора и демультиплексора.
Рассмотренную выше микросхему дешифратора К155ИД3 можно использовать в качестве демультиплексора с форматом 1:16. При этом входы разрешения дешифрации используются в качестве основного информационного входа X, а адресные входы и выходы используются по прямому назначению.

# 29. Схемотехника цифровых устройств сравнения кодов. Цифровые компараторы, примеры ИМС ОЗУ.
Устройства сравнения кодов предназначены для выработки выходного сигнала в случае, когда поступающие на их входы коды двух чисел оказываются одинаковыми.
Числа A и B считаются равными, если разрядные коэффициенты чисел A и B оказываются одинаковыми, то есть, если ai=bi=1 или ai=bi=0. Эти равенства можно привести к
  
  aibi + !ai!bi = 1.
  
## схема одноразрядного компаратора

     +--------------+
    -| a0 | == |    |
    -| b0 |    |    |
    -| a1 |    |A>B |-
    -| b1 |    |    |
    -| a2 |    |    |
    -| b2 |    |A=B |-
    -| a3 |    |    |
    -| b3 |    |    |
    -|A>B |    |A<B |-
    -|A=B |    |    |
    -|A<B |    |    |
     +--------------+
     
