-- File: C:\Users\HPz420\Documents\GitHub\Doug Gilliland\Design_A_CPU\CPU_Code\Application_Code\FP01_LOOP4\FP01_LOOP4.mif
-- Generated by pyAssemble_cpu_001.py
-- 
DEPTH = 235;
WIDTH = 16;
ADDRESS_RADIX = DEC;
DATA_RADIX = HEX;
CONTENT BEGIN
0: 4048 4100 42FF C0C2 4048 4101 4200 C0C2;
8: 4048 4102 42FF C0C2 4048 4104 42FF C0C2;
16: 4048 4105 4200 C0C2 4048 4106 4200 C0C2;
24: 4048 4108 4200 C0C2 4048 410A 4264 C0C2;
32: 4048 410C 42FF C0C2 4048 4115 4255 C0C2;
40: 404A 4100 42FF C0C2 404A 4101 4200 C0C2;
48: 404A 4102 42FF C0C2 404A 4104 42FF C0C2;
56: 404A 4105 4200 C0C2 404A 4106 4200 C0C2;
64: 404A 4108 4200 C0C2 404A 410A 4264 C0C2;
72: 404A 410C 42FF C0C2 404A 4115 42AA C0C2;
80: 404C 4100 42FF C0C2 404C 4101 4200 C0C2;
88: 404C 4102 42FF C0C2 404C 4104 42FF C0C2;
96: 404C 4105 4200 C0C2 404C 4106 4200 C0C2;
104: 404C 4108 4200 C0C2 404C 410A 4264 C0C2;
112: 404C 410C 42FF C0C2 404C 4115 42DE C0C2;
120: 404E 4100 42FF C0C2 404E 4101 4200 C0C2;
128: 404E 4102 42FF C0C2 404E 4104 42FF C0C2;
136: 404E 4105 4200 C0C2 404E 4106 4200 C0C2;
144: 404E 4108 4200 C0C2 404E 410A 4264 C0C2;
152: 404E 410C 42FF C0C2 404E 4115 42AD C0C2;
160: 4048 4112 C0D0 7200 4048 4115 6200 C0C2;
168: 404A 4112 C0D0 7201 404A 4115 6201 C0C2;
176: 404C 4112 C0D0 7202 404C 4115 6202 C0C2;
184: 404E 4112 C0D0 7203 404E 4115 6203 C0C2;
192: 7906 D0A0 7905 C0E7 7004 C0E7 7805 C0E7;
200: 7104 C0E7 4303 7305 C0E7 7204 C0E7 3008;
208: 7905 C0E7 7004 C0E7 4303 7305 C0E7 7104;
216: C0E7 7905 9001 7004 C0E7 7805 C0E7 4454;
224: 7404 C0E7 6204 4303 7305 C0E7 3008 6705;
232: A701 F0E7 3008;
END;
