---
layout: post
title: sta
categories: eda
keywords: bool network,binary decision diagrams
---
#1.  组合逻辑和时序逻辑的区别

1、简单说，组合逻辑只跟当前的状态有关系，例如一根导线 + 逻辑门的组合，**输出取决于当前时刻的输入**，考虑门延时的话另说。

2、**时序逻辑的状态跟之前状态、边沿信号有关**，边沿信号没来之前，输出保持之前的输入；边沿信号来时，输出状态跟随输入信号变化。

组合逻辑：always@（敏感信号）或者always@（*），组合逻辑相当于组合电路，与或非门组成的电路，其输出至于当前状态有关，与其他输入状态的函数无关，不涉及信号调变处理（组合逻辑竞争冒险：只要输入信号同时变化，组合逻辑必然产生毛刺）。

时序逻辑：always@（时钟边沿）是时序电路，输出不仅与当前状态有关，在时钟跳变时才变化，如D触发器
