Timing Analyzer report for 19_PD_VHDL
Fri Apr  5 13:03:03 2024
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 17. Slow 1200mV 85C Model Recovery: 'clk'
 18. Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 19. Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 20. Slow 1200mV 85C Model Removal: 'clk'
 21. Slow 1200mV 85C Model Metastability Summary
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 32. Slow 1200mV 0C Model Recovery: 'clk'
 33. Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 34. Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 35. Slow 1200mV 0C Model Removal: 'clk'
 36. Slow 1200mV 0C Model Metastability Summary
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'clk'
 43. Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 46. Fast 1200mV 0C Model Recovery: 'clk'
 47. Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 48. Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 49. Fast 1200mV 0C Model Removal: 'clk'
 50. Fast 1200mV 0C Model Metastability Summary
 51. Multicorner Timing Analysis Summary
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths Summary
 64. Clock Status Summary
 65. Unconstrained Input Ports
 66. Unconstrained Output Ports
 67. Unconstrained Input Ports
 68. Unconstrained Output Ports
 69. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                            ;
+-----------------------+------------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                     ;
; Revision Name         ; 19_PD_VHDL                                                 ;
; Device Family         ; Cyclone IV E                                               ;
; Device Name           ; EP4CE6E22C8                                                ;
; Timing Models         ; Final                                                      ;
; Delay Model           ; Combined                                                   ;
; Rise/Fall Delays      ; Enabled                                                    ;
+-----------------------+------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                                                         ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+
; SDC File Path                                                                                     ; Status ; Read at                  ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+
; d:/gitea/github/es/pcbteach/19_pd_vhdl/db/ip/simple_struct/submodules/altera_reset_controller.sdc ; OK     ; Fri Apr  5 13:03:02 2024 ;
+---------------------------------------------------------------------------------------------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; clk                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                    ;
; simple_struct:u0|usart:usart_0|bit_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { simple_struct:u0|usart:usart_0|bit_clk } ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                           ;
+------------+-----------------+----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note ;
+------------+-----------------+----------------------------------------+------+
; 199.76 MHz ; 199.76 MHz      ; clk                                    ;      ;
; 293.51 MHz ; 293.51 MHz      ; simple_struct:u0|usart:usart_0|bit_clk ;      ;
+------------+-----------------+----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                             ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -4.006 ; -315.241      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -2.407 ; -9.457        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                             ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; clk                                    ; 0.444 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk ; 0.454 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -1.539 ; -103.310      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -0.539 ; -3.234        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                          ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 0.880 ; 0.000         ;
; clk                                    ; 1.207 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary               ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -3.000 ; -206.719      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -1.487 ; -8.922        ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                             ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.006 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.927      ;
; -3.960 ; simple_struct:u0|usart:usart_0|baud_counter[0]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.579     ; 4.382      ;
; -3.841 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.762      ;
; -3.829 ; simple_struct:u0|usart:usart_0|baud_counter[3]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.081     ; 4.749      ;
; -3.796 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.717      ;
; -3.772 ; simple_struct:u0|usart:usart_0|baud_counter[1]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.081     ; 4.692      ;
; -3.760 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.681      ;
; -3.697 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.618      ;
; -3.672 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; 0.431      ; 5.104      ;
; -3.667 ; simple_struct:u0|usart:usart_0|baud_counter[10]        ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.081     ; 4.587      ;
; -3.654 ; simple_struct:u0|usart:usart_0|baud_counter[6]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.081     ; 4.574      ;
; -3.652 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; 0.431      ; 5.084      ;
; -3.612 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]  ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; 0.431      ; 5.044      ;
; -3.610 ; simple_struct:u0|usart:usart_0|baud_counter[2]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.081     ; 4.530      ;
; -3.572 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]  ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; 0.431      ; 5.004      ;
; -3.567 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.488      ;
; -3.567 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.488      ;
; -3.548 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.468      ;
; -3.548 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.468      ;
; -3.548 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.468      ;
; -3.548 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.468      ;
; -3.548 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.468      ;
; -3.548 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.468      ;
; -3.548 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.468      ;
; -3.548 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.468      ;
; -3.548 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.468      ;
; -3.548 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.468      ;
; -3.548 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.468      ;
; -3.548 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.468      ;
; -3.538 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.458      ;
; -3.538 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.458      ;
; -3.538 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.458      ;
; -3.538 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.458      ;
; -3.538 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.458      ;
; -3.538 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.458      ;
; -3.538 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.458      ;
; -3.538 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.458      ;
; -3.538 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.458      ;
; -3.538 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.458      ;
; -3.538 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.458      ;
; -3.538 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.458      ;
; -3.526 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]  ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; 0.431      ; 4.958      ;
; -3.516 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.437      ;
; -3.486 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]  ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; 0.431      ; 4.918      ;
; -3.475 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.904      ;
; -3.475 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.904      ;
; -3.475 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.904      ;
; -3.475 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.904      ;
; -3.475 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.904      ;
; -3.475 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.904      ;
; -3.475 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.904      ;
; -3.475 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.904      ;
; -3.475 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.904      ;
; -3.475 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.904      ;
; -3.475 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.572     ; 3.904      ;
; -3.475 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.572     ; 3.904      ;
; -3.460 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.381      ;
; -3.457 ; simple_struct:u0|usart:usart_0|baud_counter[7]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.081     ; 4.377      ;
; -3.411 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.332      ;
; -3.359 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.078     ; 4.282      ;
; -3.359 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.078     ; 4.282      ;
; -3.359 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.078     ; 4.282      ;
; -3.359 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.078     ; 4.282      ;
; -3.359 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.078     ; 4.282      ;
; -3.359 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.078     ; 4.282      ;
; -3.359 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.078     ; 4.282      ;
; -3.359 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.078     ; 4.282      ;
; -3.359 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.078     ; 4.282      ;
; -3.359 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.078     ; 4.282      ;
; -3.359 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.282      ;
; -3.359 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.078     ; 4.282      ;
; -3.345 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]  ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; 0.431      ; 4.777      ;
; -3.338 ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.258      ;
; -3.338 ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.258      ;
; -3.338 ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.258      ;
; -3.338 ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.258      ;
; -3.338 ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.258      ;
; -3.338 ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.258      ;
; -3.338 ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.258      ;
; -3.338 ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.258      ;
; -3.338 ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.258      ;
; -3.338 ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.258      ;
; -3.338 ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.258      ;
; -3.338 ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.258      ;
; -3.336 ; simple_struct:u0|controller:controller_0|count_1Hz[19] ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.765      ;
; -3.336 ; simple_struct:u0|controller:controller_0|count_1Hz[19] ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.765      ;
; -3.336 ; simple_struct:u0|controller:controller_0|count_1Hz[19] ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.765      ;
; -3.336 ; simple_struct:u0|controller:controller_0|count_1Hz[19] ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.765      ;
; -3.336 ; simple_struct:u0|controller:controller_0|count_1Hz[19] ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.765      ;
; -3.336 ; simple_struct:u0|controller:controller_0|count_1Hz[19] ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.765      ;
; -3.336 ; simple_struct:u0|controller:controller_0|count_1Hz[19] ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.765      ;
; -3.336 ; simple_struct:u0|controller:controller_0|count_1Hz[19] ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.765      ;
; -3.336 ; simple_struct:u0|controller:controller_0|count_1Hz[19] ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.765      ;
; -3.336 ; simple_struct:u0|controller:controller_0|count_1Hz[19] ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.572     ; 3.765      ;
; -3.336 ; simple_struct:u0|controller:controller_0|count_1Hz[19] ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.572     ; 3.765      ;
; -3.336 ; simple_struct:u0|controller:controller_0|count_1Hz[19] ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.572     ; 3.765      ;
; -3.326 ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.078     ; 4.249      ;
; -3.326 ; simple_struct:u0|controller:controller_0|count_1Hz[17] ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.078     ; 4.249      ;
; -3.326 ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.078     ; 4.249      ;
; -3.326 ; simple_struct:u0|controller:controller_0|count_1Hz[17] ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.078     ; 4.249      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                    ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -2.407 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 3.328      ;
; -1.857 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.778      ;
; -1.766 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.687      ;
; -1.410 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.331      ;
; -1.410 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.331      ;
; -1.410 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.331      ;
; -1.410 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.331      ;
; -1.410 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.331      ;
; -1.410 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 2.331      ;
; -1.063 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.655      ; 2.709      ;
; -1.013 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.655      ; 2.659      ;
; -1.013 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.655      ; 2.659      ;
; -1.013 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.655      ; 2.659      ;
; -1.013 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.655      ; 2.659      ;
; -1.013 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.655      ; 2.659      ;
; -1.013 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.655      ; 2.659      ;
; -0.920 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.841      ;
; -0.883 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.655      ; 2.529      ;
; -0.859 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.780      ;
; -0.850 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.655      ; 2.496      ;
; -0.848 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.769      ;
; -0.809 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.655      ; 2.455      ;
; -0.808 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.655      ; 2.454      ;
; -0.771 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.692      ;
; -0.768 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.655      ; 2.414      ;
; -0.666 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.655      ; 2.312      ;
; -0.603 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.655      ; 2.249      ;
; -0.529 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.450      ;
; -0.494 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.415      ;
; -0.440 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.361      ;
; -0.437 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.358      ;
; -0.435 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.356      ;
; -0.371 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.292      ;
; -0.364 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.285      ;
; -0.216 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.137      ;
; -0.203 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 1.124      ;
; -0.027 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.948      ;
; -0.025 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.946      ;
; -0.022 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.943      ;
; 0.063  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.080     ; 0.858      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                             ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                   ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.444 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.102      ; 0.758      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                    ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.492 ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.784      ;
; 0.501 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][7]                                                                                ; simple_struct:u0|controller:controller_0|Temper[7]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][6]                                                                                ; simple_struct:u0|controller:controller_0|Temper[6]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][3]                                                                                ; simple_struct:u0|controller:controller_0|Temper[3]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; simple_struct:u0|controller:controller_0|uart_tx_data[5]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[6]                                                                                               ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.504 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                                                                ; simple_struct:u0|controller:controller_0|Temper[2]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.797      ;
; 0.505 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.797      ;
; 0.510 ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                            ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.802      ;
; 0.511 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                            ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.803      ;
; 0.511 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.803      ;
; 0.527 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.560 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.852      ;
; 0.561 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.853      ;
; 0.562 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.854      ;
; 0.612 ; simple_struct:u0|usart:usart_0|baud_counter[8]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.579      ; 1.403      ;
; 0.624 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.574      ; 1.410      ;
; 0.629 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                            ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.921      ;
; 0.632 ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.574      ; 1.418      ;
; 0.641 ; simple_struct:u0|controller:controller_0|uart_tx_data[6]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[7]                                                                                               ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.934      ;
; 0.641 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.574      ; 1.427      ;
; 0.644 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][4]                                                                                ; simple_struct:u0|controller:controller_0|Temper[4]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.937      ;
; 0.650 ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk ; clk         ; 0.000        ; 2.581      ; 3.734      ;
; 0.660 ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.952      ;
; 0.664 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2                                                                               ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.957      ;
; 0.677 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.080      ; 0.969      ;
; 0.682 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][7]                                                                                ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.975      ;
; 0.682 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][5]                                                                                ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.975      ;
; 0.684 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][5]                                                                                ; simple_struct:u0|controller:controller_0|Temper[5]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.082      ; 0.978      ;
; 0.685 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][3]                                                                                ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.978      ;
; 0.687 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][0]                                                                                ; simple_struct:u0|controller:controller_0|Temper[0]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.082      ; 0.981      ;
; 0.687 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][6]                                                                                ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.980      ;
; 0.699 ; simple_struct:u0|controller:controller_0|uart_tx_data[1]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[2]                                                                                               ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.992      ;
; 0.700 ; simple_struct:u0|controller:controller_0|uart_tx_data[3]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[4]                                                                                               ; clk                                    ; clk         ; 0.000        ; 0.081      ; 0.993      ;
; 0.709 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][0]                                                                                ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.002      ;
; 0.709 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][4]                                                                                ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.002      ;
; 0.711 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                                                                ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.004      ;
; 0.727 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.101      ; 1.040      ;
; 0.727 ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.101      ; 1.040      ;
; 0.728 ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.100      ; 1.040      ;
; 0.728 ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.100      ; 1.040      ;
; 0.728 ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.100      ; 1.040      ;
; 0.728 ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.100      ; 1.040      ;
; 0.730 ; simple_struct:u0|controller:controller_0|count_1Hz[20]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[20]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.100      ; 1.042      ;
; 0.736 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.029      ;
; 0.738 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.740 ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.742 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.743 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.744 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.746 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; simple_struct:u0|controller:controller_0|count_1Hz[22]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[22]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.100      ; 1.059      ;
; 0.749 ; simple_struct:u0|usart:usart_0|baud_counter[8]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[8]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; simple_struct:u0|usart:usart_0|baud_counter[0]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[0]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.101      ; 1.062      ;
; 0.750 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.579      ; 1.541      ;
; 0.752 ; simple_struct:u0|usart:usart_0|baud_counter[8]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.579      ; 1.543      ;
; 0.760 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.762 ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.574      ; 1.549      ;
; 0.763 ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.574      ; 1.549      ;
; 0.764 ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.574      ; 1.550      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                    ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.454 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.758      ;
; 0.516 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.808      ;
; 0.519 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.811      ;
; 0.521 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.813      ;
; 0.698 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 0.990      ;
; 0.768 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.060      ;
; 0.799 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.091      ;
; 0.801 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.093      ;
; 0.819 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.111      ;
; 0.863 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.155      ;
; 0.881 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.173      ;
; 0.895 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.908      ; 2.045      ;
; 0.957 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.908      ; 2.107      ;
; 1.010 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.908      ; 2.160      ;
; 1.049 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.341      ;
; 1.051 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.908      ; 2.201      ;
; 1.083 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.375      ;
; 1.088 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.908      ; 2.238      ;
; 1.114 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.908      ; 2.264      ;
; 1.201 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.493      ;
; 1.225 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.908      ; 2.375      ;
; 1.321 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.908      ; 2.471      ;
; 1.358 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.650      ;
; 1.358 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.650      ;
; 1.373 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.665      ;
; 1.378 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.670      ;
; 1.399 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.691      ;
; 1.462 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.908      ; 2.612      ;
; 1.462 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.908      ; 2.612      ;
; 1.462 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.908      ; 2.612      ;
; 1.462 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.908      ; 2.612      ;
; 1.462 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.908      ; 2.612      ;
; 1.462 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.908      ; 2.612      ;
; 1.481 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 1.773      ;
; 2.015 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 2.307      ;
; 2.015 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 2.307      ;
; 2.015 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 2.307      ;
; 2.015 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 2.307      ;
; 2.015 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 2.307      ;
; 2.015 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.080      ; 2.307      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.539 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 1.000        ; -0.080     ; 2.460      ;
; -1.527 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 1.000        ; -0.077     ; 2.451      ;
; -1.527 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 1.000        ; -0.077     ; 2.451      ;
; -1.527 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 1.000        ; -0.077     ; 2.451      ;
; -1.527 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 1.000        ; -0.077     ; 2.451      ;
; -1.527 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 1.000        ; -0.077     ; 2.451      ;
; -1.527 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 1.000        ; -0.077     ; 2.451      ;
; -1.527 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 1.000        ; -0.077     ; 2.451      ;
; -1.527 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 1.000        ; -0.077     ; 2.451      ;
; -1.527 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 1.000        ; -0.077     ; 2.451      ;
; -1.333 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 1.000        ; -0.077     ; 2.257      ;
; -1.333 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; -0.077     ; 2.257      ;
; -1.333 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.077     ; 2.257      ;
; -1.333 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.077     ; 2.257      ;
; -1.333 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; -0.077     ; 2.257      ;
; -1.329 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 1.000        ; -0.078     ; 2.252      ;
; -1.329 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; -0.078     ; 2.252      ;
; -1.329 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.078     ; 2.252      ;
; -1.329 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; -0.078     ; 2.252      ;
; -1.329 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; -0.078     ; 2.252      ;
; -1.329 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 1.000        ; -0.078     ; 2.252      ;
; -1.329 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.078     ; 2.252      ;
; -1.329 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 1.000        ; -0.078     ; 2.252      ;
; -1.324 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 1.000        ; -0.083     ; 2.242      ;
; -1.324 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 1.000        ; -0.083     ; 2.242      ;
; -1.324 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 1.000        ; -0.083     ; 2.242      ;
; -1.324 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 1.000        ; -0.083     ; 2.242      ;
; -1.324 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 1.000        ; -0.083     ; 2.242      ;
; -1.324 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 1.000        ; -0.083     ; 2.242      ;
; -1.324 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 1.000        ; -0.083     ; 2.242      ;
; -1.323 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.078     ; 2.246      ;
; -1.323 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 1.000        ; -0.078     ; 2.246      ;
; -1.323 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 1.000        ; -0.078     ; 2.246      ;
; -1.323 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.078     ; 2.246      ;
; -1.323 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; -0.078     ; 2.246      ;
; -1.323 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.078     ; 2.246      ;
; -1.323 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.078     ; 2.246      ;
; -1.323 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 1.000        ; -0.078     ; 2.246      ;
; -1.318 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; -0.077     ; 2.242      ;
; -1.318 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 1.000        ; -0.077     ; 2.242      ;
; -1.265 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.077     ; 2.189      ;
; -1.265 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.077     ; 2.189      ;
; -1.196 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.082     ; 2.115      ;
; -1.196 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.082     ; 2.115      ;
; -1.196 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.082     ; 2.115      ;
; -1.196 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.082     ; 2.115      ;
; -1.196 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.082     ; 2.115      ;
; -1.196 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.082     ; 2.115      ;
; -1.196 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.082     ; 2.115      ;
; -1.196 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.082     ; 2.115      ;
; -1.196 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 1.000        ; -0.082     ; 2.115      ;
; -1.049 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 1.000        ; 0.401      ; 2.451      ;
; -1.049 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 1.000        ; 0.401      ; 2.451      ;
; -1.049 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 1.000        ; 0.401      ; 2.451      ;
; -1.028 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 1.000        ; 0.431      ; 2.460      ;
; -0.970 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.080     ; 1.891      ;
; -0.970 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.080     ; 1.891      ;
; -0.970 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.080     ; 1.891      ;
; -0.970 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.080     ; 1.891      ;
; -0.970 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.080     ; 1.891      ;
; -0.970 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.080     ; 1.891      ;
; -0.970 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.080     ; 1.891      ;
; -0.970 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.080     ; 1.891      ;
; -0.970 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 1.000        ; -0.080     ; 1.891      ;
; -0.970 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 1.000        ; -0.080     ; 1.891      ;
; -0.959 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.878      ;
; -0.959 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.878      ;
; -0.959 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.878      ;
; -0.959 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.878      ;
; -0.959 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.878      ;
; -0.959 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.082     ; 1.878      ;
; -0.850 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 1.000        ; 0.391      ; 2.242      ;
; -0.850 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 1.000        ; 0.391      ; 2.242      ;
; -0.850 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 1.000        ; 0.391      ; 2.242      ;
; -0.850 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 1.000        ; 0.391      ; 2.242      ;
; -0.850 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 1.000        ; 0.391      ; 2.242      ;
; -0.850 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 1.000        ; 0.391      ; 2.242      ;
; -0.730 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.081     ; 1.650      ;
; -0.730 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.081     ; 1.650      ;
; -0.730 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 1.000        ; -0.081     ; 1.650      ;
; -0.730 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 1.000        ; -0.081     ; 1.650      ;
; -0.730 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 1.000        ; -0.081     ; 1.650      ;
; -0.730 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 1.000        ; -0.081     ; 1.650      ;
; -0.730 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 1.000        ; -0.081     ; 1.650      ;
; -0.730 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 1.000        ; -0.081     ; 1.650      ;
; -0.730 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 1.000        ; -0.081     ; 1.650      ;
; -0.730 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 1.000        ; -0.081     ; 1.650      ;
; -0.730 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 1.000        ; -0.081     ; 1.650      ;
; -0.730 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 1.000        ; -0.081     ; 1.650      ;
; -0.730 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 1.000        ; -0.081     ; 1.650      ;
; -0.730 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 1.000        ; -0.081     ; 1.650      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.539 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.659      ; 2.189      ;
; -0.539 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.659      ; 2.189      ;
; -0.539 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.659      ; 2.189      ;
; -0.539 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.659      ; 2.189      ;
; -0.539 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.659      ; 2.189      ;
; -0.539 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.659      ; 2.189      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.880 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.912      ; 2.034      ;
; 0.880 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.912      ; 2.034      ;
; 0.880 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.912      ; 2.034      ;
; 0.880 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.912      ; 2.034      ;
; 0.880 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.912      ; 2.034      ;
; 0.880 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.912      ; 2.034      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.207 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.500      ;
; 1.207 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.500      ;
; 1.207 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.500      ;
; 1.207 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.500      ;
; 1.207 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.500      ;
; 1.207 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.500      ;
; 1.207 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.500      ;
; 1.207 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.500      ;
; 1.207 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.500      ;
; 1.207 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.500      ;
; 1.207 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.500      ;
; 1.207 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.500      ;
; 1.207 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.500      ;
; 1.207 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.500      ;
; 1.315 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 0.000        ; 0.572      ; 2.099      ;
; 1.315 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 0.000        ; 0.572      ; 2.099      ;
; 1.315 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 0.000        ; 0.572      ; 2.099      ;
; 1.315 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 0.000        ; 0.572      ; 2.099      ;
; 1.315 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 0.000        ; 0.572      ; 2.099      ;
; 1.315 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 0.000        ; 0.572      ; 2.099      ;
; 1.428 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.614      ; 2.254      ;
; 1.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.583      ; 2.235      ;
; 1.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.583      ; 2.235      ;
; 1.440 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.583      ; 2.235      ;
; 1.451 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.743      ;
; 1.451 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.743      ;
; 1.451 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.743      ;
; 1.451 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.743      ;
; 1.451 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.743      ;
; 1.451 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.743      ;
; 1.470 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.081      ; 1.763      ;
; 1.470 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.763      ;
; 1.470 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.763      ;
; 1.470 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.763      ;
; 1.470 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.081      ; 1.763      ;
; 1.470 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.081      ; 1.763      ;
; 1.470 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 0.000        ; 0.081      ; 1.763      ;
; 1.470 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.763      ;
; 1.470 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.763      ;
; 1.470 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.763      ;
; 1.662 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.953      ;
; 1.662 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.953      ;
; 1.662 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.953      ;
; 1.662 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.953      ;
; 1.662 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.953      ;
; 1.662 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.953      ;
; 1.662 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.953      ;
; 1.662 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.953      ;
; 1.662 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.953      ;
; 1.737 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 0.000        ; 0.085      ; 2.034      ;
; 1.737 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 0.000        ; 0.085      ; 2.034      ;
; 1.796 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.092      ;
; 1.796 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.084      ; 2.092      ;
; 1.801 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.097      ;
; 1.801 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.097      ;
; 1.801 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.097      ;
; 1.801 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.097      ;
; 1.801 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.097      ;
; 1.801 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.097      ;
; 1.801 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.097      ;
; 1.801 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.097      ;
; 1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 0.000        ; 0.084      ; 2.100      ;
; 1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 0.000        ; 0.084      ; 2.100      ;
; 1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.100      ;
; 1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 0.000        ; 0.084      ; 2.100      ;
; 1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 0.000        ; 0.084      ; 2.100      ;
; 1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 0.000        ; 0.084      ; 2.100      ;
; 1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 0.000        ; 0.084      ; 2.100      ;
; 1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 0.000        ; 0.084      ; 2.100      ;
; 1.809 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 0.000        ; 0.078      ; 2.099      ;
; 1.809 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 0.000        ; 0.078      ; 2.099      ;
; 1.809 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 0.000        ; 0.078      ; 2.099      ;
; 1.809 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 0.000        ; 0.078      ; 2.099      ;
; 1.809 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 0.000        ; 0.078      ; 2.099      ;
; 1.809 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 0.000        ; 0.078      ; 2.099      ;
; 1.809 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 0.000        ; 0.078      ; 2.099      ;
; 1.815 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 0.000        ; 0.085      ; 2.112      ;
; 1.815 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 0.000        ; 0.085      ; 2.112      ;
; 1.815 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 0.000        ; 0.085      ; 2.112      ;
; 1.815 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 0.000        ; 0.085      ; 2.112      ;
; 1.815 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 0.000        ; 0.085      ; 2.112      ;
; 1.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.085      ; 2.235      ;
; 1.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.085      ; 2.235      ;
; 1.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.085      ; 2.235      ;
; 1.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.085      ; 2.235      ;
; 1.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.085      ; 2.235      ;
; 1.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.085      ; 2.235      ;
; 1.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.085      ; 2.235      ;
; 1.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.085      ; 2.235      ;
; 1.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.085      ; 2.235      ;
; 1.960 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.082      ; 2.254      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                            ;
+------------+-----------------+----------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                             ; Note ;
+------------+-----------------+----------------------------------------+------+
; 212.95 MHz ; 212.95 MHz      ; clk                                    ;      ;
; 309.5 MHz  ; 309.5 MHz       ; simple_struct:u0|usart:usart_0|bit_clk ;      ;
+------------+-----------------+----------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -3.696 ; -286.045      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -2.231 ; -8.636        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                              ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; clk                                    ; 0.397 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk ; 0.402 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -1.381 ; -89.196       ;
; simple_struct:u0|usart:usart_0|bit_clk ; -0.423 ; -2.538        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                           ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 0.749 ; 0.000         ;
; clk                                    ; 1.111 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -3.000 ; -206.719      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -1.487 ; -8.922        ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                              ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.696 ; simple_struct:u0|usart:usart_0|baud_counter[0]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.546     ; 4.152      ;
; -3.608 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.538      ;
; -3.566 ; simple_struct:u0|usart:usart_0|baud_counter[3]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.073     ; 4.495      ;
; -3.507 ; simple_struct:u0|usart:usart_0|baud_counter[1]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.073     ; 4.436      ;
; -3.475 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.405      ;
; -3.467 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.397      ;
; -3.415 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.345      ;
; -3.413 ; simple_struct:u0|usart:usart_0|baud_counter[10]        ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.073     ; 4.342      ;
; -3.401 ; simple_struct:u0|usart:usart_0|baud_counter[6]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.073     ; 4.330      ;
; -3.359 ; simple_struct:u0|usart:usart_0|baud_counter[2]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.073     ; 4.288      ;
; -3.344 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.274      ;
; -3.328 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; 0.407      ; 4.737      ;
; -3.298 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; 0.407      ; 4.707      ;
; -3.277 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.207      ;
; -3.254 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.184      ;
; -3.246 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]  ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; 0.407      ; 4.655      ;
; -3.233 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.163      ;
; -3.233 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.163      ;
; -3.233 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.163      ;
; -3.233 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.163      ;
; -3.233 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.163      ;
; -3.233 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.163      ;
; -3.233 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.163      ;
; -3.233 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.163      ;
; -3.233 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.163      ;
; -3.233 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.163      ;
; -3.233 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.163      ;
; -3.233 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.163      ;
; -3.225 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.155      ;
; -3.225 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.155      ;
; -3.225 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.155      ;
; -3.225 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.155      ;
; -3.225 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.155      ;
; -3.225 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.155      ;
; -3.225 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.155      ;
; -3.225 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.155      ;
; -3.225 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.155      ;
; -3.225 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.155      ;
; -3.225 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.155      ;
; -3.225 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.155      ;
; -3.216 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]  ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; 0.407      ; 4.625      ;
; -3.199 ; simple_struct:u0|usart:usart_0|baud_counter[7]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.073     ; 4.128      ;
; -3.199 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.129      ;
; -3.166 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]  ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; 0.407      ; 4.575      ;
; -3.164 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.532     ; 3.634      ;
; -3.164 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.532     ; 3.634      ;
; -3.164 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.532     ; 3.634      ;
; -3.164 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.532     ; 3.634      ;
; -3.164 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.532     ; 3.634      ;
; -3.164 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.532     ; 3.634      ;
; -3.164 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.532     ; 3.634      ;
; -3.164 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.532     ; 3.634      ;
; -3.164 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.532     ; 3.634      ;
; -3.164 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.532     ; 3.634      ;
; -3.164 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.532     ; 3.634      ;
; -3.164 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.532     ; 3.634      ;
; -3.154 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.084      ;
; -3.136 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]  ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; 0.407      ; 4.545      ;
; -3.105 ; simple_struct:u0|usart:usart_0|baud_counter[9]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.546     ; 3.561      ;
; -3.102 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.032      ;
; -3.069 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.002      ;
; -3.069 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.002      ;
; -3.069 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.002      ;
; -3.069 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.002      ;
; -3.069 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.002      ;
; -3.069 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.002      ;
; -3.069 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.002      ;
; -3.069 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.002      ;
; -3.069 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.002      ;
; -3.069 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.069     ; 4.002      ;
; -3.069 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.002      ;
; -3.069 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.002      ;
; -3.057 ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.987      ;
; -3.057 ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.987      ;
; -3.057 ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.987      ;
; -3.057 ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.987      ;
; -3.057 ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.987      ;
; -3.057 ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.987      ;
; -3.057 ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.987      ;
; -3.057 ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.987      ;
; -3.057 ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.987      ;
; -3.057 ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.987      ;
; -3.057 ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.987      ;
; -3.057 ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.987      ;
; -3.052 ; simple_struct:u0|usart:usart_0|baud_counter[8]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.073     ; 3.981      ;
; -3.025 ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.958      ;
; -3.025 ; simple_struct:u0|controller:controller_0|count_1Hz[17] ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.958      ;
; -3.025 ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.958      ;
; -3.025 ; simple_struct:u0|controller:controller_0|count_1Hz[17] ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.958      ;
; -3.025 ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.958      ;
; -3.025 ; simple_struct:u0|controller:controller_0|count_1Hz[17] ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.958      ;
; -3.025 ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.958      ;
; -3.025 ; simple_struct:u0|controller:controller_0|count_1Hz[17] ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.958      ;
; -3.025 ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.958      ;
; -3.025 ; simple_struct:u0|controller:controller_0|count_1Hz[17] ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.958      ;
; -3.025 ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.958      ;
; -3.025 ; simple_struct:u0|controller:controller_0|count_1Hz[17] ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.958      ;
; -3.025 ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.958      ;
; -3.025 ; simple_struct:u0|controller:controller_0|count_1Hz[17] ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.958      ;
; -3.025 ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.958      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -2.231 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 3.161      ;
; -1.703 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.633      ;
; -1.607 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.537      ;
; -1.281 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.211      ;
; -1.281 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.211      ;
; -1.281 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.211      ;
; -1.281 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.211      ;
; -1.281 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.211      ;
; -1.281 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 2.211      ;
; -0.909 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.622      ; 2.523      ;
; -0.902 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.622      ; 2.516      ;
; -0.902 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.622      ; 2.516      ;
; -0.902 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.622      ; 2.516      ;
; -0.902 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.622      ; 2.516      ;
; -0.902 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.622      ; 2.516      ;
; -0.902 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.622      ; 2.516      ;
; -0.809 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.739      ;
; -0.788 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.622      ; 2.402      ;
; -0.746 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.676      ;
; -0.741 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.622      ; 2.355      ;
; -0.741 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.671      ;
; -0.718 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.622      ; 2.332      ;
; -0.706 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.622      ; 2.320      ;
; -0.648 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.622      ; 2.262      ;
; -0.608 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.538      ;
; -0.589 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.622      ; 2.203      ;
; -0.506 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.622      ; 2.120      ;
; -0.441 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.371      ;
; -0.396 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.326      ;
; -0.299 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.229      ;
; -0.296 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.226      ;
; -0.291 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.221      ;
; -0.236 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.166      ;
; -0.227 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.157      ;
; -0.134 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.064      ;
; -0.091 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 1.021      ;
; 0.070  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.860      ;
; 0.071  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.859      ;
; 0.075  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.855      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.072     ; 0.770      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                   ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.397 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.092      ; 0.684      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                    ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.457 ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.724      ;
; 0.470 ; simple_struct:u0|controller:controller_0|uart_tx_data[5]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[6]                                                                                               ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.738      ;
; 0.471 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][6]                                                                                ; simple_struct:u0|controller:controller_0|Temper[6]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][3]                                                                                ; simple_struct:u0|controller:controller_0|Temper[3]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.472 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][7]                                                                                ; simple_struct:u0|controller:controller_0|Temper[7]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.473 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.741      ;
; 0.474 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                                                                ; simple_struct:u0|controller:controller_0|Temper[2]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.741      ;
; 0.476 ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                            ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.744      ;
; 0.477 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                            ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.477 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.491 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.759      ;
; 0.524 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.792      ;
; 0.524 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.792      ;
; 0.526 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.794      ;
; 0.545 ; simple_struct:u0|usart:usart_0|baud_counter[8]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.545      ; 1.285      ;
; 0.565 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.535      ; 1.295      ;
; 0.574 ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.535      ; 1.304      ;
; 0.581 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                            ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.849      ;
; 0.582 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.535      ; 1.312      ;
; 0.597 ; simple_struct:u0|controller:controller_0|uart_tx_data[6]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[7]                                                                                               ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.865      ;
; 0.602 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][4]                                                                                ; simple_struct:u0|controller:controller_0|Temper[4]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.869      ;
; 0.604 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][7]                                                                                ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.872      ;
; 0.604 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][5]                                                                                ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.872      ;
; 0.607 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][3]                                                                                ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.875      ;
; 0.607 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][5]                                                                                ; simple_struct:u0|controller:controller_0|Temper[5]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.875      ;
; 0.609 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][6]                                                                                ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.877      ;
; 0.609 ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.877      ;
; 0.610 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][0]                                                                                ; simple_struct:u0|controller:controller_0|Temper[0]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.878      ;
; 0.613 ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk ; clk         ; 0.000        ; 2.373      ; 3.451      ;
; 0.622 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2                                                                               ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.889      ;
; 0.626 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][0]                                                                                ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.894      ;
; 0.626 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][4]                                                                                ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.894      ;
; 0.628 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                                                                ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.896      ;
; 0.629 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.897      ;
; 0.646 ; simple_struct:u0|controller:controller_0|uart_tx_data[1]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[2]                                                                                               ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.914      ;
; 0.646 ; simple_struct:u0|controller:controller_0|uart_tx_data[3]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[4]                                                                                               ; clk                                    ; clk         ; 0.000        ; 0.073      ; 0.914      ;
; 0.664 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.545      ; 1.404      ;
; 0.667 ; simple_struct:u0|usart:usart_0|baud_counter[8]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.545      ; 1.407      ;
; 0.671 ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.535      ; 1.401      ;
; 0.675 ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.961      ;
; 0.677 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.963      ;
; 0.677 ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.963      ;
; 0.678 ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.964      ;
; 0.678 ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.964      ;
; 0.679 ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.965      ;
; 0.680 ; simple_struct:u0|controller:controller_0|count_1Hz[20]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[20]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.966      ;
; 0.684 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.951      ;
; 0.687 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.535      ; 1.417      ;
; 0.691 ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.535      ; 1.421      ;
; 0.693 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; simple_struct:u0|controller:controller_0|count_1Hz[22]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[22]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.980      ;
; 0.696 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[20]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.535      ; 1.426      ;
; 0.697 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.698 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; simple_struct:u0|usart:usart_0|baud_counter[8]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[8]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.966      ;
; 0.700 ; simple_struct:u0|usart:usart_0|baud_counter[0]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[0]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.091      ; 0.986      ;
; 0.703 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.535      ; 1.433      ;
; 0.704 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.535      ; 1.434      ;
; 0.705 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.072      ; 0.973      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.402 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.684      ;
; 0.476 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.743      ;
; 0.478 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.745      ;
; 0.480 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.747      ;
; 0.648 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.915      ;
; 0.687 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 0.954      ;
; 0.744 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.011      ;
; 0.749 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.016      ;
; 0.755 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.852      ; 1.832      ;
; 0.770 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.037      ;
; 0.803 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.070      ;
; 0.804 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.852      ; 1.881      ;
; 0.817 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.084      ;
; 0.853 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.852      ; 1.930      ;
; 0.892 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.852      ; 1.969      ;
; 0.930 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.852      ; 2.007      ;
; 0.942 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.209      ;
; 0.952 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.852      ; 2.029      ;
; 0.968 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.235      ;
; 1.071 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.852      ; 2.148      ;
; 1.121 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.388      ;
; 1.185 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.852      ; 2.262      ;
; 1.199 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.466      ;
; 1.200 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.467      ;
; 1.227 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.494      ;
; 1.232 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.499      ;
; 1.289 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.556      ;
; 1.294 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.852      ; 2.371      ;
; 1.294 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.852      ; 2.371      ;
; 1.294 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.852      ; 2.371      ;
; 1.294 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.852      ; 2.371      ;
; 1.294 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.852      ; 2.371      ;
; 1.294 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.852      ; 2.371      ;
; 1.391 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 1.658      ;
; 1.829 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.096      ;
; 1.829 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.096      ;
; 1.829 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.096      ;
; 1.829 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.096      ;
; 1.829 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.096      ;
; 1.829 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.072      ; 2.096      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.381 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 1.000        ; -0.070     ; 2.313      ;
; -1.357 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 1.000        ; -0.066     ; 2.293      ;
; -1.357 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 1.000        ; -0.066     ; 2.293      ;
; -1.357 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 1.000        ; -0.066     ; 2.293      ;
; -1.357 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 1.000        ; -0.066     ; 2.293      ;
; -1.357 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 1.000        ; -0.066     ; 2.293      ;
; -1.357 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 1.000        ; -0.066     ; 2.293      ;
; -1.357 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 1.000        ; -0.066     ; 2.293      ;
; -1.357 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 1.000        ; -0.066     ; 2.293      ;
; -1.357 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 1.000        ; -0.066     ; 2.293      ;
; -1.176 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 1.000        ; -0.070     ; 2.108      ;
; -1.176 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; -0.070     ; 2.108      ;
; -1.176 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.071     ; 2.107      ;
; -1.176 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.070     ; 2.108      ;
; -1.176 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 1.000        ; -0.071     ; 2.107      ;
; -1.176 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 1.000        ; -0.071     ; 2.107      ;
; -1.176 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.071     ; 2.107      ;
; -1.176 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.070     ; 2.108      ;
; -1.176 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; -0.071     ; 2.107      ;
; -1.176 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; -0.070     ; 2.108      ;
; -1.176 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.071     ; 2.107      ;
; -1.176 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.071     ; 2.107      ;
; -1.176 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 1.000        ; -0.071     ; 2.107      ;
; -1.171 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 1.000        ; -0.075     ; 2.098      ;
; -1.171 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 1.000        ; -0.075     ; 2.098      ;
; -1.171 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 1.000        ; -0.075     ; 2.098      ;
; -1.171 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 1.000        ; -0.075     ; 2.098      ;
; -1.171 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 1.000        ; -0.075     ; 2.098      ;
; -1.171 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 1.000        ; -0.075     ; 2.098      ;
; -1.171 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 1.000        ; -0.075     ; 2.098      ;
; -1.168 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.102      ;
; -1.168 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.102      ;
; -1.168 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.102      ;
; -1.168 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.102      ;
; -1.168 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.102      ;
; -1.168 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.102      ;
; -1.168 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.102      ;
; -1.168 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 1.000        ; -0.068     ; 2.102      ;
; -1.161 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; -0.067     ; 2.096      ;
; -1.161 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 1.000        ; -0.067     ; 2.096      ;
; -1.108 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.067     ; 2.043      ;
; -1.108 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.067     ; 2.043      ;
; -1.053 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.981      ;
; -1.053 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.981      ;
; -1.053 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.981      ;
; -1.053 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.981      ;
; -1.053 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.981      ;
; -1.053 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.981      ;
; -1.053 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.981      ;
; -1.053 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.981      ;
; -1.053 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 1.000        ; -0.074     ; 1.981      ;
; -0.903 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 1.000        ; 0.388      ; 2.293      ;
; -0.903 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 1.000        ; 0.388      ; 2.293      ;
; -0.903 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 1.000        ; 0.388      ; 2.293      ;
; -0.895 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 1.000        ; 0.416      ; 2.313      ;
; -0.821 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.071     ; 1.752      ;
; -0.821 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.071     ; 1.752      ;
; -0.821 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.071     ; 1.752      ;
; -0.821 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.071     ; 1.752      ;
; -0.821 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.071     ; 1.752      ;
; -0.821 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.071     ; 1.752      ;
; -0.821 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.071     ; 1.752      ;
; -0.821 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.071     ; 1.752      ;
; -0.821 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 1.000        ; -0.071     ; 1.752      ;
; -0.821 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 1.000        ; -0.071     ; 1.752      ;
; -0.802 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.731      ;
; -0.802 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.731      ;
; -0.802 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.731      ;
; -0.802 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.731      ;
; -0.802 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.731      ;
; -0.802 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.073     ; 1.731      ;
; -0.727 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 1.000        ; 0.369      ; 2.098      ;
; -0.727 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 1.000        ; 0.369      ; 2.098      ;
; -0.727 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 1.000        ; 0.369      ; 2.098      ;
; -0.727 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 1.000        ; 0.369      ; 2.098      ;
; -0.727 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 1.000        ; 0.369      ; 2.098      ;
; -0.727 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 1.000        ; 0.369      ; 2.098      ;
; -0.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.485      ;
; -0.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.485      ;
; -0.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 1.000        ; -0.072     ; 1.485      ;
; -0.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 1.000        ; -0.072     ; 1.485      ;
; -0.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 1.000        ; -0.072     ; 1.485      ;
; -0.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 1.000        ; -0.072     ; 1.485      ;
; -0.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 1.000        ; -0.072     ; 1.485      ;
; -0.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 1.000        ; -0.072     ; 1.485      ;
; -0.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 1.000        ; -0.072     ; 1.485      ;
; -0.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 1.000        ; -0.072     ; 1.485      ;
; -0.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 1.000        ; -0.072     ; 1.485      ;
; -0.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 1.000        ; -0.072     ; 1.485      ;
; -0.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 1.000        ; -0.072     ; 1.485      ;
; -0.555 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 1.000        ; -0.072     ; 1.485      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.423 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.628      ; 2.043      ;
; -0.423 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.628      ; 2.043      ;
; -0.423 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.628      ; 2.043      ;
; -0.423 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.628      ; 2.043      ;
; -0.423 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.628      ; 2.043      ;
; -0.423 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.628      ; 2.043      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.857      ; 1.831      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.857      ; 1.831      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.857      ; 1.831      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.857      ; 1.831      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.857      ; 1.831      ;
; 0.749 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.857      ; 1.831      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.111 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.378      ;
; 1.111 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.072      ; 1.378      ;
; 1.111 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.378      ;
; 1.111 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.378      ;
; 1.111 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.378      ;
; 1.111 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.378      ;
; 1.111 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.378      ;
; 1.111 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.378      ;
; 1.111 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.378      ;
; 1.111 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.378      ;
; 1.111 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.378      ;
; 1.111 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.378      ;
; 1.111 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.378      ;
; 1.111 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.378      ;
; 1.152 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 0.000        ; 0.532      ; 1.879      ;
; 1.152 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 0.000        ; 0.532      ; 1.879      ;
; 1.152 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 0.000        ; 0.532      ; 1.879      ;
; 1.152 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 0.000        ; 0.532      ; 1.879      ;
; 1.152 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 0.000        ; 0.532      ; 1.879      ;
; 1.152 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 0.000        ; 0.532      ; 1.879      ;
; 1.245 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.580      ; 2.020      ;
; 1.260 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.551      ; 2.006      ;
; 1.260 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.551      ; 2.006      ;
; 1.260 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.551      ; 2.006      ;
; 1.319 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.585      ;
; 1.319 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.585      ;
; 1.319 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.585      ;
; 1.319 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.585      ;
; 1.319 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.585      ;
; 1.319 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.585      ;
; 1.321 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.074      ; 1.590      ;
; 1.321 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.590      ;
; 1.321 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.590      ;
; 1.321 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.074      ; 1.590      ;
; 1.321 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.074      ; 1.590      ;
; 1.321 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.074      ; 1.590      ;
; 1.321 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 0.000        ; 0.074      ; 1.590      ;
; 1.321 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.590      ;
; 1.321 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.074      ; 1.590      ;
; 1.321 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.590      ;
; 1.483 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.749      ;
; 1.483 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.749      ;
; 1.483 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.749      ;
; 1.483 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.749      ;
; 1.483 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.749      ;
; 1.483 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.749      ;
; 1.483 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.749      ;
; 1.483 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.749      ;
; 1.483 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.071      ; 1.749      ;
; 1.558 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.831      ;
; 1.558 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 0.000        ; 0.078      ; 1.831      ;
; 1.608 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 0.000        ; 0.077      ; 1.880      ;
; 1.608 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.077      ; 1.880      ;
; 1.614 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.077      ; 1.886      ;
; 1.614 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 0.000        ; 0.077      ; 1.886      ;
; 1.614 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 0.000        ; 0.077      ; 1.886      ;
; 1.614 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 0.000        ; 0.077      ; 1.886      ;
; 1.614 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 0.000        ; 0.077      ; 1.886      ;
; 1.614 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.077      ; 1.886      ;
; 1.614 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 0.000        ; 0.077      ; 1.886      ;
; 1.614 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.077      ; 1.886      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.883      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.883      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.883      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.883      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.883      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.883      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.883      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.883      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 0.000        ; 0.069      ; 1.879      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 0.000        ; 0.069      ; 1.879      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 0.000        ; 0.069      ; 1.879      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 0.000        ; 0.069      ; 1.879      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 0.000        ; 0.069      ; 1.879      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 0.000        ; 0.069      ; 1.879      ;
; 1.615 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 0.000        ; 0.069      ; 1.879      ;
; 1.626 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.895      ;
; 1.626 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 0.000        ; 0.074      ; 1.895      ;
; 1.626 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.895      ;
; 1.626 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 0.000        ; 0.074      ; 1.895      ;
; 1.626 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 0.000        ; 0.074      ; 1.895      ;
; 1.733 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.078      ; 2.006      ;
; 1.733 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.078      ; 2.006      ;
; 1.733 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.078      ; 2.006      ;
; 1.733 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.078      ; 2.006      ;
; 1.733 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.078      ; 2.006      ;
; 1.733 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.078      ; 2.006      ;
; 1.733 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.078      ; 2.006      ;
; 1.733 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.078      ; 2.006      ;
; 1.733 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.078      ; 2.006      ;
; 1.750 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.075      ; 2.020      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                              ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -1.174 ; -60.658       ;
; simple_struct:u0|usart:usart_0|bit_clk ; -0.478 ; -0.598        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                              ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; clk                                    ; 0.185 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk ; 0.187 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -0.159 ; -3.804        ;
; simple_struct:u0|usart:usart_0|bit_clk ; 0.316  ; 0.000         ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                           ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 0.294 ; 0.000         ;
; clk                                    ; 0.514 ; 0.000         ;
+----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -3.000 ; -180.654      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -1.000 ; -6.000        ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                              ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.174 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.125      ;
; -1.101 ; simple_struct:u0|usart:usart_0|baud_counter[0]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.237     ; 1.851      ;
; -1.092 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.043      ;
; -1.060 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; 0.166      ; 2.213      ;
; -1.060 ; simple_struct:u0|usart:usart_0|baud_counter[3]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.011      ;
; -1.055 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; 0.166      ; 2.208      ;
; -1.049 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.000      ;
; -1.048 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.999      ;
; -1.044 ; simple_struct:u0|usart:usart_0|baud_counter[1]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.995      ;
; -1.026 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.977      ;
; -0.990 ; simple_struct:u0|usart:usart_0|baud_counter[6]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.941      ;
; -0.989 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]  ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; 0.166      ; 2.142      ;
; -0.987 ; simple_struct:u0|usart:usart_0|baud_counter[10]        ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.938      ;
; -0.984 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]  ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; 0.166      ; 2.137      ;
; -0.950 ; simple_struct:u0|usart:usart_0|baud_counter[2]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.901      ;
; -0.948 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.899      ;
; -0.945 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]  ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; 0.166      ; 2.098      ;
; -0.940 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]  ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; 0.166      ; 2.093      ;
; -0.934 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.885      ;
; -0.921 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.872      ;
; -0.900 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.851      ;
; -0.892 ; simple_struct:u0|usart:usart_0|baud_counter[7]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.843      ;
; -0.884 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.835      ;
; -0.884 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.835      ;
; -0.884 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.835      ;
; -0.884 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.835      ;
; -0.884 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.835      ;
; -0.884 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.835      ;
; -0.884 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.835      ;
; -0.884 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.835      ;
; -0.884 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.835      ;
; -0.884 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.835      ;
; -0.884 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.835      ;
; -0.884 ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.835      ;
; -0.879 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.830      ;
; -0.879 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.830      ;
; -0.879 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.830      ;
; -0.879 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.830      ;
; -0.879 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.830      ;
; -0.879 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.830      ;
; -0.879 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.830      ;
; -0.879 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.830      ;
; -0.879 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.830      ;
; -0.879 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.830      ;
; -0.879 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.830      ;
; -0.879 ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.830      ;
; -0.871 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]  ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.822      ;
; -0.864 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.619      ;
; -0.864 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.619      ;
; -0.864 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.619      ;
; -0.864 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.619      ;
; -0.864 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.619      ;
; -0.864 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.619      ;
; -0.864 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.619      ;
; -0.864 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.619      ;
; -0.864 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.619      ;
; -0.864 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.619      ;
; -0.864 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.232     ; 1.619      ;
; -0.864 ; simple_struct:u0|controller:controller_0|count_1Hz[16] ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.232     ; 1.619      ;
; -0.857 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]  ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; 0.166      ; 2.010      ;
; -0.852 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]  ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; 0.166      ; 2.005      ;
; -0.851 ; simple_struct:u0|usart:usart_0|baud_counter[9]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.237     ; 1.601      ;
; -0.835 ; simple_struct:u0|usart:usart_0|baud_counter[8]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.786      ;
; -0.834 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]  ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk  ; clk          ; clk         ; 1.000        ; 0.166      ; 1.987      ;
; -0.829 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]  ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk   ; clk          ; clk         ; 1.000        ; 0.166      ; 1.982      ;
; -0.821 ; simple_struct:u0|usart:usart_0|baud_counter[4]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.772      ;
; -0.820 ; simple_struct:u0|usart:usart_0|baud_counter[5]         ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.771      ;
; -0.804 ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.758      ;
; -0.804 ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.758      ;
; -0.804 ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.758      ;
; -0.804 ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.758      ;
; -0.804 ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.758      ;
; -0.804 ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.758      ;
; -0.804 ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.758      ;
; -0.804 ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.758      ;
; -0.804 ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.758      ;
; -0.804 ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.758      ;
; -0.804 ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.758      ;
; -0.804 ; simple_struct:u0|controller:controller_0|count_1Hz[15] ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.758      ;
; -0.802 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.756      ;
; -0.802 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.756      ;
; -0.802 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.756      ;
; -0.802 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.756      ;
; -0.802 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.756      ;
; -0.802 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.756      ;
; -0.802 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.756      ;
; -0.802 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.756      ;
; -0.802 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.756      ;
; -0.802 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.756      ;
; -0.802 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.756      ;
; -0.802 ; simple_struct:u0|controller:controller_0|count_1Hz[23] ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.756      ;
; -0.798 ; simple_struct:u0|controller:controller_0|count_1Hz[17] ; simple_struct:u0|controller:controller_0|count_1Hz[0]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.752      ;
; -0.798 ; simple_struct:u0|controller:controller_0|count_1Hz[17] ; simple_struct:u0|controller:controller_0|count_1Hz[1]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.752      ;
; -0.798 ; simple_struct:u0|controller:controller_0|count_1Hz[17] ; simple_struct:u0|controller:controller_0|count_1Hz[2]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.752      ;
; -0.798 ; simple_struct:u0|controller:controller_0|count_1Hz[17] ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.752      ;
; -0.798 ; simple_struct:u0|controller:controller_0|count_1Hz[17] ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.752      ;
; -0.798 ; simple_struct:u0|controller:controller_0|count_1Hz[17] ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.752      ;
; -0.798 ; simple_struct:u0|controller:controller_0|count_1Hz[17] ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.752      ;
; -0.798 ; simple_struct:u0|controller:controller_0|count_1Hz[17] ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.752      ;
; -0.798 ; simple_struct:u0|controller:controller_0|count_1Hz[17] ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.752      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.478 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.429      ;
; -0.223 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.174      ;
; -0.184 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 1.135      ;
; -0.024 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.975      ;
; -0.024 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.975      ;
; -0.024 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.975      ;
; -0.024 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.975      ;
; -0.024 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.975      ;
; -0.024 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.975      ;
; 0.135  ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.333      ; 1.175      ;
; 0.155  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.796      ;
; 0.171  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.333      ; 1.139      ;
; 0.171  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.333      ; 1.139      ;
; 0.171  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.333      ; 1.139      ;
; 0.171  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.333      ; 1.139      ;
; 0.171  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.333      ; 1.139      ;
; 0.171  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.333      ; 1.139      ;
; 0.172  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.779      ;
; 0.195  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.756      ;
; 0.222  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.729      ;
; 0.227  ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.333      ; 1.083      ;
; 0.229  ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.333      ; 1.081      ;
; 0.243  ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.333      ; 1.067      ;
; 0.265  ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.333      ; 1.045      ;
; 0.297  ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.333      ; 1.013      ;
; 0.318  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.633      ;
; 0.322  ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.333      ; 0.988      ;
; 0.341  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.610      ;
; 0.364  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.587      ;
; 0.364  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.587      ;
; 0.366  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.585      ;
; 0.372  ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.333      ; 0.938      ;
; 0.393  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.558      ;
; 0.396  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.555      ;
; 0.459  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.492      ;
; 0.486  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.465      ;
; 0.556  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.395      ;
; 0.557  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.394      ;
; 0.561  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.390      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.036     ; 0.359      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                 ; To Node                                                                                                                                   ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; 0.185 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                                                                               ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; simple_struct:u0|controller:controller_0|I2C_Load                                                                                         ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                                                                                  ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; simple_struct:u0|usart:usart_0|tx_dv_latch                                                                                                ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                    ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                                                                                      ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; simple_struct:u0|controller:controller_0|uart_tx_data[5]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[6]                                                                                               ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][6]                                                                                ; simple_struct:u0|controller:controller_0|Temper[6]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1] ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0] ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][7]                                                                                ; simple_struct:u0|controller:controller_0|Temper[7]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][3]                                                                                ; simple_struct:u0|controller:controller_0|Temper[3]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.197 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                                                                ; simple_struct:u0|controller:controller_0|Temper[2]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                            ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[24]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.206 ; simple_struct:u0|controller:controller_0|clk_1Hz                                                                                          ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                                                                                ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk                                                                                                    ; simple_struct:u0|usart:usart_0|bit_clk ; clk         ; 0.000        ; 1.095      ; 1.521      ;
; 0.224 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                                                                                   ; simple_struct:u0|controller:controller_0|i2c_rw                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.345      ;
; 0.224 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                                                                                 ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.344      ;
; 0.225 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                                                                            ; simple_struct:u0|controller:controller_0|uart_tx_dv                                                                                       ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.345      ;
; 0.251 ; simple_struct:u0|controller:controller_0|uart_tx_data[6]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[7]                                                                                               ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.372      ;
; 0.253 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                                                                                ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.255 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.235      ; 0.574      ;
; 0.256 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][4]                                                                                ; simple_struct:u0|controller:controller_0|Temper[4]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.376      ;
; 0.257 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][7]                                                                                ; clk                                    ; clk         ; 0.000        ; 0.038      ; 0.379      ;
; 0.257 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][5]                                                                                ; clk                                    ; clk         ; 0.000        ; 0.038      ; 0.379      ;
; 0.257 ; simple_struct:u0|usart:usart_0|baud_counter[8]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.237      ; 0.578      ;
; 0.259 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][6]                                                                                ; clk                                    ; clk         ; 0.000        ; 0.038      ; 0.381      ;
; 0.259 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][3]                                                                                ; clk                                    ; clk         ; 0.000        ; 0.038      ; 0.381      ;
; 0.260 ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.235      ; 0.579      ;
; 0.261 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][0]                                                                                ; simple_struct:u0|controller:controller_0|Temper[0]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.381      ;
; 0.262 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][5]                                                                                ; simple_struct:u0|controller:controller_0|Temper[5]                                                                                        ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.382      ;
; 0.265 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][4]                                                                                ; clk                                    ; clk         ; 0.000        ; 0.038      ; 0.387      ;
; 0.265 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                                                                                     ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2                                                                               ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.386      ;
; 0.266 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][0]                                                                                ; clk                                    ; clk         ; 0.000        ; 0.038      ; 0.388      ;
; 0.267 ; simple_struct:u0|controller:controller_0|uart_tx_data[1]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[2]                                                                                               ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; simple_struct:u0|controller:controller_0|uart_tx_data[3]                                                                                  ; simple_struct:u0|usart:usart_0|send_data[4]                                                                                               ; clk                                    ; clk         ; 0.000        ; 0.037      ; 0.388      ;
; 0.268 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]                                                                                   ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][2]                                                                                ; clk                                    ; clk         ; 0.000        ; 0.038      ; 0.390      ;
; 0.268 ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.235      ; 0.588      ;
; 0.281 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                                                                                 ; simple_struct:u0|controller:controller_0|PresState.IDLE                                                                                   ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.401      ;
; 0.291 ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; simple_struct:u0|usart:usart_0|baud_counter[11]                                                                                           ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[19]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.292 ; simple_struct:u0|controller:controller_0|count_1Hz[20]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[20]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[21]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[16]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.292 ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[9]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.293 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[1]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[2]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[3]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[5]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[4]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.297 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[9]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[1]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[3]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[7]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[5]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[8]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[6]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; simple_struct:u0|usart:usart_0|baud_counter[8]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[8]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[2]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[4]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[6]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; simple_struct:u0|controller:controller_0|count_1Hz[22]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[22]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.428      ;
; 0.301 ; simple_struct:u0|usart:usart_0|baud_counter[0]                                                                                            ; simple_struct:u0|usart:usart_0|baud_counter[0]                                                                                            ; clk                                    ; clk         ; 0.000        ; 0.044      ; 0.429      ;
; 0.304 ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[11]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[13]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                                                                     ; simple_struct:u0|controller:controller_0|count_1Hz[0]                                                                                     ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[10]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[12]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[14]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.310 ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[17]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; simple_struct:u0|controller:controller_0|count_1Hz[23]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[23]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.321 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                                                                                    ; simple_struct:u0|controller:controller_0|count_1Hz[18]                                                                                    ; clk                                    ; clk         ; 0.000        ; 0.235      ; 0.640      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.187 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.213 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.333      ;
; 0.216 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.336      ;
; 0.217 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.337      ;
; 0.259 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.447      ; 0.820      ;
; 0.263 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.447      ; 0.824      ;
; 0.289 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.409      ;
; 0.298 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.418      ;
; 0.302 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.447      ; 0.863      ;
; 0.324 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.444      ;
; 0.327 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.447      ; 0.888      ;
; 0.331 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.451      ;
; 0.334 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.454      ;
; 0.337 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.447      ; 0.898      ;
; 0.358 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.478      ;
; 0.360 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.447      ; 0.921      ;
; 0.363 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.483      ;
; 0.373 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.447      ; 0.934      ;
; 0.409 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.529      ;
; 0.412 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.447      ; 0.973      ;
; 0.423 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.543      ;
; 0.478 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.598      ;
; 0.500 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.446      ; 1.060      ;
; 0.500 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.446      ; 1.060      ;
; 0.500 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.446      ; 1.060      ;
; 0.500 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.446      ; 1.060      ;
; 0.500 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.446      ; 1.060      ;
; 0.500 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.446      ; 1.060      ;
; 0.525 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.645      ;
; 0.539 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.659      ;
; 0.548 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.668      ;
; 0.554 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.674      ;
; 0.554 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.674      ;
; 0.597 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.717      ;
; 0.822 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.942      ;
; 0.822 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.942      ;
; 0.822 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.942      ;
; 0.822 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.942      ;
; 0.822 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.942      ;
; 0.822 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.036      ; 0.942      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.159 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.112      ;
; -0.143 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 1.000        ; -0.031     ; 1.099      ;
; -0.143 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 1.000        ; -0.031     ; 1.099      ;
; -0.143 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 1.000        ; -0.031     ; 1.099      ;
; -0.143 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 1.000        ; -0.031     ; 1.099      ;
; -0.143 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 1.000        ; -0.031     ; 1.099      ;
; -0.143 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 1.000        ; -0.031     ; 1.099      ;
; -0.143 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 1.000        ; -0.031     ; 1.099      ;
; -0.143 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 1.000        ; -0.031     ; 1.099      ;
; -0.143 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 1.000        ; -0.031     ; 1.099      ;
; -0.079 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 1.000        ; -0.034     ; 1.032      ;
; -0.079 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 1.000        ; -0.034     ; 1.032      ;
; -0.079 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.034     ; 1.032      ;
; -0.079 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.032      ;
; -0.079 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; -0.034     ; 1.032      ;
; -0.077 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 1.000        ; -0.033     ; 1.031      ;
; -0.077 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; -0.033     ; 1.031      ;
; -0.077 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.033     ; 1.031      ;
; -0.077 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; -0.033     ; 1.031      ;
; -0.077 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; -0.033     ; 1.031      ;
; -0.077 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 1.000        ; -0.033     ; 1.031      ;
; -0.077 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.033     ; 1.031      ;
; -0.077 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 1.000        ; -0.033     ; 1.031      ;
; -0.076 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; -0.032     ; 1.031      ;
; -0.076 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 1.000        ; -0.032     ; 1.031      ;
; -0.075 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 1.000        ; -0.039     ; 1.023      ;
; -0.075 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 1.000        ; -0.039     ; 1.023      ;
; -0.075 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 1.000        ; -0.039     ; 1.023      ;
; -0.075 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 1.000        ; -0.039     ; 1.023      ;
; -0.075 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 1.000        ; -0.039     ; 1.023      ;
; -0.075 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 1.000        ; -0.039     ; 1.023      ;
; -0.075 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 1.000        ; -0.039     ; 1.023      ;
; -0.073 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.025      ;
; -0.073 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.025      ;
; -0.073 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.025      ;
; -0.073 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.035     ; 1.025      ;
; -0.073 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; -0.035     ; 1.025      ;
; -0.073 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.025      ;
; -0.073 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.025      ;
; -0.073 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.025      ;
; -0.043 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.031     ; 0.999      ;
; -0.043 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.031     ; 0.999      ;
; 0.003  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.038     ; 0.946      ;
; 0.003  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.038     ; 0.946      ;
; 0.003  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.038     ; 0.946      ;
; 0.003  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.038     ; 0.946      ;
; 0.003  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.038     ; 0.946      ;
; 0.003  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.038     ; 0.946      ;
; 0.003  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.038     ; 0.946      ;
; 0.003  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.038     ; 0.946      ;
; 0.003  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 1.000        ; -0.038     ; 0.946      ;
; 0.042  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 1.000        ; 0.167      ; 1.112      ;
; 0.050  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 1.000        ; 0.162      ; 1.099      ;
; 0.050  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 1.000        ; 0.162      ; 1.099      ;
; 0.050  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 1.000        ; 0.162      ; 1.099      ;
; 0.100  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.035     ; 0.852      ;
; 0.100  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.035     ; 0.852      ;
; 0.100  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.035     ; 0.852      ;
; 0.100  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.035     ; 0.852      ;
; 0.100  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.035     ; 0.852      ;
; 0.100  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.035     ; 0.852      ;
; 0.100  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 1.000        ; -0.035     ; 0.852      ;
; 0.100  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 1.000        ; -0.035     ; 0.852      ;
; 0.100  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 1.000        ; -0.035     ; 0.852      ;
; 0.100  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 1.000        ; -0.035     ; 0.852      ;
; 0.102  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.849      ;
; 0.102  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.849      ;
; 0.102  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.849      ;
; 0.102  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.849      ;
; 0.102  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.849      ;
; 0.102  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.849      ;
; 0.116  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.023      ;
; 0.116  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.023      ;
; 0.116  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.023      ;
; 0.116  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.023      ;
; 0.116  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.023      ;
; 0.116  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 1.000        ; 0.152      ; 1.023      ;
; 0.215  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.736      ;
; 0.215  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 1.000        ; -0.036     ; 0.736      ;
; 0.215  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 0.736      ;
; 0.215  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 1.000        ; -0.036     ; 0.736      ;
; 0.215  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 0.736      ;
; 0.215  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 1.000        ; -0.036     ; 0.736      ;
; 0.215  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 1.000        ; -0.036     ; 0.736      ;
; 0.215  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 1.000        ; -0.036     ; 0.736      ;
; 0.215  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 1.000        ; -0.036     ; 0.736      ;
; 0.215  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 1.000        ; -0.036     ; 0.736      ;
; 0.215  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 1.000        ; -0.036     ; 0.736      ;
; 0.215  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 1.000        ; -0.036     ; 0.736      ;
; 0.215  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.736      ;
; 0.215  ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 1.000        ; -0.036     ; 0.736      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.316 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.338      ; 0.999      ;
; 0.316 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.338      ; 0.999      ;
; 0.316 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.338      ; 0.999      ;
; 0.316 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.338      ; 0.999      ;
; 0.316 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.338      ; 0.999      ;
; 0.316 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.338      ; 0.999      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.294 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.451      ; 0.859      ;
; 0.294 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.451      ; 0.859      ;
; 0.294 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.451      ; 0.859      ;
; 0.294 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.451      ; 0.859      ;
; 0.294 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.451      ; 0.859      ;
; 0.294 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.451      ; 0.859      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.514 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.514 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.514 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.514 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.514 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.514 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.514 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.514 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.514 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.514 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.514 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.514 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.514 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.514 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.552 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 0.000        ; 0.232      ; 0.868      ;
; 0.552 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 0.000        ; 0.232      ; 0.868      ;
; 0.552 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 0.000        ; 0.232      ; 0.868      ;
; 0.552 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 0.000        ; 0.232      ; 0.868      ;
; 0.552 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 0.000        ; 0.232      ; 0.868      ;
; 0.552 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 0.000        ; 0.232      ; 0.868      ;
; 0.601 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.721      ;
; 0.601 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.721      ;
; 0.601 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.721      ;
; 0.601 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.721      ;
; 0.601 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.721      ;
; 0.601 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.721      ;
; 0.604 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.725      ;
; 0.604 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.725      ;
; 0.604 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.725      ;
; 0.604 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.725      ;
; 0.604 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.037      ; 0.725      ;
; 0.604 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.037      ; 0.725      ;
; 0.604 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 0.000        ; 0.037      ; 0.725      ;
; 0.604 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.725      ;
; 0.604 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.037      ; 0.725      ;
; 0.604 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.725      ;
; 0.622 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.248      ; 0.954      ;
; 0.625 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.242      ; 0.951      ;
; 0.625 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.242      ; 0.951      ;
; 0.625 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.242      ; 0.951      ;
; 0.696 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 0.000        ; 0.034      ; 0.814      ;
; 0.696 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 0.000        ; 0.034      ; 0.814      ;
; 0.696 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 0.000        ; 0.034      ; 0.814      ;
; 0.696 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 0.000        ; 0.034      ; 0.814      ;
; 0.696 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 0.000        ; 0.034      ; 0.814      ;
; 0.696 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 0.000        ; 0.034      ; 0.814      ;
; 0.696 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 0.000        ; 0.034      ; 0.814      ;
; 0.696 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 0.000        ; 0.034      ; 0.814      ;
; 0.696 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.034      ; 0.814      ;
; 0.734 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.859      ;
; 0.734 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.859      ;
; 0.746 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.868      ;
; 0.746 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.868      ;
; 0.746 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.868      ;
; 0.746 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.868      ;
; 0.746 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.868      ;
; 0.746 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.868      ;
; 0.746 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.868      ;
; 0.746 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.868      ;
; 0.751 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 0.000        ; 0.033      ; 0.868      ;
; 0.751 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 0.000        ; 0.033      ; 0.868      ;
; 0.751 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 0.000        ; 0.033      ; 0.868      ;
; 0.751 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 0.000        ; 0.033      ; 0.868      ;
; 0.751 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 0.000        ; 0.033      ; 0.868      ;
; 0.751 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 0.000        ; 0.033      ; 0.868      ;
; 0.751 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 0.000        ; 0.033      ; 0.868      ;
; 0.752 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.876      ;
; 0.752 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.876      ;
; 0.752 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.876      ;
; 0.752 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.876      ;
; 0.752 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.876      ;
; 0.752 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.876      ;
; 0.752 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.876      ;
; 0.752 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.876      ;
; 0.754 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.876      ;
; 0.754 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.876      ;
; 0.754 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.876      ;
; 0.754 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.876      ;
; 0.754 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.876      ;
; 0.754 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.878      ;
; 0.754 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.878      ;
; 0.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.951      ;
; 0.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.951      ;
; 0.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.951      ;
; 0.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.951      ;
; 0.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.951      ;
; 0.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.951      ;
; 0.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.951      ;
; 0.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.951      ;
; 0.826 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.951      ;
; 0.832 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.954      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                   ;
+-----------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                   ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                        ; -4.006   ; 0.185 ; -1.539   ; 0.294   ; -3.000              ;
;  clk                                    ; -4.006   ; 0.185 ; -1.539   ; 0.514   ; -3.000              ;
;  simple_struct:u0|usart:usart_0|bit_clk ; -2.407   ; 0.187 ; -0.539   ; 0.294   ; -1.487              ;
; Design-wide TNS                         ; -324.698 ; 0.0   ; -106.544 ; 0.0     ; -215.641            ;
;  clk                                    ; -315.241 ; 0.000 ; -103.310 ; 0.000   ; -206.719            ;
;  simple_struct:u0|usart:usart_0|bit_clk ; -9.457   ; 0.000 ; -3.234   ; 0.000   ; -8.922              ;
+-----------------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TXD           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCL           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; RXD                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDA                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SCL                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; en                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clk                                    ; clk                                    ; 2528     ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk ; clk                                    ; 2        ; 1        ; 0        ; 0        ;
; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 14       ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 37       ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clk                                    ; clk                                    ; 2528     ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk ; clk                                    ; 2        ; 1        ; 0        ; 0        ;
; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 14       ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 37       ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                              ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                    ; 91       ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|bit_clk ; 6        ; 0        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                               ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                    ; 91       ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|bit_clk ; 6        ; 0        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 10    ; 10   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                 ;
+----------------------------------------+----------------------------------------+------+-------------+
; Target                                 ; Clock                                  ; Type ; Status      ;
+----------------------------------------+----------------------------------------+------+-------------+
; clk                                    ; clk                                    ; Base ; Constrained ;
; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; Base ; Constrained ;
+----------------------------------------+----------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; SCL         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; SCL         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition
    Info: Processing started: Fri Apr  5 13:03:01 2024
Info: Command: quartus_sta 19_PD_VHDL -c 19_PD_VHDL
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'd:/gitea/github/es/pcbteach/19_pd_vhdl/db/ip/simple_struct/submodules/altera_reset_controller.sdc'
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name simple_struct:u0|usart:usart_0|bit_clk simple_struct:u0|usart:usart_0|bit_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.006
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.006            -315.241 clk 
    Info (332119):    -2.407              -9.457 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.444
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.444               0.000 clk 
    Info (332119):     0.454               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case recovery slack is -1.539
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.539            -103.310 clk 
    Info (332119):    -0.539              -3.234 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.880
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.880               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     1.207               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -206.719 clk 
    Info (332119):    -1.487              -8.922 simple_struct:u0|usart:usart_0|bit_clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.696
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.696            -286.045 clk 
    Info (332119):    -2.231              -8.636 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.397
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.397               0.000 clk 
    Info (332119):     0.402               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case recovery slack is -1.381
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.381             -89.196 clk 
    Info (332119):    -0.423              -2.538 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.749
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.749               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     1.111               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -206.719 clk 
    Info (332119):    -1.487              -8.922 simple_struct:u0|usart:usart_0|bit_clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.174
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.174             -60.658 clk 
    Info (332119):    -0.478              -0.598 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 clk 
    Info (332119):     0.187               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case recovery slack is -0.159
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.159              -3.804 clk 
    Info (332119):     0.316               0.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.294
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.294               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.514               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -180.654 clk 
    Info (332119):    -1.000              -6.000 simple_struct:u0|usart:usart_0|bit_clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4783 megabytes
    Info: Processing ended: Fri Apr  5 13:03:03 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


