Analysis & Synthesis report for m68hc11
Sat May 30 03:23:45 2020
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. User-Specified and Inferred Latches
 10. Registers Removed During Synthesis
 11. Removed Registers Triggering Further Register Optimizations
 12. General Register Statistics
 13. Inverted Register Statistics
 14. Registers Added for RAM Pass-Through Logic
 15. Multiplexer Restructuring Statistics (Restructuring Performed)
 16. Source assignments for ram:inst6|altsyncram:mem_rtl_0|altsyncram_s3g1:auto_generated
 17. Parameter Settings for User Entity Instance: secuenciador:inst7|BUSMUX:inst5
 18. Parameter Settings for User Entity Instance: secuenciador:inst7|MUX:inst6
 19. Parameter Settings for User Entity Instance: BUSMUX:inst13
 20. Parameter Settings for User Entity Instance: BUSMUX:inst12
 21. Parameter Settings for User Entity Instance: decoDisplays:inst17
 22. Parameter Settings for User Entity Instance: decoDisplays:inst21
 23. Parameter Settings for User Entity Instance: decoDisplays:inst22
 24. Parameter Settings for User Entity Instance: decoDisplays:inst26
 25. Parameter Settings for User Entity Instance: decoDisplays:inst20
 26. Parameter Settings for Inferred Entity Instance: ram:inst6|altsyncram:mem_rtl_0
 27. altsyncram Parameter Settings by Entity Instance
 28. Post-Synthesis Netlist Statistics for Top Partition
 29. Elapsed Time Per Partition
 30. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                     ;
+------------------------------------+---------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Sat May 30 03:23:45 2020       ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Revision Name                      ; m68hc11                                     ;
; Top-level Entity Name              ; m68hc11                                     ;
; Family                             ; MAX 10                                      ;
; Total logic elements               ; 2,415                                       ;
;     Total combinational functions  ; 2,314                                       ;
;     Dedicated logic registers      ; 356                                         ;
; Total registers                    ; 356                                         ;
; Total pins                         ; 263                                         ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 524,288                                     ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 0                                           ;
; UFM blocks                         ; 0                                           ;
; ADC blocks                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                              ;
+------------------------------------------------------------------+--------------------+--------------------+
; Option                                                           ; Setting            ; Default Value      ;
+------------------------------------------------------------------+--------------------+--------------------+
; Device                                                           ; 10M50DAF484C7G     ;                    ;
; Top-level entity name                                            ; m68hc11            ; m68hc11            ;
; Family name                                                      ; MAX 10             ; Cyclone V          ;
; Block Design Naming                                              ; MaxPlusII          ; Auto               ;
; Use smart compilation                                            ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                      ; Off                ; Off                ;
; Restructure Multiplexers                                         ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                              ; Off                ; Off                ;
; Preserve fewer node names                                        ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                    ; Enable             ; Enable             ;
; Verilog Version                                                  ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                     ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                         ; Auto               ; Auto               ;
; Safe State Machine                                               ; Off                ; Off                ;
; Extract Verilog State Machines                                   ; On                 ; On                 ;
; Extract VHDL State Machines                                      ; On                 ; On                 ;
; Ignore Verilog initial constructs                                ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                       ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                   ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                        ; On                 ; On                 ;
; Parallel Synthesis                                               ; On                 ; On                 ;
; DSP Block Balancing                                              ; Auto               ; Auto               ;
; NOT Gate Push-Back                                               ; On                 ; On                 ;
; Power-Up Don't Care                                              ; On                 ; On                 ;
; Remove Redundant Logic Cells                                     ; Off                ; Off                ;
; Remove Duplicate Registers                                       ; On                 ; On                 ;
; Ignore CARRY Buffers                                             ; Off                ; Off                ;
; Ignore CASCADE Buffers                                           ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                            ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                        ; Off                ; Off                ;
; Ignore LCELL Buffers                                             ; Off                ; Off                ;
; Ignore SOFT Buffers                                              ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                   ; Off                ; Off                ;
; Optimization Technique                                           ; Balanced           ; Balanced           ;
; Carry Chain Length                                               ; 70                 ; 70                 ;
; Auto Carry Chains                                                ; On                 ; On                 ;
; Auto Open-Drain Pins                                             ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                ; Off                ;
; Auto ROM Replacement                                             ; On                 ; On                 ;
; Auto RAM Replacement                                             ; On                 ; On                 ;
; Auto DSP Block Replacement                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                  ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                  ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                    ; On                 ; On                 ;
; Strict RAM Replacement                                           ; Off                ; Off                ;
; Allow Synchronous Control Signals                                ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                           ; Off                ; Off                ;
; Auto RAM Block Balancing                                         ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                ; Off                ; Off                ;
; Auto Resource Sharing                                            ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                               ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                               ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                    ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing              ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                ; Off                ; Off                ;
; Timing-Driven Synthesis                                          ; On                 ; On                 ;
; Report Parameter Settings                                        ; On                 ; On                 ;
; Report Source Assignments                                        ; On                 ; On                 ;
; Report Connectivity Checks                                       ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                               ; Off                ; Off                ;
; Synchronization Register Chain Length                            ; 2                  ; 2                  ;
; Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                  ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                ; 100                ;
; Clock MUX Protection                                             ; On                 ; On                 ;
; Auto Gated Clock Conversion                                      ; Off                ; Off                ;
; SDC constraint protection                                        ; Off                ; Off                ;
; Synthesis Effort                                                 ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                             ; Off                ; Off                ;
; Analysis & Synthesis Message Level                               ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                      ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                           ; On                 ; On                 ;
+------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                                                                                                    ;
+----------------------------------------+-----------------+------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path       ; Used in Netlist ; File Type                          ; File Name with Absolute Path                                                                                                                                                    ; Library ;
+----------------------------------------+-----------------+------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; modulosTarjeta/sensa_boton.vhd         ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/modulosTarjeta/sensa_boton.vhd         ;         ;
; modulosTarjeta/decoDisplays.vhd        ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/modulosTarjeta/decoDisplays.vhd        ;         ;
; RAM/ram.vhd                            ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/RAM/ram.vhd                            ;         ;
; Interrupciones/ctrl_interrupciones.vhd ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Interrupciones/ctrl_interrupciones.vhd ;         ;
; flags/Flags.bdf                        ; yes             ; User Block Diagram/Schematic File  ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/flags/Flags.bdf                        ;         ;
; flags/registro.vhd                     ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/flags/registro.vhd                     ;         ;
; flags/mux3.vhd                         ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/flags/mux3.vhd                         ;         ;
; flags/mux2.vhd                         ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/flags/mux2.vhd                         ;         ;
; flags/mux1.vhd                         ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/flags/mux1.vhd                         ;         ;
; flags/divisor_datos.vhd                ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/flags/divisor_datos.vhd                ;         ;
; flags/concatenador_datos.vhd           ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/flags/concatenador_datos.vhd           ;         ;
; Contador/contador_id.vhd               ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Contador/contador_id.vhd               ;         ;
; Contador/contador.vhd                  ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Contador/contador.vhd                  ;         ;
; Acumulador/acumulador.vhd              ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Acumulador/acumulador.vhd              ;         ;
; UPA/upa.vhd                            ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd                            ;         ;
; Secuenciador/secuenciador.bdf          ; yes             ; User Block Diagram/Schematic File  ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/secuenciador.bdf          ;         ;
; Secuenciador/memory.vhd                ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/memory.vhd                ;         ;
; Secuenciador/registro_sec.vhd          ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/registro_sec.vhd          ;         ;
; Secuenciador/logica_seleccion.vhd      ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/logica_seleccion.vhd      ;         ;
; Secuenciador/registro_MicroInst.vhd    ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/registro_MicroInst.vhd    ;         ;
; registro_instruccion.vhd               ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_instruccion.vhd               ;         ;
; bufferDataBus.vhd                      ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/bufferDataBus.vhd                      ;         ;
; registro_direccion.vhd                 ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_direccion.vhd                 ;         ;
; concatenador_entradas.vhd              ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/concatenador_entradas.vhd              ;         ;
; enaY_gen.vhd                           ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/enaY_gen.vhd                           ;         ;
; mem_content.mif                        ; yes             ; User Memory Initialization File    ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/mem_content.mif                        ;         ;
; m68hc11.bdf                            ; yes             ; User Block Diagram/Schematic File  ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/m68hc11.bdf                            ;         ;
; registro_interrupcion.vhd              ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_interrupcion.vhd              ;         ;
; mux_display.vhd                        ; yes             ; User VHDL File                     ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/mux_display.vhd                        ;         ;
; busmux.tdf                             ; yes             ; Megafunction                       ; c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/busmux.tdf                                                                                                               ;         ;
; lpm_mux.inc                            ; yes             ; Megafunction                       ; c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/lpm_mux.inc                                                                                                              ;         ;
; lpm_mux.tdf                            ; yes             ; Megafunction                       ; c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/lpm_mux.tdf                                                                                                              ;         ;
; aglobal180.inc                         ; yes             ; Megafunction                       ; c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/aglobal180.inc                                                                                                           ;         ;
; muxlut.inc                             ; yes             ; Megafunction                       ; c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/muxlut.inc                                                                                                               ;         ;
; bypassff.inc                           ; yes             ; Megafunction                       ; c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/bypassff.inc                                                                                                             ;         ;
; altshift.inc                           ; yes             ; Megafunction                       ; c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/altshift.inc                                                                                                             ;         ;
; db/mux_f7c.tdf                         ; yes             ; Auto-Generated Megafunction        ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/mux_f7c.tdf                         ;         ;
; mux.tdf                                ; yes             ; Megafunction                       ; c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/mux.tdf                                                                                                                  ;         ;
; db/mux_k7c.tdf                         ; yes             ; Auto-Generated Megafunction        ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/mux_k7c.tdf                         ;         ;
; db/mux_t5c.tdf                         ; yes             ; Auto-Generated Megafunction        ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/mux_t5c.tdf                         ;         ;
; db/mux_46c.tdf                         ; yes             ; Auto-Generated Megafunction        ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/mux_46c.tdf                         ;         ;
; altsyncram.tdf                         ; yes             ; Megafunction                       ; c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/altsyncram.tdf                                                                                                           ;         ;
; stratix_ram_block.inc                  ; yes             ; Megafunction                       ; c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/stratix_ram_block.inc                                                                                                    ;         ;
; lpm_decode.inc                         ; yes             ; Megafunction                       ; c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/lpm_decode.inc                                                                                                           ;         ;
; a_rdenreg.inc                          ; yes             ; Megafunction                       ; c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/a_rdenreg.inc                                                                                                            ;         ;
; altrom.inc                             ; yes             ; Megafunction                       ; c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/altrom.inc                                                                                                               ;         ;
; altram.inc                             ; yes             ; Megafunction                       ; c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/altram.inc                                                                                                               ;         ;
; altdpram.inc                           ; yes             ; Megafunction                       ; c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/altdpram.inc                                                                                                             ;         ;
; db/altsyncram_s3g1.tdf                 ; yes             ; Auto-Generated Megafunction        ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/altsyncram_s3g1.tdf                 ;         ;
; db/decode_h7a.tdf                      ; yes             ; Auto-Generated Megafunction        ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/decode_h7a.tdf                      ;         ;
; db/decode_aj9.tdf                      ; yes             ; Auto-Generated Megafunction        ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/decode_aj9.tdf                      ;         ;
; db/mux_12b.tdf                         ; yes             ; Auto-Generated Megafunction        ; C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/mux_12b.tdf                         ;         ;
+----------------------------------------+-----------------+------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                            ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Estimated Total logic elements              ; 2,415                    ;
;                                             ;                          ;
; Total combinational functions               ; 2314                     ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 1749                     ;
;     -- 3 input functions                    ; 453                      ;
;     -- <=2 input functions                  ; 112                      ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 2220                     ;
;     -- arithmetic mode                      ; 94                       ;
;                                             ;                          ;
; Total registers                             ; 356                      ;
;     -- Dedicated logic registers            ; 356                      ;
;     -- I/O registers                        ; 0                        ;
;                                             ;                          ;
; I/O pins                                    ; 263                      ;
; Total memory bits                           ; 524288                   ;
;                                             ;                          ;
; Embedded Multiplier 9-bit elements          ; 0                        ;
;                                             ;                          ;
; Maximum fan-out node                        ; sensa_boton:inst14|RELOJ ;
; Maximum fan-out                             ; 410                      ;
; Total fan-out                               ; 12254                    ;
; Average fan-out                             ; 3.76                     ;
+---------------------------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------+---------------------+---------------------------+-------------+------------+--------------+---------+-----------+------+--------------+------------+-------------------------------------------------------------------------------------------------+-----------------------+--------------+
; Compilation Hierarchy Node                ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; ADC blocks ; Full Hierarchy Name                                                                             ; Entity Name           ; Library Name ;
+-------------------------------------------+---------------------+---------------------------+-------------+------------+--------------+---------+-----------+------+--------------+------------+-------------------------------------------------------------------------------------------------+-----------------------+--------------+
; |m68hc11                                  ; 2314 (32)           ; 356 (0)                   ; 524288      ; 0          ; 0            ; 0       ; 0         ; 263  ; 0            ; 0          ; |m68hc11                                                                                        ; m68hc11               ; work         ;
;    |Flags:inst5|                          ; 35 (0)              ; 8 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|Flags:inst5                                                                            ; Flags                 ; work         ;
;       |mux1:inst12|                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|Flags:inst5|mux1:inst12                                                                ; mux1                  ; work         ;
;       |mux1:inst13|                       ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|Flags:inst5|mux1:inst13                                                                ; mux1                  ; work         ;
;       |mux2:inst9|                        ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|Flags:inst5|mux2:inst9                                                                 ; mux2                  ; work         ;
;       |mux3:inst10|                       ; 21 (21)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|Flags:inst5|mux3:inst10                                                                ; mux3                  ; work         ;
;       |mux3:inst11|                       ; 8 (8)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|Flags:inst5|mux3:inst11                                                                ; mux3                  ; work         ;
;       |registro:inst1|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|Flags:inst5|registro:inst1                                                             ; registro              ; work         ;
;       |registro:inst2|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|Flags:inst5|registro:inst2                                                             ; registro              ; work         ;
;       |registro:inst3|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|Flags:inst5|registro:inst3                                                             ; registro              ; work         ;
;       |registro:inst4|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|Flags:inst5|registro:inst4                                                             ; registro              ; work         ;
;       |registro:inst5|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|Flags:inst5|registro:inst5                                                             ; registro              ; work         ;
;       |registro:inst6|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|Flags:inst5|registro:inst6                                                             ; registro              ; work         ;
;       |registro:inst7|                    ; 0 (0)               ; 1 (1)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|Flags:inst5|registro:inst7                                                             ; registro              ; work         ;
;       |registro:inst|                     ; 0 (0)               ; 1 (1)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|Flags:inst5|registro:inst                                                              ; registro              ; work         ;
;    |acumulador:ACCA|                      ; 16 (16)             ; 8 (8)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|acumulador:ACCA                                                                        ; acumulador            ; work         ;
;    |acumulador:ACCB|                      ; 19 (19)             ; 8 (8)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|acumulador:ACCB                                                                        ; acumulador            ; work         ;
;    |bufferDataBus:bufferAlta|             ; 10 (10)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|bufferDataBus:bufferAlta                                                               ; bufferDataBus         ; work         ;
;    |bufferDataBus:bufferBaja|             ; 26 (26)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|bufferDataBus:bufferBaja                                                               ; bufferDataBus         ; work         ;
;    |contador:AP|                          ; 73 (73)             ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|contador:AP                                                                            ; contador              ; work         ;
;    |contador:AUX|                         ; 78 (78)             ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|contador:AUX                                                                           ; contador              ; work         ;
;    |contador:PC|                          ; 87 (87)             ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|contador:PC                                                                            ; contador              ; work         ;
;    |contador_ID:X|                        ; 86 (86)             ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|contador_ID:X                                                                          ; contador_ID           ; work         ;
;    |contador_ID:Y|                        ; 71 (71)             ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|contador_ID:Y                                                                          ; contador_ID           ; work         ;
;    |ctrl_interrupciones:inst3|            ; 5 (5)               ; 3 (3)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|ctrl_interrupciones:inst3                                                              ; ctrl_interrupciones   ; work         ;
;    |decoDisplays:inst17|                  ; 42 (42)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|decoDisplays:inst17                                                                    ; decoDisplays          ; work         ;
;    |decoDisplays:inst20|                  ; 7 (7)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|decoDisplays:inst20                                                                    ; decoDisplays          ; work         ;
;    |decoDisplays:inst21|                  ; 42 (42)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|decoDisplays:inst21                                                                    ; decoDisplays          ; work         ;
;    |decoDisplays:inst22|                  ; 28 (28)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|decoDisplays:inst22                                                                    ; decoDisplays          ; work         ;
;    |decoDisplays:inst26|                  ; 28 (28)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|decoDisplays:inst26                                                                    ; decoDisplays          ; work         ;
;    |enaY_gen:inst10|                      ; 9 (9)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|enaY_gen:inst10                                                                        ; enaY_gen              ; work         ;
;    |mux_display:inst15|                   ; 99 (99)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|mux_display:inst15                                                                     ; mux_display           ; work         ;
;    |ram:inst6|                            ; 114 (93)            ; 67 (58)                   ; 524288      ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|ram:inst6                                                                              ; ram                   ; work         ;
;       |altsyncram:mem_rtl_0|              ; 21 (0)              ; 9 (0)                     ; 524288      ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|ram:inst6|altsyncram:mem_rtl_0                                                         ; altsyncram            ; work         ;
;          |altsyncram_s3g1:auto_generated| ; 21 (6)              ; 9 (9)                     ; 524288      ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|ram:inst6|altsyncram:mem_rtl_0|altsyncram_s3g1:auto_generated                          ; altsyncram_s3g1       ; work         ;
;             |decode_aj9:rden_decode_b|    ; 8 (8)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|ram:inst6|altsyncram:mem_rtl_0|altsyncram_s3g1:auto_generated|decode_aj9:rden_decode_b ; decode_aj9            ; work         ;
;             |decode_h7a:decode2|          ; 7 (7)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|ram:inst6|altsyncram:mem_rtl_0|altsyncram_s3g1:auto_generated|decode_h7a:decode2       ; decode_h7a            ; work         ;
;    |registro_direccion:inst|              ; 0 (0)               ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|registro_direccion:inst                                                                ; registro_direccion    ; work         ;
;    |registro_instruccion:inst8|           ; 0 (0)               ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|registro_instruccion:inst8                                                             ; registro_instruccion  ; work         ;
;    |registro_interrupcion:REG_INT_I|      ; 2 (2)               ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|registro_interrupcion:REG_INT_I                                                        ; registro_interrupcion ; work         ;
;    |registro_interrupcion:REG_INT_X|      ; 2 (2)               ; 16 (16)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|registro_interrupcion:REG_INT_X                                                        ; registro_interrupcion ; work         ;
;    |secuenciador:inst7|                   ; 1161 (0)            ; 98 (0)                    ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|secuenciador:inst7                                                                     ; secuenciador          ; work         ;
;       |busmux:inst5|                      ; 30 (0)              ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|secuenciador:inst7|busmux:inst5                                                        ; busmux                ; work         ;
;          |lpm_mux:$00000|                 ; 30 (0)              ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|secuenciador:inst7|busmux:inst5|lpm_mux:$00000                                         ; lpm_mux               ; work         ;
;             |mux_f7c:auto_generated|      ; 30 (30)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|secuenciador:inst7|busmux:inst5|lpm_mux:$00000|mux_f7c:auto_generated                  ; mux_f7c               ; work         ;
;       |logica_seleccion:inst3|            ; 2 (2)               ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|secuenciador:inst7|logica_seleccion:inst3                                              ; logica_seleccion      ; work         ;
;       |memory:inst1|                      ; 1105 (1105)         ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|secuenciador:inst7|memory:inst1                                                        ; memory                ; work         ;
;       |mux:inst6|                         ; 12 (0)              ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|secuenciador:inst7|mux:inst6                                                           ; mux                   ; work         ;
;          |lpm_mux:$00001|                 ; 12 (0)              ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|secuenciador:inst7|mux:inst6|lpm_mux:$00001                                            ; lpm_mux               ; work         ;
;             |mux_k7c:auto_generated|      ; 12 (12)             ; 0 (0)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|secuenciador:inst7|mux:inst6|lpm_mux:$00001|mux_k7c:auto_generated                     ; mux_k7c               ; work         ;
;       |registro_MicroInst:inst4|          ; 12 (12)             ; 12 (12)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|secuenciador:inst7|registro_MicroInst:inst4                                            ; registro_MicroInst    ; work         ;
;       |registro_sec:inst2|                ; 0 (0)               ; 86 (86)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|secuenciador:inst7|registro_sec:inst2                                                  ; registro_sec          ; work         ;
;    |sensa_boton:inst14|                   ; 1 (1)               ; 2 (2)                     ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|sensa_boton:inst14                                                                     ; sensa_boton           ; work         ;
;    |upa:inst1|                            ; 241 (241)           ; 18 (18)                   ; 0           ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0          ; |m68hc11|upa:inst1                                                                              ; upa                   ; work         ;
+-------------------------------------------+---------------------+---------------------------+-------------+------------+--------------+---------+-----------+------+--------------+------------+-------------------------------------------------------------------------------------------------+-----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                          ;
+--------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-----------------+
; Name                                                                     ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF             ;
+--------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-----------------+
; ram:inst6|altsyncram:mem_rtl_0|altsyncram_s3g1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 65536        ; 8            ; 65536        ; 8            ; 524288 ; mem_content.mif ;
+--------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+-----------------+


+-----------------------------------------------------------------------------------------------------+
; User-Specified and Inferred Latches                                                                 ;
+-----------------------------------------------------+----------------------+------------------------+
; Latch Name                                          ; Latch Enable Signal  ; Free of Timing Hazards ;
+-----------------------------------------------------+----------------------+------------------------+
; enaY_gen:inst10|temp                                ; enaY_gen:inst10|temp ; yes                    ;
; upa:inst1|S[7]                                      ; upa:inst1|Mux28      ; yes                    ;
; upa:inst1|R[7]                                      ; upa:inst1|Mux28      ; yes                    ;
; upa:inst1|R[6]                                      ; upa:inst1|Mux28      ; yes                    ;
; upa:inst1|S[6]                                      ; upa:inst1|Mux28      ; yes                    ;
; upa:inst1|R[5]                                      ; upa:inst1|Mux28      ; yes                    ;
; upa:inst1|S[5]                                      ; upa:inst1|Mux28      ; yes                    ;
; upa:inst1|R[4]                                      ; upa:inst1|Mux28      ; yes                    ;
; upa:inst1|S[4]                                      ; upa:inst1|Mux28      ; yes                    ;
; upa:inst1|R[3]                                      ; upa:inst1|Mux28      ; yes                    ;
; upa:inst1|S[3]                                      ; upa:inst1|Mux28      ; yes                    ;
; upa:inst1|R[2]                                      ; upa:inst1|Mux28      ; yes                    ;
; upa:inst1|S[2]                                      ; upa:inst1|Mux28      ; yes                    ;
; upa:inst1|R[1]                                      ; upa:inst1|Mux28      ; yes                    ;
; upa:inst1|S[1]                                      ; upa:inst1|Mux28      ; yes                    ;
; upa:inst1|R[0]                                      ; upa:inst1|Mux28      ; yes                    ;
; upa:inst1|S[0]                                      ; upa:inst1|Mux28      ; yes                    ;
; Number of user-specified and inferred latches = 17  ;                      ;                        ;
+-----------------------------------------------------+----------------------+------------------------+
Note: All latches listed above may not be present at the end of synthesis due to various synthesis optimizations.


+---------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                            ;
+-------------------------------------------------+-------------------------------------------------------------+
; Register name                                   ; Reason for Removal                                          ;
+-------------------------------------------------+-------------------------------------------------------------+
; registro_instruccion:inst8|valor_interno[0..3]  ; Stuck at GND due to stuck port data_in                      ;
; upa:inst1|Banderas[3]                           ; Merged with upa:inst1|Banderas[1]                           ;
; secuenciador:inst7|registro_sec:inst2|liga[11]  ; Stuck at GND due to stuck port data_in                      ;
; secuenciador:inst7|registro_sec:inst2|nEX2      ; Stuck at VCC due to stuck port data_in                      ;
; secuenciador:inst7|registro_sec:inst2|UPA[8,9]  ; Stuck at GND due to stuck port data_in                      ;
; secuenciador:inst7|registro_sec:inst2|nEPC2     ; Lost fanout                                                 ;
; upa:inst1|Yupa_interno[7]                       ; Merged with upa:inst1|Banderas[2]                           ;
; upa:inst1|Yupa_interno[4]                       ; Merged with upa:inst1|Banderas[4]                           ;
; secuenciador:inst7|registro_sec:inst2|prueba[2] ; Merged with secuenciador:inst7|registro_sec:inst2|prueba[0] ;
; secuenciador:inst7|registro_sec:inst2|liga[8]   ; Merged with secuenciador:inst7|registro_sec:inst2|liga[7]   ;
; secuenciador:inst7|registro_sec:inst2|nEAP0     ; Merged with secuenciador:inst7|registro_sec:inst2|AP[2]     ;
; secuenciador:inst7|registro_sec:inst2|nEAP1     ; Merged with secuenciador:inst7|registro_sec:inst2|AP[2]     ;
; secuenciador:inst7|registro_sec:inst2|B5        ; Merged with secuenciador:inst7|registro_sec:inst2|B1        ;
; secuenciador:inst7|registro_sec:inst2|B8        ; Merged with secuenciador:inst7|registro_sec:inst2|B1        ;
; secuenciador:inst7|registro_sec:inst2|B9        ; Merged with secuenciador:inst7|registro_sec:inst2|B1        ;
; upa:inst1|contador[0..2]                        ; Lost fanout                                                 ;
; Total Number of Removed Registers = 22          ;                                                             ;
+-------------------------------------------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                                          ;
+--------------------------------------------+---------------------------+---------------------------------------------+
; Register name                              ; Reason for Removal        ; Registers Removed due to This Register      ;
+--------------------------------------------+---------------------------+---------------------------------------------+
; secuenciador:inst7|registro_sec:inst2|nEX2 ; Stuck at VCC              ; secuenciador:inst7|registro_sec:inst2|nEPC2 ;
;                                            ; due to stuck port data_in ;                                             ;
+--------------------------------------------+---------------------------+---------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 356   ;
; Number of registers using Synchronous Clear  ; 10    ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 286   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 185   ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------------+
; Inverted Register Statistics                           ;
+----------------------------------------------+---------+
; Inverted Register                            ; Fan out ;
+----------------------------------------------+---------+
; ctrl_interrupciones:inst3|IRQ_flag           ; 3       ;
; ctrl_interrupciones:inst3|XIRQ_flag          ; 4       ;
; secuenciador:inst7|registro_sec:inst2|nEX0   ; 12      ;
; secuenciador:inst7|registro_sec:inst2|nWA    ; 6       ;
; secuenciador:inst7|registro_sec:inst2|nWB    ; 11      ;
; secuenciador:inst7|registro_sec:inst2|nRW    ; 34      ;
; secuenciador:inst7|registro_sec:inst2|nERA0  ; 3       ;
; secuenciador:inst7|registro_sec:inst2|nEPC0  ; 3       ;
; secuenciador:inst7|registro_sec:inst2|nOEUPA ; 18      ;
; secuenciador:inst7|registro_sec:inst2|nHB    ; 9       ;
; secuenciador:inst7|registro_sec:inst2|nWN    ; 3       ;
; secuenciador:inst7|registro_sec:inst2|nWI    ; 3       ;
; secuenciador:inst7|registro_sec:inst2|nEI    ; 3       ;
; secuenciador:inst7|registro_sec:inst2|nEX    ; 3       ;
; secuenciador:inst7|registro_sec:inst2|nEX1   ; 19      ;
; secuenciador:inst7|registro_sec:inst2|nEPC1  ; 4       ;
; secuenciador:inst7|registro_sec:inst2|nERA1  ; 4       ;
; secuenciador:inst7|registro_sec:inst2|nEAP2  ; 1       ;
; secuenciador:inst7|registro_sec:inst2|nERA2  ; 1       ;
; secuenciador:inst7|registro_sec:inst2|nCBD   ; 109     ;
; secuenciador:inst7|registro_sec:inst2|nDUPA  ; 11      ;
; secuenciador:inst7|registro_sec:inst2|nCRI   ; 16      ;
; ram:inst6|mem_rtl_0_bypass[48]               ; 1       ;
; secuenciador:inst7|registro_sec:inst2|nAS    ; 14      ;
; ram:inst6|mem_rtl_0_bypass[46]               ; 1       ;
; ram:inst6|mem_rtl_0_bypass[44]               ; 3       ;
; ram:inst6|mem_rtl_0_bypass[42]               ; 1       ;
; ram:inst6|mem_rtl_0_bypass[40]               ; 1       ;
; ram:inst6|mem_rtl_0_bypass[38]               ; 1       ;
; ram:inst6|mem_rtl_0_bypass[36]               ; 1       ;
; ram:inst6|mem_rtl_0_bypass[34]               ; 1       ;
; ram:inst6|mem_rtl_0_bypass[33]               ; 1       ;
; ram:inst6|mem~26                             ; 1       ;
; Total number of inverted registers = 33      ;         ;
+----------------------------------------------+---------+


+------------------------------------------------------+
; Registers Added for RAM Pass-Through Logic           ;
+--------------------------------+---------------------+
; Register Name                  ; RAM Name            ;
+--------------------------------+---------------------+
; ram:inst6|mem_rtl_0_bypass[0]  ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[1]  ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[2]  ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[3]  ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[4]  ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[5]  ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[6]  ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[7]  ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[8]  ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[9]  ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[10] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[11] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[12] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[13] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[14] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[15] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[16] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[17] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[18] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[19] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[20] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[21] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[22] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[23] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[24] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[25] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[26] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[27] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[28] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[29] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[30] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[31] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[32] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[33] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[34] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[35] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[36] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[37] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[38] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[39] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[40] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[41] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[42] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[43] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[44] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[45] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[46] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[47] ; ram:inst6|mem_rtl_0 ;
; ram:inst6|mem_rtl_0_bypass[48] ; ram:inst6|mem_rtl_0 ;
+--------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                              ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                    ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------------------------------------------------+
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |m68hc11|acumulador:ACCA|data_out[0]                                                          ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |m68hc11|acumulador:ACCB|data_out[0]                                                          ;
; 9:1                ; 8 bits    ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; Yes        ; |m68hc11|contador:AP|data_out[0]                                                              ;
; 9:1                ; 8 bits    ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; Yes        ; |m68hc11|contador:AUX|data_out[6]                                                             ;
; 9:1                ; 16 bits   ; 96 LEs        ; 48 LEs               ; 48 LEs                 ; Yes        ; |m68hc11|contador_ID:Y|data_out[0]                                                            ;
; 9:1                ; 8 bits    ; 48 LEs        ; 24 LEs               ; 24 LEs                 ; Yes        ; |m68hc11|contador:PC|data_out[4]                                                              ;
; 6:1                ; 8 bits    ; 32 LEs        ; 24 LEs               ; 8 LEs                  ; Yes        ; |m68hc11|contador:AUX|data_out[15]                                                            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 24 LEs               ; 8 LEs                  ; Yes        ; |m68hc11|contador:AP|data_out[13]                                                             ;
; 6:1                ; 8 bits    ; 32 LEs        ; 24 LEs               ; 8 LEs                  ; Yes        ; |m68hc11|contador:PC|data_out[12]                                                             ;
; 6:1                ; 16 bits   ; 64 LEs        ; 48 LEs               ; 16 LEs                 ; Yes        ; |m68hc11|contador_ID:X|data_out[14]                                                           ;
; 3:1                ; 14 bits   ; 28 LEs        ; 28 LEs               ; 0 LEs                  ; No         ; |m68hc11|mux_display:inst15|O5[4]                                                             ;
; 8:1                ; 7 bits    ; 35 LEs        ; 21 LEs               ; 14 LEs                 ; No         ; |m68hc11|mux_display:inst15|O3[2]                                                             ;
; 3:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; No         ; |m68hc11|ENTRADA                                                                              ;
; 8:1                ; 8 bits    ; 40 LEs        ; 32 LEs               ; 8 LEs                  ; No         ; |m68hc11|upa:inst1|Mux9                                                                       ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |m68hc11|upa:inst1|Add0                                                                       ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |m68hc11|upa:inst1|Add0                                                                       ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |m68hc11|secuenciador:inst7|busmux:inst5|lpm_mux:$00000|mux_f7c:auto_generated|result_node[7] ;
; 6:1                ; 21 bits   ; 84 LEs        ; 63 LEs               ; 21 LEs                 ; No         ; |m68hc11|mux_display:inst15|O0[0]                                                             ;
; 8:1                ; 8 bits    ; 40 LEs        ; 16 LEs               ; 24 LEs                 ; No         ; |m68hc11|upa:inst1|Mux32                                                                      ;
; 8:1                ; 8 bits    ; 40 LEs        ; 32 LEs               ; 8 LEs                  ; No         ; |m68hc11|upa:inst1|Mux43                                                                      ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Source assignments for ram:inst6|altsyncram:mem_rtl_0|altsyncram_s3g1:auto_generated ;
+---------------------------------+--------------------+------+------------------------+
; Assignment                      ; Value              ; From ; To                     ;
+---------------------------------+--------------------+------+------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                      ;
+---------------------------------+--------------------+------+------------------------+


+------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: secuenciador:inst7|BUSMUX:inst5 ;
+----------------+-------+-----------------------------------------------------+
; Parameter Name ; Value ; Type                                                ;
+----------------+-------+-----------------------------------------------------+
; WIDTH          ; 12    ; Untyped                                             ;
+----------------+-------+-----------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: secuenciador:inst7|MUX:inst6 ;
+----------------+-------+--------------------------------------------------+
; Parameter Name ; Value ; Type                                             ;
+----------------+-------+--------------------------------------------------+
; WIDTH          ; 32    ; Untyped                                          ;
; WIDTHS         ; 5     ; Untyped                                          ;
+----------------+-------+--------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------+
; Parameter Settings for User Entity Instance: BUSMUX:inst13 ;
+----------------+-------+-----------------------------------+
; Parameter Name ; Value ; Type                              ;
+----------------+-------+-----------------------------------+
; WIDTH          ; 1     ; Untyped                           ;
+----------------+-------+-----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------+
; Parameter Settings for User Entity Instance: BUSMUX:inst12 ;
+----------------+-------+-----------------------------------+
; Parameter Name ; Value ; Type                              ;
+----------------+-------+-----------------------------------+
; WIDTH          ; 8     ; Untyped                           ;
+----------------+-------+-----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: decoDisplays:inst17 ;
+----------------+-------+-----------------------------------------+
; Parameter Name ; Value ; Type                                    ;
+----------------+-------+-----------------------------------------+
; nodigitos      ; 6     ; Signed Integer                          ;
+----------------+-------+-----------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: decoDisplays:inst21 ;
+----------------+-------+-----------------------------------------+
; Parameter Name ; Value ; Type                                    ;
+----------------+-------+-----------------------------------------+
; nodigitos      ; 6     ; Signed Integer                          ;
+----------------+-------+-----------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: decoDisplays:inst22 ;
+----------------+-------+-----------------------------------------+
; Parameter Name ; Value ; Type                                    ;
+----------------+-------+-----------------------------------------+
; nodigitos      ; 4     ; Signed Integer                          ;
+----------------+-------+-----------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: decoDisplays:inst26 ;
+----------------+-------+-----------------------------------------+
; Parameter Name ; Value ; Type                                    ;
+----------------+-------+-----------------------------------------+
; nodigitos      ; 4     ; Signed Integer                          ;
+----------------+-------+-----------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: decoDisplays:inst20 ;
+----------------+-------+-----------------------------------------+
; Parameter Name ; Value ; Type                                    ;
+----------------+-------+-----------------------------------------+
; nodigitos      ; 3     ; Signed Integer                          ;
+----------------+-------+-----------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: ram:inst6|altsyncram:mem_rtl_0 ;
+------------------------------------+----------------------+---------------------+
; Parameter Name                     ; Value                ; Type                ;
+------------------------------------+----------------------+---------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped             ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY          ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY        ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE        ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE      ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped             ;
; OPERATION_MODE                     ; DUAL_PORT            ; Untyped             ;
; WIDTH_A                            ; 8                    ; Untyped             ;
; WIDTHAD_A                          ; 16                   ; Untyped             ;
; NUMWORDS_A                         ; 65536                ; Untyped             ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped             ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped             ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped             ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped             ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped             ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped             ;
; WIDTH_B                            ; 8                    ; Untyped             ;
; WIDTHAD_B                          ; 16                   ; Untyped             ;
; NUMWORDS_B                         ; 65536                ; Untyped             ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped             ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped             ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped             ;
; ADDRESS_REG_B                      ; CLOCK0               ; Untyped             ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped             ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped             ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped             ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped             ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped             ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped             ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped             ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped             ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped             ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped             ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped             ;
; BYTE_SIZE                          ; 8                    ; Untyped             ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped             ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped             ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped             ;
; INIT_FILE                          ; mem_content.mif      ; Untyped             ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped             ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped             ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped             ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped             ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped             ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped             ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped             ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped             ;
; ENABLE_ECC                         ; FALSE                ; Untyped             ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped             ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped             ;
; DEVICE_FAMILY                      ; MAX 10               ; Untyped             ;
; CBXI_PARAMETER                     ; altsyncram_s3g1      ; Untyped             ;
+------------------------------------+----------------------+---------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                           ;
+-------------------------------------------+--------------------------------+
; Name                                      ; Value                          ;
+-------------------------------------------+--------------------------------+
; Number of entity instances                ; 1                              ;
; Entity Instance                           ; ram:inst6|altsyncram:mem_rtl_0 ;
;     -- OPERATION_MODE                     ; DUAL_PORT                      ;
;     -- WIDTH_A                            ; 8                              ;
;     -- NUMWORDS_A                         ; 65536                          ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                   ;
;     -- WIDTH_B                            ; 8                              ;
;     -- NUMWORDS_B                         ; 65536                          ;
;     -- ADDRESS_REG_B                      ; CLOCK0                         ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                   ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                           ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                      ;
+-------------------------------------------+--------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 263                         ;
; cycloneiii_ff         ; 356                         ;
;     CLR               ; 123                         ;
;     CLR SCLR          ; 10                          ;
;     ENA               ; 32                          ;
;     ENA CLR           ; 153                         ;
;     plain             ; 38                          ;
; cycloneiii_io_obuf    ; 8                           ;
; cycloneiii_lcell_comb ; 2317                        ;
;     arith             ; 94                          ;
;         2 data inputs ; 14                          ;
;         3 data inputs ; 80                          ;
;     normal            ; 2223                        ;
;         0 data inputs ; 2                           ;
;         1 data inputs ; 5                           ;
;         2 data inputs ; 94                          ;
;         3 data inputs ; 373                         ;
;         4 data inputs ; 1749                        ;
; cycloneiii_ram_block  ; 64                          ;
;                       ;                             ;
; Max LUT depth         ; 16.00                       ;
; Average LUT depth     ; 8.13                        ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:21     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition
    Info: Processing started: Sat May 30 03:22:58 2020
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off m68hc11 -c m68hc11
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (12021): Found 2 design units, including 1 entities, in source file modulostarjeta/sensa_boton.vhd
    Info (12022): Found design unit 1: sensa_boton-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/modulosTarjeta/sensa_boton.vhd Line: 13
    Info (12023): Found entity 1: sensa_boton File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/modulosTarjeta/sensa_boton.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file modulostarjeta/decodisplays.vhd
    Info (12022): Found design unit 1: decoDisplays-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/modulosTarjeta/decoDisplays.vhd Line: 24
    Info (12023): Found entity 1: decoDisplays File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/modulosTarjeta/decoDisplays.vhd Line: 17
Info (12021): Found 2 design units, including 1 entities, in source file modulostarjeta/bin_bcd.vhd
    Info (12022): Found design unit 1: bin_BCD-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/modulosTarjeta/bin_BCD.vhd Line: 33
    Info (12023): Found entity 1: bin_BCD File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/modulosTarjeta/bin_BCD.vhd Line: 23
Info (12021): Found 2 design units, including 1 entities, in source file ram/ram.vhd
    Info (12022): Found design unit 1: ram-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/RAM/ram.vhd Line: 15
    Info (12023): Found entity 1: ram File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/RAM/ram.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file interrupciones/ctrl_interrupciones.vhd
    Info (12022): Found design unit 1: ctrl_interrupciones-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Interrupciones/ctrl_interrupciones.vhd Line: 20
    Info (12023): Found entity 1: ctrl_interrupciones File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Interrupciones/ctrl_interrupciones.vhd Line: 4
Info (12021): Found 1 design units, including 1 entities, in source file flags/flags.bdf
    Info (12023): Found entity 1: Flags
Info (12021): Found 2 design units, including 1 entities, in source file flags/registro.vhd
    Info (12022): Found design unit 1: registro-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/flags/registro.vhd Line: 12
    Info (12023): Found entity 1: registro File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/flags/registro.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file flags/mux3.vhd
    Info (12022): Found design unit 1: mux3-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/flags/mux3.vhd Line: 19
    Info (12023): Found entity 1: mux3 File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/flags/mux3.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file flags/mux2.vhd
    Info (12022): Found design unit 1: mux2-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/flags/mux2.vhd Line: 14
    Info (12023): Found entity 1: mux2 File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/flags/mux2.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file flags/mux1.vhd
    Info (12022): Found design unit 1: mux1-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/flags/mux1.vhd Line: 11
    Info (12023): Found entity 1: mux1 File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/flags/mux1.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file flags/divisor_datos.vhd
    Info (12022): Found design unit 1: divisor_datos-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/flags/divisor_datos.vhd Line: 19
    Info (12023): Found entity 1: divisor_datos File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/flags/divisor_datos.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file flags/concatenador_datos.vhd
    Info (12022): Found design unit 1: concatenador_datos-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/flags/concatenador_datos.vhd Line: 18
    Info (12023): Found entity 1: concatenador_datos File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/flags/concatenador_datos.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file contador/contador_id.vhd
    Info (12022): Found design unit 1: contador_ID-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Contador/contador_id.vhd Line: 26
    Info (12023): Found entity 1: contador_ID File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Contador/contador_id.vhd Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file contador/contador.vhd
    Info (12022): Found design unit 1: contador-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Contador/contador.vhd Line: 25
    Info (12023): Found entity 1: contador File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Contador/contador.vhd Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file acumulador/acumulador.vhd
    Info (12022): Found design unit 1: acumulador-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Acumulador/acumulador.vhd Line: 21
    Info (12023): Found entity 1: acumulador File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Acumulador/acumulador.vhd Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file upa/upa.vhd
    Info (12022): Found design unit 1: upa-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 33
    Info (12023): Found entity 1: upa File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 7
Info (12021): Found 1 design units, including 1 entities, in source file secuenciador/secuenciador.bdf
    Info (12023): Found entity 1: secuenciador
Info (12021): Found 2 design units, including 1 entities, in source file secuenciador/memory.vhd
    Info (12022): Found design unit 1: memory-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/memory.vhd Line: 12
    Info (12023): Found entity 1: memory File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/memory.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file secuenciador/registro_sec.vhd
    Info (12022): Found design unit 1: registro_sec-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/registro_sec.vhd Line: 73
    Info (12023): Found entity 1: registro_sec File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/registro_sec.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file secuenciador/logica_seleccion.vhd
    Info (12022): Found design unit 1: logica_seleccion-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/logica_seleccion.vhd Line: 15
    Info (12023): Found entity 1: logica_seleccion File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/logica_seleccion.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file secuenciador/registro_microinst.vhd
    Info (12022): Found design unit 1: registro_MicroInst-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/registro_MicroInst.vhd Line: 13
    Info (12023): Found entity 1: registro_MicroInst File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/registro_MicroInst.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file registro_instruccion.vhd
    Info (12022): Found design unit 1: registro_instruccion-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_instruccion.vhd Line: 15
    Info (12023): Found entity 1: registro_instruccion File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_instruccion.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file bufferdatabus.vhd
    Info (12022): Found design unit 1: bufferDataBus-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/bufferDataBus.vhd Line: 12
    Info (12023): Found entity 1: bufferDataBus File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/bufferDataBus.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file registro_direccion.vhd
    Info (12022): Found design unit 1: registro_direccion-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_direccion.vhd Line: 14
    Info (12023): Found entity 1: registro_direccion File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_direccion.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file concatenador_entradas.vhd
    Info (12022): Found design unit 1: concatenador_entradas-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/concatenador_entradas.vhd Line: 42
    Info (12023): Found entity 1: concatenador_entradas File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/concatenador_entradas.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file enay_gen.vhd
    Info (12022): Found design unit 1: enaY_gen-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/enaY_gen.vhd Line: 15
    Info (12023): Found entity 1: enaY_gen File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/enaY_gen.vhd Line: 7
Info (12021): Found 1 design units, including 1 entities, in source file m68hc11.bdf
    Info (12023): Found entity 1: m68hc11
Info (12021): Found 2 design units, including 1 entities, in source file registro_interrupcion.vhd
    Info (12022): Found design unit 1: registro_interrupcion-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_interrupcion.vhd Line: 17
    Info (12023): Found entity 1: registro_interrupcion File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_interrupcion.vhd Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file mux_display.vhd
    Info (12022): Found design unit 1: mux_display-Behavioral File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/mux_display.vhd Line: 14
    Info (12023): Found entity 1: mux_display File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/mux_display.vhd Line: 4
Info (12127): Elaborating entity "m68hc11" for the top level hierarchy
Warning (275083): Bus "Yupa2[7..0]" found using same base name as "Yupa", which might lead to a name conflict.
Info (12128): Elaborating entity "Flags" for hierarchy "Flags:inst5"
Info (12128): Elaborating entity "registro" for hierarchy "Flags:inst5|registro:inst4"
Info (12128): Elaborating entity "divisor_datos" for hierarchy "Flags:inst5|divisor_datos:inst15"
Info (12128): Elaborating entity "mux1" for hierarchy "Flags:inst5|mux1:inst13"
Info (12128): Elaborating entity "mux2" for hierarchy "Flags:inst5|mux2:inst9"
Info (12128): Elaborating entity "mux3" for hierarchy "Flags:inst5|mux3:inst10"
Info (12128): Elaborating entity "concatenador_datos" for hierarchy "Flags:inst5|concatenador_datos:inst14"
Info (12128): Elaborating entity "secuenciador" for hierarchy "secuenciador:inst7"
Info (12128): Elaborating entity "registro_sec" for hierarchy "secuenciador:inst7|registro_sec:inst2"
Info (12128): Elaborating entity "memory" for hierarchy "secuenciador:inst7|memory:inst1"
Warning (10541): VHDL Signal Declaration warning at memory.vhd(14): used implicit default value for signal "mem" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations. File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/memory.vhd Line: 14
Info (12128): Elaborating entity "BUSMUX" for hierarchy "secuenciador:inst7|BUSMUX:inst5"
Info (12130): Elaborated megafunction instantiation "secuenciador:inst7|BUSMUX:inst5"
Info (12133): Instantiated megafunction "secuenciador:inst7|BUSMUX:inst5" with the following parameter:
    Info (12134): Parameter "WIDTH" = "12"
Info (12128): Elaborating entity "lpm_mux" for hierarchy "secuenciador:inst7|BUSMUX:inst5|lpm_mux:$00000" File: c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/busmux.tdf Line: 43
Info (12131): Elaborated megafunction instantiation "secuenciador:inst7|BUSMUX:inst5|lpm_mux:$00000", which is child of megafunction instantiation "secuenciador:inst7|BUSMUX:inst5" File: c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/busmux.tdf Line: 43
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_f7c.tdf
    Info (12023): Found entity 1: mux_f7c File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/mux_f7c.tdf Line: 22
Info (12128): Elaborating entity "mux_f7c" for hierarchy "secuenciador:inst7|BUSMUX:inst5|lpm_mux:$00000|mux_f7c:auto_generated" File: c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/lpm_mux.tdf Line: 86
Info (12128): Elaborating entity "logica_seleccion" for hierarchy "secuenciador:inst7|logica_seleccion:inst3"
Info (12128): Elaborating entity "MUX" for hierarchy "secuenciador:inst7|MUX:inst6"
Info (12130): Elaborated megafunction instantiation "secuenciador:inst7|MUX:inst6"
Info (12133): Instantiated megafunction "secuenciador:inst7|MUX:inst6" with the following parameter:
    Info (12134): Parameter "WIDTH" = "32"
    Info (12134): Parameter "WIDTHS" = "5"
Info (12128): Elaborating entity "lpm_mux" for hierarchy "secuenciador:inst7|MUX:inst6|lpm_mux:$00001" File: c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/mux.tdf Line: 43
Info (12131): Elaborated megafunction instantiation "secuenciador:inst7|MUX:inst6|lpm_mux:$00001", which is child of megafunction instantiation "secuenciador:inst7|MUX:inst6" File: c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/mux.tdf Line: 43
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_k7c.tdf
    Info (12023): Found entity 1: mux_k7c File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/mux_k7c.tdf Line: 22
Info (12128): Elaborating entity "mux_k7c" for hierarchy "secuenciador:inst7|MUX:inst6|lpm_mux:$00001|mux_k7c:auto_generated" File: c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/lpm_mux.tdf Line: 86
Info (12128): Elaborating entity "registro_MicroInst" for hierarchy "secuenciador:inst7|registro_MicroInst:inst4"
Info (12128): Elaborating entity "sensa_boton" for hierarchy "sensa_boton:inst14"
Info (12128): Elaborating entity "registro_instruccion" for hierarchy "registro_instruccion:inst8"
Info (12128): Elaborating entity "acumulador" for hierarchy "acumulador:ACCA"
Info (12128): Elaborating entity "bufferDataBus" for hierarchy "bufferDataBus:bufferAlta"
Info (12128): Elaborating entity "ram" for hierarchy "ram:inst6"
Info (12128): Elaborating entity "registro_direccion" for hierarchy "registro_direccion:inst"
Info (12128): Elaborating entity "contador" for hierarchy "contador:AUX"
Info (12128): Elaborating entity "contador_ID" for hierarchy "contador_ID:X"
Info (12128): Elaborating entity "enaY_gen" for hierarchy "enaY_gen:inst10"
Warning (10631): VHDL Process Statement warning at enaY_gen.vhd(28): inferring latch(es) for signal or variable "temp", which holds its previous value in one or more paths through the process File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/enaY_gen.vhd Line: 28
Info (10041): Inferred latch for "temp" at enaY_gen.vhd(31) File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/enaY_gen.vhd Line: 31
Info (12128): Elaborating entity "registro_interrupcion" for hierarchy "registro_interrupcion:REG_INT_I"
Info (12128): Elaborating entity "upa" for hierarchy "upa:inst1"
Warning (10631): VHDL Process Statement warning at upa.vhd(53): inferring latch(es) for signal or variable "R", which holds its previous value in one or more paths through the process File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
Warning (10631): VHDL Process Statement warning at upa.vhd(53): inferring latch(es) for signal or variable "S", which holds its previous value in one or more paths through the process File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
Info (10041): Inferred latch for "S[0]" at upa.vhd(53) File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
Info (10041): Inferred latch for "S[1]" at upa.vhd(53) File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
Info (10041): Inferred latch for "S[2]" at upa.vhd(53) File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
Info (10041): Inferred latch for "S[3]" at upa.vhd(53) File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
Info (10041): Inferred latch for "S[4]" at upa.vhd(53) File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
Info (10041): Inferred latch for "S[5]" at upa.vhd(53) File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
Info (10041): Inferred latch for "S[6]" at upa.vhd(53) File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
Info (10041): Inferred latch for "S[7]" at upa.vhd(53) File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
Info (10041): Inferred latch for "R[0]" at upa.vhd(53) File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
Info (10041): Inferred latch for "R[1]" at upa.vhd(53) File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
Info (10041): Inferred latch for "R[2]" at upa.vhd(53) File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
Info (10041): Inferred latch for "R[3]" at upa.vhd(53) File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
Info (10041): Inferred latch for "R[4]" at upa.vhd(53) File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
Info (10041): Inferred latch for "R[5]" at upa.vhd(53) File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
Info (10041): Inferred latch for "R[6]" at upa.vhd(53) File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
Info (10041): Inferred latch for "R[7]" at upa.vhd(53) File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
Info (12128): Elaborating entity "BUSMUX" for hierarchy "BUSMUX:inst13"
Info (12130): Elaborated megafunction instantiation "BUSMUX:inst13"
Info (12133): Instantiated megafunction "BUSMUX:inst13" with the following parameter:
    Info (12134): Parameter "WIDTH" = "1"
Info (12128): Elaborating entity "lpm_mux" for hierarchy "BUSMUX:inst13|lpm_mux:$00000" File: c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/busmux.tdf Line: 43
Info (12131): Elaborated megafunction instantiation "BUSMUX:inst13|lpm_mux:$00000", which is child of megafunction instantiation "BUSMUX:inst13" File: c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/busmux.tdf Line: 43
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_t5c.tdf
    Info (12023): Found entity 1: mux_t5c File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/mux_t5c.tdf Line: 22
Info (12128): Elaborating entity "mux_t5c" for hierarchy "BUSMUX:inst13|lpm_mux:$00000|mux_t5c:auto_generated" File: c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/lpm_mux.tdf Line: 86
Info (12128): Elaborating entity "BUSMUX" for hierarchy "BUSMUX:inst12"
Info (12130): Elaborated megafunction instantiation "BUSMUX:inst12"
Info (12133): Instantiated megafunction "BUSMUX:inst12" with the following parameter:
    Info (12134): Parameter "WIDTH" = "8"
Info (12128): Elaborating entity "lpm_mux" for hierarchy "BUSMUX:inst12|lpm_mux:$00000" File: c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/busmux.tdf Line: 43
Info (12131): Elaborated megafunction instantiation "BUSMUX:inst12|lpm_mux:$00000", which is child of megafunction instantiation "BUSMUX:inst12" File: c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/busmux.tdf Line: 43
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_46c.tdf
    Info (12023): Found entity 1: mux_46c File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/mux_46c.tdf Line: 22
Info (12128): Elaborating entity "mux_46c" for hierarchy "BUSMUX:inst12|lpm_mux:$00000|mux_46c:auto_generated" File: c:/intelfpga_lite/18.0/quartus/libraries/megafunctions/lpm_mux.tdf Line: 86
Info (12128): Elaborating entity "ctrl_interrupciones" for hierarchy "ctrl_interrupciones:inst3"
Info (12128): Elaborating entity "concatenador_entradas" for hierarchy "concatenador_entradas:inst2"
Info (12128): Elaborating entity "mux_display" for hierarchy "mux_display:inst15"
Info (12128): Elaborating entity "decoDisplays" for hierarchy "decoDisplays:inst17"
Info (12128): Elaborating entity "decoDisplays" for hierarchy "decoDisplays:inst22"
Info (12128): Elaborating entity "decoDisplays" for hierarchy "decoDisplays:inst20"
Warning (13046): Tri-state node(s) do not directly drive top-level pin(s)
    Warning (13048): Converted tri-state node feeding "registro_direccion:inst|valor_interno[15]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_direccion.vhd Line: 19
    Warning (13048): Converted tri-state node feeding "registro_direccion:inst|valor_interno[14]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_direccion.vhd Line: 19
    Warning (13048): Converted tri-state node feeding "registro_direccion:inst|valor_interno[13]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_direccion.vhd Line: 19
    Warning (13048): Converted tri-state node feeding "registro_direccion:inst|valor_interno[12]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_direccion.vhd Line: 19
    Warning (13048): Converted tri-state node feeding "registro_direccion:inst|valor_interno[11]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_direccion.vhd Line: 19
    Warning (13048): Converted tri-state node feeding "registro_direccion:inst|valor_interno[10]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_direccion.vhd Line: 19
    Warning (13048): Converted tri-state node feeding "registro_direccion:inst|valor_interno[9]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_direccion.vhd Line: 19
    Warning (13048): Converted tri-state node feeding "registro_direccion:inst|valor_interno[8]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_direccion.vhd Line: 19
    Warning (13048): Converted tri-state node feeding "registro_direccion:inst|valor_interno[7]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_direccion.vhd Line: 19
    Warning (13048): Converted tri-state node feeding "registro_direccion:inst|valor_interno[6]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_direccion.vhd Line: 19
    Warning (13048): Converted tri-state node feeding "registro_direccion:inst|valor_interno[5]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_direccion.vhd Line: 19
    Warning (13048): Converted tri-state node feeding "registro_direccion:inst|valor_interno[4]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_direccion.vhd Line: 19
    Warning (13048): Converted tri-state node feeding "registro_direccion:inst|valor_interno[3]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_direccion.vhd Line: 19
    Warning (13048): Converted tri-state node feeding "registro_direccion:inst|valor_interno[2]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_direccion.vhd Line: 19
    Warning (13048): Converted tri-state node feeding "registro_direccion:inst|valor_interno[1]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_direccion.vhd Line: 19
    Warning (13048): Converted tri-state node feeding "registro_direccion:inst|valor_interno[0]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/registro_direccion.vhd Line: 19
    Warning (13048): Converted tri-state node feeding "Flags:inst5|mux3:inst10|output" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/flags/mux3.vhd Line: 16
    Warning (13048): Converted tri-state node feeding "Flags:inst5|mux3:inst11|output" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/flags/mux3.vhd Line: 16
    Warning (13049): Converted tri-state buffer "acumulador:ACCB|C[0]" feeding internal logic into a wire File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Acumulador/acumulador.vhd Line: 11
    Warning (13049): Converted tri-state buffer "acumulador:ACCB|C[1]" feeding internal logic into a wire File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Acumulador/acumulador.vhd Line: 11
    Warning (13049): Converted tri-state buffer "acumulador:ACCB|C[2]" feeding internal logic into a wire File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Acumulador/acumulador.vhd Line: 11
    Warning (13049): Converted tri-state buffer "acumulador:ACCB|C[3]" feeding internal logic into a wire File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Acumulador/acumulador.vhd Line: 11
    Warning (13049): Converted tri-state buffer "acumulador:ACCB|C[4]" feeding internal logic into a wire File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Acumulador/acumulador.vhd Line: 11
    Warning (13049): Converted tri-state buffer "acumulador:ACCB|C[5]" feeding internal logic into a wire File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Acumulador/acumulador.vhd Line: 11
    Warning (13049): Converted tri-state buffer "acumulador:ACCB|C[6]" feeding internal logic into a wire File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Acumulador/acumulador.vhd Line: 11
    Warning (13049): Converted tri-state buffer "acumulador:ACCB|C[7]" feeding internal logic into a wire File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Acumulador/acumulador.vhd Line: 11
    Warning (13049): Converted tri-state buffer "acumulador:ACCA|C[0]" feeding internal logic into a wire File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Acumulador/acumulador.vhd Line: 11
    Warning (13049): Converted tri-state buffer "acumulador:ACCA|C[1]" feeding internal logic into a wire File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Acumulador/acumulador.vhd Line: 11
    Warning (13049): Converted tri-state buffer "acumulador:ACCA|C[2]" feeding internal logic into a wire File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Acumulador/acumulador.vhd Line: 11
    Warning (13049): Converted tri-state buffer "acumulador:ACCA|C[3]" feeding internal logic into a wire File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Acumulador/acumulador.vhd Line: 11
    Warning (13049): Converted tri-state buffer "acumulador:ACCA|C[4]" feeding internal logic into a wire File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Acumulador/acumulador.vhd Line: 11
    Warning (13049): Converted tri-state buffer "acumulador:ACCA|C[5]" feeding internal logic into a wire File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Acumulador/acumulador.vhd Line: 11
    Warning (13049): Converted tri-state buffer "acumulador:ACCA|C[6]" feeding internal logic into a wire File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Acumulador/acumulador.vhd Line: 11
    Warning (13049): Converted tri-state buffer "acumulador:ACCA|C[7]" feeding internal logic into a wire File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Acumulador/acumulador.vhd Line: 11
    Warning (13048): Converted tri-state node feeding "secuenciador:inst7|busmux:inst5|lpm_mux:$00000|mux_f7c:auto_generated|result_node[11]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/mux_f7c.tdf Line: 29
    Warning (13048): Converted tri-state node feeding "secuenciador:inst7|busmux:inst5|lpm_mux:$00000|mux_f7c:auto_generated|result_node[10]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/mux_f7c.tdf Line: 29
    Warning (13048): Converted tri-state node feeding "secuenciador:inst7|busmux:inst5|lpm_mux:$00000|mux_f7c:auto_generated|result_node[9]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/mux_f7c.tdf Line: 29
    Warning (13048): Converted tri-state node feeding "secuenciador:inst7|busmux:inst5|lpm_mux:$00000|mux_f7c:auto_generated|result_node[8]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/mux_f7c.tdf Line: 29
    Warning (13048): Converted tri-state node feeding "secuenciador:inst7|busmux:inst5|lpm_mux:$00000|mux_f7c:auto_generated|result_node[7]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/mux_f7c.tdf Line: 29
    Warning (13048): Converted tri-state node feeding "secuenciador:inst7|busmux:inst5|lpm_mux:$00000|mux_f7c:auto_generated|result_node[6]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/mux_f7c.tdf Line: 29
    Warning (13048): Converted tri-state node feeding "secuenciador:inst7|busmux:inst5|lpm_mux:$00000|mux_f7c:auto_generated|result_node[5]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/mux_f7c.tdf Line: 29
    Warning (13048): Converted tri-state node feeding "secuenciador:inst7|busmux:inst5|lpm_mux:$00000|mux_f7c:auto_generated|result_node[4]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/mux_f7c.tdf Line: 29
    Warning (13048): Converted tri-state node feeding "secuenciador:inst7|busmux:inst5|lpm_mux:$00000|mux_f7c:auto_generated|result_node[3]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/mux_f7c.tdf Line: 29
    Warning (13048): Converted tri-state node feeding "secuenciador:inst7|busmux:inst5|lpm_mux:$00000|mux_f7c:auto_generated|result_node[2]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/mux_f7c.tdf Line: 29
    Warning (13048): Converted tri-state node feeding "secuenciador:inst7|busmux:inst5|lpm_mux:$00000|mux_f7c:auto_generated|result_node[1]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/mux_f7c.tdf Line: 29
    Warning (13048): Converted tri-state node feeding "secuenciador:inst7|busmux:inst5|lpm_mux:$00000|mux_f7c:auto_generated|result_node[0]" into a selector File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/mux_f7c.tdf Line: 29
Warning (276020): Inferred RAM node "ram:inst6|mem_rtl_0" from synchronous design logic.  Pass-through logic has been added to match the read-during-write behavior of the original design.
Info (276014): Found 1 instances of uninferred RAM logic
    Info (276007): RAM logic "secuenciador:inst7|memory:inst1|mem" is uninferred due to asynchronous read logic File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/memory.vhd Line: 14
Info (19000): Inferred 1 megafunctions from design logic
    Info (276029): Inferred altsyncram megafunction from the following design logic: "ram:inst6|mem_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to DUAL_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 16
        Info (286033): Parameter NUMWORDS_A set to 65536
        Info (286033): Parameter WIDTH_B set to 8
        Info (286033): Parameter WIDTHAD_B set to 16
        Info (286033): Parameter NUMWORDS_B set to 65536
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_REG_B set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_B set to NONE
        Info (286033): Parameter OUTDATA_ACLR_B set to NONE
        Info (286033): Parameter ADDRESS_REG_B set to CLOCK0
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to mem_content.mif
Info (12130): Elaborated megafunction instantiation "ram:inst6|altsyncram:mem_rtl_0"
Info (12133): Instantiated megafunction "ram:inst6|altsyncram:mem_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "DUAL_PORT"
    Info (12134): Parameter "WIDTH_A" = "8"
    Info (12134): Parameter "WIDTHAD_A" = "16"
    Info (12134): Parameter "NUMWORDS_A" = "65536"
    Info (12134): Parameter "WIDTH_B" = "8"
    Info (12134): Parameter "WIDTHAD_B" = "16"
    Info (12134): Parameter "NUMWORDS_B" = "65536"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_REG_B" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_B" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_B" = "NONE"
    Info (12134): Parameter "ADDRESS_REG_B" = "CLOCK0"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "mem_content.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_s3g1.tdf
    Info (12023): Found entity 1: altsyncram_s3g1 File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/altsyncram_s3g1.tdf Line: 33
Info (12021): Found 1 design units, including 1 entities, in source file db/decode_h7a.tdf
    Info (12023): Found entity 1: decode_h7a File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/decode_h7a.tdf Line: 22
Info (12021): Found 1 design units, including 1 entities, in source file db/decode_aj9.tdf
    Info (12023): Found entity 1: decode_aj9 File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/decode_aj9.tdf Line: 22
Info (12021): Found 1 design units, including 1 entities, in source file db/mux_12b.tdf
    Info (12023): Found entity 1: mux_12b File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/db/mux_12b.tdf Line: 22
Warning (13046): Tri-state node(s) do not directly drive top-level pin(s)
    Warning (13047): Converted the fan-out from the tri-state buffer "contador:AUX|R15" to the node "secuenciador:inst7|mux:inst6|lpm_mux:$00001|mux_k7c:auto_generated|_" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Contador/contador.vhd Line: 15
    Warning (13047): Converted the fan-out from the tri-state buffer "contador:AP|R15" to the node "secuenciador:inst7|mux:inst6|lpm_mux:$00001|mux_k7c:auto_generated|_" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Contador/contador.vhd Line: 15
    Warning (13047): Converted the fan-out from the tri-state buffer "contador:AP|R0" to the node "secuenciador:inst7|mux:inst6|lpm_mux:$00001|mux_k7c:auto_generated|_" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Contador/contador.vhd Line: 16
    Warning (13047): Converted the fan-out from the tri-state buffer "contador:AUX|R0" to the node "secuenciador:inst7|mux:inst6|lpm_mux:$00001|mux_k7c:auto_generated|_" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Contador/contador.vhd Line: 16
    Warning (13047): Converted the fan-out from the tri-state buffer "contador_ID:X|R15" to the node "secuenciador:inst7|mux:inst6|lpm_mux:$00001|mux_k7c:auto_generated|_" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Contador/contador_id.vhd Line: 15
    Warning (13047): Converted the fan-out from the tri-state buffer "contador_ID:Y|R0" to the node "secuenciador:inst7|mux:inst6|lpm_mux:$00001|mux_k7c:auto_generated|_" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Contador/contador_id.vhd Line: 16
    Warning (13047): Converted the fan-out from the tri-state buffer "contador_ID:Y|R15" to the node "secuenciador:inst7|mux:inst6|lpm_mux:$00001|mux_k7c:auto_generated|_" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Contador/contador_id.vhd Line: 15
    Warning (13047): Converted the fan-out from the tri-state buffer "contador_ID:X|R0" to the node "secuenciador:inst7|mux:inst6|lpm_mux:$00001|mux_k7c:auto_generated|_" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Contador/contador_id.vhd Line: 16
    Warning (13047): Converted the fan-out from the tri-state buffer "contador:PC|R15" to the node "secuenciador:inst7|mux:inst6|lpm_mux:$00001|mux_k7c:auto_generated|_" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Contador/contador.vhd Line: 15
    Warning (13047): Converted the fan-out from the tri-state buffer "contador:PC|R0" to the node "secuenciador:inst7|mux:inst6|lpm_mux:$00001|mux_k7c:auto_generated|_" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Contador/contador.vhd Line: 16
Warning (13046): Tri-state node(s) do not directly drive top-level pin(s)
    Warning (13047): Converted the fan-out from the tri-state buffer "upa:inst1|Yupa[0]" to the node "registro_instruccion:inst8|instruct_int[0]" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 25
    Warning (13047): Converted the fan-out from the tri-state buffer "upa:inst1|Yupa[1]" to the node "registro_instruccion:inst8|instruct_int[1]" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 25
    Warning (13047): Converted the fan-out from the tri-state buffer "upa:inst1|Yupa[2]" to the node "registro_instruccion:inst8|instruct_int[2]" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 25
    Warning (13047): Converted the fan-out from the tri-state buffer "upa:inst1|Yupa[3]" to the node "registro_instruccion:inst8|instruct_int[3]" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 25
    Warning (13047): Converted the fan-out from the tri-state buffer "upa:inst1|Yupa[4]" to the node "Flags:inst5|registro:inst4|valor_interno" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 25
    Warning (13047): Converted the fan-out from the tri-state buffer "upa:inst1|Yupa[5]" to the node "registro_instruccion:inst8|instruct_int[5]" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 25
    Warning (13047): Converted the fan-out from the tri-state buffer "upa:inst1|Yupa[6]" to the node "Flags:inst5|registro:inst6|valor_interno" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 25
    Warning (13047): Converted the fan-out from the tri-state buffer "upa:inst1|Yupa[7]" to the node "Flags:inst5|registro:inst7|valor_interno" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 25
    Warning (13047): Converted the fan-out from the tri-state buffer "upa:inst1|Yupa2[7]" to the node "upa:inst1|Mux43" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 26
    Warning (13047): Converted the fan-out from the tri-state buffer "upa:inst1|Yupa2[6]" to the node "upa:inst1|Mux42" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 26
    Warning (13047): Converted the fan-out from the tri-state buffer "upa:inst1|Yupa2[5]" to the node "upa:inst1|Mux41" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 26
    Warning (13047): Converted the fan-out from the tri-state buffer "upa:inst1|Yupa2[4]" to the node "upa:inst1|Mux40" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 26
    Warning (13047): Converted the fan-out from the tri-state buffer "upa:inst1|Yupa2[3]" to the node "upa:inst1|Mux39" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 26
    Warning (13047): Converted the fan-out from the tri-state buffer "upa:inst1|Yupa2[2]" to the node "upa:inst1|Mux38" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 26
    Warning (13047): Converted the fan-out from the tri-state buffer "upa:inst1|Yupa2[1]" to the node "upa:inst1|Mux37" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 26
    Warning (13047): Converted the fan-out from the tri-state buffer "upa:inst1|Yupa2[0]" to the node "upa:inst1|Mux36" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 26
    Warning (13047): Converted the fan-out from the tri-state buffer "bufferDataBus:bufferBaja|PortR[7]" to the node "ram:inst6|mem_rtl_0_bypass[47]" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/bufferDataBus.vhd Line: 7
    Warning (13047): Converted the fan-out from the tri-state buffer "bufferDataBus:bufferBaja|PortR[6]" to the node "ram:inst6|mem_rtl_0_bypass[45]" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/bufferDataBus.vhd Line: 7
    Warning (13047): Converted the fan-out from the tri-state buffer "bufferDataBus:bufferBaja|PortR[5]" to the node "ram:inst6|mem_rtl_0_bypass[43]" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/bufferDataBus.vhd Line: 7
    Warning (13047): Converted the fan-out from the tri-state buffer "bufferDataBus:bufferBaja|PortR[4]" to the node "ram:inst6|mem_rtl_0_bypass[41]" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/bufferDataBus.vhd Line: 7
    Warning (13047): Converted the fan-out from the tri-state buffer "bufferDataBus:bufferBaja|PortR[3]" to the node "ram:inst6|mem_rtl_0_bypass[39]" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/bufferDataBus.vhd Line: 7
    Warning (13047): Converted the fan-out from the tri-state buffer "bufferDataBus:bufferBaja|PortR[2]" to the node "ram:inst6|mem_rtl_0_bypass[37]" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/bufferDataBus.vhd Line: 7
    Warning (13047): Converted the fan-out from the tri-state buffer "bufferDataBus:bufferBaja|PortR[1]" to the node "ram:inst6|mem_rtl_0_bypass[35]" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/bufferDataBus.vhd Line: 7
    Warning (13047): Converted the fan-out from the tri-state buffer "bufferDataBus:bufferBaja|PortR[0]" to the node "ram:inst6|mem_rtl_0_bypass[33]" into an OR gate File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/bufferDataBus.vhd Line: 7
Warning (13012): Latch enaY_gen:inst10|temp has unsafe behavior File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/enaY_gen.vhd Line: 31
    Warning (13013): Ports D and ENA on the latch are fed by the same signal secuenciador:inst7|registro_sec:inst2|enaY File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/registro_sec.vhd Line: 26
Warning (13012): Latch upa:inst1|S[7] has unsafe behavior File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
    Warning (13013): Ports D and ENA on the latch are fed by the same signal secuenciador:inst7|registro_sec:inst2|UPA[2] File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/registro_sec.vhd Line: 146
Warning (13012): Latch upa:inst1|R[7] has unsafe behavior File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
    Warning (13013): Ports D and ENA on the latch are fed by the same signal secuenciador:inst7|registro_sec:inst2|UPA[2] File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/registro_sec.vhd Line: 146
Warning (13012): Latch upa:inst1|R[6] has unsafe behavior File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
    Warning (13013): Ports D and ENA on the latch are fed by the same signal secuenciador:inst7|registro_sec:inst2|UPA[2] File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/registro_sec.vhd Line: 146
Warning (13012): Latch upa:inst1|S[6] has unsafe behavior File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
    Warning (13013): Ports D and ENA on the latch are fed by the same signal secuenciador:inst7|registro_sec:inst2|UPA[2] File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/registro_sec.vhd Line: 146
Warning (13012): Latch upa:inst1|R[5] has unsafe behavior File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
    Warning (13013): Ports D and ENA on the latch are fed by the same signal secuenciador:inst7|registro_sec:inst2|UPA[2] File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/registro_sec.vhd Line: 146
Warning (13012): Latch upa:inst1|S[5] has unsafe behavior File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
    Warning (13013): Ports D and ENA on the latch are fed by the same signal secuenciador:inst7|registro_sec:inst2|UPA[2] File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/registro_sec.vhd Line: 146
Warning (13012): Latch upa:inst1|R[4] has unsafe behavior File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
    Warning (13013): Ports D and ENA on the latch are fed by the same signal secuenciador:inst7|registro_sec:inst2|UPA[2] File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/registro_sec.vhd Line: 146
Warning (13012): Latch upa:inst1|S[4] has unsafe behavior File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
    Warning (13013): Ports D and ENA on the latch are fed by the same signal secuenciador:inst7|registro_sec:inst2|UPA[2] File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/registro_sec.vhd Line: 146
Warning (13012): Latch upa:inst1|R[3] has unsafe behavior File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
    Warning (13013): Ports D and ENA on the latch are fed by the same signal secuenciador:inst7|registro_sec:inst2|UPA[2] File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/registro_sec.vhd Line: 146
Warning (13012): Latch upa:inst1|S[3] has unsafe behavior File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
    Warning (13013): Ports D and ENA on the latch are fed by the same signal secuenciador:inst7|registro_sec:inst2|UPA[2] File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/registro_sec.vhd Line: 146
Warning (13012): Latch upa:inst1|R[2] has unsafe behavior File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
    Warning (13013): Ports D and ENA on the latch are fed by the same signal secuenciador:inst7|registro_sec:inst2|UPA[2] File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/registro_sec.vhd Line: 146
Warning (13012): Latch upa:inst1|S[2] has unsafe behavior File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
    Warning (13013): Ports D and ENA on the latch are fed by the same signal secuenciador:inst7|registro_sec:inst2|UPA[2] File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/registro_sec.vhd Line: 146
Warning (13012): Latch upa:inst1|R[1] has unsafe behavior File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
    Warning (13013): Ports D and ENA on the latch are fed by the same signal secuenciador:inst7|registro_sec:inst2|UPA[2] File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/registro_sec.vhd Line: 146
Warning (13012): Latch upa:inst1|S[1] has unsafe behavior File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
    Warning (13013): Ports D and ENA on the latch are fed by the same signal secuenciador:inst7|registro_sec:inst2|UPA[2] File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/registro_sec.vhd Line: 146
Warning (13012): Latch upa:inst1|R[0] has unsafe behavior File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
    Warning (13013): Ports D and ENA on the latch are fed by the same signal secuenciador:inst7|registro_sec:inst2|UPA[2] File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/registro_sec.vhd Line: 146
Warning (13012): Latch upa:inst1|S[0] has unsafe behavior File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/UPA/upa.vhd Line: 53
    Warning (13013): Ports D and ENA on the latch are fed by the same signal secuenciador:inst7|registro_sec:inst2|UPA[2] File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Secuenciador/registro_sec.vhd Line: 146
Info (13000): Registers with preset signals will power-up high File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Interrupciones/ctrl_interrupciones.vhd Line: 24
Info (13003): DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "led9" is stuck at GND
    Warning (13410): Pin "led8" is stuck at GND
    Warning (13410): Pin "led7" is stuck at GND
    Warning (13410): Pin "led6" is stuck at GND
    Warning (13410): Pin "led5" is stuck at GND
    Warning (13410): Pin "led4" is stuck at GND
    Warning (13410): Pin "led3" is stuck at GND
    Warning (13410): Pin "led2" is stuck at GND
    Warning (13410): Pin "led1" is stuck at GND
    Warning (13410): Pin "O0[7]" is stuck at VCC
    Warning (13410): Pin "O1[7]" is stuck at VCC
    Warning (13410): Pin "O2[7]" is stuck at VCC
    Warning (13410): Pin "O3[7]" is stuck at VCC
    Warning (13410): Pin "O4[7]" is stuck at VCC
    Warning (13410): Pin "O5[7]" is stuck at VCC
Info (286030): Timing-Driven Synthesis is running
Critical Warning (18061): Ignored Power-Up Level option on the following registers
    Critical Warning (18010): Register ctrl_interrupciones:inst3|IRQ_flag will power up to High File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Interrupciones/ctrl_interrupciones.vhd Line: 23
    Critical Warning (18010): Register ctrl_interrupciones:inst3|XIRQ_flag will power up to High File: C:/Users/braul/Desktop/BRAU 16GB/00 Trabajos Universidad 10mo semestre/Arquitectura de Computadoras/Proyecto Final/ProyectoFinal-Tarjeta/Interrupciones/ctrl_interrupciones.vhd Line: 24
Info (17049): 4 registers lost all their fanouts during netlist optimizations.
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 2794 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 8 input pins
    Info (21059): Implemented 255 output pins
    Info (21061): Implemented 2467 logic cells
    Info (21064): Implemented 64 RAM segments
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 143 warnings
    Info: Peak virtual memory: 4873 megabytes
    Info: Processing ended: Sat May 30 03:23:45 2020
    Info: Elapsed time: 00:00:47
    Info: Total CPU time (on all processors): 00:01:13


