Readme

This project includes one main systemverilog file "LLC_13.sv", "my_pkg.sv". The test tracefiles and Simulation modes are passed via runtime switch.


#######################################################################################################################################################################################

Command to compile and simulate in QuestaSim

    ---> vlog -sv <file_name.sv>
    ---> vsim work.<module_name> +FILE_NAME=<trace_file.txt> +MODE=<normal or silent>


######################################################################################################################################################################################



