# Verilog语言规范



一般对于一个module来说：**input 都用wire类型；output都用reg类型。**





读取文本文件中的指令到inst_mem中。

```verilog
	reg[`InstBus]  inst_mem[0:`InstMemNum-1];

	initial $readmemh ( "inst_rom.data", inst_mem );
```







test_bench模板

调用其他模块时，需要给该模块的实例命名。

```verilog
`timescale 1ns/1ps

module openmips_min_sopc_tb();

  reg     CLOCK_50;
  reg     rst;
  
       
  initial begin
    CLOCK_50 = 1'b0;
    forever #10 CLOCK_50 = ~CLOCK_50;
  end
      
  initial begin
    rst = `RstEnable;
    #195 rst= `RstDisable;
    #1000 $stop;
  end
       
  openmips_min_sopc  openmips_min_sopc0(
		.clk(CLOCK_50),
		.rst(rst)	
	);

endmodule
```





寄存器、指令存储器：

```verilog
    reg [15:0] regis[0:7];
    //定义了一个 含有8个长度为16的寄存器
    
    reg[`InstBus]  inst_mem[0:`InstMemNum-1];
	//定义了一个 含有InstMenNum个长度为InstBus的寄存器
```





## 注意事项

顶层文件需要有output



test_bench 中引用 模块时，需要给与一个新的变量名；



rst 一般是按下为1‘b1



