// Generated by CIRCT firtool-1.62.1
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

module HuanCun(
  input          clock,
  input          reset,
  output         auto_ctrl_unit_int_out_0,
  output         auto_ctrl_unit_ctl_in_a_ready,
  input          auto_ctrl_unit_ctl_in_a_valid,
  input  [3:0]   auto_ctrl_unit_ctl_in_a_bits_opcode,
  input  [1:0]   auto_ctrl_unit_ctl_in_a_bits_size,
  input  [2:0]   auto_ctrl_unit_ctl_in_a_bits_source,
  input  [29:0]  auto_ctrl_unit_ctl_in_a_bits_address,
  input  [7:0]   auto_ctrl_unit_ctl_in_a_bits_mask,
  input  [63:0]  auto_ctrl_unit_ctl_in_a_bits_data,
  input          auto_ctrl_unit_ctl_in_d_ready,
  output         auto_ctrl_unit_ctl_in_d_valid,
  output [3:0]   auto_ctrl_unit_ctl_in_d_bits_opcode,
  output [1:0]   auto_ctrl_unit_ctl_in_d_bits_size,
  output [2:0]   auto_ctrl_unit_ctl_in_d_bits_source,
  output [63:0]  auto_ctrl_unit_ctl_in_d_bits_data,
  output         auto_tpmeta_send_out_valid,
  output [5:0]   auto_tpmeta_send_out_bits_hartid,
  output [41:0]  auto_tpmeta_send_out_bits_rawData_0,
  output [41:0]  auto_tpmeta_send_out_bits_rawData_1,
  output [41:0]  auto_tpmeta_send_out_bits_rawData_2,
  output         auto_tpmeta_recv_in_ready,
  input          auto_tpmeta_recv_in_valid,
  input  [5:0]   auto_tpmeta_recv_in_bits_hartid,
  input  [31:0]  auto_tpmeta_recv_in_bits_set,
  input  [3:0]   auto_tpmeta_recv_in_bits_way,
  input          auto_tpmeta_recv_in_bits_wmode,
  input  [41:0]  auto_tpmeta_recv_in_bits_rawData_0,
  input  [41:0]  auto_tpmeta_recv_in_bits_rawData_1,
  input  [41:0]  auto_tpmeta_recv_in_bits_rawData_2,
  input  [63:0]  auto_pf_recv_in_addr,
  input          auto_pf_recv_in_addr_valid,
  output         auto_in_a_ready,
  input          auto_in_a_valid,
  input  [3:0]   auto_in_a_bits_opcode,
  input  [2:0]   auto_in_a_bits_param,
  input  [2:0]   auto_in_a_bits_size,
  input  [10:0]  auto_in_a_bits_source,
  input  [47:0]  auto_in_a_bits_address,
  input  [3:0]   auto_in_a_bits_user_reqSource,
  input  [31:0]  auto_in_a_bits_mask,
  input  [255:0] auto_in_a_bits_data,
  input          auto_in_a_bits_corrupt,
  input          auto_in_b_ready,
  output         auto_in_b_valid,
  output [1:0]   auto_in_b_bits_param,
  output [47:0]  auto_in_b_bits_address,
  output [255:0] auto_in_b_bits_data,
  output         auto_in_c_ready,
  input          auto_in_c_valid,
  input  [2:0]   auto_in_c_bits_opcode,
  input  [2:0]   auto_in_c_bits_param,
  input  [2:0]   auto_in_c_bits_size,
  input  [10:0]  auto_in_c_bits_source,
  input  [47:0]  auto_in_c_bits_address,
  input          auto_in_c_bits_echo_blockisdirty,
  input  [255:0] auto_in_c_bits_data,
  input          auto_in_d_ready,
  output         auto_in_d_valid,
  output [3:0]   auto_in_d_bits_opcode,
  output [1:0]   auto_in_d_bits_param,
  output [2:0]   auto_in_d_bits_size,
  output [10:0]  auto_in_d_bits_source,
  output [3:0]   auto_in_d_bits_sink,
  output         auto_in_d_bits_denied,
  output         auto_in_d_bits_echo_blockisdirty,
  output [255:0] auto_in_d_bits_data,
  output         auto_in_d_bits_corrupt,
  input          auto_in_e_valid,
  input  [3:0]   auto_in_e_bits_sink,
  input          auto_out_a_ready,
  output         auto_out_a_valid,
  output [3:0]   auto_out_a_bits_opcode,
  output [2:0]   auto_out_a_bits_param,
  output [2:0]   auto_out_a_bits_size,
  output [3:0]   auto_out_a_bits_source,
  output [47:0]  auto_out_a_bits_address,
  output [31:0]  auto_out_a_bits_mask,
  output [255:0] auto_out_a_bits_data,
  output         auto_out_a_bits_corrupt,
  input          auto_out_c_ready,
  output         auto_out_c_valid,
  output [2:0]   auto_out_c_bits_opcode,
  output [2:0]   auto_out_c_bits_size,
  output [3:0]   auto_out_c_bits_source,
  output [47:0]  auto_out_c_bits_address,
  output [255:0] auto_out_c_bits_data,
  output         auto_out_c_bits_corrupt,
  output         auto_out_d_ready,
  input          auto_out_d_valid,
  input  [3:0]   auto_out_d_bits_opcode,
  input  [1:0]   auto_out_d_bits_param,
  input  [2:0]   auto_out_d_bits_size,
  input  [3:0]   auto_out_d_bits_source,
  input  [2:0]   auto_out_d_bits_sink,
  input          auto_out_d_bits_denied,
  input  [255:0] auto_out_d_bits_data,
  input          auto_out_d_bits_corrupt,
  output         auto_out_e_valid,
  output [2:0]   auto_out_e_bits_sink,
  output         io_l3Miss
);

  wire        _arb_1_io_in_0_ready;
  wire        _arb_1_io_out_valid;
  wire [7:0]  _arb_1_io_out_bits_cmd;
  wire [63:0] _arb_1_io_out_bits_data_0;
  wire [63:0] _arb_1_io_out_bits_data_1;
  wire [63:0] _arb_1_io_out_bits_data_2;
  wire [63:0] _arb_1_io_out_bits_data_3;
  wire [63:0] _arb_1_io_out_bits_data_4;
  wire [63:0] _arb_1_io_out_bits_data_5;
  wire [63:0] _arb_1_io_out_bits_data_6;
  wire [63:0] _arb_1_io_out_bits_data_7;
  wire        _ctl_resps_resp_buffer_0_io_in_ready;
  wire        _ctl_resps_resp_buffer_0_io_out_valid;
  wire [7:0]  _ctl_resps_resp_buffer_0_io_out_bits_cmd;
  wire [63:0] _ctl_resps_resp_buffer_0_io_out_bits_data_0;
  wire [63:0] _ctl_resps_resp_buffer_0_io_out_bits_data_1;
  wire [63:0] _ctl_resps_resp_buffer_0_io_out_bits_data_2;
  wire [63:0] _ctl_resps_resp_buffer_0_io_out_bits_data_3;
  wire [63:0] _ctl_resps_resp_buffer_0_io_out_bits_data_4;
  wire [63:0] _ctl_resps_resp_buffer_0_io_out_bits_data_5;
  wire [63:0] _ctl_resps_resp_buffer_0_io_out_bits_data_6;
  wire [63:0] _ctl_resps_resp_buffer_0_io_out_bits_data_7;
  wire        _ctl_reqs_req_buffer_0_io_in_ready;
  wire        _ctl_reqs_req_buffer_0_io_out_valid;
  wire [7:0]  _ctl_reqs_req_buffer_0_io_out_bits_cmd;
  wire [63:0] _ctl_reqs_req_buffer_0_io_out_bits_data_0;
  wire [63:0] _ctl_reqs_req_buffer_0_io_out_bits_data_1;
  wire [63:0] _ctl_reqs_req_buffer_0_io_out_bits_data_2;
  wire [63:0] _ctl_reqs_req_buffer_0_io_out_bits_data_3;
  wire [63:0] _ctl_reqs_req_buffer_0_io_out_bits_data_4;
  wire [63:0] _ctl_reqs_req_buffer_0_io_out_bits_data_5;
  wire [63:0] _ctl_reqs_req_buffer_0_io_out_bits_data_6;
  wire [63:0] _ctl_reqs_req_buffer_0_io_out_bits_data_7;
  wire [63:0] _ctl_reqs_req_buffer_0_io_out_bits_set;
  wire [63:0] _ctl_reqs_req_buffer_0_io_out_bits_tag;
  wire [63:0] _ctl_reqs_req_buffer_0_io_out_bits_way;
  wire [63:0] _ctl_reqs_req_buffer_0_io_out_bits_dir;
  wire        _slices_ecc_ecc_buffer_0_io_out_valid;
  wire [7:0]  _slices_ecc_ecc_buffer_0_io_out_bits_errCode;
  wire [63:0] _slices_ecc_ecc_buffer_0_io_out_bits_addr;
  wire        _ecc_arb_io_in_0_ready;
  wire        _ecc_arb_io_out_valid;
  wire [7:0]  _ecc_arb_io_out_bits_errCode;
  wire [63:0] _ecc_arb_io_out_bits_addr;
  wire        _resp_pipeline_io_in_ready;
  wire        _resp_pipeline_io_out_valid;
  wire        _train_pipeline_io_in_ready;
  wire        _train_pipeline_io_out_valid;
  wire        _slices_0_io_prefetch_train_valid;
  wire        _slices_0_io_prefetch_req_ready;
  wire        _slices_0_io_prefetch_resp_valid;
  wire        _slices_0_io_ctl_req_ready;
  wire        _slices_0_io_ctl_resp_valid;
  wire [7:0]  _slices_0_io_ctl_resp_bits_cmd;
  wire [63:0] _slices_0_io_ctl_resp_bits_data_0;
  wire [63:0] _slices_0_io_ctl_resp_bits_data_1;
  wire [63:0] _slices_0_io_ctl_resp_bits_data_2;
  wire [63:0] _slices_0_io_ctl_resp_bits_data_3;
  wire [63:0] _slices_0_io_ctl_resp_bits_data_4;
  wire [63:0] _slices_0_io_ctl_resp_bits_data_5;
  wire [63:0] _slices_0_io_ctl_resp_bits_data_6;
  wire [63:0] _slices_0_io_ctl_resp_bits_data_7;
  wire        _slices_0_io_ctl_ecc_valid;
  wire [7:0]  _slices_0_io_ctl_ecc_bits_errCode;
  wire [63:0] _slices_0_io_ctl_ecc_bits_addr;
  wire        _slices_0_io_l3Miss;
  wire        _rst_resetSync_o_reset;
  wire        _arb_io_out_valid;
  wire [5:0]  _arb_io_out_bits_hartid;
  wire [31:0] _arb_io_out_bits_set;
  wire [3:0]  _arb_io_out_bits_way;
  wire        _arb_io_out_bits_wmode;
  wire [41:0] _arb_io_out_bits_rawData_0;
  wire [41:0] _arb_io_out_bits_rawData_1;
  wire [41:0] _arb_io_out_bits_rawData_2;
  wire        _prefetch_resp_arb_io_in_0_ready;
  wire        _prefetch_train_arb_io_in_0_ready;
  wire        _prefetcher_io_req_valid;
  wire [30:0] _prefetcher_io_req_bits_tag;
  wire [10:0] _prefetcher_io_req_bits_set;
  wire        _prefetcher_io_req_bits_needT;
  wire [10:0] _prefetcher_io_req_bits_source;
  wire [3:0]  _prefetcher_io_req_bits_pfSource;
  wire        _ctrl_unit_io_req_valid;
  wire [7:0]  _ctrl_unit_io_req_bits_cmd;
  wire [63:0] _ctrl_unit_io_req_bits_data_0;
  wire [63:0] _ctrl_unit_io_req_bits_data_1;
  wire [63:0] _ctrl_unit_io_req_bits_data_2;
  wire [63:0] _ctrl_unit_io_req_bits_data_3;
  wire [63:0] _ctrl_unit_io_req_bits_data_4;
  wire [63:0] _ctrl_unit_io_req_bits_data_5;
  wire [63:0] _ctrl_unit_io_req_bits_data_6;
  wire [63:0] _ctrl_unit_io_req_bits_data_7;
  wire [63:0] _ctrl_unit_io_req_bits_set;
  wire [63:0] _ctrl_unit_io_req_bits_tag;
  wire [63:0] _ctrl_unit_io_req_bits_way;
  wire [63:0] _ctrl_unit_io_req_bits_dir;
  wire        _ctrl_unit_io_resp_ready;
  wire        _ctrl_unit_io_ecc_ready;
  reg         io_l3Miss_REG;
  always @(posedge clock)
    io_l3Miss_REG <= _slices_0_io_l3Miss;
  `ifdef ENABLE_INITIAL_REG_
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM[0:0];
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        _RANDOM[/*Zero width*/ 1'b0] = `RANDOM;
        io_l3Miss_REG = _RANDOM[/*Zero width*/ 1'b0][0];
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  CtrlUnit_1 ctrl_unit (
    .clock                      (clock),
    .reset                      (reset),
    .auto_int_out_0             (auto_ctrl_unit_int_out_0),
    .auto_ctl_in_a_ready        (auto_ctrl_unit_ctl_in_a_ready),
    .auto_ctl_in_a_valid        (auto_ctrl_unit_ctl_in_a_valid),
    .auto_ctl_in_a_bits_opcode  (auto_ctrl_unit_ctl_in_a_bits_opcode),
    .auto_ctl_in_a_bits_size    (auto_ctrl_unit_ctl_in_a_bits_size),
    .auto_ctl_in_a_bits_source  (auto_ctrl_unit_ctl_in_a_bits_source),
    .auto_ctl_in_a_bits_address (auto_ctrl_unit_ctl_in_a_bits_address),
    .auto_ctl_in_a_bits_mask    (auto_ctrl_unit_ctl_in_a_bits_mask),
    .auto_ctl_in_a_bits_data    (auto_ctrl_unit_ctl_in_a_bits_data),
    .auto_ctl_in_d_ready        (auto_ctrl_unit_ctl_in_d_ready),
    .auto_ctl_in_d_valid        (auto_ctrl_unit_ctl_in_d_valid),
    .auto_ctl_in_d_bits_opcode  (auto_ctrl_unit_ctl_in_d_bits_opcode),
    .auto_ctl_in_d_bits_size    (auto_ctrl_unit_ctl_in_d_bits_size),
    .auto_ctl_in_d_bits_source  (auto_ctrl_unit_ctl_in_d_bits_source),
    .auto_ctl_in_d_bits_data    (auto_ctrl_unit_ctl_in_d_bits_data),
    .io_req_ready               (_ctl_reqs_req_buffer_0_io_in_ready),
    .io_req_valid               (_ctrl_unit_io_req_valid),
    .io_req_bits_cmd            (_ctrl_unit_io_req_bits_cmd),
    .io_req_bits_data_0         (_ctrl_unit_io_req_bits_data_0),
    .io_req_bits_data_1         (_ctrl_unit_io_req_bits_data_1),
    .io_req_bits_data_2         (_ctrl_unit_io_req_bits_data_2),
    .io_req_bits_data_3         (_ctrl_unit_io_req_bits_data_3),
    .io_req_bits_data_4         (_ctrl_unit_io_req_bits_data_4),
    .io_req_bits_data_5         (_ctrl_unit_io_req_bits_data_5),
    .io_req_bits_data_6         (_ctrl_unit_io_req_bits_data_6),
    .io_req_bits_data_7         (_ctrl_unit_io_req_bits_data_7),
    .io_req_bits_set            (_ctrl_unit_io_req_bits_set),
    .io_req_bits_tag            (_ctrl_unit_io_req_bits_tag),
    .io_req_bits_way            (_ctrl_unit_io_req_bits_way),
    .io_req_bits_dir            (_ctrl_unit_io_req_bits_dir),
    .io_resp_ready              (_ctrl_unit_io_resp_ready),
    .io_resp_valid              (_arb_1_io_out_valid),
    .io_resp_bits_cmd           (_arb_1_io_out_bits_cmd),
    .io_resp_bits_data_0        (_arb_1_io_out_bits_data_0),
    .io_resp_bits_data_1        (_arb_1_io_out_bits_data_1),
    .io_resp_bits_data_2        (_arb_1_io_out_bits_data_2),
    .io_resp_bits_data_3        (_arb_1_io_out_bits_data_3),
    .io_resp_bits_data_4        (_arb_1_io_out_bits_data_4),
    .io_resp_bits_data_5        (_arb_1_io_out_bits_data_5),
    .io_resp_bits_data_6        (_arb_1_io_out_bits_data_6),
    .io_resp_bits_data_7        (_arb_1_io_out_bits_data_7),
    .io_ecc_ready               (_ctrl_unit_io_ecc_ready),
    .io_ecc_valid               (_ecc_arb_io_out_valid),
    .io_ecc_bits_errCode        (_ecc_arb_io_out_bits_errCode),
    .io_ecc_bits_addr           (_ecc_arb_io_out_bits_addr)
  );
  Prefetcher_1 prefetcher (
    .clock                (clock),
    .reset                (reset),
    .io_req_ready         (_slices_0_io_prefetch_req_ready),
    .io_req_valid         (_prefetcher_io_req_valid),
    .io_req_bits_tag      (_prefetcher_io_req_bits_tag),
    .io_req_bits_set      (_prefetcher_io_req_bits_set),
    .io_req_bits_needT    (_prefetcher_io_req_bits_needT),
    .io_req_bits_source   (_prefetcher_io_req_bits_source),
    .io_req_bits_pfSource (_prefetcher_io_req_bits_pfSource),
    .io_recv_addr_valid   (auto_pf_recv_in_addr_valid),
    .io_recv_addr_bits    (auto_pf_recv_in_addr)
  );
  TPmeta tpmeta (
    .clock                  (clock),
    .reset                  (reset),
    .io_req_valid           (_arb_io_out_valid),
    .io_req_bits_hartid     (_arb_io_out_bits_hartid),
    .io_req_bits_set        (_arb_io_out_bits_set),
    .io_req_bits_way        (_arb_io_out_bits_way),
    .io_req_bits_wmode      (_arb_io_out_bits_wmode),
    .io_req_bits_rawData_0  (_arb_io_out_bits_rawData_0),
    .io_req_bits_rawData_1  (_arb_io_out_bits_rawData_1),
    .io_req_bits_rawData_2  (_arb_io_out_bits_rawData_2),
    .io_resp_valid          (auto_tpmeta_send_out_valid),
    .io_resp_bits_hartid    (auto_tpmeta_send_out_bits_hartid),
    .io_resp_bits_rawData_0 (auto_tpmeta_send_out_bits_rawData_0),
    .io_resp_bits_rawData_1 (auto_tpmeta_send_out_bits_rawData_1),
    .io_resp_bits_rawData_2 (auto_tpmeta_send_out_bits_rawData_2)
  );
  FastArbiter_23 prefetch_train_arb (
    .io_in_0_ready (_prefetch_train_arb_io_in_0_ready),
    .io_in_0_valid (_train_pipeline_io_out_valid)
  );
  FastArbiter_24 prefetch_resp_arb (
    .io_in_0_ready (_prefetch_resp_arb_io_in_0_ready),
    .io_in_0_valid (_resp_pipeline_io_out_valid)
  );
  FastArbiter_25 arb (
    .io_in_0_ready          (auto_tpmeta_recv_in_ready),
    .io_in_0_valid          (auto_tpmeta_recv_in_valid),
    .io_in_0_bits_hartid    (auto_tpmeta_recv_in_bits_hartid),
    .io_in_0_bits_set       (auto_tpmeta_recv_in_bits_set),
    .io_in_0_bits_way       (auto_tpmeta_recv_in_bits_way),
    .io_in_0_bits_wmode     (auto_tpmeta_recv_in_bits_wmode),
    .io_in_0_bits_rawData_0 (auto_tpmeta_recv_in_bits_rawData_0),
    .io_in_0_bits_rawData_1 (auto_tpmeta_recv_in_bits_rawData_1),
    .io_in_0_bits_rawData_2 (auto_tpmeta_recv_in_bits_rawData_2),
    .io_out_valid           (_arb_io_out_valid),
    .io_out_bits_hartid     (_arb_io_out_bits_hartid),
    .io_out_bits_set        (_arb_io_out_bits_set),
    .io_out_bits_way        (_arb_io_out_bits_way),
    .io_out_bits_wmode      (_arb_io_out_bits_wmode),
    .io_out_bits_rawData_0  (_arb_io_out_bits_rawData_0),
    .io_out_bits_rawData_1  (_arb_io_out_bits_rawData_1),
    .io_out_bits_rawData_2  (_arb_io_out_bits_rawData_2)
  );
  ResetGen rst_resetSync (
    .clock   (clock),
    .reset   (reset),
    .o_reset (_rst_resetSync_o_reset)
  );
  Slice_4 slices_0 (
    .clock                          (clock),
    .reset                          (_rst_resetSync_o_reset),
    .io_in_a_ready                  (auto_in_a_ready),
    .io_in_a_valid                  (auto_in_a_valid),
    .io_in_a_bits_opcode            (auto_in_a_bits_opcode),
    .io_in_a_bits_param             (auto_in_a_bits_param),
    .io_in_a_bits_size              (auto_in_a_bits_size),
    .io_in_a_bits_source            (auto_in_a_bits_source),
    .io_in_a_bits_address           (auto_in_a_bits_address),
    .io_in_a_bits_user_reqSource    (auto_in_a_bits_user_reqSource),
    .io_in_a_bits_mask              (auto_in_a_bits_mask),
    .io_in_a_bits_data              (auto_in_a_bits_data),
    .io_in_a_bits_corrupt           (auto_in_a_bits_corrupt),
    .io_in_b_ready                  (auto_in_b_ready),
    .io_in_b_valid                  (auto_in_b_valid),
    .io_in_b_bits_param             (auto_in_b_bits_param),
    .io_in_b_bits_address           (auto_in_b_bits_address),
    .io_in_b_bits_data              (auto_in_b_bits_data),
    .io_in_c_ready                  (auto_in_c_ready),
    .io_in_c_valid                  (auto_in_c_valid),
    .io_in_c_bits_opcode            (auto_in_c_bits_opcode),
    .io_in_c_bits_param             (auto_in_c_bits_param),
    .io_in_c_bits_size              (auto_in_c_bits_size),
    .io_in_c_bits_source            (auto_in_c_bits_source),
    .io_in_c_bits_address           (auto_in_c_bits_address),
    .io_in_c_bits_echo_blockisdirty (auto_in_c_bits_echo_blockisdirty),
    .io_in_c_bits_data              (auto_in_c_bits_data),
    .io_in_d_ready                  (auto_in_d_ready),
    .io_in_d_valid                  (auto_in_d_valid),
    .io_in_d_bits_opcode            (auto_in_d_bits_opcode),
    .io_in_d_bits_param             (auto_in_d_bits_param),
    .io_in_d_bits_size              (auto_in_d_bits_size),
    .io_in_d_bits_source            (auto_in_d_bits_source),
    .io_in_d_bits_sink              (auto_in_d_bits_sink),
    .io_in_d_bits_denied            (auto_in_d_bits_denied),
    .io_in_d_bits_echo_blockisdirty (auto_in_d_bits_echo_blockisdirty),
    .io_in_d_bits_data              (auto_in_d_bits_data),
    .io_in_d_bits_corrupt           (auto_in_d_bits_corrupt),
    .io_in_e_valid                  (auto_in_e_valid),
    .io_in_e_bits_sink              (auto_in_e_bits_sink),
    .io_out_a_ready                 (auto_out_a_ready),
    .io_out_a_valid                 (auto_out_a_valid),
    .io_out_a_bits_opcode           (auto_out_a_bits_opcode),
    .io_out_a_bits_param            (auto_out_a_bits_param),
    .io_out_a_bits_size             (auto_out_a_bits_size),
    .io_out_a_bits_source           (auto_out_a_bits_source),
    .io_out_a_bits_address          (auto_out_a_bits_address),
    .io_out_a_bits_mask             (auto_out_a_bits_mask),
    .io_out_a_bits_data             (auto_out_a_bits_data),
    .io_out_a_bits_corrupt          (auto_out_a_bits_corrupt),
    .io_out_c_ready                 (auto_out_c_ready),
    .io_out_c_valid                 (auto_out_c_valid),
    .io_out_c_bits_opcode           (auto_out_c_bits_opcode),
    .io_out_c_bits_size             (auto_out_c_bits_size),
    .io_out_c_bits_source           (auto_out_c_bits_source),
    .io_out_c_bits_address          (auto_out_c_bits_address),
    .io_out_c_bits_data             (auto_out_c_bits_data),
    .io_out_c_bits_corrupt          (auto_out_c_bits_corrupt),
    .io_out_d_ready                 (auto_out_d_ready),
    .io_out_d_valid                 (auto_out_d_valid),
    .io_out_d_bits_opcode           (auto_out_d_bits_opcode),
    .io_out_d_bits_param            (auto_out_d_bits_param),
    .io_out_d_bits_size             (auto_out_d_bits_size),
    .io_out_d_bits_source           (auto_out_d_bits_source),
    .io_out_d_bits_sink             (auto_out_d_bits_sink),
    .io_out_d_bits_denied           (auto_out_d_bits_denied),
    .io_out_d_bits_data             (auto_out_d_bits_data),
    .io_out_d_bits_corrupt          (auto_out_d_bits_corrupt),
    .io_out_e_valid                 (auto_out_e_valid),
    .io_out_e_bits_sink             (auto_out_e_bits_sink),
    .io_prefetch_train_ready        (_train_pipeline_io_in_ready),
    .io_prefetch_train_valid        (_slices_0_io_prefetch_train_valid),
    .io_prefetch_req_ready          (_slices_0_io_prefetch_req_ready),
    .io_prefetch_req_valid          (_prefetcher_io_req_valid),
    .io_prefetch_req_bits_tag       (_prefetcher_io_req_bits_tag),
    .io_prefetch_req_bits_set       (_prefetcher_io_req_bits_set),
    .io_prefetch_req_bits_needT     (_prefetcher_io_req_bits_needT),
    .io_prefetch_req_bits_source    (_prefetcher_io_req_bits_source),
    .io_prefetch_req_bits_pfSource  (_prefetcher_io_req_bits_pfSource),
    .io_prefetch_resp_ready         (_resp_pipeline_io_in_ready),
    .io_prefetch_resp_valid         (_slices_0_io_prefetch_resp_valid),
    .io_ctl_req_ready               (_slices_0_io_ctl_req_ready),
    .io_ctl_req_valid               (_ctl_reqs_req_buffer_0_io_out_valid),
    .io_ctl_req_bits_cmd            (_ctl_reqs_req_buffer_0_io_out_bits_cmd),
    .io_ctl_req_bits_data_0         (_ctl_reqs_req_buffer_0_io_out_bits_data_0),
    .io_ctl_req_bits_data_1         (_ctl_reqs_req_buffer_0_io_out_bits_data_1),
    .io_ctl_req_bits_data_2         (_ctl_reqs_req_buffer_0_io_out_bits_data_2),
    .io_ctl_req_bits_data_3         (_ctl_reqs_req_buffer_0_io_out_bits_data_3),
    .io_ctl_req_bits_data_4         (_ctl_reqs_req_buffer_0_io_out_bits_data_4),
    .io_ctl_req_bits_data_5         (_ctl_reqs_req_buffer_0_io_out_bits_data_5),
    .io_ctl_req_bits_data_6         (_ctl_reqs_req_buffer_0_io_out_bits_data_6),
    .io_ctl_req_bits_data_7         (_ctl_reqs_req_buffer_0_io_out_bits_data_7),
    .io_ctl_req_bits_set            (_ctl_reqs_req_buffer_0_io_out_bits_set),
    .io_ctl_req_bits_tag            (_ctl_reqs_req_buffer_0_io_out_bits_tag),
    .io_ctl_req_bits_way            (_ctl_reqs_req_buffer_0_io_out_bits_way),
    .io_ctl_req_bits_dir            (_ctl_reqs_req_buffer_0_io_out_bits_dir),
    .io_ctl_resp_ready              (_ctl_resps_resp_buffer_0_io_in_ready),
    .io_ctl_resp_valid              (_slices_0_io_ctl_resp_valid),
    .io_ctl_resp_bits_cmd           (_slices_0_io_ctl_resp_bits_cmd),
    .io_ctl_resp_bits_data_0        (_slices_0_io_ctl_resp_bits_data_0),
    .io_ctl_resp_bits_data_1        (_slices_0_io_ctl_resp_bits_data_1),
    .io_ctl_resp_bits_data_2        (_slices_0_io_ctl_resp_bits_data_2),
    .io_ctl_resp_bits_data_3        (_slices_0_io_ctl_resp_bits_data_3),
    .io_ctl_resp_bits_data_4        (_slices_0_io_ctl_resp_bits_data_4),
    .io_ctl_resp_bits_data_5        (_slices_0_io_ctl_resp_bits_data_5),
    .io_ctl_resp_bits_data_6        (_slices_0_io_ctl_resp_bits_data_6),
    .io_ctl_resp_bits_data_7        (_slices_0_io_ctl_resp_bits_data_7),
    .io_ctl_ecc_valid               (_slices_0_io_ctl_ecc_valid),
    .io_ctl_ecc_bits_errCode        (_slices_0_io_ctl_ecc_bits_errCode),
    .io_ctl_ecc_bits_addr           (_slices_0_io_ctl_ecc_bits_addr),
    .io_l3Miss                      (_slices_0_io_l3Miss)
  );
  Pipeline_19 train_pipeline (
    .clock        (clock),
    .reset        (reset),
    .io_in_ready  (_train_pipeline_io_in_ready),
    .io_in_valid  (_slices_0_io_prefetch_train_valid),
    .io_out_ready (_prefetch_train_arb_io_in_0_ready),
    .io_out_valid (_train_pipeline_io_out_valid)
  );
  Pipeline_20 resp_pipeline (
    .clock        (clock),
    .reset        (reset),
    .io_in_ready  (_resp_pipeline_io_in_ready),
    .io_in_valid  (_slices_0_io_prefetch_resp_valid),
    .io_out_ready (_prefetch_resp_arb_io_in_0_ready),
    .io_out_valid (_resp_pipeline_io_out_valid)
  );
  Arbiter1_EccInfo ecc_arb (
    .io_in_0_ready        (_ecc_arb_io_in_0_ready),
    .io_in_0_valid        (_slices_ecc_ecc_buffer_0_io_out_valid),
    .io_in_0_bits_errCode (_slices_ecc_ecc_buffer_0_io_out_bits_errCode),
    .io_in_0_bits_addr    (_slices_ecc_ecc_buffer_0_io_out_bits_addr),
    .io_out_ready         (_ctrl_unit_io_ecc_ready),
    .io_out_valid         (_ecc_arb_io_out_valid),
    .io_out_bits_errCode  (_ecc_arb_io_out_bits_errCode),
    .io_out_bits_addr     (_ecc_arb_io_out_bits_addr)
  );
  Pipeline_21 slices_ecc_ecc_buffer_0 (
    .clock               (clock),
    .reset               (reset),
    .io_in_valid         (_slices_0_io_ctl_ecc_valid),
    .io_in_bits_errCode  (_slices_0_io_ctl_ecc_bits_errCode),
    .io_in_bits_addr     (_slices_0_io_ctl_ecc_bits_addr),
    .io_out_ready        (_ecc_arb_io_in_0_ready),
    .io_out_valid        (_slices_ecc_ecc_buffer_0_io_out_valid),
    .io_out_bits_errCode (_slices_ecc_ecc_buffer_0_io_out_bits_errCode),
    .io_out_bits_addr    (_slices_ecc_ecc_buffer_0_io_out_bits_addr)
  );
  Pipeline_22 ctl_reqs_req_buffer_0 (
    .clock              (clock),
    .reset              (reset),
    .io_in_ready        (_ctl_reqs_req_buffer_0_io_in_ready),
    .io_in_valid        (_ctrl_unit_io_req_valid),
    .io_in_bits_cmd     (_ctrl_unit_io_req_bits_cmd),
    .io_in_bits_data_0  (_ctrl_unit_io_req_bits_data_0),
    .io_in_bits_data_1  (_ctrl_unit_io_req_bits_data_1),
    .io_in_bits_data_2  (_ctrl_unit_io_req_bits_data_2),
    .io_in_bits_data_3  (_ctrl_unit_io_req_bits_data_3),
    .io_in_bits_data_4  (_ctrl_unit_io_req_bits_data_4),
    .io_in_bits_data_5  (_ctrl_unit_io_req_bits_data_5),
    .io_in_bits_data_6  (_ctrl_unit_io_req_bits_data_6),
    .io_in_bits_data_7  (_ctrl_unit_io_req_bits_data_7),
    .io_in_bits_set     (_ctrl_unit_io_req_bits_set),
    .io_in_bits_tag     (_ctrl_unit_io_req_bits_tag),
    .io_in_bits_way     (_ctrl_unit_io_req_bits_way),
    .io_in_bits_dir     (_ctrl_unit_io_req_bits_dir),
    .io_out_ready       (_slices_0_io_ctl_req_ready),
    .io_out_valid       (_ctl_reqs_req_buffer_0_io_out_valid),
    .io_out_bits_cmd    (_ctl_reqs_req_buffer_0_io_out_bits_cmd),
    .io_out_bits_data_0 (_ctl_reqs_req_buffer_0_io_out_bits_data_0),
    .io_out_bits_data_1 (_ctl_reqs_req_buffer_0_io_out_bits_data_1),
    .io_out_bits_data_2 (_ctl_reqs_req_buffer_0_io_out_bits_data_2),
    .io_out_bits_data_3 (_ctl_reqs_req_buffer_0_io_out_bits_data_3),
    .io_out_bits_data_4 (_ctl_reqs_req_buffer_0_io_out_bits_data_4),
    .io_out_bits_data_5 (_ctl_reqs_req_buffer_0_io_out_bits_data_5),
    .io_out_bits_data_6 (_ctl_reqs_req_buffer_0_io_out_bits_data_6),
    .io_out_bits_data_7 (_ctl_reqs_req_buffer_0_io_out_bits_data_7),
    .io_out_bits_set    (_ctl_reqs_req_buffer_0_io_out_bits_set),
    .io_out_bits_tag    (_ctl_reqs_req_buffer_0_io_out_bits_tag),
    .io_out_bits_way    (_ctl_reqs_req_buffer_0_io_out_bits_way),
    .io_out_bits_dir    (_ctl_reqs_req_buffer_0_io_out_bits_dir)
  );
  Pipeline_23 ctl_resps_resp_buffer_0 (
    .clock              (clock),
    .reset              (reset),
    .io_in_ready        (_ctl_resps_resp_buffer_0_io_in_ready),
    .io_in_valid        (_slices_0_io_ctl_resp_valid),
    .io_in_bits_cmd     (_slices_0_io_ctl_resp_bits_cmd),
    .io_in_bits_data_0  (_slices_0_io_ctl_resp_bits_data_0),
    .io_in_bits_data_1  (_slices_0_io_ctl_resp_bits_data_1),
    .io_in_bits_data_2  (_slices_0_io_ctl_resp_bits_data_2),
    .io_in_bits_data_3  (_slices_0_io_ctl_resp_bits_data_3),
    .io_in_bits_data_4  (_slices_0_io_ctl_resp_bits_data_4),
    .io_in_bits_data_5  (_slices_0_io_ctl_resp_bits_data_5),
    .io_in_bits_data_6  (_slices_0_io_ctl_resp_bits_data_6),
    .io_in_bits_data_7  (_slices_0_io_ctl_resp_bits_data_7),
    .io_out_ready       (_arb_1_io_in_0_ready),
    .io_out_valid       (_ctl_resps_resp_buffer_0_io_out_valid),
    .io_out_bits_cmd    (_ctl_resps_resp_buffer_0_io_out_bits_cmd),
    .io_out_bits_data_0 (_ctl_resps_resp_buffer_0_io_out_bits_data_0),
    .io_out_bits_data_1 (_ctl_resps_resp_buffer_0_io_out_bits_data_1),
    .io_out_bits_data_2 (_ctl_resps_resp_buffer_0_io_out_bits_data_2),
    .io_out_bits_data_3 (_ctl_resps_resp_buffer_0_io_out_bits_data_3),
    .io_out_bits_data_4 (_ctl_resps_resp_buffer_0_io_out_bits_data_4),
    .io_out_bits_data_5 (_ctl_resps_resp_buffer_0_io_out_bits_data_5),
    .io_out_bits_data_6 (_ctl_resps_resp_buffer_0_io_out_bits_data_6),
    .io_out_bits_data_7 (_ctl_resps_resp_buffer_0_io_out_bits_data_7)
  );
  Arbiter1_CtrlResp arb_1 (
    .io_in_0_ready       (_arb_1_io_in_0_ready),
    .io_in_0_valid       (_ctl_resps_resp_buffer_0_io_out_valid),
    .io_in_0_bits_cmd    (_ctl_resps_resp_buffer_0_io_out_bits_cmd),
    .io_in_0_bits_data_0 (_ctl_resps_resp_buffer_0_io_out_bits_data_0),
    .io_in_0_bits_data_1 (_ctl_resps_resp_buffer_0_io_out_bits_data_1),
    .io_in_0_bits_data_2 (_ctl_resps_resp_buffer_0_io_out_bits_data_2),
    .io_in_0_bits_data_3 (_ctl_resps_resp_buffer_0_io_out_bits_data_3),
    .io_in_0_bits_data_4 (_ctl_resps_resp_buffer_0_io_out_bits_data_4),
    .io_in_0_bits_data_5 (_ctl_resps_resp_buffer_0_io_out_bits_data_5),
    .io_in_0_bits_data_6 (_ctl_resps_resp_buffer_0_io_out_bits_data_6),
    .io_in_0_bits_data_7 (_ctl_resps_resp_buffer_0_io_out_bits_data_7),
    .io_out_ready        (_ctrl_unit_io_resp_ready),
    .io_out_valid        (_arb_1_io_out_valid),
    .io_out_bits_cmd     (_arb_1_io_out_bits_cmd),
    .io_out_bits_data_0  (_arb_1_io_out_bits_data_0),
    .io_out_bits_data_1  (_arb_1_io_out_bits_data_1),
    .io_out_bits_data_2  (_arb_1_io_out_bits_data_2),
    .io_out_bits_data_3  (_arb_1_io_out_bits_data_3),
    .io_out_bits_data_4  (_arb_1_io_out_bits_data_4),
    .io_out_bits_data_5  (_arb_1_io_out_bits_data_5),
    .io_out_bits_data_6  (_arb_1_io_out_bits_data_6),
    .io_out_bits_data_7  (_arb_1_io_out_bits_data_7)
  );
  assign io_l3Miss = io_l3Miss_REG;
endmodule

