`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2023/03/31 23:46:40
// Design Name: 
// Module Name: tp_tb
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////

//module tb;
//    reg clk;
//    reg reset;
//    reg inst_en;
//    reg [31:0] inst_addr;
//    reg [31:0] data_in;
//    reg data_out_en;
//    reg [31:0] data_addr;
//    reg [31:0] inst;

//    toplevel dut (
//        .clk(clk),
//        .reset(reset),
//        .inst_1(inst),
//        .inst_en_1(inst_en)
//        // .data_in(data_in),
//        // .data_out_en(data_out_en),
//        // .data_addr(data_addr),
//        // .data_out(data_out)
//    );

//    initial begin
//        clk = 0;
//        reset = 1;
//        inst_en = 0;
//        inst_addr = 0;
//        data_in = 0;
//        data_out_en = 0;
//        data_addr = 0;
//        #10 reset = 0;
//    end

//    always #20 clk = ~clk;  //产生时钟信号

//    initial begin
//        inst = 32'b01000010000100000000100000;
//    end

//endmodule


