-sverilog
+incdir+$DICE_HOME/rtl/cgra_core/cgra_subsystem/alu_generator/output

$DICE_HOME/rtl/cgra_core/cgra_subsystem/alu_generator/output/dice_alu_pkg.sv
$DICE_HOME/rtl/cgra_core/cgra_subsystem/alu_generator/output/dice_alu_dpi.c
$DICE_HOME/rtl/cgra_core/cgra_subsystem/alu_generator/output/dice_alu.sv

$DICE_HOME/rtl/cgra_core/cgra_subsystem/router_generator/output/dice_2_1_router.sv
$DICE_HOME/rtl/cgra_core/cgra_subsystem/router_generator/output/dice_2_32_router.sv

$DICE_HOME/rtl/cgra_core/cgra_subsystem/dice_cgra_subsystem.sv
$DICE_HOME/rtl/cgra_core/cgra_subsystem/dice_cgra_tid_sr.sv
$DICE_HOME/rtl/cgra_core/cgra_subsystem/dice_cgra.sv
$DICE_HOME/rtl/cgra_core/cgra_subsystem/dice_gprf_ctrl.sv
$DICE_HOME/rtl/cgra_core/cgra_subsystem/dice_pe.sv
$DICE_HOME/rtl/cgra_core/cgra_subsystem/dice_pred_rf_ctrl.sv
$DICE_HOME/rtl/cgra_core/cgra_subsystem/dice_register_file.sv
$DICE_HOME/rtl/cgra_core/cgra_subsystem/dice_rf_address_converter.sv
$DICE_HOME/rtl/cgra_core/cgra_subsystem/dice_special_reg.sv
$DICE_HOME/rtl/cgra_core/cgra_subsystem/dice_tile.sv
$DICE_HOME/rtl/cgra_core/cgra_subsystem/latency_io.sv
$DICE_HOME/rtl/cgra_core/cgra_subsystem/latency_pipe.sv
$DICE_HOME/rtl/cgra_core/cgra_subsystem/simple_ram.sv

$DICE_HOME/tb/cgra_core/cgra_subsys/naive_dispatcher.sv
$DICE_HOME/tb/cgra_core/cgra_subsys/tb_dice_cgra_systolic_array.sv
