// module fsm(

//     input logic btnc, btnd, btnr,btnl,btnu,
//     input logic [15:0] sw,
//     output wire [3:0] state



// );


//     always_ff @(posedge clk_in) begin

//         if(reset_in) begin
            
//         end else begin

//             if(sw[])




            



//         end


        
        
//     end


// endmodule