TimeQuest Timing Analyzer report for GR8RAM
Sun Apr 18 03:45:27 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'C25M'
 12. Setup: 'PHI0'
 13. Hold: 'PHI0'
 14. Hold: 'C25M'
 15. Recovery: 'C25M'
 16. Removal: 'C25M'
 17. Minimum Pulse Width: 'C25M'
 18. Minimum Pulse Width: 'PHI0'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Output Enable Times
 26. Minimum Output Enable Times
 27. Output Disable Times
 28. Minimum Output Disable Times
 29. Setup Transfers
 30. Hold Transfers
 31. Recovery Transfers
 32. Removal Transfers
 33. Report TCCS
 34. Report RSKM
 35. Unconstrained Paths
 36. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; GR8RAM                                                            ;
; Device Family      ; MAX II                                                            ;
; Device Name        ; EPM240T100C5                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Slow Model                                                        ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; C25M       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { C25M } ;
; PHI0       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PHI0 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 98.64 MHz ; 98.64 MHz       ; C25M       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Setup Summary                  ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; C25M  ; -9.691 ; -732.295      ;
; PHI0  ; -1.358 ; -1.358        ;
+-------+--------+---------------+


+-------------------------------+
; Hold Summary                  ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; PHI0  ; 1.092 ; 0.000         ;
; C25M  ; 1.418 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Recovery Summary               ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; C25M  ; -5.009 ; -150.270      ;
+-------+--------+---------------+


+-------------------------------+
; Removal Summary               ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; C25M  ; 5.455 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; C25M  ; -2.289 ; -2.289        ;
; PHI0  ; -2.289 ; -2.289        ;
+-------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup: 'C25M'                                                                                                  ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -9.691 ; nWEr           ; nRCS~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 7.582      ;
; -9.602 ; RAMSpecSELr    ; RCKE~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 7.493      ;
; -9.597 ; ROMSpecSELr    ; nRCS~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 7.488      ;
; -9.555 ; RAMSpecSELr    ; SA[1]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 7.446      ;
; -9.510 ; RAMSpecSELr    ; SA[3]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 7.401      ;
; -9.406 ; RAMSpecSELr    ; nRCS~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 7.297      ;
; -9.356 ; ROMSpecSELr    ; RCKE~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 7.247      ;
; -9.306 ; nWEr           ; RCKE~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 7.197      ;
; -9.286 ; RAMSpecSELr    ; SA[4]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 7.177      ;
; -9.276 ; RAMSpecSELr    ; SA[8]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 7.167      ;
; -9.273 ; RAMSpecSELr    ; SA[6]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 7.164      ;
; -9.138 ; IS.state_bit_2 ; SA[1]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.805      ;
; -9.127 ; RAMSpecSELr    ; SA[5]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 7.018      ;
; -9.058 ; RAMSpecSELr    ; SA[0]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.949      ;
; -9.055 ; RAMSpecSELr    ; SA[2]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.946      ;
; -9.001 ; IS.state_bit_2 ; RCKE~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.668      ;
; -8.979 ; REGEN          ; RDD[0]         ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.646      ;
; -8.978 ; IS.state_bit_2 ; SA[2]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.645      ;
; -8.930 ; REGEN          ; RDD[2]         ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.597      ;
; -8.929 ; IS.state_bit_1 ; SA[1]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.596      ;
; -8.891 ; IS.state_bit_2 ; SA[0]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.558      ;
; -8.865 ; RAMSpecSELr    ; SA[7]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.756      ;
; -8.835 ; LS[10]         ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.502      ;
; -8.807 ; nWEr           ; Addr[0]        ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.698      ;
; -8.807 ; nWEr           ; Addr[1]        ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.698      ;
; -8.807 ; nWEr           ; Addr[2]        ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.698      ;
; -8.807 ; nWEr           ; Addr[3]        ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.698      ;
; -8.807 ; nWEr           ; Addr[4]        ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.698      ;
; -8.807 ; nWEr           ; Addr[5]        ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.698      ;
; -8.807 ; nWEr           ; Addr[6]        ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.698      ;
; -8.807 ; nWEr           ; Addr[7]        ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.698      ;
; -8.794 ; nWEr           ; Addr[10]       ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.685      ;
; -8.794 ; nWEr           ; Addr[11]       ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.685      ;
; -8.794 ; nWEr           ; Addr[12]       ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.685      ;
; -8.794 ; nWEr           ; Addr[13]       ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.685      ;
; -8.794 ; nWEr           ; Addr[14]       ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.685      ;
; -8.794 ; nWEr           ; Addr[15]       ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.685      ;
; -8.794 ; nWEr           ; Addr[8]        ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.685      ;
; -8.794 ; nWEr           ; Addr[9]        ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.685      ;
; -8.792 ; IS.state_bit_1 ; RCKE~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.459      ;
; -8.786 ; nWEr           ; SDOE           ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.677      ;
; -8.769 ; IS.state_bit_1 ; SA[2]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.436      ;
; -8.682 ; PS[0]          ; SA[3]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.349      ;
; -8.682 ; IS.state_bit_1 ; SA[0]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.349      ;
; -8.681 ; IS.state_bit_1 ; nRCS~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.348      ;
; -8.677 ; LS[8]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.344      ;
; -8.618 ; PS[3]          ; SA[3]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.285      ;
; -8.593 ; REGEN          ; RDD[1]         ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.260      ;
; -8.581 ; REGEN          ; RDD[3]         ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.248      ;
; -8.535 ; IS.state_bit_2 ; nRCS~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.202      ;
; -8.497 ; nWEr           ; Addr[23]       ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.388      ;
; -8.497 ; nWEr           ; Addr[16]       ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.388      ;
; -8.497 ; nWEr           ; Addr[17]       ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.388      ;
; -8.497 ; nWEr           ; Addr[18]       ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.388      ;
; -8.497 ; nWEr           ; Addr[19]       ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.388      ;
; -8.497 ; nWEr           ; Addr[20]       ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.388      ;
; -8.497 ; nWEr           ; Addr[21]       ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.388      ;
; -8.497 ; nWEr           ; Addr[22]       ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.388      ;
; -8.487 ; LS[11]         ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.154      ;
; -8.458 ; PS[0]          ; SA[4]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.125      ;
; -8.448 ; PS[0]          ; SA[8]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.115      ;
; -8.445 ; PS[0]          ; SA[6]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.112      ;
; -8.417 ; IS.state_bit_0 ; SA[1]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.084      ;
; -8.405 ; PS[1]          ; SA[1]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.072      ;
; -8.394 ; PS[3]          ; SA[4]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.061      ;
; -8.390 ; LS[7]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.057      ;
; -8.384 ; PS[3]          ; SA[8]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.051      ;
; -8.381 ; PS[3]          ; SA[6]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.048      ;
; -8.375 ; IS.state_bit_1 ; SA[3]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.042      ;
; -8.338 ; LS[10]         ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.005      ;
; -8.321 ; LS[1]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.988      ;
; -8.316 ; IS.state_bit_2 ; SA[6]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.983      ;
; -8.299 ; PS[0]          ; SA[5]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.966      ;
; -8.280 ; IS.state_bit_0 ; RCKE~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.947      ;
; -8.280 ; LS[13]         ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.947      ;
; -8.279 ; PS[1]          ; RCKE~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.946      ;
; -8.259 ; PS[1]          ; SA[2]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.926      ;
; -8.257 ; IS.state_bit_0 ; SA[2]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.924      ;
; -8.254 ; LS[2]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.921      ;
; -8.244 ; IS.state_bit_2 ; SA[3]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.911      ;
; -8.235 ; PS[3]          ; SA[5]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.902      ;
; -8.230 ; PS[0]          ; SA[0]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.897      ;
; -8.227 ; PS[0]          ; SA[2]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.894      ;
; -8.204 ; LS[4]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.871      ;
; -8.197 ; PS[0]          ; SA[1]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.864      ;
; -8.180 ; LS[8]          ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.847      ;
; -8.172 ; PS[1]          ; SA[0]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.839      ;
; -8.170 ; IS.state_bit_0 ; SA[0]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.837      ;
; -8.166 ; PS[3]          ; SA[0]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.833      ;
; -8.163 ; PS[3]          ; SA[2]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.830      ;
; -8.156 ; RAMSpecSELr    ; SDOE           ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.047      ;
; -8.151 ; IS.state_bit_1 ; SA[4]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.818      ;
; -8.146 ; IS.state_bit_2 ; SA[7]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.813      ;
; -8.146 ; LS[6]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.813      ;
; -8.145 ; IS.state_bit_2 ; SA[5]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.812      ;
; -8.145 ; RAMSpecSELr    ; SBA[0]~reg0    ; PHI0         ; C25M        ; 1.000        ; -2.776     ; 6.036      ;
; -8.141 ; IS.state_bit_1 ; SA[8]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.808      ;
; -8.139 ; LS[12]         ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.806      ;
; -8.138 ; LS[9]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.805      ;
; -8.138 ; IS.state_bit_1 ; SA[6]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.805      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Setup: 'PHI0'                                                                                          ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -1.358 ; Addr[22]  ; RAMSpecSELr ; C25M         ; PHI0        ; 1.000        ; 2.776      ; 4.801      ;
; -1.201 ; Addr[23]  ; RAMSpecSELr ; C25M         ; PHI0        ; 1.000        ; 2.776      ; 4.644      ;
; -1.057 ; Addr[20]  ; RAMSpecSELr ; C25M         ; PHI0        ; 1.000        ; 2.776      ; 4.500      ;
; -1.022 ; Addr[21]  ; RAMSpecSELr ; C25M         ; PHI0        ; 1.000        ; 2.776      ; 4.465      ;
; -0.977 ; REGEN     ; RAMSpecSELr ; C25M         ; PHI0        ; 1.000        ; 2.776      ; 4.420      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Hold: 'PHI0'                                                                                          ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 1.092 ; Addr[23]  ; RAMSpecSELr ; C25M         ; PHI0        ; 0.000        ; 2.776      ; 4.089      ;
; 1.423 ; REGEN     ; RAMSpecSELr ; C25M         ; PHI0        ; 0.000        ; 2.776      ; 4.420      ;
; 1.468 ; Addr[21]  ; RAMSpecSELr ; C25M         ; PHI0        ; 0.000        ; 2.776      ; 4.465      ;
; 1.503 ; Addr[20]  ; RAMSpecSELr ; C25M         ; PHI0        ; 0.000        ; 2.776      ; 4.500      ;
; 1.804 ; Addr[22]  ; RAMSpecSELr ; C25M         ; PHI0        ; 0.000        ; 2.776      ; 4.801      ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold: 'C25M'                                                                                                  ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 1.418 ; PHI0r1         ; PHI0r2         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.639      ;
; 1.537 ; PHI0           ; PHI0r1         ; PHI0         ; C25M        ; 0.000        ; 3.458      ; 5.216      ;
; 1.899 ; Bank           ; Bank           ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.120      ;
; 1.929 ; Addr[7]        ; AddrIncM       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.150      ;
; 1.939 ; Addr[15]       ; AddrIncH       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.160      ;
; 1.946 ; REGEN          ; REGEN          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.167      ;
; 1.956 ; PS[2]          ; PS[0]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.177      ;
; 1.986 ; IS.state_bit_2 ; IS.state_bit_0 ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.207      ;
; 2.037 ; PHI0           ; PHI0r1         ; PHI0         ; C25M        ; -0.500       ; 3.458      ; 5.216      ;
; 2.048 ; LS[13]         ; LS[13]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.269      ;
; 2.116 ; LS[7]          ; LS[7]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.337      ;
; 2.117 ; Addr[10]       ; Addr[10]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; Addr[17]       ; Addr[17]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; Addr[18]       ; Addr[18]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; Addr[9]        ; Addr[9]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.124 ; Addr[0]        ; Addr[0]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.345      ;
; 2.125 ; Addr[16]       ; Addr[16]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.346      ;
; 2.127 ; LS[6]          ; LS[6]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.348      ;
; 2.132 ; Addr[8]        ; Addr[8]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.353      ;
; 2.134 ; Addr[1]        ; Addr[1]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.355      ;
; 2.135 ; Addr[2]        ; Addr[2]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.356      ;
; 2.137 ; Addr[7]        ; Addr[7]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.358      ;
; 2.143 ; LS[8]          ; LS[8]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.364      ;
; 2.145 ; Addr[15]       ; Addr[15]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.366      ;
; 2.145 ; LS[9]          ; LS[9]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.366      ;
; 2.146 ; LS[0]          ; LS[0]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.367      ;
; 2.151 ; PS[0]          ; PS[0]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.372      ;
; 2.151 ; LS[4]          ; LS[4]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.372      ;
; 2.159 ; PS[2]          ; PS[2]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.380      ;
; 2.180 ; IS.state_bit_0 ; IS.state_bit_0 ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.401      ;
; 2.212 ; Addr[19]       ; Addr[19]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.433      ;
; 2.222 ; Addr[11]       ; Addr[11]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.443      ;
; 2.222 ; Addr[3]        ; Addr[3]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.443      ;
; 2.223 ; nRESout~reg0   ; nRESout~reg0   ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.444      ;
; 2.229 ; IOROMEN        ; IOROMEN        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.450      ;
; 2.229 ; LS[12]         ; LS[12]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.450      ;
; 2.230 ; Addr[13]       ; Addr[13]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.451      ;
; 2.230 ; Addr[5]        ; Addr[5]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.451      ;
; 2.231 ; Addr[12]       ; Addr[12]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; Addr[4]        ; Addr[4]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; Addr[14]       ; Addr[14]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; Addr[6]        ; Addr[6]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; Addr[20]       ; Addr[20]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.241 ; LS[11]         ; LS[11]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.462      ;
; 2.251 ; LS[2]          ; LS[2]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.472      ;
; 2.252 ; LS[1]          ; LS[1]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.473      ;
; 2.253 ; LS[10]         ; LS[10]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.474      ;
; 2.259 ; LS[5]          ; LS[5]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.480      ;
; 2.260 ; PS[3]          ; PS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.481      ;
; 2.295 ; PS[0]          ; WRD[7]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.516      ;
; 2.403 ; PS[0]          ; PS[2]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.624      ;
; 2.509 ; PS[0]          ; FCKout         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.730      ;
; 2.535 ; LS[0]          ; LS[1]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.756      ;
; 2.536 ; Addr[22]       ; Addr[22]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.757      ;
; 2.549 ; LS[3]          ; LS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.770      ;
; 2.700 ; Addr[21]       ; Addr[21]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.921      ;
; 2.725 ; IS.state_bit_1 ; IS.state_bit_2 ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.946      ;
; 2.730 ; IS.state_bit_1 ; IS.state_bit_0 ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.951      ;
; 2.892 ; IS.state_bit_2 ; nRESout~reg0   ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.113      ;
; 2.909 ; PS[2]          ; PS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.130      ;
; 2.948 ; LS[7]          ; LS[8]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.169      ;
; 2.949 ; Addr[9]        ; Addr[10]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; Addr[10]       ; Addr[11]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; Addr[17]       ; Addr[18]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; Addr[18]       ; Addr[19]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.956 ; Addr[0]        ; Addr[1]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.177      ;
; 2.957 ; Addr[16]       ; Addr[17]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.178      ;
; 2.958 ; IS.state_bit_2 ; FCKOE          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.179      ;
; 2.963 ; IS.state_bit_2 ; FCS            ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.184      ;
; 2.964 ; Addr[8]        ; Addr[9]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.185      ;
; 2.966 ; Addr[1]        ; Addr[2]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.187      ;
; 2.967 ; Addr[2]        ; Addr[3]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.188      ;
; 2.975 ; LS[8]          ; LS[9]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.196      ;
; 2.977 ; LS[9]          ; LS[10]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.198      ;
; 2.978 ; Addr[2]        ; RDD[2]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.199      ;
; 2.982 ; REGEN          ; Bank           ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.203      ;
; 2.983 ; LS[4]          ; LS[5]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.204      ;
; 3.059 ; LS[7]          ; LS[9]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.280      ;
; 3.060 ; Addr[10]       ; Addr[12]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; Addr[18]       ; Addr[20]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; Addr[9]        ; Addr[11]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; Addr[17]       ; Addr[19]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.281      ;
; 3.067 ; Addr[0]        ; Addr[2]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.288      ;
; 3.068 ; PHI0r1         ; PS[0]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.289      ;
; 3.068 ; Addr[16]       ; Addr[18]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.289      ;
; 3.075 ; Addr[8]        ; Addr[10]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.296      ;
; 3.077 ; Addr[1]        ; Addr[3]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.298      ;
; 3.078 ; Addr[2]        ; Addr[4]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.299      ;
; 3.086 ; LS[8]          ; LS[10]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.307      ;
; 3.088 ; LS[9]          ; LS[11]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.309      ;
; 3.089 ; Addr[0]        ; DQMH~reg0      ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.310      ;
; 3.094 ; LS[4]          ; LS[6]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.315      ;
; 3.095 ; Addr[0]        ; DQML~reg0      ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.316      ;
; 3.113 ; Addr[2]        ; SA[1]~reg0     ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.334      ;
; 3.152 ; Addr[19]       ; Addr[20]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.373      ;
; 3.162 ; Addr[11]       ; Addr[12]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.383      ;
; 3.162 ; Addr[3]        ; Addr[4]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.383      ;
; 3.169 ; LS[12]         ; LS[13]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.390      ;
; 3.170 ; Addr[13]       ; Addr[14]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.391      ;
; 3.170 ; Addr[5]        ; Addr[6]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.391      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Recovery: 'C25M'                                                                                    ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -5.009 ; nRESr     ; IOROMEN  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Addr[0]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Addr[23] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Addr[10] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Addr[1]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Addr[11] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Addr[2]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Addr[12] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Bank     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Addr[3]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Addr[13] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Addr[4]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Addr[14] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Addr[5]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Addr[15] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Addr[6]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Addr[16] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Addr[7]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Addr[17] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Addr[8]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Addr[18] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Addr[9]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Addr[19] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Addr[20] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Addr[21] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; Addr[22] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; REGEN    ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; AddrIncH ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; AddrIncM ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
; -5.009 ; nRESr     ; AddrIncL ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.676      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Removal: 'C25M'                                                                                    ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 5.455 ; nRESr     ; IOROMEN  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Addr[0]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Addr[23] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Addr[10] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Addr[1]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Addr[11] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Addr[2]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Addr[12] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Bank     ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Addr[3]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Addr[13] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Addr[4]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Addr[14] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Addr[5]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Addr[15] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Addr[6]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Addr[16] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Addr[7]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Addr[17] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Addr[8]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Addr[18] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Addr[9]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Addr[19] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Addr[20] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Addr[21] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; Addr[22] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; REGEN    ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; AddrIncH ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; AddrIncM ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
; 5.455 ; nRESr     ; AddrIncL ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.676      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'C25M'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; C25M  ; Rise       ; C25M           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; AddrIncH       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; AddrIncH       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; AddrIncL       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; AddrIncL       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; AddrIncM       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; AddrIncM       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[0]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[0]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[10]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[10]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[11]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[11]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[12]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[12]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[13]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[13]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[14]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[14]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[15]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[15]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[16]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[16]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[17]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[17]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[18]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[18]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[19]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[19]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[1]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[1]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[20]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[20]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[21]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[21]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[22]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[22]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[23]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[23]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[2]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[2]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[3]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[3]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[4]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[4]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[5]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[5]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[6]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[6]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[7]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[7]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[8]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[8]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[9]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[9]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Bank           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Bank           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; DQMH~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; DQMH~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; DQML~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; DQML~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; FCKOE          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; FCKOE          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; FCKout         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; FCKout         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; FCS            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; FCS            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IOROMEN        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IOROMEN        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IS.state_bit_0 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IS.state_bit_0 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IS.state_bit_1 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IS.state_bit_1 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IS.state_bit_2 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IS.state_bit_2 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[0]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[0]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[10]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[10]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[11]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[11]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[12]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[12]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[13]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[13]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[1]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[1]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[2]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[2]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[3]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[3]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[4]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[4]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[5]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[5]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[6]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[6]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[7]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[7]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[8]          ;
+--------+--------------+----------------+------------------+-------+------------+----------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'PHI0'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; PHI0  ; Rise       ; PHI0            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI0  ; Rise       ; RAMSpecSELr     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI0  ; Rise       ; RAMSpecSELr     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI0  ; Rise       ; ROMSpecSELr     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI0  ; Rise       ; ROMSpecSELr     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI0  ; Rise       ; nWEr            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI0  ; Rise       ; nWEr            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI0  ; Rise       ; PHI0|combout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI0  ; Rise       ; PHI0|combout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI0  ; Rise       ; RAMSpecSELr|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI0  ; Rise       ; RAMSpecSELr|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI0  ; Rise       ; ROMSpecSELr|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI0  ; Rise       ; ROMSpecSELr|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI0  ; Rise       ; nWEr|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI0  ; Rise       ; nWEr|clk        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MISO      ; C25M       ; 3.207  ; 3.207  ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 4.773  ; 4.773  ; Rise       ; C25M            ;
; PHI0      ; C25M       ; 2.091  ; 2.091  ; Rise       ; C25M            ;
; RA[*]     ; C25M       ; 15.448 ; 15.448 ; Rise       ; C25M            ;
;  RA[0]    ; C25M       ; 8.995  ; 8.995  ; Rise       ; C25M            ;
;  RA[1]    ; C25M       ; 9.363  ; 9.363  ; Rise       ; C25M            ;
;  RA[2]    ; C25M       ; 10.605 ; 10.605 ; Rise       ; C25M            ;
;  RA[3]    ; C25M       ; 12.017 ; 12.017 ; Rise       ; C25M            ;
;  RA[4]    ; C25M       ; 9.957  ; 9.957  ; Rise       ; C25M            ;
;  RA[5]    ; C25M       ; 7.815  ; 7.815  ; Rise       ; C25M            ;
;  RA[6]    ; C25M       ; 8.525  ; 8.525  ; Rise       ; C25M            ;
;  RA[7]    ; C25M       ; 12.425 ; 12.425 ; Rise       ; C25M            ;
;  RA[8]    ; C25M       ; 15.042 ; 15.042 ; Rise       ; C25M            ;
;  RA[9]    ; C25M       ; 14.757 ; 14.757 ; Rise       ; C25M            ;
;  RA[10]   ; C25M       ; 13.247 ; 13.247 ; Rise       ; C25M            ;
;  RA[11]   ; C25M       ; 14.731 ; 14.731 ; Rise       ; C25M            ;
;  RA[12]   ; C25M       ; 15.345 ; 15.345 ; Rise       ; C25M            ;
;  RA[13]   ; C25M       ; 14.789 ; 14.789 ; Rise       ; C25M            ;
;  RA[14]   ; C25M       ; 15.448 ; 15.448 ; Rise       ; C25M            ;
;  RA[15]   ; C25M       ; 14.916 ; 14.916 ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 4.859  ; 4.859  ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 3.485  ; 3.485  ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 3.672  ; 3.672  ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 4.859  ; 4.859  ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 3.853  ; 3.853  ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 4.312  ; 4.312  ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 3.181  ; 3.181  ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 4.216  ; 4.216  ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 4.228  ; 4.228  ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 6.673  ; 6.673  ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 3.461  ; 3.461  ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 3.140  ; 3.140  ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 6.673  ; 6.673  ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 4.786  ; 4.786  ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 3.431  ; 3.431  ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 3.118  ; 3.118  ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 3.112  ; 3.112  ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 3.792  ; 3.792  ; Rise       ; C25M            ;
; SetFW[*]  ; C25M       ; 10.023 ; 10.023 ; Rise       ; C25M            ;
;  SetFW[0] ; C25M       ; 10.023 ; 10.023 ; Rise       ; C25M            ;
;  SetFW[1] ; C25M       ; 9.330  ; 9.330  ; Rise       ; C25M            ;
; nDEVSEL   ; C25M       ; 9.087  ; 9.087  ; Rise       ; C25M            ;
; nIOSEL    ; C25M       ; 3.410  ; 3.410  ; Rise       ; C25M            ;
; nIOSTRB   ; C25M       ; 7.724  ; 7.724  ; Rise       ; C25M            ;
; nRES      ; C25M       ; 3.263  ; 3.263  ; Rise       ; C25M            ;
; RA[*]     ; PHI0       ; 7.446  ; 7.446  ; Rise       ; PHI0            ;
;  RA[0]    ; PHI0       ; 0.649  ; 0.649  ; Rise       ; PHI0            ;
;  RA[1]    ; PHI0       ; 4.217  ; 4.217  ; Rise       ; PHI0            ;
;  RA[2]    ; PHI0       ; 2.603  ; 2.603  ; Rise       ; PHI0            ;
;  RA[3]    ; PHI0       ; 4.015  ; 4.015  ; Rise       ; PHI0            ;
;  RA[7]    ; PHI0       ; 4.423  ; 4.423  ; Rise       ; PHI0            ;
;  RA[8]    ; PHI0       ; 7.040  ; 7.040  ; Rise       ; PHI0            ;
;  RA[9]    ; PHI0       ; 6.755  ; 6.755  ; Rise       ; PHI0            ;
;  RA[10]   ; PHI0       ; 5.245  ; 5.245  ; Rise       ; PHI0            ;
;  RA[11]   ; PHI0       ; 6.729  ; 6.729  ; Rise       ; PHI0            ;
;  RA[12]   ; PHI0       ; 7.343  ; 7.343  ; Rise       ; PHI0            ;
;  RA[13]   ; PHI0       ; 6.787  ; 6.787  ; Rise       ; PHI0            ;
;  RA[14]   ; PHI0       ; 7.446  ; 7.446  ; Rise       ; PHI0            ;
;  RA[15]   ; PHI0       ; 6.914  ; 6.914  ; Rise       ; PHI0            ;
; SetFW[*]  ; PHI0       ; 4.443  ; 4.443  ; Rise       ; PHI0            ;
;  SetFW[0] ; PHI0       ; 1.360  ; 1.360  ; Rise       ; PHI0            ;
;  SetFW[1] ; PHI0       ; 4.443  ; 4.443  ; Rise       ; PHI0            ;
; nWE       ; PHI0       ; 4.843  ; 4.843  ; Rise       ; PHI0            ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; MISO      ; C25M       ; -2.653  ; -2.653  ; Rise       ; C25M            ;
; MOSI      ; C25M       ; -4.219  ; -4.219  ; Rise       ; C25M            ;
; PHI0      ; C25M       ; -1.537  ; -1.537  ; Rise       ; C25M            ;
; RA[*]     ; C25M       ; -4.004  ; -4.004  ; Rise       ; C25M            ;
;  RA[0]    ; C25M       ; -4.369  ; -4.369  ; Rise       ; C25M            ;
;  RA[1]    ; C25M       ; -4.004  ; -4.004  ; Rise       ; C25M            ;
;  RA[2]    ; C25M       ; -5.968  ; -5.968  ; Rise       ; C25M            ;
;  RA[3]    ; C25M       ; -7.190  ; -7.190  ; Rise       ; C25M            ;
;  RA[4]    ; C25M       ; -5.899  ; -5.899  ; Rise       ; C25M            ;
;  RA[5]    ; C25M       ; -4.230  ; -4.230  ; Rise       ; C25M            ;
;  RA[6]    ; C25M       ; -5.612  ; -5.612  ; Rise       ; C25M            ;
;  RA[7]    ; C25M       ; -5.349  ; -5.349  ; Rise       ; C25M            ;
;  RA[8]    ; C25M       ; -5.488  ; -5.488  ; Rise       ; C25M            ;
;  RA[9]    ; C25M       ; -6.370  ; -6.370  ; Rise       ; C25M            ;
;  RA[10]   ; C25M       ; -4.133  ; -4.133  ; Rise       ; C25M            ;
;  RA[11]   ; C25M       ; -4.481  ; -4.481  ; Rise       ; C25M            ;
;  RA[12]   ; C25M       ; -11.451 ; -11.451 ; Rise       ; C25M            ;
;  RA[13]   ; C25M       ; -10.895 ; -10.895 ; Rise       ; C25M            ;
;  RA[14]   ; C25M       ; -11.554 ; -11.554 ; Rise       ; C25M            ;
;  RA[15]   ; C25M       ; -11.022 ; -11.022 ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; -2.043  ; -2.043  ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; -2.645  ; -2.645  ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; -2.643  ; -2.643  ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; -2.161  ; -2.161  ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; -2.245  ; -2.245  ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; -2.117  ; -2.117  ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; -2.102  ; -2.102  ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; -2.043  ; -2.043  ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; -2.080  ; -2.080  ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; -2.558  ; -2.558  ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; -2.907  ; -2.907  ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; -2.586  ; -2.586  ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; -6.119  ; -6.119  ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; -4.232  ; -4.232  ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; -2.877  ; -2.877  ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; -2.564  ; -2.564  ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; -2.558  ; -2.558  ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; -3.238  ; -3.238  ; Rise       ; C25M            ;
; SetFW[*]  ; C25M       ; -3.532  ; -3.532  ; Rise       ; C25M            ;
;  SetFW[0] ; C25M       ; -3.626  ; -3.626  ; Rise       ; C25M            ;
;  SetFW[1] ; C25M       ; -3.532  ; -3.532  ; Rise       ; C25M            ;
; nDEVSEL   ; C25M       ; -2.650  ; -2.650  ; Rise       ; C25M            ;
; nIOSEL    ; C25M       ; -2.835  ; -2.835  ; Rise       ; C25M            ;
; nIOSTRB   ; C25M       ; -6.727  ; -6.727  ; Rise       ; C25M            ;
; nRES      ; C25M       ; -2.709  ; -2.709  ; Rise       ; C25M            ;
; RA[*]     ; PHI0       ; -0.095  ; -0.095  ; Rise       ; PHI0            ;
;  RA[0]    ; PHI0       ; -0.095  ; -0.095  ; Rise       ; PHI0            ;
;  RA[1]    ; PHI0       ; -3.663  ; -3.663  ; Rise       ; PHI0            ;
;  RA[2]    ; PHI0       ; -2.049  ; -2.049  ; Rise       ; PHI0            ;
;  RA[3]    ; PHI0       ; -3.461  ; -3.461  ; Rise       ; PHI0            ;
;  RA[7]    ; PHI0       ; -3.869  ; -3.869  ; Rise       ; PHI0            ;
;  RA[8]    ; PHI0       ; -2.719  ; -2.719  ; Rise       ; PHI0            ;
;  RA[9]    ; PHI0       ; -2.434  ; -2.434  ; Rise       ; PHI0            ;
;  RA[10]   ; PHI0       ; -0.924  ; -0.924  ; Rise       ; PHI0            ;
;  RA[11]   ; PHI0       ; -2.408  ; -2.408  ; Rise       ; PHI0            ;
;  RA[12]   ; PHI0       ; -4.978  ; -4.978  ; Rise       ; PHI0            ;
;  RA[13]   ; PHI0       ; -4.422  ; -4.422  ; Rise       ; PHI0            ;
;  RA[14]   ; PHI0       ; -5.081  ; -5.081  ; Rise       ; PHI0            ;
;  RA[15]   ; PHI0       ; -4.549  ; -4.549  ; Rise       ; PHI0            ;
; SetFW[*]  ; PHI0       ; -0.806  ; -0.806  ; Rise       ; PHI0            ;
;  SetFW[0] ; PHI0       ; -0.806  ; -0.806  ; Rise       ; PHI0            ;
;  SetFW[1] ; PHI0       ; -3.889  ; -3.889  ; Rise       ; PHI0            ;
; nWE       ; PHI0       ; -4.289  ; -4.289  ; Rise       ; PHI0            ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DQMH      ; C25M       ; 8.822  ; 8.822  ; Rise       ; C25M            ;
; DQML      ; C25M       ; 11.807 ; 11.807 ; Rise       ; C25M            ;
; FCK       ; C25M       ; 8.749  ; 8.749  ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 8.378  ; 8.378  ; Rise       ; C25M            ;
; RCKE      ; C25M       ; 9.898  ; 9.898  ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 10.058 ; 10.058 ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 10.058 ; 10.058 ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 8.785  ; 8.785  ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 9.255  ; 9.255  ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 9.249  ; 9.249  ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 8.834  ; 8.834  ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 9.259  ; 9.259  ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 8.783  ; 8.783  ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 8.702  ; 8.702  ; Rise       ; C25M            ;
; RDdir     ; C25M       ; 16.870 ; 16.870 ; Rise       ; C25M            ;
; SA[*]     ; C25M       ; 10.609 ; 10.609 ; Rise       ; C25M            ;
;  SA[0]    ; C25M       ; 8.838  ; 8.838  ; Rise       ; C25M            ;
;  SA[1]    ; C25M       ; 10.609 ; 10.609 ; Rise       ; C25M            ;
;  SA[2]    ; C25M       ; 9.346  ; 9.346  ; Rise       ; C25M            ;
;  SA[3]    ; C25M       ; 8.149  ; 8.149  ; Rise       ; C25M            ;
;  SA[4]    ; C25M       ; 8.023  ; 8.023  ; Rise       ; C25M            ;
;  SA[5]    ; C25M       ; 8.225  ; 8.225  ; Rise       ; C25M            ;
;  SA[6]    ; C25M       ; 8.559  ; 8.559  ; Rise       ; C25M            ;
;  SA[7]    ; C25M       ; 8.483  ; 8.483  ; Rise       ; C25M            ;
;  SA[8]    ; C25M       ; 7.589  ; 7.589  ; Rise       ; C25M            ;
;  SA[9]    ; C25M       ; 8.230  ; 8.230  ; Rise       ; C25M            ;
;  SA[10]   ; C25M       ; 8.766  ; 8.766  ; Rise       ; C25M            ;
;  SA[11]   ; C25M       ; 8.394  ; 8.394  ; Rise       ; C25M            ;
;  SA[12]   ; C25M       ; 8.338  ; 8.338  ; Rise       ; C25M            ;
; SBA[*]    ; C25M       ; 8.683  ; 8.683  ; Rise       ; C25M            ;
;  SBA[0]   ; C25M       ; 8.683  ; 8.683  ; Rise       ; C25M            ;
;  SBA[1]   ; C25M       ; 8.474  ; 8.474  ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 10.171 ; 10.171 ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 8.728  ; 8.728  ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 8.231  ; 8.231  ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 8.242  ; 8.242  ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 8.828  ; 8.828  ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 10.171 ; 10.171 ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 8.719  ; 8.719  ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 6.942  ; 6.942  ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 8.113  ; 8.113  ; Rise       ; C25M            ;
; nCAS      ; C25M       ; 8.009  ; 8.009  ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 9.004  ; 9.004  ; Rise       ; C25M            ;
; nRAS      ; C25M       ; 8.417  ; 8.417  ; Rise       ; C25M            ;
; nRCS      ; C25M       ; 11.091 ; 11.091 ; Rise       ; C25M            ;
; nRESout   ; C25M       ; 9.056  ; 9.056  ; Rise       ; C25M            ;
; nSWE      ; C25M       ; 8.685  ; 8.685  ; Rise       ; C25M            ;
; RDdir     ; PHI0       ; 12.126 ; 12.126 ; Rise       ; PHI0            ;
; RDdir     ; PHI0       ; 12.126 ; 12.126 ; Fall       ; PHI0            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DQMH      ; C25M       ; 8.822  ; 8.822  ; Rise       ; C25M            ;
; DQML      ; C25M       ; 11.807 ; 11.807 ; Rise       ; C25M            ;
; FCK       ; C25M       ; 8.749  ; 8.749  ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 8.378  ; 8.378  ; Rise       ; C25M            ;
; RCKE      ; C25M       ; 9.898  ; 9.898  ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 8.702  ; 8.702  ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 10.058 ; 10.058 ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 8.785  ; 8.785  ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 9.255  ; 9.255  ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 9.249  ; 9.249  ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 8.834  ; 8.834  ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 9.259  ; 9.259  ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 8.783  ; 8.783  ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 8.702  ; 8.702  ; Rise       ; C25M            ;
; RDdir     ; C25M       ; 11.471 ; 11.471 ; Rise       ; C25M            ;
; SA[*]     ; C25M       ; 7.589  ; 7.589  ; Rise       ; C25M            ;
;  SA[0]    ; C25M       ; 8.838  ; 8.838  ; Rise       ; C25M            ;
;  SA[1]    ; C25M       ; 10.609 ; 10.609 ; Rise       ; C25M            ;
;  SA[2]    ; C25M       ; 9.346  ; 9.346  ; Rise       ; C25M            ;
;  SA[3]    ; C25M       ; 8.149  ; 8.149  ; Rise       ; C25M            ;
;  SA[4]    ; C25M       ; 8.023  ; 8.023  ; Rise       ; C25M            ;
;  SA[5]    ; C25M       ; 8.225  ; 8.225  ; Rise       ; C25M            ;
;  SA[6]    ; C25M       ; 8.559  ; 8.559  ; Rise       ; C25M            ;
;  SA[7]    ; C25M       ; 8.483  ; 8.483  ; Rise       ; C25M            ;
;  SA[8]    ; C25M       ; 7.589  ; 7.589  ; Rise       ; C25M            ;
;  SA[9]    ; C25M       ; 8.230  ; 8.230  ; Rise       ; C25M            ;
;  SA[10]   ; C25M       ; 8.766  ; 8.766  ; Rise       ; C25M            ;
;  SA[11]   ; C25M       ; 8.394  ; 8.394  ; Rise       ; C25M            ;
;  SA[12]   ; C25M       ; 8.338  ; 8.338  ; Rise       ; C25M            ;
; SBA[*]    ; C25M       ; 8.474  ; 8.474  ; Rise       ; C25M            ;
;  SBA[0]   ; C25M       ; 8.683  ; 8.683  ; Rise       ; C25M            ;
;  SBA[1]   ; C25M       ; 8.474  ; 8.474  ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 6.942  ; 6.942  ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 8.728  ; 8.728  ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 8.231  ; 8.231  ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 8.242  ; 8.242  ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 8.828  ; 8.828  ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 10.171 ; 10.171 ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 8.719  ; 8.719  ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 6.942  ; 6.942  ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 8.113  ; 8.113  ; Rise       ; C25M            ;
; nCAS      ; C25M       ; 8.009  ; 8.009  ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 9.004  ; 9.004  ; Rise       ; C25M            ;
; nRAS      ; C25M       ; 8.417  ; 8.417  ; Rise       ; C25M            ;
; nRCS      ; C25M       ; 11.091 ; 11.091 ; Rise       ; C25M            ;
; nRESout   ; C25M       ; 9.056  ; 9.056  ; Rise       ; C25M            ;
; nSWE      ; C25M       ; 8.685  ; 8.685  ; Rise       ; C25M            ;
; RDdir     ; PHI0       ; 12.126 ; 12.126 ; Rise       ; PHI0            ;
; RDdir     ; PHI0       ; 12.126 ; 12.126 ; Fall       ; PHI0            ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; DMAin      ; DMAout      ; 8.209  ;    ;    ; 8.209  ;
; INTin      ; INTout      ; 8.936  ;    ;    ; 8.936  ;
; nDEVSEL    ; RD[0]       ; 12.492 ;    ;    ; 12.492 ;
; nDEVSEL    ; RD[1]       ; 12.492 ;    ;    ; 12.492 ;
; nDEVSEL    ; RD[2]       ; 12.492 ;    ;    ; 12.492 ;
; nDEVSEL    ; RD[3]       ; 12.492 ;    ;    ; 12.492 ;
; nDEVSEL    ; RD[4]       ; 12.492 ;    ;    ; 12.492 ;
; nDEVSEL    ; RD[5]       ; 12.492 ;    ;    ; 12.492 ;
; nDEVSEL    ; RD[6]       ; 12.907 ;    ;    ; 12.907 ;
; nDEVSEL    ; RD[7]       ; 13.680 ;    ;    ; 13.680 ;
; nDEVSEL    ; RDdir       ; 15.627 ;    ;    ; 15.627 ;
; nIOSEL     ; RD[0]       ; 12.748 ;    ;    ; 12.748 ;
; nIOSEL     ; RD[1]       ; 12.748 ;    ;    ; 12.748 ;
; nIOSEL     ; RD[2]       ; 12.748 ;    ;    ; 12.748 ;
; nIOSEL     ; RD[3]       ; 12.748 ;    ;    ; 12.748 ;
; nIOSEL     ; RD[4]       ; 12.748 ;    ;    ; 12.748 ;
; nIOSEL     ; RD[5]       ; 12.748 ;    ;    ; 12.748 ;
; nIOSEL     ; RD[6]       ; 13.163 ;    ;    ; 13.163 ;
; nIOSEL     ; RD[7]       ; 13.936 ;    ;    ; 13.936 ;
; nIOSEL     ; RDdir       ; 15.883 ;    ;    ; 15.883 ;
; nIOSTRB    ; RD[0]       ; 12.388 ;    ;    ; 12.388 ;
; nIOSTRB    ; RD[1]       ; 12.388 ;    ;    ; 12.388 ;
; nIOSTRB    ; RD[2]       ; 12.388 ;    ;    ; 12.388 ;
; nIOSTRB    ; RD[3]       ; 12.388 ;    ;    ; 12.388 ;
; nIOSTRB    ; RD[4]       ; 12.388 ;    ;    ; 12.388 ;
; nIOSTRB    ; RD[5]       ; 12.388 ;    ;    ; 12.388 ;
; nIOSTRB    ; RD[6]       ; 12.803 ;    ;    ; 12.803 ;
; nIOSTRB    ; RD[7]       ; 13.576 ;    ;    ; 13.576 ;
; nIOSTRB    ; RDdir       ; 15.523 ;    ;    ; 15.523 ;
; nWE        ; RD[0]       ; 11.375 ;    ;    ; 11.375 ;
; nWE        ; RD[1]       ; 11.375 ;    ;    ; 11.375 ;
; nWE        ; RD[2]       ; 11.375 ;    ;    ; 11.375 ;
; nWE        ; RD[3]       ; 11.375 ;    ;    ; 11.375 ;
; nWE        ; RD[4]       ; 11.375 ;    ;    ; 11.375 ;
; nWE        ; RD[5]       ; 11.375 ;    ;    ; 11.375 ;
; nWE        ; RD[6]       ; 11.790 ;    ;    ; 11.790 ;
; nWE        ; RD[7]       ; 12.563 ;    ;    ; 12.563 ;
; nWE        ; RDdir       ; 14.510 ;    ;    ; 14.510 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; DMAin      ; DMAout      ; 8.209  ;    ;    ; 8.209  ;
; INTin      ; INTout      ; 8.936  ;    ;    ; 8.936  ;
; nDEVSEL    ; RD[0]       ; 12.492 ;    ;    ; 12.492 ;
; nDEVSEL    ; RD[1]       ; 12.492 ;    ;    ; 12.492 ;
; nDEVSEL    ; RD[2]       ; 12.492 ;    ;    ; 12.492 ;
; nDEVSEL    ; RD[3]       ; 12.492 ;    ;    ; 12.492 ;
; nDEVSEL    ; RD[4]       ; 12.492 ;    ;    ; 12.492 ;
; nDEVSEL    ; RD[5]       ; 12.492 ;    ;    ; 12.492 ;
; nDEVSEL    ; RD[6]       ; 12.907 ;    ;    ; 12.907 ;
; nDEVSEL    ; RD[7]       ; 13.680 ;    ;    ; 13.680 ;
; nDEVSEL    ; RDdir       ; 15.627 ;    ;    ; 15.627 ;
; nIOSEL     ; RD[0]       ; 12.748 ;    ;    ; 12.748 ;
; nIOSEL     ; RD[1]       ; 12.748 ;    ;    ; 12.748 ;
; nIOSEL     ; RD[2]       ; 12.748 ;    ;    ; 12.748 ;
; nIOSEL     ; RD[3]       ; 12.748 ;    ;    ; 12.748 ;
; nIOSEL     ; RD[4]       ; 12.748 ;    ;    ; 12.748 ;
; nIOSEL     ; RD[5]       ; 12.748 ;    ;    ; 12.748 ;
; nIOSEL     ; RD[6]       ; 13.163 ;    ;    ; 13.163 ;
; nIOSEL     ; RD[7]       ; 13.936 ;    ;    ; 13.936 ;
; nIOSEL     ; RDdir       ; 15.883 ;    ;    ; 15.883 ;
; nIOSTRB    ; RD[0]       ; 12.388 ;    ;    ; 12.388 ;
; nIOSTRB    ; RD[1]       ; 12.388 ;    ;    ; 12.388 ;
; nIOSTRB    ; RD[2]       ; 12.388 ;    ;    ; 12.388 ;
; nIOSTRB    ; RD[3]       ; 12.388 ;    ;    ; 12.388 ;
; nIOSTRB    ; RD[4]       ; 12.388 ;    ;    ; 12.388 ;
; nIOSTRB    ; RD[5]       ; 12.388 ;    ;    ; 12.388 ;
; nIOSTRB    ; RD[6]       ; 12.803 ;    ;    ; 12.803 ;
; nIOSTRB    ; RD[7]       ; 13.576 ;    ;    ; 13.576 ;
; nIOSTRB    ; RDdir       ; 15.523 ;    ;    ; 15.523 ;
; nWE        ; RD[0]       ; 11.375 ;    ;    ; 11.375 ;
; nWE        ; RD[1]       ; 11.375 ;    ;    ; 11.375 ;
; nWE        ; RD[2]       ; 11.375 ;    ;    ; 11.375 ;
; nWE        ; RD[3]       ; 11.375 ;    ;    ; 11.375 ;
; nWE        ; RD[4]       ; 11.375 ;    ;    ; 11.375 ;
; nWE        ; RD[5]       ; 11.375 ;    ;    ; 11.375 ;
; nWE        ; RD[6]       ; 11.790 ;    ;    ; 11.790 ;
; nWE        ; RD[7]       ; 12.563 ;    ;    ; 12.563 ;
; nWE        ; RDdir       ; 14.510 ;    ;    ; 14.510 ;
+------------+-------------+--------+----+----+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; FCK       ; C25M       ; 7.883  ;      ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 7.607  ;      ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 13.735 ;      ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 13.735 ;      ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 13.735 ;      ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 13.735 ;      ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 13.735 ;      ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 13.735 ;      ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 13.735 ;      ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 14.150 ;      ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 14.923 ;      ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 7.005  ;      ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 7.501  ;      ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 7.005  ;      ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 7.091  ;      ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 7.091  ;      ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 7.501  ;      ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 7.091  ;      ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 7.091  ;      ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 7.091  ;      ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 7.901  ;      ; Rise       ; C25M            ;
; RD[*]     ; PHI0       ; 8.991  ;      ; Rise       ; PHI0            ;
;  RD[0]    ; PHI0       ; 8.991  ;      ; Rise       ; PHI0            ;
;  RD[1]    ; PHI0       ; 8.991  ;      ; Rise       ; PHI0            ;
;  RD[2]    ; PHI0       ; 8.991  ;      ; Rise       ; PHI0            ;
;  RD[3]    ; PHI0       ; 8.991  ;      ; Rise       ; PHI0            ;
;  RD[4]    ; PHI0       ; 8.991  ;      ; Rise       ; PHI0            ;
;  RD[5]    ; PHI0       ; 8.991  ;      ; Rise       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.406  ;      ; Rise       ; PHI0            ;
;  RD[7]    ; PHI0       ; 10.179 ;      ; Rise       ; PHI0            ;
; RD[*]     ; PHI0       ; 8.991  ;      ; Fall       ; PHI0            ;
;  RD[0]    ; PHI0       ; 8.991  ;      ; Fall       ; PHI0            ;
;  RD[1]    ; PHI0       ; 8.991  ;      ; Fall       ; PHI0            ;
;  RD[2]    ; PHI0       ; 8.991  ;      ; Fall       ; PHI0            ;
;  RD[3]    ; PHI0       ; 8.991  ;      ; Fall       ; PHI0            ;
;  RD[4]    ; PHI0       ; 8.991  ;      ; Fall       ; PHI0            ;
;  RD[5]    ; PHI0       ; 8.991  ;      ; Fall       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.406  ;      ; Fall       ; PHI0            ;
;  RD[7]    ; PHI0       ; 10.179 ;      ; Fall       ; PHI0            ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; FCK       ; C25M       ; 7.883  ;      ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 7.607  ;      ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 8.336  ;      ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 8.336  ;      ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 8.336  ;      ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 8.336  ;      ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 8.336  ;      ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 8.336  ;      ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 8.336  ;      ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 8.751  ;      ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 9.524  ;      ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 7.005  ;      ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 7.501  ;      ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 7.005  ;      ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 7.091  ;      ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 7.091  ;      ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 7.501  ;      ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 7.091  ;      ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 7.091  ;      ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 7.091  ;      ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 7.901  ;      ; Rise       ; C25M            ;
; RD[*]     ; PHI0       ; 8.991  ;      ; Rise       ; PHI0            ;
;  RD[0]    ; PHI0       ; 8.991  ;      ; Rise       ; PHI0            ;
;  RD[1]    ; PHI0       ; 8.991  ;      ; Rise       ; PHI0            ;
;  RD[2]    ; PHI0       ; 8.991  ;      ; Rise       ; PHI0            ;
;  RD[3]    ; PHI0       ; 8.991  ;      ; Rise       ; PHI0            ;
;  RD[4]    ; PHI0       ; 8.991  ;      ; Rise       ; PHI0            ;
;  RD[5]    ; PHI0       ; 8.991  ;      ; Rise       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.406  ;      ; Rise       ; PHI0            ;
;  RD[7]    ; PHI0       ; 10.179 ;      ; Rise       ; PHI0            ;
; RD[*]     ; PHI0       ; 8.991  ;      ; Fall       ; PHI0            ;
;  RD[0]    ; PHI0       ; 8.991  ;      ; Fall       ; PHI0            ;
;  RD[1]    ; PHI0       ; 8.991  ;      ; Fall       ; PHI0            ;
;  RD[2]    ; PHI0       ; 8.991  ;      ; Fall       ; PHI0            ;
;  RD[3]    ; PHI0       ; 8.991  ;      ; Fall       ; PHI0            ;
;  RD[4]    ; PHI0       ; 8.991  ;      ; Fall       ; PHI0            ;
;  RD[5]    ; PHI0       ; 8.991  ;      ; Fall       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.406  ;      ; Fall       ; PHI0            ;
;  RD[7]    ; PHI0       ; 10.179 ;      ; Fall       ; PHI0            ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; FCK       ; C25M       ; 7.883     ;           ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 7.607     ;           ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 13.735    ;           ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 13.735    ;           ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 13.735    ;           ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 13.735    ;           ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 13.735    ;           ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 13.735    ;           ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 13.735    ;           ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 14.150    ;           ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 14.923    ;           ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 7.005     ;           ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 7.501     ;           ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 7.005     ;           ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 7.091     ;           ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 7.091     ;           ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 7.501     ;           ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 7.091     ;           ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 7.091     ;           ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 7.091     ;           ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 7.901     ;           ; Rise       ; C25M            ;
; RD[*]     ; PHI0       ; 8.991     ;           ; Rise       ; PHI0            ;
;  RD[0]    ; PHI0       ; 8.991     ;           ; Rise       ; PHI0            ;
;  RD[1]    ; PHI0       ; 8.991     ;           ; Rise       ; PHI0            ;
;  RD[2]    ; PHI0       ; 8.991     ;           ; Rise       ; PHI0            ;
;  RD[3]    ; PHI0       ; 8.991     ;           ; Rise       ; PHI0            ;
;  RD[4]    ; PHI0       ; 8.991     ;           ; Rise       ; PHI0            ;
;  RD[5]    ; PHI0       ; 8.991     ;           ; Rise       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.406     ;           ; Rise       ; PHI0            ;
;  RD[7]    ; PHI0       ; 10.179    ;           ; Rise       ; PHI0            ;
; RD[*]     ; PHI0       ; 8.991     ;           ; Fall       ; PHI0            ;
;  RD[0]    ; PHI0       ; 8.991     ;           ; Fall       ; PHI0            ;
;  RD[1]    ; PHI0       ; 8.991     ;           ; Fall       ; PHI0            ;
;  RD[2]    ; PHI0       ; 8.991     ;           ; Fall       ; PHI0            ;
;  RD[3]    ; PHI0       ; 8.991     ;           ; Fall       ; PHI0            ;
;  RD[4]    ; PHI0       ; 8.991     ;           ; Fall       ; PHI0            ;
;  RD[5]    ; PHI0       ; 8.991     ;           ; Fall       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.406     ;           ; Fall       ; PHI0            ;
;  RD[7]    ; PHI0       ; 10.179    ;           ; Fall       ; PHI0            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; FCK       ; C25M       ; 7.883     ;           ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 7.607     ;           ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 8.336     ;           ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 8.336     ;           ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 8.336     ;           ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 8.336     ;           ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 8.336     ;           ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 8.336     ;           ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 8.336     ;           ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 8.751     ;           ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 9.524     ;           ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 7.005     ;           ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 7.501     ;           ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 7.005     ;           ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 7.091     ;           ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 7.091     ;           ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 7.501     ;           ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 7.091     ;           ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 7.091     ;           ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 7.091     ;           ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 7.901     ;           ; Rise       ; C25M            ;
; RD[*]     ; PHI0       ; 8.991     ;           ; Rise       ; PHI0            ;
;  RD[0]    ; PHI0       ; 8.991     ;           ; Rise       ; PHI0            ;
;  RD[1]    ; PHI0       ; 8.991     ;           ; Rise       ; PHI0            ;
;  RD[2]    ; PHI0       ; 8.991     ;           ; Rise       ; PHI0            ;
;  RD[3]    ; PHI0       ; 8.991     ;           ; Rise       ; PHI0            ;
;  RD[4]    ; PHI0       ; 8.991     ;           ; Rise       ; PHI0            ;
;  RD[5]    ; PHI0       ; 8.991     ;           ; Rise       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.406     ;           ; Rise       ; PHI0            ;
;  RD[7]    ; PHI0       ; 10.179    ;           ; Rise       ; PHI0            ;
; RD[*]     ; PHI0       ; 8.991     ;           ; Fall       ; PHI0            ;
;  RD[0]    ; PHI0       ; 8.991     ;           ; Fall       ; PHI0            ;
;  RD[1]    ; PHI0       ; 8.991     ;           ; Fall       ; PHI0            ;
;  RD[2]    ; PHI0       ; 8.991     ;           ; Fall       ; PHI0            ;
;  RD[3]    ; PHI0       ; 8.991     ;           ; Fall       ; PHI0            ;
;  RD[4]    ; PHI0       ; 8.991     ;           ; Fall       ; PHI0            ;
;  RD[5]    ; PHI0       ; 8.991     ;           ; Fall       ; PHI0            ;
;  RD[6]    ; PHI0       ; 9.406     ;           ; Fall       ; PHI0            ;
;  RD[7]    ; PHI0       ; 10.179    ;           ; Fall       ; PHI0            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 1478     ; 0        ; 0        ; 0        ;
; PHI0       ; C25M     ; 91       ; 1        ; 0        ; 0        ;
; C25M       ; PHI0     ; 6        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 1478     ; 0        ; 0        ; 0        ;
; PHI0       ; C25M     ; 91       ; 1        ; 0        ; 0        ;
; C25M       ; PHI0     ; 6        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 30       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 30       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 44    ; 44   ;
; Unconstrained Input Port Paths  ; 651   ; 651  ;
; Unconstrained Output Ports      ; 45    ; 45   ;
; Unconstrained Output Port Paths ; 118   ; 118  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Apr 18 03:45:26 2021
Info: Command: quartus_sta GR8RAM -c GR8RAM
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'GR8RAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name C25M C25M
    Info (332105): create_clock -period 1.000 -name PHI0 PHI0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.691
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.691      -732.295 C25M 
    Info (332119):    -1.358        -1.358 PHI0 
Info (332146): Worst-case hold slack is 1.092
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.092         0.000 PHI0 
    Info (332119):     1.418         0.000 C25M 
Info (332146): Worst-case recovery slack is -5.009
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.009      -150.270 C25M 
Info (332146): Worst-case removal slack is 5.455
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.455         0.000 C25M 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.289        -2.289 C25M 
    Info (332119):    -2.289        -2.289 PHI0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 368 megabytes
    Info: Processing ended: Sun Apr 18 03:45:27 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


