ISA에 관련된 이슈를 다룬다.
ISA가 시스템 프로그램에 어떤 영향을 끼치는지 확인
ISA의 역사에 대해 알아본다.
IA-32, intel64에 대해서 알아본다.
Intel Architecture 32 : 인텔 32bit
intel64: 인텔 64bit
왜 이름이 일관되지 않게 지어졌는지 확인
최근 IA의 핵심 기술
Pipeline
Moore’s law
  
## Issue on ISA
ISA는 레이블, 오피코드, 오퍼랜드가 있다.
  
1. 오피코드 이슈
    
    얼마나 많이 정해줄 것이냐?
    
    많이 주면 CISC, 적게 주면 RISC
    
    ADD, INC(increment)
    
    INC를 ADD로 만들 수 있으니까 INC는 뺴겠다 하면 RISC
    
    사용자의 편의를 위해 넣겠다 하면 CISC
    
      
    
    멀티 펑션을 지원할 것이냐?
    
    addl %eax, %ebx → SISD(Single Instruction Single Date)
    
    하나의 명령어로 하나의 데이터를 처리한다.
    
    addl %eax[4], %ebx[4]
    
    eax[0]과 ebx[0]을 더하고 eax[1]과 ebx[1]을 더하고…
    
    →SIMD(Single Instruction Multiple Data)
    
    하나의 명령어로 여러 데이터를 동시 처리
    
    GPU가 대표적으로 SIMD를 잘 처리한다.
    
    addsubl %eax, %ebxm %ecx, %edx
    
    앞 두개를 더하고 뒤 두 개를 뺴라
    
    →MIMD(Multiple Instruction Multiple Data)
    
    슈퍼 컴퓨터에서 많이 사용한다.
    
      
    
    인텔은 처음에 SISD였는데 지금은 SIMD까지 지원한다.
    
    MIMD를 지원하려고 하다가 결국 실패해서 SIMD와 SISD 두 개를 지원한다.
    
      
    
2. 오퍼랜드 관련 이슈
    
    오퍼랜드는 몇 개까지 지원할거냐?
    
    고정크기로 지원? 가변 크기로 지원?
    
    인텔은 가변 크기로 지원한다.
    
    오퍼랜드의 개수가 오피코드에 따라 다르다
    
    즉 인텔은 variable oprands를 지원한다.
    
    모바일의 ARM이 fixed oprands를 지원한다.
    
    그럼 고정해서 몇 개 사용?
    
    다양한 ISA를 설계할 수 있다.
    
    오퍼랜드를 1개, 2개, 3개 등으로 설정할 수 있다.
    
    많으면 명령어가 길어진다.
    
    짧으면 명령어가 덜 유연해진다.
    
      
    
    오퍼랜드의 addressing 모델은 어떻게 할거냐?
    
    5페이지에서 정리
    
  
1. 성능 관련 이슈
    
    pipeline을 효과적으로 지원할 수 있냐
    
    CISC는 어렵지만 RISC는 가능
    
    Superscalar 지원 가능?
    
    multicore 가능?
    
      
    
IA(Intel Architecture)는 기본적으로 CISC이다.
다양한 명령어 길이
다양한 오퍼랜드 개수
다양한 오퍼랜드 주소 모델
함수 호출 시 스택 기반
SIMD 지원
  
IA는 동시에 RISC의 장점도 가져오려고 한다.
- 하나의 명령어를 여러 마이크로 오퍼레이션으로 나눈다.
    - 이것은 CISC가 아닌 RISC의 특성이다.
- 로드 스토어 아키텍쳐
    - addl a,%eax 보다
    - movl a, %ebx
    - addl %ebx, %eax가 더 빠르다.(로드 스토어 아키텍쳐)
        - 병렬적으로 처리가 가능해서 파이프라인에 훨씬 유리하다.
- 독립적 멀티 유닛
- Out of order execution
    - 어셈블리어가 순서대로 실행되는 것처럼 설명하셨지만 종속 관계가 없거나 CPU내의 비어있는 슬롯이 있다면 효율적으로 순서를 섞어서 실행할 수 있다.
- 레지스터 기반 함수 호출 on x86-64
- 레지스터 이름 바꾸기
  
인텔 CPU는 CISC와 RISC의 특성을 모두 가지고 있다.
여전히 CISC의 특징이 강하지만 RISC의 특징도 모두 가지고 있다.
  
## Operand Addressing Modes
- 종류
    
    - 즉각 주소
    - 레지스터 어드레싱
    - 레지스터 간접 어드레싱
    - 직접 어드레싱
    - 간접 어드레싱
    
      
    
    - 베이스 플러스
        - 오프셋 어드레싱
        - 인덱스 어드레싱
        - 스케일드 인덱스 어드레싱
        - 스케일드 인덱스 플러스 오프셋 어드레싱
    
      
    
    - 스택 어드레싱
  
- 오퍼랜드에서의 미묘한 차이
    - $12
        - $가 있으면 간접 어드레싱
        - 없으면 직접 어드레싱
    - $a | a (a의 값은 10, 주소는 1000)
        - a는 10이라는 값이 들어간다.(callx` by value)
            - push a 는 스택에 10을 넣는다.
        - $a는 주소가 들어간다.(call by ref)
            - 즉 push $a는 스택에 1000을 넣는다.
    - %eax, (%eax)의 차이
        
        괄호x 레지스터(레지스터 어드레싱)
        
        괄호o 메모리 어드레싱(레지스터 간접 어드레싱)
        
        -4(%ebp) 처럼 쓸 수 있다.
        
          
        
- 오퍼랜드 어드레싱(p.7)
    - 즉각 오퍼랜드
    - 레지스터 오퍼랜드
    - 메모리 오퍼랜드
        - 직접 어드레싱
        - 레지스터 간접 어드레싱
        - 레지스터를 베이스로 사용하고 오프셋만큼 더하는 어드레싱
        - 베이스가 있고 스케일드 인덱스가 있고 오프셋을 사용하는 방법
            - displacement(base, index, scale)
            - p.8
            - base + index*scale factor + displacement = 실제 메모리 값
            - 예제 : 루프(cmp1 $9, %ecx){ addl 0(%ebx, %ecx, 4), %eax }
                
                - ecx: 0 → 1 → 2
                    - 인덱스
                - eax: 0 + 2 + 3 + 4
                - ebx: array의 주소(scale인 4씩 하면 주소 한 칸씩 옮겨진다. 왜냐하면 long 배열이므로)
                    - 2 → 3
                - 코드는 eax += array[i] 의 역할을 한다.