# IP
* 在AXI的檔案中，因memory_ctrl.v是直接沿用實驗課程提供的檔案，因此更改的方式與實驗課相同，其他的檔案已接好線，Vivado會自動將層級分好。
* block design如下圖。<br/>
![image](https://github.com/FPGAGROUP2/2019_FPGA_Design_Group2/blob/master/Lab05/img/block_diagram.png)
