
module Registro_N_bits

#(parameter N = 6)
(
  input wire clock,
  input wire reset,
  input wire enable,
  input wire [N-1:0] d ,
  output reg [N-1:0] q  
    );
// declaracion de las entradas 
// cuerpo 
always @(posedge clock , posedge reset) 
	 if (reset)
		q <= 0; // si reset esta en alto salidas en 0
	else if (enable)
      q <= d ; // si el enable esta en alto q toma el valor de la entrada d 
endmodule
