2 
新式元件結構奈米微晶粒記憶體(I) 
Novel Structure Nanocrystal Flash Memories  
計畫編號：94-2215-E-009-085- 
執行期限：94 年 8 月 1 日至 95 年 7 月 31 日 
主持人：簡昭欣   交通大學電子研究所助理教授 
 
一、中文摘要 
在本篇報告中，傳統矽/氧化矽/氮化矽
/氧化矽/矽(SONOS)型式的非揮發性快閃
記憶體，由於近年來元件尺度微縮以提升
元件在特性表現的方式，似乎開始遭遇微
影製程上的技術瓶頸及製作費用昂貴等因
素，這使得傳統SONOS型式的結構，開始
有高介電係數材料導入，以取代氮化矽
層，但對於元件本身驅動電流上，仍使用
傳統矽通道，因而使得我們在隨著元件尺
寸微縮下，改變通道材料特性上的應變作
用，來改善元件驅動電流。 
報告中主要探討矽鍺通道的元件搭配
我們所開發的奈米晶粒材料一起應用在非
揮發性快閃記體上，期望達到快速而且資
料保存性優良的結果。並且，在整個元件
製作過程中降低溫度，期使符合製程溫度
隨著元件微縮下，製程溫度隨之降低的潮
流，並期許能有新一代非揮發性快閃記憶
體產生。我們發現所製作出的記憶體再各
方面得操作確實有不錯的特性表現。 
 
關鍵詞:矽/氧化矽/氮化矽/氧化矽-矽；矽應
變通道；奈米晶粒；儲存資料持久性；寫
入/抹除操作忍耐力。 
 
Abstract: 
Since the scaling the conventional 
nonvolatile (Silicon/Silicon oxide/Silicon 
nitride /Silicon oxide/Silicon) SONOS type 
flash memory for better device performance 
has faced many bottlenecks coming from 
lithography technology limit and tremendous 
fabrication expense, people are thinking 
several strategies to circumvent all the 
challenges. One of the novel approaches is to 
introduce high-k layer for trapping layer in 
order to replace the silicon nitride layer. 
However, the target of speeding up the 
operation performance can not be improved 
with this technique. Thus, we propose 
another approach which employs the strained 
Si material for the channel to meet the 
abovementioned goal. 
In this report, we have successfully 
fabricated the SONOS-type flash memories 
with strained Si for channel and nanodots for 
trapping agent. The devices were processed 
under low thermal budget consideration 
which seems the tendency for the next 
generation flash memories. We demonstrate 
that the newly-developed memory devices 
exhibit sufficiently good performance.  
 
Keywords:  
(Silicon/Silicon oxide/Silicon nitride /Silicon 
oxide/Silicon) SONOS type, Strain Silicon 
channel, nanocrystal, Retention, Endurance. 
 
 
二、緣由與目的 
由於傳統傳統矽/氧化矽/氮化矽/氧化
矽/矽(SONOS)型式的非揮發性快閃記憶體
在元件尺寸微縮下，在許多技術報中，都
有大幅度的刊載使用高介電係數材料來取
代傳統(SONOS)型式中的氮化矽層，期使
在元件微縮下，其ＣＧＳ不會受到影響，逕
而影響了非揮發性記憶體元件，在寫入／
抹除的操作速度，而在使用高介電係數材
4 
衍生快閃記憶體在可靠度的問題；在圖四
(b)發現當穿隧層變薄後，可以改善記憶體
寫入/抹除操作忍耐力，這將有助於改善記
憶體元件在可靠度的問題。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
     
 
 
   
 
 
 
 
 
 
 
 
在圖五中元件的資料儲存能力，在十
年後仍然保有元件 80%左右的特性，可供
十年後辨識資料之用，這是我們使用氧化
鉿(HfO2)奈米微晶粒做為電荷捕陷層，比之
傳統的矽、鍺或金屬奈米粒，明顯擁有較
佳的資料保存特性，使得元件可靠度大幅
的增加；由圖六為單一元件兩個位元的電
流特性圖，我們可以輕易的完成穩定可靠
的多位元操作，使得所製做的非揮發性快
閃記憶體元件，在單一元件上，有高密度
儲存特性。如此可以降低製造成本舒緩微
縮的壓力。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
   
 
 
四、成果自評 
  本次計畫之執行，皆達預期成果，並
已在相關學術期刊上發表論述，茲列於下： 
1. Yu-Hsien Lin, Chao-Hsin Chien, Ching-Tzung 
Program Speed
10-6 10-5 10-4 10-3 10-2 10-1 100
Vt
 S
hi
ft 
(V
)
0
2
4
6
8
10
VD=8V VG=8V (SiGe Channel)
VD=8V VG=8V 
VD=10V VG=10V(SiGe Channel)
VD=10V VG=10V 
Erase Speed
10-6 10-5 10-4 10-3 10-2 10-1 100
Vt
 S
hi
ft 
(V
)
-10
-8
-6
-4
-2
0
VD=8V VG=-8V ( SiGe Channel)
VD=8V VG=-8V 
VD=10V VG=-10V ( SiGe Channel)
VD=10V VG=-10V 
Thin Tunnel Layer(SiGe Channel)
Cycles
1 10 100 1000 10000
Vt
 (V
)
0
2
4
6
8
10
Erase State VD=9V VG= -5V  1ms 
Program State VD=9V VG=5V  0.1ms 
Thick Tunnel Layer(SiGe Channel)
Cycles
1 10 100 1000 10000
Vt
 (V
)
3.0
3.5
4.0
4.5
5.0
5.5
6.0
6.5
Erase State VD=9V VG=-7V  1ms
Program State VD=9v VG=7V  1ms
圖三(a)：記憶體寫入速度特性圖 
圖三(b)：記憶體抹除速度特性圖 
圖四(a)：記憶體寫入/抹除忍耐力 
圖四(b)：記憶體寫入/抹除忍耐力 
