TimeQuest Timing Analyzer report for Multiciclo
Wed Dec 12 02:46:55 2018
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; Multiciclo                                       ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C70F896C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 3           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-3 processors         ; < 0.1%      ;
;     4-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 66.62 MHz  ; 66.62 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -14.010 ; -1711.921     ;
; clk_rom ; -3.649  ; -223.585      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.521 ; 0.000         ;
; clk_rom ; 1.148 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -729.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -14.010 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.027      ; 15.073     ;
; -14.003 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.030      ; 15.069     ;
; -14.003 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.030      ; 15.069     ;
; -13.988 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.027      ; 15.051     ;
; -13.981 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.030      ; 15.047     ;
; -13.981 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.030      ; 15.047     ;
; -13.905 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.042      ; 14.983     ;
; -13.883 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.042      ; 14.961     ;
; -13.856 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.023     ; 14.869     ;
; -13.856 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.023     ; 14.869     ;
; -13.848 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.030      ; 14.914     ;
; -13.846 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.027     ; 14.855     ;
; -13.846 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.027     ; 14.855     ;
; -13.846 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.027     ; 14.855     ;
; -13.841 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.033      ; 14.910     ;
; -13.841 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.033      ; 14.910     ;
; -13.837 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.027      ; 14.900     ;
; -13.834 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.016     ; 14.854     ;
; -13.834 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.023     ; 14.847     ;
; -13.834 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.023     ; 14.847     ;
; -13.830 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.030      ; 14.896     ;
; -13.830 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.030      ; 14.896     ;
; -13.824 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.027     ; 14.833     ;
; -13.824 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.027     ; 14.833     ;
; -13.824 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.027     ; 14.833     ;
; -13.812 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.016     ; 14.832     ;
; -13.784 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.010     ; 14.810     ;
; -13.780 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.841     ;
; -13.775 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.843     ;
; -13.775 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.843     ;
; -13.772 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.003      ; 14.811     ;
; -13.771 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.029      ; 14.836     ;
; -13.771 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.029      ; 14.836     ;
; -13.771 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.029      ; 14.836     ;
; -13.771 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.029      ; 14.836     ;
; -13.762 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.010     ; 14.788     ;
; -13.761 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.035      ; 14.832     ;
; -13.761 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.035      ; 14.832     ;
; -13.758 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.819     ;
; -13.753 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.821     ;
; -13.753 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.821     ;
; -13.750 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.003      ; 14.789     ;
; -13.749 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.033      ; 14.818     ;
; -13.749 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.029      ; 14.814     ;
; -13.749 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.029      ; 14.814     ;
; -13.749 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.029      ; 14.814     ;
; -13.749 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.029      ; 14.814     ;
; -13.748 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.009      ; 14.793     ;
; -13.743 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.045      ; 14.824     ;
; -13.742 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.036      ; 14.814     ;
; -13.742 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.036      ; 14.814     ;
; -13.740 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.039      ; 14.815     ;
; -13.739 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.035      ; 14.810     ;
; -13.739 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.035      ; 14.810     ;
; -13.733 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.042      ; 14.811     ;
; -13.733 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.042      ; 14.811     ;
; -13.732 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.042      ; 14.810     ;
; -13.726 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.009      ; 14.771     ;
; -13.709 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.030      ; 14.775     ;
; -13.702 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.033      ; 14.771     ;
; -13.702 ; reg:ir|sr_out[27]                         ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.033      ; 14.771     ;
; -13.699 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.760     ;
; -13.699 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.760     ;
; -13.699 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.760     ;
; -13.699 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.760     ;
; -13.699 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.767     ;
; -13.699 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.767     ;
; -13.699 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.767     ;
; -13.699 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.767     ;
; -13.694 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.020     ; 14.710     ;
; -13.694 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.020     ; 14.710     ;
; -13.684 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.024     ; 14.696     ;
; -13.684 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.024     ; 14.696     ;
; -13.684 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.024     ; 14.696     ;
; -13.683 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.018      ; 14.737     ;
; -13.683 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.023     ; 14.696     ;
; -13.683 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.023     ; 14.696     ;
; -13.679 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.007      ; 14.722     ;
; -13.677 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.738     ;
; -13.677 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.738     ;
; -13.677 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.738     ;
; -13.677 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.025      ; 14.738     ;
; -13.677 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.745     ;
; -13.677 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.745     ;
; -13.677 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.745     ;
; -13.677 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.032      ; 14.745     ;
; -13.673 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.027     ; 14.682     ;
; -13.673 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.027     ; 14.682     ;
; -13.673 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.027     ; 14.682     ;
; -13.672 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.010      ; 14.718     ;
; -13.672 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.010      ; 14.718     ;
; -13.672 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.013     ; 14.695     ;
; -13.663 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.033      ; 14.732     ;
; -13.661 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.016     ; 14.681     ;
; -13.661 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.018      ; 14.715     ;
; -13.656 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.036      ; 14.728     ;
; -13.656 ; reg:ir|sr_out[2]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.036      ; 14.728     ;
; -13.644 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.048      ; 14.728     ;
; -13.635 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.054      ; 14.725     ;
; -13.622 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.007     ; 14.651     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                            ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.649 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.669      ;
; -3.623 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.627      ;
; -3.623 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.627      ;
; -3.620 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.624      ;
; -3.613 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.617      ;
; -3.613 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.617      ;
; -3.610 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.614      ;
; -3.603 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.607      ;
; -3.597 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.622      ;
; -3.567 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.592      ;
; -3.555 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.580      ;
; -3.547 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.567      ;
; -3.537 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.562      ;
; -3.528 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.553      ;
; -3.525 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.550      ;
; -3.524 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.549      ;
; -3.521 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.541      ;
; -3.518 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.543      ;
; -3.515 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.540      ;
; -3.493 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.513      ;
; -3.481 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.501      ;
; -3.468 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.472      ;
; -3.468 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.472      ;
; -3.465 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.015      ; 4.445      ;
; -3.465 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.469      ;
; -3.458 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.462      ;
; -3.458 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.462      ;
; -3.455 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.459      ;
; -3.448 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.452      ;
; -3.442 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.446      ;
; -3.442 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.467      ;
; -3.432 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.452      ;
; -3.430 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.450      ;
; -3.421 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.441      ;
; -3.419 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.439      ;
; -3.415 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.435      ;
; -3.414 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.439      ;
; -3.412 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.437      ;
; -3.407 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.432      ;
; -3.400 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.425      ;
; -3.385 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.384      ;
; -3.383 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.387      ;
; -3.382 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.386      ;
; -3.382 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.407      ;
; -3.380 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.384      ;
; -3.380 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.067      ; 4.412      ;
; -3.374 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.378      ;
; -3.373 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.398      ;
; -3.372 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.376      ;
; -3.372 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.376      ;
; -3.372 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.376      ;
; -3.370 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.395      ;
; -3.369 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.394      ;
; -3.368 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.372      ;
; -3.368 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.367      ;
; -3.367 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.366      ;
; -3.365 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.385      ;
; -3.365 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.364      ;
; -3.363 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.015      ; 4.343      ;
; -3.363 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.388      ;
; -3.360 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.385      ;
; -3.359 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.358      ;
; -3.357 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.356      ;
; -3.357 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.356      ;
; -3.357 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.356      ;
; -3.353 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.373      ;
; -3.353 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.352      ;
; -3.313 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.317      ;
; -3.313 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.317      ;
; -3.312 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.337      ;
; -3.310 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.314      ;
; -3.309 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.015      ; 4.289      ;
; -3.304 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.324      ;
; -3.303 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.307      ;
; -3.303 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.307      ;
; -3.302 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.322      ;
; -3.300 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.304      ;
; -3.297 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.015      ; 4.277      ;
; -3.293 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.297      ;
; -3.293 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.313      ;
; -3.287 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.312      ;
; -3.287 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 4.291      ;
; -3.287 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.307      ;
; -3.280 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.279      ;
; -3.280 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.279      ;
; -3.278 ; regbuf:rgB|sr_out[31]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.030      ; 4.273      ;
; -3.278 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.067      ; 4.310      ;
; -3.277 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.276      ;
; -3.271 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.270      ;
; -3.270 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.269      ;
; -3.267 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.266      ;
; -3.261 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.260      ;
; -3.259 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.284      ;
; -3.257 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.282      ;
; -3.257 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 4.256      ;
; -3.252 ; reg:ir|sr_out[31]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.277      ;
; -3.248 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.015      ; 4.228      ;
; -3.246 ; reg:ir|sr_out[29]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.271      ;
; -3.246 ; regbuf:regULA|sr_out[1]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.015      ; 4.226      ;
; -3.245 ; reg:ir|sr_out[28]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.270      ;
+--------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.521 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgB|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.706 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.972      ;
; 0.717 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.983      ;
; 0.725 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; 0.003      ; 0.994      ;
; 0.795 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgB|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.798 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgB|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.801 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgB|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgA|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.808 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.817 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.818 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.084      ;
; 0.832 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.098      ;
; 0.835 ; breg:bcoreg|breg32_rtl_1_bypass[38]       ; regbuf:rgA|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.840 ; regbuf:regULA|sr_out[28]                  ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.106      ;
; 0.846 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.851 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.117      ;
; 0.869 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.135      ;
; 0.885 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.151      ;
; 0.957 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgA|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; -0.004     ; 1.219      ;
; 0.986 ; regbuf:regULA|sr_out[21]                  ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.252      ;
; 0.991 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.005      ; 1.262      ;
; 0.991 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgA|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.257      ;
; 0.993 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; -0.002     ; 1.257      ;
; 0.996 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 1.019 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.005      ; 1.290      ;
; 1.025 ; regbuf:rdm|sr_out[27]                     ; breg:bcoreg|breg32_rtl_1_bypass[38]                                                                ; clk          ; clk         ; 0.000        ; -0.015     ; 1.276      ;
; 1.027 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.291      ;
; 1.028 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.294      ;
; 1.039 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.305      ;
; 1.063 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.350      ;
; 1.070 ; regbuf:regULA|sr_out[21]                  ; breg:bcoreg|breg32_rtl_1_bypass[32]                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.338      ;
; 1.081 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.345      ;
; 1.124 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; -0.004     ; 1.386      ;
; 1.131 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.006      ; 1.403      ;
; 1.152 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; -0.007     ; 1.411      ;
; 1.157 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.009      ; 1.432      ;
; 1.204 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; -0.035     ; 1.435      ;
; 1.209 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.496      ;
; 1.214 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; -0.004     ; 1.476      ;
; 1.219 ; regbuf:regULA|sr_out[20]                  ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.485      ;
; 1.222 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; -0.035     ; 1.453      ;
; 1.227 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.514      ;
; 1.228 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.009      ; 1.503      ;
; 1.231 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.012      ; 1.509      ;
; 1.232 ; regbuf:regULA|sr_out[31]                  ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.496      ;
; 1.242 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgA|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.017      ; 1.525      ;
; 1.242 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 1.511      ;
; 1.244 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgA|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.014      ; 1.524      ;
; 1.248 ; regbuf:regULA|sr_out[26]                  ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.514      ;
; 1.250 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.005      ; 1.521      ;
; 1.272 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.009      ; 1.547      ;
; 1.277 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgA|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; -0.009     ; 1.534      ;
; 1.281 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgA|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; -0.009     ; 1.538      ;
; 1.296 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; -0.033     ; 1.529      ;
; 1.322 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgA|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.012      ; 1.600      ;
; 1.324 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; -0.030     ; 1.560      ;
; 1.337 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.631      ;
; 1.360 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.013      ; 1.639      ;
; 1.368 ; reg:ir|sr_out[21]                         ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; -0.013     ; 1.621      ;
; 1.379 ; regbuf:regULA|sr_out[23]                  ; breg:bcoreg|breg32_rtl_1_bypass[34]                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.647      ;
; 1.382 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.053      ; 1.669      ;
; 1.388 ; reg:ir|sr_out[18]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.665      ;
; 1.398 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.011      ; 1.675      ;
; 1.399 ; reg:ir|sr_out[12]                         ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.017      ; 1.682      ;
; 1.403 ; reg:ir|sr_out[19]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.680      ;
; 1.411 ; reg:ir|sr_out[16]                         ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; -0.006     ; 1.671      ;
; 1.415 ; reg:ir|sr_out[18]                         ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; -0.006     ; 1.675      ;
; 1.415 ; reg:ir|sr_out[13]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.039      ; 1.720      ;
; 1.421 ; reg:ir|sr_out[19]                         ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; -0.006     ; 1.681      ;
; 1.423 ; reg:ir|sr_out[23]                         ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.688      ;
; 1.430 ; reg:ir|sr_out[6]                          ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.019     ; 1.677      ;
; 1.435 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; -0.019     ; 1.682      ;
; 1.438 ; reg:ir|sr_out[17]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.715      ;
; 1.438 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgB|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; -0.036     ; 1.668      ;
; 1.461 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 1.732      ;
; 1.467 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; -0.008     ; 1.725      ;
; 1.467 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; -0.008     ; 1.725      ;
; 1.467 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.008     ; 1.725      ;
; 1.467 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.008     ; 1.725      ;
; 1.467 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.008     ; 1.725      ;
; 1.467 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.008     ; 1.725      ;
; 1.467 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; -0.008     ; 1.725      ;
; 1.469 ; regbuf:rdm|sr_out[30]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ; clk          ; clk         ; 0.000        ; 0.043      ; 1.746      ;
; 1.481 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; -0.021     ; 1.726      ;
; 1.486 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[7]                                                                                   ; clk          ; clk         ; 0.000        ; -0.021     ; 1.731      ;
; 1.486 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.005      ; 1.757      ;
; 1.493 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.060      ; 1.787      ;
; 1.503 ; regbuf:regULA|sr_out[9]                   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.770      ;
; 1.508 ; regbuf:regULA|sr_out[21]                  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ; clk          ; clk         ; 0.000        ; 0.048      ; 1.790      ;
; 1.513 ; regbuf:regULA|sr_out[12]                  ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.779      ;
; 1.515 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.008      ; 1.789      ;
; 1.524 ; regbuf:regULA|sr_out[23]                  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; 0.000        ; 0.055      ; 1.813      ;
; 1.525 ; breg:bcoreg|breg32_rtl_1_bypass[28]       ; regbuf:rgA|sr_out[17]                                                                              ; clk          ; clk         ; 0.000        ; 0.015      ; 1.806      ;
; 1.529 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.012      ; 1.807      ;
; 1.539 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|breg32_rtl_1_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; 0.014      ; 1.819      ;
; 1.540 ; regbuf:regULA|sr_out[21]                  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ; clk          ; clk         ; 0.000        ; 0.041      ; 1.815      ;
; 1.541 ; regbuf:regULA|sr_out[10]                  ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.807      ;
; 1.542 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.030      ; 1.838      ;
; 1.549 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgB|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; -0.011     ; 1.804      ;
; 1.552 ; breg:bcoreg|breg32_rtl_1_bypass[35]       ; regbuf:rgA|sr_out[24]                                                                              ; clk          ; clk         ; 0.000        ; 0.014      ; 1.832      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.148 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 1.438      ;
; 1.312 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.601      ;
; 1.572 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.861      ;
; 1.578 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.867      ;
; 1.580 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.869      ;
; 1.584 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.873      ;
; 1.635 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.926      ;
; 1.657 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.951      ;
; 1.681 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.957      ;
; 1.716 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 2.010      ;
; 1.742 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.011      ;
; 1.755 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.081      ; 2.070      ;
; 1.774 ; reg:pc|sr_out[7]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.064      ; 2.072      ;
; 1.789 ; regbuf:rgB|sr_out[11]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.067      ;
; 1.800 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.091      ;
; 1.808 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.105      ;
; 1.834 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 2.110      ;
; 1.868 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.165      ;
; 1.879 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.168      ;
; 2.027 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.312      ;
; 2.034 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.323      ;
; 2.034 ; regbuf:rgB|sr_out[16]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.325      ;
; 2.044 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.329      ;
; 2.055 ; regbuf:rgB|sr_out[12]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 2.331      ;
; 2.055 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.352      ;
; 2.066 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 2.378      ;
; 2.073 ; reg:pc|sr_out[5]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.053      ; 2.360      ;
; 2.075 ; reg:pc|sr_out[7]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.085      ; 2.394      ;
; 2.096 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.393      ;
; 2.101 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 2.403      ;
; 2.106 ; regbuf:rgB|sr_out[15]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 2.376      ;
; 2.108 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.397      ;
; 2.146 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.427      ;
; 2.152 ; reg:pc|sr_out[4]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 2.410      ;
; 2.179 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.081      ; 2.494      ;
; 2.181 ; regbuf:rgB|sr_out[20]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 2.446      ;
; 2.204 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.489      ;
; 2.217 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.502      ;
; 2.233 ; reg:pc|sr_out[2]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.522      ;
; 2.248 ; regbuf:rgB|sr_out[28]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 2.521      ;
; 2.260 ; regbuf:rgB|sr_out[9]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.542      ;
; 2.264 ; reg:pc|sr_out[2]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 2.532      ;
; 2.291 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 2.581      ;
; 2.296 ; regbuf:rgB|sr_out[10]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.574      ;
; 2.304 ; regbuf:rgB|sr_out[13]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.582      ;
; 2.328 ; regbuf:rgB|sr_out[18]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.609      ;
; 2.329 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.084      ; 2.647      ;
; 2.332 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.614      ;
; 2.336 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.605      ;
; 2.338 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.623      ;
; 2.339 ; regbuf:rgB|sr_out[21]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 2.604      ;
; 2.343 ; regbuf:rgB|sr_out[23]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 2.618      ;
; 2.343 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 2.633      ;
; 2.349 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.631      ;
; 2.351 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 2.636      ;
; 2.352 ; regbuf:rgB|sr_out[24]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 2.627      ;
; 2.355 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.078      ; 2.667      ;
; 2.360 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 2.650      ;
; 2.389 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.658      ;
; 2.390 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.069      ; 2.693      ;
; 2.413 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 2.683      ;
; 2.418 ; regbuf:regULA|sr_out[2]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.022      ; 2.674      ;
; 2.443 ; regbuf:rgB|sr_out[30]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.707      ;
; 2.448 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 2.738      ;
; 2.463 ; regbuf:regULA|sr_out[2]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.001      ; 2.698      ;
; 2.464 ; regbuf:rgB|sr_out[11]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 2.763      ;
; 2.465 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 2.755      ;
; 2.501 ; regbuf:regULA|sr_out[6]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.024      ; 2.759      ;
; 2.505 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.774      ;
; 2.506 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 2.796      ;
; 2.518 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.815      ;
; 2.523 ; regbuf:rgB|sr_out[29]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.787      ;
; 2.531 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.828      ;
; 2.536 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.800      ;
; 2.537 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 2.828      ;
; 2.541 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.810      ;
; 2.546 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 2.836      ;
; 2.551 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.820      ;
; 2.553 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.850      ;
; 2.554 ; regbuf:rgB|sr_out[26]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 2.829      ;
; 2.556 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.825      ;
; 2.557 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.821      ;
; 2.559 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.035      ; 2.828      ;
; 2.561 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.084      ; 2.879      ;
; 2.567 ; regbuf:rgB|sr_out[12]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.864      ;
; 2.568 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 2.838      ;
; 2.578 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.875      ;
; 2.585 ; regbuf:rgB|sr_out[25]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 2.882      ;
; 2.587 ; regbuf:rgB|sr_out[19]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.041      ; 2.862      ;
; 2.589 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 2.879      ;
; 2.589 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.084      ; 2.907      ;
; 2.598 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.084      ; 2.916      ;
; 2.604 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.893      ;
; 2.606 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.056      ; 2.896      ;
; 2.607 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.896      ;
; 2.613 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.902      ;
; 2.613 ; regbuf:regULA|sr_out[3]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.895      ;
; 2.614 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.903      ;
; 2.615 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.084      ; 2.933      ;
; 2.617 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.906      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.615 ; 2.615 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.394 ; -0.394 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.178 ; 21.178 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 20.560 ; 20.560 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 19.860 ; 19.860 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 18.655 ; 18.655 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 18.928 ; 18.928 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 20.039 ; 20.039 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 20.254 ; 20.254 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 19.408 ; 19.408 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 18.837 ; 18.837 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 20.645 ; 20.645 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 18.817 ; 18.817 ; Rise       ; clk             ;
;  data[10] ; clk        ; 20.008 ; 20.008 ; Rise       ; clk             ;
;  data[11] ; clk        ; 19.830 ; 19.830 ; Rise       ; clk             ;
;  data[12] ; clk        ; 20.639 ; 20.639 ; Rise       ; clk             ;
;  data[13] ; clk        ; 19.315 ; 19.315 ; Rise       ; clk             ;
;  data[14] ; clk        ; 19.236 ; 19.236 ; Rise       ; clk             ;
;  data[15] ; clk        ; 19.348 ; 19.348 ; Rise       ; clk             ;
;  data[16] ; clk        ; 21.178 ; 21.178 ; Rise       ; clk             ;
;  data[17] ; clk        ; 19.860 ; 19.860 ; Rise       ; clk             ;
;  data[18] ; clk        ; 17.947 ; 17.947 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.347 ; 18.347 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.693 ; 19.693 ; Rise       ; clk             ;
;  data[21] ; clk        ; 18.991 ; 18.991 ; Rise       ; clk             ;
;  data[22] ; clk        ; 18.211 ; 18.211 ; Rise       ; clk             ;
;  data[23] ; clk        ; 20.082 ; 20.082 ; Rise       ; clk             ;
;  data[24] ; clk        ; 20.356 ; 20.356 ; Rise       ; clk             ;
;  data[25] ; clk        ; 19.165 ; 19.165 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.064 ; 20.064 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.694 ; 19.694 ; Rise       ; clk             ;
;  data[28] ; clk        ; 20.029 ; 20.029 ; Rise       ; clk             ;
;  data[29] ; clk        ; 18.457 ; 18.457 ; Rise       ; clk             ;
;  data[30] ; clk        ; 19.683 ; 19.683 ; Rise       ; clk             ;
;  data[31] ; clk        ; 18.796 ; 18.796 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.836 ; 13.836 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.831 ; 11.831 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.427 ; 12.427 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 11.664 ; 11.664 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.804 ; 11.804 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.138 ; 12.138 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 13.608 ; 13.608 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.257 ; 11.257 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.753 ; 11.753 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.559 ; 11.559 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.415 ; 12.415 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 13.330 ; 13.330 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 13.315 ; 13.315 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.342 ; 12.342 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.751 ; 12.751 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.793 ; 11.793 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.843 ; 12.843 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 13.253 ; 13.253 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 13.122 ; 13.122 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.271 ; 12.271 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.444 ; 12.444 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.305 ; 12.305 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.067 ; 12.067 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.454 ; 11.454 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.394 ; 12.394 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.062 ; 12.062 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 13.010 ; 13.010 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.059 ; 12.059 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.141 ; 12.141 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.074 ; 12.074 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 13.331 ; 13.331 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.653 ; 11.653 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 13.836 ; 13.836 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 8.361  ; 8.361  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.401  ; 9.401  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 10.233 ; 10.233 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 8.516  ; 8.516  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 8.946  ; 8.946  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.061  ; 9.061  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 10.508 ; 10.508 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 8.898  ; 8.898  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.196  ; 9.196  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 8.468  ; 8.468  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.400  ; 9.400  ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.846  ; 9.846  ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.837  ; 9.837  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.845  ; 9.845  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.915  ; 9.915  ; Rise       ; clk             ;
;  data[14] ; clk        ; 8.744  ; 8.744  ; Rise       ; clk             ;
;  data[15] ; clk        ; 10.162 ; 10.162 ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.682  ; 9.682  ; Rise       ; clk             ;
;  data[17] ; clk        ; 10.359 ; 10.359 ; Rise       ; clk             ;
;  data[18] ; clk        ; 8.636  ; 8.636  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.705  ; 9.705  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.275  ; 9.275  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.119  ; 9.119  ; Rise       ; clk             ;
;  data[22] ; clk        ; 8.361  ; 8.361  ; Rise       ; clk             ;
;  data[23] ; clk        ; 10.019 ; 10.019 ; Rise       ; clk             ;
;  data[24] ; clk        ; 8.533  ; 8.533  ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.297  ; 9.297  ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.803  ; 9.803  ; Rise       ; clk             ;
;  data[27] ; clk        ; 10.685 ; 10.685 ; Rise       ; clk             ;
;  data[28] ; clk        ; 10.143 ; 10.143 ; Rise       ; clk             ;
;  data[29] ; clk        ; 10.618 ; 10.618 ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.192  ; 9.192  ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.960  ; 9.960  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 11.257 ; 11.257 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.831 ; 11.831 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.427 ; 12.427 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 11.664 ; 11.664 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.804 ; 11.804 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.138 ; 12.138 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 13.608 ; 13.608 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.257 ; 11.257 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.753 ; 11.753 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.559 ; 11.559 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.415 ; 12.415 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 13.330 ; 13.330 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 13.315 ; 13.315 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.342 ; 12.342 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.751 ; 12.751 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.793 ; 11.793 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.843 ; 12.843 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 13.253 ; 13.253 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 13.122 ; 13.122 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.271 ; 12.271 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.444 ; 12.444 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.305 ; 12.305 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.067 ; 12.067 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.454 ; 11.454 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.394 ; 12.394 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.062 ; 12.062 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 13.010 ; 13.010 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.059 ; 12.059 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.141 ; 12.141 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.074 ; 12.074 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 13.331 ; 13.331 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.653 ; 11.653 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 13.836 ; 13.836 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.395  ; 8.395  ; 8.395  ; 8.395  ;
; debug[0]   ; data[1]     ; 9.649  ; 9.649  ; 9.649  ; 9.649  ;
; debug[0]   ; data[2]     ; 8.552  ; 8.552  ; 8.552  ; 8.552  ;
; debug[0]   ; data[3]     ; 8.247  ; 8.247  ; 8.247  ; 8.247  ;
; debug[0]   ; data[4]     ; 7.263  ; 7.263  ; 7.263  ; 7.263  ;
; debug[0]   ; data[5]     ; 9.927  ; 9.927  ; 9.927  ; 9.927  ;
; debug[0]   ; data[6]     ; 7.599  ; 7.599  ; 7.599  ; 7.599  ;
; debug[0]   ; data[7]     ; 8.036  ; 8.036  ; 8.036  ; 8.036  ;
; debug[0]   ; data[8]     ; 9.149  ; 9.149  ; 9.149  ; 9.149  ;
; debug[0]   ; data[9]     ; 8.600  ; 8.600  ; 8.600  ; 8.600  ;
; debug[0]   ; data[10]    ; 8.695  ; 8.695  ; 8.695  ; 8.695  ;
; debug[0]   ; data[11]    ; 8.824  ; 8.824  ; 8.824  ; 8.824  ;
; debug[0]   ; data[12]    ; 9.843  ; 9.843  ; 9.843  ; 9.843  ;
; debug[0]   ; data[13]    ; 8.998  ; 8.998  ; 8.998  ; 8.998  ;
; debug[0]   ; data[14]    ; 9.112  ; 9.112  ; 9.112  ; 9.112  ;
; debug[0]   ; data[15]    ; 10.007 ; 10.007 ; 10.007 ; 10.007 ;
; debug[0]   ; data[16]    ; 10.365 ; 10.365 ; 10.365 ; 10.365 ;
; debug[0]   ; data[17]    ; 9.758  ; 9.758  ; 9.758  ; 9.758  ;
; debug[0]   ; data[18]    ; 8.641  ; 8.641  ; 8.641  ; 8.641  ;
; debug[0]   ; data[19]    ; 9.102  ; 9.102  ; 9.102  ; 9.102  ;
; debug[0]   ; data[20]    ; 10.022 ; 10.022 ; 10.022 ; 10.022 ;
; debug[0]   ; data[21]    ; 9.744  ; 9.744  ; 9.744  ; 9.744  ;
; debug[0]   ; data[22]    ; 8.558  ; 8.558  ; 8.558  ; 8.558  ;
; debug[0]   ; data[23]    ; 9.132  ; 9.132  ; 9.132  ; 9.132  ;
; debug[0]   ; data[24]    ; 9.633  ; 9.633  ; 9.633  ; 9.633  ;
; debug[0]   ; data[25]    ; 9.156  ; 9.156  ; 9.156  ; 9.156  ;
; debug[0]   ; data[26]    ; 10.246 ; 10.246 ; 10.246 ; 10.246 ;
; debug[0]   ; data[27]    ; 9.880  ; 9.880  ; 9.880  ; 9.880  ;
; debug[0]   ; data[28]    ; 9.394  ; 9.394  ; 9.394  ; 9.394  ;
; debug[0]   ; data[29]    ; 9.389  ; 9.389  ; 9.389  ; 9.389  ;
; debug[0]   ; data[30]    ; 9.293  ; 9.293  ; 9.293  ; 9.293  ;
; debug[0]   ; data[31]    ; 8.991  ; 8.991  ; 8.991  ; 8.991  ;
; debug[1]   ; data[0]     ; 8.891  ; 8.891  ; 8.891  ; 8.891  ;
; debug[1]   ; data[1]     ; 9.280  ; 9.280  ; 9.280  ; 9.280  ;
; debug[1]   ; data[2]     ; 8.034  ; 8.034  ; 8.034  ; 8.034  ;
; debug[1]   ; data[3]     ; 8.725  ; 8.725  ; 8.725  ; 8.725  ;
; debug[1]   ; data[4]     ; 8.299  ; 8.299  ; 8.299  ; 8.299  ;
; debug[1]   ; data[5]     ; 10.875 ; 10.875 ; 10.875 ; 10.875 ;
; debug[1]   ; data[6]     ; 8.634  ; 8.634  ; 8.634  ; 8.634  ;
; debug[1]   ; data[7]     ; 8.080  ; 8.080  ; 8.080  ; 8.080  ;
; debug[1]   ; data[8]     ; 9.069  ; 9.069  ; 9.069  ; 9.069  ;
; debug[1]   ; data[9]     ; 8.057  ; 8.057  ; 8.057  ; 8.057  ;
; debug[1]   ; data[10]    ; 11.272 ; 11.272 ; 11.272 ; 11.272 ;
; debug[1]   ; data[11]    ; 10.874 ; 10.874 ; 10.874 ; 10.874 ;
; debug[1]   ; data[12]    ; 11.223 ; 11.223 ; 11.223 ; 11.223 ;
; debug[1]   ; data[13]    ; 9.654  ; 9.654  ; 9.654  ; 9.654  ;
; debug[1]   ; data[14]    ; 9.036  ; 9.036  ; 9.036  ; 9.036  ;
; debug[1]   ; data[15]    ; 9.633  ; 9.633  ; 9.633  ; 9.633  ;
; debug[1]   ; data[16]    ; 10.843 ; 10.843 ; 10.843 ; 10.843 ;
; debug[1]   ; data[17]    ; 10.316 ; 10.316 ; 10.316 ; 10.316 ;
; debug[1]   ; data[18]    ; 10.070 ; 10.070 ; 10.070 ; 10.070 ;
; debug[1]   ; data[19]    ; 10.836 ; 10.836 ; 10.836 ; 10.836 ;
; debug[1]   ; data[20]    ; 11.609 ; 11.609 ; 11.609 ; 11.609 ;
; debug[1]   ; data[21]    ; 9.367  ; 9.367  ; 9.367  ; 9.367  ;
; debug[1]   ; data[22]    ; 9.565  ; 9.565  ; 9.565  ; 9.565  ;
; debug[1]   ; data[23]    ; 9.975  ; 9.975  ; 9.975  ; 9.975  ;
; debug[1]   ; data[24]    ; 10.651 ; 10.651 ; 10.651 ; 10.651 ;
; debug[1]   ; data[25]    ; 9.743  ; 9.743  ; 9.743  ; 9.743  ;
; debug[1]   ; data[26]    ; 11.084 ; 11.084 ; 11.084 ; 11.084 ;
; debug[1]   ; data[27]    ; 10.377 ; 10.377 ; 10.377 ; 10.377 ;
; debug[1]   ; data[28]    ; 10.571 ; 10.571 ; 10.571 ; 10.571 ;
; debug[1]   ; data[29]    ; 10.734 ; 10.734 ; 10.734 ; 10.734 ;
; debug[1]   ; data[30]    ; 10.224 ; 10.224 ; 10.224 ; 10.224 ;
; debug[1]   ; data[31]    ; 10.336 ; 10.336 ; 10.336 ; 10.336 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.395  ; 8.395  ; 8.395  ; 8.395  ;
; debug[0]   ; data[1]     ; 9.265  ; 9.265  ; 9.265  ; 9.265  ;
; debug[0]   ; data[2]     ; 8.552  ; 8.552  ; 8.552  ; 8.552  ;
; debug[0]   ; data[3]     ; 7.438  ; 7.438  ; 7.438  ; 7.438  ;
; debug[0]   ; data[4]     ; 7.263  ; 7.263  ; 7.263  ; 7.263  ;
; debug[0]   ; data[5]     ; 9.260  ; 9.260  ; 9.260  ; 9.260  ;
; debug[0]   ; data[6]     ; 7.599  ; 7.599  ; 7.599  ; 7.599  ;
; debug[0]   ; data[7]     ; 7.497  ; 7.497  ; 7.497  ; 7.497  ;
; debug[0]   ; data[8]     ; 9.149  ; 9.149  ; 9.149  ; 9.149  ;
; debug[0]   ; data[9]     ; 7.922  ; 7.922  ; 7.922  ; 7.922  ;
; debug[0]   ; data[10]    ; 8.695  ; 8.695  ; 8.695  ; 8.695  ;
; debug[0]   ; data[11]    ; 8.116  ; 8.116  ; 8.116  ; 8.116  ;
; debug[0]   ; data[12]    ; 9.843  ; 9.843  ; 9.843  ; 9.843  ;
; debug[0]   ; data[13]    ; 8.755  ; 8.755  ; 8.755  ; 8.755  ;
; debug[0]   ; data[14]    ; 9.112  ; 9.112  ; 9.112  ; 9.112  ;
; debug[0]   ; data[15]    ; 9.475  ; 9.475  ; 9.475  ; 9.475  ;
; debug[0]   ; data[16]    ; 10.365 ; 10.365 ; 10.365 ; 10.365 ;
; debug[0]   ; data[17]    ; 9.253  ; 9.253  ; 9.253  ; 9.253  ;
; debug[0]   ; data[18]    ; 8.641  ; 8.641  ; 8.641  ; 8.641  ;
; debug[0]   ; data[19]    ; 8.608  ; 8.608  ; 8.608  ; 8.608  ;
; debug[0]   ; data[20]    ; 10.022 ; 10.022 ; 10.022 ; 10.022 ;
; debug[0]   ; data[21]    ; 9.216  ; 9.216  ; 9.216  ; 9.216  ;
; debug[0]   ; data[22]    ; 8.558  ; 8.558  ; 8.558  ; 8.558  ;
; debug[0]   ; data[23]    ; 8.470  ; 8.470  ; 8.470  ; 8.470  ;
; debug[0]   ; data[24]    ; 9.633  ; 9.633  ; 9.633  ; 9.633  ;
; debug[0]   ; data[25]    ; 8.783  ; 8.783  ; 8.783  ; 8.783  ;
; debug[0]   ; data[26]    ; 10.246 ; 10.246 ; 10.246 ; 10.246 ;
; debug[0]   ; data[27]    ; 8.798  ; 8.798  ; 8.798  ; 8.798  ;
; debug[0]   ; data[28]    ; 9.394  ; 9.394  ; 9.394  ; 9.394  ;
; debug[0]   ; data[29]    ; 8.651  ; 8.651  ; 8.651  ; 8.651  ;
; debug[0]   ; data[30]    ; 9.293  ; 9.293  ; 9.293  ; 9.293  ;
; debug[0]   ; data[31]    ; 8.133  ; 8.133  ; 8.133  ; 8.133  ;
; debug[1]   ; data[0]     ; 7.921  ; 7.921  ; 7.921  ; 7.921  ;
; debug[1]   ; data[1]     ; 9.280  ; 9.280  ; 9.280  ; 9.280  ;
; debug[1]   ; data[2]     ; 7.655  ; 7.655  ; 7.655  ; 7.655  ;
; debug[1]   ; data[3]     ; 8.725  ; 8.725  ; 8.725  ; 8.725  ;
; debug[1]   ; data[4]     ; 7.901  ; 7.901  ; 7.901  ; 7.901  ;
; debug[1]   ; data[5]     ; 10.875 ; 10.875 ; 10.875 ; 10.875 ;
; debug[1]   ; data[6]     ; 7.930  ; 7.930  ; 7.930  ; 7.930  ;
; debug[1]   ; data[7]     ; 8.080  ; 8.080  ; 8.080  ; 8.080  ;
; debug[1]   ; data[8]     ; 8.084  ; 8.084  ; 8.084  ; 8.084  ;
; debug[1]   ; data[9]     ; 8.057  ; 8.057  ; 8.057  ; 8.057  ;
; debug[1]   ; data[10]    ; 10.152 ; 10.152 ; 10.152 ; 10.152 ;
; debug[1]   ; data[11]    ; 10.874 ; 10.874 ; 10.874 ; 10.874 ;
; debug[1]   ; data[12]    ; 8.880  ; 8.880  ; 8.880  ; 8.880  ;
; debug[1]   ; data[13]    ; 9.654  ; 9.654  ; 9.654  ; 9.654  ;
; debug[1]   ; data[14]    ; 7.952  ; 7.952  ; 7.952  ; 7.952  ;
; debug[1]   ; data[15]    ; 9.633  ; 9.633  ; 9.633  ; 9.633  ;
; debug[1]   ; data[16]    ; 9.357  ; 9.357  ; 9.357  ; 9.357  ;
; debug[1]   ; data[17]    ; 10.316 ; 10.316 ; 10.316 ; 10.316 ;
; debug[1]   ; data[18]    ; 9.677  ; 9.677  ; 9.677  ; 9.677  ;
; debug[1]   ; data[19]    ; 10.836 ; 10.836 ; 10.836 ; 10.836 ;
; debug[1]   ; data[20]    ; 9.103  ; 9.103  ; 9.103  ; 9.103  ;
; debug[1]   ; data[21]    ; 9.367  ; 9.367  ; 9.367  ; 9.367  ;
; debug[1]   ; data[22]    ; 8.351  ; 8.351  ; 8.351  ; 8.351  ;
; debug[1]   ; data[23]    ; 9.975  ; 9.975  ; 9.975  ; 9.975  ;
; debug[1]   ; data[24]    ; 8.789  ; 8.789  ; 8.789  ; 8.789  ;
; debug[1]   ; data[25]    ; 9.743  ; 9.743  ; 9.743  ; 9.743  ;
; debug[1]   ; data[26]    ; 8.195  ; 8.195  ; 8.195  ; 8.195  ;
; debug[1]   ; data[27]    ; 10.377 ; 10.377 ; 10.377 ; 10.377 ;
; debug[1]   ; data[28]    ; 8.304  ; 8.304  ; 8.304  ; 8.304  ;
; debug[1]   ; data[29]    ; 10.734 ; 10.734 ; 10.734 ; 10.734 ;
; debug[1]   ; data[30]    ; 8.218  ; 8.218  ; 8.218  ; 8.218  ;
; debug[1]   ; data[31]    ; 10.336 ; 10.336 ; 10.336 ; 10.336 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.875 ; -717.104      ;
; clk_rom ; -1.460 ; -89.876       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.238 ; 0.000         ;
; clk_rom ; 0.505 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -729.480            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.875 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.030      ; 6.937      ;
; -5.872 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.029      ; 6.933      ;
; -5.872 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.029      ; 6.933      ;
; -5.844 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.022     ; 6.854      ;
; -5.844 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.022     ; 6.854      ;
; -5.840 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.025     ; 6.847      ;
; -5.840 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.847      ;
; -5.840 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.847      ;
; -5.837 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.030      ; 6.899      ;
; -5.834 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.029      ; 6.895      ;
; -5.834 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.029      ; 6.895      ;
; -5.827 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.015     ; 6.844      ;
; -5.816 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.044      ; 6.892      ;
; -5.806 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.022     ; 6.816      ;
; -5.806 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.022     ; 6.816      ;
; -5.802 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.025     ; 6.809      ;
; -5.802 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.809      ;
; -5.802 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.809      ;
; -5.797 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.009     ; 6.820      ;
; -5.789 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.015     ; 6.806      ;
; -5.779 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.835      ;
; -5.778 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.044      ; 6.854      ;
; -5.777 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.042      ; 6.851      ;
; -5.777 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.030      ; 6.839      ;
; -5.776 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.030      ; 6.838      ;
; -5.776 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.030      ; 6.838      ;
; -5.775 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.003      ; 6.810      ;
; -5.775 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.027      ; 6.834      ;
; -5.775 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.027      ; 6.834      ;
; -5.775 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.027      ; 6.834      ;
; -5.775 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.027      ; 6.834      ;
; -5.774 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.041      ; 6.847      ;
; -5.774 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.041      ; 6.847      ;
; -5.774 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.029      ; 6.835      ;
; -5.774 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.029      ; 6.835      ;
; -5.772 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.033      ; 6.837      ;
; -5.769 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.032      ; 6.833      ;
; -5.769 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.032      ; 6.833      ;
; -5.766 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.033      ; 6.831      ;
; -5.766 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.033      ; 6.831      ;
; -5.762 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.008      ; 6.802      ;
; -5.759 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.009     ; 6.782      ;
; -5.746 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.768      ;
; -5.746 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.010     ; 6.768      ;
; -5.746 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.022     ; 6.756      ;
; -5.746 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.022     ; 6.756      ;
; -5.742 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.761      ;
; -5.742 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.013     ; 6.761      ;
; -5.742 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.013     ; 6.761      ;
; -5.742 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.025     ; 6.749      ;
; -5.742 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.749      ;
; -5.742 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.025     ; 6.749      ;
; -5.741 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.019     ; 6.754      ;
; -5.741 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.019     ; 6.754      ;
; -5.741 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.797      ;
; -5.738 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; 0.030      ; 6.800      ;
; -5.738 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; 0.030      ; 6.800      ;
; -5.737 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.012      ; 6.781      ;
; -5.737 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.022     ; 6.747      ;
; -5.737 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.022     ; 6.747      ;
; -5.737 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.022     ; 6.747      ;
; -5.737 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; 0.003      ; 6.772      ;
; -5.737 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; 0.027      ; 6.796      ;
; -5.737 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; 0.027      ; 6.796      ;
; -5.737 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; 0.027      ; 6.796      ;
; -5.737 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; 0.027      ; 6.796      ;
; -5.734 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.777      ;
; -5.734 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.011      ; 6.777      ;
; -5.732 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.788      ;
; -5.732 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.788      ;
; -5.732 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.788      ;
; -5.732 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.788      ;
; -5.729 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.003     ; 6.758      ;
; -5.729 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.015     ; 6.746      ;
; -5.728 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; 0.033      ; 6.793      ;
; -5.728 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.033      ; 6.793      ;
; -5.724 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; 0.018      ; 6.774      ;
; -5.724 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[5]  ; clk          ; clk         ; 1.000        ; -0.012     ; 6.744      ;
; -5.724 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; 0.008      ; 6.764      ;
; -5.723 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.030      ; 6.785      ;
; -5.720 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; 0.029      ; 6.781      ;
; -5.720 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; 0.029      ; 6.781      ;
; -5.718 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.056      ; 6.806      ;
; -5.718 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.044      ; 6.794      ;
; -5.715 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.030      ; 6.777      ;
; -5.715 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.030      ; 6.777      ;
; -5.715 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.030      ; 6.777      ;
; -5.715 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.030      ; 6.777      ;
; -5.713 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.047      ; 6.792      ;
; -5.706 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.698      ;
; -5.706 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.040     ; 6.698      ;
; -5.702 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[16] ; clk          ; clk         ; 1.000        ; -0.043     ; 6.691      ;
; -5.702 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.043     ; 6.691      ;
; -5.702 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.043     ; 6.691      ;
; -5.699 ; reg:ir|sr_out[4]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.003      ; 6.734      ;
; -5.699 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.009     ; 6.722      ;
; -5.694 ; reg:ir|sr_out[31]                         ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.006     ; 6.720      ;
; -5.694 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.750      ;
; -5.694 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.750      ;
; -5.694 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; 0.024      ; 6.750      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 1.000        ; -0.017     ; 2.442      ;
; -1.047 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.112      ;
; -1.044 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.088      ;
; -1.044 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.088      ;
; -1.043 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.108      ;
; -1.040 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.084      ;
; -1.039 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.083      ;
; -1.039 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.083      ;
; -1.035 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 2.094      ;
; -1.034 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.078      ;
; -1.029 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.073      ;
; -1.027 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.092      ;
; -1.021 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.086      ;
; -1.020 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.085      ;
; -1.020 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.085      ;
; -1.017 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.082      ;
; -1.015 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.080      ;
; -0.983 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 2.042      ;
; -0.982 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.047      ;
; -0.979 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 1.998      ;
; -0.975 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.040      ;
; -0.973 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 2.032      ;
; -0.972 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.016      ;
; -0.972 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.016      ;
; -0.971 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.036      ;
; -0.968 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.012      ;
; -0.967 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.011      ;
; -0.967 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.011      ;
; -0.967 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.011      ;
; -0.966 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 2.004      ;
; -0.962 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 2.021      ;
; -0.962 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.006      ;
; -0.957 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 2.001      ;
; -0.955 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.020      ;
; -0.953 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.997      ;
; -0.952 ; regbuf:rgB|sr_out[31]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.034      ; 1.985      ;
; -0.951 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 2.010      ;
; -0.949 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.993      ;
; -0.949 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.993      ;
; -0.949 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.014      ;
; -0.948 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.992      ;
; -0.948 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.013      ;
; -0.948 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.013      ;
; -0.947 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.991      ;
; -0.947 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.991      ;
; -0.946 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.990      ;
; -0.946 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 1.984      ;
; -0.945 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 1.989      ;
; -0.945 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.010      ;
; -0.943 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 2.008      ;
; -0.942 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 1.980      ;
; -0.942 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 1.980      ;
; -0.941 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 2.000      ;
; -0.941 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 1.979      ;
; -0.940 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.999      ;
; -0.940 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 1.978      ;
; -0.940 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 1.978      ;
; -0.939 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 1.977      ;
; -0.938 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 1.000        ; 0.039      ; 1.976      ;
; -0.931 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.990      ;
; -0.929 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.988      ;
; -0.927 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.020      ; 1.946      ;
; -0.921 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 1.980      ;
; -0.919 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.981      ;
; -0.914 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.063      ; 1.976      ;
; -0.911 ; reg:ir|sr_out[29]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 1.976      ;
; -0.910 ; reg:ir|sr_out[31]                                                                                            ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 1.975      ;
; -0.910 ; regbuf:regULA|sr_out[1]                                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 1.000        ; -0.001     ; 1.908      ;
; -0.908 ; reg:pc|sr_out[0]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 1.979      ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.238 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgB|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.326 ; regbuf:regULA|sr_out[18]                  ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.478      ;
; 0.331 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; 0.003      ; 0.486      ;
; 0.348 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.c_mem_add_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.361 ; breg:bcoreg|breg32_rtl_1_bypass[20]       ; regbuf:rgB|sr_out[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgB|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgA|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; breg:bcoreg|breg32_rtl_1_bypass[17]       ; regbuf:rgB|sr_out[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgB|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; reg:ir|sr_out[18]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.376 ; regbuf:regULA|sr_out[28]                  ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgB|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; breg:bcoreg|breg32_rtl_1_bypass[38]       ; regbuf:rgA|sr_out[27]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.380 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.385 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.537      ;
; 0.395 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.547      ;
; 0.410 ; mips_control:ctr_mips|pstate.decode_st    ; mips_control:ctr_mips|pstate.branch_ex_st                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.562      ;
; 0.436 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.631      ;
; 0.439 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgA|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; -0.005     ; 0.586      ;
; 0.446 ; breg:bcoreg|breg32_rtl_1_bypass[29]       ; regbuf:rgA|sr_out[18]                                                                              ; clk          ; clk         ; 0.000        ; 0.003      ; 0.601      ;
; 0.453 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.605      ;
; 0.453 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgB|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; -0.002     ; 0.603      ;
; 0.457 ; breg:bcoreg|breg32_rtl_1_bypass[36]       ; regbuf:rgA|sr_out[25]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.609      ;
; 0.461 ; regbuf:regULA|sr_out[23]                  ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.613      ;
; 0.466 ; regbuf:regULA|sr_out[21]                  ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.618      ;
; 0.467 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.006      ; 0.625      ;
; 0.468 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 0.617      ;
; 0.475 ; reg:ir|sr_out[16]                         ; breg:bcoreg|breg32_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.627      ;
; 0.480 ; regbuf:regULA|sr_out[21]                  ; breg:bcoreg|breg32_rtl_1_bypass[32]                                                                ; clk          ; clk         ; 0.000        ; 0.002      ; 0.634      ;
; 0.485 ; regbuf:rdm|sr_out[27]                     ; breg:bcoreg|breg32_rtl_1_bypass[38]                                                                ; clk          ; clk         ; 0.000        ; -0.015     ; 0.622      ;
; 0.488 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgB|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; -0.003     ; 0.637      ;
; 0.493 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.688      ;
; 0.503 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.698      ;
; 0.506 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; 0.006      ; 0.664      ;
; 0.510 ; mips_control:ctr_mips|pstate.jump_ex_st   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; -0.005     ; 0.657      ;
; 0.523 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgA|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; -0.007     ; 0.668      ;
; 0.546 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; 0.009      ; 0.707      ;
; 0.546 ; regbuf:regULA|sr_out[20]                  ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.553 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; 0.003      ; 0.708      ;
; 0.555 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.757      ;
; 0.555 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgA|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; -0.005     ; 0.702      ;
; 0.555 ; regbuf:regULA|sr_out[31]                  ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.705      ;
; 0.557 ; regbuf:regULA|sr_out[26]                  ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.709      ;
; 0.559 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; 0.009      ; 0.720      ;
; 0.561 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgA|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.015      ; 0.728      ;
; 0.562 ; breg:bcoreg|breg32_rtl_1_bypass[22]       ; regbuf:rgA|sr_out[11]                                                                              ; clk          ; clk         ; 0.000        ; 0.006      ; 0.720      ;
; 0.566 ; breg:bcoreg|breg32_rtl_1_bypass[39]       ; regbuf:rgA|sr_out[28]                                                                              ; clk          ; clk         ; 0.000        ; 0.012      ; 0.730      ;
; 0.570 ; breg:bcoreg|breg32_rtl_1_bypass[24]       ; regbuf:rgB|sr_out[13]                                                                              ; clk          ; clk         ; 0.000        ; -0.032     ; 0.690      ;
; 0.573 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.008      ; 0.733      ;
; 0.582 ; breg:bcoreg|breg32_rtl_1_bypass[31]       ; regbuf:rgA|sr_out[20]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 0.724      ;
; 0.582 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; -0.032     ; 0.702      ;
; 0.583 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgA|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 0.725      ;
; 0.586 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.781      ;
; 0.590 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.006      ; 0.748      ;
; 0.596 ; reg:ir|sr_out[18]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.047      ; 0.781      ;
; 0.599 ; breg:bcoreg|breg32_rtl_1_bypass[33]       ; regbuf:rgA|sr_out[22]                                                                              ; clk          ; clk         ; 0.000        ; 0.011      ; 0.762      ;
; 0.602 ; reg:ir|sr_out[19]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.047      ; 0.787      ;
; 0.603 ; regbuf:regULA|sr_out[23]                  ; breg:bcoreg|breg32_rtl_1_bypass[34]                                                                ; clk          ; clk         ; 0.000        ; 0.003      ; 0.758      ;
; 0.612 ; regbuf:regULA|sr_out[2]                   ; reg:pc|sr_out[2]                                                                                   ; clk          ; clk         ; 0.000        ; -0.035     ; 0.729      ;
; 0.614 ; reg:ir|sr_out[17]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.047      ; 0.799      ;
; 0.614 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.012      ; 0.778      ;
; 0.617 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.819      ;
; 0.621 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; -0.028     ; 0.745      ;
; 0.627 ; regbuf:rdm|sr_out[30]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ; clk          ; clk         ; 0.000        ; 0.046      ; 0.811      ;
; 0.634 ; regbuf:regULA|sr_out[23]                  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ; clk          ; clk         ; 0.000        ; 0.060      ; 0.832      ;
; 0.644 ; regbuf:regULA|sr_out[21]                  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.836      ;
; 0.653 ; regbuf:rdm|sr_out[8]                      ; breg:bcoreg|breg32_rtl_1_bypass[19]                                                                ; clk          ; clk         ; 0.000        ; -0.018     ; 0.787      ;
; 0.654 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; 0.004      ; 0.810      ;
; 0.657 ; reg:ir|sr_out[21]                         ; reg:pc|sr_out[23]                                                                                  ; clk          ; clk         ; 0.000        ; -0.014     ; 0.795      ;
; 0.657 ; reg:ir|sr_out[13]                         ; breg:bcoreg|breg32_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.847      ;
; 0.660 ; reg:ir|sr_out[12]                         ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.014      ; 0.826      ;
; 0.666 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; 0.011      ; 0.829      ;
; 0.669 ; regbuf:regULA|sr_out[21]                  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ; clk          ; clk         ; 0.000        ; 0.047      ; 0.854      ;
; 0.671 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.866      ;
; 0.674 ; regbuf:regULA|sr_out[9]                   ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.827      ;
; 0.678 ; regbuf:regULA|sr_out[12]                  ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.830      ;
; 0.679 ; reg:ir|sr_out[16]                         ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; -0.008     ; 0.823      ;
; 0.680 ; regbuf:rdm|sr_out[11]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ; clk          ; clk         ; 0.000        ; 0.064      ; 0.882      ;
; 0.681 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ; clk          ; clk         ; 0.000        ; 0.064      ; 0.883      ;
; 0.681 ; reg:ir|sr_out[19]                         ; reg:pc|sr_out[21]                                                                                  ; clk          ; clk         ; 0.000        ; -0.008     ; 0.825      ;
; 0.682 ; reg:ir|sr_out[23]                         ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 0.831      ;
; 0.682 ; reg:ir|sr_out[18]                         ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; -0.008     ; 0.826      ;
; 0.684 ; reg:ir|sr_out[6]                          ; reg:pc|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; -0.019     ; 0.817      ;
; 0.686 ; regbuf:regULA|sr_out[31]                  ; breg:bcoreg|breg32_rtl_1_bypass[42]                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 0.835      ;
; 0.688 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.006      ; 0.846      ;
; 0.689 ; regbuf:rdm|sr_out[3]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.881      ;
; 0.689 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgA|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; 0.007      ; 0.848      ;
; 0.689 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[34]                                                                ; clk          ; clk         ; 0.000        ; 0.007      ; 0.848      ;
; 0.690 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.898      ;
; 0.691 ; regbuf:regULA|sr_out[14]                  ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ; clk          ; clk         ; 0.000        ; 0.063      ; 0.892      ;
; 0.693 ; regbuf:regULA|sr_out[8]                   ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.894      ;
; 0.694 ; breg:bcoreg|breg32_rtl_1_bypass[19]       ; regbuf:rgA|sr_out[8]                                                                               ; clk          ; clk         ; 0.000        ; -0.021     ; 0.825      ;
; 0.696 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgA|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.009      ; 0.857      ;
; 0.697 ; regbuf:rdm|sr_out[5]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.898      ;
; 0.699 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.907      ;
; 0.699 ; regbuf:regULA|sr_out[10]                  ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.851      ;
; 0.701 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ; clk          ; clk         ; 0.000        ; 0.063      ; 0.902      ;
; 0.701 ; breg:bcoreg|breg32_rtl_1_bypass[37]       ; regbuf:rgB|sr_out[26]                                                                              ; clk          ; clk         ; 0.000        ; -0.011     ; 0.842      ;
; 0.701 ; regbuf:regULA|sr_out[0]                   ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; -0.012     ; 0.841      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.505 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.704      ;
; 0.552 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.750      ;
; 0.665 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.863      ;
; 0.666 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.864      ;
; 0.668 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.866      ;
; 0.671 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.869      ;
; 0.710 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.909      ;
; 0.717 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 0.920      ;
; 0.731 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 0.934      ;
; 0.736 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 0.920      ;
; 0.743 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 0.967      ;
; 0.757 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 0.956      ;
; 0.759 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 0.964      ;
; 0.761 ; regbuf:rgB|sr_out[11]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 0.947      ;
; 0.769 ; reg:pc|sr_out[7]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.068      ; 0.975      ;
; 0.784 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 0.968      ;
; 0.797 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.995      ;
; 0.803 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 0.981      ;
; 0.815 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.020      ;
; 0.862 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.060      ;
; 0.867 ; regbuf:rgB|sr_out[12]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.051      ;
; 0.873 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.078      ;
; 0.880 ; regbuf:rgB|sr_out[16]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.081      ;
; 0.884 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.082      ; 1.104      ;
; 0.889 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.084      ;
; 0.897 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.102      ;
; 0.899 ; reg:pc|sr_out[7]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.089      ; 1.126      ;
; 0.900 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.095      ;
; 0.902 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.113      ;
; 0.904 ; regbuf:rgB|sr_out[15]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.084      ;
; 0.905 ; reg:pc|sr_out[5]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 1.101      ;
; 0.910 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.108      ;
; 0.941 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.136      ;
; 0.944 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.134      ;
; 0.947 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.086      ; 1.171      ;
; 0.947 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.142      ;
; 0.955 ; regbuf:rgB|sr_out[28]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 1.138      ;
; 0.962 ; regbuf:rgB|sr_out[20]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 1.134      ;
; 0.965 ; regbuf:rgB|sr_out[9]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.157      ;
; 0.966 ; reg:pc|sr_out[4]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 1.135      ;
; 0.976 ; reg:pc|sr_out[2]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.175      ;
; 0.977 ; regbuf:rgB|sr_out[10]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.163      ;
; 0.994 ; regbuf:rgB|sr_out[13]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.180      ;
; 0.994 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.193      ;
; 1.003 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.198      ;
; 1.005 ; regbuf:rgB|sr_out[18]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.197      ;
; 1.008 ; regbuf:rgB|sr_out[24]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.194      ;
; 1.009 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 1.204      ;
; 1.012 ; reg:pc|sr_out[2]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.190      ;
; 1.013 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.082      ; 1.233      ;
; 1.014 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.215      ;
; 1.016 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.208      ;
; 1.020 ; regbuf:rgB|sr_out[11]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.069      ; 1.227      ;
; 1.023 ; regbuf:rgB|sr_out[23]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.209      ;
; 1.023 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.215      ;
; 1.023 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.088      ; 1.249      ;
; 1.025 ; reg:ir|sr_out[27]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.226      ;
; 1.026 ; regbuf:rgB|sr_out[21]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 1.198      ;
; 1.029 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.242      ;
; 1.036 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.214      ;
; 1.047 ; regbuf:rgB|sr_out[30]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 1.219      ;
; 1.074 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.252      ;
; 1.080 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.260      ;
; 1.082 ; regbuf:regULA|sr_out[2]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.026      ; 1.246      ;
; 1.085 ; regbuf:rgB|sr_out[12]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.290      ;
; 1.086 ; regbuf:rgB|sr_out[25]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.069      ; 1.293      ;
; 1.089 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.290      ;
; 1.092 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.069      ; 1.299      ;
; 1.094 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.088      ; 1.320      ;
; 1.095 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.294      ;
; 1.096 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.297      ;
; 1.098 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.069      ; 1.305      ;
; 1.100 ; reg:ir|sr_out[30]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.301      ;
; 1.101 ; regbuf:rgB|sr_out[29]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 1.273      ;
; 1.103 ; regbuf:rgB|sr_out[26]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.289      ;
; 1.109 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.314      ;
; 1.110 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.067      ; 1.315      ;
; 1.111 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.312      ;
; 1.111 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.309      ;
; 1.113 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.311      ;
; 1.116 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.314      ;
; 1.116 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.314      ;
; 1.117 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.088      ; 1.343      ;
; 1.117 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.315      ;
; 1.118 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.317      ;
; 1.118 ; regbuf:regULA|sr_out[6]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 1.287      ;
; 1.121 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.088      ; 1.347      ;
; 1.121 ; regbuf:rgB|sr_out[19]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.307      ;
; 1.122 ; reg:ir|sr_out[26]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.063      ; 1.323      ;
; 1.123 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.321      ;
; 1.124 ; regbuf:regULA|sr_out[2]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.005      ; 1.267      ;
; 1.129 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.088      ; 1.355      ;
; 1.130 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.042      ; 1.310      ;
; 1.131 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 1.305      ;
; 1.134 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.312      ;
; 1.135 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.313      ;
; 1.137 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.315      ;
; 1.139 ; regbuf:regULA|sr_out[0]                  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.337      ;
; 1.141 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.319      ;
; 1.142 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.040      ; 1.320      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_19f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.963 ; 0.963 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.077 ; 0.077 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 10.309 ; 10.309 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.990  ; 9.990  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.803  ; 9.803  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.093  ; 9.093  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 9.211  ; 9.211  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.696  ; 9.696  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.827  ; 9.827  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.366  ; 9.366  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.185  ; 9.185  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 9.953  ; 9.953  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.174  ; 9.174  ; Rise       ; clk             ;
;  data[10] ; clk        ; 9.714  ; 9.714  ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.600  ; 9.600  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.982  ; 9.982  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.405  ; 9.405  ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.439  ; 9.439  ; Rise       ; clk             ;
;  data[15] ; clk        ; 9.456  ; 9.456  ; Rise       ; clk             ;
;  data[16] ; clk        ; 10.309 ; 10.309 ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.679  ; 9.679  ; Rise       ; clk             ;
;  data[18] ; clk        ; 8.795  ; 8.795  ; Rise       ; clk             ;
;  data[19] ; clk        ; 9.004  ; 9.004  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.662  ; 9.662  ; Rise       ; clk             ;
;  data[21] ; clk        ; 9.246  ; 9.246  ; Rise       ; clk             ;
;  data[22] ; clk        ; 8.920  ; 8.920  ; Rise       ; clk             ;
;  data[23] ; clk        ; 9.794  ; 9.794  ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.995  ; 9.995  ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.423  ; 9.423  ; Rise       ; clk             ;
;  data[26] ; clk        ; 9.913  ; 9.913  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.694  ; 9.694  ; Rise       ; clk             ;
;  data[28] ; clk        ; 9.844  ; 9.844  ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.200  ; 9.200  ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.826  ; 9.826  ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.215  ; 9.215  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 7.739  ; 7.739  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.732  ; 6.732  ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.021  ; 7.021  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.682  ; 6.682  ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.731  ; 6.731  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.873  ; 6.873  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.546  ; 7.546  ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.466  ; 6.466  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.700  ; 6.700  ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.608  ; 6.608  ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.007  ; 7.007  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.469  ; 7.469  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.441  ; 7.441  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.997  ; 6.997  ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.184  ; 7.184  ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.740  ; 6.740  ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.221  ; 7.221  ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.427  ; 7.427  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.367  ; 7.367  ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.940  ; 6.940  ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.064  ; 7.064  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.984  ; 6.984  ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.860  ; 6.860  ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.648  ; 6.648  ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.003  ; 7.003  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.845  ; 6.845  ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.302  ; 7.302  ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.860  ; 6.860  ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.928  ; 6.928  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.884  ; 6.884  ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.461  ; 7.461  ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.740  ; 6.740  ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.739  ; 7.739  ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.614 ; 4.614 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.054 ; 5.054 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.459 ; 5.459 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.689 ; 4.689 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.828 ; 4.828 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 4.890 ; 4.890 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.542 ; 5.542 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.769 ; 4.769 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.935 ; 4.935 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.614 ; 4.614 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.026 ; 5.026 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.283 ; 5.283 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.257 ; 5.257 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.310 ; 5.310 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.329 ; 5.329 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.759 ; 4.759 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.404 ; 5.404 ; Rise       ; clk             ;
;  data[16] ; clk        ; 5.225 ; 5.225 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.510 ; 5.510 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.705 ; 4.705 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.189 ; 5.189 ; Rise       ; clk             ;
;  data[20] ; clk        ; 5.021 ; 5.021 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.918 ; 4.918 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.637 ; 4.637 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.332 ; 5.332 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.664 ; 4.664 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.013 ; 5.013 ; Rise       ; clk             ;
;  data[26] ; clk        ; 5.258 ; 5.258 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.647 ; 5.647 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.416 ; 5.416 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.618 ; 5.618 ; Rise       ; clk             ;
;  data[30] ; clk        ; 5.030 ; 5.030 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.336 ; 5.336 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.466 ; 6.466 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.732 ; 6.732 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.021 ; 7.021 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.682 ; 6.682 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.731 ; 6.731 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.873 ; 6.873 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.546 ; 7.546 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.466 ; 6.466 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.700 ; 6.700 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.608 ; 6.608 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.007 ; 7.007 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.469 ; 7.469 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.441 ; 7.441 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.997 ; 6.997 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.184 ; 7.184 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.740 ; 6.740 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.221 ; 7.221 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.427 ; 7.427 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.367 ; 7.367 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.940 ; 6.940 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.064 ; 7.064 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.984 ; 6.984 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.860 ; 6.860 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.648 ; 6.648 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.003 ; 7.003 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.845 ; 6.845 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.302 ; 7.302 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.860 ; 6.860 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.928 ; 6.928 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.884 ; 6.884 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.461 ; 7.461 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.740 ; 6.740 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.739 ; 7.739 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.259 ; 4.259 ; 4.259 ; 4.259 ;
; debug[0]   ; data[1]     ; 4.868 ; 4.868 ; 4.868 ; 4.868 ;
; debug[0]   ; data[2]     ; 4.336 ; 4.336 ; 4.336 ; 4.336 ;
; debug[0]   ; data[3]     ; 4.164 ; 4.164 ; 4.164 ; 4.164 ;
; debug[0]   ; data[4]     ; 3.739 ; 3.739 ; 3.739 ; 3.739 ;
; debug[0]   ; data[5]     ; 4.986 ; 4.986 ; 4.986 ; 4.986 ;
; debug[0]   ; data[6]     ; 3.876 ; 3.876 ; 3.876 ; 3.876 ;
; debug[0]   ; data[7]     ; 4.107 ; 4.107 ; 4.107 ; 4.107 ;
; debug[0]   ; data[8]     ; 4.557 ; 4.557 ; 4.557 ; 4.557 ;
; debug[0]   ; data[9]     ; 4.342 ; 4.342 ; 4.342 ; 4.342 ;
; debug[0]   ; data[10]    ; 4.444 ; 4.444 ; 4.444 ; 4.444 ;
; debug[0]   ; data[11]    ; 4.484 ; 4.484 ; 4.484 ; 4.484 ;
; debug[0]   ; data[12]    ; 4.954 ; 4.954 ; 4.954 ; 4.954 ;
; debug[0]   ; data[13]    ; 4.587 ; 4.587 ; 4.587 ; 4.587 ;
; debug[0]   ; data[14]    ; 4.580 ; 4.580 ; 4.580 ; 4.580 ;
; debug[0]   ; data[15]    ; 5.024 ; 5.024 ; 5.024 ; 5.024 ;
; debug[0]   ; data[16]    ; 5.156 ; 5.156 ; 5.156 ; 5.156 ;
; debug[0]   ; data[17]    ; 4.952 ; 4.952 ; 4.952 ; 4.952 ;
; debug[0]   ; data[18]    ; 4.388 ; 4.388 ; 4.388 ; 4.388 ;
; debug[0]   ; data[19]    ; 4.621 ; 4.621 ; 4.621 ; 4.621 ;
; debug[0]   ; data[20]    ; 5.030 ; 5.030 ; 5.030 ; 5.030 ;
; debug[0]   ; data[21]    ; 4.885 ; 4.885 ; 4.885 ; 4.885 ;
; debug[0]   ; data[22]    ; 4.392 ; 4.392 ; 4.392 ; 4.392 ;
; debug[0]   ; data[23]    ; 4.603 ; 4.603 ; 4.603 ; 4.603 ;
; debug[0]   ; data[24]    ; 4.822 ; 4.822 ; 4.822 ; 4.822 ;
; debug[0]   ; data[25]    ; 4.649 ; 4.649 ; 4.649 ; 4.649 ;
; debug[0]   ; data[26]    ; 5.162 ; 5.162 ; 5.162 ; 5.162 ;
; debug[0]   ; data[27]    ; 4.939 ; 4.939 ; 4.939 ; 4.939 ;
; debug[0]   ; data[28]    ; 4.765 ; 4.765 ; 4.765 ; 4.765 ;
; debug[0]   ; data[29]    ; 4.750 ; 4.750 ; 4.750 ; 4.750 ;
; debug[0]   ; data[30]    ; 4.746 ; 4.746 ; 4.746 ; 4.746 ;
; debug[0]   ; data[31]    ; 4.579 ; 4.579 ; 4.579 ; 4.579 ;
; debug[1]   ; data[0]     ; 4.565 ; 4.565 ; 4.565 ; 4.565 ;
; debug[1]   ; data[1]     ; 4.772 ; 4.772 ; 4.772 ; 4.772 ;
; debug[1]   ; data[2]     ; 4.080 ; 4.080 ; 4.080 ; 4.080 ;
; debug[1]   ; data[3]     ; 4.502 ; 4.502 ; 4.502 ; 4.502 ;
; debug[1]   ; data[4]     ; 4.290 ; 4.290 ; 4.290 ; 4.290 ;
; debug[1]   ; data[5]     ; 5.472 ; 5.472 ; 5.472 ; 5.472 ;
; debug[1]   ; data[6]     ; 4.426 ; 4.426 ; 4.426 ; 4.426 ;
; debug[1]   ; data[7]     ; 4.207 ; 4.207 ; 4.207 ; 4.207 ;
; debug[1]   ; data[8]     ; 4.632 ; 4.632 ; 4.632 ; 4.632 ;
; debug[1]   ; data[9]     ; 4.089 ; 4.089 ; 4.089 ; 4.089 ;
; debug[1]   ; data[10]    ; 5.685 ; 5.685 ; 5.685 ; 5.685 ;
; debug[1]   ; data[11]    ; 5.480 ; 5.480 ; 5.480 ; 5.480 ;
; debug[1]   ; data[12]    ; 5.637 ; 5.637 ; 5.637 ; 5.637 ;
; debug[1]   ; data[13]    ; 4.943 ; 4.943 ; 4.943 ; 4.943 ;
; debug[1]   ; data[14]    ; 4.660 ; 4.660 ; 4.660 ; 4.660 ;
; debug[1]   ; data[15]    ; 4.921 ; 4.921 ; 4.921 ; 4.921 ;
; debug[1]   ; data[16]    ; 5.488 ; 5.488 ; 5.488 ; 5.488 ;
; debug[1]   ; data[17]    ; 5.251 ; 5.251 ; 5.251 ; 5.251 ;
; debug[1]   ; data[18]    ; 5.108 ; 5.108 ; 5.108 ; 5.108 ;
; debug[1]   ; data[19]    ; 5.472 ; 5.472 ; 5.472 ; 5.472 ;
; debug[1]   ; data[20]    ; 5.811 ; 5.811 ; 5.811 ; 5.811 ;
; debug[1]   ; data[21]    ; 4.782 ; 4.782 ; 4.782 ; 4.782 ;
; debug[1]   ; data[22]    ; 4.916 ; 4.916 ; 4.916 ; 4.916 ;
; debug[1]   ; data[23]    ; 5.054 ; 5.054 ; 5.054 ; 5.054 ;
; debug[1]   ; data[24]    ; 5.368 ; 5.368 ; 5.368 ; 5.368 ;
; debug[1]   ; data[25]    ; 4.976 ; 4.976 ; 4.976 ; 4.976 ;
; debug[1]   ; data[26]    ; 5.623 ; 5.623 ; 5.623 ; 5.623 ;
; debug[1]   ; data[27]    ; 5.278 ; 5.278 ; 5.278 ; 5.278 ;
; debug[1]   ; data[28]    ; 5.373 ; 5.373 ; 5.373 ; 5.373 ;
; debug[1]   ; data[29]    ; 5.425 ; 5.425 ; 5.425 ; 5.425 ;
; debug[1]   ; data[30]    ; 5.237 ; 5.237 ; 5.237 ; 5.237 ;
; debug[1]   ; data[31]    ; 5.254 ; 5.254 ; 5.254 ; 5.254 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.259 ; 4.259 ; 4.259 ; 4.259 ;
; debug[0]   ; data[1]     ; 4.711 ; 4.711 ; 4.711 ; 4.711 ;
; debug[0]   ; data[2]     ; 4.336 ; 4.336 ; 4.336 ; 4.336 ;
; debug[0]   ; data[3]     ; 3.856 ; 3.856 ; 3.856 ; 3.856 ;
; debug[0]   ; data[4]     ; 3.739 ; 3.739 ; 3.739 ; 3.739 ;
; debug[0]   ; data[5]     ; 4.707 ; 4.707 ; 4.707 ; 4.707 ;
; debug[0]   ; data[6]     ; 3.876 ; 3.876 ; 3.876 ; 3.876 ;
; debug[0]   ; data[7]     ; 3.867 ; 3.867 ; 3.867 ; 3.867 ;
; debug[0]   ; data[8]     ; 4.557 ; 4.557 ; 4.557 ; 4.557 ;
; debug[0]   ; data[9]     ; 4.048 ; 4.048 ; 4.048 ; 4.048 ;
; debug[0]   ; data[10]    ; 4.444 ; 4.444 ; 4.444 ; 4.444 ;
; debug[0]   ; data[11]    ; 4.187 ; 4.187 ; 4.187 ; 4.187 ;
; debug[0]   ; data[12]    ; 4.954 ; 4.954 ; 4.954 ; 4.954 ;
; debug[0]   ; data[13]    ; 4.496 ; 4.496 ; 4.496 ; 4.496 ;
; debug[0]   ; data[14]    ; 4.580 ; 4.580 ; 4.580 ; 4.580 ;
; debug[0]   ; data[15]    ; 4.802 ; 4.802 ; 4.802 ; 4.802 ;
; debug[0]   ; data[16]    ; 5.156 ; 5.156 ; 5.156 ; 5.156 ;
; debug[0]   ; data[17]    ; 4.718 ; 4.718 ; 4.718 ; 4.718 ;
; debug[0]   ; data[18]    ; 4.388 ; 4.388 ; 4.388 ; 4.388 ;
; debug[0]   ; data[19]    ; 4.415 ; 4.415 ; 4.415 ; 4.415 ;
; debug[0]   ; data[20]    ; 5.030 ; 5.030 ; 5.030 ; 5.030 ;
; debug[0]   ; data[21]    ; 4.669 ; 4.669 ; 4.669 ; 4.669 ;
; debug[0]   ; data[22]    ; 4.392 ; 4.392 ; 4.392 ; 4.392 ;
; debug[0]   ; data[23]    ; 4.322 ; 4.322 ; 4.322 ; 4.322 ;
; debug[0]   ; data[24]    ; 4.822 ; 4.822 ; 4.822 ; 4.822 ;
; debug[0]   ; data[25]    ; 4.483 ; 4.483 ; 4.483 ; 4.483 ;
; debug[0]   ; data[26]    ; 5.162 ; 5.162 ; 5.162 ; 5.162 ;
; debug[0]   ; data[27]    ; 4.515 ; 4.515 ; 4.515 ; 4.515 ;
; debug[0]   ; data[28]    ; 4.765 ; 4.765 ; 4.765 ; 4.765 ;
; debug[0]   ; data[29]    ; 4.434 ; 4.434 ; 4.434 ; 4.434 ;
; debug[0]   ; data[30]    ; 4.746 ; 4.746 ; 4.746 ; 4.746 ;
; debug[0]   ; data[31]    ; 4.212 ; 4.212 ; 4.212 ; 4.212 ;
; debug[1]   ; data[0]     ; 4.153 ; 4.153 ; 4.153 ; 4.153 ;
; debug[1]   ; data[1]     ; 4.772 ; 4.772 ; 4.772 ; 4.772 ;
; debug[1]   ; data[2]     ; 4.029 ; 4.029 ; 4.029 ; 4.029 ;
; debug[1]   ; data[3]     ; 4.502 ; 4.502 ; 4.502 ; 4.502 ;
; debug[1]   ; data[4]     ; 4.121 ; 4.121 ; 4.121 ; 4.121 ;
; debug[1]   ; data[5]     ; 5.472 ; 5.472 ; 5.472 ; 5.472 ;
; debug[1]   ; data[6]     ; 4.130 ; 4.130 ; 4.130 ; 4.130 ;
; debug[1]   ; data[7]     ; 4.207 ; 4.207 ; 4.207 ; 4.207 ;
; debug[1]   ; data[8]     ; 4.196 ; 4.196 ; 4.196 ; 4.196 ;
; debug[1]   ; data[9]     ; 4.089 ; 4.089 ; 4.089 ; 4.089 ;
; debug[1]   ; data[10]    ; 5.181 ; 5.181 ; 5.181 ; 5.181 ;
; debug[1]   ; data[11]    ; 5.480 ; 5.480 ; 5.480 ; 5.480 ;
; debug[1]   ; data[12]    ; 4.588 ; 4.588 ; 4.588 ; 4.588 ;
; debug[1]   ; data[13]    ; 4.943 ; 4.943 ; 4.943 ; 4.943 ;
; debug[1]   ; data[14]    ; 4.167 ; 4.167 ; 4.167 ; 4.167 ;
; debug[1]   ; data[15]    ; 4.921 ; 4.921 ; 4.921 ; 4.921 ;
; debug[1]   ; data[16]    ; 4.846 ; 4.846 ; 4.846 ; 4.846 ;
; debug[1]   ; data[17]    ; 5.251 ; 5.251 ; 5.251 ; 5.251 ;
; debug[1]   ; data[18]    ; 4.945 ; 4.945 ; 4.945 ; 4.945 ;
; debug[1]   ; data[19]    ; 5.472 ; 5.472 ; 5.472 ; 5.472 ;
; debug[1]   ; data[20]    ; 4.711 ; 4.711 ; 4.711 ; 4.711 ;
; debug[1]   ; data[21]    ; 4.782 ; 4.782 ; 4.782 ; 4.782 ;
; debug[1]   ; data[22]    ; 4.388 ; 4.388 ; 4.388 ; 4.388 ;
; debug[1]   ; data[23]    ; 5.054 ; 5.054 ; 5.054 ; 5.054 ;
; debug[1]   ; data[24]    ; 4.549 ; 4.549 ; 4.549 ; 4.549 ;
; debug[1]   ; data[25]    ; 4.976 ; 4.976 ; 4.976 ; 4.976 ;
; debug[1]   ; data[26]    ; 4.278 ; 4.278 ; 4.278 ; 4.278 ;
; debug[1]   ; data[27]    ; 5.278 ; 5.278 ; 5.278 ; 5.278 ;
; debug[1]   ; data[28]    ; 4.332 ; 4.332 ; 4.332 ; 4.332 ;
; debug[1]   ; data[29]    ; 5.425 ; 5.425 ; 5.425 ; 5.425 ;
; debug[1]   ; data[30]    ; 4.317 ; 4.317 ; 4.317 ; 4.317 ;
; debug[1]   ; data[31]    ; 5.254 ; 5.254 ; 5.254 ; 5.254 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -14.010   ; 0.238 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -14.010   ; 0.238 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -3.649    ; 0.505 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -1935.506 ; 0.0   ; 0.0      ; 0.0     ; -1074.86            ;
;  clk             ; -1711.921 ; 0.000 ; N/A      ; N/A     ; -729.480            ;
;  clk_rom         ; -223.585  ; 0.000 ; N/A      ; N/A     ; -345.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.615 ; 2.615 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.077 ; 0.077 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 21.178 ; 21.178 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 20.560 ; 20.560 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 19.860 ; 19.860 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 18.655 ; 18.655 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 18.928 ; 18.928 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 20.039 ; 20.039 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 20.254 ; 20.254 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 19.408 ; 19.408 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 18.837 ; 18.837 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 20.645 ; 20.645 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 18.817 ; 18.817 ; Rise       ; clk             ;
;  data[10] ; clk        ; 20.008 ; 20.008 ; Rise       ; clk             ;
;  data[11] ; clk        ; 19.830 ; 19.830 ; Rise       ; clk             ;
;  data[12] ; clk        ; 20.639 ; 20.639 ; Rise       ; clk             ;
;  data[13] ; clk        ; 19.315 ; 19.315 ; Rise       ; clk             ;
;  data[14] ; clk        ; 19.236 ; 19.236 ; Rise       ; clk             ;
;  data[15] ; clk        ; 19.348 ; 19.348 ; Rise       ; clk             ;
;  data[16] ; clk        ; 21.178 ; 21.178 ; Rise       ; clk             ;
;  data[17] ; clk        ; 19.860 ; 19.860 ; Rise       ; clk             ;
;  data[18] ; clk        ; 17.947 ; 17.947 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.347 ; 18.347 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.693 ; 19.693 ; Rise       ; clk             ;
;  data[21] ; clk        ; 18.991 ; 18.991 ; Rise       ; clk             ;
;  data[22] ; clk        ; 18.211 ; 18.211 ; Rise       ; clk             ;
;  data[23] ; clk        ; 20.082 ; 20.082 ; Rise       ; clk             ;
;  data[24] ; clk        ; 20.356 ; 20.356 ; Rise       ; clk             ;
;  data[25] ; clk        ; 19.165 ; 19.165 ; Rise       ; clk             ;
;  data[26] ; clk        ; 20.064 ; 20.064 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.694 ; 19.694 ; Rise       ; clk             ;
;  data[28] ; clk        ; 20.029 ; 20.029 ; Rise       ; clk             ;
;  data[29] ; clk        ; 18.457 ; 18.457 ; Rise       ; clk             ;
;  data[30] ; clk        ; 19.683 ; 19.683 ; Rise       ; clk             ;
;  data[31] ; clk        ; 18.796 ; 18.796 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.836 ; 13.836 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.831 ; 11.831 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 12.427 ; 12.427 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 11.664 ; 11.664 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.804 ; 11.804 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 12.138 ; 12.138 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 13.608 ; 13.608 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 11.257 ; 11.257 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.753 ; 11.753 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 11.559 ; 11.559 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.415 ; 12.415 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 13.330 ; 13.330 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 13.315 ; 13.315 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 12.342 ; 12.342 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 12.751 ; 12.751 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.793 ; 11.793 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 12.843 ; 12.843 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 13.253 ; 13.253 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 13.122 ; 13.122 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 12.271 ; 12.271 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.444 ; 12.444 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 12.305 ; 12.305 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.067 ; 12.067 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.454 ; 11.454 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 12.394 ; 12.394 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 12.062 ; 12.062 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 13.010 ; 13.010 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.059 ; 12.059 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 12.141 ; 12.141 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 12.074 ; 12.074 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 13.331 ; 13.331 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.653 ; 11.653 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 13.836 ; 13.836 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.614 ; 4.614 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.054 ; 5.054 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 5.459 ; 5.459 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.689 ; 4.689 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.828 ; 4.828 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 4.890 ; 4.890 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.542 ; 5.542 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.769 ; 4.769 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.935 ; 4.935 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.614 ; 4.614 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.026 ; 5.026 ; Rise       ; clk             ;
;  data[10] ; clk        ; 5.283 ; 5.283 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.257 ; 5.257 ; Rise       ; clk             ;
;  data[12] ; clk        ; 5.310 ; 5.310 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.329 ; 5.329 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.759 ; 4.759 ; Rise       ; clk             ;
;  data[15] ; clk        ; 5.404 ; 5.404 ; Rise       ; clk             ;
;  data[16] ; clk        ; 5.225 ; 5.225 ; Rise       ; clk             ;
;  data[17] ; clk        ; 5.510 ; 5.510 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.705 ; 4.705 ; Rise       ; clk             ;
;  data[19] ; clk        ; 5.189 ; 5.189 ; Rise       ; clk             ;
;  data[20] ; clk        ; 5.021 ; 5.021 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.918 ; 4.918 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.637 ; 4.637 ; Rise       ; clk             ;
;  data[23] ; clk        ; 5.332 ; 5.332 ; Rise       ; clk             ;
;  data[24] ; clk        ; 4.664 ; 4.664 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.013 ; 5.013 ; Rise       ; clk             ;
;  data[26] ; clk        ; 5.258 ; 5.258 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.647 ; 5.647 ; Rise       ; clk             ;
;  data[28] ; clk        ; 5.416 ; 5.416 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.618 ; 5.618 ; Rise       ; clk             ;
;  data[30] ; clk        ; 5.030 ; 5.030 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.336 ; 5.336 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.466 ; 6.466 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.732 ; 6.732 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 7.021 ; 7.021 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.682 ; 6.682 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.731 ; 6.731 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.873 ; 6.873 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.546 ; 7.546 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.466 ; 6.466 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.700 ; 6.700 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.608 ; 6.608 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 7.007 ; 7.007 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 7.469 ; 7.469 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.441 ; 7.441 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.997 ; 6.997 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 7.184 ; 7.184 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.740 ; 6.740 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 7.221 ; 7.221 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 7.427 ; 7.427 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.367 ; 7.367 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.940 ; 6.940 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 7.064 ; 7.064 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.984 ; 6.984 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 6.860 ; 6.860 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.648 ; 6.648 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 7.003 ; 7.003 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.845 ; 6.845 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 7.302 ; 7.302 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.860 ; 6.860 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.928 ; 6.928 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 6.884 ; 6.884 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.461 ; 7.461 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.740 ; 6.740 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 7.739 ; 7.739 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.395  ; 8.395  ; 8.395  ; 8.395  ;
; debug[0]   ; data[1]     ; 9.649  ; 9.649  ; 9.649  ; 9.649  ;
; debug[0]   ; data[2]     ; 8.552  ; 8.552  ; 8.552  ; 8.552  ;
; debug[0]   ; data[3]     ; 8.247  ; 8.247  ; 8.247  ; 8.247  ;
; debug[0]   ; data[4]     ; 7.263  ; 7.263  ; 7.263  ; 7.263  ;
; debug[0]   ; data[5]     ; 9.927  ; 9.927  ; 9.927  ; 9.927  ;
; debug[0]   ; data[6]     ; 7.599  ; 7.599  ; 7.599  ; 7.599  ;
; debug[0]   ; data[7]     ; 8.036  ; 8.036  ; 8.036  ; 8.036  ;
; debug[0]   ; data[8]     ; 9.149  ; 9.149  ; 9.149  ; 9.149  ;
; debug[0]   ; data[9]     ; 8.600  ; 8.600  ; 8.600  ; 8.600  ;
; debug[0]   ; data[10]    ; 8.695  ; 8.695  ; 8.695  ; 8.695  ;
; debug[0]   ; data[11]    ; 8.824  ; 8.824  ; 8.824  ; 8.824  ;
; debug[0]   ; data[12]    ; 9.843  ; 9.843  ; 9.843  ; 9.843  ;
; debug[0]   ; data[13]    ; 8.998  ; 8.998  ; 8.998  ; 8.998  ;
; debug[0]   ; data[14]    ; 9.112  ; 9.112  ; 9.112  ; 9.112  ;
; debug[0]   ; data[15]    ; 10.007 ; 10.007 ; 10.007 ; 10.007 ;
; debug[0]   ; data[16]    ; 10.365 ; 10.365 ; 10.365 ; 10.365 ;
; debug[0]   ; data[17]    ; 9.758  ; 9.758  ; 9.758  ; 9.758  ;
; debug[0]   ; data[18]    ; 8.641  ; 8.641  ; 8.641  ; 8.641  ;
; debug[0]   ; data[19]    ; 9.102  ; 9.102  ; 9.102  ; 9.102  ;
; debug[0]   ; data[20]    ; 10.022 ; 10.022 ; 10.022 ; 10.022 ;
; debug[0]   ; data[21]    ; 9.744  ; 9.744  ; 9.744  ; 9.744  ;
; debug[0]   ; data[22]    ; 8.558  ; 8.558  ; 8.558  ; 8.558  ;
; debug[0]   ; data[23]    ; 9.132  ; 9.132  ; 9.132  ; 9.132  ;
; debug[0]   ; data[24]    ; 9.633  ; 9.633  ; 9.633  ; 9.633  ;
; debug[0]   ; data[25]    ; 9.156  ; 9.156  ; 9.156  ; 9.156  ;
; debug[0]   ; data[26]    ; 10.246 ; 10.246 ; 10.246 ; 10.246 ;
; debug[0]   ; data[27]    ; 9.880  ; 9.880  ; 9.880  ; 9.880  ;
; debug[0]   ; data[28]    ; 9.394  ; 9.394  ; 9.394  ; 9.394  ;
; debug[0]   ; data[29]    ; 9.389  ; 9.389  ; 9.389  ; 9.389  ;
; debug[0]   ; data[30]    ; 9.293  ; 9.293  ; 9.293  ; 9.293  ;
; debug[0]   ; data[31]    ; 8.991  ; 8.991  ; 8.991  ; 8.991  ;
; debug[1]   ; data[0]     ; 8.891  ; 8.891  ; 8.891  ; 8.891  ;
; debug[1]   ; data[1]     ; 9.280  ; 9.280  ; 9.280  ; 9.280  ;
; debug[1]   ; data[2]     ; 8.034  ; 8.034  ; 8.034  ; 8.034  ;
; debug[1]   ; data[3]     ; 8.725  ; 8.725  ; 8.725  ; 8.725  ;
; debug[1]   ; data[4]     ; 8.299  ; 8.299  ; 8.299  ; 8.299  ;
; debug[1]   ; data[5]     ; 10.875 ; 10.875 ; 10.875 ; 10.875 ;
; debug[1]   ; data[6]     ; 8.634  ; 8.634  ; 8.634  ; 8.634  ;
; debug[1]   ; data[7]     ; 8.080  ; 8.080  ; 8.080  ; 8.080  ;
; debug[1]   ; data[8]     ; 9.069  ; 9.069  ; 9.069  ; 9.069  ;
; debug[1]   ; data[9]     ; 8.057  ; 8.057  ; 8.057  ; 8.057  ;
; debug[1]   ; data[10]    ; 11.272 ; 11.272 ; 11.272 ; 11.272 ;
; debug[1]   ; data[11]    ; 10.874 ; 10.874 ; 10.874 ; 10.874 ;
; debug[1]   ; data[12]    ; 11.223 ; 11.223 ; 11.223 ; 11.223 ;
; debug[1]   ; data[13]    ; 9.654  ; 9.654  ; 9.654  ; 9.654  ;
; debug[1]   ; data[14]    ; 9.036  ; 9.036  ; 9.036  ; 9.036  ;
; debug[1]   ; data[15]    ; 9.633  ; 9.633  ; 9.633  ; 9.633  ;
; debug[1]   ; data[16]    ; 10.843 ; 10.843 ; 10.843 ; 10.843 ;
; debug[1]   ; data[17]    ; 10.316 ; 10.316 ; 10.316 ; 10.316 ;
; debug[1]   ; data[18]    ; 10.070 ; 10.070 ; 10.070 ; 10.070 ;
; debug[1]   ; data[19]    ; 10.836 ; 10.836 ; 10.836 ; 10.836 ;
; debug[1]   ; data[20]    ; 11.609 ; 11.609 ; 11.609 ; 11.609 ;
; debug[1]   ; data[21]    ; 9.367  ; 9.367  ; 9.367  ; 9.367  ;
; debug[1]   ; data[22]    ; 9.565  ; 9.565  ; 9.565  ; 9.565  ;
; debug[1]   ; data[23]    ; 9.975  ; 9.975  ; 9.975  ; 9.975  ;
; debug[1]   ; data[24]    ; 10.651 ; 10.651 ; 10.651 ; 10.651 ;
; debug[1]   ; data[25]    ; 9.743  ; 9.743  ; 9.743  ; 9.743  ;
; debug[1]   ; data[26]    ; 11.084 ; 11.084 ; 11.084 ; 11.084 ;
; debug[1]   ; data[27]    ; 10.377 ; 10.377 ; 10.377 ; 10.377 ;
; debug[1]   ; data[28]    ; 10.571 ; 10.571 ; 10.571 ; 10.571 ;
; debug[1]   ; data[29]    ; 10.734 ; 10.734 ; 10.734 ; 10.734 ;
; debug[1]   ; data[30]    ; 10.224 ; 10.224 ; 10.224 ; 10.224 ;
; debug[1]   ; data[31]    ; 10.336 ; 10.336 ; 10.336 ; 10.336 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.259 ; 4.259 ; 4.259 ; 4.259 ;
; debug[0]   ; data[1]     ; 4.711 ; 4.711 ; 4.711 ; 4.711 ;
; debug[0]   ; data[2]     ; 4.336 ; 4.336 ; 4.336 ; 4.336 ;
; debug[0]   ; data[3]     ; 3.856 ; 3.856 ; 3.856 ; 3.856 ;
; debug[0]   ; data[4]     ; 3.739 ; 3.739 ; 3.739 ; 3.739 ;
; debug[0]   ; data[5]     ; 4.707 ; 4.707 ; 4.707 ; 4.707 ;
; debug[0]   ; data[6]     ; 3.876 ; 3.876 ; 3.876 ; 3.876 ;
; debug[0]   ; data[7]     ; 3.867 ; 3.867 ; 3.867 ; 3.867 ;
; debug[0]   ; data[8]     ; 4.557 ; 4.557 ; 4.557 ; 4.557 ;
; debug[0]   ; data[9]     ; 4.048 ; 4.048 ; 4.048 ; 4.048 ;
; debug[0]   ; data[10]    ; 4.444 ; 4.444 ; 4.444 ; 4.444 ;
; debug[0]   ; data[11]    ; 4.187 ; 4.187 ; 4.187 ; 4.187 ;
; debug[0]   ; data[12]    ; 4.954 ; 4.954 ; 4.954 ; 4.954 ;
; debug[0]   ; data[13]    ; 4.496 ; 4.496 ; 4.496 ; 4.496 ;
; debug[0]   ; data[14]    ; 4.580 ; 4.580 ; 4.580 ; 4.580 ;
; debug[0]   ; data[15]    ; 4.802 ; 4.802 ; 4.802 ; 4.802 ;
; debug[0]   ; data[16]    ; 5.156 ; 5.156 ; 5.156 ; 5.156 ;
; debug[0]   ; data[17]    ; 4.718 ; 4.718 ; 4.718 ; 4.718 ;
; debug[0]   ; data[18]    ; 4.388 ; 4.388 ; 4.388 ; 4.388 ;
; debug[0]   ; data[19]    ; 4.415 ; 4.415 ; 4.415 ; 4.415 ;
; debug[0]   ; data[20]    ; 5.030 ; 5.030 ; 5.030 ; 5.030 ;
; debug[0]   ; data[21]    ; 4.669 ; 4.669 ; 4.669 ; 4.669 ;
; debug[0]   ; data[22]    ; 4.392 ; 4.392 ; 4.392 ; 4.392 ;
; debug[0]   ; data[23]    ; 4.322 ; 4.322 ; 4.322 ; 4.322 ;
; debug[0]   ; data[24]    ; 4.822 ; 4.822 ; 4.822 ; 4.822 ;
; debug[0]   ; data[25]    ; 4.483 ; 4.483 ; 4.483 ; 4.483 ;
; debug[0]   ; data[26]    ; 5.162 ; 5.162 ; 5.162 ; 5.162 ;
; debug[0]   ; data[27]    ; 4.515 ; 4.515 ; 4.515 ; 4.515 ;
; debug[0]   ; data[28]    ; 4.765 ; 4.765 ; 4.765 ; 4.765 ;
; debug[0]   ; data[29]    ; 4.434 ; 4.434 ; 4.434 ; 4.434 ;
; debug[0]   ; data[30]    ; 4.746 ; 4.746 ; 4.746 ; 4.746 ;
; debug[0]   ; data[31]    ; 4.212 ; 4.212 ; 4.212 ; 4.212 ;
; debug[1]   ; data[0]     ; 4.153 ; 4.153 ; 4.153 ; 4.153 ;
; debug[1]   ; data[1]     ; 4.772 ; 4.772 ; 4.772 ; 4.772 ;
; debug[1]   ; data[2]     ; 4.029 ; 4.029 ; 4.029 ; 4.029 ;
; debug[1]   ; data[3]     ; 4.502 ; 4.502 ; 4.502 ; 4.502 ;
; debug[1]   ; data[4]     ; 4.121 ; 4.121 ; 4.121 ; 4.121 ;
; debug[1]   ; data[5]     ; 5.472 ; 5.472 ; 5.472 ; 5.472 ;
; debug[1]   ; data[6]     ; 4.130 ; 4.130 ; 4.130 ; 4.130 ;
; debug[1]   ; data[7]     ; 4.207 ; 4.207 ; 4.207 ; 4.207 ;
; debug[1]   ; data[8]     ; 4.196 ; 4.196 ; 4.196 ; 4.196 ;
; debug[1]   ; data[9]     ; 4.089 ; 4.089 ; 4.089 ; 4.089 ;
; debug[1]   ; data[10]    ; 5.181 ; 5.181 ; 5.181 ; 5.181 ;
; debug[1]   ; data[11]    ; 5.480 ; 5.480 ; 5.480 ; 5.480 ;
; debug[1]   ; data[12]    ; 4.588 ; 4.588 ; 4.588 ; 4.588 ;
; debug[1]   ; data[13]    ; 4.943 ; 4.943 ; 4.943 ; 4.943 ;
; debug[1]   ; data[14]    ; 4.167 ; 4.167 ; 4.167 ; 4.167 ;
; debug[1]   ; data[15]    ; 4.921 ; 4.921 ; 4.921 ; 4.921 ;
; debug[1]   ; data[16]    ; 4.846 ; 4.846 ; 4.846 ; 4.846 ;
; debug[1]   ; data[17]    ; 5.251 ; 5.251 ; 5.251 ; 5.251 ;
; debug[1]   ; data[18]    ; 4.945 ; 4.945 ; 4.945 ; 4.945 ;
; debug[1]   ; data[19]    ; 5.472 ; 5.472 ; 5.472 ; 5.472 ;
; debug[1]   ; data[20]    ; 4.711 ; 4.711 ; 4.711 ; 4.711 ;
; debug[1]   ; data[21]    ; 4.782 ; 4.782 ; 4.782 ; 4.782 ;
; debug[1]   ; data[22]    ; 4.388 ; 4.388 ; 4.388 ; 4.388 ;
; debug[1]   ; data[23]    ; 5.054 ; 5.054 ; 5.054 ; 5.054 ;
; debug[1]   ; data[24]    ; 4.549 ; 4.549 ; 4.549 ; 4.549 ;
; debug[1]   ; data[25]    ; 4.976 ; 4.976 ; 4.976 ; 4.976 ;
; debug[1]   ; data[26]    ; 4.278 ; 4.278 ; 4.278 ; 4.278 ;
; debug[1]   ; data[27]    ; 5.278 ; 5.278 ; 5.278 ; 5.278 ;
; debug[1]   ; data[28]    ; 4.332 ; 4.332 ; 4.332 ; 4.332 ;
; debug[1]   ; data[29]    ; 5.425 ; 5.425 ; 5.425 ; 5.425 ;
; debug[1]   ; data[30]    ; 4.317 ; 4.317 ; 4.317 ; 4.317 ;
; debug[1]   ; data[31]    ; 5.254 ; 5.254 ; 5.254 ; 5.254 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9735871  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 2142     ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 1200     ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 9735871  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 2142     ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 1200     ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 106   ; 106  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4238  ; 4238 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Wed Dec 12 02:46:53 2018
Info: Command: quartus_sta Multiciclo -c Multiciclo
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -14.010
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.010     -1711.921 clk 
    Info (332119):    -3.649      -223.585 clk_rom 
Info (332146): Worst-case hold slack is 0.521
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.521         0.000 clk 
    Info (332119):     1.148         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -729.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.875
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.875      -717.104 clk 
    Info (332119):    -1.460       -89.876 clk_rom 
Info (332146): Worst-case hold slack is 0.238
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.238         0.000 clk 
    Info (332119):     0.505         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -729.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4702 megabytes
    Info: Processing ended: Wed Dec 12 02:46:55 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


