// Generated by CIRCT firtool-1.62.0
module Core(	// src/main/scala/npc/core.scala:9:7
  input         clock,	// src/main/scala/npc/core.scala:9:7
                reset,	// src/main/scala/npc/core.scala:9:7
  output [31:0] io_master_awaddr,	// src/main/scala/npc/core.scala:10:16
  output [7:0]  io_master_awlen,	// src/main/scala/npc/core.scala:10:16
  output [2:0]  io_master_awsize,	// src/main/scala/npc/core.scala:10:16
  output [1:0]  io_master_awburst,	// src/main/scala/npc/core.scala:10:16
  output [3:0]  io_master_awid,	// src/main/scala/npc/core.scala:10:16
  output        io_master_awvalid,	// src/main/scala/npc/core.scala:10:16
  input         io_master_awready,	// src/main/scala/npc/core.scala:10:16
  output [31:0] io_master_wdata,	// src/main/scala/npc/core.scala:10:16
  output [3:0]  io_master_wstrb,	// src/main/scala/npc/core.scala:10:16
  output        io_master_wlast,	// src/main/scala/npc/core.scala:10:16
                io_master_wvalid,	// src/main/scala/npc/core.scala:10:16
  input         io_master_wready,	// src/main/scala/npc/core.scala:10:16
  input  [3:0]  io_master_bid,	// src/main/scala/npc/core.scala:10:16
  input  [1:0]  io_master_bresp,	// src/main/scala/npc/core.scala:10:16
  input         io_master_bvalid,	// src/main/scala/npc/core.scala:10:16
  output        io_master_bready,	// src/main/scala/npc/core.scala:10:16
  output [31:0] io_master_araddr,	// src/main/scala/npc/core.scala:10:16
  output [7:0]  io_master_arlen,	// src/main/scala/npc/core.scala:10:16
  output [2:0]  io_master_arsize,	// src/main/scala/npc/core.scala:10:16
  output [1:0]  io_master_arburst,	// src/main/scala/npc/core.scala:10:16
  output [3:0]  io_master_arid,	// src/main/scala/npc/core.scala:10:16
  output        io_master_arvalid,	// src/main/scala/npc/core.scala:10:16
  input         io_master_arready,	// src/main/scala/npc/core.scala:10:16
  input  [3:0]  io_master_rid,	// src/main/scala/npc/core.scala:10:16
  input  [31:0] io_master_rdata,	// src/main/scala/npc/core.scala:10:16
  input  [1:0]  io_master_rresp,	// src/main/scala/npc/core.scala:10:16
  input         io_master_rlast,	// src/main/scala/npc/core.scala:10:16
                io_master_rvalid,	// src/main/scala/npc/core.scala:10:16
  output        io_master_rready,	// src/main/scala/npc/core.scala:10:16
  input  [31:0] io_slave_awaddr,	// src/main/scala/npc/core.scala:10:16
  input  [7:0]  io_slave_awlen,	// src/main/scala/npc/core.scala:10:16
  input  [2:0]  io_slave_awsize,	// src/main/scala/npc/core.scala:10:16
  input  [1:0]  io_slave_awburst,	// src/main/scala/npc/core.scala:10:16
  input  [3:0]  io_slave_awid,	// src/main/scala/npc/core.scala:10:16
  input         io_slave_awvalid,	// src/main/scala/npc/core.scala:10:16
  output        io_slave_awready,	// src/main/scala/npc/core.scala:10:16
  input  [31:0] io_slave_wdata,	// src/main/scala/npc/core.scala:10:16
  input  [3:0]  io_slave_wstrb,	// src/main/scala/npc/core.scala:10:16
  input         io_slave_wlast,	// src/main/scala/npc/core.scala:10:16
                io_slave_wvalid,	// src/main/scala/npc/core.scala:10:16
  output        io_slave_wready,	// src/main/scala/npc/core.scala:10:16
  output [3:0]  io_slave_bid,	// src/main/scala/npc/core.scala:10:16
  output [1:0]  io_slave_bresp,	// src/main/scala/npc/core.scala:10:16
  output        io_slave_bvalid,	// src/main/scala/npc/core.scala:10:16
  input         io_slave_bready,	// src/main/scala/npc/core.scala:10:16
  input  [31:0] io_slave_araddr,	// src/main/scala/npc/core.scala:10:16
  input  [7:0]  io_slave_arlen,	// src/main/scala/npc/core.scala:10:16
  input  [2:0]  io_slave_arsize,	// src/main/scala/npc/core.scala:10:16
  input  [1:0]  io_slave_arburst,	// src/main/scala/npc/core.scala:10:16
  input  [3:0]  io_slave_arid,	// src/main/scala/npc/core.scala:10:16
  input         io_slave_arvalid,	// src/main/scala/npc/core.scala:10:16
  output        io_slave_arready,	// src/main/scala/npc/core.scala:10:16
  output [3:0]  io_slave_rid,	// src/main/scala/npc/core.scala:10:16
  output [31:0] io_slave_rdata,	// src/main/scala/npc/core.scala:10:16
  output [1:0]  io_slave_rresp,	// src/main/scala/npc/core.scala:10:16
  output        io_slave_rlast,	// src/main/scala/npc/core.scala:10:16
                io_slave_rvalid,	// src/main/scala/npc/core.scala:10:16
  input         io_slave_rready,	// src/main/scala/npc/core.scala:10:16
                io_interrupt,	// src/main/scala/npc/core.scala:10:16
  output [31:0] io_pc_debug,	// src/main/scala/npc/core.scala:10:16
                io_inst_debug,	// src/main/scala/npc/core.scala:10:16
  output [2:0]  io_ifu_state_debug,	// src/main/scala/npc/core.scala:10:16
                io_lsu_state_debug,	// src/main/scala/npc/core.scala:10:16
  output        io_lsu_is_ld_or_st_debug,	// src/main/scala/npc/core.scala:10:16
  output [31:0] io_lsu_reg_inst_debug,	// src/main/scala/npc/core.scala:10:16
                io_dmem_wdata_debug,	// src/main/scala/npc/core.scala:10:16
                io_dmem_rdata_debug,	// src/main/scala/npc/core.scala:10:16
                io_lsu_reg_dmem_addr_debug,	// src/main/scala/npc/core.scala:10:16
  output [2:0]  io_lsu_memory_ar_size,	// src/main/scala/npc/core.scala:10:16
  output [1:0]  io_wbu_state_debug,	// src/main/scala/npc/core.scala:10:16
  output [31:0] io_wb_data_debug,	// src/main/scala/npc/core.scala:10:16
  output        io_wb_wen_debug,	// src/main/scala/npc/core.scala:10:16
  output [1:0]  io_wb_sel_debug,	// src/main/scala/npc/core.scala:10:16
  output [31:0] io_wbu_reg_dmem_rdata_debug,	// src/main/scala/npc/core.scala:10:16
  output [1:0]  io_Arbiter_state_debug	// src/main/scala/npc/core.scala:10:16
);

  wire [31:0] _clint_io_in_r_data;	// src/main/scala/npc/core.scala:91:23
  wire        _xbar_io_in_aw_ready;	// src/main/scala/npc/core.scala:90:22
  wire        _xbar_io_in_w_ready;	// src/main/scala/npc/core.scala:90:22
  wire [1:0]  _xbar_io_in_b_resp;	// src/main/scala/npc/core.scala:90:22
  wire        _xbar_io_in_b_valid;	// src/main/scala/npc/core.scala:90:22
  wire        _xbar_io_in_ar_ready;	// src/main/scala/npc/core.scala:90:22
  wire [31:0] _xbar_io_in_r_data;	// src/main/scala/npc/core.scala:90:22
  wire [1:0]  _xbar_io_in_r_resp;	// src/main/scala/npc/core.scala:90:22
  wire        _xbar_io_in_r_valid;	// src/main/scala/npc/core.scala:90:22
  wire [31:0] _xbar_io_clint_ar_addr;	// src/main/scala/npc/core.scala:90:22
  wire        _arbiter_io_ifu_ar_ready;	// src/main/scala/npc/core.scala:83:25
  wire [31:0] _arbiter_io_ifu_r_data;	// src/main/scala/npc/core.scala:83:25
  wire        _arbiter_io_ifu_r_valid;	// src/main/scala/npc/core.scala:83:25
  wire        _arbiter_io_lsu_aw_ready;	// src/main/scala/npc/core.scala:83:25
  wire        _arbiter_io_lsu_w_ready;	// src/main/scala/npc/core.scala:83:25
  wire [1:0]  _arbiter_io_lsu_b_resp;	// src/main/scala/npc/core.scala:83:25
  wire        _arbiter_io_lsu_b_valid;	// src/main/scala/npc/core.scala:83:25
  wire        _arbiter_io_lsu_ar_ready;	// src/main/scala/npc/core.scala:83:25
  wire [31:0] _arbiter_io_lsu_r_data;	// src/main/scala/npc/core.scala:83:25
  wire [1:0]  _arbiter_io_lsu_r_resp;	// src/main/scala/npc/core.scala:83:25
  wire        _arbiter_io_lsu_r_valid;	// src/main/scala/npc/core.scala:83:25
  wire [31:0] _arbiter_io_axi_aw_addr;	// src/main/scala/npc/core.scala:83:25
  wire [2:0]  _arbiter_io_axi_aw_size;	// src/main/scala/npc/core.scala:83:25
  wire        _arbiter_io_axi_aw_valid;	// src/main/scala/npc/core.scala:83:25
  wire [31:0] _arbiter_io_axi_w_data;	// src/main/scala/npc/core.scala:83:25
  wire [3:0]  _arbiter_io_axi_w_strb;	// src/main/scala/npc/core.scala:83:25
  wire        _arbiter_io_axi_w_last;	// src/main/scala/npc/core.scala:83:25
  wire        _arbiter_io_axi_w_valid;	// src/main/scala/npc/core.scala:83:25
  wire        _arbiter_io_axi_b_ready;	// src/main/scala/npc/core.scala:83:25
  wire [31:0] _arbiter_io_axi_ar_addr;	// src/main/scala/npc/core.scala:83:25
  wire [2:0]  _arbiter_io_axi_ar_size;	// src/main/scala/npc/core.scala:83:25
  wire        _arbiter_io_axi_ar_valid;	// src/main/scala/npc/core.scala:83:25
  wire        _arbiter_io_axi_r_ready;	// src/main/scala/npc/core.scala:83:25
  wire        _arbiter_io_ifu_handshake_ready;	// src/main/scala/npc/core.scala:83:25
  wire        _arbiter_io_lsu_handshake_ready;	// src/main/scala/npc/core.scala:83:25
  wire [31:0] _regfile_rs1_data;	// src/main/scala/npc/core.scala:51:25
  wire [31:0] _regfile_rs2_data;	// src/main/scala/npc/core.scala:51:25
  wire        _wbu_io_in_ready;	// src/main/scala/npc/core.scala:50:21
  wire [31:0] _wbu_io_wb_data;	// src/main/scala/npc/core.scala:50:21
  wire [4:0]  _wbu_io_wb_addr;	// src/main/scala/npc/core.scala:50:21
  wire        _wbu_io_wb_wen;	// src/main/scala/npc/core.scala:50:21
  wire        _wbu_io_pc_wen;	// src/main/scala/npc/core.scala:50:21
  wire        _lsu_io_in_ready;	// src/main/scala/npc/core.scala:49:21
  wire        _lsu_io_out_valid;	// src/main/scala/npc/core.scala:49:21
  wire [31:0] _lsu_io_out_bits_inst;	// src/main/scala/npc/core.scala:49:21
  wire [31:0] _lsu_io_out_bits_pc;	// src/main/scala/npc/core.scala:49:21
  wire [31:0] _lsu_io_out_bits_dmem_rdata;	// src/main/scala/npc/core.scala:49:21
  wire [31:0] _lsu_io_out_bits_result;	// src/main/scala/npc/core.scala:49:21
  wire [4:0]  _lsu_io_out_bits_wb_addr;	// src/main/scala/npc/core.scala:49:21
  wire        _lsu_io_lsu_axi_resp_err;	// src/main/scala/npc/core.scala:49:21
  wire [31:0] _lsu_io_memory_aw_addr;	// src/main/scala/npc/core.scala:49:21
  wire [2:0]  _lsu_io_memory_aw_size;	// src/main/scala/npc/core.scala:49:21
  wire        _lsu_io_memory_aw_valid;	// src/main/scala/npc/core.scala:49:21
  wire [31:0] _lsu_io_memory_w_data;	// src/main/scala/npc/core.scala:49:21
  wire [3:0]  _lsu_io_memory_w_strb;	// src/main/scala/npc/core.scala:49:21
  wire        _lsu_io_memory_w_last;	// src/main/scala/npc/core.scala:49:21
  wire        _lsu_io_memory_w_valid;	// src/main/scala/npc/core.scala:49:21
  wire        _lsu_io_memory_b_ready;	// src/main/scala/npc/core.scala:49:21
  wire [31:0] _lsu_io_memory_ar_addr;	// src/main/scala/npc/core.scala:49:21
  wire [2:0]  _lsu_io_memory_ar_size;	// src/main/scala/npc/core.scala:49:21
  wire        _lsu_io_memory_ar_valid;	// src/main/scala/npc/core.scala:49:21
  wire        _lsu_io_memory_r_ready;	// src/main/scala/npc/core.scala:49:21
  wire        _lsu_io_arbiter_valid;	// src/main/scala/npc/core.scala:49:21
  wire        _exu_io_in_ready;	// src/main/scala/npc/core.scala:48:21
  wire        _exu_io_out_valid;	// src/main/scala/npc/core.scala:48:21
  wire [31:0] _exu_io_out_bits_inst;	// src/main/scala/npc/core.scala:48:21
  wire [31:0] _exu_io_out_bits_pc;	// src/main/scala/npc/core.scala:48:21
  wire [31:0] _exu_io_out_bits_dmem_addr;	// src/main/scala/npc/core.scala:48:21
  wire [31:0] _exu_io_out_bits_result;	// src/main/scala/npc/core.scala:48:21
  wire [31:0] _exu_io_out_bits_rs2_data;	// src/main/scala/npc/core.scala:48:21
  wire [4:0]  _exu_io_out_bits_wb_addr;	// src/main/scala/npc/core.scala:48:21
  wire        _idu_io_in_ready;	// src/main/scala/npc/core.scala:47:21
  wire        _idu_io_out_valid;	// src/main/scala/npc/core.scala:47:21
  wire [31:0] _idu_io_out_bits_inst;	// src/main/scala/npc/core.scala:47:21
  wire [31:0] _idu_io_out_bits_pc;	// src/main/scala/npc/core.scala:47:21
  wire [4:0]  _idu_io_out_bits_wb_addr;	// src/main/scala/npc/core.scala:47:21
  wire [31:0] _idu_io_out_bits_alu_op1;	// src/main/scala/npc/core.scala:47:21
  wire [31:0] _idu_io_out_bits_alu_op2;	// src/main/scala/npc/core.scala:47:21
  wire [31:0] _idu_io_out_bits_rs2_data;	// src/main/scala/npc/core.scala:47:21
  wire [31:0] _idu_io_jump_reg_target;	// src/main/scala/npc/core.scala:47:21
  wire [31:0] _idu_io_br_target;	// src/main/scala/npc/core.scala:47:21
  wire [31:0] _idu_io_jmp_target;	// src/main/scala/npc/core.scala:47:21
  wire [2:0]  _idu_io_pc_sel;	// src/main/scala/npc/core.scala:47:21
  wire [4:0]  _idu_io_rs1_addr;	// src/main/scala/npc/core.scala:47:21
  wire [4:0]  _idu_io_rs2_addr;	// src/main/scala/npc/core.scala:47:21
  wire        _ifu_io_out_valid;	// src/main/scala/npc/core.scala:46:21
  wire [31:0] _ifu_io_out_bits_inst;	// src/main/scala/npc/core.scala:46:21
  wire [31:0] _ifu_io_out_bits_pc;	// src/main/scala/npc/core.scala:46:21
  wire [31:0] _ifu_io_memory_ar_addr;	// src/main/scala/npc/core.scala:46:21
  wire        _ifu_io_memory_ar_valid;	// src/main/scala/npc/core.scala:46:21
  wire        _ifu_io_memory_r_ready;	// src/main/scala/npc/core.scala:46:21
  wire        _ifu_io_arbiter_valid;	// src/main/scala/npc/core.scala:46:21
  IFU ifu (	// src/main/scala/npc/core.scala:46:21
    .clock               (clock),
    .reset               (reset),
    .io_out_ready        (_idu_io_in_ready),	// src/main/scala/npc/core.scala:47:21
    .io_out_valid        (_ifu_io_out_valid),
    .io_out_bits_inst    (_ifu_io_out_bits_inst),
    .io_out_bits_pc      (_ifu_io_out_bits_pc),
    .io_pc_sel           (_idu_io_pc_sel),	// src/main/scala/npc/core.scala:47:21
    .io_jump_reg_target  (_idu_io_jump_reg_target),	// src/main/scala/npc/core.scala:47:21
    .io_br_target        (_idu_io_br_target),	// src/main/scala/npc/core.scala:47:21
    .io_jmp_target       (_idu_io_jmp_target),	// src/main/scala/npc/core.scala:47:21
    .io_pc_wen           (_wbu_io_pc_wen),	// src/main/scala/npc/core.scala:50:21
    .io_lsu_axi_resp_err (_lsu_io_lsu_axi_resp_err),	// src/main/scala/npc/core.scala:49:21
    .io_memory_ar_addr   (_ifu_io_memory_ar_addr),
    .io_memory_ar_valid  (_ifu_io_memory_ar_valid),
    .io_memory_ar_ready  (_arbiter_io_ifu_ar_ready),	// src/main/scala/npc/core.scala:83:25
    .io_memory_r_data    (_arbiter_io_ifu_r_data),	// src/main/scala/npc/core.scala:83:25
    .io_memory_r_valid   (_arbiter_io_ifu_r_valid),	// src/main/scala/npc/core.scala:83:25
    .io_memory_r_ready   (_ifu_io_memory_r_ready),
    .io_arbiter_valid    (_ifu_io_arbiter_valid),
    .io_arbiter_ready    (_arbiter_io_ifu_handshake_ready),	// src/main/scala/npc/core.scala:83:25
    .io_pc_debug         (io_pc_debug),
    .io_inst_debug       (io_inst_debug),
    .io_ifu_state_debug  (io_ifu_state_debug)
  );
  IDU idu (	// src/main/scala/npc/core.scala:47:21
    .clock                (clock),
    .reset                (reset),
    .io_in_ready          (_idu_io_in_ready),
    .io_in_valid          (_ifu_io_out_valid),	// src/main/scala/npc/core.scala:46:21
    .io_in_bits_inst      (_ifu_io_out_bits_inst),	// src/main/scala/npc/core.scala:46:21
    .io_in_bits_pc        (_ifu_io_out_bits_pc),	// src/main/scala/npc/core.scala:46:21
    .io_out_ready         (_exu_io_in_ready),	// src/main/scala/npc/core.scala:48:21
    .io_out_valid         (_idu_io_out_valid),
    .io_out_bits_inst     (_idu_io_out_bits_inst),
    .io_out_bits_pc       (_idu_io_out_bits_pc),
    .io_out_bits_wb_addr  (_idu_io_out_bits_wb_addr),
    .io_out_bits_alu_op1  (_idu_io_out_bits_alu_op1),
    .io_out_bits_alu_op2  (_idu_io_out_bits_alu_op2),
    .io_out_bits_rs2_data (_idu_io_out_bits_rs2_data),
    .io_jump_reg_target   (_idu_io_jump_reg_target),
    .io_br_target         (_idu_io_br_target),
    .io_jmp_target        (_idu_io_jmp_target),
    .io_pc_sel            (_idu_io_pc_sel),
    .io_rs1_data          (_regfile_rs1_data),	// src/main/scala/npc/core.scala:51:25
    .io_rs2_data          (_regfile_rs2_data),	// src/main/scala/npc/core.scala:51:25
    .io_rs1_addr          (_idu_io_rs1_addr),
    .io_rs2_addr          (_idu_io_rs2_addr)
  );
  EXU exu (	// src/main/scala/npc/core.scala:48:21
    .clock                 (clock),
    .reset                 (reset),
    .io_in_ready           (_exu_io_in_ready),
    .io_in_valid           (_idu_io_out_valid),	// src/main/scala/npc/core.scala:47:21
    .io_in_bits_inst       (_idu_io_out_bits_inst),	// src/main/scala/npc/core.scala:47:21
    .io_in_bits_pc         (_idu_io_out_bits_pc),	// src/main/scala/npc/core.scala:47:21
    .io_in_bits_wb_addr    (_idu_io_out_bits_wb_addr),	// src/main/scala/npc/core.scala:47:21
    .io_in_bits_alu_op1    (_idu_io_out_bits_alu_op1),	// src/main/scala/npc/core.scala:47:21
    .io_in_bits_alu_op2    (_idu_io_out_bits_alu_op2),	// src/main/scala/npc/core.scala:47:21
    .io_in_bits_rs2_data   (_idu_io_out_bits_rs2_data),	// src/main/scala/npc/core.scala:47:21
    .io_out_ready          (_lsu_io_in_ready),	// src/main/scala/npc/core.scala:49:21
    .io_out_valid          (_exu_io_out_valid),
    .io_out_bits_inst      (_exu_io_out_bits_inst),
    .io_out_bits_pc        (_exu_io_out_bits_pc),
    .io_out_bits_dmem_addr (_exu_io_out_bits_dmem_addr),
    .io_out_bits_result    (_exu_io_out_bits_result),
    .io_out_bits_rs2_data  (_exu_io_out_bits_rs2_data),
    .io_out_bits_wb_addr   (_exu_io_out_bits_wb_addr)
  );
  LSU lsu (	// src/main/scala/npc/core.scala:49:21
    .clock                      (clock),
    .reset                      (reset),
    .io_in_ready                (_lsu_io_in_ready),
    .io_in_valid                (_exu_io_out_valid),	// src/main/scala/npc/core.scala:48:21
    .io_in_bits_inst            (_exu_io_out_bits_inst),	// src/main/scala/npc/core.scala:48:21
    .io_in_bits_pc              (_exu_io_out_bits_pc),	// src/main/scala/npc/core.scala:48:21
    .io_in_bits_dmem_addr       (_exu_io_out_bits_dmem_addr),	// src/main/scala/npc/core.scala:48:21
    .io_in_bits_result          (_exu_io_out_bits_result),	// src/main/scala/npc/core.scala:48:21
    .io_in_bits_rs2_data        (_exu_io_out_bits_rs2_data),	// src/main/scala/npc/core.scala:48:21
    .io_in_bits_wb_addr         (_exu_io_out_bits_wb_addr),	// src/main/scala/npc/core.scala:48:21
    .io_out_ready               (_wbu_io_in_ready),	// src/main/scala/npc/core.scala:50:21
    .io_out_valid               (_lsu_io_out_valid),
    .io_out_bits_inst           (_lsu_io_out_bits_inst),
    .io_out_bits_pc             (_lsu_io_out_bits_pc),
    .io_out_bits_dmem_rdata     (_lsu_io_out_bits_dmem_rdata),
    .io_out_bits_result         (_lsu_io_out_bits_result),
    .io_out_bits_wb_addr        (_lsu_io_out_bits_wb_addr),
    .io_lsu_axi_resp_err        (_lsu_io_lsu_axi_resp_err),
    .io_memory_aw_addr          (_lsu_io_memory_aw_addr),
    .io_memory_aw_size          (_lsu_io_memory_aw_size),
    .io_memory_aw_valid         (_lsu_io_memory_aw_valid),
    .io_memory_aw_ready         (_arbiter_io_lsu_aw_ready),	// src/main/scala/npc/core.scala:83:25
    .io_memory_w_data           (_lsu_io_memory_w_data),
    .io_memory_w_strb           (_lsu_io_memory_w_strb),
    .io_memory_w_last           (_lsu_io_memory_w_last),
    .io_memory_w_valid          (_lsu_io_memory_w_valid),
    .io_memory_w_ready          (_arbiter_io_lsu_w_ready),	// src/main/scala/npc/core.scala:83:25
    .io_memory_b_resp           (_arbiter_io_lsu_b_resp),	// src/main/scala/npc/core.scala:83:25
    .io_memory_b_valid          (_arbiter_io_lsu_b_valid),	// src/main/scala/npc/core.scala:83:25
    .io_memory_b_ready          (_lsu_io_memory_b_ready),
    .io_memory_ar_addr          (_lsu_io_memory_ar_addr),
    .io_memory_ar_size          (_lsu_io_memory_ar_size),
    .io_memory_ar_valid         (_lsu_io_memory_ar_valid),
    .io_memory_ar_ready         (_arbiter_io_lsu_ar_ready),	// src/main/scala/npc/core.scala:83:25
    .io_memory_r_data           (_arbiter_io_lsu_r_data),	// src/main/scala/npc/core.scala:83:25
    .io_memory_r_resp           (_arbiter_io_lsu_r_resp),	// src/main/scala/npc/core.scala:83:25
    .io_memory_r_valid          (_arbiter_io_lsu_r_valid),	// src/main/scala/npc/core.scala:83:25
    .io_memory_r_ready          (_lsu_io_memory_r_ready),
    .io_arbiter_valid           (_lsu_io_arbiter_valid),
    .io_arbiter_ready           (_arbiter_io_lsu_handshake_ready),	// src/main/scala/npc/core.scala:83:25
    .io_lsu_state_debug         (io_lsu_state_debug),
    .io_lsu_is_ld_or_st_debug   (io_lsu_is_ld_or_st_debug),
    .io_lsu_reg_inst_debug      (io_lsu_reg_inst_debug),
    .io_dmem_wdata_debug        (io_dmem_wdata_debug),
    .io_dmem_rdata_debug        (io_dmem_rdata_debug),
    .io_lsu_reg_dmem_addr_debug (io_lsu_reg_dmem_addr_debug)
  );
  WBU wbu (	// src/main/scala/npc/core.scala:50:21
    .clock                       (clock),
    .reset                       (reset),
    .io_in_ready                 (_wbu_io_in_ready),
    .io_in_valid                 (_lsu_io_out_valid),	// src/main/scala/npc/core.scala:49:21
    .io_in_bits_inst             (_lsu_io_out_bits_inst),	// src/main/scala/npc/core.scala:49:21
    .io_in_bits_pc               (_lsu_io_out_bits_pc),	// src/main/scala/npc/core.scala:49:21
    .io_in_bits_dmem_rdata       (_lsu_io_out_bits_dmem_rdata),	// src/main/scala/npc/core.scala:49:21
    .io_in_bits_result           (_lsu_io_out_bits_result),	// src/main/scala/npc/core.scala:49:21
    .io_in_bits_wb_addr          (_lsu_io_out_bits_wb_addr),	// src/main/scala/npc/core.scala:49:21
    .io_wb_data                  (_wbu_io_wb_data),
    .io_wb_addr                  (_wbu_io_wb_addr),
    .io_wb_wen                   (_wbu_io_wb_wen),
    .io_pc_wen                   (_wbu_io_pc_wen),
    .io_wbu_state_debug          (io_wbu_state_debug),
    .io_wb_data_debug            (io_wb_data_debug),
    .io_wb_wen_debug             (io_wb_wen_debug),
    .io_wb_sel_debug             (io_wb_sel_debug),
    .io_wbu_reg_dmem_rdata_debug (io_wbu_reg_dmem_rdata_debug)
  );
  RegisterFile regfile (	// src/main/scala/npc/core.scala:51:25
    .clk      (clock),
    .rs1_addr (_idu_io_rs1_addr),	// src/main/scala/npc/core.scala:47:21
    .rs2_addr (_idu_io_rs2_addr),	// src/main/scala/npc/core.scala:47:21
    .rd_addr  (_wbu_io_wb_addr),	// src/main/scala/npc/core.scala:50:21
    .rd_data  (_wbu_io_wb_data),	// src/main/scala/npc/core.scala:50:21
    .wen      (_wbu_io_wb_wen),	// src/main/scala/npc/core.scala:50:21
    .rs1_data (_regfile_rs1_data),
    .rs2_data (_regfile_rs2_data)
  );
  MemoryArbiter arbiter (	// src/main/scala/npc/core.scala:83:25
    .clock                  (clock),
    .reset                  (reset),
    .io_ifu_ar_addr         (_ifu_io_memory_ar_addr),	// src/main/scala/npc/core.scala:46:21
    .io_ifu_ar_valid        (_ifu_io_memory_ar_valid),	// src/main/scala/npc/core.scala:46:21
    .io_ifu_ar_ready        (_arbiter_io_ifu_ar_ready),
    .io_ifu_r_data          (_arbiter_io_ifu_r_data),
    .io_ifu_r_valid         (_arbiter_io_ifu_r_valid),
    .io_ifu_r_ready         (_ifu_io_memory_r_ready),	// src/main/scala/npc/core.scala:46:21
    .io_lsu_aw_addr         (_lsu_io_memory_aw_addr),	// src/main/scala/npc/core.scala:49:21
    .io_lsu_aw_size         (_lsu_io_memory_aw_size),	// src/main/scala/npc/core.scala:49:21
    .io_lsu_aw_valid        (_lsu_io_memory_aw_valid),	// src/main/scala/npc/core.scala:49:21
    .io_lsu_aw_ready        (_arbiter_io_lsu_aw_ready),
    .io_lsu_w_data          (_lsu_io_memory_w_data),	// src/main/scala/npc/core.scala:49:21
    .io_lsu_w_strb          (_lsu_io_memory_w_strb),	// src/main/scala/npc/core.scala:49:21
    .io_lsu_w_last          (_lsu_io_memory_w_last),	// src/main/scala/npc/core.scala:49:21
    .io_lsu_w_valid         (_lsu_io_memory_w_valid),	// src/main/scala/npc/core.scala:49:21
    .io_lsu_w_ready         (_arbiter_io_lsu_w_ready),
    .io_lsu_b_resp          (_arbiter_io_lsu_b_resp),
    .io_lsu_b_valid         (_arbiter_io_lsu_b_valid),
    .io_lsu_b_ready         (_lsu_io_memory_b_ready),	// src/main/scala/npc/core.scala:49:21
    .io_lsu_ar_addr         (_lsu_io_memory_ar_addr),	// src/main/scala/npc/core.scala:49:21
    .io_lsu_ar_size         (_lsu_io_memory_ar_size),	// src/main/scala/npc/core.scala:49:21
    .io_lsu_ar_valid        (_lsu_io_memory_ar_valid),	// src/main/scala/npc/core.scala:49:21
    .io_lsu_ar_ready        (_arbiter_io_lsu_ar_ready),
    .io_lsu_r_data          (_arbiter_io_lsu_r_data),
    .io_lsu_r_resp          (_arbiter_io_lsu_r_resp),
    .io_lsu_r_valid         (_arbiter_io_lsu_r_valid),
    .io_lsu_r_ready         (_lsu_io_memory_r_ready),	// src/main/scala/npc/core.scala:49:21
    .io_axi_aw_addr         (_arbiter_io_axi_aw_addr),
    .io_axi_aw_size         (_arbiter_io_axi_aw_size),
    .io_axi_aw_valid        (_arbiter_io_axi_aw_valid),
    .io_axi_aw_ready        (_xbar_io_in_aw_ready),	// src/main/scala/npc/core.scala:90:22
    .io_axi_w_data          (_arbiter_io_axi_w_data),
    .io_axi_w_strb          (_arbiter_io_axi_w_strb),
    .io_axi_w_last          (_arbiter_io_axi_w_last),
    .io_axi_w_valid         (_arbiter_io_axi_w_valid),
    .io_axi_w_ready         (_xbar_io_in_w_ready),	// src/main/scala/npc/core.scala:90:22
    .io_axi_b_resp          (_xbar_io_in_b_resp),	// src/main/scala/npc/core.scala:90:22
    .io_axi_b_valid         (_xbar_io_in_b_valid),	// src/main/scala/npc/core.scala:90:22
    .io_axi_b_ready         (_arbiter_io_axi_b_ready),
    .io_axi_ar_addr         (_arbiter_io_axi_ar_addr),
    .io_axi_ar_size         (_arbiter_io_axi_ar_size),
    .io_axi_ar_valid        (_arbiter_io_axi_ar_valid),
    .io_axi_ar_ready        (_xbar_io_in_ar_ready),	// src/main/scala/npc/core.scala:90:22
    .io_axi_r_data          (_xbar_io_in_r_data),	// src/main/scala/npc/core.scala:90:22
    .io_axi_r_resp          (_xbar_io_in_r_resp),	// src/main/scala/npc/core.scala:90:22
    .io_axi_r_valid         (_xbar_io_in_r_valid),	// src/main/scala/npc/core.scala:90:22
    .io_axi_r_ready         (_arbiter_io_axi_r_ready),
    .io_ifu_handshake_valid (_ifu_io_arbiter_valid),	// src/main/scala/npc/core.scala:46:21
    .io_ifu_handshake_ready (_arbiter_io_ifu_handshake_ready),
    .io_lsu_handshake_valid (_lsu_io_arbiter_valid),	// src/main/scala/npc/core.scala:49:21
    .io_lsu_handshake_ready (_arbiter_io_lsu_handshake_ready),
    .io_Arbiter_state_debug (io_Arbiter_state_debug)
  );
  Xbar xbar (	// src/main/scala/npc/core.scala:90:22
    .io_in_aw_addr    (_arbiter_io_axi_aw_addr),	// src/main/scala/npc/core.scala:83:25
    .io_in_aw_size    (_arbiter_io_axi_aw_size),	// src/main/scala/npc/core.scala:83:25
    .io_in_aw_valid   (_arbiter_io_axi_aw_valid),	// src/main/scala/npc/core.scala:83:25
    .io_in_aw_ready   (_xbar_io_in_aw_ready),
    .io_in_w_data     (_arbiter_io_axi_w_data),	// src/main/scala/npc/core.scala:83:25
    .io_in_w_strb     (_arbiter_io_axi_w_strb),	// src/main/scala/npc/core.scala:83:25
    .io_in_w_last     (_arbiter_io_axi_w_last),	// src/main/scala/npc/core.scala:83:25
    .io_in_w_valid    (_arbiter_io_axi_w_valid),	// src/main/scala/npc/core.scala:83:25
    .io_in_w_ready    (_xbar_io_in_w_ready),
    .io_in_b_resp     (_xbar_io_in_b_resp),
    .io_in_b_valid    (_xbar_io_in_b_valid),
    .io_in_b_ready    (_arbiter_io_axi_b_ready),	// src/main/scala/npc/core.scala:83:25
    .io_in_ar_addr    (_arbiter_io_axi_ar_addr),	// src/main/scala/npc/core.scala:83:25
    .io_in_ar_size    (_arbiter_io_axi_ar_size),	// src/main/scala/npc/core.scala:83:25
    .io_in_ar_valid   (_arbiter_io_axi_ar_valid),	// src/main/scala/npc/core.scala:83:25
    .io_in_ar_ready   (_xbar_io_in_ar_ready),
    .io_in_r_data     (_xbar_io_in_r_data),
    .io_in_r_resp     (_xbar_io_in_r_resp),
    .io_in_r_valid    (_xbar_io_in_r_valid),
    .io_in_r_ready    (_arbiter_io_axi_r_ready),	// src/main/scala/npc/core.scala:83:25
    .io_soc_aw_addr   (io_master_awaddr),
    .io_soc_aw_size   (io_master_awsize),
    .io_soc_aw_valid  (io_master_awvalid),
    .io_soc_aw_ready  (io_master_awready),
    .io_soc_w_data    (io_master_wdata),
    .io_soc_w_strb    (io_master_wstrb),
    .io_soc_w_last    (io_master_wlast),
    .io_soc_w_valid   (io_master_wvalid),
    .io_soc_w_ready   (io_master_wready),
    .io_soc_b_resp    (io_master_bresp),
    .io_soc_b_valid   (io_master_bvalid),
    .io_soc_b_ready   (io_master_bready),
    .io_soc_ar_addr   (io_master_araddr),
    .io_soc_ar_size   (io_master_arsize),
    .io_soc_ar_valid  (io_master_arvalid),
    .io_soc_ar_ready  (io_master_arready),
    .io_soc_r_data    (io_master_rdata),
    .io_soc_r_resp    (io_master_rresp),
    .io_soc_r_valid   (io_master_rvalid),
    .io_soc_r_ready   (io_master_rready),
    .io_clint_ar_addr (_xbar_io_clint_ar_addr),
    .io_clint_r_data  (_clint_io_in_r_data)	// src/main/scala/npc/core.scala:91:23
  );
  clint clint (	// src/main/scala/npc/core.scala:91:23
    .clock         (clock),
    .reset         (reset),
    .io_in_ar_addr (_xbar_io_clint_ar_addr),	// src/main/scala/npc/core.scala:90:22
    .io_in_r_data  (_clint_io_in_r_data)
  );
  assign io_master_awlen = 8'h0;	// src/main/scala/npc/core.scala:9:7, :46:21, :49:21, :83:25, :90:22, :91:23
  assign io_master_awburst = 2'h1;	// src/main/scala/npc/core.scala:9:7, :46:21, :49:21, :83:25, :90:22, :91:23
  assign io_master_awid = 4'h0;	// src/main/scala/npc/core.scala:9:7, :46:21, :49:21, :83:25, :90:22, :91:23
  assign io_master_arlen = 8'h0;	// src/main/scala/npc/core.scala:9:7, :46:21, :49:21, :83:25, :90:22, :91:23
  assign io_master_arburst = 2'h1;	// src/main/scala/npc/core.scala:9:7, :46:21, :49:21, :83:25, :90:22, :91:23
  assign io_master_arid = 4'h0;	// src/main/scala/npc/core.scala:9:7, :46:21, :49:21, :83:25, :90:22, :91:23
  assign io_slave_awready = 1'h0;	// src/main/scala/common/axi4.scala:73:18, src/main/scala/npc/core.scala:9:7
  assign io_slave_wready = 1'h0;	// src/main/scala/common/axi4.scala:73:18, src/main/scala/npc/core.scala:9:7
  assign io_slave_bid = 4'h0;	// src/main/scala/npc/core.scala:9:7, :46:21, :49:21, :83:25, :90:22, :91:23
  assign io_slave_bresp = 2'h0;	// src/main/scala/common/axi4.scala:112:16, src/main/scala/npc/core.scala:9:7
  assign io_slave_bvalid = 1'h0;	// src/main/scala/common/axi4.scala:73:18, src/main/scala/npc/core.scala:9:7
  assign io_slave_arready = 1'h0;	// src/main/scala/common/axi4.scala:73:18, src/main/scala/npc/core.scala:9:7
  assign io_slave_rid = 4'h0;	// src/main/scala/npc/core.scala:9:7, :46:21, :49:21, :83:25, :90:22, :91:23
  assign io_slave_rdata = 32'h0;	// src/main/scala/common/axi4.scala:74:17, src/main/scala/npc/core.scala:9:7
  assign io_slave_rresp = 2'h0;	// src/main/scala/common/axi4.scala:112:16, src/main/scala/npc/core.scala:9:7
  assign io_slave_rlast = 1'h0;	// src/main/scala/common/axi4.scala:73:18, src/main/scala/npc/core.scala:9:7
  assign io_slave_rvalid = 1'h0;	// src/main/scala/common/axi4.scala:73:18, src/main/scala/npc/core.scala:9:7
  assign io_lsu_memory_ar_size = _lsu_io_memory_ar_size;	// src/main/scala/npc/core.scala:9:7, :49:21
endmodule

