/****************************************************************************
 *     Copyright (c) 1999-2014, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on               Wed Feb 11 10:13:59 2015
 *                 Full Compile MD5 Checksum  f7f4bd55341805fcfe958ba5e47e65f4
 *                     (minus title and desc)
 *                 MD5 Checksum               95b679a9655597a92593cae55222c397
 *
 * Compiled with:  RDB Utility                combo_header.pl
 *                 RDB.pm                     15653
 *                 unknown                    unknown
 *                 Perl Interpreter           5.008008
 *                 Operating System           linux
 *
 *
 ***************************************************************************/

#ifndef BCHP_PCIE_0_RC_CFG_PRIV1_H__
#define BCHP_PCIE_0_RC_CFG_PRIV1_H__

/***************************************************************************
 *PCIE_0_RC_CFG_PRIV1
 ***************************************************************************/
#define BCHP_PCIE_0_RC_CFG_PRIV1_VPD_INTF        0x00470428 /* [RO] vpd_intf */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VPD_ADDR_FLAG   0x0047042c /* [RO] vpd_addr_flag */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VPD_DATA        0x00470430 /* [RW] vpd_data */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL1         0x00470434 /* [RW] id_val1 */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL2         0x00470438 /* [RW] id_val2 */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL3         0x0047043c /* [RW] id_val3 */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL4         0x00470440 /* [RW] id_val4 */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5         0x00470444 /* [RW] id_val5 */
#define BCHP_PCIE_0_RC_CFG_PRIV1_UNUSED_H        0x00470448 /* [RO] unused_h */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL6         0x0047044c /* [RW] id_val6 */
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSI_DATA        0x00470450 /* [RO] msi_data */
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSI_ADDR_H      0x00470454 /* [RO] msi_addr_h */
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSI_ADDR_L      0x00470458 /* [RO] msi_addr_l */
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSI_MASK        0x00470464 /* [RO] msi_mask */
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSI_PEND        0x00470468 /* [RW] msi_pend */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PM_DATA_C       0x0047046c /* [RW] pm_data_c */
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSIX_CONTROL    0x004704c0 /* [RW] msix_control */
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSIX_TBL_OFF_BIR 0x004704c4 /* [RW] msix_tbl_off_bir */
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSIX_PBA_OFF_BIR 0x004704c8 /* [RW] msix_pba_off_bir */
#define BCHP_PCIE_0_RC_CFG_PRIV1_UNUSED_K        0x004704cc /* [RO] unused_k */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_CAPABILITY 0x004704d0 /* [RW] pcie_capability */
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CAPABILITY 0x004704d4 /* [RW] device_capability */
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CONTROL  0x004704d8 /* [RO] device_control */
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY 0x004704dc /* [RW] link_capability */
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR2_CONFIG     0x004704e0 /* [RO] bar2_config */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2 0x004704e4 /* [RW] pcie_device_capability_2 */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CAPABILITY_2 0x004704e8 /* [RW] pcie_link_capability_2 */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CONTROL 0x004704ec /* [RW] pcie_link_control */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CAPABILITY_RC 0x004704f0 /* [RW] pcie_link_capability_rc */
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR3_CONFIG     0x004704f4 /* [RO] bar3_config */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ROOT_CAP        0x004704f8 /* [RW] root_cap */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ROOT_CONTROL    0x004704fc /* [RW] root_control */
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEV_SER_NUM_CAP_ID 0x00470500 /* [RW] dev_ser_num_cap_id */
#define BCHP_PCIE_0_RC_CFG_PRIV1_LOWER_SER_NUM   0x00470504 /* [RW] lower_ser_num */
#define BCHP_PCIE_0_RC_CFG_PRIV1_UPPER_SER_NUM   0x00470508 /* [RW] upper_ser_num */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ADV_ERR_CAP     0x0047050c /* [RW] adv_err_cap */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_0 0x00470510 /* [RW] pwr_bdgt_data_0 */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_1 0x00470514 /* [RW] pwr_bdgt_data_1 */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_2 0x00470518 /* [RW] pwr_bdgt_data_2 */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_3 0x0047051c /* [RW] pwr_bdgt_data_3 */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_4 0x00470520 /* [RW] pwr_bdgt_data_4 */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_5 0x00470524 /* [RW] pwr_bdgt_data_5 */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_6 0x00470528 /* [RW] pwr_bdgt_data_6 */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_7 0x0047052c /* [RW] pwr_bdgt_data_7 */
#define BCHP_PCIE_0_RC_CFG_PRIV1_EXT2_CAP_ADDR   0x00470530 /* [RW] ext2_cap_addr */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_8 0x00470534 /* [RW] pwr_bdgt_data_8 */
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP       0x00470540 /* [RW] l1sub_cap */
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_EXT_CAP   0x00470544 /* [RW] l1sub_ext_cap */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_CAPABILITY 0x00470550 /* [RW] pwr_bdgt_capability */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VSEC_HDR        0x00470554 /* [RW] vsec_hdr */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO1 0x00470558 /* [RW] rc_user_mem_lo1 */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_HI1 0x0047055c /* [RW] rc_user_mem_hi1 */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO2 0x00470560 /* [RW] rc_user_mem_lo2 */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_HI2 0x00470564 /* [RW] rc_user_mem_hi2 */
#define BCHP_PCIE_0_RC_CFG_PRIV1_TPH_CAP         0x004705f4 /* [RW] TPH_CAP */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP   0x004705f8 /* [RW] RESIZEBAR_CAP */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ARI_CAP         0x004705fc /* [RW] ARI_CAP */
#define BCHP_PCIE_0_RC_CFG_PRIV1_INITVF          0x00470600 /* [RO] INITVF */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_OFFSET       0x00470604 /* [RO] VF_OFFSET */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_BAR_REG      0x00470608 /* [RO] VF_BAR_REG */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_SUPP_PAGE_SIZE 0x0047060c /* [RO] VF_SUPP_PAGE_SIZE */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_CAP_EN       0x00470610 /* [RO] VF_CAP_EN */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_MSIX_TBL_BIR_OFF 0x00470614 /* [RO] VF_MSIX_TBL_BIR_OFF */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_MSIX_PBA_OFF_BIR 0x00470618 /* [RO] VF_msix_pba_off_bir */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_MSIX_CONTROL 0x0047061c /* [RO] vf_msix_control */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_BAR4_REG     0x00470620 /* [RO] vf_bar4_reg */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PF_INITVF       0x00470624 /* [RW] pf_initvf */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_NSP          0x00470628 /* [RO] vf_nsp */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ATS_INLD_QUEUE_DEPTH 0x00470630 /* [RO] ats_inld_queue_depth */

/***************************************************************************
 *VPD_INTF - vpd_intf
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: VPD_INTF :: RESERVED0 [31:01] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VPD_INTF_RESERVED0_MASK           0xfffffffe
#define BCHP_PCIE_0_RC_CFG_PRIV1_VPD_INTF_RESERVED0_SHIFT          1

/* PCIE_0_RC_CFG_PRIV1 :: VPD_INTF :: INTF_REQ [00:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VPD_INTF_INTF_REQ_MASK            0x00000001
#define BCHP_PCIE_0_RC_CFG_PRIV1_VPD_INTF_INTF_REQ_SHIFT           0

/***************************************************************************
 *VPD_ADDR_FLAG - vpd_addr_flag
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: VPD_ADDR_FLAG :: WR [31:31] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VPD_ADDR_FLAG_WR_MASK             0x80000000
#define BCHP_PCIE_0_RC_CFG_PRIV1_VPD_ADDR_FLAG_WR_SHIFT            31

/* PCIE_0_RC_CFG_PRIV1 :: VPD_ADDR_FLAG :: ADDRESS [30:18] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VPD_ADDR_FLAG_ADDRESS_MASK        0x7ffc0000
#define BCHP_PCIE_0_RC_CFG_PRIV1_VPD_ADDR_FLAG_ADDRESS_SHIFT       18

/* PCIE_0_RC_CFG_PRIV1 :: VPD_ADDR_FLAG :: RESERVED0 [17:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VPD_ADDR_FLAG_RESERVED0_MASK      0x0003ffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_VPD_ADDR_FLAG_RESERVED0_SHIFT     0

/***************************************************************************
 *VPD_DATA - vpd_data
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: VPD_DATA :: VPD_DATA [31:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VPD_DATA_VPD_DATA_MASK            0xffffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_VPD_DATA_VPD_DATA_SHIFT           0
#define BCHP_PCIE_0_RC_CFG_PRIV1_VPD_DATA_VPD_DATA_DEFAULT         0x00000000

/***************************************************************************
 *ID_VAL1 - id_val1
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL1 :: VENDOR_ID [31:16] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL1_VENDOR_ID_MASK            0xffff0000
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL1_VENDOR_ID_SHIFT           16
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL1_VENDOR_ID_DEFAULT         0x000014e4

/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL1 :: DEVICE_ID [15:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL1_DEVICE_ID_MASK            0x0000ffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL1_DEVICE_ID_SHIFT           0

/***************************************************************************
 *ID_VAL2 - id_val2
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL2 :: SUBSYSTEM_ID [31:16] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL2_SUBSYSTEM_ID_MASK         0xffff0000
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL2_SUBSYSTEM_ID_SHIFT        16

/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL2 :: SUBSYSTEM_VENDOR_ID [15:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL2_SUBSYSTEM_VENDOR_ID_MASK  0x0000ffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL2_SUBSYSTEM_VENDOR_ID_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL2_SUBSYSTEM_VENDOR_ID_DEFAULT 0x000014e4

/***************************************************************************
 *ID_VAL3 - id_val3
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL3 :: REVISION_ID [31:24] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL3_REVISION_ID_MASK          0xff000000
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL3_REVISION_ID_SHIFT         24
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL3_REVISION_ID_DEFAULT       0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL3 :: CLASS_CODE [23:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL3_CLASS_CODE_MASK           0x00ffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL3_CLASS_CODE_SHIFT          0
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL3_CLASS_CODE_DEFAULT        0x00048000

/***************************************************************************
 *ID_VAL4 - id_val4
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL4 :: RESERVED3 [31:16] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL4_RESERVED3_MASK            0xffff0000
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL4_RESERVED3_SHIFT           16
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL4_RESERVED3_DEFAULT         0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL4 :: MSI_ENABLE [15:15] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL4_MSI_ENABLE_MASK           0x00008000
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL4_MSI_ENABLE_SHIFT          15
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL4_MSI_ENABLE_DEFAULT        0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL4 :: MULTI_MSG_CAP [14:12] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL4_MULTI_MSG_CAP_MASK        0x00007000
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL4_MULTI_MSG_CAP_SHIFT       12
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL4_MULTI_MSG_CAP_DEFAULT     0x00000003

/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL4 :: MSI_LIMIT [11:09] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL4_MSI_LIMIT_MASK            0x00000e00
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL4_MSI_LIMIT_SHIFT           9
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL4_MSI_LIMIT_DEFAULT         0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL4 :: MSI_PV_MASK_CAPABLE [08:08] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL4_MSI_PV_MASK_CAPABLE_MASK  0x00000100
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL4_MSI_PV_MASK_CAPABLE_SHIFT 8
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL4_MSI_PV_MASK_CAPABLE_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL4 :: PM_DATA_SCALE [07:06] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL4_PM_DATA_SCALE_MASK        0x000000c0
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL4_PM_DATA_SCALE_SHIFT       6
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL4_PM_DATA_SCALE_DEFAULT     0x00000001

/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL4 :: RESERVED0 [05:04] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL4_RESERVED0_MASK            0x00000030
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL4_RESERVED0_SHIFT           4

/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL4 :: CAP_ENA [03:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL4_CAP_ENA_MASK              0x0000000f
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL4_CAP_ENA_SHIFT             0
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL4_CAP_ENA_DEFAULT           0x00000008

/***************************************************************************
 *ID_VAL5 - id_val5
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL5 :: RESERVED0 [31:12] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_RESERVED0_MASK            0xfffff000
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_RESERVED0_SHIFT           12
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_RESERVED0_DEFAULT         0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL5 :: PMCAP_IM_RN_D3H_TO_D0 [11:11] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_PMCAP_IM_RN_D3H_TO_D0_MASK 0x00000800
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_PMCAP_IM_RN_D3H_TO_D0_SHIFT 11
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_PMCAP_IM_RN_D3H_TO_D0_DEFAULT 0x00000001

/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL5 :: PME_IN_D3_COLD_MASK [10:10] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_PME_IN_D3_COLD_MASK_MASK  0x00000400
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_PME_IN_D3_COLD_MASK_SHIFT 10
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_PME_IN_D3_COLD_MASK_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL5 :: NO_SOFT_RESET [09:09] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_NO_SOFT_RESET_MASK        0x00000200
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_NO_SOFT_RESET_SHIFT       9
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_NO_SOFT_RESET_DEFAULT     0x00000001

/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL5 :: PM_VERSION [08:06] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_PM_VERSION_MASK           0x000001c0
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_PM_VERSION_SHIFT          6
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_PM_VERSION_DEFAULT        0x00000003

/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL5 :: PME_IN_D3_HOT [05:05] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_PME_IN_D3_HOT_MASK        0x00000020
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_PME_IN_D3_HOT_SHIFT       5
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_PME_IN_D3_HOT_DEFAULT     0x00000001

/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL5 :: PME_IN_D2 [04:04] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_PME_IN_D2_MASK            0x00000010
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_PME_IN_D2_SHIFT           4
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_PME_IN_D2_DEFAULT         0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL5 :: PME_IN_D1 [03:03] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_PME_IN_D1_MASK            0x00000008
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_PME_IN_D1_SHIFT           3
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_PME_IN_D1_DEFAULT         0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL5 :: PME_IN_D0 [02:02] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_PME_IN_D0_MASK            0x00000004
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_PME_IN_D0_SHIFT           2
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_PME_IN_D0_DEFAULT         0x00000001

/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL5 :: D2_SUPPORT [01:01] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_D2_SUPPORT_MASK           0x00000002
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_D2_SUPPORT_SHIFT          1
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_D2_SUPPORT_DEFAULT        0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL5 :: D1_SUPPORT [00:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_D1_SUPPORT_MASK           0x00000001
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_D1_SUPPORT_SHIFT          0
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL5_D1_SUPPORT_DEFAULT        0x00000000

/***************************************************************************
 *UNUSED_H - unused_h
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: UNUSED_H :: RESERVED [31:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_UNUSED_H_RESERVED_MASK            0xffffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_UNUSED_H_RESERVED_SHIFT           0

/***************************************************************************
 *ID_VAL6 - id_val6
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL6 :: RESERVED1 [31:24] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL6_RESERVED1_MASK            0xff000000
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL6_RESERVED1_SHIFT           24

/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL6 :: BIST [23:16] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL6_BIST_MASK                 0x00ff0000
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL6_BIST_SHIFT                16
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL6_BIST_DEFAULT              0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: ID_VAL6 :: RESERVED0 [15:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL6_RESERVED0_MASK            0x0000ffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_ID_VAL6_RESERVED0_SHIFT           0

/***************************************************************************
 *MSI_DATA - msi_data
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: MSI_DATA :: RESERVED0 [31:16] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSI_DATA_RESERVED0_MASK           0xffff0000
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSI_DATA_RESERVED0_SHIFT          16

/* PCIE_0_RC_CFG_PRIV1 :: MSI_DATA :: MSI_DATA [15:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSI_DATA_MSI_DATA_MASK            0x0000ffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSI_DATA_MSI_DATA_SHIFT           0
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSI_DATA_MSI_DATA_DEFAULT         0x00000000

/***************************************************************************
 *MSI_ADDR_H - msi_addr_h
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: MSI_ADDR_H :: MSI_ADDR_H [31:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSI_ADDR_H_MSI_ADDR_H_MASK        0xffffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSI_ADDR_H_MSI_ADDR_H_SHIFT       0
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSI_ADDR_H_MSI_ADDR_H_DEFAULT     0x00000000

/***************************************************************************
 *MSI_ADDR_L - msi_addr_l
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: MSI_ADDR_L :: MSI_ADDR_L [31:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSI_ADDR_L_MSI_ADDR_L_MASK        0xffffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSI_ADDR_L_MSI_ADDR_L_SHIFT       0
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSI_ADDR_L_MSI_ADDR_L_DEFAULT     0x00000000

/***************************************************************************
 *MSI_MASK - msi_mask
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: MSI_MASK :: MSI_MASK [31:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSI_MASK_MSI_MASK_MASK            0xffffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSI_MASK_MSI_MASK_SHIFT           0
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSI_MASK_MSI_MASK_DEFAULT         0x00000000

/***************************************************************************
 *MSI_PEND - msi_pend
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: MSI_PEND :: MSI_PEND [31:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSI_PEND_MSI_PEND_MASK            0xffffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSI_PEND_MSI_PEND_SHIFT           0
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSI_PEND_MSI_PEND_DEFAULT         0x00000000

/***************************************************************************
 *PM_DATA_C - pm_data_c
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: PM_DATA_C :: RESERVED0 [31:08] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PM_DATA_C_RESERVED0_MASK          0xffffff00
#define BCHP_PCIE_0_RC_CFG_PRIV1_PM_DATA_C_RESERVED0_SHIFT         8
#define BCHP_PCIE_0_RC_CFG_PRIV1_PM_DATA_C_RESERVED0_DEFAULT       0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: PM_DATA_C :: PM_DATA_8_PRG [07:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PM_DATA_C_PM_DATA_8_PRG_MASK      0x000000ff
#define BCHP_PCIE_0_RC_CFG_PRIV1_PM_DATA_C_PM_DATA_8_PRG_SHIFT     0
#define BCHP_PCIE_0_RC_CFG_PRIV1_PM_DATA_C_PM_DATA_8_PRG_DEFAULT   0x00000000

/***************************************************************************
 *MSIX_CONTROL - msix_control
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: MSIX_CONTROL :: RESERVED0 [31:11] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSIX_CONTROL_RESERVED0_MASK       0xfffff800
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSIX_CONTROL_RESERVED0_SHIFT      11
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSIX_CONTROL_RESERVED0_DEFAULT    0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: MSIX_CONTROL :: MSIX_TBL_SIZ [10:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSIX_CONTROL_MSIX_TBL_SIZ_MASK    0x000007ff
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSIX_CONTROL_MSIX_TBL_SIZ_SHIFT   0
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSIX_CONTROL_MSIX_TBL_SIZ_DEFAULT 0x00000000

/***************************************************************************
 *MSIX_TBL_OFF_BIR - msix_tbl_off_bir
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: MSIX_TBL_OFF_BIR :: MSIX_TBL_OFF [31:03] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSIX_TBL_OFF_BIR_MSIX_TBL_OFF_MASK 0xfffffff8
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSIX_TBL_OFF_BIR_MSIX_TBL_OFF_SHIFT 3
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSIX_TBL_OFF_BIR_MSIX_TBL_OFF_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: MSIX_TBL_OFF_BIR :: MSIX_TBL_BIR [02:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSIX_TBL_OFF_BIR_MSIX_TBL_BIR_MASK 0x00000007
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSIX_TBL_OFF_BIR_MSIX_TBL_BIR_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSIX_TBL_OFF_BIR_MSIX_TBL_BIR_DEFAULT 0x00000000

/***************************************************************************
 *MSIX_PBA_OFF_BIR - msix_pba_off_bir
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: MSIX_PBA_OFF_BIR :: MSIX_PBA_OFF [31:03] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSIX_PBA_OFF_BIR_MSIX_PBA_OFF_MASK 0xfffffff8
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSIX_PBA_OFF_BIR_MSIX_PBA_OFF_SHIFT 3
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSIX_PBA_OFF_BIR_MSIX_PBA_OFF_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: MSIX_PBA_OFF_BIR :: MSIX_PBA_BIR [02:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSIX_PBA_OFF_BIR_MSIX_PBA_BIR_MASK 0x00000007
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSIX_PBA_OFF_BIR_MSIX_PBA_BIR_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_MSIX_PBA_OFF_BIR_MSIX_PBA_BIR_DEFAULT 0x00000000

/***************************************************************************
 *UNUSED_K - unused_k
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: UNUSED_K :: RESERVED [31:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_UNUSED_K_RESERVED_MASK            0xffffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_UNUSED_K_RESERVED_SHIFT           0

/***************************************************************************
 *PCIE_CAPABILITY - pcie_capability
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: PCIE_CAPABILITY :: RESERVED0 [31:07] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_CAPABILITY_RESERVED0_MASK    0xffffff80
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_CAPABILITY_RESERVED0_SHIFT   7

/* PCIE_0_RC_CFG_PRIV1 :: PCIE_CAPABILITY :: ASPM_OPTIONALITY [06:06] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_CAPABILITY_ASPM_OPTIONALITY_MASK 0x00000040
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_CAPABILITY_ASPM_OPTIONALITY_SHIFT 6
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_CAPABILITY_ASPM_OPTIONALITY_DEFAULT 0x00000001

/* PCIE_0_RC_CFG_PRIV1 :: PCIE_CAPABILITY :: COMPLY_PCIE_1_1 [05:05] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_CAPABILITY_COMPLY_PCIE_1_1_MASK 0x00000020
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_CAPABILITY_COMPLY_PCIE_1_1_SHIFT 5
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_CAPABILITY_COMPLY_PCIE_1_1_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: PCIE_CAPABILITY :: INTERRUPT_MSG_NUM [04:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_CAPABILITY_INTERRUPT_MSG_NUM_MASK 0x0000001f
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_CAPABILITY_INTERRUPT_MSG_NUM_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_CAPABILITY_INTERRUPT_MSG_NUM_DEFAULT 0x00000000

/***************************************************************************
 *DEVICE_CAPABILITY - device_capability
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: DEVICE_CAPABILITY :: RESERVED2 [31:16] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CAPABILITY_RESERVED2_MASK  0xffff0000
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CAPABILITY_RESERVED2_SHIFT 16

/* PCIE_0_RC_CFG_PRIV1 :: DEVICE_CAPABILITY :: ROLE_BASED_ERR_RPT [15:15] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CAPABILITY_ROLE_BASED_ERR_RPT_MASK 0x00008000
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CAPABILITY_ROLE_BASED_ERR_RPT_SHIFT 15
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CAPABILITY_ROLE_BASED_ERR_RPT_DEFAULT 0x00000001

/* PCIE_0_RC_CFG_PRIV1 :: DEVICE_CAPABILITY :: RESERVED1 [14:12] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CAPABILITY_RESERVED1_MASK  0x00007000
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CAPABILITY_RESERVED1_SHIFT 12

/* PCIE_0_RC_CFG_PRIV1 :: DEVICE_CAPABILITY :: L1_ACCEPTABLE_LATENCY [11:09] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CAPABILITY_L1_ACCEPTABLE_LATENCY_MASK 0x00000e00
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CAPABILITY_L1_ACCEPTABLE_LATENCY_SHIFT 9
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CAPABILITY_L1_ACCEPTABLE_LATENCY_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: DEVICE_CAPABILITY :: L0S_ACCEPTABLE_LATENCY [08:06] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CAPABILITY_L0S_ACCEPTABLE_LATENCY_MASK 0x000001c0
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CAPABILITY_L0S_ACCEPTABLE_LATENCY_SHIFT 6
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CAPABILITY_L0S_ACCEPTABLE_LATENCY_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: DEVICE_CAPABILITY :: EXTENDED_TAG_SUPPORT [05:05] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CAPABILITY_EXTENDED_TAG_SUPPORT_MASK 0x00000020
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CAPABILITY_EXTENDED_TAG_SUPPORT_SHIFT 5
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CAPABILITY_EXTENDED_TAG_SUPPORT_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: DEVICE_CAPABILITY :: RESERVED0 [04:03] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CAPABILITY_RESERVED0_MASK  0x00000018
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CAPABILITY_RESERVED0_SHIFT 3

/* PCIE_0_RC_CFG_PRIV1 :: DEVICE_CAPABILITY :: MAX_PL_SIZE_SUPPORTED [02:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CAPABILITY_MAX_PL_SIZE_SUPPORTED_MASK 0x00000007
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CAPABILITY_MAX_PL_SIZE_SUPPORTED_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CAPABILITY_MAX_PL_SIZE_SUPPORTED_DEFAULT 0x00000002

/***************************************************************************
 *DEVICE_CONTROL - device_control
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: DEVICE_CONTROL :: RESERVED [31:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CONTROL_RESERVED_MASK      0xffffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEVICE_CONTROL_RESERVED_SHIFT     0

/***************************************************************************
 *LINK_CAPABILITY - link_capability
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: LINK_CAPABILITY :: PORT_NUM [31:24] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_PORT_NUM_MASK     0xff000000
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_PORT_NUM_SHIFT    24
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_PORT_NUM_DEFAULT  0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: LINK_CAPABILITY :: L1_EXIT_COMM_LAT [23:21] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_L1_EXIT_COMM_LAT_MASK 0x00e00000
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_L1_EXIT_COMM_LAT_SHIFT 21
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_L1_EXIT_COMM_LAT_DEFAULT 0x00000001

/* PCIE_0_RC_CFG_PRIV1 :: LINK_CAPABILITY :: L0S_EXIT_COMM_LAT [20:18] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_L0S_EXIT_COMM_LAT_MASK 0x001c0000
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_L0S_EXIT_COMM_LAT_SHIFT 18
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_L0S_EXIT_COMM_LAT_DEFAULT 0x00000004

/* PCIE_0_RC_CFG_PRIV1 :: LINK_CAPABILITY :: L1_EXIT_LAT [17:15] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_L1_EXIT_LAT_MASK  0x00038000
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_L1_EXIT_LAT_SHIFT 15
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_L1_EXIT_LAT_DEFAULT 0x00000002

/* PCIE_0_RC_CFG_PRIV1 :: LINK_CAPABILITY :: L0S_EXIT_LAT [14:12] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_L0S_EXIT_LAT_MASK 0x00007000
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_L0S_EXIT_LAT_SHIFT 12
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_L0S_EXIT_LAT_DEFAULT 0x00000005

/* PCIE_0_RC_CFG_PRIV1 :: LINK_CAPABILITY :: ASPM_SUPPORT [11:10] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_ASPM_SUPPORT_MASK 0x00000c00
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_ASPM_SUPPORT_SHIFT 10
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_ASPM_SUPPORT_DEFAULT 0x00000003

/* PCIE_0_RC_CFG_PRIV1 :: LINK_CAPABILITY :: CLK_POWER_MGMT [09:09] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_CLK_POWER_MGMT_MASK 0x00000200
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_CLK_POWER_MGMT_SHIFT 9
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_CLK_POWER_MGMT_DEFAULT 0x00000001

/* PCIE_0_RC_CFG_PRIV1 :: LINK_CAPABILITY :: MAX_LINK_WIDTH [08:04] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_MAX_LINK_WIDTH_MASK 0x000001f0
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_MAX_LINK_WIDTH_SHIFT 4
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_MAX_LINK_WIDTH_DEFAULT 0x00000001

/* PCIE_0_RC_CFG_PRIV1 :: LINK_CAPABILITY :: MAX_LINK_SPEED [03:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_MAX_LINK_SPEED_MASK 0x0000000f
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_MAX_LINK_SPEED_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_LINK_CAPABILITY_MAX_LINK_SPEED_DEFAULT 0x00000002

/***************************************************************************
 *BAR2_CONFIG - bar2_config
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: BAR2_CONFIG :: RESERVED [31:06] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR2_CONFIG_RESERVED_MASK         0xffffffc0
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR2_CONFIG_RESERVED_SHIFT        6
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR2_CONFIG_RESERVED_DEFAULT      0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: BAR2_CONFIG :: BAR2_PREFETCH [05:05] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR2_CONFIG_BAR2_PREFETCH_MASK    0x00000020
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR2_CONFIG_BAR2_PREFETCH_SHIFT   5
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR2_CONFIG_BAR2_PREFETCH_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: BAR2_CONFIG :: BAR2_64ENA [04:04] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR2_CONFIG_BAR2_64ENA_MASK       0x00000010
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR2_CONFIG_BAR2_64ENA_SHIFT      4
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR2_CONFIG_BAR2_64ENA_DEFAULT    0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: BAR2_CONFIG :: BAR2_SIZE [03:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR2_CONFIG_BAR2_SIZE_MASK        0x0000000f
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR2_CONFIG_BAR2_SIZE_SHIFT       0
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR2_CONFIG_BAR2_SIZE_DEFAULT     0x00000000

/***************************************************************************
 *PCIE_DEVICE_CAPABILITY_2 - pcie_device_capability_2
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: PCIE_DEVICE_CAPABILITY_2 :: RESERVED [31:20] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_RESERVED_MASK 0xfff00000
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_RESERVED_SHIFT 20
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_RESERVED_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: PCIE_DEVICE_CAPABILITY_2 :: OBFF_SUPPORTED [19:18] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_OBFF_SUPPORTED_MASK 0x000c0000
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_OBFF_SUPPORTED_SHIFT 18
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_OBFF_SUPPORTED_DEFAULT 0x00000002

/* PCIE_0_RC_CFG_PRIV1 :: PCIE_DEVICE_CAPABILITY_2 :: RESERVED0 [17:11] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_RESERVED0_MASK 0x0003f800
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_RESERVED0_SHIFT 11

/* PCIE_0_RC_CFG_PRIV1 :: PCIE_DEVICE_CAPABILITY_2 :: IDO_SUPPORTED [10:10] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_IDO_SUPPORTED_MASK 0x00000400
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_IDO_SUPPORTED_SHIFT 10
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_IDO_SUPPORTED_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: PCIE_DEVICE_CAPABILITY_2 :: RESERVED1 [09:05] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_RESERVED1_MASK 0x000003e0
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_RESERVED1_SHIFT 5
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_RESERVED1_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: PCIE_DEVICE_CAPABILITY_2 :: CMPL_TO_DISABL_SUPP [04:04] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_CMPL_TO_DISABL_SUPP_MASK 0x00000010
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_CMPL_TO_DISABL_SUPP_SHIFT 4
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_CMPL_TO_DISABL_SUPP_DEFAULT 0x00000001

/* PCIE_0_RC_CFG_PRIV1 :: PCIE_DEVICE_CAPABILITY_2 :: CMPL_TO_RANGE_SUPP [03:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_CMPL_TO_RANGE_SUPP_MASK 0x0000000f
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_CMPL_TO_RANGE_SUPP_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_DEVICE_CAPABILITY_2_CMPL_TO_RANGE_SUPP_DEFAULT 0x0000000f

/***************************************************************************
 *PCIE_LINK_CAPABILITY_2 - pcie_link_capability_2
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: PCIE_LINK_CAPABILITY_2 :: CFG_LINK_CAP2_RN_DRS_EN [31:31] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CAPABILITY_2_CFG_LINK_CAP2_RN_DRS_EN_MASK 0x80000000
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CAPABILITY_2_CFG_LINK_CAP2_RN_DRS_EN_SHIFT 31
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CAPABILITY_2_CFG_LINK_CAP2_RN_DRS_EN_DEFAULT 0x00000001

/* PCIE_0_RC_CFG_PRIV1 :: PCIE_LINK_CAPABILITY_2 :: CFG_SOFT_CTRL_RN_DRS_EN [30:30] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CAPABILITY_2_CFG_SOFT_CTRL_RN_DRS_EN_MASK 0x40000000
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CAPABILITY_2_CFG_SOFT_CTRL_RN_DRS_EN_SHIFT 30
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CAPABILITY_2_CFG_SOFT_CTRL_RN_DRS_EN_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: PCIE_LINK_CAPABILITY_2 :: RESERVED [29:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CAPABILITY_2_RESERVED_MASK 0x3fffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CAPABILITY_2_RESERVED_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CAPABILITY_2_RESERVED_DEFAULT 0x00000000

/***************************************************************************
 *PCIE_LINK_CONTROL - pcie_link_control
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: PCIE_LINK_CONTROL :: RESERVED0 [31:01] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CONTROL_RESERVED0_MASK  0xfffffffe
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CONTROL_RESERVED0_SHIFT 1

/* PCIE_0_RC_CFG_PRIV1 :: PCIE_LINK_CONTROL :: RC_RCB [00:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CONTROL_RC_RCB_MASK     0x00000001
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CONTROL_RC_RCB_SHIFT    0
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CONTROL_RC_RCB_DEFAULT  0x00000000

/***************************************************************************
 *PCIE_LINK_CAPABILITY_RC - pcie_link_capability_rc
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: PCIE_LINK_CAPABILITY_RC :: RESERVED1 [31:20] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CAPABILITY_RC_RESERVED1_MASK 0xfff00000
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CAPABILITY_RC_RESERVED1_SHIFT 20

/* PCIE_0_RC_CFG_PRIV1 :: PCIE_LINK_CAPABILITY_RC :: RC_SURP_DWN_ENA [19:19] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CAPABILITY_RC_RC_SURP_DWN_ENA_MASK 0x00080000
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CAPABILITY_RC_RC_SURP_DWN_ENA_SHIFT 19
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CAPABILITY_RC_RC_SURP_DWN_ENA_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: PCIE_LINK_CAPABILITY_RC :: RESERVED0 [18:02] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CAPABILITY_RC_RESERVED0_MASK 0x0007fffc
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CAPABILITY_RC_RESERVED0_SHIFT 2

/* PCIE_0_RC_CFG_PRIV1 :: PCIE_LINK_CAPABILITY_RC :: SLOT_CLK_CONFIG [01:01] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CAPABILITY_RC_SLOT_CLK_CONFIG_MASK 0x00000002
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CAPABILITY_RC_SLOT_CLK_CONFIG_SHIFT 1
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CAPABILITY_RC_SLOT_CLK_CONFIG_DEFAULT 0x00000001

/* PCIE_0_RC_CFG_PRIV1 :: PCIE_LINK_CAPABILITY_RC :: RC_DL_ACTIVE_CAP [00:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CAPABILITY_RC_RC_DL_ACTIVE_CAP_MASK 0x00000001
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CAPABILITY_RC_RC_DL_ACTIVE_CAP_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_PCIE_LINK_CAPABILITY_RC_RC_DL_ACTIVE_CAP_DEFAULT 0x00000000

/***************************************************************************
 *BAR3_CONFIG - bar3_config
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: BAR3_CONFIG :: RESERVED [31:06] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR3_CONFIG_RESERVED_MASK         0xffffffc0
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR3_CONFIG_RESERVED_SHIFT        6
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR3_CONFIG_RESERVED_DEFAULT      0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: BAR3_CONFIG :: BAR3_PREFETCH [05:05] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR3_CONFIG_BAR3_PREFETCH_MASK    0x00000020
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR3_CONFIG_BAR3_PREFETCH_SHIFT   5
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR3_CONFIG_BAR3_PREFETCH_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: BAR3_CONFIG :: BAR3_64ENA [04:04] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR3_CONFIG_BAR3_64ENA_MASK       0x00000010
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR3_CONFIG_BAR3_64ENA_SHIFT      4
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR3_CONFIG_BAR3_64ENA_DEFAULT    0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: BAR3_CONFIG :: BAR3_SIZE [03:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR3_CONFIG_BAR3_SIZE_MASK        0x0000000f
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR3_CONFIG_BAR3_SIZE_SHIFT       0
#define BCHP_PCIE_0_RC_CFG_PRIV1_BAR3_CONFIG_BAR3_SIZE_DEFAULT     0x00000000

/***************************************************************************
 *ROOT_CAP - root_cap
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: ROOT_CAP :: RESERVED0 [31:08] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ROOT_CAP_RESERVED0_MASK           0xffffff00
#define BCHP_PCIE_0_RC_CFG_PRIV1_ROOT_CAP_RESERVED0_SHIFT          8

/* PCIE_0_RC_CFG_PRIV1 :: ROOT_CAP :: RC_EXT2_CAP_ENA [07:03] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ROOT_CAP_RC_EXT2_CAP_ENA_MASK     0x000000f8
#define BCHP_PCIE_0_RC_CFG_PRIV1_ROOT_CAP_RC_EXT2_CAP_ENA_SHIFT    3
#define BCHP_PCIE_0_RC_CFG_PRIV1_ROOT_CAP_RC_EXT2_CAP_ENA_DEFAULT  0x00000001

/* PCIE_0_RC_CFG_PRIV1 :: ROOT_CAP :: RC_CLKREQ_SUPPORTED [02:02] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ROOT_CAP_RC_CLKREQ_SUPPORTED_MASK 0x00000004
#define BCHP_PCIE_0_RC_CFG_PRIV1_ROOT_CAP_RC_CLKREQ_SUPPORTED_SHIFT 2
#define BCHP_PCIE_0_RC_CFG_PRIV1_ROOT_CAP_RC_CLKREQ_SUPPORTED_DEFAULT 0x00000001

/* PCIE_0_RC_CFG_PRIV1 :: ROOT_CAP :: RC_LTR_SUPPORTED [01:01] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ROOT_CAP_RC_LTR_SUPPORTED_MASK    0x00000002
#define BCHP_PCIE_0_RC_CFG_PRIV1_ROOT_CAP_RC_LTR_SUPPORTED_SHIFT   1
#define BCHP_PCIE_0_RC_CFG_PRIV1_ROOT_CAP_RC_LTR_SUPPORTED_DEFAULT 0x00000001

/* PCIE_0_RC_CFG_PRIV1 :: ROOT_CAP :: RC_CRS_CAP [00:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ROOT_CAP_RC_CRS_CAP_MASK          0x00000001
#define BCHP_PCIE_0_RC_CFG_PRIV1_ROOT_CAP_RC_CRS_CAP_SHIFT         0
#define BCHP_PCIE_0_RC_CFG_PRIV1_ROOT_CAP_RC_CRS_CAP_DEFAULT       0x00000001

/***************************************************************************
 *ROOT_CONTROL - root_control
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: ROOT_CONTROL :: RESERVED0 [31:01] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ROOT_CONTROL_RESERVED0_MASK       0xfffffffe
#define BCHP_PCIE_0_RC_CFG_PRIV1_ROOT_CONTROL_RESERVED0_SHIFT      1

/* PCIE_0_RC_CFG_PRIV1 :: ROOT_CONTROL :: RC_CLKREQ_ENABLED [00:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ROOT_CONTROL_RC_CLKREQ_ENABLED_MASK 0x00000001
#define BCHP_PCIE_0_RC_CFG_PRIV1_ROOT_CONTROL_RC_CLKREQ_ENABLED_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_ROOT_CONTROL_RC_CLKREQ_ENABLED_DEFAULT 0x00000000

/***************************************************************************
 *DEV_SER_NUM_CAP_ID - dev_ser_num_cap_id
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: DEV_SER_NUM_CAP_ID :: RC_EXT_CAP_ENA [31:30] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEV_SER_NUM_CAP_ID_RC_EXT_CAP_ENA_MASK 0xc0000000
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEV_SER_NUM_CAP_ID_RC_EXT_CAP_ENA_SHIFT 30
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEV_SER_NUM_CAP_ID_RC_EXT_CAP_ENA_DEFAULT 0x00000001

/* PCIE_0_RC_CFG_PRIV1 :: DEV_SER_NUM_CAP_ID :: EXT_REG_CAP_ENA [29:26] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEV_SER_NUM_CAP_ID_EXT_REG_CAP_ENA_MASK 0x3c000000
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEV_SER_NUM_CAP_ID_EXT_REG_CAP_ENA_SHIFT 26
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEV_SER_NUM_CAP_ID_EXT_REG_CAP_ENA_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: DEV_SER_NUM_CAP_ID :: EXT_CAP_ENA [25:20] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEV_SER_NUM_CAP_ID_EXT_CAP_ENA_MASK 0x03f00000
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEV_SER_NUM_CAP_ID_EXT_CAP_ENA_SHIFT 20
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEV_SER_NUM_CAP_ID_EXT_CAP_ENA_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: DEV_SER_NUM_CAP_ID :: CAP_VER [19:16] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEV_SER_NUM_CAP_ID_CAP_VER_MASK   0x000f0000
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEV_SER_NUM_CAP_ID_CAP_VER_SHIFT  16
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEV_SER_NUM_CAP_ID_CAP_VER_DEFAULT 0x00000001

/* PCIE_0_RC_CFG_PRIV1 :: DEV_SER_NUM_CAP_ID :: CAP_ID [15:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEV_SER_NUM_CAP_ID_CAP_ID_MASK    0x0000ffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEV_SER_NUM_CAP_ID_CAP_ID_SHIFT   0
#define BCHP_PCIE_0_RC_CFG_PRIV1_DEV_SER_NUM_CAP_ID_CAP_ID_DEFAULT 0x00000003

/***************************************************************************
 *LOWER_SER_NUM - lower_ser_num
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: LOWER_SER_NUM :: LOWER_SER_NUM [31:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_LOWER_SER_NUM_LOWER_SER_NUM_MASK  0xffffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_LOWER_SER_NUM_LOWER_SER_NUM_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_LOWER_SER_NUM_LOWER_SER_NUM_DEFAULT 0x00000000

/***************************************************************************
 *UPPER_SER_NUM - upper_ser_num
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: UPPER_SER_NUM :: UPPER_SER_NUM [31:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_UPPER_SER_NUM_UPPER_SER_NUM_MASK  0xffffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_UPPER_SER_NUM_UPPER_SER_NUM_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_UPPER_SER_NUM_UPPER_SER_NUM_DEFAULT 0x00000000

/***************************************************************************
 *ADV_ERR_CAP - adv_err_cap
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: ADV_ERR_CAP :: RESERVED0 [31:02] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ADV_ERR_CAP_RESERVED0_MASK        0xfffffffc
#define BCHP_PCIE_0_RC_CFG_PRIV1_ADV_ERR_CAP_RESERVED0_SHIFT       2

/* PCIE_0_RC_CFG_PRIV1 :: ADV_ERR_CAP :: ECRC_GEN_CAP [01:01] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ADV_ERR_CAP_ECRC_GEN_CAP_MASK     0x00000002
#define BCHP_PCIE_0_RC_CFG_PRIV1_ADV_ERR_CAP_ECRC_GEN_CAP_SHIFT    1
#define BCHP_PCIE_0_RC_CFG_PRIV1_ADV_ERR_CAP_ECRC_GEN_CAP_DEFAULT  0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: ADV_ERR_CAP :: ECRC_CHK_CAP [00:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ADV_ERR_CAP_ECRC_CHK_CAP_MASK     0x00000001
#define BCHP_PCIE_0_RC_CFG_PRIV1_ADV_ERR_CAP_ECRC_CHK_CAP_SHIFT    0
#define BCHP_PCIE_0_RC_CFG_PRIV1_ADV_ERR_CAP_ECRC_CHK_CAP_DEFAULT  0x00000000

/***************************************************************************
 *PWR_BDGT_DATA_0 - pwr_bdgt_data_0
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: PWR_BDGT_DATA_0 :: RESERVED [31:21] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_0_RESERVED_MASK     0xffe00000
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_0_RESERVED_SHIFT    21
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_0_RESERVED_DEFAULT  0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: PWR_BDGT_DATA_0 :: PWR_BDGT_DATA_0 [20:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_0_PWR_BDGT_DATA_0_MASK 0x001fffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_0_PWR_BDGT_DATA_0_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_0_PWR_BDGT_DATA_0_DEFAULT 0x00000000

/***************************************************************************
 *PWR_BDGT_DATA_1 - pwr_bdgt_data_1
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: PWR_BDGT_DATA_1 :: RESERVED [31:21] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_1_RESERVED_MASK     0xffe00000
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_1_RESERVED_SHIFT    21
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_1_RESERVED_DEFAULT  0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: PWR_BDGT_DATA_1 :: PWR_BDGT_DATA_1 [20:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_1_PWR_BDGT_DATA_1_MASK 0x001fffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_1_PWR_BDGT_DATA_1_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_1_PWR_BDGT_DATA_1_DEFAULT 0x00000000

/***************************************************************************
 *PWR_BDGT_DATA_2 - pwr_bdgt_data_2
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: PWR_BDGT_DATA_2 :: RESERVED [31:21] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_2_RESERVED_MASK     0xffe00000
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_2_RESERVED_SHIFT    21
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_2_RESERVED_DEFAULT  0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: PWR_BDGT_DATA_2 :: PWR_BDGT_DATA_2 [20:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_2_PWR_BDGT_DATA_2_MASK 0x001fffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_2_PWR_BDGT_DATA_2_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_2_PWR_BDGT_DATA_2_DEFAULT 0x00000000

/***************************************************************************
 *PWR_BDGT_DATA_3 - pwr_bdgt_data_3
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: PWR_BDGT_DATA_3 :: RESERVED [31:21] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_3_RESERVED_MASK     0xffe00000
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_3_RESERVED_SHIFT    21
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_3_RESERVED_DEFAULT  0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: PWR_BDGT_DATA_3 :: PWR_BDGT_DATA_3 [20:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_3_PWR_BDGT_DATA_3_MASK 0x001fffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_3_PWR_BDGT_DATA_3_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_3_PWR_BDGT_DATA_3_DEFAULT 0x00000000

/***************************************************************************
 *PWR_BDGT_DATA_4 - pwr_bdgt_data_4
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: PWR_BDGT_DATA_4 :: RESERVED [31:21] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_4_RESERVED_MASK     0xffe00000
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_4_RESERVED_SHIFT    21
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_4_RESERVED_DEFAULT  0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: PWR_BDGT_DATA_4 :: PWR_BDGT_DATA_4 [20:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_4_PWR_BDGT_DATA_4_MASK 0x001fffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_4_PWR_BDGT_DATA_4_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_4_PWR_BDGT_DATA_4_DEFAULT 0x00000000

/***************************************************************************
 *PWR_BDGT_DATA_5 - pwr_bdgt_data_5
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: PWR_BDGT_DATA_5 :: RESERVED [31:21] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_5_RESERVED_MASK     0xffe00000
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_5_RESERVED_SHIFT    21
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_5_RESERVED_DEFAULT  0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: PWR_BDGT_DATA_5 :: PWR_BDGT_DATA_5 [20:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_5_PWR_BDGT_DATA_5_MASK 0x001fffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_5_PWR_BDGT_DATA_5_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_5_PWR_BDGT_DATA_5_DEFAULT 0x00000000

/***************************************************************************
 *PWR_BDGT_DATA_6 - pwr_bdgt_data_6
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: PWR_BDGT_DATA_6 :: RESERVED [31:21] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_6_RESERVED_MASK     0xffe00000
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_6_RESERVED_SHIFT    21
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_6_RESERVED_DEFAULT  0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: PWR_BDGT_DATA_6 :: PWR_BDGT_DATA_6 [20:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_6_PWR_BDGT_DATA_6_MASK 0x001fffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_6_PWR_BDGT_DATA_6_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_6_PWR_BDGT_DATA_6_DEFAULT 0x00000000

/***************************************************************************
 *PWR_BDGT_DATA_7 - pwr_bdgt_data_7
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: PWR_BDGT_DATA_7 :: RESERVED [31:21] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_7_RESERVED_MASK     0xffe00000
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_7_RESERVED_SHIFT    21
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_7_RESERVED_DEFAULT  0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: PWR_BDGT_DATA_7 :: PWR_BDGT_DATA_7 [20:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_7_PWR_BDGT_DATA_7_MASK 0x001fffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_7_PWR_BDGT_DATA_7_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_7_PWR_BDGT_DATA_7_DEFAULT 0x00000000

/***************************************************************************
 *EXT2_CAP_ADDR - ext2_cap_addr
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: EXT2_CAP_ADDR :: RW [31:08] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_EXT2_CAP_ADDR_RW_MASK             0xffffff00
#define BCHP_PCIE_0_RC_CFG_PRIV1_EXT2_CAP_ADDR_RW_SHIFT            8
#define BCHP_PCIE_0_RC_CFG_PRIV1_EXT2_CAP_ADDR_RW_DEFAULT          0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: EXT2_CAP_ADDR :: EXT3_CAP_ENA [07:04] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_EXT2_CAP_ADDR_EXT3_CAP_ENA_MASK   0x000000f0
#define BCHP_PCIE_0_RC_CFG_PRIV1_EXT2_CAP_ADDR_EXT3_CAP_ENA_SHIFT  4
#define BCHP_PCIE_0_RC_CFG_PRIV1_EXT2_CAP_ADDR_EXT3_CAP_ENA_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: EXT2_CAP_ADDR :: EXT2_CAP_ENA [03:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_EXT2_CAP_ADDR_EXT2_CAP_ENA_MASK   0x0000000f
#define BCHP_PCIE_0_RC_CFG_PRIV1_EXT2_CAP_ADDR_EXT2_CAP_ENA_SHIFT  0
#define BCHP_PCIE_0_RC_CFG_PRIV1_EXT2_CAP_ADDR_EXT2_CAP_ENA_DEFAULT 0x00000004

/***************************************************************************
 *PWR_BDGT_DATA_8 - pwr_bdgt_data_8
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: PWR_BDGT_DATA_8 :: RESERVED [31:21] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_8_RESERVED_MASK     0xffe00000
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_8_RESERVED_SHIFT    21
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_8_RESERVED_DEFAULT  0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: PWR_BDGT_DATA_8 :: PWR_BDGT_DATA_8 [20:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_8_PWR_BDGT_DATA_8_MASK 0x001fffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_8_PWR_BDGT_DATA_8_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_DATA_8_PWR_BDGT_DATA_8_DEFAULT 0x00000000

/***************************************************************************
 *L1SUB_CAP - l1sub_cap
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: L1SUB_CAP :: RESERVED [31:24] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_RESERVED_MASK           0xff000000
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_RESERVED_SHIFT          24
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_RESERVED_DEFAULT        0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: L1SUB_CAP :: L1SUB_PWR_ON_VALUE [23:19] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_L1SUB_PWR_ON_VALUE_MASK 0x00f80000
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_L1SUB_PWR_ON_VALUE_SHIFT 19
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_L1SUB_PWR_ON_VALUE_DEFAULT 0x00000005

/* PCIE_0_RC_CFG_PRIV1 :: L1SUB_CAP :: RESERVED_0 [18:18] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_RESERVED_0_MASK         0x00040000
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_RESERVED_0_SHIFT        18
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_RESERVED_0_DEFAULT      0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: L1SUB_CAP :: L1SUB_PWR_ON_SCALE [17:16] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_L1SUB_PWR_ON_SCALE_MASK 0x00030000
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_L1SUB_PWR_ON_SCALE_SHIFT 16
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_L1SUB_PWR_ON_SCALE_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: L1SUB_CAP :: L1SUB_CMN_MODE_UP_TIME [15:08] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_L1SUB_CMN_MODE_UP_TIME_MASK 0x0000ff00
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_L1SUB_CMN_MODE_UP_TIME_SHIFT 8
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_L1SUB_CMN_MODE_UP_TIME_DEFAULT 0x00000008

/* PCIE_0_RC_CFG_PRIV1 :: L1SUB_CAP :: RESERVED_1 [07:05] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_RESERVED_1_MASK         0x000000e0
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_RESERVED_1_SHIFT        5
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_RESERVED_1_DEFAULT      0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: L1SUB_CAP :: CLKREQ_L1SUB_SUPP [04:04] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_CLKREQ_L1SUB_SUPP_MASK  0x00000010
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_CLKREQ_L1SUB_SUPP_SHIFT 4
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_CLKREQ_L1SUB_SUPP_DEFAULT 0x00000001

/* PCIE_0_RC_CFG_PRIV1 :: L1SUB_CAP :: ASPM_L1_1_SUPP [03:03] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_ASPM_L1_1_SUPP_MASK     0x00000008
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_ASPM_L1_1_SUPP_SHIFT    3
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_ASPM_L1_1_SUPP_DEFAULT  0x00000001

/* PCIE_0_RC_CFG_PRIV1 :: L1SUB_CAP :: ASPM_L1_2_SUPP [02:02] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_ASPM_L1_2_SUPP_MASK     0x00000004
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_ASPM_L1_2_SUPP_SHIFT    2
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_ASPM_L1_2_SUPP_DEFAULT  0x00000001

/* PCIE_0_RC_CFG_PRIV1 :: L1SUB_CAP :: PM_L1_1_SUPP [01:01] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_PM_L1_1_SUPP_MASK       0x00000002
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_PM_L1_1_SUPP_SHIFT      1
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_PM_L1_1_SUPP_DEFAULT    0x00000001

/* PCIE_0_RC_CFG_PRIV1 :: L1SUB_CAP :: PM_L1_2_SUPP [00:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_PM_L1_2_SUPP_MASK       0x00000001
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_PM_L1_2_SUPP_SHIFT      0
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_CAP_PM_L1_2_SUPP_DEFAULT    0x00000001

/***************************************************************************
 *L1SUB_EXT_CAP - l1sub_ext_cap
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: L1SUB_EXT_CAP :: RESERVED [31:20] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_EXT_CAP_RESERVED_MASK       0xfff00000
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_EXT_CAP_RESERVED_SHIFT      20
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_EXT_CAP_RESERVED_DEFAULT    0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: L1SUB_EXT_CAP :: L1SUB_VERSION_CAPID [19:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_EXT_CAP_L1SUB_VERSION_CAPID_MASK 0x000fffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_EXT_CAP_L1SUB_VERSION_CAPID_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_L1SUB_EXT_CAP_L1SUB_VERSION_CAPID_DEFAULT 0x0001001e

/***************************************************************************
 *PWR_BDGT_CAPABILITY - pwr_bdgt_capability
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: PWR_BDGT_CAPABILITY :: RESERVED [31:01] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_CAPABILITY_RESERVED_MASK 0xfffffffe
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_CAPABILITY_RESERVED_SHIFT 1
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_CAPABILITY_RESERVED_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: PWR_BDGT_CAPABILITY :: PWR_SYSTEM_ALLOC [00:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_CAPABILITY_PWR_SYSTEM_ALLOC_MASK 0x00000001
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_CAPABILITY_PWR_SYSTEM_ALLOC_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_PWR_BDGT_CAPABILITY_PWR_SYSTEM_ALLOC_DEFAULT 0x00000000

/***************************************************************************
 *VSEC_HDR - vsec_hdr
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: VSEC_HDR :: VSEC_LENGTH [31:20] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VSEC_HDR_VSEC_LENGTH_MASK         0xfff00000
#define BCHP_PCIE_0_RC_CFG_PRIV1_VSEC_HDR_VSEC_LENGTH_SHIFT        20
#define BCHP_PCIE_0_RC_CFG_PRIV1_VSEC_HDR_VSEC_LENGTH_DEFAULT      0x00000028

/* PCIE_0_RC_CFG_PRIV1 :: VSEC_HDR :: VSEC_REV [19:16] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VSEC_HDR_VSEC_REV_MASK            0x000f0000
#define BCHP_PCIE_0_RC_CFG_PRIV1_VSEC_HDR_VSEC_REV_SHIFT           16
#define BCHP_PCIE_0_RC_CFG_PRIV1_VSEC_HDR_VSEC_REV_DEFAULT         0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: VSEC_HDR :: VSEC_ID [15:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VSEC_HDR_VSEC_ID_MASK             0x0000ffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_VSEC_HDR_VSEC_ID_SHIFT            0
#define BCHP_PCIE_0_RC_CFG_PRIV1_VSEC_HDR_VSEC_ID_DEFAULT          0x00000000

/***************************************************************************
 *RC_USER_MEM_LO1 - rc_user_mem_lo1
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: RC_USER_MEM_LO1 :: RC_USER_MEM_ADDR_LO1 [31:16] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO1_RC_USER_MEM_ADDR_LO1_MASK 0xffff0000
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO1_RC_USER_MEM_ADDR_LO1_SHIFT 16
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO1_RC_USER_MEM_ADDR_LO1_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: RC_USER_MEM_LO1 :: UNUSED_1 [15:08] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO1_UNUSED_1_MASK     0x0000ff00
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO1_UNUSED_1_SHIFT    8
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO1_UNUSED_1_DEFAULT  0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: RC_USER_MEM_LO1 :: RC_USER_MEM_EN1 [07:07] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO1_RC_USER_MEM_EN1_MASK 0x00000080
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO1_RC_USER_MEM_EN1_SHIFT 7
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO1_RC_USER_MEM_EN1_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: RC_USER_MEM_LO1 :: RC_USER_SIZE1_EXT [06:04] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO1_RC_USER_SIZE1_EXT_MASK 0x00000070
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO1_RC_USER_SIZE1_EXT_SHIFT 4
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO1_RC_USER_SIZE1_EXT_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: RC_USER_MEM_LO1 :: RC_USER_SIZE1 [03:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO1_RC_USER_SIZE1_MASK 0x0000000f
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO1_RC_USER_SIZE1_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO1_RC_USER_SIZE1_DEFAULT 0x0000000f

/***************************************************************************
 *RC_USER_MEM_HI1 - rc_user_mem_hi1
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: RC_USER_MEM_HI1 :: RC_USER_MEM_ADDR_HI1 [31:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_HI1_RC_USER_MEM_ADDR_HI1_MASK 0xffffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_HI1_RC_USER_MEM_ADDR_HI1_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_HI1_RC_USER_MEM_ADDR_HI1_DEFAULT 0x00000000

/***************************************************************************
 *RC_USER_MEM_LO2 - rc_user_mem_lo2
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: RC_USER_MEM_LO2 :: RC_USER_MEM_ADDR_LO2 [31:16] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO2_RC_USER_MEM_ADDR_LO2_MASK 0xffff0000
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO2_RC_USER_MEM_ADDR_LO2_SHIFT 16
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO2_RC_USER_MEM_ADDR_LO2_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: RC_USER_MEM_LO2 :: UNUSED_1 [15:08] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO2_UNUSED_1_MASK     0x0000ff00
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO2_UNUSED_1_SHIFT    8
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO2_UNUSED_1_DEFAULT  0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: RC_USER_MEM_LO2 :: RC_USER_MEM_EN2 [07:07] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO2_RC_USER_MEM_EN2_MASK 0x00000080
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO2_RC_USER_MEM_EN2_SHIFT 7
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO2_RC_USER_MEM_EN2_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: RC_USER_MEM_LO2 :: RC_USER_SIZE2_EXT [06:04] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO2_RC_USER_SIZE2_EXT_MASK 0x00000070
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO2_RC_USER_SIZE2_EXT_SHIFT 4
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO2_RC_USER_SIZE2_EXT_DEFAULT 0x00000000

/* PCIE_0_RC_CFG_PRIV1 :: RC_USER_MEM_LO2 :: RC_USER_SIZE2 [03:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO2_RC_USER_SIZE2_MASK 0x0000000f
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO2_RC_USER_SIZE2_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_LO2_RC_USER_SIZE2_DEFAULT 0x0000000f

/***************************************************************************
 *RC_USER_MEM_HI2 - rc_user_mem_hi2
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: RC_USER_MEM_HI2 :: RC_USER_MEM_ADDR_HI2 [31:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_HI2_RC_USER_MEM_ADDR_HI2_MASK 0xffffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_HI2_RC_USER_MEM_ADDR_HI2_SHIFT 0
#define BCHP_PCIE_0_RC_CFG_PRIV1_RC_USER_MEM_HI2_RC_USER_MEM_ADDR_HI2_DEFAULT 0x00000000

/***************************************************************************
 *TPH_CAP - TPH_CAP
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: TPH_CAP :: RESERVED0 [31:15] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_TPH_CAP_RESERVED0_MASK            0xffff8000
#define BCHP_PCIE_0_RC_CFG_PRIV1_TPH_CAP_RESERVED0_SHIFT           15

/* PCIE_0_RC_CFG_PRIV1 :: TPH_CAP :: TPH_ST_TABLE_SIZE [14:04] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_TPH_CAP_TPH_ST_TABLE_SIZE_MASK    0x00007ff0
#define BCHP_PCIE_0_RC_CFG_PRIV1_TPH_CAP_TPH_ST_TABLE_SIZE_SHIFT   4

/* PCIE_0_RC_CFG_PRIV1 :: TPH_CAP :: TPH_ST_TABLE_LOCATION [03:02] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_TPH_CAP_TPH_ST_TABLE_LOCATION_MASK 0x0000000c
#define BCHP_PCIE_0_RC_CFG_PRIV1_TPH_CAP_TPH_ST_TABLE_LOCATION_SHIFT 2

/* PCIE_0_RC_CFG_PRIV1 :: TPH_CAP :: RESERVED_0 [01:01] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_TPH_CAP_RESERVED_0_MASK           0x00000002
#define BCHP_PCIE_0_RC_CFG_PRIV1_TPH_CAP_RESERVED_0_SHIFT          1

/* PCIE_0_RC_CFG_PRIV1 :: TPH_CAP :: TPH_INT_VEC_MODE_SUPP [00:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_TPH_CAP_TPH_INT_VEC_MODE_SUPP_MASK 0x00000001
#define BCHP_PCIE_0_RC_CFG_PRIV1_TPH_CAP_TPH_INT_VEC_MODE_SUPP_SHIFT 0

/***************************************************************************
 *RESIZEBAR_CAP - RESIZEBAR_CAP
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: RESIZEBAR_CAP :: RESERVED0 [31:24] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_RESERVED0_MASK      0xff000000
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_RESERVED0_SHIFT     24

/* PCIE_0_RC_CFG_PRIV1 :: RESIZEBAR_CAP :: SIZE_512G_TO_2G_CAPABILITY [23:15] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_512G_TO_2G_CAPABILITY_MASK 0x00ff8000
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_512G_TO_2G_CAPABILITY_SHIFT 15

/* PCIE_0_RC_CFG_PRIV1 :: RESIZEBAR_CAP :: SIZE_1G_CAPABILITY [14:14] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_1G_CAPABILITY_MASK 0x00004000
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_1G_CAPABILITY_SHIFT 14

/* PCIE_0_RC_CFG_PRIV1 :: RESIZEBAR_CAP :: SIZE_512M_CAPABILITY [13:13] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_512M_CAPABILITY_MASK 0x00002000
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_512M_CAPABILITY_SHIFT 13

/* PCIE_0_RC_CFG_PRIV1 :: RESIZEBAR_CAP :: SIZE_256M_CAPABILITY [12:12] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_256M_CAPABILITY_MASK 0x00001000
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_256M_CAPABILITY_SHIFT 12

/* PCIE_0_RC_CFG_PRIV1 :: RESIZEBAR_CAP :: SIZE_128M_CAPABILITY [11:11] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_128M_CAPABILITY_MASK 0x00000800
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_128M_CAPABILITY_SHIFT 11

/* PCIE_0_RC_CFG_PRIV1 :: RESIZEBAR_CAP :: SIZE_64M_CAPABILITY [10:10] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_64M_CAPABILITY_MASK 0x00000400
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_64M_CAPABILITY_SHIFT 10

/* PCIE_0_RC_CFG_PRIV1 :: RESIZEBAR_CAP :: SIZE_32M_CAPABILITY [09:09] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_32M_CAPABILITY_MASK 0x00000200
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_32M_CAPABILITY_SHIFT 9

/* PCIE_0_RC_CFG_PRIV1 :: RESIZEBAR_CAP :: SIZE_16M_CAPABILITY [08:08] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_16M_CAPABILITY_MASK 0x00000100
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_16M_CAPABILITY_SHIFT 8

/* PCIE_0_RC_CFG_PRIV1 :: RESIZEBAR_CAP :: SIZE_8M_CAPABILITY [07:07] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_8M_CAPABILITY_MASK 0x00000080
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_8M_CAPABILITY_SHIFT 7

/* PCIE_0_RC_CFG_PRIV1 :: RESIZEBAR_CAP :: SIZE_4M_CAPABILITY [06:06] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_4M_CAPABILITY_MASK 0x00000040
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_4M_CAPABILITY_SHIFT 6

/* PCIE_0_RC_CFG_PRIV1 :: RESIZEBAR_CAP :: SIZE_2M_CAPABILITY [05:05] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_2M_CAPABILITY_MASK 0x00000020
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_2M_CAPABILITY_SHIFT 5

/* PCIE_0_RC_CFG_PRIV1 :: RESIZEBAR_CAP :: SIZE_1M_CAPABILITY [04:04] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_1M_CAPABILITY_MASK 0x00000010
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_1M_CAPABILITY_SHIFT 4

/* PCIE_0_RC_CFG_PRIV1 :: RESIZEBAR_CAP :: SIZE_CAPABILITY [03:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_CAPABILITY_MASK 0x0000000f
#define BCHP_PCIE_0_RC_CFG_PRIV1_RESIZEBAR_CAP_SIZE_CAPABILITY_SHIFT 0

/***************************************************************************
 *ARI_CAP - ARI_CAP
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: ARI_CAP :: RESERVED0 [31:08] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ARI_CAP_RESERVED0_MASK            0xffffff00
#define BCHP_PCIE_0_RC_CFG_PRIV1_ARI_CAP_RESERVED0_SHIFT           8

/* PCIE_0_RC_CFG_PRIV1 :: ARI_CAP :: NEXT_FUNCTION_NUMBER [07:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ARI_CAP_NEXT_FUNCTION_NUMBER_MASK 0x000000ff
#define BCHP_PCIE_0_RC_CFG_PRIV1_ARI_CAP_NEXT_FUNCTION_NUMBER_SHIFT 0

/***************************************************************************
 *INITVF - INITVF
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: INITVF :: RESERVED [31:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_INITVF_RESERVED_MASK              0xffffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_INITVF_RESERVED_SHIFT             0

/***************************************************************************
 *VF_OFFSET - VF_OFFSET
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: VF_OFFSET :: RESERVED [31:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_OFFSET_RESERVED_MASK           0xffffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_OFFSET_RESERVED_SHIFT          0

/***************************************************************************
 *VF_BAR_REG - VF_BAR_REG
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: VF_BAR_REG :: RESERVED [31:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_BAR_REG_RESERVED_MASK          0xffffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_BAR_REG_RESERVED_SHIFT         0

/***************************************************************************
 *VF_SUPP_PAGE_SIZE - VF_SUPP_PAGE_SIZE
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: VF_SUPP_PAGE_SIZE :: RESERVED [31:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_SUPP_PAGE_SIZE_RESERVED_MASK   0xffffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_SUPP_PAGE_SIZE_RESERVED_SHIFT  0

/***************************************************************************
 *VF_CAP_EN - VF_CAP_EN
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: VF_CAP_EN :: RESERVED [31:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_CAP_EN_RESERVED_MASK           0xffffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_CAP_EN_RESERVED_SHIFT          0

/***************************************************************************
 *VF_MSIX_TBL_BIR_OFF - VF_MSIX_TBL_BIR_OFF
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: VF_MSIX_TBL_BIR_OFF :: RESERVED [31:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_MSIX_TBL_BIR_OFF_RESERVED_MASK 0xffffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_MSIX_TBL_BIR_OFF_RESERVED_SHIFT 0

/***************************************************************************
 *VF_MSIX_PBA_OFF_BIR - VF_msix_pba_off_bir
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: VF_MSIX_PBA_OFF_BIR :: RESERVED [31:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_MSIX_PBA_OFF_BIR_RESERVED_MASK 0xffffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_MSIX_PBA_OFF_BIR_RESERVED_SHIFT 0

/***************************************************************************
 *VF_MSIX_CONTROL - vf_msix_control
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: VF_MSIX_CONTROL :: RESERVED [31:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_MSIX_CONTROL_RESERVED_MASK     0xffffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_MSIX_CONTROL_RESERVED_SHIFT    0

/***************************************************************************
 *VF_BAR4_REG - vf_bar4_reg
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: VF_BAR4_REG :: UNUSED [31:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_BAR4_REG_UNUSED_MASK           0xffffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_BAR4_REG_UNUSED_SHIFT          0
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_BAR4_REG_UNUSED_DEFAULT        0x00000000

/***************************************************************************
 *PF_INITVF - pf_initvf
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: PF_INITVF :: RESERVED0 [31:04] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PF_INITVF_RESERVED0_MASK          0xfffffff0
#define BCHP_PCIE_0_RC_CFG_PRIV1_PF_INITVF_RESERVED0_SHIFT         4

/* PCIE_0_RC_CFG_PRIV1 :: PF_INITVF :: PF_FIRST_VF_NUM [03:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_PF_INITVF_PF_FIRST_VF_NUM_MASK    0x0000000f
#define BCHP_PCIE_0_RC_CFG_PRIV1_PF_INITVF_PF_FIRST_VF_NUM_SHIFT   0
#define BCHP_PCIE_0_RC_CFG_PRIV1_PF_INITVF_PF_FIRST_VF_NUM_DEFAULT 0x00000000

/***************************************************************************
 *VF_NSP - vf_nsp
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: VF_NSP :: RESERVED [31:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_NSP_RESERVED_MASK              0xffffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_VF_NSP_RESERVED_SHIFT             0

/***************************************************************************
 *ATS_INLD_QUEUE_DEPTH - ats_inld_queue_depth
 ***************************************************************************/
/* PCIE_0_RC_CFG_PRIV1 :: ATS_INLD_QUEUE_DEPTH :: RESERVED [31:00] */
#define BCHP_PCIE_0_RC_CFG_PRIV1_ATS_INLD_QUEUE_DEPTH_RESERVED_MASK 0xffffffff
#define BCHP_PCIE_0_RC_CFG_PRIV1_ATS_INLD_QUEUE_DEPTH_RESERVED_SHIFT 0

#endif /* #ifndef BCHP_PCIE_0_RC_CFG_PRIV1_H__ */

/* End of File */
