## Modélisation
### Définition des signaux d'interface des éléments de la plateforme, des interactions entre composants et de la nature des données à transférer
![](images/Modelisation.jpg)
### Automate de chaque composant
#### Bus
![](images/BUS.jpg)
#### Arbitre
![](images/Modelisation.jpg)
#### Mémoire
![](images/Modelisation.jpg)
#### Cache L1 
simplification hypothesis: the cache only transmits the queries
![](images/Cache.jpg)
#### Processeur
In the code modelisation, I consider that the states WRITE and READ can be combined into one state
![](images/Processor.jpg)

### Snoop