package riscv64.stages

import chisel3._
import chisel3.util._

/**
  * STAGE 1:
  * 1. 向 Memory 输出 PC， 读取
  *
  */
class IF extends Module {

}
