Flow report for de10nanoTop
Wed Dec  4 10:28:11 2019
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Flow Summary                                                                  ;
+---------------------------------+---------------------------------------------+
; Flow Status                     ; Successful - Wed Dec  4 10:28:11 2019       ;
; Quartus Prime Version           ; 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Revision Name                   ; de10nanoTop                                 ;
; Top-level Entity Name           ; de10nanoTop                                 ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEBA6U23I7                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,064 / 41,910 ( 3 % )                      ;
; Total registers                 ; 1544                                        ;
; Total pins                      ; 10 / 314 ( 3 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 35,840 / 5,662,720 ( < 1 % )                ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 12/04/2019 10:10:33 ;
; Main task         ; Compilation         ;
; Revision Name     ; de10nanoTop         ;
+-------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                                                   ;
+----------------------------------------------+-------------------------------------------------------------------------------------------------------------------+---------------+-------------+-----------------------------------+
; Assignment Name                              ; Value                                                                                                             ; Default Value ; Entity Name ; Section Id                        ;
+----------------------------------------------+-------------------------------------------------------------------------------------------------------------------+---------------+-------------+-----------------------------------+
; COMPILER_SIGNATURE_ID                        ; 0.157543623230063                                                                                                 ; --            ; --          ; --                                ;
; EDA_DESIGN_INSTANCE_NAME                     ; NA                                                                                                                ; --            ; --          ; tb                                ;
; EDA_GENERATE_FUNCTIONAL_NETLIST              ; Off                                                                                                               ; --            ; --          ; eda_board_design_timing           ;
; EDA_GENERATE_FUNCTIONAL_NETLIST              ; Off                                                                                                               ; --            ; --          ; eda_board_design_boundary_scan    ;
; EDA_GENERATE_FUNCTIONAL_NETLIST              ; Off                                                                                                               ; --            ; --          ; eda_board_design_signal_integrity ;
; EDA_GENERATE_FUNCTIONAL_NETLIST              ; Off                                                                                                               ; --            ; --          ; eda_board_design_symbol           ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH         ; tb                                                                                                                ; --            ; --          ; eda_simulation                    ;
; EDA_OUTPUT_DATA_FORMAT                       ; Verilog Hdl                                                                                                       ; --            ; --          ; eda_simulation                    ;
; EDA_SIMULATION_TOOL                          ; ModelSim-Altera (Verilog)                                                                                         ; <None>        ; --          ; --                                ;
; EDA_TEST_BENCH_ENABLE_STATUS                 ; TEST_BENCH_MODE                                                                                                   ; --            ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_FILE                          ; verilog/tb.v                                                                                                      ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; verilog/de10nanoTop.v                                                                                             ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; hex/program.mif                                                                                                   ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/soc_simple.v                                                                 ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_PLL_50_200.v                                           ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_PLL_50_160.v                                           ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_PLL_50_150.v                                           ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_on_chip_memory.v                                       ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/altera_avalon_mm_bridge.v                                         ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/altera_avalon_sc_fifo.v                                           ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/altera_merlin_arbitrator.sv                                       ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/altera_merlin_burst_uncompressor.sv                               ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/altera_merlin_master_agent.sv                                     ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/altera_merlin_master_translator.sv                                ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/altera_merlin_slave_agent.sv                                      ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/altera_merlin_slave_translator.sv                                 ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/altera_reset_controller.sdc                                       ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/altera_reset_controller.v                                         ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/altera_reset_synchronizer.v                                       ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/risac.v                                                           ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/risac_avalon.v                                                    ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_jtag_uart.v                                            ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_leds.v                                                 ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_mm_interconnect_0.v                                    ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_mm_interconnect_0_avalon_st_adapter.v                  ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_mm_interconnect_0_avalon_st_adapter_error_adapter_0.sv ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_mm_interconnect_0_cmd_demux.sv                         ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_mm_interconnect_0_cmd_demux_001.sv                     ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_mm_interconnect_0_cmd_mux.sv                           ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_mm_interconnect_0_cmd_mux_002.sv                       ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_mm_interconnect_0_router.sv                            ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_mm_interconnect_0_router_001.sv                        ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_mm_interconnect_0_router_002.sv                        ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_mm_interconnect_0_router_004.sv                        ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_mm_interconnect_0_rsp_demux_002.sv                     ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_mm_interconnect_0_rsp_mux.sv                           ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_mm_interconnect_0_rsp_mux_001.sv                       ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_mm_interconnect_1.v                                    ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_mm_interconnect_2.v                                    ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/altera_avalon_st_pipeline_base.v                                  ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/altera_avalon_st_pipeline_stage.sv                                ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/risac.v.bak                                                       ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_on_chip_memory.hex                                     ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_PLL_50_150.qip                                         ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_PLL_50_160.qip                                         ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_FILE                          ; ../qsys_systems/soc_simple/synthesis/submodules/soc_simple_PLL_50_200.qip                                         ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_MODULE_NAME                   ; tb                                                                                                                ; --            ; --          ; tb                                ;
; EDA_TEST_BENCH_NAME                          ; tb                                                                                                                ; --            ; --          ; eda_simulation                    ;
; EDA_TIME_SCALE                               ; 1 ps                                                                                                              ; --            ; --          ; eda_simulation                    ;
; ENABLE_SIGNALTAP                             ; On                                                                                                                ; --            ; --          ; --                                ;
; MAX_CORE_JUNCTION_TEMP                       ; 100                                                                                                               ; --            ; --          ; --                                ;
; MIN_CORE_JUNCTION_TEMP                       ; -40                                                                                                               ; --            ; --          ; --                                ;
; MISC_FILE                                    ; ../qsys_systems/soc_simple/synthesis/../soc_simple.cmp                                                            ; --            ; --          ; --                                ;
; MISC_FILE                                    ; ../qsys_systems/soc_simple/synthesis/../../soc_simple.qsys                                                        ; --            ; --          ; --                                ;
; OPTIMIZATION_TECHNIQUE                       ; Speed                                                                                                             ; Balanced      ; --          ; --                                ;
; PARTITION_COLOR                              ; 16764057                                                                                                          ; --            ; --          ; Top                               ;
; PARTITION_FITTER_PRESERVATION_LEVEL          ; PLACEMENT_AND_ROUTING                                                                                             ; --            ; --          ; Top                               ;
; PARTITION_NETLIST_TYPE                       ; SOURCE                                                                                                            ; --            ; --          ; Top                               ;
; PHYSICAL_SYNTHESIS_COMBO_LOGIC               ; On                                                                                                                ; Off           ; --          ; --                                ;
; PHYSICAL_SYNTHESIS_REGISTER_DUPLICATION      ; On                                                                                                                ; Off           ; --          ; --                                ;
; PHYSICAL_SYNTHESIS_REGISTER_RETIMING         ; On                                                                                                                ; Off           ; --          ; --                                ;
; POWER_BOARD_THERMAL_MODEL                    ; None (CONSERVATIVE)                                                                                               ; --            ; --          ; --                                ;
; POWER_PRESET_COOLING_SOLUTION                ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                                                             ; --            ; --          ; --                                ;
; PROJECT_OUTPUT_DIRECTORY                     ; output_files                                                                                                      ; --            ; --          ; --                                ;
; QII_AUTO_PACKED_REGISTERS                    ; Normal                                                                                                            ; Auto          ; --          ; --                                ;
; ROUTER_LCELL_INSERTION_AND_LOGIC_DUPLICATION ; On                                                                                                                ; Auto          ; --          ; --                                ;
; ROUTER_TIMING_OPTIMIZATION_LEVEL             ; MAXIMUM                                                                                                           ; Normal        ; --          ; --                                ;
; SLD_FILE                                     ; ../qsys_systems/soc_simple/synthesis/soc_simple.regmap                                                            ; --            ; --          ; --                                ;
; SLD_FILE                                     ; ../qsys_systems/soc_simple/synthesis/soc_simple.debuginfo                                                         ; --            ; --          ; --                                ;
; SLD_FILE                                     ; db/signalTap_auto_stripped.stp                                                                                    ; --            ; --          ; --                                ;
; SLD_INFO                                     ; QSYS_NAME soc_simple HAS_SOPCINFO 1 GENERATION_ID 1575291847                                                      ; --            ; soc_simple  ; --                                ;
; SOPCINFO_FILE                                ; ../qsys_systems/soc_simple/synthesis/../../soc_simple.sopcinfo                                                    ; --            ; --          ; --                                ;
; SYNTHESIS_ONLY_QIP                           ; On                                                                                                                ; --            ; --          ; --                                ;
; USE_SIGNALTAP_FILE                           ; signalTap.stp                                                                                                     ; --            ; --          ; --                                ;
+----------------------------------------------+-------------------------------------------------------------------------------------------------------------------+---------------+-------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                             ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name               ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis      ; 00:01:00     ; 1.0                     ; 1388 MB             ; 00:01:15                           ;
; Fitter                    ; 00:01:50     ; 1.1                     ; 2461 MB             ; 00:03:06                           ;
; Assembler                 ; 00:00:10     ; 1.0                     ; 1223 MB             ; 00:00:09                           ;
; TimeQuest Timing Analyzer ; 00:00:16     ; 1.3                     ; 1629 MB             ; 00:00:18                           ;
; EDA Netlist Writer        ; 00:00:05     ; 1.0                     ; 1513 MB             ; 00:00:05                           ;
; MIF/HEX Update            ; 00:00:06     ; 1.0                     ; 1576 MB             ; 00:00:05                           ;
; Assembler                 ; 00:00:10     ; 1.0                     ; 1227 MB             ; 00:00:09                           ;
; MIF/HEX Update            ; 00:00:05     ; 1.0                     ; 1578 MB             ; 00:00:05                           ;
; Assembler                 ; 00:00:10     ; 1.0                     ; 1227 MB             ; 00:00:09                           ;
; MIF/HEX Update            ; 00:00:05     ; 1.0                     ; 1581 MB             ; 00:00:05                           ;
; Assembler                 ; 00:00:09     ; 1.0                     ; 1236 MB             ; 00:00:09                           ;
; MIF/HEX Update            ; 00:00:05     ; 1.0                     ; 1585 MB             ; 00:00:05                           ;
; Assembler                 ; 00:00:09     ; 1.0                     ; 1242 MB             ; 00:00:09                           ;
; MIF/HEX Update            ; 00:00:05     ; 1.0                     ; 1585 MB             ; 00:00:05                           ;
; Assembler                 ; 00:00:10     ; 1.0                     ; 1240 MB             ; 00:00:09                           ;
; Total                     ; 00:04:35     ; --                      ; --                  ; 00:06:03                           ;
+---------------------------+--------------+-------------------------+---------------------+------------------------------------+


+-------------------------------------------------------------------------------------------+
; Flow OS Summary                                                                           ;
+---------------------------+------------------+--------------+------------+----------------+
; Module Name               ; Machine Hostname ; OS Name      ; OS Version ; Processor type ;
+---------------------------+------------------+--------------+------------+----------------+
; Analysis & Synthesis      ; hangar           ; Ubuntu 19.04 ; 19         ; x86_64         ;
; Fitter                    ; hangar           ; Ubuntu 19.04 ; 19         ; x86_64         ;
; Assembler                 ; hangar           ; Ubuntu 19.04 ; 19         ; x86_64         ;
; TimeQuest Timing Analyzer ; hangar           ; Ubuntu 19.04 ; 19         ; x86_64         ;
; EDA Netlist Writer        ; hangar           ; Ubuntu 19.04 ; 19         ; x86_64         ;
; MIF/HEX Update            ; hangar           ; Ubuntu 19.04 ; 19         ; x86_64         ;
; Assembler                 ; hangar           ; Ubuntu 19.04 ; 19         ; x86_64         ;
; MIF/HEX Update            ; hangar           ; Ubuntu 19.04 ; 19         ; x86_64         ;
; Assembler                 ; hangar           ; Ubuntu 19.04 ; 19         ; x86_64         ;
; MIF/HEX Update            ; hangar           ; Ubuntu 19.04 ; 19         ; x86_64         ;
; Assembler                 ; hangar           ; Ubuntu 19.04 ; 19         ; x86_64         ;
; MIF/HEX Update            ; hangar           ; Ubuntu 19.04 ; 19         ; x86_64         ;
; Assembler                 ; hangar           ; Ubuntu 19.04 ; 19         ; x86_64         ;
; MIF/HEX Update            ; hangar           ; Ubuntu 19.04 ; 19         ; x86_64         ;
; Assembler                 ; hangar           ; Ubuntu 19.04 ; 19         ; x86_64         ;
+---------------------------+------------------+--------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off de10nanoTop -c de10nanoTop
quartus_fit --read_settings_files=off --write_settings_files=off de10nanoTop -c de10nanoTop
quartus_asm --read_settings_files=off --write_settings_files=off de10nanoTop -c de10nanoTop
quartus_sta de10nanoTop -c de10nanoTop
quartus_eda --read_settings_files=off --write_settings_files=off de10nanoTop -c de10nanoTop
quartus_cdb --update_mif de10nanoTop
quartus_asm de10nanoTop
quartus_cdb --update_mif de10nanoTop
quartus_asm de10nanoTop
quartus_cdb --update_mif de10nanoTop
quartus_asm de10nanoTop
quartus_cdb --update_mif de10nanoTop
quartus_asm de10nanoTop
quartus_cdb --update_mif de10nanoTop
quartus_asm de10nanoTop



