{
  "nav": {
    "project": "プロジェクト",
    "settings": "設定"
  },
  "menu": {
    "file": "ファイル",
    "project": "プロジェクト",
    "new_project": "新規プロジェクト",
    "open_project": "プロジェクトを開く",
    "save_project": "プロジェクトを保存",
    "save_project_as": "プロジェクトを別名で保存",
    "close_project": "プロジェクトを閉じる"
  },
  "settings": {
    "language": "言語",
    "general": "一般"
  },
  "project": {
    "create_a_new_project": "新規プロジェクトを作成しよう！",
    "new_project": "新規プロジェクト",
    "open_project": "プロジェクトを開く"
  },
  "create_project": {
    "basic_info": "基本情報",
    "import_files": "ファイルインポート",
    "target_device": "ターゲットデバイス",
    "project_name": "プロジェクト名",
    "project_name_placeholder": "プロジェクト名を入力してください",
    "project_path": "プロジェクトパス",
    "project_path_placeholder": "プロジェクトパスを選択してください",
    "create_sub_dir": "サブディレクトリを作成する",
    "source_files": "ソースファイル",
    "file_name": "ファイル名",
    "file_path": "ファイルパス",
    "file_type": "ファイルタイプ",
    "finish_hint": "全ての設定が完了しました。「完了」をクリックしてプロジェクトを作成してください。",
    "empty_project_name_error": "プロジェクト名を入力してください。",
    "invalid_project_name_error": "プロジェクト名に無効な文字が含まれています。",
    "empty_project_path_error": "プロジェクトパスを選択してください。",
    "create_new_failed_title": "新規プロジェクト作成失敗",
    "check_dir": "プログラムまたはプロジェクトパスのパーミッションを確認してください。",
    "create_new_success_title": "新規プロジェクト作成成功"
  },
  "common": {
    "first_step": "ステップ1",
    "second_step": "ステップ2",
    "third_step": "ステップ3",
    "next": "次へ",
    "back": "戻る",
    "finish": "完了"
  },
  "startup": {
    "welcome_head": "",
    "welcome_tail": "へようこそ!",
    "intro": "UFDE+ は、復旦大学自開発 FPGA のための、論理合成から実装までの新世代統合設計環境です。",
    "tag1": {
      "title": "Tauri に基づき開発",
      "content": "Tauri は、Rust で書かれた、Electron のようなフレームワークです。Electron と比べて、Tauri はより軽量で、より高速です。"
    },
    "tag2": {
      "title": "オーペンソース",
      "content": "UFDE+ は、オープンソースであり、MIT ライセンスで提供されています。コードは GitHub で公開されており、誰でも自由に利用できます。"
    }
  },
  "program": {
    "program": "書き込む",
    "failed": "書き込み失敗",
    "error": {
      "device open failed": "デバイスオープンに失敗にしました、接続状態をもう一度確認してください。"
    }
  },
  "sourcefile": {
    "verilog": "Verilog ファイル",
    "systemverilog": "SystemVerilog ファイル",
    "constraint": "制約ファイル"
  }
}
