Fitter report for ALU
Tue Jul 21 01:47:28 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Jul 21 01:47:27 2020           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; ALU                                             ;
; Top-level Entity Name              ; CPU                                             ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C8F256C6                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 3,239 / 8,256 ( 39 % )                          ;
;     Total combinational functions  ; 3,233 / 8,256 ( 39 % )                          ;
;     Dedicated logic registers      ; 1,140 / 8,256 ( 14 % )                          ;
; Total registers                    ; 1140                                            ;
; Total pins                         ; 94 / 182 ( 52 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 5,120 / 165,888 ( 3 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; AUTO                           ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4492 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4492 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4489    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in X:/University/BSc/Project/CA/ComputerArch/CPU/output_files/ALU.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 3,239 / 8,256 ( 39 % )  ;
;     -- Combinational with no register       ; 2099                    ;
;     -- Register only                        ; 6                       ;
;     -- Combinational with a register        ; 1134                    ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1749                    ;
;     -- 3 input functions                    ; 1434                    ;
;     -- <=2 input functions                  ; 50                      ;
;     -- Register only                        ; 6                       ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 3111                    ;
;     -- arithmetic mode                      ; 122                     ;
;                                             ;                         ;
; Total registers*                            ; 1,140 / 8,778 ( 13 % )  ;
;     -- Dedicated logic registers            ; 1,140 / 8,256 ( 14 % )  ;
;     -- I/O registers                        ; 0 / 522 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 227 / 516 ( 44 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 94 / 182 ( 52 % )       ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )          ;
;                                             ;                         ;
; Global signals                              ; 2                       ;
; M4Ks                                        ; 2 / 36 ( 6 % )          ;
; Total block memory bits                     ; 5,120 / 165,888 ( 3 % ) ;
; Total block memory implementation bits      ; 9,216 / 165,888 ( 6 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )          ;
; PLLs                                        ; 0 / 2 ( 0 % )           ;
; Global clocks                               ; 2 / 8 ( 25 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 11% / 9% / 12%          ;
; Peak interconnect usage (total/H/V)         ; 24% / 20% / 29%         ;
; Maximum fan-out                             ; 1142                    ;
; Highest non-global fan-out                  ; 1026                    ;
; Total fan-out                               ; 14888                   ;
; Average fan-out                             ; 3.32                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 3239 / 8256 ( 39 % ) ; 0 / 8256 ( 0 % )               ;
;     -- Combinational with no register       ; 2099                 ; 0                              ;
;     -- Register only                        ; 6                    ; 0                              ;
;     -- Combinational with a register        ; 1134                 ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1749                 ; 0                              ;
;     -- 3 input functions                    ; 1434                 ; 0                              ;
;     -- <=2 input functions                  ; 50                   ; 0                              ;
;     -- Register only                        ; 6                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 3111                 ; 0                              ;
;     -- arithmetic mode                      ; 122                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1140                 ; 0                              ;
;     -- Dedicated logic registers            ; 1140 / 8256 ( 14 % ) ; 0 / 8256 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 227 / 516 ( 44 % )   ; 0 / 516 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 94                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )       ; 0 / 36 ( 0 % )                 ;
; Total memory bits                           ; 5120                 ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                              ;
; M4K                                         ; 2 / 36 ( 5 % )       ; 0 / 36 ( 0 % )                 ;
; Clock control block                         ; 2 / 10 ( 20 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 14890                ; 0                              ;
;     -- Registered Connections               ; 6834                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 0                              ;
;     -- Output Ports                         ; 92                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK ; H2    ; 1        ; 0            ; 9            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RESET ; H1    ; 1        ; 0            ; 9            ; 1           ; 1027                  ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                  ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; do_update      ; T6    ; 4        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; eq             ; L7    ; 4        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; inst_cache_en  ; T8    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[0]       ; R9    ; 4        ; 16           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[10]      ; C11   ; 2        ; 28           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[11]      ; G11   ; 2        ; 25           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[12]      ; A11   ; 2        ; 25           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[13]      ; A12   ; 2        ; 28           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[14]      ; F9    ; 2        ; 21           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[15]      ; K15   ; 3        ; 34           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[16]      ; N6    ; 4        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[17]      ; N8    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[18]      ; P6    ; 4        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[19]      ; R7    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[1]       ; T9    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[2]       ; R8    ; 4        ; 16           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[3]       ; N10   ; 4        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[4]       ; T11   ; 4        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[5]       ; B11   ; 2        ; 28           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[6]       ; A10   ; 2        ; 23           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[7]       ; G10   ; 2        ; 25           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[8]       ; B12   ; 2        ; 28           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; instr[9]       ; D9    ; 2        ; 21           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; is_shamt_load  ; J12   ; 3        ; 34           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; overflow       ; L8    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[0]          ; J11   ; 3        ; 34           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[10]         ; N2    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[11]         ; P1    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[12]         ; L3    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[13]         ; N1    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[14]         ; T3    ; 4        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[15]         ; K1    ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[16]         ; N7    ; 4        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[17]         ; R3    ; 4        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[18]         ; J4    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[19]         ; M4    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[1]          ; H12   ; 3        ; 34           ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[20]         ; R5    ; 4        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[21]         ; L4    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[22]         ; T5    ; 4        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[23]         ; M1    ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[24]         ; N4    ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[25]         ; R4    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[26]         ; P3    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[27]         ; P4    ; 4        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[28]         ; T4    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[29]         ; P5    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[2]          ; L1    ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[30]         ; N3    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[31]         ; K7    ; 4        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[3]          ; R6    ; 4        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[4]          ; K6    ; 4        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[5]          ; M2    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[6]          ; K2    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[7]          ; L2    ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[8]          ; M3    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pc[9]          ; P2    ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; reg_write      ; N9    ; 4        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; sgn            ; T7    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[0]  ; A8    ; 2        ; 16           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[10] ; R10   ; 4        ; 25           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[11] ; D11   ; 2        ; 18           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[12] ; L16   ; 3        ; 34           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[13] ; P12   ; 4        ; 28           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[14] ; L10   ; 4        ; 23           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[15] ; F10   ; 2        ; 23           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[16] ; F16   ; 3        ; 34           ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[17] ; H13   ; 3        ; 34           ; 14           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[18] ; B7    ; 2        ; 14           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[19] ; M15   ; 3        ; 34           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[1]  ; D8    ; 2        ; 9            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[20] ; G13   ; 3        ; 34           ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[21] ; K11   ; 4        ; 25           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[22] ; N11   ; 4        ; 28           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[23] ; G16   ; 3        ; 34           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[24] ; K10   ; 4        ; 25           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[25] ; L14   ; 3        ; 34           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[26] ; B13   ; 2        ; 30           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[27] ; D10   ; 2        ; 18           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[28] ; L9    ; 4        ; 23           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[29] ; P11   ; 4        ; 23           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[2]  ; B10   ; 2        ; 23           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[30] ; R11   ; 4        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[31] ; A9    ; 2        ; 18           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[3]  ; B8    ; 2        ; 16           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[4]  ; F8    ; 2        ; 12           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[5]  ; B9    ; 2        ; 18           ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[6]  ; A7    ; 2        ; 14           ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[7]  ; F7    ; 2        ; 14           ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[8]  ; H11   ; 3        ; 34           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; write_date[9]  ; T10   ; 4        ; 25           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; zero           ; A6    ; 2        ; 9            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 22 / 43 ( 51 % ) ; 3.3V          ; --           ;
; 2        ; 25 / 46 ( 54 % ) ; 3.3V          ; --           ;
; 3        ; 13 / 47 ( 28 % ) ; 3.3V          ; --           ;
; 4        ; 37 / 46 ( 80 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 199        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 198        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 196        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 187        ; 2        ; zero                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 179        ; 2        ; write_date[6]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 177        ; 2        ; write_date[0]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 175        ; 2        ; write_date[31]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 169        ; 2        ; instr[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 165        ; 2        ; instr[12]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 162        ; 2        ; instr[13]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 160        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 156        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 200        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 197        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 195        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 186        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 180        ; 2        ; write_date[18]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 178        ; 2        ; write_date[3]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 176        ; 2        ; write_date[5]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 168        ; 2        ; write_date[2]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 164        ; 2        ; instr[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 161        ; 2        ; instr[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 159        ; 2        ; write_date[26]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 194        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 193        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 192        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 2        ; instr[10]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 157        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 151        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C15      ; 149        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C16      ; 150        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 191        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 190        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 185        ; 2        ; write_date[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 172        ; 2        ; instr[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 174        ; 2        ; write_date[27]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 173        ; 2        ; write_date[11]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D13      ; 152        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D14      ; 154        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D15      ; 144        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 145        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 18         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 13         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 14         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 201        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E13      ; 141        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E14      ; 153        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E15      ; 146        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E16      ; 147        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ; 202        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F7       ; 181        ; 2        ; write_date[7]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 182        ; 2        ; write_date[4]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 171        ; 2        ; instr[14]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 170        ; 2        ; write_date[15]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 142        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 148        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F15      ; 135        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 136        ; 3        ; write_date[16]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ; 15         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 188        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G7       ; 189        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ; 166        ; 2        ; instr[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 167        ; 2        ; instr[11]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 139        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G13      ; 140        ; 3        ; write_date[20]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 134        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 133        ; 3        ; write_date[23]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 28         ; 1        ; RESET                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 27         ; 1        ; CLOCK                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 17         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H11      ; 138        ; 3        ; write_date[8]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H12      ; 131        ; 3        ; pc[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H13      ; 143        ; 3        ; write_date[17]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 129        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H16      ; 130        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 30         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 39         ; 1        ; pc[18]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 16         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ; 137        ; 3        ; pc[0]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J12      ; 132        ; 3        ; is_shamt_load                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J13      ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ; 128        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J16      ; 127        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 33         ; 1        ; pc[15]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 32         ; 1        ; pc[6]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ; 34         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 35         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 64         ; 4        ; pc[4]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K7       ; 63         ; 4        ; pc[31]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K8       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ; 88         ; 4        ; write_date[24]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K11      ; 87         ; 4        ; write_date[21]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K12      ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K14      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 126        ; 3        ; instr[15]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 37         ; 1        ; pc[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 38         ; 1        ; pc[7]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 43         ; 1        ; pc[12]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 52         ; 1        ; pc[21]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 72         ; 4        ; eq                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ; 73         ; 4        ; overflow                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L9       ; 83         ; 4        ; write_date[28]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L10      ; 84         ; 4        ; write_date[14]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; L11      ; 100        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L12      ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ; 118        ; 3        ; write_date[25]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L15      ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 120        ; 3        ; write_date[12]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 40         ; 1        ; pc[23]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 41         ; 1        ; pc[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 42         ; 1        ; pc[8]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 53         ; 1        ; pc[19]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M11      ; 99         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 102        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M13      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ; 114        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M15      ; 115        ; 3        ; write_date[19]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M16      ; 116        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 44         ; 1        ; pc[13]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 45         ; 1        ; pc[10]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 49         ; 1        ; pc[30]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N4       ; 50         ; 1        ; pc[24]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 68         ; 4        ; instr[16]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N7       ; 62         ; 4        ; pc[16]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N8       ; 69         ; 4        ; instr[17]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 78         ; 4        ; reg_write                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ; 79         ; 4        ; instr[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N11      ; 89         ; 4        ; write_date[22]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; N12      ; 101        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N13      ; 105        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N14      ; 106        ; 3        ; ~LVDS54p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 46         ; 1        ; pc[11]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 47         ; 1        ; pc[9]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 51         ; 1        ; pc[26]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 57         ; 4        ; pc[27]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P5       ; 56         ; 4        ; pc[29]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P6       ; 67         ; 4        ; instr[18]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P7       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 82         ; 4        ; write_date[29]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ; 90         ; 4        ; write_date[13]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; P13      ; 91         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P14      ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 107        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 108        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 4        ; pc[17]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R4       ; 59         ; 4        ; pc[25]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R5       ; 61         ; 4        ; pc[20]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R6       ; 66         ; 4        ; pc[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 71         ; 4        ; instr[19]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 75         ; 4        ; instr[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 77         ; 4        ; instr[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 85         ; 4        ; write_date[10]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 81         ; 4        ; write_date[30]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 93         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 96         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 98         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T3       ; 55         ; 4        ; pc[14]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T4       ; 58         ; 4        ; pc[28]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T5       ; 60         ; 4        ; pc[22]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T6       ; 65         ; 4        ; do_update                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ; 70         ; 4        ; sgn                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 74         ; 4        ; inst_cache_en                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 76         ; 4        ; instr[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 86         ; 4        ; write_date[9]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 80         ; 4        ; instr[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 92         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ; 95         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 97         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                           ; Library Name ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------+--------------+
; |CPU                                           ; 3239 (1)    ; 1140 (0)                  ; 0 (0)         ; 5120        ; 2    ; 0            ; 0       ; 0         ; 94   ; 0            ; 2099 (1)     ; 6 (0)             ; 1134 (0)         ; |CPU                                                                                          ; work         ;
;    |ALU:inst106|                               ; 616 (2)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 573 (1)      ; 0 (0)             ; 43 (1)           ; |CPU|ALU:inst106                                                                              ; work         ;
;       |add:inst|                               ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 1 (0)            ; |CPU|ALU:inst106|add:inst                                                                     ; work         ;
;          |lpm_add_sub:LPM_ADD_SUB_component|   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 1 (0)            ; |CPU|ALU:inst106|add:inst|lpm_add_sub:LPM_ADD_SUB_component                                   ; work         ;
;             |add_sub_4mi:auto_generated|       ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 1 (1)            ; |CPU|ALU:inst106|add:inst|lpm_add_sub:LPM_ADD_SUB_component|add_sub_4mi:auto_generated        ; work         ;
;       |cmp:inst5|                              ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 1 (0)            ; |CPU|ALU:inst106|cmp:inst5                                                                    ; work         ;
;          |lpm_compare:LPM_COMPARE_component|   ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 1 (0)            ; |CPU|ALU:inst106|cmp:inst5|lpm_compare:LPM_COMPARE_component                                  ; work         ;
;             |cmpr_6mg:auto_generated|          ; 53 (53)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 1 (1)            ; |CPU|ALU:inst106|cmp:inst5|lpm_compare:LPM_COMPARE_component|cmpr_6mg:auto_generated          ; work         ;
;       |out:inst7|                              ; 183 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 149 (0)      ; 0 (0)             ; 34 (0)           ; |CPU|ALU:inst106|out:inst7                                                                    ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 183 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 149 (0)      ; 0 (0)             ; 34 (0)           ; |CPU|ALU:inst106|out:inst7|lpm_mux:LPM_MUX_component                                          ; work         ;
;             |mux_hoc:auto_generated|           ; 183 (183)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 149 (149)    ; 0 (0)             ; 34 (34)          ; |CPU|ALU:inst106|out:inst7|lpm_mux:LPM_MUX_component|mux_hoc:auto_generated                   ; work         ;
;       |shl:inst3|                              ; 153 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 151 (0)      ; 0 (0)             ; 2 (0)            ; |CPU|ALU:inst106|shl:inst3                                                                    ; work         ;
;          |lpm_clshift:LPM_CLSHIFT_component|   ; 153 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 151 (0)      ; 0 (0)             ; 2 (0)            ; |CPU|ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component                                  ; work         ;
;             |lpm_clshift_ukb:auto_generated|   ; 153 (153)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 151 (151)    ; 0 (0)             ; 2 (2)            ; |CPU|ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated   ; work         ;
;       |shr:inst2|                              ; 146 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (0)      ; 0 (0)             ; 2 (0)            ; |CPU|ALU:inst106|shr:inst2                                                                    ; work         ;
;          |lpm_clshift:LPM_CLSHIFT_component|   ; 146 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (0)      ; 0 (0)             ; 2 (0)            ; |CPU|ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component                                  ; work         ;
;             |lpm_clshift_vjc:auto_generated|   ; 146 (146)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (144)    ; 0 (0)             ; 2 (2)            ; |CPU|ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated   ; work         ;
;       |sub:inst1|                              ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 1 (0)            ; |CPU|ALU:inst106|sub:inst1                                                                    ; work         ;
;          |lpm_add_sub:LPM_ADD_SUB_component|   ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 1 (0)            ; |CPU|ALU:inst106|sub:inst1|lpm_add_sub:LPM_ADD_SUB_component                                  ; work         ;
;             |add_sub_nfh:auto_generated|       ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 1 (1)            ; |CPU|ALU:inst106|sub:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_nfh:auto_generated       ; work         ;
;       |zero:inst8|                             ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 1 (0)            ; |CPU|ALU:inst106|zero:inst8                                                                   ; work         ;
;          |lpm_compare:LPM_COMPARE_component|   ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 1 (0)            ; |CPU|ALU:inst106|zero:inst8|lpm_compare:LPM_COMPARE_component                                 ; work         ;
;             |cmpr_2hi:auto_generated|          ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 1 (1)            ; |CPU|ALU:inst106|zero:inst8|lpm_compare:LPM_COMPARE_component|cmpr_2hi:auto_generated         ; work         ;
;    |CU:inst3|                                  ; 7 (5)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (1)            ; |CPU|CU:inst3                                                                                 ; work         ;
;       |lpm_add_sub1:inst9|                     ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |CPU|CU:inst3|lpm_add_sub1:inst9                                                              ; work         ;
;          |lpm_add_sub:LPM_ADD_SUB_component|   ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |CPU|CU:inst3|lpm_add_sub1:inst9|lpm_add_sub:LPM_ADD_SUB_component                            ; work         ;
;             |add_sub_qnh:auto_generated|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |CPU|CU:inst3|lpm_add_sub1:inst9|lpm_add_sub:LPM_ADD_SUB_component|add_sub_qnh:auto_generated ; work         ;
;       |lpm_shiftreg2:inst1000|                 ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |CPU|CU:inst3|lpm_shiftreg2:inst1000                                                          ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |CPU|CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component                      ; work         ;
;    |HW7:RF|                                    ; 2547 (0)    ; 992 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1489 (0)     ; 0 (0)             ; 1058 (0)         ; |CPU|HW7:RF                                                                                   ; work         ;
;       |lpm_decode1:inst51|                     ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 2 (0)            ; |CPU|HW7:RF|lpm_decode1:inst51                                                                ; work         ;
;          |lpm_decode:LPM_DECODE_component|     ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 2 (0)            ; |CPU|HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component                                ; work         ;
;             |decode_isf:auto_generated|        ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 2 (2)            ; |CPU|HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated      ; work         ;
;       |lpm_mux0:inst10|                        ; 757 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 727 (0)      ; 0 (0)             ; 30 (0)           ; |CPU|HW7:RF|lpm_mux0:inst10                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 757 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 727 (0)      ; 0 (0)             ; 30 (0)           ; |CPU|HW7:RF|lpm_mux0:inst10|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_0qc:auto_generated|           ; 757 (757)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 727 (727)    ; 0 (0)             ; 30 (30)          ; |CPU|HW7:RF|lpm_mux0:inst10|lpm_mux:LPM_MUX_component|mux_0qc:auto_generated                  ; work         ;
;       |lpm_mux0:inst11|                        ; 763 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 729 (0)      ; 0 (0)             ; 34 (0)           ; |CPU|HW7:RF|lpm_mux0:inst11                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 763 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 729 (0)      ; 0 (0)             ; 34 (0)           ; |CPU|HW7:RF|lpm_mux0:inst11|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_0qc:auto_generated|           ; 763 (763)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 729 (729)    ; 0 (0)             ; 34 (34)          ; |CPU|HW7:RF|lpm_mux0:inst11|lpm_mux:LPM_MUX_component|mux_0qc:auto_generated                  ; work         ;
;       |lpm_mux1:inst59|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst59                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst59|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst59|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst60|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst60                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst60|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst60|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst61|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst61                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst61|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst61|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst62|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst62                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst62|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst62|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst63|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst63                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst63|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst63|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst64|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst64                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst64|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst64|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst65|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst65                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst65|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst65|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst66|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst66                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst66|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst66|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst67|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst67                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst67|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst67|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst68|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst68                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst68|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst68|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst69|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst69                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst69|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst69|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst70|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst70                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst70|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst70|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst71|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst71                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst71|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst71|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst72|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst72                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst72|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst72|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst73|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst73                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst73|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst73|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst74|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst74                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst74|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst74|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst75|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst75                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst75|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst75|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst76|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst76                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst76|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst76|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst77|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst77                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst77|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst77|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst78|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst78                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst78|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst78|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst79|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst79                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst79|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst79|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst80|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst80                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst80|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst80|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst81|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst81                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst81|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst81|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst82|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst82                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst82|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst82|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst83|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst83                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst83|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst83|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst84|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst84                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst84|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst84|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst85|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst85                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst85|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst85|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst86|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst86                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst86|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst86|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst87|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst87                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst87|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst87|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst88|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst88                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst88|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst88|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_mux1:inst89|                        ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst89                                                                   ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_mux1:inst89|lpm_mux:LPM_MUX_component                                         ; work         ;
;             |mux_9oc:auto_generated|           ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_mux1:inst89|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                  ; work         ;
;       |lpm_shiftreg0:inst21|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst21                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst22|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst22                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst23|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst23                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst24|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst24                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst25|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst25                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst26|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst26                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst27|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst27                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst28|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst28                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst29|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst29                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst30|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst30                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst31|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst31                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst32|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst32                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst33|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst33                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst34|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst34                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst35|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst35                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst36|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst36                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst37|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst37                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst38|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst38                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst39|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst39                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst40|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst40                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst41|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst41                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst42|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst42                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst43|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst43                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst44|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst44                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst45|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst45                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst46|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst46                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst48|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst48                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst49|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst49                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst50|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst50                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst53|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst53                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;       |lpm_shiftreg0:inst54|                   ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |CPU|HW7:RF|lpm_shiftreg0:inst54                                                              ; work         ;
;          |lpm_shiftreg:LPM_SHIFTREG_component| ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component                          ; work         ;
;    |ICACHE20:inst|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |CPU|ICACHE20:inst                                                                            ; work         ;
;       |altsyncram:altsyncram_component|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |CPU|ICACHE20:inst|altsyncram:altsyncram_component                                            ; work         ;
;          |altsyncram_8r61:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |CPU|ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated             ; work         ;
;    |PC:inst2|                                  ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (0)           ; |CPU|PC:inst2                                                                                 ; work         ;
;       |lpm_dff:inst|                           ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |CPU|PC:inst2|lpm_dff:inst                                                                    ; work         ;
;       |lpm_mux1:inst7|                         ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |CPU|PC:inst2|lpm_mux1:inst7                                                                  ; work         ;
;          |lpm_mux:LPM_MUX_component|           ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |CPU|PC:inst2|lpm_mux1:inst7|lpm_mux:LPM_MUX_component                                        ; work         ;
;             |mux_9oc:auto_generated|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |CPU|PC:inst2|lpm_mux1:inst7|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                 ; work         ;
;    |lpm_dff:ALU_OUT|                           ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|lpm_dff:ALU_OUT                                                                          ; work         ;
;    |lpm_dff:A_REG|                             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|lpm_dff:A_REG                                                                            ; work         ;
;    |lpm_dff:B_REG|                             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |CPU|lpm_dff:B_REG                                                                            ; work         ;
;    |lpm_dff:IR|                                ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 14 (14)          ; |CPU|lpm_dff:IR                                                                               ; work         ;
;    |lpm_mux1:inst13|                           ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; |CPU|lpm_mux1:inst13                                                                          ; work         ;
;       |lpm_mux:LPM_MUX_component|              ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; |CPU|lpm_mux1:inst13|lpm_mux:LPM_MUX_component                                                ; work         ;
;          |mux_9oc:auto_generated|              ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |CPU|lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated                         ; work         ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; eq             ; Output   ; --            ; --            ; --                    ; --  ;
; instr[19]      ; Output   ; --            ; --            ; --                    ; --  ;
; instr[18]      ; Output   ; --            ; --            ; --                    ; --  ;
; instr[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; instr[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; instr[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; instr[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; instr[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; instr[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; instr[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; instr[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; instr[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; instr[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; instr[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; instr[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; instr[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; instr[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; instr[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; instr[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; instr[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; instr[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; inst_cache_en  ; Output   ; --            ; --            ; --                    ; --  ;
; pc[31]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[30]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[29]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[28]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[27]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[26]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[25]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[24]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[23]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[22]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[21]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[20]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[19]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[18]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[17]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[16]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[15]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[14]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[13]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[12]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[11]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[10]         ; Output   ; --            ; --            ; --                    ; --  ;
; pc[9]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[8]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[7]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; pc[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; do_update      ; Output   ; --            ; --            ; --                    ; --  ;
; reg_write      ; Output   ; --            ; --            ; --                    ; --  ;
; is_shamt_load  ; Output   ; --            ; --            ; --                    ; --  ;
; zero           ; Output   ; --            ; --            ; --                    ; --  ;
; sgn            ; Output   ; --            ; --            ; --                    ; --  ;
; overflow       ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[31] ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[30] ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[29] ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[28] ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[27] ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[26] ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[25] ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[24] ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[23] ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[22] ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[21] ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[20] ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[19] ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[18] ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[17] ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[16] ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[15] ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[14] ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[13] ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[12] ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[11] ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[10] ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; write_date[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; CLOCK          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; RESET          ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; CLOCK               ;                   ;         ;
; RESET               ;                   ;         ;
+---------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                             ;
+-----------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name            ; Location          ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK           ; PIN_H2            ; 1142    ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; CU:inst3|inst10 ; LCCOMB_X14_Y4_N2  ; 21      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; CU:inst3|inst5  ; LCCOMB_X14_Y4_N28 ; 30      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; RESET           ; PIN_H1            ; 1027    ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; RESET           ; PIN_H1            ; 2       ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
+-----------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK ; PIN_H2   ; 1142    ; Global Clock         ; GCLK2            ; --                        ;
; RESET ; PIN_H1   ; 2       ; Global Clock         ; GCLK1            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                  ;
+--------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                   ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------+---------+
; RESET                                                                                                  ; 1026    ;
; lpm_dff:IR|dffs[6]                                                                                     ; 564     ;
; lpm_dff:IR|dffs[11]                                                                                    ; 491     ;
; lpm_dff:IR|dffs[5]                                                                                     ; 469     ;
; lpm_dff:IR|dffs[10]                                                                                    ; 407     ;
; lpm_dff:IR|dffs[7]                                                                                     ; 257     ;
; lpm_dff:IR|dffs[12]                                                                                    ; 179     ;
; lpm_dff:IR|dffs[8]                                                                                     ; 177     ;
; lpm_dff:IR|dffs[9]                                                                                     ; 118     ;
; lpm_dff:IR|dffs[13]                                                                                    ; 113     ;
; lpm_dff:IR|dffs[17]                                                                                    ; 76      ;
; lpm_dff:IR|dffs[16]                                                                                    ; 69      ;
; lpm_dff:IR|dffs[14]                                                                                    ; 60      ;
; lpm_dff:IR|dffs[18]                                                                                    ; 41      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode236w[3]     ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode205w[3]     ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode216w[3]     ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode226w[3]     ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode276w[3]     ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode246w[3]     ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode256w[3]     ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode266w[3]     ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode296w[3]     ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode317w[3]     ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode307w[3]     ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode327w[3]     ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode357w[3]     ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode367w[3]     ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode337w[3]     ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode347w[3]     ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode33w[3]      ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode53w[3]      ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode43w[3]      ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode93w[3]      ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode63w[3]      ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode73w[3]      ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode83w[3]      ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode135w[3]     ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode145w[3]     ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode114w[3]     ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode125w[3]     ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode175w[3]     ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode185w[3]     ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode155w[3]     ; 32      ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode165w[3]     ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[0]~31                     ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[1]~30                     ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[2]~29                     ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[3]~28                     ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[4]~27                     ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[5]~26                     ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[6]~25                     ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[7]~24                     ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[8]~23                     ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[9]~22                     ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[10]~21                    ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[11]~20                    ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[12]~19                    ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[13]~18                    ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[14]~17                    ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[15]~16                    ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[16]~15                    ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[17]~14                    ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[18]~13                    ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[19]~12                    ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[20]~11                    ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[21]~10                    ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[22]~9                     ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[23]~8                     ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[24]~7                     ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[25]~6                     ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[26]~5                     ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[27]~4                     ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[28]~3                     ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[29]~2                     ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[30]~1                     ; 32      ;
; lpm_mux1:inst13|lpm_mux:LPM_MUX_component|mux_9oc:auto_generated|result_node[31]~0                     ; 32      ;
; lpm_dff:IR|dffs[0]                                                                                     ; 32      ;
; lpm_dff:IR|dffs[1]                                                                                     ; 32      ;
; lpm_dff:IR|dffs[2]                                                                                     ; 32      ;
; ALU:inst106|cmp:inst5|lpm_compare:LPM_COMPARE_component|cmpr_6mg:auto_generated|op_1~62                ; 32      ;
; CU:inst3|inst5                                                                                         ; 30      ;
; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                            ; 29      ;
; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                            ; 28      ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[161]~21  ; 25      ;
; CU:inst3|inst4~0                                                                                       ; 23      ;
; CU:inst3|inst10                                                                                        ; 21      ;
; ALU:inst106|out:inst7|lpm_mux:LPM_MUX_component|mux_hoc:auto_generated|result_node[1]~70               ; 20      ;
; ALU:inst106|out:inst7|lpm_mux:LPM_MUX_component|mux_hoc:auto_generated|result_node[1]~67               ; 19      ;
; ALU:inst106|out:inst7|lpm_mux:LPM_MUX_component|mux_hoc:auto_generated|result_node[0]~32               ; 13      ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[183]~121 ; 12      ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[183]~119 ; 12      ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[167]~54  ; 12      ;
; lpm_dff:A_REG|dffs[0]                                                                                  ; 12      ;
; lpm_dff:A_REG|dffs[31]                                                                                 ; 12      ;
; CU:inst3|inst4                                                                                         ; 11      ;
; lpm_dff:A_REG|dffs[1]                                                                                  ; 11      ;
; lpm_dff:A_REG|dffs[18]                                                                                 ; 11      ;
; lpm_dff:A_REG|dffs[19]                                                                                 ; 11      ;
; lpm_dff:A_REG|dffs[20]                                                                                 ; 11      ;
; lpm_dff:A_REG|dffs[21]                                                                                 ; 11      ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[146]~42  ; 10      ;
; lpm_dff:A_REG|dffs[2]                                                                                  ; 10      ;
; lpm_dff:A_REG|dffs[3]                                                                                  ; 10      ;
; lpm_dff:A_REG|dffs[5]                                                                                  ; 10      ;
; lpm_dff:A_REG|dffs[6]                                                                                  ; 10      ;
; lpm_dff:A_REG|dffs[8]                                                                                  ; 10      ;
; lpm_dff:A_REG|dffs[9]                                                                                  ; 10      ;
; lpm_dff:A_REG|dffs[10]                                                                                 ; 10      ;
; lpm_dff:A_REG|dffs[11]                                                                                 ; 10      ;
; lpm_dff:A_REG|dffs[12]                                                                                 ; 10      ;
; lpm_dff:A_REG|dffs[13]                                                                                 ; 10      ;
; lpm_dff:A_REG|dffs[14]                                                                                 ; 10      ;
; lpm_dff:A_REG|dffs[15]                                                                                 ; 10      ;
; lpm_dff:A_REG|dffs[16]                                                                                 ; 10      ;
; lpm_dff:A_REG|dffs[17]                                                                                 ; 10      ;
; lpm_dff:A_REG|dffs[23]                                                                                 ; 10      ;
; lpm_dff:A_REG|dffs[24]                                                                                 ; 10      ;
; lpm_dff:A_REG|dffs[25]                                                                                 ; 10      ;
; lpm_dff:A_REG|dffs[26]                                                                                 ; 10      ;
; lpm_dff:A_REG|dffs[27]                                                                                 ; 10      ;
; lpm_dff:A_REG|dffs[28]                                                                                 ; 10      ;
; lpm_dff:A_REG|dffs[29]                                                                                 ; 10      ;
; lpm_dff:A_REG|dffs[30]                                                                                 ; 10      ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[167]~106 ; 9       ;
; lpm_dff:A_REG|dffs[4]                                                                                  ; 9       ;
; lpm_dff:A_REG|dffs[7]                                                                                  ; 9       ;
; lpm_dff:A_REG|dffs[22]                                                                                 ; 9       ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode196w[2]~0   ; 8       ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode287w[2]~0   ; 8       ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode105w[2]~0   ; 8       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[178]~135 ; 8       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[183]~5   ; 8       ;
; HW7:RF|lpm_decode1:inst51|lpm_decode:LPM_DECODE_component|decode_isf:auto_generated|w_anode3w[2]~0     ; 7       ;
; lpm_dff:B_REG|dffs[31]                                                                                 ; 7       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[69]~37   ; 6       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[155]~48  ; 6       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[188]~9   ; 6       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[94]~38   ; 6       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[190]~3   ; 6       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[190]~2   ; 6       ;
; lpm_dff:B_REG|dffs[1]                                                                                  ; 6       ;
; lpm_dff:B_REG|dffs[0]                                                                                  ; 6       ;
; lpm_dff:B_REG|dffs[3]                                                                                  ; 6       ;
; lpm_dff:B_REG|dffs[2]                                                                                  ; 6       ;
; lpm_dff:B_REG|dffs[5]                                                                                  ; 6       ;
; lpm_dff:B_REG|dffs[6]                                                                                  ; 6       ;
; lpm_dff:B_REG|dffs[9]                                                                                  ; 6       ;
; lpm_dff:B_REG|dffs[8]                                                                                  ; 6       ;
; lpm_dff:B_REG|dffs[11]                                                                                 ; 6       ;
; lpm_dff:B_REG|dffs[10]                                                                                 ; 6       ;
; lpm_dff:B_REG|dffs[13]                                                                                 ; 6       ;
; lpm_dff:B_REG|dffs[12]                                                                                 ; 6       ;
; lpm_dff:B_REG|dffs[15]                                                                                 ; 6       ;
; lpm_dff:B_REG|dffs[14]                                                                                 ; 6       ;
; lpm_dff:B_REG|dffs[17]                                                                                 ; 6       ;
; lpm_dff:B_REG|dffs[16]                                                                                 ; 6       ;
; lpm_dff:B_REG|dffs[19]                                                                                 ; 6       ;
; lpm_dff:B_REG|dffs[18]                                                                                 ; 6       ;
; lpm_dff:B_REG|dffs[21]                                                                                 ; 6       ;
; lpm_dff:B_REG|dffs[20]                                                                                 ; 6       ;
; lpm_dff:B_REG|dffs[23]                                                                                 ; 6       ;
; lpm_dff:B_REG|dffs[25]                                                                                 ; 6       ;
; lpm_dff:B_REG|dffs[24]                                                                                 ; 6       ;
; lpm_dff:B_REG|dffs[27]                                                                                 ; 6       ;
; lpm_dff:B_REG|dffs[26]                                                                                 ; 6       ;
; lpm_dff:B_REG|dffs[29]                                                                                 ; 6       ;
; lpm_dff:B_REG|dffs[28]                                                                                 ; 6       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[87]~91   ; 5       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[68]~81   ; 5       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[70]~59   ; 5       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[93]~69   ; 5       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[71]~33   ; 5       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[90]~39   ; 5       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[86]~35   ; 5       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[66]~8    ; 5       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[183]~4   ; 5       ;
; CU:inst3|inst3                                                                                         ; 5       ;
; lpm_dff:IR|dffs[3]                                                                                     ; 5       ;
; lpm_dff:IR|dffs[4]                                                                                     ; 5       ;
; lpm_dff:B_REG|dffs[4]                                                                                  ; 5       ;
; lpm_dff:B_REG|dffs[7]                                                                                  ; 5       ;
; lpm_dff:B_REG|dffs[22]                                                                                 ; 5       ;
; lpm_dff:B_REG|dffs[30]                                                                                 ; 5       ;
; PC:inst2|lpm_dff:inst|dffs[2]                                                                          ; 5       ;
; PC:inst2|lpm_dff:inst|dffs[3]                                                                          ; 5       ;
; PC:inst2|lpm_dff:inst|dffs[4]                                                                          ; 5       ;
; PC:inst2|lpm_dff:inst|dffs[5]                                                                          ; 5       ;
; PC:inst2|lpm_dff:inst|dffs[6]                                                                          ; 5       ;
; PC:inst2|lpm_dff:inst|dffs[7]                                                                          ; 5       ;
; ~GND                                                                                                   ; 4       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[183]~118 ; 4       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[72]~79   ; 4       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[73]~69   ; 4       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[65]~68   ; 4       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[74]~55   ; 4       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[82]~44   ; 4       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[78]~41   ; 4       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[89]~75   ; 4       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[85]~72   ; 4       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[71]~31   ; 4       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[75]~29   ; 4       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[67]~26   ; 4       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[67]~25   ; 4       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[91]~51   ; 4       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[89]~50   ; 4       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[78]~44   ; 4       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[82]~36   ; 4       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[132]~6   ; 4       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[88]~27   ; 4       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[92]~24   ; 4       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[84]~10   ; 4       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[79]~87   ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[83]~86   ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[75]~85   ; 3       ;
; ALU:inst106|out:inst7|lpm_mux:LPM_MUX_component|mux_hoc:auto_generated|result_node[31]~59              ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[76]~73   ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[137]~70  ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[77]~63   ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[70]~57   ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[86]~48   ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[87]~74   ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[77]~63   ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[81]~60   ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[73]~57   ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[73]~32   ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[139]~30  ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[67]~24   ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[87]~19   ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[83]~15   ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[79]~12   ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[91]~49   ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[74]~45   ; 3       ;
; ALU:inst106|shl:inst3|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_ukb:auto_generated|sbit_w[68]~7    ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[76]~34   ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[72]~31   ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[86]~26   ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[90]~25   ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[92]~23   ; 3       ;
; ALU:inst106|shr:inst2|lpm_clshift:LPM_CLSHIFT_component|lpm_clshift_vjc:auto_generated|sbit_w[80]~13   ; 3       ;
; lpm_dff:IR|dffs[19]                                                                                    ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]                                ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[17]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24]                               ; 3       ;
; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24]                               ; 3       ;
+--------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+------------------------+----------------------+-----------------+-----------------+
; Name                                                                                    ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF     ; Location               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+------------------------+----------------------+-----------------+-----------------+
; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_8r61:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 256          ; 20           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 5120 ; 256                         ; 20                          ; --                          ; --                          ; 5120                ; 2    ; CPU.mif ; M4K_X11_Y7, M4K_X11_Y4 ; Don't care           ; Don't care      ; Don't care      ;
+-----------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 4,666 / 26,052 ( 18 % ) ;
; C16 interconnects           ; 35 / 1,156 ( 3 % )      ;
; C4 interconnects            ; 2,201 / 17,952 ( 12 % ) ;
; Direct links                ; 500 / 26,052 ( 2 % )    ;
; Global clocks               ; 2 / 8 ( 25 % )          ;
; Local interconnects         ; 2,070 / 8,256 ( 25 % )  ;
; R24 interconnects           ; 26 / 1,020 ( 3 % )      ;
; R4 interconnects            ; 2,281 / 22,440 ( 10 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.27) ; Number of LABs  (Total = 227) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 3                             ;
; 3                                           ; 0                             ;
; 4                                           ; 2                             ;
; 5                                           ; 1                             ;
; 6                                           ; 0                             ;
; 7                                           ; 1                             ;
; 8                                           ; 2                             ;
; 9                                           ; 5                             ;
; 10                                          ; 3                             ;
; 11                                          ; 6                             ;
; 12                                          ; 6                             ;
; 13                                          ; 10                            ;
; 14                                          ; 13                            ;
; 15                                          ; 23                            ;
; 16                                          ; 145                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.67) ; Number of LABs  (Total = 227) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 1                             ;
; 1 Clock                            ; 202                           ;
; 1 Clock enable                     ; 8                             ;
; 1 Sync. clear                      ; 166                           ;
; 1 Sync. load                       ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.14) ; Number of LABs  (Total = 227) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 5                             ;
; 3                                            ; 1                             ;
; 4                                            ; 2                             ;
; 5                                            ; 1                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 0                             ;
; 9                                            ; 3                             ;
; 10                                           ; 4                             ;
; 11                                           ; 3                             ;
; 12                                           ; 1                             ;
; 13                                           ; 3                             ;
; 14                                           ; 7                             ;
; 15                                           ; 4                             ;
; 16                                           ; 18                            ;
; 17                                           ; 8                             ;
; 18                                           ; 10                            ;
; 19                                           ; 15                            ;
; 20                                           ; 9                             ;
; 21                                           ; 18                            ;
; 22                                           ; 41                            ;
; 23                                           ; 23                            ;
; 24                                           ; 35                            ;
; 25                                           ; 7                             ;
; 26                                           ; 1                             ;
; 27                                           ; 0                             ;
; 28                                           ; 2                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.25) ; Number of LABs  (Total = 227) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 10                            ;
; 2                                               ; 17                            ;
; 3                                               ; 20                            ;
; 4                                               ; 37                            ;
; 5                                               ; 33                            ;
; 6                                               ; 25                            ;
; 7                                               ; 21                            ;
; 8                                               ; 11                            ;
; 9                                               ; 12                            ;
; 10                                              ; 9                             ;
; 11                                              ; 5                             ;
; 12                                              ; 12                            ;
; 13                                              ; 6                             ;
; 14                                              ; 2                             ;
; 15                                              ; 2                             ;
; 16                                              ; 3                             ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.54) ; Number of LABs  (Total = 227) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 8                             ;
; 5                                            ; 2                             ;
; 6                                            ; 1                             ;
; 7                                            ; 0                             ;
; 8                                            ; 1                             ;
; 9                                            ; 0                             ;
; 10                                           ; 3                             ;
; 11                                           ; 1                             ;
; 12                                           ; 18                            ;
; 13                                           ; 6                             ;
; 14                                           ; 8                             ;
; 15                                           ; 13                            ;
; 16                                           ; 16                            ;
; 17                                           ; 18                            ;
; 18                                           ; 16                            ;
; 19                                           ; 7                             ;
; 20                                           ; 11                            ;
; 21                                           ; 11                            ;
; 22                                           ; 12                            ;
; 23                                           ; 7                             ;
; 24                                           ; 9                             ;
; 25                                           ; 7                             ;
; 26                                           ; 6                             ;
; 27                                           ; 8                             ;
; 28                                           ; 6                             ;
; 29                                           ; 7                             ;
; 30                                           ; 10                            ;
; 31                                           ; 9                             ;
; 32                                           ; 0                             ;
; 33                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP2C8F256C6 for design ALU
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5F256C6 is compatible
    Info (176445): Device EP2C15AF256C6 is compatible
    Info (176445): Device EP2C20F256C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C3
    Info (169125): Pin ~nCSO~ is reserved at location F4
    Info (169125): Pin ~LVDS54p/nCEO~ is reserved at location N14
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 94 pins of 94 total pins
    Info (169086): Pin eq not assigned to an exact location on the device
    Info (169086): Pin instr[19] not assigned to an exact location on the device
    Info (169086): Pin instr[18] not assigned to an exact location on the device
    Info (169086): Pin instr[17] not assigned to an exact location on the device
    Info (169086): Pin instr[16] not assigned to an exact location on the device
    Info (169086): Pin instr[15] not assigned to an exact location on the device
    Info (169086): Pin instr[14] not assigned to an exact location on the device
    Info (169086): Pin instr[13] not assigned to an exact location on the device
    Info (169086): Pin instr[12] not assigned to an exact location on the device
    Info (169086): Pin instr[11] not assigned to an exact location on the device
    Info (169086): Pin instr[10] not assigned to an exact location on the device
    Info (169086): Pin instr[9] not assigned to an exact location on the device
    Info (169086): Pin instr[8] not assigned to an exact location on the device
    Info (169086): Pin instr[7] not assigned to an exact location on the device
    Info (169086): Pin instr[6] not assigned to an exact location on the device
    Info (169086): Pin instr[5] not assigned to an exact location on the device
    Info (169086): Pin instr[4] not assigned to an exact location on the device
    Info (169086): Pin instr[3] not assigned to an exact location on the device
    Info (169086): Pin instr[2] not assigned to an exact location on the device
    Info (169086): Pin instr[1] not assigned to an exact location on the device
    Info (169086): Pin instr[0] not assigned to an exact location on the device
    Info (169086): Pin inst_cache_en not assigned to an exact location on the device
    Info (169086): Pin pc[31] not assigned to an exact location on the device
    Info (169086): Pin pc[30] not assigned to an exact location on the device
    Info (169086): Pin pc[29] not assigned to an exact location on the device
    Info (169086): Pin pc[28] not assigned to an exact location on the device
    Info (169086): Pin pc[27] not assigned to an exact location on the device
    Info (169086): Pin pc[26] not assigned to an exact location on the device
    Info (169086): Pin pc[25] not assigned to an exact location on the device
    Info (169086): Pin pc[24] not assigned to an exact location on the device
    Info (169086): Pin pc[23] not assigned to an exact location on the device
    Info (169086): Pin pc[22] not assigned to an exact location on the device
    Info (169086): Pin pc[21] not assigned to an exact location on the device
    Info (169086): Pin pc[20] not assigned to an exact location on the device
    Info (169086): Pin pc[19] not assigned to an exact location on the device
    Info (169086): Pin pc[18] not assigned to an exact location on the device
    Info (169086): Pin pc[17] not assigned to an exact location on the device
    Info (169086): Pin pc[16] not assigned to an exact location on the device
    Info (169086): Pin pc[15] not assigned to an exact location on the device
    Info (169086): Pin pc[14] not assigned to an exact location on the device
    Info (169086): Pin pc[13] not assigned to an exact location on the device
    Info (169086): Pin pc[12] not assigned to an exact location on the device
    Info (169086): Pin pc[11] not assigned to an exact location on the device
    Info (169086): Pin pc[10] not assigned to an exact location on the device
    Info (169086): Pin pc[9] not assigned to an exact location on the device
    Info (169086): Pin pc[8] not assigned to an exact location on the device
    Info (169086): Pin pc[7] not assigned to an exact location on the device
    Info (169086): Pin pc[6] not assigned to an exact location on the device
    Info (169086): Pin pc[5] not assigned to an exact location on the device
    Info (169086): Pin pc[4] not assigned to an exact location on the device
    Info (169086): Pin pc[3] not assigned to an exact location on the device
    Info (169086): Pin pc[2] not assigned to an exact location on the device
    Info (169086): Pin pc[1] not assigned to an exact location on the device
    Info (169086): Pin pc[0] not assigned to an exact location on the device
    Info (169086): Pin do_update not assigned to an exact location on the device
    Info (169086): Pin reg_write not assigned to an exact location on the device
    Info (169086): Pin is_shamt_load not assigned to an exact location on the device
    Info (169086): Pin zero not assigned to an exact location on the device
    Info (169086): Pin sgn not assigned to an exact location on the device
    Info (169086): Pin overflow not assigned to an exact location on the device
    Info (169086): Pin write_date[31] not assigned to an exact location on the device
    Info (169086): Pin write_date[30] not assigned to an exact location on the device
    Info (169086): Pin write_date[29] not assigned to an exact location on the device
    Info (169086): Pin write_date[28] not assigned to an exact location on the device
    Info (169086): Pin write_date[27] not assigned to an exact location on the device
    Info (169086): Pin write_date[26] not assigned to an exact location on the device
    Info (169086): Pin write_date[25] not assigned to an exact location on the device
    Info (169086): Pin write_date[24] not assigned to an exact location on the device
    Info (169086): Pin write_date[23] not assigned to an exact location on the device
    Info (169086): Pin write_date[22] not assigned to an exact location on the device
    Info (169086): Pin write_date[21] not assigned to an exact location on the device
    Info (169086): Pin write_date[20] not assigned to an exact location on the device
    Info (169086): Pin write_date[19] not assigned to an exact location on the device
    Info (169086): Pin write_date[18] not assigned to an exact location on the device
    Info (169086): Pin write_date[17] not assigned to an exact location on the device
    Info (169086): Pin write_date[16] not assigned to an exact location on the device
    Info (169086): Pin write_date[15] not assigned to an exact location on the device
    Info (169086): Pin write_date[14] not assigned to an exact location on the device
    Info (169086): Pin write_date[13] not assigned to an exact location on the device
    Info (169086): Pin write_date[12] not assigned to an exact location on the device
    Info (169086): Pin write_date[11] not assigned to an exact location on the device
    Info (169086): Pin write_date[10] not assigned to an exact location on the device
    Info (169086): Pin write_date[9] not assigned to an exact location on the device
    Info (169086): Pin write_date[8] not assigned to an exact location on the device
    Info (169086): Pin write_date[7] not assigned to an exact location on the device
    Info (169086): Pin write_date[6] not assigned to an exact location on the device
    Info (169086): Pin write_date[5] not assigned to an exact location on the device
    Info (169086): Pin write_date[4] not assigned to an exact location on the device
    Info (169086): Pin write_date[3] not assigned to an exact location on the device
    Info (169086): Pin write_date[2] not assigned to an exact location on the device
    Info (169086): Pin write_date[1] not assigned to an exact location on the device
    Info (169086): Pin write_date[0] not assigned to an exact location on the device
    Info (169086): Pin CLOCK not assigned to an exact location on the device
    Info (169086): Pin RESET not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK (placed in PIN H2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node RESET (placed in PIN H1 (CLK1, LVDSCLK0n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node PC:inst2|lpm_dff:inst|dffs[2]
        Info (176357): Destination node HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]
        Info (176357): Destination node HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]
        Info (176357): Destination node HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]
        Info (176357): Destination node HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]
        Info (176357): Destination node HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]
        Info (176357): Destination node HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]
        Info (176357): Destination node HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]
        Info (176357): Destination node HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]
        Info (176357): Destination node HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 92 (unused VREF, 3.3V VCCIO, 0 input, 92 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:17
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X11_Y10 to location X22_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 4.47 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 92 output pins without output pin load capacitance assignment
    Info (306007): Pin "eq" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "instr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "inst_cache_en" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pc[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "do_update" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "reg_write" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "is_shamt_load" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "zero" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sgn" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "overflow" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "write_date[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file X:/University/BSc/Project/CA/ComputerArch/CPU/output_files/ALU.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4870 megabytes
    Info: Processing ended: Tue Jul 21 01:47:30 2020
    Info: Elapsed time: 00:00:46
    Info: Total CPU time (on all processors): 00:00:44


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in X:/University/BSc/Project/CA/ComputerArch/CPU/output_files/ALU.fit.smsg.


