# 5.4 設計結果の比較と構造的考察

この節では、FSM・MUX・Adderという3つの基本PoCブロックについて、  
その**論理構造・面積・タイミング・設計制約・物理配置の特徴**を比較し、設計者としての洞察力を養います。

---

## 📊 設計結果の比較表

| 項目       | FSM         | MUX (2:1)     | Adder (4-bit) |
|------------|-------------|---------------|----------------|
| 論理構造   | 状態遷移＋制御 | 単純な選択回路 | 演算系（桁進み含む） |
| セル数     | 約20        | 約4           | 約40           |
| 面積       | 中          | 小            | 大             |
| Slack      | +0.85ns     | +1.10ns       | +0.25ns        |
| DRC/LVS    | Clean       | Clean         | Clean          |
| クロック依存性 | 高         | 低            | 高             |
| 観察ポイント | 状態遷移／flag制御 | SEL→出力一致 | 桁あふれ／遅延構造 |

---

## 🔍 特徴の分析と考察

### ▶ FSM（Finite State Machine）

- **制御回路の代表例**
- 複数の状態を持ち、クロック遷移によって動作する
- 面積は小〜中だが、**タイミング制約に敏感**
- HDL設計における状態記述と遷移図の対応が明確

### ▶ MUX（Multiplexer）

- **最小構造の選択回路**
- 面積も極小、Slackも非常に余裕あり
- レイアウトもコンパクトで、設計検証の入門に最適
- 教材として「信号の選択・伝搬」を理解しやすい

### ▶ Adder（加算器）

- **構造的に最も重い**
- ビット数が増えると、遅延・面積が急増
- タイミングSlackも最も小さい（限界に近い）
- クロック制約やセル選定により設計改善余地あり

---

## 💡 教材的ポイント

| 学習要素         | FSM      | MUX      | Adder    |
|------------------|----------|----------|----------|
| 状態制御         | ◎        | ―        | △        |
| 論理選択         | ―        | ◎        | △        |
| 算術処理         | ―        | ―        | ◎        |
| 配線密度の観察   | △        | ◎        | △        |
| DRC/LVS学習効果  | ◎        | ◎        | ◎        |

このように、**各ブロックの性格は明確に異なる**ため、設計演習の題材として組み合わせることで、多様な評価軸を持つ訓練が可能になります。

---

## 🔗 次節への接続

次節 [5.5](5.5_improvement_feedback.md) では、これらの評価結果をもとに、設計改善のフィードバックを整理し、次の設計サイクルへどう活かすかを考察します。
