Fitter report for xram_sdram_vector
Wed Dec 15 22:46:01 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Ignored Clock Transfers Due to Huge Delay Added for Hold
 43. Estimated Delay Added for Hold Timing Summary
 44. Estimated Delay Added for Hold Timing Details
 45. Fitter Messages
 46. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Dec 15 22:46:00 2021       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; xram_sdram_vector                           ;
; Top-level Entity Name              ; de10lite_xram_sdram                         ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 29,034 / 49,760 ( 58 % )                    ;
;     Total combinational functions  ; 25,512 / 49,760 ( 51 % )                    ;
;     Dedicated logic registers      ; 14,337 / 49,760 ( 29 % )                    ;
; Total registers                    ; 14337                                       ;
; Total pins                         ; 177 / 360 ( 49 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 643,072 / 1,677,312 ( 38 % )                ;
; Embedded Multiplier 9-bit elements ; 79 / 288 ( 27 % )                           ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVTTL                           ;                                       ;
; Fitter Effort                                                      ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.9%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                       ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                  ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[0]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[0]                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[0]~_Duplicate_1                            ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[0]~_Duplicate_1                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[1]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[1]                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[1]~_Duplicate_1                            ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[1]~_Duplicate_1                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[2]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[2]                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[2]~_Duplicate_1                            ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[2]~_Duplicate_1                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[3]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[3]                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[3]~_Duplicate_1                            ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[3]~_Duplicate_1                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[4]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[4]                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[4]~_Duplicate_1                            ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[4]~_Duplicate_1                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[5]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[5]                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[5]~_Duplicate_1                            ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[5]~_Duplicate_1                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[6]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[6]                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[6]~_Duplicate_1                            ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[6]~_Duplicate_1                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[7]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[7]                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[7]~_Duplicate_1                            ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[7]~_Duplicate_1                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[8]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[8]                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[8]~_Duplicate_1                            ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[8]~_Duplicate_1                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[9]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[9]                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[9]~_Duplicate_1                            ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[9]~_Duplicate_1                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[10]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[10]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[10]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[10]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[11]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[11]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[11]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[11]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[12]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[12]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[12]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[12]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[13]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[13]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[13]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[13]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[14]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[14]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[14]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[14]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[15]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[15]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[15]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[15]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[16]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[16]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[16]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[16]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[17]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[17]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[17]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[17]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[18]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[18]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[18]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[18]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult7 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[19]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[19]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[19]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[19]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult7 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[20]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[20]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[20]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[20]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult7 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[21]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[21]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[21]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[21]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult7 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[22]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[22]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[22]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[22]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult7 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[23]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[23]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[23]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|A_SIG[23]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult7 ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[0]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[0]                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[0]~_Duplicate_1                            ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[0]~_Duplicate_1                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[1]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[1]                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[1]~_Duplicate_1                            ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[1]~_Duplicate_1                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[2]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[2]                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[2]~_Duplicate_1                            ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[2]~_Duplicate_1                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[3]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[3]                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[3]~_Duplicate_1                            ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[3]~_Duplicate_1                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[4]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[4]                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[4]~_Duplicate_1                            ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[4]~_Duplicate_1                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[5]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[5]                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[5]~_Duplicate_1                            ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[5]~_Duplicate_1                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[6]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[6]                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[6]~_Duplicate_1                            ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[6]~_Duplicate_1                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[7]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[7]                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[7]~_Duplicate_1                            ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[7]~_Duplicate_1                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[8]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[8]                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[8]~_Duplicate_1                            ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[8]~_Duplicate_1                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[9]                                  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[9]                                  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[9]~_Duplicate_1                            ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[9]~_Duplicate_1                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[10]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[10]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[10]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[10]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[11]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[11]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[11]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[11]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[12]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[12]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[12]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[12]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[13]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[13]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[13]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[13]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[14]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[14]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[14]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[14]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[15]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[15]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[15]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[15]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[16]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[16]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[16]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[16]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[17]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[17]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[17]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[17]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[18]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[18]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[18]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[18]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult7 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[19]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[19]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[19]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[19]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult7 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[20]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[20]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[20]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[20]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult7 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[21]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[21]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[21]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[21]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult7 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[22]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[22]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[22]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[22]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult7 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[23]                                 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[23]                                 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[23]~_Duplicate_1                           ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|B_SIG[23]~_Duplicate_1                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult7 ; DATAB            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[3]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[3]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[4]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[4]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[5]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[5]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[6]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[6]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[7]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[7]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[8]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[8]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[9]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[9]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[10]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[10]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[10]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[11]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[11]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[11]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[12]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[12]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[12]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[13]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[13]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[13]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[13]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[14]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[14]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[14]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[14]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[15]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[15]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[15]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[15]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[15]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[16]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[16]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[16]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[16]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[16]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[17]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[17]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[17]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[17]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_a[17]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[3]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[4]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[5]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[6]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[7]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[8]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[9]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[10]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[11]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[12]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[13]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[13]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[14]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[14]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[15]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[15]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[15]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[16]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[16]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[16]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[17]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[17]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[17]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[0].mantissa_b[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[0]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[0]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[1]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[1]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[1]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[2]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[2]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[2]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[3]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[3]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[4]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[4]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[5]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[5]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[6]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[6]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[7]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[7]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[8]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[8]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[9]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[9]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[10]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[10]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[10]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[11]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[11]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[11]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[12]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[12]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[12]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[13]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[13]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[13]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[13]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[14]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[14]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[14]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[14]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[15]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[15]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[15]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[15]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[15]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[16]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[16]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[16]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[16]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[16]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[17]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[17]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[17]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[17]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[17]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[18]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[18]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[18]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[18]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[18]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[18]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[19]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[19]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[19]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[19]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[19]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[19]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[20]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[20]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[20]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[20]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[20]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[20]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[21]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[21]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[21]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[21]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[21]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[21]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[22]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[22]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[22]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[22]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[22]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[22]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[23]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[23]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[23]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[23]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[23]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[23]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[24]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[24]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[24]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[24]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[24]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[24]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[25]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[25]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[25]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[25]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[25]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[25]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[26]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[26]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[26]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[26]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[26]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_a[26]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[0]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[1]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[2]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[3]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[4]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[5]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[6]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[7]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[8]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[9]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[10]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[11]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[12]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[13]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[13]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[14]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[14]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[15]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[15]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[15]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[16]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[16]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[16]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[17]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[17]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[17]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[18]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[18]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[18]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[18]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[19]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[19]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[19]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[19]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[20]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[20]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[20]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[20]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[21]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[21]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[21]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[21]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[22]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[22]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[22]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[22]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[23]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[23]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[23]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[23]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[24]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[24]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[24]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[24]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[25]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[25]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[25]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[25]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[26]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[26]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[26]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[1].mantissa_b[26]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[0]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[0]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[1]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[1]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[1]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[2]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[2]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[2]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[3]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[3]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[4]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[4]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[5]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[5]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[6]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[6]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[7]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[7]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[8]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[8]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[9]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[9]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[10]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[10]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[10]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[11]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[11]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[11]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[12]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[12]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[12]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[13]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[13]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[13]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[13]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[14]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[14]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[14]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[14]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[15]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[15]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[15]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[15]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[15]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[16]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[16]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[16]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[16]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[16]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[17]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[17]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[17]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[17]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[17]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[18]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[18]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[18]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[18]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[18]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[18]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[19]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[19]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[19]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[19]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[19]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[19]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[20]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[20]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[20]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[20]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[20]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[20]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[21]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[21]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[21]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[21]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[21]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[21]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[22]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[22]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[22]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[22]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[22]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[22]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[23]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[23]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[23]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[23]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[23]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[23]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[24]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[24]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[24]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[24]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[24]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[24]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[25]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[25]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[25]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[25]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[25]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[25]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[26]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[26]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[26]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[26]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[26]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_a[26]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[0]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[1]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[2]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[3]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[4]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[5]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[6]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[7]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[8]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[9]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[10]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[11]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[12]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[13]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[13]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[14]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[14]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[15]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[15]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[15]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[16]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[16]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[16]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[17]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[17]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[17]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[18]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[18]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[18]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[18]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[19]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[19]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[19]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[19]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[20]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[20]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[20]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[20]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[21]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[21]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[21]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[21]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[22]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[22]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[22]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[22]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[23]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[23]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[23]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[23]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[24]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[24]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[24]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[24]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[25]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[25]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[25]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[25]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[26]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[26]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[26]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[2].mantissa_b[26]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[0]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[0]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[1]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[1]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[1]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[2]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[2]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[2]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[3]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[3]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[4]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[4]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[5]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[5]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[6]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[6]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[7]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[7]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[8]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[8]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[9]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[9]~_Duplicate_2         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[10]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[10]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[10]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[11]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[11]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[11]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[12]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[12]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[12]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[13]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[13]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[13]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[13]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[14]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[14]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[14]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[14]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[15]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[15]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[15]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[15]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[15]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[16]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[16]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[16]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[16]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[16]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[17]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[17]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[17]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[17]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[17]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[18]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[18]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[18]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[18]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[18]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[18]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[19]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[19]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[19]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[19]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[19]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[19]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[20]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[20]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[20]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[20]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[20]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[20]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[21]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[21]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[21]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[21]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[21]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[21]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[22]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[22]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[22]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[22]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[22]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[22]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[23]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[23]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[23]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[23]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[23]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[23]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[24]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[24]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[24]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[24]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[24]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[24]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[25]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[25]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[25]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[25]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[25]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[25]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[26]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[26]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[26]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[26]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[26]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_a[26]~_Duplicate_2        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[0]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[1]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[2]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[3]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[4]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[5]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[6]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[7]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[8]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[9]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[10]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[11]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[12]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[13]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[13]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[14]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[14]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[15]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[15]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[15]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[16]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[16]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[16]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[17]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[17]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[17]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[18]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[18]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[18]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[18]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[19]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[19]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[19]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[19]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[20]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[20]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[20]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[20]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[21]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[21]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[21]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[21]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[22]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[22]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[22]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[22]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[23]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[23]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[23]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[23]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[24]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[24]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[24]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[24]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[25]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[25]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[25]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[25]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[26]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[26]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[26]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[3].mantissa_b[26]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[0]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[1]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[2]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[3]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[4]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[5]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[6]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[7]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[8]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[9]~_Duplicate_1         ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[10]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[11]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[12]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[13]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[13]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[14]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[14]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[15]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[15]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[15]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[16]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[16]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[16]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[17]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult3  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[17]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[17]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult1  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[18]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[18]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[18]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[18]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[19]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[19]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[19]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[19]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[20]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[20]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[20]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[20]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[21]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[21]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[21]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[21]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[22]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[22]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[22]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[22]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[23]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[23]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[23]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[23]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[24]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[24]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[24]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[24]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[25]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[25]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[25]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[25]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[26]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult5  ; DATAA            ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[26]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[26]~_Duplicate_1        ; Q                ;                       ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|R_pipe_data[4].mantissa_b[26]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult7  ; DATAA            ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                         ;
+----------+----------------+--------------+-----------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To      ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+-----------------+---------------+----------------+
; Location ;                ;              ; ADC_CLK_10      ; PIN_N5        ; QSF Assignment ;
; Location ;                ;              ; ARDUINO_RESET_N ; PIN_F16       ; QSF Assignment ;
; Location ;                ;              ; GSENSOR_CS_N    ; PIN_AB16      ; QSF Assignment ;
; Location ;                ;              ; GSENSOR_INT[1]  ; PIN_Y14       ; QSF Assignment ;
; Location ;                ;              ; GSENSOR_INT[2]  ; PIN_Y13       ; QSF Assignment ;
; Location ;                ;              ; GSENSOR_SCLK    ; PIN_AB15      ; QSF Assignment ;
; Location ;                ;              ; GSENSOR_SDI     ; PIN_V11       ; QSF Assignment ;
; Location ;                ;              ; GSENSOR_SDO     ; PIN_V12       ; QSF Assignment ;
; Location ;                ;              ; KEY[0]          ; PIN_B8        ; QSF Assignment ;
+----------+----------------+--------------+-----------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 40926 ) ; 0.00 % ( 0 / 40926 )       ; 0.00 % ( 0 / 40926 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 40926 ) ; 0.00 % ( 0 / 40926 )       ; 0.00 % ( 0 / 40926 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 40907 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 19 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/leo/clean_f32c/f32c/rtl/proj/altera/de10-lite/xram_sdram_vector/xram_sdram_vector.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 29,034 / 49,760 ( 58 % )     ;
;     -- Combinational with no register       ; 14697                        ;
;     -- Register only                        ; 3522                         ;
;     -- Combinational with a register        ; 10815                        ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 18612                        ;
;     -- 3 input functions                    ; 2845                         ;
;     -- <=2 input functions                  ; 4055                         ;
;     -- Register only                        ; 3522                         ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 23909                        ;
;     -- arithmetic mode                      ; 1603                         ;
;                                             ;                              ;
; Total registers*                            ; 14,337 / 51,509 ( 28 % )     ;
;     -- Dedicated logic registers            ; 14,337 / 49,760 ( 29 % )     ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 2,311 / 3,110 ( 74 % )       ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 177 / 360 ( 49 % )           ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )               ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )              ;
;                                             ;                              ;
; M9Ks                                        ; 79 / 182 ( 43 % )            ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                ;
; ADC blocks                                  ; 0 / 2 ( 0 % )                ;
; Total block memory bits                     ; 643,072 / 1,677,312 ( 38 % ) ;
; Total block memory implementation bits      ; 728,064 / 1,677,312 ( 43 % ) ;
; Embedded Multiplier 9-bit elements          ; 79 / 288 ( 27 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )               ;
; Global signals                              ; 3                            ;
;     -- Global clocks                        ; 3 / 20 ( 15 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 47.0% / 46.0% / 48.4%        ;
; Peak interconnect usage (total/H/V)         ; 89.4% / 88.4% / 91.7%        ;
; Maximum fan-out                             ; 14378                        ;
; Highest non-global fan-out                  ; 1294                         ;
; Total fan-out                               ; 137633                       ;
; Average fan-out                             ; 3.13                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 29034 / 49760 ( 58 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 14697                  ; 0                              ;
;     -- Register only                        ; 3522                   ; 0                              ;
;     -- Combinational with a register        ; 10815                  ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 18612                  ; 0                              ;
;     -- 3 input functions                    ; 2845                   ; 0                              ;
;     -- <=2 input functions                  ; 4055                   ; 0                              ;
;     -- Register only                        ; 3522                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 23909                  ; 0                              ;
;     -- arithmetic mode                      ; 1603                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 14337                  ; 0                              ;
;     -- Dedicated logic registers            ; 14337 / 49760 ( 29 % ) ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 2311 / 3110 ( 74 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 177                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 79 / 288 ( 27 % )      ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 643072                 ; 0                              ;
; Total RAM block bits                        ; 728064                 ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 79 / 182 ( 43 % )      ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 1 / 24 ( 4 % )         ; 2 / 24 ( 8 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )        ; 0 / 2 ( 0 % )                  ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 14534                  ; 2                              ;
;     -- Registered Input Connections         ; 14337                  ; 0                              ;
;     -- Output Connections                   ; 70                     ; 14466                          ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 139604                 ; 14479                          ;
;     -- Registered Connections               ; 71981                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 136                    ; 14468                          ;
;     -- hard_block:auto_generated_inst       ; 14468                  ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 14                     ; 2                              ;
;     -- Output Ports                         ; 95                     ; 2                              ;
;     -- Bidir Ports                          ; 68                     ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; key[1]        ; A7    ; 7        ; 49           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; key[2]        ; B8    ; 7        ; 46           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; 0         ;
; max10_clk1_50 ; P11   ; 3        ; 34           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; max10_clk2_50 ; N14   ; 6        ; 78           ; 29           ; 21           ; 1                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; sw[0]         ; C10   ; 7        ; 51           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; sw[1]         ; C11   ; 7        ; 51           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; sw[2]         ; D12   ; 7        ; 51           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; sw[3]         ; C12   ; 7        ; 54           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; sw[4]         ; A12   ; 7        ; 54           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; sw[5]         ; B12   ; 7        ; 49           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; sw[6]         ; A13   ; 7        ; 54           ; 54           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; sw[7]         ; A14   ; 7        ; 58           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; sw[8]         ; B14   ; 7        ; 56           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; sw[9]         ; F15   ; 7        ; 69           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; dram_addr[0]  ; U17   ; 5        ; 78           ; 3            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[10] ; T20   ; 5        ; 78           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[11] ; P20   ; 5        ; 78           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[12] ; R20   ; 5        ; 78           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[1]  ; W19   ; 5        ; 78           ; 16           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[2]  ; V18   ; 5        ; 78           ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[3]  ; U18   ; 5        ; 78           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[4]  ; U19   ; 5        ; 78           ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[5]  ; T18   ; 5        ; 78           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[6]  ; T19   ; 5        ; 78           ; 20           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[7]  ; R18   ; 5        ; 78           ; 24           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[8]  ; P18   ; 5        ; 78           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[9]  ; P19   ; 5        ; 78           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_ba[0]    ; T21   ; 5        ; 78           ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_ba[1]    ; T22   ; 5        ; 78           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_cas_n    ; U21   ; 5        ; 78           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_cke      ; N22   ; 5        ; 78           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_clk      ; L14   ; 6        ; 78           ; 36           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_cs_n     ; U20   ; 5        ; 78           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_dqm[0]   ; V22   ; 5        ; 78           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_dqm[1]   ; J21   ; 6        ; 78           ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_ras_n    ; U22   ; 5        ; 78           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_we_n     ; V20   ; 5        ; 78           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[0]       ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[1]       ; E15   ; 7        ; 74           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[2]       ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[3]       ; C16   ; 7        ; 62           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[4]       ; E16   ; 7        ; 74           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[5]       ; D17   ; 7        ; 74           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[6]       ; C17   ; 7        ; 74           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex0[7]       ; D15   ; 7        ; 66           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[0]       ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[1]       ; D18   ; 6        ; 78           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[2]       ; E18   ; 6        ; 78           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[3]       ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[4]       ; A17   ; 7        ; 64           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[5]       ; A18   ; 7        ; 66           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[6]       ; B17   ; 7        ; 69           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex1[7]       ; A16   ; 7        ; 60           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[0]       ; B20   ; 6        ; 78           ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[1]       ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[2]       ; B19   ; 7        ; 69           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[3]       ; A21   ; 6        ; 78           ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[4]       ; B21   ; 6        ; 78           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[5]       ; C22   ; 6        ; 78           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[6]       ; B22   ; 6        ; 78           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex2[7]       ; A19   ; 7        ; 66           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[0]       ; F21   ; 6        ; 78           ; 35           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[1]       ; E22   ; 6        ; 78           ; 33           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[2]       ; E21   ; 6        ; 78           ; 33           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[3]       ; C19   ; 7        ; 69           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[4]       ; C20   ; 6        ; 78           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[5]       ; D19   ; 6        ; 78           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[6]       ; E17   ; 6        ; 78           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex3[7]       ; D22   ; 6        ; 78           ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[0]       ; F18   ; 6        ; 78           ; 40           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[1]       ; E20   ; 6        ; 78           ; 40           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[2]       ; E19   ; 6        ; 78           ; 40           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[3]       ; J18   ; 6        ; 78           ; 42           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[4]       ; H19   ; 6        ; 78           ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[5]       ; F19   ; 6        ; 78           ; 40           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[6]       ; F20   ; 6        ; 78           ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex4[7]       ; F17   ; 6        ; 78           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[0]       ; J20   ; 6        ; 78           ; 45           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[1]       ; K20   ; 6        ; 78           ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[2]       ; L18   ; 6        ; 78           ; 37           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[3]       ; N18   ; 6        ; 78           ; 34           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[4]       ; M20   ; 6        ; 78           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[5]       ; N19   ; 6        ; 78           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[6]       ; N20   ; 6        ; 78           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hex5[7]       ; L19   ; 6        ; 78           ; 37           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledr[0]       ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledr[1]       ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledr[2]       ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledr[3]       ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledr[4]       ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledr[5]       ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledr[6]       ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledr[7]       ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledr[8]       ; A11   ; 7        ; 51           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledr[9]       ; B11   ; 7        ; 49           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[0]      ; P1    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[1]      ; T1    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[2]      ; P4    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_b[3]      ; N2    ; 2        ; 0            ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[0]      ; W1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[1]      ; T2    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[2]      ; R2    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_g[3]      ; R1    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_hs        ; N3    ; 2        ; 0            ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[0]      ; AA1   ; 3        ; 18           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[1]      ; V1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[2]      ; Y2    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_r[3]      ; Y1    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_vs        ; N1    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------+
; arduino_io[0]  ; AB5   ; 3        ; 29           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                  ;
; arduino_io[10] ; AB19  ; 4        ; 56           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                  ;
; arduino_io[11] ; AA19  ; 4        ; 58           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                  ;
; arduino_io[12] ; Y19   ; 4        ; 62           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                  ;
; arduino_io[13] ; AB20  ; 4        ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                  ;
; arduino_io[14] ; AB21  ; 4        ; 62           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                  ;
; arduino_io[15] ; AA20  ; 4        ; 62           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                  ;
; arduino_io[1]  ; AB6   ; 3        ; 29           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                  ;
; arduino_io[2]  ; AB7   ; 3        ; 29           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                  ;
; arduino_io[3]  ; AB8   ; 3        ; 31           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                  ;
; arduino_io[4]  ; AB9   ; 3        ; 34           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                  ;
; arduino_io[5]  ; Y10   ; 3        ; 34           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                  ;
; arduino_io[6]  ; AA11  ; 4        ; 40           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                  ;
; arduino_io[7]  ; AA12  ; 4        ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                  ;
; arduino_io[8]  ; AB17  ; 4        ; 69           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                  ;
; arduino_io[9]  ; AA17  ; 4        ; 58           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                  ;
; dram_dq[0]     ; Y21   ; 5        ; 78           ; 16           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|sdram:\G_sdram16:sdram16|iob_dq_hiz (inverted) ;
; dram_dq[10]    ; H21   ; 6        ; 78           ; 29           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|sdram:\G_sdram16:sdram16|iob_dq_hiz (inverted) ;
; dram_dq[11]    ; H22   ; 6        ; 78           ; 29           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|sdram:\G_sdram16:sdram16|iob_dq_hiz (inverted) ;
; dram_dq[12]    ; G22   ; 6        ; 78           ; 31           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|sdram:\G_sdram16:sdram16|iob_dq_hiz (inverted) ;
; dram_dq[13]    ; G20   ; 6        ; 78           ; 31           ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|sdram:\G_sdram16:sdram16|iob_dq_hiz (inverted) ;
; dram_dq[14]    ; G19   ; 6        ; 78           ; 31           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|sdram:\G_sdram16:sdram16|iob_dq_hiz (inverted) ;
; dram_dq[15]    ; F22   ; 6        ; 78           ; 31           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|sdram:\G_sdram16:sdram16|iob_dq_hiz (inverted) ;
; dram_dq[1]     ; Y20   ; 5        ; 78           ; 16           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|sdram:\G_sdram16:sdram16|iob_dq_hiz (inverted) ;
; dram_dq[2]     ; AA22  ; 5        ; 78           ; 3            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|sdram:\G_sdram16:sdram16|iob_dq_hiz (inverted) ;
; dram_dq[3]     ; AA21  ; 5        ; 78           ; 3            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|sdram:\G_sdram16:sdram16|iob_dq_hiz (inverted) ;
; dram_dq[4]     ; Y22   ; 5        ; 78           ; 15           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|sdram:\G_sdram16:sdram16|iob_dq_hiz (inverted) ;
; dram_dq[5]     ; W22   ; 5        ; 78           ; 15           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|sdram:\G_sdram16:sdram16|iob_dq_hiz (inverted) ;
; dram_dq[6]     ; W20   ; 5        ; 78           ; 16           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|sdram:\G_sdram16:sdram16|iob_dq_hiz (inverted) ;
; dram_dq[7]     ; V21   ; 5        ; 78           ; 17           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|sdram:\G_sdram16:sdram16|iob_dq_hiz (inverted) ;
; dram_dq[8]     ; P21   ; 5        ; 78           ; 23           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|sdram:\G_sdram16:sdram16|iob_dq_hiz (inverted) ;
; dram_dq[9]     ; J22   ; 6        ; 78           ; 30           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|sdram:\G_sdram16:sdram16|iob_dq_hiz (inverted) ;
; gpio[0]        ; V10   ; 3        ; 31           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][0] (inverted)    ;
; gpio[10]       ; W5    ; 3        ; 14           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][10] (inverted)   ;
; gpio[11]       ; AA15  ; 4        ; 54           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][11] (inverted)   ;
; gpio[12]       ; AA14  ; 4        ; 51           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][12] (inverted)   ;
; gpio[13]       ; W13   ; 4        ; 46           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][13] (inverted)   ;
; gpio[14]       ; W12   ; 4        ; 46           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][14] (inverted)   ;
; gpio[15]       ; AB13  ; 4        ; 40           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][15] (inverted)   ;
; gpio[16]       ; AB12  ; 4        ; 40           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][16] (inverted)   ;
; gpio[17]       ; Y11   ; 4        ; 36           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][17] (inverted)   ;
; gpio[18]       ; AB11  ; 4        ; 38           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][18] (inverted)   ;
; gpio[19]       ; W11   ; 4        ; 36           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][19] (inverted)   ;
; gpio[1]        ; W10   ; 3        ; 24           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][1] (inverted)    ;
; gpio[20]       ; AB10  ; 4        ; 38           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][20] (inverted)   ;
; gpio[21]       ; AA10  ; 3        ; 34           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][21] (inverted)   ;
; gpio[22]       ; AA9   ; 3        ; 34           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][22] (inverted)   ;
; gpio[23]       ; Y8    ; 3        ; 20           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][23] (inverted)   ;
; gpio[24]       ; AA8   ; 3        ; 31           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][24] (inverted)   ;
; gpio[25]       ; Y7    ; 3        ; 20           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][25] (inverted)   ;
; gpio[26]       ; AA7   ; 3        ; 29           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][26] (inverted)   ;
; gpio[27]       ; Y6    ; 3        ; 20           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][27] (inverted)   ;
; gpio[28]       ; AA6   ; 3        ; 29           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][28] (inverted)   ;
; gpio[29]       ; Y5    ; 3        ; 18           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][29] (inverted)   ;
; gpio[2]        ; V9    ; 3        ; 31           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][2] (inverted)    ;
; gpio[30]       ; AA5   ; 3        ; 26           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][30] (inverted)   ;
; gpio[31]       ; Y4    ; 3        ; 24           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][31] (inverted)   ;
; gpio[32]       ; AB3   ; 3        ; 22           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                  ;
; gpio[33]       ; Y3    ; 3        ; 24           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                  ;
; gpio[34]       ; AB2   ; 3        ; 22           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                  ;
; gpio[35]       ; AA2   ; 3        ; 18           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                  ;
; gpio[3]        ; W9    ; 3        ; 22           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][3] (inverted)    ;
; gpio[4]        ; V8    ; 3        ; 20           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][4] (inverted)    ;
; gpio[5]        ; W8    ; 3        ; 24           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][5] (inverted)    ;
; gpio[6]        ; V7    ; 3        ; 20           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][6] (inverted)    ;
; gpio[7]        ; W7    ; 3        ; 24           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][7] (inverted)    ;
; gpio[8]        ; W6    ; 3        ; 16           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][8] (inverted)    ;
; gpio[9]        ; V5    ; 3        ; 14           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][9] (inverted)    ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 3.3V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 3.3V          ; --           ;
; 2        ; 11 / 36 ( 31 % ) ; 3.3V          ; --           ;
; 3        ; 36 / 48 ( 75 % ) ; 3.3V          ; --           ;
; 4        ; 20 / 48 ( 42 % ) ; 3.3V          ; --           ;
; 5        ; 30 / 40 ( 75 % ) ; 3.3V          ; --           ;
; 6        ; 40 / 60 ( 67 % ) ; 3.3V          ; --           ;
; 7        ; 40 / 52 ( 77 % ) ; 3.3V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; key[1]                                         ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 447        ; 7        ; ledr[0]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; ledr[1]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; ledr[2]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; ledr[8]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 435        ; 7        ; sw[4]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; sw[6]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 425        ; 7        ; sw[7]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; hex1[7]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 407        ; 7        ; hex1[4]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; hex1[5]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; hex2[7]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 401        ; 7        ; hex2[1]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 371        ; 6        ; hex2[3]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; vga_r[0]                                       ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA2      ; 135        ; 3        ; gpio[35]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; gpio[30]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 156        ; 3        ; gpio[28]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 158        ; 3        ; gpio[26]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 165        ; 3        ; gpio[24]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 169        ; 3        ; gpio[22]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 170        ; 3        ; gpio[21]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 180        ; 4        ; arduino_io[6]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 182        ; 4        ; arduino_io[7]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; gpio[12]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 205        ; 4        ; gpio[11]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; arduino_io[9]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; arduino_io[11]                                 ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 227        ; 4        ; arduino_io[15]                                 ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 245        ; 5        ; dram_dq[3]                                     ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 247        ; 5        ; dram_dq[2]                                     ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; gpio[34]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB3      ; 147        ; 3        ; gpio[32]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; arduino_io[0]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 161        ; 3        ; arduino_io[1]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 163        ; 3        ; arduino_io[2]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 167        ; 3        ; arduino_io[3]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 171        ; 3        ; arduino_io[4]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 177        ; 4        ; gpio[20]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 179        ; 4        ; gpio[18]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 181        ; 4        ; gpio[16]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 183        ; 4        ; gpio[15]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; arduino_io[8]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; arduino_io[10]                                 ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 215        ; 4        ; arduino_io[13]                                 ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 225        ; 4        ; arduino_io[14]                                 ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; key[2]                                         ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; ledr[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; ledr[9]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 441        ; 7        ; sw[5]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; sw[8]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; hex1[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; hex1[6]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; hex2[2]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 369        ; 6        ; hex2[0]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 367        ; 6        ; hex2[4]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 365        ; 6        ; hex2[6]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; sw[0]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; sw[1]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; sw[3]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; ledr[5]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; hex0[0]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; hex0[2]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; hex0[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; hex0[6]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; hex1[0]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; hex3[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 357        ; 6        ; hex3[4]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; hex2[5]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; sw[2]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; ledr[4]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; ledr[7]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; hex0[7]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; hex0[5]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; hex1[1]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; hex3[5]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; hex3[7]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; ledr[6]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; hex0[1]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; hex0[4]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; hex3[6]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 387        ; 6        ; hex1[2]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; hex4[2]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 355        ; 6        ; hex4[1]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 335        ; 6        ; hex3[2]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 333        ; 6        ; hex3[1]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; sw[9]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; hex4[7]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ; 354        ; 6        ; hex4[0]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ; 353        ; 6        ; hex4[5]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 342        ; 6        ; hex4[6]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 340        ; 6        ; hex3[0]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 331        ; 6        ; dram_dq[15]                                    ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; dram_dq[14]                                    ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G20      ; 328        ; 6        ; dram_dq[13]                                    ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; dram_dq[12]                                    ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; hex4[4]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; dram_dq[10]                                    ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 321        ; 6        ; dram_dq[11]                                    ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; hex4[3]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; hex5[0]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 327        ; 6        ; dram_dqm[1]                                    ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 325        ; 6        ; dram_dq[9]                                     ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; hex5[1]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; dram_clk                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; hex5[2]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 349        ; 6        ; hex5[7]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; hex5[4]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; vga_vs                                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 75         ; 2        ; vga_b[3]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 73         ; 2        ; vga_hs                                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; max10_clk2_50                                  ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; hex5[3]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 338        ; 6        ; hex5[5]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 339        ; 6        ; hex5[6]                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; dram_cke                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 85         ; 2        ; vga_b[0]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; vga_b[2]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; max10_clk1_50                                  ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; dram_addr[8]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ; 309        ; 5        ; dram_addr[9]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P20      ; 311        ; 5        ; dram_addr[11]                                  ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P21      ; 305        ; 5        ; dram_dq[8]                                     ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; vga_g[3]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 123        ; 2        ; vga_g[2]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; dram_addr[7]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; dram_addr[12]                                  ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; vga_b[1]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 83         ; 2        ; vga_g[1]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; dram_addr[5]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 296        ; 5        ; dram_addr[6]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 297        ; 5        ; dram_addr[10]                                  ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 293        ; 5        ; dram_ba[0]                                     ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 295        ; 5        ; dram_ba[1]                                     ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; dram_addr[0]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U18      ; 244        ; 5        ; dram_addr[3]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 282        ; 5        ; dram_addr[4]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 290        ; 5        ; dram_cs_n                                      ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 300        ; 5        ; dram_cas_n                                     ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 302        ; 5        ; dram_ras_n                                     ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 91         ; 2        ; vga_r[1]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; gpio[9]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; gpio[6]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 138        ; 3        ; gpio[4]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 160        ; 3        ; gpio[2]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 162        ; 3        ; gpio[0]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; dram_addr[2]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; dram_we_n                                      ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 289        ; 5        ; dram_dq[7]                                     ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 291        ; 5        ; dram_dqm[0]                                    ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 2        ; vga_g[0]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; gpio[10]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W6       ; 126        ; 3        ; gpio[8]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 148        ; 3        ; gpio[7]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 150        ; 3        ; gpio[5]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 144        ; 3        ; gpio[3]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ; 146        ; 3        ; gpio[1]                                        ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 173        ; 4        ; gpio[19]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 193        ; 4        ; gpio[14]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ; 195        ; 4        ; gpio[13]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; dram_addr[1]                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W20      ; 286        ; 5        ; dram_dq[6]                                     ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; dram_dq[5]                                     ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 129        ; 3        ; vga_r[3]                                       ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y2       ; 131        ; 3        ; vga_r[2]                                       ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y3       ; 149        ; 3        ; gpio[33]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y4       ; 151        ; 3        ; gpio[31]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y5       ; 137        ; 3        ; gpio[29]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 139        ; 3        ; gpio[27]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 141        ; 3        ; gpio[25]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 143        ; 3        ; gpio[23]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; arduino_io[5]                                  ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 175        ; 4        ; gpio[17]                                       ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; arduino_io[12]                                 ; bidir  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ; 285        ; 5        ; dram_dq[1]                                     ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y21      ; 287        ; 5        ; dram_dq[0]                                     ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 281        ; 5        ; dram_dq[4]                                     ; bidir  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                       ;
+-------------------------------+-------------------------------------------------------------------------------------------------------------------+
; Name                          ; clk_50M_25M_250M_75M:\G_75M_clk:clkgen_75|altpll:altpll_component|clk_50M_25M_250M_75M_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; \G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1                                                         ;
; PLL mode                      ; Normal                                                                                                            ;
; Compensate clock              ; clock0                                                                                                            ;
; Compensated input/output pins ; --                                                                                                                ;
; Switchover type               ; Auto                                                                                                              ;
; Input frequency 0             ; 50.0 MHz                                                                                                          ;
; Input frequency 1             ; 50.0 MHz                                                                                                          ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                          ;
; Nominal VCO frequency         ; 600.0 MHz                                                                                                         ;
; VCO post scale K counter      ; 2                                                                                                                 ;
; VCO frequency control         ; Auto                                                                                                              ;
; VCO phase shift step          ; 208 ps                                                                                                            ;
; VCO multiply                  ; --                                                                                                                ;
; VCO divide                    ; --                                                                                                                ;
; Freq min lock                 ; 25.0 MHz                                                                                                          ;
; Freq max lock                 ; 54.18 MHz                                                                                                         ;
; M VCO Tap                     ; 0                                                                                                                 ;
; M Initial                     ; 1                                                                                                                 ;
; M value                       ; 12                                                                                                                ;
; N value                       ; 1                                                                                                                 ;
; Charge pump current           ; setting 1                                                                                                         ;
; Loop filter resistance        ; setting 27                                                                                                        ;
; Loop filter capacitance       ; setting 0                                                                                                         ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                                ;
; Bandwidth type                ; Medium                                                                                                            ;
; Real time reconfigurable      ; Off                                                                                                               ;
; Scan chain MIF file           ; --                                                                                                                ;
; Preserve PLL counter order    ; Off                                                                                                               ;
; PLL location                  ; PLL_1                                                                                                             ;
; Inclk0 signal                 ; max10_clk1_50                                                                                                     ;
; Inclk1 signal                 ; max10_clk2_50                                                                                                     ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                     ;
; Inclk1 signal type            ; Global Clock                                                                                                      ;
+-------------------------------+-------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------------------+
; Name                                                                                                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------------------+
; clk_50M_25M_250M_75M:\G_75M_clk:clkgen_75|altpll:altpll_component|clk_50M_25M_250M_75M_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 1.88 (208 ps)    ; 50/50      ; C0      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; \G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[0] ;
; clk_50M_25M_250M_75M:\G_75M_clk:clkgen_75|altpll:altpll_component|clk_50M_25M_250M_75M_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 3    ; 2   ; 75.0 MHz         ; 0 (0 ps)    ; 5.62 (208 ps)    ; 50/50      ; C1      ; 8             ; 4/4 Even   ; --            ; 1       ; 0       ; \G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[2] ;
+-------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------------------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+----------------+-----------------------------+
; Pin Name       ; Reason                      ;
+----------------+-----------------------------+
; ledr[0]        ; Missing drive strength      ;
; ledr[1]        ; Missing drive strength      ;
; ledr[2]        ; Missing drive strength      ;
; ledr[3]        ; Missing drive strength      ;
; ledr[4]        ; Missing drive strength      ;
; ledr[5]        ; Missing drive strength      ;
; ledr[6]        ; Missing drive strength      ;
; ledr[7]        ; Missing drive strength      ;
; ledr[8]        ; Missing drive strength      ;
; ledr[9]        ; Missing drive strength      ;
; hex0[0]        ; Missing drive strength      ;
; hex0[1]        ; Missing drive strength      ;
; hex0[2]        ; Missing drive strength      ;
; hex0[3]        ; Missing drive strength      ;
; hex0[4]        ; Missing drive strength      ;
; hex0[5]        ; Missing drive strength      ;
; hex0[6]        ; Missing drive strength      ;
; hex0[7]        ; Missing drive strength      ;
; hex1[0]        ; Missing drive strength      ;
; hex1[1]        ; Missing drive strength      ;
; hex1[2]        ; Missing drive strength      ;
; hex1[3]        ; Missing drive strength      ;
; hex1[4]        ; Missing drive strength      ;
; hex1[5]        ; Missing drive strength      ;
; hex1[6]        ; Missing drive strength      ;
; hex1[7]        ; Missing drive strength      ;
; hex2[0]        ; Missing drive strength      ;
; hex2[1]        ; Missing drive strength      ;
; hex2[2]        ; Missing drive strength      ;
; hex2[3]        ; Missing drive strength      ;
; hex2[4]        ; Missing drive strength      ;
; hex2[5]        ; Missing drive strength      ;
; hex2[6]        ; Missing drive strength      ;
; hex2[7]        ; Missing drive strength      ;
; hex3[0]        ; Missing drive strength      ;
; hex3[1]        ; Missing drive strength      ;
; hex3[2]        ; Missing drive strength      ;
; hex3[3]        ; Missing drive strength      ;
; hex3[4]        ; Missing drive strength      ;
; hex3[5]        ; Missing drive strength      ;
; hex3[6]        ; Missing drive strength      ;
; hex3[7]        ; Missing drive strength      ;
; hex4[0]        ; Missing drive strength      ;
; hex4[1]        ; Missing drive strength      ;
; hex4[2]        ; Missing drive strength      ;
; hex4[3]        ; Missing drive strength      ;
; hex4[4]        ; Missing drive strength      ;
; hex4[5]        ; Missing drive strength      ;
; hex4[6]        ; Missing drive strength      ;
; hex4[7]        ; Missing drive strength      ;
; hex5[0]        ; Missing drive strength      ;
; hex5[1]        ; Missing drive strength      ;
; hex5[2]        ; Missing drive strength      ;
; hex5[3]        ; Missing drive strength      ;
; hex5[4]        ; Missing drive strength      ;
; hex5[5]        ; Missing drive strength      ;
; hex5[6]        ; Missing drive strength      ;
; hex5[7]        ; Missing drive strength      ;
; vga_hs         ; Missing drive strength      ;
; vga_vs         ; Missing drive strength      ;
; vga_r[0]       ; Missing drive strength      ;
; vga_r[1]       ; Missing drive strength      ;
; vga_r[2]       ; Missing drive strength      ;
; vga_r[3]       ; Missing drive strength      ;
; vga_g[0]       ; Missing drive strength      ;
; vga_g[1]       ; Missing drive strength      ;
; vga_g[2]       ; Missing drive strength      ;
; vga_g[3]       ; Missing drive strength      ;
; vga_b[0]       ; Missing drive strength      ;
; vga_b[1]       ; Missing drive strength      ;
; vga_b[2]       ; Missing drive strength      ;
; vga_b[3]       ; Missing drive strength      ;
; dram_addr[0]   ; Missing drive strength      ;
; dram_addr[1]   ; Missing drive strength      ;
; dram_addr[2]   ; Missing drive strength      ;
; dram_addr[3]   ; Missing drive strength      ;
; dram_addr[4]   ; Missing drive strength      ;
; dram_addr[5]   ; Missing drive strength      ;
; dram_addr[6]   ; Missing drive strength      ;
; dram_addr[7]   ; Missing drive strength      ;
; dram_addr[8]   ; Missing drive strength      ;
; dram_addr[9]   ; Missing drive strength      ;
; dram_addr[10]  ; Missing drive strength      ;
; dram_addr[11]  ; Missing drive strength      ;
; dram_addr[12]  ; Missing drive strength      ;
; dram_ba[0]     ; Missing drive strength      ;
; dram_ba[1]     ; Missing drive strength      ;
; dram_dqm[0]    ; Missing drive strength      ;
; dram_dqm[1]    ; Missing drive strength      ;
; dram_ras_n     ; Missing drive strength      ;
; dram_cas_n     ; Missing drive strength      ;
; dram_cke       ; Missing drive strength      ;
; dram_clk       ; Missing drive strength      ;
; dram_we_n      ; Missing drive strength      ;
; dram_cs_n      ; Missing drive strength      ;
; arduino_io[0]  ; Missing drive strength      ;
; arduino_io[1]  ; Missing drive strength      ;
; arduino_io[2]  ; Missing drive strength      ;
; arduino_io[3]  ; Missing drive strength      ;
; arduino_io[4]  ; Missing drive strength      ;
; arduino_io[5]  ; Missing drive strength      ;
; arduino_io[6]  ; Missing drive strength      ;
; arduino_io[7]  ; Missing drive strength      ;
; arduino_io[8]  ; Missing drive strength      ;
; arduino_io[9]  ; Missing drive strength      ;
; arduino_io[12] ; Missing drive strength      ;
; arduino_io[13] ; Missing drive strength      ;
; arduino_io[14] ; Missing drive strength      ;
; arduino_io[15] ; Missing drive strength      ;
; arduino_io[10] ; Missing drive strength      ;
; arduino_io[11] ; Missing drive strength      ;
; gpio[0]        ; Missing drive strength      ;
; gpio[1]        ; Missing drive strength      ;
; gpio[2]        ; Missing drive strength      ;
; gpio[3]        ; Missing drive strength      ;
; gpio[4]        ; Missing drive strength      ;
; gpio[5]        ; Missing drive strength      ;
; gpio[6]        ; Missing drive strength      ;
; gpio[7]        ; Missing drive strength      ;
; gpio[8]        ; Missing drive strength      ;
; gpio[9]        ; Missing drive strength      ;
; gpio[10]       ; Missing drive strength      ;
; gpio[11]       ; Missing drive strength      ;
; gpio[12]       ; Missing drive strength      ;
; gpio[13]       ; Missing drive strength      ;
; gpio[14]       ; Missing drive strength      ;
; gpio[15]       ; Missing drive strength      ;
; gpio[16]       ; Missing drive strength      ;
; gpio[17]       ; Missing drive strength      ;
; gpio[18]       ; Missing drive strength      ;
; gpio[19]       ; Missing drive strength      ;
; gpio[20]       ; Missing drive strength      ;
; gpio[21]       ; Missing drive strength      ;
; gpio[22]       ; Missing drive strength      ;
; gpio[23]       ; Missing drive strength      ;
; gpio[24]       ; Missing drive strength      ;
; gpio[25]       ; Missing drive strength      ;
; gpio[26]       ; Missing drive strength      ;
; gpio[27]       ; Missing drive strength      ;
; gpio[28]       ; Missing drive strength      ;
; gpio[29]       ; Missing drive strength      ;
; gpio[30]       ; Missing drive strength      ;
; gpio[31]       ; Missing drive strength      ;
; gpio[32]       ; Missing drive strength      ;
; gpio[33]       ; Missing drive strength      ;
; gpio[34]       ; Missing drive strength      ;
; gpio[35]       ; Missing drive strength      ;
; dram_dq[0]     ; Missing drive strength      ;
; dram_dq[1]     ; Missing drive strength      ;
; dram_dq[2]     ; Missing drive strength      ;
; dram_dq[3]     ; Missing drive strength      ;
; dram_dq[4]     ; Missing drive strength      ;
; dram_dq[5]     ; Missing drive strength      ;
; dram_dq[6]     ; Missing drive strength      ;
; dram_dq[7]     ; Missing drive strength      ;
; dram_dq[8]     ; Missing drive strength      ;
; dram_dq[9]     ; Missing drive strength      ;
; dram_dq[10]    ; Missing drive strength      ;
; dram_dq[11]    ; Missing drive strength      ;
; dram_dq[12]    ; Missing drive strength      ;
; dram_dq[13]    ; Missing drive strength      ;
; dram_dq[14]    ; Missing drive strength      ;
; dram_dq[15]    ; Missing drive strength      ;
; key[2]         ; Missing location assignment ;
+----------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; Compilation Hierarchy Node                                              ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                           ; Entity Name                 ; Library Name ;
+-------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
; |de10lite_xram_sdram                                                    ; 29034 (1)     ; 14337 (0)                 ; 0 (0)         ; 643072      ; 79   ; 1          ; 79           ; 1       ; 39        ; 177  ; 0            ; 14697 (1)    ; 3522 (0)          ; 10815 (0)        ; 0          ; |de10lite_xram_sdram                                                                                                                                                                                          ; de10lite_xram_sdram         ; work         ;
;    |clk_50M_25M_250M_75M:\G_75M_clk:clkgen_75|                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|clk_50M_25M_250M_75M:\G_75M_clk:clkgen_75                                                                                                                                                ; clk_50M_25M_250M_75M        ; work         ;
;       |altpll:altpll_component|                                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|clk_50M_25M_250M_75M:\G_75M_clk:clkgen_75|altpll:altpll_component                                                                                                                        ; altpll                      ; work         ;
;          |clk_50M_25M_250M_75M_altpll:auto_generated|                   ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|clk_50M_25M_250M_75M:\G_75M_clk:clkgen_75|altpll:altpll_component|clk_50M_25M_250M_75M_altpll:auto_generated                                                                             ; clk_50M_25M_250M_75M_altpll ; work         ;
;    |glue_xram:glue_xram|                                                ; 29033 (294)   ; 14337 (70)                ; 0 (0)         ; 643072      ; 79   ; 0          ; 79           ; 1       ; 39        ; 0    ; 0            ; 14696 (229)  ; 3522 (29)         ; 10815 (226)      ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram                                                                                                                                                                      ; glue_xram                   ; work         ;
;       |bram:\G_bram:bram|                                               ; 15873 (15873) ; 8744 (8744)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7128 (7128)  ; 2013 (2013)       ; 6732 (6732)      ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|bram:\G_bram:bram                                                                                                                                                    ; bram                        ; work         ;
;       |cache:pipeline|                                                  ; 3864 (185)    ; 2299 (101)                ; 0 (0)         ; 102400      ; 13   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1561 (80)    ; 869 (30)          ; 1434 (86)        ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline                                                                                                                                                       ; cache                       ; work         ;
;          |altsyncram:M_d_bram_rtl_0|                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 41984       ; 5    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0                                                                                                                             ; altsyncram                  ; work         ;
;             |altsyncram_6jc1:auto_generated|                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 41984       ; 5    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated                                                                                              ; altsyncram_6jc1             ; work         ;
;          |bram_true2p_1clk:\G_icache_4k:i_block_iter:0:i_dp_bram|       ; 19 (19)       ; 19 (19)                   ; 0 (0)         ; 18432       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 18 (18)          ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|bram_true2p_1clk:\G_icache_4k:i_block_iter:0:i_dp_bram                                                                                                ; bram_true2p_1clk            ; work         ;
;             |altsyncram:ram_rtl_0|                                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 18432       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|bram_true2p_1clk:\G_icache_4k:i_block_iter:0:i_dp_bram|altsyncram:ram_rtl_0                                                                           ; altsyncram                  ; work         ;
;                |altsyncram_g0c1:auto_generated|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 18432       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|bram_true2p_1clk:\G_icache_4k:i_block_iter:0:i_dp_bram|altsyncram:ram_rtl_0|altsyncram_g0c1:auto_generated                                            ; altsyncram_g0c1             ; work         ;
;          |bram_true2p_1clk:\G_icache_4k:i_block_iter:1:i_dp_bram|       ; 19 (19)       ; 19 (19)                   ; 0 (0)         ; 18432       ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 18 (18)          ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|bram_true2p_1clk:\G_icache_4k:i_block_iter:1:i_dp_bram                                                                                                ; bram_true2p_1clk            ; work         ;
;             |altsyncram:ram_rtl_0|                                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 18432       ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|bram_true2p_1clk:\G_icache_4k:i_block_iter:1:i_dp_bram|altsyncram:ram_rtl_0                                                                           ; altsyncram                  ; work         ;
;                |altsyncram_g0c1:auto_generated|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 18432       ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|bram_true2p_1clk:\G_icache_4k:i_block_iter:1:i_dp_bram|altsyncram:ram_rtl_0|altsyncram_g0c1:auto_generated                                            ; altsyncram_g0c1             ; work         ;
;          |bram_true2p_1clk:\G_icache_4k:tag_dp_bram|                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|bram_true2p_1clk:\G_icache_4k:tag_dp_bram                                                                                                             ; bram_true2p_1clk            ; work         ;
;             |altsyncram:ram_rtl_0|                                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|bram_true2p_1clk:\G_icache_4k:tag_dp_bram|altsyncram:ram_rtl_0                                                                                        ; altsyncram                  ; work         ;
;                |altsyncram_apl1:auto_generated|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 6144        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|bram_true2p_1clk:\G_icache_4k:tag_dp_bram|altsyncram:ram_rtl_0|altsyncram_apl1:auto_generated                                                         ; altsyncram_apl1             ; work         ;
;          |pipeline:pipeline|                                            ; 3644 (1769)   ; 2160 (931)                ; 0 (0)         ; 17408       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1481 (864)   ; 837 (303)         ; 1326 (570)       ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|pipeline:pipeline                                                                                                                                     ; pipeline                    ; work         ;
;             |alu:alu|                                                   ; 69 (69)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 32 (32)          ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|alu:alu                                                                                                                             ; alu                         ; work         ;
;             |bptrace:\G_bp_scoretable:bptrace|                          ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|bptrace:\G_bp_scoretable:bptrace                                                                                                    ; bptrace                     ; work         ;
;                |altsyncram:bptrace_rtl_0|                               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|bptrace:\G_bp_scoretable:bptrace|altsyncram:bptrace_rtl_0                                                                           ; altsyncram                  ; work         ;
;                   |altsyncram_gad1:auto_generated|                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|bptrace:\G_bp_scoretable:bptrace|altsyncram:bptrace_rtl_0|altsyncram_gad1:auto_generated                                            ; altsyncram_gad1             ; work         ;
;             |idecode_mi32:\G_idecode_mi32:idecode|                      ; 54 (54)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 16 (16)          ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|idecode_mi32:\G_idecode_mi32:idecode                                                                                                ; idecode_mi32                ; work         ;
;             |loadalign:\G_pipelined_load_aligner:loadalign|             ; 11 (11)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|loadalign:\G_pipelined_load_aligner:loadalign                                                                                       ; loadalign                   ; work         ;
;             |mul:multiplier|                                            ; 309 (244)     ; 162 (162)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 146 (82)     ; 1 (1)             ; 162 (97)         ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|mul:multiplier                                                                                                                      ; mul                         ; work         ;
;                |lpm_add_sub:Add1|                                       ; 129 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 65 (0)           ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|mul:multiplier|lpm_add_sub:Add1                                                                                                     ; lpm_add_sub                 ; work         ;
;                   |add_sub_kai:auto_generated|                          ; 129 (129)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 65 (65)          ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|mul:multiplier|lpm_add_sub:Add1|add_sub_kai:auto_generated                                                                          ; add_sub_kai                 ; work         ;
;             |reg1w2r:regfile|                                           ; 1267 (1267)   ; 1067 (1067)               ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 200 (200)    ; 533 (533)         ; 534 (534)        ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile                                                                                                                     ; reg1w2r                     ; work         ;
;                |altsyncram:R1_rtl_0|                                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|altsyncram:R1_rtl_0                                                                                                 ; altsyncram                  ; work         ;
;                   |altsyncram_j6d1:auto_generated|                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|altsyncram:R1_rtl_0|altsyncram_j6d1:auto_generated                                                                  ; altsyncram_j6d1             ; work         ;
;             |shift:shift|                                               ; 206 (206)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 187 (187)    ; 0 (0)             ; 19 (19)          ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|shift:shift                                                                                                                         ; shift                       ; work         ;
;       |compositing2_fifo:\G_vgahdmi:G_vgabit_c2:comp_fifo|              ; 313 (313)     ; 174 (174)                 ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 133 (133)    ; 20 (20)           ; 160 (160)        ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|compositing2_fifo:\G_vgahdmi:G_vgabit_c2:comp_fifo                                                                                                                   ; compositing2_fifo           ; work         ;
;          |bram_true2p_2clk:linememory|                                  ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|compositing2_fifo:\G_vgahdmi:G_vgabit_c2:comp_fifo|bram_true2p_2clk:linememory                                                                                       ; bram_true2p_2clk            ; work         ;
;             |altsyncram:ram_rtl_0|                                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|compositing2_fifo:\G_vgahdmi:G_vgabit_c2:comp_fifo|bram_true2p_2clk:linememory|altsyncram:ram_rtl_0                                                                  ; altsyncram                  ; work         ;
;                |altsyncram_u9u1:auto_generated|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|compositing2_fifo:\G_vgahdmi:G_vgabit_c2:comp_fifo|bram_true2p_2clk:linememory|altsyncram:ram_rtl_0|altsyncram_u9u1:auto_generated                                   ; altsyncram_u9u1             ; work         ;
;       |f32c_vector_dma:\G_vector:G_vector_xram:I_xram_vector_dma|       ; 360 (360)     ; 254 (254)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (93)      ; 79 (79)           ; 188 (188)        ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|f32c_vector_dma:\G_vector:G_vector_xram:I_xram_vector_dma                                                                                                            ; f32c_vector_dma             ; work         ;
;       |gpio:\G_gpio:0:gpio_inst|                                        ; 465 (465)     ; 256 (256)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 206 (206)    ; 69 (69)           ; 190 (190)        ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst                                                                                                                                             ; gpio                        ; work         ;
;       |sdram:\G_sdram16:sdram16|                                        ; 346 (346)     ; 196 (196)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 147 (147)    ; 54 (54)           ; 145 (145)        ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|sdram:\G_sdram16:sdram16                                                                                                                                             ; sdram                       ; work         ;
;       |sio:\G_sio:0:G_rs232_sio:rs232_sio_instance|                     ; 151 (151)     ; 102 (102)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 11 (11)           ; 91 (91)          ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|sio:\G_sio:0:G_rs232_sio:rs232_sio_instance                                                                                                                          ; sio                         ; work         ;
;       |spi:\G_spi:0:spi_instance|                                       ; 12 (12)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 5 (5)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|spi:\G_spi:0:spi_instance                                                                                                                                            ; spi                         ; work         ;
;       |spi:\G_spi:1:spi_instance|                                       ; 13 (13)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 5 (5)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|spi:\G_spi:1:spi_instance                                                                                                                                            ; spi                         ; work         ;
;       |timer:\G_timer:timer|                                            ; 455 (455)     ; 320 (320)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (127)    ; 117 (117)         ; 211 (211)        ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|timer:\G_timer:timer                                                                                                                                                 ; timer                       ; work         ;
;       |vector:\G_vector:vector|                                         ; 6864 (4605)   ; 1870 (978)                ; 0 (0)         ; 524288      ; 64   ; 0          ; 79           ; 1       ; 39        ; 0    ; 0            ; 4969 (3602)  ; 260 (52)          ; 1635 (1024)      ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector                                                                                                                                              ; vector                      ; work         ;
;          |FPmul:\G_fpu_multiply:I_fpu_multiply|                         ; 245 (0)       ; 131 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 7            ; 1       ; 3         ; 0    ; 0            ; 113 (0)      ; 11 (0)            ; 121 (0)          ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply                                                                                                         ; FPmul                       ; work         ;
;             |FPmul_stage1:I1|                                           ; 56 (28)       ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (8)       ; 2 (2)             ; 19 (18)          ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1                                                                                         ; FPmul_stage1                ; work         ;
;                |UnpackFP:I0|                                            ; 14 (14)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|UnpackFP:I0                                                                             ; UnpackFP                    ; work         ;
;                |UnpackFP:I1|                                            ; 14 (14)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 1 (1)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage1:I1|UnpackFP:I1                                                                             ; UnpackFP                    ; work         ;
;             |FPmul_stage2:I2|                                           ; 73 (48)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 7            ; 1       ; 3         ; 0    ; 0            ; 29 (4)       ; 4 (4)             ; 40 (40)          ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2                                                                                         ; FPmul_stage2                ; work         ;
;                |lpm_mult:Mult0|                                         ; 25 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 7            ; 1       ; 3         ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0                                                                          ; lpm_mult                    ; work         ;
;                   |mult_1os:auto_generated|                             ; 25 (25)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 7            ; 1       ; 3         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated                                                  ; mult_1os                    ; work         ;
;             |FPmul_stage3:I3|                                           ; 63 (39)       ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 3 (3)             ; 36 (36)          ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage3:I3                                                                                         ; FPmul_stage3                ; work         ;
;                |FPnormalize:I9|                                         ; 24 (24)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage3:I3|FPnormalize:I9                                                                          ; FPnormalize                 ; work         ;
;             |FPmul_stage4:I4|                                           ; 59 (49)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (15)      ; 2 (2)             ; 32 (2)           ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage4:I4                                                                                         ; FPmul_stage4                ; work         ;
;                |FPnormalize:I1|                                         ; 8 (8)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage4:I4|FPnormalize:I1                                                                          ; FPnormalize                 ; work         ;
;                |PackFP:I3|                                              ; 32 (32)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 30 (30)          ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage4:I4|PackFP:I3                                                                               ; PackFP                      ; work         ;
;          |add_sub_emiraga:\G_fpu_addsub_emiraga:I_fpu_addsub_emiraga|   ; 1067 (0)      ; 255 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 812 (0)      ; 52 (0)            ; 203 (0)          ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|add_sub_emiraga:\G_fpu_addsub_emiraga:I_fpu_addsub_emiraga                                                                                   ; add_sub_emiraga             ; work         ;
;             |ieee_adder:ieee_adder_inst|                                ; 1067 (244)    ; 255 (255)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 812 (17)     ; 52 (52)           ; 203 (58)         ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|add_sub_emiraga:\G_fpu_addsub_emiraga:I_fpu_addsub_emiraga|ieee_adder:ieee_adder_inst                                                        ; ieee_adder                  ; work         ;
;                |ieee_adder_bigger_exp:S02_ieee_adder_bigger_exp|        ; 8 (8)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|add_sub_emiraga:\G_fpu_addsub_emiraga:I_fpu_addsub_emiraga|ieee_adder:ieee_adder_inst|ieee_adder_bigger_exp:S02_ieee_adder_bigger_exp        ; ieee_adder_bigger_exp       ; work         ;
;                |ieee_adder_compare:S01_ieee_adder_compare|              ; 32 (32)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 2 (2)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|add_sub_emiraga:\G_fpu_addsub_emiraga:I_fpu_addsub_emiraga|ieee_adder:ieee_adder_inst|ieee_adder_compare:S01_ieee_adder_compare              ; ieee_adder_compare          ; work         ;
;                |ieee_adder_final:S04_ieee_adder_final|                  ; 85 (85)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 23 (23)          ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|add_sub_emiraga:\G_fpu_addsub_emiraga:I_fpu_addsub_emiraga|ieee_adder:ieee_adder_inst|ieee_adder_final:S04_ieee_adder_final                  ; ieee_adder_final            ; work         ;
;                |ieee_adder_normalize_sub:S03_ieee_adder_normalize_sub|  ; 304 (304)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 273 (273)    ; 0 (0)             ; 31 (31)          ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|add_sub_emiraga:\G_fpu_addsub_emiraga:I_fpu_addsub_emiraga|ieee_adder:ieee_adder_inst|ieee_adder_normalize_sub:S03_ieee_adder_normalize_sub  ; ieee_adder_normalize_sub    ; work         ;
;                |ieee_adder_opadd:S02_ieee_adder_opadd|                  ; 54 (54)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 26 (26)          ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|add_sub_emiraga:\G_fpu_addsub_emiraga:I_fpu_addsub_emiraga|ieee_adder:ieee_adder_inst|ieee_adder_opadd:S02_ieee_adder_opadd                  ; ieee_adder_opadd            ; work         ;
;                |ieee_adder_opsub:S02_ieee_adder_opsub|                  ; 39 (39)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 31 (31)          ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|add_sub_emiraga:\G_fpu_addsub_emiraga:I_fpu_addsub_emiraga|ieee_adder:ieee_adder_inst|ieee_adder_opsub:S02_ieee_adder_opsub                  ; ieee_adder_opsub            ; work         ;
;                |ieee_adder_prepare_input:S01_ieee_adder_prepare_inputA| ; 15 (15)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 4 (4)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|add_sub_emiraga:\G_fpu_addsub_emiraga:I_fpu_addsub_emiraga|ieee_adder:ieee_adder_inst|ieee_adder_prepare_input:S01_ieee_adder_prepare_inputA ; ieee_adder_prepare_input    ; work         ;
;                |ieee_adder_prepare_input:S01_ieee_adder_prepare_inputB| ; 16 (16)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 4 (4)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|add_sub_emiraga:\G_fpu_addsub_emiraga:I_fpu_addsub_emiraga|ieee_adder:ieee_adder_inst|ieee_adder_prepare_input:S01_ieee_adder_prepare_inputB ; ieee_adder_prepare_input    ; work         ;
;                |ieee_adder_round:S04_ieee_adder_round_add|              ; 46 (46)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 10 (10)          ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|add_sub_emiraga:\G_fpu_addsub_emiraga:I_fpu_addsub_emiraga|ieee_adder:ieee_adder_inst|ieee_adder_round:S04_ieee_adder_round_add              ; ieee_adder_round            ; work         ;
;                |ieee_adder_shift_signif:S02_ieee_adder_shift_signif|    ; 266 (266)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 262 (262)    ; 0 (0)             ; 4 (4)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|add_sub_emiraga:\G_fpu_addsub_emiraga:I_fpu_addsub_emiraga|ieee_adder:ieee_adder_inst|ieee_adder_shift_signif:S02_ieee_adder_shift_signif    ; ieee_adder_shift_signif     ; work         ;
;                |ieee_adder_swap_signif:S02_ieee_adder_swap_signif|      ; 75 (75)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 0 (0)             ; 2 (2)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|add_sub_emiraga:\G_fpu_addsub_emiraga:I_fpu_addsub_emiraga|ieee_adder:ieee_adder_inst|ieee_adder_swap_signif:S02_ieee_adder_swap_signif      ; ieee_adder_swap_signif      ; work         ;
;          |bram_true2p_1clk:\G_vector_registers:0:vector_bram|           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:0:vector_bram                                                                                           ; bram_true2p_1clk            ; work         ;
;             |altsyncram:ram_rtl_0|                                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:0:vector_bram|altsyncram:ram_rtl_0                                                                      ; altsyncram                  ; work         ;
;                |altsyncram_94u1:auto_generated|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:0:vector_bram|altsyncram:ram_rtl_0|altsyncram_94u1:auto_generated                                       ; altsyncram_94u1             ; work         ;
;          |bram_true2p_1clk:\G_vector_registers:1:vector_bram|           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:1:vector_bram                                                                                           ; bram_true2p_1clk            ; work         ;
;             |altsyncram:ram_rtl_0|                                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:1:vector_bram|altsyncram:ram_rtl_0                                                                      ; altsyncram                  ; work         ;
;                |altsyncram_94u1:auto_generated|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:1:vector_bram|altsyncram:ram_rtl_0|altsyncram_94u1:auto_generated                                       ; altsyncram_94u1             ; work         ;
;          |bram_true2p_1clk:\G_vector_registers:2:vector_bram|           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:2:vector_bram                                                                                           ; bram_true2p_1clk            ; work         ;
;             |altsyncram:ram_rtl_0|                                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:2:vector_bram|altsyncram:ram_rtl_0                                                                      ; altsyncram                  ; work         ;
;                |altsyncram_94u1:auto_generated|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:2:vector_bram|altsyncram:ram_rtl_0|altsyncram_94u1:auto_generated                                       ; altsyncram_94u1             ; work         ;
;          |bram_true2p_1clk:\G_vector_registers:3:vector_bram|           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:3:vector_bram                                                                                           ; bram_true2p_1clk            ; work         ;
;             |altsyncram:ram_rtl_0|                                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:3:vector_bram|altsyncram:ram_rtl_0                                                                      ; altsyncram                  ; work         ;
;                |altsyncram_94u1:auto_generated|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:3:vector_bram|altsyncram:ram_rtl_0|altsyncram_94u1:auto_generated                                       ; altsyncram_94u1             ; work         ;
;          |bram_true2p_1clk:\G_vector_registers:4:vector_bram|           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:4:vector_bram                                                                                           ; bram_true2p_1clk            ; work         ;
;             |altsyncram:ram_rtl_0|                                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:4:vector_bram|altsyncram:ram_rtl_0                                                                      ; altsyncram                  ; work         ;
;                |altsyncram_94u1:auto_generated|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:4:vector_bram|altsyncram:ram_rtl_0|altsyncram_94u1:auto_generated                                       ; altsyncram_94u1             ; work         ;
;          |bram_true2p_1clk:\G_vector_registers:5:vector_bram|           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:5:vector_bram                                                                                           ; bram_true2p_1clk            ; work         ;
;             |altsyncram:ram_rtl_0|                                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:5:vector_bram|altsyncram:ram_rtl_0                                                                      ; altsyncram                  ; work         ;
;                |altsyncram_94u1:auto_generated|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:5:vector_bram|altsyncram:ram_rtl_0|altsyncram_94u1:auto_generated                                       ; altsyncram_94u1             ; work         ;
;          |bram_true2p_1clk:\G_vector_registers:6:vector_bram|           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:6:vector_bram                                                                                           ; bram_true2p_1clk            ; work         ;
;             |altsyncram:ram_rtl_0|                                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:6:vector_bram|altsyncram:ram_rtl_0                                                                      ; altsyncram                  ; work         ;
;                |altsyncram_94u1:auto_generated|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:6:vector_bram|altsyncram:ram_rtl_0|altsyncram_94u1:auto_generated                                       ; altsyncram_94u1             ; work         ;
;          |bram_true2p_1clk:\G_vector_registers:7:vector_bram|           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:7:vector_bram                                                                                           ; bram_true2p_1clk            ; work         ;
;             |altsyncram:ram_rtl_0|                                      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:7:vector_bram|altsyncram:ram_rtl_0                                                                      ; altsyncram                  ; work         ;
;                |altsyncram_94u1:auto_generated|                         ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:7:vector_bram|altsyncram:ram_rtl_0|altsyncram_94u1:auto_generated                                       ; altsyncram_94u1             ; work         ;
;          |float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|          ; 948 (687)     ; 506 (506)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 72           ; 0       ; 36        ; 0    ; 0            ; 442 (196)    ; 145 (145)         ; 361 (346)        ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide                                                                                          ; float_divide_goldschmidt    ; work         ;
;             |lpm_mult:Mult0|                                            ; 29 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0                                                                           ; lpm_mult                    ; work         ;
;                |mult_6os:auto_generated|                                ; 29 (29)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated                                                   ; mult_6os                    ; work         ;
;             |lpm_mult:Mult1|                                            ; 29 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1                                                                           ; lpm_mult                    ; work         ;
;                |mult_6os:auto_generated|                                ; 29 (29)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated                                                   ; mult_6os                    ; work         ;
;             |lpm_mult:Mult2|                                            ; 29 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2                                                                           ; lpm_mult                    ; work         ;
;                |mult_6os:auto_generated|                                ; 29 (29)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated                                                   ; mult_6os                    ; work         ;
;             |lpm_mult:Mult3|                                            ; 29 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3                                                                           ; lpm_mult                    ; work         ;
;                |mult_6os:auto_generated|                                ; 29 (29)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated                                                   ; mult_6os                    ; work         ;
;             |lpm_mult:Mult4|                                            ; 29 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 1 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4                                                                           ; lpm_mult                    ; work         ;
;                |mult_6os:auto_generated|                                ; 29 (29)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 1 (1)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated                                                   ; mult_6os                    ; work         ;
;             |lpm_mult:Mult5|                                            ; 29 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5                                                                           ; lpm_mult                    ; work         ;
;                |mult_6os:auto_generated|                                ; 29 (29)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated                                                   ; mult_6os                    ; work         ;
;             |lpm_mult:Mult6|                                            ; 29 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 8 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6                                                                           ; lpm_mult                    ; work         ;
;                |mult_6os:auto_generated|                                ; 29 (29)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 8 (8)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated                                                   ; mult_6os                    ; work         ;
;             |lpm_mult:Mult7|                                            ; 29 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 3 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7                                                                           ; lpm_mult                    ; work         ;
;                |mult_6os:auto_generated|                                ; 29 (29)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 3 (3)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated                                                   ; mult_6os                    ; work         ;
;             |lpm_mult:Mult8|                                            ; 29 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 3 (0)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8                                                                           ; lpm_mult                    ; work         ;
;                |mult_6os:auto_generated|                                ; 29 (29)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 8            ; 0       ; 4         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 3 (3)            ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated                                                   ; mult_6os                    ; work         ;
;       |vga:\G_vgahdmi:vgabitmap|                                        ; 81 (81)       ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 1 (1)             ; 41 (41)          ; 0          ; |de10lite_xram_sdram|glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap                                                                                                                                             ; vga                         ; work         ;
+-------------------------------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; key[1]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; key[2]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ledr[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledr[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledr[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledr[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledr[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledr[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledr[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledr[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledr[8]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledr[9]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex0[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex1[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex2[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex3[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex4[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hex5[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_hs         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_vs         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_r[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_g[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_g[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_g[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_g[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_b[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_b[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_b[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_b[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dram_addr[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dram_addr[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dram_addr[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dram_addr[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dram_addr[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dram_addr[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dram_addr[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dram_addr[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dram_addr[8]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dram_addr[9]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dram_addr[10]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dram_addr[11]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dram_addr[12]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dram_ba[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dram_ba[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dram_dqm[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dram_dqm[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dram_ras_n     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dram_cas_n     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dram_cke       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dram_clk       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dram_we_n      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dram_cs_n      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; arduino_io[0]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; arduino_io[1]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; arduino_io[2]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; arduino_io[3]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; arduino_io[4]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; arduino_io[5]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; arduino_io[6]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; arduino_io[7]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; arduino_io[8]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; arduino_io[9]  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; arduino_io[12] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; arduino_io[13] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; arduino_io[14] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; arduino_io[15] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; arduino_io[10] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; arduino_io[11] ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; gpio[0]        ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; gpio[1]        ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; gpio[2]        ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; gpio[3]        ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; gpio[4]        ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; gpio[5]        ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; gpio[6]        ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; gpio[7]        ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; gpio[8]        ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; gpio[9]        ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; gpio[10]       ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; gpio[11]       ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; gpio[12]       ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; gpio[13]       ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; gpio[14]       ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; gpio[15]       ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; gpio[16]       ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; gpio[17]       ; Bidir    ; (6) 868 ps    ; (6) 868 ps    ; --                    ; --  ; --   ;
; gpio[18]       ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; gpio[19]       ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; gpio[20]       ; Bidir    ; (6) 868 ps    ; (6) 868 ps    ; --                    ; --  ; --   ;
; gpio[21]       ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; gpio[22]       ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; gpio[23]       ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; gpio[24]       ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; gpio[25]       ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; gpio[26]       ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; gpio[27]       ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; gpio[28]       ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; gpio[29]       ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; gpio[30]       ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; gpio[31]       ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; gpio[32]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[33]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[34]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; gpio[35]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; dram_dq[0]     ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dram_dq[1]     ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; dram_dq[2]     ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dram_dq[3]     ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; dram_dq[4]     ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dram_dq[5]     ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dram_dq[6]     ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dram_dq[7]     ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dram_dq[8]     ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; dram_dq[9]     ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dram_dq[10]    ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dram_dq[11]    ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dram_dq[12]    ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dram_dq[13]    ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; dram_dq[14]    ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; dram_dq[15]    ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; max10_clk1_50  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; max10_clk2_50  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sw[8]          ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; sw[3]          ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; sw[0]          ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; sw[4]          ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; sw[1]          ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; sw[9]          ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; sw[7]          ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; sw[6]          ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; sw[5]          ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; sw[2]          ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                    ;
+-------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                 ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------+-------------------+---------+
; key[1]                                                                              ;                   ;         ;
; key[2]                                                                              ;                   ;         ;
; arduino_io[0]                                                                       ;                   ;         ;
; arduino_io[1]                                                                       ;                   ;         ;
; arduino_io[2]                                                                       ;                   ;         ;
; arduino_io[3]                                                                       ;                   ;         ;
; arduino_io[4]                                                                       ;                   ;         ;
; arduino_io[5]                                                                       ;                   ;         ;
; arduino_io[6]                                                                       ;                   ;         ;
; arduino_io[7]                                                                       ;                   ;         ;
; arduino_io[8]                                                                       ;                   ;         ;
; arduino_io[9]                                                                       ;                   ;         ;
; arduino_io[12]                                                                      ;                   ;         ;
; arduino_io[13]                                                                      ;                   ;         ;
; arduino_io[14]                                                                      ;                   ;         ;
; arduino_io[15]                                                                      ;                   ;         ;
; arduino_io[10]                                                                      ;                   ;         ;
; arduino_io[11]                                                                      ;                   ;         ;
;      - glue_xram:glue_xram|sio:\G_sio:0:G_rs232_sio:rs232_sio_instance|R_rxd~feeder ; 0                 ; 6       ;
; gpio[0]                                                                             ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[0]~95                                     ; 0                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[0][1]~feeder  ; 0                 ; 6       ;
; gpio[1]                                                                             ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[1]~141                                    ; 0                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[1][1]         ; 0                 ; 6       ;
; gpio[2]                                                                             ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[2]~353                                    ; 1                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[2][1]         ; 1                 ; 6       ;
; gpio[3]                                                                             ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[3]~74                                     ; 1                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[3][1]~feeder  ; 1                 ; 6       ;
; gpio[4]                                                                             ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[4]~123                                    ; 1                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[4][1]         ; 1                 ; 6       ;
; gpio[5]                                                                             ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[5]~333                                    ; 0                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[5][1]~feeder  ; 0                 ; 6       ;
; gpio[6]                                                                             ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[6]~315                                    ; 1                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[6][1]~feeder  ; 1                 ; 6       ;
; gpio[7]                                                                             ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[7]~295                                    ; 0                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[7][1]~feeder  ; 0                 ; 6       ;
; gpio[8]                                                                             ;                   ;         ;
;      - glue_xram:glue_xram|Selector23~10                                            ; 0                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[8][1]~feeder  ; 0                 ; 6       ;
; gpio[9]                                                                             ;                   ;         ;
;      - glue_xram:glue_xram|Selector22~5                                             ; 1                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[9][1]~feeder  ; 1                 ; 6       ;
; gpio[10]                                                                            ;                   ;         ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|Mux53~0                         ; 1                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[10][1]        ; 1                 ; 6       ;
; gpio[11]                                                                            ;                   ;         ;
;      - glue_xram:glue_xram|Selector20~4                                             ; 0                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[11][1]~feeder ; 0                 ; 6       ;
; gpio[12]                                                                            ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[12]~274                                   ; 0                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[12][1]        ; 0                 ; 6       ;
; gpio[13]                                                                            ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[13]~265                                   ; 1                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[13][1]        ; 1                 ; 6       ;
; gpio[14]                                                                            ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[14]~256                                   ; 1                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[14][1]        ; 1                 ; 6       ;
; gpio[15]                                                                            ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[15]~248                                   ; 0                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[15][1]~feeder ; 0                 ; 6       ;
; gpio[16]                                                                            ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[16]~49                                    ; 0                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[16][1]~feeder ; 0                 ; 6       ;
; gpio[17]                                                                            ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[17]~239                                   ; 1                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[17][1]        ; 0                 ; 6       ;
; gpio[18]                                                                            ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[18]~230                                   ; 1                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[18][1]~feeder ; 1                 ; 6       ;
; gpio[19]                                                                            ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[19]~221                                   ; 0                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[19][1]        ; 0                 ; 6       ;
; gpio[20]                                                                            ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[20]~212                                   ; 1                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[20][1]~feeder ; 0                 ; 6       ;
; gpio[21]                                                                            ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[21]~203                                   ; 1                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[21][1]~feeder ; 1                 ; 6       ;
; gpio[22]                                                                            ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[22]~192                                   ; 0                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[22][1]        ; 0                 ; 6       ;
; gpio[23]                                                                            ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[23]~183                                   ; 0                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[23][1]~feeder ; 0                 ; 6       ;
; gpio[24]                                                                            ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[24]~31                                    ; 0                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[24][1]        ; 0                 ; 6       ;
; gpio[25]                                                                            ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[25]~176                                   ; 0                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[25][1]        ; 0                 ; 6       ;
; gpio[26]                                                                            ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[26]~169                                   ; 1                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[26][1]~feeder ; 1                 ; 6       ;
; gpio[27]                                                                            ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[27]~162                                   ; 0                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[27][1]~feeder ; 0                 ; 6       ;
; gpio[28]                                                                            ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[28]~155                                   ; 0                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[28][1]~feeder ; 0                 ; 6       ;
; gpio[29]                                                                            ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[29]~148                                   ; 1                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[29][1]        ; 1                 ; 6       ;
; gpio[30]                                                                            ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[30]~358                                   ; 1                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[30][1]        ; 1                 ; 6       ;
; gpio[31]                                                                            ;                   ;         ;
;      - glue_xram:glue_xram|final_to_cpu_d[31]~365                                   ; 1                 ; 6       ;
;      - glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[31][1]        ; 1                 ; 6       ;
; gpio[32]                                                                            ;                   ;         ;
; gpio[33]                                                                            ;                   ;         ;
; gpio[34]                                                                            ;                   ;         ;
; gpio[35]                                                                            ;                   ;         ;
; dram_dq[0]                                                                          ;                   ;         ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[0]~feeder          ; 0                 ; 6       ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[16]~feeder         ; 0                 ; 6       ;
; dram_dq[1]                                                                          ;                   ;         ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[1]~feeder          ; 1                 ; 6       ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[17]~feeder         ; 1                 ; 6       ;
; dram_dq[2]                                                                          ;                   ;         ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[2]~feeder          ; 0                 ; 6       ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[18]~feeder         ; 0                 ; 6       ;
; dram_dq[3]                                                                          ;                   ;         ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[19]                ; 1                 ; 6       ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[3]~feeder          ; 1                 ; 6       ;
; dram_dq[4]                                                                          ;                   ;         ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[4]                 ; 0                 ; 6       ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[20]                ; 0                 ; 6       ;
; dram_dq[5]                                                                          ;                   ;         ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[5]                 ; 0                 ; 6       ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[21]                ; 0                 ; 6       ;
; dram_dq[6]                                                                          ;                   ;         ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[6]                 ; 0                 ; 6       ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[22]                ; 0                 ; 6       ;
; dram_dq[7]                                                                          ;                   ;         ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[7]~feeder          ; 0                 ; 6       ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[23]~feeder         ; 0                 ; 6       ;
; dram_dq[8]                                                                          ;                   ;         ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[24]~feeder         ; 1                 ; 6       ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[8]~feeder          ; 1                 ; 6       ;
; dram_dq[9]                                                                          ;                   ;         ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[25]                ; 0                 ; 6       ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[9]~feeder          ; 0                 ; 6       ;
; dram_dq[10]                                                                         ;                   ;         ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[10]~feeder         ; 0                 ; 6       ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[26]~feeder         ; 0                 ; 6       ;
; dram_dq[11]                                                                         ;                   ;         ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[27]                ; 0                 ; 6       ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[11]~feeder         ; 0                 ; 6       ;
; dram_dq[12]                                                                         ;                   ;         ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[12]                ; 0                 ; 6       ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[28]~feeder         ; 0                 ; 6       ;
; dram_dq[13]                                                                         ;                   ;         ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[29]                ; 1                 ; 6       ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[13]~feeder         ; 1                 ; 6       ;
; dram_dq[14]                                                                         ;                   ;         ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[14]~feeder         ; 0                 ; 6       ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[30]~feeder         ; 0                 ; 6       ;
; dram_dq[15]                                                                         ;                   ;         ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[31]                ; 0                 ; 6       ;
;      - glue_xram:glue_xram|sdram:\G_sdram16:sdram16|R_from_sdram[15]~feeder         ; 0                 ; 6       ;
; max10_clk1_50                                                                       ;                   ;         ;
; max10_clk2_50                                                                       ;                   ;         ;
; sw[8]                                                                               ;                   ;         ;
;      - glue_xram:glue_xram|R_simple_in[8]                                           ; 1                 ; 6       ;
; sw[3]                                                                               ;                   ;         ;
;      - glue_xram:glue_xram|R_simple_in[3]                                           ; 1                 ; 6       ;
; sw[0]                                                                               ;                   ;         ;
;      - glue_xram:glue_xram|R_simple_in[0]~feeder                                    ; 1                 ; 6       ;
; sw[4]                                                                               ;                   ;         ;
;      - glue_xram:glue_xram|R_simple_in[4]                                           ; 1                 ; 6       ;
; sw[1]                                                                               ;                   ;         ;
;      - glue_xram:glue_xram|R_simple_in[1]~feeder                                    ; 1                 ; 6       ;
; sw[9]                                                                               ;                   ;         ;
;      - glue_xram:glue_xram|R_simple_in[9]                                           ; 1                 ; 6       ;
; sw[7]                                                                               ;                   ;         ;
;      - glue_xram:glue_xram|R_simple_in[7]                                           ; 0                 ; 6       ;
; sw[6]                                                                               ;                   ;         ;
;      - glue_xram:glue_xram|R_simple_in[6]                                           ; 0                 ; 6       ;
; sw[5]                                                                               ;                   ;         ;
;      - glue_xram:glue_xram|R_simple_in[5]                                           ; 1                 ; 6       ;
; sw[2]                                                                               ;                   ;         ;
;      - glue_xram:glue_xram|R_simple_in[2]                                           ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                         ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; clk_50M_25M_250M_75M:\G_75M_clk:clkgen_75|altpll:altpll_component|clk_50M_25M_250M_75M_altpll:auto_generated|wire_pll1_clk[0]                                                                                ; PLL_1              ; 88      ; Clock                                 ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; clk_50M_25M_250M_75M:\G_75M_clk:clkgen_75|altpll:altpll_component|clk_50M_25M_250M_75M_altpll:auto_generated|wire_pll1_clk[2]                                                                                ; PLL_1              ; 14367   ; Clock                                 ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; glue_xram:glue_xram|R_fb_base_addr[30]~1                                                                                                                                                                     ; LCCOMB_X17_Y22_N10 ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|R_simple_out[0]~2                                                                                                                                                                        ; LCCOMB_X23_Y17_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|R_simple_out[16]~4                                                                                                                                                                       ; LCCOMB_X21_Y19_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|R_simple_out[24]~5                                                                                                                                                                       ; LCCOMB_X19_Y17_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|R_simple_out[8]~3                                                                                                                                                                        ; LCCOMB_X22_Y18_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|S_vga_fetch_enabled                                                                                                                                                                      ; LCCOMB_X3_Y20_N24  ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3442                                                                                                                                                            ; LCCOMB_X38_Y6_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3444                                                                                                                                                            ; LCCOMB_X41_Y4_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3446                                                                                                                                                            ; LCCOMB_X39_Y6_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3448                                                                                                                                                            ; LCCOMB_X34_Y1_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3449                                                                                                                                                            ; LCCOMB_X36_Y7_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3450                                                                                                                                                            ; LCCOMB_X38_Y2_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3451                                                                                                                                                            ; LCCOMB_X42_Y9_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3452                                                                                                                                                            ; LCCOMB_X39_Y5_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3453                                                                                                                                                            ; LCCOMB_X37_Y10_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3454                                                                                                                                                            ; LCCOMB_X41_Y2_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3455                                                                                                                                                            ; LCCOMB_X41_Y17_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3456                                                                                                                                                            ; LCCOMB_X40_Y5_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3457                                                                                                                                                            ; LCCOMB_X39_Y7_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3458                                                                                                                                                            ; LCCOMB_X43_Y6_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3459                                                                                                                                                            ; LCCOMB_X43_Y10_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3460                                                                                                                                                            ; LCCOMB_X40_Y5_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3461                                                                                                                                                            ; LCCOMB_X41_Y4_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3462                                                                                                                                                            ; LCCOMB_X40_Y3_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3463                                                                                                                                                            ; LCCOMB_X45_Y7_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3464                                                                                                                                                            ; LCCOMB_X41_Y4_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3465                                                                                                                                                            ; LCCOMB_X42_Y5_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3466                                                                                                                                                            ; LCCOMB_X45_Y2_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3467                                                                                                                                                            ; LCCOMB_X44_Y3_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3468                                                                                                                                                            ; LCCOMB_X42_Y5_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3469                                                                                                                                                            ; LCCOMB_X43_Y8_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3470                                                                                                                                                            ; LCCOMB_X46_Y2_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3471                                                                                                                                                            ; LCCOMB_X41_Y5_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3472                                                                                                                                                            ; LCCOMB_X45_Y4_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3473                                                                                                                                                            ; LCCOMB_X38_Y6_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3474                                                                                                                                                            ; LCCOMB_X39_Y2_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3475                                                                                                                                                            ; LCCOMB_X43_Y3_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3476                                                                                                                                                            ; LCCOMB_X42_Y1_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3477                                                                                                                                                            ; LCCOMB_X42_Y6_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3478                                                                                                                                                            ; LCCOMB_X39_Y2_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3479                                                                                                                                                            ; LCCOMB_X46_Y3_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3480                                                                                                                                                            ; LCCOMB_X41_Y1_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3481                                                                                                                                                            ; LCCOMB_X44_Y6_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3482                                                                                                                                                            ; LCCOMB_X44_Y2_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3483                                                                                                                                                            ; LCCOMB_X42_Y3_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3484                                                                                                                                                            ; LCCOMB_X45_Y1_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3485                                                                                                                                                            ; LCCOMB_X43_Y5_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3486                                                                                                                                                            ; LCCOMB_X46_Y2_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3487                                                                                                                                                            ; LCCOMB_X46_Y3_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3488                                                                                                                                                            ; LCCOMB_X43_Y5_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3489                                                                                                                                                            ; LCCOMB_X40_Y6_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3490                                                                                                                                                            ; LCCOMB_X44_Y3_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3491                                                                                                                                                            ; LCCOMB_X43_Y4_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3492                                                                                                                                                            ; LCCOMB_X41_Y1_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3493                                                                                                                                                            ; LCCOMB_X38_Y8_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3494                                                                                                                                                            ; LCCOMB_X40_Y3_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3495                                                                                                                                                            ; LCCOMB_X38_Y4_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3496                                                                                                                                                            ; LCCOMB_X37_Y4_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3497                                                                                                                                                            ; LCCOMB_X37_Y1_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3498                                                                                                                                                            ; LCCOMB_X40_Y4_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3499                                                                                                                                                            ; LCCOMB_X39_Y4_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3500                                                                                                                                                            ; LCCOMB_X37_Y4_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3501                                                                                                                                                            ; LCCOMB_X36_Y8_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3502                                                                                                                                                            ; LCCOMB_X37_Y2_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3503                                                                                                                                                            ; LCCOMB_X37_Y3_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3504                                                                                                                                                            ; LCCOMB_X37_Y4_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3505                                                                                                                                                            ; LCCOMB_X38_Y5_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3506                                                                                                                                                            ; LCCOMB_X44_Y4_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3507                                                                                                                                                            ; LCCOMB_X44_Y7_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3508                                                                                                                                                            ; LCCOMB_X37_Y5_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3510                                                                                                                                                            ; LCCOMB_X31_Y11_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3511                                                                                                                                                            ; LCCOMB_X41_Y18_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3512                                                                                                                                                            ; LCCOMB_X34_Y14_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3513                                                                                                                                                            ; LCCOMB_X30_Y11_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3514                                                                                                                                                            ; LCCOMB_X35_Y11_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3515                                                                                                                                                            ; LCCOMB_X31_Y11_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3516                                                                                                                                                            ; LCCOMB_X31_Y11_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3517                                                                                                                                                            ; LCCOMB_X34_Y11_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3518                                                                                                                                                            ; LCCOMB_X35_Y10_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3519                                                                                                                                                            ; LCCOMB_X32_Y11_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3520                                                                                                                                                            ; LCCOMB_X32_Y14_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3521                                                                                                                                                            ; LCCOMB_X32_Y11_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3522                                                                                                                                                            ; LCCOMB_X32_Y12_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3523                                                                                                                                                            ; LCCOMB_X30_Y12_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3524                                                                                                                                                            ; LCCOMB_X32_Y14_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3525                                                                                                                                                            ; LCCOMB_X32_Y12_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3527                                                                                                                                                            ; LCCOMB_X22_Y9_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3528                                                                                                                                                            ; LCCOMB_X24_Y10_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3529                                                                                                                                                            ; LCCOMB_X34_Y15_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3530                                                                                                                                                            ; LCCOMB_X27_Y11_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3531                                                                                                                                                            ; LCCOMB_X29_Y5_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3532                                                                                                                                                            ; LCCOMB_X21_Y9_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3533                                                                                                                                                            ; LCCOMB_X23_Y10_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3534                                                                                                                                                            ; LCCOMB_X26_Y9_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3535                                                                                                                                                            ; LCCOMB_X30_Y7_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3536                                                                                                                                                            ; LCCOMB_X26_Y11_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3537                                                                                                                                                            ; LCCOMB_X29_Y11_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3538                                                                                                                                                            ; LCCOMB_X26_Y9_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3539                                                                                                                                                            ; LCCOMB_X22_Y10_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3540                                                                                                                                                            ; LCCOMB_X23_Y10_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3541                                                                                                                                                            ; LCCOMB_X37_Y15_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3542                                                                                                                                                            ; LCCOMB_X23_Y11_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3544                                                                                                                                                            ; LCCOMB_X30_Y13_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3545                                                                                                                                                            ; LCCOMB_X26_Y13_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3546                                                                                                                                                            ; LCCOMB_X30_Y9_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3547                                                                                                                                                            ; LCCOMB_X30_Y13_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3548                                                                                                                                                            ; LCCOMB_X31_Y11_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3549                                                                                                                                                            ; LCCOMB_X27_Y12_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3550                                                                                                                                                            ; LCCOMB_X31_Y11_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3551                                                                                                                                                            ; LCCOMB_X27_Y10_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3552                                                                                                                                                            ; LCCOMB_X30_Y10_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3553                                                                                                                                                            ; LCCOMB_X26_Y13_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3554                                                                                                                                                            ; LCCOMB_X29_Y11_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3555                                                                                                                                                            ; LCCOMB_X27_Y13_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3556                                                                                                                                                            ; LCCOMB_X30_Y9_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3557                                                                                                                                                            ; LCCOMB_X29_Y12_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3558                                                                                                                                                            ; LCCOMB_X32_Y13_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3559                                                                                                                                                            ; LCCOMB_X30_Y13_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3561                                                                                                                                                            ; LCCOMB_X24_Y8_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3562                                                                                                                                                            ; LCCOMB_X21_Y8_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3563                                                                                                                                                            ; LCCOMB_X25_Y8_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3564                                                                                                                                                            ; LCCOMB_X22_Y8_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3565                                                                                                                                                            ; LCCOMB_X23_Y8_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3566                                                                                                                                                            ; LCCOMB_X23_Y8_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3567                                                                                                                                                            ; LCCOMB_X25_Y8_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3568                                                                                                                                                            ; LCCOMB_X26_Y8_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3569                                                                                                                                                            ; LCCOMB_X22_Y7_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3570                                                                                                                                                            ; LCCOMB_X25_Y8_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3571                                                                                                                                                            ; LCCOMB_X25_Y10_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3572                                                                                                                                                            ; LCCOMB_X22_Y7_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3573                                                                                                                                                            ; LCCOMB_X24_Y11_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3574                                                                                                                                                            ; LCCOMB_X22_Y9_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3575                                                                                                                                                            ; LCCOMB_X26_Y8_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3576                                                                                                                                                            ; LCCOMB_X23_Y8_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3578                                                                                                                                                            ; LCCOMB_X32_Y3_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3580                                                                                                                                                            ; LCCOMB_X31_Y3_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3581                                                                                                                                                            ; LCCOMB_X31_Y3_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3582                                                                                                                                                            ; LCCOMB_X29_Y1_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3583                                                                                                                                                            ; LCCOMB_X31_Y2_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3584                                                                                                                                                            ; LCCOMB_X31_Y7_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3585                                                                                                                                                            ; LCCOMB_X31_Y5_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3586                                                                                                                                                            ; LCCOMB_X30_Y4_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3587                                                                                                                                                            ; LCCOMB_X29_Y3_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3588                                                                                                                                                            ; LCCOMB_X27_Y1_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3589                                                                                                                                                            ; LCCOMB_X34_Y3_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3590                                                                                                                                                            ; LCCOMB_X29_Y4_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3591                                                                                                                                                            ; LCCOMB_X32_Y1_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3592                                                                                                                                                            ; LCCOMB_X31_Y3_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3593                                                                                                                                                            ; LCCOMB_X31_Y7_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3594                                                                                                                                                            ; LCCOMB_X30_Y4_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3596                                                                                                                                                            ; LCCOMB_X27_Y3_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3598                                                                                                                                                            ; LCCOMB_X27_Y8_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3599                                                                                                                                                            ; LCCOMB_X27_Y7_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3600                                                                                                                                                            ; LCCOMB_X27_Y2_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3601                                                                                                                                                            ; LCCOMB_X30_Y3_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3602                                                                                                                                                            ; LCCOMB_X25_Y4_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3603                                                                                                                                                            ; LCCOMB_X31_Y6_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3604                                                                                                                                                            ; LCCOMB_X30_Y3_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3605                                                                                                                                                            ; LCCOMB_X25_Y3_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3606                                                                                                                                                            ; LCCOMB_X26_Y6_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3607                                                                                                                                                            ; LCCOMB_X25_Y6_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3608                                                                                                                                                            ; LCCOMB_X25_Y2_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3609                                                                                                                                                            ; LCCOMB_X27_Y3_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3610                                                                                                                                                            ; LCCOMB_X27_Y6_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3611                                                                                                                                                            ; LCCOMB_X34_Y6_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3612                                                                                                                                                            ; LCCOMB_X23_Y2_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3613                                                                                                                                                            ; LCCOMB_X31_Y5_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3614                                                                                                                                                            ; LCCOMB_X31_Y5_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3615                                                                                                                                                            ; LCCOMB_X31_Y7_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3616                                                                                                                                                            ; LCCOMB_X30_Y5_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3617                                                                                                                                                            ; LCCOMB_X34_Y2_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3618                                                                                                                                                            ; LCCOMB_X27_Y4_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3619                                                                                                                                                            ; LCCOMB_X36_Y3_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3620                                                                                                                                                            ; LCCOMB_X32_Y5_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3621                                                                                                                                                            ; LCCOMB_X32_Y2_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3622                                                                                                                                                            ; LCCOMB_X32_Y6_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3623                                                                                                                                                            ; LCCOMB_X31_Y3_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3624                                                                                                                                                            ; LCCOMB_X32_Y5_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3625                                                                                                                                                            ; LCCOMB_X34_Y2_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3626                                                                                                                                                            ; LCCOMB_X31_Y4_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3627                                                                                                                                                            ; LCCOMB_X35_Y6_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3628                                                                                                                                                            ; LCCOMB_X34_Y8_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3629                                                                                                                                                            ; LCCOMB_X23_Y3_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3630                                                                                                                                                            ; LCCOMB_X31_Y6_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3631                                                                                                                                                            ; LCCOMB_X23_Y4_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3632                                                                                                                                                            ; LCCOMB_X22_Y2_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3633                                                                                                                                                            ; LCCOMB_X26_Y5_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3634                                                                                                                                                            ; LCCOMB_X29_Y5_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3635                                                                                                                                                            ; LCCOMB_X31_Y6_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3636                                                                                                                                                            ; LCCOMB_X24_Y5_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3637                                                                                                                                                            ; LCCOMB_X23_Y6_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3638                                                                                                                                                            ; LCCOMB_X30_Y6_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3639                                                                                                                                                            ; LCCOMB_X22_Y6_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3640                                                                                                                                                            ; LCCOMB_X22_Y5_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3641                                                                                                                                                            ; LCCOMB_X34_Y5_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3642                                                                                                                                                            ; LCCOMB_X23_Y5_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3643                                                                                                                                                            ; LCCOMB_X27_Y6_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3644                                                                                                                                                            ; LCCOMB_X24_Y2_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3646                                                                                                                                                            ; LCCOMB_X45_Y16_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3648                                                                                                                                                            ; LCCOMB_X43_Y9_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3649                                                                                                                                                            ; LCCOMB_X41_Y13_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3650                                                                                                                                                            ; LCCOMB_X43_Y18_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3651                                                                                                                                                            ; LCCOMB_X44_Y13_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3652                                                                                                                                                            ; LCCOMB_X44_Y11_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3653                                                                                                                                                            ; LCCOMB_X39_Y10_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3654                                                                                                                                                            ; LCCOMB_X44_Y15_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3655                                                                                                                                                            ; LCCOMB_X44_Y13_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3656                                                                                                                                                            ; LCCOMB_X46_Y9_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3657                                                                                                                                                            ; LCCOMB_X42_Y10_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3658                                                                                                                                                            ; LCCOMB_X44_Y14_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3659                                                                                                                                                            ; LCCOMB_X43_Y10_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3660                                                                                                                                                            ; LCCOMB_X42_Y13_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3661                                                                                                                                                            ; LCCOMB_X40_Y13_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3662                                                                                                                                                            ; LCCOMB_X44_Y14_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3664                                                                                                                                                            ; LCCOMB_X43_Y8_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3666                                                                                                                                                            ; LCCOMB_X37_Y9_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3667                                                                                                                                                            ; LCCOMB_X40_Y9_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3668                                                                                                                                                            ; LCCOMB_X37_Y8_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3669                                                                                                                                                            ; LCCOMB_X41_Y15_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3670                                                                                                                                                            ; LCCOMB_X36_Y13_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3671                                                                                                                                                            ; LCCOMB_X42_Y13_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3672                                                                                                                                                            ; LCCOMB_X35_Y11_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3673                                                                                                                                                            ; LCCOMB_X43_Y8_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3674                                                                                                                                                            ; LCCOMB_X36_Y13_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3675                                                                                                                                                            ; LCCOMB_X42_Y12_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3676                                                                                                                                                            ; LCCOMB_X37_Y10_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3677                                                                                                                                                            ; LCCOMB_X40_Y12_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3678                                                                                                                                                            ; LCCOMB_X37_Y11_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3679                                                                                                                                                            ; LCCOMB_X41_Y9_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3680                                                                                                                                                            ; LCCOMB_X40_Y12_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3681                                                                                                                                                            ; LCCOMB_X41_Y16_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3682                                                                                                                                                            ; LCCOMB_X41_Y13_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3683                                                                                                                                                            ; LCCOMB_X41_Y14_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3684                                                                                                                                                            ; LCCOMB_X43_Y18_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3685                                                                                                                                                            ; LCCOMB_X44_Y15_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3686                                                                                                                                                            ; LCCOMB_X43_Y11_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3687                                                                                                                                                            ; LCCOMB_X40_Y13_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3688                                                                                                                                                            ; LCCOMB_X45_Y14_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3689                                                                                                                                                            ; LCCOMB_X44_Y16_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3690                                                                                                                                                            ; LCCOMB_X44_Y9_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3691                                                                                                                                                            ; LCCOMB_X45_Y17_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3692                                                                                                                                                            ; LCCOMB_X44_Y15_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3693                                                                                                                                                            ; LCCOMB_X42_Y15_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3694                                                                                                                                                            ; LCCOMB_X39_Y13_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3695                                                                                                                                                            ; LCCOMB_X40_Y13_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3696                                                                                                                                                            ; LCCOMB_X41_Y14_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3697                                                                                                                                                            ; LCCOMB_X42_Y11_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3698                                                                                                                                                            ; LCCOMB_X37_Y9_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3699                                                                                                                                                            ; LCCOMB_X39_Y9_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3700                                                                                                                                                            ; LCCOMB_X40_Y12_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3701                                                                                                                                                            ; LCCOMB_X38_Y10_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3702                                                                                                                                                            ; LCCOMB_X40_Y14_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3703                                                                                                                                                            ; LCCOMB_X37_Y14_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3704                                                                                                                                                            ; LCCOMB_X39_Y11_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3705                                                                                                                                                            ; LCCOMB_X34_Y8_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3706                                                                                                                                                            ; LCCOMB_X39_Y9_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3707                                                                                                                                                            ; LCCOMB_X42_Y10_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3708                                                                                                                                                            ; LCCOMB_X42_Y8_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3709                                                                                                                                                            ; LCCOMB_X39_Y12_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3710                                                                                                                                                            ; LCCOMB_X40_Y11_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3711                                                                                                                                                            ; LCCOMB_X41_Y11_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_0~3712                                                                                                                                                            ; LCCOMB_X39_Y12_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3423                                                                                                                                                            ; LCCOMB_X56_Y16_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3425                                                                                                                                                            ; LCCOMB_X58_Y12_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3426                                                                                                                                                            ; LCCOMB_X62_Y15_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3427                                                                                                                                                            ; LCCOMB_X57_Y16_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3428                                                                                                                                                            ; LCCOMB_X59_Y13_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3429                                                                                                                                                            ; LCCOMB_X63_Y6_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3430                                                                                                                                                            ; LCCOMB_X60_Y8_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3431                                                                                                                                                            ; LCCOMB_X63_Y10_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3432                                                                                                                                                            ; LCCOMB_X59_Y14_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3433                                                                                                                                                            ; LCCOMB_X61_Y12_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3434                                                                                                                                                            ; LCCOMB_X59_Y11_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3435                                                                                                                                                            ; LCCOMB_X61_Y12_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3436                                                                                                                                                            ; LCCOMB_X61_Y14_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3437                                                                                                                                                            ; LCCOMB_X64_Y9_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3438                                                                                                                                                            ; LCCOMB_X61_Y15_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3439                                                                                                                                                            ; LCCOMB_X58_Y15_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3441                                                                                                                                                            ; LCCOMB_X66_Y17_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3443                                                                                                                                                            ; LCCOMB_X66_Y15_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3444                                                                                                                                                            ; LCCOMB_X69_Y9_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3445                                                                                                                                                            ; LCCOMB_X70_Y16_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3446                                                                                                                                                            ; LCCOMB_X66_Y17_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3447                                                                                                                                                            ; LCCOMB_X66_Y14_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3448                                                                                                                                                            ; LCCOMB_X66_Y15_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3449                                                                                                                                                            ; LCCOMB_X67_Y14_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3450                                                                                                                                                            ; LCCOMB_X71_Y17_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3451                                                                                                                                                            ; LCCOMB_X66_Y15_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3452                                                                                                                                                            ; LCCOMB_X67_Y12_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3453                                                                                                                                                            ; LCCOMB_X70_Y16_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3454                                                                                                                                                            ; LCCOMB_X70_Y11_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3455                                                                                                                                                            ; LCCOMB_X66_Y14_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3456                                                                                                                                                            ; LCCOMB_X66_Y15_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3457                                                                                                                                                            ; LCCOMB_X69_Y11_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3458                                                                                                                                                            ; LCCOMB_X61_Y16_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3459                                                                                                                                                            ; LCCOMB_X64_Y9_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3460                                                                                                                                                            ; LCCOMB_X62_Y16_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3461                                                                                                                                                            ; LCCOMB_X58_Y16_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3462                                                                                                                                                            ; LCCOMB_X64_Y16_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3463                                                                                                                                                            ; LCCOMB_X66_Y10_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3464                                                                                                                                                            ; LCCOMB_X62_Y11_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3465                                                                                                                                                            ; LCCOMB_X64_Y6_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3466                                                                                                                                                            ; LCCOMB_X60_Y14_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3467                                                                                                                                                            ; LCCOMB_X62_Y11_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3468                                                                                                                                                            ; LCCOMB_X62_Y9_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3469                                                                                                                                                            ; LCCOMB_X60_Y14_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3470                                                                                                                                                            ; LCCOMB_X64_Y13_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3471                                                                                                                                                            ; LCCOMB_X65_Y9_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3472                                                                                                                                                            ; LCCOMB_X63_Y13_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3473                                                                                                                                                            ; LCCOMB_X62_Y17_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3474                                                                                                                                                            ; LCCOMB_X71_Y9_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3475                                                                                                                                                            ; LCCOMB_X67_Y11_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3476                                                                                                                                                            ; LCCOMB_X61_Y6_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3477                                                                                                                                                            ; LCCOMB_X67_Y14_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3478                                                                                                                                                            ; LCCOMB_X70_Y13_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3479                                                                                                                                                            ; LCCOMB_X67_Y9_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3480                                                                                                                                                            ; LCCOMB_X71_Y12_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3481                                                                                                                                                            ; LCCOMB_X71_Y15_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3482                                                                                                                                                            ; LCCOMB_X70_Y14_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3483                                                                                                                                                            ; LCCOMB_X67_Y15_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3484                                                                                                                                                            ; LCCOMB_X67_Y12_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3485                                                                                                                                                            ; LCCOMB_X67_Y15_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3486                                                                                                                                                            ; LCCOMB_X66_Y17_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3487                                                                                                                                                            ; LCCOMB_X65_Y8_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3488                                                                                                                                                            ; LCCOMB_X66_Y8_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3489                                                                                                                                                            ; LCCOMB_X69_Y15_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3491                                                                                                                                                            ; LCCOMB_X49_Y13_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3493                                                                                                                                                            ; LCCOMB_X55_Y6_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3495                                                                                                                                                            ; LCCOMB_X50_Y13_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3497                                                                                                                                                            ; LCCOMB_X50_Y5_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3498                                                                                                                                                            ; LCCOMB_X49_Y14_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3499                                                                                                                                                            ; LCCOMB_X56_Y2_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3500                                                                                                                                                            ; LCCOMB_X49_Y12_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3501                                                                                                                                                            ; LCCOMB_X50_Y10_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3502                                                                                                                                                            ; LCCOMB_X49_Y13_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3503                                                                                                                                                            ; LCCOMB_X55_Y6_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3504                                                                                                                                                            ; LCCOMB_X46_Y13_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3505                                                                                                                                                            ; LCCOMB_X52_Y13_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3506                                                                                                                                                            ; LCCOMB_X56_Y12_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3507                                                                                                                                                            ; LCCOMB_X57_Y6_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3508                                                                                                                                                            ; LCCOMB_X56_Y13_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3509                                                                                                                                                            ; LCCOMB_X51_Y10_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3510                                                                                                                                                            ; LCCOMB_X51_Y4_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3511                                                                                                                                                            ; LCCOMB_X51_Y4_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3512                                                                                                                                                            ; LCCOMB_X54_Y2_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3513                                                                                                                                                            ; LCCOMB_X47_Y3_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3514                                                                                                                                                            ; LCCOMB_X47_Y11_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3515                                                                                                                                                            ; LCCOMB_X58_Y6_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3516                                                                                                                                                            ; LCCOMB_X50_Y8_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3517                                                                                                                                                            ; LCCOMB_X57_Y10_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3518                                                                                                                                                            ; LCCOMB_X47_Y6_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3519                                                                                                                                                            ; LCCOMB_X49_Y6_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3520                                                                                                                                                            ; LCCOMB_X50_Y4_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3521                                                                                                                                                            ; LCCOMB_X51_Y6_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3522                                                                                                                                                            ; LCCOMB_X47_Y11_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3523                                                                                                                                                            ; LCCOMB_X58_Y2_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3524                                                                                                                                                            ; LCCOMB_X55_Y3_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3525                                                                                                                                                            ; LCCOMB_X60_Y2_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3526                                                                                                                                                            ; LCCOMB_X51_Y3_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3527                                                                                                                                                            ; LCCOMB_X54_Y6_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3528                                                                                                                                                            ; LCCOMB_X52_Y2_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3529                                                                                                                                                            ; LCCOMB_X50_Y5_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3530                                                                                                                                                            ; LCCOMB_X49_Y14_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3531                                                                                                                                                            ; LCCOMB_X59_Y8_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3532                                                                                                                                                            ; LCCOMB_X54_Y12_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3533                                                                                                                                                            ; LCCOMB_X51_Y10_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3534                                                                                                                                                            ; LCCOMB_X50_Y7_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3535                                                                                                                                                            ; LCCOMB_X49_Y7_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3536                                                                                                                                                            ; LCCOMB_X47_Y7_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3537                                                                                                                                                            ; LCCOMB_X49_Y7_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3538                                                                                                                                                            ; LCCOMB_X54_Y8_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3539                                                                                                                                                            ; LCCOMB_X57_Y6_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3540                                                                                                                                                            ; LCCOMB_X59_Y2_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3541                                                                                                                                                            ; LCCOMB_X47_Y16_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3542                                                                                                                                                            ; LCCOMB_X55_Y13_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3543                                                                                                                                                            ; LCCOMB_X59_Y4_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3544                                                                                                                                                            ; LCCOMB_X43_Y15_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3545                                                                                                                                                            ; LCCOMB_X56_Y11_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3546                                                                                                                                                            ; LCCOMB_X49_Y13_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3547                                                                                                                                                            ; LCCOMB_X55_Y2_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3548                                                                                                                                                            ; LCCOMB_X47_Y15_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3549                                                                                                                                                            ; LCCOMB_X49_Y4_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3550                                                                                                                                                            ; LCCOMB_X45_Y12_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3551                                                                                                                                                            ; LCCOMB_X55_Y4_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3552                                                                                                                                                            ; LCCOMB_X46_Y11_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3553                                                                                                                                                            ; LCCOMB_X55_Y4_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3554                                                                                                                                                            ; LCCOMB_X57_Y9_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3555                                                                                                                                                            ; LCCOMB_X58_Y3_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3556                                                                                                                                                            ; LCCOMB_X57_Y9_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3557                                                                                                                                                            ; LCCOMB_X58_Y4_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3559                                                                                                                                                            ; LCCOMB_X52_Y9_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3561                                                                                                                                                            ; LCCOMB_X46_Y10_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3562                                                                                                                                                            ; LCCOMB_X46_Y12_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3563                                                                                                                                                            ; LCCOMB_X55_Y15_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3564                                                                                                                                                            ; LCCOMB_X51_Y13_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3565                                                                                                                                                            ; LCCOMB_X56_Y9_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3566                                                                                                                                                            ; LCCOMB_X50_Y13_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3567                                                                                                                                                            ; LCCOMB_X56_Y11_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3568                                                                                                                                                            ; LCCOMB_X52_Y9_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3569                                                                                                                                                            ; LCCOMB_X50_Y6_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3570                                                                                                                                                            ; LCCOMB_X55_Y5_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3571                                                                                                                                                            ; LCCOMB_X52_Y8_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3572                                                                                                                                                            ; LCCOMB_X51_Y15_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3573                                                                                                                                                            ; LCCOMB_X58_Y5_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3574                                                                                                                                                            ; LCCOMB_X54_Y13_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3575                                                                                                                                                            ; LCCOMB_X57_Y11_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3577                                                                                                                                                            ; LCCOMB_X49_Y3_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3579                                                                                                                                                            ; LCCOMB_X55_Y3_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3580                                                                                                                                                            ; LCCOMB_X54_Y2_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3581                                                                                                                                                            ; LCCOMB_X51_Y3_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3582                                                                                                                                                            ; LCCOMB_X49_Y15_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3583                                                                                                                                                            ; LCCOMB_X60_Y6_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3584                                                                                                                                                            ; LCCOMB_X52_Y7_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3585                                                                                                                                                            ; LCCOMB_X49_Y15_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3586                                                                                                                                                            ; LCCOMB_X56_Y5_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3587                                                                                                                                                            ; LCCOMB_X61_Y6_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3588                                                                                                                                                            ; LCCOMB_X52_Y2_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3589                                                                                                                                                            ; LCCOMB_X54_Y7_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3590                                                                                                                                                            ; LCCOMB_X56_Y5_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3591                                                                                                                                                            ; LCCOMB_X59_Y6_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3592                                                                                                                                                            ; LCCOMB_X59_Y6_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3593                                                                                                                                                            ; LCCOMB_X59_Y7_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3594                                                                                                                                                            ; LCCOMB_X55_Y8_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3595                                                                                                                                                            ; LCCOMB_X54_Y11_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3596                                                                                                                                                            ; LCCOMB_X46_Y10_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3597                                                                                                                                                            ; LCCOMB_X55_Y11_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3598                                                                                                                                                            ; LCCOMB_X51_Y15_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3599                                                                                                                                                            ; LCCOMB_X50_Y12_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3600                                                                                                                                                            ; LCCOMB_X47_Y11_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3601                                                                                                                                                            ; LCCOMB_X51_Y14_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3602                                                                                                                                                            ; LCCOMB_X51_Y9_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3603                                                                                                                                                            ; LCCOMB_X50_Y12_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3604                                                                                                                                                            ; LCCOMB_X50_Y9_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3605                                                                                                                                                            ; LCCOMB_X59_Y11_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3606                                                                                                                                                            ; LCCOMB_X56_Y14_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3607                                                                                                                                                            ; LCCOMB_X46_Y12_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3608                                                                                                                                                            ; LCCOMB_X46_Y8_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3609                                                                                                                                                            ; LCCOMB_X56_Y14_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3610                                                                                                                                                            ; LCCOMB_X43_Y19_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3611                                                                                                                                                            ; LCCOMB_X56_Y6_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3612                                                                                                                                                            ; LCCOMB_X51_Y7_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3613                                                                                                                                                            ; LCCOMB_X57_Y7_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3614                                                                                                                                                            ; LCCOMB_X60_Y5_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3615                                                                                                                                                            ; LCCOMB_X58_Y3_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3616                                                                                                                                                            ; LCCOMB_X60_Y3_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3617                                                                                                                                                            ; LCCOMB_X56_Y3_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3618                                                                                                                                                            ; LCCOMB_X55_Y5_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3619                                                                                                                                                            ; LCCOMB_X57_Y2_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3620                                                                                                                                                            ; LCCOMB_X54_Y6_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3621                                                                                                                                                            ; LCCOMB_X49_Y3_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3622                                                                                                                                                            ; LCCOMB_X54_Y15_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3623                                                                                                                                                            ; LCCOMB_X60_Y3_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3624                                                                                                                                                            ; LCCOMB_X55_Y7_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3625                                                                                                                                                            ; LCCOMB_X59_Y7_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3627                                                                                                                                                            ; LCCOMB_X50_Y19_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3629                                                                                                                                                            ; LCCOMB_X64_Y15_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3630                                                                                                                                                            ; LCCOMB_X67_Y13_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3631                                                                                                                                                            ; LCCOMB_X65_Y16_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3633                                                                                                                                                            ; LCCOMB_X52_Y19_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3635                                                                                                                                                            ; LCCOMB_X55_Y12_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3636                                                                                                                                                            ; LCCOMB_X61_Y12_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3637                                                                                                                                                            ; LCCOMB_X59_Y17_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3638                                                                                                                                                            ; LCCOMB_X56_Y15_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3639                                                                                                                                                            ; LCCOMB_X59_Y16_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3640                                                                                                                                                            ; LCCOMB_X62_Y15_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3641                                                                                                                                                            ; LCCOMB_X59_Y16_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3642                                                                                                                                                            ; LCCOMB_X65_Y11_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3643                                                                                                                                                            ; LCCOMB_X66_Y11_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3644                                                                                                                                                            ; LCCOMB_X64_Y11_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3645                                                                                                                                                            ; LCCOMB_X65_Y16_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3646                                                                                                                                                            ; LCCOMB_X59_Y9_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3647                                                                                                                                                            ; LCCOMB_X64_Y3_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3648                                                                                                                                                            ; LCCOMB_X64_Y7_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3649                                                                                                                                                            ; LCCOMB_X67_Y7_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3650                                                                                                                                                            ; LCCOMB_X46_Y14_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3651                                                                                                                                                            ; LCCOMB_X70_Y10_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3652                                                                                                                                                            ; LCCOMB_X63_Y15_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3653                                                                                                                                                            ; LCCOMB_X66_Y10_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3654                                                                                                                                                            ; LCCOMB_X64_Y10_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3655                                                                                                                                                            ; LCCOMB_X67_Y10_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3656                                                                                                                                                            ; LCCOMB_X67_Y9_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3657                                                                                                                                                            ; LCCOMB_X64_Y10_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3658                                                                                                                                                            ; LCCOMB_X63_Y10_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3659                                                                                                                                                            ; LCCOMB_X66_Y8_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3660                                                                                                                                                            ; LCCOMB_X63_Y8_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3661                                                                                                                                                            ; LCCOMB_X71_Y8_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3662                                                                                                                                                            ; LCCOMB_X71_Y14_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3663                                                                                                                                                            ; LCCOMB_X69_Y12_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3664                                                                                                                                                            ; LCCOMB_X59_Y2_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3665                                                                                                                                                            ; LCCOMB_X69_Y14_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3666                                                                                                                                                            ; LCCOMB_X63_Y17_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3667                                                                                                                                                            ; LCCOMB_X63_Y15_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3668                                                                                                                                                            ; LCCOMB_X64_Y8_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3669                                                                                                                                                            ; LCCOMB_X60_Y17_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3670                                                                                                                                                            ; LCCOMB_X57_Y14_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3671                                                                                                                                                            ; LCCOMB_X55_Y12_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3672                                                                                                                                                            ; LCCOMB_X61_Y12_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3673                                                                                                                                                            ; LCCOMB_X59_Y14_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3674                                                                                                                                                            ; LCCOMB_X71_Y11_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3675                                                                                                                                                            ; LCCOMB_X71_Y16_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3676                                                                                                                                                            ; LCCOMB_X71_Y11_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3677                                                                                                                                                            ; LCCOMB_X66_Y16_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3678                                                                                                                                                            ; LCCOMB_X62_Y17_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3679                                                                                                                                                            ; LCCOMB_X66_Y11_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3680                                                                                                                                                            ; LCCOMB_X65_Y5_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3681                                                                                                                                                            ; LCCOMB_X65_Y11_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3682                                                                                                                                                            ; LCCOMB_X61_Y13_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3683                                                                                                                                                            ; LCCOMB_X64_Y7_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3684                                                                                                                                                            ; LCCOMB_X61_Y15_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3685                                                                                                                                                            ; LCCOMB_X61_Y14_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3686                                                                                                                                                            ; LCCOMB_X63_Y13_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3687                                                                                                                                                            ; LCCOMB_X67_Y13_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3688                                                                                                                                                            ; LCCOMB_X65_Y13_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3689                                                                                                                                                            ; LCCOMB_X66_Y13_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3690                                                                                                                                                            ; LCCOMB_X58_Y13_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3691                                                                                                                                                            ; LCCOMB_X65_Y8_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3692                                                                                                                                                            ; LCCOMB_X65_Y10_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_1~3693                                                                                                                                                            ; LCCOMB_X65_Y10_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3426                                                                                                                                                            ; LCCOMB_X59_Y23_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3428                                                                                                                                                            ; LCCOMB_X62_Y23_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3429                                                                                                                                                            ; LCCOMB_X61_Y23_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3430                                                                                                                                                            ; LCCOMB_X59_Y23_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3432                                                                                                                                                            ; LCCOMB_X59_Y18_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3434                                                                                                                                                            ; LCCOMB_X69_Y19_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3435                                                                                                                                                            ; LCCOMB_X58_Y18_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3436                                                                                                                                                            ; LCCOMB_X59_Y21_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3437                                                                                                                                                            ; LCCOMB_X60_Y21_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3438                                                                                                                                                            ; LCCOMB_X62_Y21_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3439                                                                                                                                                            ; LCCOMB_X58_Y21_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3440                                                                                                                                                            ; LCCOMB_X60_Y21_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3441                                                                                                                                                            ; LCCOMB_X56_Y18_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3442                                                                                                                                                            ; LCCOMB_X60_Y19_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3443                                                                                                                                                            ; LCCOMB_X61_Y19_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3444                                                                                                                                                            ; LCCOMB_X56_Y18_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3445                                                                                                                                                            ; LCCOMB_X58_Y22_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3446                                                                                                                                                            ; LCCOMB_X63_Y20_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3447                                                                                                                                                            ; LCCOMB_X62_Y22_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3448                                                                                                                                                            ; LCCOMB_X49_Y19_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3449                                                                                                                                                            ; LCCOMB_X58_Y18_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3450                                                                                                                                                            ; LCCOMB_X60_Y19_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3451                                                                                                                                                            ; LCCOMB_X46_Y18_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3452                                                                                                                                                            ; LCCOMB_X61_Y19_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3453                                                                                                                                                            ; LCCOMB_X65_Y22_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3454                                                                                                                                                            ; LCCOMB_X65_Y18_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3455                                                                                                                                                            ; LCCOMB_X66_Y18_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3456                                                                                                                                                            ; LCCOMB_X60_Y22_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3457                                                                                                                                                            ; LCCOMB_X58_Y19_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3458                                                                                                                                                            ; LCCOMB_X62_Y19_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3459                                                                                                                                                            ; LCCOMB_X63_Y18_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3460                                                                                                                                                            ; LCCOMB_X59_Y21_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3461                                                                                                                                                            ; LCCOMB_X60_Y24_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3462                                                                                                                                                            ; LCCOMB_X61_Y22_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3463                                                                                                                                                            ; LCCOMB_X61_Y22_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3464                                                                                                                                                            ; LCCOMB_X59_Y24_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3465                                                                                                                                                            ; LCCOMB_X59_Y18_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3466                                                                                                                                                            ; LCCOMB_X64_Y18_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3467                                                                                                                                                            ; LCCOMB_X62_Y18_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3468                                                                                                                                                            ; LCCOMB_X64_Y18_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3469                                                                                                                                                            ; LCCOMB_X61_Y19_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3470                                                                                                                                                            ; LCCOMB_X66_Y20_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3471                                                                                                                                                            ; LCCOMB_X65_Y18_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3472                                                                                                                                                            ; LCCOMB_X63_Y20_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3473                                                                                                                                                            ; LCCOMB_X59_Y18_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3474                                                                                                                                                            ; LCCOMB_X63_Y19_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3475                                                                                                                                                            ; LCCOMB_X62_Y18_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3476                                                                                                                                                            ; LCCOMB_X58_Y19_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3477                                                                                                                                                            ; LCCOMB_X41_Y19_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3478                                                                                                                                                            ; LCCOMB_X69_Y20_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3479                                                                                                                                                            ; LCCOMB_X70_Y19_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3480                                                                                                                                                            ; LCCOMB_X60_Y20_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3481                                                                                                                                                            ; LCCOMB_X61_Y18_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3482                                                                                                                                                            ; LCCOMB_X69_Y19_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3483                                                                                                                                                            ; LCCOMB_X58_Y18_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3484                                                                                                                                                            ; LCCOMB_X61_Y19_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3485                                                                                                                                                            ; LCCOMB_X67_Y20_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3486                                                                                                                                                            ; LCCOMB_X70_Y20_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3487                                                                                                                                                            ; LCCOMB_X69_Y18_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3488                                                                                                                                                            ; LCCOMB_X66_Y22_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3489                                                                                                                                                            ; LCCOMB_X58_Y18_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3490                                                                                                                                                            ; LCCOMB_X71_Y19_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3491                                                                                                                                                            ; LCCOMB_X71_Y19_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3492                                                                                                                                                            ; LCCOMB_X57_Y19_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3494                                                                                                                                                            ; LCCOMB_X47_Y19_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3496                                                                                                                                                            ; LCCOMB_X51_Y24_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3498                                                                                                                                                            ; LCCOMB_X47_Y23_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3500                                                                                                                                                            ; LCCOMB_X45_Y24_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3501                                                                                                                                                            ; LCCOMB_X51_Y25_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3502                                                                                                                                                            ; LCCOMB_X52_Y25_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3503                                                                                                                                                            ; LCCOMB_X47_Y29_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3504                                                                                                                                                            ; LCCOMB_X47_Y25_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3505                                                                                                                                                            ; LCCOMB_X55_Y25_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3506                                                                                                                                                            ; LCCOMB_X47_Y21_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3507                                                                                                                                                            ; LCCOMB_X54_Y25_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3508                                                                                                                                                            ; LCCOMB_X54_Y25_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3509                                                                                                                                                            ; LCCOMB_X49_Y23_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3510                                                                                                                                                            ; LCCOMB_X50_Y23_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3511                                                                                                                                                            ; LCCOMB_X46_Y25_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3512                                                                                                                                                            ; LCCOMB_X45_Y21_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3513                                                                                                                                                            ; LCCOMB_X43_Y27_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3514                                                                                                                                                            ; LCCOMB_X49_Y27_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3515                                                                                                                                                            ; LCCOMB_X47_Y27_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3516                                                                                                                                                            ; LCCOMB_X44_Y27_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3517                                                                                                                                                            ; LCCOMB_X44_Y24_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3518                                                                                                                                                            ; LCCOMB_X47_Y25_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3519                                                                                                                                                            ; LCCOMB_X51_Y30_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3520                                                                                                                                                            ; LCCOMB_X45_Y25_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3521                                                                                                                                                            ; LCCOMB_X43_Y24_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3522                                                                                                                                                            ; LCCOMB_X54_Y28_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3523                                                                                                                                                            ; LCCOMB_X55_Y30_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3524                                                                                                                                                            ; LCCOMB_X43_Y22_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3525                                                                                                                                                            ; LCCOMB_X45_Y26_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3526                                                                                                                                                            ; LCCOMB_X49_Y27_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3527                                                                                                                                                            ; LCCOMB_X49_Y26_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3528                                                                                                                                                            ; LCCOMB_X45_Y26_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3529                                                                                                                                                            ; LCCOMB_X44_Y22_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3530                                                                                                                                                            ; LCCOMB_X46_Y25_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3531                                                                                                                                                            ; LCCOMB_X47_Y26_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3532                                                                                                                                                            ; LCCOMB_X44_Y24_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3533                                                                                                                                                            ; LCCOMB_X44_Y23_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3534                                                                                                                                                            ; LCCOMB_X44_Y21_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3535                                                                                                                                                            ; LCCOMB_X46_Y25_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3536                                                                                                                                                            ; LCCOMB_X44_Y21_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3537                                                                                                                                                            ; LCCOMB_X43_Y23_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3538                                                                                                                                                            ; LCCOMB_X47_Y21_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3539                                                                                                                                                            ; LCCOMB_X47_Y24_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3540                                                                                                                                                            ; LCCOMB_X43_Y22_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3541                                                                                                                                                            ; LCCOMB_X44_Y23_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3542                                                                                                                                                            ; LCCOMB_X45_Y21_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3543                                                                                                                                                            ; LCCOMB_X49_Y25_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3544                                                                                                                                                            ; LCCOMB_X44_Y19_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3545                                                                                                                                                            ; LCCOMB_X54_Y29_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3546                                                                                                                                                            ; LCCOMB_X42_Y21_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3547                                                                                                                                                            ; LCCOMB_X56_Y27_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3548                                                                                                                                                            ; LCCOMB_X57_Y29_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3549                                                                                                                                                            ; LCCOMB_X55_Y26_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3550                                                                                                                                                            ; LCCOMB_X57_Y28_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3551                                                                                                                                                            ; LCCOMB_X56_Y30_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3552                                                                                                                                                            ; LCCOMB_X47_Y25_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3553                                                                                                                                                            ; LCCOMB_X55_Y28_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3554                                                                                                                                                            ; LCCOMB_X56_Y28_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3555                                                                                                                                                            ; LCCOMB_X56_Y29_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3556                                                                                                                                                            ; LCCOMB_X55_Y29_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3557                                                                                                                                                            ; LCCOMB_X52_Y26_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3558                                                                                                                                                            ; LCCOMB_X50_Y27_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3559                                                                                                                                                            ; LCCOMB_X50_Y29_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3560                                                                                                                                                            ; LCCOMB_X46_Y28_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3562                                                                                                                                                            ; LCCOMB_X45_Y19_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3564                                                                                                                                                            ; LCCOMB_X46_Y19_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3565                                                                                                                                                            ; LCCOMB_X47_Y23_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3566                                                                                                                                                            ; LCCOMB_X55_Y27_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3567                                                                                                                                                            ; LCCOMB_X51_Y19_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3568                                                                                                                                                            ; LCCOMB_X50_Y22_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3569                                                                                                                                                            ; LCCOMB_X51_Y22_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3570                                                                                                                                                            ; LCCOMB_X43_Y23_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3571                                                                                                                                                            ; LCCOMB_X46_Y22_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3572                                                                                                                                                            ; LCCOMB_X47_Y18_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3573                                                                                                                                                            ; LCCOMB_X45_Y23_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3574                                                                                                                                                            ; LCCOMB_X47_Y22_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3575                                                                                                                                                            ; LCCOMB_X57_Y27_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3576                                                                                                                                                            ; LCCOMB_X56_Y26_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3577                                                                                                                                                            ; LCCOMB_X55_Y23_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3578                                                                                                                                                            ; LCCOMB_X58_Y27_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3580                                                                                                                                                            ; LCCOMB_X49_Y26_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3582                                                                                                                                                            ; LCCOMB_X45_Y20_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3583                                                                                                                                                            ; LCCOMB_X49_Y22_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3584                                                                                                                                                            ; LCCOMB_X51_Y21_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3585                                                                                                                                                            ; LCCOMB_X55_Y17_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3586                                                                                                                                                            ; LCCOMB_X52_Y21_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3587                                                                                                                                                            ; LCCOMB_X55_Y22_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3588                                                                                                                                                            ; LCCOMB_X54_Y21_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3589                                                                                                                                                            ; LCCOMB_X51_Y20_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3590                                                                                                                                                            ; LCCOMB_X50_Y18_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3591                                                                                                                                                            ; LCCOMB_X50_Y20_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3592                                                                                                                                                            ; LCCOMB_X54_Y20_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3593                                                                                                                                                            ; LCCOMB_X55_Y24_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3594                                                                                                                                                            ; LCCOMB_X51_Y21_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3595                                                                                                                                                            ; LCCOMB_X51_Y21_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3596                                                                                                                                                            ; LCCOMB_X52_Y21_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3597                                                                                                                                                            ; LCCOMB_X57_Y24_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3598                                                                                                                                                            ; LCCOMB_X57_Y27_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3599                                                                                                                                                            ; LCCOMB_X55_Y30_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3600                                                                                                                                                            ; LCCOMB_X59_Y27_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3601                                                                                                                                                            ; LCCOMB_X47_Y18_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3602                                                                                                                                                            ; LCCOMB_X56_Y21_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3603                                                                                                                                                            ; LCCOMB_X55_Y21_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3604                                                                                                                                                            ; LCCOMB_X50_Y21_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3605                                                                                                                                                            ; LCCOMB_X46_Y19_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3606                                                                                                                                                            ; LCCOMB_X46_Y19_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3607                                                                                                                                                            ; LCCOMB_X51_Y19_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3608                                                                                                                                                            ; LCCOMB_X46_Y19_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3609                                                                                                                                                            ; LCCOMB_X56_Y27_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3610                                                                                                                                                            ; LCCOMB_X59_Y28_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3611                                                                                                                                                            ; LCCOMB_X56_Y24_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3612                                                                                                                                                            ; LCCOMB_X51_Y28_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3613                                                                                                                                                            ; LCCOMB_X54_Y22_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3614                                                                                                                                                            ; LCCOMB_X55_Y20_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3615                                                                                                                                                            ; LCCOMB_X55_Y22_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3616                                                                                                                                                            ; LCCOMB_X55_Y20_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3617                                                                                                                                                            ; LCCOMB_X45_Y22_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3618                                                                                                                                                            ; LCCOMB_X46_Y20_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3619                                                                                                                                                            ; LCCOMB_X45_Y22_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3620                                                                                                                                                            ; LCCOMB_X49_Y28_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3621                                                                                                                                                            ; LCCOMB_X43_Y20_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3622                                                                                                                                                            ; LCCOMB_X46_Y20_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3623                                                                                                                                                            ; LCCOMB_X44_Y20_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3624                                                                                                                                                            ; LCCOMB_X54_Y20_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3625                                                                                                                                                            ; LCCOMB_X50_Y21_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3626                                                                                                                                                            ; LCCOMB_X52_Y24_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3627                                                                                                                                                            ; LCCOMB_X51_Y23_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3628                                                                                                                                                            ; LCCOMB_X50_Y28_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3630                                                                                                                                                            ; LCCOMB_X71_Y22_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3632                                                                                                                                                            ; LCCOMB_X67_Y21_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3633                                                                                                                                                            ; LCCOMB_X62_Y22_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3634                                                                                                                                                            ; LCCOMB_X67_Y21_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3635                                                                                                                                                            ; LCCOMB_X59_Y28_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3636                                                                                                                                                            ; LCCOMB_X63_Y24_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3637                                                                                                                                                            ; LCCOMB_X61_Y25_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3638                                                                                                                                                            ; LCCOMB_X63_Y24_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3639                                                                                                                                                            ; LCCOMB_X62_Y22_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3640                                                                                                                                                            ; LCCOMB_X65_Y21_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3641                                                                                                                                                            ; LCCOMB_X62_Y25_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3642                                                                                                                                                            ; LCCOMB_X66_Y21_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3643                                                                                                                                                            ; LCCOMB_X61_Y28_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3644                                                                                                                                                            ; LCCOMB_X62_Y26_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3645                                                                                                                                                            ; LCCOMB_X59_Y26_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3646                                                                                                                                                            ; LCCOMB_X66_Y21_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3648                                                                                                                                                            ; LCCOMB_X70_Y23_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3650                                                                                                                                                            ; LCCOMB_X70_Y27_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3651                                                                                                                                                            ; LCCOMB_X69_Y25_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3652                                                                                                                                                            ; LCCOMB_X70_Y24_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3653                                                                                                                                                            ; LCCOMB_X65_Y23_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3654                                                                                                                                                            ; LCCOMB_X65_Y26_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3655                                                                                                                                                            ; LCCOMB_X65_Y26_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3656                                                                                                                                                            ; LCCOMB_X65_Y22_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3657                                                                                                                                                            ; LCCOMB_X70_Y23_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3658                                                                                                                                                            ; LCCOMB_X66_Y25_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3659                                                                                                                                                            ; LCCOMB_X67_Y25_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3660                                                                                                                                                            ; LCCOMB_X70_Y22_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3661                                                                                                                                                            ; LCCOMB_X69_Y23_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3662                                                                                                                                                            ; LCCOMB_X65_Y27_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3663                                                                                                                                                            ; LCCOMB_X65_Y27_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3664                                                                                                                                                            ; LCCOMB_X70_Y24_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3665                                                                                                                                                            ; LCCOMB_X67_Y22_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3666                                                                                                                                                            ; LCCOMB_X66_Y21_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3667                                                                                                                                                            ; LCCOMB_X70_Y21_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3668                                                                                                                                                            ; LCCOMB_X70_Y21_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3669                                                                                                                                                            ; LCCOMB_X66_Y26_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3670                                                                                                                                                            ; LCCOMB_X64_Y26_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3671                                                                                                                                                            ; LCCOMB_X64_Y26_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3672                                                                                                                                                            ; LCCOMB_X66_Y27_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3673                                                                                                                                                            ; LCCOMB_X70_Y22_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3674                                                                                                                                                            ; LCCOMB_X65_Y21_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3675                                                                                                                                                            ; LCCOMB_X66_Y28_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3676                                                                                                                                                            ; LCCOMB_X67_Y21_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3677                                                                                                                                                            ; LCCOMB_X69_Y26_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3678                                                                                                                                                            ; LCCOMB_X67_Y27_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3679                                                                                                                                                            ; LCCOMB_X61_Y27_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3680                                                                                                                                                            ; LCCOMB_X67_Y27_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3681                                                                                                                                                            ; LCCOMB_X63_Y23_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3682                                                                                                                                                            ; LCCOMB_X62_Y29_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3683                                                                                                                                                            ; LCCOMB_X64_Y29_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3684                                                                                                                                                            ; LCCOMB_X63_Y29_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3685                                                                                                                                                            ; LCCOMB_X65_Y23_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3686                                                                                                                                                            ; LCCOMB_X67_Y26_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3687                                                                                                                                                            ; LCCOMB_X65_Y23_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3688                                                                                                                                                            ; LCCOMB_X72_Y23_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3689                                                                                                                                                            ; LCCOMB_X65_Y25_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3690                                                                                                                                                            ; LCCOMB_X66_Y29_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3691                                                                                                                                                            ; LCCOMB_X65_Y25_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3692                                                                                                                                                            ; LCCOMB_X69_Y25_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3693                                                                                                                                                            ; LCCOMB_X64_Y27_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3694                                                                                                                                                            ; LCCOMB_X60_Y26_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3695                                                                                                                                                            ; LCCOMB_X62_Y26_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_2~3696                                                                                                                                                            ; LCCOMB_X62_Y28_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3426                                                                                                                                                            ; LCCOMB_X40_Y30_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3428                                                                                                                                                            ; LCCOMB_X38_Y23_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3430                                                                                                                                                            ; LCCOMB_X37_Y23_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3432                                                                                                                                                            ; LCCOMB_X42_Y30_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3433                                                                                                                                                            ; LCCOMB_X43_Y30_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3434                                                                                                                                                            ; LCCOMB_X42_Y31_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3435                                                                                                                                                            ; LCCOMB_X39_Y28_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3436                                                                                                                                                            ; LCCOMB_X43_Y30_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3437                                                                                                                                                            ; LCCOMB_X44_Y30_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3438                                                                                                                                                            ; LCCOMB_X42_Y28_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3439                                                                                                                                                            ; LCCOMB_X41_Y27_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3440                                                                                                                                                            ; LCCOMB_X44_Y30_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3441                                                                                                                                                            ; LCCOMB_X44_Y31_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3442                                                                                                                                                            ; LCCOMB_X43_Y31_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3443                                                                                                                                                            ; LCCOMB_X44_Y28_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3444                                                                                                                                                            ; LCCOMB_X43_Y29_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3445                                                                                                                                                            ; LCCOMB_X36_Y35_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3446                                                                                                                                                            ; LCCOMB_X42_Y30_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3447                                                                                                                                                            ; LCCOMB_X40_Y34_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3448                                                                                                                                                            ; LCCOMB_X42_Y32_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3449                                                                                                                                                            ; LCCOMB_X35_Y33_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3450                                                                                                                                                            ; LCCOMB_X40_Y30_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3451                                                                                                                                                            ; LCCOMB_X38_Y32_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3452                                                                                                                                                            ; LCCOMB_X36_Y33_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3453                                                                                                                                                            ; LCCOMB_X39_Y30_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3454                                                                                                                                                            ; LCCOMB_X38_Y20_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3455                                                                                                                                                            ; LCCOMB_X39_Y30_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3456                                                                                                                                                            ; LCCOMB_X36_Y23_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3457                                                                                                                                                            ; LCCOMB_X38_Y33_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3458                                                                                                                                                            ; LCCOMB_X44_Y33_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3459                                                                                                                                                            ; LCCOMB_X40_Y32_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3460                                                                                                                                                            ; LCCOMB_X41_Y33_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3461                                                                                                                                                            ; LCCOMB_X39_Y31_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3462                                                                                                                                                            ; LCCOMB_X41_Y30_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3463                                                                                                                                                            ; LCCOMB_X40_Y31_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3464                                                                                                                                                            ; LCCOMB_X42_Y32_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3465                                                                                                                                                            ; LCCOMB_X40_Y23_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3466                                                                                                                                                            ; LCCOMB_X41_Y28_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3467                                                                                                                                                            ; LCCOMB_X40_Y28_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3468                                                                                                                                                            ; LCCOMB_X41_Y31_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3469                                                                                                                                                            ; LCCOMB_X38_Y28_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3470                                                                                                                                                            ; LCCOMB_X41_Y30_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3471                                                                                                                                                            ; LCCOMB_X40_Y27_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3472                                                                                                                                                            ; LCCOMB_X40_Y27_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3473                                                                                                                                                            ; LCCOMB_X40_Y31_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3474                                                                                                                                                            ; LCCOMB_X44_Y32_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3475                                                                                                                                                            ; LCCOMB_X40_Y30_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3476                                                                                                                                                            ; LCCOMB_X42_Y30_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3477                                                                                                                                                            ; LCCOMB_X38_Y34_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3478                                                                                                                                                            ; LCCOMB_X37_Y30_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3479                                                                                                                                                            ; LCCOMB_X38_Y32_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3480                                                                                                                                                            ; LCCOMB_X37_Y34_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3481                                                                                                                                                            ; LCCOMB_X42_Y34_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3482                                                                                                                                                            ; LCCOMB_X36_Y31_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3483                                                                                                                                                            ; LCCOMB_X39_Y33_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3484                                                                                                                                                            ; LCCOMB_X43_Y32_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3485                                                                                                                                                            ; LCCOMB_X36_Y30_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3486                                                                                                                                                            ; LCCOMB_X36_Y30_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3487                                                                                                                                                            ; LCCOMB_X38_Y30_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3488                                                                                                                                                            ; LCCOMB_X35_Y35_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3489                                                                                                                                                            ; LCCOMB_X43_Y34_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3490                                                                                                                                                            ; LCCOMB_X39_Y31_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3491                                                                                                                                                            ; LCCOMB_X38_Y31_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3492                                                                                                                                                            ; LCCOMB_X41_Y31_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3494                                                                                                                                                            ; LCCOMB_X24_Y25_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3496                                                                                                                                                            ; LCCOMB_X23_Y25_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3497                                                                                                                                                            ; LCCOMB_X24_Y25_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3498                                                                                                                                                            ; LCCOMB_X23_Y22_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3499                                                                                                                                                            ; LCCOMB_X22_Y23_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3500                                                                                                                                                            ; LCCOMB_X31_Y23_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3501                                                                                                                                                            ; LCCOMB_X22_Y23_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3502                                                                                                                                                            ; LCCOMB_X24_Y23_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3503                                                                                                                                                            ; LCCOMB_X25_Y22_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3504                                                                                                                                                            ; LCCOMB_X26_Y23_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3505                                                                                                                                                            ; LCCOMB_X26_Y26_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3506                                                                                                                                                            ; LCCOMB_X25_Y23_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3507                                                                                                                                                            ; LCCOMB_X19_Y27_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3508                                                                                                                                                            ; LCCOMB_X23_Y25_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3509                                                                                                                                                            ; LCCOMB_X20_Y25_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3510                                                                                                                                                            ; LCCOMB_X20_Y27_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3512                                                                                                                                                            ; LCCOMB_X21_Y32_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3514                                                                                                                                                            ; LCCOMB_X30_Y30_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3515                                                                                                                                                            ; LCCOMB_X23_Y31_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3516                                                                                                                                                            ; LCCOMB_X30_Y32_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3517                                                                                                                                                            ; LCCOMB_X20_Y28_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3518                                                                                                                                                            ; LCCOMB_X22_Y30_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3519                                                                                                                                                            ; LCCOMB_X22_Y31_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3520                                                                                                                                                            ; LCCOMB_X22_Y30_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3521                                                                                                                                                            ; LCCOMB_X21_Y32_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3522                                                                                                                                                            ; LCCOMB_X19_Y29_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3523                                                                                                                                                            ; LCCOMB_X20_Y29_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3524                                                                                                                                                            ; LCCOMB_X21_Y29_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3525                                                                                                                                                            ; LCCOMB_X20_Y34_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3526                                                                                                                                                            ; LCCOMB_X20_Y31_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3527                                                                                                                                                            ; LCCOMB_X24_Y34_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3528                                                                                                                                                            ; LCCOMB_X22_Y33_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3529                                                                                                                                                            ; LCCOMB_X22_Y23_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3530                                                                                                                                                            ; LCCOMB_X22_Y24_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3531                                                                                                                                                            ; LCCOMB_X22_Y23_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3532                                                                                                                                                            ; LCCOMB_X22_Y32_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3533                                                                                                                                                            ; LCCOMB_X22_Y23_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3534                                                                                                                                                            ; LCCOMB_X24_Y24_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3535                                                                                                                                                            ; LCCOMB_X21_Y23_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3536                                                                                                                                                            ; LCCOMB_X23_Y24_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3537                                                                                                                                                            ; LCCOMB_X21_Y26_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3538                                                                                                                                                            ; LCCOMB_X22_Y27_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3539                                                                                                                                                            ; LCCOMB_X21_Y26_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3540                                                                                                                                                            ; LCCOMB_X22_Y28_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3541                                                                                                                                                            ; LCCOMB_X20_Y26_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3542                                                                                                                                                            ; LCCOMB_X22_Y27_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3543                                                                                                                                                            ; LCCOMB_X22_Y23_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3544                                                                                                                                                            ; LCCOMB_X23_Y28_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3545                                                                                                                                                            ; LCCOMB_X22_Y31_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3546                                                                                                                                                            ; LCCOMB_X29_Y34_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3547                                                                                                                                                            ; LCCOMB_X26_Y33_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3548                                                                                                                                                            ; LCCOMB_X30_Y30_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3549                                                                                                                                                            ; LCCOMB_X20_Y31_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3550                                                                                                                                                            ; LCCOMB_X18_Y28_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3551                                                                                                                                                            ; LCCOMB_X19_Y28_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3552                                                                                                                                                            ; LCCOMB_X18_Y28_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3553                                                                                                                                                            ; LCCOMB_X24_Y28_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3554                                                                                                                                                            ; LCCOMB_X26_Y28_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3555                                                                                                                                                            ; LCCOMB_X26_Y28_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3556                                                                                                                                                            ; LCCOMB_X25_Y28_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3557                                                                                                                                                            ; LCCOMB_X21_Y34_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3558                                                                                                                                                            ; LCCOMB_X29_Y31_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3559                                                                                                                                                            ; LCCOMB_X22_Y31_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3560                                                                                                                                                            ; LCCOMB_X19_Y31_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3562                                                                                                                                                            ; LCCOMB_X27_Y26_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3564                                                                                                                                                            ; LCCOMB_X31_Y27_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3565                                                                                                                                                            ; LCCOMB_X30_Y24_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3566                                                                                                                                                            ; LCCOMB_X27_Y27_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3568                                                                                                                                                            ; LCCOMB_X29_Y31_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3570                                                                                                                                                            ; LCCOMB_X29_Y33_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3571                                                                                                                                                            ; LCCOMB_X31_Y33_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3572                                                                                                                                                            ; LCCOMB_X30_Y30_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3573                                                                                                                                                            ; LCCOMB_X29_Y25_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3574                                                                                                                                                            ; LCCOMB_X29_Y29_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3575                                                                                                                                                            ; LCCOMB_X30_Y22_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3576                                                                                                                                                            ; LCCOMB_X41_Y18_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3577                                                                                                                                                            ; LCCOMB_X29_Y35_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3578                                                                                                                                                            ; LCCOMB_X30_Y34_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3579                                                                                                                                                            ; LCCOMB_X24_Y34_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3580                                                                                                                                                            ; LCCOMB_X31_Y30_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3581                                                                                                                                                            ; LCCOMB_X25_Y24_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3582                                                                                                                                                            ; LCCOMB_X26_Y25_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3583                                                                                                                                                            ; LCCOMB_X30_Y24_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3584                                                                                                                                                            ; LCCOMB_X26_Y25_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3585                                                                                                                                                            ; LCCOMB_X22_Y29_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3586                                                                                                                                                            ; LCCOMB_X20_Y28_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3587                                                                                                                                                            ; LCCOMB_X23_Y32_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3588                                                                                                                                                            ; LCCOMB_X23_Y30_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3589                                                                                                                                                            ; LCCOMB_X20_Y24_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3590                                                                                                                                                            ; LCCOMB_X22_Y28_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3591                                                                                                                                                            ; LCCOMB_X23_Y26_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3592                                                                                                                                                            ; LCCOMB_X23_Y24_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3593                                                                                                                                                            ; LCCOMB_X24_Y31_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3594                                                                                                                                                            ; LCCOMB_X25_Y30_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3595                                                                                                                                                            ; LCCOMB_X24_Y32_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3596                                                                                                                                                            ; LCCOMB_X24_Y30_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3597                                                                                                                                                            ; LCCOMB_X31_Y24_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3598                                                                                                                                                            ; LCCOMB_X27_Y23_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3599                                                                                                                                                            ; LCCOMB_X27_Y24_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3600                                                                                                                                                            ; LCCOMB_X24_Y27_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3601                                                                                                                                                            ; LCCOMB_X26_Y34_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3602                                                                                                                                                            ; LCCOMB_X29_Y28_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3603                                                                                                                                                            ; LCCOMB_X24_Y32_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3604                                                                                                                                                            ; LCCOMB_X27_Y28_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3605                                                                                                                                                            ; LCCOMB_X25_Y26_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3606                                                                                                                                                            ; LCCOMB_X27_Y25_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3607                                                                                                                                                            ; LCCOMB_X31_Y29_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3608                                                                                                                                                            ; LCCOMB_X27_Y25_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3609                                                                                                                                                            ; LCCOMB_X31_Y30_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3610                                                                                                                                                            ; LCCOMB_X24_Y29_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3611                                                                                                                                                            ; LCCOMB_X21_Y30_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3612                                                                                                                                                            ; LCCOMB_X25_Y31_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3613                                                                                                                                                            ; LCCOMB_X31_Y34_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3614                                                                                                                                                            ; LCCOMB_X26_Y32_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3615                                                                                                                                                            ; LCCOMB_X26_Y32_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3616                                                                                                                                                            ; LCCOMB_X23_Y33_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3617                                                                                                                                                            ; LCCOMB_X26_Y30_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3618                                                                                                                                                            ; LCCOMB_X27_Y29_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3619                                                                                                                                                            ; LCCOMB_X30_Y22_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3620                                                                                                                                                            ; LCCOMB_X27_Y30_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3621                                                                                                                                                            ; LCCOMB_X31_Y22_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3622                                                                                                                                                            ; LCCOMB_X26_Y32_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3623                                                                                                                                                            ; LCCOMB_X27_Y32_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3624                                                                                                                                                            ; LCCOMB_X23_Y28_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3625                                                                                                                                                            ; LCCOMB_X27_Y31_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3626                                                                                                                                                            ; LCCOMB_X25_Y34_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3627                                                                                                                                                            ; LCCOMB_X31_Y33_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3628                                                                                                                                                            ; LCCOMB_X26_Y30_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3630                                                                                                                                                            ; LCCOMB_X37_Y23_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3631                                                                                                                                                            ; LCCOMB_X35_Y29_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3632                                                                                                                                                            ; LCCOMB_X34_Y25_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3633                                                                                                                                                            ; LCCOMB_X41_Y19_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3635                                                                                                                                                            ; LCCOMB_X40_Y24_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3636                                                                                                                                                            ; LCCOMB_X36_Y29_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3637                                                                                                                                                            ; LCCOMB_X36_Y27_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3638                                                                                                                                                            ; LCCOMB_X35_Y28_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3639                                                                                                                                                            ; LCCOMB_X40_Y24_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3640                                                                                                                                                            ; LCCOMB_X37_Y26_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3641                                                                                                                                                            ; LCCOMB_X37_Y26_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3642                                                                                                                                                            ; LCCOMB_X32_Y24_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3643                                                                                                                                                            ; LCCOMB_X35_Y21_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3644                                                                                                                                                            ; LCCOMB_X35_Y22_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3645                                                                                                                                                            ; LCCOMB_X35_Y25_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3646                                                                                                                                                            ; LCCOMB_X35_Y27_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3648                                                                                                                                                            ; LCCOMB_X34_Y34_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3650                                                                                                                                                            ; LCCOMB_X38_Y25_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3651                                                                                                                                                            ; LCCOMB_X38_Y24_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3652                                                                                                                                                            ; LCCOMB_X38_Y25_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3653                                                                                                                                                            ; LCCOMB_X31_Y32_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3654                                                                                                                                                            ; LCCOMB_X34_Y22_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3655                                                                                                                                                            ; LCCOMB_X37_Y25_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3656                                                                                                                                                            ; LCCOMB_X32_Y25_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3657                                                                                                                                                            ; LCCOMB_X38_Y25_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3658                                                                                                                                                            ; LCCOMB_X38_Y29_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3659                                                                                                                                                            ; LCCOMB_X40_Y26_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3660                                                                                                                                                            ; LCCOMB_X39_Y26_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3661                                                                                                                                                            ; LCCOMB_X31_Y32_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3662                                                                                                                                                            ; LCCOMB_X37_Y22_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3663                                                                                                                                                            ; LCCOMB_X37_Y25_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3664                                                                                                                                                            ; LCCOMB_X39_Y21_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3665                                                                                                                                                            ; LCCOMB_X32_Y25_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3666                                                                                                                                                            ; LCCOMB_X36_Y23_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3667                                                                                                                                                            ; LCCOMB_X36_Y22_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3668                                                                                                                                                            ; LCCOMB_X32_Y23_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3669                                                                                                                                                            ; LCCOMB_X34_Y26_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3670                                                                                                                                                            ; LCCOMB_X36_Y24_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3671                                                                                                                                                            ; LCCOMB_X34_Y26_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3672                                                                                                                                                            ; LCCOMB_X31_Y27_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3673                                                                                                                                                            ; LCCOMB_X38_Y29_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3674                                                                                                                                                            ; LCCOMB_X38_Y23_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3675                                                                                                                                                            ; LCCOMB_X38_Y26_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3676                                                                                                                                                            ; LCCOMB_X34_Y27_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3677                                                                                                                                                            ; LCCOMB_X35_Y23_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3678                                                                                                                                                            ; LCCOMB_X31_Y23_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3679                                                                                                                                                            ; LCCOMB_X35_Y22_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3680                                                                                                                                                            ; LCCOMB_X32_Y27_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3681                                                                                                                                                            ; LCCOMB_X38_Y24_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3682                                                                                                                                                            ; LCCOMB_X41_Y24_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3683                                                                                                                                                            ; LCCOMB_X40_Y24_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3684                                                                                                                                                            ; LCCOMB_X37_Y24_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3685                                                                                                                                                            ; LCCOMB_X34_Y33_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3686                                                                                                                                                            ; LCCOMB_X39_Y26_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3687                                                                                                                                                            ; LCCOMB_X36_Y32_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3688                                                                                                                                                            ; LCCOMB_X36_Y29_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3689                                                                                                                                                            ; LCCOMB_X37_Y28_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3690                                                                                                                                                            ; LCCOMB_X37_Y27_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3691                                                                                                                                                            ; LCCOMB_X37_Y27_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3692                                                                                                                                                            ; LCCOMB_X39_Y21_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3693                                                                                                                                                            ; LCCOMB_X34_Y35_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3694                                                                                                                                                            ; LCCOMB_X39_Y22_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3695                                                                                                                                                            ; LCCOMB_X32_Y32_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|bram:\G_bram:bram|bram_3~3696                                                                                                                                                            ; LCCOMB_X39_Y22_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|cpu_d_data_in[31]~20                                                                                                                                                      ; LCCOMB_X34_Y16_N6  ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|cpu_d_wait                                                                                                                                                                ; LCCOMB_X37_Y19_N22 ; 252     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|d_bram_wr_enable                                                                                                                                                          ; LCCOMB_X35_Y19_N14 ; 5       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|icache_write~0                                                                                                                                                            ; LCCOMB_X16_Y19_N24 ; 8       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|EX_MEM_addsub_data[31]~0                                                                                                                                ; LCCOMB_X7_Y16_N28  ; 128     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|EX_MEM_branch_cycle                                                                                                                                     ; FF_X8_Y18_N29      ; 3       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|EX_MEM_branch_hist[0]~0                                                                                                                                 ; LCCOMB_X3_Y12_N10  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|EX_MEM_branch_target[0]~0                                                                                                                               ; LCCOMB_X8_Y18_N26  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|EX_MEM_flush_i_line                                                                                                                                     ; FF_X8_Y19_N21      ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|EX_MEM_mem_data_out[13]~16                                                                                                                              ; LCCOMB_X17_Y14_N8  ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|EX_mul_start                                                                                                                                            ; LCCOMB_X8_Y14_N8   ; 169     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|ID_EX_EPC[31]~0                                                                                                                                         ; LCCOMB_X3_Y13_N10  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|ID_EX_alu_op2[15]~16                                                                                                                                    ; LCCOMB_X8_Y19_N30  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|ID_EX_branch_target[24]~1                                                                                                                               ; LCCOMB_X7_Y16_N8   ; 153     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|ID_EX_fwd_mem_reg1~0                                                                                                                                    ; LCCOMB_X3_Y12_N22  ; 52      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|ID_EX_shift_variable                                                                                                                                    ; FF_X7_Y17_N11      ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|ID_jump_register_hazard~2                                                                                                                               ; LCCOMB_X8_Y21_N22  ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|IF_ID_EIP~3                                                                                                                                             ; LCCOMB_X6_Y19_N24  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|IF_ID_EIP~4                                                                                                                                             ; LCCOMB_X6_Y19_N18  ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|IF_ID_PC[25]~2                                                                                                                                          ; LCCOMB_X6_Y15_N26  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|IF_ID_instruction[20]~42                                                                                                                                ; LCCOMB_X6_Y19_N4   ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|IF_ID_instruction[28]                                                                                                                                   ; FF_X6_Y16_N3       ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|IF_ID_instruction[29]                                                                                                                                   ; FF_X6_Y16_N9       ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|IF_ID_instruction[30]                                                                                                                                   ; FF_X6_Y16_N31      ; 27      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|IF_bpredict_re~1                                                                                                                                        ; LCCOMB_X7_Y15_N6   ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|MEM_WB_write_enable                                                                                                                                     ; FF_X8_Y20_N23      ; 34      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|MEM_running                                                                                                                                             ; LCCOMB_X34_Y19_N8  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|R_cop0_EBASE[31]~1                                                                                                                                      ; LCCOMB_X11_Y14_N0  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|R_cop0_EPC[31]~31                                                                                                                                       ; LCCOMB_X7_Y12_N0   ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|R_cop0_compare[31]~2                                                                                                                                    ; LCCOMB_X8_Y14_N20  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|R_cop0_intr[0]~5                                                                                                                                        ; LCCOMB_X8_Y14_N6   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|R_cop0_intr_mask[0]~4                                                                                                                                   ; LCCOMB_X14_Y12_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|R_hi_lo[31]~0                                                                                                                                           ; LCCOMB_X11_Y8_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|R_hi_lo[63]~1                                                                                                                                           ; LCCOMB_X11_Y8_N26  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|R_reset                                                                                                                                                 ; FF_X15_Y20_N5      ; 36      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|idecode_mi32:\G_idecode_mi32:idecode|Mux39~0                                                                                                            ; LCCOMB_X7_Y18_N8   ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|mul:multiplier|R_hi_lo[50]~0                                                                                                                            ; LCCOMB_X10_Y9_N12  ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|mul:multiplier|R_y[27]~4                                                                                                                                ; LCCOMB_X10_Y9_N0   ; 96      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|process_3~2                                                                                                                                             ; LCCOMB_X6_Y12_N30  ; 79      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|process_4~0                                                                                                                                             ; LCCOMB_X34_Y19_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1719                                                                                                                                 ; LCCOMB_X7_Y26_N8   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1721                                                                                                                                 ; LCCOMB_X7_Y26_N16  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1723                                                                                                                                 ; LCCOMB_X7_Y26_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1725                                                                                                                                 ; LCCOMB_X4_Y27_N4   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1727                                                                                                                                 ; LCCOMB_X4_Y27_N16  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1729                                                                                                                                 ; LCCOMB_X7_Y26_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1731                                                                                                                                 ; LCCOMB_X4_Y27_N24  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1733                                                                                                                                 ; LCCOMB_X7_Y28_N0   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1735                                                                                                                                 ; LCCOMB_X7_Y28_N20  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1737                                                                                                                                 ; LCCOMB_X7_Y28_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1739                                                                                                                                 ; LCCOMB_X7_Y28_N6   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1741                                                                                                                                 ; LCCOMB_X8_Y26_N20  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1743                                                                                                                                 ; LCCOMB_X7_Y28_N14  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1745                                                                                                                                 ; LCCOMB_X8_Y26_N0   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1747                                                                                                                                 ; LCCOMB_X7_Y26_N6   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1749                                                                                                                                 ; LCCOMB_X4_Y27_N20  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1750                                                                                                                                 ; LCCOMB_X7_Y26_N4   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1751                                                                                                                                 ; LCCOMB_X4_Y27_N6   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1752                                                                                                                                 ; LCCOMB_X7_Y28_N16  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1753                                                                                                                                 ; LCCOMB_X7_Y28_N24  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1754                                                                                                                                 ; LCCOMB_X7_Y26_N26  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1755                                                                                                                                 ; LCCOMB_X7_Y26_N18  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1756                                                                                                                                 ; LCCOMB_X7_Y28_N18  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1757                                                                                                                                 ; LCCOMB_X8_Y26_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1758                                                                                                                                 ; LCCOMB_X7_Y26_N12  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1759                                                                                                                                 ; LCCOMB_X4_Y27_N8   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1760                                                                                                                                 ; LCCOMB_X7_Y28_N8   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1761                                                                                                                                 ; LCCOMB_X7_Y26_N14  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1762                                                                                                                                 ; LCCOMB_X7_Y28_N10  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1763                                                                                                                                 ; LCCOMB_X4_Y27_N22  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1764                                                                                                                                 ; LCCOMB_X8_Y26_N12  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|R2~1765                                                                                                                                 ; LCCOMB_X4_Y27_N12  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|shift:shift|sel16[1]~0                                                                                                                                  ; LCCOMB_X18_Y17_N20 ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|compositing2_fifo:\G_vgahdmi:G_vgabit_c2:comp_fifo|R_data_in_shift[0]~1                                                                                                                  ; LCCOMB_X16_Y25_N8  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|compositing2_fifo:\G_vgahdmi:G_vgabit_c2:comp_fifo|R_line_start[24]~71                                                                                                                   ; LCCOMB_X3_Y20_N14  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|compositing2_fifo:\G_vgahdmi:G_vgabit_c2:comp_fifo|R_pixbuf_rd_addr[2]~17                                                                                                                ; LCCOMB_X3_Y20_N18  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|compositing2_fifo:\G_vgahdmi:G_vgabit_c2:comp_fifo|R_pixbuf_rd_addr[2]~38                                                                                                                ; LCCOMB_X4_Y23_N22  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|compositing2_fifo:\G_vgahdmi:G_vgabit_c2:comp_fifo|R_position[0]~8                                                                                                                       ; LCCOMB_X16_Y20_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|compositing2_fifo:\G_vgahdmi:G_vgabit_c2:comp_fifo|R_position[2]~14                                                                                                                      ; LCCOMB_X15_Y24_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|compositing2_fifo:\G_vgahdmi:G_vgabit_c2:comp_fifo|R_position[4]~11                                                                                                                      ; LCCOMB_X16_Y20_N16 ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|compositing2_fifo:\G_vgahdmi:G_vgabit_c2:comp_fifo|R_seg_next[2]~0                                                                                                                       ; LCCOMB_X16_Y20_N24 ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|compositing2_fifo:\G_vgahdmi:G_vgabit_c2:comp_fifo|R_sram_addr[13]~58                                                                                                                    ; LCCOMB_X15_Y20_N16 ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|compositing2_fifo:\G_vgahdmi:G_vgabit_c2:comp_fifo|R_vertical_scroll[5]~35                                                                                                               ; LCCOMB_X3_Y20_N20  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|compositing2_fifo:\G_vgahdmi:G_vgabit_c2:comp_fifo|R_word_count[0]~6                                                                                                                     ; LCCOMB_X15_Y24_N0  ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|compositing2_fifo:\G_vgahdmi:G_vgabit_c2:comp_fifo|S_bram_write                                                                                                                          ; LCCOMB_X16_Y25_N6  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|compositing2_fifo:\G_vgahdmi:G_vgabit_c2:comp_fifo|S_data_write~1                                                                                                                        ; LCCOMB_X15_Y20_N2  ; 47      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|f32c_vector_dma:\G_vector:G_vector_xram:I_xram_vector_dma|R_bram_addr[10]~3                                                                                                              ; LCCOMB_X41_Y37_N20 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|f32c_vector_dma:\G_vector:G_vector_xram:I_xram_vector_dma|R_header[0][0]~0                                                                                                               ; LCCOMB_X41_Y37_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|f32c_vector_dma:\G_vector:G_vector_xram:I_xram_vector_dma|R_header[1][24]~2                                                                                                              ; LCCOMB_X40_Y37_N24 ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|f32c_vector_dma:\G_vector:G_vector_xram:I_xram_vector_dma|R_header[2][0]~3                                                                                                               ; LCCOMB_X40_Y37_N22 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|f32c_vector_dma:\G_vector:G_vector_xram:I_xram_vector_dma|R_ram_addr[8]~5                                                                                                                ; LCCOMB_X38_Y37_N2  ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|f32c_vector_dma:\G_vector:G_vector_xram:I_xram_vector_dma|R_state[0]                                                                                                                     ; FF_X42_Y37_N17     ; 36      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|f32c_vector_dma:\G_vector:G_vector_xram:I_xram_vector_dma|R_wdata_fifo~197                                                                                                               ; LCCOMB_X54_Y36_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|f32c_vector_dma:\G_vector:G_vector_xram:I_xram_vector_dma|R_wdata_fifo~198                                                                                                               ; LCCOMB_X54_Y36_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|f32c_vector_dma:\G_vector:G_vector_xram:I_xram_vector_dma|R_wdata_fifo~199                                                                                                               ; LCCOMB_X54_Y36_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|f32c_vector_dma:\G_vector:G_vector_xram:I_xram_vector_dma|R_wdata_fifo~200                                                                                                               ; LCCOMB_X54_Y36_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|f32c_vector_dma:\G_vector:G_vector_xram:I_xram_vector_dma|S_read_next~0                                                                                                                  ; LCCOMB_X42_Y37_N12 ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][0]                                                                                                                                                         ; FF_X24_Y14_N3      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][0]~38                                                                                                                                                      ; LCCOMB_X25_Y16_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][10]                                                                                                                                                        ; FF_X22_Y12_N9      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][11]                                                                                                                                                        ; FF_X22_Y12_N19     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][12]                                                                                                                                                        ; FF_X23_Y12_N17     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][13]                                                                                                                                                        ; FF_X23_Y12_N31     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][14]                                                                                                                                                        ; FF_X23_Y12_N5      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][15]                                                                                                                                                        ; FF_X23_Y12_N23     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][16]                                                                                                                                                        ; FF_X32_Y15_N17     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][16]~219                                                                                                                                                    ; LCCOMB_X32_Y15_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][17]                                                                                                                                                        ; FF_X32_Y15_N11     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][18]                                                                                                                                                        ; FF_X31_Y16_N13     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][19]                                                                                                                                                        ; FF_X31_Y16_N7      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][1]                                                                                                                                                         ; FF_X24_Y14_N25     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][20]                                                                                                                                                        ; FF_X32_Y15_N29     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][21]                                                                                                                                                        ; FF_X32_Y15_N3      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][22]                                                                                                                                                        ; FF_X31_Y16_N29     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][23]                                                                                                                                                        ; FF_X31_Y16_N15     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][24]                                                                                                                                                        ; FF_X20_Y15_N9      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][24]~67                                                                                                                                                     ; LCCOMB_X21_Y17_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][25]                                                                                                                                                        ; FF_X19_Y15_N11     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][26]                                                                                                                                                        ; FF_X18_Y15_N11     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][27]                                                                                                                                                        ; FF_X18_Y15_N23     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][28]                                                                                                                                                        ; FF_X20_Y15_N27     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][29]                                                                                                                                                        ; FF_X20_Y15_N5      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][2]                                                                                                                                                         ; FF_X24_Y14_N27     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][30]                                                                                                                                                        ; FF_X21_Y18_N19     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][31]                                                                                                                                                        ; FF_X20_Y15_N3      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][3]                                                                                                                                                         ; FF_X26_Y15_N3      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][4]                                                                                                                                                         ; FF_X24_Y14_N5      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][5]                                                                                                                                                         ; FF_X24_Y14_N31     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][6]                                                                                                                                                         ; FF_X26_Y15_N5      ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][7]                                                                                                                                                         ; FF_X26_Y15_N11     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][8]                                                                                                                                                         ; FF_X21_Y14_N19     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][8]~48                                                                                                                                                      ; LCCOMB_X23_Y16_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][9]                                                                                                                                                         ; FF_X21_Y14_N21     ; 2       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[2][14]~97                                                                                                                                                     ; LCCOMB_X21_Y12_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[2][18]~89                                                                                                                                                     ; LCCOMB_X30_Y15_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[2][29]~82                                                                                                                                                     ; LCCOMB_X19_Y13_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[2][5]~105                                                                                                                                                     ; LCCOMB_X26_Y14_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[3][0]~106                                                                                                                                                     ; LCCOMB_X26_Y15_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[3][16]~90                                                                                                                                                     ; LCCOMB_X32_Y15_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[3][24]~83                                                                                                                                                     ; LCCOMB_X19_Y15_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[3][8]~98                                                                                                                                                      ; LCCOMB_X21_Y12_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[4][23]~220                                                                                                                                                    ; LCCOMB_X30_Y15_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[4][31]~80                                                                                                                                                     ; LCCOMB_X20_Y13_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[4][4]~103                                                                                                                                                     ; LCCOMB_X26_Y14_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[4][9]~95                                                                                                                                                      ; LCCOMB_X20_Y12_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[5][0]~100                                                                                                                                                     ; LCCOMB_X27_Y14_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[5][16]~85                                                                                                                                                     ; LCCOMB_X31_Y18_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[5][24]~77                                                                                                                                                     ; LCCOMB_X27_Y16_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[5][8]~92                                                                                                                                                      ; LCCOMB_X26_Y16_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|process_0~0                                                                                                                                                     ; LCCOMB_X35_Y19_N2  ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|process_1~0                                                                                                                                                     ; LCCOMB_X21_Y12_N24 ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|process_2~0                                                                                                                                                     ; LCCOMB_X35_Y19_N10 ; 22      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|process_3~1                                                                                                                                                     ; LCCOMB_X19_Y12_N0  ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|sdram:\G_sdram16:sdram16|Selector52~0                                                                                                                                                    ; LCCOMB_X18_Y22_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|sdram:\G_sdram16:sdram16|data_ready_delay[1]                                                                                                                                             ; FF_X37_Y20_N27     ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|sdram:\G_sdram16:sdram16|data_ready_delay[2]                                                                                                                                             ; FF_X37_Y16_N17     ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|sdram:\G_sdram16:sdram16|iob_dq_hiz                                                                                                                                                      ; FF_X19_Y22_N23     ; 17      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|sdram:\G_sdram16:sdram16|main_proc~0                                                                                                                                                     ; LCCOMB_X19_Y22_N18 ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|sdram:\G_sdram16:sdram16|state.s_idle                                                                                                                                                    ; FF_X17_Y21_N11     ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|sdram:\G_sdram16:sdram16|state.s_write_1                                                                                                                                                 ; FF_X18_Y22_N17     ; 29      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|sio:\G_sio:0:G_rs232_sio:rs232_sio_instance|R_baudgen[16]                                                                                                                                ; FF_X20_Y22_N17     ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|sio:\G_sio:0:G_rs232_sio:rs232_sio_instance|R_baudrate[2]~1                                                                                                                              ; LCCOMB_X20_Y17_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|sio:\G_sio:0:G_rs232_sio:rs232_sio_instance|R_break                                                                                                                                      ; FF_X15_Y25_N13     ; 37      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|sio:\G_sio:0:G_rs232_sio:rs232_sio_instance|R_rxd                                                                                                                                        ; FF_X30_Y19_N1      ; 71      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|sio:\G_sio:0:G_rs232_sio:rs232_sio_instance|rx_break_tickcnt[21]~5                                                                                                                       ; LCCOMB_X13_Y26_N14 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|sio:\G_sio:0:G_rs232_sio:rs232_sio_instance|rx_byte[0]~0                                                                                                                                 ; LCCOMB_X19_Y17_N2  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|sio:\G_sio:0:G_rs232_sio:rs232_sio_instance|rx_des[0]~0                                                                                                                                  ; LCCOMB_X19_Y17_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|sio:\G_sio:0:G_rs232_sio:rs232_sio_instance|tx_phase[3]~3                                                                                                                                ; LCCOMB_X18_Y10_N24 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|spi:\G_spi:0:spi_instance|R_bit_cnt[2]~2                                                                                                                                                 ; LCCOMB_X22_Y15_N30 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|spi:\G_spi:1:spi_instance|R_bit_cnt[1]~2                                                                                                                                                 ; LCCOMB_X29_Y16_N20 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|R[4][11]~2                                                                                                                                                          ; LCCOMB_X25_Y19_N16 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|R[5][11]~1                                                                                                                                                          ; LCCOMB_X25_Y20_N0  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|R[6][11]~4                                                                                                                                                          ; LCCOMB_X23_Y19_N28 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|R[7][11]~3                                                                                                                                                          ; LCCOMB_X25_Y18_N30 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|R_ctrl_ext[0]~0                                                                                                                                                     ; LCCOMB_X22_Y17_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[0][0]~2                                                                                                                                                        ; LCCOMB_X24_Y17_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[0][8]~0                                                                                                                                                        ; LCCOMB_X24_Y17_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[10][0]~25                                                                                                                                                      ; LCCOMB_X32_Y19_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[10][8]~15                                                                                                                                                      ; LCCOMB_X29_Y16_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[11][0]~29                                                                                                                                                      ; LCCOMB_X32_Y19_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[11][8]~14                                                                                                                                                      ; LCCOMB_X29_Y16_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[12][0]~28                                                                                                                                                      ; LCCOMB_X23_Y16_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[12][8]~13                                                                                                                                                      ; LCCOMB_X23_Y16_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[13][0]~24                                                                                                                                                      ; LCCOMB_X26_Y20_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[13][8]~12                                                                                                                                                      ; LCCOMB_X25_Y15_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[14][0]~4                                                                                                                                                       ; LCCOMB_X29_Y17_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[14][8]~11                                                                                                                                                      ; LCCOMB_X29_Y17_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[15][0]~31                                                                                                                                                      ; LCCOMB_X27_Y18_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[15][8]~18                                                                                                                                                      ; LCCOMB_X29_Y16_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[1][0]~23                                                                                                                                                       ; LCCOMB_X24_Y17_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[1][8]~21                                                                                                                                                       ; LCCOMB_X24_Y17_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[2][0]~26                                                                                                                                                       ; LCCOMB_X29_Y17_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[2][8]~20                                                                                                                                                       ; LCCOMB_X25_Y15_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[3][0]~30                                                                                                                                                       ; LCCOMB_X27_Y18_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[3][8]~19                                                                                                                                                       ; LCCOMB_X25_Y15_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[4][0]~6                                                                                                                                                        ; LCCOMB_X25_Y15_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[4][8]~5                                                                                                                                                        ; LCCOMB_X25_Y15_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[5][0]~3                                                                                                                                                        ; LCCOMB_X26_Y20_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[5][8]~1                                                                                                                                                        ; LCCOMB_X24_Y16_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[6][0]~10                                                                                                                                                       ; LCCOMB_X23_Y16_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[6][8]~9                                                                                                                                                        ; LCCOMB_X23_Y16_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[7][0]~8                                                                                                                                                        ; LCCOMB_X25_Y15_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[7][8]~7                                                                                                                                                        ; LCCOMB_X25_Y15_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[8][0]~27                                                                                                                                                       ; LCCOMB_X25_Y19_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[8][8]~17                                                                                                                                                       ; LCCOMB_X24_Y16_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[9][0]~22                                                                                                                                                       ; LCCOMB_X27_Y20_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp[9][8]~16                                                                                                                                                       ; LCCOMB_X24_Y16_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rx~0                                                                                                                                                                ; LCCOMB_X27_Y18_N4  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|process_0~0                                                                                                                                                         ; LCCOMB_X27_Y18_N20 ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|process_0~1                                                                                                                                                         ; LCCOMB_X24_Y18_N22 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|timer:\G_timer:timer|process_1~0                                                                                                                                                         ; LCCOMB_X21_Y18_N24 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage3:I3|isNaN                                                                                                       ; FF_X59_Y42_N9      ; 31      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R[0][0]~36                                                                                                                                                       ; LCCOMB_X32_Y36_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R[0][16]~24                                                                                                                                                      ; LCCOMB_X23_Y20_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R[0][24]~17                                                                                                                                                      ; LCCOMB_X23_Y15_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R[0][8]~30                                                                                                                                                       ; LCCOMB_X19_Y18_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R[1][15]~28                                                                                                                                                      ; LCCOMB_X23_Y20_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R[1][4]~34                                                                                                                                                       ; LCCOMB_X29_Y36_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R[2][0]~35                                                                                                                                                       ; LCCOMB_X32_Y36_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R[2][16]~23                                                                                                                                                      ; LCCOMB_X23_Y20_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R[2][24]~16                                                                                                                                                      ; LCCOMB_X20_Y15_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R[2][8]~29                                                                                                                                                       ; LCCOMB_X20_Y18_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R[3][0]~37                                                                                                                                                       ; LCCOMB_X29_Y36_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R[3][16]~25                                                                                                                                                      ; LCCOMB_X23_Y20_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R[3][24]~18                                                                                                                                                      ; LCCOMB_X23_Y15_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R[3][8]~31                                                                                                                                                       ; LCCOMB_X20_Y18_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_addr[0][1]~226                                                                                                                                              ; LCCOMB_X52_Y40_N28 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_addr[10][7]~410                                                                                                                                             ; LCCOMB_X51_Y48_N0  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_addr[11][0]~387                                                                                                                                             ; LCCOMB_X56_Y49_N26 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_addr[12][4]~364                                                                                                                                             ; LCCOMB_X51_Y32_N18 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_addr[13][9]~341                                                                                                                                             ; LCCOMB_X54_Y32_N8  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_addr[14][6]~318                                                                                                                                             ; LCCOMB_X47_Y35_N24 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_addr[15][5]~295                                                                                                                                             ; LCCOMB_X45_Y36_N2  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_addr[1][9]~272                                                                                                                                              ; LCCOMB_X51_Y38_N12 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_addr[2][10]~525                                                                                                                                             ; LCCOMB_X50_Y46_N22 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_addr[3][8]~203                                                                                                                                              ; LCCOMB_X46_Y44_N10 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_addr[4][9]~249                                                                                                                                              ; LCCOMB_X51_Y35_N28 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_addr[5][0]~502                                                                                                                                              ; LCCOMB_X51_Y37_N6  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_addr[6][4]~479                                                                                                                                              ; LCCOMB_X54_Y35_N2  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_addr[7][10]~456                                                                                                                                             ; LCCOMB_X52_Y34_N6  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_addr[8][5]~180                                                                                                                                              ; LCCOMB_X45_Y38_N6  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_addr[9][8]~433                                                                                                                                              ; LCCOMB_X45_Y39_N18 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_increment_delay[0][0]~59                                                                                                                                    ; LCCOMB_X46_Y40_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_increment_delay[10][0]~99                                                                                                                                   ; LCCOMB_X49_Y45_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_increment_delay[11][0]~94                                                                                                                                   ; LCCOMB_X51_Y45_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_increment_delay[12][3]~89                                                                                                                                   ; LCCOMB_X51_Y36_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_increment_delay[13][0]~84                                                                                                                                   ; LCCOMB_X50_Y34_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_increment_delay[14][3]~79                                                                                                                                   ; LCCOMB_X47_Y35_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_increment_delay[15][3]~74                                                                                                                                   ; LCCOMB_X45_Y36_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_increment_delay[1][3]~69                                                                                                                                    ; LCCOMB_X51_Y38_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_increment_delay[2][2]~124                                                                                                                                   ; LCCOMB_X50_Y46_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_increment_delay[3][0]~54                                                                                                                                    ; LCCOMB_X46_Y44_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_increment_delay[4][0]~64                                                                                                                                    ; LCCOMB_X51_Y34_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_increment_delay[5][0]~119                                                                                                                                   ; LCCOMB_X51_Y37_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_increment_delay[6][1]~114                                                                                                                                   ; LCCOMB_X46_Y37_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_increment_delay[7][0]~109                                                                                                                                   ; LCCOMB_X52_Y34_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_increment_delay[8][0]~49                                                                                                                                    ; LCCOMB_X45_Y38_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_increment_delay[9][1]~104                                                                                                                                   ; LCCOMB_X45_Y39_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_index_reset[0]                                                                                                                                              ; FF_X49_Y43_N5      ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_index_reset[10]                                                                                                                                             ; FF_X49_Y43_N11     ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_index_reset[11]                                                                                                                                             ; FF_X49_Y40_N25     ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_index_reset[12]                                                                                                                                             ; FF_X49_Y37_N21     ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_index_reset[13]                                                                                                                                             ; FF_X49_Y40_N3      ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_index_reset[14]                                                                                                                                             ; FF_X45_Y35_N15     ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_index_reset[15]                                                                                                                                             ; FF_X49_Y40_N5      ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_index_reset[1]                                                                                                                                              ; FF_X49_Y38_N21     ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_index_reset[2]                                                                                                                                              ; FF_X46_Y42_N27     ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_index_reset[3]                                                                                                                                              ; FF_X46_Y44_N9      ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_index_reset[4]                                                                                                                                              ; FF_X49_Y37_N11     ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_index_reset[5]                                                                                                                                              ; FF_X49_Y37_N3      ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_index_reset[6]                                                                                                                                              ; FF_X49_Y39_N5      ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_index_reset[7]                                                                                                                                              ; FF_X49_Y38_N11     ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_index_reset[8]                                                                                                                                              ; FF_X45_Y35_N9      ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_index_reset[9]                                                                                                                                              ; FF_X49_Y39_N7      ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_write[0]                                                                                                                                                    ; FF_X52_Y40_N25     ; 11      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_write[10]                                                                                                                                                   ; FF_X51_Y48_N5      ; 11      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_write[11]                                                                                                                                                   ; FF_X56_Y49_N29     ; 11      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_write[12]                                                                                                                                                   ; FF_X51_Y32_N25     ; 11      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_write[13]                                                                                                                                                   ; FF_X54_Y32_N13     ; 11      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_write[14]                                                                                                                                                   ; FF_X47_Y35_N29     ; 11      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_write[15]                                                                                                                                                   ; FF_X45_Y36_N9      ; 11      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_write[1]                                                                                                                                                    ; FF_X51_Y38_N5      ; 11      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_write[2]                                                                                                                                                    ; FF_X50_Y46_N21     ; 11      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_write[3]                                                                                                                                                    ; FF_X46_Y44_N5      ; 11      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_write[4]                                                                                                                                                    ; FF_X51_Y35_N1      ; 11      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_write[5]                                                                                                                                                    ; FF_X51_Y37_N25     ; 11      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_write[6]                                                                                                                                                    ; FF_X54_Y35_N1      ; 11      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_write[7]                                                                                                                                                    ; FF_X52_Y34_N29     ; 11      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_write[8]                                                                                                                                                    ; FF_X45_Y38_N1      ; 11      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|R_VR_write[9]                                                                                                                                                    ; FF_X45_Y39_N31     ; 11      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|add_sub_emiraga:\G_fpu_addsub_emiraga:I_fpu_addsub_emiraga|ieee_adder:ieee_adder_inst|ieee_adder_normalize_sub:S03_ieee_adder_normalize_sub|out_signif_sub[1]~86 ; LCCOMB_X71_Y50_N6  ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|add_sub_emiraga:\G_fpu_addsub_emiraga:I_fpu_addsub_emiraga|ieee_adder:ieee_adder_inst|ieee_adder_normalize_sub:S03_ieee_adder_normalize_sub|out_signif_sub~2     ; LCCOMB_X71_Y47_N30 ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|process_0~1                                                                                                                                                      ; LCCOMB_X32_Y19_N4  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vector:\G_vector:vector|process_1~3                                                                                                                                                      ; LCCOMB_X32_Y19_N6  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|Equal0~1                                                                                                                                                        ; LCCOMB_X2_Y7_N2    ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; max10_clk1_50                                                                                                                                                                                                ; PIN_P11            ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; max10_clk2_50                                                                                                                                                                                                ; PIN_N14            ; 1       ; Clock                                 ; yes    ; Global Clock         ; GCLK9            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                          ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_50M_25M_250M_75M:\G_75M_clk:clkgen_75|altpll:altpll_component|clk_50M_25M_250M_75M_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1    ; 88      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; clk_50M_25M_250M_75M:\G_75M_clk:clkgen_75|altpll:altpll_component|clk_50M_25M_250M_75M_altpll:auto_generated|wire_pll1_clk[2] ; PLL_1    ; 14367   ; 7150                                 ; Global Clock         ; GCLK19           ; --                        ;
; max10_clk2_50                                                                                                                 ; PIN_N14  ; 1       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------+
; Non-Global High Fan-Out Signals                              ;
+----------------------------------------------------+---------+
; Name                                               ; Fan-Out ;
+----------------------------------------------------+---------+
; glue_xram:glue_xram|cache:pipeline|dmem_addr[4]~9  ; 1294    ;
; glue_xram:glue_xram|cache:pipeline|dmem_addr[3]~12 ; 1249    ;
; glue_xram:glue_xram|cache:pipeline|dmem_addr[8]~7  ; 1155    ;
; glue_xram:glue_xram|cache:pipeline|dmem_addr[6]~5  ; 1150    ;
; glue_xram:glue_xram|cache:pipeline|dmem_addr[7]~10 ; 1149    ;
; glue_xram:glue_xram|cache:pipeline|dmem_addr[9]~4  ; 1148    ;
; glue_xram:glue_xram|cache:pipeline|dmem_addr[5]~6  ; 1144    ;
; glue_xram:glue_xram|cache:pipeline|R_i_addr[5]     ; 1032    ;
; glue_xram:glue_xram|cache:pipeline|R_i_addr[4]     ; 1028    ;
; glue_xram:glue_xram|cache:pipeline|R_i_addr[9]     ; 1023    ;
; glue_xram:glue_xram|cache:pipeline|R_i_addr[8]     ; 1019    ;
; glue_xram:glue_xram|cache:pipeline|R_i_addr[7]     ; 1018    ;
; glue_xram:glue_xram|cache:pipeline|R_i_addr[2]     ; 1018    ;
; glue_xram:glue_xram|cache:pipeline|R_i_addr[6]     ; 1015    ;
; glue_xram:glue_xram|cache:pipeline|R_i_addr[3]     ; 1015    ;
+----------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ALTSYNCRAM                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 41           ; 1024         ; 41           ; yes                    ; no                      ; yes                    ; no                      ; 41984 ; 1024                        ; 41                          ; 1024                        ; 41                          ; 41984               ; 5    ; None ; M9K_X33_Y19_N0, M9K_X33_Y17_N0, M9K_X33_Y18_N0, M9K_X33_Y16_N0, M9K_X33_Y20_N0                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; glue_xram:glue_xram|cache:pipeline|bram_true2p_1clk:\G_icache_4k:i_block_iter:0:i_dp_bram|altsyncram:ram_rtl_0|altsyncram_g0c1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 18           ; 1024         ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 18432 ; 1024                        ; 18                          ; 1024                        ; 18                          ; 18432               ; 4    ; None ; M9K_X5_Y15_N0, M9K_X5_Y19_N0, M9K_X5_Y16_N0, M9K_X5_Y17_N0                                                                     ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; glue_xram:glue_xram|cache:pipeline|bram_true2p_1clk:\G_icache_4k:i_block_iter:1:i_dp_bram|altsyncram:ram_rtl_0|altsyncram_g0c1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 18           ; 1024         ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 18432 ; 1024                        ; 18                          ; 1024                        ; 18                          ; 18432               ; 3    ; None ; M9K_X5_Y15_N0, M9K_X5_Y19_N0, M9K_X5_Y16_N0                                                                                    ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; glue_xram:glue_xram|cache:pipeline|bram_true2p_1clk:\G_icache_4k:tag_dp_bram|altsyncram:ram_rtl_0|altsyncram_apl1:auto_generated|ALTSYNCRAM                       ; AUTO ; True Dual Port   ; Single Clock ; 1024         ; 6            ; 1024         ; 6            ; yes                    ; no                      ; yes                    ; no                      ; 6144  ; 1024                        ; 6                           ; 1024                        ; 6                           ; 6144                ; 1    ; None ; M9K_X5_Y18_N0                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|bptrace:\G_bp_scoretable:bptrace|altsyncram:bptrace_rtl_0|altsyncram_gad1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Single Clock ; 8192         ; 2            ; 8192         ; 2            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 8192                        ; 2                           ; 8192                        ; 2                           ; 16384               ; 2    ; None ; M9K_X5_Y13_N0, M9K_X5_Y14_N0                                                                                                   ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|reg1w2r:regfile|altsyncram:R1_rtl_0|altsyncram_j6d1:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X5_Y21_N0                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; glue_xram:glue_xram|compositing2_fifo:\G_vgahdmi:G_vgabit_c2:comp_fifo|bram_true2p_2clk:linememory|altsyncram:ram_rtl_0|altsyncram_u9u1:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2    ; None ; M9K_X5_Y25_N0, M9K_X5_Y24_N0                                                                                                   ; Don't care           ; Old data               ; Old data               ; Off      ; No                     ; No - Unknown  ;
; glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:0:vector_bram|altsyncram:ram_rtl_0|altsyncram_94u1:auto_generated|ALTSYNCRAM     ; AUTO ; True Dual Port   ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None ; M9K_X73_Y39_N0, M9K_X73_Y42_N0, M9K_X73_Y40_N0, M9K_X73_Y43_N0, M9K_X73_Y41_N0, M9K_X53_Y39_N0, M9K_X53_Y40_N0, M9K_X53_Y43_N0 ; Don't care           ; Old data               ; Old data               ; Off      ; No                     ; No - Unknown  ;
; glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:1:vector_bram|altsyncram:ram_rtl_0|altsyncram_94u1:auto_generated|ALTSYNCRAM     ; AUTO ; True Dual Port   ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None ; M9K_X73_Y46_N0, M9K_X73_Y45_N0, M9K_X73_Y44_N0, M9K_X73_Y47_N0, M9K_X73_Y48_N0, M9K_X53_Y45_N0, M9K_X53_Y44_N0, M9K_X53_Y46_N0 ; Don't care           ; Old data               ; Old data               ; Off      ; No                     ; No - Unknown  ;
; glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:2:vector_bram|altsyncram:ram_rtl_0|altsyncram_94u1:auto_generated|ALTSYNCRAM     ; AUTO ; True Dual Port   ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None ; M9K_X73_Y35_N0, M9K_X73_Y37_N0, M9K_X73_Y36_N0, M9K_X53_Y37_N0, M9K_X73_Y38_N0, M9K_X53_Y35_N0, M9K_X53_Y36_N0, M9K_X53_Y38_N0 ; Don't care           ; Old data               ; Old data               ; Off      ; No                     ; No - Unknown  ;
; glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:3:vector_bram|altsyncram:ram_rtl_0|altsyncram_94u1:auto_generated|ALTSYNCRAM     ; AUTO ; True Dual Port   ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None ; M9K_X73_Y32_N0, M9K_X73_Y34_N0, M9K_X73_Y31_N0, M9K_X73_Y33_N0, M9K_X73_Y30_N0, M9K_X53_Y33_N0, M9K_X53_Y32_N0, M9K_X53_Y30_N0 ; Don't care           ; Old data               ; Old data               ; Off      ; No                     ; No - Unknown  ;
; glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:4:vector_bram|altsyncram:ram_rtl_0|altsyncram_94u1:auto_generated|ALTSYNCRAM     ; AUTO ; True Dual Port   ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None ; M9K_X53_Y51_N0, M9K_X53_Y42_N0, M9K_X53_Y50_N0, M9K_X53_Y47_N0, M9K_X53_Y48_N0, M9K_X53_Y41_N0, M9K_X33_Y37_N0, M9K_X33_Y38_N0 ; Don't care           ; Old data               ; Old data               ; Off      ; No                     ; No - Unknown  ;
; glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:5:vector_bram|altsyncram:ram_rtl_0|altsyncram_94u1:auto_generated|ALTSYNCRAM     ; AUTO ; True Dual Port   ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None ; M9K_X73_Y52_N0, M9K_X73_Y49_N0, M9K_X73_Y50_N0, M9K_X73_Y51_N0, M9K_X73_Y53_N0, M9K_X53_Y53_N0, M9K_X53_Y52_N0, M9K_X53_Y49_N0 ; Don't care           ; Old data               ; Old data               ; Off      ; No                     ; No - Unknown  ;
; glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:6:vector_bram|altsyncram:ram_rtl_0|altsyncram_94u1:auto_generated|ALTSYNCRAM     ; AUTO ; True Dual Port   ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None ; M9K_X73_Y28_N0, M9K_X73_Y26_N0, M9K_X73_Y27_N0, M9K_X53_Y27_N0, M9K_X73_Y29_N0, M9K_X53_Y29_N0, M9K_X53_Y28_N0, M9K_X53_Y26_N0 ; Don't care           ; Old data               ; Old data               ; Off      ; No                     ; No - Unknown  ;
; glue_xram:glue_xram|vector:\G_vector:vector|bram_true2p_1clk:\G_vector_registers:7:vector_bram|altsyncram:ram_rtl_0|altsyncram_94u1:auto_generated|ALTSYNCRAM     ; AUTO ; True Dual Port   ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None ; M9K_X53_Y31_N0, M9K_X33_Y32_N0, M9K_X53_Y34_N0, M9K_X33_Y33_N0, M9K_X33_Y31_N0, M9K_X33_Y34_N0, M9K_X33_Y36_N0, M9K_X33_Y35_N0 ; Don't care           ; Old data               ; Old data               ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 39          ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 40          ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 79          ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 40          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                 ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y51_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult3  ;                            ; DSPMULT_X68_Y51_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y52_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult5  ;                            ; DSPMULT_X68_Y52_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|w443w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y53_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult1  ;                            ; DSPMULT_X68_Y53_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_out8      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y50_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult8|mult_6os:auto_generated|mac_mult7  ;                            ; DSPMULT_X68_Y50_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult3 ;                            ; DSPMULT_X68_Y40_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult5 ;                            ; DSPMULT_X68_Y39_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|w385w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y42_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult1 ;                            ; DSPMULT_X68_Y42_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; DSPOUT_X68_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|FPmul:\G_fpu_multiply:I_fpu_multiply|FPmul_stage2:I2|lpm_mult:Mult0|mult_1os:auto_generated|mac_mult7 ;                            ; DSPMULT_X68_Y41_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_out8      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y47_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult7  ;                            ; DSPMULT_X68_Y47_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y46_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult3  ;                            ; DSPMULT_X68_Y46_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y49_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult5  ;                            ; DSPMULT_X68_Y49_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|w443w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y48_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult7|mult_6os:auto_generated|mac_mult1  ;                            ; DSPMULT_X68_Y48_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y51_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult3  ;                            ; DSPMULT_X48_Y51_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y50_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult5  ;                            ; DSPMULT_X48_Y50_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_out8      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y49_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult7  ;                            ; DSPMULT_X48_Y49_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|w443w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y52_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult6|mult_6os:auto_generated|mac_mult1  ;                            ; DSPMULT_X48_Y52_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_out8      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult7  ;                            ; DSPMULT_X48_Y40_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult3  ;                            ; DSPMULT_X48_Y41_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y42_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult5  ;                            ; DSPMULT_X48_Y42_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|w443w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y43_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult5|mult_6os:auto_generated|mac_mult1  ;                            ; DSPMULT_X48_Y43_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_out8      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult7  ;                            ; DSPMULT_X48_Y32_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult3  ;                            ; DSPMULT_X48_Y34_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult5  ;                            ; DSPMULT_X48_Y33_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|w443w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult3|mult_6os:auto_generated|mac_mult1  ;                            ; DSPMULT_X48_Y35_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y48_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult3  ;                            ; DSPMULT_X48_Y48_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y44_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult5  ;                            ; DSPMULT_X48_Y44_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_out8      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y47_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult7  ;                            ; DSPMULT_X48_Y47_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|w443w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y45_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult4|mult_6os:auto_generated|mac_mult1  ;                            ; DSPMULT_X48_Y45_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_out8      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult7  ;                            ; DSPMULT_X68_Y30_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult3  ;                            ; DSPMULT_X68_Y31_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult5  ;                            ; DSPMULT_X68_Y32_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|w443w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult1|mult_6os:auto_generated|mac_mult1  ;                            ; DSPMULT_X68_Y33_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult3  ;                            ; DSPMULT_X48_Y39_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult5  ;                            ; DSPMULT_X48_Y36_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_out8      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult7  ;                            ; DSPMULT_X48_Y38_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|w443w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult2|mult_6os:auto_generated|mac_mult1  ;                            ; DSPMULT_X48_Y37_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult3  ;                            ; DSPMULT_X68_Y35_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult5  ;                            ; DSPMULT_X68_Y36_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_out8      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult7  ;                            ; DSPMULT_X68_Y34_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|w443w[0]      ; Simple Multiplier (18-bit) ; DSPOUT_X68_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    glue_xram:glue_xram|vector:\G_vector:vector|float_divide_goldschmidt:\G_fpu_divide:I_fpu_divide|lpm_mult:Mult0|mult_6os:auto_generated|mac_mult1  ;                            ; DSPMULT_X68_Y37_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 60,303 / 148,641 ( 41 % ) ;
; C16 interconnects     ; 2,055 / 5,382 ( 38 % )    ;
; C4 interconnects      ; 49,544 / 106,704 ( 46 % ) ;
; Direct links          ; 4,443 / 148,641 ( 3 % )   ;
; Global clocks         ; 3 / 20 ( 15 % )           ;
; Local interconnects   ; 13,046 / 49,760 ( 26 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 2,323 / 5,406 ( 43 % )    ;
; R4 interconnects      ; 63,904 / 147,764 ( 43 % ) ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 12.56) ; Number of LABs  (Total = 2311) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 50                             ;
; 2                                           ; 64                             ;
; 3                                           ; 47                             ;
; 4                                           ; 49                             ;
; 5                                           ; 37                             ;
; 6                                           ; 40                             ;
; 7                                           ; 43                             ;
; 8                                           ; 68                             ;
; 9                                           ; 73                             ;
; 10                                          ; 95                             ;
; 11                                          ; 105                            ;
; 12                                          ; 135                            ;
; 13                                          ; 154                            ;
; 14                                          ; 225                            ;
; 15                                          ; 301                            ;
; 16                                          ; 825                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.47) ; Number of LABs  (Total = 2311) ;
+------------------------------------+--------------------------------+
; 1 Clock                            ; 2036                           ;
; 1 Clock enable                     ; 836                            ;
; 1 Sync. clear                      ; 20                             ;
; 1 Sync. load                       ; 75                             ;
; 2 Clock enables                    ; 417                            ;
; 2 Clocks                           ; 3                              ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 18.68) ; Number of LABs  (Total = 2311) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 1                              ;
; 1                                            ; 18                             ;
; 2                                            ; 57                             ;
; 3                                            ; 29                             ;
; 4                                            ; 38                             ;
; 5                                            ; 30                             ;
; 6                                            ; 34                             ;
; 7                                            ; 25                             ;
; 8                                            ; 37                             ;
; 9                                            ; 31                             ;
; 10                                           ; 50                             ;
; 11                                           ; 30                             ;
; 12                                           ; 44                             ;
; 13                                           ; 41                             ;
; 14                                           ; 83                             ;
; 15                                           ; 77                             ;
; 16                                           ; 219                            ;
; 17                                           ; 148                            ;
; 18                                           ; 142                            ;
; 19                                           ; 114                            ;
; 20                                           ; 129                            ;
; 21                                           ; 106                            ;
; 22                                           ; 94                             ;
; 23                                           ; 112                            ;
; 24                                           ; 111                            ;
; 25                                           ; 65                             ;
; 26                                           ; 75                             ;
; 27                                           ; 56                             ;
; 28                                           ; 53                             ;
; 29                                           ; 43                             ;
; 30                                           ; 70                             ;
; 31                                           ; 58                             ;
; 32                                           ; 91                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 9.68) ; Number of LABs  (Total = 2311) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 2                              ;
; 1                                               ; 104                            ;
; 2                                               ; 121                            ;
; 3                                               ; 123                            ;
; 4                                               ; 125                            ;
; 5                                               ; 137                            ;
; 6                                               ; 158                            ;
; 7                                               ; 135                            ;
; 8                                               ; 197                            ;
; 9                                               ; 135                            ;
; 10                                              ; 120                            ;
; 11                                              ; 107                            ;
; 12                                              ; 136                            ;
; 13                                              ; 103                            ;
; 14                                              ; 125                            ;
; 15                                              ; 91                             ;
; 16                                              ; 115                            ;
; 17                                              ; 51                             ;
; 18                                              ; 45                             ;
; 19                                              ; 52                             ;
; 20                                              ; 42                             ;
; 21                                              ; 28                             ;
; 22                                              ; 23                             ;
; 23                                              ; 23                             ;
; 24                                              ; 3                              ;
; 25                                              ; 5                              ;
; 26                                              ; 0                              ;
; 27                                              ; 0                              ;
; 28                                              ; 0                              ;
; 29                                              ; 0                              ;
; 30                                              ; 1                              ;
; 31                                              ; 3                              ;
; 32                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 23.22) ; Number of LABs  (Total = 2311) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 2                              ;
; 2                                            ; 7                              ;
; 3                                            ; 30                             ;
; 4                                            ; 30                             ;
; 5                                            ; 21                             ;
; 6                                            ; 34                             ;
; 7                                            ; 16                             ;
; 8                                            ; 38                             ;
; 9                                            ; 24                             ;
; 10                                           ; 41                             ;
; 11                                           ; 41                             ;
; 12                                           ; 55                             ;
; 13                                           ; 36                             ;
; 14                                           ; 42                             ;
; 15                                           ; 48                             ;
; 16                                           ; 103                            ;
; 17                                           ; 59                             ;
; 18                                           ; 93                             ;
; 19                                           ; 69                             ;
; 20                                           ; 112                            ;
; 21                                           ; 71                             ;
; 22                                           ; 80                             ;
; 23                                           ; 87                             ;
; 24                                           ; 91                             ;
; 25                                           ; 88                             ;
; 26                                           ; 78                             ;
; 27                                           ; 79                             ;
; 28                                           ; 75                             ;
; 29                                           ; 72                             ;
; 30                                           ; 63                             ;
; 31                                           ; 74                             ;
; 32                                           ; 75                             ;
; 33                                           ; 87                             ;
; 34                                           ; 90                             ;
; 35                                           ; 82                             ;
; 36                                           ; 110                            ;
; 37                                           ; 107                            ;
; 38                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 176          ; 176          ; 0            ; 0            ; 177       ; 176          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 19           ; 0            ; 0            ; 82           ; 0            ; 0            ; 82           ; 0            ; 0            ; 0            ; 0            ; 177       ; 177       ; 177       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 177          ; 1            ; 1            ; 177          ; 177          ; 0         ; 1            ; 177          ; 177          ; 177          ; 177          ; 177          ; 177          ; 177          ; 158          ; 177          ; 177          ; 95           ; 177          ; 177          ; 95           ; 177          ; 177          ; 177          ; 177          ; 0         ; 0         ; 0         ; 177          ; 177          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; key[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; key[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ledr[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ledr[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ledr[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ledr[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ledr[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ledr[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ledr[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ledr[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ledr[8]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ledr[9]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex0[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex1[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex2[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex3[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex4[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; hex5[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; vga_hs             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; vga_vs             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; vga_r[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; vga_g[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; vga_g[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; vga_g[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; vga_g[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; vga_b[0]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; vga_b[1]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; vga_b[2]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; vga_b[3]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[0]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[1]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[2]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[3]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[4]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[5]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[6]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[7]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[8]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[9]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[10]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[11]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[12]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_ba[0]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_ba[1]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dqm[0]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dqm[1]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_ras_n         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_cas_n         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_cke           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_clk           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_we_n          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_cs_n          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[0]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[1]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[2]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[3]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[4]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[5]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[6]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[7]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[8]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[9]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[12]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[13]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[14]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[15]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[10]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[11]     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[4]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[5]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[6]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[7]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[8]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[9]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[10]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[11]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[12]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[13]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[14]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[15]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[16]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[17]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[18]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[19]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[20]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[21]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[22]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[23]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[24]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[25]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[26]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[27]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[28]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[29]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[30]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[31]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[32]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[33]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[34]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[35]           ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[0]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[1]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[2]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[3]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[4]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[5]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[6]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[7]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[8]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[9]         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[10]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[11]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[12]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[13]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[14]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dq[15]        ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; max10_clk1_50      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; max10_clk2_50      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sw[8]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sw[3]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sw[0]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sw[4]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sw[1]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sw[9]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sw[7]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sw[6]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sw[5]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; sw[2]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Clock Transfers Due to Huge Delay Added for Hold                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+-------------------------------+
; Source Clock(s)                                                                                                                     ; Destination Clock(s)                                                                                                                ; Estimated Delay Added for Hold in ns ; Percentage of available delay ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+-------------------------------+
; \G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[2]~1,\G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[2] ; \G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[2]~1,\G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[2] ; 71478.6                              ; 135.7%                        ;
+-------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+-------------------------------+
Note: This table shows a list of clock transfers that are not optimized for hold by the router. These transfers have too much delay added if they are optimized for hold, so the fitter chooses to ignore the hold requirement on these clock transfers. Please consider using the Timing Analyzer to do further analysis on these transfers and verify that the timing constraints on these transfers are set properly (e.g. multicycles, false path). If the timing constraints are correct, you may turn off the ENABLE_HOLD_BACK_OFF to allow the Fitter to optimize hold on these transfers. 


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                                                                                                                                             ; Destination Clock(s)                                                                                                                ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; \G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[0]~1,\G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[0]                                                                                                                                         ; \G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[0]~1,\G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[0] ; 676.8             ;
; \G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[0]~1,\G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[0]                                                                                                                                         ; \G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[2]~1,\G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[2] ; 148.3             ;
; \G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[2]~1,\G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[2]                                                                                                                                         ; \G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[0]~1,\G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[0] ; 142.9             ;
; \G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[0]~1,\G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[0],\G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[2]~1,\G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[2],I/O ; \G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[2]~1,\G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[2] ; 45.1              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                             ; Destination Register                                                                                                        ; Delay Added in ns ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+-------------------+
; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterY[7]                    ; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterY[9]                                                                    ; 6.428             ;
; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterY[5]                    ; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterY[9]                                                                    ; 6.428             ;
; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterY[1]                    ; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterY[9]                                                                    ; 6.407             ;
; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterY[4]                    ; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterY[9]                                                                    ; 6.401             ;
; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterY[6]                    ; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterY[9]                                                                    ; 6.400             ;
; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterY[8]                    ; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterY[9]                                                                    ; 6.399             ;
; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterX[7]                    ; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterX[9]                                                                    ; 6.144             ;
; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterY[3]                    ; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterY[9]                                                                    ; 6.143             ;
; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterY[2]                    ; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterY[9]                                                                    ; 6.136             ;
; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterX[1]                    ; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterX[9]                                                                    ; 6.123             ;
; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterX[3]                    ; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterX[9]                                                                    ; 6.122             ;
; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterX[0]                    ; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterX[9]                                                                    ; 6.122             ;
; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterX[4]                    ; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterX[9]                                                                    ; 6.115             ;
; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterX[2]                    ; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterX[9]                                                                    ; 6.115             ;
; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterX[6]                    ; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterX[9]                                                                    ; 6.114             ;
; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterY[0]                    ; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterY[9]                                                                    ; 6.098             ;
; glue_xram:glue_xram|cache:pipeline|R_d_tag_from_bram[1]                     ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_tag_from_bram[0]                     ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_tag_from_bram[3]                     ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_tag_from_bram[2]                     ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_tag_from_bram[5]                     ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_tag_from_bram[4]                     ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_tag_from_bram[7]                     ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_rd_addr[12]                          ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_rd_addr[13]                          ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_rd_addr[14]                          ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_rd_addr[15]                          ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_rd_addr[16]                          ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_rd_addr[17]                          ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_rd_addr[19]                          ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_rd_addr[9]                           ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|R_simple_out[23]                                        ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[1][23]                       ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[2][23]                       ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[0][23]                       ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[5][23]                       ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[4][23]                       ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|gpio:\G_gpio:0:gpio_inst|R[3][23]                       ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; gpio[23]                                                                    ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|vector:\G_vector:vector|R[2][23]                        ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|vector:\G_vector:vector|R[0][23]                        ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|vector:\G_vector:vector|R[3][23]                        ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|timer:\G_timer:timer|Rtmp_ctrl_ext[11]                  ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|bram:\G_bram:bram|dbram_2[7]~28                         ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|bram:\G_bram:bram|dbram_2[7]~30                         ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|bram:\G_bram:bram|dbram_2[7]~31                         ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|bram:\G_bram:bram|dbram_2[7]~29                         ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|bram:\G_bram:bram|dbram_2[7]~24                         ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|bram:\G_bram:bram|dbram_2[7]~26                         ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|bram:\G_bram:bram|dbram_2[7]~27                         ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|bram:\G_bram:bram|dbram_2[7]~25                         ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|bram:\G_bram:bram|dbram_2[7]~20                         ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|bram:\G_bram:bram|dbram_2[7]~22                         ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|bram:\G_bram:bram|dbram_2[7]~23                         ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|bram:\G_bram:bram|dbram_2[7]~21                         ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|bram:\G_bram:bram|dbram_2[7]~16                         ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|bram:\G_bram:bram|dbram_2[7]~18                         ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|bram:\G_bram:bram|dbram_2[7]~19                         ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|bram:\G_bram:bram|dbram_2[7]~17                         ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|bram:\G_bram:bram|dbram_3[7]~126                        ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|bram:\G_bram:bram|dbram_3[7]~118                        ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|bram:\G_bram:bram|dbram_3[7]~134                        ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_rd_addr[7]                           ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_rd_addr[29]                          ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_rd_addr[28]                          ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_rd_addr[30]                          ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_tag_from_bram[8]                     ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|bram:\G_bram:bram|dbram_3[7]~117                        ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|bram:\G_bram:bram|dbram_3[7]~132                        ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|bram:\G_bram:bram|dbram_3[7]~128                        ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|bram:\G_bram:bram|dbram_3[7]~122                        ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_rd_addr[5]                           ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_rd_addr[4]                           ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_rd_addr[2]                           ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|vBlank                         ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|EX_MEM_addsub_data[5]  ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_rd_addr[18]                          ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_tag_from_bram[6]                     ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_cacheable_cycle                      ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_rd_addr[31]                          ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|EX_MEM_addsub_data[2]  ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_rd_addr[3]                           ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|EX_MEM_mem_cycle       ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|EX_MEM_addsub_data[7]  ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_rd_addr[8]                           ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|EX_MEM_addsub_data[8]  ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|EX_MEM_addsub_data[9]  ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_rd_addr[10]                          ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|EX_MEM_addsub_data[10] ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|EX_MEM_addsub_data[31] ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|EX_MEM_addsub_data[29] ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|EX_MEM_addsub_data[3]  ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|EX_MEM_mem_write       ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|EX_MEM_addsub_data[30] ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|EX_MEM_addsub_data[4]  ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|pipeline:pipeline|EX_MEM_addsub_data[28] ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|cache:pipeline|R_d_fetch_done                           ; glue_xram:glue_xram|cache:pipeline|altsyncram:M_d_bram_rtl_0|altsyncram_6jc1:auto_generated|ram_block1a23~porta_datain_reg0 ; 5.973             ;
; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterY[5]~2                  ; glue_xram:glue_xram|compositing2_fifo:\G_vgahdmi:G_vgabit_c2:comp_fifo|R_line_rd                                            ; 5.877             ;
; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterY[9]                    ; glue_xram:glue_xram|compositing2_fifo:\G_vgahdmi:G_vgabit_c2:comp_fifo|R_line_rd                                            ; 5.849             ;
; glue_xram:glue_xram|vga:\G_vgahdmi:vgabitmap|CounterY[6]~1                  ; glue_xram:glue_xram|compositing2_fifo:\G_vgahdmi:G_vgabit_c2:comp_fifo|R_line_rd                                            ; 5.835             ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "xram_sdram_vector"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "clk_50M_25M_250M_75M:\G_75M_clk:clkgen_75|altpll:altpll_component|clk_50M_25M_250M_75M_altpll:auto_generated|pll1" as MAX 10 PLL type File: /home/leo/clean_f32c/f32c/rtl/proj/altera/de10-lite/xram_sdram_vector/db/clk_50M_25M_250M_75M_altpll.v Line: 56
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for clk_50M_25M_250M_75M:\G_75M_clk:clkgen_75|altpll:altpll_component|clk_50M_25M_250M_75M_altpll:auto_generated|wire_pll1_clk[0] port File: /home/leo/clean_f32c/f32c/rtl/proj/altera/de10-lite/xram_sdram_vector/db/clk_50M_25M_250M_75M_altpll.v Line: 56
    Info (15099): Implementing clock multiplication of 3, clock division of 2, and phase shift of 0 degrees (0 ps) for clk_50M_25M_250M_75M:\G_75M_clk:clkgen_75|altpll:altpll_component|clk_50M_25M_250M_75M_altpll:auto_generated|wire_pll1_clk[2] port File: /home/leo/clean_f32c/f32c/rtl/proj/altera/de10-lite/xram_sdram_vector/db/clk_50M_25M_250M_75M_altpll.v Line: 56
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484A7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484A7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 177 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (176353): Automatically promoted node clk_50M_25M_250M_75M:\G_75M_clk:clkgen_75|altpll:altpll_component|clk_50M_25M_250M_75M_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: /home/leo/clean_f32c/f32c/rtl/proj/altera/de10-lite/xram_sdram_vector/db/clk_50M_25M_250M_75M_altpll.v Line: 99
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node clk_50M_25M_250M_75M:\G_75M_clk:clkgen_75|altpll:altpll_component|clk_50M_25M_250M_75M_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C1 of PLL_1) File: /home/leo/clean_f32c/f32c/rtl/proj/altera/de10-lite/xram_sdram_vector/db/clk_50M_25M_250M_75M_altpll.v Line: 99
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node max10_clk2_50~input (placed in PIN N14 (CLK2p, DIFFIO_RX_R38p, DIFFOUT_R38p, High_Speed)) File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 55
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Critical Warning (332012): Synopsys Design Constraints File file not found: 'xram_sdram_vector.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000 \G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   40.000 \G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[0]~1
    Info (332111):   13.333 \G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[2]
    Info (332111):   13.333 \G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[2]~1
    Info (332111):   20.000 max10_clk1_50
    Info (332111):   20.000 max10_clk2_50
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 534 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 363 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 1 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 11 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 36 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 20 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 30 total pin(s) used --  10 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 40 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 39 total pin(s) used --  13 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  32 pins available
Warning (15055): PLL "clk_50M_25M_250M_75M:\G_75M_clk:clkgen_75|altpll:altpll_component|clk_50M_25M_250M_75M_altpll:auto_generated|pll1" input clock inclk[1] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input File: /home/leo/clean_f32c/f32c/rtl/proj/altera/de10-lite/xram_sdram_vector/db/clk_50M_25M_250M_75M_altpll.v Line: 56
    Info (15024): Input port INCLK[1] of node "clk_50M_25M_250M_75M:\G_75M_clk:clkgen_75|altpll:altpll_component|clk_50M_25M_250M_75M_altpll:auto_generated|pll1" is driven by max10_clk2_50~inputclkctrl which is OUTCLK output port of Clock control block type node max10_clk2_50~inputclkctrl File: /home/leo/clean_f32c/f32c/rtl/proj/altera/de10-lite/xram_sdram_vector/db/clk_50M_25M_250M_75M_altpll.v Line: 56
Warning (15064): PLL "clk_50M_25M_250M_75M:\G_75M_clk:clkgen_75|altpll:altpll_component|clk_50M_25M_250M_75M_altpll:auto_generated|pll1" output port clk[2] feeds output pin "dram_clk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: /home/leo/clean_f32c/f32c/rtl/proj/altera/de10-lite/xram_sdram_vector/db/clk_50M_25M_250M_75M_altpll.v Line: 56
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CLK_10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_INT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_INT[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_SDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_SDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[0]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:55
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:50
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:09:33
Info (170193): Fitter routing operations beginning
Info (188005): Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures. For more information, refer to the "Estimated Delay Added for Hold Timing" section in the Fitter report.
Critical Warning (10929): The Fitter is disabling hold optimization on the following clock transfers, because the estimated amount of delay added for hold on these transfers is too large. Usually this is due to bad timing constraints (e.g. missing multicycle, false path on the transfers). For more information, refer to the "Ignored Clock Transfers Due to Huge Delay Added for Hold" section in the Fitter report. If you want to force hold optimization on these transfers, set the ENABLE_HOLD_BACK_OFF setting to OFF.
    Critical Warning (188031): Ignored hold transfers: Source clock = \G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[2]~1,\G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[2], Destination clock = \G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[2]~1,\G_75M_clk:clkgen_75|altpll_component|auto_generated|pll1|clk[2], Estimated delay added for hold = 71479 ns (135.7% of available delay)
Info (170195): Router estimated average interconnect usage is 29% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 59% of the available device resources in the region that extends from location X33_Y11 to location X44_Y21
Warning (16684): The router is trying to resolve an exceedingly large amount of congestion. At the moment, it predicts long routing run time and/or significant setup or hold timing failures. Congestion details can be found in the Chip Planner.
Info (188005): Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures. For more information, refer to the "Estimated Delay Added for Hold Timing" section in the Fitter report.
Info (170236): Routing optimizations have been running for 1 hour(s)
    Info (170242): 35714 out of 35760 signals have been routed.
    Info (170238): 34 interconnect resources are used by multiple signals.
Info (170194): Fitter routing operations ending: elapsed time is 01:24:48
Info (11888): Total time spent on timing analysis during the Fitter is 318.77 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:02:44
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 82 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin key[1] uses I/O standard 3.3-V LVTTL at A7 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 59
    Info (169178): Pin key[2] uses I/O standard 3.3-V LVTTL at B8 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 59
    Info (169178): Pin arduino_io[0] uses I/O standard 3.3-V LVTTL at AB5 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169178): Pin arduino_io[1] uses I/O standard 3.3-V LVTTL at AB6 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169178): Pin arduino_io[2] uses I/O standard 3.3-V LVTTL at AB7 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169178): Pin arduino_io[3] uses I/O standard 3.3-V LVTTL at AB8 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169178): Pin arduino_io[4] uses I/O standard 3.3-V LVTTL at AB9 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169178): Pin arduino_io[5] uses I/O standard 3.3-V LVTTL at Y10 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169178): Pin arduino_io[6] uses I/O standard 3.3-V LVTTL at AA11 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169178): Pin arduino_io[7] uses I/O standard 3.3-V LVTTL at AA12 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169178): Pin arduino_io[8] uses I/O standard 3.3-V LVTTL at AB17 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169178): Pin arduino_io[9] uses I/O standard 3.3-V LVTTL at AA17 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169178): Pin arduino_io[12] uses I/O standard 3.3-V LVTTL at Y19 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169178): Pin arduino_io[13] uses I/O standard 3.3-V LVTTL at AB20 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169178): Pin arduino_io[14] uses I/O standard 3.3-V LVTTL at AB21 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169178): Pin arduino_io[15] uses I/O standard 3.3-V LVTTL at AA20 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169178): Pin arduino_io[10] uses I/O standard 3.3-V LVTTL at AB19 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169178): Pin arduino_io[11] uses I/O standard 3.3-V LVTTL at AA19 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169178): Pin gpio[0] uses I/O standard 3.3-V LVTTL at V10 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[1] uses I/O standard 3.3-V LVTTL at W10 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[2] uses I/O standard 3.3-V LVTTL at V9 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[3] uses I/O standard 3.3-V LVTTL at W9 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[4] uses I/O standard 3.3-V LVTTL at V8 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[5] uses I/O standard 3.3-V LVTTL at W8 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[6] uses I/O standard 3.3-V LVTTL at V7 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[7] uses I/O standard 3.3-V LVTTL at W7 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[8] uses I/O standard 3.3-V LVTTL at W6 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[9] uses I/O standard 3.3-V LVTTL at V5 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[10] uses I/O standard 3.3-V LVTTL at W5 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[11] uses I/O standard 3.3-V LVTTL at AA15 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[12] uses I/O standard 3.3-V LVTTL at AA14 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[13] uses I/O standard 3.3-V LVTTL at W13 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[14] uses I/O standard 3.3-V LVTTL at W12 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[15] uses I/O standard 3.3-V LVTTL at AB13 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[16] uses I/O standard 3.3-V LVTTL at AB12 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[17] uses I/O standard 3.3-V LVTTL at Y11 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[18] uses I/O standard 3.3-V LVTTL at AB11 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[19] uses I/O standard 3.3-V LVTTL at W11 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[20] uses I/O standard 3.3-V LVTTL at AB10 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[21] uses I/O standard 3.3-V LVTTL at AA10 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[22] uses I/O standard 3.3-V LVTTL at AA9 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[23] uses I/O standard 3.3-V LVTTL at Y8 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[24] uses I/O standard 3.3-V LVTTL at AA8 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[25] uses I/O standard 3.3-V LVTTL at Y7 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[26] uses I/O standard 3.3-V LVTTL at AA7 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[27] uses I/O standard 3.3-V LVTTL at Y6 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[28] uses I/O standard 3.3-V LVTTL at AA6 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[29] uses I/O standard 3.3-V LVTTL at Y5 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[30] uses I/O standard 3.3-V LVTTL at AA5 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[31] uses I/O standard 3.3-V LVTTL at Y4 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[32] uses I/O standard 3.3-V LVTTL at AB3 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[33] uses I/O standard 3.3-V LVTTL at Y3 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[34] uses I/O standard 3.3-V LVTTL at AB2 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin gpio[35] uses I/O standard 3.3-V LVTTL at AA2 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169178): Pin dram_dq[0] uses I/O standard 3.3-V LVTTL at Y21 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 70
    Info (169178): Pin dram_dq[1] uses I/O standard 3.3-V LVTTL at Y20 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 70
    Info (169178): Pin dram_dq[2] uses I/O standard 3.3-V LVTTL at AA22 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 70
    Info (169178): Pin dram_dq[3] uses I/O standard 3.3-V LVTTL at AA21 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 70
    Info (169178): Pin dram_dq[4] uses I/O standard 3.3-V LVTTL at Y22 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 70
    Info (169178): Pin dram_dq[5] uses I/O standard 3.3-V LVTTL at W22 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 70
    Info (169178): Pin dram_dq[6] uses I/O standard 3.3-V LVTTL at W20 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 70
    Info (169178): Pin dram_dq[7] uses I/O standard 3.3-V LVTTL at V21 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 70
    Info (169178): Pin dram_dq[8] uses I/O standard 3.3-V LVTTL at P21 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 70
    Info (169178): Pin dram_dq[9] uses I/O standard 3.3-V LVTTL at J22 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 70
    Info (169178): Pin dram_dq[10] uses I/O standard 3.3-V LVTTL at H21 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 70
    Info (169178): Pin dram_dq[11] uses I/O standard 3.3-V LVTTL at H22 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 70
    Info (169178): Pin dram_dq[12] uses I/O standard 3.3-V LVTTL at G22 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 70
    Info (169178): Pin dram_dq[13] uses I/O standard 3.3-V LVTTL at G20 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 70
    Info (169178): Pin dram_dq[14] uses I/O standard 3.3-V LVTTL at G19 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 70
    Info (169178): Pin dram_dq[15] uses I/O standard 3.3-V LVTTL at F22 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 70
    Info (169178): Pin max10_clk1_50 uses I/O standard 3.3-V LVTTL at P11 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 55
    Info (169178): Pin max10_clk2_50 uses I/O standard 3.3-V LVTTL at N14 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 55
    Info (169178): Pin sw[8] uses I/O standard 3.3-V LVTTL at B14 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 58
    Info (169178): Pin sw[3] uses I/O standard 3.3-V LVTTL at C12 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 58
    Info (169178): Pin sw[0] uses I/O standard 3.3-V LVTTL at C10 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 58
    Info (169178): Pin sw[4] uses I/O standard 3.3-V LVTTL at A12 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 58
    Info (169178): Pin sw[1] uses I/O standard 3.3-V LVTTL at C11 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 58
    Info (169178): Pin sw[9] uses I/O standard 3.3-V LVTTL at F15 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 58
    Info (169178): Pin sw[7] uses I/O standard 3.3-V LVTTL at A14 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 58
    Info (169178): Pin sw[6] uses I/O standard 3.3-V LVTTL at A13 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 58
    Info (169178): Pin sw[5] uses I/O standard 3.3-V LVTTL at B12 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 58
    Info (169178): Pin sw[2] uses I/O standard 3.3-V LVTTL at D12 File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 58
Warning (169064): Following 20 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin arduino_io[0] has a permanently disabled output enable File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169065): Pin arduino_io[1] has a permanently disabled output enable File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169065): Pin arduino_io[2] has a permanently disabled output enable File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169065): Pin arduino_io[3] has a permanently disabled output enable File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169065): Pin arduino_io[4] has a permanently disabled output enable File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169065): Pin arduino_io[5] has a permanently disabled output enable File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169065): Pin arduino_io[6] has a permanently disabled output enable File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169065): Pin arduino_io[7] has a permanently disabled output enable File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169065): Pin arduino_io[8] has a permanently disabled output enable File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169065): Pin arduino_io[9] has a permanently disabled output enable File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169065): Pin arduino_io[12] has a permanently disabled output enable File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169065): Pin arduino_io[13] has a permanently disabled output enable File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169065): Pin arduino_io[14] has a permanently disabled output enable File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169065): Pin arduino_io[15] has a permanently disabled output enable File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169065): Pin arduino_io[10] has a permanently enabled output enable File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169065): Pin arduino_io[11] has a permanently disabled output enable File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 62
    Info (169065): Pin gpio[32] has a permanently disabled output enable File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169065): Pin gpio[33] has a permanently disabled output enable File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169065): Pin gpio[34] has a permanently disabled output enable File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
    Info (169065): Pin gpio[35] has a permanently disabled output enable File: /home/leo/clean_f32c/f32c/rtl/altera/de10lite/top/top_de10lite_xram_sdram_vector.vhd Line: 63
Info (144001): Generated suppressed messages file /home/leo/clean_f32c/f32c/rtl/proj/altera/de10-lite/xram_sdram_vector/xram_sdram_vector.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 23 warnings
    Info: Peak virtual memory: 1266 megabytes
    Info: Processing ended: Wed Dec 15 22:46:14 2021
    Info: Elapsed time: 01:40:15
    Info: Total CPU time (on all processors): 01:51:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/leo/clean_f32c/f32c/rtl/proj/altera/de10-lite/xram_sdram_vector/xram_sdram_vector.fit.smsg.


