<!DOCTYPE html>
<html lang="ja">
	<head>
		
	<meta charset="utf-8">
	<meta name="viewport" content="width=device-width">
    <meta name="referrer" content="no-referrer">
	<meta name="format-detection" content="telephone=no, address=no, email=no">
	<meta property="og:locale" content="ja">
	<base href="https://umio-yasuno.github.io/posts/2019/12/28/intel-dg1-96eu-guess/"><title>Intel DG1は96EU構成? &amp; 推測 | Coelacanth&#39;s Dream</title>
	<meta property="og:title" content="Intel DG1は96EU構成? &amp; 推測 | Coelacanth&#39;s Dream">
	<meta name="twitter:title" content="Intel DG1は96EU構成? &amp; 推測 | Coelacanth&#39;s Dream">
	<meta name="og:type" content="article">

	<meta name="description" content="EECに登録された情報から、Intel期待?のdGPU、DG1のEU数が96だという話が出ている。 Набор разработчика DG1 External FRD1 96EU Accessory Kit (Alpha) (DGD12KEF3A) &ndash; portal.eaeunion.org （情報元: https://twi">
	<meta property="og:description" content="EECに登録された情報から、Intel期待?のdGPU、DG1のEU数が96だという話が出ている。 Набор разработчика DG1 External FRD1 96EU Accessory Kit (Alpha) (DGD12KEF3A) &ndash; portal.eaeunion.org （情報元: https://twi">
	<meta name="twitter:description" content="EECに登録された情報から、Intel期待?のdGPU、DG1のEU数が96だという話が出ている。 Набор разработчика DG1 External FRD1 96EU Accessory Kit (Alpha) (DGD12KEF3A) &ndash; portal.eaeunion.org （情報元: https://twi">
	<meta property="og:image" content="https://umio-yasuno.github.io/image/site-image.png">
	<meta name="url" content="https://umio-yasuno.github.io/posts/2019/12/28/intel-dg1-96eu-guess/">
	<meta name="author" content="Umio Yasuno">
	<meta name="keywords" content="Intel, Gen11, Gen12, DG1">

		<link rel="preload" href="https://umio-yasuno.github.io/css/footer.min.css" as="style">
		<link rel="preload" href="https://umio-yasuno.github.io/css/page.min.css" as="style">
<style>

html
	{	background-size: cover;
		background-attachment: fixed;
		background-image: radial-gradient(farthest-corner, #2F4F4F 88%, #172727 95%, #040707 100%);
}
main
	{	display: grid;
		grid-template-columns: 1em 2em auto 1.5em;
		grid-template-rows: repeat(4, auto);
		row-gap: 1em;
}
header
	{	grid-row: 2 / 3;
		grid-column: 1 / 4;


}
.title
	{	font: normal 1.6em monospace;
		text-decoration: none;
		text-align: end;
}
	.title a
		{	color: #6D9CA9;
			text-shadow: 0 2px .8em #577C87;
	}
	.title a:hover
		{	color: #98B9C2;
			text-decoration: none;
			text-shadow: 0 2px 1em #7EA0A9;
	}
.page-title, .page-title a
	{	color: #FFA319;
		font-size: 1em;
		line-height: 1.2em;
		margin: 0;
}
	.page-title a:hover,.sect-page a:hover
		{	text-decoration: underline #CC8214;
	}
.tag-title, .categorie-title
	{	color: #7FFFFF;
}
a
	{	color: #75D1FF;
		text-decoration: none;
		padding: 0 .28em 0 .25em;
		margin: 0;
		word-break: break-all;
}
	a:hover
		{	text-decoration: underline;
	}
.text
	{	color: snow;
		box-sizing: border-box;

		line-height: 1.6em;
		word-wrap: break-word;
		text-justify: inter-character;
		grid-row: 3;
		grid-column: 1 / 5;

		scrollbar-width: thin;
		scrollbar-color: rgba(0,128,128, .5) rgba(255,0,0, 0)
}
article > p::first-letter
	{	padding-left: .6em;
}
article > p
	{	padding:  0 1vw 0 1vw;
}
h1, h2, h3, h4
	{	color: #FFA319;
		font: normal 1em sans-serif;
		margin: 0;
}
	h1
		{	font-size: 1.4em;
			padding: .9em 0 .9em .2em;
	}
	h2
		{	font-size: 1.2em;
			padding: .7em 0 .7em .4em;
	}
	h3
		{	font-size: 1.1em;
			padding: .5em 0 .5em .7em;
	}
	h4
		{	font-size: 1.1em;
			padding: .5em 0 .2em 1em;
	}
.foot, .side
	{	display: none;
}
.foot
	{	grid-row: 4;
		grid-column: 1 / 5;
}
@media (min-width: 840px)
	{	main
			{	display: grid;
				grid-template-columns: 2em 200px 1fr;
				grid-template-rows: 2em 6em 2em 1fr;
				font-size: 16px;
		}
		.text
			{	grid-column: 3 / 4;
				grid-row: 1 / 5;
				padding: 1em 0 8% 2vw;
		}
		header > .title
			{	display: none;
		}
		.side
			{	display: block;
					height: 96vh;
					width: 200px;
				position: fixed;
					top: 2vh;
					left: 24px;
				padding-right: 1.2em;
				border-right: 1px solid green;
				font-size: 1em;
				color: lime;
				z-index: 101;


				overflow: scroll;
				scrollbar-width: thin;
				scrollbar-color: rgba(0,128,128, .5) rgba(255,0,0, 0)
		}
			.side > .title
				{	text-align: end;
					padding: 1em 0 0 0;
					width: 100%;
					font: normal 1.6em monospace;
			}
		.side-pagination
			{	display: grid;
				margin: 2em 0 2em 1em;
				font-size: 1.05em;
				row-gap: .8em;
				grid-template-rows: repeat(3, 1fr);
				grid-template-columns: 1em .9fr 2em;
		}
		.side-prev
			{	grid-row: 1;
				grid-column: 1 / 4;
				margin-right: auto;
				color: #9EDEFF;
		}
			.side-prev::before
				{	
					content: '\2190';
			}
		.side-next
			{	grid-row: 3;
				grid-column: 1 / 4;
				margin-left: auto;
				color: #9EDEFF;
		}
			.side-next::after
				{	
					content: '\2192';
					vertical-align: middle;
			}
		.side-page-number
			{	color: lime;
				font-size: .9em;
				margin: 0 auto 0 auto;
				grid-row: 2 / 3;
				grid-column: 2 / 3;
		}
		.side-author, .side-lastmod, .side-about
			{	padding: .5em 0 0 1em;
				line-height: 1.4em;
		}
		.side li::before
			{	color: #008080;
				content: '\25AA';
				padding: 0;
		}
		.side-links ul, .side-tags ul, .side-categories ul
			{	list-style: none none outside;
				padding: 0 0 0 1em;
				color: #7FFFD4;
				line-height: 1.5em;
		}
		.side-pagination
			{	display: grid;
				margin: 2em 0 2em 1em;
				font-size: 1.05em;
				row-gap: .8em;
				grid-template-rows: repeat(3, 1fr);
				grid-template-columns: 1em .9fr 2em;
		}
		.side-prev
			{	grid-row: 1;
				grid-column: 1 / 4;
				margin-right: auto;
				color: #9EDEFF;
		}
			.side-prev::before
				{	
					content: '\2190';
			}
		.side-next
			{	grid-row: 3;
				grid-column: 1 / 4;
				margin-left: auto;
				color: #9EDEFF;
		}
			.side-next::after
				{	
					content: '\2192';
					vertical-align: middle;
			}
		.side-page-number
			{	color: lime;
				font-size: .9em;
				margin: 0 auto 0 auto;
				grid-row: 2 / 3;
				grid-column: 2 / 3;
		}
		.side-author, .side-lastmod, .side-about
			{	padding: .5em 0 0 1em;
				line-height: 1.4em;
		}
		.side li::before
			{	color: #008080;
				content: '\25AA';
				padding: 0;
		}
		.side-links ul, .side-tags ul, .side-categories ul
			{	list-style: none none outside;
				padding: 0 0 0 1em;
				color: #7FFFD4;
				line-height: 1.5em;
		}
}
</style>

			<link rel="stylesheet" href="https://umio-yasuno.github.io/css/page.min.css">
			<link rel="preload" href="https://umio-yasuno.github.io/css/ins.min.css" as="style">
		<link rel="icon" href="https://umio-yasuno.github.io/favicon.ico">
	</head>
    <body>
	<main>
		<header><div class="title">
	<a href="https://umio-yasuno.github.io/">Coelacanth&#39;s Dream</a>
</div>
</header>
		<div class="text">
    		
<article>
	<header>
		<h1>Intel DG1は96EU構成? &amp; 推測</h1>
	</header>

<p>EECに登録された情報から、Intel期待<span class="hide">?</span>のdGPU、DG1のEU数が96だという話が出ている。<br />
<a href="https://portal.eaeunion.org/sites/odata/_layouts/15/Portal.EEC.Registry.UI/DisplayForm.aspx?ItemId=66098&amp;ListId=d84d16d7-2cc9-4cff-a13b-530f96889dbc" rel="noreferrer" target="_blank">Набор разработчика DG1 External FRD1 96EU Accessory Kit (Alpha) (DGD12KEF3A) &ndash; portal.eaeunion.org</a><br />
    <code>（情報元: <a href="https://twitter.com/KOMACHI_ENSAKA/status/1209833522086547458" rel="noreferrer" target="_blank">https://twitter.com/KOMACHI_ENSAKA/status/1209833522086547458</a>）</code></p>

<p>ただ名前からして、まだベータ版手前のアルファであり、実際に製品として出てくるDG1も同じ96EUかどうかはわからないが、<br />
今から設計を一部やり直してEUを増やすなんてしたら2020年中に出てくるか怪しくなるため、製品も96EUとなる可能性が高い。</p>

<p>海外メディアや一部国内ブログでは、96EUというのはTiger Lake GT2と同じだ、と言われているが、それよりどちらも同じGen12LP（12.1）と言った方が正確だと思う。<br />
それと、Shading UnitsがこれまでのEUあたり8 Units（SIMD8）から16 Units（SIMD16）になるのでは、と言われたりもしてるが、今の所それを裏付ける記述を見つけることはできなかった。</p>

<h3 id="推測">推測</h3>

<h4 id="性能">性能</h4>

<p>Intel GPUのスペックを、よく使うRadeonのフォーマットに合わせた表が以下。</p>

<table>
<thead>
<tr>
<th align="left">Intel GPU</th>
<th align="center">Gen11 GT2</th>
<th align="center">Gen12LP (GT2)</th>
</tr>
</thead>

<tbody>
<tr>
<td align="left">GPU Clock</td>
<td align="center">1.1 GHz</td>
<td align="center">1.1 GHz~?</td>
</tr>

<tr>
<td align="left">Slices</td>
<td align="center">1</td>
<td align="center">1</td>
</tr>

<tr>
<td align="left">Sub-Slices</td>
<td align="center">8</td>
<td align="center">6</td>
</tr>

<tr>
<td align="left">EUs</td>
<td align="center">64</td>
<td align="center">96</td>
</tr>

<tr>
<td align="left">Shading Units</td>
<td align="center">512</td>
<td align="center">768</td>
</tr>

<tr>
<td align="left">TMUs</td>
<td align="center">32</td>
<td align="center">24 ??</td>
</tr>

<tr>
<td align="left">ROPs</td>
<td align="center">16</td>
<td align="center">16 ?</td>
</tr>

<tr>
<td align="left">GPU L3$</td>
<td align="center">3072KB</td>
<td align="center">3072KB?</td>
</tr>

<tr>
<td align="left"></td>
<td align="center"></td>
<td align="center"></td>
</tr>

<tr>
<td align="left">Memory Type</td>
<td align="center">LPDDR4/X</td>
<td align="center">LPDDR4X /LPDDR5</td>
</tr>

<tr>
<td align="left">Memory Speed</td>
<td align="center">3733 MT/s</td>
<td align="center">~6400 MT/s?</td>
</tr>

<tr>
<td align="left">Memory Bandwidth</td>
<td align="center">59.7 GB/s</td>
<td align="center">102.4 GB/s</td>
</tr>

<tr>
<td align="left"></td>
<td align="center"></td>
<td align="center"></td>
</tr>

<tr>
<td align="left">Peak Texture Fill-Rate (GT/s)</td>
<td align="center">35.2</td>
<td align="center">26.4~?</td>
</tr>

<tr>
<td align="left">Peak Pixel Fill-Rate (GP/s)</td>
<td align="center">17.6</td>
<td align="center">17.6~?</td>
</tr>

<tr>
<td align="left">FP16 (TFLOPS)</td>
<td align="center">2.2</td>
<td align="center">3.4~?</td>
</tr>

<tr>
<td align="left">FP32 (TFLOPS)</td>
<td align="center">1.1</td>
<td align="center">1.7~?</td>
</tr>
</tbody>
</table>

<p>IntelのGen11公式資料を元にした。<br />
<a href="https://software.intel.com/en-us/download/architecture-overview-for-intel-processor-graphics-gen11" rel="noreferrer" target="_blank">Architecture Overview for Intel® Processor Graphics Gen11 &ndash; Intel</a></p>

<p>まずDG1の構成としては、このGen12LPから大きく変わらないのではないかと思う。<br />
メモリも、GDDR6を使うのではないかと噂されたりするが、LPDDR5でも128-bit（4x32-bit） GDDR5 7Gbps（112 GB/s）近くの帯域はあるため、下手に慣れてないGDDR6のメモリーコントローラーを組み込むより、実績のある（と言っても出るのはTigerlakeと近い時期になるだろうけど）LPDDR5のままのが確実ではないだろうか。<br />
もしGDDR6を使い、帯域をある程度合わせると、64-bit（2x32-bit） GDDR6 14Gbps（112 GB/s）になる。<br />
チップ数では128-bit LPDDR5、64-bit GDDR6のどちらも2枚必要とし、コスト的には、既に量産されているGDDR6の方が有利に思えるが、2020年に出てくる次世代ゲーム機（Sony PlayStation 5、Microsoft Xbox Series X）によってGDDR6の需要が大きく高まると見られている。<br />
<a href="https://news.mynavi.jp/article/20191227-947180/" rel="noreferrer" target="_blank">グラフィックスDRAMの価格、2020年に急上昇する可能性 &ndash; TrendForce予測 &ndash; マイナビニュース</a><br />
そのためどっちが有利か、をうまく推し量れない。</p>

<p>ダイサイズは、Gen11 GT2を統合したIce Lakeが131mm<sup>2</sup>程と見られ、ここからCPUとImagingユニットを抜き、その他マルチメディア部やThunderbolt 3、メモリコントローラーを残し、GPUを96EUに増やしても100mm<sup>2</sup>弱に収まるのではないかと思う。<br />
<a href="https://ascii.jp/elem/000/001/873/1873186/index-4.html" rel="noreferrer" target="_blank">デスクトップ向けIce Lakeの出荷は絶望的　インテル CPUロードマップ &ndash; ASCII.jp</a><br />
メモリインターフェイスは、PHYがダイの外周を広げて中をスカスカにさせないためにも、多分2PHY（2x LPDDR5/2x GDDR6）、攻めて4PHY（4x LPDDR5/4x GDDR6）あたりだと想像している。</p>

<p>実グラフィック性能としてはメモリ帯域やROPからして、既存の製品だとGT1030やRX 550に近い性能になると思われる。<br />
Tigerlakeと比較した性能では、当然DG1の方が上になるはずだ。<br />
統合GPUだと、どうしてもCPUとのメモリ帯域やTDPの食い合いが避けられない。dGPUならリングバスからも解放されるだろう。</p>

<h4 id="製品として">製品として</h4>

<p>IntelのdGPU市場再参入に持ち込む武器がDG1、というのはなんとも心許ないように思う。</p>

<p>マルチGPUのサポートが追加されており、複数のdGPUだけでなくiGPUとdGPUとの組み合わせにも期待でき、（かつてのATI Hybrid Graphicsみたく）<br />
<a href="https://lists.freedesktop.org/archives/intel-gfx/2019-October/216404.html" rel="noreferrer" target="_blank">[Intel-gfx] [CI] drm/i915/pmu: Support multiple GPUs</a><br />
Intel Platformとして売り出すことが考えられるが、それでどこまで他社GPUと差を詰められるか。<br />
規模としては同じなため、Gen12 GT2単体とGT2+DG1との比較で、良くて1.3〜1.5倍ではないだろうか。GTX1050、RX 560に届かないくらい。</p>

<p>それとも、モバイル向けにGPUが統合されていないCPUを出す予定があり、それと組み合わせることを想定しているか。<br />
AMDのRenoirは最大8-Coreになるとされているが、Tigerlake-U/Yは今の所4-Coreという情報しか出ていない。<br />
<a href="http://intelstudios.edgesuite.net/im/2019/pdf/2019_Intel_Investor_Meeting_Bryant.pdf#page=11" rel="noreferrer" target="_blank">2019 Intel Investor Meeting &ndash; 2019_Intel_Investor_Meeting_Bryant.pdf</a></p>

<blockquote>
<p>4) 5W AML 2+2 vs 9W TGL 4+2 projections</p>
</blockquote>

<p>現行のモバイル向けCPUがComet Lake（6C/12T）、Ice Lake（4C/8T）の2種類があるように、Tiger Lakeの世代でも4Cより上は14++nmでSkylakeアーキ<span class="hide">（別?）</span>で、前世代になるComet Lakeとの差別化のため、GPUを取り除き、その分CPUコアを増やすということも考えられる。</p>

<p>GPUというよりはマルチメディア用途で打ち出す可能性もある。<br />
Gen12ではさらにエンコーダー/デコーダーを強化すると見られ、上記スライドでも8k60pエンコード対応を示しており、<a href="https://github.com/intel/media-driver" rel="noreferrer" target="_blank">media-driver</a>にはHEVC 12-bit、16Kにも対応することを匂わせる記述がある。<br />
ただ、だいぶ前から2020年にIntelのdGPUが出る！と言いながらマルチメディア向けです、なんてのはないだろうから、微妙な説。<br />
なまじIntel自身が優秀なマルチメディア機能を持ったGPUをCPUに統合して売り広めただけに、そこまで需要があるとは思えない。</p>

<p>また、DG1はGen12を試し、ソフトウェアベンダ―による最適化を促す立ち位置にあり、そう間を置かずにもっと高性能になるであろうDG2が出る可能性だってあるかもしれない。</p>

<p><br>
とにもかくにも公式発表、実物が待ち遠しい。<br />
CES2020で具体的な姿が見られるといいのだが。</p>

<h3 id="おまけ">おまけ</h3>

<p>Intel、AMDの現行、次世代の統合GPUを比較した表。</p>

<table>
<thead>
<tr>
<th align="left">Integral GPU</th>
<th align="center">Intel Gen11 GT2</th>
<th align="center">Intel Gen12LP</th>
<th align="center">AMD Picasso (3700U)</th>
<th align="center">AMD Renoir (13CU)</th>
</tr>
</thead>

<tbody>
<tr>
<td align="left">GPU Clock</td>
<td align="center">1.1 GHz</td>
<td align="center">1.1 GHz~?</td>
<td align="center">1.4 GHz</td>
<td align="center">1.8 GHz?</td>
</tr>

<tr>
<td align="left">Shading Units</td>
<td align="center">512</td>
<td align="center">768</td>
<td align="center">640</td>
<td align="center">832 ?</td>
</tr>

<tr>
<td align="left">TMUs</td>
<td align="center">32</td>
<td align="center">24 ??</td>
<td align="center">40</td>
<td align="center">52 ?</td>
</tr>

<tr>
<td align="left">ROPs</td>
<td align="center">16</td>
<td align="center">16 ?</td>
<td align="center">8</td>
<td align="center">8</td>
</tr>

<tr>
<td align="left">GPU $</td>
<td align="center">3MB</td>
<td align="center">3MB?</td>
<td align="center">1MB</td>
<td align="center">1MB?</td>
</tr>

<tr>
<td align="left"></td>
<td align="center"></td>
<td align="center"></td>
<td align="center"></td>
<td align="center"></td>
</tr>

<tr>
<td align="left">Memory Type</td>
<td align="center">LPDDR4/X</td>
<td align="center">LPDDR4X /LPDDR5</td>
<td align="center">DDR4</td>
<td align="center">LPDDR4/X</td>
</tr>

<tr>
<td align="left">Memory Speed</td>
<td align="center">3733 MT/s</td>
<td align="center">~6400 MT/s?</td>
<td align="center">2400 MT/s</td>
<td align="center">4266 MT/s</td>
</tr>

<tr>
<td align="left">Memory Bandwidth</td>
<td align="center">59.7 GB/s</td>
<td align="center">102.4 GB/s</td>
<td align="center">38.4 GB/s</td>
<td align="center">68.3 GB/s</td>
</tr>

<tr>
<td align="left"></td>
<td align="center"></td>
<td align="center"></td>
<td align="center"></td>
<td align="center"></td>
</tr>

<tr>
<td align="left">Peak Texture Fill-Rate (GT/s)</td>
<td align="center">35.2</td>
<td align="center">26.4~?</td>
<td align="center">56.0</td>
<td align="center">93.6 ?</td>
</tr>

<tr>
<td align="left">Peak Pixel Fill-Rate (GP/s)</td>
<td align="center">17.6</td>
<td align="center">17.6~?</td>
<td align="center">11.2</td>
<td align="center">14.4 ?</td>
</tr>

<tr>
<td align="left">FP16 (TFLOPS)</td>
<td align="center">2.2</td>
<td align="center">3.4~?</td>
<td align="center">3.6</td>
<td align="center">6.0 ?</td>
</tr>

<tr>
<td align="left">FP32 (TFLOPS)</td>
<td align="center">1.1</td>
<td align="center">1.7~?</td>
<td align="center">1.8</td>
<td align="center">3.0 ?</td>
</tr>
</tbody>
</table>
</article>
		</div>
			<div class="side">
	<div class="title">
	<a href="https://umio-yasuno.github.io/">Coelacanth&#39;s Dream</a>
</div>

	<nav class="side-links">
	<ul>
		<li><a href="https://umio-yasuno.github.io/posts">Posts</a></li><li><a href="https://umio-yasuno.github.io/tags/database">Database</a></li>
	</ul>
	</nav><nav class="side-tags">
		<ul>
			<li><a href="https://umio-yasuno.github.io/tags" class="tag-title">Tags</a>:</li>
			<ul>
			<li><a href="https://umio-yasuno.github.io/tags/intel">Intel</a></li>
			<li><a href="https://umio-yasuno.github.io/tags/gen11">Gen11</a></li>
			<li><a href="https://umio-yasuno.github.io/tags/gen12">Gen12</a></li>
			<li><a href="https://umio-yasuno.github.io/tags/dg1">DG1</a></li>
			</ul>
		</ul>
		</nav>
		<nav class="side-categories">
		<ul>
			<li><a href="https://umio-yasuno.github.io/categories" class="categorie-title">Categories</a>:</li>
			<ul>
			<li><a href="https://umio-yasuno.github.io/categories/hardware">Hardware</a></li>
			<li><a href="https://umio-yasuno.github.io/categories/gpu">GPU</a></li>
			<li><a href="https://umio-yasuno.github.io/categories/intel">Intel</a></li>
			</ul>
		</ul>
		</nav>
	<div class="side-author">Author : Umio Yasuno</div><div class="side-lastmod">Lastmod :<br>&nbsp;&nbsp;2019-12-29 09:25:17 </div>
	<nav class="side-about">
		<a href="https://umio-yasuno.github.io/about/">About</a>
		<a href="https://umio-yasuno.github.io/about/#donate">Donate</a>
	</nav>
</div>

			<link rel="stylesheet" href="https://umio-yasuno.github.io/css/footer.min.css">
			<div class="foot">
	<hr>
	<footer>
		<nav class="foot-tags">
			<a href="https://umio-yasuno.github.io/tags" class="tag-title">Tags :</a>
			<a href="https://umio-yasuno.github.io/tags/intel">Intel</a>,&nbsp;
			<a href="https://umio-yasuno.github.io/tags/gen11">Gen11</a>,&nbsp;
			<a href="https://umio-yasuno.github.io/tags/gen12">Gen12</a>,&nbsp;
			<a href="https://umio-yasuno.github.io/tags/dg1">DG1</a>,&nbsp;
		</nav>
		<nav class="foot-categories">
			<a href="https://umio-yasuno.github.io/categories" class="categorie-title">Categories :</a>
			<a href="https://umio-yasuno.github.io/categories/hardware">Hardware</a>,&nbsp;
			<a href="https://umio-yasuno.github.io/categories/gpu">GPU</a>,&nbsp;
			<a href="https://umio-yasuno.github.io/categories/intel">Intel</a>,&nbsp;
		</nav>
			<a href="https://umio-yasuno.github.io/posts">Posts</a>
			<a href="https://umio-yasuno.github.io/tags/database">Database</a><br>&nbsp;<span>Author : Umio Yasuno</span>&ensp;/ <span>Lastmod : 2019-12-29 09:25:17 </span><nav>
		<a href="https://umio-yasuno.github.io/about/">About</a>
		<a href="https://umio-yasuno.github.io/about/#donate">Donate</a>
	</nav>
	</footer>
</div>
</main>
    </body>
</html>
