Fitter report for lab3test
Wed May 13 11:38:58 2015
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. DLL Summary
 20. Optimized GXB Elements
 21. PLL Usage Summary
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Wed May 13 11:38:56 2015       ;
; Quartus II 64-Bit Version       ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                   ; lab3test                                    ;
; Top-level Entity Name           ; lab3test                                    ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Preliminary                                 ;
; Logic utilization (in ALMs)     ; 3,809 / 32,070 ( 12 % )                     ;
; Total registers                 ; 5436                                        ;
; Total pins                      ; 243 / 457 ( 53 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 209,744 / 4,065,280 ( 5 % )                 ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI TX Channels          ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 1 / 4 ( 25 % )                              ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Regenerate full fit report during ECO compiles                             ; On                                    ; Off                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.49        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  16.3%      ;
+----------------------------+-------------+


+----------------------------------------------------------+
; I/O Assignment Warnings                                  ;
+-------------------+--------------------------------------+
; Pin Name          ; Reason                               ;
+-------------------+--------------------------------------+
; DRAM_CLK          ; Missing drive strength and slew rate ;
; VGA_CLK           ; Missing drive strength and slew rate ;
; LEDR[0]           ; Missing drive strength and slew rate ;
; LEDR[1]           ; Missing drive strength and slew rate ;
; LEDR[2]           ; Missing drive strength and slew rate ;
; LEDR[3]           ; Missing drive strength and slew rate ;
; LEDR[4]           ; Missing drive strength and slew rate ;
; LEDR[5]           ; Missing drive strength and slew rate ;
; LEDR[6]           ; Missing drive strength and slew rate ;
; LEDR[7]           ; Missing drive strength and slew rate ;
; LEDR[8]           ; Missing drive strength and slew rate ;
; LEDR[9]           ; Missing drive strength and slew rate ;
; DRAM_BA[0]        ; Missing drive strength and slew rate ;
; DRAM_BA[1]        ; Missing drive strength and slew rate ;
; DRAM_CS_N         ; Missing drive strength and slew rate ;
; VGA_B[0]          ; Missing drive strength and slew rate ;
; VGA_B[1]          ; Missing drive strength and slew rate ;
; VGA_B[2]          ; Missing drive strength and slew rate ;
; VGA_B[3]          ; Missing drive strength and slew rate ;
; VGA_B[4]          ; Missing drive strength and slew rate ;
; VGA_B[5]          ; Missing drive strength and slew rate ;
; VGA_B[6]          ; Missing drive strength and slew rate ;
; VGA_B[7]          ; Missing drive strength and slew rate ;
; VGA_BLANK_N       ; Missing drive strength and slew rate ;
; VGA_G[0]          ; Missing drive strength and slew rate ;
; VGA_G[1]          ; Missing drive strength and slew rate ;
; VGA_G[2]          ; Missing drive strength and slew rate ;
; VGA_G[3]          ; Missing drive strength and slew rate ;
; VGA_G[4]          ; Missing drive strength and slew rate ;
; VGA_G[5]          ; Missing drive strength and slew rate ;
; VGA_G[6]          ; Missing drive strength and slew rate ;
; VGA_G[7]          ; Missing drive strength and slew rate ;
; VGA_HS            ; Missing drive strength and slew rate ;
; VGA_R[0]          ; Missing drive strength and slew rate ;
; VGA_R[1]          ; Missing drive strength and slew rate ;
; VGA_R[2]          ; Missing drive strength and slew rate ;
; VGA_R[3]          ; Missing drive strength and slew rate ;
; VGA_R[4]          ; Missing drive strength and slew rate ;
; VGA_R[5]          ; Missing drive strength and slew rate ;
; VGA_R[6]          ; Missing drive strength and slew rate ;
; VGA_R[7]          ; Missing drive strength and slew rate ;
; VGA_VS            ; Missing drive strength and slew rate ;
; HEX0[0]           ; Missing drive strength and slew rate ;
; HEX0[1]           ; Missing drive strength and slew rate ;
; HEX0[2]           ; Missing drive strength and slew rate ;
; HEX0[3]           ; Missing drive strength and slew rate ;
; HEX0[4]           ; Missing drive strength and slew rate ;
; HEX0[5]           ; Missing drive strength and slew rate ;
; HEX0[6]           ; Missing drive strength and slew rate ;
; HEX1[0]           ; Missing drive strength and slew rate ;
; HEX1[1]           ; Missing drive strength and slew rate ;
; HEX1[2]           ; Missing drive strength and slew rate ;
; HEX1[3]           ; Missing drive strength and slew rate ;
; HEX1[4]           ; Missing drive strength and slew rate ;
; HEX1[5]           ; Missing drive strength and slew rate ;
; HEX1[6]           ; Missing drive strength and slew rate ;
; HEX2[0]           ; Missing drive strength and slew rate ;
; HEX2[1]           ; Missing drive strength and slew rate ;
; HEX2[2]           ; Missing drive strength and slew rate ;
; HEX2[3]           ; Missing drive strength and slew rate ;
; HEX2[4]           ; Missing drive strength and slew rate ;
; HEX2[5]           ; Missing drive strength and slew rate ;
; HEX2[6]           ; Missing drive strength and slew rate ;
; HEX3[0]           ; Missing drive strength and slew rate ;
; HEX3[1]           ; Missing drive strength and slew rate ;
; HEX3[2]           ; Missing drive strength and slew rate ;
; HEX3[3]           ; Missing drive strength and slew rate ;
; HEX3[4]           ; Missing drive strength and slew rate ;
; HEX3[5]           ; Missing drive strength and slew rate ;
; HEX3[6]           ; Missing drive strength and slew rate ;
; HEX4[0]           ; Missing drive strength and slew rate ;
; HEX4[1]           ; Missing drive strength and slew rate ;
; HEX4[2]           ; Missing drive strength and slew rate ;
; HEX4[3]           ; Missing drive strength and slew rate ;
; HEX4[4]           ; Missing drive strength and slew rate ;
; HEX4[5]           ; Missing drive strength and slew rate ;
; HEX4[6]           ; Missing drive strength and slew rate ;
; HEX5[0]           ; Missing drive strength and slew rate ;
; HEX5[1]           ; Missing drive strength and slew rate ;
; HEX5[2]           ; Missing drive strength and slew rate ;
; HEX5[3]           ; Missing drive strength and slew rate ;
; HEX5[4]           ; Missing drive strength and slew rate ;
; HEX5[5]           ; Missing drive strength and slew rate ;
; HEX5[6]           ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]      ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]      ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]      ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]      ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]      ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]      ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]      ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]      ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]      ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]      ; Missing drive strength and slew rate ;
; DRAM_ADDR[10]     ; Missing drive strength and slew rate ;
; DRAM_ADDR[11]     ; Missing drive strength and slew rate ;
; DRAM_CAS_N        ; Missing drive strength and slew rate ;
; DRAM_LDQM         ; Missing drive strength and slew rate ;
; DRAM_RAS_N        ; Missing drive strength and slew rate ;
; DRAM_UDQM         ; Missing drive strength and slew rate ;
; DRAM_WE_N         ; Missing drive strength and slew rate ;
; HPS_DDR3_ADDR[0]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[1]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[2]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[3]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[4]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[5]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[6]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[7]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[8]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[9]  ; Missing slew rate                    ;
; HPS_DDR3_ADDR[10] ; Missing slew rate                    ;
; HPS_DDR3_ADDR[11] ; Missing slew rate                    ;
; HPS_DDR3_ADDR[12] ; Missing slew rate                    ;
; HPS_DDR3_BA[0]    ; Missing slew rate                    ;
; HPS_DDR3_BA[1]    ; Missing slew rate                    ;
; HPS_DDR3_BA[2]    ; Missing slew rate                    ;
; HPS_DDR3_CAS_N    ; Missing slew rate                    ;
; HPS_DDR3_CKE      ; Missing slew rate                    ;
; HPS_DDR3_CS_N     ; Missing slew rate                    ;
; HPS_DDR3_ODT      ; Missing slew rate                    ;
; HPS_DDR3_RAS_N    ; Missing slew rate                    ;
; HPS_DDR3_RESET_N  ; Missing slew rate                    ;
; HPS_DDR3_WE_N     ; Missing slew rate                    ;
; DRAM_CKE          ; Missing drive strength and slew rate ;
; HPS_DDR3_ADDR[13] ; Missing drive strength and slew rate ;
; HPS_DDR3_ADDR[14] ; Missing drive strength and slew rate ;
; HPS_DDR3_DM[1]    ; Missing drive strength and slew rate ;
; HPS_DDR3_DM[2]    ; Missing drive strength and slew rate ;
; HPS_DDR3_DM[3]    ; Missing drive strength and slew rate ;
; VGA_SYNC_N        ; Missing drive strength and slew rate ;
; GPIO_1[16]        ; Missing drive strength and slew rate ;
; GPIO_1[17]        ; Missing drive strength and slew rate ;
; GPIO_1[23]        ; Missing drive strength and slew rate ;
; GPIO_1[24]        ; Missing drive strength and slew rate ;
; DRAM_DQ[8]        ; Missing drive strength and slew rate ;
; DRAM_DQ[9]        ; Missing drive strength and slew rate ;
; DRAM_DQ[10]       ; Missing drive strength and slew rate ;
; DRAM_DQ[11]       ; Missing drive strength and slew rate ;
; DRAM_DQ[12]       ; Missing drive strength and slew rate ;
; DRAM_DQ[13]       ; Missing drive strength and slew rate ;
; DRAM_DQ[14]       ; Missing drive strength and slew rate ;
; DRAM_DQ[15]       ; Missing drive strength and slew rate ;
; DRAM_DQ[0]        ; Missing drive strength and slew rate ;
; DRAM_DQ[1]        ; Missing drive strength and slew rate ;
; DRAM_DQ[2]        ; Missing drive strength and slew rate ;
; DRAM_DQ[3]        ; Missing drive strength and slew rate ;
; DRAM_DQ[4]        ; Missing drive strength and slew rate ;
; DRAM_DQ[5]        ; Missing drive strength and slew rate ;
; DRAM_DQ[6]        ; Missing drive strength and slew rate ;
; DRAM_DQ[7]        ; Missing drive strength and slew rate ;
; GPIO_1[0]         ; Missing drive strength and slew rate ;
; GPIO_1[1]         ; Missing drive strength and slew rate ;
; GPIO_1[3]         ; Missing drive strength and slew rate ;
; GPIO_1[4]         ; Missing drive strength and slew rate ;
; GPIO_1[5]         ; Missing drive strength and slew rate ;
; GPIO_1[6]         ; Missing drive strength and slew rate ;
; GPIO_1[7]         ; Missing drive strength and slew rate ;
; GPIO_1[8]         ; Missing drive strength and slew rate ;
; GPIO_1[9]         ; Missing drive strength and slew rate ;
; GPIO_1[10]        ; Missing drive strength and slew rate ;
; GPIO_1[11]        ; Missing drive strength and slew rate ;
; GPIO_1[12]        ; Missing drive strength and slew rate ;
; GPIO_1[13]        ; Missing drive strength and slew rate ;
; GPIO_1[21]        ; Missing drive strength and slew rate ;
; GPIO_1[22]        ; Missing drive strength and slew rate ;
; GPIO_1[34]        ; Missing drive strength and slew rate ;
; GPIO_1[35]        ; Missing drive strength and slew rate ;
; HPS_DDR3_DQS_P[3] ; Missing drive strength and slew rate ;
; GPIO_1[19]        ; Missing drive strength and slew rate ;
; GPIO_1[2]         ; Missing drive strength and slew rate ;
; GPIO_1[14]        ; Missing drive strength and slew rate ;
; GPIO_1[15]        ; Missing drive strength and slew rate ;
; GPIO_1[18]        ; Missing drive strength and slew rate ;
; GPIO_1[20]        ; Missing drive strength and slew rate ;
; GPIO_1[25]        ; Missing drive strength and slew rate ;
; GPIO_1[26]        ; Missing drive strength and slew rate ;
; GPIO_1[27]        ; Missing drive strength and slew rate ;
; GPIO_1[28]        ; Missing drive strength and slew rate ;
; GPIO_1[29]        ; Missing drive strength and slew rate ;
; GPIO_1[30]        ; Missing drive strength and slew rate ;
; GPIO_1[31]        ; Missing drive strength and slew rate ;
; GPIO_1[32]        ; Missing drive strength and slew rate ;
; GPIO_1[33]        ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[8]    ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[9]    ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[10]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[11]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[12]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[13]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[14]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[15]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[16]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[17]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[18]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[19]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[20]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[21]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[22]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[23]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[24]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[25]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[26]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[27]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[28]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[29]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[30]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQ[31]   ; Missing drive strength and slew rate ;
; HPS_DDR3_DQS_N[1] ; Missing drive strength and slew rate ;
; HPS_DDR3_DQS_N[2] ; Missing drive strength and slew rate ;
; HPS_DDR3_DQS_N[3] ; Missing drive strength and slew rate ;
; HPS_DDR3_DQS_P[1] ; Missing drive strength and slew rate ;
; HPS_DDR3_DQS_P[2] ; Missing drive strength and slew rate ;
+-------------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+--------------------------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                    ; Action          ; Operation                                         ; Reason                     ; Node Port                ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                     ; Destination Port         ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+--------------------------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0                                                                                                                                                                                                                                                    ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|~GND                                                                                                                                                                                                                                                  ; Deleted         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; mysystem:u0|mysystem_sys_sdram_pll_0:sys_sdram_pll_0|mysystem_sys_sdram_pll_0_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                            ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|outclk_wire[3]~CLKENA0                                                                                                                                                                                                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                   ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; GPIO_1[0]~inputCLKENA0                                                                                                                                                                                                                                                                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; HPS_DDR3_DQS_N[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                             ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[4]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[5]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[6]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; SERIESTERMINATIONCONTROL ;                       ;
; HPS_DDR3_DQ[7]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                                ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; SERIESTERMINATIONCONTROL ;                       ;
; Reset_Delay:u2|oRST_0~CLKENA0                                                                                                                                                                                                                                                                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; Reset_Delay:u2|oRST_2~CLKENA0                                                                                                                                                                                                                                                                                                                           ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; altera_internal_jtag~TCKUTAPCLKENA0                                                                                                                                                                                                                                                                                                                     ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; mysystem:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0                                                                                                                                                                                                       ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; mysystem:u0|altera_reset_controller:rst_controller|r_sync_rst~CLKENA0                                                                                                                                                                                                                                                                                   ; Created         ; Placement                                         ; Fitter Periphery Placement ;                          ;                ;                                                                                                                                                                                                                                                                                                                                      ;                          ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|seriesterminationcontrol[0]                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SERIESTERMINATIONCONTROL ;                ; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                             ; SERIESTERMINATIONCONTROL ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|clock_gen[0].leveled_dqs_clocks[0]                                            ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[1].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[1].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[2].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[2].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[3].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[3].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[4].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[4].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[5].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[5].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[6].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[6].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[7].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[7].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[9].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[9].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[10].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[10].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[11].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[11].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[12].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[12].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[13].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[13].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[14].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[14].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[15].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[15].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[16].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[16].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[21].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[21].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_hr_clocks[0]                                                                                                 ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_sys_sdram_pll_0:sys_sdram_pll_0|mysystem_sys_sdram_pll_0_sys_pll:sys_pll|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_CNTNEN                                                                                                                                                                                           ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CNTNEN                   ;                ; mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_CNTNEN                                                                                                                                                                                                                       ; CNTNEN                   ;                       ;
; mysystem:u0|mysystem_sys_sdram_pll_0:sys_sdram_pll_0|mysystem_sys_sdram_pll_0_sys_pll:sys_pll|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_SHIFT                                                                                                                                                                                              ; Merged          ; Placement                                         ; Fitter Periphery Placement ; SHIFT                    ;                ; mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_SHIFT                                                                                                                                                                                                                          ; SHIFT                    ;                       ;
; mysystem:u0|mysystem_sys_sdram_pll_0:sys_sdram_pll_0|mysystem_sys_sdram_pll_0_sys_pll:sys_pll|altera_pll:altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT_O_CLKOUT                                                                                                                                                                                        ; Merged          ; Placement                                         ; Fitter Periphery Placement ; CLKOUT                   ;                ; mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT_O_CLKOUT                                                                                                                                                                                                                    ; CLKOUT                   ;                       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[0]                                                                                                      ; PORTBDATAOUT             ;                       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[1]                                                                                                      ; PORTBDATAOUT             ;                       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[2]                                                                                                      ; PORTBDATAOUT             ;                       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[3]                                                                                                      ; PORTBDATAOUT             ;                       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[4]                                                                                                      ; PORTBDATAOUT             ;                       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[5]                                                                                                      ; PORTBDATAOUT             ;                       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[6]                                                                                                      ; PORTBDATAOUT             ;                       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q                        ;                ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|q_b[7]                                                                                                      ; PORTBDATAOUT             ;                       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SDO                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO~DUPLICATE                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0]~DUPLICATE                                                                                                                                                                                                                                                                          ;                          ;                       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3]~DUPLICATE                                                                                                                                                                                                                                                                          ;                          ;                       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5]~DUPLICATE                                                                                                                                                                                                                                                                          ;                          ;                       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|cntr_7of:cntr1|counter_reg_bit[5]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|cntr_7of:cntr1|counter_reg_bit[5]~DUPLICATE                                                                                                                                                                                            ;                          ;                       ;
; RAW2RGB:u4|mDATAd_0[5]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; RAW2RGB:u4|mDATAd_0[5]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; RAW2RGB:u4|mDATAd_0[9]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; RAW2RGB:u4|mDATAd_0[9]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; RAW2RGB:u4|mDATAd_1[0]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; RAW2RGB:u4|mDATAd_1[0]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; Sdram_Control_4Port:u7|ST[1]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|ST[1]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                          ;                       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|parity9                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|parity9~DUPLICATE                                                                                                                                                                                        ;                          ;                       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a2                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a2~DUPLICATE                                                                                                                                                                                     ;                          ;                       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_0e8:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[7]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_0e8:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[7]~DUPLICATE                                                                                                                                                                ;                          ;                       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1~DUPLICATE                                                                                                                                                                                     ;                          ;                       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a4                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a4~DUPLICATE                                                                                                                                                                                     ;                          ;                       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7~DUPLICATE                                                                                                                                                                                     ;                          ;                       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_0e8:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[6]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_0e8:ws_dgrp|dffpipe_qe9:dffpipe16|dffe18a[6]~DUPLICATE                                                                                                                                                                ;                          ;                       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|wrptr_g[2]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|wrptr_g[2]~DUPLICATE                                                                                                                                                                                                                 ;                          ;                       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a1                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a1~DUPLICATE                                                                                                                                                                                    ;                          ;                       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2~DUPLICATE                                                                                                                                                                                    ;                          ;                       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a5                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a5~DUPLICATE                                                                                                                                                                                    ;                          ;                       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a5                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a5~DUPLICATE                                                                                                                                                                                    ;                          ;                       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[2]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[2]~DUPLICATE                                                                                                                                                               ;                          ;                       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|rdptr_g[2]                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|rdptr_g[2]~DUPLICATE                                                                                                                                                                                                                ;                          ;                       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|wrptr_g[2]                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|wrptr_g[2]~DUPLICATE                                                                                                                                                                                                                ;                          ;                       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2~DUPLICATE                                                                                                                                                                                    ;                          ;                       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1~DUPLICATE                                                                                                                                                                                    ;                          ;                       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[6]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[6]~DUPLICATE                                                                                                                                                               ;                          ;                       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[8]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe13|dffe15a[8]~DUPLICATE                                                                                                                                                               ;                          ;                       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|rdptr_g[5]                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|rdptr_g[5]~DUPLICATE                                                                                                                                                                                                                ;                          ;                       ;
; Sdram_Control_4Port:u7|Write                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|Write~DUPLICATE                                                                                                                                                                                                                                                                                               ;                          ;                       ;
; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ~DUPLICATE                                                                                                                                                                                                                                                                  ;                          ;                       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[2]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|control_interface:control1|init_timer[2]~DUPLICATE                                                                                                                                                                                                                                                            ;                          ;                       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[3]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|control_interface:control1|init_timer[3]~DUPLICATE                                                                                                                                                                                                                                                            ;                          ;                       ;
; Sdram_Control_4Port:u7|control_interface:control1|timer[2]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|control_interface:control1|timer[2]~DUPLICATE                                                                                                                                                                                                                                                                 ;                          ;                       ;
; Sdram_Control_4Port:u7|control_interface:control1|timer[4]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|control_interface:control1|timer[4]~DUPLICATE                                                                                                                                                                                                                                                                 ;                          ;                       ;
; Sdram_Control_4Port:u7|control_interface:control1|timer[8]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|control_interface:control1|timer[8]~DUPLICATE                                                                                                                                                                                                                                                                 ;                          ;                       ;
; Sdram_Control_4Port:u7|control_interface:control1|timer[9]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|control_interface:control1|timer[9]~DUPLICATE                                                                                                                                                                                                                                                                 ;                          ;                       ;
; Sdram_Control_4Port:u7|control_interface:control1|timer[12]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|control_interface:control1|timer[12]~DUPLICATE                                                                                                                                                                                                                                                                ;                          ;                       ;
; Sdram_Control_4Port:u7|control_interface:control1|timer[13]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|control_interface:control1|timer[13]~DUPLICATE                                                                                                                                                                                                                                                                ;                          ;                       ;
; Sdram_Control_4Port:u7|rRD1_ADDR[15]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|rRD1_ADDR[15]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                          ;                       ;
; Sdram_Control_4Port:u7|rRD2_ADDR[11]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|rRD2_ADDR[11]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                          ;                       ;
; Sdram_Control_4Port:u7|rRD2_ADDR[12]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|rRD2_ADDR[12]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                          ;                       ;
; Sdram_Control_4Port:u7|rRD2_ADDR[15]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|rRD2_ADDR[15]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                          ;                       ;
; Sdram_Control_4Port:u7|rRD2_ADDR[20]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|rRD2_ADDR[20]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                          ;                       ;
; Sdram_Control_4Port:u7|rWR2_ADDR[15]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|rWR2_ADDR[15]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                          ;                       ;
; Sdram_Control_4Port:u7|rWR2_ADDR[19]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; Sdram_Control_4Port:u7|rWR2_ADDR[19]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                          ;                       ;
; VGA_Controller:u1|H_Cont[8]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_Controller:u1|H_Cont[8]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; VGA_Controller:u1|V_Cont[3]                                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_Controller:u1|V_Cont[3]~DUPLICATE                                                                                                                                                                                                                                                                                                ;                          ;                       ;
; VGA_Controller:u1|mVGA_H_SYNC                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_Controller:u1|mVGA_H_SYNC~DUPLICATE                                                                                                                                                                                                                                                                                              ;                          ;                       ;
; VGA_Controller:u1|mVGA_V_SYNC                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; VGA_Controller:u1|mVGA_V_SYNC~DUPLICATE                                                                                                                                                                                                                                                                                              ;                          ;                       ;
; col[7]                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; col[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; col[9]                                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; col[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                          ;                       ;
; col[23]                                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; col[23]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                          ;                       ;
; mysystem:u0|altera_reset_controller:rst_controller|r_sync_rst_chain[2]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|altera_reset_controller:rst_controller|r_sync_rst_chain[2]~DUPLICATE                                                                                                                                                                                                                                                     ;                          ;                       ;
; mysystem:u0|mysystem_HPS_State:coladdr|data_out[4]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_HPS_State:coladdr|data_out[4]~DUPLICATE                                                                                                                                                                                                                                                                         ;                          ;                       ;
; mysystem:u0|mysystem_HPS_State:hps_state|data_out[0]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_HPS_State:hps_state|data_out[0]~DUPLICATE                                                                                                                                                                                                                                                                       ;                          ;                       ;
; mysystem:u0|mysystem_HPS_State:rowaddr|data_out[3]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_HPS_State:rowaddr|data_out[3]~DUPLICATE                                                                                                                                                                                                                                                                         ;                          ;                       ;
; mysystem:u0|mysystem_HPS_State:rowaddr|data_out[6]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_HPS_State:rowaddr|data_out[6]~DUPLICATE                                                                                                                                                                                                                                                                         ;                          ;                       ;
; mysystem:u0|mysystem_ImageData:coldata|edge_capture[1]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_ImageData:coldata|edge_capture[1]~DUPLICATE                                                                                                                                                                                                                                                                     ;                          ;                       ;
; mysystem:u0|mysystem_ImageData:hps_frommem|edge_capture[2]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_ImageData:hps_frommem|edge_capture[2]~DUPLICATE                                                                                                                                                                                                                                                                 ;                          ;                       ;
; mysystem:u0|mysystem_ImageData:rowdata|edge_capture[7]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_ImageData:rowdata|edge_capture[7]~DUPLICATE                                                                                                                                                                                                                                                                     ;                          ;                       ;
; mysystem:u0|mysystem_Verilog_ACK:verilog_ack|d1_data_in                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_Verilog_ACK:verilog_ack|d1_data_in~DUPLICATE                                                                                                                                                                                                                                                                    ;                          ;                       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|write_valid                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|write_valid~DUPLICATE                                                                                                                                                                                                          ;                          ;                       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|av_waitrequest                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|av_waitrequest~DUPLICATE                                                                                                                                                                                                                                                                ;                          ;                       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_r:the_mysystem_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_r:the_mysystem_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]~DUPLICATE                                                                                  ;                          ;                       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_r:the_mysystem_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_r:the_mysystem_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[3]~DUPLICATE                                                                                  ;                          ;                       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_r:the_mysystem_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_r:the_mysystem_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]~DUPLICATE                                                                                  ;                          ;                       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]~DUPLICATE                                                                                  ;                          ;                       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[1]~DUPLICATE                                                                                  ;                          ;                       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[2]~DUPLICATE                                                                                  ;                          ;                       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[4]~DUPLICATE                                                                                  ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_read_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][102]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_read_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][102]~DUPLICATE                                                                                                                                                                  ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_read_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_read_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                  ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coladdr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][69]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coladdr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][69]~DUPLICATE                                                                                                                                                                    ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coladdr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][95]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coladdr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][95]~DUPLICATE                                                                                                                                                                    ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coladdr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][96]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coladdr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][96]~DUPLICATE                                                                                                                                                                    ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coldata_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coldata_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                 ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coldata_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coldata_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                   ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_digits_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_digits_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                             ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                             ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][66]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][66]~DUPLICATE                                                                                                                                                                ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][69]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][69]~DUPLICATE                                                                                                                                                                ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][100]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][100]~DUPLICATE                                                                                                                                                               ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][102]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][102]~DUPLICATE                                                                                                                                                               ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][118]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][118]~DUPLICATE                                                                                                                                                               ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                               ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_state_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][57]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_state_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][57]~DUPLICATE                                                                                                                                                                  ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_state_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][102]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_state_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][102]~DUPLICATE                                                                                                                                                                 ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_tomem_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_tomem_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                               ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_tomem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][66]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_tomem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][66]~DUPLICATE                                                                                                                                                                  ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imagedata_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imagedata_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                               ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imagedata_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][118]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imagedata_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][118]~DUPLICATE                                                                                                                                                                 ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                              ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][69]                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][69]~DUPLICATE                                                                                                                                                 ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:row_read_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][95]                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:row_read_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][95]~DUPLICATE                                                                                                                                                                   ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:row_read_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][103]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:row_read_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][103]~DUPLICATE                                                                                                                                                                  ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:row_read_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][118]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:row_read_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][118]~DUPLICATE                                                                                                                                                                  ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:row_read_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:row_read_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                  ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowaddr_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowaddr_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                 ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowdata_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][65]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowdata_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][65]~DUPLICATE                                                                                                                                                                    ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:verilog_ack_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:verilog_ack_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                             ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:verilog_ack_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:verilog_ack_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                               ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[2]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[2]~DUPLICATE                                                                                                                 ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                      ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[3]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[3]~DUPLICATE                                                                                                                        ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS~DUPLICATE                                                                                                                        ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[60]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[60]~DUPLICATE                                                                                                                            ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg~DUPLICATE                                                                                                                              ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[6]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[6]~DUPLICATE                                                                                                                 ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[59]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[59]~DUPLICATE                                                                                                                            ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[3]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[3]~DUPLICATE                                                                                                                 ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[5]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[5]~DUPLICATE                                                                                                                 ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS~DUPLICATE                                                                                                                        ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                      ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_size_reg[1]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_size_reg[1]~DUPLICATE                                                                                                                             ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]~DUPLICATE                                                                                                                 ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[5]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[5]~DUPLICATE                                                                                                                 ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[6]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[6]~DUPLICATE                                                                                                                 ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                      ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                        ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[3]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[3]~DUPLICATE                                                                                                                 ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg~DUPLICATE                                                                                                                              ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[3]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[3]~DUPLICATE                                                                                                                 ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]~DUPLICATE                                                                                                                 ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[5]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[5]~DUPLICATE                                                                                                                 ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                      ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                                ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[0]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[0]~DUPLICATE                                                                                                                             ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[1]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[1]~DUPLICATE                                                                                                                             ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[9]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[9]~DUPLICATE                                                                                                                             ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                        ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]~DUPLICATE                                                                                                                 ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[5]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[5]~DUPLICATE                                                                                                                 ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_009|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[60]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_009|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[60]~DUPLICATE                                                                                                                            ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_009|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_009|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]~DUPLICATE                                                                                                                    ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[2]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[2]~DUPLICATE                                                                                                                             ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_size_reg[2]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_size_reg[2]~DUPLICATE                                                                                                                             ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_bytes_remaining_reg[5]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_bytes_remaining_reg[5]~DUPLICATE                                                                                                                 ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]~DUPLICATE                                                                                                                    ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg~DUPLICATE                                                                                                                              ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg~DUPLICATE                                                                                                                              ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[59]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[59]~DUPLICATE                                                                                                                            ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[60]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[60]~DUPLICATE                                                                                                                            ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                        ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                      ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                                ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[0]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[0]~DUPLICATE                                                                                                                             ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[3]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[3]~DUPLICATE                                                                                                                             ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[4]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[4]~DUPLICATE                                                                                                                             ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[8]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[8]~DUPLICATE                                                                                                                             ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[59]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[59]~DUPLICATE                                                                                                                            ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                        ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                                ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[4]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[4]~DUPLICATE                                                                                                                             ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[9]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[9]~DUPLICATE                                                                                                                             ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[59]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[59]~DUPLICATE                                                                                                                            ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                                ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_014|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_014|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]~DUPLICATE                                                                                                                    ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_014|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_014|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[4]~DUPLICATE                                                                                                                 ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_014|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_014|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                      ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_015|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_bytes_remaining_reg[2]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_015|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_bytes_remaining_reg[2]~DUPLICATE                                                                                                                 ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_015|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[5]                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_015|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[5]~DUPLICATE                                                                                                                 ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                          ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:col_read_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:col_read_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy~DUPLICATE                                                                                                               ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_clk_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_clk_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]~DUPLICATE                                                                                                     ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_digits_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_digits_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~DUPLICATE                                                                                                  ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_tomem_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_tomem_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]~DUPLICATE                                                                                                   ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:imagedata_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:imagedata_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~DUPLICATE                                                                                                   ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:readwrite_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:readwrite_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~DUPLICATE                                                                                                   ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:start_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:start_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy~DUPLICATE                                                                                                                  ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:verilog_ack_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:verilog_ack_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]~DUPLICATE                                                                                                 ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:coldata_s1_translator|av_readdata_pre[2]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:coldata_s1_translator|av_readdata_pre[2]~DUPLICATE                                                                                                                                                                                           ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:coldata_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:coldata_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                      ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hps_frommem_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hps_frommem_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                  ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hps_tomem_s1_translator|av_readdata_pre[1]                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hps_tomem_s1_translator|av_readdata_pre[1]~DUPLICATE                                                                                                                                                                                         ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hps_tomem_s1_translator|av_readdata_pre[11]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hps_tomem_s1_translator|av_readdata_pre[11]~DUPLICATE                                                                                                                                                                                        ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hps_tomem_s1_translator|av_readdata_pre[16]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hps_tomem_s1_translator|av_readdata_pre[16]~DUPLICATE                                                                                                                                                                                        ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hps_tomem_s1_translator|av_readdata_pre[28]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hps_tomem_s1_translator|av_readdata_pre[28]~DUPLICATE                                                                                                                                                                                        ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:imagedata_s1_translator|av_readdata_pre[30]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:imagedata_s1_translator|av_readdata_pre[30]~DUPLICATE                                                                                                                                                                                        ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:imagedata_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:imagedata_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                                  ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:imagedata_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:imagedata_s1_translator|wait_latency_counter[1]~DUPLICATE                                                                                                                                                                                    ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:readwrite_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:readwrite_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                    ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rowaddr_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rowaddr_s1_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                                                      ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_004|saved_grant[0]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_004|saved_grant[0]~DUPLICATE                                                                                                                                                                                           ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_005|saved_grant[1]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_005|saved_grant[1]~DUPLICATE                                                                                                                                                                                           ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_008|saved_grant[0]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_008|saved_grant[0]~DUPLICATE                                                                                                                                                                                           ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_011|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_011|altera_merlin_arbitrator:arb|top_priority_reg[0]~DUPLICATE                                                                                                                                                         ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_011|saved_grant[1]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_011|saved_grant[1]~DUPLICATE                                                                                                                                                                                           ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_015|saved_grant[1]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_015|saved_grant[1]~DUPLICATE                                                                                                                                                                                           ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                        ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                          ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                          ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_0_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[3]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_0_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[3]~DUPLICATE                                                                                                                                     ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_0_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[6]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_0_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[6]~DUPLICATE                                                                                                                                     ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_0_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[7]                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_0_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[7]~DUPLICATE                                                                                                                                     ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[68]                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[68]~DUPLICATE                                                                                                                                ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg~DUPLICATE                                                                                                                                  ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_IDLE                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_IDLE~DUPLICATE                                                                                                                                  ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:width_adapter_001|address_reg[8]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:width_adapter_001|address_reg[8]~DUPLICATE                                                                                                                                                                                                      ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:width_adapter_001|byte_cnt_reg[2]                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:width_adapter_001|byte_cnt_reg[2]~DUPLICATE                                                                                                                                                                                                     ;                          ;                       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|mysystem_mm_interconnect_1_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|mysystem_mm_interconnect_1_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]~DUPLICATE                                                                                                                                                                                               ;                          ;                       ;
; mysystem:u0|mysystem_start:col_read|data_out                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; mysystem:u0|mysystem_start:col_read|data_out~DUPLICATE                                                                                                                                                                                                                                                                               ;                          ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]~DUPLICATE                                                                                                                                                                                                                                                  ;                          ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~DUPLICATE                                                                                                                                                                                                                                            ;                          ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;                          ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~DUPLICATE                                                                                                                                                                                                                      ;                          ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+--------------------------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------+---------------------------------------------+--------------+----------------------------------------------------------------------------------------------------+---------------+----------------------------+
; Name                                                      ; Ignored Entity                              ; Ignored From ; Ignored To                                                                                         ; Ignored Value ; Ignored Source             ;
+-----------------------------------------------------------+---------------------------------------------+--------------+----------------------------------------------------------------------------------------------------+---------------+----------------------------+
; Location                                                  ;                                             ;              ; ADC_CS_N                                                                                           ; PIN_AJ4       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; ADC_DIN                                                                                            ; PIN_AK4       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; ADC_DOUT                                                                                           ; PIN_AK3       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; ADC_SCLK                                                                                           ; PIN_AK2       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; AUD_ADCDAT                                                                                         ; PIN_K7        ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; AUD_ADCLRCK                                                                                        ; PIN_K8        ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; AUD_BCLK                                                                                           ; PIN_H7        ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; AUD_DACDAT                                                                                         ; PIN_J7        ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; AUD_DACLRCK                                                                                        ; PIN_H8        ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; AUD_XCK                                                                                            ; PIN_G7        ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; CLOCK3_50                                                                                          ; PIN_Y26       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; CLOCK4_50                                                                                          ; PIN_K14       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; DRAM_ADDR[12]                                                                                      ; PIN_AJ14      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; FAN_CTRL                                                                                           ; PIN_AA12      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; FPGA_I2C_SCLK                                                                                      ; PIN_J12       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; FPGA_I2C_SDAT                                                                                      ; PIN_K12       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[0]                                                                                          ; PIN_AC18      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[10]                                                                                         ; PIN_AH18      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[11]                                                                                         ; PIN_AH17      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[12]                                                                                         ; PIN_AG16      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[13]                                                                                         ; PIN_AE16      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[14]                                                                                         ; PIN_AF16      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[15]                                                                                         ; PIN_AG17      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[16]                                                                                         ; PIN_AA18      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[17]                                                                                         ; PIN_AA19      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[18]                                                                                         ; PIN_AE17      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[19]                                                                                         ; PIN_AC20      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[1]                                                                                          ; PIN_Y17       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[20]                                                                                         ; PIN_AH19      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[21]                                                                                         ; PIN_AJ20      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[22]                                                                                         ; PIN_AH20      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[23]                                                                                         ; PIN_AK21      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[24]                                                                                         ; PIN_AD19      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[25]                                                                                         ; PIN_AD20      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[26]                                                                                         ; PIN_AE18      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[27]                                                                                         ; PIN_AE19      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[28]                                                                                         ; PIN_AF20      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[29]                                                                                         ; PIN_AF21      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[2]                                                                                          ; PIN_AD17      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[30]                                                                                         ; PIN_AF19      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[31]                                                                                         ; PIN_AG21      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[32]                                                                                         ; PIN_AF18      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[33]                                                                                         ; PIN_AG20      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[34]                                                                                         ; PIN_AG18      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[35]                                                                                         ; PIN_AJ21      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[3]                                                                                          ; PIN_Y18       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[4]                                                                                          ; PIN_AK16      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[5]                                                                                          ; PIN_AK18      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[6]                                                                                          ; PIN_AK19      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[7]                                                                                          ; PIN_AJ19      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[8]                                                                                          ; PIN_AJ17      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; GPIO_0[9]                                                                                          ; PIN_AJ16      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; IRDA_RXD                                                                                           ; PIN_AA30      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; IRDA_TXD                                                                                           ; PIN_AB30      ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; PS2_CLK                                                                                            ; PIN_AD7       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; PS2_CLK2                                                                                           ; PIN_AD9       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; PS2_DAT                                                                                            ; PIN_AE7       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; PS2_DAT2                                                                                           ; PIN_AE9       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; TD_CLK27                                                                                           ; PIN_H15       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; TD_DATA[0]                                                                                         ; PIN_D2        ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; TD_DATA[1]                                                                                         ; PIN_B1        ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; TD_DATA[2]                                                                                         ; PIN_E2        ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; TD_DATA[3]                                                                                         ; PIN_B2        ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; TD_DATA[4]                                                                                         ; PIN_D1        ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; TD_DATA[5]                                                                                         ; PIN_E1        ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; TD_DATA[6]                                                                                         ; PIN_C2        ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; TD_DATA[7]                                                                                         ; PIN_B3        ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; TD_HS                                                                                              ; PIN_A5        ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; TD_RESET_N                                                                                         ; PIN_F6        ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; TD_VS                                                                                              ; PIN_A3        ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; USB_B2_CLK                                                                                         ; PIN_AF4       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; USB_B2_DATA[0]                                                                                     ; PIN_AH4       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; USB_B2_DATA[1]                                                                                     ; PIN_AH3       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; USB_B2_DATA[2]                                                                                     ; PIN_AJ2       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; USB_B2_DATA[3]                                                                                     ; PIN_AJ1       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; USB_B2_DATA[4]                                                                                     ; PIN_AH2       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; USB_B2_DATA[5]                                                                                     ; PIN_AG3       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; USB_B2_DATA[6]                                                                                     ; PIN_AG2       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; USB_B2_DATA[7]                                                                                     ; PIN_AG1       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; USB_EMPTY                                                                                          ; PIN_AF5       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; USB_FULL                                                                                           ; PIN_AG5       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; USB_OE_N                                                                                           ; PIN_AF6       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; USB_RD_N                                                                                           ; PIN_AG6       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; USB_RESET_N                                                                                        ; PIN_AG7       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; USB_SCL                                                                                            ; PIN_AG8       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; USB_SDA                                                                                            ; PIN_AF8       ; QSF Assignment             ;
; Location                                                  ;                                             ;              ; USB_WR_N                                                                                           ; PIN_AH5       ; QSF Assignment             ;
; Fast Output Enable Register                               ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[0].oe_reg                                                                          ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register                               ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[1].oe_reg                                                                          ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register                               ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[2].oe_reg                                                                          ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register                               ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[3].oe_reg                                                                          ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register                               ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[4].oe_reg                                                                          ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register                               ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[5].oe_reg                                                                          ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register                               ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[6].oe_reg                                                                          ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register                               ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[7].oe_reg                                                                          ; on            ; Compiler or HDL Assignment ;
; PLL Compensation Mode                                     ; lab3test                                    ;              ; arm_a9_hps|hps_io|border|hps_sdram_inst|pll0|fbout                                                 ; DIRECT        ; QSF Assignment             ;
; PLL Compensation Mode                                     ; lab3test                                    ;              ; comb_101|hps_0|hps_io|border|hps_sdram_inst|pll0|fbout                                             ; DIRECT        ; QSF Assignment             ;
; PLL Compensation Mode                                     ; lab3test                                    ;              ; comb_102|hps_0|hps_io|border|hps_sdram_inst|pll0|fbout                                             ; DIRECT        ; QSF Assignment             ;
; PLL Compensation Mode                                     ; lab3test                                    ;              ; u0|arm_a9_hps|hps_io|border|hps_sdram_inst|pll0|fbout                                              ; DIRECT        ; QSF Assignment             ;
; PLL Compensation Mode                                     ; lab3test                                    ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|pll0|fbout                                                   ; DIRECT        ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].read_capture_clk_buffer     ; OFF           ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[0]        ; OFF           ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[0]       ; OFF           ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_mem_stable_n                   ; OFF           ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_n                              ; OFF           ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; comb_101|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].read_capture_clk_buffer ; OFF           ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; comb_101|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[0]    ; OFF           ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; comb_101|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[0]   ; OFF           ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; comb_101|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_mem_stable_n               ; OFF           ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; comb_101|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_n                          ; OFF           ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; comb_102|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].read_capture_clk_buffer ; OFF           ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; comb_102|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[0]    ; OFF           ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; comb_102|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[0]   ; OFF           ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; comb_102|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_mem_stable_n               ; OFF           ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; comb_102|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_n                          ; OFF           ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; u0|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].read_capture_clk_buffer  ; OFF           ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; u0|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[0]     ; OFF           ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; u0|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[0]    ; OFF           ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; u0|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_mem_stable_n                ; OFF           ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; u0|arm_a9_hps|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_n                           ; OFF           ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].read_capture_clk_buffer       ; OFF           ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[0]          ; OFF           ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[0]         ; OFF           ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_mem_stable_n                     ; OFF           ; QSF Assignment             ;
; Global Signal                                             ; lab3test                                    ;              ; u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_n                                ; OFF           ; QSF Assignment             ;
; D5 Delay (output register to io buffer)                   ; lab3test                                    ;              ; memory_mem_ck                                                                                      ; 2             ; QSF Assignment             ;
; D5 Delay (output register to io buffer)                   ; lab3test                                    ;              ; memory_mem_ck_n                                                                                    ; 2             ; QSF Assignment             ;
; Enable Beneficial Skew Optimization for non global clocks ; lab3test                                    ;              ; arm_a9_hps|hps_io|border|hps_sdram_inst                                                            ; ON            ; QSF Assignment             ;
; Enable Beneficial Skew Optimization for non global clocks ; lab3test                                    ;              ; comb_101|hps_0|hps_io|border|hps_sdram_inst                                                        ; ON            ; QSF Assignment             ;
; Enable Beneficial Skew Optimization for non global clocks ; lab3test                                    ;              ; comb_102|hps_0|hps_io|border|hps_sdram_inst                                                        ; ON            ; QSF Assignment             ;
; Enable Beneficial Skew Optimization for non global clocks ; lab3test                                    ;              ; u0|arm_a9_hps|hps_io|border|hps_sdram_inst                                                         ; ON            ; QSF Assignment             ;
+-----------------------------------------------------------+---------------------------------------------+--------------+----------------------------------------------------------------------------------------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 12491 ) ; 0.00 % ( 0 / 12491 )       ; 0.00 % ( 0 / 12491 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 12491 ) ; 0.00 % ( 0 / 12491 )       ; 0.00 % ( 0 / 12491 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                                                                                                     ;
+-------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+---------------------------------------------------------------------------------------------------+
; Partition Name                      ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                                                                                          ;
+-------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+---------------------------------------------------------------------------------------------------+
; Top                                 ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                                                                                   ;
; mysystem_hps_0_hps_io_border:border ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border ;
; sld_hub:auto_hub                    ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub                                                                                  ;
; hard_block:auto_generated_inst      ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst                                                                    ;
+-------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                          ;
+-------------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                      ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+-------------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                                 ; 0.00 % ( 0 / 12029 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; mysystem_hps_0_hps_io_border:border ; 0.00 % ( 0 / 252 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_hub:auto_hub                    ; 0.00 % ( 0 / 172 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst      ; 0.00 % ( 0 / 38 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+-------------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /project/eec181/jimmyu21/CameraClean/output_files/lab3test.pin.


+-------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                             ;
+-------------------------------------------------------------+---------------------+-------+
; Resource                                                    ; Usage               ; %     ;
+-------------------------------------------------------------+---------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,809 / 32,070      ; 12 %  ;
; ALMs needed [=A-B+C]                                        ; 3,809               ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4,152 / 32,070      ; 13 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,853               ;       ;
;         [b] ALMs used for LUT logic                         ; 1,608               ;       ;
;         [c] ALMs used for registers                         ; 691                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                   ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 395 / 32,070        ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 52 / 32,070         ; < 1 % ;
;         [a] Due to location constrained logic               ; 9                   ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 22                  ;       ;
;         [c] Due to LAB input limits                         ; 21                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                   ;       ;
;                                                             ;                     ;       ;
; Difficulty packing design                                   ; Low                 ;       ;
;                                                             ;                     ;       ;
; Total LABs:  partially or completely used                   ; 503 / 3,207         ; 16 %  ;
;     -- Logic LABs                                           ; 503                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                   ;       ;
;                                                             ;                     ;       ;
; Combinational ALUT usage for logic                          ; 6,377               ;       ;
;     -- 7 input functions                                    ; 93                  ;       ;
;     -- 6 input functions                                    ; 927                 ;       ;
;     -- 5 input functions                                    ; 842                 ;       ;
;     -- 4 input functions                                    ; 1,795               ;       ;
;     -- <=3 input functions                                  ; 2,720               ;       ;
; Combinational ALUT usage for route-throughs                 ; 338                 ;       ;
; Dedicated logic registers                                   ; 5,346               ;       ;
;     -- By type:                                             ;                     ;       ;
;         -- Primary logic registers                          ; 5,087 / 64,140      ; 8 %   ;
;         -- Secondary logic registers                        ; 259 / 64,140        ; < 1 % ;
;     -- By function:                                         ;                     ;       ;
;         -- Design implementation registers                  ; 5,140               ;       ;
;         -- Routing optimization registers                   ; 206                 ;       ;
;                                                             ;                     ;       ;
; Virtual pins                                                ; 0                   ;       ;
; I/O pins                                                    ; 243 / 457           ; 53 %  ;
;     -- Clock pins                                           ; 8 / 8               ; 100 % ;
;     -- Dedicated input pins                                 ; 3 / 21              ; 14 %  ;
; I/O registers                                               ; 90                  ;       ;
;                                                             ;                     ;       ;
; Hard processor system peripheral utilization                ;                     ;       ;
;     -- Boot from FPGA                                       ; 1 / 1 ( 100 % )     ;       ;
;     -- Clock resets                                         ; 1 / 1 ( 100 % )     ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )       ;       ;
;     -- S2F AXI                                              ; 1 / 1 ( 100 % )     ;       ;
;     -- F2S AXI                                              ; 1 / 1 ( 100 % )     ;       ;
;     -- AXI Lightweight                                      ; 1 / 1 ( 100 % )     ;       ;
;     -- SDRAM                                                ; 1 / 1 ( 100 % )     ;       ;
;     -- Interrupts                                           ; 1 / 1 ( 100 % )     ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )       ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )       ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )       ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )       ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )       ;       ;
;     -- TPIU trace                                           ; 1 / 1 ( 100 % )     ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )       ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )       ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )       ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )       ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )       ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )       ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )       ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )       ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )       ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )       ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )       ;       ;
;                                                             ;                     ;       ;
; Global signals                                              ; 12                  ;       ;
; M10K blocks                                                 ; 31 / 397            ; 8 %   ;
; Total MLAB memory bits                                      ; 0                   ;       ;
; Total block memory bits                                     ; 209,744 / 4,065,280 ; 5 %   ;
; Total block memory implementation bits                      ; 317,440 / 4,065,280 ; 8 %   ;
; Total DSP Blocks                                            ; 0 / 87              ; 0 %   ;
; Fractional PLLs                                             ; 1 / 6               ; 17 %  ;
; Global clocks                                               ; 12 / 16             ; 75 %  ;
; Quadrant clocks                                             ; 0 / 66              ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 18              ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100             ; 0 %   ;
; JTAGs                                                       ; 1 / 1               ; 100 % ;
; ASMI blocks                                                 ; 0 / 1               ; 0 %   ;
; CRC blocks                                                  ; 0 / 1               ; 0 %   ;
; Remote update blocks                                        ; 0 / 1               ; 0 %   ;
; Impedance control blocks                                    ; 1 / 4               ; 25 %  ;
; Hard Memory Controllers                                     ; 1 / 2               ; 50 %  ;
; Average interconnect usage (total/H/V)                      ; 2% / 2% / 2%        ;       ;
; Peak interconnect usage (total/H/V)                         ; 18% / 18% / 21%     ;       ;
; Maximum fan-out                                             ; 4110                ;       ;
; Highest non-global fan-out                                  ; 152                 ;       ;
; Total fan-out                                               ; 45300               ;       ;
; Average fan-out                                             ; 3.51                ;       ;
+-------------------------------------------------------------+---------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                       ;
+-------------------------------------------------------------+-----------------------+-------------------------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; mysystem_hps_0_hps_io_border:border ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+-------------------------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3900 / 32070 ( 12 % ) ; 0 / 32070 ( 0 % )                   ; 58 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 3900                  ; 0                                   ; 58                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4088 / 32070 ( 13 % ) ; 0 / 32070 ( 0 % )                   ; 65 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1823                  ; 0                                   ; 30                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1583                  ; 0                                   ; 25                   ; 0                              ;
;         [c] ALMs used for registers                         ; 682                   ; 0                                   ; 10                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                                   ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 240 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )                   ; 7 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 52 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )                   ; 0 / 32070 ( 0 % )    ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 9                     ; 0                                   ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 22                    ; 0                                   ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 21                    ; 0                                   ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                                   ; 0                    ; 0                              ;
;                                                             ;                       ;                                     ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                                 ; Low                  ; Low                            ;
;                                                             ;                       ;                                     ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 493 / 3207 ( 15 % )   ; 0 / 3207 ( 0 % )                    ; 11 / 3207 ( < 1 % )  ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 493                   ; 0                                   ; 11                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                                   ; 0                    ; 0                              ;
;                                                             ;                       ;                                     ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 6283                  ; 0                                   ; 94                   ; 0                              ;
;     -- 7 input functions                                    ; 92                    ; 0                                   ; 1                    ; 0                              ;
;     -- 6 input functions                                    ; 914                   ; 0                                   ; 13                   ; 0                              ;
;     -- 5 input functions                                    ; 822                   ; 0                                   ; 20                   ; 0                              ;
;     -- 4 input functions                                    ; 1779                  ; 0                                   ; 16                   ; 0                              ;
;     -- <=3 input functions                                  ; 2676                  ; 0                                   ; 44                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 328                   ; 0                                   ; 10                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                                   ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                                   ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                                   ; 0                    ; 0                              ;
;                                                             ;                       ;                                     ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                                   ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                                     ;                      ;                                ;
;         -- Primary logic registers                          ; 5009 / 64140 ( 8 % )  ; 0 / 64140 ( 0 % )                   ; 78 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 256 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )                   ; 3 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                     ;                      ;                                ;
;         -- Design implementation registers                  ; 5062                  ; 0                                   ; 78                   ; 0                              ;
;         -- Routing optimization registers                   ; 203                   ; 0                                   ; 3                    ; 0                              ;
;                                                             ;                       ;                                     ;                      ;                                ;
;                                                             ;                       ;                                     ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                                   ; 0                    ; 0                              ;
; I/O pins                                                    ; 227                   ; 13                                  ; 0                    ; 3                              ;
; I/O registers                                               ; 46                    ; 44                                  ; 0                    ; 0                              ;
; Total block memory bits                                     ; 209744                ; 0                                   ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 317440                ; 0                                   ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                       ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 31 / 397 ( 7 % )      ; 0 / 397 ( 0 % )                     ; 0 / 397 ( 0 % )      ; 0 / 397 ( 0 % )                ;
; DLL                                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                      ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )                  ;
; Clock enable block                                          ; 5 / 116 ( 4 % )       ; 0 / 116 ( 0 % )                     ; 0 / 116 ( 0 % )      ; 7 / 116 ( 6 % )                ;
; Impedance control block                                     ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                      ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )                  ;
; Double data rate I/O output circuitry                       ; 0 / 1325 ( 0 % )      ; 80 / 1325 ( 6 % )                   ; 0 / 1325 ( 0 % )     ; 0 / 1325 ( 0 % )               ;
; Double data rate I/O input circuitry                        ; 0 / 400 ( 0 % )       ; 8 / 400 ( 2 % )                     ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output circuitry                       ; 0 / 400 ( 0 % )       ; 34 / 400 ( 8 % )                    ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output enable circuitry                ; 0 / 425 ( 0 % )       ; 10 / 425 ( 2 % )                    ; 0 / 425 ( 0 % )      ; 0 / 425 ( 0 % )                ;
; Impedance logic block                                       ; 0 / 8 ( 0 % )         ; 1 / 8 ( 12 % )                      ; 0 / 8 ( 0 % )        ; 0 / 8 ( 0 % )                  ;
; DQS pin delay chain                                         ; 0 / 25 ( 0 % )        ; 1 / 25 ( 4 % )                      ; 0 / 25 ( 0 % )       ; 0 / 25 ( 0 % )                 ;
; DQS pin enable control                                      ; 0 / 25 ( 0 % )        ; 1 / 25 ( 4 % )                      ; 0 / 25 ( 0 % )       ; 0 / 25 ( 0 % )                 ;
; Delay chain                                                 ; 0 / 1300 ( 0 % )      ; 31 / 1300 ( 2 % )                   ; 0 / 1300 ( 0 % )     ; 0 / 1300 ( 0 % )               ;
; Pin configuration                                           ; 0 / 400 ( 0 % )       ; 10 / 400 ( 2 % )                    ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; DQS pin configuration                                       ; 0 / 25 ( 0 % )        ; 1 / 25 ( 4 % )                      ; 0 / 25 ( 0 % )       ; 0 / 25 ( 0 % )                 ;
; Signal Splitter                                             ; 0 / 400 ( 0 % )       ; 2 / 400 ( < 1 % )                   ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; Leveling delay chain                                        ; 0 / 36 ( 0 % )        ; 4 / 36 ( 11 % )                     ; 0 / 36 ( 0 % )       ; 0 / 36 ( 0 % )                 ;
; Clock Phase Select                                          ; 0 / 175 ( 0 % )       ; 11 / 175 ( 6 % )                    ; 0 / 175 ( 0 % )      ; 0 / 175 ( 0 % )                ;
; Read FIFO Read Clock Select Block                           ; 0 / 400 ( 0 % )       ; 8 / 400 ( 2 % )                     ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; LFIFO                                                       ; 0 / 25 ( 0 % )        ; 1 / 25 ( 4 % )                      ; 0 / 25 ( 0 % )       ; 0 / 25 ( 0 % )                 ;
; HPS SDRAM PLL                                               ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                     ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ;
; HPS DBG APB interface                                       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                       ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                       ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; Hard Memory Controller                                      ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                      ; 0 / 2 ( 0 % )        ; 0 / 2 ( 0 % )                  ;
; HPS boot from FPGA interface                                ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                       ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; HPS clock resets interface                                  ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                       ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; FPGA-to-HPS interface                                       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                       ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; HPS FPGA-to-SDRAM interface                                 ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                       ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; HPS-to-FPGA interface                                       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                       ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; HPS-to-FPGA lightweight interface                           ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                       ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; HPS interrupts interface                                    ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                       ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; HPS TPIU trace interface                                    ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                       ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; IR FIFO USERDES Block                                       ; 0 / 400 ( 0 % )       ; 8 / 400 ( 2 % )                     ; 0 / 400 ( 0 % )      ; 0 / 400 ( 0 % )                ;
; Hard Memory PHY                                             ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                      ; 0 / 2 ( 0 % )        ; 0 / 2 ( 0 % )                  ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )                      ; 0 / 54 ( 0 % )       ; 4 / 54 ( 7 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                       ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                       ; 0 / 6 ( 0 % )        ; 1 / 6 ( 16 % )                 ;
; VFIFO                                                       ; 0 / 25 ( 0 % )        ; 1 / 25 ( 4 % )                      ; 0 / 25 ( 0 % )       ; 0 / 25 ( 0 % )                 ;
;                                                             ;                       ;                                     ;                      ;                                ;
; Connections                                                 ;                       ;                                     ;                      ;                                ;
;     -- Input Connections                                    ; 6729                  ; 11                                  ; 119                  ; 227                            ;
;     -- Registered Input Connections                         ; 4929                  ; 0                                   ; 87                   ; 0                              ;
;     -- Output Connections                                   ; 314                   ; 33                                  ; 96                   ; 6643                           ;
;     -- Registered Output Connections                        ; 25                    ; 0                                   ; 95                   ; 0                              ;
;                                                             ;                       ;                                     ;                      ;                                ;
; Internal Connections                                        ;                       ;                                     ;                      ;                                ;
;     -- Total Connections                                    ; 45250                 ; 1819                                ; 702                  ; 6962                           ;
;     -- Registered Connections                               ; 21224                 ; 25                                  ; 512                  ; 0                              ;
;                                                             ;                       ;                                     ;                      ;                                ;
; External Connections                                        ;                       ;                                     ;                      ;                                ;
;     -- Top                                                  ; 164                   ; 24                                  ; 99                   ; 6756                           ;
;     -- mysystem_hps_0_hps_io_border:border                  ; 24                    ; 20                                  ; 0                    ; 0                              ;
;     -- sld_hub:auto_hub                                     ; 99                    ; 0                                   ; 2                    ; 114                            ;
;     -- hard_block:auto_generated_inst                       ; 6756                  ; 0                                   ; 114                  ; 0                              ;
;                                                             ;                       ;                                     ;                      ;                                ;
; Partition Interface                                         ;                       ;                                     ;                      ;                                ;
;     -- Input Ports                                          ; 33                    ; 1                                   ; 15                   ; 231                            ;
;     -- Output Ports                                         ; 138                   ; 26                                  ; 33                   ; 337                            ;
;     -- Bidir Ports                                          ; 92                    ; 10                                  ; 0                    ; 0                              ;
;                                                             ;                       ;                                     ;                      ;                                ;
; Registered Ports                                            ;                       ;                                     ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                                   ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                                   ; 22                   ; 0                              ;
;                                                             ;                       ;                                     ;                      ;                                ;
; Port Connectivity                                           ;                       ;                                     ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                                   ; 4                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                                   ; 1                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                                   ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                                   ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                                   ; 1                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                                   ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                                   ; 2                    ; 12                             ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                                   ; 23                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+-------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard    ; Termination ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+
; CLOCK2_50    ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; CLOCK_50     ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 97                    ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; HPS_DDR3_RZQ ; D27   ; 6A       ; 89           ; 80           ; 54           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; SSTL-15 Class I ; Off         ; --                        ; Fitter               ;
; KEY[0]       ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 35                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; KEY[1]       ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; KEY[2]       ; W15   ; 3B       ; 40           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; KEY[3]       ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; SW[0]        ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 20                    ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; SW[1]        ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; SW[2]        ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; SW[3]        ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; SW[4]        ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; SW[5]        ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; SW[6]        ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; SW[7]        ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; SW[8]        ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
; SW[9]        ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 9                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard                    ; Current Strength ; Termination                       ; Termination Control Block                                                                                                                                        ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]      ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10]     ; AG12  ; 3B       ; 26           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11]     ; AH13  ; 3B       ; 30           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]      ; AH14  ; 3B       ; 30           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]      ; AG15  ; 3B       ; 38           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]      ; AE14  ; 3B       ; 24           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]      ; AB15  ; 3B       ; 28           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]      ; AC14  ; 3B       ; 28           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]      ; AD14  ; 3B       ; 24           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]      ; AF15  ; 3B       ; 32           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]      ; AH15  ; 3B       ; 38           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]      ; AG13  ; 3B       ; 26           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[0]        ; AF13  ; 3B       ; 22           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[1]        ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CAS_N        ; AF11  ; 3B       ; 18           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CKE          ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CLK          ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CS_N         ; AG11  ; 3B       ; 18           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_LDQM         ; AB13  ; 3B       ; 20           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_RAS_N        ; AE13  ; 3B       ; 22           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_UDQM         ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_WE_N         ; AA13  ; 3B       ; 20           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]           ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]           ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]           ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]           ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]           ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]           ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]           ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]           ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]           ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]           ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]           ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]           ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]           ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]           ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]           ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]           ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]           ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]           ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]           ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]           ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]           ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]           ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]           ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]           ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]           ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]           ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]           ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]           ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]           ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]           ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]           ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]           ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]           ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]           ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]           ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]           ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]           ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]           ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]           ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]           ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]           ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]           ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HPS_DDR3_ADDR[0]  ; F26   ; 6A       ; 89           ; 71           ; 77           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[10] ; D29   ; 6A       ; 89           ; 78           ; 37           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[11] ; C30   ; 6A       ; 89           ; 78           ; 54           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[12] ; B30   ; 6A       ; 89           ; 79           ; 37           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[13] ; E7    ; 8A       ; 4            ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[14] ; E1    ; 8A       ; 6            ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[1]  ; G30   ; 6A       ; 89           ; 71           ; 94           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[2]  ; F28   ; 6A       ; 89           ; 72           ; 37           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[3]  ; F30   ; 6A       ; 89           ; 72           ; 54           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[4]  ; J25   ; 6A       ; 89           ; 72           ; 3            ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[5]  ; J27   ; 6A       ; 89           ; 72           ; 20           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[6]  ; F29   ; 6A       ; 89           ; 73           ; 37           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[7]  ; E28   ; 6A       ; 89           ; 73           ; 54           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[8]  ; H27   ; 6A       ; 89           ; 78           ; 3            ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ADDR[9]  ; G26   ; 6A       ; 89           ; 78           ; 20           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_BA[0]    ; E29   ; 6A       ; 89           ; 74           ; 37           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_BA[1]    ; J24   ; 6A       ; 89           ; 74           ; 3            ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_BA[2]    ; J23   ; 6A       ; 89           ; 74           ; 20           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CAS_N    ; E27   ; 6A       ; 89           ; 77           ; 77           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CKE      ; L29   ; 6A       ; 89           ; 57           ; 54           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CK_N     ; L23   ; 6A       ; 89           ; 73           ; 20           ; yes             ; 1         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CK_P     ; M23   ; 6A       ; 89           ; 73           ; 3            ; yes             ; 1         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_CS_N     ; H24   ; 6A       ; 89           ; 79           ; 3            ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[0]    ; K28   ; 6A       ; 89           ; 63           ; 77           ; yes             ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[1]    ; D5    ; 8A       ; 20           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[2]    ; E3    ; 8A       ; 8            ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_DM[3]    ; E9    ; 8A       ; 30           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_ODT      ; H28   ; 6A       ; 89           ; 65           ; 37           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_RAS_N    ; D30   ; 6A       ; 89           ; 77           ; 94           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_RESET_N  ; P30   ; 6B       ; 89           ; 51           ; 37           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; HPS_DDR3_WE_N     ; C28   ; 6A       ; 89           ; 80           ; 37           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; LEDR[0]           ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]           ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]           ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]           ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]           ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]           ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]           ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]           ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]           ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]           ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N       ; F10   ; 8A       ; 6            ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]          ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]          ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]          ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]          ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]          ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]          ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]          ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]          ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK           ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]          ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]          ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]          ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]          ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]          ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]          ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]          ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]          ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS            ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]          ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]          ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]          ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]          ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]          ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]          ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]          ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]          ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N        ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS            ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+-----------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------------------+----------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard                    ; Current Strength ; Input Termination                ; Output Termination                ; Termination Control Block                                                                                                                                        ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Load ; Output Enable Source                                                                                                                                                                                                                                                                                                                                      ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+-----------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------------------+----------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; DRAM_DQ[0]        ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE (inverted)                                                                                                                                                                                                                                                                                                     ; -                   ;
; DRAM_DQ[10]       ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE (inverted)                                                                                                                                                                                                                                                                                                     ; -                   ;
; DRAM_DQ[11]       ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE (inverted)                                                                                                                                                                                                                                                                                                     ; -                   ;
; DRAM_DQ[12]       ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE (inverted)                                                                                                                                                                                                                                                                                                     ; -                   ;
; DRAM_DQ[13]       ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE (inverted)                                                                                                                                                                                                                                                                                                     ; -                   ;
; DRAM_DQ[14]       ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE (inverted)                                                                                                                                                                                                                                                                                                     ; -                   ;
; DRAM_DQ[15]       ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE (inverted)                                                                                                                                                                                                                                                                                                     ; -                   ;
; DRAM_DQ[1]        ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE (inverted)                                                                                                                                                                                                                                                                                                     ; -                   ;
; DRAM_DQ[2]        ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE (inverted)                                                                                                                                                                                                                                                                                                     ; -                   ;
; DRAM_DQ[3]        ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE (inverted)                                                                                                                                                                                                                                                                                                     ; -                   ;
; DRAM_DQ[4]        ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE (inverted)                                                                                                                                                                                                                                                                                                     ; -                   ;
; DRAM_DQ[5]        ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE (inverted)                                                                                                                                                                                                                                                                                                     ; -                   ;
; DRAM_DQ[6]        ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE (inverted)                                                                                                                                                                                                                                                                                                     ; -                   ;
; DRAM_DQ[7]        ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE (inverted)                                                                                                                                                                                                                                                                                                     ; -                   ;
; DRAM_DQ[8]        ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE (inverted)                                                                                                                                                                                                                                                                                                     ; -                   ;
; DRAM_DQ[9]        ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE (inverted)                                                                                                                                                                                                                                                                                                     ; -                   ;
; GPIO_1[0]         ; AB17  ; 4A       ; 56           ; 0            ; 17           ; 241                   ; 0                  ; yes    ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[10]        ; AG26  ; 4A       ; 84           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[11]        ; AH24  ; 4A       ; 64           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[12]        ; AH27  ; 4A       ; 84           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[13]        ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[14]        ; AK29  ; 4A       ; 82           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[15]        ; AK28  ; 4A       ; 82           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[16]        ; AK27  ; 4A       ; 80           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[17]        ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[18]        ; AK26  ; 4A       ; 76           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[19]        ; AH25  ; 4A       ; 78           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[1]         ; AA21  ; 4A       ; 88           ; 0            ; 1            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[20]        ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[21]        ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[22]        ; AK24  ; 4A       ; 72           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[23]        ; AG23  ; 4A       ; 64           ; 0            ; 34           ; 4                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO~DUPLICATE                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[24]        ; AK23  ; 4A       ; 72           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[25]        ; AH23  ; 4A       ; 70           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[26]        ; AK22  ; 4A       ; 68           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[27]        ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[28]        ; AH22  ; 4A       ; 66           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[29]        ; AG22  ; 4A       ; 66           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[2]         ; AB21  ; 4A       ; 88           ; 0            ; 18           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[30]        ; AF24  ; 4A       ; 74           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[31]        ; AF23  ; 4A       ; 74           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[32]        ; AE22  ; 4A       ; 78           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[33]        ; AD21  ; 4A       ; 82           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[34]        ; AA20  ; 4A       ; 84           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[35]        ; AC22  ; 4A       ; 86           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[3]         ; AC23  ; 4A       ; 86           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[4]         ; AD24  ; 4A       ; 88           ; 0            ; 35           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[5]         ; AE23  ; 4A       ; 78           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[6]         ; AE24  ; 4A       ; 88           ; 0            ; 52           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[7]         ; AF25  ; 4A       ; 86           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[8]         ; AF26  ; 4A       ; 86           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; GPIO_1[9]         ; AG25  ; 4A       ; 78           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; User                 ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQS_N[0] ; M19   ; 6A       ; 89           ; 65           ; 20           ; 0                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ; -                   ;
; HPS_DDR3_DQS_N[1] ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQS_N[2] ; A6    ; 8A       ; 26           ; 81           ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQS_N[3] ; F9    ; 8A       ; 2            ; 81           ; 40           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQS_P[0] ; N18   ; 6A       ; 89           ; 65           ; 3            ; 17                    ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ; -                   ;
; HPS_DDR3_DQS_P[1] ; AK4   ; 3B       ; 22           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQS_P[2] ; C8    ; 8A       ; 30           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQS_P[3] ; AG20  ; 4A       ; 62           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQ[0]    ; K23   ; 6A       ; 89           ; 66           ; 20           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ; -                   ;
; HPS_DDR3_DQ[10]   ; AA12  ; 3A       ; 12           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQ[11]   ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQ[12]   ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQ[13]   ; AE7   ; 3A       ; 6            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQ[14]   ; F6    ; 8A       ; 2            ; 81           ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQ[15]   ; AG6   ; 3A       ; 12           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQ[16]   ; D6    ; 8A       ; 22           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQ[17]   ; AG21  ; 4A       ; 54           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQ[18]   ; K7    ; 8A       ; 8            ; 81           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQ[19]   ; F8    ; 8A       ; 2            ; 81           ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQ[1]    ; K22   ; 6A       ; 89           ; 66           ; 3            ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ; -                   ;
; HPS_DDR3_DQ[20]   ; G7    ; 8A       ; 2            ; 81           ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQ[21]   ; C5    ; 8A       ; 22           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQ[22]   ; AG2   ; 3A       ; 16           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQ[23]   ; AE9   ; 3A       ; 2            ; 0            ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQ[24]   ; B7    ; 8A       ; 32           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQ[25]   ; A9    ; 8A       ; 34           ; 81           ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQ[26]   ; AK19  ; 4A       ; 60           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQ[27]   ; AK18  ; 4A       ; 58           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQ[28]   ; AH3   ; 3A       ; 16           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQ[29]   ; AH19  ; 4A       ; 58           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQ[2]    ; H30   ; 6A       ; 89           ; 66           ; 37           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ; -                   ;
; HPS_DDR3_DQ[30]   ; AJ1   ; 3A       ; 14           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQ[31]   ; A5    ; 8A       ; 26           ; 81           ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQ[3]    ; G28   ; 6A       ; 89           ; 65           ; 54           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ; -                   ;
; HPS_DDR3_DQ[4]    ; L25   ; 6A       ; 89           ; 64           ; 20           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ; -                   ;
; HPS_DDR3_DQ[5]    ; L24   ; 6A       ; 89           ; 64           ; 3            ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ; -                   ;
; HPS_DDR3_DQ[6]    ; J30   ; 6A       ; 89           ; 64           ; 37           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ; -                   ;
; HPS_DDR3_DQ[7]    ; J29   ; 6A       ; 89           ; 63           ; 94           ; 0                     ; 2                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; 0                   ; Off                         ; Fitter               ; 0 pF ; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ; -                   ;
; HPS_DDR3_DQ[8]    ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
; HPS_DDR3_DQ[9]    ; AC18  ; 4A       ; 64           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                               ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                                                                                                                                                                                                                                                                                                                                                         ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+-----------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------------------+----------------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 17 / 32 ( 53 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 46 / 48 ( 96 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 52 / 80 ( 65 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 13 / 16 ( 81 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 1 / 45 ( 2 % )    ; 1.5V          ; --           ; 2.5V          ;
; 6A       ; 35 / 57 ( 61 % )  ; 1.5V          ; 0.75V        ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 46 / 80 ( 57 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                               ;
+----------+------------+----------+---------------------------------+--------+---------------------------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard                    ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+---------------------------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A       ; HPS_DDR3_DQ[31]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A6       ; 487        ; 8A       ; HPS_DDR3_DQS_N[2]               ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A7       ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A       ; HPS_DDR3_DQ[25]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A       ; VGA_CLK                         ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A       ; VGA_R[0]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A       ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A       ; ^HPS_TRST                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A       ; ^HPS_TMS                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A       ; VCCPD3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A       ; HPS_DDR3_DQ[10]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 90         ; 3B       ; DRAM_WE_N                       ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B       ; KEY[0]                          ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B       ; KEY[1]                          ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A       ; CLOCK2_50                       ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA17     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A       ; GPIO_1[34]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ; 210        ; 4A       ; GPIO_1[1]                       ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCCPGM                          ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A       ; HEX4[0]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A       ; HEX5[6]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B       ; HEX5[5]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B       ; VCCIO5B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B       ; HEX5[1]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B       ; VREFB5BN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A       ; altera_reserved_tdo             ; output ; 2.5 V                           ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --       ; VCCPGM                          ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --       ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A       ; SW[0]                           ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B       ; DRAM_LDQM                       ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B       ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B       ; DRAM_ADDR[4]                    ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --       ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A       ; GPIO_1[0]                       ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ;            ; --       ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A       ; GPIO_1[2]                       ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 225        ; 5A       ; HEX3[6]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A       ; HEX2[0]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A       ; VCCIO5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A       ; HEX3[5]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A       ; HEX5[4]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B       ; HEX5[3]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B       ; HEX3[4]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A       ; altera_reserved_tck             ; input  ; 2.5 V                           ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A       ; SW[7]                           ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A       ; VCCPD3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A       ; VCCIO3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A       ; SW[1]                           ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; --       ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B       ; DRAM_ADDR[5]                    ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; --       ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A       ; HPS_DDR3_DQ[9]                  ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC19     ;            ; --       ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A       ; GPIO_1[35]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 205        ; 4A       ; GPIO_1[3]                       ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A       ; VREFB5AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A       ; HEX3[3]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A       ; HEX3[1]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B       ; HEX2[3]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B       ; HEX2[5]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B       ; HEX2[6]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A       ; VREFB3AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A       ; VCCIO3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A       ; SW[8]                           ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A       ; SW[4]                           ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A       ; SW[5]                           ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B       ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B       ; DRAM_ADDR[6]                    ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A       ; GPIO_1[33]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD22     ;            ; --       ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A       ; GPIO_1[4]                       ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A       ; HEX3[2]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A       ; HEX3[0]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A       ; HEX1[6]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A       ; VCCIO5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B       ; HEX2[2]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B       ; HEX2[4]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A       ; HPS_DDR3_DQ[13]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE8      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A       ; HPS_DDR3_DQ[23]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE10     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A       ; SW[6]                           ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A       ; SW[9]                           ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B       ; DRAM_RAS_N                      ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B       ; DRAM_ADDR[3]                    ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B       ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; --       ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A       ; GPIO_1[32]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE23     ; 189        ; 4A       ; GPIO_1[5]                       ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 209        ; 4A       ; GPIO_1[6]                       ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A       ; HEX0[0]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A       ; HEX0[1]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A       ; HEX0[2]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B       ; HEX2[1]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B       ; VCCIO5B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A       ; VCCIO3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A       ; SW[2]                           ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A       ; SW[3]                           ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B       ; DRAM_CAS_N                      ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B       ; DRAM_BA[0]                      ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B       ; CLOCK_50                        ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B       ; DRAM_ADDR[7]                    ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A       ; GPIO_1[31]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ; 181        ; 4A       ; GPIO_1[30]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ; 206        ; 4A       ; GPIO_1[7]                       ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A       ; GPIO_1[8]                       ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A       ; HEX0[4]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A       ; HEX1[4]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A       ; HEX1[5]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A       ; HPS_DDR3_DQ[22]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG3      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A       ; VCCIO3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A       ; HPS_DDR3_DQ[15]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG7      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B       ; DRAM_DQ[5]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B       ; DRAM_CS_N                       ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B       ; DRAM_ADDR[10]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B       ; DRAM_ADDR[9]                    ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B       ; DRAM_ADDR[2]                    ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A       ; HPS_DDR3_DQS_P[3]               ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG21     ; 143        ; 4A       ; HPS_DDR3_DQ[17]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG22     ; 166        ; 4A       ; GPIO_1[29]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG23     ; 163        ; 4A       ; GPIO_1[23]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A       ; GPIO_1[9]                       ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 4A       ; GPIO_1[10]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A       ; HEX0[3]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A       ; HEX0[5]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A       ; VCCIO5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A       ; HEX1[3]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A       ; HPS_DDR3_DQ[28]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH4      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B       ; DRAM_DQ[13]                     ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B       ; DRAM_DQ[12]                     ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B       ; DRAM_DQ[11]                     ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B       ; DRAM_DQ[8]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B       ; DRAM_CLK                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B       ; DRAM_ADDR[11]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B       ; DRAM_ADDR[1]                    ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B       ; DRAM_ADDR[8]                    ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A       ; HPS_DDR3_DQ[29]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH20     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A       ; GPIO_1[28]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 174        ; 4A       ; GPIO_1[25]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 161        ; 4A       ; GPIO_1[11]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A       ; GPIO_1[19]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH26     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A       ; GPIO_1[12]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A       ; HEX0[6]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A       ; HEX1[1]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A       ; HEX1[2]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A       ; HPS_DDR3_DQ[30]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ2      ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B       ; HPS_DDR3_DQS_N[1]               ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ5      ; 99         ; 3B       ; DRAM_DQ[15]                     ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B       ; DRAM_DQ[14]                     ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B       ; DRAM_DQ[1]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B       ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B       ; DRAM_DQ[10]                     ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B       ; DRAM_DQ[9]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B       ; DRAM_DQ[7]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B       ; DRAM_BA[1]                      ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B       ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B       ; HPS_DDR3_DQ[8]                  ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ15     ;            ; 3B       ; VREFB3BN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A       ; HPS_DDR3_DQ[11]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ18     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A       ; HPS_DDR3_DQ[12]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ21     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A       ; GPIO_1[27]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ23     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A       ; GPIO_1[21]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ25     ; 180        ; 4A       ; GPIO_1[20]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ26     ; 187        ; 4A       ; GPIO_1[17]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ27     ; 195        ; 4A       ; GPIO_1[13]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ28     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A       ; HEX1[0]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B       ; HPS_DDR3_DQS_P[1]               ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK5      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B       ; DRAM_DQ[0]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B       ; DRAM_DQ[2]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B       ; DRAM_DQ[3]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B       ; DRAM_DQ[4]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B       ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B       ; DRAM_DQ[6]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B       ; DRAM_UDQM                       ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B       ; DRAM_CKE                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B       ; DRAM_ADDR[0]                    ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A       ; VREFB4AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A       ; HPS_DDR3_DQ[27]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK19     ; 153        ; 4A       ; HPS_DDR3_DQ[26]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK20     ;            ; 4A       ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A       ; GPIO_1[26]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK23     ; 179        ; 4A       ; GPIO_1[24]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK24     ; 177        ; 4A       ; GPIO_1[22]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A       ; GPIO_1[18]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK27     ; 193        ; 4A       ; GPIO_1[16]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK28     ; 198        ; 4A       ; GPIO_1[15]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK29     ; 196        ; 4A       ; GPIO_1[14]                      ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ; 509        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A       ; HPS_DDR3_DQ[24]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B8       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A       ; VREFB8AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A       ; VGA_HS                          ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A       ; VGA_R[3]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A       ; VGA_B[0]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A       ; ^HPS_TDI                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A       ; ^HPS_TDO                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A       ; HPS_DDR3_ADDR[12]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C1       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A       ; HPS_DDR3_DQ[21]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C6       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A       ; HPS_DDR3_DQS_P[2]               ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C9       ; 485        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A       ; VGA_SYNC_N                      ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A       ; VGA_R[4]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A       ; VGA_R[1]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A       ; ^HPS_nRST                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A       ; HPS_DDR3_WE_N                   ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C29      ; 367        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A       ; HPS_DDR3_ADDR[11]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; D1       ; 529        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A       ; HPS_DDR3_DM[1]                  ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D6       ; 495        ; 8A       ; HPS_DDR3_DQ[16]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D7       ; 505        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A       ; VGA_VS                          ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A       ; VGA_R[5]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C       ; VCCIO7C_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A       ; ^HPS_CLK1                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A       ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A       ; HPS_DDR3_RZQ                    ; input  ; SSTL-15 Class I                 ;                     ; --           ; N               ; no       ; Off          ;
; D28      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A       ; HPS_DDR3_ADDR[10]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; D30      ; 359        ; 6A       ; HPS_DDR3_RAS_N                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E1       ; 527        ; 8A       ; HPS_DDR3_ADDR[14]               ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E2       ; 525        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A       ; HPS_DDR3_DM[2]                  ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E4       ; 519        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A       ; HPS_DDR3_ADDR[13]               ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E8       ; 503        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A       ; HPS_DDR3_DM[3]                  ; output ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E10      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A       ; VGA_G[7]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A       ; VGA_R[6]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A       ; VGA_R[2]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; --       ; VREFB7A7B7C7DN0_HPS             ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A       ; HPS_DDR3_CAS_N                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E28      ; 351        ; 6A       ; HPS_DDR3_ADDR[7]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E29      ; 353        ; 6A       ; HPS_DDR3_BA[0]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E30      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A       ; ^CONF_DONE                      ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A       ; ^nSTATUS                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A       ; HPS_DDR3_DQ[14]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F7       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A       ; HPS_DDR3_DQ[19]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F9       ; 534        ; 8A       ; HPS_DDR3_DQS_N[3]               ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F10      ; 528        ; 8A       ; VGA_BLANK_N                     ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A       ; VGA_G[6]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A       ; VGA_R[7]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A       ; VGA_B[3]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A       ; VGA_B[5]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A       ; ^HPS_nPOR                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A       ; ^HPS_PORSEL                     ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A       ; ^HPS_CLK2                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A       ; HPS_DDR3_ADDR[0]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F27      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A       ; HPS_DDR3_ADDR[2]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F29      ; 349        ; 6A       ; HPS_DDR3_ADDR[6]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F30      ; 347        ; 6A       ; HPS_DDR3_ADDR[3]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G1       ;            ;          ; GND                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A       ; ^nCE                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A       ; ^MSEL2                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A       ; HPS_DDR3_DQ[20]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G8       ; 492        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A       ; VGA_G[3]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A       ; VGA_G[4]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A       ; VGA_G[5]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A       ; VGA_B[1]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A       ; VGA_B[6]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A       ; ^VCCRSTCLK_HPS                  ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A       ; HPS_DDR3_ADDR[9]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G27      ; 339        ; 6A       ; VREFB6AN0_HPS                   ;        ;                                 ; 0.75V               ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A       ; HPS_DDR3_DQ[3]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G29      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A       ; HPS_DDR3_ADDR[1]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H1       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --       ; VCCBAT                          ; power  ;                                 ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A       ; VGA_G[2]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A       ; VGA_B[2]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A       ; VGA_B[4]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A       ; ^HPS_TCK                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A       ; HPS_DDR3_CS_N                   ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H25      ; 368        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A       ; HPS_DDR3_ADDR[8]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H28      ; 333        ; 6A       ; HPS_DDR3_ODT                    ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H29      ; 331        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A       ; HPS_DDR3_DQ[2]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J1       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A       ; ^nCONFIG                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A       ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A       ; VGA_G[0]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A       ; VGA_G[1]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --       ; VCCPGM                          ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A       ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A       ; VGA_B[7]                        ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C       ; VCCPD7C_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --       ; VCCRSTCLK_HPS                   ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCC_AUX_SHARED                  ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A       ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A       ; HPS_DDR3_BA[2]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J24      ; 352        ; 6A       ; HPS_DDR3_BA[1]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J25      ; 344        ; 6A       ; HPS_DDR3_ADDR[4]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J26      ; 323        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A       ; HPS_DDR3_ADDR[5]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J28      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A       ; HPS_DDR3_DQ[7]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J30      ; 329        ; 6A       ; HPS_DDR3_DQ[6]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K1       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A       ; ^MSEL1                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A       ; HPS_DDR3_DQ[18]                 ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K8       ; 524        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --       ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A       ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A       ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D       ; VCCPD7D_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B       ; VCCPD7B_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A       ; VCCPD7A_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A       ; HPS_DDR3_DQ[1]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K23      ; 338        ; 6A       ; HPS_DDR3_DQ[0]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A       ; HPS_DDR3_DM[0]                  ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K29      ; 321        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A       ; ^MSEL3                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A       ; ^MSEL0                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A       ; ^MSEL4                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A       ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A       ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A       ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --       ; VCCPLL_HPS                      ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A       ; HPS_DDR3_CK_N                   ; output ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L24      ; 328        ; 6A       ; HPS_DDR3_DQ[5]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L25      ; 330        ; 6A       ; HPS_DDR3_DQ[4]                  ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L26      ; 320        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A       ; HPS_DDR3_CKE                    ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L30      ; 317        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A       ; HPS_DDR3_DQS_N[0]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M20      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A       ; HPS_DDR3_CK_P                   ; output ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A       ; HPS_DDR3_DQS_P[0]               ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N19      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B       ; HPS_DDR3_RESET_N                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --       ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A       ; ^DCLK                           ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A       ; altera_reserved_tdi             ; input  ; 2.5 V                           ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B       ; VCCPD5B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B       ; GND+                            ;        ;                                 ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --       ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A       ; altera_reserved_tms             ; input  ; 2.5 V                           ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A       ; LEDR[0]                         ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A       ; LEDR[2]                         ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A       ; LEDR[3]                         ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A       ; VCCPD5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A       ; HEX4[5]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A       ; VCCPD5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B       ; HEX5[0]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B       ; KEY[2]                          ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A       ; LEDR[1]                         ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A       ; LEDR[4]                         ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A       ; LEDR[5]                         ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A       ; LEDR[7]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A       ; LEDR[8]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A       ; HEX4[3]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A       ; VCCIO5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A       ; HEX4[4]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B       ; HEX4[6]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B       ; KEY[3]                          ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A       ; LEDR[6]                         ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A       ; LEDR[9]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --       ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A       ; HEX4[1]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A       ; HEX4[2]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B       ; HEX5[2]                         ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;          ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+---------------------------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DLL Summary                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+
; DLL                                                                                                                                                                 ; Location       ; Low Jitter/Fast Lock ; Cycles Required to Lock ; Delay Control Out Mode ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_dll_cyclonev:dll|dll_wys_m ; DLL_X89_Y81_N3 ; Low Jitter           ; 1280                    ; normal                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Optimized GXB Elements                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Preserved Component                                                                                       ; Removed Component                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Reference Clock Select Blocks                                                                         ;                                                                                                                                                         ;
;  mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT ;                                                                                                                                                         ;
;   --                                                                                                      ; mysystem:u0|mysystem_sys_sdram_pll_0:sys_sdram_pll_0|mysystem_sys_sdram_pll_0_sys_pll:sys_pll|altera_pll:altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT ;
; PLL Reconfiguration Blocks                                                                                ;                                                                                                                                                         ;
;  mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG      ;                                                                                                                                                         ;
;   --                                                                                                      ; mysystem:u0|mysystem_sys_sdram_pll_0:sys_sdram_pll_0|mysystem_sys_sdram_pll_0_sys_pll:sys_pll|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG      ;
; Fractional PLLs                                                                                           ;                                                                                                                                                         ;
;  mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL    ;                                                                                                                                                         ;
;   --                                                                                                      ; mysystem:u0|mysystem_sys_sdram_pll_0:sys_sdram_pll_0|mysystem_sys_sdram_pll_0_sys_pll:sys_pll|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL    ;
+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+
;                                                                                                                                                                     ;                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+
; mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                               ;                           ;
;     -- PLL Type                                                                                                                                                     ; Integer PLL               ;
;     -- PLL Location                                                                                                                                                 ; FRACTIONALPLL_X0_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                                                                      ; none                      ;
;     -- PLL Bandwidth                                                                                                                                                ; Auto (Low)                ;
;         -- PLL Bandwidth Range                                                                                                                                      ; 2000000 to 1500000 Hz     ;
;     -- Reference Clock Frequency                                                                                                                                    ; 50.0 MHz                  ;
;     -- Reference Clock Sourced by                                                                                                                                   ; Dedicated Pin             ;
;     -- PLL VCO Frequency                                                                                                                                            ; 300.0 MHz                 ;
;     -- PLL Operation Mode                                                                                                                                           ; Direct                    ;
;     -- PLL Freq Min Lock                                                                                                                                            ; 50.000000 MHz             ;
;     -- PLL Freq Max Lock                                                                                                                                            ; 133.333333 MHz            ;
;     -- PLL Enable                                                                                                                                                   ; On                        ;
;     -- PLL Fractional Division                                                                                                                                      ; N/A                       ;
;     -- M Counter                                                                                                                                                    ; 6                         ;
;     -- N Counter                                                                                                                                                    ; 1                         ;
;     -- PLL Refclk Select                                                                                                                                            ;                           ;
;             -- PLL Refclk Select Location                                                                                                                           ; PLLREFCLKSELECT_X0_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                                   ; clk_0                     ;
;             -- PLL Reference Clock Input 1 source                                                                                                                   ; ref_clk1                  ;
;             -- ADJPLLIN source                                                                                                                                      ; N/A                       ;
;             -- CORECLKIN source                                                                                                                                     ; N/A                       ;
;             -- IQTXRXCLKIN source                                                                                                                                   ; N/A                       ;
;             -- PLLIQCLKIN source                                                                                                                                    ; N/A                       ;
;             -- RXIQCLKIN source                                                                                                                                     ; N/A                       ;
;             -- CLKIN(0) source                                                                                                                                      ; CLOCK_50~input            ;
;             -- CLKIN(1) source                                                                                                                                      ; N/A                       ;
;             -- CLKIN(2) source                                                                                                                                      ; N/A                       ;
;             -- CLKIN(3) source                                                                                                                                      ; N/A                       ;
;     -- PLL Output Counter                                                                                                                                           ;                           ;
;         -- mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER                                                ;                           ;
;             -- Output Clock Frequency                                                                                                                               ; 100.0 MHz                 ;
;             -- Output Clock Location                                                                                                                                ; PLLOUTPUTCOUNTER_X0_Y7_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                               ; On                        ;
;             -- Duty Cycle                                                                                                                                           ; 50.0000                   ;
;             -- Phase Shift                                                                                                                                          ; 0.000000 degrees          ;
;             -- C Counter                                                                                                                                            ; 3                         ;
;             -- C Counter PH Mux PRST                                                                                                                                ; 0                         ;
;             -- C Counter PRST                                                                                                                                       ; 1                         ;
;         -- mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER                                                ;                           ;
;             -- Output Clock Frequency                                                                                                                               ; 100.0 MHz                 ;
;             -- Output Clock Location                                                                                                                                ; PLLOUTPUTCOUNTER_X0_Y8_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                               ; On                        ;
;             -- Duty Cycle                                                                                                                                           ; 50.0000                   ;
;             -- Phase Shift                                                                                                                                          ; 270.000000 degrees        ;
;             -- C Counter                                                                                                                                            ; 3                         ;
;             -- C Counter PH Mux PRST                                                                                                                                ; 2                         ;
;             -- C Counter PRST                                                                                                                                       ; 3                         ;
;         -- mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER                                                ;                           ;
;             -- Output Clock Frequency                                                                                                                               ; 25.0 MHz                  ;
;             -- Output Clock Location                                                                                                                                ; PLLOUTPUTCOUNTER_X0_Y5_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                               ; Off                       ;
;             -- Duty Cycle                                                                                                                                           ; 50.0000                   ;
;             -- Phase Shift                                                                                                                                          ; 0.000000 degrees          ;
;             -- C Counter                                                                                                                                            ; 12                        ;
;             -- C Counter PH Mux PRST                                                                                                                                ; 0                         ;
;             -- C Counter PRST                                                                                                                                       ; 1                         ;
;         -- mysystem:u0|mysystem_sys_sdram_pll_0:sys_sdram_pll_0|mysystem_sys_sdram_pll_0_sys_pll:sys_pll|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                           ;
;             -- Output Clock Frequency                                                                                                                               ; 50.0 MHz                  ;
;             -- Output Clock Location                                                                                                                                ; PLLOUTPUTCOUNTER_X0_Y6_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                               ; Off                       ;
;             -- Duty Cycle                                                                                                                                           ; 50.0000                   ;
;             -- Phase Shift                                                                                                                                          ; 0.000000 degrees          ;
;             -- C Counter                                                                                                                                            ; 6                         ;
;             -- C Counter PH Mux PRST                                                                                                                                ; 0                         ;
;             -- C Counter PRST                                                                                                                                       ; 1                         ;
;                                                                                                                                                                     ;                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                          ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                  ; Library Name ;
+---------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |lab3test                                                                                                           ; 3808.5 (51.2)        ; 4151.0 (59.7)                    ; 393.5 (9.1)                                       ; 51.0 (0.5)                       ; 0.0 (0.0)            ; 6377 (65)           ; 5346 (76)                 ; 90 (90)       ; 209744            ; 31    ; 0          ; 243  ; 0            ; |lab3test                                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |CCD_Capture:u3|                                                                                                 ; 19.6 (19.6)          ; 21.7 (21.7)                      ; 2.7 (2.7)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 28 (28)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|CCD_Capture:u3                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |I2C_CCD_Config:u8|                                                                                              ; 107.4 (75.2)         ; 117.5 (79.7)                     ; 10.6 (4.5)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 182 (127)           ; 135 (93)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|I2C_CCD_Config:u8                                                                                                                                                                                                                                                                                                                          ; work         ;
;       |I2C_Controller:u0|                                                                                           ; 32.2 (32.2)          ; 37.8 (37.8)                      ; 6.1 (6.1)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 55 (55)             ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|I2C_CCD_Config:u8|I2C_Controller:u0                                                                                                                                                                                                                                                                                                        ; work         ;
;    |RAW2RGB:u4|                                                                                                     ; 89.7 (47.4)          ; 89.3 (48.0)                      ; 6.3 (7.2)                                         ; 6.6 (6.6)                        ; 0.0 (0.0)            ; 152 (66)            ; 76 (64)                   ; 0 (0)         ; 30672             ; 5     ; 0          ; 0    ; 0            ; |lab3test|RAW2RGB:u4                                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |Line_Buffer:u0|                                                                                              ; 6.9 (0.0)            ; 7.5 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 12 (0)                    ; 0 (0)         ; 30672             ; 5     ; 0          ; 0    ; 0            ; |lab3test|RAW2RGB:u4|Line_Buffer:u0                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |altshift_taps:altshift_taps_component|                                                                    ; 6.9 (0.0)            ; 7.5 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 12 (0)                    ; 0 (0)         ; 30672             ; 5     ; 0          ; 0    ; 0            ; |lab3test|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component                                                                                                                                                                                                                                                                            ; work         ;
;             |shift_taps_kvt:auto_generated|                                                                         ; 6.9 (0.0)            ; 7.5 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 12 (0)                    ; 0 (0)         ; 30672             ; 5     ; 0          ; 0    ; 0            ; |lab3test|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated                                                                                                                                                                                                                                              ; work         ;
;                |altsyncram_e1f1:altsyncram2|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 30672             ; 5     ; 0          ; 0    ; 0            ; |lab3test|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|altsyncram_e1f1:altsyncram2                                                                                                                                                                                                                  ; work         ;
;                |cntr_7of:cntr1|                                                                                     ; 6.9 (6.1)            ; 7.5 (6.5)                        ; 0.6 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (13)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|cntr_7of:cntr1                                                                                                                                                                                                                               ; work         ;
;                   |cmpr_qac:cmpr4|                                                                                  ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|cntr_7of:cntr1|cmpr_qac:cmpr4                                                                                                                                                                                                                ; work         ;
;       |lpm_divide:Div0|                                                                                             ; 33.8 (0.0)           ; 33.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|RAW2RGB:u4|lpm_divide:Div0                                                                                                                                                                                                                                                                                                                 ; work         ;
;          |lpm_divide_gbm:auto_generated|                                                                            ; 33.8 (0.0)           ; 33.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|RAW2RGB:u4|lpm_divide:Div0|lpm_divide_gbm:auto_generated                                                                                                                                                                                                                                                                                   ; work         ;
;             |sign_div_unsign_mlh:divider|                                                                           ; 33.8 (0.0)           ; 33.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|RAW2RGB:u4|lpm_divide:Div0|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider                                                                                                                                                                                                                                                       ; work         ;
;                |alt_u_div_ive:divider|                                                                              ; 33.8 (33.8)          ; 33.8 (33.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (71)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|RAW2RGB:u4|lpm_divide:Div0|lpm_divide_gbm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_ive:divider                                                                                                                                                                                                                                 ; work         ;
;    |Reset_Delay:u2|                                                                                                 ; 27.5 (27.5)          ; 26.5 (26.5)                      ; 0.3 (0.3)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 45 (45)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Reset_Delay:u2                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |SEG7_LUT_8:u5|                                                                                                  ; 14.5 (0.0)           ; 20.1 (0.0)                       ; 5.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|SEG7_LUT_8:u5                                                                                                                                                                                                                                                                                                                              ; work         ;
;       |SEG7_LUT:u0|                                                                                                 ; 2.3 (2.3)            ; 3.5 (3.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|SEG7_LUT_8:u5|SEG7_LUT:u0                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |SEG7_LUT:u1|                                                                                                 ; 2.5 (2.5)            ; 3.3 (3.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|SEG7_LUT_8:u5|SEG7_LUT:u1                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |SEG7_LUT:u2|                                                                                                 ; 2.3 (2.3)            ; 3.5 (3.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|SEG7_LUT_8:u5|SEG7_LUT:u2                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |SEG7_LUT:u3|                                                                                                 ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|SEG7_LUT_8:u5|SEG7_LUT:u3                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |SEG7_LUT:u4|                                                                                                 ; 2.4 (2.4)            ; 3.5 (3.5)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|SEG7_LUT_8:u5|SEG7_LUT:u4                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |SEG7_LUT:u5|                                                                                                 ; 2.4 (2.4)            ; 3.2 (3.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|SEG7_LUT_8:u5|SEG7_LUT:u5                                                                                                                                                                                                                                                                                                                  ; work         ;
;    |Sdram_Control_4Port:u7|                                                                                         ; 383.6 (106.1)        ; 457.5 (117.1)                    ; 88.4 (15.0)                                       ; 14.5 (4.0)                       ; 0.0 (0.0)            ; 605 (180)           ; 727 (139)                 ; 0 (0)         ; 24576             ; 4     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |Sdram_FIFO:read_fifo1|                                                                                       ; 48.7 (0.0)           ; 65.0 (0.0)                       ; 16.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 117 (0)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1                                                                                                                                                                                                                                                                                               ; work         ;
;          |dcfifo:dcfifo_component|                                                                                  ; 48.7 (0.0)           ; 65.0 (0.0)                       ; 16.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 117 (0)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                       ; work         ;
;             |dcfifo_odu1:auto_generated|                                                                            ; 48.7 (13.2)          ; 65.0 (15.9)                      ; 16.3 (2.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (14)             ; 117 (30)                  ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated                                                                                                                                                                                                                                            ; work         ;
;                |a_gray2bin_oab:wrptr_g_gray2bin|                                                                    ; 2.2 (2.2)            ; 2.4 (2.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_gray2bin_oab:wrptr_g_gray2bin                                                                                                                                                                                                            ; work         ;
;                |a_gray2bin_oab:ws_dgrp_gray2bin|                                                                    ; 2.6 (2.6)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_gray2bin_oab:ws_dgrp_gray2bin                                                                                                                                                                                                            ; work         ;
;                |a_graycounter_jdc:wrptr_g1p|                                                                        ; 7.1 (7.1)            ; 9.3 (9.3)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p                                                                                                                                                                                                                ; work         ;
;                |a_graycounter_nv6:rdptr_g1p|                                                                        ; 8.5 (8.5)            ; 11.0 (11.0)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p                                                                                                                                                                                                                ; work         ;
;                |alt_synch_pipe_0e8:ws_dgrp|                                                                         ; 4.7 (0.0)            ; 7.6 (0.0)                        ; 2.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_0e8:ws_dgrp                                                                                                                                                                                                                 ; work         ;
;                   |dffpipe_qe9:dffpipe16|                                                                           ; 4.7 (4.7)            ; 7.6 (7.6)                        ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_0e8:ws_dgrp|dffpipe_qe9:dffpipe16                                                                                                                                                                                           ; work         ;
;                |alt_synch_pipe_vd8:rs_dgwp|                                                                         ; 3.8 (0.0)            ; 6.8 (0.0)                        ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_vd8:rs_dgwp                                                                                                                                                                                                                 ; work         ;
;                   |dffpipe_pe9:dffpipe13|                                                                           ; 3.8 (3.8)            ; 6.8 (6.8)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe13                                                                                                                                                                                           ; work         ;
;                |altsyncram_6mb1:fifo_ram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|altsyncram_6mb1:fifo_ram                                                                                                                                                                                                                   ; work         ;
;                |cmpr_906:rdempty_eq_comp|                                                                           ; 2.1 (2.1)            ; 2.5 (2.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|cmpr_906:rdempty_eq_comp                                                                                                                                                                                                                   ; work         ;
;                |cmpr_906:wrfull_eq_comp|                                                                            ; 1.8 (1.8)            ; 2.1 (2.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|cmpr_906:wrfull_eq_comp                                                                                                                                                                                                                    ; work         ;
;                |dffpipe_oe9:ws_brp|                                                                                 ; 1.3 (1.3)            ; 2.3 (2.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                                                                                                         ; work         ;
;                |dffpipe_oe9:ws_bwp|                                                                                 ; 1.5 (1.5)            ; 2.3 (2.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                                                                                                         ; work         ;
;       |Sdram_FIFO:read_fifo2|                                                                                       ; 51.3 (0.0)           ; 66.5 (0.0)                       ; 15.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (0)              ; 119 (0)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2                                                                                                                                                                                                                                                                                               ; work         ;
;          |dcfifo:dcfifo_component|                                                                                  ; 51.3 (0.0)           ; 66.5 (0.0)                       ; 15.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (0)              ; 119 (0)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                       ; work         ;
;             |dcfifo_odu1:auto_generated|                                                                            ; 51.3 (14.3)          ; 66.5 (15.2)                      ; 15.2 (1.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (14)             ; 119 (31)                  ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated                                                                                                                                                                                                                                            ; work         ;
;                |a_gray2bin_oab:wrptr_g_gray2bin|                                                                    ; 2.6 (2.6)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_gray2bin_oab:wrptr_g_gray2bin                                                                                                                                                                                                            ; work         ;
;                |a_gray2bin_oab:ws_dgrp_gray2bin|                                                                    ; 2.5 (2.5)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_gray2bin_oab:ws_dgrp_gray2bin                                                                                                                                                                                                            ; work         ;
;                |a_graycounter_jdc:wrptr_g1p|                                                                        ; 7.2 (7.2)            ; 9.9 (9.9)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p                                                                                                                                                                                                                ; work         ;
;                |a_graycounter_nv6:rdptr_g1p|                                                                        ; 10.6 (10.6)          ; 11.8 (11.8)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p                                                                                                                                                                                                                ; work         ;
;                |alt_synch_pipe_0e8:ws_dgrp|                                                                         ; 3.2 (0.0)            ; 7.9 (0.0)                        ; 4.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_0e8:ws_dgrp                                                                                                                                                                                                                 ; work         ;
;                   |dffpipe_qe9:dffpipe16|                                                                           ; 3.2 (3.2)            ; 7.9 (7.9)                        ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_0e8:ws_dgrp|dffpipe_qe9:dffpipe16                                                                                                                                                                                           ; work         ;
;                |alt_synch_pipe_vd8:rs_dgwp|                                                                         ; 4.7 (0.0)            ; 6.8 (0.0)                        ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_vd8:rs_dgwp                                                                                                                                                                                                                 ; work         ;
;                   |dffpipe_pe9:dffpipe13|                                                                           ; 4.7 (4.7)            ; 6.8 (6.8)                        ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe13                                                                                                                                                                                           ; work         ;
;                |altsyncram_6mb1:fifo_ram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|altsyncram_6mb1:fifo_ram                                                                                                                                                                                                                   ; work         ;
;                |cmpr_906:rdempty_eq_comp|                                                                           ; 1.8 (1.8)            ; 2.2 (2.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|cmpr_906:rdempty_eq_comp                                                                                                                                                                                                                   ; work         ;
;                |cmpr_906:wrfull_eq_comp|                                                                            ; 1.8 (1.8)            ; 2.3 (2.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|cmpr_906:wrfull_eq_comp                                                                                                                                                                                                                    ; work         ;
;                |dffpipe_oe9:ws_brp|                                                                                 ; 1.3 (1.3)            ; 2.4 (2.4)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                                                                                                         ; work         ;
;                |dffpipe_oe9:ws_bwp|                                                                                 ; 1.3 (1.3)            ; 2.4 (2.4)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                                                                                                         ; work         ;
;       |Sdram_FIFO:write_fifo1|                                                                                      ; 49.8 (0.0)           ; 65.2 (0.0)                       ; 15.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 121 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1                                                                                                                                                                                                                                                                                              ; work         ;
;          |dcfifo:dcfifo_component|                                                                                  ; 49.8 (0.0)           ; 65.2 (0.0)                       ; 15.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 121 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                      ; work         ;
;             |dcfifo_odu1:auto_generated|                                                                            ; 49.8 (14.2)          ; 65.2 (16.6)                      ; 15.4 (2.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (15)             ; 121 (32)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated                                                                                                                                                                                                                                           ; work         ;
;                |a_gray2bin_oab:rdptr_g_gray2bin|                                                                    ; 2.6 (2.6)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_gray2bin_oab:rdptr_g_gray2bin                                                                                                                                                                                                           ; work         ;
;                |a_gray2bin_oab:rs_dgwp_gray2bin|                                                                    ; 2.6 (2.6)            ; 3.0 (3.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_gray2bin_oab:rs_dgwp_gray2bin                                                                                                                                                                                                           ; work         ;
;                |a_graycounter_jdc:wrptr_g1p|                                                                        ; 8.1 (8.1)            ; 9.9 (9.9)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p                                                                                                                                                                                                               ; work         ;
;                |a_graycounter_nv6:rdptr_g1p|                                                                        ; 8.3 (8.3)            ; 10.5 (10.5)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p                                                                                                                                                                                                               ; work         ;
;                |alt_synch_pipe_0e8:ws_dgrp|                                                                         ; 4.5 (0.0)            ; 6.6 (0.0)                        ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_0e8:ws_dgrp                                                                                                                                                                                                                ; work         ;
;                   |dffpipe_qe9:dffpipe16|                                                                           ; 4.5 (4.5)            ; 6.6 (6.6)                        ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_0e8:ws_dgrp|dffpipe_qe9:dffpipe16                                                                                                                                                                                          ; work         ;
;                |alt_synch_pipe_vd8:rs_dgwp|                                                                         ; 3.1 (0.0)            ; 6.9 (0.0)                        ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_vd8:rs_dgwp                                                                                                                                                                                                                ; work         ;
;                   |dffpipe_pe9:dffpipe13|                                                                           ; 3.1 (3.1)            ; 6.9 (6.9)                        ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe13                                                                                                                                                                                          ; work         ;
;                |altsyncram_6mb1:fifo_ram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|altsyncram_6mb1:fifo_ram                                                                                                                                                                                                                  ; work         ;
;                |cmpr_906:rdempty_eq_comp|                                                                           ; 1.8 (1.8)            ; 1.9 (1.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|cmpr_906:rdempty_eq_comp                                                                                                                                                                                                                  ; work         ;
;                |cmpr_906:wrfull_eq_comp|                                                                            ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|cmpr_906:wrfull_eq_comp                                                                                                                                                                                                                   ; work         ;
;                |dffpipe_oe9:rs_brp|                                                                                 ; 1.4 (1.4)            ; 2.4 (2.4)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                                                                                                        ; work         ;
;                |dffpipe_oe9:rs_bwp|                                                                                 ; 1.1 (1.1)            ; 2.3 (2.3)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|dffpipe_oe9:rs_bwp                                                                                                                                                                                                                        ; work         ;
;       |Sdram_FIFO:write_fifo2|                                                                                      ; 49.8 (0.0)           ; 68.1 (0.0)                       ; 18.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 119 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2                                                                                                                                                                                                                                                                                              ; work         ;
;          |dcfifo:dcfifo_component|                                                                                  ; 49.8 (0.0)           ; 68.1 (0.0)                       ; 18.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 119 (0)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                      ; work         ;
;             |dcfifo_odu1:auto_generated|                                                                            ; 49.8 (15.3)          ; 68.1 (17.8)                      ; 18.2 (2.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (15)             ; 119 (31)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated                                                                                                                                                                                                                                           ; work         ;
;                |a_gray2bin_oab:rdptr_g_gray2bin|                                                                    ; 2.5 (2.5)            ; 3.2 (3.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_gray2bin_oab:rdptr_g_gray2bin                                                                                                                                                                                                           ; work         ;
;                |a_gray2bin_oab:rs_dgwp_gray2bin|                                                                    ; 2.5 (2.5)            ; 2.7 (2.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_gray2bin_oab:rs_dgwp_gray2bin                                                                                                                                                                                                           ; work         ;
;                |a_graycounter_jdc:wrptr_g1p|                                                                        ; 8.7 (8.7)            ; 10.4 (10.4)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p                                                                                                                                                                                                               ; work         ;
;                |a_graycounter_nv6:rdptr_g1p|                                                                        ; 7.9 (7.9)            ; 9.7 (9.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p                                                                                                                                                                                                               ; work         ;
;                |alt_synch_pipe_0e8:ws_dgrp|                                                                         ; 4.0 (0.0)            ; 6.8 (0.0)                        ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_0e8:ws_dgrp                                                                                                                                                                                                                ; work         ;
;                   |dffpipe_qe9:dffpipe16|                                                                           ; 4.0 (4.0)            ; 6.8 (6.8)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_0e8:ws_dgrp|dffpipe_qe9:dffpipe16                                                                                                                                                                                          ; work         ;
;                |alt_synch_pipe_vd8:rs_dgwp|                                                                         ; 2.8 (0.0)            ; 8.0 (0.0)                        ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_vd8:rs_dgwp                                                                                                                                                                                                                ; work         ;
;                   |dffpipe_pe9:dffpipe13|                                                                           ; 2.8 (2.8)            ; 8.0 (8.0)                        ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|alt_synch_pipe_vd8:rs_dgwp|dffpipe_pe9:dffpipe13                                                                                                                                                                                          ; work         ;
;                |altsyncram_6mb1:fifo_ram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|altsyncram_6mb1:fifo_ram                                                                                                                                                                                                                  ; work         ;
;                |cmpr_906:rdempty_eq_comp|                                                                           ; 1.8 (1.8)            ; 2.3 (2.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|cmpr_906:rdempty_eq_comp                                                                                                                                                                                                                  ; work         ;
;                |cmpr_906:wrfull_eq_comp|                                                                            ; 1.8 (1.8)            ; 2.3 (2.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|cmpr_906:wrfull_eq_comp                                                                                                                                                                                                                   ; work         ;
;                |dffpipe_oe9:rs_brp|                                                                                 ; 1.2 (1.2)            ; 2.6 (2.6)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                                                                                                        ; work         ;
;                |dffpipe_oe9:rs_bwp|                                                                                 ; 1.2 (1.2)            ; 2.3 (2.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|dffpipe_oe9:rs_bwp                                                                                                                                                                                                                        ; work         ;
;       |command:command1|                                                                                            ; 25.6 (25.6)          ; 29.3 (29.3)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|command:command1                                                                                                                                                                                                                                                                                                    ; work         ;
;       |control_interface:control1|                                                                                  ; 52.3 (52.3)          ; 46.3 (46.3)                      ; 4.5 (4.5)                                         ; 10.5 (10.5)                      ; 0.0 (0.0)            ; 75 (75)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|Sdram_Control_4Port:u7|control_interface:control1                                                                                                                                                                                                                                                                                          ; work         ;
;    |VGA_Controller:u1|                                                                                              ; 30.0 (30.0)          ; 37.9 (37.9)                      ; 9.0 (9.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 60 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|VGA_Controller:u1                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |altsyncram:colMem_rtl_0|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6400              ; 1     ; 0          ; 0    ; 0            ; |lab3test|altsyncram:colMem_rtl_0                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |altsyncram_5rk1:auto_generated|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6400              ; 1     ; 0          ; 0    ; 0            ; |lab3test|altsyncram:colMem_rtl_0|altsyncram_5rk1:auto_generated                                                                                                                                                                                                                                                                                     ; work         ;
;    |altsyncram:colMem_rtl_1|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6400              ; 1     ; 0          ; 0    ; 0            ; |lab3test|altsyncram:colMem_rtl_1                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |altsyncram_ubj1:auto_generated|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6400              ; 1     ; 0          ; 0    ; 0            ; |lab3test|altsyncram:colMem_rtl_1|altsyncram_ubj1:auto_generated                                                                                                                                                                                                                                                                                     ; work         ;
;    |altsyncram:rowMem_rtl_0|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4800              ; 1     ; 0          ; 0    ; 0            ; |lab3test|altsyncram:rowMem_rtl_0                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |altsyncram_pok1:auto_generated|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4800              ; 1     ; 0          ; 0    ; 0            ; |lab3test|altsyncram:rowMem_rtl_0|altsyncram_pok1:auto_generated                                                                                                                                                                                                                                                                                     ; work         ;
;    |altsyncram:rowMem_rtl_1|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4800              ; 1     ; 0          ; 0    ; 0            ; |lab3test|altsyncram:rowMem_rtl_1                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |altsyncram_i9j1:auto_generated|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4800              ; 1     ; 0          ; 0    ; 0            ; |lab3test|altsyncram:rowMem_rtl_1|altsyncram_i9j1:auto_generated                                                                                                                                                                                                                                                                                     ; work         ;
;    |mysystem:u0|                                                                                                    ; 3027.9 (0.0)         ; 3256.7 (0.0)                     ; 254.7 (0.0)                                       ; 25.9 (0.0)                       ; 0.0 (0.0)            ; 5118 (0)            ; 4123 (0)                  ; 0 (0)         ; 132096            ; 18    ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0                                                                                                                                                                                                                                                                                                                                ; mysystem     ;
;       |altera_reset_controller:rst_controller|                                                                      ; 6.3 (4.6)            ; 8.5 (5.5)                        ; 2.2 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (6)               ; 17 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                         ; mysystem     ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                           ; 1.0 (1.0)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                          ; mysystem     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                               ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                              ; mysystem     ;
;       |altera_reset_controller:rst_controller_001|                                                                  ; 1.1 (0.0)            ; 1.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                     ; mysystem     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                               ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                          ; mysystem     ;
;       |altera_reset_controller:rst_controller_002|                                                                  ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                     ; mysystem     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                               ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                          ; mysystem     ;
;       |mysystem_HPS_Digits:hps_digits|                                                                              ; 20.6 (20.6)          ; 23.8 (23.8)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_HPS_Digits:hps_digits                                                                                                                                                                                                                                                                                                 ; mysystem     ;
;       |mysystem_HPS_Digits:hps_tomem|                                                                               ; 19.3 (19.3)          ; 21.0 (21.0)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_HPS_Digits:hps_tomem                                                                                                                                                                                                                                                                                                  ; mysystem     ;
;       |mysystem_HPS_State:coladdr|                                                                                  ; 5.5 (5.5)            ; 7.3 (7.3)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_HPS_State:coladdr                                                                                                                                                                                                                                                                                                     ; mysystem     ;
;       |mysystem_HPS_State:hps_state|                                                                                ; 5.9 (5.9)            ; 7.2 (7.2)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_HPS_State:hps_state                                                                                                                                                                                                                                                                                                   ; mysystem     ;
;       |mysystem_HPS_State:rowaddr|                                                                                  ; 5.7 (5.7)            ; 7.2 (7.2)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_HPS_State:rowaddr                                                                                                                                                                                                                                                                                                     ; mysystem     ;
;       |mysystem_ImageData:coldata|                                                                                  ; 38.1 (38.1)          ; 50.0 (50.0)                      ; 11.9 (11.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 95 (95)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_ImageData:coldata                                                                                                                                                                                                                                                                                                     ; mysystem     ;
;       |mysystem_ImageData:hps_frommem|                                                                              ; 38.4 (38.4)          ; 47.2 (47.2)                      ; 8.8 (8.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 95 (95)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_ImageData:hps_frommem                                                                                                                                                                                                                                                                                                 ; mysystem     ;
;       |mysystem_ImageData:imagedata|                                                                                ; 28.9 (28.9)          ; 36.1 (36.1)                      ; 7.3 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_ImageData:imagedata                                                                                                                                                                                                                                                                                                   ; mysystem     ;
;       |mysystem_ImageData:rowdata|                                                                                  ; 37.5 (37.5)          ; 47.3 (47.3)                      ; 9.8 (9.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 95 (95)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_ImageData:rowdata                                                                                                                                                                                                                                                                                                     ; mysystem     ;
;       |mysystem_Verilog_ACK:verilog_ack|                                                                            ; 2.4 (2.4)            ; 3.9 (3.9)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_Verilog_ACK:verilog_ack                                                                                                                                                                                                                                                                                               ; mysystem     ;
;       |mysystem_hps_0:hps_0|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0                                                                                                                                                                                                                                                                                                           ; mysystem     ;
;          |mysystem_hps_0_fpga_interfaces:fpga_interfaces|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces                                                                                                                                                                                                                                                            ; mysystem     ;
;          |mysystem_hps_0_hps_io:hps_io|                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io                                                                                                                                                                                                                                                                              ; mysystem     ;
;             |mysystem_hps_0_hps_io_border:border|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border                                                                                                                                                                                                                                          ; mysystem     ;
;                |hps_sdram:hps_sdram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst                                                                                                                                                                                                                 ; mysystem     ;
;                   |altera_mem_if_dll_cyclonev:dll|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_dll_cyclonev:dll                                                                                                                                                                                  ; mysystem     ;
;                   |altera_mem_if_hard_memory_controller_top_cyclonev:c0|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_hard_memory_controller_top_cyclonev:c0                                                                                                                                                            ; mysystem     ;
;                   |altera_mem_if_oct_cyclonev:oct|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct                                                                                                                                                                                  ; mysystem     ;
;                   |hps_sdram_p0:p0|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0                                                                                                                                                                                                 ; mysystem     ;
;                      |hps_sdram_p0_acv_hard_memphy:umemphy|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy                                                                                                                                                            ; mysystem     ;
;                         |hps_sdram_p0_acv_hard_io_pads:uio_pads|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads                                                                                                                     ; mysystem     ;
;                            |hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads                                                                  ; mysystem     ;
;                               |altddio_out:clock_gen[0].umem_ck_pad|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|altddio_out:clock_gen[0].umem_ck_pad                             ; work         ;
;                                  |ddio_out_uqe:auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|altddio_out:clock_gen[0].umem_ck_pad|ddio_out_uqe:auto_generated ; work         ;
;                               |hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc                   ; mysystem     ;
;                               |hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc                  ; mysystem     ;
;                               |hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc                  ; mysystem     ;
;                               |hps_sdram_p0_acv_ldc:address_gen[22].acv_ac_ldc|                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[22].acv_ac_ldc                  ; mysystem     ;
;                               |hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc                   ; mysystem     ;
;                               |hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator    ; mysystem     ;
;                               |hps_sdram_p0_generic_ddio:uaddress_pad|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:uaddress_pad                           ; mysystem     ;
;                               |hps_sdram_p0_generic_ddio:ubank_pad|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ubank_pad                              ; mysystem     ;
;                               |hps_sdram_p0_generic_ddio:ucmd_pad|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ucmd_pad                               ; mysystem     ;
;                               |hps_sdram_p0_generic_ddio:ureset_n_pad|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ureset_n_pad                           ; mysystem     ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs                                                                      ; mysystem     ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; mysystem     ;
;                         |hps_sdram_p0_acv_ldc:memphy_ldc|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc                                                                                                                            ; mysystem     ;
;                   |hps_sdram_pll:pll|                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll                                                                                                                                                                                               ; mysystem     ;
;       |mysystem_jtag_uart_0:jtag_uart_0|                                                                            ; 62.9 (14.1)          ; 71.2 (16.5)                      ; 8.2 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (33)            ; 113 (14)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                               ; mysystem     ;
;          |alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|                                                 ; 25.4 (25.4)          ; 29.8 (29.8)                      ; 4.4 (4.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                      ; work         ;
;          |mysystem_jtag_uart_0_scfifo_r:the_mysystem_jtag_uart_0_scfifo_r|                                          ; 11.7 (0.0)           ; 12.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_r:the_mysystem_jtag_uart_0_scfifo_r                                                                                                                                                                                                                               ; mysystem     ;
;             |scfifo:rfifo|                                                                                          ; 11.7 (0.0)           ; 12.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_r:the_mysystem_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                  ; work         ;
;                |scfifo_3291:auto_generated|                                                                         ; 11.7 (0.0)           ; 12.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_r:the_mysystem_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                       ; work         ;
;                   |a_dpfifo_a891:dpfifo|                                                                            ; 11.7 (0.0)           ; 12.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 23 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_r:the_mysystem_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo                                                                                                                                                                  ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                      ; 5.9 (3.2)            ; 6.5 (3.5)                        ; 0.6 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 11 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_r:the_mysystem_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                          ; work         ;
;                         |cntr_vg7:count_usedw|                                                                      ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_r:the_mysystem_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                     ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                        ; 2.8 (2.8)            ; 3.0 (3.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_r:the_mysystem_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                            ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_r:the_mysystem_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                  ; work         ;
;                      |dpram_7s81:FIFOram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_r:the_mysystem_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram                                                                                                                                               ; work         ;
;                         |altsyncram_b8s1:altsyncram1|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_r:the_mysystem_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1                                                                                                                   ; work         ;
;          |mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|                                          ; 11.6 (0.0)           ; 12.3 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 24 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w                                                                                                                                                                                                                               ; mysystem     ;
;             |scfifo:wfifo|                                                                                          ; 11.6 (0.0)           ; 12.3 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 24 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                  ; work         ;
;                |scfifo_3291:auto_generated|                                                                         ; 11.6 (0.0)           ; 12.3 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 24 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                       ; work         ;
;                   |a_dpfifo_a891:dpfifo|                                                                            ; 11.6 (0.0)           ; 12.3 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 24 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo                                                                                                                                                                  ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                      ; 5.8 (3.0)            ; 6.3 (3.3)                        ; 0.5 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 12 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                          ; work         ;
;                         |cntr_vg7:count_usedw|                                                                      ; 2.8 (2.8)            ; 3.0 (3.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                     ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                        ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                            ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                              ; 2.8 (2.8)            ; 3.0 (3.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                  ; work         ;
;                      |dpram_7s81:FIFOram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram                                                                                                                                               ; work         ;
;                         |altsyncram_b8s1:altsyncram1|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1                                                                                                                   ; work         ;
;       |mysystem_mm_interconnect_0:mm_interconnect_0|                                                                ; 2275.9 (0.0)         ; 2422.8 (0.0)                     ; 168.7 (0.0)                                       ; 21.9 (0.0)                       ; 0.0 (0.0)            ; 3842 (0)            ; 3082 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                   ; mysystem     ;
;          |altera_avalon_sc_fifo:col_read_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                   ; 2.8 (2.8)            ; 3.2 (3.2)                        ; 0.7 (0.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_read_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                            ; mysystem     ;
;          |altera_avalon_sc_fifo:col_read_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 19.1 (19.1)          ; 19.0 (19.0)                      ; 1.0 (1.0)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 25 (25)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_read_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                              ; mysystem     ;
;          |altera_avalon_sc_fifo:coladdr_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                    ; 9.6 (9.6)            ; 10.2 (10.2)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coladdr_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                             ; mysystem     ;
;          |altera_avalon_sc_fifo:coladdr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 20.6 (20.6)          ; 20.7 (20.7)                      ; 1.0 (1.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 25 (25)             ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coladdr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                               ; mysystem     ;
;          |altera_avalon_sc_fifo:coldata_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                    ; 23.8 (23.8)          ; 28.0 (28.0)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coldata_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                             ; mysystem     ;
;          |altera_avalon_sc_fifo:coldata_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 20.1 (20.1)          ; 19.8 (19.8)                      ; 0.5 (0.5)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 26 (26)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coldata_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                               ; mysystem     ;
;          |altera_avalon_sc_fifo:hps_clk_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                    ; 2.3 (2.3)            ; 3.2 (3.2)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_clk_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                             ; mysystem     ;
;          |altera_avalon_sc_fifo:hps_clk_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 17.2 (17.2)          ; 23.2 (23.2)                      ; 6.0 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_clk_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                               ; mysystem     ;
;          |altera_avalon_sc_fifo:hps_digits_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                 ; 24.6 (24.6)          ; 26.8 (26.8)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_digits_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                          ; mysystem     ;
;          |altera_avalon_sc_fifo:hps_digits_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                   ; 16.9 (16.9)          ; 21.7 (21.7)                      ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_digits_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                            ; mysystem     ;
;          |altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                ; 26.2 (26.2)          ; 27.3 (27.3)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                         ; mysystem     ;
;          |altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                  ; 19.7 (19.7)          ; 21.6 (21.6)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                           ; mysystem     ;
;          |altera_avalon_sc_fifo:hps_state_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                  ; 9.1 (9.1)            ; 10.1 (10.1)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_state_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                           ; mysystem     ;
;          |altera_avalon_sc_fifo:hps_state_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 19.8 (19.8)          ; 20.3 (20.3)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_state_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                             ; mysystem     ;
;          |altera_avalon_sc_fifo:hps_tomem_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                  ; 24.1 (24.1)          ; 26.4 (26.4)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_tomem_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                           ; mysystem     ;
;          |altera_avalon_sc_fifo:hps_tomem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 19.3 (19.3)          ; 20.9 (20.9)                      ; 1.8 (1.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 26 (26)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_tomem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                             ; mysystem     ;
;          |altera_avalon_sc_fifo:imagedata_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                  ; 26.1 (26.1)          ; 28.3 (28.3)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imagedata_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                           ; mysystem     ;
;          |altera_avalon_sc_fifo:imagedata_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 20.5 (20.5)          ; 19.9 (19.9)                      ; 1.0 (1.0)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 26 (26)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imagedata_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                             ; mysystem     ;
;          |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rdata_fifo| ; 18.1 (18.1)          ; 20.2 (20.2)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                          ; mysystem     ;
;          |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|   ; 19.2 (19.2)          ; 20.6 (20.6)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                            ; mysystem     ;
;          |altera_avalon_sc_fifo:readwrite_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                  ; 2.3 (2.3)            ; 2.7 (2.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:readwrite_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                           ; mysystem     ;
;          |altera_avalon_sc_fifo:readwrite_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 20.4 (20.4)          ; 20.6 (20.6)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:readwrite_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                             ; mysystem     ;
;          |altera_avalon_sc_fifo:row_read_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                   ; 2.5 (2.5)            ; 2.8 (2.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:row_read_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                            ; mysystem     ;
;          |altera_avalon_sc_fifo:row_read_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 19.4 (19.4)          ; 20.3 (20.3)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:row_read_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                              ; mysystem     ;
;          |altera_avalon_sc_fifo:rowaddr_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                    ; 8.6 (8.6)            ; 10.2 (10.2)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowaddr_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                             ; mysystem     ;
;          |altera_avalon_sc_fifo:rowaddr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 19.5 (19.5)          ; 22.3 (22.3)                      ; 4.4 (4.4)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 26 (26)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowaddr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                               ; mysystem     ;
;          |altera_avalon_sc_fifo:rowdata_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                    ; 25.0 (25.0)          ; 26.8 (26.8)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowdata_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                             ; mysystem     ;
;          |altera_avalon_sc_fifo:rowdata_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 19.8 (19.8)          ; 21.4 (21.4)                      ; 1.9 (1.9)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 26 (26)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowdata_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                               ; mysystem     ;
;          |altera_avalon_sc_fifo:start_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                      ; 2.2 (2.2)            ; 2.8 (2.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:start_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                               ; mysystem     ;
;          |altera_avalon_sc_fifo:start_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                        ; 17.0 (17.0)          ; 21.2 (21.2)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:start_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                 ; mysystem     ;
;          |altera_avalon_sc_fifo:verilog_ack_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:verilog_ack_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                         ; mysystem     ;
;          |altera_avalon_sc_fifo:verilog_ack_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                  ; 18.1 (18.1)          ; 20.7 (20.7)                      ; 2.9 (2.9)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 26 (26)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:verilog_ack_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                           ; mysystem     ;
;          |altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|                                                ; 49.3 (31.3)          ; 49.5 (31.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (60)             ; 14 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent                                                                                                                                                                                                                         ; mysystem     ;
;             |altera_merlin_address_alignment:align_address_to_size|                                                 ; 18.0 (18.0)          ; 18.0 (18.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size                                                                                                                                                                   ; mysystem     ;
;          |altera_merlin_burst_adapter:burst_adapter|                                                                ; 49.0 (0.0)           ; 51.9 (0.0)                       ; 2.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 59 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter                                                                                                                                                                                                                                         ; mysystem     ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                              ; 49.0 (48.8)          ; 51.9 (51.9)                      ; 2.9 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (71)             ; 59 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                                ; mysystem     ;
;                |altera_merlin_address_alignment:align_address_to_size|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|altera_merlin_address_alignment:align_address_to_size                                                                                                          ; mysystem     ;
;          |altera_merlin_burst_adapter:burst_adapter_001|                                                            ; 47.0 (0.0)           ; 51.7 (0.0)                       ; 4.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 64 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001                                                                                                                                                                                                                                     ; mysystem     ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                              ; 47.0 (46.7)          ; 51.7 (51.2)                      ; 4.8 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (65)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                            ; mysystem     ;
;                |altera_merlin_address_alignment:align_address_to_size|                                              ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|altera_merlin_address_alignment:align_address_to_size                                                                                                      ; mysystem     ;
;          |altera_merlin_burst_adapter:burst_adapter_002|                                                            ; 56.2 (0.0)           ; 60.5 (0.0)                       ; 4.4 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 91 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002                                                                                                                                                                                                                                     ; mysystem     ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                              ; 56.2 (55.9)          ; 60.5 (60.2)                      ; 4.4 (4.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 72 (71)             ; 91 (91)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                            ; mysystem     ;
;                |altera_merlin_address_alignment:align_address_to_size|                                              ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|altera_merlin_address_alignment:align_address_to_size                                                                                                      ; mysystem     ;
;          |altera_merlin_burst_adapter:burst_adapter_003|                                                            ; 47.6 (0.0)           ; 50.7 (0.0)                       ; 3.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (0)              ; 62 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_003                                                                                                                                                                                                                                     ; mysystem     ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                              ; 47.6 (47.3)          ; 50.7 (50.3)                      ; 3.1 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 74 (73)             ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                            ; mysystem     ;
;                |altera_merlin_address_alignment:align_address_to_size|                                              ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|altera_merlin_address_alignment:align_address_to_size                                                                                                      ; mysystem     ;
;          |altera_merlin_burst_adapter:burst_adapter_004|                                                            ; 54.8 (0.0)           ; 62.4 (0.0)                       ; 7.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 94 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004                                                                                                                                                                                                                                     ; mysystem     ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                              ; 54.8 (54.5)          ; 62.4 (62.4)                      ; 7.6 (7.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (72)             ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                            ; mysystem     ;
;                |altera_merlin_address_alignment:align_address_to_size|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|altera_merlin_address_alignment:align_address_to_size                                                                                                      ; mysystem     ;
;          |altera_merlin_burst_adapter:burst_adapter_005|                                                            ; 55.9 (0.0)           ; 60.4 (0.0)                       ; 4.6 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 94 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005                                                                                                                                                                                                                                     ; mysystem     ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                              ; 55.9 (55.7)          ; 60.4 (60.1)                      ; 4.6 (4.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 73 (72)             ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                            ; mysystem     ;
;                |altera_merlin_address_alignment:align_address_to_size|                                              ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|altera_merlin_address_alignment:align_address_to_size                                                                                                      ; mysystem     ;
;          |altera_merlin_burst_adapter:burst_adapter_006|                                                            ; 57.3 (0.0)           ; 58.4 (0.0)                       ; 1.4 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 74 (0)              ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_006                                                                                                                                                                                                                                     ; mysystem     ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                              ; 57.3 (57.0)          ; 58.4 (58.1)                      ; 1.4 (1.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 74 (73)             ; 92 (92)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                            ; mysystem     ;
;                |altera_merlin_address_alignment:align_address_to_size|                                              ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|altera_merlin_address_alignment:align_address_to_size                                                                                                      ; mysystem     ;
;          |altera_merlin_burst_adapter:burst_adapter_007|                                                            ; 50.8 (0.0)           ; 52.9 (0.0)                       ; 3.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 73 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007                                                                                                                                                                                                                                     ; mysystem     ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                              ; 50.8 (50.6)          ; 52.9 (52.7)                      ; 3.0 (3.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 72 (71)             ; 73 (73)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                            ; mysystem     ;
;                |altera_merlin_address_alignment:align_address_to_size|                                              ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|altera_merlin_address_alignment:align_address_to_size                                                                                                      ; mysystem     ;
;          |altera_merlin_burst_adapter:burst_adapter_008|                                                            ; 55.2 (0.0)           ; 59.7 (0.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 95 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008                                                                                                                                                                                                                                     ; mysystem     ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                              ; 55.2 (54.9)          ; 59.7 (59.2)                      ; 4.5 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (72)             ; 95 (95)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                            ; mysystem     ;
;                |altera_merlin_address_alignment:align_address_to_size|                                              ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|altera_merlin_address_alignment:align_address_to_size                                                                                                      ; mysystem     ;
;          |altera_merlin_burst_adapter:burst_adapter_009|                                                            ; 47.3 (0.0)           ; 54.5 (0.0)                       ; 7.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 60 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_009                                                                                                                                                                                                                                     ; mysystem     ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                              ; 47.3 (47.0)          ; 54.5 (54.2)                      ; 7.2 (7.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (71)             ; 60 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_009|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                            ; mysystem     ;
;                |altera_merlin_address_alignment:align_address_to_size|                                              ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_009|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|altera_merlin_address_alignment:align_address_to_size                                                                                                      ; mysystem     ;
;          |altera_merlin_burst_adapter:burst_adapter_010|                                                            ; 56.9 (0.0)           ; 59.3 (0.0)                       ; 2.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 95 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010                                                                                                                                                                                                                                     ; mysystem     ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                              ; 56.9 (56.7)          ; 59.3 (58.8)                      ; 2.5 (2.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 72 (71)             ; 95 (95)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                            ; mysystem     ;
;                |altera_merlin_address_alignment:align_address_to_size|                                              ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|altera_merlin_address_alignment:align_address_to_size                                                                                                      ; mysystem     ;
;          |altera_merlin_burst_adapter:burst_adapter_011|                                                            ; 49.8 (0.0)           ; 52.0 (0.0)                       ; 2.4 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 63 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011                                                                                                                                                                                                                                     ; mysystem     ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                              ; 49.8 (49.6)          ; 52.0 (51.5)                      ; 2.4 (2.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 72 (71)             ; 63 (63)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                            ; mysystem     ;
;                |altera_merlin_address_alignment:align_address_to_size|                                              ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|altera_merlin_address_alignment:align_address_to_size                                                                                                      ; mysystem     ;
;          |altera_merlin_burst_adapter:burst_adapter_012|                                                            ; 50.1 (0.0)           ; 53.9 (0.0)                       ; 4.3 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 74 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012                                                                                                                                                                                                                                     ; mysystem     ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                              ; 50.1 (49.8)          ; 53.9 (53.6)                      ; 4.3 (4.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 73 (72)             ; 74 (74)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                            ; mysystem     ;
;                |altera_merlin_address_alignment:align_address_to_size|                                              ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|altera_merlin_address_alignment:align_address_to_size                                                                                                      ; mysystem     ;
;          |altera_merlin_burst_adapter:burst_adapter_013|                                                            ; 51.3 (0.0)           ; 51.4 (0.0)                       ; 0.5 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 71 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013                                                                                                                                                                                                                                     ; mysystem     ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                              ; 51.3 (51.0)          ; 51.4 (51.2)                      ; 0.5 (0.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 70 (69)             ; 71 (71)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                            ; mysystem     ;
;                |altera_merlin_address_alignment:align_address_to_size|                                              ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|altera_merlin_address_alignment:align_address_to_size                                                                                                      ; mysystem     ;
;          |altera_merlin_burst_adapter:burst_adapter_014|                                                            ; 50.3 (0.0)           ; 51.1 (0.0)                       ; 1.6 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 61 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_014                                                                                                                                                                                                                                     ; mysystem     ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                              ; 50.3 (50.0)          ; 51.1 (50.7)                      ; 1.6 (1.5)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 70 (69)             ; 61 (61)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_014|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                            ; mysystem     ;
;                |altera_merlin_address_alignment:align_address_to_size|                                              ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_014|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|altera_merlin_address_alignment:align_address_to_size                                                                                                      ; mysystem     ;
;          |altera_merlin_burst_adapter:burst_adapter_015|                                                            ; 49.4 (0.0)           ; 52.6 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (0)              ; 60 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_015                                                                                                                                                                                                                                     ; mysystem     ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                              ; 49.4 (49.2)          ; 52.6 (52.6)                      ; 3.2 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (70)             ; 60 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_015|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                            ; mysystem     ;
;                |altera_merlin_address_alignment:align_address_to_size|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_015|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|altera_merlin_address_alignment:align_address_to_size                                                                                                      ; mysystem     ;
;          |altera_merlin_slave_agent:col_read_s1_translator_avalon_universal_slave_0_agent|                          ; 14.0 (3.0)           ; 14.0 (3.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (6)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:col_read_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                   ; mysystem     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                         ; 10.7 (10.7)          ; 11.0 (11.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:col_read_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                     ; mysystem     ;
;          |altera_merlin_slave_agent:coladdr_s1_translator_avalon_universal_slave_0_agent|                           ; 17.0 (3.2)           ; 15.3 (3.5)                       ; 1.0 (0.3)                                         ; 2.7 (0.0)                        ; 0.0 (0.0)            ; 25 (6)              ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:coladdr_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                    ; mysystem     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                         ; 13.8 (13.8)          ; 11.8 (11.8)                      ; 0.7 (0.7)                                         ; 2.7 (2.7)                        ; 0.0 (0.0)            ; 19 (19)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:coladdr_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                      ; mysystem     ;
;          |altera_merlin_slave_agent:coldata_s1_translator_avalon_universal_slave_0_agent|                           ; 14.0 (2.3)           ; 14.0 (2.3)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (5)              ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:coldata_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                    ; mysystem     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                         ; 11.7 (11.7)          ; 11.7 (11.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:coldata_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                      ; mysystem     ;
;          |altera_merlin_slave_agent:hps_clk_s1_translator_avalon_universal_slave_0_agent|                           ; 14.1 (2.7)           ; 15.0 (2.7)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (5)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_clk_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                    ; mysystem     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                         ; 11.4 (11.4)          ; 12.3 (12.3)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_clk_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                      ; mysystem     ;
;          |altera_merlin_slave_agent:hps_digits_s1_translator_avalon_universal_slave_0_agent|                        ; 12.5 (2.2)           ; 13.7 (2.2)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (5)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_digits_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                 ; mysystem     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                         ; 10.2 (10.2)          ; 11.5 (11.5)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_digits_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                   ; mysystem     ;
;          |altera_merlin_slave_agent:hps_frommem_s1_translator_avalon_universal_slave_0_agent|                       ; 13.8 (2.4)           ; 13.8 (2.4)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (5)              ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_frommem_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                ; mysystem     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                         ; 11.2 (11.2)          ; 11.4 (11.4)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_frommem_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                  ; mysystem     ;
;          |altera_merlin_slave_agent:hps_state_s1_translator_avalon_universal_slave_0_agent|                         ; 14.5 (2.2)           ; 13.5 (2.2)                       ; 0.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 24 (5)              ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_state_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                  ; mysystem     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                         ; 12.3 (12.3)          ; 11.3 (11.3)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_state_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                    ; mysystem     ;
;          |altera_merlin_slave_agent:hps_tomem_s1_translator_avalon_universal_slave_0_agent|                         ; 13.2 (2.2)           ; 13.2 (2.2)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (5)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_tomem_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                  ; mysystem     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                         ; 10.9 (10.9)          ; 10.9 (10.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_tomem_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                    ; mysystem     ;
;          |altera_merlin_slave_agent:imagedata_s1_translator_avalon_universal_slave_0_agent|                         ; 13.9 (2.7)           ; 14.1 (3.0)                       ; 0.2 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (5)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:imagedata_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                  ; mysystem     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                         ; 11.1 (11.1)          ; 11.1 (11.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:imagedata_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                    ; mysystem     ;
;          |altera_merlin_slave_agent:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|        ; 12.4 (1.3)           ; 12.7 (1.5)                       ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (3)              ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                 ; mysystem     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                         ; 11.1 (11.1)          ; 11.2 (11.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                   ; mysystem     ;
;          |altera_merlin_slave_agent:readwrite_s1_translator_avalon_universal_slave_0_agent|                         ; 14.0 (2.7)           ; 13.5 (2.7)                       ; 0.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 24 (5)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:readwrite_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                  ; mysystem     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                         ; 11.3 (11.3)          ; 10.8 (10.8)                      ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 19 (19)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:readwrite_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                    ; mysystem     ;
;          |altera_merlin_slave_agent:row_read_s1_translator_avalon_universal_slave_0_agent|                          ; 14.1 (2.8)           ; 14.2 (2.8)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (6)              ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:row_read_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                   ; mysystem     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                         ; 10.9 (10.9)          ; 11.3 (11.3)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:row_read_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                     ; mysystem     ;
;          |altera_merlin_slave_agent:rowaddr_s1_translator_avalon_universal_slave_0_agent|                           ; 13.3 (2.5)           ; 14.5 (2.5)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (5)              ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rowaddr_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                    ; mysystem     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                         ; 10.7 (10.7)          ; 12.0 (12.0)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rowaddr_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                      ; mysystem     ;
;          |altera_merlin_slave_agent:rowdata_s1_translator_avalon_universal_slave_0_agent|                           ; 13.9 (2.5)           ; 14.8 (2.5)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (5)              ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rowdata_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                    ; mysystem     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                         ; 11.3 (11.3)          ; 12.3 (12.3)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rowdata_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                      ; mysystem     ;
;          |altera_merlin_slave_agent:start_s1_translator_avalon_universal_slave_0_agent|                             ; 12.5 (2.4)           ; 13.5 (2.5)                       ; 1.0 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (5)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:start_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                      ; mysystem     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                         ; 10.1 (10.1)          ; 11.0 (11.0)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:start_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                        ; mysystem     ;
;          |altera_merlin_slave_agent:verilog_ack_s1_translator_avalon_universal_slave_0_agent|                       ; 16.6 (2.5)           ; 14.0 (2.5)                       ; 0.0 (0.0)                                         ; 2.6 (0.0)                        ; 0.0 (0.0)            ; 24 (5)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:verilog_ack_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                ; mysystem     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                         ; 13.9 (13.9)          ; 11.5 (11.5)                      ; 0.2 (0.2)                                         ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 19 (19)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:verilog_ack_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                  ; mysystem     ;
;          |altera_merlin_slave_translator:col_read_s1_translator|                                                    ; 2.9 (2.9)            ; 2.9 (2.9)                        ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:col_read_s1_translator                                                                                                                                                                                                                             ; mysystem     ;
;          |altera_merlin_slave_translator:coladdr_s1_translator|                                                     ; 4.3 (4.3)            ; 4.8 (4.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:coladdr_s1_translator                                                                                                                                                                                                                              ; mysystem     ;
;          |altera_merlin_slave_translator:coldata_s1_translator|                                                     ; 9.9 (9.9)            ; 13.6 (13.6)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:coldata_s1_translator                                                                                                                                                                                                                              ; mysystem     ;
;          |altera_merlin_slave_translator:hps_clk_s1_translator|                                                     ; 2.4 (2.4)            ; 3.2 (3.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hps_clk_s1_translator                                                                                                                                                                                                                              ; mysystem     ;
;          |altera_merlin_slave_translator:hps_digits_s1_translator|                                                  ; 7.8 (7.8)            ; 10.8 (10.8)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hps_digits_s1_translator                                                                                                                                                                                                                           ; mysystem     ;
;          |altera_merlin_slave_translator:hps_frommem_s1_translator|                                                 ; 10.1 (10.1)          ; 13.3 (13.3)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hps_frommem_s1_translator                                                                                                                                                                                                                          ; mysystem     ;
;          |altera_merlin_slave_translator:hps_state_s1_translator|                                                   ; 4.3 (4.3)            ; 5.0 (5.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hps_state_s1_translator                                                                                                                                                                                                                            ; mysystem     ;
;          |altera_merlin_slave_translator:hps_tomem_s1_translator|                                                   ; 8.2 (8.2)            ; 10.6 (10.6)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hps_tomem_s1_translator                                                                                                                                                                                                                            ; mysystem     ;
;          |altera_merlin_slave_translator:imagedata_s1_translator|                                                   ; 10.7 (10.7)          ; 14.6 (14.6)                      ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:imagedata_s1_translator                                                                                                                                                                                                                            ; mysystem     ;
;          |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                  ; 6.3 (6.3)            ; 8.3 (8.3)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                           ; mysystem     ;
;          |altera_merlin_slave_translator:readwrite_s1_translator|                                                   ; 2.7 (2.7)            ; 2.9 (2.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:readwrite_s1_translator                                                                                                                                                                                                                            ; mysystem     ;
;          |altera_merlin_slave_translator:row_read_s1_translator|                                                    ; 2.8 (2.8)            ; 3.1 (3.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:row_read_s1_translator                                                                                                                                                                                                                             ; mysystem     ;
;          |altera_merlin_slave_translator:rowaddr_s1_translator|                                                     ; 4.5 (4.5)            ; 5.0 (5.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rowaddr_s1_translator                                                                                                                                                                                                                              ; mysystem     ;
;          |altera_merlin_slave_translator:rowdata_s1_translator|                                                     ; 8.7 (8.7)            ; 12.6 (12.6)                      ; 3.9 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rowdata_s1_translator                                                                                                                                                                                                                              ; mysystem     ;
;          |altera_merlin_slave_translator:start_s1_translator|                                                       ; 3.9 (3.9)            ; 3.2 (3.2)                        ; 0.7 (0.7)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:start_s1_translator                                                                                                                                                                                                                                ; mysystem     ;
;          |altera_merlin_slave_translator:verilog_ack_s1_translator|                                                 ; 2.2 (2.2)            ; 2.8 (2.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:verilog_ack_s1_translator                                                                                                                                                                                                                          ; mysystem     ;
;          |altera_merlin_traffic_limiter:limiter|                                                                    ; 13.2 (13.2)          ; 13.2 (13.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                             ; mysystem     ;
;          |altera_merlin_traffic_limiter:limiter_001|                                                                ; 11.1 (11.1)          ; 11.1 (11.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001                                                                                                                                                                                                                                         ; mysystem     ;
;          |mysystem_mm_interconnect_0_addr_router:addr_router|                                                       ; 4.3 (4.3)            ; 7.0 (7.0)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_addr_router:addr_router                                                                                                                                                                                                                                ; mysystem     ;
;          |mysystem_mm_interconnect_0_addr_router:addr_router_001|                                                   ; 7.0 (7.0)            ; 9.9 (9.9)                        ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_addr_router:addr_router_001                                                                                                                                                                                                                            ; mysystem     ;
;          |mysystem_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux|                                                 ; 25.6 (25.6)          ; 25.2 (25.2)                      ; 0.3 (0.3)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 41 (41)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                          ; mysystem     ;
;          |mysystem_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux_001|                                             ; 21.3 (21.3)          ; 20.9 (20.9)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 39 (39)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_demux:cmd_xbar_demux_001                                                                                                                                                                                                                      ; mysystem     ;
;          |mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|                                                     ; 10.2 (7.9)           ; 10.8 (8.1)                       ; 0.8 (0.4)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 31 (27)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                              ; mysystem     ;
;             |altera_merlin_arbitrator:arb|                                                                          ; 2.3 (2.3)            ; 2.7 (2.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                 ; mysystem     ;
;          |mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|                                                 ; 12.5 (10.2)          ; 12.5 (10.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (34)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                          ; mysystem     ;
;             |altera_merlin_arbitrator:arb|                                                                          ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                             ; mysystem     ;
;          |mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|                                                 ; 17.9 (15.5)          ; 20.0 (17.3)                      ; 2.1 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (58)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002                                                                                                                                                                                                                          ; mysystem     ;
;             |altera_merlin_arbitrator:arb|                                                                          ; 2.3 (2.3)            ; 2.7 (2.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                             ; mysystem     ;
;          |mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_003|                                                 ; 10.2 (7.8)           ; 10.2 (8.2)                       ; 0.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (27)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_003                                                                                                                                                                                                                          ; mysystem     ;
;             |altera_merlin_arbitrator:arb|                                                                          ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                             ; mysystem     ;
;          |mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_004|                                                 ; 18.3 (16.0)          ; 19.1 (16.9)                      ; 0.7 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (58)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_004                                                                                                                                                                                                                          ; mysystem     ;
;             |altera_merlin_arbitrator:arb|                                                                          ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                             ; mysystem     ;
;          |mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_005|                                                 ; 17.8 (15.5)          ; 20.8 (17.6)                      ; 2.9 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (58)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_005                                                                                                                                                                                                                          ; mysystem     ;
;             |altera_merlin_arbitrator:arb|                                                                          ; 2.3 (2.3)            ; 3.2 (3.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                             ; mysystem     ;
;          |mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_006|                                                 ; 18.0 (15.7)          ; 19.5 (17.0)                      ; 1.5 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (58)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_006                                                                                                                                                                                                                          ; mysystem     ;
;             |altera_merlin_arbitrator:arb|                                                                          ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                             ; mysystem     ;
;          |mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_007|                                                 ; 12.8 (10.5)          ; 12.8 (10.4)                      ; 0.3 (0.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 40 (36)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_007                                                                                                                                                                                                                          ; mysystem     ;
;             |altera_merlin_arbitrator:arb|                                                                          ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                             ; mysystem     ;
;          |mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_008|                                                 ; 17.6 (15.4)          ; 17.6 (15.6)                      ; 0.0 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (58)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_008                                                                                                                                                                                                                          ; mysystem     ;
;             |altera_merlin_arbitrator:arb|                                                                          ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_008|altera_merlin_arbitrator:arb                                                                                                                                                                                             ; mysystem     ;
;          |mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_009|                                                 ; 9.7 (7.9)            ; 10.8 (8.8)                       ; 1.1 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (27)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_009                                                                                                                                                                                                                          ; mysystem     ;
;             |altera_merlin_arbitrator:arb|                                                                          ; 1.9 (1.9)            ; 2.0 (2.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_009|altera_merlin_arbitrator:arb                                                                                                                                                                                             ; mysystem     ;
;          |mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_010|                                                 ; 18.3 (16.0)          ; 18.6 (16.5)                      ; 0.3 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (58)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_010                                                                                                                                                                                                                          ; mysystem     ;
;             |altera_merlin_arbitrator:arb|                                                                          ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_010|altera_merlin_arbitrator:arb                                                                                                                                                                                             ; mysystem     ;
;          |mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_011|                                                 ; 10.3 (8.0)           ; 10.5 (8.7)                       ; 0.2 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (27)             ; 7 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_011                                                                                                                                                                                                                          ; mysystem     ;
;             |altera_merlin_arbitrator:arb|                                                                          ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_011|altera_merlin_arbitrator:arb                                                                                                                                                                                             ; mysystem     ;
;          |mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_012|                                                 ; 12.8 (10.5)          ; 13.4 (10.6)                      ; 0.6 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (36)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_012                                                                                                                                                                                                                          ; mysystem     ;
;             |altera_merlin_arbitrator:arb|                                                                          ; 2.3 (2.3)            ; 2.8 (2.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_012|altera_merlin_arbitrator:arb                                                                                                                                                                                             ; mysystem     ;
;          |mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_013|                                                 ; 12.0 (10.0)          ; 12.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (36)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_013                                                                                                                                                                                                                          ; mysystem     ;
;             |altera_merlin_arbitrator:arb|                                                                          ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_013|altera_merlin_arbitrator:arb                                                                                                                                                                                             ; mysystem     ;
;          |mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_014|                                                 ; 10.7 (8.4)           ; 11.4 (8.8)                       ; 1.4 (1.1)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 31 (27)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_014                                                                                                                                                                                                                          ; mysystem     ;
;             |altera_merlin_arbitrator:arb|                                                                          ; 2.3 (2.3)            ; 2.7 (2.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_014|altera_merlin_arbitrator:arb                                                                                                                                                                                             ; mysystem     ;
;          |mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_015|                                                 ; 10.2 (7.9)           ; 10.8 (8.9)                       ; 0.5 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (27)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_015                                                                                                                                                                                                                          ; mysystem     ;
;             |altera_merlin_arbitrator:arb|                                                                          ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_015|altera_merlin_arbitrator:arb                                                                                                                                                                                             ; mysystem     ;
;          |mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux|                                                 ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                          ; mysystem     ;
;          |mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_001|                                             ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                                      ; mysystem     ;
;          |mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_002|                                             ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_002                                                                                                                                                                                                                      ; mysystem     ;
;          |mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_003|                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_003                                                                                                                                                                                                                      ; mysystem     ;
;          |mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_004|                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_004                                                                                                                                                                                                                      ; mysystem     ;
;          |mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_005|                                             ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_005                                                                                                                                                                                                                      ; mysystem     ;
;          |mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_006|                                             ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_006                                                                                                                                                                                                                      ; mysystem     ;
;          |mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_007|                                             ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_007                                                                                                                                                                                                                      ; mysystem     ;
;          |mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_008|                                             ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_008                                                                                                                                                                                                                      ; mysystem     ;
;          |mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_009|                                             ; 1.5 (1.5)            ; 2.2 (2.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_009                                                                                                                                                                                                                      ; mysystem     ;
;          |mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_010|                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_010                                                                                                                                                                                                                      ; mysystem     ;
;          |mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_011|                                             ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_011                                                                                                                                                                                                                      ; mysystem     ;
;          |mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_012|                                             ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_012                                                                                                                                                                                                                      ; mysystem     ;
;          |mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_013|                                             ; 1.6 (1.6)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_013                                                                                                                                                                                                                      ; mysystem     ;
;          |mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_014|                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_014                                                                                                                                                                                                                      ; mysystem     ;
;          |mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_015|                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_015                                                                                                                                                                                                                      ; mysystem     ;
;          |mysystem_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux|                                                     ; 70.6 (70.6)          ; 70.2 (70.2)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 110 (110)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                              ; mysystem     ;
;          |mysystem_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux_001|                                                 ; 162.6 (162.6)        ; 168.7 (168.7)                    ; 6.4 (6.4)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 392 (392)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux_001                                                                                                                                                                                                                          ; mysystem     ;
;       |mysystem_mm_interconnect_1:mm_interconnect_1|                                                                ; 474.0 (0.0)          ; 494.5 (0.0)                      ; 24.5 (0.0)                                        ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 852 (0)             ; 443 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1                                                                                                                                                                                                                                                                                   ; mysystem     ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|           ; 35.3 (35.3)          ; 35.6 (35.6)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (70)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                    ; mysystem     ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|             ; 27.5 (27.5)          ; 36.8 (36.8)                      ; 9.3 (9.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 78 (78)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                      ; mysystem     ;
;          |altera_merlin_axi_master_ni:hps_0_h2f_axi_master_agent|                                                   ; 66.0 (38.8)          ; 66.0 (38.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (72)            ; 23 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_0_h2f_axi_master_agent                                                                                                                                                                                                                            ; mysystem     ;
;             |altera_merlin_address_alignment:align_address_to_size|                                                 ; 27.2 (27.2)          ; 27.2 (27.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_0_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size                                                                                                                                                                      ; mysystem     ;
;          |altera_merlin_burst_adapter:burst_adapter|                                                                ; 94.1 (0.0)           ; 100.8 (0.0)                      ; 8.5 (0.0)                                         ; 1.9 (0.0)                        ; 0.0 (0.0)            ; 129 (0)             ; 129 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter                                                                                                                                                                                                                                         ; mysystem     ;
;             |altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|                              ; 94.1 (93.9)          ; 100.8 (100.5)                    ; 8.5 (8.5)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 129 (128)           ; 129 (129)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba                                                                                                                                                                ; mysystem     ;
;                |altera_merlin_address_alignment:align_address_to_size|                                              ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|altera_merlin_address_alignment:align_address_to_size                                                                                                          ; mysystem     ;
;          |altera_merlin_slave_agent:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent|                  ; 26.0 (2.8)           ; 27.9 (2.8)                       ; 1.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (7)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                           ; mysystem     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                         ; 23.2 (23.2)          ; 25.1 (25.1)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                             ; mysystem     ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                            ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                     ; mysystem     ;
;          |altera_merlin_width_adapter:width_adapter|                                                                ; 119.3 (119.3)        ; 120.4 (120.4)                    ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 240 (240)           ; 96 (96)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                         ; mysystem     ;
;          |altera_merlin_width_adapter:width_adapter_001|                                                            ; 65.4 (65.4)          ; 64.2 (64.2)                      ; 0.4 (0.4)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 109 (109)           ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                                                     ; mysystem     ;
;          |mysystem_mm_interconnect_1_cmd_xbar_mux:cmd_xbar_mux|                                                     ; 37.8 (34.8)          ; 40.6 (36.3)                      ; 3.2 (1.9)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 81 (76)             ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|mysystem_mm_interconnect_1_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                              ; mysystem     ;
;             |altera_merlin_arbitrator:arb|                                                                          ; 3.0 (3.0)            ; 4.3 (4.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|mysystem_mm_interconnect_1_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                 ; mysystem     ;
;          |mysystem_mm_interconnect_1_rsp_xbar_demux:rsp_xbar_demux|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|mysystem_mm_interconnect_1_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                          ; mysystem     ;
;       |mysystem_onchip_memory2_0:onchip_memory2_0|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                     ; mysystem     ;
;          |altsyncram:the_altsyncram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                           ; work         ;
;             |altsyncram_lej1:auto_generated|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_lej1:auto_generated                                                                                                                                                                                                                            ; work         ;
;       |mysystem_start:col_read|                                                                                     ; 0.7 (0.7)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_start:col_read                                                                                                                                                                                                                                                                                                        ; mysystem     ;
;       |mysystem_start:hps_clk|                                                                                      ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_start:hps_clk                                                                                                                                                                                                                                                                                                         ; mysystem     ;
;       |mysystem_start:readwrite|                                                                                    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_start:readwrite                                                                                                                                                                                                                                                                                                       ; mysystem     ;
;       |mysystem_start:row_read|                                                                                     ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_start:row_read                                                                                                                                                                                                                                                                                                        ; mysystem     ;
;       |mysystem_start:start|                                                                                        ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_start:start                                                                                                                                                                                                                                                                                                           ; mysystem     ;
;       |mysystem_sys_sdram_pll_0:sys_sdram_pll_0|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_sys_sdram_pll_0:sys_sdram_pll_0                                                                                                                                                                                                                                                                                       ; mysystem     ;
;          |mysystem_sys_sdram_pll_0_sys_pll:sys_pll|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_sys_sdram_pll_0:sys_sdram_pll_0|mysystem_sys_sdram_pll_0_sys_pll:sys_pll                                                                                                                                                                                                                                              ; mysystem     ;
;             |altera_pll:altera_pll_i|                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_sys_sdram_pll_0:sys_sdram_pll_0|mysystem_sys_sdram_pll_0_sys_pll:sys_pll|altera_pll:altera_pll_i                                                                                                                                                                                                                      ; work         ;
;       |mysystem_system_pll_0:system_pll_0|                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_system_pll_0:system_pll_0                                                                                                                                                                                                                                                                                             ; mysystem     ;
;          |altera_pll:altera_pll_i|                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                     ; work         ;
;    |sld_hub:auto_hub|                                                                                               ; 57.2 (0.5)           ; 64.0 (0.5)                       ; 6.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (1)              ; 81 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                ; 56.7 (39.7)          ; 63.5 (44.0)                      ; 6.8 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (61)             ; 81 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                              ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                                  ; 9.5 (9.5)            ; 10.2 (10.2)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                      ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                ; 7.5 (7.5)            ; 9.3 (9.3)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |lab3test|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                    ; work         ;
+---------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                   ;
+-------------------+----------+------+------+------+------+-------+-------+--------+------------------------+--------------------------+
; Name              ; Pin Type ; D1   ; D3_0 ; D3_1 ; D4   ; D5    ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------------+----------+------+------+------+------+-------+-------+--------+------------------------+--------------------------+
; DRAM_CLK          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[0]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[0]        ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[1]        ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CS_N         ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N       ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS            ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS            ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]           ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[0]      ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[1]      ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[2]      ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[3]      ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[4]      ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[5]      ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[6]      ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[7]      ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[8]      ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[9]      ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[10]     ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[11]     ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CAS_N        ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_LDQM         ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_RAS_N        ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_UDQM         ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_WE_N         ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[0]  ; Output   ; --   ; --   ; --   ; --   ; (19)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[1]  ; Output   ; --   ; --   ; --   ; --   ; (20)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[2]  ; Output   ; --   ; --   ; --   ; --   ; (20)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[3]  ; Output   ; --   ; --   ; --   ; --   ; (20)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[4]  ; Output   ; --   ; --   ; --   ; --   ; (23)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[5]  ; Output   ; --   ; --   ; --   ; --   ; (23)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[6]  ; Output   ; --   ; --   ; --   ; --   ; (19)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[7]  ; Output   ; --   ; --   ; --   ; --   ; (20)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[8]  ; Output   ; --   ; --   ; --   ; --   ; (23)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[9]  ; Output   ; --   ; --   ; --   ; --   ; (23)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[10] ; Output   ; --   ; --   ; --   ; --   ; (20)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[11] ; Output   ; --   ; --   ; --   ; --   ; (20)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[12] ; Output   ; --   ; --   ; --   ; --   ; (19)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_BA[0]    ; Output   ; --   ; --   ; --   ; --   ; (19)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_BA[1]    ; Output   ; --   ; --   ; --   ; --   ; (23)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_BA[2]    ; Output   ; --   ; --   ; --   ; --   ; (23)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_CAS_N    ; Output   ; --   ; --   ; --   ; --   ; (19)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_CKE      ; Output   ; --   ; --   ; --   ; --   ; (20)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_CK_N     ; Output   ; --   ; --   ; --   ; --   ; (2)   ; (0)   ; --     ; --                     ; --                       ;
; HPS_DDR3_CK_P     ; Output   ; --   ; --   ; --   ; --   ; (2)   ; (0)   ; --     ; --                     ; --                       ;
; HPS_DDR3_CS_N     ; Output   ; --   ; --   ; --   ; --   ; (23)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_DM[0]    ; Output   ; --   ; --   ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_ODT      ; Output   ; --   ; --   ; --   ; --   ; (19)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_RAS_N    ; Output   ; --   ; --   ; --   ; --   ; (20)  ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_RESET_N  ; Output   ; --   ; --   ; --   ; --   ; (0)   ; --    ; --     ; --                     ; --                       ;
; HPS_DDR3_WE_N     ; Output   ; --   ; --   ; --   ; --   ; (19)  ; --    ; --     ; --                     ; --                       ;
; KEY[3]            ; Input    ; --   ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; CLOCK2_50         ; Input    ; --   ; --   ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; DRAM_CKE          ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[13] ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_ADDR[14] ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DM[1]    ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DM[2]    ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DM[3]    ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N        ; Output   ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[16]        ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[17]        ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[23]        ; Bidir    ; --   ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[24]        ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[8]        ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[9]        ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[10]       ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[11]       ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[12]       ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[13]       ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[14]       ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[15]       ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[0]        ; Bidir    ; --   ; --   ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[1]        ; Bidir    ; --   ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[2]        ; Bidir    ; --   ; --   ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[3]        ; Bidir    ; --   ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[4]        ; Bidir    ; --   ; --   ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[5]        ; Bidir    ; --   ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[6]        ; Bidir    ; --   ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[7]        ; Bidir    ; --   ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[0]         ; Bidir    ; --   ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[1]         ; Bidir    ; --   ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[3]         ; Bidir    ; --   ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[4]         ; Bidir    ; --   ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[5]         ; Bidir    ; --   ; --   ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[6]         ; Bidir    ; --   ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[7]         ; Bidir    ; --   ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[8]         ; Bidir    ; --   ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[9]         ; Bidir    ; --   ; --   ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[10]        ; Bidir    ; --   ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[11]        ; Bidir    ; --   ; --   ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[12]        ; Bidir    ; --   ; (0)  ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[13]        ; Bidir    ; --   ; --   ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[21]        ; Bidir    ; --   ; --   ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[22]        ; Bidir    ; --   ; --   ; (0)  ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[34]        ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[35]        ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQS_P[3] ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[0]    ; Bidir    ; (4)  ; (0)  ; --   ; --   ; (8)   ; (8)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[1]    ; Bidir    ; (0)  ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[2]    ; Bidir    ; (2)  ; (0)  ; --   ; --   ; (5)   ; (5)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[3]    ; Bidir    ; (2)  ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[4]    ; Bidir    ; (4)  ; (0)  ; --   ; --   ; (8)   ; (8)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[5]    ; Bidir    ; (0)  ; (0)  ; --   ; --   ; (9)   ; (9)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[6]    ; Bidir    ; (2)  ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQ[7]    ; Bidir    ; (2)  ; (0)  ; --   ; --   ; (6)   ; (6)   ; (0)    ; --                     ; --                       ;
; HPS_DDR3_DQS_N[0] ; Bidir    ; --   ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; HPS_DDR3_DQS_P[0] ; Bidir    ; --   ; --   ; --   ; (0)  ; (0)   ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; GPIO_1[19]        ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[2]         ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[14]        ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[15]        ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[18]        ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[20]        ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[25]        ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[26]        ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[27]        ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[28]        ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[29]        ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[30]        ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[31]        ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[32]        ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[33]        ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[8]    ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[9]    ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[10]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[11]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[12]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[13]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[14]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[15]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[16]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[17]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[18]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[19]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[20]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[21]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[22]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[23]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[24]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[25]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[26]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[27]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[28]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[29]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[30]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQ[31]   ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQS_N[1] ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQS_N[2] ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQS_N[3] ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQS_P[1] ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_DQS_P[2] ; Bidir    ; --   ; --   ; --   ; --   ; (0)   ; (31)  ; --     ; --                     ; --                       ;
; HPS_DDR3_RZQ      ; Input    ; --   ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; CLOCK_50          ; Input    ; --   ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[4]             ; Input    ; --   ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[3]             ; Input    ; --   ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[2]             ; Input    ; --   ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[1]             ; Input    ; --   ; --   ; (0)  ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[6]             ; Input    ; --   ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[5]             ; Input    ; --   ; --   ; (0)  ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[8]             ; Input    ; --   ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[7]             ; Input    ; --   ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; KEY[0]            ; Input    ; --   ; --   ; (0)  ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; KEY[2]            ; Input    ; --   ; --   ; (0)  ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[9]             ; Input    ; --   ; (0)  ; --   ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; SW[0]             ; Input    ; --   ; --   ; (0)  ; --   ; --    ; --    ; --     ; --                     ; --                       ;
; KEY[1]            ; Input    ; --   ; --   ; (0)  ; --   ; --    ; --    ; --     ; --                     ; --                       ;
+-------------------+----------+------+------+------+------+-------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                                                                            ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[3]                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
; CLOCK2_50                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[16]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; GPIO_1[17]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; GPIO_1[23]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - I2C_CCD_Config:u8|I2C_Controller:u0|Selector5~1                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - I2C_CCD_Config:u8|I2C_Controller:u0|ACK2~0                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - I2C_CCD_Config:u8|I2C_Controller:u0|ACK3~0                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
;      - I2C_CCD_Config:u8|I2C_Controller:u0|ACK4~0                                                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
; GPIO_1[24]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                                                                                                                                                                                                                    ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[0]                                                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
; DRAM_DQ[1]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[1]~feeder                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
; DRAM_DQ[2]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[2]                                                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
; DRAM_DQ[3]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[3]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
; DRAM_DQ[4]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[4]                                                                                                                                                                                                                                                                                                                      ; 1                 ; 0       ;
; DRAM_DQ[5]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[5]                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
; DRAM_DQ[6]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[6]~feeder                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
; DRAM_DQ[7]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - Sdram_Control_4Port:u7|mDATAOUT[7]~feeder                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
; GPIO_1[0]                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - CCD_Capture:u3|X_Cont[0]                                                                                                                                                                                                                                                                                                                                ; 0                 ; 0       ;
; GPIO_1[1]                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - rCCD_DATA[11]                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
; GPIO_1[3]                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - rCCD_DATA[10]                                                                                                                                                                                                                                                                                                                                           ; 0                 ; 0       ;
; GPIO_1[4]                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - rCCD_DATA[9]~feeder                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
; GPIO_1[5]                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - rCCD_DATA[8]                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
; GPIO_1[6]                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - rCCD_DATA[7]                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
; GPIO_1[7]                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - rCCD_DATA[6]                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
; GPIO_1[8]                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - rCCD_DATA[5]~feeder                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
; GPIO_1[9]                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - rCCD_DATA[4]                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
; GPIO_1[10]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - rCCD_DATA[3]~feeder                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
; GPIO_1[11]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - rCCD_DATA[2]~feeder                                                                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
; GPIO_1[12]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - rCCD_DATA[1]~feeder                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
; GPIO_1[13]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - rCCD_DATA[0]~feeder                                                                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
; GPIO_1[21]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - rCCD_LVAL                                                                                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
; GPIO_1[22]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - rCCD_FVAL~feeder                                                                                                                                                                                                                                                                                                                                        ; 1                 ; 0       ;
; GPIO_1[34]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; GPIO_1[35]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; HPS_DDR3_DQS_P[3]                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; HPS_DDR3_DQ[0]                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[1]                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[2]                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[3]                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[4]                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[5]                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[6]                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQ[7]                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; HPS_DDR3_DQS_N[0]                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; HPS_DDR3_DQS_P[0]                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; GPIO_1[19]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; GPIO_1[2]                                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; GPIO_1[14]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; GPIO_1[15]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; GPIO_1[18]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; GPIO_1[20]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; GPIO_1[25]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; GPIO_1[26]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; GPIO_1[27]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; GPIO_1[28]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; GPIO_1[29]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; GPIO_1[30]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; GPIO_1[31]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; GPIO_1[32]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; GPIO_1[33]                                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; HPS_DDR3_DQ[8]                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HPS_DDR3_DQ[9]                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; HPS_DDR3_DQ[10]                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[11]                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[12]                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[13]                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[14]                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[15]                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[16]                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[17]                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[18]                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[19]                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[20]                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[21]                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[22]                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[23]                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[24]                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[25]                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[26]                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[27]                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[28]                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[29]                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[30]                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQ[31]                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; HPS_DDR3_DQS_N[1]                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; HPS_DDR3_DQS_N[2]                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; HPS_DDR3_DQS_N[3]                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; HPS_DDR3_DQS_P[1]                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; HPS_DDR3_DQS_P[2]                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; HPS_DDR3_RZQ                                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
; SW[4]                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - LessThan0~1                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - LessThan1~1                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - LessThan1~2                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
; SW[3]                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - LessThan0~1                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - LessThan1~1                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - LessThan1~2                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
; SW[2]                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - LessThan0~0                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - LessThan1~0                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
; SW[1]                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - LessThan0~0                                                                                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - LessThan1~0                                                                                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
; SW[6]                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - LessThan0~3                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - LessThan0~5                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - LessThan1~3                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - LessThan1~4                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
; SW[5]                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - LessThan0~3                                                                                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - LessThan0~5                                                                                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - LessThan1~3                                                                                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
;      - LessThan1~4                                                                                                                                                                                                                                                                                                                                             ; 1                 ; 0       ;
; SW[8]                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - LessThan0~2                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - LessThan0~4                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - LessThan1~5                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - LessThan1~7                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
; SW[7]                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - LessThan0~2                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - LessThan0~4                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - LessThan1~5                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
;      - LessThan1~7                                                                                                                                                                                                                                                                                                                                             ; 0                 ; 0       ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - Reset_Delay:u2|oRST_2                                                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Reset_Delay:u2|oRST_1                                                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Reset_Delay:u2|oRST_0                                                                                                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[0]                                                                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[1]                                                                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[2]                                                                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[3]                                                                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[4]                                                                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[5]                                                                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[6]                                                                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[7]                                                                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[8]                                                                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[9]                                                                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[10]                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[11]                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[12]                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[13]                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[14]                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[15]                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[16]                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[17]                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[18]                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[19]                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[20]                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[21]                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[22]                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[23]                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[24]                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[25]                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[26]                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[27]                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[28]                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[29]                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[30]                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - Reset_Delay:u2|Cont[31]                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
; KEY[2]                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - CCD_Capture:u3|mSTART~0                                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
; SW[9]                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - I2C_CCD_Config:u8|Mux12~0                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - I2C_CCD_Config:u8|Mux18~0                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - I2C_CCD_Config:u8|Mux19~0                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - I2C_CCD_Config:u8|Mux23~0                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - I2C_CCD_Config:u8|Mux17~0                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - I2C_CCD_Config:u8|Mux16~0                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - I2C_CCD_Config:u8|Mux15~0                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - I2C_CCD_Config:u8|Mux13~0                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
;      - I2C_CCD_Config:u8|Mux12~1                                                                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
; SW[0]                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - I2C_CCD_Config:u8|Add1~45                                                                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - I2C_CCD_Config:u8|Add1~41                                                                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - I2C_CCD_Config:u8|Add1~37                                                                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - I2C_CCD_Config:u8|Add1~33                                                                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - I2C_CCD_Config:u8|Add1~21                                                                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - I2C_CCD_Config:u8|Add1~13                                                                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - I2C_CCD_Config:u8|Add1~9                                                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - I2C_CCD_Config:u8|Add1~5                                                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - I2C_CCD_Config:u8|Add1~1                                                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - I2C_CCD_Config:u8|Add1~29                                                                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - I2C_CCD_Config:u8|Add1~25                                                                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - I2C_CCD_Config:u8|Add1~17                                                                                                                                                                                                                                                                                                                               ; 1                 ; 0       ;
;      - I2C_CCD_Config:u8|senosr_exposure[12]~1                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - I2C_CCD_Config:u8|senosr_exposure[12]~2                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
;      - I2C_CCD_Config:u8|senosr_exposure~6                                                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - I2C_CCD_Config:u8|senosr_exposure~7                                                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - I2C_CCD_Config:u8|senosr_exposure~9                                                                                                                                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - I2C_CCD_Config:u8|senosr_exposure~12                                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - I2C_CCD_Config:u8|senosr_exposure~13                                                                                                                                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - I2C_CCD_Config:u8|senosr_exposure[0]~14                                                                                                                                                                                                                                                                                                                 ; 1                 ; 0       ;
; KEY[1]                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - I2C_CCD_Config:u8|iexposure_adj_delay[0]                                                                                                                                                                                                                                                                                                                ; 1                 ; 0       ;
;      - I2C_CCD_Config:u8|Equal0~0                                                                                                                                                                                                                                                                                                                              ; 1                 ; 0       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                ; Location                                     ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CCD_Capture:u3|X_Cont[0]                                                                                                                                                                                                                                                                                                                                            ; FF_X59_Y14_N50                               ; 55      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|X_Cont[1]~0                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X70_Y14_N36                          ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|X_Cont[1]~1                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X70_Y14_N45                          ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|Y_Cont[0]                                                                                                                                                                                                                                                                                                                                            ; FF_X71_Y14_N5                                ; 54      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|Y_Cont[3]~0                                                                                                                                                                                                                                                                                                                                          ; LABCELL_X70_Y14_N51                          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|mCCD_FVAL                                                                                                                                                                                                                                                                                                                                            ; FF_X83_Y12_N50                               ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|oDVAL                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X70_Y14_N57                          ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                            ; PIN_AF14                                     ; 95      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                            ; PIN_AF14                                     ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; GPIO_1[0]                                                                                                                                                                                                                                                                                                                                                           ; PIN_AB17                                     ; 240     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; GPIO_1[0]                                                                                                                                                                                                                                                                                                                                                           ; PIN_AB17                                     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; HPS_fromMem[9]~2                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X40_Y36_N27                          ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]~1                                                                                                                                                                                                                                                                                                                        ; LABCELL_X40_Y18_N24                          ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4]~2                                                                                                                                                                                                                                                                                                                 ; LABCELL_X36_Y18_N54                          ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LUT_INDEX[3]                                                                                                                                                                                                                                                                                                                                      ; FF_X35_Y18_N47                               ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LUT_INDEX[4]                                                                                                                                                                                                                                                                                                                                      ; FF_X35_Y18_N26                               ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LUT_INDEX[5]~1                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X35_Y18_N51                          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LessThan2~4                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X37_Y18_N6                           ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|always1~2                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y18_N0                           ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|i2c_reset                                                                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y18_N12                          ; 46      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|iexposure_adj_delay[3]                                                                                                                                                                                                                                                                                                                            ; FF_X43_Y18_N17                               ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                                                                                                                                                                                                                                                                                     ; FF_X37_Y18_N5                                ; 77      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|mI2C_DATA[23]~0                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X35_Y18_N9                           ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|senosr_exposure[12]~4                                                                                                                                                                                                                                                                                                                             ; LABCELL_X31_Y18_N15                          ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                              ; PIN_AA14                                     ; 35      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|cntr_7of:cntr1|cout_actual                                                                                                                                                                                                                                            ; LABCELL_X70_Y14_N42                          ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|mCCD_G[8]~0                                                                                                                                                                                                                                                                                                                                              ; LABCELL_X60_Y14_N48                          ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|Equal0~8                                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X52_Y27_N54                         ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|oRST_0                                                                                                                                                                                                                                                                                                                                               ; FF_X51_Y27_N38                               ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|oRST_0                                                                                                                                                                                                                                                                                                                                               ; FF_X51_Y27_N38                               ; 480     ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; Reset_Delay:u2|oRST_1                                                                                                                                                                                                                                                                                                                                               ; FF_X52_Y27_N50                               ; 66      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|oRST_2                                                                                                                                                                                                                                                                                                                                               ; FF_X51_Y27_N20                               ; 135     ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; Reset_Delay:u2|oRST_2                                                                                                                                                                                                                                                                                                                                               ; FF_X51_Y27_N20                               ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|CMD[0]~0                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X42_Y10_N57                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Equal0~0                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X36_Y6_N30                           ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Equal4~0                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X36_Y6_N18                           ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|RD_MASK[1]~1                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y8_N9                            ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|ST[9]~1                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X42_Y10_N45                          ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|cmpr_906:rdempty_eq_comp|aneb_result_wire[0]                                                                                                                                                                                                                        ; MLABCELL_X39_Y7_N15                          ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|valid_wrreq                                                                                                                                                                                                                                                         ; LABCELL_X37_Y8_N21                           ; 16      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                       ; LABCELL_X30_Y5_N45                           ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|valid_wrreq~1                                                                                                                                                                                                                                                       ; LABCELL_X35_Y5_N3                            ; 16      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|valid_rdreq~1                                                                                                                                                                                                                                                      ; MLABCELL_X47_Y10_N15                         ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                      ; LABCELL_X50_Y10_N21                          ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|valid_rdreq~1                                                                                                                                                                                                                                                      ; LABCELL_X48_Y8_N30                           ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                      ; LABCELL_X53_Y8_N0                            ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|WR_MASK[1]~3                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y8_N15                           ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|WR_MASK[1]~5                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y8_N57                           ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|command:command1|OE                                                                                                                                                                                                                                                                                                                          ; FF_X34_Y1_N4                                 ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|command:command1|REF_ACK                                                                                                                                                                                                                                                                                                                     ; FF_X39_Y6_N35                                ; 24      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|command:command1|do_load_mode                                                                                                                                                                                                                                                                                                                ; FF_X35_Y3_N38                                ; 17      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|command:command1|rp_done~1                                                                                                                                                                                                                                                                                                                   ; LABCELL_X35_Y3_N45                           ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|control_interface:control1|INIT_REQ                                                                                                                                                                                                                                                                                                          ; FF_X34_Y3_N17                                ; 41      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|control_interface:control1|LessThan0~3                                                                                                                                                                                                                                                                                                       ; MLABCELL_X34_Y3_N30                          ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rRD1_ADDR[19]~3                                                                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y5_N54                           ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rRD1_ADDR[19]~4                                                                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y8_N42                           ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rRD2_ADDR[17]~3                                                                                                                                                                                                                                                                                                                              ; LABCELL_X36_Y5_N57                           ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rRD2_ADDR[17]~4                                                                                                                                                                                                                                                                                                                              ; LABCELL_X36_Y5_N39                           ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rWR1_ADDR[20]~3                                                                                                                                                                                                                                                                                                                              ; LABCELL_X43_Y5_N51                           ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rWR1_ADDR[20]~4                                                                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y8_N21                           ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rWR2_ADDR[17]~3                                                                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y8_N33                           ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rWR2_ADDR[17]~4                                                                                                                                                                                                                                                                                                                              ; LABCELL_X40_Y8_N51                           ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|Equal0~2                                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X34_Y6_N6                           ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|LessThan7~1                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X35_Y6_N57                           ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|LessThan9~2                                                                                                                                                                                                                                                                                                                                       ; LABCELL_X33_Y6_N42                           ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                        ; JTAG_X0_Y2_N3                                ; 121     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                        ; JTAG_X0_Y2_N3                                ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; colMem~11                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X29_Y38_N54                          ; 3       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; colMem~14                                                                                                                                                                                                                                                                                                                                                           ; MLABCELL_X39_Y36_N33                         ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; counter[0]                                                                                                                                                                                                                                                                                                                                                          ; FF_X39_Y36_N29                               ; 49      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                           ; FF_X28_Y29_N59                               ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                           ; FF_X28_Y29_N59                               ; 2002    ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; mysystem:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                           ; FF_X40_Y45_N17                               ; 83      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                                   ; MLABCELL_X21_Y30_N15                         ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                      ; FF_X30_Y44_N13                               ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                       ; FF_X21_Y30_N37                               ; 1977    ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; mysystem:u0|mysystem_HPS_Digits:hps_digits|always0~0                                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y33_N21                          ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_HPS_Digits:hps_tomem|always0~0                                                                                                                                                                                                                                                                                                                 ; LABCELL_X35_Y32_N6                           ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_HPS_State:coladdr|always0~0                                                                                                                                                                                                                                                                                                                    ; LABCELL_X42_Y37_N42                          ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_HPS_State:hps_state|always0~0                                                                                                                                                                                                                                                                                                                  ; LABCELL_X30_Y31_N54                          ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_HPS_State:rowaddr|always0~0                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X34_Y37_N18                         ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_ImageData:coldata|always1~0                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X47_Y29_N0                          ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_ImageData:hps_frommem|always1~0                                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y34_N21                          ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_ImageData:imagedata|always1~0                                                                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y38_N30                          ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_ImageData:rowdata|always1~0                                                                                                                                                                                                                                                                                                                    ; LABCELL_X42_Y30_N30                          ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_Verilog_ACK:verilog_ack|always1~1                                                                                                                                                                                                                                                                                                              ; MLABCELL_X39_Y37_N15                         ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_AWBURST[0]                                                                                                                                                                                                                                                                      ; HPSINTERFACEHPS2FPGA_X52_Y47_N111            ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWBURST[0]                                                                                                                                                                                                                                                                   ; HPSINTERFACEHPS2FPGALIGHTWEIGHT_X52_Y43_N111 ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]                                                                                                                                                                                                                                                                        ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111        ; 4       ; Async. clear               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                                ; CLKPHASESELECT_X89_Y71_N7                    ; 11      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y56_N7                    ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y63_N7                    ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[22].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y49_N7                    ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                                ; CLKPHASESELECT_X89_Y77_N7                    ; 9       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator|wire_pseudo_diffa_oebout[0] ; PSEUDODIFFOUT_X89_Y73_N6                     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator|wire_pseudo_diffa_oeout[0]  ; PSEUDODIFFOUT_X89_Y73_N6                     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|mem_ck_source[0]                                                                          ; CLKPHASESELECT_X89_Y71_N4                    ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y65_N6                     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y65_N6                     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y63_N8                    ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y63_N4                    ; 13      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y63_N22                       ; 17      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y63_N10                          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y63_N9                    ; 42      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N27                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N10                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N44                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y65_N61                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N27                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N10                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N44                       ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y63_N101                      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk                                                                                                                                                                                                                ; HPSSDRAMPLL_X84_Y41_N111                     ; 60      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk                                                                                                                                                                                                          ; HPSSDRAMPLL_X84_Y41_N111                     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|count[1]~0                                                                                                                                                                                                                                                    ; LABCELL_X24_Y26_N51                          ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|jupdate~1                                                                                                                                                                                                                                                     ; LABCELL_X24_Y26_N45                          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                       ; LABCELL_X30_Y26_N12                          ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|read~0                                                                                                                                                                                                                                                        ; LABCELL_X24_Y26_N18                          ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                                       ; LABCELL_X24_Y26_N21                          ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                                                                                                              ; MLABCELL_X25_Y27_N33                         ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                ; FF_X30_Y27_N50                               ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|ien_AE~0                                                                                                                                                                                                                                                                                                               ; LABCELL_X30_Y27_N42                          ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_r:the_mysystem_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                               ; MLABCELL_X28_Y26_N57                         ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                               ; LABCELL_X30_Y26_N18                          ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|rd_wfifo                                                                                                                                                                                                                                                                                                               ; LABCELL_X31_Y26_N51                          ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                 ; FF_X30_Y27_N17                               ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                               ; MLABCELL_X28_Y26_N27                         ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_read_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                           ; LABCELL_X42_Y40_N24                          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_read_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                             ; LABCELL_X42_Y40_N45                          ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coladdr_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                            ; LABCELL_X43_Y37_N36                          ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coladdr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                              ; LABCELL_X31_Y39_N21                          ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coldata_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                            ; LABCELL_X36_Y27_N51                          ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coldata_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                              ; LABCELL_X36_Y27_N42                          ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_clk_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                            ; MLABCELL_X28_Y33_N36                         ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_clk_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                              ; LABCELL_X29_Y32_N54                          ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_digits_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                         ; MLABCELL_X47_Y33_N9                          ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_digits_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                           ; MLABCELL_X47_Y33_N6                          ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                        ; LABCELL_X35_Y34_N9                           ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                          ; LABCELL_X35_Y34_N15                          ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_state_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                          ; MLABCELL_X28_Y31_N33                         ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_state_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                            ; MLABCELL_X28_Y31_N45                         ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_tomem_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                          ; LABCELL_X36_Y32_N48                          ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_tomem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                            ; LABCELL_X36_Y32_N45                          ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imagedata_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                          ; LABCELL_X30_Y40_N48                          ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imagedata_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                            ; LABCELL_X30_Y40_N9                           ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                         ; LABCELL_X29_Y27_N33                          ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                           ; MLABCELL_X28_Y27_N54                         ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:readwrite_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                          ; LABCELL_X31_Y38_N36                          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:readwrite_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                            ; LABCELL_X31_Y38_N3                           ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:row_read_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                           ; MLABCELL_X34_Y42_N42                         ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:row_read_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                             ; MLABCELL_X34_Y42_N54                         ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowaddr_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                            ; LABCELL_X30_Y37_N30                          ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowaddr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                              ; LABCELL_X31_Y41_N45                          ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowdata_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                            ; MLABCELL_X39_Y30_N24                         ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowdata_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                              ; MLABCELL_X39_Y30_N9                          ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:start_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                              ; MLABCELL_X47_Y27_N54                         ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:start_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                ; MLABCELL_X47_Y27_N51                         ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:verilog_ack_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                        ; LABCELL_X36_Y40_N0                           ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:verilog_ack_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                          ; LABCELL_X36_Y40_N39                          ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|awready~1                                                                                                                                                                                                                                        ; MLABCELL_X47_Y35_N54                         ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|wready~0                                                                                                                                                                                                                                         ; LABCELL_X46_Y42_N54                          ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                  ; LABCELL_X33_Y28_N30                          ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                   ; LABCELL_X31_Y27_N27                          ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                  ; LABCELL_X37_Y30_N0                           ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                   ; LABCELL_X43_Y30_N33                          ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                  ; LABCELL_X35_Y38_N21                          ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                   ; LABCELL_X35_Y40_N48                          ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                  ; MLABCELL_X28_Y40_N3                          ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                   ; LABCELL_X31_Y40_N39                          ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                  ; MLABCELL_X34_Y31_N45                         ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                   ; LABCELL_X35_Y31_N39                          ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                  ; LABCELL_X48_Y33_N27                          ; 60      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                   ; MLABCELL_X47_Y32_N24                         ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                  ; LABCELL_X27_Y31_N45                          ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                   ; MLABCELL_X28_Y31_N18                         ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                  ; LABCELL_X40_Y35_N48                          ; 63      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                   ; LABCELL_X40_Y35_N12                          ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_009|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                  ; MLABCELL_X28_Y29_N51                         ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_009|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                   ; MLABCELL_X28_Y30_N21                         ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                  ; LABCELL_X40_Y27_N9                           ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                   ; LABCELL_X42_Y27_N3                           ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                  ; LABCELL_X29_Y36_N21                          ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                   ; LABCELL_X30_Y38_N42                          ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                  ; LABCELL_X29_Y39_N51                          ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                   ; LABCELL_X29_Y41_N54                          ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                  ; LABCELL_X46_Y39_N15                          ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                   ; LABCELL_X43_Y39_N15                          ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_014|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                  ; LABCELL_X37_Y41_N39                          ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_014|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                   ; LABCELL_X36_Y42_N6                           ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_015|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                  ; LABCELL_X48_Y40_N57                          ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_015|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                   ; MLABCELL_X47_Y40_N51                         ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                      ; LABCELL_X48_Y28_N21                          ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                       ; MLABCELL_X47_Y27_N21                         ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:col_read_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                    ; LABCELL_X42_Y40_N36                          ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:coladdr_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                     ; LABCELL_X43_Y39_N18                          ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:coldata_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                     ; LABCELL_X36_Y27_N57                          ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_clk_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                     ; MLABCELL_X28_Y33_N51                         ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_digits_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                  ; MLABCELL_X47_Y33_N18                         ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_frommem_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                 ; LABCELL_X35_Y34_N27                          ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_state_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                   ; MLABCELL_X28_Y31_N51                         ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_tomem_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                   ; LABCELL_X36_Y33_N48                          ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:imagedata_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                   ; LABCELL_X30_Y40_N39                          ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                  ; MLABCELL_X28_Y27_N27                         ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:readwrite_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                   ; LABCELL_X31_Y38_N27                          ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:row_read_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                    ; MLABCELL_X34_Y42_N15                         ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rowaddr_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                     ; LABCELL_X30_Y41_N9                           ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rowdata_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                     ; MLABCELL_X39_Y30_N0                          ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:start_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                       ; MLABCELL_X47_Y27_N15                         ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:verilog_ack_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                 ; LABCELL_X36_Y40_N6                           ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|internal_valid~2                                                                                                                                                                                                                                                 ; MLABCELL_X39_Y35_N51                         ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|pending_response_count[1]~0                                                                                                                                                                                                                                      ; MLABCELL_X39_Y35_N54                         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|pending_response_count[1]~0                                                                                                                                                                                                                                          ; MLABCELL_X47_Y35_N6                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                ; LABCELL_X33_Y28_N39                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                                                                    ; LABCELL_X33_Y28_N12                          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                ; LABCELL_X51_Y30_N6                           ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|update_grant~0                                                                                                                                                                                                                                    ; LABCELL_X51_Y30_N15                          ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                ; LABCELL_X35_Y38_N36                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_003|update_grant~0                                                                                                                                                                                                                                    ; LABCELL_X35_Y38_N45                          ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                ; MLABCELL_X28_Y40_N54                         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_004|update_grant~0                                                                                                                                                                                                                                    ; MLABCELL_X28_Y40_N9                          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                ; LABCELL_X33_Y31_N54                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_005|update_grant~0                                                                                                                                                                                                                                    ; LABCELL_X33_Y31_N9                           ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                ; LABCELL_X48_Y33_N54                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_006|update_grant~0                                                                                                                                                                                                                                    ; LABCELL_X48_Y33_N15                          ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                ; LABCELL_X27_Y31_N54                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_007|update_grant~0                                                                                                                                                                                                                                    ; LABCELL_X27_Y31_N33                          ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                ; LABCELL_X43_Y35_N36                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_008|update_grant~0                                                                                                                                                                                                                                    ; LABCELL_X43_Y35_N21                          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                ; MLABCELL_X28_Y29_N54                         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_009|update_grant~0                                                                                                                                                                                                                                    ; MLABCELL_X28_Y29_N27                         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                ; MLABCELL_X39_Y27_N42                         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_010|update_grant~0                                                                                                                                                                                                                                    ; MLABCELL_X39_Y27_N9                          ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_011|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                ; MLABCELL_X28_Y36_N18                         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_011|update_grant~0                                                                                                                                                                                                                                    ; MLABCELL_X28_Y36_N33                         ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_012|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                ; MLABCELL_X28_Y37_N54                         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_012|update_grant~0                                                                                                                                                                                                                                    ; MLABCELL_X28_Y37_N45                         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_013|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                ; LABCELL_X46_Y39_N54                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_013|update_grant~0                                                                                                                                                                                                                                    ; LABCELL_X46_Y39_N33                          ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_014|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                ; MLABCELL_X39_Y41_N54                         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_014|update_grant~0                                                                                                                                                                                                                                    ; MLABCELL_X39_Y41_N27                         ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_015|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                ; LABCELL_X48_Y40_N0                           ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_015|update_grant~0                                                                                                                                                                                                                                    ; LABCELL_X48_Y40_N21                          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                    ; LABCELL_X51_Y28_N36                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|update_grant~0                                                                                                                                                                                                                                        ; LABCELL_X51_Y28_N57                          ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                   ; LABCELL_X40_Y49_N30                          ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                     ; LABCELL_X40_Y47_N36                          ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_0_h2f_axi_master_agent|always6~0                                                                                                                                                                                                                                           ; MLABCELL_X47_Y47_N6                          ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                      ; LABCELL_X50_Y47_N21                          ; 68      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|always10~0                                                                                                                                                                              ; LABCELL_X42_Y47_N21                          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                                       ; LABCELL_X42_Y47_N15                          ; 59      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                                           ; FF_X45_Y46_N38                               ; 52      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                                                   ; FF_X39_Y47_N26                               ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always1~0                                                                                                                                                            ; LABCELL_X40_Y49_N15                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                                                                                                   ; LABCELL_X40_Y50_N54                          ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                                                         ; LABCELL_X40_Y49_N9                           ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent|m0_write~0                                                                                                                                                                                                         ; LABCELL_X42_Y47_N27                          ; 16      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:width_adapter_001|byte_cnt_reg[4]~1                                                                                                                                                                                                                                            ; LABCELL_X45_Y46_N45                          ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:width_adapter_001|use_reg                                                                                                                                                                                                                                                      ; FF_X47_Y47_N59                               ; 45      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:width_adapter|always10~1                                                                                                                                                                                                                                                       ; LABCELL_X40_Y49_N39                          ; 96      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:width_adapter|always9~0                                                                                                                                                                                                                                                        ; LABCELL_X40_Y49_N18                          ; 96      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|mysystem_mm_interconnect_1_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]~1                                                                                                                                                                                                    ; LABCELL_X48_Y47_N30                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|mysystem_mm_interconnect_1_cmd_xbar_mux:cmd_xbar_mux|update_grant~0                                                                                                                                                                                                                                        ; LABCELL_X48_Y47_N51                          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_start:col_read|always0~0                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X47_Y40_N6                          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_start:hps_clk|always0~0                                                                                                                                                                                                                                                                                                                        ; LABCELL_X27_Y33_N45                          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_start:hps_clk|data_out                                                                                                                                                                                                                                                                                                                         ; FF_X27_Y33_N47                               ; 37      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_start:readwrite|always0~0                                                                                                                                                                                                                                                                                                                      ; LABCELL_X29_Y38_N6                           ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_start:row_read|always0~0                                                                                                                                                                                                                                                                                                                       ; LABCELL_X37_Y42_N15                          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_start:start|always0~0                                                                                                                                                                                                                                                                                                                          ; LABCELL_X53_Y28_N54                          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_sys_sdram_pll_0:sys_sdram_pll_0|mysystem_sys_sdram_pll_0_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                ; PLLOUTPUTCOUNTER_X0_Y6_N1                    ; 4108    ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLLtmp                                                                                                                                                                                                                                                            ; FRACTIONALPLL_X0_Y1_N0                       ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                               ; PLLOUTPUTCOUNTER_X0_Y7_N1                    ; 530     ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|outclk_wire[3]                                                                                                                                                                                                                                                                               ; PLLOUTPUTCOUNTER_X0_Y5_N1                    ; 108     ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; rCCD_LVAL                                                                                                                                                                                                                                                                                                                                                           ; FF_X70_Y14_N41                               ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; rowMem~11                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X31_Y34_N57                          ; 3       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; rowMem~13                                                                                                                                                                                                                                                                                                                                                           ; LABCELL_X33_Y36_N30                          ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                               ; FF_X16_Y6_N50                                ; 54      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                                      ; LABCELL_X16_Y6_N33                           ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                                    ; MLABCELL_X15_Y6_N0                           ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                                                                                                       ; LABCELL_X1_Y2_N42                            ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                                      ; LABCELL_X1_Y2_N30                            ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                                                                                                       ; LABCELL_X16_Y6_N51                           ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~1                                                                                                                                                                                                                                                                                         ; LABCELL_X16_Y6_N6                            ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~1                                                                                                                                                                                                                                                                                   ; LABCELL_X1_Y2_N12                            ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~1                                                                                                                                                                                                                                                                  ; LABCELL_X1_Y2_N39                            ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~1                                                                                                                                                                                                                                                             ; LABCELL_X1_Y2_N3                             ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                    ; FF_X30_Y34_N50                               ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                   ; FF_X17_Y6_N38                                ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                    ; FF_X15_Y6_N41                                ; 44      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                    ; FF_X15_Y6_N47                                ; 11      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                             ; LABCELL_X17_Y6_N24                           ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                   ; FF_X17_Y6_N50                                ; 22      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                      ; Location                              ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                  ; PIN_AF14                              ; 95      ; Global Clock         ; GCLK3            ; --                        ;
; GPIO_1[0]                                                                                                                                 ; PIN_AB17                              ; 240     ; Global Clock         ; GCLK0            ; --                        ;
; Reset_Delay:u2|oRST_0                                                                                                                     ; FF_X51_Y27_N38                        ; 480     ; Global Clock         ; GCLK9            ; --                        ;
; Reset_Delay:u2|oRST_2                                                                                                                     ; FF_X51_Y27_N20                        ; 135     ; Global Clock         ; GCLK8            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                              ; JTAG_X0_Y2_N3                         ; 121     ; Global Clock         ; GCLK2            ; --                        ;
; mysystem:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X28_Y29_N59                        ; 2002    ; Global Clock         ; GCLK10           ; --                        ;
; mysystem:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                             ; FF_X21_Y30_N37                        ; 1977    ; Global Clock         ; GCLK1            ; --                        ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]                                              ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111 ; 4       ; Global Clock         ; GCLK15           ; --                        ;
; mysystem:u0|mysystem_sys_sdram_pll_0:sys_sdram_pll_0|mysystem_sys_sdram_pll_0_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0]      ; PLLOUTPUTCOUNTER_X0_Y6_N1             ; 4108    ; Global Clock         ; GCLK4            ; --                        ;
; mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|outclk_wire[0]                                                     ; PLLOUTPUTCOUNTER_X0_Y7_N1             ; 530     ; Global Clock         ; GCLK5            ; --                        ;
; mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|outclk_wire[1]                                                     ; PLLOUTPUTCOUNTER_X0_Y8_N1             ; 1       ; Global Clock         ; GCLK6            ; --                        ;
; mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|outclk_wire[3]                                                     ; PLLOUTPUTCOUNTER_X0_Y5_N1             ; 108     ; Global Clock         ; GCLK7            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk                                                                                                                                                                                                ; 152     ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock      ; 110     ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|mysystem_mm_interconnect_1_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]~DUPLICATE                                                                                                                                                                                                              ; 98      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:width_adapter|always9~0                                                                                                                                                                                                                                        ; 96      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:width_adapter|always10~1                                                                                                                                                                                                                                       ; 96      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:width_adapter|LessThan13~0                                                                                                                                                                                                                                     ; 96      ;
; mysystem:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                           ; 83      ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                                                                                                                                                                                                                                                                     ; 77      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|mysystem_mm_interconnect_1_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                        ; 77      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_010|saved_grant[0]                                                                                                                                                                                                                    ; 74      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[0]                                                                                                                                                                                                                    ; 74      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_005|saved_grant[0]                                                                                                                                                                                                                    ; 74      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_006|saved_grant[0]                                                                                                                                                                                                                    ; 74      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_008|saved_grant[0]~DUPLICATE                                                                                                                                                                                                          ; 69      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                      ; 68      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_004|saved_grant[0]~DUPLICATE                                                                                                                                                                                                          ; 67      ;
; Reset_Delay:u2|oRST_1                                                                                                                                                                                                                                                                                                                               ; 66      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:width_adapter|ShiftLeft0~2                                                                                                                                                                                                                                     ; 64      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:width_adapter|ShiftLeft0~1                                                                                                                                                                                                                                     ; 64      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:width_adapter|ShiftLeft0~0                                                                                                                                                                                                                                     ; 64      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                  ; 63      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                  ; 62      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                  ; 61      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                  ; 61      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                  ; 61      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                  ; 60      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                       ; 59      ;
; CCD_Capture:u3|X_Cont[0]                                                                                                                                                                                                                                                                                                                            ; 55      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                               ; 54      ;
; CCD_Capture:u3|Y_Cont[0]                                                                                                                                                                                                                                                                                                                            ; 54      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_012|saved_grant[0]                                                                                                                                                                                                                    ; 53      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_013|saved_grant[0]                                                                                                                                                                                                                    ; 53      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_007|saved_grant[0]                                                                                                                                                                                                                    ; 52      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                           ; 52      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_010|src1_valid~0                                                                                                                                                                                                                  ; 51      ;
; counter[0]                                                                                                                                                                                                                                                                                                                                          ; 49      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                                    ; 49      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_005|src1_valid~0                                                                                                                                                                                                                  ; 47      ;
; I2C_CCD_Config:u8|i2c_reset                                                                                                                                                                                                                                                                                                                         ; 46      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_004|src1_valid~0                                                                                                                                                                                                                  ; 46      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_002|src1_valid~0                                                                                                                                                                                                                  ; 46      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_008|src1_valid~0                                                                                                                                                                                                                  ; 46      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_006|src1_valid~0                                                                                                                                                                                                                  ; 46      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_ready_hold                                                                                                                                                       ; 46      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:width_adapter_001|use_reg                                                                                                                                                                                                                                      ; 45      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_009|saved_grant[1]                                                                                                                                                                                                                    ; 45      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_003|saved_grant[1]                                                                                                                                                                                                                    ; 45      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                    ; 44      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_011|saved_grant[0]                                                                                                                                                                                                                    ; 44      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_008|saved_grant[1]                                                                                                                                                                                                                    ; 44      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_006|saved_grant[1]                                                                                                                                                                                                                    ; 44      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_010|saved_grant[1]                                                                                                                                                                                                                    ; 44      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_012|saved_grant[1]                                                                                                                                                                                                                    ; 44      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                        ; 44      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_007|saved_grant[1]                                                                                                                                                                                                                    ; 44      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[1]                                                                                                                                                                                                                    ; 44      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_004|saved_grant[1]                                                                                                                                                                                                                    ; 44      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_014|saved_grant[1]                                                                                                                                                                                                                    ; 44      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_013|saved_grant[1]                                                                                                                                                                                                                    ; 44      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_011|saved_grant[1]~DUPLICATE                                                                                                                                                                                                          ; 43      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_015|saved_grant[1]~DUPLICATE                                                                                                                                                                                                          ; 43      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                         ; 43      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                  ; 43      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_009|saved_grant[0]                                                                                                                                                                                                                    ; 43      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                        ; 43      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_003|saved_grant[0]                                                                                                                                                                                                                    ; 43      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_014|saved_grant[0]                                                                                                                                                                                                                    ; 43      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_015|saved_grant[0]                                                                                                                                                                                                                    ; 43      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_005|saved_grant[1]~DUPLICATE                                                                                                                                                                                                          ; 41      ;
; Sdram_Control_4Port:u7|control_interface:control1|INIT_REQ                                                                                                                                                                                                                                                                                          ; 41      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                  ; 41      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_0_h2f_axi_master_agent|sop_enable                                                                                                                                                                                                                          ; 41      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                                    ; 40      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                  ; 38      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:width_adapter_001|int_output_sel[1]~3                                                                                                                                                                                                                          ; 38      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:width_adapter_001|int_output_sel[0]~1                                                                                                                                                                                                                          ; 38      ;
; mysystem:u0|mysystem_start:hps_clk|data_out                                                                                                                                                                                                                                                                                                         ; 37      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                     ; 37      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coldata_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always4~0                                                                                                                                                                                            ; 37      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                   ; 36      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                  ; 36      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                   ; 36      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|write_cp_data[65]~3                                                                                                                                                                                                              ; 36      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_001|src1_valid~0                                                                                                                                                                                                                  ; 36      ;
; KEY[0]~input                                                                                                                                                                                                                                                                                                                                        ; 35      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock  ; 35      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]                                                                                                                                             ; 35      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[3]                                                                                                                                             ; 35      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[3]                                                                                                                                             ; 35      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]                                                                                                                                             ; 35      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[3]                                                                                                                                             ; 35      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]                                                                                                                                             ; 35      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[3]                                                                                                                                             ; 35      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                   ; 35      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                   ; 35      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]~DUPLICATE                                                                                                                                   ; 34      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]                                                                                                                                             ; 34      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[3]                                                                                                                                             ; 34      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]                                                                                                                                             ; 34      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[3]                                                                                                                                             ; 34      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_digits_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                       ; 34      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowdata_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                          ; 34      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coldata_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                          ; 34      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                   ; 34      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                   ; 34      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                   ; 34      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_014|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                   ; 34      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_015|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                   ; 34      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                 ; 34      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                ; 33      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_009|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                   ; 33      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                   ; 33      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                   ; 33      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_tomem_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always4~0                                                                                                                                                                                          ; 33      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_tomem_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                              ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                            ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imagedata_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                              ; 32      ;
; mysystem:u0|mysystem_HPS_Digits:hps_tomem|always0~0                                                                                                                                                                                                                                                                                                 ; 32      ;
; mysystem:u0|mysystem_HPS_Digits:hps_digits|always0~0                                                                                                                                                                                                                                                                                                ; 32      ;
; mysystem:u0|mysystem_ImageData:hps_frommem|always1~0                                                                                                                                                                                                                                                                                                ; 32      ;
; mysystem:u0|mysystem_ImageData:coldata|always1~0                                                                                                                                                                                                                                                                                                    ; 32      ;
; mysystem:u0|mysystem_ImageData:rowdata|always1~0                                                                                                                                                                                                                                                                                                    ; 32      ;
; mysystem:u0|mysystem_ImageData:imagedata|always1~0                                                                                                                                                                                                                                                                                                  ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_tomem_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                          ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imagedata_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                          ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowdata_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                            ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coldata_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                            ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                        ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_digits_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                         ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                   ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                   ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                   ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imagedata_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always4~0                                                                                                                                                                                          ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowdata_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always4~0                                                                                                                                                                                            ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always4~0                                                                                                                                                                                        ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_digits_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always4~0                                                                                                                                                                                         ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|out_data[6]~3                                                                                                                                                              ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|out_data[5]~2                                                                                                                                                              ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|out_data[7]~1                                                                                                                                                              ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|out_data[4]~0                                                                                                                                                              ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_digits_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                         ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_clk_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                            ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:readwrite_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                          ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowaddr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                            ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:start_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                              ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:verilog_ack_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                        ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_state_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                          ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowdata_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                            ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imagedata_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                          ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_tomem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                          ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:width_adapter|ShiftLeft0~3                                                                                                                                                                                                                                     ; 32      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always4~0                                                                                                                                                                                   ; 32      ;
; Reset_Delay:u2|Equal0~8                                                                                                                                                                                                                                                                                                                             ; 31      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                  ; 31      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                         ; 31      ;
; I2C_CCD_Config:u8|LUT_INDEX[1]                                                                                                                                                                                                                                                                                                                      ; 30      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_009|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                  ; 30      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                       ; 30      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                  ; 30      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coladdr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                            ; 30      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWSIZE[2]                                                                                                                                                                                                                                                    ; 30      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWSIZE[1]                                                                                                                                                                                                                                                    ; 30      ;
; I2C_CCD_Config:u8|LUT_INDEX[0]                                                                                                                                                                                                                                                                                                                      ; 29      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|load_next_out_cmd                                                                                                                                                   ; 29      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                      ; 29      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_014|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                  ; 29      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_015|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                  ; 29      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|mysystem_mm_interconnect_1_cmd_xbar_mux:cmd_xbar_mux|src_data[200]                                                                                                                                                                                                                         ; 29      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coldata_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                  ; 28      ;
; I2C_CCD_Config:u8|LUT_INDEX[2]                                                                                                                                                                                                                                                                                                                      ; 28      ;
; I2C_CCD_Config:u8|LUT_INDEX[3]                                                                                                                                                                                                                                                                                                                      ; 28      ;
; I2C_CCD_Config:u8|LUT_INDEX[4]                                                                                                                                                                                                                                                                                                                      ; 28      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                              ; 27      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:row_read_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                 ; 27      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_read_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                 ; 27      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                ; 27      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|sop_enable                                                                                                                                                                                                                       ; 27      ;
; I2C_CCD_Config:u8|iexposure_adj_delay[3]                                                                                                                                                                                                                                                                                                            ; 26      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                          ; 26      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWSIZE[0]                                                                                                                                                                                                                                                    ; 26      ;
; Sdram_Control_4Port:u7|Equal5~0                                                                                                                                                                                                                                                                                                                     ; 25      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|out_data[3]~4                                                                                                                                                              ; 25      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARADDR[7]                                                                                                                                                                                                                                                    ; 25      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARADDR[6]                                                                                                                                                                                                                                                    ; 25      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARADDR[5]                                                                                                                                                                                                                                                    ; 25      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARADDR[4]                                                                                                                                                                                                                                                    ; 25      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                        ; 24      ;
; I2C_CCD_Config:u8|mI2C_DATA[23]~0                                                                                                                                                                                                                                                                                                                   ; 24      ;
; Sdram_Control_4Port:u7|command:command1|REF_ACK                                                                                                                                                                                                                                                                                                     ; 24      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]~1                                                                                                                                                                                                                                                                                                        ; 24      ;
; VGA_Controller:u1|mVGA_B[2]~3                                                                                                                                                                                                                                                                                                                       ; 24      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coladdr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                              ; 24      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:row_read_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                             ; 24      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                       ; 24      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_007|src1_valid~0                                                                                                                                                                                                                  ; 24      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                       ; 24      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                       ; 24      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_009|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                       ; 24      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                       ; 24      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                       ; 24      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                           ; 24      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                       ; 24      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                       ; 24      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                       ; 24      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_0_h2f_axi_master_agent|always6~0                                                                                                                                                                                                                           ; 24      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_state_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                            ; 23      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|wready~0                                                                                                                                                                                                                         ; 23      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARSIZE[2]                                                                                                                                                                                                                                                    ; 23      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARSIZE[1]                                                                                                                                                                                                                                                    ; 23      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_AWBURST[0]                                                                                                                                                                                                                                                      ; 23      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg~DUPLICATE                                                                                                                                             ; 22      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                   ; 22      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                         ; 22      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_tomem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                            ; 22      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_read_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                             ; 22      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                           ; 22      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowdata_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                              ; 22      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imagedata_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                            ; 22      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|internal_valid~2                                                                                                                                                                                                                                 ; 22      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_014|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                       ; 22      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                       ; 22      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_015|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                       ; 22      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARSIZE[0]                                                                                                                                                                                                                                                    ; 22      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARLEN[0]                                                                                                                                                                                                                                                     ; 22      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARADDR[3]                                                                                                                                                                                                                                                    ; 22      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3]~DUPLICATE                                                                                                                                                                                                                                                                                         ; 21      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg~DUPLICATE                                                                                                                                             ; 21      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg~DUPLICATE                                                                                                                                             ; 21      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                    ; 21      ;
; ~GND                                                                                                                                                                                                                                                                                                                                                ; 21      ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|count[1]~0                                                                                                                                                                                                                                    ; 21      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:width_adapter_001|byte_cnt_reg[4]~1                                                                                                                                                                                                                            ; 21      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_digits_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                           ; 21      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_clk_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                              ; 21      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:readwrite_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                            ; 21      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowaddr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                              ; 21      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:start_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                ; 21      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:verilog_ack_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                          ; 21      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coldata_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                              ; 21      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|write_cp_data[66]~0                                                                                                                                                                                                              ; 21      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_013|src1_valid~0                                                                                                                                                                                                                  ; 21      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_012|src1_valid~0                                                                                                                                                                                                                  ; 21      ;
; Sdram_Control_4Port:u7|ST[1]~DUPLICATE                                                                                                                                                                                                                                                                                                              ; 20      ;
; SW[0]~input                                                                                                                                                                                                                                                                                                                                         ; 20      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1]                                                                                                                                                                                                                                                                                                   ; 20      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|write_cp_data[67]~2                                                                                                                                                                                                              ; 20      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|new_burst_reg                                                                                                                                                       ; 20      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:onchip_memory2_0_s1_translator|waitrequest_reset_override                                                                                                                                                                                                   ; 20      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|mysystem_mm_interconnect_1_cmd_xbar_mux:cmd_xbar_mux|src_data[199]                                                                                                                                                                                                                         ; 20      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_AWSIZE[2]                                                                                                                                                                                                                                                       ; 20      ;
; Sdram_Control_4Port:u7|WR_MASK[0]                                                                                                                                                                                                                                                                                                                   ; 19      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2]                                                                                                                                                                                                                                                                                                   ; 19      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|write_cp_data[69]~4                                                                                                                                                                                                              ; 19      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|write_cp_data[68]~1                                                                                                                                                                                                              ; 19      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                                                                                                            ; 19      ;
; Sdram_Control_4Port:u7|ST[0]                                                                                                                                                                                                                                                                                                                        ; 19      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_WLAST[0]                                                                                                                                                                                                                                                     ; 19      ;
; Sdram_Control_4Port:u7|control_interface:control1|LessThan0~3                                                                                                                                                                                                                                                                                       ; 18      ;
; Sdram_Control_4Port:u7|command:command1|always4~0                                                                                                                                                                                                                                                                                                   ; 18      ;
; Sdram_Control_4Port:u7|Equal5~1                                                                                                                                                                                                                                                                                                                     ; 18      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[3]                                                                                                                                                 ; 18      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]                                                                                                                                                 ; 18      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                                                                ; 18      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_ready_hold                                                                                                                                                       ; 18      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout         ; 17      ;
; CCD_Capture:u3|oDVAL                                                                                                                                                                                                                                                                                                                                ; 17      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|out_data[0]~7                                                                                                                                                              ; 17      ;
; Sdram_Control_4Port:u7|rRD2_ADDR[17]~4                                                                                                                                                                                                                                                                                                              ; 17      ;
; Sdram_Control_4Port:u7|rRD2_ADDR[17]~3                                                                                                                                                                                                                                                                                                              ; 17      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|out_data[1]~6                                                                                                                                                              ; 17      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|valid_rdreq~1                                                                                                                                                                                                                                      ; 17      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|valid_rdreq~1                                                                                                                                                                                                                                      ; 17      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|valid_wrreq                                                                                                                                                                                                                                         ; 17      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|valid_wrreq~1                                                                                                                                                                                                                                       ; 17      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|out_data[2]~5                                                                                                                                                              ; 17      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[13]                                                                                                                                                ; 17      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[12]                                                                                                                                                ; 17      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[11]                                                                                                                                                ; 17      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[10]                                                                                                                                                ; 17      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[9]                                                                                                                                                 ; 17      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[8]                                                                                                                                                 ; 17      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[7]                                                                                                                                                 ; 17      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[6]                                                                                                                                                 ; 17      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[5]                                                                                                                                                 ; 17      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[4]                                                                                                                                                 ; 17      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|always4~0                                                                                                                                                                         ; 17      ;
; Sdram_Control_4Port:u7|command:command1|do_load_mode                                                                                                                                                                                                                                                                                                ; 17      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_RREADY[0]                                                                                                                                                                                                                                                    ; 17      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_BREADY[0]                                                                                                                                                                                                                                                    ; 17      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARVALID[0]                                                                                                                                                                                                                                                   ; 17      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                        ; 16      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|Selector13~0                                                                                                                                                                                                                     ; 16      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|Selector6~2                                                                                                                                                                                                                      ; 16      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|Selector12~1                                                                                                                                                                                                                     ; 16      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|Selector5~0                                                                                                                                                                                                                      ; 16      ;
; Sdram_Control_4Port:u7|rWR2_ADDR[17]~4                                                                                                                                                                                                                                                                                                              ; 16      ;
; Sdram_Control_4Port:u7|rWR2_ADDR[17]~3                                                                                                                                                                                                                                                                                                              ; 16      ;
; Sdram_Control_4Port:u7|rRD1_ADDR[19]~4                                                                                                                                                                                                                                                                                                              ; 16      ;
; Sdram_Control_4Port:u7|rRD1_ADDR[19]~3                                                                                                                                                                                                                                                                                                              ; 16      ;
; I2C_CCD_Config:u8|LessThan2~4                                                                                                                                                                                                                                                                                                                       ; 16      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                      ; 16      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|cmpr_906:rdempty_eq_comp|aneb_result_wire[0]                                                                                                                                                                                                        ; 16      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|Selector11~2                                                                                                                                                                                                                     ; 16      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|Selector4~1                                                                                                                                                                                                                      ; 16      ;
; CCD_Capture:u3|X_Cont[1]~1                                                                                                                                                                                                                                                                                                                          ; 16      ;
; CCD_Capture:u3|X_Cont[1]~0                                                                                                                                                                                                                                                                                                                          ; 16      ;
; Sdram_Control_4Port:u7|command:command1|OE                                                                                                                                                                                                                                                                                                          ; 16      ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                ; 16      ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                 ; 16      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|Add3~3                                                                                                                                                                                                                           ; 16      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|Add3~2                                                                                                                                                                                                                           ; 16      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|Add3~1                                                                                                                                                                                                                           ; 16      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|Add3~0                                                                                                                                                                                                                           ; 16      ;
; mysystem:u0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                      ; 16      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent|m0_write~0                                                                                                                                                                                         ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_WSTRB[3]                                                                                                                                                                                                                                                     ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_WSTRB[2]                                                                                                                                                                                                                                                     ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_WSTRB[1]                                                                                                                                                                                                                                                     ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_WSTRB[0]                                                                                                                                                                                                                                                     ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_WDATA[0]                                                                                                                                                                                                                                                     ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWID[11]                                                                                                                                                                                                                                                     ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWID[10]                                                                                                                                                                                                                                                     ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWID[9]                                                                                                                                                                                                                                                      ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWID[8]                                                                                                                                                                                                                                                      ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWID[7]                                                                                                                                                                                                                                                      ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWID[6]                                                                                                                                                                                                                                                      ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWID[5]                                                                                                                                                                                                                                                      ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWID[4]                                                                                                                                                                                                                                                      ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWID[3]                                                                                                                                                                                                                                                      ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWID[2]                                                                                                                                                                                                                                                      ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWID[1]                                                                                                                                                                                                                                                      ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWID[0]                                                                                                                                                                                                                                                      ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARID[11]                                                                                                                                                                                                                                                     ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARID[10]                                                                                                                                                                                                                                                     ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARID[9]                                                                                                                                                                                                                                                      ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARID[8]                                                                                                                                                                                                                                                      ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARID[7]                                                                                                                                                                                                                                                      ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARID[6]                                                                                                                                                                                                                                                      ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARID[5]                                                                                                                                                                                                                                                      ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARID[4]                                                                                                                                                                                                                                                      ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARID[3]                                                                                                                                                                                                                                                      ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARID[2]                                                                                                                                                                                                                                                      ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARID[1]                                                                                                                                                                                                                                                      ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARID[0]                                                                                                                                                                                                                                                      ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARADDR[2]                                                                                                                                                                                                                                                    ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARADDR[1]                                                                                                                                                                                                                                                    ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARADDR[0]                                                                                                                                                                                                                                                    ; 16      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_AWBURST[1]                                                                                                                                                                                                                                                      ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                    ; 15      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock ; 15      ;
; Sdram_Control_4Port:u7|rWR1_ADDR[20]~4                                                                                                                                                                                                                                                                                                              ; 15      ;
; Sdram_Control_4Port:u7|rWR1_ADDR[20]~3                                                                                                                                                                                                                                                                                                              ; 15      ;
; Sdram_Control_4Port:u7|WR_MASK[1]~5                                                                                                                                                                                                                                                                                                                 ; 15      ;
; Sdram_Control_4Port:u7|mRD~1                                                                                                                                                                                                                                                                                                                        ; 15      ;
; Sdram_Control_4Port:u7|mADDR[21]~0                                                                                                                                                                                                                                                                                                                  ; 15      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                      ; 15      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|Selector10~0                                                                                                                                                                                                                     ; 15      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|Selector3~0                                                                                                                                                                                                                      ; 15      ;
; VGA_Controller:u1|Equal0~2                                                                                                                                                                                                                                                                                                                          ; 15      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                       ; 15      ;
; Sdram_Control_4Port:u7|Equal0~0                                                                                                                                                                                                                                                                                                                     ; 15      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_015|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|WideNor0~0                                                                                                                                                          ; 15      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|awready~1                                                                                                                                                                                                                        ; 15      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_003|src1_valid~0                                                                                                                                                                                                                  ; 15      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux|src1_valid~0                                                                                                                                                                                                                      ; 15      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_011|src1_valid~0                                                                                                                                                                                                                  ; 15      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_009|src1_valid~0                                                                                                                                                                                                                  ; 15      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_014|src1_valid~0                                                                                                                                                                                                                  ; 15      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:col_read_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~2                                                                                                                                           ; 15      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_015|src1_valid~0                                                                                                                                                                                                                  ; 15      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                     ; 15      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|mysystem_mm_interconnect_1_cmd_xbar_mux:cmd_xbar_mux|src_data[198]                                                                                                                                                                                                                         ; 15      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5]~DUPLICATE                                                                                                                                                                                                                                                                                         ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                                         ; 14      ;
; I2C_CCD_Config:u8|always1~2                                                                                                                                                                                                                                                                                                                         ; 14      ;
; VGA_Controller:u1|LessThan7~1                                                                                                                                                                                                                                                                                                                       ; 14      ;
; VGA_Controller:u1|LessThan9~2                                                                                                                                                                                                                                                                                                                       ; 14      ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                               ; 14      ;
; mysystem:u0|mysystem_HPS_State:rowaddr|always0~0                                                                                                                                                                                                                                                                                                    ; 14      ;
; mysystem:u0|mysystem_start:row_read|data_out                                                                                                                                                                                                                                                                                                        ; 14      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_005|src0_valid~0                                                                                                                                                                                                                  ; 14      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_006|src0_valid~0                                                                                                                                                                                                                  ; 14      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_007|src0_valid~0                                                                                                                                                                                                                  ; 14      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_008|src0_valid~0                                                                                                                                                                                                                  ; 14      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_009|src0_valid~0                                                                                                                                                                                                                  ; 14      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_011|src0_valid~0                                                                                                                                                                                                                  ; 14      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_012|src0_valid~0                                                                                                                                                                                                                  ; 14      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_013|src0_valid~0                                                                                                                                                                                                                  ; 14      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coladdr_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                          ; 14      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_014|src0_valid~0                                                                                                                                                                                                                  ; 14      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_015|src0_valid~0                                                                                                                                                                                                                  ; 14      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux|src0_valid~0                                                                                                                                                                                                                      ; 14      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_001|src0_valid~0                                                                                                                                                                                                                  ; 14      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_002|src0_valid~0                                                                                                                                                                                                                  ; 14      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_003|src0_valid~0                                                                                                                                                                                                                  ; 14      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_004|src0_valid~0                                                                                                                                                                                                                  ; 14      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_demux:rsp_xbar_demux_010|src0_valid~0                                                                                                                                                                                                                  ; 14      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                             ; 14      ;
; I2C_CCD_Config:u8|senosr_exposure[12]~18                                                                                                                                                                                                                                                                                                            ; 14      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                                         ; 13      ;
; rCCD_LVAL                                                                                                                                                                                                                                                                                                                                           ; 13      ;
; Reset_Delay:u2|oRST_0                                                                                                                                                                                                                                                                                                                               ; 13      ;
; mysystem:u0|mysystem_HPS_State:coladdr|always0~0                                                                                                                                                                                                                                                                                                    ; 13      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4]                                                                                                                                                                                                                                                                                                   ; 13      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6]                                                                                                                                                                                                                                                                                                   ; 13      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_digits_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                  ; 13      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_clk_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                     ; 13      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:readwrite_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                   ; 13      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1                                                                                                                                                       ; 13      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:start_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                                                                                              ; 13      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:start_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                       ; 13      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:verilog_ack_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                 ; 13      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:imagedata_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                   ; 13      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_tomem_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                   ; 13      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:col_read_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                    ; 13      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rowaddr_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                             ; 13      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:coladdr_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                             ; 13      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_0_h2f_lw_axi_master_agent|write_addr_data_both_valid                                                                                                                                                                                                       ; 13      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                                                                                   ; 13      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                                   ; 13      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_AWSIZE[1]                                                                                                                                                                                                                                                       ; 13      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_AWSIZE[0]                                                                                                                                                                                                                                                       ; 13      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_AWLEN[3]                                                                                                                                                                                                                                                        ; 13      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowaddr_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                  ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                   ; 12      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|cntr_7of:cntr1|cout_actual                                                                                                                                                                                                                            ; 12      ;
; RAW2RGB:u4|mCCD_G[8]~0                                                                                                                                                                                                                                                                                                                              ; 12      ;
; RAW2RGB:u4|mDVAL                                                                                                                                                                                                                                                                                                                                    ; 12      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0]                                                                                                                                                                                                                                                                                                   ; 12      ;
; Sdram_Control_4Port:u7|Equal4~0                                                                                                                                                                                                                                                                                                                     ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_burstwrap_reg[8]                                                                                                                                                     ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]                                                                                                                                             ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[3]                                                                                                                                             ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]                                                                                                                                             ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[3]                                                                                                                                             ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[2]                                                                                                                                             ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|int_nxt_addr_reg_dly[3]                                                                                                                                             ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_state_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                        ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowaddr_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                          ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coladdr_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                          ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_frommem_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                                                                                        ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_frommem_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                 ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1                                                                                                                                                       ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_digits_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                                                                                         ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1                                                                                                                                                       ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_clk_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                                                                                            ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_009|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1                                                                                                                                                       ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:coldata_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                                                                                            ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:coldata_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                     ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1                                                                                                                                                       ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:readwrite_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                                                                                          ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1                                                                                                                                                       ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rowaddr_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                                                                                            ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rowaddr_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                     ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1                                                                                                                                                       ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                                                                         ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                  ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                                                                                     ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:verilog_ack_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                                                                                        ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1                                                                                                                                                       ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_state_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                                                                                          ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_state_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                   ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1                                                                                                                                                       ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rowdata_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                                                                                            ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rowdata_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                     ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1                                                                                                                                                       ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:imagedata_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                                                                                          ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1                                                                                                                                                       ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_tomem_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                                                                                          ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1                                                                                                                                                       ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:row_read_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                                                                                           ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:row_read_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                    ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_014|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~0                                                                                                                                                       ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:coladdr_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~3                                                                                                                                            ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:coladdr_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                     ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~0                                                                                                                                                       ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_015|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~0                                                                                                                                                       ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                          ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_frommem_s1_translator_avalon_universal_slave_0_agent|WideOr0~0                                                                                                                                                                                               ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_digits_s1_translator_avalon_universal_slave_0_agent|WideOr0~0                                                                                                                                                                                                ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_clk_s1_translator_avalon_universal_slave_0_agent|WideOr0~0                                                                                                                                                                                                   ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:coldata_s1_translator_avalon_universal_slave_0_agent|WideOr0~0                                                                                                                                                                                                   ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:readwrite_s1_translator_avalon_universal_slave_0_agent|WideOr0~0                                                                                                                                                                                                 ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rowaddr_s1_translator_avalon_universal_slave_0_agent|WideOr0~0                                                                                                                                                                                                   ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:start_s1_translator_avalon_universal_slave_0_agent|WideOr0~0                                                                                                                                                                                                     ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:verilog_ack_s1_translator_avalon_universal_slave_0_agent|WideOr0~0                                                                                                                                                                                               ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_state_s1_translator_avalon_universal_slave_0_agent|WideOr0~0                                                                                                                                                                                                 ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rowdata_s1_translator_avalon_universal_slave_0_agent|WideOr0~0                                                                                                                                                                                                   ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:imagedata_s1_translator_avalon_universal_slave_0_agent|WideOr0~0                                                                                                                                                                                                 ; 12      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_tomem_s1_translator_avalon_universal_slave_0_agent|WideOr0~0                                                                                                                                                                                                 ; 12      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|cntr_7of:cntr1|counter_reg_bit[10]                                                                                                                                                                                                                    ; 12      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|cntr_7of:cntr1|counter_reg_bit[9]                                                                                                                                                                                                                     ; 12      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|cntr_7of:cntr1|counter_reg_bit[8]                                                                                                                                                                                                                     ; 12      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|cntr_7of:cntr1|counter_reg_bit[7]                                                                                                                                                                                                                     ; 12      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|cntr_7of:cntr1|counter_reg_bit[6]                                                                                                                                                                                                                     ; 12      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|cntr_7of:cntr1|counter_reg_bit[4]                                                                                                                                                                                                                     ; 12      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|cntr_7of:cntr1|counter_reg_bit[3]                                                                                                                                                                                                                     ; 12      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|cntr_7of:cntr1|counter_reg_bit[2]                                                                                                                                                                                                                     ; 12      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|cntr_7of:cntr1|counter_reg_bit[1]                                                                                                                                                                                                                     ; 12      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|cntr_7of:cntr1|counter_reg_bit[0]                                                                                                                                                                                                                     ; 12      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWBURST[0]                                                                                                                                                                                                                                                   ; 12      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL15                                                                                                                                                                                                                                                                                         ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL14                                                                                                                                                                                                                                                                                         ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL13                                                                                                                                                                                                                                                                                         ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL12                                                                                                                                                                                                                                                                                         ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL11                                                                                                                                                                                                                                                                                         ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL10                                                                                                                                                                                                                                                                                         ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL9                                                                                                                                                                                                                                                                                          ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL8                                                                                                                                                                                                                                                                                          ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL7                                                                                                                                                                                                                                                                                          ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL6                                                                                                                                                                                                                                                                                          ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL5                                                                                                                                                                                                                                                                                          ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL4                                                                                                                                                                                                                                                                                          ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL3                                                                                                                                                                                                                                                                                          ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL2                                                                                                                                                                                                                                                                                          ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL1                                                                                                                                                                                                                                                                                          ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_PARALLELTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                          ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL15                                                                                                                                                                                                                                                                                           ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL14                                                                                                                                                                                                                                                                                           ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL13                                                                                                                                                                                                                                                                                           ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL12                                                                                                                                                                                                                                                                                           ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL11                                                                                                                                                                                                                                                                                           ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL10                                                                                                                                                                                                                                                                                           ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL9                                                                                                                                                                                                                                                                                            ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL8                                                                                                                                                                                                                                                                                            ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL7                                                                                                                                                                                                                                                                                            ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL6                                                                                                                                                                                                                                                                                            ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL5                                                                                                                                                                                                                                                                                            ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL4                                                                                                                                                                                                                                                                                            ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL3                                                                                                                                                                                                                                                                                            ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL2                                                                                                                                                                                                                                                                                            ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL1                                                                                                                                                                                                                                                                                            ; 11      ;
; HPS_DDR3_DM[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                            ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                                     ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                                           ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                    ; 11      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                               ; 11      ;
; Sdram_Control_4Port:u7|command:command1|always3~0                                                                                                                                                                                                                                                                                                   ; 11      ;
; Sdram_Control_4Port:u7|ST[9]~1                                                                                                                                                                                                                                                                                                                      ; 11      ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                      ; 11      ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|rd_wfifo                                                                                                                                                                                                                                                                                               ; 11      ;
; mysystem:u0|mysystem_HPS_State:hps_state|always0~0                                                                                                                                                                                                                                                                                                  ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_009|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                                                                                 ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                                                                                 ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                                                                                 ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_out_eop~1                                                                                                                                                           ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                                                                                 ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                                                                                 ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                                                                                 ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                                                                                 ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                                                                                 ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_014|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                                                                                 ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                                                                                 ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_015|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                                                                                 ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]                                                                                                                                                     ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                         ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                               ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                         ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                               ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_009|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                         ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_009|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                               ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                         ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                               ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                               ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                         ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                         ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                               ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                         ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                               ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                         ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                         ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_014|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                         ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                               ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_015|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                         ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_015|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS                                                                                                                                               ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_in_ready~2                                                                                                                                                          ; 11      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|op_1~1                                                                                                                                                                                                                                             ; 11      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                                       ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                                           ; 10      ;
; rowMem~13                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; colMem~14                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; HPS_fromMem[9]~2                                                                                                                                                                                                                                                                                                                                    ; 10      ;
; HPS_fromMem[4]~0                                                                                                                                                                                                                                                                                                                                    ; 10      ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                               ; 10      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0                                                                                                                                                                                                              ; 10      ;
; mysystem:u0|mysystem_ImageData:hps_frommem|edge_capture_wr_strobe~0                                                                                                                                                                                                                                                                                 ; 10      ;
; mysystem:u0|mysystem_ImageData:coldata|edge_capture_wr_strobe~0                                                                                                                                                                                                                                                                                     ; 10      ;
; mysystem:u0|mysystem_ImageData:rowdata|edge_capture_wr_strobe~0                                                                                                                                                                                                                                                                                     ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coladdr_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                            ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowaddr_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                            ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_state_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                          ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_state_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|always4~0                                                                                                                                                                                          ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                 ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                 ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_009|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                 ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                 ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                 ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                 ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                 ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                             ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                     ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                 ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                 ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                 ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:row_read_s1_translator_avalon_universal_slave_0_agent|WideOr0~0                                                                                                                                                                                                  ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_014|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                 ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:coladdr_s1_translator_avalon_universal_slave_0_agent|WideOr0~0                                                                                                                                                                                                   ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                 ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:col_read_s1_translator_avalon_universal_slave_0_agent|WideOr0~0                                                                                                                                                                                                  ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_015|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS                                                                                                                                                 ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_endofpacket                                                                                                                                   ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|source0_data[34]~0                                                                                                                                                      ; 10      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|op_1~1                                                                                                                                                                                                                                             ; 10      ;
; Sdram_Control_4Port:u7|command:command1|do_refresh                                                                                                                                                                                                                                                                                                  ; 10      ;
; Sdram_Control_4Port:u7|ST[8]                                                                                                                                                                                                                                                                                                                        ; 10      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_WDATA[7]                                                                                                                                                                                                                                                     ; 10      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_WDATA[6]                                                                                                                                                                                                                                                     ; 10      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_WDATA[5]                                                                                                                                                                                                                                                     ; 10      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_WDATA[4]                                                                                                                                                                                                                                                     ; 10      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_WDATA[3]                                                                                                                                                                                                                                                     ; 10      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_WDATA[2]                                                                                                                                                                                                                                                     ; 10      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_WDATA[1]                                                                                                                                                                                                                                                     ; 10      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWLEN[3]                                                                                                                                                                                                                                                     ; 10      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_AWBURST[1]                                                                                                                                                                                                                                                   ; 10      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_ARSIZE[2]                                                                                                                                                                                                                                                       ; 10      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_ARSIZE[1]                                                                                                                                                                                                                                                       ; 10      ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_ARSIZE[0]                                                                                                                                                                                                                                                       ; 10      ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                                       ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                                               ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                                               ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                                     ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_014|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                                     ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg~DUPLICATE                                                                                                                                                 ; 9       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|cntr_7of:cntr1|counter_reg_bit[5]~DUPLICATE                                                                                                                                                                                                           ; 9       ;
; SW[9]~input                                                                                                                                                                                                                                                                                                                                         ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                               ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                                     ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                                     ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                                           ; 9       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct       ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0                                                                                                                                                                                                             ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0                                                                                                                                                                                                             ; 9       ;
; Sdram_Control_4Port:u7|mRD_DONE                                                                                                                                                                                                                                                                                                                     ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a5                                                                                                                                                                                                             ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a4                                                                                                                                                                                                             ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0                                                                                                                                                                                                             ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a4                                                                                                                                                                                                             ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0                                                                                                                                                                                                             ; 9       ;
; Sdram_Control_4Port:u7|mWR_DONE                                                                                                                                                                                                                                                                                                                     ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a4                                                                                                                                                                                                              ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1                                                                                                                                                                                                              ; 9       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4]~2                                                                                                                                                                                                                                                                                                 ; 9       ;
; I2C_CCD_Config:u8|mI2C_GO                                                                                                                                                                                                                                                                                                                           ; 9       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                                                                                         ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a3                                                                                                                                                                                                              ; 9       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_r:the_mysystem_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                               ; 9       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                                                                                              ; 9       ;
; mysystem:u0|mysystem_HPS_Digits:hps_tomem|data_out[9]                                                                                                                                                                                                                                                                                               ; 9       ;
; mysystem:u0|mysystem_HPS_Digits:hps_tomem|data_out[8]                                                                                                                                                                                                                                                                                               ; 9       ;
; mysystem:u0|mysystem_HPS_Digits:hps_tomem|data_out[7]                                                                                                                                                                                                                                                                                               ; 9       ;
; mysystem:u0|mysystem_HPS_Digits:hps_tomem|data_out[6]                                                                                                                                                                                                                                                                                               ; 9       ;
; mysystem:u0|mysystem_HPS_Digits:hps_tomem|data_out[5]                                                                                                                                                                                                                                                                                               ; 9       ;
; mysystem:u0|mysystem_HPS_Digits:hps_tomem|data_out[4]                                                                                                                                                                                                                                                                                               ; 9       ;
; mysystem:u0|mysystem_HPS_Digits:hps_tomem|data_out[3]                                                                                                                                                                                                                                                                                               ; 9       ;
; mysystem:u0|mysystem_HPS_Digits:hps_tomem|data_out[2]                                                                                                                                                                                                                                                                                               ; 9       ;
; mysystem:u0|mysystem_HPS_Digits:hps_tomem|data_out[1]                                                                                                                                                                                                                                                                                               ; 9       ;
; mysystem:u0|mysystem_HPS_Digits:hps_tomem|data_out[0]                                                                                                                                                                                                                                                                                               ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_valid                                                                                                                                                            ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_valid                                                                                                                                                            ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_valid                                                                                                                                                            ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_valid                                                                                                                                                            ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_valid                                                                                                                                                            ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_valid                                                                                                                                                            ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:width_adapter_001|Decoder0~0                                                                                                                                                                                                                                   ; 9       ;
; col[0]                                                                                                                                                                                                                                                                                                                                              ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_frommem_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                              ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                       ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_digits_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                               ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_006|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                       ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_clk_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                                  ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_009|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                       ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:coldata_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                                  ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:readwrite_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                                ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                       ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rowaddr_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                                  ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                       ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|WideOr0~0                                                                                                                                                                                ; 9       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|av_waitrequest                                                                                                                                                                                                                                                                                         ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:start_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                                    ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                           ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:verilog_ack_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                              ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_003|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                       ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_state_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                                ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                       ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rowdata_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                                  ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                       ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:imagedata_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                                ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                       ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_tomem_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                                ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                       ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_014|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                       ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST                                                                                                                                         ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                       ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_015|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                       ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:width_adapter|always10~0                                                                                                                                                                                                                                       ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][92]                                                                                                                                                                                    ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][90]                                                                                                                                                                                    ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][91]                                                                                                                                                                                    ; 9       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|altsyncram_e1f1:altsyncram2|q_b[0]                                                                                                                                                                                                                    ; 9       ;
; Sdram_Control_4Port:u7|ST[2]                                                                                                                                                                                                                                                                                                                        ; 9       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_WDATA[9]                                                                                                                                                                                                                                                     ; 9       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_WDATA[8]                                                                                                                                                                                                                                                     ; 9       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_ARBURST[0]                                                                                                                                                                                                                                                      ; 9       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                                       ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                             ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg~DUPLICATE                                                                                                                                             ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                                     ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                                     ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                                                                               ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS~DUPLICATE                                                                                                                                       ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_005|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                                     ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                               ; 8       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|lfifo_rden        ; 8       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|phy_ddio_dqslogic_fiforeset[0]                                                                                                                                      ; 8       ;
; I2C_CCD_Config:u8|senosr_exposure[12]~4                                                                                                                                                                                                                                                                                                             ; 8       ;
; Sdram_Control_4Port:u7|command:command1|always0~6                                                                                                                                                                                                                                                                                                   ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a4                                                                                                                                                                                                             ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a3                                                                                                                                                                                                             ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a1                                                                                                                                                                                                             ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a4                                                                                                                                                                                                             ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a3                                                                                                                                                                                                             ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a4                                                                                                                                                                                                              ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0                                                                                                                                                                                                              ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a4                                                                                                                                                                                                              ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a0                                                                                                                                                                                                              ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a2                                                                                                                                                                                                             ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1                                                                                                                                                                                                             ; 8       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                       ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a5                                                                                                                                                                                                              ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a5                                                                                                                                                                                                              ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a2                                                                                                                                                                                                              ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_0_h2f_axi_master_agent|Add2~0                                                                                                                                                                                                                              ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:imagedata_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]~0                                                                                                                          ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:verilog_ack_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]~0                                                                                                                        ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_tomem_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]~0                                                                                                                          ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]~0                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:start_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[7]~0                                                                                                                              ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rowdata_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]~0                                                                                                                            ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_state_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~0                                                                                                                          ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_digits_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[7]~0                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_frommem_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]~0                                                                                                                        ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:coldata_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]~0                                                                                                                            ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hps_clk_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]~0                                                                                                                            ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:readwrite_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]~0                                                                                                                          ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:coladdr_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~0                                                                                                                            ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:rowaddr_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]~0                                                                                                                            ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:row_read_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~0                                                                                                                           ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:col_read_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]~0                                                                                                                           ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_009|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_valid                                                                                                                                                            ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_010|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_valid                                                                                                                                                            ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_011|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_valid                                                                                                                                                            ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_uncomp_subburst_byte_cnt~0                                                                                                                                      ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_valid                                                                                                                                                            ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_valid                                                                                                                                                                ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_007|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_valid                                                                                                                                                            ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_002|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_valid                                                                                                                                                            ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_014|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_valid                                                                                                                                                            ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_013|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_valid                                                                                                                                                            ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_015|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_valid                                                                                                                                                            ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[31]                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[30]                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[29]                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[28]                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[27]                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[26]                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[25]                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[24]                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[23]                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[22]                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[21]                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[20]                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[19]                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[18]                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[17]                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[16]                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[15]                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[14]                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[13]                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[12]                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[11]                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[10]                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[9]                                                                                                                                                          ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[8]                                                                                                                                                          ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[7]                                                                                                                                                          ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[6]                                                                                                                                                          ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[5]                                                                                                                                                          ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[4]                                                                                                                                                          ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[3]                                                                                                                                                          ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[2]                                                                                                                                                          ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[1]                                                                                                                                                          ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[0]                                                                                                                                                          ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[9]~0                                                                                                                   ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|nxt_uncomp_subburst_byte_cnt~0                                                                                                                                          ; 8       ;
; col[22]                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; col[21]                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; col[20]                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; col[19]                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; col[18]                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; col[17]                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; col[16]                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; col[15]                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; col[14]                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; col[13]                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; col[12]                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; col[11]                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; col[10]                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; col[8]                                                                                                                                                                                                                                                                                                                                              ; 8       ;
; col[6]                                                                                                                                                                                                                                                                                                                                              ; 8       ;
; col[5]                                                                                                                                                                                                                                                                                                                                              ; 8       ;
; col[4]                                                                                                                                                                                                                                                                                                                                              ; 8       ;
; col[3]                                                                                                                                                                                                                                                                                                                                              ; 8       ;
; col[2]                                                                                                                                                                                                                                                                                                                                              ; 8       ;
; col[1]                                                                                                                                                                                                                                                                                                                                              ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_tomem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                          ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_tomem_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                        ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_digits_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                       ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_state_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                          ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_state_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                        ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_frommem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                        ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_clk_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                            ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_clk_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                          ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:readwrite_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                          ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:readwrite_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                        ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowaddr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                            ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coladdr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                            ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:row_read_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                           ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:row_read_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_read_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                           ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:col_read_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:start_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                              ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:start_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                            ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowdata_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                            ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:rowdata_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                          ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imagedata_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                          ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imagedata_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                        ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_cmd_xbar_mux:cmd_xbar_mux_004|saved_grant[0]                                                                                                                                                                                                                    ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_valid_reg                                                                                                                                                       ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[90]                                                                                                                                                         ; 8       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_data_reg[91]                                                                                                                                                         ; 8       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|altsyncram_e1f1:altsyncram2|q_b[1]                                                                                                                                                                                                                    ; 8       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|altsyncram_e1f1:altsyncram2|q_b[3]                                                                                                                                                                                                                    ; 8       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|altsyncram_e1f1:altsyncram2|q_b[8]                                                                                                                                                                                                                    ; 8       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|altsyncram_e1f1:altsyncram2|q_b[2]                                                                                                                                                                                                                    ; 8       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|altsyncram_e1f1:altsyncram2|q_b[7]                                                                                                                                                                                                                    ; 8       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|altsyncram_e1f1:altsyncram2|q_b[6]                                                                                                                                                                                                                    ; 8       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|altsyncram_e1f1:altsyncram2|q_b[10]                                                                                                                                                                                                                   ; 8       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|altsyncram_e1f1:altsyncram2|q_b[11]                                                                                                                                                                                                                   ; 8       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|altsyncram_e1f1:altsyncram2|q_b[5]                                                                                                                                                                                                                    ; 8       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|altsyncram_e1f1:altsyncram2|q_b[9]                                                                                                                                                                                                                    ; 8       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|altsyncram_e1f1:altsyncram2|q_b[4]                                                                                                                                                                                                                    ; 8       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARLEN[3]                                                                                                                                                                                                                                                     ; 8       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_AWLEN[0]                                                                                                                                                                                                                                                        ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a4~DUPLICATE                                                                                                                                                                                                    ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_012|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                                       ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_COMP_TRANS~DUPLICATE                                                                                                                                       ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                                                     ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                                           ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                      ; 7       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[7]                                                                                                                                                                                                                                                                                     ; 7       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[8]                                                                                                                                                                                                                                                                                     ; 7       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[9]                                                                                                                                                                                                                                                                                     ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a5                                                                                                                                                                                                             ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a5                                                                                                                                                                                                              ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a1                                                                                                                                                                                                              ; 7       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[4]~4                                                                                                                                                                                                                                 ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a5                                                                                                                                                                                                              ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2                                                                                                                                                                                                              ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a1                                                                                                                                                                                                              ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a6                                                                                                                                                                                                             ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a2                                                                                                                                                                                                             ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1                                                                                                                                                                                                             ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a6                                                                                                                                                                                                             ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a6                                                                                                                                                                                                              ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a3                                                                                                                                                                                                              ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|wrptr_g[7]                                                                                                                                                                                                                                          ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|wrptr_g[3]                                                                                                                                                                                                                                          ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|mysystem_mm_interconnect_1_cmd_xbar_mux:cmd_xbar_mux|src_data[197]                                                                                                                                                                                                                         ; 7       ;
; CCD_Capture:u3|mCCD_FVAL                                                                                                                                                                                                                                                                                                                            ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a6                                                                                                                                                                                                              ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|wrptr_g[7]                                                                                                                                                                                                                                          ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|wrptr_g[3]                                                                                                                                                                                                                                          ; 7       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                            ; 7       ;
; col[9]                                                                                                                                                                                                                                                                                                                                              ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|mysystem_mm_interconnect_0_rsp_xbar_mux:rsp_xbar_mux_001|src_payload~51                                                                                                                                                                                                                    ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:col_read_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hps_tomem_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                           ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hps_digits_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                          ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hps_state_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                           ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hps_frommem_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                         ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hps_clk_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:readwrite_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                           ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:row_read_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                            ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:col_read_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                            ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:start_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                               ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:rowdata_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:verilog_ack_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                         ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:coldata_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                            ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:coldata_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:row_read_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                                 ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:coladdr_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                                  ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:col_read_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                                 ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[31]~31                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[30]~30                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[29]~29                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[28]~28                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[27]~27                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[26]~26                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[25]~25                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[24]~24                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[23]~23                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[22]~22                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[21]~21                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[20]~20                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[19]~19                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[18]~18                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[17]~17                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[16]~16                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[15]~15                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[14]~14                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[13]~13                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[12]~12                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[11]~11                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[10]~10                                                                                                                                                                             ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[9]~9                                                                                                                                                                               ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[8]~8                                                                                                                                                                               ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[7]~7                                                                                                                                                                               ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[6]~6                                                                                                                                                                               ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[5]~5                                                                                                                                                                               ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[4]~4                                                                                                                                                                               ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[3]~3                                                                                                                                                                               ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[2]~2                                                                                                                                                                               ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[1]~1                                                                                                                                                                               ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[0]~0                                                                                                                                                                               ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_width_adapter:width_adapter|out_valid~0                                                                                                                                                                                                                                      ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|first_packet_beat                                                                                                                                    ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:onchip_memory2_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                    ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                   ; 7       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:burst_adapter|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|in_narrow_reg                                                                                                                                                           ; 7       ;
; Sdram_Control_4Port:u7|command:command1|do_precharge                                                                                                                                                                                                                                                                                                ; 7       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_WDATA[10]                                                                                                                                                                                                                                                    ; 7       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_lw_ARLEN[1]                                                                                                                                                                                                                                                     ; 7       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_AWLEN[1]                                                                                                                                                                                                                                                        ; 7       ;
; mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_ARBURST[1]                                                                                                                                                                                                                                                      ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2~DUPLICATE                                                                                                                                                                                                   ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a1~DUPLICATE                                                                                                                                                                                                   ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a1~DUPLICATE                                                                                                                                                                                                    ; 6       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_001|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[2]~DUPLICATE                                                                                                                                ; 6       ;
; col[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                                    ; 6       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hps_digits_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                               ; 6       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:verilog_ack_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                              ; 6       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_004|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                                                                     ; 6       ;
; mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_SHIFT                                                                                                                                                                                                                                         ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~1                                                                                                                                                                                                                                             ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~1                                                                                                                                                                                                                                                                   ; 6       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[4]                                                                                                                                                                                                                                                                                     ; 6       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[5]                                                                                                                                                                                                                                                                                     ; 6       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[6]                                                                                                                                                                                                                                                                                     ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a6                                                                                                                                                                                                             ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2                                                                                                                                                                                                             ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a6                                                                                                                                                                                                             ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a6                                                                                                                                                                                                              ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a2                                                                                                                                                                                                              ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_jdc:wrptr_g1p|counter8a6                                                                                                                                                                                                              ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7                                                                                                                                                                                                             ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a3                                                                                                                                                                                                             ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|rdptr_g[7]                                                                                                                                                                                                                                         ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|rdptr_g[3]                                                                                                                                                                                                                                         ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7                                                                                                                                                                                                             ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a3                                                                                                                                                                                                             ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|rdptr_g[7]                                                                                                                                                                                                                                         ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|rdptr_g[3]                                                                                                                                                                                                                                         ; 6       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|read~0                                                                                                                                                                                                                                        ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a7                                                                                                                                                                                                              ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|a_graycounter_nv6:rdptr_g1p|counter5a0                                                                                                                                                                                                              ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|wrptr_g[6]                                                                                                                                                                                                                                          ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|wrptr_g[2]                                                                                                                                                                                                                                          ; 6       ;
; Sdram_Control_4Port:u7|command:command1|do_writea                                                                                                                                                                                                                                                                                                   ; 6       ;
; Sdram_Control_4Port:u7|command:command1|do_reada                                                                                                                                                                                                                                                                                                    ; 6       ;
; Reset_Delay:u2|Cont[20]                                                                                                                                                                                                                                                                                                                             ; 6       ;
; VGA_Controller:u1|oRequest                                                                                                                                                                                                                                                                                                                          ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|wrptr_g[6]                                                                                                                                                                                                                                          ; 6       ;
; mysystem:u0|mysystem_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_0_h2f_axi_master_agent|Add2~2                                                                                                                                                                                                                              ; 6       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_r:the_mysystem_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                            ; 6       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_r:the_mysystem_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw|counter_reg_bit[0]                                                                                                           ; 6       ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_r:the_mysystem_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                       ; 6       ;
; mysystem:u0|mysystem_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:burst_adapter_008|altera_merlin_burst_adapter_full:altera_merlin_burst_adapter_full.the_ba|out_uncomp_byte_cnt_reg[2]                                                                                                                                          ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------------------+
; Name                                                                                                                                                                                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                           ; Location                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------------------+
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_kvt:auto_generated|altsyncram_e1f1:altsyncram2|ALTSYNCRAM                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 1278         ; 24           ; 1278         ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 30672  ; 1278                        ; 24                          ; 1278                        ; 24                          ; 30672               ; 5           ; 0          ; None                          ; M10K_X69_Y11_N0, M10K_X69_Y12_N0, M10K_X69_Y14_N0, M10K_X69_Y13_N0, M10K_X69_Y15_N0                                                                                                                                                                                            ; Old data             ; New data        ; New data        ; No - Address Too Wide     ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|altsyncram_6mb1:fifo_ram|ALTSYNCRAM                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1           ; 0          ; None                          ; M10K_X38_Y7_N0                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; No - Address Too Wide     ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|altsyncram_6mb1:fifo_ram|ALTSYNCRAM                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1           ; 0          ; None                          ; M10K_X38_Y5_N0                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; No - Address Too Wide     ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|altsyncram_6mb1:fifo_ram|ALTSYNCRAM                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1           ; 0          ; None                          ; M10K_X49_Y10_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; No - Address Too Wide     ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_odu1:auto_generated|altsyncram_6mb1:fifo_ram|ALTSYNCRAM                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1           ; 0          ; None                          ; M10K_X49_Y8_N0                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; No - Address Too Wide     ;
; altsyncram:colMem_rtl_0|altsyncram_5rk1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 640          ; 10           ; 640          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 6400   ; 640                         ; 10                          ; 640                         ; 10                          ; 6400                ; 1           ; 0          ; None                          ; M10K_X41_Y36_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; No - Address Too Wide     ;
; altsyncram:colMem_rtl_1|altsyncram_ubj1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 640          ; 10           ; 640          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 6400   ; 640                         ; 10                          ; 640                         ; 10                          ; 6400                ; 1           ; 0          ; None                          ; M10K_X41_Y35_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; No - Address Too Wide     ;
; altsyncram:rowMem_rtl_0|altsyncram_pok1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 480          ; 10           ; 480          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 4800   ; 480                         ; 10                          ; 480                         ; 10                          ; 4800                ; 1           ; 0          ; None                          ; M10K_X38_Y36_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; No - Address Too Wide     ;
; altsyncram:rowMem_rtl_1|altsyncram_i9j1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 480          ; 10           ; 480          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 4800   ; 480                         ; 10                          ; 480                         ; 10                          ; 4800                ; 1           ; 0          ; None                          ; M10K_X38_Y35_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; No - Address Too Wide     ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_r:the_mysystem_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                          ; M10K_X26_Y30_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; No - Latch Type Behaviour ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|mysystem_jtag_uart_0_scfifo_w:the_mysystem_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_a891:dpfifo|dpram_7s81:FIFOram|altsyncram_b8s1:altsyncram1|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0          ; None                          ; M10K_X26_Y26_N0                                                                                                                                                                                                                                                                ; Don't care           ; New data        ; New data        ; No - Latch Type Behaviour ;
; mysystem:u0|mysystem_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_lej1:auto_generated|ALTSYNCRAM                                                                                                          ; AUTO ; Single Port      ; Single Clock ; 4096         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 131072 ; 4096                        ; 32                          ; --                          ; --                          ; 131072              ; 16          ; 0          ; mysystem_onchip_memory2_0.hex ; M10K_X41_Y46_N0, M10K_X38_Y47_N0, M10K_X49_Y46_N0, M10K_X41_Y45_N0, M10K_X38_Y46_N0, M10K_X41_Y48_N0, M10K_X38_Y48_N0, M10K_X38_Y45_N0, M10K_X41_Y47_N0, M10K_X49_Y48_N0, M10K_X41_Y49_N0, M10K_X49_Y49_N0, M10K_X41_Y44_N0, M10K_X49_Y47_N0, M10K_X49_Y45_N0, M10K_X49_Y44_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 10,919 / 289,320 ( 4 % )  ;
; C12 interconnects                           ; 210 / 13,420 ( 2 % )      ;
; C2 interconnects                            ; 2,799 / 119,108 ( 2 % )   ;
; C4 interconnects                            ; 2,151 / 56,300 ( 4 % )    ;
; DQS bus muxes                               ; 1 / 25 ( 4 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 1 / 25 ( 4 % )            ;
; Direct links                                ; 1,783 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 12 / 16 ( 75 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 1 / 6 ( 17 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 1 / 287 ( < 1 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 159 / 165 ( 96 % )        ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 63 / 67 ( 94 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 100 / 156 ( 64 % )        ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 220 / 282 ( 78 % )        ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 6 / 64 ( 9 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 3,768 / 84,580 ( 4 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 342 / 12,676 ( 3 % )      ;
; R14/C12 interconnect drivers                ; 438 / 20,720 ( 2 % )      ;
; R3 interconnects                            ; 4,170 / 130,992 ( 3 % )   ;
; R6 interconnects                            ; 6,359 / 266,960 ( 2 % )   ;
; Spine clocks                                ; 33 / 360 ( 9 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 15    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 13    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Pass         ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; Memory interface related rules are checked but not reported.                       ; None     ; ----                                                                     ; Memory Interfaces      ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 171          ; 0            ; 171          ; 0            ; 9            ; 247       ; 171          ; 0            ; 247       ; 247       ; 23           ; 203          ; 0            ; 0            ; 0            ; 23           ; 203          ; 0            ; 0            ; 0            ; 62           ; 203          ; 226          ; 0            ; 0            ; 0            ; 0            ; 195          ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 76           ; 247          ; 76           ; 247          ; 238          ; 0         ; 76           ; 247          ; 0         ; 0         ; 224          ; 44           ; 247          ; 247          ; 247          ; 224          ; 44           ; 247          ; 247          ; 247          ; 185          ; 44           ; 21           ; 247          ; 247          ; 247          ; 247          ; 52           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_BA[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_BA[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_CS_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_BLANK_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_ADDR[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_CAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_LDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_RAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_UDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_WE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_ADDR[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[4]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[5]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[6]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[7]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[8]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[9]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[10]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[11]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ADDR[12]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_BA[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_BA[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_BA[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_CAS_N      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_CKE        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_CK_N       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_CK_P       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_CS_N       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DM[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_ODT        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_RAS_N      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_RESET_N    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_WE_N       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK2_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_ADDR[13]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_ADDR[14]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DM[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DM[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DM[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_SYNC_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[23]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[24]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DRAM_DQ[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[21]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[22]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[34]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[35]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_P[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQ[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HPS_DDR3_DQS_N[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_P[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[19]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[20]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[25]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[26]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[27]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[28]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[29]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[30]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[31]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[32]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; GPIO_1[33]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[18]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[19]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[20]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[21]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[22]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[23]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[24]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[25]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[26]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[27]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[28]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[29]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[30]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQ[31]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_N[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_N[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_N[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_P[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_DQS_P[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; HPS_DDR3_RZQ        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 205.3             ;
; altera_reserved_tck     ; altera_reserved_tck  ; 65.6              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                       ; Destination Register                                                                                                  ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+-------------------+
; altera_reserved_tdi                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                      ; 6.678             ;
; altera_internal_jtag~FF_20                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                      ; 6.678             ;
; altera_internal_jtag~FF_39                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                      ; 6.678             ;
; altera_reserved_tms                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                        ; 5.927             ;
; altera_internal_jtag~FF_17                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                        ; 5.927             ;
; altera_internal_jtag~FF_36                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                        ; 5.927             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                        ; 4.940             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                        ; 4.940             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                        ; 4.940             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                        ; 4.940             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                      ; 4.929             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                      ; 4.929             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                        ; 4.925             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                        ; 4.912             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                        ; 4.912             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                         ; 4.877             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                         ; 4.877             ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[0]     ; 4.395             ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[9]     ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[0]     ; 4.395             ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|count[1]        ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[0]     ; 4.395             ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|state           ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[0]     ; 4.395             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                           ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[0]     ; 4.395             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                        ; 0.729             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                        ; 0.526             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                      ; 0.525             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                      ; 0.525             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                       ; 0.525             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                 ; 0.524             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg                                           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                         ; 0.523             ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[7]     ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[6]     ; 0.519             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                    ; 0.519             ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|count[9]        ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[0]     ; 0.518             ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|tck_t_dav       ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|write_stalled   ; 0.509             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                        ; 0.506             ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[6]     ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[5]     ; 0.504             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                        ; 0.500             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                 ; 0.498             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                    ; 0.489             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                           ; 0.479             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                        ; 0.478             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                 ; 0.476             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                       ; 0.476             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                      ; 0.476             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                      ; 0.456             ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[1]     ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[0]     ; 0.455             ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|count[8]        ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|count[9]        ; 0.454             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                      ; 0.453             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                             ; 0.452             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                    ; 0.450             ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[8]     ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[7]     ; 0.449             ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[10]    ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[9]     ; 0.447             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                     ; 0.444             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                 ; 0.439             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                        ; 0.439             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                        ; 0.439             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                      ; 0.437             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                      ; 0.437             ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[5]     ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[4]     ; 0.436             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                       ; 0.436             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                    ; 0.435             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                                    ; 0.435             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                      ; 0.435             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                             ; 0.434             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                             ; 0.434             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                      ; 0.428             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                      ; 0.422             ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[0]     ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid ; 0.418             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                      ; 0.418             ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[4]     ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[3]     ; 0.413             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                        ; 0.409             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                         ; 0.372             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                      ; 0.329             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                        ; 0.329             ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|count[2]        ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|count[9]        ; 0.326             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                      ; 0.323             ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[2]     ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[1]     ; 0.318             ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|count[0]        ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid ; 0.318             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]                           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                      ; 0.317             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                        ; 0.317             ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|count[3]        ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|count[9]        ; 0.313             ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|count[4]        ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|count[9]        ; 0.313             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                      ; 0.310             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[2]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                      ; 0.293             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                             ; 0.277             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                        ; 0.246             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                        ; 0.246             ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[3]     ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|td_shift[2]     ; 0.223             ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|count[6]        ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|count[9]        ; 0.153             ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|count[7]        ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|count[9]        ; 0.153             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                         ; 0.102             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]                           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                      ; 0.094             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                           ; 0.088             ;
; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|count[5]        ; mysystem:u0|mysystem_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:mysystem_jtag_uart_0_alt_jtag_atlantic|count[9]        ; 0.077             ;
+-----------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 93 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "lab3test"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance mysystem:u0|mysystem_sys_sdram_pll_0:sys_sdram_pll_0|mysystem_sys_sdram_pll_0_sys_pll:sys_pll|altera_pll:altera_pll_i|general[0].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock.
    Info: Must be connected
Warning: RST port on the PLL is not properly connected on instance mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|general[1].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock.
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 72 pins of 243 total pins
    Info (169086): Pin HPS_DDR3_ADDR[0] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_ADDR[1] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_ADDR[2] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_ADDR[3] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_ADDR[4] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_ADDR[5] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_ADDR[6] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_ADDR[7] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_ADDR[8] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_ADDR[9] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_ADDR[10] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_ADDR[11] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_ADDR[12] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_BA[0] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_BA[1] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_BA[2] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_CAS_N not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_CKE not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_CK_N not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_CK_P not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_CS_N not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DM[0] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_ODT not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_RAS_N not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_RESET_N not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_WE_N not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_ADDR[13] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_ADDR[14] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DM[1] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DM[2] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DM[3] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQS_P[3] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[0] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[1] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[2] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[3] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[4] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[5] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[6] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[7] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQS_N[0] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQS_P[0] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[8] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[9] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[10] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[11] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[12] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[13] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[14] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[15] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[16] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[17] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[18] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[19] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[20] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[21] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[22] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[23] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[24] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[25] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[26] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[27] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[28] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[29] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[30] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQ[31] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQS_N[1] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQS_N[2] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQS_N[3] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQS_P[1] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_DQS_P[2] not assigned to an exact location on the device
    Info (169086): Pin HPS_DDR3_RZQ not assigned to an exact location on the device
Critical Warning (174073): No exact pin location assignment(s) for 1 RUP, RDN, or RZQ pins of 1 total RUP, RDN or RZQ pins
    Info (174074): RUP, RDN, or RZQ pin HPS_DDR3_RZQ not assigned to an exact location on the device
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (184020): Starting Fitter periphery placement operations
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (11191): Automatically promoted 12 clocks (12 global)
    Info (11162): mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0 with 4 fanout uses global clock CLKCTRL_G15
    Info (11162): mysystem:u0|mysystem_sys_sdram_pll_0:sys_sdram_pll_0|mysystem_sys_sdram_pll_0_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 4031 fanout uses global clock CLKCTRL_G4
    Info (11162): mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 545 fanout uses global clock CLKCTRL_G5
    Info (11162): mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 1 fanout uses global clock CLKCTRL_G6
    Info (11162): mysystem:u0|mysystem_system_pll_0:system_pll_0|altera_pll:altera_pll_i|outclk_wire[3]~CLKENA0 with 108 fanout uses global clock CLKCTRL_G7
    Info (11162): mysystem:u0|altera_reset_controller:rst_controller|r_sync_rst~CLKENA0 with 1927 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): mysystem:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0 with 1914 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): GPIO_1[0]~inputCLKENA0 with 280 fanout uses global clock CLKCTRL_G0
    Info (11162): altera_internal_jtag~TCKUTAPCLKENA0 with 117 fanout uses global clock CLKCTRL_G1
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): Reset_Delay:u2|oRST_0~CLKENA0 with 504 fanout uses global clock CLKCTRL_G11
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): CLOCK_50~inputCLKENA0 with 95 fanout uses global clock CLKCTRL_G10
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): Reset_Delay:u2|oRST_2~CLKENA0 with 131 fanout uses global clock CLKCTRL_G12
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:05
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity dcfifo_odu1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qe9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pe9:dffpipe13|dffe14a* 
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'mysystem/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'mysystem/synthesis/submodules/hps_sdram_p0.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (114001): Time value "2.49975 ns" truncated to "2.499 ns"
Warning (114001): Time value "2.49975 ns" truncated to "2.499 ns"
Warning (114001): Time value "4.16625 ns" truncated to "4.166 ns"
Warning (114001): Time value "4.16625 ns" truncated to "4.166 ns"
Warning (114001): Time value "1.6665 ns" truncated to "1.666 ns"
Warning (114001): Time value "1.6665 ns" truncated to "1.666 ns"
Warning (332174): Ignored filter at hps_sdram_p0.sdc(527): *:u0|*:hps_0|*:hps_io|*:border|*:hps_sdram_inst|*s0|* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at hps_sdram_p0.sdc(527): Argument <from> is not an object ID
    Info (332050): set_false_path -from ${prefix}|*s0|* -to [get_clocks $local_pll_write_clk]
Warning (332174): Ignored filter at hps_sdram_p0.sdc(528): *:u0|*:hps_0|*:hps_io|*:border|*:hps_sdram_inst|*s0|*hphy_bridge_s0_translator|av_readdata_pre[*] could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at hps_sdram_p0.sdc(528): Argument <to> is not an object ID
    Info (332050): set_false_path -from [get_clocks $local_pll_write_clk] -to ${prefix}|*s0|*hphy_bridge_s0_translator|av_readdata_pre[*]
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: mysystem:u0|mysystem_start:hps_clk|data_out was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: counter[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: GPIO_1[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CCD_Capture:u3|X_Cont[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: I2C_CCD_Config:u8|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|hps_0|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated|ddio_outa[0]  from: muxsel  to: dataout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u0|system_pll_0|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332171): The following clock uncertainty values are less than the recommended values that would be applied by the derive_clock_uncertainty command
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[0]_IN (Rise) to HPS_DDR3_DQS_P[0]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.080
    Info (332172): Setup clock transfer from HPS_DDR3_DQS_P[0]_IN (Rise) to HPS_DDR3_DQS_P[0]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.080
    Info (332172): Setup clock transfer from mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_P[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Setup clock transfer from mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_P[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Setup clock transfer from mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.190
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.190
    Info (332172): Setup clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.190
    Info (332172): Hold clock transfer from u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to HPS_DDR3_DQS_P[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.190
    Info (332172): Setup clock transfer from mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to HPS_DDR3_DQS_N[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Setup clock transfer from mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
    Info (332172): Hold clock transfer from mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to HPS_DDR3_DQS_N[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.110
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 9 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):    3.333 HPS_DDR3_CK_N
    Info (332111):    3.333 HPS_DDR3_CK_P
    Info (332111):    3.333 HPS_DDR3_DQS_N[0]_OUT
    Info (332111):    3.333 HPS_DDR3_DQS_P[0]_IN
    Info (332111):    3.333 HPS_DDR3_DQS_P[0]_OUT
    Info (332111):    3.333 mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk
    Info (332111):    3.333 mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk
    Info (332111):    3.333 u0|hps_0|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type EC
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK4_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FAN_CTRL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_B2_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_EMPTY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_FULL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_SCL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_SDA" is assigned to location or region, but does not exist in design
    Warning (15706): Node "USB_WR_N" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:46
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:14
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 16% of the available device resources in the region that extends from location X33_Y35 to location X44_Y45
Info (170194): Fitter routing operations ending: elapsed time is 00:00:15
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 5.79 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSEMA5F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSEMA5F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:46
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 65 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO_1[16] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[17] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[24] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[35] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQS_P[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[19] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[33] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQ[8] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQ[9] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQ[10] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQ[11] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQ[12] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQ[13] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQ[14] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQ[15] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQ[16] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQ[17] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQ[18] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQ[19] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQ[20] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQ[21] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQ[22] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQ[23] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQ[24] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQ[25] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQ[26] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQ[27] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQ[28] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQ[29] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQ[30] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQ[31] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQS_N[1] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQS_N[2] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQS_N[3] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQS_P[1] has a permanently disabled output enable
    Info (169065): Pin HPS_DDR3_DQS_P[2] has a permanently disabled output enable
Info (169186): Following groups of pins have the same dynamic on-chip termination control
    Info (169185): Following pins have the same dynamic on-chip termination control: mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[0] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[4] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_N[0] uses the Differential 1.5-V SSTL Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[1] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[3] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[5] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[7] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin HPS_DDR3_DQS_P[0] uses the Differential 1.5-V SSTL Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[2] uses the SSTL-15 Class I I/O standard
    Info (169185): Following pins have the same dynamic on-chip termination control: mysystem:u0|mysystem_hps_0:hps_0|mysystem_hps_0_hps_io:hps_io|mysystem_hps_0_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin HPS_DDR3_DQ[6] uses the SSTL-15 Class I I/O standard
Info (144001): Generated suppressed messages file /project/eec181/jimmyu21/CameraClean/output_files/lab3test.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 119 warnings
    Info: Peak virtual memory: 2778 megabytes
    Info: Processing ended: Wed May 13 11:39:06 2015
    Info: Elapsed time: 00:03:15
    Info: Total CPU time (on all processors): 00:03:53


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /project/eec181/jimmyu21/CameraClean/output_files/lab3test.fit.smsg.


