TimeQuest Timing Analyzer report for DUT
Tue Nov 27 16:48:11 2018
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'reset'
 14. Slow 1200mV 85C Model Hold: 'reset'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Recovery: 'clk'
 17. Slow 1200mV 85C Model Removal: 'clk'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Setup: 'reset'
 27. Slow 1200mV 0C Model Hold: 'reset'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Recovery: 'clk'
 30. Slow 1200mV 0C Model Removal: 'clk'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'clk'
 38. Fast 1200mV 0C Model Setup: 'reset'
 39. Fast 1200mV 0C Model Hold: 'reset'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Recovery: 'clk'
 42. Fast 1200mV 0C Model Removal: 'clk'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths Summary
 57. Clock Status Summary
 58. Unconstrained Output Ports
 59. Unconstrained Output Ports
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; DUT                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.21        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  21.2%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }   ;
; reset      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 140.23 MHz ; 140.23 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -8.070 ; -4323.544          ;
; reset ; -1.054 ; -13.059            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; reset ; 0.324 ; 0.000              ;
; clk   ; 0.344 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -3.370 ; -91.513               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.104 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -743.000                         ;
; reset ; -3.000 ; -3.000                           ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                          ;
+--------+--------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -8.070 ; RegisterBank:a6|pc_direct_out[2]~13  ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -2.922     ; 6.123      ;
; -7.955 ; RegisterBank:a6|pc_direct_out[0]~5   ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -2.800     ; 6.130      ;
; -7.601 ; RegisterBank:a6|pc_direct_out[7]~29  ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -2.803     ; 5.773      ;
; -7.549 ; RegisterBank:a6|pc_direct_out[1]~1   ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -2.802     ; 5.722      ;
; -7.529 ; RegisterBank:a6|pc_direct_out[3]~9   ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -2.802     ; 5.702      ;
; -7.476 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[15]     ; reset        ; clk         ; 1.000        ; -2.558     ; 5.893      ;
; -7.439 ; RegisterBank:a6|pc_direct_out[12]~49 ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -2.946     ; 5.468      ;
; -7.374 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[0]      ; reset        ; clk         ; 1.000        ; -2.537     ; 5.812      ;
; -7.372 ; RegisterBank:a6|pc_direct_out[5]~21  ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -2.796     ; 5.551      ;
; -7.354 ; RegisterBank:a6|pc_direct_out[3]~9   ; instr_reg:a3|irReg[2] ; reset        ; clk         ; 1.000        ; -2.798     ; 5.531      ;
; -7.353 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[15]     ; reset        ; clk         ; 1.000        ; -2.438     ; 5.890      ;
; -7.328 ; RegisterBank:a6|pc_direct_out[13]~53 ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -2.805     ; 5.498      ;
; -7.327 ; RegisterBank:a6|pc_direct_out[2]~13  ; instr_reg:a3|irReg[2] ; reset        ; clk         ; 1.000        ; -2.918     ; 5.384      ;
; -7.314 ; RegisterBank:a6|pc_direct_out[8]~33  ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -2.805     ; 5.484      ;
; -7.313 ; RegisterBank:a6|pc_direct_out[6]~25  ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -2.798     ; 5.490      ;
; -7.288 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[2]      ; reset        ; clk         ; 1.000        ; -2.442     ; 5.821      ;
; -7.286 ; RegisterBank:a6|pc_direct_out[2]~13  ; instr_reg:a3|irReg[3] ; reset        ; clk         ; 1.000        ; -2.918     ; 5.343      ;
; -7.282 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[13]     ; reset        ; clk         ; 1.000        ; -2.436     ; 5.821      ;
; -7.276 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[15]     ; reset        ; clk         ; 1.000        ; -2.436     ; 5.815      ;
; -7.275 ; RegisterBank:a6|pc_direct_out[2]~13  ; instr_reg:a3|irReg[5] ; reset        ; clk         ; 1.000        ; -2.918     ; 5.332      ;
; -7.273 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[13]     ; reset        ; clk         ; 1.000        ; -2.558     ; 5.690      ;
; -7.261 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[2]      ; reset        ; clk         ; 1.000        ; -2.562     ; 5.674      ;
; -7.251 ; RegisterBank:a6|pc_direct_out[2]~13  ; t1:a9|t1_reg[13]      ; reset        ; clk         ; 1.000        ; -2.922     ; 5.304      ;
; -7.233 ; RegisterBank:a6|pc_direct_out[2]~13  ; t1:a9|t1_reg[12]      ; reset        ; clk         ; 1.000        ; -2.922     ; 5.286      ;
; -7.216 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[7]      ; reset        ; clk         ; 1.000        ; -2.585     ; 5.606      ;
; -7.210 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[3]      ; reset        ; clk         ; 1.000        ; -2.557     ; 5.628      ;
; -7.198 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[5]      ; reset        ; clk         ; 1.000        ; -2.557     ; 5.616      ;
; -7.197 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[4]      ; reset        ; clk         ; 1.000        ; -2.557     ; 5.615      ;
; -7.196 ; RegisterBank:a6|pc_direct_out[2]~13  ; instr_reg:a3|irReg[0] ; reset        ; clk         ; 1.000        ; -2.918     ; 5.253      ;
; -7.192 ; RegisterBank:a6|pc_direct_out[2]~13  ; instr_reg:a3|irReg[6] ; reset        ; clk         ; 1.000        ; -2.567     ; 5.600      ;
; -7.178 ; RegisterBank:a6|pc_direct_out[2]~13  ; instr_reg:a3|irReg[4] ; reset        ; clk         ; 1.000        ; -2.567     ; 5.586      ;
; -7.174 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[6]      ; reset        ; clk         ; 1.000        ; -2.565     ; 5.584      ;
; -7.161 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[13]     ; reset        ; clk         ; 1.000        ; -2.438     ; 5.698      ;
; -7.160 ; RegisterBank:a6|pc_direct_out[7]~29  ; t1:a9|t1_reg[12]      ; reset        ; clk         ; 1.000        ; -2.803     ; 5.332      ;
; -7.138 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[7]      ; reset        ; clk         ; 1.000        ; -2.465     ; 5.648      ;
; -7.136 ; RegisterBank:a6|pc_direct_out[0]~5   ; t1:a9|t1_reg[13]      ; reset        ; clk         ; 1.000        ; -2.800     ; 5.311      ;
; -7.131 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[11]     ; reset        ; clk         ; 1.000        ; -2.595     ; 5.511      ;
; -7.129 ; RegisterBank:a6|pc_direct_out[2]~13  ; t1:a9|t1_reg[15]      ; reset        ; clk         ; 1.000        ; -2.571     ; 5.533      ;
; -7.126 ; RegisterBank:a6|pc_direct_out[2]~13  ; instr_reg:a3|irReg[7] ; reset        ; clk         ; 1.000        ; -2.567     ; 5.534      ;
; -7.124 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[1]      ; reset        ; clk         ; 1.000        ; -2.562     ; 5.537      ;
; -7.122 ; RegisterBank:a6|pc_direct_out[1]~1   ; t2:a10|t2_reg[7]      ; reset        ; clk         ; 1.000        ; -2.465     ; 5.632      ;
; -7.118 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[9]      ; reset        ; clk         ; 1.000        ; -2.595     ; 5.498      ;
; -7.118 ; RegisterBank:a6|pc_direct_out[0]~5   ; t1:a9|t1_reg[12]      ; reset        ; clk         ; 1.000        ; -2.800     ; 5.293      ;
; -7.113 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[14]     ; reset        ; clk         ; 1.000        ; -2.474     ; 5.614      ;
; -7.102 ; RegisterBank:a6|pc_direct_out[4]~17  ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -2.783     ; 5.294      ;
; -7.102 ; RegisterBank:a6|pc_direct_out[1]~1   ; t2:a10|t2_reg[15]     ; reset        ; clk         ; 1.000        ; -2.438     ; 5.639      ;
; -7.099 ; RegisterBank:a6|pc_direct_out[2]~13  ; t1:a9|t1_reg[11]      ; reset        ; clk         ; 1.000        ; -2.922     ; 5.152      ;
; -7.090 ; RegisterBank:a6|pc_direct_out[0]~5   ; instr_reg:a3|irReg[6] ; reset        ; clk         ; 1.000        ; -2.445     ; 5.620      ;
; -7.075 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[14]     ; reset        ; clk         ; 1.000        ; -2.594     ; 5.456      ;
; -7.072 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[6]      ; reset        ; clk         ; 1.000        ; -2.443     ; 5.604      ;
; -7.065 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[12]     ; reset        ; clk         ; 1.000        ; -2.474     ; 5.566      ;
; -7.062 ; RegisterBank:a6|pc_direct_out[14]~57 ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -2.781     ; 5.256      ;
; -7.058 ; RegisterBank:a6|pc_direct_out[0]~5   ; instr_reg:a3|irReg[2] ; reset        ; clk         ; 1.000        ; -2.796     ; 5.237      ;
; -7.058 ; RegisterBank:a6|pc_direct_out[3]~9   ; instr_reg:a3|irReg[7] ; reset        ; clk         ; 1.000        ; -2.447     ; 5.586      ;
; -7.052 ; RegisterBank:a6|pc_direct_out[7]~29  ; t1:a9|t1_reg[13]      ; reset        ; clk         ; 1.000        ; -2.803     ; 5.224      ;
; -7.051 ; RegisterBank:a6|pc_direct_out[2]~13  ; t1:a9|t1_reg[9]       ; reset        ; clk         ; 1.000        ; -2.922     ; 5.104      ;
; -7.037 ; RegisterBank:a6|pc_direct_out[1]~1   ; t2:a10|t2_reg[13]     ; reset        ; clk         ; 1.000        ; -2.438     ; 5.574      ;
; -7.032 ; RegisterBank:a6|pc_direct_out[1]~1   ; instr_reg:a3|irReg[7] ; reset        ; clk         ; 1.000        ; -2.447     ; 5.560      ;
; -7.025 ; RegisterBank:a6|pc_direct_out[1]~1   ; t2:a10|t2_reg[11]     ; reset        ; clk         ; 1.000        ; -2.475     ; 5.525      ;
; -7.023 ; RegisterBank:a6|pc_direct_out[2]~13  ; t1:a9|t1_reg[4]       ; reset        ; clk         ; 1.000        ; -2.922     ; 5.076      ;
; -7.014 ; RegisterBank:a6|pc_direct_out[0]~5   ; t1:a9|t1_reg[15]      ; reset        ; clk         ; 1.000        ; -2.449     ; 5.540      ;
; -7.008 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[10]     ; reset        ; clk         ; 1.000        ; -2.473     ; 5.510      ;
; -7.003 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[11]     ; reset        ; clk         ; 1.000        ; -2.473     ; 5.505      ;
; -7.000 ; RegisterBank:a6|pc_direct_out[3]~9   ; instr_reg:a3|irReg[6] ; reset        ; clk         ; 1.000        ; -2.447     ; 5.528      ;
; -6.998 ; RegisterBank:a6|pc_direct_out[3]~9   ; instr_reg:a3|irReg[3] ; reset        ; clk         ; 1.000        ; -2.798     ; 5.175      ;
; -6.994 ; RegisterBank:a6|pc_direct_out[0]~5   ; instr_reg:a3|irReg[3] ; reset        ; clk         ; 1.000        ; -2.796     ; 5.173      ;
; -6.993 ; RegisterBank:a6|pc_direct_out[1]~1   ; t2:a10|t2_reg[12]     ; reset        ; clk         ; 1.000        ; -2.474     ; 5.494      ;
; -6.992 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[2]      ; reset        ; clk         ; 1.000        ; -2.440     ; 5.527      ;
; -6.992 ; RegisterBank:a6|pc_direct_out[3]~9   ; t1:a9|t1_reg[12]      ; reset        ; clk         ; 1.000        ; -2.802     ; 5.165      ;
; -6.985 ; RegisterBank:a6|pc_direct_out[0]~5   ; instr_reg:a3|irReg[5] ; reset        ; clk         ; 1.000        ; -2.796     ; 5.164      ;
; -6.984 ; RegisterBank:a6|pc_direct_out[0]~5   ; t1:a9|t1_reg[11]      ; reset        ; clk         ; 1.000        ; -2.800     ; 5.159      ;
; -6.982 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[6]      ; reset        ; clk         ; 1.000        ; -2.445     ; 5.512      ;
; -6.977 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[12]     ; reset        ; clk         ; 1.000        ; -2.594     ; 5.358      ;
; -6.975 ; RegisterBank:a6|pc_direct_out[2]~13  ; t1:a9|t1_reg[14]      ; reset        ; clk         ; 1.000        ; -2.922     ; 5.028      ;
; -6.961 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[14]     ; reset        ; clk         ; 1.000        ; -2.472     ; 5.464      ;
; -6.955 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[10]     ; reset        ; clk         ; 1.000        ; -2.475     ; 5.455      ;
; -6.953 ; RegisterBank:a6|pc_direct_out[0]~5   ; instr_reg:a3|irReg[0] ; reset        ; clk         ; 1.000        ; -2.796     ; 5.132      ;
; -6.946 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~288        ; reset        ; clk         ; 1.000        ; -2.915     ; 5.006      ;
; -6.946 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~287        ; reset        ; clk         ; 1.000        ; -2.915     ; 5.006      ;
; -6.946 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~290        ; reset        ; clk         ; 1.000        ; -2.915     ; 5.006      ;
; -6.946 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~293        ; reset        ; clk         ; 1.000        ; -2.915     ; 5.006      ;
; -6.936 ; RegisterBank:a6|pc_direct_out[0]~5   ; t1:a9|t1_reg[9]       ; reset        ; clk         ; 1.000        ; -2.800     ; 5.111      ;
; -6.934 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[7]      ; reset        ; clk         ; 1.000        ; -2.463     ; 5.446      ;
; -6.933 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[8]      ; reset        ; clk         ; 1.000        ; -2.460     ; 5.448      ;
; -6.930 ; RegisterBank:a6|pc_direct_out[7]~29  ; t1:a9|t1_reg[15]      ; reset        ; clk         ; 1.000        ; -2.452     ; 5.453      ;
; -6.928 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~295        ; reset        ; clk         ; 1.000        ; -2.915     ; 4.988      ;
; -6.928 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~297        ; reset        ; clk         ; 1.000        ; -2.915     ; 4.988      ;
; -6.928 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~296        ; reset        ; clk         ; 1.000        ; -2.915     ; 4.988      ;
; -6.928 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~298        ; reset        ; clk         ; 1.000        ; -2.915     ; 4.988      ;
; -6.928 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~299        ; reset        ; clk         ; 1.000        ; -2.915     ; 4.988      ;
; -6.928 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~300        ; reset        ; clk         ; 1.000        ; -2.915     ; 4.988      ;
; -6.928 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~294        ; reset        ; clk         ; 1.000        ; -2.915     ; 4.988      ;
; -6.928 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~308        ; reset        ; clk         ; 1.000        ; -2.915     ; 4.988      ;
; -6.922 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[3]      ; reset        ; clk         ; 1.000        ; -2.437     ; 5.460      ;
; -6.920 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[4]      ; reset        ; clk         ; 1.000        ; -2.437     ; 5.458      ;
; -6.918 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[3]      ; reset        ; clk         ; 1.000        ; -2.435     ; 5.458      ;
; -6.908 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[5]      ; reset        ; clk         ; 1.000        ; -2.435     ; 5.448      ;
; -6.905 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[12]     ; reset        ; clk         ; 1.000        ; -2.472     ; 5.408      ;
; -6.902 ; RegisterBank:a6|pc_direct_out[7]~29  ; t1:a9|t1_reg[14]      ; reset        ; clk         ; 1.000        ; -2.803     ; 5.074      ;
; -6.901 ; RegisterBank:a6|pc_direct_out[3]~9   ; instr_reg:a3|irReg[4] ; reset        ; clk         ; 1.000        ; -2.447     ; 5.429      ;
+--------+--------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'reset'                                                                                                         ;
+--------+------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.054 ; RegisterBank:a6|pc[9]  ; RegisterBank:a6|pc_direct_out[9]~37  ; clk          ; reset       ; 1.000        ; 2.547      ; 3.799      ;
; -0.914 ; RegisterBank:a6|pc[15] ; RegisterBank:a6|pc_direct_out[15]~61 ; clk          ; reset       ; 1.000        ; 2.549      ; 3.658      ;
; -0.895 ; RegisterBank:a6|pc[8]  ; RegisterBank:a6|pc_direct_out[8]~33  ; clk          ; reset       ; 1.000        ; 2.537      ; 3.634      ;
; -0.879 ; RegisterBank:a6|pc[10] ; RegisterBank:a6|pc_direct_out[10]~41 ; clk          ; reset       ; 1.000        ; 2.549      ; 3.621      ;
; -0.876 ; RegisterBank:a6|pc[0]  ; RegisterBank:a6|pc_direct_out[0]~5   ; clk          ; reset       ; 1.000        ; 2.527      ; 3.598      ;
; -0.871 ; RegisterBank:a6|pc[13] ; RegisterBank:a6|pc_direct_out[13]~53 ; clk          ; reset       ; 1.000        ; 2.537      ; 3.613      ;
; -0.854 ; RegisterBank:a6|pc[7]  ; RegisterBank:a6|pc_direct_out[7]~29  ; clk          ; reset       ; 1.000        ; 2.535      ; 3.749      ;
; -0.850 ; RegisterBank:a6|pc[1]  ; RegisterBank:a6|pc_direct_out[1]~1   ; clk          ; reset       ; 1.000        ; 2.536      ; 3.573      ;
; -0.819 ; RegisterBank:a6|pc[11] ; RegisterBank:a6|pc_direct_out[11]~45 ; clk          ; reset       ; 1.000        ; 2.543      ; 3.567      ;
; -0.801 ; RegisterBank:a6|pc[14] ; RegisterBank:a6|pc_direct_out[14]~57 ; clk          ; reset       ; 1.000        ; 2.516      ; 3.519      ;
; -0.760 ; RegisterBank:a6|pc[5]  ; RegisterBank:a6|pc_direct_out[5]~21  ; clk          ; reset       ; 1.000        ; 2.527      ; 3.650      ;
; -0.752 ; RegisterBank:a6|pc[6]  ; RegisterBank:a6|pc_direct_out[6]~25  ; clk          ; reset       ; 1.000        ; 2.529      ; 3.644      ;
; -0.725 ; RegisterBank:a6|pc[4]  ; RegisterBank:a6|pc_direct_out[4]~17  ; clk          ; reset       ; 1.000        ; 2.511      ; 3.592      ;
; -0.696 ; RegisterBank:a6|pc[12] ; RegisterBank:a6|pc_direct_out[12]~49 ; clk          ; reset       ; 1.000        ; 2.675      ; 3.456      ;
; -0.680 ; RegisterBank:a6|pc[3]  ; RegisterBank:a6|pc_direct_out[3]~9   ; clk          ; reset       ; 1.000        ; 2.529      ; 3.567      ;
; -0.633 ; RegisterBank:a6|pc[2]  ; RegisterBank:a6|pc_direct_out[2]~13  ; clk          ; reset       ; 1.000        ; 2.650      ; 3.632      ;
+--------+------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'reset'                                                                                                         ;
+-------+------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.324 ; RegisterBank:a6|pc[12] ; RegisterBank:a6|pc_direct_out[12]~49 ; clk          ; reset       ; 0.000        ; 2.946      ; 3.310      ;
; 0.373 ; RegisterBank:a6|pc[2]  ; RegisterBank:a6|pc_direct_out[2]~13  ; clk          ; reset       ; 0.000        ; 2.921      ; 3.334      ;
; 0.440 ; RegisterBank:a6|pc[3]  ; RegisterBank:a6|pc_direct_out[3]~9   ; clk          ; reset       ; 0.000        ; 2.795      ; 3.275      ;
; 0.440 ; RegisterBank:a6|pc[11] ; RegisterBank:a6|pc_direct_out[11]~45 ; clk          ; reset       ; 0.000        ; 2.809      ; 3.289      ;
; 0.455 ; RegisterBank:a6|pc[4]  ; RegisterBank:a6|pc_direct_out[4]~17  ; clk          ; reset       ; 0.000        ; 2.776      ; 3.271      ;
; 0.470 ; RegisterBank:a6|pc[1]  ; RegisterBank:a6|pc_direct_out[1]~1   ; clk          ; reset       ; 0.000        ; 2.802      ; 3.312      ;
; 0.481 ; RegisterBank:a6|pc[10] ; RegisterBank:a6|pc_direct_out[10]~41 ; clk          ; reset       ; 0.000        ; 2.815      ; 3.336      ;
; 0.482 ; RegisterBank:a6|pc[13] ; RegisterBank:a6|pc_direct_out[13]~53 ; clk          ; reset       ; 0.000        ; 2.803      ; 3.325      ;
; 0.493 ; RegisterBank:a6|pc[6]  ; RegisterBank:a6|pc_direct_out[6]~25  ; clk          ; reset       ; 0.000        ; 2.795      ; 3.328      ;
; 0.496 ; RegisterBank:a6|pc[5]  ; RegisterBank:a6|pc_direct_out[5]~21  ; clk          ; reset       ; 0.000        ; 2.793      ; 3.329      ;
; 0.518 ; RegisterBank:a6|pc[8]  ; RegisterBank:a6|pc_direct_out[8]~33  ; clk          ; reset       ; 0.000        ; 2.803      ; 3.361      ;
; 0.533 ; RegisterBank:a6|pc[0]  ; RegisterBank:a6|pc_direct_out[0]~5   ; clk          ; reset       ; 0.000        ; 2.793      ; 3.366      ;
; 0.534 ; RegisterBank:a6|pc[14] ; RegisterBank:a6|pc_direct_out[14]~57 ; clk          ; reset       ; 0.000        ; 2.781      ; 3.355      ;
; 0.536 ; RegisterBank:a6|pc[15] ; RegisterBank:a6|pc_direct_out[15]~61 ; clk          ; reset       ; 0.000        ; 2.815      ; 3.391      ;
; 0.597 ; RegisterBank:a6|pc[9]  ; RegisterBank:a6|pc_direct_out[9]~37  ; clk          ; reset       ; 0.000        ; 2.813      ; 3.450      ;
; 0.628 ; RegisterBank:a6|pc[7]  ; RegisterBank:a6|pc_direct_out[7]~29  ; clk          ; reset       ; 0.000        ; 2.801      ; 3.469      ;
+-------+------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                      ;
+-------+----------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; instr_reg:a3|irReg[6]      ; instr_reg:a3|irReg[6]                       ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; instr_reg:a3|irReg[4]      ; instr_reg:a3|irReg[4]                       ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; instr_reg:a3|irReg[7]      ; instr_reg:a3|irReg[7]                       ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.345 ; ALU:a1|carry               ; ALU:a1|carry                                ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.358 ; ALU:a1|zero                ; ALU:a1|zero                                 ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; instr_reg:a3|irReg[1]      ; instr_reg:a3|irReg[1]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.536 ; t1:a9|t1_reg[7]            ; RegisterBank:a6|pc[7]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.755      ;
; 0.536 ; t1:a9|t1_reg[2]            ; RegisterBank:a6|pc[2]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.755      ;
; 0.537 ; t1:a9|t1_reg[6]            ; RegisterBank:a6|pc[6]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.756      ;
; 0.537 ; t1:a9|t1_reg[8]            ; RegisterBank:a6|pc[8]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.756      ;
; 0.537 ; t1:a9|t1_reg[11]           ; RegisterBank:a6|pc[11]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.756      ;
; 0.538 ; t1:a9|t1_reg[14]           ; RegisterBank:a6|pc[14]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.757      ;
; 0.556 ; t1:a9|t1_reg[12]           ; RegisterBank:a6|pc[12]                      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.775      ;
; 0.626 ; RegisterBank:a6|pc[0]      ; RegisterBank:a6|RAM[7][0]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.845      ;
; 0.663 ; FSM:a0|current_state.S14   ; FSM:a0|current_state.S15                    ; clk          ; clk         ; 0.000        ; 0.063      ; 0.883      ;
; 0.748 ; RegisterBank:a6|pc[5]      ; RegisterBank:a6|RAM[7][5]                   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.966      ;
; 0.761 ; FSM:a0|current_state.S2    ; FSM:a0|current_state.S5                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.980      ;
; 0.789 ; t2:a10|t2_reg[6]           ; mem:a4|mem~380                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.027      ;
; 0.802 ; t2:a10|t2_reg[5]           ; mem:a4|mem~379                              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.032      ;
; 0.808 ; RegisterBank:a6|pc[4]      ; RegisterBank:a6|RAM[7][4]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.020      ;
; 0.829 ; t2:a10|t2_reg[8]           ; mem:a4|mem~382                              ; clk          ; clk         ; 0.000        ; 0.096      ; 1.082      ;
; 0.867 ; instr_reg:a3|irReg[4]      ; instr_reg:a3|irReg[7]                       ; clk          ; clk         ; 0.000        ; 0.076      ; 1.100      ;
; 0.907 ; t1:a9|t1_reg[5]            ; RegisterBank:a6|pc[5]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.126      ;
; 0.922 ; instr_reg:a3|irReg[0]      ; instr_reg:a3|irReg[3]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.141      ;
; 0.928 ; instr_reg:a3|irReg[5]      ; instr_reg:a3|irReg[7]                       ; clk          ; clk         ; 0.000        ; 0.427      ; 1.512      ;
; 0.934 ; instr_reg:a3|irReg[2]      ; instr_reg:a3|irReg[2]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.153      ;
; 0.936 ; instr_reg:a3|irReg[0]      ; instr_reg:a3|irReg[1]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.155      ;
; 0.940 ; RegisterBank:a6|pc[15]     ; RegisterBank:a6|RAM[7][15]                  ; clk          ; clk         ; 0.000        ; 0.064      ; 1.161      ;
; 0.954 ; t1:a9|t1_reg[3]            ; RegisterBank:a6|pc[3]                       ; clk          ; clk         ; 0.000        ; 0.069      ; 1.180      ;
; 0.970 ; RegisterBank:a6|RAM[7][7]  ; RegisterBank:a6|RAM[5][7]                   ; clk          ; clk         ; 0.000        ; 0.435      ; 1.562      ;
; 0.971 ; t2:a10|t2_reg[14]          ; mem:a4|mem~388                              ; clk          ; clk         ; 0.000        ; 0.110      ; 1.238      ;
; 0.980 ; t2:a10|t2_reg[4]           ; mem:a4|mem~378                              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.210      ;
; 0.984 ; RegisterBank:a6|RAM[5][7]  ; t2:a10|t2_reg[7]                            ; clk          ; clk         ; 0.000        ; 0.047      ; 1.188      ;
; 1.000 ; RegisterBank:a6|pc[11]     ; RegisterBank:a6|RAM[7][11]                  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.226      ;
; 1.004 ; instr_reg:a3|irReg[3]      ; instr_reg:a3|irReg[3]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.223      ;
; 1.005 ; t2:a10|t2_reg[3]           ; mem:a4|mem~377                              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.235      ;
; 1.006 ; RegisterBank:a6|RAM[5][2]  ; t2:a10|t2_reg[2]                            ; clk          ; clk         ; 0.000        ; 0.049      ; 1.212      ;
; 1.017 ; instr_reg:a3|irReg[1]      ; instr_reg:a3|irReg[2]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.236      ;
; 1.031 ; reset                      ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; reset        ; clk         ; 0.000        ; 2.556      ; 3.784      ;
; 1.031 ; reset                      ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; reset        ; clk         ; 0.000        ; 2.556      ; 3.784      ;
; 1.031 ; reset                      ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; reset        ; clk         ; 0.000        ; 2.556      ; 3.784      ;
; 1.031 ; reset                      ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; reset        ; clk         ; 0.000        ; 2.556      ; 3.784      ;
; 1.034 ; RegisterBank:a6|RAM[5][15] ; t2:a10|t2_reg[15]                           ; clk          ; clk         ; 0.000        ; 0.103      ; 1.294      ;
; 1.038 ; FSM:a0|current_state.S11   ; instr_reg:a3|irReg[6]                       ; clk          ; clk         ; 0.000        ; 0.740      ; 1.935      ;
; 1.041 ; RegisterBank:a6|RAM[7][11] ; RegisterBank:a6|RAM[5][11]                  ; clk          ; clk         ; 0.000        ; 0.449      ; 1.647      ;
; 1.041 ; instr_reg:a3|irReg[0]      ; instr_reg:a3|irReg[2]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.260      ;
; 1.060 ; RegisterBank:a6|RAM[4][1]  ; t2:a10|t2_reg[1]                            ; clk          ; clk         ; 0.000        ; 0.436      ; 1.653      ;
; 1.064 ; t2:a10|t2_reg[8]           ; mem:a4|mem~270                              ; clk          ; clk         ; 0.000        ; -0.273     ; 0.948      ;
; 1.065 ; t2:a10|t2_reg[8]           ; mem:a4|mem~222                              ; clk          ; clk         ; 0.000        ; -0.273     ; 0.949      ;
; 1.072 ; RegisterBank:a6|RAM[2][4]  ; t2:a10|t2_reg[4]                            ; clk          ; clk         ; 0.000        ; 0.106      ; 1.335      ;
; 1.078 ; t2:a10|t2_reg[14]          ; mem:a4|mem~84                               ; clk          ; clk         ; 0.000        ; -0.253     ; 0.982      ;
; 1.079 ; t2:a10|t2_reg[14]          ; mem:a4|mem~52                               ; clk          ; clk         ; 0.000        ; -0.253     ; 0.983      ;
; 1.081 ; RegisterBank:a6|RAM[6][2]  ; t2:a10|t2_reg[2]                            ; clk          ; clk         ; 0.000        ; 0.436      ; 1.674      ;
; 1.082 ; t2:a10|t2_reg[14]          ; mem:a4|mem~148                              ; clk          ; clk         ; 0.000        ; -0.262     ; 0.977      ;
; 1.083 ; t2:a10|t2_reg[14]          ; mem:a4|mem~100                              ; clk          ; clk         ; 0.000        ; -0.262     ; 0.978      ;
; 1.093 ; t2:a10|t2_reg[9]           ; mem:a4|mem~95                               ; clk          ; clk         ; 0.000        ; -0.254     ; 0.996      ;
; 1.093 ; RegisterBank:a6|RAM[5][1]  ; t2:a10|t2_reg[1]                            ; clk          ; clk         ; 0.000        ; 0.049      ; 1.299      ;
; 1.107 ; t2:a10|t2_reg[11]          ; mem:a4|mem~385                              ; clk          ; clk         ; 0.000        ; 0.111      ; 1.375      ;
; 1.111 ; FSM:a0|current_state.S3    ; FSM:a0|current_state.S4                     ; clk          ; clk         ; 0.000        ; -0.165     ; 1.103      ;
; 1.113 ; instr_reg:a3|irReg[2]      ; RegisterBank:a6|RAM[5][9]                   ; clk          ; clk         ; 0.000        ; 0.452      ; 1.722      ;
; 1.113 ; reset                      ; FSM:a0|current_state.S15                    ; reset        ; clk         ; 0.000        ; 2.193      ; 3.503      ;
; 1.115 ; FSM:a0|current_state.S11   ; FSM:a0|current_state.S11                    ; clk          ; clk         ; 0.000        ; 0.046      ; 1.318      ;
; 1.115 ; reset                      ; FSM:a0|current_state.S5                     ; reset        ; clk         ; 0.000        ; 2.193      ; 3.505      ;
; 1.117 ; t2:a10|t2_reg[10]          ; mem:a4|mem~112                              ; clk          ; clk         ; 0.000        ; -0.254     ; 1.020      ;
; 1.123 ; RegisterBank:a6|RAM[7][10] ; t1:a9|t1_reg[10]                            ; clk          ; clk         ; 0.000        ; 0.425      ; 1.705      ;
; 1.129 ; reset                      ; FSM:a0|current_state.S14                    ; reset        ; clk         ; 0.000        ; 2.193      ; 3.519      ;
; 1.130 ; t2:a10|t2_reg[12]          ; mem:a4|mem~194                              ; clk          ; clk         ; 0.000        ; -0.263     ; 1.024      ;
; 1.133 ; instr_reg:a3|irReg[2]      ; instr_reg:a3|irReg[3]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.352      ;
; 1.140 ; RegisterBank:a6|pc[1]      ; RegisterBank:a6|RAM[7][1]                   ; clk          ; clk         ; 0.000        ; 0.064      ; 1.361      ;
; 1.146 ; t2:a10|t2_reg[8]           ; mem:a4|mem~430                              ; clk          ; clk         ; 0.000        ; -0.273     ; 1.030      ;
; 1.149 ; t2:a10|t2_reg[15]          ; mem:a4|mem~197                              ; clk          ; clk         ; 0.000        ; -0.299     ; 1.007      ;
; 1.158 ; FSM:a0|current_state.S5    ; FSM:a0|current_state.S9                     ; clk          ; clk         ; 0.000        ; 0.063      ; 1.378      ;
; 1.158 ; RegisterBank:a6|RAM[7][10] ; RegisterBank:a6|RAM[4][10]                  ; clk          ; clk         ; 0.000        ; 0.059      ; 1.374      ;
; 1.168 ; t2:a10|t2_reg[7]           ; mem:a4|mem~445                              ; clk          ; clk         ; 0.000        ; -0.267     ; 1.058      ;
; 1.169 ; t2:a10|t2_reg[6]           ; mem:a4|mem~444                              ; clk          ; clk         ; 0.000        ; -0.287     ; 1.039      ;
; 1.170 ; t2:a10|t2_reg[9]           ; mem:a4|mem~79                               ; clk          ; clk         ; 0.000        ; -0.261     ; 1.066      ;
; 1.170 ; RegisterBank:a6|RAM[4][10] ; t1:a9|t1_reg[10]                            ; clk          ; clk         ; 0.000        ; 0.428      ; 1.755      ;
; 1.170 ; reset                      ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; reset        ; clk         ; 0.000        ; 2.192      ; 3.559      ;
; 1.170 ; reset                      ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; reset        ; clk         ; 0.000        ; 2.192      ; 3.559      ;
; 1.170 ; reset                      ; RegisterBank:a6|pc_direct_out[11]~_emulated ; reset        ; clk         ; 0.000        ; 2.192      ; 3.559      ;
; 1.172 ; t2:a10|t2_reg[6]           ; mem:a4|mem~364                              ; clk          ; clk         ; 0.000        ; -0.288     ; 1.041      ;
; 1.172 ; reset                      ; RegisterBank:a6|pc_direct_out[12]~_emulated ; reset        ; clk         ; 0.000        ; 2.181      ; 3.550      ;
; 1.172 ; reset                      ; RegisterBank:a6|pc_direct_out[13]~_emulated ; reset        ; clk         ; 0.000        ; 2.181      ; 3.550      ;
; 1.172 ; reset                      ; RegisterBank:a6|pc_direct_out[14]~_emulated ; reset        ; clk         ; 0.000        ; 2.181      ; 3.550      ;
; 1.174 ; RegisterBank:a6|RAM[5][13] ; t2:a10|t2_reg[13]                           ; clk          ; clk         ; 0.000        ; 0.103      ; 1.434      ;
; 1.174 ; mem:a4|mem~270             ; instr_reg:a3|irReg[8]                       ; clk          ; clk         ; 0.000        ; 0.439      ; 1.770      ;
; 1.175 ; t2:a10|t2_reg[14]          ; mem:a4|mem~36                               ; clk          ; clk         ; 0.000        ; -0.260     ; 1.072      ;
; 1.176 ; FSM:a0|current_state.S2    ; FSM:a0|current_state.S16                    ; clk          ; clk         ; 0.000        ; -0.353     ; 0.980      ;
; 1.181 ; t1:a9|t1_reg[4]            ; RegisterBank:a6|pc[4]                       ; clk          ; clk         ; 0.000        ; 0.069      ; 1.407      ;
; 1.181 ; RegisterBank:a6|pc[6]      ; RegisterBank:a6|RAM[7][6]                   ; clk          ; clk         ; 0.000        ; 0.066      ; 1.404      ;
; 1.184 ; t2:a10|t2_reg[4]           ; mem:a4|mem~426                              ; clk          ; clk         ; 0.000        ; -0.296     ; 1.045      ;
; 1.185 ; instr_reg:a3|irReg[5]      ; instr_reg:a3|irReg[5]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 1.404      ;
; 1.188 ; reset                      ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; reset        ; clk         ; 0.000        ; 2.187      ; 3.572      ;
; 1.188 ; reset                      ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; reset        ; clk         ; 0.000        ; 2.187      ; 3.572      ;
; 1.188 ; reset                      ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; reset        ; clk         ; 0.000        ; 2.187      ; 3.572      ;
; 1.188 ; reset                      ; RegisterBank:a6|pc_direct_out[10]~_emulated ; reset        ; clk         ; 0.000        ; 2.187      ; 3.572      ;
; 1.188 ; reset                      ; RegisterBank:a6|pc_direct_out[15]~_emulated ; reset        ; clk         ; 0.000        ; 2.187      ; 3.572      ;
; 1.189 ; t2:a10|t2_reg[5]           ; mem:a4|mem~427                              ; clk          ; clk         ; 0.000        ; -0.296     ; 1.050      ;
; 1.191 ; t1:a9|t1_reg[1]            ; RegisterBank:a6|pc[1]                       ; clk          ; clk         ; 0.000        ; 0.056      ; 1.404      ;
; 1.191 ; RegisterBank:a6|RAM[5][5]  ; t2:a10|t2_reg[5]                            ; clk          ; clk         ; 0.000        ; 0.065      ; 1.413      ;
+-------+----------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                 ;
+--------+--------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.370 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; clk          ; clk         ; 1.000        ; 0.347      ; 4.712      ;
; -3.370 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; clk          ; clk         ; 1.000        ; 0.347      ; 4.712      ;
; -3.370 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; clk          ; clk         ; 1.000        ; 0.347      ; 4.712      ;
; -3.370 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[10]~_emulated ; clk          ; clk         ; 1.000        ; 0.347      ; 4.712      ;
; -3.370 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[15]~_emulated ; clk          ; clk         ; 1.000        ; 0.347      ; 4.712      ;
; -3.292 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; clk          ; clk         ; 1.000        ; 0.160      ; 4.447      ;
; -3.292 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; clk          ; clk         ; 1.000        ; 0.160      ; 4.447      ;
; -3.292 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; clk          ; clk         ; 1.000        ; 0.160      ; 4.447      ;
; -3.292 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[10]~_emulated ; clk          ; clk         ; 1.000        ; 0.160      ; 4.447      ;
; -3.292 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[15]~_emulated ; clk          ; clk         ; 1.000        ; 0.160      ; 4.447      ;
; -3.282 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; clk          ; clk         ; 1.000        ; 0.217      ; 4.494      ;
; -3.282 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; clk          ; clk         ; 1.000        ; 0.217      ; 4.494      ;
; -3.282 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; clk          ; clk         ; 1.000        ; 0.217      ; 4.494      ;
; -3.282 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[10]~_emulated ; clk          ; clk         ; 1.000        ; 0.217      ; 4.494      ;
; -3.282 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[15]~_emulated ; clk          ; clk         ; 1.000        ; 0.217      ; 4.494      ;
; -3.063 ; reset                    ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; reset        ; clk         ; 0.500        ; 2.103      ; 5.641      ;
; -3.063 ; reset                    ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; reset        ; clk         ; 0.500        ; 2.103      ; 5.641      ;
; -3.063 ; reset                    ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; reset        ; clk         ; 0.500        ; 2.103      ; 5.641      ;
; -3.063 ; reset                    ; RegisterBank:a6|pc_direct_out[10]~_emulated ; reset        ; clk         ; 0.500        ; 2.103      ; 5.641      ;
; -3.063 ; reset                    ; RegisterBank:a6|pc_direct_out[15]~_emulated ; reset        ; clk         ; 0.500        ; 2.103      ; 5.641      ;
; -3.030 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; clk          ; clk         ; 1.000        ; 0.347      ; 4.372      ;
; -3.030 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; clk          ; clk         ; 1.000        ; 0.347      ; 4.372      ;
; -3.030 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; clk          ; clk         ; 1.000        ; 0.347      ; 4.372      ;
; -3.030 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[10]~_emulated ; clk          ; clk         ; 1.000        ; 0.347      ; 4.372      ;
; -3.030 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[15]~_emulated ; clk          ; clk         ; 1.000        ; 0.347      ; 4.372      ;
; -3.016 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; clk          ; clk         ; 1.000        ; 0.345      ; 4.356      ;
; -3.016 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[12]~_emulated ; clk          ; clk         ; 1.000        ; 0.342      ; 4.353      ;
; -3.016 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[13]~_emulated ; clk          ; clk         ; 1.000        ; 0.342      ; 4.353      ;
; -3.016 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[14]~_emulated ; clk          ; clk         ; 1.000        ; 0.342      ; 4.353      ;
; -3.007 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; clk          ; clk         ; 1.000        ; 0.352      ; 4.354      ;
; -3.007 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; clk          ; clk         ; 1.000        ; 0.352      ; 4.354      ;
; -3.007 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[11]~_emulated ; clk          ; clk         ; 1.000        ; 0.352      ; 4.354      ;
; -2.943 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; clk          ; clk         ; 1.000        ; 0.217      ; 4.155      ;
; -2.943 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; clk          ; clk         ; 1.000        ; 0.217      ; 4.155      ;
; -2.943 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; clk          ; clk         ; 1.000        ; 0.217      ; 4.155      ;
; -2.943 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[10]~_emulated ; clk          ; clk         ; 1.000        ; 0.217      ; 4.155      ;
; -2.943 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[15]~_emulated ; clk          ; clk         ; 1.000        ; 0.217      ; 4.155      ;
; -2.938 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; clk          ; clk         ; 1.000        ; 0.158      ; 4.091      ;
; -2.938 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[12]~_emulated ; clk          ; clk         ; 1.000        ; 0.155      ; 4.088      ;
; -2.938 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[13]~_emulated ; clk          ; clk         ; 1.000        ; 0.155      ; 4.088      ;
; -2.938 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[14]~_emulated ; clk          ; clk         ; 1.000        ; 0.155      ; 4.088      ;
; -2.929 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; clk          ; clk         ; 1.000        ; 0.165      ; 4.089      ;
; -2.929 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; clk          ; clk         ; 1.000        ; 0.165      ; 4.089      ;
; -2.929 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[11]~_emulated ; clk          ; clk         ; 1.000        ; 0.165      ; 4.089      ;
; -2.928 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; clk          ; clk         ; 1.000        ; 0.215      ; 4.138      ;
; -2.928 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[12]~_emulated ; clk          ; clk         ; 1.000        ; 0.212      ; 4.135      ;
; -2.928 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[13]~_emulated ; clk          ; clk         ; 1.000        ; 0.212      ; 4.135      ;
; -2.928 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[14]~_emulated ; clk          ; clk         ; 1.000        ; 0.212      ; 4.135      ;
; -2.919 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; clk          ; clk         ; 1.000        ; 0.222      ; 4.136      ;
; -2.919 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; clk          ; clk         ; 1.000        ; 0.222      ; 4.136      ;
; -2.919 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[11]~_emulated ; clk          ; clk         ; 1.000        ; 0.222      ; 4.136      ;
; -2.795 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; clk          ; clk         ; 1.000        ; 0.217      ; 4.007      ;
; -2.795 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; clk          ; clk         ; 1.000        ; 0.217      ; 4.007      ;
; -2.795 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; clk          ; clk         ; 1.000        ; 0.217      ; 4.007      ;
; -2.795 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[10]~_emulated ; clk          ; clk         ; 1.000        ; 0.217      ; 4.007      ;
; -2.795 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[15]~_emulated ; clk          ; clk         ; 1.000        ; 0.217      ; 4.007      ;
; -2.709 ; reset                    ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; reset        ; clk         ; 0.500        ; 2.101      ; 5.285      ;
; -2.709 ; reset                    ; RegisterBank:a6|pc_direct_out[12]~_emulated ; reset        ; clk         ; 0.500        ; 2.098      ; 5.282      ;
; -2.709 ; reset                    ; RegisterBank:a6|pc_direct_out[13]~_emulated ; reset        ; clk         ; 0.500        ; 2.098      ; 5.282      ;
; -2.709 ; reset                    ; RegisterBank:a6|pc_direct_out[14]~_emulated ; reset        ; clk         ; 0.500        ; 2.098      ; 5.282      ;
; -2.700 ; reset                    ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; reset        ; clk         ; 0.500        ; 2.108      ; 5.283      ;
; -2.700 ; reset                    ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; reset        ; clk         ; 0.500        ; 2.108      ; 5.283      ;
; -2.700 ; reset                    ; RegisterBank:a6|pc_direct_out[11]~_emulated ; reset        ; clk         ; 0.500        ; 2.108      ; 5.283      ;
; -2.676 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; clk          ; clk         ; 1.000        ; 0.345      ; 4.016      ;
; -2.676 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[12]~_emulated ; clk          ; clk         ; 1.000        ; 0.342      ; 4.013      ;
; -2.676 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[13]~_emulated ; clk          ; clk         ; 1.000        ; 0.342      ; 4.013      ;
; -2.676 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[14]~_emulated ; clk          ; clk         ; 1.000        ; 0.342      ; 4.013      ;
; -2.667 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; clk          ; clk         ; 1.000        ; 0.352      ; 4.014      ;
; -2.667 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; clk          ; clk         ; 1.000        ; 0.352      ; 4.014      ;
; -2.667 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[11]~_emulated ; clk          ; clk         ; 1.000        ; 0.352      ; 4.014      ;
; -2.658 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; clk          ; clk         ; 1.000        ; 0.701      ; 4.354      ;
; -2.658 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; clk          ; clk         ; 1.000        ; 0.701      ; 4.354      ;
; -2.658 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; clk          ; clk         ; 1.000        ; 0.701      ; 4.354      ;
; -2.658 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; clk          ; clk         ; 1.000        ; 0.701      ; 4.354      ;
; -2.589 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; clk          ; clk         ; 1.000        ; 0.215      ; 3.799      ;
; -2.589 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[12]~_emulated ; clk          ; clk         ; 1.000        ; 0.212      ; 3.796      ;
; -2.589 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[13]~_emulated ; clk          ; clk         ; 1.000        ; 0.212      ; 3.796      ;
; -2.589 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[14]~_emulated ; clk          ; clk         ; 1.000        ; 0.212      ; 3.796      ;
; -2.580 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; clk          ; clk         ; 1.000        ; 0.514      ; 4.089      ;
; -2.580 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; clk          ; clk         ; 1.000        ; 0.514      ; 4.089      ;
; -2.580 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; clk          ; clk         ; 1.000        ; 0.514      ; 4.089      ;
; -2.580 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; clk          ; clk         ; 1.000        ; 0.514      ; 4.089      ;
; -2.580 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; clk          ; clk         ; 1.000        ; 0.222      ; 3.797      ;
; -2.580 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; clk          ; clk         ; 1.000        ; 0.222      ; 3.797      ;
; -2.580 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[11]~_emulated ; clk          ; clk         ; 1.000        ; 0.222      ; 3.797      ;
; -2.570 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; clk          ; clk         ; 1.000        ; 0.571      ; 4.136      ;
; -2.570 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; clk          ; clk         ; 1.000        ; 0.571      ; 4.136      ;
; -2.570 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; clk          ; clk         ; 1.000        ; 0.571      ; 4.136      ;
; -2.570 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; clk          ; clk         ; 1.000        ; 0.571      ; 4.136      ;
; -2.441 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; clk          ; clk         ; 1.000        ; 0.215      ; 3.651      ;
; -2.441 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[12]~_emulated ; clk          ; clk         ; 1.000        ; 0.212      ; 3.648      ;
; -2.441 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[13]~_emulated ; clk          ; clk         ; 1.000        ; 0.212      ; 3.648      ;
; -2.441 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[14]~_emulated ; clk          ; clk         ; 1.000        ; 0.212      ; 3.648      ;
; -2.432 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; clk          ; clk         ; 1.000        ; 0.222      ; 3.649      ;
; -2.432 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; clk          ; clk         ; 1.000        ; 0.222      ; 3.649      ;
; -2.432 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[11]~_emulated ; clk          ; clk         ; 1.000        ; 0.222      ; 3.649      ;
; -2.407 ; reset                    ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; reset        ; clk         ; 1.000        ; 2.103      ; 5.485      ;
; -2.407 ; reset                    ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; reset        ; clk         ; 1.000        ; 2.103      ; 5.485      ;
; -2.407 ; reset                    ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; reset        ; clk         ; 1.000        ; 2.103      ; 5.485      ;
; -2.407 ; reset                    ; RegisterBank:a6|pc_direct_out[10]~_emulated ; reset        ; clk         ; 1.000        ; 2.103      ; 5.485      ;
+--------+--------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                 ;
+-------+--------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.104 ; reset                    ; RegisterBank:a6|pc[5]                       ; reset        ; clk         ; 0.000        ; 2.188      ; 3.489      ;
; 1.104 ; reset                    ; RegisterBank:a6|pc[6]                       ; reset        ; clk         ; 0.000        ; 2.188      ; 3.489      ;
; 1.118 ; reset                    ; RegisterBank:a6|pc[7]                       ; reset        ; clk         ; 0.000        ; 2.187      ; 3.502      ;
; 1.118 ; reset                    ; RegisterBank:a6|pc[8]                       ; reset        ; clk         ; 0.000        ; 2.187      ; 3.502      ;
; 1.118 ; reset                    ; RegisterBank:a6|pc[13]                      ; reset        ; clk         ; 0.000        ; 2.187      ; 3.502      ;
; 1.123 ; reset                    ; RegisterBank:a6|RAM[7][8]                   ; reset        ; clk         ; 0.000        ; 2.183      ; 3.503      ;
; 1.123 ; reset                    ; RegisterBank:a6|RAM[7][9]                   ; reset        ; clk         ; 0.000        ; 2.183      ; 3.503      ;
; 1.145 ; reset                    ; RegisterBank:a6|RAM[7][6]                   ; reset        ; clk         ; 0.000        ; 2.192      ; 3.534      ;
; 1.145 ; reset                    ; RegisterBank:a6|RAM[7][7]                   ; reset        ; clk         ; 0.000        ; 2.192      ; 3.534      ;
; 1.145 ; reset                    ; RegisterBank:a6|RAM[7][11]                  ; reset        ; clk         ; 0.000        ; 2.192      ; 3.534      ;
; 1.146 ; reset                    ; RegisterBank:a6|pc[2]                       ; reset        ; clk         ; 0.000        ; 2.186      ; 3.529      ;
; 1.147 ; reset                    ; RegisterBank:a6|RAM[7][12]                  ; reset        ; clk         ; 0.000        ; 2.181      ; 3.525      ;
; 1.147 ; reset                    ; RegisterBank:a6|RAM[7][13]                  ; reset        ; clk         ; 0.000        ; 2.181      ; 3.525      ;
; 1.147 ; reset                    ; RegisterBank:a6|RAM[7][14]                  ; reset        ; clk         ; 0.000        ; 2.181      ; 3.525      ;
; 1.157 ; reset                    ; RegisterBank:a6|pc[0]                       ; reset        ; clk         ; 0.000        ; 2.192      ; 3.546      ;
; 1.157 ; reset                    ; RegisterBank:a6|RAM[7][0]                   ; reset        ; clk         ; 0.000        ; 2.192      ; 3.546      ;
; 1.157 ; reset                    ; RegisterBank:a6|pc[11]                      ; reset        ; clk         ; 0.000        ; 2.185      ; 3.539      ;
; 1.157 ; reset                    ; RegisterBank:a6|pc[4]                       ; reset        ; clk         ; 0.000        ; 2.192      ; 3.546      ;
; 1.157 ; reset                    ; RegisterBank:a6|pc[3]                       ; reset        ; clk         ; 0.000        ; 2.192      ; 3.546      ;
; 1.157 ; reset                    ; RegisterBank:a6|pc[12]                      ; reset        ; clk         ; 0.000        ; 2.185      ; 3.539      ;
; 1.157 ; reset                    ; RegisterBank:a6|pc[1]                       ; reset        ; clk         ; 0.000        ; 2.185      ; 3.539      ;
; 1.158 ; reset                    ; RegisterBank:a6|pc[10]                      ; reset        ; clk         ; 0.000        ; 2.185      ; 3.540      ;
; 1.158 ; reset                    ; RegisterBank:a6|pc[14]                      ; reset        ; clk         ; 0.000        ; 2.185      ; 3.540      ;
; 1.158 ; reset                    ; RegisterBank:a6|pc[15]                      ; reset        ; clk         ; 0.000        ; 2.185      ; 3.540      ;
; 1.163 ; reset                    ; RegisterBank:a6|RAM[7][5]                   ; reset        ; clk         ; 0.000        ; 2.187      ; 3.547      ;
; 1.163 ; reset                    ; RegisterBank:a6|RAM[7][10]                  ; reset        ; clk         ; 0.000        ; 2.187      ; 3.547      ;
; 1.163 ; reset                    ; RegisterBank:a6|RAM[7][2]                   ; reset        ; clk         ; 0.000        ; 2.187      ; 3.547      ;
; 1.163 ; reset                    ; RegisterBank:a6|RAM[7][15]                  ; reset        ; clk         ; 0.000        ; 2.187      ; 3.547      ;
; 1.173 ; reset                    ; RegisterBank:a6|RAM[7][3]                   ; reset        ; clk         ; 0.000        ; 2.187      ; 3.557      ;
; 1.173 ; reset                    ; RegisterBank:a6|RAM[7][1]                   ; reset        ; clk         ; 0.000        ; 2.187      ; 3.557      ;
; 1.182 ; reset                    ; RegisterBank:a6|pc[9]                       ; reset        ; clk         ; 0.000        ; 2.185      ; 3.564      ;
; 1.187 ; reset                    ; RegisterBank:a6|RAM[7][4]                   ; reset        ; clk         ; 0.000        ; 2.185      ; 3.569      ;
; 1.808 ; reset                    ; RegisterBank:a6|RAM[7][6]                   ; reset        ; clk         ; -0.500       ; 2.192      ; 3.697      ;
; 1.808 ; reset                    ; RegisterBank:a6|RAM[7][7]                   ; reset        ; clk         ; -0.500       ; 2.192      ; 3.697      ;
; 1.808 ; reset                    ; RegisterBank:a6|RAM[7][11]                  ; reset        ; clk         ; -0.500       ; 2.192      ; 3.697      ;
; 1.812 ; reset                    ; RegisterBank:a6|RAM[7][8]                   ; reset        ; clk         ; -0.500       ; 2.183      ; 3.692      ;
; 1.812 ; reset                    ; RegisterBank:a6|RAM[7][9]                   ; reset        ; clk         ; -0.500       ; 2.183      ; 3.692      ;
; 1.863 ; reset                    ; RegisterBank:a6|pc[0]                       ; reset        ; clk         ; -0.500       ; 2.192      ; 3.752      ;
; 1.863 ; reset                    ; RegisterBank:a6|RAM[7][0]                   ; reset        ; clk         ; -0.500       ; 2.192      ; 3.752      ;
; 1.863 ; reset                    ; RegisterBank:a6|pc[4]                       ; reset        ; clk         ; -0.500       ; 2.192      ; 3.752      ;
; 1.863 ; reset                    ; RegisterBank:a6|pc[3]                       ; reset        ; clk         ; -0.500       ; 2.192      ; 3.752      ;
; 1.865 ; reset                    ; RegisterBank:a6|RAM[7][12]                  ; reset        ; clk         ; -0.500       ; 2.181      ; 3.743      ;
; 1.865 ; reset                    ; RegisterBank:a6|RAM[7][13]                  ; reset        ; clk         ; -0.500       ; 2.181      ; 3.743      ;
; 1.865 ; reset                    ; RegisterBank:a6|RAM[7][14]                  ; reset        ; clk         ; -0.500       ; 2.181      ; 3.743      ;
; 1.872 ; reset                    ; RegisterBank:a6|pc[5]                       ; reset        ; clk         ; -0.500       ; 2.188      ; 3.757      ;
; 1.872 ; reset                    ; RegisterBank:a6|pc[6]                       ; reset        ; clk         ; -0.500       ; 2.188      ; 3.757      ;
; 1.880 ; reset                    ; RegisterBank:a6|pc[11]                      ; reset        ; clk         ; -0.500       ; 2.185      ; 3.762      ;
; 1.880 ; reset                    ; RegisterBank:a6|pc[12]                      ; reset        ; clk         ; -0.500       ; 2.185      ; 3.762      ;
; 1.880 ; reset                    ; RegisterBank:a6|pc[1]                       ; reset        ; clk         ; -0.500       ; 2.185      ; 3.762      ;
; 1.892 ; reset                    ; RegisterBank:a6|pc[9]                       ; reset        ; clk         ; -0.500       ; 2.185      ; 3.774      ;
; 1.909 ; reset                    ; RegisterBank:a6|pc[7]                       ; reset        ; clk         ; -0.500       ; 2.187      ; 3.793      ;
; 1.909 ; reset                    ; RegisterBank:a6|pc[8]                       ; reset        ; clk         ; -0.500       ; 2.187      ; 3.793      ;
; 1.909 ; reset                    ; RegisterBank:a6|pc[13]                      ; reset        ; clk         ; -0.500       ; 2.187      ; 3.793      ;
; 1.912 ; reset                    ; RegisterBank:a6|pc[10]                      ; reset        ; clk         ; -0.500       ; 2.185      ; 3.794      ;
; 1.912 ; reset                    ; RegisterBank:a6|pc[14]                      ; reset        ; clk         ; -0.500       ; 2.185      ; 3.794      ;
; 1.912 ; reset                    ; RegisterBank:a6|pc[15]                      ; reset        ; clk         ; -0.500       ; 2.185      ; 3.794      ;
; 1.929 ; reset                    ; RegisterBank:a6|pc[2]                       ; reset        ; clk         ; -0.500       ; 2.186      ; 3.812      ;
; 1.950 ; reset                    ; RegisterBank:a6|RAM[7][4]                   ; reset        ; clk         ; -0.500       ; 2.185      ; 3.832      ;
; 1.973 ; reset                    ; RegisterBank:a6|RAM[7][5]                   ; reset        ; clk         ; -0.500       ; 2.187      ; 3.857      ;
; 1.973 ; reset                    ; RegisterBank:a6|RAM[7][10]                  ; reset        ; clk         ; -0.500       ; 2.187      ; 3.857      ;
; 1.973 ; reset                    ; RegisterBank:a6|RAM[7][2]                   ; reset        ; clk         ; -0.500       ; 2.187      ; 3.857      ;
; 1.973 ; reset                    ; RegisterBank:a6|RAM[7][15]                  ; reset        ; clk         ; -0.500       ; 2.187      ; 3.857      ;
; 1.974 ; reset                    ; RegisterBank:a6|RAM[7][3]                   ; reset        ; clk         ; -0.500       ; 2.187      ; 3.858      ;
; 1.974 ; reset                    ; RegisterBank:a6|RAM[7][1]                   ; reset        ; clk         ; -0.500       ; 2.187      ; 3.858      ;
; 2.170 ; reset                    ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; reset        ; clk         ; 0.000        ; 2.556      ; 4.923      ;
; 2.170 ; reset                    ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; reset        ; clk         ; 0.000        ; 2.556      ; 4.923      ;
; 2.170 ; reset                    ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; reset        ; clk         ; 0.000        ; 2.556      ; 4.923      ;
; 2.170 ; reset                    ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; reset        ; clk         ; 0.000        ; 2.556      ; 4.923      ;
; 2.534 ; reset                    ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; reset        ; clk         ; 0.000        ; 2.192      ; 4.923      ;
; 2.534 ; reset                    ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; reset        ; clk         ; 0.000        ; 2.192      ; 4.923      ;
; 2.534 ; reset                    ; RegisterBank:a6|pc_direct_out[11]~_emulated ; reset        ; clk         ; 0.000        ; 2.192      ; 4.923      ;
; 2.542 ; reset                    ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; reset        ; clk         ; 0.000        ; 2.185      ; 4.924      ;
; 2.543 ; reset                    ; RegisterBank:a6|pc_direct_out[12]~_emulated ; reset        ; clk         ; 0.000        ; 2.181      ; 4.921      ;
; 2.543 ; reset                    ; RegisterBank:a6|pc_direct_out[13]~_emulated ; reset        ; clk         ; 0.000        ; 2.181      ; 4.921      ;
; 2.543 ; reset                    ; RegisterBank:a6|pc_direct_out[14]~_emulated ; reset        ; clk         ; 0.000        ; 2.181      ; 4.921      ;
; 2.588 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; clk          ; clk         ; 0.000        ; 0.742      ; 3.487      ;
; 2.588 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; clk          ; clk         ; 0.000        ; 0.742      ; 3.487      ;
; 2.588 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; clk          ; clk         ; 0.000        ; 0.742      ; 3.487      ;
; 2.588 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; clk          ; clk         ; 0.000        ; 0.742      ; 3.487      ;
; 2.732 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; clk          ; clk         ; 0.000        ; 0.742      ; 3.631      ;
; 2.732 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; clk          ; clk         ; 0.000        ; 0.742      ; 3.631      ;
; 2.732 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; clk          ; clk         ; 0.000        ; 0.742      ; 3.631      ;
; 2.732 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; clk          ; clk         ; 0.000        ; 0.742      ; 3.631      ;
; 2.776 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; clk          ; clk         ; 0.000        ; 0.866      ; 3.799      ;
; 2.776 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; clk          ; clk         ; 0.000        ; 0.866      ; 3.799      ;
; 2.776 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; clk          ; clk         ; 0.000        ; 0.866      ; 3.799      ;
; 2.776 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; clk          ; clk         ; 0.000        ; 0.866      ; 3.799      ;
; 2.835 ; reset                    ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; reset        ; clk         ; -0.500       ; 2.556      ; 5.088      ;
; 2.835 ; reset                    ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; reset        ; clk         ; -0.500       ; 2.556      ; 5.088      ;
; 2.835 ; reset                    ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; reset        ; clk         ; -0.500       ; 2.556      ; 5.088      ;
; 2.835 ; reset                    ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; reset        ; clk         ; -0.500       ; 2.556      ; 5.088      ;
; 2.885 ; reset                    ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; reset        ; clk         ; 0.000        ; 2.187      ; 5.269      ;
; 2.885 ; reset                    ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; reset        ; clk         ; 0.000        ; 2.187      ; 5.269      ;
; 2.885 ; reset                    ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; reset        ; clk         ; 0.000        ; 2.187      ; 5.269      ;
; 2.885 ; reset                    ; RegisterBank:a6|pc_direct_out[10]~_emulated ; reset        ; clk         ; 0.000        ; 2.187      ; 5.269      ;
; 2.885 ; reset                    ; RegisterBank:a6|pc_direct_out[15]~_emulated ; reset        ; clk         ; 0.000        ; 2.187      ; 5.269      ;
; 2.952 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; clk          ; clk         ; 0.000        ; 0.378      ; 3.487      ;
; 2.952 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; clk          ; clk         ; 0.000        ; 0.378      ; 3.487      ;
; 2.952 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[11]~_emulated ; clk          ; clk         ; 0.000        ; 0.378      ; 3.487      ;
; 2.960 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; clk          ; clk         ; 0.000        ; 0.371      ; 3.488      ;
+-------+--------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 155.13 MHz ; 155.13 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -7.214 ; -3856.528         ;
; reset ; -0.749 ; -9.243            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; reset ; 0.283 ; 0.000             ;
; clk   ; 0.299 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -2.930 ; -78.745              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.060 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -743.000                        ;
; reset ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                           ;
+--------+--------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -7.214 ; RegisterBank:a6|pc_direct_out[2]~13  ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -2.670     ; 5.519      ;
; -7.103 ; RegisterBank:a6|pc_direct_out[0]~5   ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -2.556     ; 5.522      ;
; -6.756 ; RegisterBank:a6|pc_direct_out[7]~29  ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -2.559     ; 5.172      ;
; -6.719 ; RegisterBank:a6|pc_direct_out[1]~1   ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -2.558     ; 5.136      ;
; -6.702 ; RegisterBank:a6|pc_direct_out[12]~49 ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -2.693     ; 4.984      ;
; -6.677 ; RegisterBank:a6|pc_direct_out[3]~9   ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -2.558     ; 5.094      ;
; -6.606 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[15]     ; reset        ; clk         ; 1.000        ; -2.343     ; 5.238      ;
; -6.592 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[0]      ; reset        ; clk         ; 1.000        ; -2.323     ; 5.244      ;
; -6.565 ; RegisterBank:a6|pc_direct_out[5]~21  ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -2.553     ; 4.987      ;
; -6.541 ; RegisterBank:a6|pc_direct_out[6]~25  ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -2.556     ; 4.960      ;
; -6.527 ; RegisterBank:a6|pc_direct_out[3]~9   ; instr_reg:a3|irReg[2] ; reset        ; clk         ; 1.000        ; -2.553     ; 4.949      ;
; -6.522 ; RegisterBank:a6|pc_direct_out[8]~33  ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -2.561     ; 4.936      ;
; -6.518 ; RegisterBank:a6|pc_direct_out[2]~13  ; instr_reg:a3|irReg[2] ; reset        ; clk         ; 1.000        ; -2.665     ; 4.828      ;
; -6.501 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[15]     ; reset        ; clk         ; 1.000        ; -2.231     ; 5.245      ;
; -6.498 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[15]     ; reset        ; clk         ; 1.000        ; -2.229     ; 5.244      ;
; -6.496 ; RegisterBank:a6|pc_direct_out[13]~53 ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -2.561     ; 4.910      ;
; -6.492 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[13]     ; reset        ; clk         ; 1.000        ; -2.229     ; 5.238      ;
; -6.480 ; RegisterBank:a6|pc_direct_out[2]~13  ; instr_reg:a3|irReg[3] ; reset        ; clk         ; 1.000        ; -2.665     ; 4.790      ;
; -6.470 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[2]      ; reset        ; clk         ; 1.000        ; -2.235     ; 5.210      ;
; -6.461 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[2]      ; reset        ; clk         ; 1.000        ; -2.347     ; 5.089      ;
; -6.458 ; RegisterBank:a6|pc_direct_out[2]~13  ; t1:a9|t1_reg[13]      ; reset        ; clk         ; 1.000        ; -2.670     ; 4.763      ;
; -6.446 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[13]     ; reset        ; clk         ; 1.000        ; -2.343     ; 5.078      ;
; -6.433 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[4]      ; reset        ; clk         ; 1.000        ; -2.341     ; 5.067      ;
; -6.427 ; RegisterBank:a6|pc_direct_out[2]~13  ; instr_reg:a3|irReg[0] ; reset        ; clk         ; 1.000        ; -2.665     ; 4.737      ;
; -6.427 ; RegisterBank:a6|pc_direct_out[2]~13  ; t1:a9|t1_reg[12]      ; reset        ; clk         ; 1.000        ; -2.670     ; 4.732      ;
; -6.426 ; RegisterBank:a6|pc_direct_out[2]~13  ; instr_reg:a3|irReg[5] ; reset        ; clk         ; 1.000        ; -2.665     ; 4.736      ;
; -6.419 ; RegisterBank:a6|pc_direct_out[2]~13  ; instr_reg:a3|irReg[4] ; reset        ; clk         ; 1.000        ; -2.350     ; 5.044      ;
; -6.418 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[7]      ; reset        ; clk         ; 1.000        ; -2.369     ; 5.024      ;
; -6.414 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[3]      ; reset        ; clk         ; 1.000        ; -2.341     ; 5.048      ;
; -6.400 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[6]      ; reset        ; clk         ; 1.000        ; -2.349     ; 5.026      ;
; -6.398 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[13]     ; reset        ; clk         ; 1.000        ; -2.231     ; 5.142      ;
; -6.397 ; RegisterBank:a6|pc_direct_out[2]~13  ; instr_reg:a3|irReg[6] ; reset        ; clk         ; 1.000        ; -2.350     ; 5.022      ;
; -6.371 ; RegisterBank:a6|pc_direct_out[7]~29  ; t1:a9|t1_reg[12]      ; reset        ; clk         ; 1.000        ; -2.559     ; 4.787      ;
; -6.367 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[1]      ; reset        ; clk         ; 1.000        ; -2.347     ; 4.995      ;
; -6.367 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[14]     ; reset        ; clk         ; 1.000        ; -2.265     ; 5.077      ;
; -6.364 ; RegisterBank:a6|pc_direct_out[2]~13  ; t1:a9|t1_reg[15]      ; reset        ; clk         ; 1.000        ; -2.355     ; 4.984      ;
; -6.363 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[7]      ; reset        ; clk         ; 1.000        ; -2.257     ; 5.081      ;
; -6.360 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[5]      ; reset        ; clk         ; 1.000        ; -2.341     ; 4.994      ;
; -6.357 ; RegisterBank:a6|pc_direct_out[2]~13  ; t1:a9|t1_reg[11]      ; reset        ; clk         ; 1.000        ; -2.670     ; 4.662      ;
; -6.354 ; RegisterBank:a6|pc_direct_out[2]~13  ; instr_reg:a3|irReg[7] ; reset        ; clk         ; 1.000        ; -2.350     ; 4.979      ;
; -6.347 ; RegisterBank:a6|pc_direct_out[4]~17  ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -2.542     ; 4.780      ;
; -6.347 ; RegisterBank:a6|pc_direct_out[0]~5   ; t1:a9|t1_reg[13]      ; reset        ; clk         ; 1.000        ; -2.556     ; 4.766      ;
; -6.344 ; RegisterBank:a6|pc_direct_out[14]~57 ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -2.541     ; 4.778      ;
; -6.335 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[14]     ; reset        ; clk         ; 1.000        ; -2.377     ; 4.933      ;
; -6.326 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[11]     ; reset        ; clk         ; 1.000        ; -2.377     ; 4.924      ;
; -6.322 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[6]      ; reset        ; clk         ; 1.000        ; -2.235     ; 5.062      ;
; -6.319 ; RegisterBank:a6|pc_direct_out[0]~5   ; instr_reg:a3|irReg[6] ; reset        ; clk         ; 1.000        ; -2.236     ; 5.058      ;
; -6.318 ; RegisterBank:a6|pc_direct_out[2]~13  ; t1:a9|t1_reg[9]       ; reset        ; clk         ; 1.000        ; -2.670     ; 4.623      ;
; -6.316 ; RegisterBank:a6|pc_direct_out[0]~5   ; t1:a9|t1_reg[12]      ; reset        ; clk         ; 1.000        ; -2.556     ; 4.735      ;
; -6.309 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[9]      ; reset        ; clk         ; 1.000        ; -2.377     ; 4.907      ;
; -6.309 ; RegisterBank:a6|pc_direct_out[1]~1   ; t2:a10|t2_reg[7]      ; reset        ; clk         ; 1.000        ; -2.257     ; 5.027      ;
; -6.303 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[12]     ; reset        ; clk         ; 1.000        ; -2.265     ; 5.013      ;
; -6.299 ; RegisterBank:a6|pc_direct_out[3]~9   ; instr_reg:a3|irReg[7] ; reset        ; clk         ; 1.000        ; -2.238     ; 5.036      ;
; -6.283 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[10]     ; reset        ; clk         ; 1.000        ; -2.263     ; 4.995      ;
; -6.283 ; RegisterBank:a6|pc_direct_out[2]~13  ; t1:a9|t1_reg[4]       ; reset        ; clk         ; 1.000        ; -2.670     ; 4.588      ;
; -6.281 ; RegisterBank:a6|pc_direct_out[1]~1   ; t2:a10|t2_reg[15]     ; reset        ; clk         ; 1.000        ; -2.231     ; 5.025      ;
; -6.273 ; RegisterBank:a6|pc_direct_out[1]~1   ; t2:a10|t2_reg[11]     ; reset        ; clk         ; 1.000        ; -2.265     ; 4.983      ;
; -6.266 ; RegisterBank:a6|pc_direct_out[1]~1   ; t2:a10|t2_reg[13]     ; reset        ; clk         ; 1.000        ; -2.231     ; 5.010      ;
; -6.258 ; RegisterBank:a6|pc_direct_out[0]~5   ; instr_reg:a3|irReg[2] ; reset        ; clk         ; 1.000        ; -2.551     ; 4.682      ;
; -6.258 ; RegisterBank:a6|pc_direct_out[7]~29  ; t1:a9|t1_reg[13]      ; reset        ; clk         ; 1.000        ; -2.559     ; 4.674      ;
; -6.255 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[11]     ; reset        ; clk         ; 1.000        ; -2.263     ; 4.967      ;
; -6.253 ; RegisterBank:a6|pc_direct_out[0]~5   ; t1:a9|t1_reg[15]      ; reset        ; clk         ; 1.000        ; -2.241     ; 4.987      ;
; -6.246 ; RegisterBank:a6|pc_direct_out[0]~5   ; t1:a9|t1_reg[11]      ; reset        ; clk         ; 1.000        ; -2.556     ; 4.665      ;
; -6.245 ; RegisterBank:a6|pc_direct_out[1]~1   ; instr_reg:a3|irReg[7] ; reset        ; clk         ; 1.000        ; -2.238     ; 4.982      ;
; -6.237 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[6]      ; reset        ; clk         ; 1.000        ; -2.237     ; 4.975      ;
; -6.234 ; RegisterBank:a6|pc_direct_out[3]~9   ; instr_reg:a3|irReg[6] ; reset        ; clk         ; 1.000        ; -2.238     ; 4.971      ;
; -6.229 ; RegisterBank:a6|pc_direct_out[3]~9   ; instr_reg:a3|irReg[3] ; reset        ; clk         ; 1.000        ; -2.553     ; 4.651      ;
; -6.226 ; RegisterBank:a6|pc_direct_out[1]~1   ; t2:a10|t2_reg[12]     ; reset        ; clk         ; 1.000        ; -2.265     ; 4.936      ;
; -6.225 ; RegisterBank:a6|pc_direct_out[0]~5   ; instr_reg:a3|irReg[0] ; reset        ; clk         ; 1.000        ; -2.551     ; 4.649      ;
; -6.223 ; RegisterBank:a6|pc_direct_out[0]~5   ; instr_reg:a3|irReg[3] ; reset        ; clk         ; 1.000        ; -2.551     ; 4.647      ;
; -6.215 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~295        ; reset        ; clk         ; 1.000        ; -2.662     ; 4.528      ;
; -6.215 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~297        ; reset        ; clk         ; 1.000        ; -2.662     ; 4.528      ;
; -6.215 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~296        ; reset        ; clk         ; 1.000        ; -2.662     ; 4.528      ;
; -6.215 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~298        ; reset        ; clk         ; 1.000        ; -2.662     ; 4.528      ;
; -6.215 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~299        ; reset        ; clk         ; 1.000        ; -2.662     ; 4.528      ;
; -6.215 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~300        ; reset        ; clk         ; 1.000        ; -2.662     ; 4.528      ;
; -6.215 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~294        ; reset        ; clk         ; 1.000        ; -2.662     ; 4.528      ;
; -6.215 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~308        ; reset        ; clk         ; 1.000        ; -2.662     ; 4.528      ;
; -6.215 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[14]     ; reset        ; clk         ; 1.000        ; -2.263     ; 4.927      ;
; -6.213 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[12]     ; reset        ; clk         ; 1.000        ; -2.377     ; 4.811      ;
; -6.208 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~288        ; reset        ; clk         ; 1.000        ; -2.663     ; 4.520      ;
; -6.208 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~287        ; reset        ; clk         ; 1.000        ; -2.663     ; 4.520      ;
; -6.208 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~290        ; reset        ; clk         ; 1.000        ; -2.663     ; 4.520      ;
; -6.208 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~293        ; reset        ; clk         ; 1.000        ; -2.663     ; 4.520      ;
; -6.207 ; RegisterBank:a6|pc_direct_out[0]~5   ; t1:a9|t1_reg[9]       ; reset        ; clk         ; 1.000        ; -2.556     ; 4.626      ;
; -6.205 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[7]      ; reset        ; clk         ; 1.000        ; -2.255     ; 4.925      ;
; -6.204 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[2]      ; reset        ; clk         ; 1.000        ; -2.233     ; 4.946      ;
; -6.201 ; RegisterBank:a6|pc_direct_out[2]~13  ; t1:a9|t1_reg[14]      ; reset        ; clk         ; 1.000        ; -2.670     ; 4.506      ;
; -6.200 ; RegisterBank:a6|pc_direct_out[2]~13  ; t1:a9|t1_reg[3]       ; reset        ; clk         ; 1.000        ; -2.670     ; 4.505      ;
; -6.195 ; RegisterBank:a6|pc_direct_out[3]~9   ; t1:a9|t1_reg[12]      ; reset        ; clk         ; 1.000        ; -2.558     ; 4.612      ;
; -6.195 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[10]     ; reset        ; clk         ; 1.000        ; -2.265     ; 4.905      ;
; -6.182 ; RegisterBank:a6|pc_direct_out[0]~5   ; instr_reg:a3|irReg[5] ; reset        ; clk         ; 1.000        ; -2.551     ; 4.606      ;
; -6.168 ; RegisterBank:a6|pc_direct_out[12]~49 ; t1:a9|t1_reg[13]      ; reset        ; clk         ; 1.000        ; -2.693     ; 4.450      ;
; -6.164 ; RegisterBank:a6|pc_direct_out[0]~5   ; t1:a9|t1_reg[4]       ; reset        ; clk         ; 1.000        ; -2.556     ; 4.583      ;
; -6.163 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[3]      ; reset        ; clk         ; 1.000        ; -2.229     ; 4.909      ;
; -6.158 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[11]     ; reset        ; clk         ; 1.000        ; -2.265     ; 4.868      ;
; -6.157 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[8]      ; reset        ; clk         ; 1.000        ; -2.251     ; 4.881      ;
; -6.154 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[3]      ; reset        ; clk         ; 1.000        ; -2.227     ; 4.902      ;
; -6.152 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[12]     ; reset        ; clk         ; 1.000        ; -2.263     ; 4.864      ;
; -6.149 ; RegisterBank:a6|pc_direct_out[7]~29  ; t1:a9|t1_reg[14]      ; reset        ; clk         ; 1.000        ; -2.559     ; 4.565      ;
+--------+--------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'reset'                                                                                                          ;
+--------+------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.749 ; RegisterBank:a6|pc[9]  ; RegisterBank:a6|pc_direct_out[9]~37  ; clk          ; reset       ; 1.000        ; 2.333      ; 3.363      ;
; -0.638 ; RegisterBank:a6|pc[0]  ; RegisterBank:a6|pc_direct_out[0]~5   ; clk          ; reset       ; 1.000        ; 2.316      ; 3.231      ;
; -0.633 ; RegisterBank:a6|pc[10] ; RegisterBank:a6|pc_direct_out[10]~41 ; clk          ; reset       ; 1.000        ; 2.335      ; 3.243      ;
; -0.629 ; RegisterBank:a6|pc[8]  ; RegisterBank:a6|pc_direct_out[8]~33  ; clk          ; reset       ; 1.000        ; 2.325      ; 3.237      ;
; -0.623 ; RegisterBank:a6|pc[14] ; RegisterBank:a6|pc_direct_out[14]~57 ; clk          ; reset       ; 1.000        ; 2.307      ; 3.213      ;
; -0.622 ; RegisterBank:a6|pc[7]  ; RegisterBank:a6|pc_direct_out[7]~29  ; clk          ; reset       ; 1.000        ; 2.323      ; 3.360      ;
; -0.621 ; RegisterBank:a6|pc[15] ; RegisterBank:a6|pc_direct_out[15]~61 ; clk          ; reset       ; 1.000        ; 2.335      ; 3.233      ;
; -0.620 ; RegisterBank:a6|pc[13] ; RegisterBank:a6|pc_direct_out[13]~53 ; clk          ; reset       ; 1.000        ; 2.325      ; 3.231      ;
; -0.605 ; RegisterBank:a6|pc[1]  ; RegisterBank:a6|pc_direct_out[1]~1   ; clk          ; reset       ; 1.000        ; 2.324      ; 3.198      ;
; -0.575 ; RegisterBank:a6|pc[11] ; RegisterBank:a6|pc_direct_out[11]~45 ; clk          ; reset       ; 1.000        ; 2.331      ; 3.192      ;
; -0.550 ; RegisterBank:a6|pc[12] ; RegisterBank:a6|pc_direct_out[12]~49 ; clk          ; reset       ; 1.000        ; 2.452      ; 3.181      ;
; -0.504 ; RegisterBank:a6|pc[6]  ; RegisterBank:a6|pc_direct_out[6]~25  ; clk          ; reset       ; 1.000        ; 2.317      ; 3.238      ;
; -0.493 ; RegisterBank:a6|pc[3]  ; RegisterBank:a6|pc_direct_out[3]~9   ; clk          ; reset       ; 1.000        ; 2.318      ; 3.225      ;
; -0.482 ; RegisterBank:a6|pc[5]  ; RegisterBank:a6|pc_direct_out[5]~21  ; clk          ; reset       ; 1.000        ; 2.314      ; 3.213      ;
; -0.467 ; RegisterBank:a6|pc[4]  ; RegisterBank:a6|pc_direct_out[4]~17  ; clk          ; reset       ; 1.000        ; 2.303      ; 3.182      ;
; -0.432 ; RegisterBank:a6|pc[2]  ; RegisterBank:a6|pc_direct_out[2]~13  ; clk          ; reset       ; 1.000        ; 2.429      ; 3.267      ;
+--------+------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'reset'                                                                                                          ;
+-------+------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.283 ; RegisterBank:a6|pc[12] ; RegisterBank:a6|pc_direct_out[12]~49 ; clk          ; reset       ; 0.000        ; 2.693      ; 3.016      ;
; 0.359 ; RegisterBank:a6|pc[2]  ; RegisterBank:a6|pc_direct_out[2]~13  ; clk          ; reset       ; 0.000        ; 2.669      ; 3.068      ;
; 0.417 ; RegisterBank:a6|pc[11] ; RegisterBank:a6|pc_direct_out[11]~45 ; clk          ; reset       ; 0.000        ; 2.566      ; 3.023      ;
; 0.432 ; RegisterBank:a6|pc[4]  ; RegisterBank:a6|pc_direct_out[4]~17  ; clk          ; reset       ; 0.000        ; 2.536      ; 3.008      ;
; 0.439 ; RegisterBank:a6|pc[3]  ; RegisterBank:a6|pc_direct_out[3]~9   ; clk          ; reset       ; 0.000        ; 2.552      ; 3.031      ;
; 0.459 ; RegisterBank:a6|pc[1]  ; RegisterBank:a6|pc_direct_out[1]~1   ; clk          ; reset       ; 0.000        ; 2.558      ; 3.057      ;
; 0.469 ; RegisterBank:a6|pc[6]  ; RegisterBank:a6|pc_direct_out[6]~25  ; clk          ; reset       ; 0.000        ; 2.552      ; 3.061      ;
; 0.472 ; RegisterBank:a6|pc[10] ; RegisterBank:a6|pc_direct_out[10]~41 ; clk          ; reset       ; 0.000        ; 2.570      ; 3.082      ;
; 0.473 ; RegisterBank:a6|pc[5]  ; RegisterBank:a6|pc_direct_out[5]~21  ; clk          ; reset       ; 0.000        ; 2.549      ; 3.062      ;
; 0.477 ; RegisterBank:a6|pc[13] ; RegisterBank:a6|pc_direct_out[13]~53 ; clk          ; reset       ; 0.000        ; 2.559      ; 3.076      ;
; 0.483 ; RegisterBank:a6|pc[8]  ; RegisterBank:a6|pc_direct_out[8]~33  ; clk          ; reset       ; 0.000        ; 2.559      ; 3.082      ;
; 0.488 ; RegisterBank:a6|pc[14] ; RegisterBank:a6|pc_direct_out[14]~57 ; clk          ; reset       ; 0.000        ; 2.541      ; 3.069      ;
; 0.489 ; RegisterBank:a6|pc[0]  ; RegisterBank:a6|pc_direct_out[0]~5   ; clk          ; reset       ; 0.000        ; 2.550      ; 3.079      ;
; 0.498 ; RegisterBank:a6|pc[15] ; RegisterBank:a6|pc_direct_out[15]~61 ; clk          ; reset       ; 0.000        ; 2.570      ; 3.108      ;
; 0.554 ; RegisterBank:a6|pc[9]  ; RegisterBank:a6|pc_direct_out[9]~37  ; clk          ; reset       ; 0.000        ; 2.568      ; 3.162      ;
; 0.590 ; RegisterBank:a6|pc[7]  ; RegisterBank:a6|pc_direct_out[7]~29  ; clk          ; reset       ; 0.000        ; 2.557      ; 3.187      ;
+-------+------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                      ;
+-------+----------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; instr_reg:a3|irReg[6]      ; instr_reg:a3|irReg[6]                      ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; instr_reg:a3|irReg[4]      ; instr_reg:a3|irReg[4]                      ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; instr_reg:a3|irReg[7]      ; instr_reg:a3|irReg[7]                      ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.300 ; ALU:a1|carry               ; ALU:a1|carry                               ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.312 ; ALU:a1|zero                ; ALU:a1|zero                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; instr_reg:a3|irReg[1]      ; instr_reg:a3|irReg[1]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.483 ; t1:a9|t1_reg[7]            ; RegisterBank:a6|pc[7]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.682      ;
; 0.483 ; t1:a9|t1_reg[2]            ; RegisterBank:a6|pc[2]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.682      ;
; 0.484 ; t1:a9|t1_reg[6]            ; RegisterBank:a6|pc[6]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 0.684      ;
; 0.484 ; t1:a9|t1_reg[8]            ; RegisterBank:a6|pc[8]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.683      ;
; 0.485 ; t1:a9|t1_reg[11]           ; RegisterBank:a6|pc[11]                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.684      ;
; 0.485 ; t1:a9|t1_reg[14]           ; RegisterBank:a6|pc[14]                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.684      ;
; 0.501 ; t1:a9|t1_reg[12]           ; RegisterBank:a6|pc[12]                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.568 ; RegisterBank:a6|pc[0]      ; RegisterBank:a6|RAM[7][0]                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.767      ;
; 0.607 ; FSM:a0|current_state.S14   ; FSM:a0|current_state.S15                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.806      ;
; 0.689 ; RegisterBank:a6|pc[5]      ; RegisterBank:a6|RAM[7][5]                  ; clk          ; clk         ; 0.000        ; 0.053      ; 0.886      ;
; 0.705 ; FSM:a0|current_state.S2    ; FSM:a0|current_state.S5                    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.903      ;
; 0.726 ; t2:a10|t2_reg[6]           ; mem:a4|mem~380                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.942      ;
; 0.739 ; RegisterBank:a6|pc[4]      ; RegisterBank:a6|RAM[7][4]                  ; clk          ; clk         ; 0.000        ; 0.049      ; 0.932      ;
; 0.744 ; t2:a10|t2_reg[5]           ; mem:a4|mem~379                             ; clk          ; clk         ; 0.000        ; 0.064      ; 0.952      ;
; 0.756 ; t2:a10|t2_reg[8]           ; mem:a4|mem~382                             ; clk          ; clk         ; 0.000        ; 0.086      ; 0.986      ;
; 0.785 ; instr_reg:a3|irReg[4]      ; instr_reg:a3|irReg[7]                      ; clk          ; clk         ; 0.000        ; 0.068      ; 0.997      ;
; 0.830 ; t1:a9|t1_reg[5]            ; RegisterBank:a6|pc[5]                      ; clk          ; clk         ; 0.000        ; 0.056      ; 1.030      ;
; 0.832 ; instr_reg:a3|irReg[0]      ; instr_reg:a3|irReg[3]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.031      ;
; 0.844 ; instr_reg:a3|irReg[2]      ; instr_reg:a3|irReg[2]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.043      ;
; 0.849 ; instr_reg:a3|irReg[5]      ; instr_reg:a3|irReg[7]                      ; clk          ; clk         ; 0.000        ; 0.383      ; 1.376      ;
; 0.850 ; RegisterBank:a6|pc[15]     ; RegisterBank:a6|RAM[7][15]                 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.051      ;
; 0.857 ; instr_reg:a3|irReg[0]      ; instr_reg:a3|irReg[1]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.056      ;
; 0.871 ; t1:a9|t1_reg[3]            ; RegisterBank:a6|pc[3]                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.076      ;
; 0.886 ; RegisterBank:a6|RAM[7][7]  ; RegisterBank:a6|RAM[5][7]                  ; clk          ; clk         ; 0.000        ; 0.391      ; 1.421      ;
; 0.889 ; RegisterBank:a6|RAM[5][7]  ; t2:a10|t2_reg[7]                           ; clk          ; clk         ; 0.000        ; 0.040      ; 1.073      ;
; 0.895 ; t2:a10|t2_reg[14]          ; mem:a4|mem~388                             ; clk          ; clk         ; 0.000        ; 0.100      ; 1.139      ;
; 0.901 ; instr_reg:a3|irReg[3]      ; instr_reg:a3|irReg[3]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.100      ;
; 0.904 ; t2:a10|t2_reg[4]           ; mem:a4|mem~378                             ; clk          ; clk         ; 0.000        ; 0.064      ; 1.112      ;
; 0.910 ; RegisterBank:a6|RAM[5][2]  ; t2:a10|t2_reg[2]                           ; clk          ; clk         ; 0.000        ; 0.041      ; 1.095      ;
; 0.913 ; RegisterBank:a6|pc[11]     ; RegisterBank:a6|RAM[7][11]                 ; clk          ; clk         ; 0.000        ; 0.061      ; 1.118      ;
; 0.916 ; instr_reg:a3|irReg[1]      ; instr_reg:a3|irReg[2]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.115      ;
; 0.917 ; t2:a10|t2_reg[3]           ; mem:a4|mem~377                             ; clk          ; clk         ; 0.000        ; 0.064      ; 1.125      ;
; 0.928 ; RegisterBank:a6|RAM[5][15] ; t2:a10|t2_reg[15]                          ; clk          ; clk         ; 0.000        ; 0.094      ; 1.166      ;
; 0.940 ; instr_reg:a3|irReg[0]      ; instr_reg:a3|irReg[2]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.139      ;
; 0.946 ; RegisterBank:a6|RAM[4][1]  ; t2:a10|t2_reg[1]                           ; clk          ; clk         ; 0.000        ; 0.390      ; 1.480      ;
; 0.952 ; RegisterBank:a6|RAM[7][11] ; RegisterBank:a6|RAM[5][11]                 ; clk          ; clk         ; 0.000        ; 0.405      ; 1.501      ;
; 0.962 ; RegisterBank:a6|RAM[6][2]  ; t2:a10|t2_reg[2]                           ; clk          ; clk         ; 0.000        ; 0.390      ; 1.496      ;
; 0.963 ; RegisterBank:a6|RAM[2][4]  ; t2:a10|t2_reg[4]                           ; clk          ; clk         ; 0.000        ; 0.095      ; 1.202      ;
; 0.964 ; FSM:a0|current_state.S11   ; instr_reg:a3|irReg[6]                      ; clk          ; clk         ; 0.000        ; 0.647      ; 1.755      ;
; 0.967 ; t2:a10|t2_reg[8]           ; mem:a4|mem~270                             ; clk          ; clk         ; 0.000        ; -0.245     ; 0.866      ;
; 0.968 ; t2:a10|t2_reg[8]           ; mem:a4|mem~222                             ; clk          ; clk         ; 0.000        ; -0.245     ; 0.867      ;
; 0.977 ; t2:a10|t2_reg[14]          ; mem:a4|mem~148                             ; clk          ; clk         ; 0.000        ; -0.233     ; 0.888      ;
; 0.978 ; t2:a10|t2_reg[14]          ; mem:a4|mem~100                             ; clk          ; clk         ; 0.000        ; -0.233     ; 0.889      ;
; 0.980 ; t2:a10|t2_reg[14]          ; mem:a4|mem~52                              ; clk          ; clk         ; 0.000        ; -0.226     ; 0.898      ;
; 0.980 ; t2:a10|t2_reg[14]          ; mem:a4|mem~84                              ; clk          ; clk         ; 0.000        ; -0.226     ; 0.898      ;
; 0.986 ; RegisterBank:a6|RAM[5][1]  ; t2:a10|t2_reg[1]                           ; clk          ; clk         ; 0.000        ; 0.041      ; 1.171      ;
; 0.995 ; FSM:a0|current_state.S11   ; FSM:a0|current_state.S11                   ; clk          ; clk         ; 0.000        ; 0.040      ; 1.179      ;
; 0.995 ; t2:a10|t2_reg[9]           ; mem:a4|mem~95                              ; clk          ; clk         ; 0.000        ; -0.228     ; 0.911      ;
; 1.006 ; FSM:a0|current_state.S3    ; FSM:a0|current_state.S4                    ; clk          ; clk         ; 0.000        ; -0.128     ; 1.022      ;
; 1.013 ; instr_reg:a3|irReg[2]      ; RegisterBank:a6|RAM[5][9]                  ; clk          ; clk         ; 0.000        ; 0.406      ; 1.563      ;
; 1.018 ; t2:a10|t2_reg[10]          ; mem:a4|mem~112                             ; clk          ; clk         ; 0.000        ; -0.228     ; 0.934      ;
; 1.019 ; reset                      ; RegisterBank:a6|pc_direct_out[1]~_emulated ; reset        ; clk         ; 0.000        ; 2.308      ; 3.511      ;
; 1.019 ; reset                      ; RegisterBank:a6|pc_direct_out[2]~_emulated ; reset        ; clk         ; 0.000        ; 2.308      ; 3.511      ;
; 1.019 ; reset                      ; RegisterBank:a6|pc_direct_out[3]~_emulated ; reset        ; clk         ; 0.000        ; 2.308      ; 3.511      ;
; 1.019 ; reset                      ; RegisterBank:a6|pc_direct_out[0]~_emulated ; reset        ; clk         ; 0.000        ; 2.308      ; 3.511      ;
; 1.020 ; t2:a10|t2_reg[11]          ; mem:a4|mem~385                             ; clk          ; clk         ; 0.000        ; 0.100      ; 1.264      ;
; 1.021 ; instr_reg:a3|irReg[2]      ; instr_reg:a3|irReg[3]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.220      ;
; 1.022 ; RegisterBank:a6|RAM[7][10] ; t1:a9|t1_reg[10]                           ; clk          ; clk         ; 0.000        ; 0.381      ; 1.547      ;
; 1.040 ; t2:a10|t2_reg[12]          ; mem:a4|mem~194                             ; clk          ; clk         ; 0.000        ; -0.235     ; 0.949      ;
; 1.046 ; t2:a10|t2_reg[8]           ; mem:a4|mem~430                             ; clk          ; clk         ; 0.000        ; -0.245     ; 0.945      ;
; 1.046 ; t2:a10|t2_reg[15]          ; mem:a4|mem~197                             ; clk          ; clk         ; 0.000        ; -0.269     ; 0.921      ;
; 1.048 ; RegisterBank:a6|pc[1]      ; RegisterBank:a6|RAM[7][1]                  ; clk          ; clk         ; 0.000        ; 0.058      ; 1.250      ;
; 1.053 ; RegisterBank:a6|RAM[7][10] ; RegisterBank:a6|RAM[4][10]                 ; clk          ; clk         ; 0.000        ; 0.052      ; 1.249      ;
; 1.054 ; t2:a10|t2_reg[9]           ; mem:a4|mem~79                              ; clk          ; clk         ; 0.000        ; -0.233     ; 0.965      ;
; 1.056 ; FSM:a0|current_state.S2    ; FSM:a0|current_state.S16                   ; clk          ; clk         ; 0.000        ; -0.296     ; 0.904      ;
; 1.057 ; RegisterBank:a6|RAM[4][10] ; t1:a9|t1_reg[10]                           ; clk          ; clk         ; 0.000        ; 0.383      ; 1.584      ;
; 1.061 ; FSM:a0|current_state.S5    ; FSM:a0|current_state.S9                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.261      ;
; 1.061 ; RegisterBank:a6|RAM[5][13] ; t2:a10|t2_reg[13]                          ; clk          ; clk         ; 0.000        ; 0.094      ; 1.299      ;
; 1.062 ; t2:a10|t2_reg[6]           ; mem:a4|mem~364                             ; clk          ; clk         ; 0.000        ; -0.258     ; 0.948      ;
; 1.062 ; t2:a10|t2_reg[7]           ; mem:a4|mem~445                             ; clk          ; clk         ; 0.000        ; -0.238     ; 0.968      ;
; 1.062 ; t2:a10|t2_reg[6]           ; mem:a4|mem~444                             ; clk          ; clk         ; 0.000        ; -0.258     ; 0.948      ;
; 1.065 ; t2:a10|t2_reg[14]          ; mem:a4|mem~36                              ; clk          ; clk         ; 0.000        ; -0.232     ; 0.977      ;
; 1.075 ; FSM:a0|current_state.S12   ; FSM:a0|current_state.S1                    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.273      ;
; 1.076 ; t1:a9|t1_reg[4]            ; RegisterBank:a6|pc[4]                      ; clk          ; clk         ; 0.000        ; 0.061      ; 1.281      ;
; 1.076 ; mem:a4|mem~270             ; instr_reg:a3|irReg[8]                      ; clk          ; clk         ; 0.000        ; 0.393      ; 1.613      ;
; 1.080 ; t2:a10|t2_reg[4]           ; mem:a4|mem~426                             ; clk          ; clk         ; 0.000        ; -0.267     ; 0.957      ;
; 1.082 ; instr_reg:a3|irReg[5]      ; instr_reg:a3|irReg[5]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.281      ;
; 1.083 ; RegisterBank:a6|RAM[5][5]  ; t2:a10|t2_reg[5]                           ; clk          ; clk         ; 0.000        ; 0.056      ; 1.283      ;
; 1.083 ; t2:a10|t2_reg[5]           ; mem:a4|mem~427                             ; clk          ; clk         ; 0.000        ; -0.267     ; 0.960      ;
; 1.086 ; reset                      ; FSM:a0|current_state.S15                   ; reset        ; clk         ; 0.000        ; 1.982      ; 3.252      ;
; 1.087 ; reset                      ; FSM:a0|current_state.S5                    ; reset        ; clk         ; 0.000        ; 1.982      ; 3.253      ;
; 1.089 ; RegisterBank:a6|pc[6]      ; RegisterBank:a6|RAM[7][6]                  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.290      ;
; 1.092 ; t1:a9|t1_reg[1]            ; RegisterBank:a6|pc[1]                      ; clk          ; clk         ; 0.000        ; 0.050      ; 1.286      ;
; 1.094 ; reset                      ; FSM:a0|current_state.S14                   ; reset        ; clk         ; 0.000        ; 1.982      ; 3.260      ;
; 1.096 ; RegisterBank:a6|RAM[7][7]  ; RegisterBank:a6|RAM[0][7]                  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.294      ;
; 1.100 ; t2:a10|t2_reg[9]           ; mem:a4|mem~31                              ; clk          ; clk         ; 0.000        ; -0.233     ; 1.011      ;
; 1.101 ; instr_reg:a3|irReg[6]      ; RegisterBank:a6|RAM[5][13]                 ; clk          ; clk         ; 0.000        ; 0.050      ; 1.295      ;
; 1.106 ; t2:a10|t2_reg[11]          ; mem:a4|mem~113                             ; clk          ; clk         ; 0.000        ; -0.228     ; 1.022      ;
; 1.108 ; RegisterBank:a6|RAM[6][7]  ; t2:a10|t2_reg[7]                           ; clk          ; clk         ; 0.000        ; 0.367      ; 1.619      ;
; 1.121 ; instr_reg:a3|irReg[1]      ; instr_reg:a3|irReg[3]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.320      ;
; 1.124 ; RegisterBank:a6|RAM[4][11] ; t2:a10|t2_reg[11]                          ; clk          ; clk         ; 0.000        ; 0.356      ; 1.624      ;
; 1.125 ; t2:a10|t2_reg[10]          ; mem:a4|mem~128                             ; clk          ; clk         ; 0.000        ; -0.227     ; 1.042      ;
; 1.128 ; instr_reg:a3|irReg[6]      ; instr_reg:a3|irReg[7]                      ; clk          ; clk         ; 0.000        ; 0.068      ; 1.340      ;
; 1.135 ; t2:a10|t2_reg[14]          ; mem:a4|mem~116                             ; clk          ; clk         ; 0.000        ; -0.228     ; 1.051      ;
+-------+----------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                  ;
+--------+--------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.930 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; clk          ; clk         ; 1.000        ; 0.291      ; 4.216      ;
; -2.930 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; clk          ; clk         ; 1.000        ; 0.291      ; 4.216      ;
; -2.930 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; clk          ; clk         ; 1.000        ; 0.291      ; 4.216      ;
; -2.930 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[10]~_emulated ; clk          ; clk         ; 1.000        ; 0.291      ; 4.216      ;
; -2.930 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[15]~_emulated ; clk          ; clk         ; 1.000        ; 0.291      ; 4.216      ;
; -2.859 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; clk          ; clk         ; 1.000        ; 0.124      ; 3.978      ;
; -2.859 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; clk          ; clk         ; 1.000        ; 0.124      ; 3.978      ;
; -2.859 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; clk          ; clk         ; 1.000        ; 0.124      ; 3.978      ;
; -2.859 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[10]~_emulated ; clk          ; clk         ; 1.000        ; 0.124      ; 3.978      ;
; -2.859 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[15]~_emulated ; clk          ; clk         ; 1.000        ; 0.124      ; 3.978      ;
; -2.843 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; clk          ; clk         ; 1.000        ; 0.177      ; 4.015      ;
; -2.843 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; clk          ; clk         ; 1.000        ; 0.177      ; 4.015      ;
; -2.843 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; clk          ; clk         ; 1.000        ; 0.177      ; 4.015      ;
; -2.843 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[10]~_emulated ; clk          ; clk         ; 1.000        ; 0.177      ; 4.015      ;
; -2.843 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[15]~_emulated ; clk          ; clk         ; 1.000        ; 0.177      ; 4.015      ;
; -2.692 ; reset                    ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; reset        ; clk         ; 0.500        ; 1.904      ; 5.071      ;
; -2.692 ; reset                    ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; reset        ; clk         ; 0.500        ; 1.904      ; 5.071      ;
; -2.692 ; reset                    ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; reset        ; clk         ; 0.500        ; 1.904      ; 5.071      ;
; -2.692 ; reset                    ; RegisterBank:a6|pc_direct_out[10]~_emulated ; reset        ; clk         ; 0.500        ; 1.904      ; 5.071      ;
; -2.692 ; reset                    ; RegisterBank:a6|pc_direct_out[15]~_emulated ; reset        ; clk         ; 0.500        ; 1.904      ; 5.071      ;
; -2.622 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; clk          ; clk         ; 1.000        ; 0.291      ; 3.908      ;
; -2.622 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; clk          ; clk         ; 1.000        ; 0.291      ; 3.908      ;
; -2.622 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; clk          ; clk         ; 1.000        ; 0.291      ; 3.908      ;
; -2.622 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[10]~_emulated ; clk          ; clk         ; 1.000        ; 0.291      ; 3.908      ;
; -2.622 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[15]~_emulated ; clk          ; clk         ; 1.000        ; 0.291      ; 3.908      ;
; -2.613 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.897      ;
; -2.613 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[12]~_emulated ; clk          ; clk         ; 1.000        ; 0.286      ; 3.894      ;
; -2.613 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[13]~_emulated ; clk          ; clk         ; 1.000        ; 0.286      ; 3.894      ;
; -2.613 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[14]~_emulated ; clk          ; clk         ; 1.000        ; 0.286      ; 3.894      ;
; -2.603 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; clk          ; clk         ; 1.000        ; 0.295      ; 3.893      ;
; -2.603 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; clk          ; clk         ; 1.000        ; 0.295      ; 3.893      ;
; -2.603 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[11]~_emulated ; clk          ; clk         ; 1.000        ; 0.295      ; 3.893      ;
; -2.547 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; clk          ; clk         ; 1.000        ; 0.177      ; 3.719      ;
; -2.547 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; clk          ; clk         ; 1.000        ; 0.177      ; 3.719      ;
; -2.547 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; clk          ; clk         ; 1.000        ; 0.177      ; 3.719      ;
; -2.547 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[10]~_emulated ; clk          ; clk         ; 1.000        ; 0.177      ; 3.719      ;
; -2.547 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[15]~_emulated ; clk          ; clk         ; 1.000        ; 0.177      ; 3.719      ;
; -2.542 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; clk          ; clk         ; 1.000        ; 0.122      ; 3.659      ;
; -2.542 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[12]~_emulated ; clk          ; clk         ; 1.000        ; 0.119      ; 3.656      ;
; -2.542 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[13]~_emulated ; clk          ; clk         ; 1.000        ; 0.119      ; 3.656      ;
; -2.542 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[14]~_emulated ; clk          ; clk         ; 1.000        ; 0.119      ; 3.656      ;
; -2.532 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; clk          ; clk         ; 1.000        ; 0.128      ; 3.655      ;
; -2.532 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; clk          ; clk         ; 1.000        ; 0.128      ; 3.655      ;
; -2.532 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[11]~_emulated ; clk          ; clk         ; 1.000        ; 0.128      ; 3.655      ;
; -2.526 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; clk          ; clk         ; 1.000        ; 0.175      ; 3.696      ;
; -2.526 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[12]~_emulated ; clk          ; clk         ; 1.000        ; 0.172      ; 3.693      ;
; -2.526 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[13]~_emulated ; clk          ; clk         ; 1.000        ; 0.172      ; 3.693      ;
; -2.526 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[14]~_emulated ; clk          ; clk         ; 1.000        ; 0.172      ; 3.693      ;
; -2.516 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; clk          ; clk         ; 1.000        ; 0.181      ; 3.692      ;
; -2.516 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; clk          ; clk         ; 1.000        ; 0.181      ; 3.692      ;
; -2.516 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[11]~_emulated ; clk          ; clk         ; 1.000        ; 0.181      ; 3.692      ;
; -2.419 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; clk          ; clk         ; 1.000        ; 0.177      ; 3.591      ;
; -2.419 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; clk          ; clk         ; 1.000        ; 0.177      ; 3.591      ;
; -2.419 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; clk          ; clk         ; 1.000        ; 0.177      ; 3.591      ;
; -2.419 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[10]~_emulated ; clk          ; clk         ; 1.000        ; 0.177      ; 3.591      ;
; -2.419 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[15]~_emulated ; clk          ; clk         ; 1.000        ; 0.177      ; 3.591      ;
; -2.375 ; reset                    ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; reset        ; clk         ; 0.500        ; 1.902      ; 4.752      ;
; -2.375 ; reset                    ; RegisterBank:a6|pc_direct_out[12]~_emulated ; reset        ; clk         ; 0.500        ; 1.899      ; 4.749      ;
; -2.375 ; reset                    ; RegisterBank:a6|pc_direct_out[13]~_emulated ; reset        ; clk         ; 0.500        ; 1.899      ; 4.749      ;
; -2.375 ; reset                    ; RegisterBank:a6|pc_direct_out[14]~_emulated ; reset        ; clk         ; 0.500        ; 1.899      ; 4.749      ;
; -2.365 ; reset                    ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; reset        ; clk         ; 0.500        ; 1.908      ; 4.748      ;
; -2.365 ; reset                    ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; reset        ; clk         ; 0.500        ; 1.908      ; 4.748      ;
; -2.365 ; reset                    ; RegisterBank:a6|pc_direct_out[11]~_emulated ; reset        ; clk         ; 0.500        ; 1.908      ; 4.748      ;
; -2.305 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; clk          ; clk         ; 1.000        ; 0.289      ; 3.589      ;
; -2.305 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[12]~_emulated ; clk          ; clk         ; 1.000        ; 0.286      ; 3.586      ;
; -2.305 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[13]~_emulated ; clk          ; clk         ; 1.000        ; 0.286      ; 3.586      ;
; -2.305 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[14]~_emulated ; clk          ; clk         ; 1.000        ; 0.286      ; 3.586      ;
; -2.295 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; clk          ; clk         ; 1.000        ; 0.295      ; 3.585      ;
; -2.295 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; clk          ; clk         ; 1.000        ; 0.295      ; 3.585      ;
; -2.295 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[11]~_emulated ; clk          ; clk         ; 1.000        ; 0.295      ; 3.585      ;
; -2.290 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; clk          ; clk         ; 1.000        ; 0.608      ; 3.893      ;
; -2.290 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; clk          ; clk         ; 1.000        ; 0.608      ; 3.893      ;
; -2.290 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; clk          ; clk         ; 1.000        ; 0.608      ; 3.893      ;
; -2.290 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; clk          ; clk         ; 1.000        ; 0.608      ; 3.893      ;
; -2.233 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; clk          ; clk         ; 1.000        ; 0.175      ; 3.403      ;
; -2.233 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[12]~_emulated ; clk          ; clk         ; 1.000        ; 0.172      ; 3.400      ;
; -2.233 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[13]~_emulated ; clk          ; clk         ; 1.000        ; 0.172      ; 3.400      ;
; -2.233 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[14]~_emulated ; clk          ; clk         ; 1.000        ; 0.172      ; 3.400      ;
; -2.225 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; clk          ; clk         ; 1.000        ; 0.181      ; 3.401      ;
; -2.225 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; clk          ; clk         ; 1.000        ; 0.181      ; 3.401      ;
; -2.225 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[11]~_emulated ; clk          ; clk         ; 1.000        ; 0.181      ; 3.401      ;
; -2.219 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; clk          ; clk         ; 1.000        ; 0.441      ; 3.655      ;
; -2.219 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; clk          ; clk         ; 1.000        ; 0.441      ; 3.655      ;
; -2.219 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; clk          ; clk         ; 1.000        ; 0.441      ; 3.655      ;
; -2.219 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; clk          ; clk         ; 1.000        ; 0.441      ; 3.655      ;
; -2.203 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; clk          ; clk         ; 1.000        ; 0.494      ; 3.692      ;
; -2.203 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; clk          ; clk         ; 1.000        ; 0.494      ; 3.692      ;
; -2.203 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; clk          ; clk         ; 1.000        ; 0.494      ; 3.692      ;
; -2.203 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; clk          ; clk         ; 1.000        ; 0.494      ; 3.692      ;
; -2.107 ; reset                    ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; reset        ; clk         ; 1.000        ; 1.904      ; 4.986      ;
; -2.107 ; reset                    ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; reset        ; clk         ; 1.000        ; 1.904      ; 4.986      ;
; -2.107 ; reset                    ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; reset        ; clk         ; 1.000        ; 1.904      ; 4.986      ;
; -2.107 ; reset                    ; RegisterBank:a6|pc_direct_out[10]~_emulated ; reset        ; clk         ; 1.000        ; 1.904      ; 4.986      ;
; -2.107 ; reset                    ; RegisterBank:a6|pc_direct_out[15]~_emulated ; reset        ; clk         ; 1.000        ; 1.904      ; 4.986      ;
; -2.102 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; clk          ; clk         ; 1.000        ; 0.175      ; 3.272      ;
; -2.102 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[12]~_emulated ; clk          ; clk         ; 1.000        ; 0.172      ; 3.269      ;
; -2.102 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[13]~_emulated ; clk          ; clk         ; 1.000        ; 0.172      ; 3.269      ;
; -2.102 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[14]~_emulated ; clk          ; clk         ; 1.000        ; 0.172      ; 3.269      ;
; -2.092 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; clk          ; clk         ; 1.000        ; 0.181      ; 3.268      ;
; -2.092 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; clk          ; clk         ; 1.000        ; 0.181      ; 3.268      ;
+--------+--------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                  ;
+-------+--------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.060 ; reset                    ; RegisterBank:a6|pc[5]                       ; reset        ; clk         ; 0.000        ; 1.981      ; 3.225      ;
; 1.060 ; reset                    ; RegisterBank:a6|pc[6]                       ; reset        ; clk         ; 0.000        ; 1.981      ; 3.225      ;
; 1.079 ; reset                    ; RegisterBank:a6|pc[7]                       ; reset        ; clk         ; 0.000        ; 1.978      ; 3.241      ;
; 1.079 ; reset                    ; RegisterBank:a6|pc[8]                       ; reset        ; clk         ; 0.000        ; 1.978      ; 3.241      ;
; 1.079 ; reset                    ; RegisterBank:a6|pc[13]                      ; reset        ; clk         ; 0.000        ; 1.978      ; 3.241      ;
; 1.101 ; reset                    ; RegisterBank:a6|pc[2]                       ; reset        ; clk         ; 0.000        ; 1.977      ; 3.262      ;
; 1.109 ; reset                    ; RegisterBank:a6|RAM[7][8]                   ; reset        ; clk         ; 0.000        ; 1.975      ; 3.268      ;
; 1.109 ; reset                    ; RegisterBank:a6|RAM[7][9]                   ; reset        ; clk         ; 0.000        ; 1.975      ; 3.268      ;
; 1.114 ; reset                    ; RegisterBank:a6|pc[10]                      ; reset        ; clk         ; 0.000        ; 1.976      ; 3.274      ;
; 1.114 ; reset                    ; RegisterBank:a6|pc[14]                      ; reset        ; clk         ; 0.000        ; 1.976      ; 3.274      ;
; 1.114 ; reset                    ; RegisterBank:a6|pc[15]                      ; reset        ; clk         ; 0.000        ; 1.976      ; 3.274      ;
; 1.115 ; reset                    ; RegisterBank:a6|pc[11]                      ; reset        ; clk         ; 0.000        ; 1.976      ; 3.275      ;
; 1.115 ; reset                    ; RegisterBank:a6|pc[12]                      ; reset        ; clk         ; 0.000        ; 1.976      ; 3.275      ;
; 1.115 ; reset                    ; RegisterBank:a6|pc[1]                       ; reset        ; clk         ; 0.000        ; 1.976      ; 3.275      ;
; 1.119 ; reset                    ; RegisterBank:a6|RAM[7][5]                   ; reset        ; clk         ; 0.000        ; 1.978      ; 3.281      ;
; 1.119 ; reset                    ; RegisterBank:a6|RAM[7][10]                  ; reset        ; clk         ; 0.000        ; 1.978      ; 3.281      ;
; 1.119 ; reset                    ; RegisterBank:a6|RAM[7][2]                   ; reset        ; clk         ; 0.000        ; 1.978      ; 3.281      ;
; 1.119 ; reset                    ; RegisterBank:a6|RAM[7][15]                  ; reset        ; clk         ; 0.000        ; 1.978      ; 3.281      ;
; 1.123 ; reset                    ; RegisterBank:a6|RAM[7][12]                  ; reset        ; clk         ; 0.000        ; 1.973      ; 3.280      ;
; 1.123 ; reset                    ; RegisterBank:a6|RAM[7][13]                  ; reset        ; clk         ; 0.000        ; 1.973      ; 3.280      ;
; 1.123 ; reset                    ; RegisterBank:a6|RAM[7][14]                  ; reset        ; clk         ; 0.000        ; 1.973      ; 3.280      ;
; 1.126 ; reset                    ; RegisterBank:a6|RAM[7][3]                   ; reset        ; clk         ; 0.000        ; 1.979      ; 3.289      ;
; 1.126 ; reset                    ; RegisterBank:a6|RAM[7][1]                   ; reset        ; clk         ; 0.000        ; 1.979      ; 3.289      ;
; 1.128 ; reset                    ; RegisterBank:a6|RAM[7][6]                   ; reset        ; clk         ; 0.000        ; 1.982      ; 3.294      ;
; 1.128 ; reset                    ; RegisterBank:a6|RAM[7][7]                   ; reset        ; clk         ; 0.000        ; 1.982      ; 3.294      ;
; 1.128 ; reset                    ; RegisterBank:a6|RAM[7][11]                  ; reset        ; clk         ; 0.000        ; 1.982      ; 3.294      ;
; 1.138 ; reset                    ; RegisterBank:a6|pc[0]                       ; reset        ; clk         ; 0.000        ; 1.982      ; 3.304      ;
; 1.138 ; reset                    ; RegisterBank:a6|RAM[7][0]                   ; reset        ; clk         ; 0.000        ; 1.982      ; 3.304      ;
; 1.138 ; reset                    ; RegisterBank:a6|pc[4]                       ; reset        ; clk         ; 0.000        ; 1.982      ; 3.304      ;
; 1.138 ; reset                    ; RegisterBank:a6|pc[3]                       ; reset        ; clk         ; 0.000        ; 1.982      ; 3.304      ;
; 1.141 ; reset                    ; RegisterBank:a6|RAM[7][4]                   ; reset        ; clk         ; 0.000        ; 1.976      ; 3.301      ;
; 1.166 ; reset                    ; RegisterBank:a6|pc[9]                       ; reset        ; clk         ; 0.000        ; 1.976      ; 3.326      ;
; 1.655 ; reset                    ; RegisterBank:a6|RAM[7][8]                   ; reset        ; clk         ; -0.500       ; 1.975      ; 3.314      ;
; 1.655 ; reset                    ; RegisterBank:a6|RAM[7][9]                   ; reset        ; clk         ; -0.500       ; 1.975      ; 3.314      ;
; 1.680 ; reset                    ; RegisterBank:a6|RAM[7][6]                   ; reset        ; clk         ; -0.500       ; 1.982      ; 3.346      ;
; 1.680 ; reset                    ; RegisterBank:a6|RAM[7][7]                   ; reset        ; clk         ; -0.500       ; 1.982      ; 3.346      ;
; 1.680 ; reset                    ; RegisterBank:a6|RAM[7][11]                  ; reset        ; clk         ; -0.500       ; 1.982      ; 3.346      ;
; 1.696 ; reset                    ; RegisterBank:a6|pc[0]                       ; reset        ; clk         ; -0.500       ; 1.982      ; 3.362      ;
; 1.696 ; reset                    ; RegisterBank:a6|RAM[7][0]                   ; reset        ; clk         ; -0.500       ; 1.982      ; 3.362      ;
; 1.696 ; reset                    ; RegisterBank:a6|pc[4]                       ; reset        ; clk         ; -0.500       ; 1.982      ; 3.362      ;
; 1.696 ; reset                    ; RegisterBank:a6|pc[3]                       ; reset        ; clk         ; -0.500       ; 1.982      ; 3.362      ;
; 1.701 ; reset                    ; RegisterBank:a6|RAM[7][12]                  ; reset        ; clk         ; -0.500       ; 1.973      ; 3.358      ;
; 1.701 ; reset                    ; RegisterBank:a6|RAM[7][13]                  ; reset        ; clk         ; -0.500       ; 1.973      ; 3.358      ;
; 1.701 ; reset                    ; RegisterBank:a6|RAM[7][14]                  ; reset        ; clk         ; -0.500       ; 1.973      ; 3.358      ;
; 1.720 ; reset                    ; RegisterBank:a6|pc[5]                       ; reset        ; clk         ; -0.500       ; 1.981      ; 3.385      ;
; 1.720 ; reset                    ; RegisterBank:a6|pc[6]                       ; reset        ; clk         ; -0.500       ; 1.981      ; 3.385      ;
; 1.735 ; reset                    ; RegisterBank:a6|pc[7]                       ; reset        ; clk         ; -0.500       ; 1.978      ; 3.397      ;
; 1.735 ; reset                    ; RegisterBank:a6|pc[8]                       ; reset        ; clk         ; -0.500       ; 1.978      ; 3.397      ;
; 1.735 ; reset                    ; RegisterBank:a6|pc[13]                      ; reset        ; clk         ; -0.500       ; 1.978      ; 3.397      ;
; 1.740 ; reset                    ; RegisterBank:a6|pc[9]                       ; reset        ; clk         ; -0.500       ; 1.976      ; 3.400      ;
; 1.746 ; reset                    ; RegisterBank:a6|pc[11]                      ; reset        ; clk         ; -0.500       ; 1.976      ; 3.406      ;
; 1.746 ; reset                    ; RegisterBank:a6|pc[12]                      ; reset        ; clk         ; -0.500       ; 1.976      ; 3.406      ;
; 1.746 ; reset                    ; RegisterBank:a6|pc[1]                       ; reset        ; clk         ; -0.500       ; 1.976      ; 3.406      ;
; 1.759 ; reset                    ; RegisterBank:a6|pc[10]                      ; reset        ; clk         ; -0.500       ; 1.976      ; 3.419      ;
; 1.759 ; reset                    ; RegisterBank:a6|pc[14]                      ; reset        ; clk         ; -0.500       ; 1.976      ; 3.419      ;
; 1.759 ; reset                    ; RegisterBank:a6|pc[15]                      ; reset        ; clk         ; -0.500       ; 1.976      ; 3.419      ;
; 1.781 ; reset                    ; RegisterBank:a6|pc[2]                       ; reset        ; clk         ; -0.500       ; 1.977      ; 3.442      ;
; 1.792 ; reset                    ; RegisterBank:a6|RAM[7][4]                   ; reset        ; clk         ; -0.500       ; 1.976      ; 3.452      ;
; 1.794 ; reset                    ; RegisterBank:a6|RAM[7][5]                   ; reset        ; clk         ; -0.500       ; 1.978      ; 3.456      ;
; 1.794 ; reset                    ; RegisterBank:a6|RAM[7][10]                  ; reset        ; clk         ; -0.500       ; 1.978      ; 3.456      ;
; 1.794 ; reset                    ; RegisterBank:a6|RAM[7][2]                   ; reset        ; clk         ; -0.500       ; 1.978      ; 3.456      ;
; 1.794 ; reset                    ; RegisterBank:a6|RAM[7][3]                   ; reset        ; clk         ; -0.500       ; 1.979      ; 3.457      ;
; 1.794 ; reset                    ; RegisterBank:a6|RAM[7][1]                   ; reset        ; clk         ; -0.500       ; 1.979      ; 3.457      ;
; 1.794 ; reset                    ; RegisterBank:a6|RAM[7][15]                  ; reset        ; clk         ; -0.500       ; 1.978      ; 3.456      ;
; 1.995 ; reset                    ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; reset        ; clk         ; 0.000        ; 2.308      ; 4.487      ;
; 1.995 ; reset                    ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; reset        ; clk         ; 0.000        ; 2.308      ; 4.487      ;
; 1.995 ; reset                    ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; reset        ; clk         ; 0.000        ; 2.308      ; 4.487      ;
; 1.995 ; reset                    ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; reset        ; clk         ; 0.000        ; 2.308      ; 4.487      ;
; 2.321 ; reset                    ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; reset        ; clk         ; 0.000        ; 1.982      ; 4.487      ;
; 2.321 ; reset                    ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; reset        ; clk         ; 0.000        ; 1.982      ; 4.487      ;
; 2.321 ; reset                    ; RegisterBank:a6|pc_direct_out[11]~_emulated ; reset        ; clk         ; 0.000        ; 1.982      ; 4.487      ;
; 2.329 ; reset                    ; RegisterBank:a6|pc_direct_out[12]~_emulated ; reset        ; clk         ; 0.000        ; 1.973      ; 4.486      ;
; 2.329 ; reset                    ; RegisterBank:a6|pc_direct_out[13]~_emulated ; reset        ; clk         ; 0.000        ; 1.973      ; 4.486      ;
; 2.329 ; reset                    ; RegisterBank:a6|pc_direct_out[14]~_emulated ; reset        ; clk         ; 0.000        ; 1.973      ; 4.486      ;
; 2.330 ; reset                    ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; reset        ; clk         ; 0.000        ; 1.976      ; 4.490      ;
; 2.342 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; clk          ; clk         ; 0.000        ; 0.646      ; 3.132      ;
; 2.342 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; clk          ; clk         ; 0.000        ; 0.646      ; 3.132      ;
; 2.342 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; clk          ; clk         ; 0.000        ; 0.646      ; 3.132      ;
; 2.342 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; clk          ; clk         ; 0.000        ; 0.646      ; 3.132      ;
; 2.462 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; clk          ; clk         ; 0.000        ; 0.646      ; 3.252      ;
; 2.462 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; clk          ; clk         ; 0.000        ; 0.646      ; 3.252      ;
; 2.462 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; clk          ; clk         ; 0.000        ; 0.646      ; 3.252      ;
; 2.462 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; clk          ; clk         ; 0.000        ; 0.646      ; 3.252      ;
; 2.519 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; clk          ; clk         ; 0.000        ; 0.755      ; 3.418      ;
; 2.519 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; clk          ; clk         ; 0.000        ; 0.755      ; 3.418      ;
; 2.519 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; clk          ; clk         ; 0.000        ; 0.755      ; 3.418      ;
; 2.519 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; clk          ; clk         ; 0.000        ; 0.755      ; 3.418      ;
; 2.582 ; reset                    ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; reset        ; clk         ; -0.500       ; 2.308      ; 4.574      ;
; 2.582 ; reset                    ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; reset        ; clk         ; -0.500       ; 2.308      ; 4.574      ;
; 2.582 ; reset                    ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; reset        ; clk         ; -0.500       ; 2.308      ; 4.574      ;
; 2.582 ; reset                    ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; reset        ; clk         ; -0.500       ; 2.308      ; 4.574      ;
; 2.631 ; reset                    ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; reset        ; clk         ; 0.000        ; 1.978      ; 4.793      ;
; 2.631 ; reset                    ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; reset        ; clk         ; 0.000        ; 1.978      ; 4.793      ;
; 2.631 ; reset                    ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; reset        ; clk         ; 0.000        ; 1.978      ; 4.793      ;
; 2.631 ; reset                    ; RegisterBank:a6|pc_direct_out[10]~_emulated ; reset        ; clk         ; 0.000        ; 1.978      ; 4.793      ;
; 2.631 ; reset                    ; RegisterBank:a6|pc_direct_out[15]~_emulated ; reset        ; clk         ; 0.000        ; 1.978      ; 4.793      ;
; 2.668 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; clk          ; clk         ; 0.000        ; 0.320      ; 3.132      ;
; 2.668 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; clk          ; clk         ; 0.000        ; 0.320      ; 3.132      ;
; 2.668 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[11]~_emulated ; clk          ; clk         ; 0.000        ; 0.320      ; 3.132      ;
; 2.676 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[12]~_emulated ; clk          ; clk         ; 0.000        ; 0.311      ; 3.131      ;
+-------+--------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.082 ; -2189.816         ;
; reset ; -0.330 ; -2.935            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; reset ; 0.107 ; 0.000             ;
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.890 ; -57.340              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.544 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -785.360                        ;
; reset ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                           ;
+--------+--------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -4.082 ; RegisterBank:a6|pc_direct_out[2]~13  ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -1.678     ; 3.371      ;
; -4.018 ; RegisterBank:a6|pc_direct_out[0]~5   ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -1.613     ; 3.372      ;
; -4.011 ; RegisterBank:a6|pc_direct_out[7]~29  ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -1.616     ; 3.362      ;
; -3.956 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[15]     ; reset        ; clk         ; 1.000        ; -1.480     ; 3.443      ;
; -3.890 ; RegisterBank:a6|pc_direct_out[3]~9   ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -1.615     ; 3.242      ;
; -3.887 ; RegisterBank:a6|pc_direct_out[3]~9   ; instr_reg:a3|irReg[2] ; reset        ; clk         ; 1.000        ; -1.612     ; 3.242      ;
; -3.879 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[15]     ; reset        ; clk         ; 1.000        ; -1.417     ; 3.429      ;
; -3.870 ; RegisterBank:a6|pc_direct_out[1]~1   ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -1.615     ; 3.222      ;
; -3.869 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[0]      ; reset        ; clk         ; 1.000        ; -1.472     ; 3.364      ;
; -3.866 ; RegisterBank:a6|pc_direct_out[2]~13  ; instr_reg:a3|irReg[2] ; reset        ; clk         ; 1.000        ; -1.675     ; 3.158      ;
; -3.863 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[15]     ; reset        ; clk         ; 1.000        ; -1.415     ; 3.415      ;
; -3.853 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[2]      ; reset        ; clk         ; 1.000        ; -1.421     ; 3.399      ;
; -3.849 ; RegisterBank:a6|pc_direct_out[5]~21  ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -1.612     ; 3.204      ;
; -3.846 ; RegisterBank:a6|pc_direct_out[13]~53 ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -1.617     ; 3.196      ;
; -3.832 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[2]      ; reset        ; clk         ; 1.000        ; -1.484     ; 3.315      ;
; -3.824 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[13]     ; reset        ; clk         ; 1.000        ; -1.415     ; 3.376      ;
; -3.821 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[7]      ; reset        ; clk         ; 1.000        ; -1.494     ; 3.294      ;
; -3.817 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[13]     ; reset        ; clk         ; 1.000        ; -1.480     ; 3.304      ;
; -3.814 ; RegisterBank:a6|pc_direct_out[2]~13  ; instr_reg:a3|irReg[3] ; reset        ; clk         ; 1.000        ; -1.675     ; 3.106      ;
; -3.810 ; RegisterBank:a6|pc_direct_out[12]~49 ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -1.691     ; 3.086      ;
; -3.802 ; RegisterBank:a6|pc_direct_out[2]~13  ; instr_reg:a3|irReg[7] ; reset        ; clk         ; 1.000        ; -1.485     ; 3.284      ;
; -3.795 ; RegisterBank:a6|pc_direct_out[2]~13  ; instr_reg:a3|irReg[6] ; reset        ; clk         ; 1.000        ; -1.485     ; 3.277      ;
; -3.783 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[13]     ; reset        ; clk         ; 1.000        ; -1.417     ; 3.333      ;
; -3.781 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[7]      ; reset        ; clk         ; 1.000        ; -1.431     ; 3.317      ;
; -3.780 ; RegisterBank:a6|pc_direct_out[2]~13  ; instr_reg:a3|irReg[5] ; reset        ; clk         ; 1.000        ; -1.675     ; 3.072      ;
; -3.773 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[6]      ; reset        ; clk         ; 1.000        ; -1.484     ; 3.256      ;
; -3.770 ; RegisterBank:a6|pc_direct_out[6]~25  ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -1.614     ; 3.123      ;
; -3.768 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[3]      ; reset        ; clk         ; 1.000        ; -1.479     ; 3.256      ;
; -3.762 ; RegisterBank:a6|pc_direct_out[3]~9   ; instr_reg:a3|irReg[7] ; reset        ; clk         ; 1.000        ; -1.422     ; 3.307      ;
; -3.754 ; RegisterBank:a6|pc_direct_out[2]~13  ; instr_reg:a3|irReg[0] ; reset        ; clk         ; 1.000        ; -1.675     ; 3.046      ;
; -3.749 ; RegisterBank:a6|pc_direct_out[2]~13  ; instr_reg:a3|irReg[4] ; reset        ; clk         ; 1.000        ; -1.485     ; 3.231      ;
; -3.745 ; RegisterBank:a6|pc_direct_out[1]~1   ; t2:a10|t2_reg[7]      ; reset        ; clk         ; 1.000        ; -1.431     ; 3.281      ;
; -3.743 ; RegisterBank:a6|pc_direct_out[1]~1   ; t2:a10|t2_reg[15]     ; reset        ; clk         ; 1.000        ; -1.417     ; 3.293      ;
; -3.741 ; RegisterBank:a6|pc_direct_out[8]~33  ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -1.617     ; 3.091      ;
; -3.740 ; RegisterBank:a6|pc_direct_out[7]~29  ; t1:a9|t1_reg[12]      ; reset        ; clk         ; 1.000        ; -1.616     ; 3.091      ;
; -3.739 ; RegisterBank:a6|pc_direct_out[2]~13  ; t1:a9|t1_reg[12]      ; reset        ; clk         ; 1.000        ; -1.678     ; 3.028      ;
; -3.736 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[5]      ; reset        ; clk         ; 1.000        ; -1.479     ; 3.224      ;
; -3.729 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[4]      ; reset        ; clk         ; 1.000        ; -1.479     ; 3.217      ;
; -3.726 ; RegisterBank:a6|pc_direct_out[1]~1   ; instr_reg:a3|irReg[7] ; reset        ; clk         ; 1.000        ; -1.422     ; 3.271      ;
; -3.717 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[1]      ; reset        ; clk         ; 1.000        ; -1.484     ; 3.200      ;
; -3.711 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[14]     ; reset        ; clk         ; 1.000        ; -1.436     ; 3.242      ;
; -3.705 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[11]     ; reset        ; clk         ; 1.000        ; -1.500     ; 3.172      ;
; -3.704 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[9]      ; reset        ; clk         ; 1.000        ; -1.500     ; 3.171      ;
; -3.695 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[11]     ; reset        ; clk         ; 1.000        ; -1.435     ; 3.227      ;
; -3.694 ; RegisterBank:a6|pc_direct_out[1]~1   ; t2:a10|t2_reg[11]     ; reset        ; clk         ; 1.000        ; -1.437     ; 3.224      ;
; -3.692 ; RegisterBank:a6|pc_direct_out[0]~5   ; instr_reg:a3|irReg[5] ; reset        ; clk         ; 1.000        ; -1.610     ; 3.049      ;
; -3.689 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[10]     ; reset        ; clk         ; 1.000        ; -1.437     ; 3.219      ;
; -3.686 ; RegisterBank:a6|pc_direct_out[0]~5   ; instr_reg:a3|irReg[6] ; reset        ; clk         ; 1.000        ; -1.420     ; 3.233      ;
; -3.685 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[12]     ; reset        ; clk         ; 1.000        ; -1.436     ; 3.216      ;
; -3.685 ; RegisterBank:a6|pc_direct_out[1]~1   ; t2:a10|t2_reg[13]     ; reset        ; clk         ; 1.000        ; -1.417     ; 3.235      ;
; -3.678 ; RegisterBank:a6|pc_direct_out[7]~29  ; t1:a9|t1_reg[13]      ; reset        ; clk         ; 1.000        ; -1.617     ; 3.028      ;
; -3.678 ; RegisterBank:a6|pc_direct_out[0]~5   ; instr_reg:a3|irReg[3] ; reset        ; clk         ; 1.000        ; -1.610     ; 3.035      ;
; -3.677 ; RegisterBank:a6|pc_direct_out[2]~13  ; t1:a9|t1_reg[13]      ; reset        ; clk         ; 1.000        ; -1.679     ; 2.965      ;
; -3.676 ; RegisterBank:a6|pc_direct_out[0]~5   ; t1:a9|t1_reg[12]      ; reset        ; clk         ; 1.000        ; -1.613     ; 3.030      ;
; -3.674 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[14]     ; reset        ; clk         ; 1.000        ; -1.499     ; 3.142      ;
; -3.671 ; RegisterBank:a6|pc_direct_out[3]~9   ; instr_reg:a3|irReg[3] ; reset        ; clk         ; 1.000        ; -1.612     ; 3.026      ;
; -3.668 ; RegisterBank:a6|pc_direct_out[0]~5   ; instr_reg:a3|irReg[0] ; reset        ; clk         ; 1.000        ; -1.610     ; 3.025      ;
; -3.665 ; RegisterBank:a6|pc_direct_out[0]~5   ; instr_reg:a3|irReg[2] ; reset        ; clk         ; 1.000        ; -1.610     ; 3.022      ;
; -3.665 ; RegisterBank:a6|pc_direct_out[1]~1   ; t2:a10|t2_reg[12]     ; reset        ; clk         ; 1.000        ; -1.436     ; 3.196      ;
; -3.664 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[6]      ; reset        ; clk         ; 1.000        ; -1.419     ; 3.212      ;
; -3.657 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[14]     ; reset        ; clk         ; 1.000        ; -1.434     ; 3.190      ;
; -3.648 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[5]      ; reset        ; clk         ; 1.000        ; -1.414     ; 3.201      ;
; -3.645 ; RegisterBank:a6|pc_direct_out[3]~9   ; instr_reg:a3|irReg[6] ; reset        ; clk         ; 1.000        ; -1.422     ; 3.190      ;
; -3.640 ; RegisterBank:a6|pc_direct_out[7]~29  ; t1:a9|t1_reg[15]      ; reset        ; clk         ; 1.000        ; -1.427     ; 3.180      ;
; -3.639 ; RegisterBank:a6|pc_direct_out[2]~13  ; t1:a9|t1_reg[15]      ; reset        ; clk         ; 1.000        ; -1.489     ; 3.117      ;
; -3.638 ; RegisterBank:a6|pc_direct_out[2]~13  ; t1:a9|t1_reg[4]       ; reset        ; clk         ; 1.000        ; -1.678     ; 2.927      ;
; -3.634 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[10]     ; reset        ; clk         ; 1.000        ; -1.435     ; 3.166      ;
; -3.634 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[12]     ; reset        ; clk         ; 1.000        ; -1.499     ; 3.102      ;
; -3.632 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[3]      ; reset        ; clk         ; 1.000        ; -1.414     ; 3.185      ;
; -3.631 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[2]      ; reset        ; clk         ; 1.000        ; -1.419     ; 3.179      ;
; -3.625 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[3]      ; reset        ; clk         ; 1.000        ; -1.416     ; 3.176      ;
; -3.623 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[6]      ; reset        ; clk         ; 1.000        ; -1.421     ; 3.169      ;
; -3.622 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[7]      ; reset        ; clk         ; 1.000        ; -1.429     ; 3.160      ;
; -3.620 ; RegisterBank:a6|pc_direct_out[3]~9   ; instr_reg:a3|irReg[4] ; reset        ; clk         ; 1.000        ; -1.422     ; 3.165      ;
; -3.619 ; RegisterBank:a6|pc_direct_out[3]~9   ; t1:a9|t1_reg[12]      ; reset        ; clk         ; 1.000        ; -1.615     ; 2.971      ;
; -3.616 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[8]      ; reset        ; clk         ; 1.000        ; -1.427     ; 3.156      ;
; -3.614 ; RegisterBank:a6|pc_direct_out[0]~5   ; t1:a9|t1_reg[13]      ; reset        ; clk         ; 1.000        ; -1.614     ; 2.967      ;
; -3.610 ; RegisterBank:a6|pc_direct_out[14]~57 ; ALU:a1|zero           ; reset        ; clk         ; 1.000        ; -1.602     ; 2.975      ;
; -3.606 ; RegisterBank:a6|pc_direct_out[1]~1   ; instr_reg:a3|irReg[0] ; reset        ; clk         ; 1.000        ; -1.612     ; 2.961      ;
; -3.603 ; RegisterBank:a6|pc_direct_out[0]~5   ; instr_reg:a3|irReg[7] ; reset        ; clk         ; 1.000        ; -1.420     ; 3.150      ;
; -3.602 ; RegisterBank:a6|pc_direct_out[7]~29  ; t1:a9|t1_reg[11]      ; reset        ; clk         ; 1.000        ; -1.616     ; 2.953      ;
; -3.602 ; RegisterBank:a6|pc_direct_out[7]~29  ; t1:a9|t1_reg[14]      ; reset        ; clk         ; 1.000        ; -1.617     ; 2.952      ;
; -3.601 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~288        ; reset        ; clk         ; 1.000        ; -1.672     ; 2.896      ;
; -3.601 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~287        ; reset        ; clk         ; 1.000        ; -1.672     ; 2.896      ;
; -3.601 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~290        ; reset        ; clk         ; 1.000        ; -1.672     ; 2.896      ;
; -3.601 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~293        ; reset        ; clk         ; 1.000        ; -1.672     ; 2.896      ;
; -3.601 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[12]     ; reset        ; clk         ; 1.000        ; -1.434     ; 3.134      ;
; -3.601 ; RegisterBank:a6|pc_direct_out[2]~13  ; t1:a9|t1_reg[11]      ; reset        ; clk         ; 1.000        ; -1.678     ; 2.890      ;
; -3.601 ; RegisterBank:a6|pc_direct_out[2]~13  ; t1:a9|t1_reg[14]      ; reset        ; clk         ; 1.000        ; -1.679     ; 2.889      ;
; -3.600 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[4]      ; reset        ; clk         ; 1.000        ; -1.416     ; 3.151      ;
; -3.596 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[11]     ; reset        ; clk         ; 1.000        ; -1.437     ; 3.126      ;
; -3.589 ; RegisterBank:a6|pc_direct_out[3]~9   ; t2:a10|t2_reg[1]      ; reset        ; clk         ; 1.000        ; -1.421     ; 3.135      ;
; -3.584 ; RegisterBank:a6|pc_direct_out[0]~5   ; t2:a10|t2_reg[1]      ; reset        ; clk         ; 1.000        ; -1.419     ; 3.132      ;
; -3.584 ; RegisterBank:a6|pc_direct_out[2]~13  ; t2:a10|t2_reg[10]     ; reset        ; clk         ; 1.000        ; -1.500     ; 3.051      ;
; -3.581 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~473        ; reset        ; clk         ; 1.000        ; -1.672     ; 2.876      ;
; -3.581 ; RegisterBank:a6|pc_direct_out[2]~13  ; mem:a4|mem~475        ; reset        ; clk         ; 1.000        ; -1.672     ; 2.876      ;
; -3.580 ; RegisterBank:a6|pc_direct_out[1]~1   ; instr_reg:a3|irReg[5] ; reset        ; clk         ; 1.000        ; -1.612     ; 2.935      ;
; -3.576 ; RegisterBank:a6|pc_direct_out[1]~1   ; instr_reg:a3|irReg[3] ; reset        ; clk         ; 1.000        ; -1.612     ; 2.931      ;
; -3.576 ; RegisterBank:a6|pc_direct_out[0]~5   ; t1:a9|t1_reg[15]      ; reset        ; clk         ; 1.000        ; -1.424     ; 3.119      ;
; -3.575 ; RegisterBank:a6|pc_direct_out[0]~5   ; t1:a9|t1_reg[4]       ; reset        ; clk         ; 1.000        ; -1.613     ; 2.929      ;
+--------+--------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'reset'                                                                                                          ;
+--------+------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.330 ; RegisterBank:a6|pc[9]  ; RegisterBank:a6|pc_direct_out[9]~37  ; clk          ; reset       ; 1.000        ; 1.466      ; 2.331      ;
; -0.237 ; RegisterBank:a6|pc[10] ; RegisterBank:a6|pc_direct_out[10]~41 ; clk          ; reset       ; 1.000        ; 1.468      ; 2.240      ;
; -0.231 ; RegisterBank:a6|pc[7]  ; RegisterBank:a6|pc_direct_out[7]~29  ; clk          ; reset       ; 1.000        ; 1.459      ; 2.323      ;
; -0.224 ; RegisterBank:a6|pc[0]  ; RegisterBank:a6|pc_direct_out[0]~5   ; clk          ; reset       ; 1.000        ; 1.454      ; 2.214      ;
; -0.210 ; RegisterBank:a6|pc[8]  ; RegisterBank:a6|pc_direct_out[8]~33  ; clk          ; reset       ; 1.000        ; 1.460      ; 2.209      ;
; -0.205 ; RegisterBank:a6|pc[15] ; RegisterBank:a6|pc_direct_out[15]~61 ; clk          ; reset       ; 1.000        ; 1.468      ; 2.208      ;
; -0.203 ; RegisterBank:a6|pc[1]  ; RegisterBank:a6|pc_direct_out[1]~1   ; clk          ; reset       ; 1.000        ; 1.460      ; 2.194      ;
; -0.201 ; RegisterBank:a6|pc[13] ; RegisterBank:a6|pc_direct_out[13]~53 ; clk          ; reset       ; 1.000        ; 1.460      ; 2.201      ;
; -0.179 ; RegisterBank:a6|pc[11] ; RegisterBank:a6|pc_direct_out[11]~45 ; clk          ; reset       ; 1.000        ; 1.464      ; 2.183      ;
; -0.170 ; RegisterBank:a6|pc[14] ; RegisterBank:a6|pc_direct_out[14]~57 ; clk          ; reset       ; 1.000        ; 1.448      ; 2.157      ;
; -0.146 ; RegisterBank:a6|pc[5]  ; RegisterBank:a6|pc_direct_out[5]~21  ; clk          ; reset       ; 1.000        ; 1.453      ; 2.232      ;
; -0.141 ; RegisterBank:a6|pc[6]  ; RegisterBank:a6|pc_direct_out[6]~25  ; clk          ; reset       ; 1.000        ; 1.455      ; 2.229      ;
; -0.133 ; RegisterBank:a6|pc[3]  ; RegisterBank:a6|pc_direct_out[3]~9   ; clk          ; reset       ; 1.000        ; 1.456      ; 2.219      ;
; -0.131 ; RegisterBank:a6|pc[12] ; RegisterBank:a6|pc_direct_out[12]~49 ; clk          ; reset       ; 1.000        ; 1.533      ; 2.142      ;
; -0.123 ; RegisterBank:a6|pc[4]  ; RegisterBank:a6|pc_direct_out[4]~17  ; clk          ; reset       ; 1.000        ; 1.445      ; 2.198      ;
; -0.071 ; RegisterBank:a6|pc[2]  ; RegisterBank:a6|pc_direct_out[2]~13  ; clk          ; reset       ; 1.000        ; 1.521      ; 2.221      ;
+--------+------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'reset'                                                                                                          ;
+-------+------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.107 ; RegisterBank:a6|pc[12] ; RegisterBank:a6|pc_direct_out[12]~49 ; clk          ; reset       ; 0.000        ; 1.691      ; 1.838      ;
; 0.127 ; RegisterBank:a6|pc[2]  ; RegisterBank:a6|pc_direct_out[2]~13  ; clk          ; reset       ; 0.000        ; 1.678      ; 1.845      ;
; 0.188 ; RegisterBank:a6|pc[11] ; RegisterBank:a6|pc_direct_out[11]~45 ; clk          ; reset       ; 0.000        ; 1.619      ; 1.847      ;
; 0.196 ; RegisterBank:a6|pc[3]  ; RegisterBank:a6|pc_direct_out[3]~9   ; clk          ; reset       ; 0.000        ; 1.612      ; 1.848      ;
; 0.199 ; RegisterBank:a6|pc[14] ; RegisterBank:a6|pc_direct_out[14]~57 ; clk          ; reset       ; 0.000        ; 1.603      ; 1.842      ;
; 0.206 ; RegisterBank:a6|pc[4]  ; RegisterBank:a6|pc_direct_out[4]~17  ; clk          ; reset       ; 0.000        ; 1.601      ; 1.847      ;
; 0.207 ; RegisterBank:a6|pc[1]  ; RegisterBank:a6|pc_direct_out[1]~1   ; clk          ; reset       ; 0.000        ; 1.615      ; 1.862      ;
; 0.220 ; RegisterBank:a6|pc[8]  ; RegisterBank:a6|pc_direct_out[8]~33  ; clk          ; reset       ; 0.000        ; 1.615      ; 1.875      ;
; 0.221 ; RegisterBank:a6|pc[13] ; RegisterBank:a6|pc_direct_out[13]~53 ; clk          ; reset       ; 0.000        ; 1.615      ; 1.876      ;
; 0.227 ; RegisterBank:a6|pc[15] ; RegisterBank:a6|pc_direct_out[15]~61 ; clk          ; reset       ; 0.000        ; 1.624      ; 1.891      ;
; 0.232 ; RegisterBank:a6|pc[10] ; RegisterBank:a6|pc_direct_out[10]~41 ; clk          ; reset       ; 0.000        ; 1.624      ; 1.896      ;
; 0.235 ; RegisterBank:a6|pc[0]  ; RegisterBank:a6|pc_direct_out[0]~5   ; clk          ; reset       ; 0.000        ; 1.610      ; 1.885      ;
; 0.247 ; RegisterBank:a6|pc[6]  ; RegisterBank:a6|pc_direct_out[6]~25  ; clk          ; reset       ; 0.000        ; 1.611      ; 1.898      ;
; 0.260 ; RegisterBank:a6|pc[5]  ; RegisterBank:a6|pc_direct_out[5]~21  ; clk          ; reset       ; 0.000        ; 1.609      ; 1.909      ;
; 0.296 ; RegisterBank:a6|pc[9]  ; RegisterBank:a6|pc_direct_out[9]~37  ; clk          ; reset       ; 0.000        ; 1.621      ; 1.957      ;
; 0.315 ; RegisterBank:a6|pc[7]  ; RegisterBank:a6|pc_direct_out[7]~29  ; clk          ; reset       ; 0.000        ; 1.614      ; 1.969      ;
+-------+------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                       ;
+-------+----------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; ALU:a1|carry               ; ALU:a1|carry                                ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; instr_reg:a3|irReg[6]      ; instr_reg:a3|irReg[6]                       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; instr_reg:a3|irReg[4]      ; instr_reg:a3|irReg[4]                       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; instr_reg:a3|irReg[7]      ; instr_reg:a3|irReg[7]                       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; instr_reg:a3|irReg[1]      ; instr_reg:a3|irReg[1]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; ALU:a1|zero                ; ALU:a1|zero                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.278 ; t1:a9|t1_reg[2]            ; RegisterBank:a6|pc[2]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.398      ;
; 0.279 ; t1:a9|t1_reg[6]            ; RegisterBank:a6|pc[6]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.400      ;
; 0.279 ; t1:a9|t1_reg[7]            ; RegisterBank:a6|pc[7]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.279 ; t1:a9|t1_reg[8]            ; RegisterBank:a6|pc[8]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.280 ; t1:a9|t1_reg[14]           ; RegisterBank:a6|pc[14]                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.401      ;
; 0.281 ; t1:a9|t1_reg[11]           ; RegisterBank:a6|pc[11]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.401      ;
; 0.291 ; t1:a9|t1_reg[12]           ; RegisterBank:a6|pc[12]                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.411      ;
; 0.327 ; RegisterBank:a6|pc[0]      ; RegisterBank:a6|RAM[7][0]                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.448      ;
; 0.349 ; FSM:a0|current_state.S14   ; FSM:a0|current_state.S15                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.470      ;
; 0.385 ; RegisterBank:a6|pc[5]      ; RegisterBank:a6|RAM[7][5]                   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.504      ;
; 0.395 ; FSM:a0|current_state.S2    ; FSM:a0|current_state.S5                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.515      ;
; 0.424 ; RegisterBank:a6|pc[4]      ; RegisterBank:a6|RAM[7][4]                   ; clk          ; clk         ; 0.000        ; 0.033      ; 0.541      ;
; 0.432 ; t2:a10|t2_reg[6]           ; mem:a4|mem~380                              ; clk          ; clk         ; 0.000        ; 0.048      ; 0.564      ;
; 0.440 ; t2:a10|t2_reg[5]           ; mem:a4|mem~379                              ; clk          ; clk         ; 0.000        ; 0.043      ; 0.567      ;
; 0.448 ; t2:a10|t2_reg[8]           ; mem:a4|mem~382                              ; clk          ; clk         ; 0.000        ; 0.054      ; 0.586      ;
; 0.462 ; t1:a9|t1_reg[5]            ; RegisterBank:a6|pc[5]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; instr_reg:a3|irReg[4]      ; instr_reg:a3|irReg[7]                       ; clk          ; clk         ; 0.000        ; 0.044      ; 0.591      ;
; 0.491 ; instr_reg:a3|irReg[0]      ; instr_reg:a3|irReg[3]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.612      ;
; 0.491 ; RegisterBank:a6|pc[15]     ; RegisterBank:a6|RAM[7][15]                  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.614      ;
; 0.492 ; instr_reg:a3|irReg[0]      ; instr_reg:a3|irReg[1]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.613      ;
; 0.493 ; instr_reg:a3|irReg[5]      ; instr_reg:a3|irReg[7]                       ; clk          ; clk         ; 0.000        ; 0.234      ; 0.811      ;
; 0.500 ; t1:a9|t1_reg[3]            ; RegisterBank:a6|pc[3]                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.624      ;
; 0.505 ; instr_reg:a3|irReg[2]      ; instr_reg:a3|irReg[2]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.523 ; RegisterBank:a6|RAM[7][7]  ; RegisterBank:a6|RAM[5][7]                   ; clk          ; clk         ; 0.000        ; 0.241      ; 0.848      ;
; 0.525 ; RegisterBank:a6|pc[11]     ; RegisterBank:a6|RAM[7][11]                  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.649      ;
; 0.526 ; reset                      ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; reset        ; clk         ; 0.000        ; 1.434      ; 2.084      ;
; 0.526 ; reset                      ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; reset        ; clk         ; 0.000        ; 1.434      ; 2.084      ;
; 0.526 ; reset                      ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; reset        ; clk         ; 0.000        ; 1.434      ; 2.084      ;
; 0.526 ; reset                      ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; reset        ; clk         ; 0.000        ; 1.434      ; 2.084      ;
; 0.527 ; RegisterBank:a6|RAM[5][7]  ; t2:a10|t2_reg[7]                            ; clk          ; clk         ; 0.000        ; 0.029      ; 0.640      ;
; 0.527 ; t2:a10|t2_reg[14]          ; mem:a4|mem~388                              ; clk          ; clk         ; 0.000        ; 0.063      ; 0.674      ;
; 0.529 ; t2:a10|t2_reg[4]           ; mem:a4|mem~378                              ; clk          ; clk         ; 0.000        ; 0.043      ; 0.656      ;
; 0.537 ; instr_reg:a3|irReg[3]      ; instr_reg:a3|irReg[3]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.658      ;
; 0.539 ; RegisterBank:a6|RAM[5][2]  ; t2:a10|t2_reg[2]                            ; clk          ; clk         ; 0.000        ; 0.030      ; 0.653      ;
; 0.545 ; t2:a10|t2_reg[3]           ; mem:a4|mem~377                              ; clk          ; clk         ; 0.000        ; 0.043      ; 0.672      ;
; 0.548 ; reset                      ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; reset        ; clk         ; 0.000        ; 1.239      ; 1.911      ;
; 0.548 ; reset                      ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; reset        ; clk         ; 0.000        ; 1.239      ; 1.911      ;
; 0.548 ; reset                      ; RegisterBank:a6|pc_direct_out[11]~_emulated ; reset        ; clk         ; 0.000        ; 1.239      ; 1.911      ;
; 0.549 ; instr_reg:a3|irReg[1]      ; instr_reg:a3|irReg[2]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.670      ;
; 0.553 ; RegisterBank:a6|RAM[5][15] ; t2:a10|t2_reg[15]                           ; clk          ; clk         ; 0.000        ; 0.059      ; 0.696      ;
; 0.557 ; RegisterBank:a6|RAM[4][1]  ; t2:a10|t2_reg[1]                            ; clk          ; clk         ; 0.000        ; 0.237      ; 0.878      ;
; 0.558 ; reset                      ; RegisterBank:a6|pc_direct_out[12]~_emulated ; reset        ; clk         ; 0.000        ; 1.231      ; 1.913      ;
; 0.558 ; reset                      ; RegisterBank:a6|pc_direct_out[13]~_emulated ; reset        ; clk         ; 0.000        ; 1.231      ; 1.913      ;
; 0.558 ; reset                      ; RegisterBank:a6|pc_direct_out[14]~_emulated ; reset        ; clk         ; 0.000        ; 1.231      ; 1.913      ;
; 0.559 ; t2:a10|t2_reg[8]           ; mem:a4|mem~222                              ; clk          ; clk         ; 0.000        ; -0.146     ; 0.497      ;
; 0.560 ; RegisterBank:a6|RAM[7][11] ; RegisterBank:a6|RAM[5][11]                  ; clk          ; clk         ; 0.000        ; 0.244      ; 0.888      ;
; 0.560 ; t2:a10|t2_reg[8]           ; mem:a4|mem~270                              ; clk          ; clk         ; 0.000        ; -0.146     ; 0.498      ;
; 0.563 ; instr_reg:a3|irReg[0]      ; instr_reg:a3|irReg[2]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.684      ;
; 0.568 ; t2:a10|t2_reg[14]          ; mem:a4|mem~84                               ; clk          ; clk         ; 0.000        ; -0.133     ; 0.519      ;
; 0.568 ; RegisterBank:a6|RAM[6][2]  ; t2:a10|t2_reg[2]                            ; clk          ; clk         ; 0.000        ; 0.237      ; 0.889      ;
; 0.570 ; t2:a10|t2_reg[14]          ; mem:a4|mem~52                               ; clk          ; clk         ; 0.000        ; -0.133     ; 0.521      ;
; 0.572 ; t2:a10|t2_reg[14]          ; mem:a4|mem~148                              ; clk          ; clk         ; 0.000        ; -0.139     ; 0.517      ;
; 0.572 ; reset                      ; FSM:a0|current_state.S15                    ; reset        ; clk         ; 0.000        ; 1.239      ; 1.935      ;
; 0.573 ; t2:a10|t2_reg[14]          ; mem:a4|mem~100                              ; clk          ; clk         ; 0.000        ; -0.139     ; 0.518      ;
; 0.573 ; reset                      ; FSM:a0|current_state.S5                     ; reset        ; clk         ; 0.000        ; 1.239      ; 1.936      ;
; 0.578 ; RegisterBank:a6|RAM[2][4]  ; t2:a10|t2_reg[4]                            ; clk          ; clk         ; 0.000        ; 0.059      ; 0.721      ;
; 0.579 ; reset                      ; FSM:a0|current_state.S14                    ; reset        ; clk         ; 0.000        ; 1.239      ; 1.942      ;
; 0.582 ; FSM:a0|current_state.S11   ; instr_reg:a3|irReg[6]                       ; clk          ; clk         ; 0.000        ; 0.422      ; 1.088      ;
; 0.586 ; RegisterBank:a6|RAM[5][1]  ; t2:a10|t2_reg[1]                            ; clk          ; clk         ; 0.000        ; 0.030      ; 0.700      ;
; 0.592 ; instr_reg:a3|irReg[2]      ; RegisterBank:a6|RAM[5][9]                   ; clk          ; clk         ; 0.000        ; 0.244      ; 0.920      ;
; 0.594 ; RegisterBank:a6|RAM[7][10] ; t1:a9|t1_reg[10]                            ; clk          ; clk         ; 0.000        ; 0.232      ; 0.910      ;
; 0.595 ; reset                      ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; reset        ; clk         ; 0.000        ; 1.235      ; 1.954      ;
; 0.597 ; t2:a10|t2_reg[9]           ; mem:a4|mem~95                               ; clk          ; clk         ; 0.000        ; -0.134     ; 0.547      ;
; 0.597 ; t2:a10|t2_reg[10]          ; mem:a4|mem~112                              ; clk          ; clk         ; 0.000        ; -0.134     ; 0.547      ;
; 0.598 ; FSM:a0|current_state.S3    ; FSM:a0|current_state.S4                     ; clk          ; clk         ; 0.000        ; -0.094     ; 0.588      ;
; 0.599 ; t2:a10|t2_reg[11]          ; mem:a4|mem~385                              ; clk          ; clk         ; 0.000        ; 0.064      ; 0.747      ;
; 0.599 ; reset                      ; FSM:a0|current_state.S3                     ; reset        ; clk         ; 0.000        ; 1.239      ; 1.962      ;
; 0.603 ; RegisterBank:a6|pc[1]      ; RegisterBank:a6|RAM[7][1]                   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.725      ;
; 0.605 ; RegisterBank:a6|RAM[7][10] ; RegisterBank:a6|RAM[4][10]                  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.724      ;
; 0.605 ; t2:a10|t2_reg[8]           ; mem:a4|mem~430                              ; clk          ; clk         ; 0.000        ; -0.145     ; 0.544      ;
; 0.606 ; t2:a10|t2_reg[15]          ; mem:a4|mem~197                              ; clk          ; clk         ; 0.000        ; -0.160     ; 0.530      ;
; 0.609 ; reset                      ; FSM:a0|current_state.S1                     ; reset        ; clk         ; 0.000        ; 1.239      ; 1.972      ;
; 0.610 ; reset                      ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; reset        ; clk         ; 0.000        ; 1.237      ; 1.971      ;
; 0.610 ; reset                      ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; reset        ; clk         ; 0.000        ; 1.237      ; 1.971      ;
; 0.610 ; reset                      ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; reset        ; clk         ; 0.000        ; 1.237      ; 1.971      ;
; 0.610 ; reset                      ; RegisterBank:a6|pc_direct_out[10]~_emulated ; reset        ; clk         ; 0.000        ; 1.237      ; 1.971      ;
; 0.610 ; reset                      ; RegisterBank:a6|pc_direct_out[15]~_emulated ; reset        ; clk         ; 0.000        ; 1.237      ; 1.971      ;
; 0.611 ; FSM:a0|current_state.S5    ; FSM:a0|current_state.S9                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.732      ;
; 0.611 ; mem:a4|mem~270             ; instr_reg:a3|irReg[8]                       ; clk          ; clk         ; 0.000        ; 0.241      ; 0.936      ;
; 0.612 ; t2:a10|t2_reg[12]          ; mem:a4|mem~194                              ; clk          ; clk         ; 0.000        ; -0.141     ; 0.555      ;
; 0.614 ; instr_reg:a3|irReg[2]      ; instr_reg:a3|irReg[3]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.735      ;
; 0.616 ; t1:a9|t1_reg[4]            ; RegisterBank:a6|pc[4]                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.740      ;
; 0.616 ; t2:a10|t2_reg[9]           ; mem:a4|mem~79                               ; clk          ; clk         ; 0.000        ; -0.138     ; 0.562      ;
; 0.619 ; instr_reg:a3|irReg[5]      ; instr_reg:a3|irReg[5]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.740      ;
; 0.622 ; t2:a10|t2_reg[14]          ; mem:a4|mem~36                               ; clk          ; clk         ; 0.000        ; -0.138     ; 0.568      ;
; 0.623 ; RegisterBank:a6|pc[6]      ; RegisterBank:a6|RAM[7][6]                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.744      ;
; 0.624 ; t1:a9|t1_reg[1]            ; RegisterBank:a6|pc[1]                       ; clk          ; clk         ; 0.000        ; 0.033      ; 0.741      ;
; 0.625 ; FSM:a0|current_state.S11   ; FSM:a0|current_state.S11                    ; clk          ; clk         ; 0.000        ; 0.027      ; 0.736      ;
; 0.625 ; RegisterBank:a6|RAM[5][13] ; t2:a10|t2_reg[13]                           ; clk          ; clk         ; 0.000        ; 0.059      ; 0.768      ;
; 0.627 ; RegisterBank:a6|RAM[5][5]  ; t2:a10|t2_reg[5]                            ; clk          ; clk         ; 0.000        ; 0.042      ; 0.753      ;
; 0.630 ; t2:a10|t2_reg[9]           ; mem:a4|mem~31                               ; clk          ; clk         ; 0.000        ; -0.138     ; 0.576      ;
; 0.630 ; t2:a10|t2_reg[6]           ; mem:a4|mem~364                              ; clk          ; clk         ; 0.000        ; -0.151     ; 0.563      ;
; 0.631 ; t2:a10|t2_reg[7]           ; mem:a4|mem~445                              ; clk          ; clk         ; 0.000        ; -0.141     ; 0.574      ;
; 0.631 ; RegisterBank:a6|RAM[4][10] ; t1:a9|t1_reg[10]                            ; clk          ; clk         ; 0.000        ; 0.234      ; 0.949      ;
+-------+----------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                  ;
+--------+--------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.890 ; reset                    ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; reset        ; clk         ; 0.500        ; 1.186      ; 3.543      ;
; -1.890 ; reset                    ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; reset        ; clk         ; 0.500        ; 1.186      ; 3.543      ;
; -1.890 ; reset                    ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; reset        ; clk         ; 0.500        ; 1.186      ; 3.543      ;
; -1.890 ; reset                    ; RegisterBank:a6|pc_direct_out[10]~_emulated ; reset        ; clk         ; 0.500        ; 1.186      ; 3.543      ;
; -1.890 ; reset                    ; RegisterBank:a6|pc_direct_out[15]~_emulated ; reset        ; clk         ; 0.500        ; 1.186      ; 3.543      ;
; -1.698 ; reset                    ; RegisterBank:a6|pc_direct_out[12]~_emulated ; reset        ; clk         ; 0.500        ; 1.180      ; 3.345      ;
; -1.698 ; reset                    ; RegisterBank:a6|pc_direct_out[13]~_emulated ; reset        ; clk         ; 0.500        ; 1.180      ; 3.345      ;
; -1.698 ; reset                    ; RegisterBank:a6|pc_direct_out[14]~_emulated ; reset        ; clk         ; 0.500        ; 1.180      ; 3.345      ;
; -1.697 ; reset                    ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; reset        ; clk         ; 0.500        ; 1.185      ; 3.349      ;
; -1.692 ; reset                    ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; reset        ; clk         ; 0.500        ; 1.188      ; 3.347      ;
; -1.692 ; reset                    ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; reset        ; clk         ; 0.500        ; 1.188      ; 3.347      ;
; -1.692 ; reset                    ; RegisterBank:a6|pc_direct_out[11]~_emulated ; reset        ; clk         ; 0.500        ; 1.188      ; 3.347      ;
; -1.516 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; clk          ; clk         ; 1.000        ; 0.207      ; 2.710      ;
; -1.516 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; clk          ; clk         ; 1.000        ; 0.207      ; 2.710      ;
; -1.516 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; clk          ; clk         ; 1.000        ; 0.207      ; 2.710      ;
; -1.516 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[10]~_emulated ; clk          ; clk         ; 1.000        ; 0.207      ; 2.710      ;
; -1.516 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[15]~_emulated ; clk          ; clk         ; 1.000        ; 0.207      ; 2.710      ;
; -1.504 ; reset                    ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; reset        ; clk         ; 0.500        ; 1.376      ; 3.347      ;
; -1.504 ; reset                    ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; reset        ; clk         ; 0.500        ; 1.376      ; 3.347      ;
; -1.504 ; reset                    ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; reset        ; clk         ; 0.500        ; 1.376      ; 3.347      ;
; -1.504 ; reset                    ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; reset        ; clk         ; 0.500        ; 1.376      ; 3.347      ;
; -1.493 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; clk          ; clk         ; 1.000        ; 0.092      ; 2.572      ;
; -1.493 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; clk          ; clk         ; 1.000        ; 0.092      ; 2.572      ;
; -1.493 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; clk          ; clk         ; 1.000        ; 0.092      ; 2.572      ;
; -1.493 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[10]~_emulated ; clk          ; clk         ; 1.000        ; 0.092      ; 2.572      ;
; -1.493 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[15]~_emulated ; clk          ; clk         ; 1.000        ; 0.092      ; 2.572      ;
; -1.460 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; clk          ; clk         ; 1.000        ; 0.129      ; 2.576      ;
; -1.460 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; clk          ; clk         ; 1.000        ; 0.129      ; 2.576      ;
; -1.460 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; clk          ; clk         ; 1.000        ; 0.129      ; 2.576      ;
; -1.460 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[10]~_emulated ; clk          ; clk         ; 1.000        ; 0.129      ; 2.576      ;
; -1.460 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[15]~_emulated ; clk          ; clk         ; 1.000        ; 0.129      ; 2.576      ;
; -1.324 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[12]~_emulated ; clk          ; clk         ; 1.000        ; 0.201      ; 2.512      ;
; -1.324 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[13]~_emulated ; clk          ; clk         ; 1.000        ; 0.201      ; 2.512      ;
; -1.324 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[14]~_emulated ; clk          ; clk         ; 1.000        ; 0.201      ; 2.512      ;
; -1.323 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; clk          ; clk         ; 1.000        ; 0.206      ; 2.516      ;
; -1.318 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; clk          ; clk         ; 1.000        ; 0.209      ; 2.514      ;
; -1.318 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; clk          ; clk         ; 1.000        ; 0.209      ; 2.514      ;
; -1.318 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[11]~_emulated ; clk          ; clk         ; 1.000        ; 0.209      ; 2.514      ;
; -1.316 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; clk          ; clk         ; 1.000        ; 0.207      ; 2.510      ;
; -1.316 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; clk          ; clk         ; 1.000        ; 0.207      ; 2.510      ;
; -1.316 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; clk          ; clk         ; 1.000        ; 0.207      ; 2.510      ;
; -1.316 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[10]~_emulated ; clk          ; clk         ; 1.000        ; 0.207      ; 2.510      ;
; -1.316 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[15]~_emulated ; clk          ; clk         ; 1.000        ; 0.207      ; 2.510      ;
; -1.303 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; clk          ; clk         ; 1.000        ; 0.129      ; 2.419      ;
; -1.303 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; clk          ; clk         ; 1.000        ; 0.129      ; 2.419      ;
; -1.303 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; clk          ; clk         ; 1.000        ; 0.129      ; 2.419      ;
; -1.303 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[10]~_emulated ; clk          ; clk         ; 1.000        ; 0.129      ; 2.419      ;
; -1.303 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[15]~_emulated ; clk          ; clk         ; 1.000        ; 0.129      ; 2.419      ;
; -1.301 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[12]~_emulated ; clk          ; clk         ; 1.000        ; 0.086      ; 2.374      ;
; -1.301 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[13]~_emulated ; clk          ; clk         ; 1.000        ; 0.086      ; 2.374      ;
; -1.301 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[14]~_emulated ; clk          ; clk         ; 1.000        ; 0.086      ; 2.374      ;
; -1.300 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; clk          ; clk         ; 1.000        ; 0.091      ; 2.378      ;
; -1.295 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; clk          ; clk         ; 1.000        ; 0.094      ; 2.376      ;
; -1.295 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; clk          ; clk         ; 1.000        ; 0.094      ; 2.376      ;
; -1.295 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[11]~_emulated ; clk          ; clk         ; 1.000        ; 0.094      ; 2.376      ;
; -1.268 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[12]~_emulated ; clk          ; clk         ; 1.000        ; 0.123      ; 2.378      ;
; -1.268 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[13]~_emulated ; clk          ; clk         ; 1.000        ; 0.123      ; 2.378      ;
; -1.268 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[14]~_emulated ; clk          ; clk         ; 1.000        ; 0.123      ; 2.378      ;
; -1.267 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; clk          ; clk         ; 1.000        ; 0.128      ; 2.382      ;
; -1.262 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; clk          ; clk         ; 1.000        ; 0.131      ; 2.380      ;
; -1.262 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; clk          ; clk         ; 1.000        ; 0.131      ; 2.380      ;
; -1.262 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[11]~_emulated ; clk          ; clk         ; 1.000        ; 0.131      ; 2.380      ;
; -1.226 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; clk          ; clk         ; 1.000        ; 0.129      ; 2.342      ;
; -1.226 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; clk          ; clk         ; 1.000        ; 0.129      ; 2.342      ;
; -1.226 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; clk          ; clk         ; 1.000        ; 0.129      ; 2.342      ;
; -1.226 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[10]~_emulated ; clk          ; clk         ; 1.000        ; 0.129      ; 2.342      ;
; -1.226 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[15]~_emulated ; clk          ; clk         ; 1.000        ; 0.129      ; 2.342      ;
; -1.130 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; clk          ; clk         ; 1.000        ; 0.397      ; 2.514      ;
; -1.130 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; clk          ; clk         ; 1.000        ; 0.397      ; 2.514      ;
; -1.130 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; clk          ; clk         ; 1.000        ; 0.397      ; 2.514      ;
; -1.130 ; FSM:a0|current_state.S8  ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; clk          ; clk         ; 1.000        ; 0.397      ; 2.514      ;
; -1.121 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[12]~_emulated ; clk          ; clk         ; 1.000        ; 0.201      ; 2.309      ;
; -1.121 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[13]~_emulated ; clk          ; clk         ; 1.000        ; 0.201      ; 2.309      ;
; -1.121 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[14]~_emulated ; clk          ; clk         ; 1.000        ; 0.201      ; 2.309      ;
; -1.120 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; clk          ; clk         ; 1.000        ; 0.206      ; 2.313      ;
; -1.115 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; clk          ; clk         ; 1.000        ; 0.209      ; 2.311      ;
; -1.115 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; clk          ; clk         ; 1.000        ; 0.209      ; 2.311      ;
; -1.115 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[11]~_emulated ; clk          ; clk         ; 1.000        ; 0.209      ; 2.311      ;
; -1.107 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; clk          ; clk         ; 1.000        ; 0.282      ; 2.376      ;
; -1.107 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; clk          ; clk         ; 1.000        ; 0.282      ; 2.376      ;
; -1.107 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; clk          ; clk         ; 1.000        ; 0.282      ; 2.376      ;
; -1.107 ; FSM:a0|current_state.S4  ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; clk          ; clk         ; 1.000        ; 0.282      ; 2.376      ;
; -1.094 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[12]~_emulated ; clk          ; clk         ; 1.000        ; 0.123      ; 2.204      ;
; -1.094 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[13]~_emulated ; clk          ; clk         ; 1.000        ; 0.123      ; 2.204      ;
; -1.094 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[14]~_emulated ; clk          ; clk         ; 1.000        ; 0.123      ; 2.204      ;
; -1.093 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; clk          ; clk         ; 1.000        ; 0.128      ; 2.208      ;
; -1.088 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; clk          ; clk         ; 1.000        ; 0.131      ; 2.206      ;
; -1.088 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; clk          ; clk         ; 1.000        ; 0.131      ; 2.206      ;
; -1.088 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[11]~_emulated ; clk          ; clk         ; 1.000        ; 0.131      ; 2.206      ;
; -1.074 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; clk          ; clk         ; 1.000        ; 0.319      ; 2.380      ;
; -1.074 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; clk          ; clk         ; 1.000        ; 0.319      ; 2.380      ;
; -1.074 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; clk          ; clk         ; 1.000        ; 0.319      ; 2.380      ;
; -1.074 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; clk          ; clk         ; 1.000        ; 0.319      ; 2.380      ;
; -1.017 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[12]~_emulated ; clk          ; clk         ; 1.000        ; 0.123      ; 2.127      ;
; -1.017 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[13]~_emulated ; clk          ; clk         ; 1.000        ; 0.123      ; 2.127      ;
; -1.017 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[14]~_emulated ; clk          ; clk         ; 1.000        ; 0.123      ; 2.127      ;
; -1.016 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; clk          ; clk         ; 1.000        ; 0.128      ; 2.131      ;
; -1.011 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; clk          ; clk         ; 1.000        ; 0.131      ; 2.129      ;
; -1.011 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; clk          ; clk         ; 1.000        ; 0.131      ; 2.129      ;
; -1.011 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[11]~_emulated ; clk          ; clk         ; 1.000        ; 0.131      ; 2.129      ;
+--------+--------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                  ;
+-------+--------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.544 ; reset                    ; RegisterBank:a6|RAM[7][8]                   ; reset        ; clk         ; 0.000        ; 1.233      ; 1.901      ;
; 0.544 ; reset                    ; RegisterBank:a6|RAM[7][9]                   ; reset        ; clk         ; 0.000        ; 1.233      ; 1.901      ;
; 0.552 ; reset                    ; RegisterBank:a6|RAM[7][6]                   ; reset        ; clk         ; 0.000        ; 1.239      ; 1.915      ;
; 0.552 ; reset                    ; RegisterBank:a6|RAM[7][7]                   ; reset        ; clk         ; 0.000        ; 1.239      ; 1.915      ;
; 0.552 ; reset                    ; RegisterBank:a6|RAM[7][11]                  ; reset        ; clk         ; 0.000        ; 1.239      ; 1.915      ;
; 0.562 ; reset                    ; RegisterBank:a6|RAM[7][12]                  ; reset        ; clk         ; 0.000        ; 1.231      ; 1.917      ;
; 0.562 ; reset                    ; RegisterBank:a6|RAM[7][13]                  ; reset        ; clk         ; 0.000        ; 1.231      ; 1.917      ;
; 0.562 ; reset                    ; RegisterBank:a6|RAM[7][14]                  ; reset        ; clk         ; 0.000        ; 1.231      ; 1.917      ;
; 0.567 ; reset                    ; RegisterBank:a6|pc[0]                       ; reset        ; clk         ; 0.000        ; 1.239      ; 1.930      ;
; 0.567 ; reset                    ; RegisterBank:a6|RAM[7][0]                   ; reset        ; clk         ; 0.000        ; 1.239      ; 1.930      ;
; 0.567 ; reset                    ; RegisterBank:a6|pc[4]                       ; reset        ; clk         ; 0.000        ; 1.239      ; 1.930      ;
; 0.567 ; reset                    ; RegisterBank:a6|pc[3]                       ; reset        ; clk         ; 0.000        ; 1.239      ; 1.930      ;
; 0.580 ; reset                    ; RegisterBank:a6|pc[5]                       ; reset        ; clk         ; 0.000        ; 1.239      ; 1.943      ;
; 0.580 ; reset                    ; RegisterBank:a6|pc[6]                       ; reset        ; clk         ; 0.000        ; 1.239      ; 1.943      ;
; 0.582 ; reset                    ; RegisterBank:a6|pc[9]                       ; reset        ; clk         ; 0.000        ; 1.235      ; 1.941      ;
; 0.596 ; reset                    ; RegisterBank:a6|pc[11]                      ; reset        ; clk         ; 0.000        ; 1.235      ; 1.955      ;
; 0.596 ; reset                    ; RegisterBank:a6|pc[12]                      ; reset        ; clk         ; 0.000        ; 1.235      ; 1.955      ;
; 0.596 ; reset                    ; RegisterBank:a6|pc[1]                       ; reset        ; clk         ; 0.000        ; 1.235      ; 1.955      ;
; 0.597 ; reset                    ; RegisterBank:a6|pc[7]                       ; reset        ; clk         ; 0.000        ; 1.237      ; 1.958      ;
; 0.597 ; reset                    ; RegisterBank:a6|pc[8]                       ; reset        ; clk         ; 0.000        ; 1.237      ; 1.958      ;
; 0.597 ; reset                    ; RegisterBank:a6|pc[13]                      ; reset        ; clk         ; 0.000        ; 1.237      ; 1.958      ;
; 0.599 ; reset                    ; RegisterBank:a6|RAM[7][4]                   ; reset        ; clk         ; 0.000        ; 1.235      ; 1.958      ;
; 0.608 ; reset                    ; RegisterBank:a6|pc[2]                       ; reset        ; clk         ; 0.000        ; 1.235      ; 1.967      ;
; 0.610 ; reset                    ; RegisterBank:a6|pc[10]                      ; reset        ; clk         ; 0.000        ; 1.235      ; 1.969      ;
; 0.610 ; reset                    ; RegisterBank:a6|pc[14]                      ; reset        ; clk         ; 0.000        ; 1.235      ; 1.969      ;
; 0.610 ; reset                    ; RegisterBank:a6|pc[15]                      ; reset        ; clk         ; 0.000        ; 1.235      ; 1.969      ;
; 0.614 ; reset                    ; RegisterBank:a6|RAM[7][5]                   ; reset        ; clk         ; 0.000        ; 1.237      ; 1.975      ;
; 0.614 ; reset                    ; RegisterBank:a6|RAM[7][10]                  ; reset        ; clk         ; 0.000        ; 1.237      ; 1.975      ;
; 0.614 ; reset                    ; RegisterBank:a6|RAM[7][2]                   ; reset        ; clk         ; 0.000        ; 1.237      ; 1.975      ;
; 0.614 ; reset                    ; RegisterBank:a6|RAM[7][15]                  ; reset        ; clk         ; 0.000        ; 1.237      ; 1.975      ;
; 0.619 ; reset                    ; RegisterBank:a6|RAM[7][3]                   ; reset        ; clk         ; 0.000        ; 1.237      ; 1.980      ;
; 0.619 ; reset                    ; RegisterBank:a6|RAM[7][1]                   ; reset        ; clk         ; 0.000        ; 1.237      ; 1.980      ;
; 1.240 ; reset                    ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; reset        ; clk         ; 0.000        ; 1.434      ; 2.798      ;
; 1.240 ; reset                    ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; reset        ; clk         ; 0.000        ; 1.434      ; 2.798      ;
; 1.240 ; reset                    ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; reset        ; clk         ; 0.000        ; 1.434      ; 2.798      ;
; 1.240 ; reset                    ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; reset        ; clk         ; 0.000        ; 1.434      ; 2.798      ;
; 1.435 ; reset                    ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; reset        ; clk         ; 0.000        ; 1.239      ; 2.798      ;
; 1.435 ; reset                    ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; reset        ; clk         ; 0.000        ; 1.239      ; 2.798      ;
; 1.435 ; reset                    ; RegisterBank:a6|pc_direct_out[11]~_emulated ; reset        ; clk         ; 0.000        ; 1.239      ; 2.798      ;
; 1.441 ; reset                    ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; reset        ; clk         ; 0.000        ; 1.235      ; 2.800      ;
; 1.442 ; reset                    ; RegisterBank:a6|pc_direct_out[12]~_emulated ; reset        ; clk         ; 0.000        ; 1.231      ; 2.797      ;
; 1.442 ; reset                    ; RegisterBank:a6|pc_direct_out[13]~_emulated ; reset        ; clk         ; 0.000        ; 1.231      ; 2.797      ;
; 1.442 ; reset                    ; RegisterBank:a6|pc_direct_out[14]~_emulated ; reset        ; clk         ; 0.000        ; 1.231      ; 2.797      ;
; 1.519 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; clk          ; clk         ; 0.000        ; 0.420      ; 2.023      ;
; 1.519 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; clk          ; clk         ; 0.000        ; 0.420      ; 2.023      ;
; 1.519 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; clk          ; clk         ; 0.000        ; 0.420      ; 2.023      ;
; 1.519 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; clk          ; clk         ; 0.000        ; 0.420      ; 2.023      ;
; 1.576 ; reset                    ; RegisterBank:a6|RAM[7][8]                   ; reset        ; clk         ; -0.500       ; 1.233      ; 2.433      ;
; 1.576 ; reset                    ; RegisterBank:a6|RAM[7][9]                   ; reset        ; clk         ; -0.500       ; 1.233      ; 2.433      ;
; 1.592 ; reset                    ; RegisterBank:a6|RAM[7][6]                   ; reset        ; clk         ; -0.500       ; 1.239      ; 2.455      ;
; 1.592 ; reset                    ; RegisterBank:a6|RAM[7][7]                   ; reset        ; clk         ; -0.500       ; 1.239      ; 2.455      ;
; 1.592 ; reset                    ; RegisterBank:a6|RAM[7][11]                  ; reset        ; clk         ; -0.500       ; 1.239      ; 2.455      ;
; 1.605 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; clk          ; clk         ; 0.000        ; 0.420      ; 2.109      ;
; 1.605 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; clk          ; clk         ; 0.000        ; 0.420      ; 2.109      ;
; 1.605 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; clk          ; clk         ; 0.000        ; 0.420      ; 2.109      ;
; 1.605 ; FSM:a0|current_state.S6  ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; clk          ; clk         ; 0.000        ; 0.420      ; 2.109      ;
; 1.606 ; reset                    ; RegisterBank:a6|RAM[7][12]                  ; reset        ; clk         ; -0.500       ; 1.231      ; 2.461      ;
; 1.606 ; reset                    ; RegisterBank:a6|RAM[7][13]                  ; reset        ; clk         ; -0.500       ; 1.231      ; 2.461      ;
; 1.606 ; reset                    ; RegisterBank:a6|RAM[7][14]                  ; reset        ; clk         ; -0.500       ; 1.231      ; 2.461      ;
; 1.610 ; reset                    ; RegisterBank:a6|pc[0]                       ; reset        ; clk         ; -0.500       ; 1.239      ; 2.473      ;
; 1.610 ; reset                    ; RegisterBank:a6|RAM[7][0]                   ; reset        ; clk         ; -0.500       ; 1.239      ; 2.473      ;
; 1.610 ; reset                    ; RegisterBank:a6|pc[4]                       ; reset        ; clk         ; -0.500       ; 1.239      ; 2.473      ;
; 1.610 ; reset                    ; RegisterBank:a6|pc[3]                       ; reset        ; clk         ; -0.500       ; 1.239      ; 2.473      ;
; 1.621 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; clk          ; clk         ; 0.000        ; 0.495      ; 2.200      ;
; 1.621 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[2]~_emulated  ; clk          ; clk         ; 0.000        ; 0.495      ; 2.200      ;
; 1.621 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[1]~_emulated  ; clk          ; clk         ; 0.000        ; 0.495      ; 2.200      ;
; 1.621 ; FSM:a0|current_state.S16 ; RegisterBank:a6|pc_direct_out[0]~_emulated  ; clk          ; clk         ; 0.000        ; 0.495      ; 2.200      ;
; 1.630 ; reset                    ; RegisterBank:a6|pc[9]                       ; reset        ; clk         ; -0.500       ; 1.235      ; 2.489      ;
; 1.633 ; reset                    ; RegisterBank:a6|pc[5]                       ; reset        ; clk         ; -0.500       ; 1.239      ; 2.496      ;
; 1.633 ; reset                    ; RegisterBank:a6|pc[6]                       ; reset        ; clk         ; -0.500       ; 1.239      ; 2.496      ;
; 1.642 ; reset                    ; RegisterBank:a6|pc_direct_out[5]~_emulated  ; reset        ; clk         ; 0.000        ; 1.237      ; 3.003      ;
; 1.642 ; reset                    ; RegisterBank:a6|pc_direct_out[8]~_emulated  ; reset        ; clk         ; 0.000        ; 1.237      ; 3.003      ;
; 1.642 ; reset                    ; RegisterBank:a6|pc_direct_out[9]~_emulated  ; reset        ; clk         ; 0.000        ; 1.237      ; 3.003      ;
; 1.642 ; reset                    ; RegisterBank:a6|pc_direct_out[10]~_emulated ; reset        ; clk         ; 0.000        ; 1.237      ; 3.003      ;
; 1.642 ; reset                    ; RegisterBank:a6|pc_direct_out[15]~_emulated ; reset        ; clk         ; 0.000        ; 1.237      ; 3.003      ;
; 1.649 ; reset                    ; RegisterBank:a6|pc[7]                       ; reset        ; clk         ; -0.500       ; 1.237      ; 2.510      ;
; 1.649 ; reset                    ; RegisterBank:a6|pc[8]                       ; reset        ; clk         ; -0.500       ; 1.237      ; 2.510      ;
; 1.649 ; reset                    ; RegisterBank:a6|pc[13]                      ; reset        ; clk         ; -0.500       ; 1.237      ; 2.510      ;
; 1.650 ; reset                    ; RegisterBank:a6|pc[11]                      ; reset        ; clk         ; -0.500       ; 1.235      ; 2.509      ;
; 1.650 ; reset                    ; RegisterBank:a6|pc[12]                      ; reset        ; clk         ; -0.500       ; 1.235      ; 2.509      ;
; 1.650 ; reset                    ; RegisterBank:a6|pc[1]                       ; reset        ; clk         ; -0.500       ; 1.235      ; 2.509      ;
; 1.670 ; reset                    ; RegisterBank:a6|pc[2]                       ; reset        ; clk         ; -0.500       ; 1.235      ; 2.529      ;
; 1.673 ; reset                    ; RegisterBank:a6|pc[10]                      ; reset        ; clk         ; -0.500       ; 1.235      ; 2.532      ;
; 1.673 ; reset                    ; RegisterBank:a6|pc[14]                      ; reset        ; clk         ; -0.500       ; 1.235      ; 2.532      ;
; 1.673 ; reset                    ; RegisterBank:a6|pc[15]                      ; reset        ; clk         ; -0.500       ; 1.235      ; 2.532      ;
; 1.680 ; reset                    ; RegisterBank:a6|RAM[7][4]                   ; reset        ; clk         ; -0.500       ; 1.235      ; 2.539      ;
; 1.686 ; reset                    ; RegisterBank:a6|RAM[7][5]                   ; reset        ; clk         ; -0.500       ; 1.237      ; 2.547      ;
; 1.686 ; reset                    ; RegisterBank:a6|RAM[7][10]                  ; reset        ; clk         ; -0.500       ; 1.237      ; 2.547      ;
; 1.686 ; reset                    ; RegisterBank:a6|RAM[7][2]                   ; reset        ; clk         ; -0.500       ; 1.237      ; 2.547      ;
; 1.686 ; reset                    ; RegisterBank:a6|RAM[7][15]                  ; reset        ; clk         ; -0.500       ; 1.237      ; 2.547      ;
; 1.689 ; reset                    ; RegisterBank:a6|RAM[7][3]                   ; reset        ; clk         ; -0.500       ; 1.237      ; 2.550      ;
; 1.689 ; reset                    ; RegisterBank:a6|RAM[7][1]                   ; reset        ; clk         ; -0.500       ; 1.237      ; 2.550      ;
; 1.714 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[6]~_emulated  ; clk          ; clk         ; 0.000        ; 0.225      ; 2.023      ;
; 1.714 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[7]~_emulated  ; clk          ; clk         ; 0.000        ; 0.225      ; 2.023      ;
; 1.714 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[11]~_emulated ; clk          ; clk         ; 0.000        ; 0.225      ; 2.023      ;
; 1.721 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[4]~_emulated  ; clk          ; clk         ; 0.000        ; 0.221      ; 2.026      ;
; 1.721 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[12]~_emulated ; clk          ; clk         ; 0.000        ; 0.217      ; 2.022      ;
; 1.721 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[13]~_emulated ; clk          ; clk         ; 0.000        ; 0.217      ; 2.022      ;
; 1.721 ; FSM:a0|current_state.S11 ; RegisterBank:a6|pc_direct_out[14]~_emulated ; clk          ; clk         ; 0.000        ; 0.217      ; 2.022      ;
; 1.760 ; FSM:a0|current_state.S17 ; RegisterBank:a6|pc_direct_out[3]~_emulated  ; clk          ; clk         ; 0.000        ; 0.420      ; 2.264      ;
+-------+--------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.070    ; 0.107 ; -3.370   ; 0.544   ; -3.000              ;
;  clk             ; -8.070    ; 0.179 ; -3.370   ; 0.544   ; -3.000              ;
;  reset           ; -1.054    ; 0.107 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -4336.603 ; 0.0   ; -91.513  ; 0.0     ; -788.36             ;
;  clk             ; -4323.544 ; 0.000 ; -91.513  ; 0.000   ; -785.360            ;
;  reset           ; -13.059   ; 0.000 ; N/A      ; N/A     ; -3.000              ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; reg[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reg[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; reg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; reg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; reg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; reg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; reg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; reg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; reg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; reg[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; reg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; reg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; reg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; reg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; reg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; reg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; reg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; reg[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; reg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; reg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; reg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; reg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; reg[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 108459   ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 8994     ; 4562     ; 0        ; 0        ;
; clk        ; reset    ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 108459   ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 8994     ; 4562     ; 0        ; 0        ;
; clk        ; reset    ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 96       ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 48       ; 48       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 96       ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 48       ; 48       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
; reset  ; reset ; Base ; Constrained ;
+--------+-------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; reg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; reg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reg[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition
    Info: Processing started: Tue Nov 27 16:48:06 2018
Info: Command: quartus_sta DUT -c DUT
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DUT.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name reset reset
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.070
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.070           -4323.544 clk 
    Info (332119):    -1.054             -13.059 reset 
Info (332146): Worst-case hold slack is 0.324
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.324               0.000 reset 
    Info (332119):     0.344               0.000 clk 
Info (332146): Worst-case recovery slack is -3.370
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.370             -91.513 clk 
Info (332146): Worst-case removal slack is 1.104
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.104               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -743.000 clk 
    Info (332119):    -3.000              -3.000 reset 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.214
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.214           -3856.528 clk 
    Info (332119):    -0.749              -9.243 reset 
Info (332146): Worst-case hold slack is 0.283
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.283               0.000 reset 
    Info (332119):     0.299               0.000 clk 
Info (332146): Worst-case recovery slack is -2.930
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.930             -78.745 clk 
Info (332146): Worst-case removal slack is 1.060
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.060               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -743.000 clk 
    Info (332119):    -3.000              -3.000 reset 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.082
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.082           -2189.816 clk 
    Info (332119):    -0.330              -2.935 reset 
Info (332146): Worst-case hold slack is 0.107
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.107               0.000 reset 
    Info (332119):     0.179               0.000 clk 
Info (332146): Worst-case recovery slack is -1.890
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.890             -57.340 clk 
Info (332146): Worst-case removal slack is 0.544
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.544               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -785.360 clk 
    Info (332119):    -3.000              -3.000 reset 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 1175 megabytes
    Info: Processing ended: Tue Nov 27 16:48:11 2018
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


