
// File generated by mist version Q-2020.03#7e5ed72dc8#200717, Wed Mar 22 14:21:40 2023
// Copyright 2014-2020 Synopsys, Inc. All rights reserved.
// --mist2 softfloat-float64_to_int32_round_to_zero_ -I../../../.. -I../../../../isg -r +f +i dlx


// m4;   next: m34, jump target: m8 (next offset: 48)
000000  4  "10011100"   // (R[3]) = _rs_const_1_B1 (R[4]); 
000001  0  "10000011"   // /
000002  0  "00000000"   // /
000003  0  "00010100"   // /
000004  4  "00010000"   // (R[7]) = _ad_const_2_B1 (R[3]); 
000005  0  "01100111"   // /
000006  0  "00000111"   // /
000007  0  "11111111"   // /
000008  4  "01001000"   // (R[2]) = lhi_const_1_B1 (15); 
000009  0  "00000010"   // /
000010  0  "00000000"   // /
000011  0  "00001111"   // /
000012  4  "00001000"   // (R[6],MC) = _pl_const_1_B1 (R[7]); 
000013  0  "11100110"   // /
000014  0  "11111011"   // /
000015  0  "11101101"   // /
000016  4  "10011100"   // (R[3]) = _rs_const_2_B1 (R[4]); 
000017  0  "10000011"   // /
000018  0  "00000000"   // /
000019  0  "00011111"   // /
000020  4  "01010100"   // (R[2]) = w32_const_bor_1_B1 (R[2],65535); 
000021  0  "01000010"   // /
000022  0  "11111111"   // /
000023  0  "11111111"   // /
000024  4  "00000000"   // (R[4]) = _ad_1_B1 (R[4],R[2]); 
000025  0  "01000100"   // /
000026  0  "00100000"   // /
000027  0  "00000011"   // /
000028  4  "00000000"   // (R[9]) = _ge_const_1_B2 (R[6]); 
000029  0  "11000000"   // /
000030  0  "01001000"   // /
000031  0  "00001100"   // /
000032  4  "00000000"   // (R[8],MC) = _mi_const_1_B1 (R[6]); 
000033  0  "00000110"   // /
000034  0  "01000000"   // /
000035  0  "00011000"   // /
000036  4  "00100001"   // () = nez_br_const_2_B1 (R[9],28); 
000037  0  "00100000"   // /
000038  0  "00000000"   // /
000039  0  "00011100"   // /
000040  4  "01001000"   // (R[2]) = const_3_B1 (); 
000041  0  "00000010"   // /
000042  0  "00000000"   // /
000043  0  "00010000"   // /
000044  4  "00000000"   // (R[2]) = _or_2_B1 (R[4],R[2]); 
000045  0  "01000100"   // /
000046  0  "00010000"   // /
000047  0  "00001010"   // /

// m34;   next: m41, jump target: m40 (next offset: 64)
000048  4  "10001100"   // (R[5]) = _lt_const_2_B1 (R[7]); 
000049  0  "11100101"   // /
000050  0  "00000011"   // /
000051  0  "11111111"   // /
000052  4  "00100000"   // () = nez_br_const_2_B1 (R[5],116); 
000053  0  "10100000"   // /
000054  0  "00000000"   // /
000055  0  "01110100"   // /
000056  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000057  0  "00000000"   // /
000058  0  "00000000"   // /
000059  0  "00000000"   // /
000060  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000061  0  "00000000"   // /
000062  0  "00000000"   // /
000063  0  "00000000"   // /

// m41;   next: m43 (next offset: 64)

// m43, jump target: m433 (next offset: 72)
000064  4  "00100100"   // () = j_const_1_B1 (48); 
000065  0  "00000000"   // /
000066  0  "00000000"   // /
000067  0  "00110000"   // /
000068  4  "00000000"   // (R[2]) = _rs_1_B1 (R[2],R[8]); 
000069  0  "01001000"   // /
000070  0  "00010000"   // /
000071  0  "00010111"   // /

// m8;   next: m25, jump target: m363 (next offset: 88)
000072  4  "01110100"   // (R[9]) = _gt_const_1_B1 (R[7]); 
000073  0  "11101001"   // /
000074  0  "00000100"   // /
000075  0  "00011110"   // /
000076  4  "00100001"   // () = nez_br_const_2_B1 (R[9],104); 
000077  0  "00100000"   // /
000078  0  "00000000"   // /
000079  0  "01101000"   // /
000080  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000081  0  "00000000"   // /
000082  0  "00000000"   // /
000083  0  "00000000"   // /
000084  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000085  0  "00000000"   // /
000086  0  "00000000"   // /
000087  0  "00000000"   // /

// m25;   next: m381 (next offset: 88)

// m381;   next: m31, jump target: m30 (next offset: 100)
000088  4  "00010100"   // () = eqz_br_const_1_B1 (R[6],20); 
000089  0  "11000000"   // /
000090  0  "00000000"   // /
000091  0  "00010100"   // /
000092  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000093  0  "00000000"   // /
000094  0  "00000000"   // /
000095  0  "00000000"   // /
000096  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000097  0  "00000000"   // /
000098  0  "00000000"   // /
000099  0  "00000000"   // /

// m31;   next: m433 (next offset: 116)
000100  4  "00010001"   // (R[4]) = _ad_const_1_B1 (R[8]); 
000101  0  "00000100"   // /
000102  0  "00000000"   // /
000103  0  "00011111"   // /
000104  4  "00000000"   // (R[2]) = _ls_1_B1 (R[2],R[6]); 
000105  0  "01000110"   // /
000106  0  "00010000"   // /
000107  0  "00010010"   // /
000108  4  "00000000"   // (R[5]) = _rs_1_B1 (R[5],R[4]); 
000109  0  "10100100"   // /
000110  0  "00101000"   // /
000111  0  "00010111"   // /
000112  4  "00000000"   // (R[2]) = _or_1_B1 (R[2],R[5]); 
000113  0  "01000101"   // /
000114  0  "00010000"   // /
000115  0  "00001010"   // /

// m30;   next: m433 (next offset: 116)

// m433;   next: m48, jump target: m49 (next offset: 128)
000116  4  "00010100"   // () = eqz_br_const_1_B1 (R[3],8); 
000117  0  "01100000"   // /
000118  0  "00000000"   // /
000119  0  "00001000"   // /
000120  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000121  0  "00000000"   // /
000122  0  "00000000"   // /
000123  0  "00000000"   // /
000124  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000125  0  "00000000"   // /
000126  0  "00000000"   // /
000127  0  "00000000"   // /

// m48;   next: m391 (next offset: 132)
000128  4  "00000000"   // (R[2],MC) = _mi_const_1_B1 (R[2]); 
000129  0  "00000010"   // /
000130  0  "00010000"   // /
000131  0  "00011000"   // /

// m49;   next: m391 (next offset: 132)

// m391;   next: m69, jump target: m434 (next offset: 164)
000132  4  "00000000"   // (R[5]) = _lt_const_1_B2 (R[2]); 
000133  0  "01000000"   // /
000134  0  "00101000"   // /
000135  0  "00010011"   // /
000136  4  "00000000"   // (R[4]) = _er_1_B1 (R[3],R[5]); 
000137  0  "01100101"   // /
000138  0  "00100000"   // /
000139  0  "00011010"   // /
000140  4  "00000000"   // (R[5]) = nez_1_B1 (R[2]); 
000141  0  "01000000"   // /
000142  0  "00101000"   // /
000143  0  "00010101"   // /
000144  4  "00000000"   // (R[4]) = nez_1_B1 (R[4]); 
000145  0  "10000000"   // /
000146  0  "00100000"   // /
000147  0  "00010101"   // /
000148  4  "00000000"   // (R[5]) = land_1_B1 (R[4],R[5]); 
000149  0  "10000101"   // /
000150  0  "00101000"   // /
000151  0  "00000011"   // /
000152  4  "00100000"   // () = nez_br_const_2_B1 (R[5],60); 
000153  0  "10100000"   // /
000154  0  "00000000"   // /
000155  0  "00111100"   // /
000156  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000157  0  "00000000"   // /
000158  0  "00000000"   // /
000159  0  "00000000"   // /
000160  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000161  0  "00000000"   // /
000162  0  "00000000"   // /
000163  0  "00000000"   // /

// m69;   next: m72 (next offset: 164)

// m72 (next offset: 176)
000164  4  "00110001"   // () = __rts_jr_1_B1 (R[15]); 
000165  0  "11100000"   // /
000166  0  "00000000"   // /
000167  0  "00000000"   // /
000168  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000169  0  "00000000"   // /
000170  0  "00000000"   // /
000171  0  "00000000"   // /
000172  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000173  0  "00000000"   // /
000174  0  "00000000"   // /
000175  0  "00000000"   // /

// m40 (next offset: 188)
000176  4  "00110001"   // () = __rts_jr_1_B1 (R[15]); 
000177  0  "11100000"   // /
000178  0  "00000000"   // /
000179  0  "00000000"   // /
000180  4  "01001000"   // (R[2]) = const_2_B3 (); 
000181  0  "00000010"   // /
000182  0  "00000000"   // /
000183  0  "00000000"   // /
000184  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000185  0  "00000000"   // /
000186  0  "00000000"   // /
000187  0  "00000000"   // /

// m363;   next: m21, jump target: m22 (next offset: 216)
000188  4  "00000000"   // (R[2]) = _or_1_B1 (R[4],R[5]); 
000189  0  "10000101"   // /
000190  0  "00010000"   // /
000191  0  "00001010"   // /
000192  4  "01100100"   // (R[5]) = _eq_const_1_B1 (R[7]); 
000193  0  "11100101"   // /
000194  0  "00000111"   // /
000195  0  "11111111"   // /
000196  4  "00000000"   // (R[2]) = nez_1_B1 (R[2]); 
000197  0  "01000000"   // /
000198  0  "00010000"   // /
000199  0  "00010101"   // /
000200  4  "00000000"   // (R[2]) = land_1_B1 (R[5],R[2]); 
000201  0  "01000101"   // /
000202  0  "00010000"   // /
000203  0  "00000011"   // /
000204  4  "00010100"   // () = eqz_br_const_2_B1 (R[2],8); 
000205  0  "01000000"   // /
000206  0  "00000000"   // /
000207  0  "00001000"   // /
000208  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000209  0  "00000000"   // /
000210  0  "00000000"   // /
000211  0  "00000000"   // /
000212  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000213  0  "00000000"   // /
000214  0  "00000000"   // /
000215  0  "00000000"   // /

// m21;   next: m24 (next offset: 220)
000216  4  "01001000"   // (R[3]) = const_2_B3 (); 
000217  0  "00000011"   // /
000218  0  "00000000"   // /
000219  0  "00000000"   // /

// m22;   next: m24 (next offset: 220)

// m24, jump target: m1 (next offset: 220)

// m434;   next: m1 (next offset: 220)

// m1;   next: m421 (next offset: 220)

// m421;   next: m65, jump target: m64 (next offset: 232)
000220  4  "00100000"   // () = nez_br_const_1_B1 (R[3],16); 
000221  0  "01100000"   // /
000222  0  "00000000"   // /
000223  0  "00010000"   // /
000224  4  "01001000"   // (R[2]) = const_1_B1 (); 
000225  0  "00000010"   // /
000226  0  "10000000"   // /
000227  0  "00000000"   // /
000228  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000229  0  "00000000"   // /
000230  0  "00000000"   // /
000231  0  "00000000"   // /

// m65 (next offset: 244)
000232  4  "00110001"   // () = __rts_jr_1_B1 (R[15]); 
000233  0  "11100000"   // /
000234  0  "00000000"   // /
000235  0  "00000000"   // /
000236  4  "01001000"   // (R[2]) = lhi_const_1_B1 (32767); 
000237  0  "00000010"   // /
000238  0  "01111111"   // /
000239  0  "11111111"   // /
000240  4  "01010100"   // (R[2]) = w32_const_bor_1_B1 (R[2],65535); 
000241  0  "01000010"   // /
000242  0  "11111111"   // /
000243  0  "11111111"   // /

// m64;   next: m68 (next offset: 244)

// m68 (next offset: /)
000244  4  "00110001"   // () = __rts_jr_1_B1 (R[15]); 
000245  0  "11100000"   // /
000246  0  "00000000"   // /
000247  0  "00000000"   // /
000248  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000249  0  "00000000"   // /
000250  0  "00000000"   // /
000251  0  "00000000"   // /
000252  4  "00000000" .swstall "delay_slot"   // () = vd_nop_ID (); 
000253  0  "00000000"   // /
000254  0  "00000000"   // /
000255  0  "00000000"   // /

