<?xml version="1.0" encoding="UTF-8"?>
<simPackage>
 <file
   path="altera_avalon_onchip_memory2_171/sim/Nios_onchip_memory2_0_onchip_memory2_0.hex"
   type="HEX"
   library="altera_avalon_onchip_memory2_171" />
 <file
   path="altera_avalon_onchip_memory2_171/sim/Nios_onchip_memory2_0_altera_avalon_onchip_memory2_171_kcyxzai.v"
   type="VERILOG"
   library="altera_avalon_onchip_memory2_171" />
 <file
   path="sim/Nios_onchip_memory2_0.v"
   type="VERILOG"
   library="Nios_onchip_memory2_0"
   hasInlineConfiguration="true" />
 <topLevel name="Nios_onchip_memory2_0.Nios_onchip_memory2_0" />
 <deviceFamily name="arria10" />
 <modelMap
   controllerPath="Nios_onchip_memory2_0.onchip_memory2_0"
   modelPath="Nios_onchip_memory2_0.onchip_memory2_0" />
</simPackage>
