Fitter report for WB_IRIG_B
Tue Mar 11 12:39:50 2014
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Mar 11 12:39:50 2014           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; WB_IRIG_B                                       ;
; Top-level Entity Name              ; wb_irig_b                                       ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16U484C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,369 / 15,408 ( 9 % )                          ;
;     Total combinational functions  ; 1,281 / 15,408 ( 8 % )                          ;
;     Dedicated logic registers      ; 311 / 15,408 ( 2 % )                            ;
; Total registers                    ; 311                                             ;
; Total pins                         ; 82 / 347 ( 24 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16U484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; wb_dat_o[0]  ; Incomplete set of assignments ;
; wb_dat_o[1]  ; Incomplete set of assignments ;
; wb_dat_o[2]  ; Incomplete set of assignments ;
; wb_dat_o[3]  ; Incomplete set of assignments ;
; wb_dat_o[4]  ; Incomplete set of assignments ;
; wb_dat_o[5]  ; Incomplete set of assignments ;
; wb_dat_o[6]  ; Incomplete set of assignments ;
; wb_dat_o[7]  ; Incomplete set of assignments ;
; wb_dat_o[8]  ; Incomplete set of assignments ;
; wb_dat_o[9]  ; Incomplete set of assignments ;
; wb_dat_o[10] ; Incomplete set of assignments ;
; wb_dat_o[11] ; Incomplete set of assignments ;
; wb_dat_o[12] ; Incomplete set of assignments ;
; wb_dat_o[13] ; Incomplete set of assignments ;
; wb_dat_o[14] ; Incomplete set of assignments ;
; wb_dat_o[15] ; Incomplete set of assignments ;
; wb_dat_o[16] ; Incomplete set of assignments ;
; wb_dat_o[17] ; Incomplete set of assignments ;
; wb_dat_o[18] ; Incomplete set of assignments ;
; wb_dat_o[19] ; Incomplete set of assignments ;
; wb_dat_o[20] ; Incomplete set of assignments ;
; wb_dat_o[21] ; Incomplete set of assignments ;
; wb_dat_o[22] ; Incomplete set of assignments ;
; wb_dat_o[23] ; Incomplete set of assignments ;
; wb_dat_o[24] ; Incomplete set of assignments ;
; wb_dat_o[25] ; Incomplete set of assignments ;
; wb_dat_o[26] ; Incomplete set of assignments ;
; wb_dat_o[27] ; Incomplete set of assignments ;
; wb_dat_o[28] ; Incomplete set of assignments ;
; wb_dat_o[29] ; Incomplete set of assignments ;
; wb_dat_o[30] ; Incomplete set of assignments ;
; wb_dat_o[31] ; Incomplete set of assignments ;
; wb_sel_i[0]  ; Incomplete set of assignments ;
; wb_sel_i[1]  ; Incomplete set of assignments ;
; wb_sel_i[2]  ; Incomplete set of assignments ;
; wb_sel_i[3]  ; Incomplete set of assignments ;
; wb_ack_o     ; Incomplete set of assignments ;
; wb_stall_o   ; Incomplete set of assignments ;
; wb_int_o     ; Incomplete set of assignments ;
; output       ; Incomplete set of assignments ;
; wb_cyc_i     ; Incomplete set of assignments ;
; wb_stb_i     ; Incomplete set of assignments ;
; wb_adr_i[1]  ; Incomplete set of assignments ;
; wb_adr_i[0]  ; Incomplete set of assignments ;
; wb_adr_i[3]  ; Incomplete set of assignments ;
; wb_adr_i[2]  ; Incomplete set of assignments ;
; clk_sys_i    ; Incomplete set of assignments ;
; rst_n_i      ; Incomplete set of assignments ;
; wb_dat_i[0]  ; Incomplete set of assignments ;
; wb_we_i      ; Incomplete set of assignments ;
; wb_dat_i[1]  ; Incomplete set of assignments ;
; wb_dat_i[2]  ; Incomplete set of assignments ;
; wb_dat_i[3]  ; Incomplete set of assignments ;
; wb_dat_i[4]  ; Incomplete set of assignments ;
; wb_dat_i[5]  ; Incomplete set of assignments ;
; wb_dat_i[6]  ; Incomplete set of assignments ;
; wb_dat_i[7]  ; Incomplete set of assignments ;
; wb_dat_i[8]  ; Incomplete set of assignments ;
; wb_dat_i[9]  ; Incomplete set of assignments ;
; wb_dat_i[10] ; Incomplete set of assignments ;
; wb_dat_i[11] ; Incomplete set of assignments ;
; wb_dat_i[12] ; Incomplete set of assignments ;
; wb_dat_i[13] ; Incomplete set of assignments ;
; wb_dat_i[14] ; Incomplete set of assignments ;
; wb_dat_i[15] ; Incomplete set of assignments ;
; wb_dat_i[16] ; Incomplete set of assignments ;
; wb_dat_i[17] ; Incomplete set of assignments ;
; wb_dat_i[18] ; Incomplete set of assignments ;
; wb_dat_i[19] ; Incomplete set of assignments ;
; wb_dat_i[20] ; Incomplete set of assignments ;
; wb_dat_i[21] ; Incomplete set of assignments ;
; wb_dat_i[22] ; Incomplete set of assignments ;
; wb_dat_i[23] ; Incomplete set of assignments ;
; wb_dat_i[24] ; Incomplete set of assignments ;
; wb_dat_i[25] ; Incomplete set of assignments ;
; wb_dat_i[26] ; Incomplete set of assignments ;
; wb_dat_i[27] ; Incomplete set of assignments ;
; wb_dat_i[28] ; Incomplete set of assignments ;
; wb_dat_i[29] ; Incomplete set of assignments ;
; wb_dat_i[30] ; Incomplete set of assignments ;
; wb_dat_i[31] ; Incomplete set of assignments ;
; pps_in       ; Incomplete set of assignments ;
+--------------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1771 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1771 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1761    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /media/emilio/Datos/Dropbox/Seven/IRIG-B/wishbone/output_files/WB_IRIG_B.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,369 / 15,408 ( 9 % ) ;
;     -- Combinational with no register       ; 1058                   ;
;     -- Register only                        ; 88                     ;
;     -- Combinational with a register        ; 223                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 510                    ;
;     -- 3 input functions                    ; 273                    ;
;     -- <=2 input functions                  ; 498                    ;
;     -- Register only                        ; 88                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 938                    ;
;     -- arithmetic mode                      ; 343                    ;
;                                             ;                        ;
; Total registers*                            ; 311 / 17,068 ( 2 % )   ;
;     -- Dedicated logic registers            ; 311 / 15,408 ( 2 % )   ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 101 / 963 ( 10 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 82 / 347 ( 24 % )      ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 4                      ;
; M9Ks                                        ; 0 / 56 ( 0 % )         ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 4 / 20 ( 20 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 3%           ;
; Peak interconnect usage (total/H/V)         ; 15% / 12% / 17%        ;
; Maximum fan-out                             ; 242                    ;
; Highest non-global fan-out                  ; 55                     ;
; Total fan-out                               ; 5059                   ;
; Average fan-out                             ; 2.78                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1369 / 15408 ( 9 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 1058                 ; 0                              ;
;     -- Register only                        ; 88                   ; 0                              ;
;     -- Combinational with a register        ; 223                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 510                  ; 0                              ;
;     -- 3 input functions                    ; 273                  ; 0                              ;
;     -- <=2 input functions                  ; 498                  ; 0                              ;
;     -- Register only                        ; 88                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 938                  ; 0                              ;
;     -- arithmetic mode                      ; 343                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 311                  ; 0                              ;
;     -- Dedicated logic registers            ; 311 / 15408 ( 2 % )  ; 0 / 15408 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 101 / 963 ( 10 % )   ; 0 / 963 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 82                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 4 / 24 ( 16 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 5054                 ; 5                              ;
;     -- Registered Connections               ; 782                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 46                   ; 0                              ;
;     -- Output Ports                         ; 36                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk_sys_i    ; G2    ; 1        ; 0            ; 14           ; 0            ; 244                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; pps_in       ; AB11  ; 3        ; 21           ; 0            ; 14           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; rst_n_i      ; G1    ; 1        ; 0            ; 14           ; 7            ; 206                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_adr_i[0]  ; A10   ; 8        ; 16           ; 29           ; 14           ; 47                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_adr_i[1]  ; J7    ; 1        ; 0            ; 22           ; 14           ; 18                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_adr_i[2]  ; B10   ; 8        ; 16           ; 29           ; 21           ; 42                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_adr_i[3]  ; D13   ; 7        ; 23           ; 29           ; 7            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_cyc_i     ; C13   ; 7        ; 23           ; 29           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[0]  ; AB9   ; 3        ; 16           ; 0            ; 0            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[10] ; AA9   ; 3        ; 16           ; 0            ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[11] ; G3    ; 1        ; 0            ; 23           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[12] ; K8    ; 1        ; 0            ; 22           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[13] ; H9    ; 8        ; 7            ; 29           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[14] ; B6    ; 8        ; 11           ; 29           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[15] ; J3    ; 1        ; 0            ; 21           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[16] ; L7    ; 2        ; 0            ; 11           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[17] ; A6    ; 8        ; 11           ; 29           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[18] ; L8    ; 1        ; 0            ; 22           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[19] ; G11   ; 8        ; 14           ; 29           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[1]  ; K7    ; 1        ; 0            ; 22           ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[20] ; B7    ; 8        ; 11           ; 29           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[21] ; H2    ; 1        ; 0            ; 21           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[22] ; G9    ; 8        ; 9            ; 29           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[23] ; A7    ; 8        ; 11           ; 29           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[24] ; C8    ; 8        ; 9            ; 29           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[25] ; J4    ; 1        ; 0            ; 21           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[26] ; H1    ; 1        ; 0            ; 21           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[27] ; H6    ; 1        ; 0            ; 25           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[28] ; N1    ; 2        ; 0            ; 12           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[29] ; E9    ; 8        ; 11           ; 29           ; 28           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[2]  ; T10   ; 3        ; 14           ; 0            ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[30] ; C7    ; 8        ; 9            ; 29           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[31] ; AA11  ; 3        ; 21           ; 0            ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[3]  ; M4    ; 2        ; 0            ; 12           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[4]  ; A13   ; 7        ; 21           ; 29           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[5]  ; E10   ; 8        ; 16           ; 29           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[6]  ; A9    ; 8        ; 16           ; 29           ; 28           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[7]  ; D10   ; 8        ; 16           ; 29           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[8]  ; F11   ; 7        ; 21           ; 29           ; 28           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_dat_i[9]  ; M1    ; 2        ; 0            ; 13           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_sel_i[0]  ; V3    ; 2        ; 0            ; 4            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_sel_i[1]  ; T7    ; 2        ; 0            ; 2            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_sel_i[2]  ; W13   ; 4        ; 26           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_sel_i[3]  ; Y8    ; 3        ; 11           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_stb_i     ; Y10   ; 3        ; 19           ; 0            ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; wb_we_i      ; G4    ; 1        ; 0            ; 23           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; output       ; M6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_ack_o     ; V9    ; 3        ; 14           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[0]  ; H11   ; 8        ; 19           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[10] ; A5    ; 8        ; 7            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[11] ; L6    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[12] ; P2    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[13] ; A4    ; 8        ; 5            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[14] ; N2    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[15] ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[16] ; P1    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[17] ; AA5   ; 3        ; 9            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[18] ; B4    ; 8        ; 5            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[19] ; B9    ; 8        ; 14           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[1]  ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[20] ; A8    ; 8        ; 14           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[21] ; J6    ; 1        ; 0            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[22] ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[23] ; F9    ; 8        ; 7            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[24] ; F1    ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[25] ; H10   ; 8        ; 9            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[26] ; F8    ; 8        ; 5            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[27] ; B3    ; 8        ; 3            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[28] ; G10   ; 8        ; 9            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[29] ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[2]  ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[30] ; B5    ; 8        ; 7            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[31] ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[3]  ; E13   ; 7        ; 23           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[4]  ; E12   ; 7        ; 21           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[5]  ; V8    ; 3        ; 11           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[6]  ; M2    ; 2        ; 0            ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[7]  ; B8    ; 8        ; 14           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[8]  ; C10   ; 8        ; 14           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_dat_o[9]  ; F10   ; 8        ; 7            ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_int_o     ; M3    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; wb_stall_o   ; M21   ; 5        ; 41           ; 14           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                       ; Use as regular IO        ; wb_cyc_i                ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                       ; Use as regular IO        ; wb_adr_i[3]             ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                      ; Use as regular IO        ; wb_dat_i[4]             ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; wb_dat_o[2]             ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                      ; Use as regular IO        ; wb_dat_o[1]             ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                      ; Use as regular IO        ; wb_dat_i[8]             ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T14p, PADD15                      ; Use as regular IO        ; wb_adr_i[2]             ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T13n, PADD16                      ; Use as regular IO        ; wb_dat_i[6]             ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T13p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; wb_dat_o[19]            ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T12n, DATA2                       ; Use as regular IO        ; wb_dat_o[20]            ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T12p, DATA3                       ; Use as regular IO        ; wb_dat_o[7]             ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T11n, PADD18                      ; Use as regular IO        ; wb_dat_i[23]            ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T11p, DATA4                       ; Use as regular IO        ; wb_dat_i[20]            ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T10n, PADD19                      ; Use as regular IO        ; wb_dat_i[17]            ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T10p, DATA15                      ; Use as regular IO        ; wb_dat_i[14]            ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T9n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO        ; wb_dat_i[24]            ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9p, DATA13                       ; Use as regular IO        ; wb_dat_i[30]            ; Dual Purpose Pin          ;
; A5       ; DATA5                                    ; Use as regular IO        ; wb_dat_o[10]            ; Dual Purpose Pin          ;
; F10      ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; wb_dat_o[9]             ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T5p, DATA8                        ; Use as regular IO        ; wb_dat_o[18]            ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T4n, DATA9                        ; Use as regular IO        ; wb_dat_o[26]            ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T3p, DATA11                       ; Use as regular IO        ; wb_dat_o[27]            ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 23 / 33 ( 70 % ) ; 2.5V          ; --           ;
; 2        ; 13 / 48 ( 27 % ) ; 2.5V          ; --           ;
; 3        ; 10 / 46 ( 22 % ) ; 2.5V          ; --           ;
; 4        ; 1 / 41 ( 2 % )   ; 2.5V          ; --           ;
; 5        ; 1 / 46 ( 2 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 43 ( 2 % )   ; 2.5V          ; --           ;
; 7        ; 8 / 47 ( 17 % )  ; 2.5V          ; --           ;
; 8        ; 30 / 43 ( 70 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; wb_dat_o[13]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 345        ; 8        ; wb_dat_o[10]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 336        ; 8        ; wb_dat_i[17]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 334        ; 8        ; wb_dat_i[23]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 332        ; 8        ; wb_dat_o[20]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 328        ; 8        ; wb_dat_i[6]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 326        ; 8        ; wb_adr_i[0]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; wb_dat_i[4]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; wb_dat_o[17]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; wb_dat_i[10]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; wb_dat_i[31]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; wb_dat_i[0]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; pps_in                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; wb_dat_o[27]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 351        ; 8        ; wb_dat_o[18]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 346        ; 8        ; wb_dat_o[30]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 337        ; 8        ; wb_dat_i[14]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 335        ; 8        ; wb_dat_i[20]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 333        ; 8        ; wb_dat_o[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 329        ; 8        ; wb_dat_o[19]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 327        ; 8        ; wb_adr_i[2]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; wb_dat_o[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; wb_dat_i[30]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 339        ; 8        ; wb_dat_i[24]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; wb_dat_o[8]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; wb_cyc_i                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; wb_dat_i[7]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; wb_adr_i[3]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; wb_dat_o[22]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; wb_dat_i[29]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 325        ; 8        ; wb_dat_i[5]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 317        ; 7        ; wb_dat_o[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 316        ; 7        ; wb_dat_o[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 311        ; 7        ; wb_dat_o[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; wb_dat_o[24]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 15         ; 1        ; wb_dat_o[15]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; wb_dat_o[26]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 347        ; 8        ; wb_dat_o[23]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 348        ; 8        ; wb_dat_o[9]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 318        ; 7        ; wb_dat_i[8]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; rst_n_i                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 38         ; 1        ; clk_sys_i                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 18         ; 1        ; wb_dat_i[11]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ; 17         ; 1        ; wb_we_i                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; wb_dat_i[22]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ; 341        ; 8        ; wb_dat_o[28]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 331        ; 8        ; wb_dat_i[19]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; wb_dat_i[26]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 25         ; 1        ; wb_dat_i[21]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; wb_dat_i[27]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; wb_dat_i[13]                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 343        ; 8        ; wb_dat_o[25]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 323        ; 8        ; wb_dat_o[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; wb_dat_o[31]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 28         ; 1        ; wb_dat_o[29]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 27         ; 1        ; wb_dat_i[15]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 24         ; 1        ; wb_dat_i[25]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; wb_dat_o[21]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ; 22         ; 1        ; wb_adr_i[1]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; wb_dat_i[1]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K8       ; 21         ; 1        ; wb_dat_i[12]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; wb_dat_o[11]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 50         ; 2        ; wb_dat_i[16]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ; 20         ; 1        ; wb_dat_i[18]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; wb_dat_i[9]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 44         ; 2        ; wb_dat_o[6]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 47         ; 2        ; wb_int_o                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 46         ; 2        ; wb_dat_i[3]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; output                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; wb_stall_o                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; wb_dat_i[28]                                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 48         ; 2        ; wb_dat_o[14]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; wb_dat_o[16]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 52         ; 2        ; wb_dat_o[12]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; wb_sel_i[1]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; wb_dat_i[2]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; wb_sel_i[0]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; wb_dat_o[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 119        ; 3        ; wb_ack_o                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; wb_sel_i[2]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; wb_sel_i[3]                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; wb_stb_i                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                     ; Library Name ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |wb_irig_b                                        ; 1369 (2)    ; 311 (2)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 82   ; 0            ; 1058 (0)     ; 88 (0)            ; 223 (2)          ; |wb_irig_b                                                                                                                              ; work         ;
;    |irig_b:irig|                                  ; 1154 (3)    ; 104 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1032 (0)     ; 7 (1)             ; 115 (2)          ; |wb_irig_b|irig_b:irig                                                                                                                  ; work         ;
;       |freq_div:divisor|                          ; 89 (89)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 1 (1)             ; 33 (33)          ; |wb_irig_b|irig_b:irig|freq_div:divisor                                                                                                 ; work         ;
;       |irigb_mod:irig|                            ; 1062 (800)  ; 67 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 977 (716)    ; 5 (5)             ; 80 (79)          ; |wb_irig_b|irig_b:irig|irigb_mod:irig                                                                                                   ; work         ;
;          |lpm_divide:Mod0|                        ; 152 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 152 (0)      ; 0 (0)             ; 0 (0)            ; |wb_irig_b|irig_b:irig|irigb_mod:irig|lpm_divide:Mod0                                                                                   ; work         ;
;             |lpm_divide_7bm:auto_generated|       ; 152 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 152 (0)      ; 0 (0)             ; 0 (0)            ; |wb_irig_b|irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated                                                     ; work         ;
;                |sign_div_unsign_5nh:divider|      ; 152 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 152 (0)      ; 0 (0)             ; 0 (0)            ; |wb_irig_b|irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider                         ; work         ;
;                   |alt_u_div_l8f:divider|         ; 152 (152)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 152 (152)    ; 0 (0)             ; 0 (0)            ; |wb_irig_b|irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider   ; work         ;
;          |lpm_divide:Mod1|                        ; 99 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (0)       ; 0 (0)             ; 0 (0)            ; |wb_irig_b|irig_b:irig|irigb_mod:irig|lpm_divide:Mod1                                                                                   ; work         ;
;             |lpm_divide_7bm:auto_generated|       ; 99 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (0)       ; 0 (0)             ; 0 (0)            ; |wb_irig_b|irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated                                                     ; work         ;
;                |sign_div_unsign_5nh:divider|      ; 99 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (0)       ; 0 (0)             ; 0 (0)            ; |wb_irig_b|irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider                         ; work         ;
;                   |alt_u_div_l8f:divider|         ; 99 (99)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (99)      ; 0 (0)             ; 0 (0)            ; |wb_irig_b|irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider   ; work         ;
;          |lpm_mult:Mult0|                         ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |wb_irig_b|irig_b:irig|irigb_mod:irig|lpm_mult:Mult0                                                                                    ; work         ;
;             |multcore:mult_core|                  ; 11 (7)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (6)       ; 0 (0)             ; 1 (1)            ; |wb_irig_b|irig_b:irig|irigb_mod:irig|lpm_mult:Mult0|multcore:mult_core                                                                 ; work         ;
;                |mpar_add:padder|                  ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |wb_irig_b|irig_b:irig|irigb_mod:irig|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                 ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |wb_irig_b|irig_b:irig|irigb_mod:irig|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                            ; work         ;
;                      |add_sub_gfh:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |wb_irig_b|irig_b:irig|irigb_mod:irig|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_gfh:auto_generated ; work         ;
;    |wb_irigb:wb_if|                               ; 231 (224)   ; 205 (199)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (25)      ; 81 (81)           ; 124 (118)        ; |wb_irig_b|wb_irigb:wb_if                                                                                                               ; work         ;
;       |wbgen2_eic:eic_irq_controller_inst|        ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |wb_irig_b|wb_irigb:wb_if|wbgen2_eic:eic_irq_controller_inst                                                                            ; work         ;
+---------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; wb_dat_o[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_dat_o[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_sel_i[0]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; wb_sel_i[1]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; wb_sel_i[2]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; wb_sel_i[3]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; wb_ack_o     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_stall_o   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_int_o     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; output       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wb_cyc_i     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wb_stb_i     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_adr_i[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wb_adr_i[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wb_adr_i[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wb_adr_i[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk_sys_i    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst_n_i      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; wb_dat_i[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_we_i      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wb_dat_i[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wb_dat_i[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[3]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wb_dat_i[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wb_dat_i[5]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wb_dat_i[8]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wb_dat_i[9]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wb_dat_i[10] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wb_dat_i[11] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[12] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[13] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[14] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[15] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wb_dat_i[16] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[17] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wb_dat_i[18] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[19] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wb_dat_i[20] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wb_dat_i[21] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wb_dat_i[22] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[23] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wb_dat_i[24] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[25] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[26] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[27] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wb_dat_i[28] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[29] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; wb_dat_i[30] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; wb_dat_i[31] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; pps_in       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                       ;
+------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                    ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------+-------------------+---------+
; wb_sel_i[0]                                                            ;                   ;         ;
; wb_sel_i[1]                                                            ;                   ;         ;
; wb_sel_i[2]                                                            ;                   ;         ;
; wb_sel_i[3]                                                            ;                   ;         ;
; wb_cyc_i                                                               ;                   ;         ;
;      - wb_irigb:wb_if|wb_stall_o~0                                     ; 1                 ; 6       ;
;      - wb_irigb:wb_if|rddata_reg[0]~4                                  ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[0]~0                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|ack_in_progress~0                                ; 1                 ; 6       ;
; wb_stb_i                                                               ;                   ;         ;
;      - wb_irigb:wb_if|wb_stall_o~0                                     ; 0                 ; 6       ;
;      - wb_irigb:wb_if|rddata_reg[0]~4                                  ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[0]~0                           ; 0                 ; 6       ;
;      - wb_irigb:wb_if|ack_in_progress~0                                ; 0                 ; 6       ;
; wb_adr_i[1]                                                            ;                   ;         ;
;      - wb_irigb:wb_if|rddata_reg[0]~0                                  ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux33~0                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|rddata_reg[0]~3                                  ; 1                 ; 6       ;
;      - wb_irigb:wb_if|rddata_reg[0]~5                                  ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux32~0                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|rddata_reg[1]~8                                  ; 1                 ; 6       ;
;      - wb_irigb:wb_if|rddata_reg[1]~9                                  ; 1                 ; 6       ;
;      - wb_irigb:wb_if|rddata_reg[17]~11                                ; 1                 ; 6       ;
;      - wb_irigb:wb_if|rddata_reg[17]~12                                ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_yea_year_int[0]~2                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[0]~0                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_stat_res_int~2                             ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[0]~3                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[0]~2                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[0]~0                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_yea_year_int[0]~3                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_stat_res_int~3                             ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[0]~4                           ; 1                 ; 6       ;
; wb_adr_i[0]                                                            ;                   ;         ;
;      - wb_irigb:wb_if|rddata_reg[0]~0                                  ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux33~0                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux33~1                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|rddata_reg[0]~2                                  ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux32~0                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux32~1                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|rddata_reg[1]~7                                  ; 1                 ; 6       ;
;      - wb_irigb:wb_if|rddata_reg[17]~11                                ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux31~2                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux30~2                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux29~2                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux28~2                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux27~2                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux26~2                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux25~2                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux24~2                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux23~2                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux22~2                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux21~2                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux20~2                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux19~2                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux18~2                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux17~2                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux16~2                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux15~2                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux14~2                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux13~2                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux12~2                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux11~2                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux10~2                                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux9~2                                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux8~2                                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux7~2                                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux6~2                                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux5~2                                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux4~2                                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux3~2                                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|Mux2~2                                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_yea_year_int[0]~2                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[0]~0                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_stat_res_int~2                             ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[0]~3                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[0]~2                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[0]~0                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_yea_year_int[0]~3                          ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_stat_res_int~3                             ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[0]~4                           ; 1                 ; 6       ;
; wb_adr_i[3]                                                            ;                   ;         ;
;      - wb_irigb:wb_if|rddata_reg[0]~1                                  ; 1                 ; 6       ;
;      - wb_irigb:wb_if|rddata_reg[0]~2                                  ; 1                 ; 6       ;
;      - wb_irigb:wb_if|rddata_reg[0]~5                                  ; 1                 ; 6       ;
;      - wb_irigb:wb_if|rddata_reg[1]~9                                  ; 1                 ; 6       ;
;      - wb_irigb:wb_if|rddata_reg[1]~10                                 ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[0]~2                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[0]~1                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|eic_isr_write_int~1                              ; 1                 ; 6       ;
;      - process_0~0                                                     ; 1                 ; 6       ;
; wb_adr_i[2]                                                            ;                   ;         ;
;      - wb_irigb:wb_if|rddata_reg[0]~1                                  ; 0                 ; 6       ;
;      - wb_irigb:wb_if|rddata_reg[0]~3                                  ; 0                 ; 6       ;
;      - wb_irigb:wb_if|rddata_reg[0]~5                                  ; 0                 ; 6       ;
;      - wb_irigb:wb_if|rddata_reg[1]~8                                  ; 0                 ; 6       ;
;      - wb_irigb:wb_if|rddata_reg[1]~9                                  ; 0                 ; 6       ;
;      - wb_irigb:wb_if|rddata_reg[17]~11                                ; 0                 ; 6       ;
;      - wb_irigb:wb_if|rddata_reg[17]~12                                ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux31~2                                          ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux30~2                                          ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux29~2                                          ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux28~2                                          ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux27~2                                          ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux26~2                                          ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux25~2                                          ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux24~2                                          ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux23~2                                          ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux22~2                                          ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux21~2                                          ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux20~2                                          ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux19~2                                          ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux18~2                                          ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux17~2                                          ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux16~2                                          ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux15~2                                          ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux14~2                                          ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux13~2                                          ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux12~2                                          ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux11~2                                          ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux10~2                                          ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux9~2                                           ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux8~2                                           ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux7~2                                           ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux6~2                                           ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux5~2                                           ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux4~2                                           ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux3~2                                           ; 0                 ; 6       ;
;      - wb_irigb:wb_if|Mux2~2                                           ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[0]~2                           ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[0]~2                           ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[0]~0                           ; 0                 ; 6       ;
;      - wb_irigb:wb_if|eic_isr_write_int~1                              ; 0                 ; 6       ;
;      - process_0~0                                                     ; 0                 ; 6       ;
; clk_sys_i                                                              ;                   ;         ;
; rst_n_i                                                                ;                   ;         ;
; wb_dat_i[0]                                                            ;                   ;         ;
;      - wb_irigb:wb_if|irigb_stat_res_int                               ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_yea_year_int[0]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[0]                             ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[0]                             ; 0                 ; 6       ;
;      - wb_irigb:wb_if|wbgen2_eic:eic_irq_controller_inst|process_0~0   ; 0                 ; 6       ;
;      - wb_irigb:wb_if|wbgen2_eic:eic_irq_controller_inst|irq_mask[0]~0 ; 0                 ; 6       ;
;      - wb_irigb:wb_if|wbgen2_eic:eic_irq_controller_inst|irq_i_d1~0    ; 0                 ; 6       ;
;      - wb_irigb:wb_if|wbgen2_eic:eic_irq_controller_inst|irq_i_d2~0    ; 0                 ; 6       ;
;      - wb_irigb:wb_if|wbgen2_eic:eic_irq_controller_inst|irq_i_d0~0    ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[0]~feeder                      ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[0]~feeder                      ; 0                 ; 6       ;
; wb_we_i                                                                ;                   ;         ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[0]~2                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[0]~1                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|eic_isr_write_int~1                              ; 1                 ; 6       ;
;      - process_0~0                                                     ; 1                 ; 6       ;
; wb_dat_i[1]                                                            ;                   ;         ;
;      - wb_irigb:wb_if|irigb_stat_ena_int                               ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_yea_year_int[1]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[1]                             ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[1]                             ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[1]                             ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[1]                             ; 1                 ; 6       ;
; wb_dat_i[2]                                                            ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[2]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[2]                             ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[2]                             ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[2]                             ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[2]~feeder                      ; 0                 ; 6       ;
; wb_dat_i[3]                                                            ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[3]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[3]                             ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[3]                             ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[3]                             ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[3]                             ; 1                 ; 6       ;
; wb_dat_i[4]                                                            ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[4]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[4]                             ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[4]                             ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[4]                             ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[4]                             ; 1                 ; 6       ;
; wb_dat_i[5]                                                            ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[5]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[5]                             ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[5]                             ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[5]                             ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[5]                             ; 0                 ; 6       ;
; wb_dat_i[6]                                                            ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[6]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[6]                             ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[6]                             ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[6]                             ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[6]~feeder                      ; 0                 ; 6       ;
; wb_dat_i[7]                                                            ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[7]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[7]                             ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[7]                             ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[7]~feeder                      ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[7]~feeder                      ; 1                 ; 6       ;
; wb_dat_i[8]                                                            ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[8]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[8]                             ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[8]                             ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[8]~feeder                      ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[8]~feeder                      ; 1                 ; 6       ;
; wb_dat_i[9]                                                            ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[9]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[9]                             ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[9]                             ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[9]                             ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[9]                             ; 1                 ; 6       ;
; wb_dat_i[10]                                                           ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[10]                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[10]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[10]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[10]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[10]~feeder                     ; 1                 ; 6       ;
; wb_dat_i[11]                                                           ;                   ;         ;
;      - wb_irigb:wb_if|irigb_min_min_int[11]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[11]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[11]~feeder                     ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[11]~feeder                     ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_yea_year_int[11]~feeder                    ; 0                 ; 6       ;
; wb_dat_i[12]                                                           ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[12]                           ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[12]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[12]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[12]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[12]~feeder                     ; 0                 ; 6       ;
; wb_dat_i[13]                                                           ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[13]                           ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[13]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[13]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[13]~feeder                     ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[13]~feeder                     ; 0                 ; 6       ;
; wb_dat_i[14]                                                           ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[14]                           ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[14]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[14]~feeder                     ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[14]~feeder                     ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[14]~feeder                     ; 0                 ; 6       ;
; wb_dat_i[15]                                                           ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[15]                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[15]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[15]~feeder                     ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[15]~feeder                     ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[15]~feeder                     ; 1                 ; 6       ;
; wb_dat_i[16]                                                           ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[16]                           ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[16]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[16]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[16]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[16]~feeder                     ; 0                 ; 6       ;
; wb_dat_i[17]                                                           ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[17]                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[17]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[17]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[17]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[17]                            ; 1                 ; 6       ;
; wb_dat_i[18]                                                           ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[18]                           ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[18]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[18]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[18]~feeder                     ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[18]~feeder                     ; 0                 ; 6       ;
; wb_dat_i[19]                                                           ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[19]                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[19]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[19]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[19]~feeder                     ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[19]~feeder                     ; 1                 ; 6       ;
; wb_dat_i[20]                                                           ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[20]                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[20]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[20]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[20]~feeder                     ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[20]~feeder                     ; 1                 ; 6       ;
; wb_dat_i[21]                                                           ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[21]                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[21]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[21]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[21]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[21]~feeder                     ; 1                 ; 6       ;
; wb_dat_i[22]                                                           ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[22]                           ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[22]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[22]~feeder                     ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[22]~feeder                     ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[22]~feeder                     ; 0                 ; 6       ;
; wb_dat_i[23]                                                           ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[23]                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[23]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[23]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[23]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[23]~feeder                     ; 1                 ; 6       ;
; wb_dat_i[24]                                                           ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[24]                           ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[24]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[24]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[24]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[24]                            ; 0                 ; 6       ;
; wb_dat_i[25]                                                           ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[25]                           ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[25]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[25]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[25]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[25]~feeder                     ; 0                 ; 6       ;
; wb_dat_i[26]                                                           ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[26]                           ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[26]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[26]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[26]~feeder                     ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[26]~feeder                     ; 0                 ; 6       ;
; wb_dat_i[27]                                                           ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[27]                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[27]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[27]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[27]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[27]~feeder                     ; 1                 ; 6       ;
; wb_dat_i[28]                                                           ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[28]                           ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[28]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[28]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[28]~feeder                     ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[28]~feeder                     ; 0                 ; 6       ;
; wb_dat_i[29]                                                           ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[29]                           ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[29]                            ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[29]~feeder                     ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[29]~feeder                     ; 1                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[29]~feeder                     ; 1                 ; 6       ;
; wb_dat_i[30]                                                           ;                   ;         ;
;      - wb_irigb:wb_if|irigb_yea_year_int[30]                           ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_min_min_int[30]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_hou_hou_int[30]                            ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_day_day_int[30]~feeder                     ; 0                 ; 6       ;
;      - wb_irigb:wb_if|irigb_sec_sec_int[30]~feeder                     ; 0                 ; 6       ;
; wb_dat_i[31]                                                           ;                   ;         ;
; pps_in                                                                 ;                   ;         ;
+------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                    ;
+-----------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                    ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; clk_sys_i                               ; PIN_G2             ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_sys_i                               ; PIN_G2             ; 242     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; irig_b:irig|freq_div:divisor|clk_ou     ; FF_X22_Y2_N7       ; 6       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; irig_b:irig|freq_div:divisor|clk_ou     ; FF_X22_Y2_N7       ; 62      ; Clock                      ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; irig_b:irig|irigb_mod:irig|Equal6~1     ; LCCOMB_X17_Y15_N18 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; irig_b:irig|irigb_mod:irig|ctrlclk~0    ; LCCOMB_X20_Y15_N0  ; 20      ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; irig_b:irig|irigb_mod:irig|ctrlcon~3    ; LCCOMB_X16_Y16_N14 ; 55      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; irig_b:irig|irigb_mod:irig|day_s[0]~24  ; LCCOMB_X20_Y15_N8  ; 9       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; irig_b:irig|irigb_mod:irig|hour_s[0]~3  ; LCCOMB_X12_Y15_N0  ; 5       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; irig_b:irig|irigb_mod:irig|irq_ax~1     ; LCCOMB_X20_Y15_N4  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; irig_b:irig|irigb_mod:irig|min_s[0]~16  ; LCCOMB_X20_Y15_N24 ; 6       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; irig_b:irig|irigb_mod:irig|output~47    ; LCCOMB_X17_Y15_N2  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; irig_b:irig|irigb_mod:irig|year_s[7]~23 ; LCCOMB_X20_Y15_N2  ; 12      ; Latch enable               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; rst_n_i                                 ; PIN_G1             ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst_n_i                                 ; PIN_G1             ; 204     ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; wb_irigb:wb_if|irigb_day_day_int[0]~0   ; LCCOMB_X15_Y19_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wb_irigb:wb_if|irigb_hou_hou_int[0]~4   ; LCCOMB_X15_Y19_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wb_irigb:wb_if|irigb_min_min_int[0]~0   ; LCCOMB_X15_Y19_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wb_irigb:wb_if|irigb_sec_sec_int[0]~2   ; LCCOMB_X15_Y19_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wb_irigb:wb_if|irigb_stat_res_int~3     ; LCCOMB_X15_Y19_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wb_irigb:wb_if|irigb_yea_year_int[0]~3  ; LCCOMB_X15_Y19_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wb_irigb:wb_if|rddata_reg[0]~5          ; LCCOMB_X15_Y19_N6  ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                        ;
+-----------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                    ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_sys_i                               ; PIN_G2            ; 242     ; 80                                   ; Global Clock         ; GCLK4            ; --                        ;
; irig_b:irig|freq_div:divisor|clk_ou     ; FF_X22_Y2_N7      ; 62      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; irig_b:irig|irigb_mod:irig|year_s[7]~23 ; LCCOMB_X20_Y15_N2 ; 12      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; rst_n_i                                 ; PIN_G1            ; 204     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+-----------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                    ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; irig_b:irig|irigb_mod:irig|ctrlcon~3                                                                                                                    ; 55      ;
; irig_b:irig|up                                                                                                                                          ; 53      ;
; wb_adr_i[0]~input                                                                                                                                       ; 47      ;
; wb_irigb:wb_if|rddata_reg[17]~12                                                                                                                        ; 45      ;
; wb_irigb:wb_if|rddata_reg[17]~11                                                                                                                        ; 45      ;
; irig_b:irig|irigb_mod:irig|tmp[2]                                                                                                                       ; 43      ;
; wb_adr_i[2]~input                                                                                                                                       ; 42      ;
; irig_b:irig|rs                                                                                                                                          ; 40      ;
; irig_b:irig|irigb_mod:irig|cnt[0]                                                                                                                       ; 34      ;
; wb_irigb:wb_if|irigb_hou_hou_int[0]~4                                                                                                                   ; 32      ;
; wb_irigb:wb_if|irigb_yea_year_int[0]~3                                                                                                                  ; 32      ;
; wb_irigb:wb_if|irigb_min_min_int[0]~0                                                                                                                   ; 32      ;
; wb_irigb:wb_if|irigb_sec_sec_int[0]~2                                                                                                                   ; 32      ;
; wb_irigb:wb_if|irigb_day_day_int[0]~0                                                                                                                   ; 32      ;
; irig_b:irig|irigb_mod:irig|tmp[3]                                                                                                                       ; 32      ;
; irig_b:irig|freq_div:divisor|contar~0                                                                                                                   ; 31      ;
; wb_irigb:wb_if|rddata_reg[0]~5                                                                                                                          ; 31      ;
; irig_b:irig|irigb_mod:irig|tmp[1]                                                                                                                       ; 30      ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[10]~12  ; 29      ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[10]~16  ; 29      ;
; irig_b:irig|irigb_mod:irig|cnt[2]                                                                                                                       ; 26      ;
; irig_b:irig|irigb_mod:irig|cnt[1]                                                                                                                       ; 26      ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[9]~14   ; 26      ;
; irig_b:irig|irigb_mod:irig|tmp[0]                                                                                                                       ; 24      ;
; irig_b:irig|irigb_mod:irig|cnt[3]                                                                                                                       ; 23      ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[11]~14 ; 23      ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[9]~10   ; 23      ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[11]~18 ; 22      ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_7_result_int[8]~12   ; 22      ;
; irig_b:irig|irigb_mod:irig|cnt[4]                                                                                                                       ; 21      ;
; irig_b:irig|irigb_mod:irig|ctrlclk~0                                                                                                                    ; 20      ;
; wb_adr_i[1]~input                                                                                                                                       ; 18      ;
; irig_b:irig|irigb_mod:irig|hour_s[1]                                                                                                                    ; 17      ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_6_result_int[7]~10   ; 17      ;
; irig_b:irig|irigb_mod:irig|min_s[2]                                                                                                                     ; 16      ;
; irig_b:irig|irigb_mod:irig|cnt[5]                                                                                                                       ; 16      ;
; irig_b:irig|irigb_mod:irig|min_s[4]                                                                                                                     ; 15      ;
; irig_b:irig|irigb_mod:irig|hour_s[2]                                                                                                                    ; 15      ;
; irig_b:irig|irigb_mod:irig|min_s[1]                                                                                                                     ; 14      ;
; irig_b:irig|irigb_mod:irig|min_s[0]                                                                                                                     ; 14      ;
; irig_b:irig|irigb_mod:irig|min_s[5]                                                                                                                     ; 14      ;
; irig_b:irig|irigb_mod:irig|hour_s[0]                                                                                                                    ; 14      ;
; irig_b:irig|irigb_mod:irig|min_s[3]                                                                                                                     ; 13      ;
; irig_b:irig|irigb_mod:irig|hour_s[3]                                                                                                                    ; 13      ;
; irig_b:irig|irigb_mod:irig|LessThan36~2                                                                                                                 ; 13      ;
; irig_b:irig|irigb_mod:irig|sec_s[2]                                                                                                                     ; 12      ;
; irig_b:irig|irigb_mod:irig|hour_s[4]                                                                                                                    ; 12      ;
; irig_b:irig|irigb_mod:irig|Mux1~6                                                                                                                       ; 12      ;
; irig_b:irig|irigb_mod:irig|cnt[6]                                                                                                                       ; 12      ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[12]~20 ; 12      ;
; pps_in~input                                                                                                                                            ; 11      ;
; wb_dat_i[0]~input                                                                                                                                       ; 11      ;
; irig_b:irig|irigb_mod:irig|sec_s[1]                                                                                                                     ; 11      ;
; irig_b:irig|irigb_mod:irig|sec_s[3]                                                                                                                     ; 11      ;
; irig_b:irig|irigb_mod:irig|LessThan14~1                                                                                                                 ; 11      ;
; irig_b:irig|irigb_mod:irig|LessThan33~1                                                                                                                 ; 11      ;
; irig_b:irig|irigb_mod:irig|LessThan20~0                                                                                                                 ; 11      ;
; irig_b:irig|irigb_mod:irig|year_s[3]                                                                                                                    ; 10      ;
; irig_b:irig|irigb_mod:irig|year_s[4]                                                                                                                    ; 10      ;
; irig_b:irig|irigb_mod:irig|year_s[5]                                                                                                                    ; 10      ;
; irig_b:irig|irigb_mod:irig|year_s[6]                                                                                                                    ; 10      ;
; irig_b:irig|irigb_mod:irig|sec_s[0]                                                                                                                     ; 10      ;
; irig_b:irig|irigb_mod:irig|sec_s[4]                                                                                                                     ; 10      ;
; irig_b:irig|irigb_mod:irig|LessThan37~4                                                                                                                 ; 10      ;
; irig_b:irig|irigb_mod:irig|LessThan21~3                                                                                                                 ; 10      ;
; irig_b:irig|irigb_mod:irig|aux~52                                                                                                                       ; 10      ;
; irig_b:irig|irigb_mod:irig|LessThan35~2                                                                                                                 ; 10      ;
; irig_b:irig|irigb_mod:irig|LessThan22~2                                                                                                                 ; 10      ;
; wb_adr_i[3]~input                                                                                                                                       ; 9       ;
; irig_b:irig|irigb_mod:irig|year_s[1]                                                                                                                    ; 9       ;
; irig_b:irig|irigb_mod:irig|sec_s[5]                                                                                                                     ; 9       ;
; irig_b:irig|irigb_mod:irig|day_s[0]~24                                                                                                                  ; 9       ;
; irig_b:irig|irigb_mod:irig|LessThan44~2                                                                                                                 ; 9       ;
; irig_b:irig|irigb_mod:irig|LessThan13~1                                                                                                                 ; 9       ;
; irig_b:irig|irigb_mod:irig|LessThan38~2                                                                                                                 ; 9       ;
; irig_b:irig|irigb_mod:irig|LessThan34~4                                                                                                                 ; 9       ;
; irig_b:irig|irigb_mod:irig|LessThan32~2                                                                                                                 ; 9       ;
; irig_b:irig|irigb_mod:irig|year_s[2]                                                                                                                    ; 8       ;
; irig_b:irig|irigb_mod:irig|year_s[7]                                                                                                                    ; 8       ;
; irig_b:irig|irigb_mod:irig|year_s[8]                                                                                                                    ; 8       ;
; irig_b:irig|irigb_mod:irig|year_s[9]                                                                                                                    ; 8       ;
; irig_b:irig|irigb_mod:irig|year_s[10]                                                                                                                   ; 8       ;
; irig_b:irig|irigb_mod:irig|year_s[11]                                                                                                                   ; 8       ;
; irig_b:irig|irigb_mod:irig|LessThan44~5                                                                                                                 ; 8       ;
; irig_b:irig|irigb_mod:irig|LessThan46~1                                                                                                                 ; 8       ;
; irig_b:irig|irigb_mod:irig|LessThan46~0                                                                                                                 ; 8       ;
; irig_b:irig|irigb_mod:irig|aux~60                                                                                                                       ; 8       ;
; irig_b:irig|irigb_mod:irig|LessThan15~9                                                                                                                 ; 8       ;
; irig_b:irig|irigb_mod:irig|aux~49                                                                                                                       ; 8       ;
; irig_b:irig|irigb_mod:irig|aux~48                                                                                                                       ; 8       ;
; irig_b:irig|irigb_mod:irig|LessThan31~1                                                                                                                 ; 8       ;
; irig_b:irig|irigb_mod:irig|LessThan46~2                                                                                                                 ; 7       ;
; irig_b:irig|irigb_mod:irig|LessThan45~0                                                                                                                 ; 7       ;
; irig_b:irig|irigb_mod:irig|Equal6~1                                                                                                                     ; 7       ;
; wb_dat_i[1]~input                                                                                                                                       ; 6       ;
; irig_b:irig|irigb_mod:irig|min_s[0]~16                                                                                                                  ; 6       ;
; irig_b:irig|irigb_mod:irig|Equal0~0                                                                                                                     ; 6       ;
; irig_b:irig|irigb_mod:irig|LessThan45~2                                                                                                                 ; 6       ;
; irig_b:irig|irigb_mod:irig|LessThan44~4                                                                                                                 ; 6       ;
; irig_b:irig|irigb_mod:irig|LessThan43~3                                                                                                                 ; 6       ;
; irig_b:irig|irigb_mod:irig|LessThan43~2                                                                                                                 ; 6       ;
; irig_b:irig|irigb_mod:irig|LessThan42~3                                                                                                                 ; 6       ;
; irig_b:irig|irigb_mod:irig|LessThan43~0                                                                                                                 ; 6       ;
; irig_b:irig|irigb_mod:irig|Equal6~0                                                                                                                     ; 6       ;
; wb_irigb:wb_if|wbgen2_eic:eic_irq_controller_inst|irq_mask[0]                                                                                           ; 6       ;
; wb_dat_i[31]~input                                                                                                                                      ; 5       ;
; wb_dat_i[30]~input                                                                                                                                      ; 5       ;
; wb_dat_i[29]~input                                                                                                                                      ; 5       ;
; wb_dat_i[28]~input                                                                                                                                      ; 5       ;
; wb_dat_i[27]~input                                                                                                                                      ; 5       ;
; wb_dat_i[26]~input                                                                                                                                      ; 5       ;
; wb_dat_i[25]~input                                                                                                                                      ; 5       ;
; wb_dat_i[24]~input                                                                                                                                      ; 5       ;
; wb_dat_i[23]~input                                                                                                                                      ; 5       ;
; wb_dat_i[22]~input                                                                                                                                      ; 5       ;
; wb_dat_i[21]~input                                                                                                                                      ; 5       ;
; wb_dat_i[20]~input                                                                                                                                      ; 5       ;
; wb_dat_i[19]~input                                                                                                                                      ; 5       ;
; wb_dat_i[18]~input                                                                                                                                      ; 5       ;
; wb_dat_i[17]~input                                                                                                                                      ; 5       ;
; wb_dat_i[16]~input                                                                                                                                      ; 5       ;
; wb_dat_i[15]~input                                                                                                                                      ; 5       ;
; wb_dat_i[14]~input                                                                                                                                      ; 5       ;
; wb_dat_i[13]~input                                                                                                                                      ; 5       ;
; wb_dat_i[12]~input                                                                                                                                      ; 5       ;
; wb_dat_i[11]~input                                                                                                                                      ; 5       ;
; wb_dat_i[10]~input                                                                                                                                      ; 5       ;
; wb_dat_i[9]~input                                                                                                                                       ; 5       ;
; wb_dat_i[8]~input                                                                                                                                       ; 5       ;
; wb_dat_i[7]~input                                                                                                                                       ; 5       ;
; wb_dat_i[6]~input                                                                                                                                       ; 5       ;
; wb_dat_i[5]~input                                                                                                                                       ; 5       ;
; wb_dat_i[4]~input                                                                                                                                       ; 5       ;
; wb_dat_i[3]~input                                                                                                                                       ; 5       ;
; wb_dat_i[2]~input                                                                                                                                       ; 5       ;
; irig_b:irig|irigb_mod:irig|day_s[1]                                                                                                                     ; 5       ;
; irig_b:irig|irigb_mod:irig|day_s[2]                                                                                                                     ; 5       ;
; irig_b:irig|irigb_mod:irig|day_s[8]                                                                                                                     ; 5       ;
; irig_b:irig|irigb_mod:irig|day_s[7]                                                                                                                     ; 5       ;
; irig_b:irig|irigb_mod:irig|day_s[6]                                                                                                                     ; 5       ;
; irig_b:irig|irigb_mod:irig|day_s[3]                                                                                                                     ; 5       ;
; irig_b:irig|irigb_mod:irig|day_s[4]                                                                                                                     ; 5       ;
; irig_b:irig|irigb_mod:irig|day_s[5]                                                                                                                     ; 5       ;
; irig_b:irig|irigb_mod:irig|LessThan41~6                                                                                                                 ; 5       ;
; irig_b:irig|irigb_mod:irig|day_s[4]~8                                                                                                                   ; 5       ;
; irig_b:irig|irigb_mod:irig|day_s[3]~5                                                                                                                   ; 5       ;
; irig_b:irig|irigb_mod:irig|hour_s[0]~3                                                                                                                  ; 5       ;
; irig_b:irig|irigb_mod:irig|irq_ax~0                                                                                                                     ; 5       ;
; irig_b:irig|irigb_mod:irig|aux~64                                                                                                                       ; 5       ;
; irig_b:irig|irigb_mod:irig|LessThan45~4                                                                                                                 ; 5       ;
; irig_b:irig|irigb_mod:irig|aux~44                                                                                                                       ; 5       ;
; irig_b:irig|irigb_mod:irig|LessThan42~1                                                                                                                 ; 5       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[138]~173            ; 5       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[136]~172            ; 5       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[137]~171            ; 5       ;
; irig_b:irig|freq_div:divisor|clk_ou                                                                                                                     ; 5       ;
; wb_irigb:wb_if|eic_isr_write_int                                                                                                                        ; 5       ;
; wb_irigb:wb_if|rddata_reg[0]~4                                                                                                                          ; 5       ;
; wb_we_i~input                                                                                                                                           ; 4       ;
; wb_stb_i~input                                                                                                                                          ; 4       ;
; wb_cyc_i~input                                                                                                                                          ; 4       ;
; irig_b:irig|irigb_mod:irig|year_s[0]                                                                                                                    ; 4       ;
; irig_b:irig|irigb_mod:irig|aux~45                                                                                                                       ; 4       ;
; irig_b:irig|irigb_mod:irig|aux~43                                                                                                                       ; 4       ;
; irig_b:irig|irigb_mod:irig|LessThan42~0                                                                                                                 ; 4       ;
; irig_b:irig|irigb_mod:irig|aux~38                                                                                                                       ; 4       ;
; irig_b:irig|irigb_mod:irig|aux~37                                                                                                                       ; 4       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[135]~177            ; 4       ;
; irig_b:irig|irigb_mod:irig|LessThan41~5                                                                                                                 ; 4       ;
; irig_b:irig|irigb_mod:irig|aux~29                                                                                                                       ; 4       ;
; irig_b:irig|irigb_mod:irig|aux~28                                                                                                                       ; 4       ;
; irig_b:irig|irigb_mod:irig|aux~17                                                                                                                       ; 4       ;
; irig_b:irig|irigb_mod:irig|aux~16                                                                                                                       ; 4       ;
; irig_b:irig|irigb_mod:irig|aux~13                                                                                                                       ; 4       ;
; irig_b:irig|irigb_mod:irig|aux~9                                                                                                                        ; 4       ;
; irig_b:irig|irigb_mod:irig|aux~3                                                                                                                        ; 4       ;
; irig_b:irig|irigb_mod:irig|Add8~2                                                                                                                       ; 4       ;
; irig_b:irig|irigb_mod:irig|Add8~0                                                                                                                       ; 4       ;
; wb_irigb:wb_if|irigb_hou_hou_int[0]~2                                                                                                                   ; 4       ;
; irig_b:irig|irigb_mod:irig|ctrlout~15                                                                                                                   ; 4       ;
; irig_b:irig|irigb_mod:irig|Mux1~4                                                                                                                       ; 4       ;
; wb_irigb:wb_if|ack_in_progress                                                                                                                          ; 4       ;
; wb_irigb:wb_if|ack_sreg[0]                                                                                                                              ; 4       ;
; irig_b:irig|irigb_mod:irig|Add14~12                                                                                                                     ; 4       ;
; irig_b:irig|irigb_mod:irig|Add20~12                                                                                                                     ; 4       ;
; irig_b:irig|irigb_mod:irig|Add9~14                                                                                                                      ; 4       ;
; irig_b:irig|irigb_mod:irig|day_s[0]                                                                                                                     ; 3       ;
; irig_b:irig|irigb_mod:irig|LessThan15~10                                                                                                                ; 3       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[122]~209            ; 3       ;
; irig_b:irig|irigb_mod:irig|Add1~0                                                                                                                       ; 3       ;
; irig_b:irig|irigb_mod:irig|Add2~0                                                                                                                       ; 3       ;
; irig_b:irig|irigb_mod:irig|aux~63                                                                                                                       ; 3       ;
; irig_b:irig|freq_div:divisor|pre_pps                                                                                                                    ; 3       ;
; wb_irigb:wb_if|eic_isr_write_int~1                                                                                                                      ; 3       ;
; wb_irigb:wb_if|eic_isr_write_int~0                                                                                                                      ; 3       ;
; irig_b:irig|irigb_mod:irig|LessThan46~3                                                                                                                 ; 3       ;
; irig_b:irig|irigb_mod:irig|aux~61                                                                                                                       ; 3       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[133]~181            ; 3       ;
; irig_b:irig|irigb_mod:irig|aux~57                                                                                                                       ; 3       ;
; irig_b:irig|irigb_mod:irig|aux~56                                                                                                                       ; 3       ;
; irig_b:irig|irigb_mod:irig|Add27~18                                                                                                                     ; 3       ;
; irig_b:irig|irigb_mod:irig|LessThan16~2                                                                                                                 ; 3       ;
; irig_b:irig|irigb_mod:irig|LessThan13~0                                                                                                                 ; 3       ;
; irig_b:irig|irigb_mod:irig|aux~41                                                                                                                       ; 3       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[134]~178            ; 3       ;
; irig_b:irig|irigb_mod:irig|aux~40                                                                                                                       ; 3       ;
; irig_b:irig|irigb_mod:irig|aux~39                                                                                                                       ; 3       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[139]~176            ; 3       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[140]~175            ; 3       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[141]~174            ; 3       ;
; irig_b:irig|irigb_mod:irig|LessThan41~4                                                                                                                 ; 3       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[121]~164            ; 3       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[121]~161            ; 3       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[122]~160            ; 3       ;
; irig_b:irig|irigb_mod:irig|aux~36                                                                                                                       ; 3       ;
; irig_b:irig|irigb_mod:irig|Add35~14                                                                                                                     ; 3       ;
; irig_b:irig|irigb_mod:irig|aux~25                                                                                                                       ; 3       ;
; irig_b:irig|irigb_mod:irig|aux~24                                                                                                                       ; 3       ;
; irig_b:irig|irigb_mod:irig|aux~23                                                                                                                       ; 3       ;
; irig_b:irig|irigb_mod:irig|aux~20                                                                                                                       ; 3       ;
; irig_b:irig|irigb_mod:irig|aux~18                                                                                                                       ; 3       ;
; irig_b:irig|irigb_mod:irig|aux~14                                                                                                                       ; 3       ;
; irig_b:irig|irigb_mod:irig|aux~11                                                                                                                       ; 3       ;
; irig_b:irig|irigb_mod:irig|aux~10                                                                                                                       ; 3       ;
; irig_b:irig|irigb_mod:irig|aux~1                                                                                                                        ; 3       ;
; irig_b:irig|irigb_mod:irig|pre_pps                                                                                                                      ; 3       ;
; irig_b:irig|irigb_mod:irig|Equal17~2                                                                                                                    ; 3       ;
; irig_b:irig|irigb_mod:irig|Mux1~44                                                                                                                      ; 3       ;
; irig_b:irig|irigb_mod:irig|ctrlout~18                                                                                                                   ; 3       ;
; wb_irigb:wb_if|wbgen2_eic:eic_irq_controller_inst|irq_pending[0]                                                                                        ; 3       ;
; irig_b:irig|irigb_mod:irig|Add4~16                                                                                                                      ; 3       ;
; irig_b:irig|irigb_mod:irig|Add41~14                                                                                                                     ; 3       ;
; irig_b:irig|irigb_mod:irig|Add41~12                                                                                                                     ; 3       ;
; irig_b:irig|irigb_mod:irig|Add15~10                                                                                                                     ; 3       ;
; irig_b:irig|irigb_mod:irig|Add21~10                                                                                                                     ; 3       ;
; rst_n_i~input                                                                                                                                           ; 2       ;
; clk_sys_i~input                                                                                                                                         ; 2       ;
; irig_b:irig|irigb_mod:irig|irq_ax                                                                                                                       ; 2       ;
; irig_b:irig|irigb_mod:irig|output                                                                                                                       ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[111]~210            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[122]~141            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[123]~140            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[124]~139            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[125]~138            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[113]~137            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[114]~136            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[115]~135            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[116]~134            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[117]~133            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[110]~208            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[99]~206             ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[87]~205             ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[88]~204             ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[89]~203             ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[90]~202             ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[91]~201             ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[130]~132            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[129]~131            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[126]~130            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[127]~129            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[128]~128            ; 2       ;
; irig_b:irig|irigb_mod:irig|Equal1~2                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[125]~200            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[126]~199            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[127]~198            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[128]~197            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[129]~196            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[130]~195            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[123]~194            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[124]~193            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[112]~192            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[113]~191            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[114]~190            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[115]~189            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[116]~188            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[117]~187            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[100]~186            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[101]~185            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[102]~184            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[103]~183            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[104]~182            ; 2       ;
; irig_b:irig|irigb_mod:irig|LessThan23~4                                                                                                                 ; 2       ;
; irig_b:irig|irigb_mod:irig|LessThan39~4                                                                                                                 ; 2       ;
; wb_irigb:wb_if|irigb_stat_res_int~3                                                                                                                     ; 2       ;
; res                                                                                                                                                     ; 2       ;
; irig_b:irig|prev_pps                                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|aux~15                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|year_s[7]~22                                                                                                                 ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[121]~125            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[121]~122            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[122]~121            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[130]~116            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[129]~115            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[126]~107            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[127]~106            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[128]~105            ; 2       ;
; irig_b:irig|irigb_mod:irig|Add0~12                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add2~1                                                                                                                       ; 2       ;
; irig_b:irig|irigb_mod:irig|min_s[2]~4                                                                                                                   ; 2       ;
; irig_b:irig|irigb_mod:irig|hour_s[4]~0                                                                                                                  ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_mult:Mult0|multcore:mult_core|romout[0][13]~5                                                                            ; 2       ;
; irig_b:irig|irigb_mod:irig|Add3~0                                                                                                                       ; 2       ;
; irig_b:irig|freq_div:divisor|Equal0~9                                                                                                                   ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[0]                                                                                                                     ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[1]                                                                                                                     ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[2]                                                                                                                     ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[3]                                                                                                                     ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[5]                                                                                                                     ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[6]                                                                                                                     ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[4]                                                                                                                     ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[7]                                                                                                                     ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[8]                                                                                                                     ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[9]                                                                                                                     ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[10]                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[11]                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[12]                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[14]                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[13]                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[15]                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Equal0~4                                                                                                                   ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[17]                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[18]                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[16]                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[19]                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[22]                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[23]                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[20]                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[21]                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[27]                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[26]                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[25]                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[24]                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[31]                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[30]                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[29]                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|cnt[28]                                                                                                                    ; 2       ;
; irig_b:irig|irigb_mod:irig|LessThan47~2                                                                                                                 ; 2       ;
; irig_b:irig|irigb_mod:irig|LessThan47~1                                                                                                                 ; 2       ;
; irig_b:irig|irigb_mod:irig|Add43~18                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|aux~62                                                                                                                       ; 2       ;
; irig_b:irig|irigb_mod:irig|Add43~17                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add43~16                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add43~13                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add43~10                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add42~9                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|LessThan45~1                                                                                                                 ; 2       ;
; irig_b:irig|irigb_mod:irig|LessThan44~3                                                                                                                 ; 2       ;
; irig_b:irig|irigb_mod:irig|aux~55                                                                                                                       ; 2       ;
; irig_b:irig|irigb_mod:irig|aux~54                                                                                                                       ; 2       ;
; irig_b:irig|irigb_mod:irig|LessThan29~2                                                                                                                 ; 2       ;
; irig_b:irig|irigb_mod:irig|Add27~19                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add27~15                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add27~12                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add27~9                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add27~6                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|LessThan16~1                                                                                                                 ; 2       ;
; irig_b:irig|irigb_mod:irig|Add16~22                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add16~19                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|aux~51                                                                                                                       ; 2       ;
; irig_b:irig|irigb_mod:irig|Add16~18                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add16~17                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add16~16                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add16~13                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add16~10                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|aux~50                                                                                                                       ; 2       ;
; irig_b:irig|irigb_mod:irig|aux~47                                                                                                                       ; 2       ;
; irig_b:irig|irigb_mod:irig|aux~46                                                                                                                       ; 2       ;
; irig_b:irig|irigb_mod:irig|aux~42                                                                                                                       ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[125]~170            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[126]~169            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[127]~168            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[128]~167            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[129]~166            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[130]~165            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[123]~159            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[124]~158            ; 2       ;
; irig_b:irig|irigb_mod:irig|LessThan23~3                                                                                                                 ; 2       ;
; irig_b:irig|irigb_mod:irig|Add22~19                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|aux~35                                                                                                                       ; 2       ;
; irig_b:irig|irigb_mod:irig|Add22~18                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add22~17                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add22~16                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add22~13                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add22~10                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|LessThan39~3                                                                                                                 ; 2       ;
; irig_b:irig|irigb_mod:irig|aux~34                                                                                                                       ; 2       ;
; irig_b:irig|irigb_mod:irig|Add36~27                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add36~26                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add36~25                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add36~23                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add36~22                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add36~21                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add36~20                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|aux~33                                                                                                                       ; 2       ;
; irig_b:irig|irigb_mod:irig|LessThan38~1                                                                                                                 ; 2       ;
; irig_b:irig|irigb_mod:irig|LessThan38~0                                                                                                                 ; 2       ;
; irig_b:irig|irigb_mod:irig|aux~27                                                                                                                       ; 2       ;
; irig_b:irig|irigb_mod:irig|aux~22                                                                                                                       ; 2       ;
; irig_b:irig|irigb_mod:irig|aux~19                                                                                                                       ; 2       ;
; irig_b:irig|irigb_mod:irig|LessThan32~1                                                                                                                 ; 2       ;
; irig_b:irig|irigb_mod:irig|LessThan32~0                                                                                                                 ; 2       ;
; irig_b:irig|irigb_mod:irig|aux~12                                                                                                                       ; 2       ;
; irig_b:irig|irigb_mod:irig|LessThan31~0                                                                                                                 ; 2       ;
; irig_b:irig|irigb_mod:irig|aux~8                                                                                                                        ; 2       ;
; irig_b:irig|irigb_mod:irig|aux~7                                                                                                                        ; 2       ;
; irig_b:irig|irigb_mod:irig|aux~6                                                                                                                        ; 2       ;
; irig_b:irig|irigb_mod:irig|aux~4                                                                                                                        ; 2       ;
; irig_b:irig|irigb_mod:irig|aux~2                                                                                                                        ; 2       ;
; irig_b:irig|irigb_mod:irig|Add8~7                                                                                                                       ; 2       ;
; irig_b:irig|irigb_mod:irig|Add8~1                                                                                                                       ; 2       ;
; wb_irigb:wb_if|irigb_sec_sec_int[0]~1                                                                                                                   ; 2       ;
; wb_irigb:wb_if|irigb_stat_res_int~2                                                                                                                     ; 2       ;
; wb_irigb:wb_if|eic_idr_write_int                                                                                                                        ; 2       ;
; wb_irigb:wb_if|eic_ier_write_int                                                                                                                        ; 2       ;
; wb_irigb:wb_if|wbgen2_eic:eic_irq_controller_inst|irq_i_d1[0]                                                                                           ; 2       ;
; irig_b:irig|irigb_mod:irig|Equal17~0                                                                                                                    ; 2       ;
; irig_b:irig|irigb_mod:irig|Mux1~36                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|output~40                                                                                                                    ; 2       ;
; irig_b:irig|irigb_mod:irig|ctrlout~23                                                                                                                   ; 2       ;
; irig_b:irig|irigb_mod:irig|ctrlout~20                                                                                                                   ; 2       ;
; irig_b:irig|irigb_mod:irig|ctrlcon~0                                                                                                                    ; 2       ;
; wb_irigb:wb_if|irigb_yea_year_int[11]                                                                                                                   ; 2       ;
; wb_irigb:wb_if|irigb_yea_year_int[10]                                                                                                                   ; 2       ;
; wb_irigb:wb_if|irigb_yea_year_int[9]                                                                                                                    ; 2       ;
; wb_irigb:wb_if|irigb_yea_year_int[8]                                                                                                                    ; 2       ;
; wb_irigb:wb_if|irigb_day_day_int[8]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_yea_year_int[7]                                                                                                                    ; 2       ;
; wb_irigb:wb_if|irigb_day_day_int[7]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_yea_year_int[6]                                                                                                                    ; 2       ;
; wb_irigb:wb_if|irigb_day_day_int[6]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_yea_year_int[5]                                                                                                                    ; 2       ;
; wb_irigb:wb_if|irigb_min_min_int[5]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_day_day_int[5]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_sec_sec_int[5]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_hou_hou_int[4]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_yea_year_int[4]                                                                                                                    ; 2       ;
; wb_irigb:wb_if|irigb_day_day_int[4]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_min_min_int[4]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_sec_sec_int[4]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_hou_hou_int[3]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_yea_year_int[3]                                                                                                                    ; 2       ;
; wb_irigb:wb_if|irigb_min_min_int[3]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_day_day_int[3]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_sec_sec_int[3]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_hou_hou_int[2]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_yea_year_int[2]                                                                                                                    ; 2       ;
; wb_irigb:wb_if|irigb_day_day_int[2]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_min_min_int[2]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_sec_sec_int[2]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_min_min_int[1]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_sec_sec_int[1]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_hou_hou_int[1]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_stat_ena_int                                                                                                                       ; 2       ;
; wb_irigb:wb_if|irigb_day_day_int[1]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_yea_year_int[1]                                                                                                                    ; 2       ;
; wb_irigb:wb_if|irigb_min_min_int[0]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_sec_sec_int[0]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_hou_hou_int[0]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_stat_res_int                                                                                                                       ; 2       ;
; wb_irigb:wb_if|irigb_day_day_int[0]                                                                                                                     ; 2       ;
; wb_irigb:wb_if|irigb_yea_year_int[0]                                                                                                                    ; 2       ;
; wb_irigb:wb_if|rddata_reg[1]                                                                                                                            ; 2       ;
; wb_irigb:wb_if|rddata_reg[0]                                                                                                                            ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[1]~18   ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[12]~16 ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[3]~16  ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[2]~16   ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[5]~2   ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_10_result_int[4]~0   ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[3]~14   ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[9]~10   ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[8]~8    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[7]~6    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[6]~4    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[5]~2    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[4]~0    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[8]~8    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[7]~6    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[6]~4    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[5]~2    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[4]~0    ; 2       ;
; irig_b:irig|irigb_mod:irig|Add4~14                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add4~12                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add4~10                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add4~8                                                                                                                       ; 2       ;
; irig_b:irig|irigb_mod:irig|Add4~6                                                                                                                       ; 2       ;
; irig_b:irig|irigb_mod:irig|Add4~4                                                                                                                       ; 2       ;
; irig_b:irig|irigb_mod:irig|Add4~2                                                                                                                       ; 2       ;
; irig_b:irig|irigb_mod:irig|Add4~0                                                                                                                       ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~62                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~60                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~58                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~56                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~54                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~52                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~50                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~48                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~46                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~44                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~42                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~40                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~38                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~36                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~34                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~32                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~30                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~28                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~26                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~24                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~22                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~20                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~18                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~16                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~14                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~12                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~10                                                                                                                    ; 2       ;
; irig_b:irig|freq_div:divisor|Add0~8                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add43~19                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add42~16                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add42~14                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add42~12                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add43~4                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add43~2                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add41~16                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add42~6                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add42~4                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add42~2                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add42~0                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add40~14                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add40~12                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add40~10                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add41~10                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add41~8                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add41~6                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[1]~22  ; 2       ;
; irig_b:irig|irigb_mod:irig|Add40~8                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add40~6                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add27~2                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add16~20                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add15~12                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add15~8                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add15~6                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add15~4                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add15~2                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add15~0                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add14~8                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add14~6                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add39~12                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add39~10                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add39~8                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add39~6                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add38~10                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add38~8                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add38~6                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[3]~2   ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_11_result_int[2]~0   ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[1]~18   ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[9]~14   ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[8]~12   ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[7]~10   ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[6]~8    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[5]~6    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[4]~4    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[3]~2    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_9_result_int[2]~0    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[1]~16   ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[8]~12   ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[7]~10   ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[6]~8    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[5]~6    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[4]~4    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[3]~2    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_8_result_int[2]~0    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_7_result_int[7]~10   ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_7_result_int[6]~8    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_7_result_int[5]~6    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_7_result_int[4]~4    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_7_result_int[3]~2    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_7_result_int[2]~0    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_6_result_int[6]~8    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_6_result_int[5]~6    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_6_result_int[4]~4    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_6_result_int[3]~2    ; 2       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|add_sub_6_result_int[2]~0    ; 2       ;
; irig_b:irig|irigb_mod:irig|Add22~20                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add22~0                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add36~10                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add35~12                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add35~10                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add35~8                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add35~6                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add35~2                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add35~0                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add34~16                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add34~14                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add34~12                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add34~10                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add33~14                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add33~12                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add33~10                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add33~8                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add34~8                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add34~6                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add34~4                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add34~2                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add32~12                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add32~10                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add32~8                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add32~6                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add33~6                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add31~10                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add31~8                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add31~6                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add31~4                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add30~14                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add30~12                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add30~10                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add31~0                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add29~12                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add29~10                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add21~12                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add21~8                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add21~6                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add21~4                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add20~10                                                                                                                     ; 2       ;
; irig_b:irig|irigb_mod:irig|Add20~8                                                                                                                      ; 2       ;
; irig_b:irig|irigb_mod:irig|Add20~6                                                                                                                      ; 2       ;
; irig_b:irig|freq_div:divisor|pre_pps~0                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|year_c[4]~3                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|day_c[4]~6                                                                                                                   ; 1       ;
; irig_b:irig|irigb_mod:irig|day_c[6]~5                                                                                                                   ; 1       ;
; irig_b:irig|irigb_mod:irig|day_c[5]~4                                                                                                                   ; 1       ;
; irig_b:irig|irigb_mod:irig|day_c[7]~3                                                                                                                   ; 1       ;
; irig_b:irig|irigb_mod:irig|sec_c[5]~1                                                                                                                   ; 1       ;
; irig_b:irig|irigb_mod:irig|sec_c[4]~0                                                                                                                   ; 1       ;
; irig_b:irig|irigb_mod:irig|min_c[5]~1                                                                                                                   ; 1       ;
; irig_b:irig|irigb_mod:irig|day_c[8]~2                                                                                                                   ; 1       ;
; irig_b:irig|irigb_mod:irig|day_c[9]~1                                                                                                                   ; 1       ;
; irig_b:irig|irigb_mod:irig|year_c[6]~2                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|year_c[5]~1                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|year_c[7]~0                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|hour_c[4]~0                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|min_c[4]~0                                                                                                                   ; 1       ;
; irig_b:irig|irigb_mod:irig|tmp[0]~3                                                                                                                     ; 1       ;
; irig_b:irig|irigb_mod:irig|ctrlout~26                                                                                                                   ; 1       ;
; irig_b:irig|irigb_mod:irig|ctrlout~25                                                                                                                   ; 1       ;
; irig_b:irig|irigb_mod:irig|ctrlout~24                                                                                                                   ; 1       ;
; irig_b:irig|irigb_mod:irig|ctrlout~4                                                                                                                    ; 1       ;
; irig_b:irig|irigb_mod:irig|ctrlout~3                                                                                                                    ; 1       ;
; irig_b:irig|irigb_mod:irig|output~47                                                                                                                    ; 1       ;
; irig_b:irig|irigb_mod:irig|output~3                                                                                                                     ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[98]~207             ; 1       ;
; irig_b:irig|irigb_mod:irig|Add36~28                                                                                                                     ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan34~5                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|Mux1~69                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|Mux1~68                                                                                                                      ; 1       ;
; rst_prev                                                                                                                                                ; 1       ;
; process_0~0                                                                                                                                             ; 1       ;
; irig_b:irig|irigb_mod:irig|irq_ax~1                                                                                                                     ; 1       ;
; irig_b:irig|rs~0                                                                                                                                        ; 1       ;
; irig_b:irig|up~0                                                                                                                                        ; 1       ;
; up                                                                                                                                                      ; 1       ;
; irig_b:irig|freq_div:divisor|aux~32                                                                                                                     ; 1       ;
; irig_b:irig|freq_div:divisor|aux~31                                                                                                                     ; 1       ;
; irig_b:irig|freq_div:divisor|aux~30                                                                                                                     ; 1       ;
; irig_b:irig|freq_div:divisor|aux~29                                                                                                                     ; 1       ;
; irig_b:irig|freq_div:divisor|aux~28                                                                                                                     ; 1       ;
; irig_b:irig|freq_div:divisor|aux~27                                                                                                                     ; 1       ;
; irig_b:irig|freq_div:divisor|aux~26                                                                                                                     ; 1       ;
; irig_b:irig|freq_div:divisor|aux~25                                                                                                                     ; 1       ;
; irig_b:irig|freq_div:divisor|aux~24                                                                                                                     ; 1       ;
; irig_b:irig|freq_div:divisor|aux~23                                                                                                                     ; 1       ;
; irig_b:irig|freq_div:divisor|aux~22                                                                                                                     ; 1       ;
; irig_b:irig|freq_div:divisor|aux~21                                                                                                                     ; 1       ;
; irig_b:irig|freq_div:divisor|aux~20                                                                                                                     ; 1       ;
; irig_b:irig|freq_div:divisor|aux~19                                                                                                                     ; 1       ;
; irig_b:irig|freq_div:divisor|aux~18                                                                                                                     ; 1       ;
; irig_b:irig|freq_div:divisor|aux~17                                                                                                                     ; 1       ;
; irig_b:irig|freq_div:divisor|aux~16                                                                                                                     ; 1       ;
; irig_b:irig|freq_div:divisor|aux~14                                                                                                                     ; 1       ;
; irig_b:irig|freq_div:divisor|aux~13                                                                                                                     ; 1       ;
; irig_b:irig|freq_div:divisor|aux~12                                                                                                                     ; 1       ;
; irig_b:irig|freq_div:divisor|aux~11                                                                                                                     ; 1       ;
; irig_b:irig|freq_div:divisor|aux~10                                                                                                                     ; 1       ;
; irig_b:irig|freq_div:divisor|aux~9                                                                                                                      ; 1       ;
; irig_b:irig|freq_div:divisor|aux~8                                                                                                                      ; 1       ;
; irig_b:irig|freq_div:divisor|aux~7                                                                                                                      ; 1       ;
; irig_b:irig|freq_div:divisor|aux~6                                                                                                                      ; 1       ;
; irig_b:irig|freq_div:divisor|aux~5                                                                                                                      ; 1       ;
; irig_b:irig|freq_div:divisor|aux~4                                                                                                                      ; 1       ;
; irig_b:irig|freq_div:divisor|aux~3                                                                                                                      ; 1       ;
; irig_b:irig|freq_div:divisor|aux~2                                                                                                                      ; 1       ;
; irig_b:irig|freq_div:divisor|aux~1                                                                                                                      ; 1       ;
; irig_b:irig|freq_div:divisor|aux~0                                                                                                                      ; 1       ;
; wb_irigb:wb_if|wbgen2_eic:eic_irq_controller_inst|irq_i_d0~0                                                                                            ; 1       ;
; irig_b:irig|irigb_mod:irig|Add5~35                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|Add5~34                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|Add5~33                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|Add5~32                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|Add5~31                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|Add5~30                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|Add5~29                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|Add5~28                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|Add5~27                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|Add5~26                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|Add5~25                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|Add5~24                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|day_s[1]~23                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|day_s[1]~22                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|day_s[2]~21                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|day_s[2]~20                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|day_s[8]~19                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|day_s[8]~18                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|day_s[7]~17                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|day_s[7]~16                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|day_s[6]~15                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|day_s[6]~14                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|day_s[3]~13                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|day_s[3]~12                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|day_s[4]~11                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|day_s[4]~10                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|day_s[5]~9                                                                                                                   ; 1       ;
; irig_b:irig|irigb_mod:irig|day_s[5]~7                                                                                                                   ; 1       ;
; irig_b:irig|irigb_mod:irig|Equal2~0                                                                                                                     ; 1       ;
; irig_b:irig|irigb_mod:irig|day_s[0]~6                                                                                                                   ; 1       ;
; irig_b:irig|irigb_mod:irig|year_s[7]~21                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|year_s[7]~20                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|year_s[7]~19                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|year_s[7]~18                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|year_s[7]~17                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|year_s[7]~16                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|year_s[7]~15                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|year_s[7]~14                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|year_s[7]~13                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|year_s[7]~12                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|year_s[7]~11                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|year_s[7]~10                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|year_s[7]~9                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|year_s[7]~8                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|year_s[7]~7                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|year_s[7]~6                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|year_s[7]~5                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|year_s[7]~4                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|year_s[7]~3                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|year_s[7]~2                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[120]~127            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[120]~126            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[108]~124            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[108]~123            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[109]~120            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[96]~119             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[96]~118             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[109]~117            ; 1       ;
; irig_b:irig|irigb_mod:irig|year_s[7]~1                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|year_s[7]~0                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[123]~114            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[110]~113            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[97]~112             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[97]~111             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[110]~110            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[124]~109            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[125]~108            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[111]~104            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[98]~103             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[98]~102             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[111]~101            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[112]~100            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[112]~99             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[113]~98             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[114]~97             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[115]~96             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[116]~95             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[117]~94             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[99]~93              ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[99]~92              ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[100]~91             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[100]~90             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[101]~89             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[101]~88             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[102]~87             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[102]~86             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[103]~85             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[103]~84             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[104]~83             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod1|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[104]~82             ; 1       ;
; irig_b:irig|irigb_mod:irig|day_s[0]~4                                                                                                                   ; 1       ;
; irig_b:irig|irigb_mod:irig|Add0~25                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|Add0~24                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|Add0~23                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|Add0~22                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|Add0~21                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|Add0~20                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|Add0~19                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|Add0~18                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|Add0~17                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|Add0~16                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|Add0~15                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|Add0~14                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|Add0~13                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|min_s[1]~15                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|min_s[0]~14                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|min_s[2]~13                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|min_s[2]~12                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|min_s[3]~11                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|min_s[3]~10                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|min_s[3]~9                                                                                                                   ; 1       ;
; irig_b:irig|irigb_mod:irig|min_s[4]~8                                                                                                                   ; 1       ;
; irig_b:irig|irigb_mod:irig|min_s[4]~7                                                                                                                   ; 1       ;
; irig_b:irig|irigb_mod:irig|min_s[5]~6                                                                                                                   ; 1       ;
; irig_b:irig|irigb_mod:irig|min_s[5]~5                                                                                                                   ; 1       ;
; irig_b:irig|irigb_mod:irig|hour_s[0]~10                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|hour_s[4]~9                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|hour_s[4]~8                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|hour_s[2]~7                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|hour_s[2]~6                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|hour_s[1]~5                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|hour_s[1]~4                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|hour_s[3]~2                                                                                                                  ; 1       ;
; irig_b:irig|irigb_mod:irig|hour_s[3]~1                                                                                                                  ; 1       ;
; irig_b:irig|freq_div:divisor|LessThan0~10                                                                                                               ; 1       ;
; irig_b:irig|freq_div:divisor|LessThan0~9                                                                                                                ; 1       ;
; irig_b:irig|freq_div:divisor|LessThan0~8                                                                                                                ; 1       ;
; irig_b:irig|freq_div:divisor|LessThan0~7                                                                                                                ; 1       ;
; irig_b:irig|freq_div:divisor|LessThan0~6                                                                                                                ; 1       ;
; irig_b:irig|freq_div:divisor|LessThan0~5                                                                                                                ; 1       ;
; irig_b:irig|freq_div:divisor|LessThan0~4                                                                                                                ; 1       ;
; irig_b:irig|freq_div:divisor|LessThan0~3                                                                                                                ; 1       ;
; irig_b:irig|freq_div:divisor|LessThan0~2                                                                                                                ; 1       ;
; irig_b:irig|freq_div:divisor|LessThan0~1                                                                                                                ; 1       ;
; irig_b:irig|freq_div:divisor|LessThan0~0                                                                                                                ; 1       ;
; irig_b:irig|freq_div:divisor|Equal0~8                                                                                                                   ; 1       ;
; irig_b:irig|freq_div:divisor|Equal0~7                                                                                                                   ; 1       ;
; irig_b:irig|freq_div:divisor|Equal0~6                                                                                                                   ; 1       ;
; irig_b:irig|freq_div:divisor|Equal0~5                                                                                                                   ; 1       ;
; irig_b:irig|freq_div:divisor|Equal0~3                                                                                                                   ; 1       ;
; irig_b:irig|freq_div:divisor|Equal0~2                                                                                                                   ; 1       ;
; irig_b:irig|freq_div:divisor|Equal0~1                                                                                                                   ; 1       ;
; irig_b:irig|freq_div:divisor|Equal0~0                                                                                                                   ; 1       ;
; wb_irigb:wb_if|eic_idr_write_int~0                                                                                                                      ; 1       ;
; wb_irigb:wb_if|eic_ier_write_int~0                                                                                                                      ; 1       ;
; wb_irigb:wb_if|eic_isr_write_int~2                                                                                                                      ; 1       ;
; wb_irigb:wb_if|wbgen2_eic:eic_irq_controller_inst|irq_i_d2~0                                                                                            ; 1       ;
; wb_irigb:wb_if|wbgen2_eic:eic_irq_controller_inst|irq_i_d1~0                                                                                            ; 1       ;
; wb_irigb:wb_if|wbgen2_eic:eic_irq_controller_inst|irq_i_d0[0]                                                                                           ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan48~3                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan48~2                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan48~1                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan48~0                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|Add43~23                                                                                                                     ; 1       ;
; irig_b:irig|irigb_mod:irig|Add43~22                                                                                                                     ; 1       ;
; irig_b:irig|irigb_mod:irig|Add43~21                                                                                                                     ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan47~0                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|Add42~20                                                                                                                     ; 1       ;
; irig_b:irig|irigb_mod:irig|Add42~19                                                                                                                     ; 1       ;
; irig_b:irig|irigb_mod:irig|Add42~18                                                                                                                     ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan45~3                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|Add42~11                                                                                                                     ; 1       ;
; irig_b:irig|irigb_mod:irig|Add42~10                                                                                                                     ; 1       ;
; irig_b:irig|irigb_mod:irig|Add42~8                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|aux~59                                                                                                                       ; 1       ;
; irig_b:irig|irigb_mod:irig|aux~58                                                                                                                       ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[120]~180            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[120]~179            ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan30~3                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan30~2                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan30~1                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan30~0                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|Add27~20                                                                                                                     ; 1       ;
; irig_b:irig|irigb_mod:irig|aux~53                                                                                                                       ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan29~1                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan29~0                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan17~3                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan17~2                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan17~1                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|Add16~23                                                                                                                     ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan17~0                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan16~0                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan15~8                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan14~0                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|Add13~0                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan18~0                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan42~2                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan43~1                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[108]~163            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[108]~162            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[109]~157            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[96]~156             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[96]~155             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[109]~154            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[110]~153            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[111]~152            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[112]~151            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[113]~150            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[114]~149            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[115]~148            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[116]~147            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[117]~146            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[97]~145             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[84]~144             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[84]~143             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[97]~142             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[98]~141             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[99]~140             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[100]~139            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[101]~138            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[102]~137            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[103]~136            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[104]~135            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[85]~134             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[85]~133             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[86]~132             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[86]~131             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[87]~130             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[88]~129             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[89]~128             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[90]~127             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[91]~126             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[73]~125             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[73]~124             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[74]~123             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[74]~122             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[75]~121             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[75]~120             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[76]~119             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[76]~118             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[77]~117             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[77]~116             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[78]~115             ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_divide:Mod0|lpm_divide_7bm:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_l8f:divider|StageOut[78]~114             ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan24~3                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan24~2                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan24~1                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|Add22~23                                                                                                                     ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan24~0                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|Add22~22                                                                                                                     ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan23~2                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan40~3                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan39~2                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan40~2                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan40~1                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan40~0                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|Add36~24                                                                                                                     ; 1       ;
; irig_b:irig|irigb_mod:irig|Add35~20                                                                                                                     ; 1       ;
; irig_b:irig|irigb_mod:irig|Add35~19                                                                                                                     ; 1       ;
; irig_b:irig|irigb_mod:irig|Add35~18                                                                                                                     ; 1       ;
; irig_b:irig|irigb_mod:irig|Add35~17                                                                                                                     ; 1       ;
; irig_b:irig|irigb_mod:irig|Add35~16                                                                                                                     ; 1       ;
; irig_b:irig|irigb_mod:irig|Add35~15                                                                                                                     ; 1       ;
; irig_b:irig|irigb_mod:irig|aux~32                                                                                                                       ; 1       ;
; irig_b:irig|irigb_mod:irig|aux~31                                                                                                                       ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan37~3                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan37~2                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|aux~30                                                                                                                       ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan36~1                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan36~0                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|aux~26                                                                                                                       ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan35~1                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan35~0                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|aux~21                                                                                                                       ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan34~3                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan34~2                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan33~0                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|aux~15                                                                                                                       ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan25~0                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan11~0                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan22~1                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan22~0                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|LessThan21~2                                                                                                                 ; 1       ;
; irig_b:irig|irigb_mod:irig|aux~5                                                                                                                        ; 1       ;
; irig_b:irig|irigb_mod:irig|Add19~0                                                                                                                      ; 1       ;
; irig_b:irig|irigb_mod:irig|aux~0                                                                                                                        ; 1       ;
; irig_b:irig|irigb_mod:irig|tmp~2                                                                                                                        ; 1       ;
; irig_b:irig|irigb_mod:irig|tmp~1                                                                                                                        ; 1       ;
; irig_b:irig|irigb_mod:irig|tmp[2]~0                                                                                                                     ; 1       ;
; irig_b:irig|irigb_mod:irig|ctrlcon~2                                                                                                                    ; 1       ;
; irig_b:irig|irigb_mod:irig|ctrlcon~1                                                                                                                    ; 1       ;
; irig_b:irig|irigb_mod:irig|Add8~6                                                                                                                       ; 1       ;
; irig_b:irig|irigb_mod:irig|Add8~5                                                                                                                       ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_mult:Mult0|multcore:mult_core|romout[0][10]                                                                              ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_mult:Mult0|multcore:mult_core|romout[0][11]~4                                                                            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_mult:Mult0|multcore:mult_core|romout[0][12]~3                                                                            ; 1       ;
; irig_b:irig|irigb_mod:irig|Add8~4                                                                                                                       ; 1       ;
; irig_b:irig|irigb_mod:irig|Add8~3                                                                                                                       ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_mult:Mult0|multcore:mult_core|romout[0][13]~2                                                                            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_mult:Mult0|multcore:mult_core|romout[0][14]~1                                                                            ; 1       ;
; irig_b:irig|irigb_mod:irig|lpm_mult:Mult0|multcore:mult_core|romout[0][15]~0                                                                            ; 1       ;
; irig_b:irig|irigb_mod:irig|cnt~2                                                                                                                        ; 1       ;
; irig_b:irig|irigb_mod:irig|cnt~1                                                                                                                        ; 1       ;
; irig_b:irig|irigb_mod:irig|cnt~0                                                                                                                        ; 1       ;
; irig_b:irig|irigb_mod:irig|Equal17~1                                                                                                                    ; 1       ;
; wb_irigb:wb_if|ack_in_progress~0                                                                                                                        ; 1       ;
; wb_irigb:wb_if|irigb_sec_sec_int[0]~0                                                                                                                   ; 1       ;
; wb_irigb:wb_if|irigb_hou_hou_int[0]~3                                                                                                                   ; 1       ;
; wb_irigb:wb_if|irigb_yea_year_int[0]~2                                                                                                                  ; 1       ;
; wb_irigb:wb_if|wbgen2_eic:eic_irq_controller_inst|irq_mask[0]~0                                                                                         ; 1       ;
; wb_irigb:wb_if|wbgen2_eic:eic_irq_controller_inst|irq_pending~0                                                                                         ; 1       ;
; wb_irigb:wb_if|wbgen2_eic:eic_irq_controller_inst|process_0~0                                                                                           ; 1       ;
; wb_irigb:wb_if|wbgen2_eic:eic_irq_controller_inst|irq_i_d2[0]                                                                                           ; 1       ;
; irig_b:irig|irigb_mod:irig|output~46                                                                                                                    ; 1       ;
; irig_b:irig|irigb_mod:irig|output~45                                                                                                                    ; 1       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,828 / 47,787 ( 4 % ) ;
; C16 interconnects           ; 60 / 1,804 ( 3 % )     ;
; C4 interconnects            ; 858 / 31,272 ( 3 % )   ;
; Direct links                ; 441 / 47,787 ( < 1 % ) ;
; Global clocks               ; 4 / 20 ( 20 % )        ;
; Local interconnects         ; 761 / 15,408 ( 5 % )   ;
; R24 interconnects           ; 39 / 1,775 ( 2 % )     ;
; R4 interconnects            ; 994 / 41,310 ( 2 % )   ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.55) ; Number of LABs  (Total = 101) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 5                             ;
; 2                                           ; 0                             ;
; 3                                           ; 2                             ;
; 4                                           ; 0                             ;
; 5                                           ; 1                             ;
; 6                                           ; 5                             ;
; 7                                           ; 2                             ;
; 8                                           ; 2                             ;
; 9                                           ; 1                             ;
; 10                                          ; 1                             ;
; 11                                          ; 0                             ;
; 12                                          ; 0                             ;
; 13                                          ; 7                             ;
; 14                                          ; 5                             ;
; 15                                          ; 7                             ;
; 16                                          ; 63                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.47) ; Number of LABs  (Total = 101) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 37                            ;
; 1 Clock                            ; 58                            ;
; 1 Clock enable                     ; 29                            ;
; 2 Clock enables                    ; 21                            ;
; 2 Clocks                           ; 3                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.29) ; Number of LABs  (Total = 101) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 3                             ;
; 3                                            ; 0                             ;
; 4                                            ; 0                             ;
; 5                                            ; 2                             ;
; 6                                            ; 2                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 1                             ;
; 12                                           ; 0                             ;
; 13                                           ; 4                             ;
; 14                                           ; 3                             ;
; 15                                           ; 2                             ;
; 16                                           ; 31                            ;
; 17                                           ; 13                            ;
; 18                                           ; 7                             ;
; 19                                           ; 4                             ;
; 20                                           ; 0                             ;
; 21                                           ; 3                             ;
; 22                                           ; 5                             ;
; 23                                           ; 3                             ;
; 24                                           ; 2                             ;
; 25                                           ; 2                             ;
; 26                                           ; 1                             ;
; 27                                           ; 1                             ;
; 28                                           ; 2                             ;
; 29                                           ; 0                             ;
; 30                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.94) ; Number of LABs  (Total = 101) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 7                             ;
; 2                                               ; 4                             ;
; 3                                               ; 3                             ;
; 4                                               ; 8                             ;
; 5                                               ; 5                             ;
; 6                                               ; 3                             ;
; 7                                               ; 7                             ;
; 8                                               ; 15                            ;
; 9                                               ; 3                             ;
; 10                                              ; 6                             ;
; 11                                              ; 6                             ;
; 12                                              ; 8                             ;
; 13                                              ; 6                             ;
; 14                                              ; 7                             ;
; 15                                              ; 4                             ;
; 16                                              ; 6                             ;
; 17                                              ; 2                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.56) ; Number of LABs  (Total = 101) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 1                             ;
; 3                                            ; 2                             ;
; 4                                            ; 1                             ;
; 5                                            ; 1                             ;
; 6                                            ; 3                             ;
; 7                                            ; 2                             ;
; 8                                            ; 1                             ;
; 9                                            ; 5                             ;
; 10                                           ; 5                             ;
; 11                                           ; 5                             ;
; 12                                           ; 5                             ;
; 13                                           ; 4                             ;
; 14                                           ; 5                             ;
; 15                                           ; 3                             ;
; 16                                           ; 5                             ;
; 17                                           ; 6                             ;
; 18                                           ; 5                             ;
; 19                                           ; 5                             ;
; 20                                           ; 8                             ;
; 21                                           ; 4                             ;
; 22                                           ; 5                             ;
; 23                                           ; 3                             ;
; 24                                           ; 3                             ;
; 25                                           ; 3                             ;
; 26                                           ; 2                             ;
; 27                                           ; 0                             ;
; 28                                           ; 0                             ;
; 29                                           ; 3                             ;
; 30                                           ; 1                             ;
; 31                                           ; 0                             ;
; 32                                           ; 1                             ;
; 33                                           ; 2                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 82        ; 0            ; 0            ; 82        ; 82        ; 0            ; 36           ; 0            ; 0            ; 46           ; 0            ; 36           ; 46           ; 0            ; 0            ; 0            ; 36           ; 0            ; 0            ; 0            ; 0            ; 0            ; 82        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 82           ; 82           ; 82           ; 82           ; 82           ; 0         ; 82           ; 82           ; 0         ; 0         ; 82           ; 46           ; 82           ; 82           ; 36           ; 82           ; 46           ; 36           ; 82           ; 82           ; 82           ; 46           ; 82           ; 82           ; 82           ; 82           ; 82           ; 0         ; 82           ; 82           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; wb_dat_o[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[16]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[17]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[18]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[19]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[20]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[21]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[22]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[23]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[24]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[25]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[26]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[27]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[28]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[29]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[30]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_o[31]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_sel_i[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_sel_i[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_sel_i[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_sel_i[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_ack_o           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_stall_o         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_int_o           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; output             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_cyc_i           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_stb_i           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_adr_i[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_adr_i[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_adr_i[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_adr_i[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_sys_i          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n_i            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_we_i            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[16]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[17]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[18]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[19]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[20]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[21]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[22]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[23]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[24]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[25]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[26]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[27]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[28]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[29]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[30]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wb_dat_i[31]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pps_in             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                 ;
+-------------------------------------+-------------------------------------+-------------------+
; Source Clock(s)                     ; Destination Clock(s)                ; Delay Added in ns ;
+-------------------------------------+-------------------------------------+-------------------+
; clk_sys_i                           ; pps_in                              ; 48.0              ;
; clk_sys_i,I/O                       ; clk_sys_i                           ; 13.4              ;
; irig_b:irig|freq_div:divisor|clk_ou ; irig_b:irig|irigb_mod:irig|cnt[2]   ; 12.8              ;
; irig_b:irig|freq_div:divisor|clk_ou ; irig_b:irig|freq_div:divisor|clk_ou ; 10.5              ;
; clk_sys_i,pps_in                    ; pps_in                              ; 4.5               ;
; I/O                                 ; clk_sys_i                           ; 3.7               ;
+-------------------------------------+-------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                     ;
+---------------------------------------+---------------------------------------+-------------------+
; Source Register                       ; Destination Register                  ; Delay Added in ns ;
+---------------------------------------+---------------------------------------+-------------------+
; irig_b:irig|irigb_mod:irig|cnt[3]     ; irig_b:irig|irigb_mod:irig|output     ; 3.531             ;
; irig_b:irig|irigb_mod:irig|cnt[4]     ; irig_b:irig|irigb_mod:irig|output     ; 3.531             ;
; irig_b:irig|irigb_mod:irig|cnt[5]     ; irig_b:irig|irigb_mod:irig|output     ; 3.528             ;
; irig_b:irig|irigb_mod:irig|cnt[6]     ; irig_b:irig|irigb_mod:irig|output     ; 3.528             ;
; irig_b:irig|up                        ; irig_b:irig|irigb_mod:irig|year_s[3]  ; 2.532             ;
; wb_irigb:wb_if|irigb_yea_year_int[2]  ; irig_b:irig|irigb_mod:irig|year_s[2]  ; 2.506             ;
; wb_irigb:wb_if|irigb_yea_year_int[1]  ; irig_b:irig|irigb_mod:irig|year_s[1]  ; 2.504             ;
; irig_b:irig|rs                        ; irig_b:irig|irigb_mod:irig|year_s[3]  ; 2.388             ;
; wb_irigb:wb_if|irigb_yea_year_int[8]  ; irig_b:irig|irigb_mod:irig|year_s[8]  ; 2.173             ;
; wb_irigb:wb_if|irigb_yea_year_int[5]  ; irig_b:irig|irigb_mod:irig|year_s[5]  ; 2.039             ;
; wb_irigb:wb_if|irigb_yea_year_int[3]  ; irig_b:irig|irigb_mod:irig|year_s[3]  ; 1.996             ;
; wb_irigb:wb_if|irigb_yea_year_int[10] ; irig_b:irig|irigb_mod:irig|year_s[10] ; 1.652             ;
; wb_irigb:wb_if|irigb_yea_year_int[7]  ; irig_b:irig|irigb_mod:irig|year_s[7]  ; 1.628             ;
; wb_irigb:wb_if|irigb_yea_year_int[6]  ; irig_b:irig|irigb_mod:irig|year_s[6]  ; 1.308             ;
; wb_irigb:wb_if|irigb_yea_year_int[0]  ; irig_b:irig|irigb_mod:irig|year_s[0]  ; 1.248             ;
; wb_irigb:wb_if|irigb_yea_year_int[4]  ; irig_b:irig|irigb_mod:irig|year_s[4]  ; 1.234             ;
; pps_in                                ; irig_b:irig|freq_div:divisor|cnt[17]  ; 1.066             ;
; wb_irigb:wb_if|irigb_yea_year_int[11] ; irig_b:irig|irigb_mod:irig|year_s[11] ; 1.060             ;
; wb_irigb:wb_if|irigb_yea_year_int[9]  ; irig_b:irig|irigb_mod:irig|year_s[9]  ; 1.027             ;
; irig_b:irig|irigb_mod:irig|cnt[2]     ; irig_b:irig|irigb_mod:irig|cnt[2]     ; 0.940             ;
; irig_b:irig|irigb_mod:irig|cnt[1]     ; irig_b:irig|irigb_mod:irig|year_c[6]  ; 0.791             ;
; irig_b:irig|irigb_mod:irig|cnt[0]     ; irig_b:irig|irigb_mod:irig|year_c[6]  ; 0.791             ;
; irig_b:irig|irigb_mod:irig|tmp[2]     ; irig_b:irig|irigb_mod:irig|year_c[6]  ; 0.791             ;
; irig_b:irig|irigb_mod:irig|tmp[1]     ; irig_b:irig|irigb_mod:irig|year_c[6]  ; 0.791             ;
; irig_b:irig|irigb_mod:irig|tmp[0]     ; irig_b:irig|irigb_mod:irig|year_c[6]  ; 0.791             ;
; irig_b:irig|irigb_mod:irig|tmp[3]     ; irig_b:irig|irigb_mod:irig|year_c[6]  ; 0.791             ;
; irig_b:irig|irigb_mod:irig|year_s[3]  ; irig_b:irig|irigb_mod:irig|year_s[3]  ; 0.653             ;
; irig_b:irig|irigb_mod:irig|year_s[2]  ; irig_b:irig|irigb_mod:irig|year_s[3]  ; 0.653             ;
; irig_b:irig|irigb_mod:irig|year_s[1]  ; irig_b:irig|irigb_mod:irig|year_s[3]  ; 0.653             ;
; irig_b:irig|irigb_mod:irig|year_s[0]  ; irig_b:irig|irigb_mod:irig|year_s[3]  ; 0.653             ;
; irig_b:irig|freq_div:divisor|cnt[15]  ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[13]  ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[14]  ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[28]  ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[29]  ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[30]  ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[31]  ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[24]  ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[25]  ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[26]  ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[27]  ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[21]  ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[20]  ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[23]  ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[22]  ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[19]  ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[16]  ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[18]  ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[17]  ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[12]  ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[11]  ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[10]  ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[9]   ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[8]   ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[7]   ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[4]   ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[6]   ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[5]   ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[3]   ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[2]   ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[1]   ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|pre_pps  ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|freq_div:divisor|cnt[0]   ; irig_b:irig|freq_div:divisor|cnt[15]  ; 0.624             ;
; irig_b:irig|irigb_mod:irig|year_s[4]  ; irig_b:irig|irigb_mod:irig|year_s[5]  ; 0.565             ;
; irig_b:irig|irigb_mod:irig|year_s[5]  ; irig_b:irig|irigb_mod:irig|year_s[5]  ; 0.565             ;
; irig_b:irig|irigb_mod:irig|year_s[8]  ; irig_b:irig|irigb_mod:irig|year_s[8]  ; 0.532             ;
; irig_b:irig|irigb_mod:irig|year_s[6]  ; irig_b:irig|irigb_mod:irig|year_s[8]  ; 0.532             ;
; irig_b:irig|irigb_mod:irig|year_s[7]  ; irig_b:irig|irigb_mod:irig|year_s[8]  ; 0.532             ;
; wb_irigb:wb_if|irigb_hou_hou_int[2]   ; irig_b:irig|irigb_mod:irig|hour_s[2]  ; 0.387             ;
; wb_irigb:wb_if|irigb_hou_hou_int[4]   ; irig_b:irig|irigb_mod:irig|hour_s[4]  ; 0.218             ;
; wb_irigb:wb_if|irigb_hou_hou_int[0]   ; irig_b:irig|irigb_mod:irig|hour_s[0]  ; 0.206             ;
; wb_irigb:wb_if|irigb_hou_hou_int[1]   ; irig_b:irig|irigb_mod:irig|hour_s[1]  ; 0.191             ;
; wb_irigb:wb_if|irigb_hou_hou_int[3]   ; irig_b:irig|irigb_mod:irig|hour_s[3]  ; 0.180             ;
; irig_b:irig|irigb_mod:irig|year_s[9]  ; irig_b:irig|irigb_mod:irig|year_s[9]  ; 0.138             ;
; irig_b:irig|irigb_mod:irig|sec_s[5]   ; irig_b:irig|irigb_mod:irig|irq_ax     ; 0.093             ;
; irig_b:irig|irigb_mod:irig|sec_s[4]   ; irig_b:irig|irigb_mod:irig|irq_ax     ; 0.093             ;
; irig_b:irig|irigb_mod:irig|sec_s[3]   ; irig_b:irig|irigb_mod:irig|irq_ax     ; 0.093             ;
; irig_b:irig|irigb_mod:irig|sec_s[1]   ; irig_b:irig|irigb_mod:irig|irq_ax     ; 0.093             ;
; irig_b:irig|irigb_mod:irig|sec_s[2]   ; irig_b:irig|irigb_mod:irig|irq_ax     ; 0.093             ;
; irig_b:irig|irigb_mod:irig|sec_s[0]   ; irig_b:irig|irigb_mod:irig|irq_ax     ; 0.093             ;
; irig_b:irig|irigb_mod:irig|hour_s[1]  ; irig_b:irig|irigb_mod:irig|hour_s[1]  ; 0.074             ;
; irig_b:irig|irigb_mod:irig|hour_s[0]  ; irig_b:irig|irigb_mod:irig|hour_s[1]  ; 0.074             ;
; irig_b:irig|irigb_mod:irig|hour_s[2]  ; irig_b:irig|irigb_mod:irig|hour_s[2]  ; 0.069             ;
; up                                    ; irig_b:irig|up                        ; 0.063             ;
; irig_b:irig|irigb_mod:irig|min_s[0]   ; irig_b:irig|irigb_mod:irig|min_s[4]   ; 0.045             ;
; wb_irigb:wb_if|irigb_min_min_int[4]   ; irig_b:irig|irigb_mod:irig|min_s[4]   ; 0.045             ;
; irig_b:irig|irigb_mod:irig|min_s[5]   ; irig_b:irig|irigb_mod:irig|min_s[4]   ; 0.045             ;
; irig_b:irig|irigb_mod:irig|min_s[4]   ; irig_b:irig|irigb_mod:irig|min_s[4]   ; 0.045             ;
; irig_b:irig|irigb_mod:irig|min_s[3]   ; irig_b:irig|irigb_mod:irig|min_s[4]   ; 0.045             ;
; irig_b:irig|irigb_mod:irig|min_s[2]   ; irig_b:irig|irigb_mod:irig|min_s[4]   ; 0.045             ;
; irig_b:irig|irigb_mod:irig|min_s[1]   ; irig_b:irig|irigb_mod:irig|min_s[4]   ; 0.045             ;
; irig_b:irig|irigb_mod:irig|pre_pps    ; irig_b:irig|irigb_mod:irig|cnt[0]     ; 0.040             ;
+---------------------------------------+---------------------------------------+-------------------+
Note: This table only shows the top 92 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16U484C6 for design "WB_IRIG_B"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40U484C6 is compatible
    Info (176445): Device EP3C55U484C6 is compatible
    Info (176445): Device EP3C80U484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 82 pins of 82 total pins
    Info (169086): Pin wb_dat_o[0] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[1] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[2] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[3] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[4] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[5] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[6] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[7] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[8] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[9] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[10] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[11] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[12] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[13] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[14] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[15] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[16] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[17] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[18] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[19] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[20] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[21] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[22] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[23] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[24] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[25] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[26] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[27] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[28] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[29] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[30] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_o[31] not assigned to an exact location on the device
    Info (169086): Pin wb_sel_i[0] not assigned to an exact location on the device
    Info (169086): Pin wb_sel_i[1] not assigned to an exact location on the device
    Info (169086): Pin wb_sel_i[2] not assigned to an exact location on the device
    Info (169086): Pin wb_sel_i[3] not assigned to an exact location on the device
    Info (169086): Pin wb_ack_o not assigned to an exact location on the device
    Info (169086): Pin wb_stall_o not assigned to an exact location on the device
    Info (169086): Pin wb_int_o not assigned to an exact location on the device
    Info (169086): Pin output not assigned to an exact location on the device
    Info (169086): Pin wb_cyc_i not assigned to an exact location on the device
    Info (169086): Pin wb_stb_i not assigned to an exact location on the device
    Info (169086): Pin wb_adr_i[1] not assigned to an exact location on the device
    Info (169086): Pin wb_adr_i[0] not assigned to an exact location on the device
    Info (169086): Pin wb_adr_i[3] not assigned to an exact location on the device
    Info (169086): Pin wb_adr_i[2] not assigned to an exact location on the device
    Info (169086): Pin clk_sys_i not assigned to an exact location on the device
    Info (169086): Pin rst_n_i not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[0] not assigned to an exact location on the device
    Info (169086): Pin wb_we_i not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[1] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[2] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[3] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[4] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[5] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[6] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[7] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[8] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[9] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[10] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[11] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[12] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[13] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[14] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[15] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[16] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[17] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[18] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[19] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[20] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[21] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[22] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[23] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[24] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[25] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[26] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[27] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[28] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[29] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[30] not assigned to an exact location on the device
    Info (169086): Pin wb_dat_i[31] not assigned to an exact location on the device
    Info (169086): Pin pps_in not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 41 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'WB_IRIG_B.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk_sys_i~input (placed in PIN G2 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node irig_b:irig|up
        Info (176357): Destination node irig_b:irig|rs
Info (176353): Automatically promoted node irig_b:irig|freq_div:divisor|clk_ou 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node irig_b:irig|irigb_mod:irig|cnt[3]
        Info (176357): Destination node irig_b:irig|irigb_mod:irig|cnt[4]
        Info (176357): Destination node irig_b:irig|irigb_mod:irig|cnt[5]
        Info (176357): Destination node irig_b:irig|irigb_mod:irig|cnt[6]
        Info (176357): Destination node irig_b:irig|irigb_mod:irig|pre_pps
Info (176353): Automatically promoted node irig_b:irig|irigb_mod:irig|year_s[7]~23 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rst_n_i~input (placed in PIN G1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node wb_irigb:wb_if|wbgen2_eic:eic_irq_controller_inst|irq_i_d2[0]
        Info (176357): Destination node res
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 80 (unused VREF, 2.5V VCCIO, 44 input, 36 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 6 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 11% of the available device resources in the region that extends from location X10_Y10 to location X20_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.78 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file /media/emilio/Datos/Dropbox/Seven/IRIG-B/wishbone/output_files/WB_IRIG_B.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 525 megabytes
    Info: Processing ended: Tue Mar 11 12:39:50 2014
    Info: Elapsed time: 00:00:32
    Info: Total CPU time (on all processors): 00:00:21


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /media/emilio/Datos/Dropbox/Seven/IRIG-B/wishbone/output_files/WB_IRIG_B.fit.smsg.


