#### INTR 可遮罩式中斷
CPU透過軟體將
IF=0，拒絕外部中斷請求
IF=1，接受外部中斷請求

#### NMI 不可遮罩式中斷(優先權更高)
若外部I/O透過此接角向CPU提出中斷請求，CPU不可拒絕，必須立刻接受其中斷請求，並執行至ISR

#### NMI與INTR的差異
1. NMI 不可用指令(IF)拒絕，INTR 可以
2. NMI 為 Edge Trig(邊緣觸發，I/O狀態改變才觸發)，INTR 為 Level Trig(條件觸發，滿足條件即觸發)
3. NMI 的功用是作為同位元檢查的錯誤處理，INTR是周邊設備的中斷式I/O

---
>[!note] 關於中斷

![image.png](https://raw.githubusercontent.com/Ash0645/image_remote/main/202305121100767.png?token=AZUUVIYZ3LXOSF6P355YOWLELWV7K)

---
#### Reset
當Reset輸入端加入一正緣訊號且保持高準位
16個clock周期時，系統即會產生Reset動作
1. PSW 清除為0，抑制外部中斷要求
2. IP，CS，SS，ES (暫存器們) 等Reg清除為0
3. CS節區Reg，設定為FFFFH，在Reset後CPU將由FFFF0H的位址開始執行

---
#### CPU 對中斷需求之認知條件
1. 目前指令周期結束
2. IF=1
3. 有中斷需求信號發生
> ISR之起始位址的決定方式有兩種
> 1. 向量性中斷：當I/O裝置發生中斷的要求時，必須提供ISR位址給CPU，供CPU決定ISR位址
> 2. 非中斷向量：ISR位址完全由CPU自行決定(莫得查表Q)

---
#### Cache


