`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2021/11/15 16:14:05
// Design Name: 
// Module Name: test_CLA
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module test_CLA ;

    reg [15:0] in1=16'h0FFF , in2=16'h0FFF;
    reg c0 = 1'b0;
    
    
    wire [15:0]out;
    wire c,test;
    
    secondary_level_CLA mys(in1,in2,c0,out,c);

endmodule
