Classic Timing Analyzer report for lab4-adder_8bit
Mon May 06 14:30:34 2019
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                   ;
+------------------------------+-------+---------------+-------------+------+--------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From ; To     ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------+--------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 13.641 ns   ; Cin  ; Sum[1] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;      ;        ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------+--------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------+
; tpd                                                         ;
+-------+-------------------+-----------------+------+--------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To     ;
+-------+-------------------+-----------------+------+--------+
; N/A   ; None              ; 13.641 ns       ; Cin  ; Sum[1] ;
; N/A   ; None              ; 13.589 ns       ; Cin  ; Sum[4] ;
; N/A   ; None              ; 13.504 ns       ; B[0] ; Sum[1] ;
; N/A   ; None              ; 13.485 ns       ; B[2] ; Sum[4] ;
; N/A   ; None              ; 13.452 ns       ; B[0] ; Sum[4] ;
; N/A   ; None              ; 13.337 ns       ; B[1] ; Sum[4] ;
; N/A   ; None              ; 13.309 ns       ; Cin  ; Sum[6] ;
; N/A   ; None              ; 13.213 ns       ; Cin  ; Sum[7] ;
; N/A   ; None              ; 13.205 ns       ; B[2] ; Sum[6] ;
; N/A   ; None              ; 13.197 ns       ; Cin  ; Cout   ;
; N/A   ; None              ; 13.172 ns       ; B[0] ; Sum[6] ;
; N/A   ; None              ; 13.109 ns       ; B[2] ; Sum[7] ;
; N/A   ; None              ; 13.093 ns       ; B[2] ; Cout   ;
; N/A   ; None              ; 13.076 ns       ; B[0] ; Sum[7] ;
; N/A   ; None              ; 13.074 ns       ; B[1] ; Sum[1] ;
; N/A   ; None              ; 13.060 ns       ; B[0] ; Cout   ;
; N/A   ; None              ; 13.057 ns       ; B[1] ; Sum[6] ;
; N/A   ; None              ; 12.962 ns       ; Cin  ; Sum[2] ;
; N/A   ; None              ; 12.961 ns       ; B[1] ; Sum[7] ;
; N/A   ; None              ; 12.945 ns       ; B[1] ; Cout   ;
; N/A   ; None              ; 12.825 ns       ; B[0] ; Sum[2] ;
; N/A   ; None              ; 12.710 ns       ; B[1] ; Sum[2] ;
; N/A   ; None              ; 12.593 ns       ; Cin  ; Sum[5] ;
; N/A   ; None              ; 12.541 ns       ; B[2] ; Sum[2] ;
; N/A   ; None              ; 12.489 ns       ; B[2] ; Sum[5] ;
; N/A   ; None              ; 12.468 ns       ; Cin  ; Sum[3] ;
; N/A   ; None              ; 12.456 ns       ; B[0] ; Sum[5] ;
; N/A   ; None              ; 12.364 ns       ; B[2] ; Sum[3] ;
; N/A   ; None              ; 12.341 ns       ; B[1] ; Sum[5] ;
; N/A   ; None              ; 12.331 ns       ; B[0] ; Sum[3] ;
; N/A   ; None              ; 12.287 ns       ; Cin  ; Sum[0] ;
; N/A   ; None              ; 12.216 ns       ; B[1] ; Sum[3] ;
; N/A   ; None              ; 11.835 ns       ; B[0] ; Sum[0] ;
; N/A   ; None              ; 9.743 ns        ; B[3] ; Sum[4] ;
; N/A   ; None              ; 9.739 ns        ; A[0] ; Sum[1] ;
; N/A   ; None              ; 9.687 ns        ; A[0] ; Sum[4] ;
; N/A   ; None              ; 9.463 ns        ; B[3] ; Sum[6] ;
; N/A   ; None              ; 9.407 ns        ; A[0] ; Sum[6] ;
; N/A   ; None              ; 9.367 ns        ; B[3] ; Sum[7] ;
; N/A   ; None              ; 9.351 ns        ; B[3] ; Cout   ;
; N/A   ; None              ; 9.327 ns        ; A[6] ; Sum[7] ;
; N/A   ; None              ; 9.321 ns        ; B[5] ; Sum[6] ;
; N/A   ; None              ; 9.311 ns        ; A[0] ; Sum[7] ;
; N/A   ; None              ; 9.311 ns        ; A[6] ; Cout   ;
; N/A   ; None              ; 9.295 ns        ; A[0] ; Cout   ;
; N/A   ; None              ; 9.279 ns        ; A[7] ; Cout   ;
; N/A   ; None              ; 9.250 ns        ; B[4] ; Sum[6] ;
; N/A   ; None              ; 9.225 ns        ; B[5] ; Sum[7] ;
; N/A   ; None              ; 9.215 ns        ; B[4] ; Sum[4] ;
; N/A   ; None              ; 9.209 ns        ; B[5] ; Cout   ;
; N/A   ; None              ; 9.154 ns        ; B[4] ; Sum[7] ;
; N/A   ; None              ; 9.138 ns        ; B[4] ; Cout   ;
; N/A   ; None              ; 9.107 ns        ; A[6] ; Sum[6] ;
; N/A   ; None              ; 9.099 ns        ; A[5] ; Sum[6] ;
; N/A   ; None              ; 9.074 ns        ; B[6] ; Sum[7] ;
; N/A   ; None              ; 9.060 ns        ; A[0] ; Sum[2] ;
; N/A   ; None              ; 9.058 ns        ; B[6] ; Cout   ;
; N/A   ; None              ; 9.004 ns        ; A[2] ; Sum[4] ;
; N/A   ; None              ; 9.003 ns        ; A[5] ; Sum[7] ;
; N/A   ; None              ; 8.987 ns        ; A[5] ; Cout   ;
; N/A   ; None              ; 8.983 ns        ; A[7] ; Sum[7] ;
; N/A   ; None              ; 8.978 ns        ; A[3] ; Sum[4] ;
; N/A   ; None              ; 8.855 ns        ; B[6] ; Sum[6] ;
; N/A   ; None              ; 8.841 ns        ; A[1] ; Sum[4] ;
; N/A   ; None              ; 8.827 ns        ; B[7] ; Cout   ;
; N/A   ; None              ; 8.747 ns        ; B[3] ; Sum[5] ;
; N/A   ; None              ; 8.724 ns        ; A[2] ; Sum[6] ;
; N/A   ; None              ; 8.698 ns        ; A[3] ; Sum[6] ;
; N/A   ; None              ; 8.691 ns        ; A[0] ; Sum[5] ;
; N/A   ; None              ; 8.628 ns        ; A[2] ; Sum[7] ;
; N/A   ; None              ; 8.612 ns        ; A[2] ; Cout   ;
; N/A   ; None              ; 8.602 ns        ; A[3] ; Sum[7] ;
; N/A   ; None              ; 8.586 ns        ; A[3] ; Cout   ;
; N/A   ; None              ; 8.581 ns        ; A[1] ; Sum[1] ;
; N/A   ; None              ; 8.566 ns        ; A[0] ; Sum[3] ;
; N/A   ; None              ; 8.561 ns        ; A[1] ; Sum[6] ;
; N/A   ; None              ; 8.534 ns        ; B[4] ; Sum[5] ;
; N/A   ; None              ; 8.528 ns        ; B[7] ; Sum[7] ;
; N/A   ; None              ; 8.465 ns        ; A[1] ; Sum[7] ;
; N/A   ; None              ; 8.449 ns        ; A[1] ; Cout   ;
; N/A   ; None              ; 8.307 ns        ; B[3] ; Sum[3] ;
; N/A   ; None              ; 8.298 ns        ; A[4] ; Sum[6] ;
; N/A   ; None              ; 8.290 ns        ; B[5] ; Sum[5] ;
; N/A   ; None              ; 8.262 ns        ; A[4] ; Sum[4] ;
; N/A   ; None              ; 8.214 ns        ; A[1] ; Sum[2] ;
; N/A   ; None              ; 8.202 ns        ; A[4] ; Sum[7] ;
; N/A   ; None              ; 8.186 ns        ; A[4] ; Cout   ;
; N/A   ; None              ; 8.071 ns        ; A[5] ; Sum[5] ;
; N/A   ; None              ; 8.069 ns        ; A[0] ; Sum[0] ;
; N/A   ; None              ; 8.057 ns        ; A[2] ; Sum[2] ;
; N/A   ; None              ; 8.008 ns        ; A[2] ; Sum[5] ;
; N/A   ; None              ; 7.982 ns        ; A[3] ; Sum[5] ;
; N/A   ; None              ; 7.883 ns        ; A[2] ; Sum[3] ;
; N/A   ; None              ; 7.845 ns        ; A[1] ; Sum[5] ;
; N/A   ; None              ; 7.720 ns        ; A[1] ; Sum[3] ;
; N/A   ; None              ; 7.582 ns        ; A[4] ; Sum[5] ;
; N/A   ; None              ; 7.545 ns        ; A[3] ; Sum[3] ;
+-------+-------------------+-----------------+------+--------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon May 06 14:30:34 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off lab4-adder_8bit -c lab4-adder_8bit --timing_analysis_only
Info: Longest tpd from source pin "Cin" to destination pin "Sum[1]" is 13.641 ns
    Info: 1: + IC(0.000 ns) + CELL(0.852 ns) = 0.852 ns; Loc. = PIN_V1; Fanout = 1; PIN Node = 'Cin'
    Info: 2: + IC(5.734 ns) + CELL(0.393 ns) = 6.979 ns; Loc. = LCCOMB_X32_Y8_N8; Fanout = 2; COMB Node = 'Adder_8bit:inst|Add0~1'
    Info: 3: + IC(0.000 ns) + CELL(0.071 ns) = 7.050 ns; Loc. = LCCOMB_X32_Y8_N10; Fanout = 2; COMB Node = 'Adder_8bit:inst|Add0~3'
    Info: 4: + IC(0.000 ns) + CELL(0.410 ns) = 7.460 ns; Loc. = LCCOMB_X32_Y8_N12; Fanout = 1; COMB Node = 'Adder_8bit:inst|Add0~4'
    Info: 5: + IC(3.373 ns) + CELL(2.808 ns) = 13.641 ns; Loc. = PIN_AA20; Fanout = 0; PIN Node = 'Sum[1]'
    Info: Total cell delay = 4.534 ns ( 33.24 % )
    Info: Total interconnect delay = 9.107 ns ( 66.76 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 213 megabytes
    Info: Processing ended: Mon May 06 14:30:34 2019
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


