<!DOCTYPE html>
<html><head>
        <title>OPUS: Self-diagnosis in Network-on-Chips</title>
        <meta http-equiv="Content-Type" content="text/html; charset=UTF-8">
        <meta name="Generator" content="DSpace 5.6">
        <meta name="viewport" content="width=device-width, initial-scale=1.0">
        <link rel="shortcut icon" href="https://elib.uni-stuttgart.de/favicon.ico" type="image/x-icon"> 
	    <link rel="stylesheet" href="jquery-ui-1.css" type="text/css">
 	    <link rel="stylesheet" href="bootstrap.css" type="text/css"> 
	    <link rel="stylesheet" href="bootstrap-theme.css" type="text/css"> 
	    <link rel="stylesheet" href="dspace-theme.css" type="text/css">

        <link rel="search" type="application/opensearchdescription+xml" href="https://elib.uni-stuttgart.de/open-search/description.xml" title="OPUS">


<link rel="schema.DCTERMS" href="http://purl.org/dc/terms/">
<link rel="schema.DC" href="http://purl.org/dc/elements/1.1/">
<meta name="DC.contributor" content="Wunderlich, Hans-Joachim (Dr. rer. nat. habil.)" xml:lang="de">
<meta name="DC.creator" content="Dalirsani, Atefe" xml:lang="de">
<meta name="DCTERMS.dateAccepted" content="2015-09-11" xml:lang="de" scheme="DCTERMS.W3CDTF">
<meta name="DCTERMS.dateAccepted" content="2016-03-31T08:02:27Z" scheme="DCTERMS.W3CDTF">
<meta name="DCTERMS.available" content="2015-09-11" xml:lang="de" scheme="DCTERMS.W3CDTF">
<meta name="DCTERMS.available" content="2016-03-31T08:02:27Z" scheme="DCTERMS.W3CDTF">
<meta name="DCTERMS.issued" content="2015" xml:lang="de" scheme="DCTERMS.W3CDTF">
<meta name="DC.identifier" content="445297492" xml:lang="de">
<meta name="DC.identifier" content="http://nbn-resolving.de/urn:nbn:de:bsz:93-opus-101468" xml:lang="de" scheme="DCTERMS.URI">
<meta name="DC.identifier" content="http://elib.uni-stuttgart.de/handle/11682/3602" scheme="DCTERMS.URI">
<meta name="DC.identifier" content="http://dx.doi.org/10.18419/opus-3585" scheme="DCTERMS.URI">
<meta name="DCTERMS.abstract" content="Network-on-Chips (NoCs) constitute a message-passing infrastructure and can fulfil communication requirements of the today’s System-on-Chips (SoCs), which integrate numerous semiconductor Intellectual Property (IP) blocks into a single die. As the NoC is responsible for data transport among IPs, its reliability is very important regarding the reliability of the entire system. In deep nanoscale technologies, transient and permanent failures of transistors and wires are caused by variety of effects. Such failures may occur in the NoC as well, disrupting its normal operation.

An NoC comprises a large number of switches that form a structure spanning across the chip. Inherent redundancy of the NoC provides multiple paths for communication among IPs. Graceful degradation is the property of tolerating a component’s failure in a system at the cost of limited functionality or performance. In NoCs, when a switch in the path is faulty, alternative paths can be used to connect IPs, keeping the SoC functional. To this purpose, a fault detection mechanism is needed to identify the faulty switch and a fault tolerant routing should bypass it. As each NoC switch consists of a number of ports and multiple routing paths, graceful degradation can be considered even in a rather granular way. The fault may destroy some routing paths inside the switch, leaving the rest non-faulty. Thus, instead of disabling the faulty switch completely, its fault-free parts can be used for message passing. In this way, the chance of disconnecting the IP cores is reduced and the probability of having disjoint networks decreases.

This study pursues efficient self-test and diagnosis approaches for both manufacturing and in-field testing aiming at graceful degradation of defective NoCs. The approaches here identify the location of defective components in the network rather than providing only a go/no-go test response. Conventionally, structural test approaches like scan-design have been employed for testing the NoC products. Structural testing targets faults of a predefined structural fault model like stuck-at faults. In contrast, functional testing targets certain functionalities of a system for example the instructions of a microprocessor. In NoCs, functional tests target NoC characteristics such as routing functions and undistorted data transport. Functional tests get the highest gain of the regular NoC structure. They reduce the test costs and prevent overtesting. However, unlike structural tests, functional tests do not explicitly target structural faults and the quality of the test approach cannot be measured. We bridge this gap by proposing a self-test approach that combines the advantages of structural and functional test methodologies and hence is suitable for both manufacturing and in-field testing. Here, the software running on the IP cores attached to the NoC is responsible for test. Similar to functional tests, the test patterns here deal only with the functional inputs and outputs of switches. For pattern generation, a model is introduced that brings the information about structural faults to the level of functional outputs of the switch. Thanks to this unique feature of the model, a high structural fault coverage is achieved as revealed by the results.

To make NoCs more robust against various defect mechanisms during the lifetime, concurrent error detection is necessary. Toward this, this dissertation contributes an area efficient synthesis technique of NoC switches to detect any error resulting from single combinational and transition fault in the switch and its links during the normal operation. This technique incorporates data encoding and the standard concurrent error detection using multiple parity trees. Results reveal that the proposed approach imposes less area overhead as compared to traditional techniques for concurrent error detection.

To enable fine-grained graceful degradation, intact functions of defective switches must be identified. Thanks to the fault tolerant techniques, fault-free parts of switches can be still employed in the NoC. However, reasoning about the fault-free functions with respect to the exact cause of a malfunction is missing in the literature. This dissertation contributes a novel fine-grained switch diagnosis technique that works based on the structural logic diagnosis. After determining the location and the nature of the defect in the faulty switch, all routing paths are checked and the soundness of the intact switch functions is proved. Experimental results show improvements in both performance and reliability of degraded NoCs by incorporating the fine-grained diagnosis of NoC switches." xml:lang="en">
<meta name="DCTERMS.abstract" content="Network-on-Chips (NoCs) bilden eine Nachrichtenaustausch-Infrastruktur, welche Kommunikationsanforderungen der heutigen System-on-Chips (SoCs), die vorentworfen Blöcke (Intellectual Property, IP) in einem einzigen Chip integrieren, erfüllen können. Da der Datentransport zwischen den IPs durch NoCs realisiert wird, ist deren Zuverlässigkeit entscheidend für die Zuverlässigkeit des Gesamtsystems. Bei im Nanomaßstab gefertigten Transistoren und Leitungen werden transiente und permanente Ausfälle durch verschiedene Effekte verursacht. Derartige Fehler können auch in einem NoC auftreten, und so den normalen Betrieb stören.

Ein NoC umfasst eine große Anzahl schaltender Elemente (Switches), die eine aufspannende Struktur über den Chip bilden. Inhärente Redundanz von NoCs ermöglicht mehrere Pfade für die Kommunikation zwischen IPs. Graceful Degradation ist eine Eigenschaft des Systems, welches den Ausfall einer Komponente auf Kosten eingeschränkter Funktionalität oder Leistung erlauben kann. Wenn ein Switch in einem Pfad fehlerhaft ist, können im NoC alternative Pfade verwendet werden, um IPs zu verbinden, wobei das SoC weiterhin funktioniert. Zu diesem Zweck wird ein Fehlererkennungsmechanismus benötigt, um fehlerhafte Switches zu identifizieren und mit fehlertolerantem Routing fehlerhafte Switches zu umgehen. Da jeder NoC Switch aus mehreren Ports und Routingpfaden besteht, kann Graceful Degradation auch auf granularer Weise berücksichtigt werden. Ein Fehler kann einige Routing-Pfade innerhalb des Switches zerstören, wobei der Rest fehlerfrei bleibt. Auf diese Weise wird die Möglichkeit des Abtrennens von IP-Kernen als auch die Wahrscheinlichkeit eines getrennten Netzwerks verringert.

Die hier durchgeführte Forschung verfolgt effiziente Selbsttest- und Diagnose-Ansätze, sowohl für die Herstellung als auch für den Feldtest. Das Ziel ist die Graceful Degradation von defekten NoCs. Die Ansätze können nicht nur die Präsenz eines Fehlers, sondern auch die Position der fehlerhaften Komponenten im Netzwerk erkennen. Üblicherweise werden Strukturtests wie beispielsweise ein Scan-Test für die Prüfung von NoCs eingesetzt. Strukturtests zielen auf vordefinierte Strukturfehlermodelle wie Haftfehler ab. Im Gegensatz dazu zielt ein Funktionstest auf bestimmte Funktionalitäten eines Systems, wie zum Beispiel auf den Befehlssatz eines Mikroprozessors ab. In NoCs prüfen Funktionstests Eigenschaften wie Routing-Funktionen und unverfälschten Datentransport. Funktionstests profitieren am stärksten von regulären Strukturen in NoCs. Bei diesen Tests werden die Testkosten reduziert, und ein Übertesten (overtesting) verhindert. Im Gegensatz zu Strukturtests betrachten die Funktionstests nicht explizit Strukturfehler, wodurch die Qualität des Testansatzes nicht bestimmt werden kann. Wir schließen diese Lücke mit einem Selbsttest-Ansatz, der die Vorteile der strukturellen und funktionellen Testmethoden kombiniert, und sich sowohl für die Herstellung als auch für den Einsatz im Feld eignet. Dabei ist die laufende Software der IP-Cores für die Testdurchführung verantwortlich. Testmuster umfassen, ähnlich wie bei Funktionstests, nur funktionale Ein- und Ausgänge von Switches. Zur Mustererzeugung wird ein Modell vorgestellt, das die Informationen über strukturelle Fehler auf die Ebene der Funktionsausgänge der Switches überträgt. Dank dieser Besonderheit des Modells wird eine hohe strukturelle Fehlerabdeckung erreicht, wie durch die präsentierten Ergebnisse gezeigt wird.

Um NoCs zur Laufzeit robuster gegen verschiedene Fehlermechanismen zu machen, ist nebenläufige Fehlererkennung notwendig. In diesem Zusammenhang beinhaltet diese Dissertation eine flächeneffiziente Synthesetechnik für NoCs, wodurch alle einzelnen kombinatorischen und transienten Fehler in Switches und deren Verbindungen während des normalen Betriebs erkannbar sind. Diese Technik beinhaltet eine Datencodierung und die standardmäßige, nebenläufige Fehlererkennung mit mehreren Paritätsbäumen. Die Ergebnisse zeigen, dass der vorgeschlagene Ansatz im Vergleich zu herkömmlichen Techniken zur nebenläufigen Fehlererkennung weniger Flächenaufwand verursacht. 

Um feingranulare Graceful Degradation zu aktivieren, müssen intakte Funktionen von defekten Switches identifiziert werden. Dank fehlertoleranter Techniken können fehlerfreie Teile von NoC-Switches weiterhin eingesetzt werden. Allerdings fehlt in der Literatur ein Verfahren zur Bestimmung der fehlerfreie Funktion in Bezug auf die genaue Ursache einer Störung. Diese Dissertation umfasst eine neuartige feingranulare Switch-Diagnose-Technik, die basierend auf struktureller Logik-Diagnose funktioniert. Nach der Bestimmung der Lage und der Art des Defekts in dem fehlerhaften Switch sind alle Routingpfade überprüft und die Korrektheit der intakten Switchfunktionen bewiesen. Experimentelle Ergebnisse zeigen beim Einsatz der feingranularen Diagnose Verbesserungen in der Leistung und Zuverlässigkeit defekter NoCs." xml:lang="de">
<meta name="DC.language" content="en" xml:lang="de" scheme="DCTERMS.RFC1766">
<meta name="DC.rights" content="info:eu-repo/semantics/openAccess" xml:lang="de">
<meta name="DC.subject" content="Test , Diagnose , Fehlertoleranz , Fehlererkennung , ATPG , Built-in self test , Integrierte Schaltung" xml:lang="de">
<meta name="DC.subject" content="004" xml:lang="de" scheme="DCTERMS.DDC">
<meta name="DC.subject" content="Network-on-Chip , NoC , Graceful Degradation , Selbsttest" xml:lang="de">
<meta name="DC.subject" content="Network-on-Chip , NoC , Graceful Degradation , Diagnosis , Fault tolerance , Fault detection" xml:lang="en">
<meta name="DC.title" content="Self-diagnosis in Network-on-Chips" xml:lang="en">
<meta name="DCTERMS.alternative" content="Selbstdiagnose in Network-on-Chips" xml:lang="de">
<meta name="DC.type" content="doctoralThesis" xml:lang="de">
<meta name="DC.date" content="2015-09-11" xml:lang="de" scheme="DCTERMS.W3CDTF">

<meta name="citation_author" content="Dalirsani, Atefe">
<meta name="citation_date" content="2015">
<meta name="citation_abstract_html_url" content="http://elib.uni-stuttgart.de/handle/11682/3602">
<meta name="citation_language" content="en">
<meta name="citation_pdf_url" content="http://elib.uni-stuttgart.de/bitstream/11682/3602/1/Dalirsani_Diss_2015.pdf">
<meta name="citation_keywords" content="doctoralThesis">
<meta name="citation_title" content="Self-diagnosis in Network-on-Chips">


        
	<script type="text/javascript" src="jquery-1.js"></script>
	<script type="text/javascript" src="jquery-ui-1.js"></script>
	<script type="text/javascript" src="bootstrap.js"></script>
	<script type="text/javascript" src="holder.js"></script>
	<script type="text/javascript" src="utils.js"></script>
    <script type="text/javascript" src="choice-support.js"> </script>

    
    
    

<!-- HTML5 shim and Respond.js IE8 support of HTML5 elements and media queries -->
<!--[if lt IE 9]>
  <script src="/static/js/html5shiv.js"></script>
  <script src="/static/js/respond.min.js"></script>
<![endif]-->
    <style id="holderjs-style" type="text/css">.holderjs-fluid {font-size:16px;font-weight:bold;text-align:center;font-family:sans-serif;margin:0}</style></head>

    
    
    <body class="undernavigation">
<a class="sr-only" href="#content">Skip navigation</a>
<header class="navbar navbar-inverse navbar-fixed-top">    
    
            <div class="container">
                























       <div class="navbar-header">
         <button type="button" class="navbar-toggle" data-toggle="collapse" data-target=".navbar-collapse">
           <span class="icon-bar"></span>
           <span class="icon-bar"></span>
           <span class="icon-bar"></span>
         </button>

       </div>
       <nav class="collapse navbar-collapse bs-navbar-collapse" role="navigation">
         <ul class="nav navbar-nav">
           <li class=""><a href="https://elib.uni-stuttgart.de/"><span class="glyphicon glyphicon-home"></span> Home</a></li>
                
           <li class="dropdown">
             <a href="#" class="dropdown-toggle" data-toggle="dropdown">Browse <b class="caret"></b></a>
             <ul class="dropdown-menu">
               <li><a href="https://elib.uni-stuttgart.de/community-list">Communities<br>&amp;&nbsp;Collections</a></li>
				<li class="divider"></li>
				<li class="dropdown-header">Browse Items by:</li>
				
				
				
				      			<li><a href="https://elib.uni-stuttgart.de/browse?type=dateissued">Issue Date</a></li>
					
				      			<li><a href="https://elib.uni-stuttgart.de/browse?type=author">Author</a></li>
					
				      			<li><a href="https://elib.uni-stuttgart.de/browse?type=title">Title</a></li>
					
				      			<li><a href="https://elib.uni-stuttgart.de/browse?type=series">Series</a></li>
					
				      			<li><a href="https://elib.uni-stuttgart.de/browse?type=institute">Institute</a></li>
					
				    
				

            </ul>
          </li>

           <li class="dropdown">
             <a href="#" class="dropdown-toggle" data-toggle="dropdown">Help <b class="caret"></b></a>
             <ul class="dropdown-menu">
		<li><a href="http://www.ub.uni-stuttgart.de/opus" target="new">About OPUS [de]</a></li>
		<li><a href="http://www.ub.uni-stuttgart.de/forschen-publizieren/opus/publizieren" target="new">Publish with OPUS [de]</a></li>
		<li><a href="http://www.ub.uni-stuttgart.de/forschen-publizieren/opus/rechtliches" target="new">Legal aspects &amp; open access [de]</a></li>
		<li><a href="http://www.ub.uni-stuttgart.de/forschen-publizieren/opus/suchen" target="new">Search &amp; browse [de]</a></li>
             </ul>
           </li>

          
       </ul>
       <div class="nav navbar-nav navbar-right">
		<ul class="nav navbar-nav navbar-right">
         <li class="dropdown">
         
             <a href="#" class="dropdown-toggle" data-toggle="dropdown"><span class="glyphicon glyphicon-user"></span> Sign on to: <b class="caret"></b></a>
	             
             <ul class="dropdown-menu">
               <li><a href="https://elib.uni-stuttgart.de/mydspace">My OPUS</a></li>
               <li><a href="https://elib.uni-stuttgart.de/subscribe">Receive email<br>updates</a></li>
               <li><a href="https://elib.uni-stuttgart.de/profile">Edit Profile</a></li>

		
             </ul>
           </li>
          </ul>
          
	
	<form method="get" action="/simple-search" class="navbar-form navbar-right" scope="search">
	    <div class="form-group">
          <input class="form-control" placeholder="Search&nbsp;OPUS" name="query" id="tequery" size="25" type="text">
        </div>
        <button type="submit" class="btn btn-primary"><span class="glyphicon glyphicon-search"></span></button>

	</form></div>
    </nav>

            </div>

</header>

<main id="content" role="main">
<div class="container banner">
	<div class="row">
            <div class="col-md-2">
                <img class="pull-left" src="unilogo.gif">
            </div>
            <div class="col-md-7 brand">
                <h2>OPUS </h2>
                Publication Server of the University of Stuttgart 
            </div>
            <div class="col-md-3"><a href="http://oa.uni-stuttgart.de/"><img class="pull-right" src="oalogo.gif"></a>


<div class="pull-right">

        <form method="get" name="repost" action="">
          <input name="locale" type="hidden">
        </form>

        <a class="langChange" onclick="javascript:document.repost.locale.value='de';
                  document.repost.submit();">
                 Deutsch
        </a> &nbsp;

        <a class="langChange" onclick="javascript:document.repost.locale.value='en';
                  document.repost.submit();">
                 English
        </a> &nbsp;

</div>


            </div>
        </div>
</div>


                

<div class="container">
                



  


    <ol class="breadcrumb btn-primary"> 

  <li><a href="https://elib.uni-stuttgart.de/">OPUS</a></li>

  <li><a href="https://elib.uni-stuttgart.de/handle/11682/1">Universität Stuttgart</a></li>

  <li><a href="https://elib.uni-stuttgart.de/handle/11682/6">05 Fakultät Informatik, Elektrotechnik und Informationstechnik</a></li>

</ol>

</div>


        
<div class="container">
		






























		
		
		
		

                

                 
        <div class="alert alert-success">
            <strong>Please use this identifier to cite or link to this item:</strong>
            
            
            <a href="http://dx.doi.org/10.18419/opus-3585">http://dx.doi.org/10.18419/opus-3585</a>
        </div>
        




    
    <table class="table itemDisplayTable">
<tbody><tr><td class="metadataFieldLabel">Authors:&nbsp;</td><td class="metadataFieldValue"><a class="author" href="https://elib.uni-stuttgart.de/browse?type=author&amp;value=Dalirsani%2C+Atefe">Dalirsani, Atefe</a></td></tr>
<tr><td class="metadataFieldLabel">Title:&nbsp;</td><td class="metadataFieldValue">Self-diagnosis in Network-on-Chips</td></tr>
<tr><td class="metadataFieldLabel">Other Titles:&nbsp;</td><td class="metadataFieldValue">Selbstdiagnose in Network-on-Chips</td></tr>
<tr><td class="metadataFieldLabel">Issue Date:&nbsp;</td><td class="metadataFieldValue">2015</td></tr>
<tr><td class="metadataFieldLabel">metadata.ubs.publikation.typ:&nbsp;</td><td class="metadataFieldValue">Dissertation</td></tr>
<tr><td class="metadataFieldLabel">URI:&nbsp;</td><td class="metadataFieldValue"><a href="http://nbn-resolving.de/urn:nbn:de:bsz:93-opus-101468">http://nbn-resolving.de/urn:nbn:de:bsz:93-opus-101468</a><br><a href="http://elib.uni-stuttgart.de/handle/11682/3602">http://elib.uni-stuttgart.de/handle/11682/3602</a><br><a href="http://dx.doi.org/10.18419/opus-3585">http://dx.doi.org/10.18419/opus-3585</a></td></tr>
<tr><td class="metadataFieldLabel">Abstract:&nbsp;</td><td class="metadataFieldValue">Network-on-Chips
 (NoCs) constitute a message-passing infrastructure and can fulfil 
communication requirements of the today’s System-on-Chips (SoCs), which 
integrate numerous semiconductor Intellectual Property (IP) blocks into a
 single die. As the NoC is responsible for data transport among IPs, its
 reliability is very important regarding the reliability of the entire 
system. In deep nanoscale technologies, transient and permanent failures
 of transistors and wires are caused by variety of effects. Such 
failures may occur in the NoC as well, disrupting its normal operation.

An NoC comprises a large number of switches that form a structure 
spanning across the chip. Inherent redundancy of the NoC provides 
multiple paths for communication among IPs. Graceful degradation is the 
property of tolerating a component’s failure in a system at the cost of 
limited functionality or performance. In NoCs, when a switch in the path
 is faulty, alternative paths can be used to connect IPs, keeping the 
SoC functional. To this purpose, a fault detection mechanism is needed 
to identify the faulty switch and a fault tolerant routing should bypass
 it. As each NoC switch consists of a number of ports and multiple 
routing paths, graceful degradation can be considered even in a rather 
granular way. The fault may destroy some routing paths inside the 
switch, leaving the rest non-faulty. Thus, instead of disabling the 
faulty switch completely, its fault-free parts can be used for message 
passing. In this way, the chance of disconnecting the IP cores is 
reduced and the probability of having disjoint networks decreases.

This study pursues efficient self-test and diagnosis approaches for both
 manufacturing and in-field testing aiming at graceful degradation of 
defective NoCs. The approaches here identify the location of defective 
components in the network rather than providing only a go/no-go test 
response. Conventionally, structural test approaches like scan-design 
have been employed for testing the NoC products. Structural testing 
targets faults of a predefined structural fault model like stuck-at 
faults. In contrast, functional testing targets certain functionalities 
of a system for example the instructions of a microprocessor. In NoCs, 
functional tests target NoC characteristics such as routing functions 
and undistorted data transport. Functional tests get the highest gain of
 the regular NoC structure. They reduce the test costs and prevent 
overtesting. However, unlike structural tests, functional tests do not 
explicitly target structural faults and the quality of the test approach
 cannot be measured. We bridge this gap by proposing a self-test 
approach that combines the advantages of structural and functional test 
methodologies and hence is suitable for both manufacturing and in-field 
testing. Here, the software running on the IP cores attached to the NoC 
is responsible for test. Similar to functional tests, the test patterns 
here deal only with the functional inputs and outputs of switches. For 
pattern generation, a model is introduced that brings the information 
about structural faults to the level of functional outputs of the 
switch. Thanks to this unique feature of the model, a high structural 
fault coverage is achieved as revealed by the results.

To make NoCs more robust against various defect mechanisms during the 
lifetime, concurrent error detection is necessary. Toward this, this 
dissertation contributes an area efficient synthesis technique of NoC 
switches to detect any error resulting from single combinational and 
transition fault in the switch and its links during the normal 
operation. This technique incorporates data encoding and the standard 
concurrent error detection using multiple parity trees. Results reveal 
that the proposed approach imposes less area overhead as compared to 
traditional techniques for concurrent error detection.

To enable fine-grained graceful degradation, intact functions of 
defective switches must be identified. Thanks to the fault tolerant 
techniques, fault-free parts of switches can be still employed in the 
NoC. However, reasoning about the fault-free functions with respect to 
the exact cause of a malfunction is missing in the literature. This 
dissertation contributes a novel fine-grained switch diagnosis technique
 that works based on the structural logic diagnosis. After determining 
the location and the nature of the defect in the faulty switch, all 
routing paths are checked and the soundness of the intact switch 
functions is proved. Experimental results show improvements in both 
performance and reliability of degraded NoCs by incorporating the 
fine-grained diagnosis of NoC switches.<br>Network-on-Chips (NoCs) 
bilden eine Nachrichtenaustausch-Infrastruktur, welche 
Kommunikationsanforderungen der heutigen System-on-Chips (SoCs), die 
vorentworfen Blöcke (Intellectual Property, IP) in einem einzigen Chip 
integrieren, erfüllen können. Da der Datentransport zwischen den IPs 
durch NoCs realisiert wird, ist deren Zuverlässigkeit entscheidend für 
die Zuverlässigkeit des Gesamtsystems. Bei im Nanomaßstab gefertigten 
Transistoren und Leitungen werden transiente und permanente Ausfälle 
durch verschiedene Effekte verursacht. Derartige Fehler können auch in 
einem NoC auftreten, und so den normalen Betrieb stören.

Ein NoC umfasst eine große Anzahl schaltender Elemente (Switches), die 
eine aufspannende Struktur über den Chip bilden. Inhärente Redundanz von
 NoCs ermöglicht mehrere Pfade für die Kommunikation zwischen IPs. 
Graceful Degradation ist eine Eigenschaft des Systems, welches den 
Ausfall einer Komponente auf Kosten eingeschränkter Funktionalität oder 
Leistung erlauben kann. Wenn ein Switch in einem Pfad fehlerhaft ist, 
können im NoC alternative Pfade verwendet werden, um IPs zu verbinden, 
wobei das SoC weiterhin funktioniert. Zu diesem Zweck wird ein 
Fehlererkennungsmechanismus benötigt, um fehlerhafte Switches zu 
identifizieren und mit fehlertolerantem Routing fehlerhafte Switches zu 
umgehen. Da jeder NoC Switch aus mehreren Ports und Routingpfaden 
besteht, kann Graceful Degradation auch auf granularer Weise 
berücksichtigt werden. Ein Fehler kann einige Routing-Pfade innerhalb 
des Switches zerstören, wobei der Rest fehlerfrei bleibt. Auf diese 
Weise wird die Möglichkeit des Abtrennens von IP-Kernen als auch die 
Wahrscheinlichkeit eines getrennten Netzwerks verringert.

Die hier durchgeführte Forschung verfolgt effiziente Selbsttest- und 
Diagnose-Ansätze, sowohl für die Herstellung als auch für den Feldtest. 
Das Ziel ist die Graceful Degradation von defekten NoCs. Die Ansätze 
können nicht nur die Präsenz eines Fehlers, sondern auch die Position 
der fehlerhaften Komponenten im Netzwerk erkennen. Üblicherweise werden 
Strukturtests wie beispielsweise ein Scan-Test für die Prüfung von NoCs 
eingesetzt. Strukturtests zielen auf vordefinierte Strukturfehlermodelle
 wie Haftfehler ab. Im Gegensatz dazu zielt ein Funktionstest auf 
bestimmte Funktionalitäten eines Systems, wie zum Beispiel auf den 
Befehlssatz eines Mikroprozessors ab. In NoCs prüfen Funktionstests 
Eigenschaften wie Routing-Funktionen und unverfälschten Datentransport. 
Funktionstests profitieren am stärksten von regulären Strukturen in 
NoCs. Bei diesen Tests werden die Testkosten reduziert, und ein 
Übertesten (overtesting) verhindert. Im Gegensatz zu Strukturtests 
betrachten die Funktionstests nicht explizit Strukturfehler, wodurch die
 Qualität des Testansatzes nicht bestimmt werden kann. Wir schließen 
diese Lücke mit einem Selbsttest-Ansatz, der die Vorteile der 
strukturellen und funktionellen Testmethoden kombiniert, und sich sowohl
 für die Herstellung als auch für den Einsatz im Feld eignet. Dabei ist 
die laufende Software der IP-Cores für die Testdurchführung 
verantwortlich. Testmuster umfassen, ähnlich wie bei Funktionstests, nur
 funktionale Ein- und Ausgänge von Switches. Zur Mustererzeugung wird 
ein Modell vorgestellt, das die Informationen über strukturelle Fehler 
auf die Ebene der Funktionsausgänge der Switches überträgt. Dank dieser 
Besonderheit des Modells wird eine hohe strukturelle Fehlerabdeckung 
erreicht, wie durch die präsentierten Ergebnisse gezeigt wird.

Um NoCs zur Laufzeit robuster gegen verschiedene Fehlermechanismen zu 
machen, ist nebenläufige Fehlererkennung notwendig. In diesem 
Zusammenhang beinhaltet diese Dissertation eine flächeneffiziente 
Synthesetechnik für NoCs, wodurch alle einzelnen kombinatorischen und 
transienten Fehler in Switches und deren Verbindungen während des 
normalen Betriebs erkannbar sind. Diese Technik beinhaltet eine 
Datencodierung und die standardmäßige, nebenläufige Fehlererkennung mit 
mehreren Paritätsbäumen. Die Ergebnisse zeigen, dass der vorgeschlagene 
Ansatz im Vergleich zu herkömmlichen Techniken zur nebenläufigen 
Fehlererkennung weniger Flächenaufwand verursacht. 

Um feingranulare Graceful Degradation zu aktivieren, müssen intakte 
Funktionen von defekten Switches identifiziert werden. Dank 
fehlertoleranter Techniken können fehlerfreie Teile von NoC-Switches 
weiterhin eingesetzt werden. Allerdings fehlt in der Literatur ein 
Verfahren zur Bestimmung der fehlerfreie Funktion in Bezug auf die 
genaue Ursache einer Störung. Diese Dissertation umfasst eine neuartige 
feingranulare Switch-Diagnose-Technik, die basierend auf struktureller 
Logik-Diagnose funktioniert. Nach der Bestimmung der Lage und der Art 
des Defekts in dem fehlerhaften Switch sind alle Routingpfade überprüft 
und die Korrektheit der intakten Switchfunktionen bewiesen. 
Experimentelle Ergebnisse zeigen beim Einsatz der feingranularen 
Diagnose Verbesserungen in der Leistung und Zuverlässigkeit defekter 
NoCs.</td></tr>
<tr><td class="metadataFieldLabel">Appears in Collections:</td><td class="metadataFieldValue"><a href="https://elib.uni-stuttgart.de/handle/11682/6">05 Fakultät Informatik, Elektrotechnik und Informationstechnik</a><br></td></tr>
</tbody></table><br>
<div class="panel panel-info"><div class="panel-heading">Files in This Item:</div>
<table class="table panel-body"><tbody><tr><th id="t1" class="standard">File</th>
<th id="t2" class="standard">Description</th>
<th id="t3" class="standard">Size</th><th id="t4" class="standard">Format</th><th>&nbsp;</th></tr>
<tr><td headers="t1" class="standard"><a target="_blank" href="https://elib.uni-stuttgart.de/bitstream/11682/3602/1/Dalirsani_Diss_2015.pdf">Dalirsani_Diss_2015.pdf</a></td><td headers="t2" class="standard"></td><td headers="t3" class="standard">2,59 MB</td><td headers="t4" class="standard">Adobe PDF</td><td class="standard" align="center"><a class="btn btn-primary" target="_blank" href="https://elib.uni-stuttgart.de/bitstream/11682/3602/1/Dalirsani_Diss_2015.pdf">View/Open</a></td></tr></tbody></table>
</div>

<div class="container row">


    <a class="btn btn-default" href="https://elib.uni-stuttgart.de/handle/11682/3602?mode=full">
        Show full item record
    </a>

    <a class="statisticsLink  btn btn-primary" href="https://elib.uni-stuttgart.de/handle/11682/3602/statistics"><span class="glyphicon glyphicon-stats"></span></a>

    

</div>
<br>
    

<br>
    

    <p class="submitFormHelp alert alert-info">Items in OPUS are protected by copyright, with all rights reserved, unless otherwise indicated.</p>
    












            

</div>
</main>
            
             <footer class="navbar navbar-inverse navbar-bottom">

			<div id="footer_feedback" class="pull-right">                                    
                                <p class="text-muted"><a target="_blank" href="http://www.ub.uni-stuttgart.de/">IZUS / Universitätsbibliothek Stuttgart</a>&nbsp;-
                                <a target="_blank" href="https://elib.uni-stuttgart.de/feedback">Feedback</a>
                                <a href="https://elib.uni-stuttgart.de/htmlmap"></a></p>
                                </div>
			
    </footer>
    


</body></html>