<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>ü§¥üèæ üí≠ üë©üèª‚ÄçüöÄ Conception assist√©e par ordinateur d'√©quipements √©lectroniques üêö ü•ô üôÄ</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Sous une forme populaire, les questions de la conception assist√©e par ordinateur des √©quipements √©lectroniques (CEA) sur les conceptions PCB, les prin...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Conception assist√©e par ordinateur d'√©quipements √©lectroniques</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/439572/"><img src="https://habrastorage.org/webt/ng/1p/ok/ng1pokqxmzubv3tuoamkoada2s8.jpeg" align="right" width="50%">  <i>Sous une forme populaire, les questions de la conception assist√©e par ordinateur des √©quipements √©lectroniques (CEA) sur les conceptions PCB, les principales √©tapes de la formation et de l'√©volution des syst√®mes de conception assist√©e par ordinateur (CAO) du CEA, le contenu des t√¢ches d'automatisation, l'organisation d'un cycle de travail de conception de bout en bout √† l'aide d'outils d'automatisation sont couverts.</i> <i><br><br></i>  <i>Le but de cette publication est de familiariser les ing√©nieurs avec l'un des domaines en d√©veloppement rapide de l'industrie moderne des technologies de l'information.</i> <br><a name="habracut"></a><br><h3>  Pr√©face </h3><br>  L'automatisation des activit√©s de conception et de r√®glement dans la pratique de l'ing√©nierie a une histoire longue et assez riche.  S'agissant du pass√© relativement r√©cent, il suffit de rappeler les scores, les arithmom√®tres m√©caniques et les r√®gles de glissement.  Un peu plus tard, les calculatrices √©lectroniques, qui sont encore largement utilis√©es √† ce jour, sont entr√©es dans la pratique du calcul.  Tous ces dispositifs visent √† faciliter la mise en ≈ìuvre d'une vari√©t√© de calculs, dont une proportion importante rel√®ve des activit√©s de conception des ing√©nieurs. <br><br><img src="https://habrastorage.org/webt/di/yx/p0/diyxp0j2nelcfde-92gqzu8tfrq.jpeg" width="40%" align="right">  Une √©tape importante vers l'automatisation des activit√©s de colonisation a √©t√© l'√©mergence d'ordinateurs √©lectroniques (ordinateurs), dont les capacit√©s ont permis non seulement d'effectuer des calculs, mais aussi de contr√¥ler les flux de calculs et de donn√©es n√©cessaires en compilant des programmes dans des langages de programmation sp√©cialis√©s: Autocode (ou Assembler), Algol, Fortran et d'autres.  La programmation a fondamentalement chang√© l'applicabilit√© des m√©thodes math√©matiques d'alg√®bre, de g√©om√©trie, de m√©thodes num√©riques, de th√©orie des probabilit√©s, de recherche op√©rationnelle, de math√©matiques discr√®tes, de programmation lin√©aire et de nombreuses autres qui ont √©t√© d√©velopp√©es au cours des si√®cles.  L'augmentation de la productivit√© informatique (vitesse et taille de la m√©moire) avec l'expansion simultan√©e de la gamme de p√©riph√©riques: entr√©e et sortie de donn√©es textuelles et graphiques, lecteurs pour le stockage √† long terme des informations, ainsi que le d√©veloppement intensif des syst√®mes d'exploitation, les compilateurs de langage de programmation ont eu un impact significatif sur l'√©volution du r√¥le des ordinateurs dans l'ing√©nierie la pratique.  La solution des probl√®mes de calcul individuels a commenc√© √† √™tre progressivement remplac√©e par la mise en ≈ìuvre des √©tapes achev√©es du cycle de projet, qui a donn√© naissance au concept de conception assist√©e par ordinateur selon la d√©finition suivante. <br><br>  <font color="#0000aa"><i><b>Le</b> syst√®me de <b>conception assist√©e par ordinateur</b> - un syst√®me automatis√© qui met en ≈ìuvre la technologie de l'information pour les fonctions de conception, est un syst√®me organisationnel et technique con√ßu pour automatiser le processus de conception, compos√© de personnel et d'un ensemble de moyens techniques, logiciels et autres pour automatiser ses activit√©s.</i></font>  <font color="#0000aa"><i>De plus, l'abr√©viation <b>CAD est</b> largement utilis√©e pour d√©signer de tels syst√®mes</i> .</font> <br><br>  Le but principal de la CAO est d'augmenter l'efficacit√© de l'ing√©nierie: r√©duire la complexit√© et le temps de conception, garantir des solutions de conception et une documentation de haute qualit√©, minimiser la mod√©lisation et les tests √† grande √©chelle des prototypes et r√©duire le co√ªt de pr√©paration de la production. <br><br>  Dans la pratique d'ing√©nierie moderne, les syst√®mes de CAO suivants sont les plus largement utilis√©s: <br><br><img src="https://habrastorage.org/webt/qa/nt/iv/qantiv1yp3yn1elhbi4n3izohj4.jpeg"><br><br>  Le contenu de cette publication est limit√© uniquement aux probl√®mes li√©s au domaine de l'√©quipement √©lectronique de CAO sur les cartes de circuits imprim√©s. <br>  Dans les ann√©es 1948-1950, William Shockley a cr√©√© la th√©orie de la jonction pn et d'un transistor plan, et le premier transistor de ce type a √©t√© fabriqu√© le 12 avril 1950.  En 1954, Texas Instruments a lanc√© le premier transistor au silicium.  Le proc√©d√© plan √† base de silicium est devenu la principale technologie de production de transistors et de circuits int√©gr√©s. <br><br><img src="https://habrastorage.org/webt/ha/lv/jm/halvjmww23s5pbzxprl5p4sfyh8.jpeg" align="right" width="40%">  Pour leur collaboration dans le d√©veloppement du premier transistor op√©rationnel au monde en 1948, John Bardin, William Shockley et Walter Brattain ont partag√© le prix Nobel 1956.  La formation et le d√©veloppement de la technologie pour la production industrielle de dispositifs semi-conducteurs ont d√©termin√© une tendance √† la hausse stable et √† long terme du degr√© d'int√©gration des composants √©lectroniques, la transition vers une base d'√©l√©ments semi-conducteurs a consid√©rablement √©largi le champ d'application des dispositifs √©lectroniques avec une augmentation spectaculaire de leur degr√© d'int√©gration et, par cons√©quent, une complexit√© fonctionnelle. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/su/k-/ur/suk-urhsf4u4ut7rtws7iuy1afu.jpeg" width="90%"></div><br>  L'√©largissement de la gamme d'applicabilit√© des appareils √©lectroniques a √©galement √©t√© facilit√© par les progr√®s de la technologie pour la production de cartes de circuits imprim√©s, qui ont une grande fiabilit√© des connexions √©lectriques et une r√©sistance m√©canique, qui est une exigence prioritaire pour les produits √©lectroniques mobiles et stationnaires. <br><br>  L '¬´anniversaire¬ª des cartes de circuits imprim√©s est consid√©r√© comme 1902, lorsque l'inventeur, l'ing√©nieur allemand Albert Parker Hansen, a d√©pos√© une demande aupr√®s de l'office des brevets de son pays d'origine. <br><br>  Le circuit imprim√© de Hansen √©tait une image d'estampage ou de d√©coupe sur une feuille de bronze (ou de cuivre).  La couche conductrice r√©sultante a √©t√© coll√©e sur un papier di√©lectrique impr√©gn√© de paraffine.  M√™me alors, en prenant soin d'une densit√© de conducteurs plus √©lev√©e, Hansen a coll√© la feuille des deux c√¥t√©s, cr√©ant une carte de circuit imprim√© double face.  L'inventeur a √©galement utilis√© des trous de connexion √† travers la carte de circuit imprim√©.  Les ≈ìuvres de Hansen contiennent des descriptions de la cr√©ation de conducteurs utilisant des encres de galvanoplastie ou conductrices, qui sont du m√©tal en poudre m√©lang√© avec un support adh√©sif. <br><br>  <font color="#0000aa"><i><b>Une carte de circuit imprim√© (PCB)</b> est une plaque di√©lectrique sur la surface ou dans la majeure partie de laquelle des circuits √©lectriquement conducteurs d'un circuit √©lectronique sont form√©s.</i></font>  <font color="#0000aa"><i>La carte de circuit imprim√© est con√ßue pour la connexion √©lectrique et m√©canique de divers composants √©lectroniques.</i></font>  <font color="#0000aa"><i>Les composants √©lectroniques sur la carte de circuit imprim√© sont connect√©s par leurs d√©couvertes aux √©l√©ments du motif conducteur, g√©n√©ralement par soudure.</i></font> <br><br>  Ces tendances dans le d√©veloppement de circuits et la conception de REA ont n√©cessit√© des changements fondamentaux dans les approches d'organisation des processus de cr√©ation de produits √©lectroniques de haute complexit√© fonctionnelle et de conception, ce qui a stimul√© l'√©mergence de syst√®mes industriels pour la conception automatis√©e d'√©quipements √©lectroniques. <br><br>  Aux premiers stades du d√©veloppement de CAD REA, les principaux clients √©taient des entreprises - cr√©atrices de syst√®mes informatiques complexes, dont les concepteurs g√©n√©raux ont commenc√© √† organiser des unit√©s de CAO sp√©cialis√©es dans la structure de leurs bureaux d'√©tudes. <br><br><img src="https://habrastorage.org/webt/ww/ss/di/wwssdit8c-0xlddy5t6lkwndfsm.jpeg"><br><br><img src="https://habrastorage.org/webt/vb/uj/pz/vbujpznvuq5dvr3thshexgaxabm.jpeg"><br><br><img src="https://habrastorage.org/webt/qy/qh/eb/qyqheb2plbz3w6czg9swpddrhww.jpeg"><br><br><img src="https://habrastorage.org/webt/yu/mi/d6/yumid6ma9hntw-31ynshhel9pds.jpeg" align="right">  La cr√©ation de CAD REA a n√©cessit√© l'utilisation de m√©thodes et d'algorithmes math√©matiques efficaces pour r√©soudre les probl√®mes cl√©s de la synth√®se structurelle et param√©trique des dispositifs con√ßus.  Les scientifiques des principales universit√©s ont particip√© au d√©veloppement de l'appareil math√©matique correspondant: Universit√© d'√âtat de Moscou, Universit√© d'√âtat de Leningrad, Institut de physique et de technologie de Moscou, MEPhI, MPEI, MVTU, MIREA, MAI, LETI et bien d'autres, ainsi que des instituts polytechniques dans les villes de Kaunas, Kiev, Lviv, Minsk.  Afin d'int√©grer les ressources et de coordonner le d√©veloppement de CAD REA, le minist√®re de l'industrie radio de l'URSS a ex√©cut√© les programmes de branche RAPIR et PRAM, visant √† cr√©er des progiciels compatibles avec l'information pour la conception assist√©e par ordinateur. <br><br>  Les scientifiques suivants ont apport√© une contribution significative √† la th√©orie et √† la pratique de CAD REA en particulier: <br><br>  <b>Abraitis Ludvikas Blazhevich</b> <b><br></b>  <b>Bazilevich Roman Petrovich</b> <b><br></b>  <b>Vermishev Yuri Khristoforovich</b> <b><br></b>  <b>Zaitseva Zhanna Nikolaevna</b> <b><br></b>  <b>Markarov Yuri Karpovich</b> <b><br></b>  <b>Matyukhin Nikolay Yakovlevich</b> <b><br></b>  <b>Norenkov Igor Petrovich</b> <b><br></b>  <b>Petrenko Anatoly Ivanovich</b> <b><br></b>  <b>Ryabov Gennady Georgievich</b> <b><br></b>  <b>Ryabov Leonid Pavlovich</b> <b><br></b>  <b>Selyutin Victor Abramovich</b> <b><br></b>  <b>Tetelbaum Alexander Yakovlevich</b> <b><br></b>  <b>Shiro Gennady Eduardovich</b> <b><br></b>  <b>Stein Mark Eliozarovich</b> <br>  et bien d'autres. <br><br><h3>  La structure et les principales √©tapes de la conception du CEA </h3><br>  L'√©quipement √©lectronique moderne est impl√©ment√© aux niveaux de la hi√©rarchie de conception illustr√©e dans la figure ci-dessous.  Pour tous les niveaux de la hi√©rarchie, des outils de conception assist√©e par ordinateur appropri√©s sont utilis√©s tels que CAD BIS / VLSI, des cartes de circuits imprim√©s, des blocs et des armoires. <br><br><img src="https://habrastorage.org/webt/0t/r6/g5/0tr6g57ebel0zom6mbt6huxwpmo.jpeg"><br><br>  De plus, nous nous limitons aux probl√®mes de conception assist√©e par ordinateur d'√©l√©ments de remplacement typiques (niveau I).  Le cycle de conception complet des appareils √©lectroniques de niveau I comprend les principales √©tapes suivantes: <br><br><ul><li>  D√©veloppement d'un sch√©ma √©lectrique (E3) d'un appareil √©lectronique. </li><li>  Simulation num√©rique-analogique d'un circuit d'appareil. </li><li>  Placement (disposition) de composants √©lectroniques et de connecteurs externes sur une carte de circuit imprim√©.  Optimisation de la disposition des composants afin de minimiser les longueurs des connexions √©lectriques propos√©es, d'assurer une dissipation thermique uniforme, de cr√©er un environnement √©lectromagn√©tique acceptable pour la transmission du signal sans distorsion. </li><li>  Pose (tra√ßage) des connexions √©lectriques entre les bornes √©quipotentielles des composants plac√©s conform√©ment aux r√®gles de conception sp√©cifi√©es r√©gissant la largeur des connexions, les √©carts minimaux admissibles avec les autres √©l√©ments du circuit imprim√©, garantissant les exigences de performance et l'immunit√© au bruit. </li><li>  Contr√¥le de la conformit√© de la structure du circuit imprim√© au circuit √©lectrique d'origine et aux limites technologiques de production. </li><li>  Probl√®me de documentation de conception et de production. </li><li>  Surveillance de l'int√©grit√© des donn√©es de conception, suivi des modifications apport√©es, √©change d'informations sur la conception avec d'autres syst√®mes automatis√©s. </li></ul><br><h4>  D√©veloppement d'un sch√©ma √©lectrique (E3) </h4><br>  Circuit √©lectrique - une image graphique utilis√©e pour transmettre la structure d'un appareil √©lectronique √† l'aide de d√©signations graphiques et alphanum√©riques conditionnelles.  Comprend les symboles graphiques (UGO) des composants √©lectroniques et les connexions entre leurs conclusions. <br><br><img src="https://habrastorage.org/webt/v1/q4/rr/v1q4rr2xjupf8aths3t35qe_l1s.jpeg"><br><br>  Un sch√©ma de circuit peut √™tre pr√©sent√© sur une ou plusieurs feuilles de dessin, tandis que le circuit ne r√©gule pas l'agencement mutuel (physique) des composants √©lectroniques.  Tous les composants du sch√©ma et les connexions se voient attribuer des identifiants uniques (num√©ro de composant dans le sch√©ma, nom du circuit, etc.).  Pour augmenter la lisibilit√© du circuit, des objets graphiques compacts sont utilis√©s - bus et connecteurs. <br><br>  Le d√©veloppement des circuits √©lectriques est r√©alis√© √† l'aide de biblioth√®ques pr√©alablement pr√©par√©es et certifi√©es de symboles graphiques conventionnels de composants √©lectroniques pour la conformit√© aux exigences GOST. <br><br><h4>  Simulation logique d'appareils num√©riques </h4><br>  La mod√©lisation logique est l'un des moyens courants de tester les propri√©t√©s comportementales et fonctionnelles des appareils num√©riques con√ßus et vise √† r√©duire les co√ªts associ√©s √† la cr√©ation et au test de prototypes.  La structure d'un appareil num√©rique pour la mod√©lisation est d√©crite dans l'un des langages courants de description des √©quipements √©lectroniques - VHDL et (ou) Verilog, et les valeurs des signaux dans les connexions et la dynamique de leurs changements dans le temps sont affich√©es sous forme de diagrammes temporels graphiques. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/v6/5e/9q/v65e9q0v7nqih1ug36zaex4xwma.jpeg" width="90%"></div><br>  Les outils logiciels modernes prennent en charge les modes de mod√©lisation logique des appareils num√©riques asynchrones et synchrones dans un alphabet √† plusieurs valeurs de valeurs de signaux possibles.  Il est permis de simuler et d'analyser le fonctionnement conjoint du mat√©riel d'un appareil num√©rique et du logiciel (firmware) dans le cadre de cet appareil, ce qui garantit l'int√©grit√© et l'exhaustivit√© des r√©sultats de la simulation. <br><br><h4>  Simulation d'appareils analogiques </h4><br>  La mod√©lisation d'appareils analogiques vous permet d'analyser les modes de fonctionnement et d'√©valuer les param√®tres du circuit sans faire ses √©chantillons de maquette. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/_z/el/dk/_zeldkqydqs3xmru8ogjiyxecjm.jpeg" width="90%"></div><br>  Actuellement, les types de simulation d'appareils analogiques suivants sont r√©pandus: <br><br><ul><li>  Analyse du circuit pour courant continu et alternatif </li><li>  Analyse des fonctions transitoires et de transfert </li><li>  Analyse du bruit et de la stabilit√© </li><li>  Analyse de la temp√©rature lorsque la temp√©rature de fonctionnement change </li><li>  Analyse param√©trique lors de la modification des param√®tres des mod√®les de composants √©lectroniques (transistors, diodes, condensateurs, r√©sistances, sources fonctionnelles, etc.) </li></ul><br><h4>  Placement des composants √©lectroniques </h4><br>  Placer (disposer) des composants √©lectroniques et des connecteurs sur une carte de circuit imprim√© est une t√¢che complexe, dont la solution n√©cessite des compromis sur les principaux crit√®res suivants: <br><br><ul><li>  Disposition des composants conform√©ment aux r√®gles √©tablies √† la distance minimale autoris√©e entre leurs bo√Ætiers et conclusions. </li><li>  Minimisation de la longueur totale des connexions pr√©vues pour la mise en ≈ìuvre, en tenant compte des exigences d'immunit√© √† la vitesse et au bruit (paires diff√©rentielles, groupes connect√©s fonctionnellement, circuits de synchronisation). </li><li>  Assurer une distribution uniforme de la densit√© des compos√©s sur la carte de circuit imprim√©. </li><li>  Prise en compte de la dissipation thermique et du rayonnement √©lectromagn√©tique des composants √©lectroniques. </li></ul><br>  Pour √©valuer la qualit√© du placement des composants √©lectroniques sur une carte de circuit imprim√©, en particulier, des estimations associ√©es √† l'analyse de la densit√© de distribution des compos√©s requis ou du mod√®le de ¬´vecteurs de force¬ª sont utilis√©es, indiquant pour chaque composant la direction de son empreinte optimale sur la carte. <br><br><img src="https://habrastorage.org/webt/uh/qq/br/uhqqbrqgvksehqak6k9tmj25-hw.jpeg"><br><br><h4>  Tra√ßage des connexions √©lectriques </h4><br>  Le tra√ßage des connexions est une √©tape cl√© dans la conception des √©quipements √©lectroniques; il r√©sout le probl√®me de la pose de connexions sur les couches PCB entre les sorties √©quipotentielles des composants, en tenant compte des r√®gles et restrictions sp√©cifi√©es, les principales √©tant les restrictions sur la largeur des conducteurs et les √©carts minimaux admissibles entre les √©l√©ments de c√¢blage imprim√©s.  Les indicateurs de performance des m√©thodes de tra√ßage appliqu√©es sont l'int√©gralit√© du circuit √©lectrique, la longueur totale minimale des connexions construites, le nombre de couches utilis√©es et les transitions intercouches. <br><br>  Actuellement, dans la pratique, les trois m√©thodes (modes) de tra√ßage des cartes de circuits imprim√©s suivantes sont largement utilis√©es: <br><ol><li>  Le tra√ßage manuel est effectu√© par le concepteur en dessinant un motif de conducteurs sur le dessin de la carte. </li><li>  Le tra√ßage automatique est mis en ≈ìuvre par des programmes sp√©cialis√©s qui r√©alisent des conducteurs en couches.  Les r√©sultats sont disponibles pour les concepteurs pour les ajustements et am√©liorations manuels ult√©rieurs. </li><li>  Le tra√ßage interactif est une combinaison de modes de tra√ßage manuel et automatique.  Dans ce cas, le concepteur d√©finit les conditions de tra√ßage de tout ou partie des connexions requises et le logiciel effectue des op√©rations de tra√ßage dans les conditions donn√©es. </li></ol><br>  Compte tenu du fait que les r√©sultats du tra√ßage automatique sont tr√®s critiques dans la conception assist√©e par ordinateur, des descriptions (sous une forme assez g√©n√©rale) d'algorithmes courants pour r√©soudre ce probl√®me sont donn√©es ci-dessous. <br><br>  <b>Algorithme d'onde de trace automatique</b> <br><br>  La premi√®re description de l'algorithme d'onde pour le tra√ßage des connexions sur les cartes de circuits imprim√©s a √©t√© publi√©e au d√©but des ann√©es 60 (Lee, CY, ¬´An Algorithm for Path Connections and Its Applications¬ª, IRE Transactions on Electronic Computers, vol. EC-10, num√©ro 2, pp. 364-365, 1961).  La simplicit√© de cet algorithme a incit√© √† la mise en ≈ìuvre de nombreux outils logiciels pertinents. <br><br>  √Ä chaque it√©ration, l'algorithme recherche et √©tablit une connexion d'une largeur donn√©e entre deux points donn√©s du plan, en tenant compte des obstacles existants.  Pour remplir ces fonctions, le soi-disant champ de travail discret (DRP) est utilis√© - une matrice num√©rique bidimensionnelle, dont les cellules affichent les sections correspondantes de la carte de circuit imprim√© avec des dimensions √©gales √† la largeur du conducteur, augment√©es de la taille de l'intervalle admissible.  Cela garantit que deux conducteurs situ√©s dans des cellules adjacentes auront toujours le jeu requis entre leurs bords.  Les cellules DRP interdites pour la pose des connexions sont marqu√©es d'√©tiquettes sp√©ciales. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/3p/aw/im/3pawimx-msprhtjwybnv7h8lokc.jpeg" width="90%"></div><br>  La recherche de la connexion est effectu√©e en affectant s√©quentiellement des √©tiquettes num√©riques <i>1-2-3 ...</i> aux cellules DRP voisines (non interdites pour l'√©tablissement de la connexion), en commen√ßant par l'une des connect√©es ( <b>"I"</b> ) et jusqu'√† la seconde ( <b>"P"</b> ).  Dans le cas o√π la deuxi√®me cellule connect√©e est atteinte, elle commence la formation de la connexion trouv√©e sur la base de la s√©lection s√©quentielle de paires de cellules voisines dans la s√©quence de codes <i>... 3-2-1-3-2-1 ...</i> <br><br>  La connexion construite est affich√©e sur le DRP avec un nouvel ensemble de cellules interdit pour l'√©tablissement de connexions, puis la proc√©dure d√©crite est r√©p√©t√©e pour la paire de points suivante, etc. <br><br>  <b>M√©thodes de tra√ßage g√©om√©trique</b> <br><br>  Les m√©thodes de tra√ßage g√©om√©trique (bas√© sur la forme) sont la prochaine g√©n√©ration apr√®s la g√©n√©ration d'onde d'algorithmes de tra√ßage PCB et de grands circuits int√©gr√©s. <br><br>  Ces m√©thodes fonctionnent sur des mod√®les g√©om√©triques d'objets de c√¢blage imprim√©s (contacts, conducteurs, etc.), recherchant et √©tablissant des connexions dans un labyrinthe existant de ressources libres. <br><br>  Les algorithmes de cette classe r√©solvent le probl√®me de la pose de chaque connexion √©galement en deux √©tapes: la recherche d'une connexion possible et la pose. <br><br>  La recherche de la connexion est effectu√©e par la distribution s√©quentielle d'√©chantillons rectangulaires ( <b>¬´I¬ª</b> - l'√©chantillon initial) √† travers les sections continues des ressources de trace disponibles - jusqu'√† ce que l'objet g√©om√©trique <b>¬´P¬ª se</b> rencontre (ou que toutes les ressources soient √©puis√©es).<font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Chaque √©chantillon form√© est une source pour la formation de trois √©chantillons g√©n√©r√©s le long de ses bords (e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">N</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> ). </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Le chemin trouv√© est d√©fini comme une s√©quence de paires d'√©chantillons g√©n√©r√©s et g√©n√©r√©s </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">( </font></font><b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"></font></font></b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">18</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">16</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">14</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">12</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">10</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">8</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2 </font></font></sub> <b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">I</font></font></b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> ) </font></font><br><br><img src="https://habrastorage.org/webt/d8/cc/vc/d8ccvcmlp6gkeutymu0diby0dae.jpeg"><br><br> <b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">M√©thodes de tra√ßage topologique</font></font></b> <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Les m√©thodes de tra√ßage topologique fonctionnent avec un mod√®le topologique de ressources de tra√ßage r√©sultant de l'application d'op√©rations de triangulation (ou similaires bas√©es sur des formes g√©om√©triques polygonales convexes) √† l'ensemble des points caract√©ristiques des √©l√©ments de circuits imprim√©s: contacts, conducteurs, zones d'interdiction de tra√ßage, circuits imprim√©s, etc. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">La recherche de la connexion est effectu√©e par une analyse s√©quentielle des triangles adjacents du mod√®le topologique, en commen√ßant par ceux des sommets qui ont un </font></font><b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">¬´I¬ª</font></font></b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> et se terminant par le premier triangle rencontr√©, lequel des sommets a un </font></font><b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">¬´P¬ª</font></font></b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> . </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Le chemin trouv√© est d√©termin√© par la s√©quence d'ar√™tes de triangles adjacents situ√©s entre les sommets initial et final: </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">( </font></font><b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">P</font></font></b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">12</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">11</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">10</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">9</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">8</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">7</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">6</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">5</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">4</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">3</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">2</font></font></sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> e </font></font><sub><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">1 </font></font></sub> <b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">I</font></font></b><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> ). </font></font><br><br><img src="https://habrastorage.org/webt/fc/bv/jw/fcbvjwylhw06m1bcxvlsiuwjf7k.jpeg"><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Les descriptions pr√©sent√©es des algorithmes de tra√ßage sont simplifi√©es et ne sont appliqu√©es qu'aux structures monocouches les plus simples. En pratique, les impl√©mentations logicielles de ces algorithmes permettent de tracer des cartes de circuits imprim√©s multicouches √† l'aide de jonctions m√©tallis√©es intercouches, en observant un large √©ventail de restrictions sur la largeur des conducteurs et les √©carts minimaux admissibles entre tous les √©l√©ments de la carte de circuits imprim√©s.</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">L'utilisation g√©n√©ralis√©e des appareils √©lectroniques dans l'instrumentation, l'industrie informatique, l'industrie a√©rospatiale et les appareils m√©nagers impose des exigences de plus en plus strictes sur la qualit√© et les propri√©t√©s √©lectrophysiques des cartes de circuits imprim√©s form√©es lors du routage des connexions sur la carte. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Aujourd'hui, les exigences suppl√©mentaires suivantes pour les m√©thodes de suivi deviennent plus critiques:</font></font><br><br><ul><li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> R√©alisation de compos√©s haute densit√©. </font></font></li><li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Fournit une vitesse √©lev√©e et une synchronisation lors de la transmission de signaux. </font></font></li><li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Garantit l'immunit√© au bruit des signaux dans les connexions. </font></font></li></ul><br><h4><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Documentation pour les conceptions d'appareils √©lectroniques </font></font></h4><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">La derni√®re √©tape de la conception des appareils √©lectroniques est la publication de la documentation du projet, y compris la documentation de conception et les donn√©es pour la fabrication de cartes de circuits imprim√©s. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Documentation de conception (CD) - documents graphiques et textuels qui d√©terminent la composition et la structure du produit, contiennent les donn√©es n√©cessaires √† sa fabrication, son contr√¥le, son fonctionnement. Ils comprennent les sp√©cifications, le sch√©ma √©lectrique, le dessin d'assemblage de la carte, la liste des √©l√©ments, la liste des produits achet√©s, les sp√©cifications techniques, le programme et la m√©thodologie de test, etc., conform√©ment aux exigences de GOST.</font></font><br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/ws/z-/r6/wsz-r68vtuwzttejpah7jvijfxo.jpeg" width="90%"></div><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Les donn√©es sur la fabrication des cartes de circuits imprim√©s sont g√©n√©r√©es par un logiciel et contiennent les informations n√©cessaires √† la fabrication des photomasques et du per√ßage. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Les formats de pr√©sentation de ces donn√©es sont unifi√©s (Gerber, ODB ++) et sont </font></font><i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">de facto des standards</font></font></i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> lors de la transmission des r√©sultats au constructeur.</font></font><br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/j2/tr/wd/j2trwdwgenpmfkkuq91wuyx7m6s.jpeg" width="90%"></div><br><h3><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Cycle de conception CEA de bout en bout </font></font></h3><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Du point de vue des utilisateurs (c'est-√†-dire des d√©veloppeurs d'√©quipements √©lectroniques), CAD REA est un produit logiciel dont les propri√©t√©s de consommation sont √©valu√©es selon les principaux crit√®res suivants: </font></font><br><br><ul><li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Prise en charge du cycle de conception CEA de bout en bout par des outils d'automatisation. </font></font></li><li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> La fonctionnalit√© des sous-syst√®mes individuels (mod√©lisation, connexions de trace, etc.). </font></font></li><li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Ouverture du syst√®me pour son int√©gration avec d'autres moyens d'automatisation dans le m√™me domaine ou dans des domaines connexes. </font></font></li><li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Documentation utilisateur d√©taill√©e et de haute qualit√©. </font></font></li><li><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Assistance technique aux utilisateurs des soci√©t√©s d√©veloppant des produits logiciels. </font></font></li></ul><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Dans cette s√©rie d'exigences, le plus important, en r√®gle g√©n√©rale, est l'exigence de la possibilit√© de construire un cycle de conception de bout en bout - de la publication des sp√©cifications techniques d'un projet √† l'obtention de la documentation de conception et des donn√©es pour la fabrication d'un produit. </font></font><br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/ni/do/di/nidodiocfu8e2adfecthsduu95g.jpeg" width="90%"></div><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Le contenu du cycle de bout en bout est d√©termin√© par un ensemble d'√©tapes de projet, ex√©cut√©es s√©quentiellement sur la base d'un mod√®le d'information de projet unique. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Cette approche garantit la compatibilit√© des donn√©es de conception et la possibilit√© d'une conception it√©rative du produit, c'est-√†-dire la reprise des travaux de conception √† partir de l'√©tape initiale ou de l'une des √©tapes interm√©diaires avec des changements dans les sp√©cifications de conception. </font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Un exemple de CAD REA de conception russe, qui permet d'automatiser les principales √©tapes de la conception d'appareils √©lectroniques, est le produit logiciel EREMEX Delta Design: </font></font><br><br><img src="https://habrastorage.org/webt/ky/xc/mv/kyxcmvtc2i9-xg1dznsw63llali.jpeg"><br><br><img src="https://habrastorage.org/webt/wq/sa/bj/wqsabj6yjltlcazneunhenbyjfo.jpeg" width="40%" align="right"><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">dans de nombreux cas, les soci√©t√©s d'√©quipement √©lectronique organisent des cycles de conception de bout en bout bas√©s sur l'int√©gration de CAD REA compatibles avec les informations de diff√©rents fabricants, dont le march√© actuel est suffisant divers.</font></font><br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">En conclusion du d√©bat sur les questions li√©es √† l'automatisation de la conception des √©quipements √©lectroniques, il convient de noter que ce domaine d'activit√© continue actuellement √† se d√©velopper de mani√®re assez intensive. </font><font style="vertical-align: inherit;">√Ä court terme, nous devons nous attendre √† l'√©mergence de nouvelles m√©thodes et approches pour r√©soudre les probl√®mes de conception assist√©e par ordinateur.</font></font></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/fr439572/">https://habr.com/ru/post/fr439572/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../fr439562/index.html">Configurez le cluster Kubernetes HA sur du m√©tal nu avec kubeadm. Partie 1/3</a></li>
<li><a href="../fr439564/index.html">Application pratique de la transformation d'arbre AST en utilisant le putout comme exemple</a></li>
<li><a href="../fr439566/index.html">Pourquoi la documentation SRE est importante. 3e partie</a></li>
<li><a href="../fr439568/index.html">SSD bas√©s sur QLC - un tueur de disque dur? Pas vraiment</a></li>
<li><a href="../fr439570/index.html">Magie IPython pour modifier les balises de cellules Jupyter</a></li>
<li><a href="../fr439574/index.html">Protocole SmartCard I2C. √âchangez les commandes APDU via l'interface I2C</a></li>
<li><a href="../fr439576/index.html">Un aper√ßu complet des interviews Python. Trucs et astuces</a></li>
<li><a href="../fr439578/index.html">A la question des transformations et autres op√©rations</a></li>
<li><a href="../fr439580/index.html">Faire fonctionner Git pour Windows dans ReactOS</a></li>
<li><a href="../fr439584/index.html">Le projet Lenergy comme repenser les alimentations portables</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>