<!DOCTYPE html>
<html lang="ja">
  <head>

<meta charset="utf-8">
<meta name="viewport" content="width=device-width,initial-scale=1">
<title>Intel、Rocket Lake、Tiger Lake-H、Jasper Lake など新世代プロセッサを正式発表 | Coelacanth&#39;s Dream</title>

<link rel="canonical" href="https://www.coelacanth-dream.com/posts/2021/01/12/intel-ces2021-rkl-jsl-adl_s/">

<link rel="icon" type="image/png" sizes="128x128" href="https://www.coelacanth-dream.com/icon.png">

<link rel="alternate" type="application/rss+xml" href="https://www.coelacanth-dream.com/posts/index.xml">
<link rel="alternate" type="application/rss+xml" href="https://www.coelacanth-dream.com/lastmod/index.xml">

<meta property="og:site_name" content="Coelacanth&#39;s Dream">
<meta property="og:type" content="article">
<meta property="og:title" content="Intel、Rocket Lake、Tiger Lake-H、Jasper Lake など新世代プロセッサを正式発表 | Coelacanth&#39;s Dream">
<meta name="twitter:card" content="summary">
<meta name="description" content="今月 11日よりオンラインで開催されている CES2021 に合わせ、Intel は 3つの News Conference を開催した。 その中の「Do More with the Power of Computing」にて、新世代のプロセッサとなる">
  <meta property="og:description" content="今月 11日よりオンラインで開催されている CES2021 に合わせ、Intel は 3つの News Conference を開催した。 その中の「Do More with the Power of Computing」にて、新世代のプロセッサとなる"><meta property="og:image" content="https://www.coelacanth-dream.com/icon.png"><meta property="og:locale" content="ja_JP">
<meta name="author" content="Umio Yasuno">
<meta name="copyright" content="&copy; 2019 - 2022 Umio-Yasuno">
<meta name="keywords" content="Coelacanth&#39;s Dream, Rocket_Lake, Jasper_Lake, Alder_Lake, Tremont">
    <link rel="preload" href="https://www.coelacanth-dream.com/css/ds.min.css" as="style"><link rel="preload" href="https://www.coelacanth-dream.com/css/page.min.css" as="style"><style>
  html{background:#034759 fixed no-repeat;font-size:.95rem}body{display:grid;grid-template:var(--body-grid,repeat(4,auto) 2rem/auto .5rem .25rem);gap:1rem 0;scrollbar-width:thin;scrollbar-color:rgba(5,110,138,.9)#0000}.site-title{grid-row:1/2;grid-column:1/-3;margin:.5rem 0 0;font:2rem/1 monospace;word-spacing:100vw;text-align:right;isolation:isolate;text-shadow:.1em -.1em .8em #f1f4f3}.site-title-link{color:#b7c8c4;text-decoration:none;padding:0}.site-title-link:hover{color:#dae3e0}.lain-e{display:inline-block;font:700 .7em/.7 monospace;transform:rotate(-32deg);padding:0 .3ch .3ex;margin:0 -.1em 0 0;background-color:#0005;border-radius:50%}.text{display:grid;grid-row:var(--text-row,2/3);grid-column:var(--text-column,1/-2);color:#fffefe;line-height:1.68;grid-template:auto/.5% .5% auto 1%;gap:.8rem 0;overflow:hidden;overflow-wrap:anywhere;word-break:break-word}footer{display:var(--f-disp,grid);grid-row:3/4;grid-column:1/-1;contain:content}.side,.slide{position:fixed;contain:content}.side{display:var(--side-disp,none)}.slide{display:grid;visibility:var(--slide-vis,hidden)}a{color:#b7ffff;text-decoration:none;margin:0;padding:0 .2rem}hr{background-color:#17736b;padding:0;border-width:0;width:99%;height:1px}::-webkit-scrollbar{width:.2rem;height:.2rem;background-color:#0000}::-webkit-scrollbar-thumb{background-color:rgba(5,110,138,.9)}::-webkit-scrollbar-corner,::-webkit-scrollbar-resizer{display:none}.crt{background:radial-gradient(#eee1 4%,#0000 95%,#111 98%)50%/contain fixed no-repeat,linear-gradient(to bottom,#0000 55%,#0003 55%)50%/100% .5rem fixed repeat-y,linear-gradient(to right,#f002 33.4%,#0802 33.4%,#0802 66.8%,#00f2 66.8%)50%/.25rem 100% fixed repeat-x;opacity:.3;width:100%;height:100%;position:fixed;inset:0;z-index:2;pointer-events:none;isolation:isolate;contain:strict}.sb{display:inline-block;font:.8rem/1.2 sans-serif;margin:auto 0;padding:.12rem .5rem .24rem;max-width:max-content;text-align:center;cursor:pointer;color:#eff;border:1px solid var(--sb-brdr,#046a85);text-decoration:none;background-image:linear-gradient(to bottom,#04576d 0%,#034f63 100%);contain:content}.sb:active{--sb-brdr:#04576d}.sb::before{content:attr(data-btn-txt)}.rss::before{content:"RSS: " attr(data-rss-name)}.rss-block{display:flex;gap:.2rem}.share-block{display:flex;flex-flow:row wrap;gap:.2rem .1rem;justify-content:flex-end}@media(min-width:840px){body{--body-grid:repeat(5, auto) 6vh / calc(160px + 1rem) 0.2rem 0.6rem auto 0 0.5rem}.text{--text-row:auto;--text-column:2/-2}.side{--side-disp:block;height:98vh;width:160px;inset:1vh 0 0;padding:0 .5rem;color:#28c8bb;border-right:1px solid #17736b;font-size:1rem;overflow:scroll}.slide{display:none}footer{grid-column:2/-1}}
  .page-title{grid-column:2/-2;font:1.1rem sans-serif;color:#e5ebea;margin:0;padding:0}.sect-title{font-size:1rem;margin:0}.delay-ds{visibility:var(--ds,hidden)}.home,.posts,.cat-tag,.tag-comple{grid-column:2/-1}datalist{display:none}.page-main{font-size:.95rem;grid-column:2/-1;overflow:hidden;contain:content;display:flex;flex-flow:column nowrap;gap:.8rem 0}.page-main>p{margin:0}.page-main>p::before{content:'';padding:0 .25rem}.delay-page{visibility:var(--dp,hidden)}.page-title{color:#f7ab39;font:1rem/1.4 sans-serif;grid-column:2/-2;margin:0;overflow-wrap:break-word;word-break:break-word}figure{width:98%;height:54vh}.article-time{grid-column:3/-1;display:flex;text-align:end;margin:0;flex-flow:column nowrap;gap:.1rem 0;color:#28c8bb;font:.9rem/1.1 monospace}
</style>
    <link rel="preload" href="https://www.coelacanth-dream.com/js/main.min.js" as="script">
    <script type="application/ld+json">{"@context":"https://schema.org/","@type":"Article","dateCreated":"2021-01-12","dateModified":"2021-12-07","datePublished":"2021-01-12","headline":"Intel、Rocket Lake、Tiger Lake-H、Jasper Lake など新世代プロセッサを正式発表","image":"https://www.coelacanth-dream.com/icon.png","name":"Intel、Rocket Lake、Tiger Lake-H、Jasper Lake など新世代プロセッサを正式発表"}</script>
  </head>
  <body><header class="site-title">
  <a href="https://www.coelacanth-dream.com/" class="site-title-link" title="Coelacanth&#39;s Dream">Coelacanth's Dream</a>
</header>
<link rel="stylesheet" href="https://www.coelacanth-dream.com/css/page.min.css">

    <main class="text">
      <h1 class="page-title">Intel、Rocket Lake、Tiger Lake-H、Jasper Lake など新世代プロセッサを正式発表</h1>

  <article class="page-main delay-page"><aside class="share-block"><button aria-label="Copy URL button" class="share-copy-button sb cp-url" data-btn-txt="Share" onclick="copy_url({ url: true, title: false })" tabindex="0" type="button"></button><button aria-label="Copy URL button" class="share-copy-button sb cp-url-title" data-btn-txt="Copy URL & Title" onclick="copy_url({ url: true, title: true })" tabindex="0" type="button"></button></aside><aside class="article-time">
    <time datetime="2021-01-12T16:30:17+09:00">Post: 2021-01-12 16:30:17</time>
    <aside class="update">Update: 2021-12-07 08:08:35</aside>
  </aside><p>今月 11日よりオンラインで開催されている CES2021 に合わせ、Intel は 3つの News Conference を開催した。<br>
その中の「Do More with the Power of Computing」にて、新世代のプロセッサとなる <em>Rocket Lake-S</em> のさらなる発表、<em>Jasper Lake</em> と <em>Tiger Lake-H</em> の正式発表、そして <em>Alder Lake-S</em> の動作デモが披露された。</p>
<ul>
<li><a href="https://newsroom.intel.com/news-releases/ces-2021-intel-announces-four-new-processor-families/" rel="noopener noreferrer" target="_blank" title="https://newsroom.intel.com/news-releases/ces-2021-intel-announces-four-new-processor-families/">CES 2021: Intel Announces Four New Processor Families | Intel Newsroom</a></li>
</ul>
<section class="page-index"><h2 id="page-index">Index<a href="#page-index" class="head-cur-link" aria-hidden></a>
</h2>
<ul>
<li><a href="#rkl" title="#rkl">Rocket Lake</a></li>
<li><a href="#jsl" title="#jsl">Jasper Lake</a></li>
<li><a href="#adl" title="#adl">Alder Lake</a>
<ul>
<li><a href="#adl_s-gen5-x16" title="#adl_s-gen5-x16">Alder Lake-S は PCIe Gen5 16-Lane を備えるか</a></li>
</ul>
</li>
</ul>
</section>

<h2 id="rkl">Rocket Lake<a href="#rkl" class="head-cur-link" aria-hidden></a>
</h2>
<p><em>Rocket Lake</em> の概要は既に発表されていたが、IPC向上について具体的な数字が出され、そしてダイの画像が公開された。<br>
<span class="thread-link"><a rel="noopener noreferrer" target="_blank" href="https://www.coelacanth-dream.com/posts/2020/10/30/intel-rkl/" title="/posts/2020/10/30/intel-rkl/">Intel Rocket Lake-S の概要を発表　―― Cypress Cove の詳細はまだ、AV1 HWエンコードには非対応 | Coelacanth&rsquo;s Dream</a></span>
</p>
<p><em>Rocket Lake-S</em> はその前世代の <em>Comet Lake (Skylake アーキテクチャ)</em> と比較して、19% の IPC向上を果たしたとしている。<br>
<em>Ice Lake</em> では 18% の向上とされていたが、1%の違いはさらなる最適化かそれとも計算方法の違いか。<sup id="fnref:1"><a href="#fn:1" class="footnote-ref" role="doc-noteref">1</a></sup><br>
ちなみに、この前世代から 19% の IPC向上 というのは、AMD <em>Zen 3 アーキテクチャ</em> と同じ向上幅だったりする。<sup id="fnref:2"><a href="#fn:2" class="footnote-ref" role="doc-noteref">2</a></sup></p>
<p>今回 <em>Rocket Lake-S</em> の画像が公開されたことで、ずっと前より噂されていた MCM構造ではなく、CPU と GPU を統合したモノリシック構造であることが判明した。<br>
CPU には 10nm で製造される <em>Ice Lake</em> を、GPU には 10nm SuperFin で製造される <em>Tiger Lake</em> と同じ <em><span class="xe-gpu-arch">X<sup>e</sup></span> アーキテクチャ</em> をそれぞれバックポートした異色の構成となる。</p>
<p>ダイの画像は、以下リンク先の PDF 19ページから確認できる。</p>
<ul>
<li><a href="https://newsroom.intel.com/wp-content/uploads/sites/11/2021/01/2021_CES_PressConference_FINAL_1.11.2021.pdf" rel="noopener noreferrer" target="_blank" title="https://newsroom.intel.com/wp-content/uploads/sites/11/2021/01/2021_CES_PressConference_FINAL_1.11.2021.pdf">PowerPoint Presentation - 2021_CES_PressConference_FINAL_1.11.2021.pdf</a></li>
</ul>
<h2 id="jsl">Jasper Lake<a href="#jsl" class="head-cur-link" aria-hidden></a>
</h2>
<p>教育市場向けにコードネーム <em>Jasper Lake</em> をベースとする <strong>Pentium Silver / Celeron</strong> SKU 計 6個が正式発表された。<br>
<em>Jasper Lake</em> は CPUマイクロアーキテクチャに <em>Tremont</em> を採用し、Intel 10nm で製造される。<br>
ここでの 10nm は <em>Tiger Lake</em> 等の SuperFin ではない、<em>Ice Lake</em> と同じ 10nm となる。</p>
<ul>
<li><a href="https://ark.intel.com/content/www/us/en/ark/products/codename/128823/jasper-lake.html" rel="noopener noreferrer" target="_blank" title="https://ark.intel.com/content/www/us/en/ark/products/codename/128823/jasper-lake.html">Products formerly Jasper Lake</a></li>
</ul>
<table>
<thead>
<tr>
<th style="text-align:left">Jasper Lake</th>
<th style="text-align:center">Core</th>
<th style="text-align:center">CPU<br>base/boost clock</th>
<th style="text-align:center">GPU EU</th>
<th style="text-align:center">GPU<br>base/boost clock</th>
<th style="text-align:center">TDP</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left">N6005</td>
<td style="text-align:center">4</td>
<td style="text-align:center">2.0/3.3 GHz</td>
<td style="text-align:center">32 EU</td>
<td style="text-align:center">400/900 MHz</td>
<td style="text-align:center">10 W</td>
</tr>
<tr>
<td style="text-align:left">N6000</td>
<td style="text-align:center">4</td>
<td style="text-align:center">1.1/3.3 GHz</td>
<td style="text-align:center">32 EU</td>
<td style="text-align:center">350/850 MHz</td>
<td style="text-align:center">6 W</td>
</tr>
<tr>
<td style="text-align:left">N5105</td>
<td style="text-align:center">4</td>
<td style="text-align:center">2.0/2.9 GHz</td>
<td style="text-align:center">24 EU</td>
<td style="text-align:center">450/800 MHz</td>
<td style="text-align:center">10 W</td>
</tr>
<tr>
<td style="text-align:left">N5100</td>
<td style="text-align:center">4</td>
<td style="text-align:center">1.1/2.8 GHz</td>
<td style="text-align:center">24 EU</td>
<td style="text-align:center">350/800 MHz</td>
<td style="text-align:center">6 W</td>
</tr>
<tr>
<td style="text-align:left">N4505</td>
<td style="text-align:center">2</td>
<td style="text-align:center">2.0/2.9 GHz</td>
<td style="text-align:center">16 EU</td>
<td style="text-align:center">450/750 MHz</td>
<td style="text-align:center">10 W</td>
</tr>
<tr>
<td style="text-align:left">N4500</td>
<td style="text-align:center">2</td>
<td style="text-align:center">1.1/2.8 GHz</td>
<td style="text-align:center">16 EU</td>
<td style="text-align:center">350/750 MHz</td>
<td style="text-align:center">6 W</td>
</tr>
</tbody>
</table>
<p><em>Jasper Lake</em> のメモリインターフェイスは DDR4/LPDDR4x 128-bit に対応する。ただ LPDDR4x であってもメモリ速度は 2933MHz までの対応となる。<br>
他 I/O には、USB 2.0 8ポート、USB 3.2 5Gbps 4ポート、USB 3.2 2ポート、SATA 6.0Gb/s 最大 2ポート、PCIe Gen3 8-Lane を備える。<br>
ただし、SATA 2ポートと USB 3.2 5Gbps は PCIe Gen3 の一部と排他関係にある。</p>
<p>少し意外だったのは、<em>Jasper Lake</em> は PCH を搭載する点で、「Intel® Pentium® Silver and Intel® Celeron® Processors」 によると、PCH は 14nmプロセスで製造され、CPU と同じパッケージ上に搭載される。USB や PCIe 等は PCH から接続するようだ。<br>
I/O も 1つのダイに収めず、CPU と PCH に分離したのは 10nmプロセスの製造能力と関係しているのだろうか？</p>
<ul>
<li><a href="https://edc.intel.com/content/www/us/en/design/ipla/software-development-platforms/servers/platforms/intel-pentium-silver-and-intel-celeron-processors-datasheet-volume-1-of-2/005/block-diagram/" rel="noopener noreferrer" target="_blank" title="https://edc.intel.com/content/www/us/en/design/ipla/software-development-platforms/servers/platforms/intel-pentium-silver-and-intel-celeron-processors-datasheet-volume-1-of-2/005/block-diagram/">Block Diagram - 005 - ID:633935 | Intel® Pentium® Silver and Intel® Celeron® Processors Datasheet, Volume 1</a></li>
</ul>
<p>CPUダイ自体は <em>Elkhart Lake</em> と同一で、PCH とパッケージを変えている可能性も考えられるが、<em>Elkhart Lake</em> と <em>Jasper Lake</em> で GNA (Gaussian mixture model and Neural network Acceleration unit) の世代が異なり、<br>
<em>Elkhart Lake</em> は <em>Ice Lake</em> や <em>Gemini Lake</em> と同じ Gen1 だが、<em>Jasper Lake</em> は <em>Tiger Lake</em> と同じ Gen2 となる。</p>
<ins >
  <span class="insbegin">（追記）</span>
  <section class="ins-content">
    <p>言い換えれば、<em>Jasper Lake</em> と <em>Elkhart Lake</em> は GNA にしか違いが無く、GNA が実際には同じであればダイも同一である可能性が高い。<br>
GNA Gen1 と Gen2 の違いは扱える最大レイヤー数しかないため、Gen2 を Gen1 として動作させることは可能なはず。</p>

  </section>
  <span class="insend">（追記終了）</span>
</ins>

<p>Intel サイトのスペックシートには、1.5M Cache と Cache 4 MB の両方が記載されているが、これは L2キャッシュ 1.5MB、L3キャッシュ (LLC) 4MB の意で、<em>Tremont アーキテクチャ</em> では 4コアとそれらで共有する L2キャッシュでクラスタ (タイルとも呼ばれる) を構成する。<br>
L2キャッシュは CPUコアのみが使用可能だが、L3キャッシュは GPU からも使用できるという違いがある。<br>
<span class="thread-link"><a rel="noopener noreferrer" target="_blank" href="https://www.coelacanth-dream.com/posts/2020/10/24/intel-jsl-cache/" title="/posts/2020/10/24/intel-jsl-cache/">気になる Jasper Lake のキャッシュ構成　―― 【追記】 Snow Ridge と Elkhart Lake について訂正 | Coelacanth&rsquo;s Dream</a></span>

同じく <em>Tremont アーキテクチャ</em> を採用する、サーバー向けの <em>Snow Ridge</em> 、組み込み向けの <em>Elkhart Lake</em> は搭載製品に応じて LLC の有効を選択可能となっていたが、一般モバイル向けとなる <em>Jasper Lake</em> は性能向上の目的もあり、デフォルトで有効化されるということなのだろう。</p>
<p>前世代の Atomプロセッサ、<em>Gemini Lake</em> との性能比較も公開されている。全ての項目で性能向上を果たしており、中でもグラフィクス性能が目覚ましく、3DMark Fire Strike で 78% の向上を見せている。<br>
ただ TDP を示す PL1 は同じ 6W なのに対し、<strong>Pentium Silver N6000</strong> の PL2 は 20W と、比較対象の <em>Gemini Lake</em> より 5W 高いのは少し気になる所かもしれない。</p>
<ul>
<li><a href="https://edc.intel.com/content/www/us/en/products/performance/benchmarks/intel-pentium-silver-processors/" rel="noopener noreferrer" target="_blank" title="https://edc.intel.com/content/www/us/en/products/performance/benchmarks/intel-pentium-silver-processors/">Intel® Pentium® Silver Mobile Processors - 1 - ID:615781 | Performance Index</a></li>
</ul>
<h2 id="adl_s">Alder Lake-S<a href="#adl_s" class="head-cur-link" aria-hidden></a>
</h2>
<p><em>Alder Lake</em> が 2021年後半に登場することを再び語ると同時に、Windows OS の動作デモを披露し、開発が順調であることがアピールされた。<br>
何となく、以前 10nmキャンセルの話に Intel が速攻で反応してから、次世代プロセッサの開発状況に対し若干オープンになったように思う。そういった気質なのかもしれないが、Raja Koduri 氏は Xe GPU のパッケージを Twitter で公開したりしている。</p>
<p>そして、<em>Alder Lake</em> が 10nm Enhanced SuperFin で製造されることが明言された。<br>
10nm Enhanced SuperFin ではさらなるトランジスタの高速化、MIMキャパシタの改良が為されるとしている。</p>
<h3 id="adl_s-gen5-x16">Alder Lake-S は PCIe Gen5 16-Lane を備えるか<a href="#adl_s-gen5-x16" class="head-cur-link" aria-hidden></a>
</h3>
<p>今回の発表とは少しずれるが <em>Alder Lake-S</em> に関係した話として、PCIeレーンが <em>Alder Lake-P</em> のそれより増やされるというものがある。</p>
<p>先日、Coreboot のあるパッチに対するコメントで明かされた、<em>Alder Lake-P</em> は PCIe Gen5 8-Lane と PCIe Gen4 4-Lane x2 を備えるということを取り上げたが、<br>
<span class="thread-link"><a rel="noopener noreferrer" target="_blank" href="https://www.coelacanth-dream.com/posts/2021/01/01/adl_p-gen5-tgl_h-gen4-x20/" title="/posts/2021/01/01/adl_p-gen5-tgl_h-gen4-x20/">Alder Lake は PCIe Gen5 に対応、Tiger Lake-H は Gen4 20-Lane を備える | Coelacanth&rsquo;s Dream</a></span>

関係したパッチのコメントにて、<em>Alder Lake-S</em> ではさらに <code>PEG11</code> (PCI Express Graphics Interface) が追加されることが述べられた。</p>
<blockquote>
<pre><code> ADL-S has one extra PEG11, will add ADL-S later in year
</code></pre>
<div class="quote-source">引用元:<cite class="source-link"><a href="https://review.coreboot.org/c/coreboot/+/49136/comment/ef70c9d3_664b5002/" rel="noopener noreferrer" target="_blank" title="https://review.coreboot.org/c/coreboot/+/49136/comment/ef70c9d3_664b5002/">https://review.coreboot.org/c/coreboot/+/49136/comment/ef70c9d3_664b5002/</a></cite>
</div>

</blockquote>
<p>PEG と PCIe RP (Root Port) の関係は、以下の引用部から、PCIe Gen4 4-Lane x2 には PEG60 と PEG62 が割り振られ、PCIe Gen5 8-Lane は PEG10 となっている。<br>
割り振られた数字から追加される PEG11 は PCIe Gen5 に対応し、<em>Alder Lake-S</em> はデスクトップ向けとして GPU との接続を目的に PCIe Gen5 16-Lane を備えることが考えられる。</p>
<blockquote>
<pre><code> 00:01.0 (pcie5) has 1 x8 port (pcie5 or lower)
 00:06.0 (pci4_0) has 1 x4 port (pcie4 or lower)  
 00:06.2 (pci4_1) has 1 x4 port (pcie4 or lower)  
</code></pre>
<div class="quote-source">引用元:<cite class="source-link"><a href="https://review.coreboot.org/c/coreboot/+/48340" rel="noopener noreferrer" target="_blank" title="https://review.coreboot.org/c/coreboot/+/48340">soc/intel/alderlake: Refactor PCIE port config (I0b390e43) · Gerrit Code Review</a></cite>
</div>

<pre><code> RP1: PEG60 : 0:6:0 : CPU SSD1  
 RP2: PEG10 : 0:1:0 : x8 CPU Slot  
 RP3: PEG62 : 0:6:2 : CPU SSD2  
</code></pre>
<div class="quote-source">引用元:<cite class="source-link"><a href="https://review.coreboot.org/c/coreboot/+/49136" rel="noopener noreferrer" target="_blank" title="https://review.coreboot.org/c/coreboot/+/49136">soc/intel/alderlake: Refactor SoC code to maintain CPU and PCH PCIE RPs (I92123450) · Gerrit Code Review</a></cite>
</div>

</blockquote>
<p><em>Rocket Lake-S</em> では利用可能な CPU側の PCIe が 20-Lane に増やされ、GPU (16-Lane) と NVMe SSD (4-Lane) とを直接接続できるようになったが、<br>
<em>Alder Lake-S</em> ではさらに増えて 24-Lane となり、NVMe SSD をさらに搭載可能となる。</p>
<p>ただ 10nm Enhanced SuperFin でこの PCIeレーン数となると、ダイサイズへの影響がそれなりにあるだろうことが気掛かりだ。</p>
<table>
<thead>
<tr>
<th style="text-align:left"></th>
<th style="text-align:center">Tiger Lake</th>
<th style="text-align:center">Tiger Lake-H</th>
<th style="text-align:center">Alder Lake-P</th>
<th style="text-align:center">Alder Lake-M</th>
<th style="text-align:center">Alder Lake-S</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left">CPU side PCIe</td>
<td style="text-align:center">Gen4<br>4-Lane x2</td>
<td style="text-align:center">Gen4<br> 16-Lane + 4-Lane</td>
<td style="text-align:center">Gen5 8-Lane<br>Gen4 4-Lane x2</td>
<td style="text-align:center">?</td>
<td style="text-align:center">Gen5 8-Lane x2<br>Gen4 4-Lane x2</td>
</tr>
<tr>
<td style="text-align:left">PCH</td>
<td style="text-align:center">TGP_LP</td>
<td style="text-align:center">TGP_H</td>
<td style="text-align:center">ADP_P</td>
<td style="text-align:center">TGP_LP?</td>
<td style="text-align:center">ADP_S</td>
</tr>
</tbody>
</table>
<div class="footnotes" role="doc-endnotes">
<hr>
<ol>
<li id="fn:1">
<p><a href="https://pc.watch.impress.co.jp/docs/column/kaigai/1187002.html" rel="noopener noreferrer" target="_blank" title="https://pc.watch.impress.co.jp/docs/column/kaigai/1187002.html">【後藤弘茂のWeekly海外ニュース】Intelが10nmプロセスの「Ice Lake」を正式発表 - PC Watch</a>&#160;<a href="#fnref:1" class="footnote-backref" role="doc-backlink">&#x21a9;&#xfe0e;</a></p>
</li>
<li id="fn:2">
<p><a href="https://pc.watch.impress.co.jp/docs/column/ubiq/1281903.html" rel="noopener noreferrer" target="_blank" title="https://pc.watch.impress.co.jp/docs/column/ubiq/1281903.html">【笠原一輝のユビキタス情報局】Zen 3とRocket LakeでさらにヒートアップするAMD vs Intel - PC Watch</a>&#160;<a href="#fnref:2" class="footnote-backref" role="doc-backlink">&#x21a9;&#xfe0e;</a></p>
</li>
</ol>
</div>
</article><nav class="article-bottom-tags delay-page"><a class="bottom-tag-link" href="https://www.coelacanth-dream.com/tags/rocket_lake/" title="Rocket_Lake">#Rocket Lake</a><a class="bottom-tag-link" href="https://www.coelacanth-dream.com/tags/jasper_lake/" title="Jasper_Lake">#Jasper Lake</a><a class="bottom-tag-link" href="https://www.coelacanth-dream.com/tags/alder_lake/" title="Alder_Lake">#Alder Lake</a><a class="bottom-tag-link" href="https://www.coelacanth-dream.com/tags/tremont/" title="Tremont">#Tremont</a></nav><aside class="article-bottom-misc delay-page">
  <a href="https://github.com/Umio-Yasuno/coelacanth-dream/commits/master/content/posts/2021/01/12/intel-ces2021-rkl-jsl-adl_s.md" class="changelog sb" rel="noopener noreferrer" target="_blank">Changelog</a>
</aside>
    </main><link rel="stylesheet" href="https://www.coelacanth-dream.com/css/ds.min.css"><footer class="delay-ds"><hr>
  <nav class="foot-about"><a href="https://www.coelacanth-dream.com/about/#about">About</a>
<a href="https://www.coelacanth-dream.com/about/#contact">Contact</a>
<a href="https://www.coelacanth-dream.com/about/#mail">Mail</a>
<a href="https://www.coelacanth-dream.com/about/#matrix">Matrix</a>
<a href="https://www.coelacanth-dream.com/about/#fediverse">Fediverse</a>
<a href="https://www.coelacanth-dream.com/webring">Webring</a><a onclick="random_page()">Random</a>
<a href="#" class="pagetop sb">Page Top</a>
  </nav><nav class="rss-block"><a aria-label="RSS: Home" class="rss sb" data-rss-name="Home" href="https://www.coelacanth-dream.com/posts/index.xml" role="button" tabindex="0" target="_blank"></a><a aria-label="RSS: Updated" class="rss sb" data-rss-name="Updated" href="https://www.coelacanth-dream.com/lastmod/index.xml" role="button" tabindex="0" target="_blank"></a></nav>
<aside class="site-desc"><aside class="hosted">Hosted by <a href="https://github.com/Umio-Yasuno/umio-yasuno.github.io" rel="noopener noreferrer" target="_blank">Github Pages</a>
</aside><aside class="hosted powered">Powered by <a href="https://github.com/gohugoio/hugo" rel="noopener noreferrer" target="_blank">Hugo 0.105.0</a>
</aside></aside><aside class="copyright">&copy; 2019 - 2022 Umio-Yasuno</aside>
</footer>
<aside class="side">
  <aside class="side-block delay-ds" id="side-menu" role="menu"><nav class="menu-links">

  <a href="https://www.coelacanth-dream.com/posts/">Posts</a>
  <a href="https://www.coelacanth-dream.com/lastmod/">Updated</a>

  <a href="https://www.coelacanth-dream.com/gh-search/">Search</a></nav>
<nav class="menu-cat-tag"><nav class="menu-cat-tag-block"><a href="https://www.coelacanth-dream.com/categories/" class="menu-cat-tag-title">Category</a><a href="https://www.coelacanth-dream.com/categories/cpu/" class="menu-cat-tag-lower">CPU</a><a href="https://www.coelacanth-dream.com/categories/hardware/" class="menu-cat-tag-lower">Hardware</a><a href="https://www.coelacanth-dream.com/categories/intel/" class="menu-cat-tag-lower">Intel</a>
  </nav><nav class="menu-cat-tag-block"><a href="https://www.coelacanth-dream.com/tags/" class="menu-cat-tag-title">Tag</a><a href="https://www.coelacanth-dream.com/tags/alder_lake/" class="menu-cat-tag-lower">Alder Lake</a><a href="https://www.coelacanth-dream.com/tags/jasper_lake/" class="menu-cat-tag-lower">Jasper Lake</a><a href="https://www.coelacanth-dream.com/tags/rocket_lake/" class="menu-cat-tag-lower">Rocket Lake</a><a href="https://www.coelacanth-dream.com/tags/tremont/" class="menu-cat-tag-lower">Tremont</a>
  </nav></nav>

  
    <nav class="menu-about"><a href="https://www.coelacanth-dream.com/about/#about">About</a>
<a href="https://www.coelacanth-dream.com/about/#contact">Contact</a>
<a href="https://www.coelacanth-dream.com/about/#mail">Mail</a>
<a href="https://www.coelacanth-dream.com/about/#matrix">Matrix</a>
<a href="https://www.coelacanth-dream.com/about/#fediverse">Fediverse</a>
<a href="https://www.coelacanth-dream.com/webring">Webring</a><a onclick="random_page()">Random</a>
</nav>
  </aside>
</aside>
<aside class="slide"><input checked id="menu-open" type="checkbox">
  <label class="menu-label" for="menu-open"></label>

  <nav class="slide-menu-block"><nav class="menu-links">

  <a href="https://www.coelacanth-dream.com/posts/">Posts</a>
  <a href="https://www.coelacanth-dream.com/lastmod/">Updated</a>

  <a href="https://www.coelacanth-dream.com/gh-search/">Search</a></nav>
<nav class="menu-cat-tag"><nav class="menu-cat-tag-block"><a href="https://www.coelacanth-dream.com/categories/" class="menu-cat-tag-title">Category</a><a href="https://www.coelacanth-dream.com/categories/cpu/" class="menu-cat-tag-lower">CPU</a><a href="https://www.coelacanth-dream.com/categories/hardware/" class="menu-cat-tag-lower">Hardware</a><a href="https://www.coelacanth-dream.com/categories/intel/" class="menu-cat-tag-lower">Intel</a>
  </nav><nav class="menu-cat-tag-block"><a href="https://www.coelacanth-dream.com/tags/" class="menu-cat-tag-title">Tag</a><a href="https://www.coelacanth-dream.com/tags/alder_lake/" class="menu-cat-tag-lower">Alder Lake</a><a href="https://www.coelacanth-dream.com/tags/jasper_lake/" class="menu-cat-tag-lower">Jasper Lake</a><a href="https://www.coelacanth-dream.com/tags/rocket_lake/" class="menu-cat-tag-lower">Rocket Lake</a><a href="https://www.coelacanth-dream.com/tags/tremont/" class="menu-cat-tag-lower">Tremont</a>
  </nav></nav>
  
    <nav class="menu-about"><a href="https://www.coelacanth-dream.com/about/#about">About</a>
<a href="https://www.coelacanth-dream.com/about/#contact">Contact</a>
<a href="https://www.coelacanth-dream.com/about/#mail">Mail</a>
<a href="https://www.coelacanth-dream.com/about/#matrix">Matrix</a>
<a href="https://www.coelacanth-dream.com/about/#fediverse">Fediverse</a>
<a href="https://www.coelacanth-dream.com/webring">Webring</a><a onclick="random_page()">Random</a>

    </nav>
  </nav>
</aside>
<div class="crt"></div>
    <script defer src="https://www.coelacanth-dream.com/js/main.min.js"></script>

    <template id="msg_tmp">
      <div id="toast_msg" class="toast_msg"></div>
    </template>
  </body>
</html>