0.6
2018.2
Jun 14 2018
20:41:02
D:/Dokumenty/AiR_rok_3/S6/Systemy_rekonfigurowalne/Wstep_do_konfigurowania_struktury_FPGA/GateAndCascade/GateAndCascade.sim/sim_1/behav/xsim/glbl.v,1529022455,verilog,,,,glbl,,,,SIM_SPEED_UP,,,,
D:/Dokumenty/AiR_rok_3/S6/Systemy_rekonfigurowalne/Wstep_do_konfigurowania_struktury_FPGA/GateAndCascade/GateAndCascade.srcs/sim_1/new/tb_AndCascade.v,1615470123,verilog,,,,tb_AndCascade,,,,SIM_SPEED_UP,,,,
D:/Dokumenty/AiR_rok_3/S6/Systemy_rekonfigurowalne/Wstep_do_konfigurowania_struktury_FPGA/GateAndCascade/GateAndCascade.srcs/sources_1/new/AndCascade.v,1615467551,verilog,,D:/Dokumenty/AiR_rok_3/S6/Systemy_rekonfigurowalne/Wstep_do_konfigurowania_struktury_FPGA/GateAndCascade/GateAndCascade.srcs/sim_1/new/tb_AndCascade.v,,AndCascade,,,,SIM_SPEED_UP,,,,
