Fitter report for IFE_Display_2017
Wed Nov 08 00:29:03 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Nov 08 00:29:03 2017           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; IFE_Display_2017                                ;
; Top-level Entity Name              ; top                                             ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,407 / 4,608 ( 31 % )                          ;
;     Total combinational functions  ; 1,404 / 4,608 ( 30 % )                          ;
;     Dedicated logic registers      ; 26 / 4,608 ( < 1 % )                            ;
; Total registers                    ; 26                                              ;
; Total pins                         ; 43 / 89 ( 48 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1479 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1479 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1477    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/IFE_2017/Software/SYSTEM_VERILOG_DISPLAY/output_files/IFE_Display_2017.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,407 / 4,608 ( 31 % ) ;
;     -- Combinational with no register       ; 1381                   ;
;     -- Register only                        ; 3                      ;
;     -- Combinational with a register        ; 23                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 1250                   ;
;     -- 3 input functions                    ; 104                    ;
;     -- <=2 input functions                  ; 50                     ;
;     -- Register only                        ; 3                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1386                   ;
;     -- arithmetic mode                      ; 18                     ;
;                                             ;                        ;
; Total registers*                            ; 26 / 4,851 ( < 1 % )   ;
;     -- Dedicated logic registers            ; 26 / 4,608 ( < 1 % )   ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 93 / 288 ( 32 % )      ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 43 / 89 ( 48 % )       ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )         ;
;                                             ;                        ;
; Global signals                              ; 3                      ;
; M4Ks                                        ; 0 / 26 ( 0 % )         ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 3 / 8 ( 38 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 5%           ;
; Peak interconnect usage (total/H/V)         ; 6% / 6% / 6%           ;
; Maximum fan-out                             ; 515                    ;
; Highest non-global fan-out                  ; 515                    ;
; Total fan-out                               ; 5511                   ;
; Average fan-out                             ; 3.72                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1407 / 4608 ( 31 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 1381                 ; 0                              ;
;     -- Register only                        ; 3                    ; 0                              ;
;     -- Combinational with a register        ; 23                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1250                 ; 0                              ;
;     -- 3 input functions                    ; 104                  ; 0                              ;
;     -- <=2 input functions                  ; 50                   ; 0                              ;
;     -- Register only                        ; 3                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1386                 ; 0                              ;
;     -- arithmetic mode                      ; 18                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 26                   ; 0                              ;
;     -- Dedicated logic registers            ; 26 / 4608 ( < 1 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 93 / 288 ( 32 % )    ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 43                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 3 / 10 ( 30 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 5511                 ; 0                              ;
;     -- Registered Connections               ; 3360                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 12                   ; 0                              ;
;     -- Output Ports                         ; 31                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                            ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Clk             ; 17    ; 1        ; 0            ; 6            ; 0           ; 4                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Reset           ; 18    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; fpga_port_in[0] ; 75    ; 3        ; 28           ; 2            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fpga_port_in[1] ; 76    ; 3        ; 28           ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fpga_port_in[2] ; 79    ; 3        ; 28           ; 5            ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fpga_port_in[3] ; 80    ; 3        ; 28           ; 5            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fpga_port_in[4] ; 81    ; 3        ; 28           ; 5            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fpga_port_in[5] ; 86    ; 3        ; 28           ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fpga_port_in[6] ; 87    ; 3        ; 28           ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fpga_port_in[7] ; 92    ; 3        ; 28           ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fpga_rsel       ; 73    ; 3        ; 28           ; 1            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fpga_write      ; 74    ; 3        ; 28           ; 1            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                            ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; B[0]     ; 52    ; 4        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; B[1]     ; 53    ; 4        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; B[2]     ; 55    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; B[3]     ; 57    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; B[4]     ; 58    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; B[5]     ; 59    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; B[6]     ; 60    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; B[7]     ; 63    ; 4        ; 19           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DEN      ; 9     ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DISP_CLK ; 3     ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DISP_EN  ; 4     ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; G[0]     ; 41    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; G[1]     ; 42    ; 4        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; G[2]     ; 43    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; G[3]     ; 44    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; G[4]     ; 45    ; 4        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; G[5]     ; 47    ; 4        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; G[6]     ; 48    ; 4        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; G[7]     ; 51    ; 4        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HSYNC    ; 7     ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; R[0]     ; 25    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; R[1]     ; 26    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; R[2]     ; 27    ; 1        ; 0            ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; R[3]     ; 28    ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; R[4]     ; 30    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; R[5]     ; 31    ; 1        ; 0            ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; R[6]     ; 32    ; 1        ; 0            ; 2            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; R[7]     ; 40    ; 4        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VSYNC    ; 8     ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_1    ; 129   ; 2        ; 12           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_2    ; 132   ; 2        ; 9            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 16 / 19 ( 84 % ) ; 3.3V          ; --           ;
; 2        ; 2 / 23 ( 9 % )   ; 3.3V          ; --           ;
; 3        ; 10 / 23 ( 43 % ) ; 3.3V          ; --           ;
; 4        ; 17 / 24 ( 71 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; DISP_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; DISP_EN                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; HSYNC                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 11         ; 1        ; VSYNC                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 12         ; 1        ; DEN                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; Clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; Reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 26         ; 1        ; R[0]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ; 27         ; 1        ; R[1]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 27       ; 28         ; 1        ; R[2]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 32         ; 1        ; R[3]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; R[4]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 41         ; 1        ; R[5]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 42         ; 1        ; R[6]                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; R[7]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 44         ; 4        ; G[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 45         ; 4        ; G[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 46         ; 4        ; G[2]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 47         ; 4        ; G[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 48         ; 4        ; G[4]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; G[5]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 48       ; 50         ; 4        ; G[6]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; G[7]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 53         ; 4        ; B[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 57         ; 4        ; B[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; B[2]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; B[3]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 60         ; 4        ; B[4]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 63         ; 4        ; B[5]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 64         ; 4        ; B[6]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; B[7]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 84         ; 3        ; fpga_rsel                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 85         ; 3        ; fpga_write                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 86         ; 3        ; fpga_port_in[0]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 87         ; 3        ; fpga_port_in[1]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; fpga_port_in[2]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 97         ; 3        ; fpga_port_in[3]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ; 98         ; 3        ; fpga_port_in[4]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; fpga_port_in[5]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 104        ; 3        ; fpga_port_in[6]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; fpga_port_in[7]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 100      ; 120        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 121        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 128        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 129        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 130        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 135        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 137        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 121      ; 138        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 139        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 145        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; led_1                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; led_2                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                    ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------+--------------+
; Compilation Hierarchy Node      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                     ; Library Name ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------+--------------+
; |top                            ; 1407 (0)    ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 43   ; 0            ; 1381 (0)     ; 3 (0)             ; 23 (0)           ; |top                                    ; work         ;
;    |display_controller:display| ; 50 (50)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 3 (3)             ; 23 (23)          ; |top|display_controller:display         ; work         ;
;    |sprite_controller:sc|       ; 1357 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1357 (0)     ; 0 (0)             ; 0 (0)            ; |top|sprite_controller:sc               ; work         ;
;       |background:bg|           ; 1357 (1357) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1357 (1357)  ; 0 (0)             ; 0 (0)            ; |top|sprite_controller:sc|background:bg ; work         ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; fpga_port_in[0] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; fpga_port_in[1] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; fpga_port_in[2] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; fpga_port_in[3] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; fpga_port_in[4] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; fpga_port_in[5] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; fpga_port_in[6] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; fpga_port_in[7] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; fpga_rsel       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; fpga_write      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; led_1           ; Output   ; --            ; --            ; --                    ; --  ;
; led_2           ; Output   ; --            ; --            ; --                    ; --  ;
; R[0]            ; Output   ; --            ; --            ; --                    ; --  ;
; R[1]            ; Output   ; --            ; --            ; --                    ; --  ;
; R[2]            ; Output   ; --            ; --            ; --                    ; --  ;
; R[3]            ; Output   ; --            ; --            ; --                    ; --  ;
; R[4]            ; Output   ; --            ; --            ; --                    ; --  ;
; R[5]            ; Output   ; --            ; --            ; --                    ; --  ;
; R[6]            ; Output   ; --            ; --            ; --                    ; --  ;
; R[7]            ; Output   ; --            ; --            ; --                    ; --  ;
; G[0]            ; Output   ; --            ; --            ; --                    ; --  ;
; G[1]            ; Output   ; --            ; --            ; --                    ; --  ;
; G[2]            ; Output   ; --            ; --            ; --                    ; --  ;
; G[3]            ; Output   ; --            ; --            ; --                    ; --  ;
; G[4]            ; Output   ; --            ; --            ; --                    ; --  ;
; G[5]            ; Output   ; --            ; --            ; --                    ; --  ;
; G[6]            ; Output   ; --            ; --            ; --                    ; --  ;
; G[7]            ; Output   ; --            ; --            ; --                    ; --  ;
; B[0]            ; Output   ; --            ; --            ; --                    ; --  ;
; B[1]            ; Output   ; --            ; --            ; --                    ; --  ;
; B[2]            ; Output   ; --            ; --            ; --                    ; --  ;
; B[3]            ; Output   ; --            ; --            ; --                    ; --  ;
; B[4]            ; Output   ; --            ; --            ; --                    ; --  ;
; B[5]            ; Output   ; --            ; --            ; --                    ; --  ;
; B[6]            ; Output   ; --            ; --            ; --                    ; --  ;
; B[7]            ; Output   ; --            ; --            ; --                    ; --  ;
; DEN             ; Output   ; --            ; --            ; --                    ; --  ;
; VSYNC           ; Output   ; --            ; --            ; --                    ; --  ;
; HSYNC           ; Output   ; --            ; --            ; --                    ; --  ;
; DISP_CLK        ; Output   ; --            ; --            ; --                    ; --  ;
; DISP_EN         ; Output   ; --            ; --            ; --                    ; --  ;
; Reset           ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; Clk             ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+-----------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; fpga_port_in[0]     ;                   ;         ;
; fpga_port_in[1]     ;                   ;         ;
; fpga_port_in[2]     ;                   ;         ;
; fpga_port_in[3]     ;                   ;         ;
; fpga_port_in[4]     ;                   ;         ;
; fpga_port_in[5]     ;                   ;         ;
; fpga_port_in[6]     ;                   ;         ;
; fpga_port_in[7]     ;                   ;         ;
; fpga_rsel           ;                   ;         ;
; fpga_write          ;                   ;         ;
; Reset               ;                   ;         ;
; Clk                 ;                   ;         ;
+---------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                 ;
+--------------------------------------+------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                 ; Location         ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------+------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Clk                                  ; PIN_17           ; 4       ; Clock        ; no     ; --                   ; --               ; --                        ;
; Clk                                  ; PIN_17           ; 3       ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Reset                                ; PIN_18           ; 20      ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; display_controller:display|Equal0~8  ; LCCOMB_X9_Y4_N30 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; display_controller:display|pixel_clk ; LCCOMB_X1_Y6_N22 ; 20      ; Clock        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
+--------------------------------------+------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+--------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                 ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Clk                                  ; PIN_17           ; 3       ; Global Clock         ; GCLK2            ; --                        ;
; Reset                                ; PIN_18           ; 20      ; Global Clock         ; GCLK1            ; --                        ;
; display_controller:display|pixel_clk ; LCCOMB_X1_Y6_N22 ; 20      ; Global Clock         ; GCLK0            ; --                        ;
+--------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------+
; Non-Global High Fan-Out Signals                         ;
+-----------------------------------------------+---------+
; Name                                          ; Fan-Out ;
+-----------------------------------------------+---------+
; display_controller:display|hc[3]              ; 515     ;
; display_controller:display|hc[2]              ; 470     ;
; display_controller:display|hc[1]              ; 461     ;
; display_controller:display|hc[0]              ; 459     ;
; display_controller:display|hc[4]              ; 410     ;
; display_controller:display|hc[5]              ; 332     ;
; display_controller:display|hc[6]              ; 214     ;
; display_controller:display|hc[7]              ; 121     ;
; display_controller:display|hc[8]              ; 91      ;
; sprite_controller:sc|background:bg|Mux1~0     ; 84      ;
; display_controller:display|vc[1]              ; 63      ;
; display_controller:display|vc[2]              ; 60      ;
; display_controller:display|vc[0]              ; 59      ;
; display_controller:display|vc[3]              ; 58      ;
; sprite_controller:sc|background:bg|Mux109~7   ; 51      ;
; sprite_controller:sc|background:bg|Mux212~2   ; 40      ;
; sprite_controller:sc|background:bg|Mux142~3   ; 35      ;
; sprite_controller:sc|background:bg|Mux140~0   ; 30      ;
; sprite_controller:sc|background:bg|Mux230~0   ; 25      ;
; display_controller:display|Equal0~4           ; 20      ;
; sprite_controller:sc|background:bg|Mux106~9   ; 19      ;
; sprite_controller:sc|background:bg|Mux1~1     ; 17      ;
; sprite_controller:sc|background:bg|Mux148~4   ; 16      ;
; sprite_controller:sc|background:bg|Mux238~264 ; 13      ;
; sprite_controller:sc|background:bg|Mux95~0    ; 13      ;
; sprite_controller:sc|background:bg|Mux114~9   ; 13      ;
; sprite_controller:sc|background:bg|Mux157~0   ; 12      ;
; display_controller:display|Equal0~2           ; 11      ;
; sprite_controller:sc|background:bg|Mux177~0   ; 11      ;
; display_controller:display|Equal0~8           ; 10      ;
; sprite_controller:sc|background:bg|Mux108~5   ; 10      ;
; display_controller:display|vc[5]              ; 10      ;
; sprite_controller:sc|background:bg|Mux75~1    ; 9       ;
; sprite_controller:sc|background:bg|Mux175~0   ; 9       ;
; sprite_controller:sc|background:bg|Mux87~0    ; 9       ;
; sprite_controller:sc|background:bg|Mux177~6   ; 8       ;
; sprite_controller:sc|background:bg|Mux230~1   ; 8       ;
; sprite_controller:sc|background:bg|Mux161~2   ; 8       ;
; sprite_controller:sc|background:bg|Mux89~4    ; 8       ;
; sprite_controller:sc|background:bg|Mux95~8    ; 8       ;
; sprite_controller:sc|background:bg|Mux142~4   ; 8       ;
; sprite_controller:sc|background:bg|Mux26~0    ; 8       ;
; display_controller:display|vc[4]              ; 8       ;
; sprite_controller:sc|background:bg|Mux164~10  ; 7       ;
; display_controller:display|Equal1~2           ; 7       ;
; display_controller:display|Equal1~1           ; 7       ;
; display_controller:display|Equal1~0           ; 7       ;
; sprite_controller:sc|background:bg|Mux19~0    ; 7       ;
; sprite_controller:sc|background:bg|Mux66~2    ; 7       ;
; sprite_controller:sc|background:bg|Mux197~5   ; 7       ;
; sprite_controller:sc|background:bg|Mux109~0   ; 7       ;
; sprite_controller:sc|background:bg|Mux189~0   ; 6       ;
; sprite_controller:sc|background:bg|Mux187~0   ; 6       ;
; sprite_controller:sc|background:bg|Mux82~1    ; 6       ;
; sprite_controller:sc|background:bg|Mux89~1    ; 6       ;
; sprite_controller:sc|background:bg|Mux119~1   ; 6       ;
; sprite_controller:sc|background:bg|Mux117~1   ; 6       ;
; display_controller:display|Equal0~6           ; 5       ;
; display_controller:display|vc[8]              ; 5       ;
; display_controller:display|vc[7]              ; 5       ;
; display_controller:display|Equal0~7           ; 4       ;
; sprite_controller:sc|background:bg|Mux142~5   ; 4       ;
; sprite_controller:sc|background:bg|Mux126~4   ; 4       ;
; sprite_controller:sc|background:bg|Mux62~0    ; 4       ;
; sprite_controller:sc|background:bg|Mux89~2    ; 4       ;
; sprite_controller:sc|background:bg|Mux90~3    ; 4       ;
; sprite_controller:sc|background:bg|Mux141~2   ; 4       ;
; sprite_controller:sc|background:bg|Mux108~1   ; 4       ;
; sprite_controller:sc|background:bg|Mux142~2   ; 4       ;
; sprite_controller:sc|background:bg|Mux106~6   ; 4       ;
; display_controller:display|vc[6]              ; 4       ;
; Clk                                           ; 3       ;
; display_controller:display|vc[9]              ; 3       ;
; display_controller:display|hc[9]              ; 3       ;
; sprite_controller:sc|background:bg|Mux211~0   ; 3       ;
; sprite_controller:sc|background:bg|Mux220~2   ; 3       ;
; sprite_controller:sc|background:bg|Mux152~4   ; 3       ;
; display_controller:display|Equal0~3           ; 3       ;
; sprite_controller:sc|background:bg|Mux127~2   ; 3       ;
; sprite_controller:sc|background:bg|Mux96~2    ; 3       ;
; sprite_controller:sc|background:bg|Mux99~8    ; 3       ;
; sprite_controller:sc|background:bg|Mux94~4    ; 3       ;
; sprite_controller:sc|background:bg|Mux89~0    ; 3       ;
; sprite_controller:sc|background:bg|Mux93~0    ; 3       ;
; sprite_controller:sc|background:bg|Mux206~2   ; 3       ;
; sprite_controller:sc|background:bg|Mux69~7    ; 2       ;
; sprite_controller:sc|background:bg|Mux45~4    ; 2       ;
; sprite_controller:sc|background:bg|Mux142~11  ; 2       ;
; sprite_controller:sc|background:bg|Mux180~5   ; 2       ;
; sprite_controller:sc|background:bg|Mux154~9   ; 2       ;
; display_controller:display|state_clk.s_0      ; 2       ;
; display_controller:display|state_clk.s_2      ; 2       ;
; display_controller:display|state_clk.s_1      ; 2       ;
; sprite_controller:sc|background:bg|Mux60~3    ; 2       ;
; sprite_controller:sc|background:bg|Mux60~2    ; 2       ;
; sprite_controller:sc|background:bg|Mux60~1    ; 2       ;
; sprite_controller:sc|background:bg|Mux143~8   ; 2       ;
; sprite_controller:sc|background:bg|Mux27~1    ; 2       ;
; sprite_controller:sc|background:bg|Mux27~0    ; 2       ;
; sprite_controller:sc|background:bg|Mux238~221 ; 2       ;
; sprite_controller:sc|background:bg|Mux31~1    ; 2       ;
; sprite_controller:sc|background:bg|Mux187~5   ; 2       ;
; sprite_controller:sc|background:bg|Mux200~2   ; 2       ;
; sprite_controller:sc|background:bg|Mux210~1   ; 2       ;
; sprite_controller:sc|background:bg|Mux210~0   ; 2       ;
; sprite_controller:sc|background:bg|Mux201~1   ; 2       ;
; sprite_controller:sc|background:bg|Mux201~0   ; 2       ;
; sprite_controller:sc|background:bg|Mux209~0   ; 2       ;
; sprite_controller:sc|background:bg|Mux136~0   ; 2       ;
; sprite_controller:sc|background:bg|Mux148~10  ; 2       ;
; sprite_controller:sc|background:bg|Mux139~0   ; 2       ;
; sprite_controller:sc|background:bg|Mux143~3   ; 2       ;
; sprite_controller:sc|background:bg|Mux143~2   ; 2       ;
; sprite_controller:sc|background:bg|Mux138~5   ; 2       ;
; sprite_controller:sc|background:bg|Mux149~7   ; 2       ;
; sprite_controller:sc|background:bg|Mux238~162 ; 2       ;
; sprite_controller:sc|background:bg|Mux238~156 ; 2       ;
; sprite_controller:sc|background:bg|Mux193~1   ; 2       ;
; sprite_controller:sc|background:bg|Mux192~0   ; 2       ;
; sprite_controller:sc|background:bg|Mux169~4   ; 2       ;
; sprite_controller:sc|background:bg|Mux177~1   ; 2       ;
; sprite_controller:sc|background:bg|Mux153~4   ; 2       ;
; sprite_controller:sc|background:bg|Mux153~2   ; 2       ;
; sprite_controller:sc|background:bg|Mux162~0   ; 2       ;
; sprite_controller:sc|background:bg|Mux72~1    ; 2       ;
; sprite_controller:sc|background:bg|Mux80~3    ; 2       ;
; sprite_controller:sc|background:bg|Mux82~0    ; 2       ;
; sprite_controller:sc|background:bg|Mux123~2   ; 2       ;
; sprite_controller:sc|background:bg|Mux132~2   ; 2       ;
; sprite_controller:sc|background:bg|Mux134~4   ; 2       ;
; sprite_controller:sc|background:bg|Mux124~0   ; 2       ;
; sprite_controller:sc|background:bg|Mux127~4   ; 2       ;
; sprite_controller:sc|background:bg|Mux125~0   ; 2       ;
; sprite_controller:sc|background:bg|Mux129~0   ; 2       ;
; sprite_controller:sc|background:bg|Mux89~5    ; 2       ;
; sprite_controller:sc|background:bg|Mux90~2    ; 2       ;
; sprite_controller:sc|background:bg|Mux97~6    ; 2       ;
; sprite_controller:sc|background:bg|Mux92~3    ; 2       ;
; sprite_controller:sc|background:bg|Mux95~3    ; 2       ;
; sprite_controller:sc|background:bg|Mux172~2   ; 2       ;
; sprite_controller:sc|background:bg|Mux111~5   ; 2       ;
; sprite_controller:sc|background:bg|Mux114~8   ; 2       ;
; sprite_controller:sc|background:bg|Mux106~1   ; 2       ;
; sprite_controller:sc|background:bg|Mux114~3   ; 2       ;
; sprite_controller:sc|background:bg|Mux114~2   ; 2       ;
; sprite_controller:sc|background:bg|Mux238~90  ; 2       ;
; display_controller:display|state_clk.s_0~0    ; 1       ;
; display_controller:display|state_clk.s_1~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~281 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~280 ; 1       ;
; sprite_controller:sc|background:bg|Mux118~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux118~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux115~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux115~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux112~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux112~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux181~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux181~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux175~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux175~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~279 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~278 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~277 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~276 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~275 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~274 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~273 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~272 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~271 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~270 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~89  ; 1       ;
; sprite_controller:sc|background:bg|Mux238~88  ; 1       ;
; sprite_controller:sc|background:bg|Mux238~87  ; 1       ;
; sprite_controller:sc|background:bg|Mux238~86  ; 1       ;
; sprite_controller:sc|background:bg|Mux238~71  ; 1       ;
; sprite_controller:sc|background:bg|Mux238~269 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~53  ; 1       ;
; sprite_controller:sc|background:bg|Mux238~268 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~34  ; 1       ;
; sprite_controller:sc|background:bg|Mux238~43  ; 1       ;
; sprite_controller:sc|background:bg|Mux238~42  ; 1       ;
; sprite_controller:sc|background:bg|Mux238~40  ; 1       ;
; sprite_controller:sc|background:bg|Mux238~39  ; 1       ;
; sprite_controller:sc|background:bg|Mux238~15  ; 1       ;
; sprite_controller:sc|background:bg|Mux238~24  ; 1       ;
; sprite_controller:sc|background:bg|Mux238~23  ; 1       ;
; sprite_controller:sc|background:bg|Mux238~21  ; 1       ;
; sprite_controller:sc|background:bg|Mux238~20  ; 1       ;
; sprite_controller:sc|background:bg|Mux184~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux68~5    ; 1       ;
; sprite_controller:sc|background:bg|Mux61~9    ; 1       ;
; sprite_controller:sc|background:bg|Mux61~8    ; 1       ;
; sprite_controller:sc|background:bg|Mux66~7    ; 1       ;
; sprite_controller:sc|background:bg|Mux65~5    ; 1       ;
; sprite_controller:sc|background:bg|Mux40~5    ; 1       ;
; sprite_controller:sc|background:bg|Mux52~8    ; 1       ;
; sprite_controller:sc|background:bg|Mux52~7    ; 1       ;
; sprite_controller:sc|background:bg|Mux48~6    ; 1       ;
; sprite_controller:sc|background:bg|Mux43~7    ; 1       ;
; sprite_controller:sc|background:bg|Mux43~6    ; 1       ;
; sprite_controller:sc|background:bg|Mux55~6    ; 1       ;
; sprite_controller:sc|background:bg|Mux51~5    ; 1       ;
; sprite_controller:sc|background:bg|Mux42~7    ; 1       ;
; sprite_controller:sc|background:bg|Mux42~6    ; 1       ;
; sprite_controller:sc|background:bg|Mux54~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux50~7    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~267 ; 1       ;
; sprite_controller:sc|background:bg|Mux38~7    ; 1       ;
; sprite_controller:sc|background:bg|Mux37~5    ; 1       ;
; sprite_controller:sc|background:bg|Mux216~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux220~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux218~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~266 ; 1       ;
; sprite_controller:sc|background:bg|Mux200~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux212~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux208~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux208~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux206~8   ; 1       ;
; sprite_controller:sc|background:bg|Mux205~11  ; 1       ;
; sprite_controller:sc|background:bg|Mux205~10  ; 1       ;
; sprite_controller:sc|background:bg|Mux148~13  ; 1       ;
; sprite_controller:sc|background:bg|Mux148~12  ; 1       ;
; sprite_controller:sc|background:bg|Mux144~13  ; 1       ;
; sprite_controller:sc|background:bg|Mux144~12  ; 1       ;
; sprite_controller:sc|background:bg|Mux151~9   ; 1       ;
; sprite_controller:sc|background:bg|Mux147~13  ; 1       ;
; sprite_controller:sc|background:bg|Mux147~12  ; 1       ;
; sprite_controller:sc|background:bg|Mux138~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux150~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux137~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux149~9   ; 1       ;
; sprite_controller:sc|background:bg|Mux141~8   ; 1       ;
; sprite_controller:sc|background:bg|Mux145~9   ; 1       ;
; sprite_controller:sc|background:bg|Mux197~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~265 ; 1       ;
; sprite_controller:sc|background:bg|Mux172~8   ; 1       ;
; sprite_controller:sc|background:bg|Mux170~12  ; 1       ;
; sprite_controller:sc|background:bg|Mux170~11  ; 1       ;
; sprite_controller:sc|background:bg|Mux182~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux152~8   ; 1       ;
; sprite_controller:sc|background:bg|Mux155~9   ; 1       ;
; sprite_controller:sc|background:bg|Mux153~9   ; 1       ;
; sprite_controller:sc|background:bg|Mux154~10  ; 1       ;
; sprite_controller:sc|background:bg|Mux167~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux166~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux160~8   ; 1       ;
; sprite_controller:sc|background:bg|Mux160~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux161~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux156~8   ; 1       ;
; sprite_controller:sc|background:bg|Mux159~11  ; 1       ;
; sprite_controller:sc|background:bg|Mux85~7    ; 1       ;
; sprite_controller:sc|background:bg|Mux81~6    ; 1       ;
; sprite_controller:sc|background:bg|Mux122~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux100~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux99~10   ; 1       ;
; sprite_controller:sc|background:bg|Mux92~7    ; 1       ;
; display_controller:display|state_clk.s_3      ; 1       ;
; display_controller:display|state_clk.s_4      ; 1       ;
; display_controller:display|state_clk.s_5      ; 1       ;
; display_controller:display|pixel_clk          ; 1       ;
; display_controller:display|hc~3               ; 1       ;
; display_controller:display|vc~6               ; 1       ;
; display_controller:display|vc~5               ; 1       ;
; display_controller:display|vc~4               ; 1       ;
; display_controller:display|vc~3               ; 1       ;
; display_controller:display|hc~2               ; 1       ;
; display_controller:display|hc~1               ; 1       ;
; display_controller:display|hc~0               ; 1       ;
; display_controller:display|vc~2               ; 1       ;
; display_controller:display|vc~1               ; 1       ;
; display_controller:display|vc~0               ; 1       ;
; display_controller:display|always6~1          ; 1       ;
; display_controller:display|always6~0          ; 1       ;
; display_controller:display|LessThan2~0        ; 1       ;
; sprite_controller:sc|background:bg|Mux238~263 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~262 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~261 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~260 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~259 ; 1       ;
; sprite_controller:sc|background:bg|Mux20~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux20~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~258 ; 1       ;
; sprite_controller:sc|background:bg|Mux23~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux21~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux21~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux22~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux22~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~257 ; 1       ;
; sprite_controller:sc|background:bg|Mux16~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux18~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~256 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~255 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~254 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~253 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~252 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~251 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~250 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~249 ; 1       ;
; sprite_controller:sc|background:bg|Mux56~8    ; 1       ;
; sprite_controller:sc|background:bg|Mux56~7    ; 1       ;
; sprite_controller:sc|background:bg|Mux56~6    ; 1       ;
; sprite_controller:sc|background:bg|Mux56~5    ; 1       ;
; sprite_controller:sc|background:bg|Mux56~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux56~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux56~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux56~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux56~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~248 ; 1       ;
; sprite_controller:sc|background:bg|Mux59~5    ; 1       ;
; sprite_controller:sc|background:bg|Mux59~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux59~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux59~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux59~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux55~5    ; 1       ;
; sprite_controller:sc|background:bg|Mux59~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux58~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux58~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux58~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux58~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux58~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux57~5    ; 1       ;
; sprite_controller:sc|background:bg|Mux57~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux57~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux57~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux57~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux57~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~247 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~246 ; 1       ;
; sprite_controller:sc|background:bg|Mux68~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux68~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux68~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~245 ; 1       ;
; sprite_controller:sc|background:bg|Mux71~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux71~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux71~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux71~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux71~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux69~6    ; 1       ;
; sprite_controller:sc|background:bg|Mux69~5    ; 1       ;
; sprite_controller:sc|background:bg|Mux69~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux70~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux70~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux70~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~244 ; 1       ;
; sprite_controller:sc|background:bg|Mux60~6    ; 1       ;
; sprite_controller:sc|background:bg|Mux60~5    ; 1       ;
; sprite_controller:sc|background:bg|Mux60~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux60~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~243 ; 1       ;
; sprite_controller:sc|background:bg|Mux63~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux63~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux63~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux63~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux61~7    ; 1       ;
; sprite_controller:sc|background:bg|Mux61~6    ; 1       ;
; sprite_controller:sc|background:bg|Mux61~5    ; 1       ;
; sprite_controller:sc|background:bg|Mux61~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux62~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux62~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux62~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux62~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~242 ; 1       ;
; sprite_controller:sc|background:bg|Mux64~6    ; 1       ;
; sprite_controller:sc|background:bg|Mux64~5    ; 1       ;
; sprite_controller:sc|background:bg|Mux64~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux64~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux64~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux64~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux64~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~241 ; 1       ;
; sprite_controller:sc|background:bg|Mux67~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux67~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux67~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux67~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux67~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux66~6    ; 1       ;
; sprite_controller:sc|background:bg|Mux66~5    ; 1       ;
; sprite_controller:sc|background:bg|Mux66~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux66~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux65~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux65~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux65~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~240 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~239 ; 1       ;
; sprite_controller:sc|background:bg|Mux40~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux40~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux40~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~238 ; 1       ;
; sprite_controller:sc|background:bg|Mux52~6    ; 1       ;
; sprite_controller:sc|background:bg|Mux52~5    ; 1       ;
; sprite_controller:sc|background:bg|Mux52~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux44~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux44~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux44~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux44~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux48~5    ; 1       ;
; sprite_controller:sc|background:bg|Mux48~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux48~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux48~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~237 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~236 ; 1       ;
; sprite_controller:sc|background:bg|Mux43~5    ; 1       ;
; sprite_controller:sc|background:bg|Mux43~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~235 ; 1       ;
; sprite_controller:sc|background:bg|Mux55~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux55~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux55~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux51~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux51~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux51~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux47~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux47~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux47~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux47~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~234 ; 1       ;
; sprite_controller:sc|background:bg|Mux41~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux41~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux41~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~233 ; 1       ;
; sprite_controller:sc|background:bg|Mux53~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux53~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux53~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux53~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux53~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux49~5    ; 1       ;
; sprite_controller:sc|background:bg|Mux49~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux49~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux49~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux49~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux49~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux45~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux45~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~232 ; 1       ;
; sprite_controller:sc|background:bg|Mux42~5    ; 1       ;
; sprite_controller:sc|background:bg|Mux42~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~231 ; 1       ;
; sprite_controller:sc|background:bg|Mux54~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux54~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux46~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux46~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux46~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux50~6    ; 1       ;
; sprite_controller:sc|background:bg|Mux50~5    ; 1       ;
; sprite_controller:sc|background:bg|Mux50~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux50~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux50~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~230 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~229 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~228 ; 1       ;
; sprite_controller:sc|background:bg|Mux25~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux25~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux25~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux25~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux27~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux27~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux27~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~227 ; 1       ;
; sprite_controller:sc|background:bg|Mux24~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux24~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux74~6    ; 1       ;
; sprite_controller:sc|background:bg|Mux26~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux26~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux26~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux26~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~226 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~225 ; 1       ;
; sprite_controller:sc|background:bg|Mux36~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux36~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux36~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux36~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~224 ; 1       ;
; sprite_controller:sc|background:bg|Mux39~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux39~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux39~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux39~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux38~6    ; 1       ;
; sprite_controller:sc|background:bg|Mux38~5    ; 1       ;
; sprite_controller:sc|background:bg|Mux38~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux38~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux38~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux37~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux37~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux37~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~223 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~222 ; 1       ;
; sprite_controller:sc|background:bg|Mux32~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux32~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux32~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux34~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux34~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux34~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~220 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~219 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~218 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~217 ; 1       ;
; sprite_controller:sc|background:bg|Mux33~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux33~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux35~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux35~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux35~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux35~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~216 ; 1       ;
; sprite_controller:sc|background:bg|Mux28~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux28~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux28~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~215 ; 1       ;
; sprite_controller:sc|background:bg|Mux31~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux31~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux31~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux30~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux30~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux30~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux29~4    ; 1       ;
; sprite_controller:sc|background:bg|Mux29~3    ; 1       ;
; sprite_controller:sc|background:bg|Mux29~2    ; 1       ;
; sprite_controller:sc|background:bg|Mux29~1    ; 1       ;
; sprite_controller:sc|background:bg|Mux29~0    ; 1       ;
; sprite_controller:sc|background:bg|Mux238~214 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~213 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~212 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~211 ; 1       ;
; sprite_controller:sc|background:bg|Mux216~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux216~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux216~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~210 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~209 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~208 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~207 ; 1       ;
; sprite_controller:sc|background:bg|Mux220~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux220~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~206 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~205 ; 1       ;
; sprite_controller:sc|background:bg|Mux219~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux219~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux219~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux219~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~204 ; 1       ;
; sprite_controller:sc|background:bg|Mux231~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux231~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux231~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux223~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux223~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux223~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux223~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux227~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux227~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~203 ; 1       ;
; sprite_controller:sc|background:bg|Mux217~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux217~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux217~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~202 ; 1       ;
; sprite_controller:sc|background:bg|Mux229~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux229~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux229~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux221~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux221~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux221~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux221~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux225~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux225~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~201 ; 1       ;
; sprite_controller:sc|background:bg|Mux218~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux218~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~200 ; 1       ;
; sprite_controller:sc|background:bg|Mux230~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux230~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux230~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux226~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux226~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux222~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux222~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux222~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux222~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~199 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~198 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~197 ; 1       ;
; sprite_controller:sc|background:bg|Mux235~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~196 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~195 ; 1       ;
; sprite_controller:sc|background:bg|Mux200~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux200~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~194 ; 1       ;
; sprite_controller:sc|background:bg|Mux212~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux212~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux212~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux212~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux208~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux204~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux204~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux204~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux204~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~193 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~192 ; 1       ;
; sprite_controller:sc|background:bg|Mux203~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux203~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux203~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux203~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux203~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~191 ; 1       ;
; sprite_controller:sc|background:bg|Mux215~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux215~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux215~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux215~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux215~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux215~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux207~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux207~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux207~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux207~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux207~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux207~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux207~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux207~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux211~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux211~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux211~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~190 ; 1       ;
; sprite_controller:sc|background:bg|Mux202~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux202~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux202~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux202~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~189 ; 1       ;
; sprite_controller:sc|background:bg|Mux214~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux214~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux214~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux214~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux214~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux214~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux210~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux210~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux210~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux206~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux206~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux206~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux206~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux206~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~188 ; 1       ;
; sprite_controller:sc|background:bg|Mux201~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux201~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~187 ; 1       ;
; sprite_controller:sc|background:bg|Mux213~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux213~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux213~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux213~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux213~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux205~9   ; 1       ;
; sprite_controller:sc|background:bg|Mux205~8   ; 1       ;
; sprite_controller:sc|background:bg|Mux205~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux205~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux205~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux205~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux209~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux209~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~186 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~185 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~184 ; 1       ;
; sprite_controller:sc|background:bg|Mux136~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux136~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux136~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~183 ; 1       ;
; sprite_controller:sc|background:bg|Mux148~11  ; 1       ;
; sprite_controller:sc|background:bg|Mux148~9   ; 1       ;
; sprite_controller:sc|background:bg|Mux148~8   ; 1       ;
; sprite_controller:sc|background:bg|Mux148~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux148~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux148~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux144~11  ; 1       ;
; sprite_controller:sc|background:bg|Mux144~10  ; 1       ;
; sprite_controller:sc|background:bg|Mux144~9   ; 1       ;
; sprite_controller:sc|background:bg|Mux144~8   ; 1       ;
; sprite_controller:sc|background:bg|Mux144~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux144~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux144~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux144~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux140~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux140~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux140~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux140~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux140~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~182 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~181 ; 1       ;
; sprite_controller:sc|background:bg|Mux139~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux139~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux139~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux139~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux139~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~180 ; 1       ;
; sprite_controller:sc|background:bg|Mux151~8   ; 1       ;
; sprite_controller:sc|background:bg|Mux151~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux151~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux151~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux151~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux151~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux151~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux143~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux143~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux143~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux143~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux143~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux143~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux147~11  ; 1       ;
; sprite_controller:sc|background:bg|Mux147~10  ; 1       ;
; sprite_controller:sc|background:bg|Mux147~9   ; 1       ;
; sprite_controller:sc|background:bg|Mux147~8   ; 1       ;
; sprite_controller:sc|background:bg|Mux147~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux147~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux147~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux147~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~179 ; 1       ;
; sprite_controller:sc|background:bg|Mux138~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux138~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux138~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux138~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~178 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~177 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~176 ; 1       ;
; sprite_controller:sc|background:bg|Mux150~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux150~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux150~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~175 ; 1       ;
; sprite_controller:sc|background:bg|Mux150~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux150~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~174 ; 1       ;
; sprite_controller:sc|background:bg|Mux146~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~173 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~172 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~171 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~170 ; 1       ;
; sprite_controller:sc|background:bg|Mux142~10  ; 1       ;
; sprite_controller:sc|background:bg|Mux142~9   ; 1       ;
; sprite_controller:sc|background:bg|Mux142~8   ; 1       ;
; sprite_controller:sc|background:bg|Mux142~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux142~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~169 ; 1       ;
; sprite_controller:sc|background:bg|Mux137~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux137~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux137~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~168 ; 1       ;
; sprite_controller:sc|background:bg|Mux149~8   ; 1       ;
; sprite_controller:sc|background:bg|Mux149~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux149~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux149~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux149~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux149~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux141~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux141~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux141~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux141~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux141~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux145~8   ; 1       ;
; sprite_controller:sc|background:bg|Mux145~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux145~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux145~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux145~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux145~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux145~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~167 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~166 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~165 ; 1       ;
; sprite_controller:sc|background:bg|Mux184~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux184~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux184~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~164 ; 1       ;
; sprite_controller:sc|background:bg|Mux187~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux187~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux187~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux187~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux186~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux186~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux186~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux186~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux185~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux185~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux185~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux185~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~163 ; 1       ;
; sprite_controller:sc|background:bg|Mux196~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux196~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux199~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux199~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux199~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux199~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux199~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux197~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux197~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux197~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux197~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux198~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux198~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux198~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~161 ; 1       ;
; sprite_controller:sc|background:bg|Mux188~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux188~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux188~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~160 ; 1       ;
; sprite_controller:sc|background:bg|Mux191~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux191~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux189~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux189~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux190~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux190~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux190~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux190~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux190~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~159 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~158 ; 1       ;
; sprite_controller:sc|background:bg|Mux192~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux192~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~157 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~155 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~154 ; 1       ;
; sprite_controller:sc|background:bg|Mux195~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux195~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux195~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux109~8   ; 1       ;
; sprite_controller:sc|background:bg|Mux194~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux193~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~153 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~152 ; 1       ;
; sprite_controller:sc|background:bg|Mux168~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux168~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux168~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux168~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux168~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux168~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux168~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~151 ; 1       ;
; sprite_controller:sc|background:bg|Mux180~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux180~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux180~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux172~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux172~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux172~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux172~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux172~3   ; 1       ;
; display_controller:display|Equal0~5           ; 1       ;
; sprite_controller:sc|background:bg|Mux176~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux176~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux176~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux176~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux176~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux176~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~150 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~149 ; 1       ;
; sprite_controller:sc|background:bg|Mux171~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux171~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux171~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux171~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux171~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~148 ; 1       ;
; sprite_controller:sc|background:bg|Mux183~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux183~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux183~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux179~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux179~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux179~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux175~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux175~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux175~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~147 ; 1       ;
; sprite_controller:sc|background:bg|Mux169~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux169~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux169~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux169~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux169~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux169~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~146 ; 1       ;
; sprite_controller:sc|background:bg|Mux181~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux181~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux181~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux177~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux177~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux177~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux177~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux173~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux173~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux173~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux173~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux173~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux173~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~145 ; 1       ;
; sprite_controller:sc|background:bg|Mux170~10  ; 1       ;
; sprite_controller:sc|background:bg|Mux170~9   ; 1       ;
; sprite_controller:sc|background:bg|Mux170~8   ; 1       ;
; sprite_controller:sc|background:bg|Mux170~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux170~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~144 ; 1       ;
; sprite_controller:sc|background:bg|Mux182~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux182~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux182~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux182~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux174~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux174~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux174~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux174~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux174~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux178~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux178~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux178~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~143 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~142 ; 1       ;
; sprite_controller:sc|background:bg|Mux152~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux152~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux152~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux152~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux152~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~141 ; 1       ;
; sprite_controller:sc|background:bg|Mux155~8   ; 1       ;
; sprite_controller:sc|background:bg|Mux155~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux155~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux155~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux155~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux155~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux155~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux153~8   ; 1       ;
; sprite_controller:sc|background:bg|Mux153~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux153~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux153~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux153~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux154~8   ; 1       ;
; sprite_controller:sc|background:bg|Mux154~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux154~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux154~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux154~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~140 ; 1       ;
; sprite_controller:sc|background:bg|Mux238~139 ; 1       ;
; sprite_controller:sc|background:bg|Mux164~9   ; 1       ;
; sprite_controller:sc|background:bg|Mux164~8   ; 1       ;
; sprite_controller:sc|background:bg|Mux164~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux164~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux164~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux164~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~138 ; 1       ;
; sprite_controller:sc|background:bg|Mux167~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux167~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux167~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux167~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux167~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux166~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux166~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux166~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux166~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux165~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux165~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux165~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux165~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux165~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux165~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~137 ; 1       ;
; sprite_controller:sc|background:bg|Mux160~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux160~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux160~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~136 ; 1       ;
; sprite_controller:sc|background:bg|Mux163~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux163~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux163~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux163~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux163~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux161~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux161~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux161~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux161~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux162~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux162~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux162~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux162~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux162~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~135 ; 1       ;
; sprite_controller:sc|background:bg|Mux156~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux156~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux156~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux156~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux156~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux156~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux238~134 ; 1       ;
; sprite_controller:sc|background:bg|Mux159~10  ; 1       ;
; sprite_controller:sc|background:bg|Mux159~9   ; 1       ;
; sprite_controller:sc|background:bg|Mux159~8   ; 1       ;
; sprite_controller:sc|background:bg|Mux159~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux159~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux159~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux140~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux159~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux159~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux159~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux158~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux158~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux158~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux158~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux158~3   ; 1       ;
; sprite_controller:sc|background:bg|Mux158~2   ; 1       ;
; sprite_controller:sc|background:bg|Mux158~1   ; 1       ;
; sprite_controller:sc|background:bg|Mux158~0   ; 1       ;
; sprite_controller:sc|background:bg|Mux157~9   ; 1       ;
; sprite_controller:sc|background:bg|Mux157~8   ; 1       ;
; sprite_controller:sc|background:bg|Mux157~7   ; 1       ;
; sprite_controller:sc|background:bg|Mux157~6   ; 1       ;
; sprite_controller:sc|background:bg|Mux157~5   ; 1       ;
; sprite_controller:sc|background:bg|Mux157~4   ; 1       ;
; sprite_controller:sc|background:bg|Mux157~3   ; 1       ;
+-----------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 1,575 / 15,666 ( 10 % ) ;
; C16 interconnects           ; 0 / 812 ( 0 % )         ;
; C4 interconnects            ; 633 / 11,424 ( 6 % )    ;
; Direct links                ; 92 / 15,666 ( < 1 % )   ;
; Global clocks               ; 3 / 8 ( 38 % )          ;
; Local interconnects         ; 993 / 4,608 ( 22 % )    ;
; R24 interconnects           ; 6 / 652 ( < 1 % )       ;
; R4 interconnects            ; 725 / 13,328 ( 5 % )    ;
+-----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 15.13) ; Number of LABs  (Total = 93) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 2                            ;
; 15                                          ; 14                           ;
; 16                                          ; 71                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.10) ; Number of LABs  (Total = 93) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 3                            ;
; 1 Clock                            ; 3                            ;
; 1 Clock enable                     ; 2                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.41) ; Number of LABs  (Total = 93) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 2                            ;
; 15                                           ; 13                           ;
; 16                                           ; 69                           ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 4.70) ; Number of LABs  (Total = 93) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 9                            ;
; 2                                               ; 13                           ;
; 3                                               ; 10                           ;
; 4                                               ; 11                           ;
; 5                                               ; 20                           ;
; 6                                               ; 10                           ;
; 7                                               ; 6                            ;
; 8                                               ; 7                            ;
; 9                                               ; 4                            ;
; 10                                              ; 1                            ;
; 11                                              ; 1                            ;
; 12                                              ; 0                            ;
; 13                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.94) ; Number of LABs  (Total = 93) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 3                            ;
; 8                                            ; 5                            ;
; 9                                            ; 7                            ;
; 10                                           ; 8                            ;
; 11                                           ; 7                            ;
; 12                                           ; 9                            ;
; 13                                           ; 7                            ;
; 14                                           ; 4                            ;
; 15                                           ; 4                            ;
; 16                                           ; 4                            ;
; 17                                           ; 3                            ;
; 18                                           ; 7                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 5                            ;
; 30                                           ; 5                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; Unreserved               ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C5T144C8 for design "IFE_Display_2017"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 43 total pins
    Info (169086): Pin Reset not assigned to an exact location on the device
Info (332104): Reading SDC File: 'IFE_Display_2017.out.sdc'
Warning (332060): Node: display_controller:display|state_clk.s_0 was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000          Clk
Info (176353): Automatically promoted node Clk (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node display_controller:display|state_clk.s_0
        Info (176357): Destination node display_controller:display|state_clk.s_1
        Info (176357): Destination node display_controller:display|state_clk.s_2
Info (176353): Automatically promoted node display_controller:display|pixel_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DISP_CLK
Info (176353): Automatically promoted node Reset (placed in PIN 18 (CLK1, LVDSCLK0n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.42 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 31 output pins without output pin load capacitance assignment
    Info (306007): Pin "led_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DEN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VSYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HSYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DISP_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DISP_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file E:/IFE_2017/Software/SYSTEM_VERILOG_DISPLAY/output_files/IFE_Display_2017.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 705 megabytes
    Info: Processing ended: Wed Nov 08 00:29:03 2017
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/IFE_2017/Software/SYSTEM_VERILOG_DISPLAY/output_files/IFE_Display_2017.fit.smsg.


