
TIMER.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         000009fe  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000000  00800060  00800060  00000a72  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .bss          00000003  00800060  00800060  00000a72  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000a72  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  00000aa4  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000040  00000000  00000000  00000ae0  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000007d0  00000000  00000000  00000b20  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000675  00000000  00000000  000012f0  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000960  00000000  00000000  00001965  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000054  00000000  00000000  000022c8  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000003a9  00000000  00000000  0000231c  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000111  00000000  00000000  000026c5  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000020  00000000  00000000  000027d6  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
   8:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
   c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  10:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  14:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  18:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  1c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  20:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  24:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  28:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  2c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  30:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  34:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  38:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  3c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  40:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  44:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  48:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  4c:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>
  50:	0c 94 3c 00 	jmp	0x78	; 0x78 <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d8 e0       	ldi	r29, 0x08	; 8
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61

00000060 <__do_clear_bss>:
  60:	20 e0       	ldi	r18, 0x00	; 0
  62:	a0 e6       	ldi	r26, 0x60	; 96
  64:	b0 e0       	ldi	r27, 0x00	; 0
  66:	01 c0       	rjmp	.+2      	; 0x6a <.do_clear_bss_start>

00000068 <.do_clear_bss_loop>:
  68:	1d 92       	st	X+, r1

0000006a <.do_clear_bss_start>:
  6a:	a3 36       	cpi	r26, 0x63	; 99
  6c:	b2 07       	cpc	r27, r18
  6e:	e1 f7       	brne	.-8      	; 0x68 <.do_clear_bss_loop>
  70:	0e 94 3e 00 	call	0x7c	; 0x7c <main>
  74:	0c 94 fd 04 	jmp	0x9fa	; 0x9fa <_exit>

00000078 <__bad_interrupt>:
  78:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000007c <main>:
#include "TIMER.h"
#include <util/delay.h>

int main(void)
{
	DDRC = 0xff;
  7c:	8f ef       	ldi	r24, 0xFF	; 255
  7e:	84 bb       	out	0x14, r24	; 20
	timer_init(0,FAST_PWM_MODE,CLEAR_OC_MODE,8);
  80:	08 e0       	ldi	r16, 0x08	; 8
  82:	10 e0       	ldi	r17, 0x00	; 0
  84:	20 e0       	ldi	r18, 0x00	; 0
  86:	30 e0       	ldi	r19, 0x00	; 0
  88:	42 e0       	ldi	r20, 0x02	; 2
  8a:	63 e0       	ldi	r22, 0x03	; 3
  8c:	80 e0       	ldi	r24, 0x00	; 0
  8e:	0e 94 61 00 	call	0xc2	; 0xc2 <timer_init>
	//TCNT0 =0;
    while (1) 
    {
		for(int i = 0 ; i<255 ; i++)
  92:	80 e0       	ldi	r24, 0x00	; 0
  94:	90 e0       	ldi	r25, 0x00	; 0
  96:	08 c0       	rjmp	.+16     	; 0xa8 <main+0x2c>
		{
			TIMER_0_OUTPUT_COMPARE_REG = i ;
  98:	8c bf       	out	0x3c, r24	; 60
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  9a:	ef e3       	ldi	r30, 0x3F	; 63
  9c:	fc e9       	ldi	r31, 0x9C	; 156
  9e:	31 97       	sbiw	r30, 0x01	; 1
  a0:	f1 f7       	brne	.-4      	; 0x9e <main+0x22>
  a2:	00 c0       	rjmp	.+0      	; 0xa4 <main+0x28>
  a4:	00 00       	nop
	DDRC = 0xff;
	timer_init(0,FAST_PWM_MODE,CLEAR_OC_MODE,8);
	//TCNT0 =0;
    while (1) 
    {
		for(int i = 0 ; i<255 ; i++)
  a6:	01 96       	adiw	r24, 0x01	; 1
  a8:	8f 3f       	cpi	r24, 0xFF	; 255
  aa:	91 05       	cpc	r25, r1
  ac:	ac f3       	brlt	.-22     	; 0x98 <main+0x1c>
  ae:	ff ef       	ldi	r31, 0xFF	; 255
  b0:	23 e2       	ldi	r18, 0x23	; 35
  b2:	84 ef       	ldi	r24, 0xF4	; 244
  b4:	f1 50       	subi	r31, 0x01	; 1
  b6:	20 40       	sbci	r18, 0x00	; 0
  b8:	80 40       	sbci	r24, 0x00	; 0
  ba:	e1 f7       	brne	.-8      	; 0xb4 <main+0x38>
  bc:	00 c0       	rjmp	.+0      	; 0xbe <main+0x42>
  be:	00 00       	nop
  c0:	e8 cf       	rjmp	.-48     	; 0x92 <main+0x16>

000000c2 <timer_init>:

// TIMER 0 STATUS
uint8_t TIMER_STATUS[TIMER_NUMBERS];

unsigned int timer_init(uint8_t timer_n , uint8_t mode , uint8_t com , uint32_t clock_select)
{
  c2:	0f 93       	push	r16
  c4:	1f 93       	push	r17
	if (TIMER_STATUS[timer_n] == NOT_INIT)
  c6:	a8 2f       	mov	r26, r24
  c8:	b0 e0       	ldi	r27, 0x00	; 0
  ca:	fd 01       	movw	r30, r26
  cc:	e0 5a       	subi	r30, 0xA0	; 160
  ce:	ff 4f       	sbci	r31, 0xFF	; 255
  d0:	90 81       	ld	r25, Z
  d2:	91 11       	cpse	r25, r1
  d4:	81 c4       	rjmp	.+2306   	; 0x9d8 <__stack+0x179>
	{
		switch(timer_n)
  d6:	81 11       	cpse	r24, r1
  d8:	82 c4       	rjmp	.+2308   	; 0x9de <__stack+0x17f>
		{
			// Timer 0 INIT.
			case TIMER_0 :
			TIMER_0_DDR |= ENABLE(TIMER_0_PIN);
  da:	87 b3       	in	r24, 0x17	; 23
  dc:	88 60       	ori	r24, 0x08	; 8
  de:	87 bb       	out	0x17, r24	; 23
			switch(mode)
  e0:	62 30       	cpi	r22, 0x02	; 2
  e2:	09 f4       	brne	.+2      	; 0xe6 <timer_init+0x24>
  e4:	fc c0       	rjmp	.+504    	; 0x2de <timer_init+0x21c>
  e6:	63 30       	cpi	r22, 0x03	; 3
  e8:	09 f4       	brne	.+2      	; 0xec <timer_init+0x2a>
  ea:	3e c2       	rjmp	.+1148   	; 0x568 <__EEPROM_REGION_LENGTH__+0x168>
  ec:	61 30       	cpi	r22, 0x01	; 1
  ee:	09 f0       	breq	.+2      	; 0xf2 <timer_init+0x30>
  f0:	31 c3       	rjmp	.+1634   	; 0x754 <__EEPROM_REGION_LENGTH__+0x354>
			{
				case PWM_PHASE_CORRECT_MODE :
				switch(com)
  f2:	42 30       	cpi	r20, 0x02	; 2
  f4:	39 f0       	breq	.+14     	; 0x104 <timer_init+0x42>
  f6:	43 30       	cpi	r20, 0x03	; 3
  f8:	09 f4       	brne	.+2      	; 0xfc <timer_init+0x3a>
  fa:	53 c0       	rjmp	.+166    	; 0x1a2 <timer_init+0xe0>
  fc:	41 30       	cpi	r20, 0x01	; 1
  fe:	09 f0       	breq	.+2      	; 0x102 <timer_init+0x40>
 100:	9f c0       	rjmp	.+318    	; 0x240 <timer_init+0x17e>
 102:	70 c4       	rjmp	.+2272   	; 0x9e4 <__stack+0x185>
					case TOGGLE_OC_MODE :
					return FAILED ;
					break;
					
					case CLEAR_OC_MODE :
					switch(clock_select)
 104:	08 30       	cpi	r16, 0x08	; 8
 106:	11 05       	cpc	r17, r1
 108:	21 05       	cpc	r18, r1
 10a:	31 05       	cpc	r19, r1
 10c:	39 f1       	breq	.+78     	; 0x15c <timer_init+0x9a>
 10e:	80 f4       	brcc	.+32     	; 0x130 <timer_init+0x6e>
 110:	02 30       	cpi	r16, 0x02	; 2
 112:	11 05       	cpc	r17, r1
 114:	21 05       	cpc	r18, r1
 116:	31 05       	cpc	r19, r1
 118:	89 f1       	breq	.+98     	; 0x17c <timer_init+0xba>
 11a:	03 30       	cpi	r16, 0x03	; 3
 11c:	11 05       	cpc	r17, r1
 11e:	21 05       	cpc	r18, r1
 120:	31 05       	cpc	r19, r1
 122:	81 f1       	breq	.+96     	; 0x184 <timer_init+0xc2>
 124:	01 30       	cpi	r16, 0x01	; 1
 126:	11 05       	cpc	r17, r1
 128:	21 05       	cpc	r18, r1
 12a:	31 05       	cpc	r19, r1
 12c:	79 f5       	brne	.+94     	; 0x18c <timer_init+0xca>
 12e:	12 c0       	rjmp	.+36     	; 0x154 <timer_init+0x92>
 130:	01 15       	cp	r16, r1
 132:	81 e0       	ldi	r24, 0x01	; 1
 134:	18 07       	cpc	r17, r24
 136:	21 05       	cpc	r18, r1
 138:	31 05       	cpc	r19, r1
 13a:	c1 f0       	breq	.+48     	; 0x16c <timer_init+0xaa>
 13c:	01 15       	cp	r16, r1
 13e:	84 e0       	ldi	r24, 0x04	; 4
 140:	18 07       	cpc	r17, r24
 142:	21 05       	cpc	r18, r1
 144:	31 05       	cpc	r19, r1
 146:	b1 f0       	breq	.+44     	; 0x174 <timer_init+0xb2>
 148:	00 34       	cpi	r16, 0x40	; 64
 14a:	11 05       	cpc	r17, r1
 14c:	21 05       	cpc	r18, r1
 14e:	31 05       	cpc	r19, r1
 150:	e9 f4       	brne	.+58     	; 0x18c <timer_init+0xca>
 152:	08 c0       	rjmp	.+16     	; 0x164 <timer_init+0xa2>
					{
						case NO_PRESCALING_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(COM01) | ENABLE(CS00);
 154:	83 b7       	in	r24, 0x33	; 51
 156:	81 66       	ori	r24, 0x61	; 97
 158:	83 bf       	out	0x33, r24	; 51
						break;
 15a:	1b c0       	rjmp	.+54     	; 0x192 <timer_init+0xd0>
						
						case CLK_8_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(COM01) | ENABLE(CS01);
 15c:	83 b7       	in	r24, 0x33	; 51
 15e:	82 66       	ori	r24, 0x62	; 98
 160:	83 bf       	out	0x33, r24	; 51
						break;
 162:	17 c0       	rjmp	.+46     	; 0x192 <timer_init+0xd0>
						
						case CLK_64_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(COM01) | ENABLE(CS00) | ENABLE(CS01);
 164:	83 b7       	in	r24, 0x33	; 51
 166:	83 66       	ori	r24, 0x63	; 99
 168:	83 bf       	out	0x33, r24	; 51
						break;
 16a:	13 c0       	rjmp	.+38     	; 0x192 <timer_init+0xd0>
						
						case CLK_256_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(COM01) | ENABLE(CS02);
 16c:	83 b7       	in	r24, 0x33	; 51
 16e:	84 66       	ori	r24, 0x64	; 100
 170:	83 bf       	out	0x33, r24	; 51
						break;
 172:	0f c0       	rjmp	.+30     	; 0x192 <timer_init+0xd0>
						
						case CLK_1024_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(COM01) | ENABLE(CS00) | ENABLE(CS02);
 174:	83 b7       	in	r24, 0x33	; 51
 176:	85 66       	ori	r24, 0x65	; 101
 178:	83 bf       	out	0x33, r24	; 51
						break;
 17a:	0b c0       	rjmp	.+22     	; 0x192 <timer_init+0xd0>
						
						case FALLING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(COM01) | ENABLE(CS01) | ENABLE(CS02);
 17c:	83 b7       	in	r24, 0x33	; 51
 17e:	86 66       	ori	r24, 0x66	; 102
 180:	83 bf       	out	0x33, r24	; 51
						break;
 182:	07 c0       	rjmp	.+14     	; 0x192 <timer_init+0xd0>
						
						case RISING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(COM01) | ENABLE(CS00) | ENABLE(CS01) | ENABLE(CS02);
 184:	83 b7       	in	r24, 0x33	; 51
 186:	87 66       	ori	r24, 0x67	; 103
 188:	83 bf       	out	0x33, r24	; 51
						break;
 18a:	03 c0       	rjmp	.+6      	; 0x192 <timer_init+0xd0>
						
						default:
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(COM01);  break;
 18c:	83 b7       	in	r24, 0x33	; 51
 18e:	80 66       	ori	r24, 0x60	; 96
 190:	83 bf       	out	0x33, r24	; 51
					}
					TIMER_STATUS[timer_n] = INIT;
 192:	fd 01       	movw	r30, r26
 194:	e0 5a       	subi	r30, 0xA0	; 160
 196:	ff 4f       	sbci	r31, 0xFF	; 255
 198:	81 e0       	ldi	r24, 0x01	; 1
 19a:	80 83       	st	Z, r24
					return DONE ;
 19c:	83 e0       	ldi	r24, 0x03	; 3
 19e:	90 e0       	ldi	r25, 0x00	; 0
 1a0:	29 c4       	rjmp	.+2130   	; 0x9f4 <__stack+0x195>
					break;
					
					case  SET_OC_MODE :
					switch(clock_select)
 1a2:	08 30       	cpi	r16, 0x08	; 8
 1a4:	11 05       	cpc	r17, r1
 1a6:	21 05       	cpc	r18, r1
 1a8:	31 05       	cpc	r19, r1
 1aa:	39 f1       	breq	.+78     	; 0x1fa <timer_init+0x138>
 1ac:	80 f4       	brcc	.+32     	; 0x1ce <timer_init+0x10c>
 1ae:	02 30       	cpi	r16, 0x02	; 2
 1b0:	11 05       	cpc	r17, r1
 1b2:	21 05       	cpc	r18, r1
 1b4:	31 05       	cpc	r19, r1
 1b6:	89 f1       	breq	.+98     	; 0x21a <timer_init+0x158>
 1b8:	03 30       	cpi	r16, 0x03	; 3
 1ba:	11 05       	cpc	r17, r1
 1bc:	21 05       	cpc	r18, r1
 1be:	31 05       	cpc	r19, r1
 1c0:	81 f1       	breq	.+96     	; 0x222 <timer_init+0x160>
 1c2:	01 30       	cpi	r16, 0x01	; 1
 1c4:	11 05       	cpc	r17, r1
 1c6:	21 05       	cpc	r18, r1
 1c8:	31 05       	cpc	r19, r1
 1ca:	79 f5       	brne	.+94     	; 0x22a <timer_init+0x168>
 1cc:	12 c0       	rjmp	.+36     	; 0x1f2 <timer_init+0x130>
 1ce:	01 15       	cp	r16, r1
 1d0:	81 e0       	ldi	r24, 0x01	; 1
 1d2:	18 07       	cpc	r17, r24
 1d4:	21 05       	cpc	r18, r1
 1d6:	31 05       	cpc	r19, r1
 1d8:	c1 f0       	breq	.+48     	; 0x20a <timer_init+0x148>
 1da:	01 15       	cp	r16, r1
 1dc:	84 e0       	ldi	r24, 0x04	; 4
 1de:	18 07       	cpc	r17, r24
 1e0:	21 05       	cpc	r18, r1
 1e2:	31 05       	cpc	r19, r1
 1e4:	b1 f0       	breq	.+44     	; 0x212 <timer_init+0x150>
 1e6:	00 34       	cpi	r16, 0x40	; 64
 1e8:	11 05       	cpc	r17, r1
 1ea:	21 05       	cpc	r18, r1
 1ec:	31 05       	cpc	r19, r1
 1ee:	e9 f4       	brne	.+58     	; 0x22a <timer_init+0x168>
 1f0:	08 c0       	rjmp	.+16     	; 0x202 <timer_init+0x140>
					{
						case NO_PRESCALING_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS00);
 1f2:	83 b7       	in	r24, 0x33	; 51
 1f4:	81 67       	ori	r24, 0x71	; 113
 1f6:	83 bf       	out	0x33, r24	; 51
						break;
 1f8:	1b c0       	rjmp	.+54     	; 0x230 <timer_init+0x16e>
						
						case CLK_8_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS01);
 1fa:	83 b7       	in	r24, 0x33	; 51
 1fc:	82 67       	ori	r24, 0x72	; 114
 1fe:	83 bf       	out	0x33, r24	; 51
						break;
 200:	17 c0       	rjmp	.+46     	; 0x230 <timer_init+0x16e>
						
						case CLK_64_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS00) | ENABLE(CS01);
 202:	83 b7       	in	r24, 0x33	; 51
 204:	83 67       	ori	r24, 0x73	; 115
 206:	83 bf       	out	0x33, r24	; 51
						break;
 208:	13 c0       	rjmp	.+38     	; 0x230 <timer_init+0x16e>
						
						case CLK_256_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS02);
 20a:	83 b7       	in	r24, 0x33	; 51
 20c:	84 67       	ori	r24, 0x74	; 116
 20e:	83 bf       	out	0x33, r24	; 51
						break;
 210:	0f c0       	rjmp	.+30     	; 0x230 <timer_init+0x16e>
						
						case CLK_1024_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS00) | ENABLE(CS02);
 212:	83 b7       	in	r24, 0x33	; 51
 214:	85 67       	ori	r24, 0x75	; 117
 216:	83 bf       	out	0x33, r24	; 51
						break;
 218:	0b c0       	rjmp	.+22     	; 0x230 <timer_init+0x16e>
						
						case FALLING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS01) | ENABLE(CS02);
 21a:	83 b7       	in	r24, 0x33	; 51
 21c:	86 67       	ori	r24, 0x76	; 118
 21e:	83 bf       	out	0x33, r24	; 51
						break;
 220:	07 c0       	rjmp	.+14     	; 0x230 <timer_init+0x16e>
						
						case RISING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00)| ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS00) | ENABLE(CS01) | ENABLE(CS02);
 222:	83 b7       	in	r24, 0x33	; 51
 224:	87 67       	ori	r24, 0x77	; 119
 226:	83 bf       	out	0x33, r24	; 51
						break;
 228:	03 c0       	rjmp	.+6      	; 0x230 <timer_init+0x16e>
						
						default:
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(COM00) | ENABLE(COM01); break;
 22a:	83 b7       	in	r24, 0x33	; 51
 22c:	80 67       	ori	r24, 0x70	; 112
 22e:	83 bf       	out	0x33, r24	; 51
					}
					TIMER_STATUS[timer_n] = INIT;
 230:	fd 01       	movw	r30, r26
 232:	e0 5a       	subi	r30, 0xA0	; 160
 234:	ff 4f       	sbci	r31, 0xFF	; 255
 236:	81 e0       	ldi	r24, 0x01	; 1
 238:	80 83       	st	Z, r24
					return DONE ;
 23a:	83 e0       	ldi	r24, 0x03	; 3
 23c:	90 e0       	ldi	r25, 0x00	; 0
 23e:	da c3       	rjmp	.+1972   	; 0x9f4 <__stack+0x195>
					break;
					
					default:
					switch(clock_select)
 240:	08 30       	cpi	r16, 0x08	; 8
 242:	11 05       	cpc	r17, r1
 244:	21 05       	cpc	r18, r1
 246:	31 05       	cpc	r19, r1
 248:	39 f1       	breq	.+78     	; 0x298 <timer_init+0x1d6>
 24a:	80 f4       	brcc	.+32     	; 0x26c <timer_init+0x1aa>
 24c:	02 30       	cpi	r16, 0x02	; 2
 24e:	11 05       	cpc	r17, r1
 250:	21 05       	cpc	r18, r1
 252:	31 05       	cpc	r19, r1
 254:	89 f1       	breq	.+98     	; 0x2b8 <timer_init+0x1f6>
 256:	03 30       	cpi	r16, 0x03	; 3
 258:	11 05       	cpc	r17, r1
 25a:	21 05       	cpc	r18, r1
 25c:	31 05       	cpc	r19, r1
 25e:	81 f1       	breq	.+96     	; 0x2c0 <timer_init+0x1fe>
 260:	01 30       	cpi	r16, 0x01	; 1
 262:	11 05       	cpc	r17, r1
 264:	21 05       	cpc	r18, r1
 266:	31 05       	cpc	r19, r1
 268:	79 f5       	brne	.+94     	; 0x2c8 <timer_init+0x206>
 26a:	12 c0       	rjmp	.+36     	; 0x290 <timer_init+0x1ce>
 26c:	01 15       	cp	r16, r1
 26e:	81 e0       	ldi	r24, 0x01	; 1
 270:	18 07       	cpc	r17, r24
 272:	21 05       	cpc	r18, r1
 274:	31 05       	cpc	r19, r1
 276:	c1 f0       	breq	.+48     	; 0x2a8 <timer_init+0x1e6>
 278:	01 15       	cp	r16, r1
 27a:	84 e0       	ldi	r24, 0x04	; 4
 27c:	18 07       	cpc	r17, r24
 27e:	21 05       	cpc	r18, r1
 280:	31 05       	cpc	r19, r1
 282:	b1 f0       	breq	.+44     	; 0x2b0 <timer_init+0x1ee>
 284:	00 34       	cpi	r16, 0x40	; 64
 286:	11 05       	cpc	r17, r1
 288:	21 05       	cpc	r18, r1
 28a:	31 05       	cpc	r19, r1
 28c:	e9 f4       	brne	.+58     	; 0x2c8 <timer_init+0x206>
 28e:	08 c0       	rjmp	.+16     	; 0x2a0 <timer_init+0x1de>
					{
						case NO_PRESCALING_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(CS00);
 290:	83 b7       	in	r24, 0x33	; 51
 292:	81 64       	ori	r24, 0x41	; 65
 294:	83 bf       	out	0x33, r24	; 51
						break;
 296:	1b c0       	rjmp	.+54     	; 0x2ce <timer_init+0x20c>
						
						case CLK_8_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(CS01);
 298:	83 b7       	in	r24, 0x33	; 51
 29a:	82 64       	ori	r24, 0x42	; 66
 29c:	83 bf       	out	0x33, r24	; 51
						break;
 29e:	17 c0       	rjmp	.+46     	; 0x2ce <timer_init+0x20c>
						
						case CLK_64_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(CS00) | ENABLE(CS01);
 2a0:	83 b7       	in	r24, 0x33	; 51
 2a2:	83 64       	ori	r24, 0x43	; 67
 2a4:	83 bf       	out	0x33, r24	; 51
						break;
 2a6:	13 c0       	rjmp	.+38     	; 0x2ce <timer_init+0x20c>
						
						case CLK_256_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(CS02);
 2a8:	83 b7       	in	r24, 0x33	; 51
 2aa:	84 64       	ori	r24, 0x44	; 68
 2ac:	83 bf       	out	0x33, r24	; 51
						break;
 2ae:	0f c0       	rjmp	.+30     	; 0x2ce <timer_init+0x20c>
						
						case CLK_1024_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(CS00) | ENABLE(CS02);
 2b0:	83 b7       	in	r24, 0x33	; 51
 2b2:	85 64       	ori	r24, 0x45	; 69
 2b4:	83 bf       	out	0x33, r24	; 51
						break;
 2b6:	0b c0       	rjmp	.+22     	; 0x2ce <timer_init+0x20c>
						
						case FALLING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(CS01) | ENABLE(CS02);
 2b8:	83 b7       	in	r24, 0x33	; 51
 2ba:	86 64       	ori	r24, 0x46	; 70
 2bc:	83 bf       	out	0x33, r24	; 51
						break;
 2be:	07 c0       	rjmp	.+14     	; 0x2ce <timer_init+0x20c>
						
						case RISING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(CS00) | ENABLE(CS01) | ENABLE(CS02);
 2c0:	83 b7       	in	r24, 0x33	; 51
 2c2:	87 64       	ori	r24, 0x47	; 71
 2c4:	83 bf       	out	0x33, r24	; 51
						break;
 2c6:	03 c0       	rjmp	.+6      	; 0x2ce <timer_init+0x20c>
						
						default:
						TIMER_0_CONTROL_REG |= ENABLE(WGM00);
 2c8:	83 b7       	in	r24, 0x33	; 51
 2ca:	80 64       	ori	r24, 0x40	; 64
 2cc:	83 bf       	out	0x33, r24	; 51
						break;
					}
					TIMER_STATUS[timer_n] = INIT;
 2ce:	fd 01       	movw	r30, r26
 2d0:	e0 5a       	subi	r30, 0xA0	; 160
 2d2:	ff 4f       	sbci	r31, 0xFF	; 255
 2d4:	81 e0       	ldi	r24, 0x01	; 1
 2d6:	80 83       	st	Z, r24
					return DONE ;
 2d8:	83 e0       	ldi	r24, 0x03	; 3
 2da:	90 e0       	ldi	r25, 0x00	; 0
 2dc:	8b c3       	rjmp	.+1814   	; 0x9f4 <__stack+0x195>
					break;
				}
				break;
				
				case CTC_MODE :
				switch(com)
 2de:	42 30       	cpi	r20, 0x02	; 2
 2e0:	09 f4       	brne	.+2      	; 0x2e4 <timer_init+0x222>
 2e2:	55 c0       	rjmp	.+170    	; 0x38e <timer_init+0x2cc>
 2e4:	43 30       	cpi	r20, 0x03	; 3
 2e6:	09 f4       	brne	.+2      	; 0x2ea <timer_init+0x228>
 2e8:	a1 c0       	rjmp	.+322    	; 0x42c <__EEPROM_REGION_LENGTH__+0x2c>
 2ea:	41 30       	cpi	r20, 0x01	; 1
 2ec:	09 f0       	breq	.+2      	; 0x2f0 <timer_init+0x22e>
 2ee:	ed c0       	rjmp	.+474    	; 0x4ca <__EEPROM_REGION_LENGTH__+0xca>
				{
					case TOGGLE_OC_MODE :
					switch(clock_select)
 2f0:	08 30       	cpi	r16, 0x08	; 8
 2f2:	11 05       	cpc	r17, r1
 2f4:	21 05       	cpc	r18, r1
 2f6:	31 05       	cpc	r19, r1
 2f8:	39 f1       	breq	.+78     	; 0x348 <timer_init+0x286>
 2fa:	80 f4       	brcc	.+32     	; 0x31c <timer_init+0x25a>
 2fc:	02 30       	cpi	r16, 0x02	; 2
 2fe:	11 05       	cpc	r17, r1
 300:	21 05       	cpc	r18, r1
 302:	31 05       	cpc	r19, r1
 304:	89 f1       	breq	.+98     	; 0x368 <timer_init+0x2a6>
 306:	03 30       	cpi	r16, 0x03	; 3
 308:	11 05       	cpc	r17, r1
 30a:	21 05       	cpc	r18, r1
 30c:	31 05       	cpc	r19, r1
 30e:	81 f1       	breq	.+96     	; 0x370 <timer_init+0x2ae>
 310:	01 30       	cpi	r16, 0x01	; 1
 312:	11 05       	cpc	r17, r1
 314:	21 05       	cpc	r18, r1
 316:	31 05       	cpc	r19, r1
 318:	79 f5       	brne	.+94     	; 0x378 <timer_init+0x2b6>
 31a:	12 c0       	rjmp	.+36     	; 0x340 <timer_init+0x27e>
 31c:	01 15       	cp	r16, r1
 31e:	81 e0       	ldi	r24, 0x01	; 1
 320:	18 07       	cpc	r17, r24
 322:	21 05       	cpc	r18, r1
 324:	31 05       	cpc	r19, r1
 326:	c1 f0       	breq	.+48     	; 0x358 <timer_init+0x296>
 328:	01 15       	cp	r16, r1
 32a:	84 e0       	ldi	r24, 0x04	; 4
 32c:	18 07       	cpc	r17, r24
 32e:	21 05       	cpc	r18, r1
 330:	31 05       	cpc	r19, r1
 332:	b1 f0       	breq	.+44     	; 0x360 <timer_init+0x29e>
 334:	00 34       	cpi	r16, 0x40	; 64
 336:	11 05       	cpc	r17, r1
 338:	21 05       	cpc	r18, r1
 33a:	31 05       	cpc	r19, r1
 33c:	e9 f4       	brne	.+58     	; 0x378 <timer_init+0x2b6>
 33e:	08 c0       	rjmp	.+16     	; 0x350 <timer_init+0x28e>
					{
						case NO_PRESCALING_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(COM00) | ENABLE(CS00);
 340:	83 b7       	in	r24, 0x33	; 51
 342:	89 61       	ori	r24, 0x19	; 25
 344:	83 bf       	out	0x33, r24	; 51
						break;
 346:	1b c0       	rjmp	.+54     	; 0x37e <timer_init+0x2bc>
						
						case CLK_8_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(COM00) | ENABLE(CS01);
 348:	83 b7       	in	r24, 0x33	; 51
 34a:	8a 61       	ori	r24, 0x1A	; 26
 34c:	83 bf       	out	0x33, r24	; 51
						break;
 34e:	17 c0       	rjmp	.+46     	; 0x37e <timer_init+0x2bc>
						
						case CLK_64_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(COM00) | ENABLE(CS00) | ENABLE(CS01);
 350:	83 b7       	in	r24, 0x33	; 51
 352:	8b 61       	ori	r24, 0x1B	; 27
 354:	83 bf       	out	0x33, r24	; 51
						break;
 356:	13 c0       	rjmp	.+38     	; 0x37e <timer_init+0x2bc>
						
						case CLK_256_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(COM00) | ENABLE(CS02);
 358:	83 b7       	in	r24, 0x33	; 51
 35a:	8c 61       	ori	r24, 0x1C	; 28
 35c:	83 bf       	out	0x33, r24	; 51
						break;
 35e:	0f c0       	rjmp	.+30     	; 0x37e <timer_init+0x2bc>
						
						case CLK_1024_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(COM00) | ENABLE(CS00) | ENABLE(CS02);
 360:	83 b7       	in	r24, 0x33	; 51
 362:	8d 61       	ori	r24, 0x1D	; 29
 364:	83 bf       	out	0x33, r24	; 51
						break;
 366:	0b c0       	rjmp	.+22     	; 0x37e <timer_init+0x2bc>
						
						case FALLING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(COM00) | ENABLE(CS01) | ENABLE(CS02);
 368:	83 b7       	in	r24, 0x33	; 51
 36a:	8e 61       	ori	r24, 0x1E	; 30
 36c:	83 bf       	out	0x33, r24	; 51
						break;
 36e:	07 c0       	rjmp	.+14     	; 0x37e <timer_init+0x2bc>
						
						case RISING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(COM00) | ENABLE(CS00) | ENABLE(CS01) | ENABLE(CS02);
 370:	83 b7       	in	r24, 0x33	; 51
 372:	8f 61       	ori	r24, 0x1F	; 31
 374:	83 bf       	out	0x33, r24	; 51
						break;
 376:	03 c0       	rjmp	.+6      	; 0x37e <timer_init+0x2bc>
						
						default:
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(COM00) ; break;
 378:	83 b7       	in	r24, 0x33	; 51
 37a:	88 61       	ori	r24, 0x18	; 24
 37c:	83 bf       	out	0x33, r24	; 51
					}
					TIMER_STATUS[timer_n] = INIT;
 37e:	fd 01       	movw	r30, r26
 380:	e0 5a       	subi	r30, 0xA0	; 160
 382:	ff 4f       	sbci	r31, 0xFF	; 255
 384:	81 e0       	ldi	r24, 0x01	; 1
 386:	80 83       	st	Z, r24
					return DONE ;
 388:	83 e0       	ldi	r24, 0x03	; 3
 38a:	90 e0       	ldi	r25, 0x00	; 0
 38c:	33 c3       	rjmp	.+1638   	; 0x9f4 <__stack+0x195>
					break;
					
					case CLEAR_OC_MODE :
					switch(clock_select)
 38e:	08 30       	cpi	r16, 0x08	; 8
 390:	11 05       	cpc	r17, r1
 392:	21 05       	cpc	r18, r1
 394:	31 05       	cpc	r19, r1
 396:	39 f1       	breq	.+78     	; 0x3e6 <timer_init+0x324>
 398:	80 f4       	brcc	.+32     	; 0x3ba <timer_init+0x2f8>
 39a:	02 30       	cpi	r16, 0x02	; 2
 39c:	11 05       	cpc	r17, r1
 39e:	21 05       	cpc	r18, r1
 3a0:	31 05       	cpc	r19, r1
 3a2:	89 f1       	breq	.+98     	; 0x406 <__EEPROM_REGION_LENGTH__+0x6>
 3a4:	03 30       	cpi	r16, 0x03	; 3
 3a6:	11 05       	cpc	r17, r1
 3a8:	21 05       	cpc	r18, r1
 3aa:	31 05       	cpc	r19, r1
 3ac:	81 f1       	breq	.+96     	; 0x40e <__EEPROM_REGION_LENGTH__+0xe>
 3ae:	01 30       	cpi	r16, 0x01	; 1
 3b0:	11 05       	cpc	r17, r1
 3b2:	21 05       	cpc	r18, r1
 3b4:	31 05       	cpc	r19, r1
 3b6:	79 f5       	brne	.+94     	; 0x416 <__EEPROM_REGION_LENGTH__+0x16>
 3b8:	12 c0       	rjmp	.+36     	; 0x3de <timer_init+0x31c>
 3ba:	01 15       	cp	r16, r1
 3bc:	81 e0       	ldi	r24, 0x01	; 1
 3be:	18 07       	cpc	r17, r24
 3c0:	21 05       	cpc	r18, r1
 3c2:	31 05       	cpc	r19, r1
 3c4:	c1 f0       	breq	.+48     	; 0x3f6 <timer_init+0x334>
 3c6:	01 15       	cp	r16, r1
 3c8:	84 e0       	ldi	r24, 0x04	; 4
 3ca:	18 07       	cpc	r17, r24
 3cc:	21 05       	cpc	r18, r1
 3ce:	31 05       	cpc	r19, r1
 3d0:	b1 f0       	breq	.+44     	; 0x3fe <timer_init+0x33c>
 3d2:	00 34       	cpi	r16, 0x40	; 64
 3d4:	11 05       	cpc	r17, r1
 3d6:	21 05       	cpc	r18, r1
 3d8:	31 05       	cpc	r19, r1
 3da:	e9 f4       	brne	.+58     	; 0x416 <__EEPROM_REGION_LENGTH__+0x16>
 3dc:	08 c0       	rjmp	.+16     	; 0x3ee <timer_init+0x32c>
					{
						case NO_PRESCALING_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(COM01) | ENABLE(CS00);
 3de:	83 b7       	in	r24, 0x33	; 51
 3e0:	89 62       	ori	r24, 0x29	; 41
 3e2:	83 bf       	out	0x33, r24	; 51
						break;
 3e4:	1b c0       	rjmp	.+54     	; 0x41c <__EEPROM_REGION_LENGTH__+0x1c>
						
						case CLK_8_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(COM01) | ENABLE(CS01);
 3e6:	83 b7       	in	r24, 0x33	; 51
 3e8:	8a 62       	ori	r24, 0x2A	; 42
 3ea:	83 bf       	out	0x33, r24	; 51
						break;
 3ec:	17 c0       	rjmp	.+46     	; 0x41c <__EEPROM_REGION_LENGTH__+0x1c>
						
						case CLK_64_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(COM01) | ENABLE(CS00) | ENABLE(CS01);
 3ee:	83 b7       	in	r24, 0x33	; 51
 3f0:	8b 62       	ori	r24, 0x2B	; 43
 3f2:	83 bf       	out	0x33, r24	; 51
						break;
 3f4:	13 c0       	rjmp	.+38     	; 0x41c <__EEPROM_REGION_LENGTH__+0x1c>
						
						case CLK_256_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(COM01) | ENABLE(CS02);
 3f6:	83 b7       	in	r24, 0x33	; 51
 3f8:	8c 62       	ori	r24, 0x2C	; 44
 3fa:	83 bf       	out	0x33, r24	; 51
						break;
 3fc:	0f c0       	rjmp	.+30     	; 0x41c <__EEPROM_REGION_LENGTH__+0x1c>
						
						case CLK_1024_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(COM01) | ENABLE(CS00) | ENABLE(CS02);
 3fe:	83 b7       	in	r24, 0x33	; 51
 400:	8d 62       	ori	r24, 0x2D	; 45
 402:	83 bf       	out	0x33, r24	; 51
						break;
 404:	0b c0       	rjmp	.+22     	; 0x41c <__EEPROM_REGION_LENGTH__+0x1c>
						
						case FALLING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(COM01) | ENABLE(CS01) | ENABLE(CS02);
 406:	83 b7       	in	r24, 0x33	; 51
 408:	8e 62       	ori	r24, 0x2E	; 46
 40a:	83 bf       	out	0x33, r24	; 51
						break;
 40c:	07 c0       	rjmp	.+14     	; 0x41c <__EEPROM_REGION_LENGTH__+0x1c>
						
						case RISING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(COM01) | ENABLE(CS00) | ENABLE(CS01) | ENABLE(CS02);
 40e:	83 b7       	in	r24, 0x33	; 51
 410:	8f 62       	ori	r24, 0x2F	; 47
 412:	83 bf       	out	0x33, r24	; 51
						break;
 414:	03 c0       	rjmp	.+6      	; 0x41c <__EEPROM_REGION_LENGTH__+0x1c>
						
						default:
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(COM01) ; break;
 416:	83 b7       	in	r24, 0x33	; 51
 418:	88 62       	ori	r24, 0x28	; 40
 41a:	83 bf       	out	0x33, r24	; 51
					}
					TIMER_STATUS[timer_n] = INIT;
 41c:	fd 01       	movw	r30, r26
 41e:	e0 5a       	subi	r30, 0xA0	; 160
 420:	ff 4f       	sbci	r31, 0xFF	; 255
 422:	81 e0       	ldi	r24, 0x01	; 1
 424:	80 83       	st	Z, r24
					return DONE ;
 426:	83 e0       	ldi	r24, 0x03	; 3
 428:	90 e0       	ldi	r25, 0x00	; 0
 42a:	e4 c2       	rjmp	.+1480   	; 0x9f4 <__stack+0x195>
					break;
					
					case  SET_OC_MODE :
					switch(clock_select)
 42c:	08 30       	cpi	r16, 0x08	; 8
 42e:	11 05       	cpc	r17, r1
 430:	21 05       	cpc	r18, r1
 432:	31 05       	cpc	r19, r1
 434:	39 f1       	breq	.+78     	; 0x484 <__EEPROM_REGION_LENGTH__+0x84>
 436:	80 f4       	brcc	.+32     	; 0x458 <__EEPROM_REGION_LENGTH__+0x58>
 438:	02 30       	cpi	r16, 0x02	; 2
 43a:	11 05       	cpc	r17, r1
 43c:	21 05       	cpc	r18, r1
 43e:	31 05       	cpc	r19, r1
 440:	89 f1       	breq	.+98     	; 0x4a4 <__EEPROM_REGION_LENGTH__+0xa4>
 442:	03 30       	cpi	r16, 0x03	; 3
 444:	11 05       	cpc	r17, r1
 446:	21 05       	cpc	r18, r1
 448:	31 05       	cpc	r19, r1
 44a:	81 f1       	breq	.+96     	; 0x4ac <__EEPROM_REGION_LENGTH__+0xac>
 44c:	01 30       	cpi	r16, 0x01	; 1
 44e:	11 05       	cpc	r17, r1
 450:	21 05       	cpc	r18, r1
 452:	31 05       	cpc	r19, r1
 454:	79 f5       	brne	.+94     	; 0x4b4 <__EEPROM_REGION_LENGTH__+0xb4>
 456:	12 c0       	rjmp	.+36     	; 0x47c <__EEPROM_REGION_LENGTH__+0x7c>
 458:	01 15       	cp	r16, r1
 45a:	81 e0       	ldi	r24, 0x01	; 1
 45c:	18 07       	cpc	r17, r24
 45e:	21 05       	cpc	r18, r1
 460:	31 05       	cpc	r19, r1
 462:	c1 f0       	breq	.+48     	; 0x494 <__EEPROM_REGION_LENGTH__+0x94>
 464:	01 15       	cp	r16, r1
 466:	84 e0       	ldi	r24, 0x04	; 4
 468:	18 07       	cpc	r17, r24
 46a:	21 05       	cpc	r18, r1
 46c:	31 05       	cpc	r19, r1
 46e:	b1 f0       	breq	.+44     	; 0x49c <__EEPROM_REGION_LENGTH__+0x9c>
 470:	00 34       	cpi	r16, 0x40	; 64
 472:	11 05       	cpc	r17, r1
 474:	21 05       	cpc	r18, r1
 476:	31 05       	cpc	r19, r1
 478:	e9 f4       	brne	.+58     	; 0x4b4 <__EEPROM_REGION_LENGTH__+0xb4>
 47a:	08 c0       	rjmp	.+16     	; 0x48c <__EEPROM_REGION_LENGTH__+0x8c>
					{
						case NO_PRESCALING_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS00);
 47c:	83 b7       	in	r24, 0x33	; 51
 47e:	89 63       	ori	r24, 0x39	; 57
 480:	83 bf       	out	0x33, r24	; 51
						break;
 482:	1b c0       	rjmp	.+54     	; 0x4ba <__EEPROM_REGION_LENGTH__+0xba>
						
						case CLK_8_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS01);
 484:	83 b7       	in	r24, 0x33	; 51
 486:	8a 63       	ori	r24, 0x3A	; 58
 488:	83 bf       	out	0x33, r24	; 51
						break;
 48a:	17 c0       	rjmp	.+46     	; 0x4ba <__EEPROM_REGION_LENGTH__+0xba>
						
						case CLK_64_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS00) | ENABLE(CS01);
 48c:	83 b7       	in	r24, 0x33	; 51
 48e:	8b 63       	ori	r24, 0x3B	; 59
 490:	83 bf       	out	0x33, r24	; 51
						break;
 492:	13 c0       	rjmp	.+38     	; 0x4ba <__EEPROM_REGION_LENGTH__+0xba>
						
						case CLK_256_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(COM00) | ENABLE(COM01) | ENABLE(COM01) | ENABLE(CS02);
 494:	83 b7       	in	r24, 0x33	; 51
 496:	8c 63       	ori	r24, 0x3C	; 60
 498:	83 bf       	out	0x33, r24	; 51
						break;
 49a:	0f c0       	rjmp	.+30     	; 0x4ba <__EEPROM_REGION_LENGTH__+0xba>
						
						case CLK_1024_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS00) | ENABLE(CS02);
 49c:	83 b7       	in	r24, 0x33	; 51
 49e:	8d 63       	ori	r24, 0x3D	; 61
 4a0:	83 bf       	out	0x33, r24	; 51
						break;
 4a2:	0b c0       	rjmp	.+22     	; 0x4ba <__EEPROM_REGION_LENGTH__+0xba>
						
						case FALLING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS01) | ENABLE(CS02);
 4a4:	83 b7       	in	r24, 0x33	; 51
 4a6:	8e 63       	ori	r24, 0x3E	; 62
 4a8:	83 bf       	out	0x33, r24	; 51
						break;
 4aa:	07 c0       	rjmp	.+14     	; 0x4ba <__EEPROM_REGION_LENGTH__+0xba>
						
						case RISING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS00) | ENABLE(CS01) | ENABLE(CS02);
 4ac:	83 b7       	in	r24, 0x33	; 51
 4ae:	8f 63       	ori	r24, 0x3F	; 63
 4b0:	83 bf       	out	0x33, r24	; 51
						break;
 4b2:	03 c0       	rjmp	.+6      	; 0x4ba <__EEPROM_REGION_LENGTH__+0xba>
						
						default:
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(COM00) | ENABLE(COM01) ; break;
 4b4:	83 b7       	in	r24, 0x33	; 51
 4b6:	88 63       	ori	r24, 0x38	; 56
 4b8:	83 bf       	out	0x33, r24	; 51
					}
					TIMER_STATUS[timer_n] = INIT;
 4ba:	fd 01       	movw	r30, r26
 4bc:	e0 5a       	subi	r30, 0xA0	; 160
 4be:	ff 4f       	sbci	r31, 0xFF	; 255
 4c0:	81 e0       	ldi	r24, 0x01	; 1
 4c2:	80 83       	st	Z, r24
					return DONE ;
 4c4:	83 e0       	ldi	r24, 0x03	; 3
 4c6:	90 e0       	ldi	r25, 0x00	; 0
 4c8:	95 c2       	rjmp	.+1322   	; 0x9f4 <__stack+0x195>
					break;
					
					default:
					switch(clock_select)
 4ca:	08 30       	cpi	r16, 0x08	; 8
 4cc:	11 05       	cpc	r17, r1
 4ce:	21 05       	cpc	r18, r1
 4d0:	31 05       	cpc	r19, r1
 4d2:	39 f1       	breq	.+78     	; 0x522 <__EEPROM_REGION_LENGTH__+0x122>
 4d4:	80 f4       	brcc	.+32     	; 0x4f6 <__EEPROM_REGION_LENGTH__+0xf6>
 4d6:	02 30       	cpi	r16, 0x02	; 2
 4d8:	11 05       	cpc	r17, r1
 4da:	21 05       	cpc	r18, r1
 4dc:	31 05       	cpc	r19, r1
 4de:	89 f1       	breq	.+98     	; 0x542 <__EEPROM_REGION_LENGTH__+0x142>
 4e0:	03 30       	cpi	r16, 0x03	; 3
 4e2:	11 05       	cpc	r17, r1
 4e4:	21 05       	cpc	r18, r1
 4e6:	31 05       	cpc	r19, r1
 4e8:	81 f1       	breq	.+96     	; 0x54a <__EEPROM_REGION_LENGTH__+0x14a>
 4ea:	01 30       	cpi	r16, 0x01	; 1
 4ec:	11 05       	cpc	r17, r1
 4ee:	21 05       	cpc	r18, r1
 4f0:	31 05       	cpc	r19, r1
 4f2:	79 f5       	brne	.+94     	; 0x552 <__EEPROM_REGION_LENGTH__+0x152>
 4f4:	12 c0       	rjmp	.+36     	; 0x51a <__EEPROM_REGION_LENGTH__+0x11a>
 4f6:	01 15       	cp	r16, r1
 4f8:	81 e0       	ldi	r24, 0x01	; 1
 4fa:	18 07       	cpc	r17, r24
 4fc:	21 05       	cpc	r18, r1
 4fe:	31 05       	cpc	r19, r1
 500:	c1 f0       	breq	.+48     	; 0x532 <__EEPROM_REGION_LENGTH__+0x132>
 502:	01 15       	cp	r16, r1
 504:	84 e0       	ldi	r24, 0x04	; 4
 506:	18 07       	cpc	r17, r24
 508:	21 05       	cpc	r18, r1
 50a:	31 05       	cpc	r19, r1
 50c:	b1 f0       	breq	.+44     	; 0x53a <__EEPROM_REGION_LENGTH__+0x13a>
 50e:	00 34       	cpi	r16, 0x40	; 64
 510:	11 05       	cpc	r17, r1
 512:	21 05       	cpc	r18, r1
 514:	31 05       	cpc	r19, r1
 516:	e9 f4       	brne	.+58     	; 0x552 <__EEPROM_REGION_LENGTH__+0x152>
 518:	08 c0       	rjmp	.+16     	; 0x52a <__EEPROM_REGION_LENGTH__+0x12a>
					{
						case NO_PRESCALING_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(CS00);
 51a:	83 b7       	in	r24, 0x33	; 51
 51c:	89 60       	ori	r24, 0x09	; 9
 51e:	83 bf       	out	0x33, r24	; 51
						break;
 520:	1b c0       	rjmp	.+54     	; 0x558 <__EEPROM_REGION_LENGTH__+0x158>
						
						case CLK_8_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(CS01);
 522:	83 b7       	in	r24, 0x33	; 51
 524:	8a 60       	ori	r24, 0x0A	; 10
 526:	83 bf       	out	0x33, r24	; 51
						break;
 528:	17 c0       	rjmp	.+46     	; 0x558 <__EEPROM_REGION_LENGTH__+0x158>
						
						case CLK_64_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(CS00) | ENABLE(CS01);
 52a:	83 b7       	in	r24, 0x33	; 51
 52c:	8b 60       	ori	r24, 0x0B	; 11
 52e:	83 bf       	out	0x33, r24	; 51
						break;
 530:	13 c0       	rjmp	.+38     	; 0x558 <__EEPROM_REGION_LENGTH__+0x158>
						
						case CLK_256_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(CS02);
 532:	83 b7       	in	r24, 0x33	; 51
 534:	8c 60       	ori	r24, 0x0C	; 12
 536:	83 bf       	out	0x33, r24	; 51
						break;
 538:	0f c0       	rjmp	.+30     	; 0x558 <__EEPROM_REGION_LENGTH__+0x158>
						
						case CLK_1024_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(CS00) | ENABLE(CS02);
 53a:	83 b7       	in	r24, 0x33	; 51
 53c:	8d 60       	ori	r24, 0x0D	; 13
 53e:	83 bf       	out	0x33, r24	; 51
						break;
 540:	0b c0       	rjmp	.+22     	; 0x558 <__EEPROM_REGION_LENGTH__+0x158>
						
						case FALLING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(CS01) | ENABLE(CS02);
 542:	83 b7       	in	r24, 0x33	; 51
 544:	8e 60       	ori	r24, 0x0E	; 14
 546:	83 bf       	out	0x33, r24	; 51
						break;
 548:	07 c0       	rjmp	.+14     	; 0x558 <__EEPROM_REGION_LENGTH__+0x158>
						
						case RISING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM01) | ENABLE(CS00) | ENABLE(CS01) | ENABLE(CS02);
 54a:	83 b7       	in	r24, 0x33	; 51
 54c:	8f 60       	ori	r24, 0x0F	; 15
 54e:	83 bf       	out	0x33, r24	; 51
						break;
 550:	03 c0       	rjmp	.+6      	; 0x558 <__EEPROM_REGION_LENGTH__+0x158>
						
						default:
						TIMER_0_CONTROL_REG |= ENABLE(WGM01); break;
 552:	83 b7       	in	r24, 0x33	; 51
 554:	88 60       	ori	r24, 0x08	; 8
 556:	83 bf       	out	0x33, r24	; 51
					}
					TIMER_STATUS[timer_n] = INIT;
 558:	fd 01       	movw	r30, r26
 55a:	e0 5a       	subi	r30, 0xA0	; 160
 55c:	ff 4f       	sbci	r31, 0xFF	; 255
 55e:	81 e0       	ldi	r24, 0x01	; 1
 560:	80 83       	st	Z, r24
					return DONE ;
 562:	83 e0       	ldi	r24, 0x03	; 3
 564:	90 e0       	ldi	r25, 0x00	; 0
 566:	46 c2       	rjmp	.+1164   	; 0x9f4 <__stack+0x195>
					break;
				}
				break;
				
				case FAST_PWM_MODE :
				switch(com)
 568:	42 30       	cpi	r20, 0x02	; 2
 56a:	39 f0       	breq	.+14     	; 0x57a <__EEPROM_REGION_LENGTH__+0x17a>
 56c:	43 30       	cpi	r20, 0x03	; 3
 56e:	09 f4       	brne	.+2      	; 0x572 <__EEPROM_REGION_LENGTH__+0x172>
 570:	53 c0       	rjmp	.+166    	; 0x618 <__EEPROM_REGION_LENGTH__+0x218>
 572:	41 30       	cpi	r20, 0x01	; 1
 574:	09 f0       	breq	.+2      	; 0x578 <__EEPROM_REGION_LENGTH__+0x178>
 576:	9f c0       	rjmp	.+318    	; 0x6b6 <__EEPROM_REGION_LENGTH__+0x2b6>
 578:	38 c2       	rjmp	.+1136   	; 0x9ea <__stack+0x18b>
					case TOGGLE_OC_MODE :
					return FAILED ;
					break;
					
					case CLEAR_OC_MODE :
					switch(clock_select)
 57a:	08 30       	cpi	r16, 0x08	; 8
 57c:	11 05       	cpc	r17, r1
 57e:	21 05       	cpc	r18, r1
 580:	31 05       	cpc	r19, r1
 582:	39 f1       	breq	.+78     	; 0x5d2 <__EEPROM_REGION_LENGTH__+0x1d2>
 584:	80 f4       	brcc	.+32     	; 0x5a6 <__EEPROM_REGION_LENGTH__+0x1a6>
 586:	02 30       	cpi	r16, 0x02	; 2
 588:	11 05       	cpc	r17, r1
 58a:	21 05       	cpc	r18, r1
 58c:	31 05       	cpc	r19, r1
 58e:	89 f1       	breq	.+98     	; 0x5f2 <__EEPROM_REGION_LENGTH__+0x1f2>
 590:	03 30       	cpi	r16, 0x03	; 3
 592:	11 05       	cpc	r17, r1
 594:	21 05       	cpc	r18, r1
 596:	31 05       	cpc	r19, r1
 598:	81 f1       	breq	.+96     	; 0x5fa <__EEPROM_REGION_LENGTH__+0x1fa>
 59a:	01 30       	cpi	r16, 0x01	; 1
 59c:	11 05       	cpc	r17, r1
 59e:	21 05       	cpc	r18, r1
 5a0:	31 05       	cpc	r19, r1
 5a2:	79 f5       	brne	.+94     	; 0x602 <__EEPROM_REGION_LENGTH__+0x202>
 5a4:	12 c0       	rjmp	.+36     	; 0x5ca <__EEPROM_REGION_LENGTH__+0x1ca>
 5a6:	01 15       	cp	r16, r1
 5a8:	81 e0       	ldi	r24, 0x01	; 1
 5aa:	18 07       	cpc	r17, r24
 5ac:	21 05       	cpc	r18, r1
 5ae:	31 05       	cpc	r19, r1
 5b0:	c1 f0       	breq	.+48     	; 0x5e2 <__EEPROM_REGION_LENGTH__+0x1e2>
 5b2:	01 15       	cp	r16, r1
 5b4:	84 e0       	ldi	r24, 0x04	; 4
 5b6:	18 07       	cpc	r17, r24
 5b8:	21 05       	cpc	r18, r1
 5ba:	31 05       	cpc	r19, r1
 5bc:	b1 f0       	breq	.+44     	; 0x5ea <__EEPROM_REGION_LENGTH__+0x1ea>
 5be:	00 34       	cpi	r16, 0x40	; 64
 5c0:	11 05       	cpc	r17, r1
 5c2:	21 05       	cpc	r18, r1
 5c4:	31 05       	cpc	r19, r1
 5c6:	e9 f4       	brne	.+58     	; 0x602 <__EEPROM_REGION_LENGTH__+0x202>
 5c8:	08 c0       	rjmp	.+16     	; 0x5da <__EEPROM_REGION_LENGTH__+0x1da>
					{
						case NO_PRESCALING_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(WGM01) | ENABLE(COM01) | ENABLE(CS00);
 5ca:	83 b7       	in	r24, 0x33	; 51
 5cc:	89 66       	ori	r24, 0x69	; 105
 5ce:	83 bf       	out	0x33, r24	; 51
						break;
 5d0:	1b c0       	rjmp	.+54     	; 0x608 <__EEPROM_REGION_LENGTH__+0x208>
						
						case CLK_8_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(WGM01) | ENABLE(COM01) | ENABLE(CS01);
 5d2:	83 b7       	in	r24, 0x33	; 51
 5d4:	8a 66       	ori	r24, 0x6A	; 106
 5d6:	83 bf       	out	0x33, r24	; 51
						break;
 5d8:	17 c0       	rjmp	.+46     	; 0x608 <__EEPROM_REGION_LENGTH__+0x208>
						
						case CLK_64_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(WGM01) | ENABLE(COM01) | ENABLE(CS00) | ENABLE(CS01);
 5da:	83 b7       	in	r24, 0x33	; 51
 5dc:	8b 66       	ori	r24, 0x6B	; 107
 5de:	83 bf       	out	0x33, r24	; 51
						break;			
 5e0:	13 c0       	rjmp	.+38     	; 0x608 <__EEPROM_REGION_LENGTH__+0x208>
										
						case CLK_256_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(WGM01) | ENABLE(COM01) | ENABLE(CS02);
 5e2:	83 b7       	in	r24, 0x33	; 51
 5e4:	8c 66       	ori	r24, 0x6C	; 108
 5e6:	83 bf       	out	0x33, r24	; 51
						break;				
 5e8:	0f c0       	rjmp	.+30     	; 0x608 <__EEPROM_REGION_LENGTH__+0x208>
											
						case CLK_1024_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(WGM01) | ENABLE(COM01) | ENABLE(CS00) | ENABLE(CS02);
 5ea:	83 b7       	in	r24, 0x33	; 51
 5ec:	8d 66       	ori	r24, 0x6D	; 109
 5ee:	83 bf       	out	0x33, r24	; 51
						break;
 5f0:	0b c0       	rjmp	.+22     	; 0x608 <__EEPROM_REGION_LENGTH__+0x208>
						
						case FALLING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(WGM01) | ENABLE(COM01) | ENABLE(CS01) | ENABLE(CS02);
 5f2:	83 b7       	in	r24, 0x33	; 51
 5f4:	8e 66       	ori	r24, 0x6E	; 110
 5f6:	83 bf       	out	0x33, r24	; 51
						break;
 5f8:	07 c0       	rjmp	.+14     	; 0x608 <__EEPROM_REGION_LENGTH__+0x208>
						
						case RISING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(WGM01) | ENABLE(COM01) | ENABLE(CS00) | ENABLE(CS01) | ENABLE(CS02);
 5fa:	83 b7       	in	r24, 0x33	; 51
 5fc:	8f 66       	ori	r24, 0x6F	; 111
 5fe:	83 bf       	out	0x33, r24	; 51
						break;
 600:	03 c0       	rjmp	.+6      	; 0x608 <__EEPROM_REGION_LENGTH__+0x208>
						
						default:
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(WGM01) | ENABLE(COM01) ; break;
 602:	83 b7       	in	r24, 0x33	; 51
 604:	88 66       	ori	r24, 0x68	; 104
 606:	83 bf       	out	0x33, r24	; 51
					}
					TIMER_STATUS[timer_n] = INIT;
 608:	fd 01       	movw	r30, r26
 60a:	e0 5a       	subi	r30, 0xA0	; 160
 60c:	ff 4f       	sbci	r31, 0xFF	; 255
 60e:	81 e0       	ldi	r24, 0x01	; 1
 610:	80 83       	st	Z, r24
					return DONE ;
 612:	83 e0       	ldi	r24, 0x03	; 3
 614:	90 e0       	ldi	r25, 0x00	; 0
 616:	ee c1       	rjmp	.+988    	; 0x9f4 <__stack+0x195>
					break;
					
					case  SET_OC_MODE :
					switch(clock_select)
 618:	08 30       	cpi	r16, 0x08	; 8
 61a:	11 05       	cpc	r17, r1
 61c:	21 05       	cpc	r18, r1
 61e:	31 05       	cpc	r19, r1
 620:	39 f1       	breq	.+78     	; 0x670 <__EEPROM_REGION_LENGTH__+0x270>
 622:	80 f4       	brcc	.+32     	; 0x644 <__EEPROM_REGION_LENGTH__+0x244>
 624:	02 30       	cpi	r16, 0x02	; 2
 626:	11 05       	cpc	r17, r1
 628:	21 05       	cpc	r18, r1
 62a:	31 05       	cpc	r19, r1
 62c:	89 f1       	breq	.+98     	; 0x690 <__EEPROM_REGION_LENGTH__+0x290>
 62e:	03 30       	cpi	r16, 0x03	; 3
 630:	11 05       	cpc	r17, r1
 632:	21 05       	cpc	r18, r1
 634:	31 05       	cpc	r19, r1
 636:	81 f1       	breq	.+96     	; 0x698 <__EEPROM_REGION_LENGTH__+0x298>
 638:	01 30       	cpi	r16, 0x01	; 1
 63a:	11 05       	cpc	r17, r1
 63c:	21 05       	cpc	r18, r1
 63e:	31 05       	cpc	r19, r1
 640:	79 f5       	brne	.+94     	; 0x6a0 <__EEPROM_REGION_LENGTH__+0x2a0>
 642:	12 c0       	rjmp	.+36     	; 0x668 <__EEPROM_REGION_LENGTH__+0x268>
 644:	01 15       	cp	r16, r1
 646:	81 e0       	ldi	r24, 0x01	; 1
 648:	18 07       	cpc	r17, r24
 64a:	21 05       	cpc	r18, r1
 64c:	31 05       	cpc	r19, r1
 64e:	c1 f0       	breq	.+48     	; 0x680 <__EEPROM_REGION_LENGTH__+0x280>
 650:	01 15       	cp	r16, r1
 652:	84 e0       	ldi	r24, 0x04	; 4
 654:	18 07       	cpc	r17, r24
 656:	21 05       	cpc	r18, r1
 658:	31 05       	cpc	r19, r1
 65a:	b1 f0       	breq	.+44     	; 0x688 <__EEPROM_REGION_LENGTH__+0x288>
 65c:	00 34       	cpi	r16, 0x40	; 64
 65e:	11 05       	cpc	r17, r1
 660:	21 05       	cpc	r18, r1
 662:	31 05       	cpc	r19, r1
 664:	e9 f4       	brne	.+58     	; 0x6a0 <__EEPROM_REGION_LENGTH__+0x2a0>
 666:	08 c0       	rjmp	.+16     	; 0x678 <__EEPROM_REGION_LENGTH__+0x278>
					{
						case NO_PRESCALING_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(WGM01) | ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS00);
 668:	83 b7       	in	r24, 0x33	; 51
 66a:	89 67       	ori	r24, 0x79	; 121
 66c:	83 bf       	out	0x33, r24	; 51
						break;
 66e:	1b c0       	rjmp	.+54     	; 0x6a6 <__EEPROM_REGION_LENGTH__+0x2a6>
						
						case CLK_8_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(WGM01) | ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS01);
 670:	83 b7       	in	r24, 0x33	; 51
 672:	8a 67       	ori	r24, 0x7A	; 122
 674:	83 bf       	out	0x33, r24	; 51
						break;
 676:	17 c0       	rjmp	.+46     	; 0x6a6 <__EEPROM_REGION_LENGTH__+0x2a6>
						
						case CLK_64_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(WGM01) | ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS00) | ENABLE(CS01);
 678:	83 b7       	in	r24, 0x33	; 51
 67a:	8b 67       	ori	r24, 0x7B	; 123
 67c:	83 bf       	out	0x33, r24	; 51
						break;
 67e:	13 c0       	rjmp	.+38     	; 0x6a6 <__EEPROM_REGION_LENGTH__+0x2a6>
						
						case CLK_256_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(WGM01) | ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS02);
 680:	83 b7       	in	r24, 0x33	; 51
 682:	8c 67       	ori	r24, 0x7C	; 124
 684:	83 bf       	out	0x33, r24	; 51
						break;
 686:	0f c0       	rjmp	.+30     	; 0x6a6 <__EEPROM_REGION_LENGTH__+0x2a6>
						
						case CLK_1024_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(WGM01) | ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS00) | ENABLE(CS02);
 688:	83 b7       	in	r24, 0x33	; 51
 68a:	8d 67       	ori	r24, 0x7D	; 125
 68c:	83 bf       	out	0x33, r24	; 51
						break;
 68e:	0b c0       	rjmp	.+22     	; 0x6a6 <__EEPROM_REGION_LENGTH__+0x2a6>
						
						case FALLING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(WGM01) | ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS01) | ENABLE(CS02);
 690:	83 b7       	in	r24, 0x33	; 51
 692:	8e 67       	ori	r24, 0x7E	; 126
 694:	83 bf       	out	0x33, r24	; 51
						break;
 696:	07 c0       	rjmp	.+14     	; 0x6a6 <__EEPROM_REGION_LENGTH__+0x2a6>
						
						case RISING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(WGM01) | ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS00) | ENABLE(CS01) | ENABLE(CS02);
 698:	83 b7       	in	r24, 0x33	; 51
 69a:	8f 67       	ori	r24, 0x7F	; 127
 69c:	83 bf       	out	0x33, r24	; 51
						break;
 69e:	03 c0       	rjmp	.+6      	; 0x6a6 <__EEPROM_REGION_LENGTH__+0x2a6>
						
						default:
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(WGM01) | ENABLE(COM00) | ENABLE(COM01) ; break;
 6a0:	83 b7       	in	r24, 0x33	; 51
 6a2:	88 67       	ori	r24, 0x78	; 120
 6a4:	83 bf       	out	0x33, r24	; 51
					}
					TIMER_STATUS[timer_n] = INIT;
 6a6:	fd 01       	movw	r30, r26
 6a8:	e0 5a       	subi	r30, 0xA0	; 160
 6aa:	ff 4f       	sbci	r31, 0xFF	; 255
 6ac:	81 e0       	ldi	r24, 0x01	; 1
 6ae:	80 83       	st	Z, r24
					return DONE ;
 6b0:	83 e0       	ldi	r24, 0x03	; 3
 6b2:	90 e0       	ldi	r25, 0x00	; 0
 6b4:	9f c1       	rjmp	.+830    	; 0x9f4 <__stack+0x195>
					break;
					
					default:
					switch(clock_select)
 6b6:	08 30       	cpi	r16, 0x08	; 8
 6b8:	11 05       	cpc	r17, r1
 6ba:	21 05       	cpc	r18, r1
 6bc:	31 05       	cpc	r19, r1
 6be:	39 f1       	breq	.+78     	; 0x70e <__EEPROM_REGION_LENGTH__+0x30e>
 6c0:	80 f4       	brcc	.+32     	; 0x6e2 <__EEPROM_REGION_LENGTH__+0x2e2>
 6c2:	02 30       	cpi	r16, 0x02	; 2
 6c4:	11 05       	cpc	r17, r1
 6c6:	21 05       	cpc	r18, r1
 6c8:	31 05       	cpc	r19, r1
 6ca:	89 f1       	breq	.+98     	; 0x72e <__EEPROM_REGION_LENGTH__+0x32e>
 6cc:	03 30       	cpi	r16, 0x03	; 3
 6ce:	11 05       	cpc	r17, r1
 6d0:	21 05       	cpc	r18, r1
 6d2:	31 05       	cpc	r19, r1
 6d4:	81 f1       	breq	.+96     	; 0x736 <__EEPROM_REGION_LENGTH__+0x336>
 6d6:	01 30       	cpi	r16, 0x01	; 1
 6d8:	11 05       	cpc	r17, r1
 6da:	21 05       	cpc	r18, r1
 6dc:	31 05       	cpc	r19, r1
 6de:	79 f5       	brne	.+94     	; 0x73e <__EEPROM_REGION_LENGTH__+0x33e>
 6e0:	12 c0       	rjmp	.+36     	; 0x706 <__EEPROM_REGION_LENGTH__+0x306>
 6e2:	01 15       	cp	r16, r1
 6e4:	81 e0       	ldi	r24, 0x01	; 1
 6e6:	18 07       	cpc	r17, r24
 6e8:	21 05       	cpc	r18, r1
 6ea:	31 05       	cpc	r19, r1
 6ec:	c1 f0       	breq	.+48     	; 0x71e <__EEPROM_REGION_LENGTH__+0x31e>
 6ee:	01 15       	cp	r16, r1
 6f0:	84 e0       	ldi	r24, 0x04	; 4
 6f2:	18 07       	cpc	r17, r24
 6f4:	21 05       	cpc	r18, r1
 6f6:	31 05       	cpc	r19, r1
 6f8:	b1 f0       	breq	.+44     	; 0x726 <__EEPROM_REGION_LENGTH__+0x326>
 6fa:	00 34       	cpi	r16, 0x40	; 64
 6fc:	11 05       	cpc	r17, r1
 6fe:	21 05       	cpc	r18, r1
 700:	31 05       	cpc	r19, r1
 702:	e9 f4       	brne	.+58     	; 0x73e <__EEPROM_REGION_LENGTH__+0x33e>
 704:	08 c0       	rjmp	.+16     	; 0x716 <__EEPROM_REGION_LENGTH__+0x316>
					{
						case NO_PRESCALING_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(WGM01) | ENABLE(CS00);
 706:	83 b7       	in	r24, 0x33	; 51
 708:	89 64       	ori	r24, 0x49	; 73
 70a:	83 bf       	out	0x33, r24	; 51
						break;
 70c:	1b c0       	rjmp	.+54     	; 0x744 <__EEPROM_REGION_LENGTH__+0x344>
						
						case CLK_8_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(WGM01) | ENABLE(CS01);
 70e:	83 b7       	in	r24, 0x33	; 51
 710:	8a 64       	ori	r24, 0x4A	; 74
 712:	83 bf       	out	0x33, r24	; 51
						break;
 714:	17 c0       	rjmp	.+46     	; 0x744 <__EEPROM_REGION_LENGTH__+0x344>
						
						case CLK_64_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(WGM01) | ENABLE(CS00) | ENABLE(CS01);
 716:	83 b7       	in	r24, 0x33	; 51
 718:	8b 64       	ori	r24, 0x4B	; 75
 71a:	83 bf       	out	0x33, r24	; 51
						break;
 71c:	13 c0       	rjmp	.+38     	; 0x744 <__EEPROM_REGION_LENGTH__+0x344>
						
						case CLK_256_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(WGM01) | ENABLE(CS02);
 71e:	83 b7       	in	r24, 0x33	; 51
 720:	8c 64       	ori	r24, 0x4C	; 76
 722:	83 bf       	out	0x33, r24	; 51
						break;
 724:	0f c0       	rjmp	.+30     	; 0x744 <__EEPROM_REGION_LENGTH__+0x344>
						
						case CLK_1024_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(WGM01) | ENABLE(CS00) | ENABLE(CS02);
 726:	83 b7       	in	r24, 0x33	; 51
 728:	8d 64       	ori	r24, 0x4D	; 77
 72a:	83 bf       	out	0x33, r24	; 51
						break;
 72c:	0b c0       	rjmp	.+22     	; 0x744 <__EEPROM_REGION_LENGTH__+0x344>
						
						case FALLING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(WGM01) | ENABLE(CS01) | ENABLE(CS02);
 72e:	83 b7       	in	r24, 0x33	; 51
 730:	8e 64       	ori	r24, 0x4E	; 78
 732:	83 bf       	out	0x33, r24	; 51
						break;
 734:	07 c0       	rjmp	.+14     	; 0x744 <__EEPROM_REGION_LENGTH__+0x344>
						
						case RISING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(WGM01) | ENABLE(CS00) | ENABLE(CS01) | ENABLE(CS02);
 736:	83 b7       	in	r24, 0x33	; 51
 738:	8f 64       	ori	r24, 0x4F	; 79
 73a:	83 bf       	out	0x33, r24	; 51
						break;
 73c:	03 c0       	rjmp	.+6      	; 0x744 <__EEPROM_REGION_LENGTH__+0x344>
						
						default:
						TIMER_0_CONTROL_REG |= ENABLE(WGM00) | ENABLE(WGM01) ; break;
 73e:	83 b7       	in	r24, 0x33	; 51
 740:	88 64       	ori	r24, 0x48	; 72
 742:	83 bf       	out	0x33, r24	; 51
					}
					TIMER_STATUS[timer_n] = INIT;
 744:	fd 01       	movw	r30, r26
 746:	e0 5a       	subi	r30, 0xA0	; 160
 748:	ff 4f       	sbci	r31, 0xFF	; 255
 74a:	81 e0       	ldi	r24, 0x01	; 1
 74c:	80 83       	st	Z, r24
					return DONE ;
 74e:	83 e0       	ldi	r24, 0x03	; 3
 750:	90 e0       	ldi	r25, 0x00	; 0
 752:	50 c1       	rjmp	.+672    	; 0x9f4 <__stack+0x195>
					break;
				}
				break;
				
				default:
				switch(com)
 754:	42 30       	cpi	r20, 0x02	; 2
 756:	09 f4       	brne	.+2      	; 0x75a <__EEPROM_REGION_LENGTH__+0x35a>
 758:	55 c0       	rjmp	.+170    	; 0x804 <__DATA_REGION_LENGTH__+0x4>
 75a:	43 30       	cpi	r20, 0x03	; 3
 75c:	09 f4       	brne	.+2      	; 0x760 <__EEPROM_REGION_LENGTH__+0x360>
 75e:	a1 c0       	rjmp	.+322    	; 0x8a2 <__stack+0x43>
 760:	41 30       	cpi	r20, 0x01	; 1
 762:	09 f0       	breq	.+2      	; 0x766 <__EEPROM_REGION_LENGTH__+0x366>
 764:	ed c0       	rjmp	.+474    	; 0x940 <__stack+0xe1>
				{
					case TOGGLE_OC_MODE :
					switch(clock_select)
 766:	08 30       	cpi	r16, 0x08	; 8
 768:	11 05       	cpc	r17, r1
 76a:	21 05       	cpc	r18, r1
 76c:	31 05       	cpc	r19, r1
 76e:	39 f1       	breq	.+78     	; 0x7be <__EEPROM_REGION_LENGTH__+0x3be>
 770:	80 f4       	brcc	.+32     	; 0x792 <__EEPROM_REGION_LENGTH__+0x392>
 772:	02 30       	cpi	r16, 0x02	; 2
 774:	11 05       	cpc	r17, r1
 776:	21 05       	cpc	r18, r1
 778:	31 05       	cpc	r19, r1
 77a:	89 f1       	breq	.+98     	; 0x7de <__EEPROM_REGION_LENGTH__+0x3de>
 77c:	03 30       	cpi	r16, 0x03	; 3
 77e:	11 05       	cpc	r17, r1
 780:	21 05       	cpc	r18, r1
 782:	31 05       	cpc	r19, r1
 784:	81 f1       	breq	.+96     	; 0x7e6 <__EEPROM_REGION_LENGTH__+0x3e6>
 786:	01 30       	cpi	r16, 0x01	; 1
 788:	11 05       	cpc	r17, r1
 78a:	21 05       	cpc	r18, r1
 78c:	31 05       	cpc	r19, r1
 78e:	79 f5       	brne	.+94     	; 0x7ee <__EEPROM_REGION_LENGTH__+0x3ee>
 790:	12 c0       	rjmp	.+36     	; 0x7b6 <__EEPROM_REGION_LENGTH__+0x3b6>
 792:	01 15       	cp	r16, r1
 794:	81 e0       	ldi	r24, 0x01	; 1
 796:	18 07       	cpc	r17, r24
 798:	21 05       	cpc	r18, r1
 79a:	31 05       	cpc	r19, r1
 79c:	c1 f0       	breq	.+48     	; 0x7ce <__EEPROM_REGION_LENGTH__+0x3ce>
 79e:	01 15       	cp	r16, r1
 7a0:	84 e0       	ldi	r24, 0x04	; 4
 7a2:	18 07       	cpc	r17, r24
 7a4:	21 05       	cpc	r18, r1
 7a6:	31 05       	cpc	r19, r1
 7a8:	b1 f0       	breq	.+44     	; 0x7d6 <__EEPROM_REGION_LENGTH__+0x3d6>
 7aa:	00 34       	cpi	r16, 0x40	; 64
 7ac:	11 05       	cpc	r17, r1
 7ae:	21 05       	cpc	r18, r1
 7b0:	31 05       	cpc	r19, r1
 7b2:	e9 f4       	brne	.+58     	; 0x7ee <__EEPROM_REGION_LENGTH__+0x3ee>
 7b4:	08 c0       	rjmp	.+16     	; 0x7c6 <__EEPROM_REGION_LENGTH__+0x3c6>
					{
						case NO_PRESCALING_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(COM00) | ENABLE(CS00) ;
 7b6:	83 b7       	in	r24, 0x33	; 51
 7b8:	81 61       	ori	r24, 0x11	; 17
 7ba:	83 bf       	out	0x33, r24	; 51
						break;
 7bc:	1b c0       	rjmp	.+54     	; 0x7f4 <__EEPROM_REGION_LENGTH__+0x3f4>
						
						case CLK_8_MODE : 
						TIMER_0_CONTROL_REG |= ENABLE(COM00) | ENABLE(CS01) ;
 7be:	83 b7       	in	r24, 0x33	; 51
 7c0:	82 61       	ori	r24, 0x12	; 18
 7c2:	83 bf       	out	0x33, r24	; 51
						break;
 7c4:	17 c0       	rjmp	.+46     	; 0x7f4 <__EEPROM_REGION_LENGTH__+0x3f4>
						
						case CLK_64_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(COM00) | ENABLE(CS00) | ENABLE(CS01);
 7c6:	83 b7       	in	r24, 0x33	; 51
 7c8:	83 61       	ori	r24, 0x13	; 19
 7ca:	83 bf       	out	0x33, r24	; 51
						break;
 7cc:	13 c0       	rjmp	.+38     	; 0x7f4 <__EEPROM_REGION_LENGTH__+0x3f4>
						
						case CLK_256_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(COM00) | ENABLE(CS02) ;
 7ce:	83 b7       	in	r24, 0x33	; 51
 7d0:	84 61       	ori	r24, 0x14	; 20
 7d2:	83 bf       	out	0x33, r24	; 51
						break;
 7d4:	0f c0       	rjmp	.+30     	; 0x7f4 <__EEPROM_REGION_LENGTH__+0x3f4>
						
						case CLK_1024_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(COM00) | ENABLE(CS00) | ENABLE(CS02) ;
 7d6:	83 b7       	in	r24, 0x33	; 51
 7d8:	85 61       	ori	r24, 0x15	; 21
 7da:	83 bf       	out	0x33, r24	; 51
						break;
 7dc:	0b c0       	rjmp	.+22     	; 0x7f4 <__EEPROM_REGION_LENGTH__+0x3f4>
						
						case FALLING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(COM00) | ENABLE(CS01) | ENABLE(CS02) ;
 7de:	83 b7       	in	r24, 0x33	; 51
 7e0:	86 61       	ori	r24, 0x16	; 22
 7e2:	83 bf       	out	0x33, r24	; 51
						break;
 7e4:	07 c0       	rjmp	.+14     	; 0x7f4 <__EEPROM_REGION_LENGTH__+0x3f4>
						
						case RISING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(COM00) | ENABLE(CS00) | ENABLE(CS01) | ENABLE(CS02) ;
 7e6:	83 b7       	in	r24, 0x33	; 51
 7e8:	87 61       	ori	r24, 0x17	; 23
 7ea:	83 bf       	out	0x33, r24	; 51
						break;
 7ec:	03 c0       	rjmp	.+6      	; 0x7f4 <__EEPROM_REGION_LENGTH__+0x3f4>
						
						default:
						TIMER_0_CONTROL_REG |= ENABLE(COM00) ; break;
 7ee:	83 b7       	in	r24, 0x33	; 51
 7f0:	80 61       	ori	r24, 0x10	; 16
 7f2:	83 bf       	out	0x33, r24	; 51
					}
					TIMER_STATUS[timer_n] = INIT;
 7f4:	fd 01       	movw	r30, r26
 7f6:	e0 5a       	subi	r30, 0xA0	; 160
 7f8:	ff 4f       	sbci	r31, 0xFF	; 255
 7fa:	81 e0       	ldi	r24, 0x01	; 1
 7fc:	80 83       	st	Z, r24
					return DONE ;
 7fe:	83 e0       	ldi	r24, 0x03	; 3
 800:	90 e0       	ldi	r25, 0x00	; 0
 802:	f8 c0       	rjmp	.+496    	; 0x9f4 <__stack+0x195>
					break;
					
					case CLEAR_OC_MODE :
					switch(clock_select)
 804:	08 30       	cpi	r16, 0x08	; 8
 806:	11 05       	cpc	r17, r1
 808:	21 05       	cpc	r18, r1
 80a:	31 05       	cpc	r19, r1
 80c:	39 f1       	breq	.+78     	; 0x85c <__DATA_REGION_LENGTH__+0x5c>
 80e:	80 f4       	brcc	.+32     	; 0x830 <__DATA_REGION_LENGTH__+0x30>
 810:	02 30       	cpi	r16, 0x02	; 2
 812:	11 05       	cpc	r17, r1
 814:	21 05       	cpc	r18, r1
 816:	31 05       	cpc	r19, r1
 818:	89 f1       	breq	.+98     	; 0x87c <__stack+0x1d>
 81a:	03 30       	cpi	r16, 0x03	; 3
 81c:	11 05       	cpc	r17, r1
 81e:	21 05       	cpc	r18, r1
 820:	31 05       	cpc	r19, r1
 822:	81 f1       	breq	.+96     	; 0x884 <__stack+0x25>
 824:	01 30       	cpi	r16, 0x01	; 1
 826:	11 05       	cpc	r17, r1
 828:	21 05       	cpc	r18, r1
 82a:	31 05       	cpc	r19, r1
 82c:	79 f5       	brne	.+94     	; 0x88c <__stack+0x2d>
 82e:	12 c0       	rjmp	.+36     	; 0x854 <__DATA_REGION_LENGTH__+0x54>
 830:	01 15       	cp	r16, r1
 832:	81 e0       	ldi	r24, 0x01	; 1
 834:	18 07       	cpc	r17, r24
 836:	21 05       	cpc	r18, r1
 838:	31 05       	cpc	r19, r1
 83a:	c1 f0       	breq	.+48     	; 0x86c <__stack+0xd>
 83c:	01 15       	cp	r16, r1
 83e:	84 e0       	ldi	r24, 0x04	; 4
 840:	18 07       	cpc	r17, r24
 842:	21 05       	cpc	r18, r1
 844:	31 05       	cpc	r19, r1
 846:	b1 f0       	breq	.+44     	; 0x874 <__stack+0x15>
 848:	00 34       	cpi	r16, 0x40	; 64
 84a:	11 05       	cpc	r17, r1
 84c:	21 05       	cpc	r18, r1
 84e:	31 05       	cpc	r19, r1
 850:	e9 f4       	brne	.+58     	; 0x88c <__stack+0x2d>
 852:	08 c0       	rjmp	.+16     	; 0x864 <__stack+0x5>
					{
						case NO_PRESCALING_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(COM01) | ENABLE(CS00) ;
 854:	83 b7       	in	r24, 0x33	; 51
 856:	81 62       	ori	r24, 0x21	; 33
 858:	83 bf       	out	0x33, r24	; 51
						break;
 85a:	1b c0       	rjmp	.+54     	; 0x892 <__stack+0x33>
						
						case CLK_8_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(COM01) | ENABLE(CS01) ;
 85c:	83 b7       	in	r24, 0x33	; 51
 85e:	82 62       	ori	r24, 0x22	; 34
 860:	83 bf       	out	0x33, r24	; 51
						break;
 862:	17 c0       	rjmp	.+46     	; 0x892 <__stack+0x33>
						
						case CLK_64_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(COM01) | ENABLE(CS00) | ENABLE(CS01);
 864:	83 b7       	in	r24, 0x33	; 51
 866:	83 62       	ori	r24, 0x23	; 35
 868:	83 bf       	out	0x33, r24	; 51
						break;
 86a:	13 c0       	rjmp	.+38     	; 0x892 <__stack+0x33>
						
						case CLK_256_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(COM01) | ENABLE(CS02) ;
 86c:	83 b7       	in	r24, 0x33	; 51
 86e:	84 62       	ori	r24, 0x24	; 36
 870:	83 bf       	out	0x33, r24	; 51
						break;
 872:	0f c0       	rjmp	.+30     	; 0x892 <__stack+0x33>
						
						case CLK_1024_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(COM01) | ENABLE(CS00) | ENABLE(CS02) ;
 874:	83 b7       	in	r24, 0x33	; 51
 876:	85 62       	ori	r24, 0x25	; 37
 878:	83 bf       	out	0x33, r24	; 51
						break;
 87a:	0b c0       	rjmp	.+22     	; 0x892 <__stack+0x33>
						
						case FALLING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(COM01) | ENABLE(CS01) | ENABLE(CS02) ;
 87c:	83 b7       	in	r24, 0x33	; 51
 87e:	86 62       	ori	r24, 0x26	; 38
 880:	83 bf       	out	0x33, r24	; 51
						break;
 882:	07 c0       	rjmp	.+14     	; 0x892 <__stack+0x33>
						
						case RISING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(COM01) | ENABLE(CS00) | ENABLE(CS01) | ENABLE(CS02) ;
 884:	83 b7       	in	r24, 0x33	; 51
 886:	87 62       	ori	r24, 0x27	; 39
 888:	83 bf       	out	0x33, r24	; 51
						break;
 88a:	03 c0       	rjmp	.+6      	; 0x892 <__stack+0x33>
						
						default:
						TIMER_0_CONTROL_REG |= ENABLE(COM01) ; break;
 88c:	83 b7       	in	r24, 0x33	; 51
 88e:	80 62       	ori	r24, 0x20	; 32
 890:	83 bf       	out	0x33, r24	; 51
					}
					TIMER_STATUS[timer_n] = INIT;
 892:	fd 01       	movw	r30, r26
 894:	e0 5a       	subi	r30, 0xA0	; 160
 896:	ff 4f       	sbci	r31, 0xFF	; 255
 898:	81 e0       	ldi	r24, 0x01	; 1
 89a:	80 83       	st	Z, r24
					return DONE ;
 89c:	83 e0       	ldi	r24, 0x03	; 3
 89e:	90 e0       	ldi	r25, 0x00	; 0
 8a0:	a9 c0       	rjmp	.+338    	; 0x9f4 <__stack+0x195>
					break;
					
					case  SET_OC_MODE :
					switch(clock_select)
 8a2:	08 30       	cpi	r16, 0x08	; 8
 8a4:	11 05       	cpc	r17, r1
 8a6:	21 05       	cpc	r18, r1
 8a8:	31 05       	cpc	r19, r1
 8aa:	39 f1       	breq	.+78     	; 0x8fa <__stack+0x9b>
 8ac:	80 f4       	brcc	.+32     	; 0x8ce <__stack+0x6f>
 8ae:	02 30       	cpi	r16, 0x02	; 2
 8b0:	11 05       	cpc	r17, r1
 8b2:	21 05       	cpc	r18, r1
 8b4:	31 05       	cpc	r19, r1
 8b6:	89 f1       	breq	.+98     	; 0x91a <__stack+0xbb>
 8b8:	03 30       	cpi	r16, 0x03	; 3
 8ba:	11 05       	cpc	r17, r1
 8bc:	21 05       	cpc	r18, r1
 8be:	31 05       	cpc	r19, r1
 8c0:	81 f1       	breq	.+96     	; 0x922 <__stack+0xc3>
 8c2:	01 30       	cpi	r16, 0x01	; 1
 8c4:	11 05       	cpc	r17, r1
 8c6:	21 05       	cpc	r18, r1
 8c8:	31 05       	cpc	r19, r1
 8ca:	79 f5       	brne	.+94     	; 0x92a <__stack+0xcb>
 8cc:	12 c0       	rjmp	.+36     	; 0x8f2 <__stack+0x93>
 8ce:	01 15       	cp	r16, r1
 8d0:	81 e0       	ldi	r24, 0x01	; 1
 8d2:	18 07       	cpc	r17, r24
 8d4:	21 05       	cpc	r18, r1
 8d6:	31 05       	cpc	r19, r1
 8d8:	c1 f0       	breq	.+48     	; 0x90a <__stack+0xab>
 8da:	01 15       	cp	r16, r1
 8dc:	84 e0       	ldi	r24, 0x04	; 4
 8de:	18 07       	cpc	r17, r24
 8e0:	21 05       	cpc	r18, r1
 8e2:	31 05       	cpc	r19, r1
 8e4:	b1 f0       	breq	.+44     	; 0x912 <__stack+0xb3>
 8e6:	00 34       	cpi	r16, 0x40	; 64
 8e8:	11 05       	cpc	r17, r1
 8ea:	21 05       	cpc	r18, r1
 8ec:	31 05       	cpc	r19, r1
 8ee:	e9 f4       	brne	.+58     	; 0x92a <__stack+0xcb>
 8f0:	08 c0       	rjmp	.+16     	; 0x902 <__stack+0xa3>
					{
						case NO_PRESCALING_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS00) ;
 8f2:	83 b7       	in	r24, 0x33	; 51
 8f4:	81 63       	ori	r24, 0x31	; 49
 8f6:	83 bf       	out	0x33, r24	; 51
						break;
 8f8:	1b c0       	rjmp	.+54     	; 0x930 <__stack+0xd1>
						
						case CLK_8_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS01) ;
 8fa:	83 b7       	in	r24, 0x33	; 51
 8fc:	82 63       	ori	r24, 0x32	; 50
 8fe:	83 bf       	out	0x33, r24	; 51
						break;
 900:	17 c0       	rjmp	.+46     	; 0x930 <__stack+0xd1>
						
						case CLK_64_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS00) | ENABLE(CS01);
 902:	83 b7       	in	r24, 0x33	; 51
 904:	83 63       	ori	r24, 0x33	; 51
 906:	83 bf       	out	0x33, r24	; 51
						break;
 908:	13 c0       	rjmp	.+38     	; 0x930 <__stack+0xd1>
						
						case CLK_256_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS02) ;
 90a:	83 b7       	in	r24, 0x33	; 51
 90c:	84 63       	ori	r24, 0x34	; 52
 90e:	83 bf       	out	0x33, r24	; 51
						break;
 910:	0f c0       	rjmp	.+30     	; 0x930 <__stack+0xd1>
						
						case CLK_1024_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS00) | ENABLE(CS02) ;
 912:	83 b7       	in	r24, 0x33	; 51
 914:	85 63       	ori	r24, 0x35	; 53
 916:	83 bf       	out	0x33, r24	; 51
						break;
 918:	0b c0       	rjmp	.+22     	; 0x930 <__stack+0xd1>
						
						case FALLING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS01) | ENABLE(CS02) ;
 91a:	83 b7       	in	r24, 0x33	; 51
 91c:	86 63       	ori	r24, 0x36	; 54
 91e:	83 bf       	out	0x33, r24	; 51
						break;
 920:	07 c0       	rjmp	.+14     	; 0x930 <__stack+0xd1>
						
						case RISING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(COM00) | ENABLE(COM01) | ENABLE(CS00) | ENABLE(CS01) | ENABLE(CS02) ;
 922:	83 b7       	in	r24, 0x33	; 51
 924:	87 63       	ori	r24, 0x37	; 55
 926:	83 bf       	out	0x33, r24	; 51
						break;
 928:	03 c0       	rjmp	.+6      	; 0x930 <__stack+0xd1>
						
						default:
						TIMER_0_CONTROL_REG |= ENABLE(COM00) | ENABLE(COM01) ; break;
 92a:	83 b7       	in	r24, 0x33	; 51
 92c:	80 63       	ori	r24, 0x30	; 48
 92e:	83 bf       	out	0x33, r24	; 51
					}
					TIMER_STATUS[timer_n] = INIT;
 930:	fd 01       	movw	r30, r26
 932:	e0 5a       	subi	r30, 0xA0	; 160
 934:	ff 4f       	sbci	r31, 0xFF	; 255
 936:	81 e0       	ldi	r24, 0x01	; 1
 938:	80 83       	st	Z, r24
					return DONE ;
 93a:	83 e0       	ldi	r24, 0x03	; 3
 93c:	90 e0       	ldi	r25, 0x00	; 0
 93e:	5a c0       	rjmp	.+180    	; 0x9f4 <__stack+0x195>
					break;
					
					default:
					switch(clock_select)
 940:	08 30       	cpi	r16, 0x08	; 8
 942:	11 05       	cpc	r17, r1
 944:	21 05       	cpc	r18, r1
 946:	31 05       	cpc	r19, r1
 948:	41 f1       	breq	.+80     	; 0x99a <__stack+0x13b>
 94a:	88 f4       	brcc	.+34     	; 0x96e <__stack+0x10f>
 94c:	02 30       	cpi	r16, 0x02	; 2
 94e:	11 05       	cpc	r17, r1
 950:	21 05       	cpc	r18, r1
 952:	31 05       	cpc	r19, r1
 954:	91 f1       	breq	.+100    	; 0x9ba <__stack+0x15b>
 956:	03 30       	cpi	r16, 0x03	; 3
 958:	11 05       	cpc	r17, r1
 95a:	21 05       	cpc	r18, r1
 95c:	31 05       	cpc	r19, r1
 95e:	89 f1       	breq	.+98     	; 0x9c2 <__stack+0x163>
 960:	01 30       	cpi	r16, 0x01	; 1
 962:	11 05       	cpc	r17, r1
 964:	21 05       	cpc	r18, r1
 966:	31 05       	cpc	r19, r1
 968:	09 f0       	breq	.+2      	; 0x96c <__stack+0x10d>
 96a:	42 c0       	rjmp	.+132    	; 0x9f0 <__stack+0x191>
 96c:	12 c0       	rjmp	.+36     	; 0x992 <__stack+0x133>
 96e:	01 15       	cp	r16, r1
 970:	81 e0       	ldi	r24, 0x01	; 1
 972:	18 07       	cpc	r17, r24
 974:	21 05       	cpc	r18, r1
 976:	31 05       	cpc	r19, r1
 978:	c1 f0       	breq	.+48     	; 0x9aa <__stack+0x14b>
 97a:	01 15       	cp	r16, r1
 97c:	84 e0       	ldi	r24, 0x04	; 4
 97e:	18 07       	cpc	r17, r24
 980:	21 05       	cpc	r18, r1
 982:	31 05       	cpc	r19, r1
 984:	b1 f0       	breq	.+44     	; 0x9b2 <__stack+0x153>
 986:	00 34       	cpi	r16, 0x40	; 64
 988:	11 05       	cpc	r17, r1
 98a:	21 05       	cpc	r18, r1
 98c:	31 05       	cpc	r19, r1
 98e:	81 f5       	brne	.+96     	; 0x9f0 <__stack+0x191>
 990:	08 c0       	rjmp	.+16     	; 0x9a2 <__stack+0x143>
					{
						case NO_PRESCALING_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(CS00) ;
 992:	83 b7       	in	r24, 0x33	; 51
 994:	81 60       	ori	r24, 0x01	; 1
 996:	83 bf       	out	0x33, r24	; 51
						break;
 998:	17 c0       	rjmp	.+46     	; 0x9c8 <__stack+0x169>
						
						case CLK_8_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(CS01) ;
 99a:	83 b7       	in	r24, 0x33	; 51
 99c:	82 60       	ori	r24, 0x02	; 2
 99e:	83 bf       	out	0x33, r24	; 51
						break;
 9a0:	13 c0       	rjmp	.+38     	; 0x9c8 <__stack+0x169>
						
						case CLK_64_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(CS00) | ENABLE(CS01);
 9a2:	83 b7       	in	r24, 0x33	; 51
 9a4:	83 60       	ori	r24, 0x03	; 3
 9a6:	83 bf       	out	0x33, r24	; 51
						break;
 9a8:	0f c0       	rjmp	.+30     	; 0x9c8 <__stack+0x169>
						
						case CLK_256_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(CS02) ;
 9aa:	83 b7       	in	r24, 0x33	; 51
 9ac:	84 60       	ori	r24, 0x04	; 4
 9ae:	83 bf       	out	0x33, r24	; 51
						break;
 9b0:	0b c0       	rjmp	.+22     	; 0x9c8 <__stack+0x169>
						
						case CLK_1024_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(CS00) | ENABLE(CS02) ;
 9b2:	83 b7       	in	r24, 0x33	; 51
 9b4:	85 60       	ori	r24, 0x05	; 5
 9b6:	83 bf       	out	0x33, r24	; 51
						break;
 9b8:	07 c0       	rjmp	.+14     	; 0x9c8 <__stack+0x169>
						
						case FALLING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(CS01) | ENABLE(CS02) ;
 9ba:	83 b7       	in	r24, 0x33	; 51
 9bc:	86 60       	ori	r24, 0x06	; 6
 9be:	83 bf       	out	0x33, r24	; 51
						break;
 9c0:	03 c0       	rjmp	.+6      	; 0x9c8 <__stack+0x169>
						
						case RISING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(CS00) | ENABLE(CS01) | ENABLE(CS02) ;
 9c2:	83 b7       	in	r24, 0x33	; 51
 9c4:	87 60       	ori	r24, 0x07	; 7
 9c6:	83 bf       	out	0x33, r24	; 51
						
						default:
						return FAILED;
						break;
					}
					TIMER_STATUS[timer_n] = INIT;
 9c8:	fd 01       	movw	r30, r26
 9ca:	e0 5a       	subi	r30, 0xA0	; 160
 9cc:	ff 4f       	sbci	r31, 0xFF	; 255
 9ce:	81 e0       	ldi	r24, 0x01	; 1
 9d0:	80 83       	st	Z, r24
					return DONE ;
 9d2:	83 e0       	ldi	r24, 0x03	; 3
 9d4:	90 e0       	ldi	r25, 0x00	; 0
 9d6:	0e c0       	rjmp	.+28     	; 0x9f4 <__stack+0x195>
				break;
			}
		}
	}
	else {
		return FAILED_INIT_BEFORE ;
 9d8:	84 e0       	ldi	r24, 0x04	; 4
 9da:	90 e0       	ldi	r25, 0x00	; 0
 9dc:	0b c0       	rjmp	.+22     	; 0x9f4 <__stack+0x195>
	}
	return DONE ;
 9de:	83 e0       	ldi	r24, 0x03	; 3
 9e0:	90 e0       	ldi	r25, 0x00	; 0
 9e2:	08 c0       	rjmp	.+16     	; 0x9f4 <__stack+0x195>
			{
				case PWM_PHASE_CORRECT_MODE :
				switch(com)
				{
					case TOGGLE_OC_MODE :
					return FAILED ;
 9e4:	82 e0       	ldi	r24, 0x02	; 2
 9e6:	90 e0       	ldi	r25, 0x00	; 0
 9e8:	05 c0       	rjmp	.+10     	; 0x9f4 <__stack+0x195>
				
				case FAST_PWM_MODE :
				switch(com)
				{
					case TOGGLE_OC_MODE :
					return FAILED ;
 9ea:	82 e0       	ldi	r24, 0x02	; 2
 9ec:	90 e0       	ldi	r25, 0x00	; 0
 9ee:	02 c0       	rjmp	.+4      	; 0x9f4 <__stack+0x195>
						case RISING_EDGE_MODE :
						TIMER_0_CONTROL_REG |= ENABLE(CS00) | ENABLE(CS01) | ENABLE(CS02) ;
						break;
						
						default:
						return FAILED;
 9f0:	82 e0       	ldi	r24, 0x02	; 2
 9f2:	90 e0       	ldi	r25, 0x00	; 0
	}
	else {
		return FAILED_INIT_BEFORE ;
	}
	return DONE ;
 9f4:	1f 91       	pop	r17
 9f6:	0f 91       	pop	r16
 9f8:	08 95       	ret

000009fa <_exit>:
 9fa:	f8 94       	cli

000009fc <__stop_program>:
 9fc:	ff cf       	rjmp	.-2      	; 0x9fc <__stop_program>
