#ChipScope Core Generator Project File Version 3.0
#Wed Jul 27 13:42:48 GMT Daylight Time 2011
SignalExport.clockChannel=CLK
SignalExport.dataChannel<0000>=DATA[0]
SignalExport.dataChannel<0001>=DATA[1]
SignalExport.dataChannel<0002>=DATA[2]
SignalExport.dataEqualsTrigger=false
SignalExport.dataPortWidth=3
SignalExport.triggerChannel<0000><0000>=GPIO_IO_O
SignalExport.triggerPort<0000>.name=TRIG0
SignalExport.triggerPortCount=1
SignalExport.triggerPortIsData<0000>=false
SignalExport.triggerPortWidth<0000>=1
SignalExport.type=ila


