#Substrate Graph
# noVertices
40
# noArcs
126
# Vertices: id availableCpu routingCapacity isCenter
0 150 150 0
1 711 711 1
2 279 279 1
3 621 621 1
4 37 37 0
5 37 37 0
6 840 840 1
7 618 618 1
8 279 279 1
9 37 37 0
10 936 936 1
11 279 279 1
12 500 500 1
13 37 37 0
14 324 324 1
15 1036 1036 1
16 150 150 0
17 37 37 0
18 150 150 0
19 150 150 0
20 37 37 0
21 124 124 1
22 37 37 0
23 150 150 0
24 150 150 0
25 574 574 1
26 150 150 0
27 877 877 1
28 37 37 0
29 591 591 1
30 493 493 1
31 37 37 0
32 150 150 0
33 405 405 1
34 337 337 1
35 37 37 0
36 37 37 0
37 124 124 1
38 150 150 0
39 279 279 1
# Arcs: idS idT delay bandwidth
0 1 1 75
1 0 1 75
0 7 1 75
7 0 1 75
1 2 3 93
2 1 3 93
1 6 8 187
6 1 8 187
1 23 1 75
23 1 1 75
1 7 1 156
7 1 1 156
1 12 5 125
12 1 5 125
2 3 7 93
3 2 7 93
2 15 8 93
15 2 8 93
3 4 1 37
4 3 1 37
3 5 1 37
5 3 1 37
3 9 1 37
9 3 1 37
3 12 7 125
12 3 7 125
3 13 1 37
13 3 1 37
3 28 1 37
28 3 1 37
3 27 6 218
27 3 6 218
6 8 1 93
8 6 1 93
6 10 16 187
10 6 16 187
6 11 1 93
11 6 1 93
6 27 1 187
27 6 1 187
6 39 5 93
39 6 5 93
7 15 6 156
15 7 6 156
7 23 7 75
23 7 7 75
7 29 4 156
29 7 4 156
8 29 8 93
29 8 8 93
8 27 4 93
27 8 4 93
10 14 2 125
14 10 2 125
10 16 1 75
16 10 1 75
10 21 1 62
21 10 1 62
10 22 2 37
22 10 2 37
10 24 1 75
24 10 1 75
10 15 7 250
15 10 7 250
10 34 7 125
34 10 7 125
11 27 5 93
27 11 5 93
11 29 7 93
29 11 7 93
12 15 1 125
15 12 1 125
12 25 1 125
25 12 1 125
14 17 7 37
17 14 7 37
14 20 1 37
20 14 1 37
14 30 4 125
30 14 4 125
15 18 1 75
18 15 1 75
15 19 1 75
19 15 1 75
15 26 1 75
26 15 1 75
15 25 6 187
25 15 6 187
16 34 8 75
34 16 8 75
18 25 4 75
25 18 4 75
19 25 1 75
25 19 1 75
21 34 6 62
34 21 6 62
24 34 1 75
34 24 1 75
25 31 10 37
31 25 10 37
25 26 5 75
26 25 5 75
27 29 1 156
29 27 1 156
27 36 1 37
36 27 1 37
27 39 7 93
39 27 7 93
29 39 1 93
39 29 1 93
30 32 1 75
32 30 1 75
30 38 1 75
38 30 1 75
30 37 4 62
37 30 4 62
30 33 6 156
33 30 6 156
32 33 1 75
33 32 1 75
33 35 1 37
35 33 1 37
33 37 1 62
37 33 1 62
33 38 4 75
38 33 4 75
