# RISC-V

## Single Cycle Architecture
> 모든 명령어가 1clk에 동작

장점)
- 구조가 매우 단순

단점)
- 느리다

## Muti-Cycle Architecture
- 명령어 type별로 동작 clk 수가 다르다

장점)
- Single Cycle보다 조금 빠르다

단점)
- Single Cycle에 비해 구조가 조금 복잡

## Pipe-Line Architecture

장점)
- Single Cycle에 보다 많이 빠르다

단점)
- Single Cycle에 비해 구조가 많이 복잡

## RV32(RISC-V 32bit Processor)

- Register size == 32bit
- **R0는 0으로 Fix**

### Instruction Set Architecture

<img src="./img/스크린샷 2025-08-14 102124.png"><br>

- 명령어 셋
  - R type
  - I type
  - S type
  - U type
- 명령어 크기가 32bit으로 고정

### 특수 목적 Register

<img src="./img/스크린샷 2025-08-14 102158.png"><br>

- 32개의 Register에 의미를 부여함
- 컴파일하면 의미를 부여한대로 동작함

## CPU 기본 모듈(Harvard 구조)

<img src="./img/스크린샷 2025-08-14 104608.png"><br>

- Register File
  - 이걸 중심으로 설계 진행
- ALU
  - 비교기, MUX, Shift등 포함
- ROM(Flash Memory)
> 최신은 Flash Memory를 많이 사용 --> 지웠다 쓸 수 있음
- Instruction Memory
  - 명령어를 저장하는 메모리
  - 명령어가 DataPath와 Control Unit으로 들어감
    - DataPath에 들어가는 이유는 레지스터끼리의 연산이 아닌 상수와 연산을 하는 경우
    - 상수값이 명령어에 들어있음
- RAM
  - Data Memory
- Program Counter(PC)
  - 다음 명령이 수행될 adrress를 알려줌
  - Instruction Memory(ROM)한테 알려줌
  - PC의 값이 Instruction Memory의 Adrress로 들어감
  - 32bit CPU == 4 Byte 단위
  - 주소는 1Byte단위
  - PC는 4단위 증가

### 전체적인 블록도

<img src="./img/스크린샷 2025-08-14 105736.png"><br>

### ALU Control

| **ALU_Control** | **Function** |
| :---------: | :------: |
|   00    |   ADD    |
|   01    |   SUB    |
|   10    |   AND    |
|   11    |    OR    |
> 임시값
