プロセッサ実験 #2
=================

ハードウェア設計支援システムPARTHENON
（ハードウェア記述言語SFLと動作シミュレータSECONDS）

設計課題2-2 カウンタ
--------------------
http://www.arc.cs.okayama-u.ac.jp/~nobuya/jikken/1002.html#sekkei2-2

(配布ファイル)
【設計課題2-2】カウンタの設計
(2-2-1) アップダウンカウンタ
  - ud_count4.h			宣言
  - ud_count4.sfl		SFL記述サンプル（このファイルを書く）

(2-2-2) ロード機能付きアップダウンカウンタ
  - ud_count4_wl.sfl		SFL記述サンプル（このファイルを書く）
  - ud_count4_wl.scr		SECONDSスクリプト
  - ud_count4_wl.result.sample 	シミュレーション結果のサンプル

(2-2-3) 4ビットn進カウンタ
  - count4_n.sfl		SFL記述サンプル（このファイルを書く）
  - count4_n.scr		SECONDSスクリプト	
  - count4_n.result.sample	シミュレーション結果のサンプル


---
