Fitter report for 8bitCPU
Wed Jul 06 22:15:58 2016
Version 5.0 Build 148 04/26/2005 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Equations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. Bidir Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Pad To Core Delay Chain Fanout
 17. Control Signals
 18. Global & Other Fast Signals
 19. Non-Global High Fan-Out Signals
 20. Interconnect Usage Summary
 21. LAB Logic Elements
 22. LAB-wide Signals
 23. LAB Signals Sourced
 24. LAB Signals Sourced Out
 25. LAB Distinct Inputs
 26. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic       
functions, and any output files any of the foregoing           
(including device programming or simulation files), and any    
associated documentation or information are expressly subject  
to the terms and conditions of the Altera Program License      
Subscription Agreement, Altera MegaCore Function License       
Agreement, or other applicable license agreement, including,   
without limitation, that your use is for the sole purpose of   
programming logic devices manufactured by Altera and sold by   
Altera or its authorized distributors.  Please refer to the    
applicable agreement for further details.



+------------------------------------------------------------------+
; Fitter Summary                                                   ;
+-----------------------+------------------------------------------+
; Fitter Status         ; Successful - Wed Jul 06 22:15:58 2016    ;
; Quartus II Version    ; 5.0 Build 148 04/26/2005 SJ Full Version ;
; Revision Name         ; 8bitCPU                                  ;
; Top-level Entity Name ; 8bitCPU                                  ;
; Family                ; Cyclone                                  ;
; Device                ; EP1C6Q240C8                              ;
; Timing Models         ; Final                                    ;
; Total logic elements  ; 1,263 / 5,980 ( 21 % )                   ;
; Total pins            ; 51 / 185 ( 27 % )                        ;
; Total virtual pins    ; 0                                        ;
; Total memory bits     ; 0 / 92,160 ( 0 % )                       ;
; Total PLLs            ; 0 / 2 ( 0 % )                            ;
+-----------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                      ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Option                                             ; Setting                        ; Default Value                  ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Device                                             ; EP1C6Q240C8                    ;                                ;
; Use smart compilation                              ; Off                            ; Off                            ;
; Placement Effort Multiplier                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                        ; Off                            ; Off                            ;
; Optimize Timing                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing         ; On                             ; On                             ;
; Limit to One Fitting Attempt                       ; Off                            ; Off                            ;
; Final Placement Optimizations                      ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                      ; 1                              ; 1                              ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                   ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Fitter Effort                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Off                            ; Off                            ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/Users/Kelvin/Desktop/8位CPU代码（已完成，未修改指令）/8bitCPU/8bitCPU.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Kelvin/Desktop/8位CPU代码（已完成，未修改指令）/8bitCPU/8bitCPU.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,263 / 5,980 ( 21 % ) ;
;     -- Combinational with no register       ; 1183                   ;
;     -- Register only                        ; 2                      ;
;     -- Combinational with a register        ; 78                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 1079                   ;
;     -- 3 input functions                    ; 150                    ;
;     -- 2 input functions                    ; 26                     ;
;     -- 1 input functions                    ; 6                      ;
;     -- 0 input functions                    ; 2                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1227                   ;
;     -- arithmetic mode                      ; 36                     ;
;     -- qfbk mode                            ; 45                     ;
;     -- register cascade mode                ; 0                      ;
;     -- synchronous clear/load mode          ; 48                     ;
;     -- asynchronous clear/load mode         ; 80                     ;
;                                             ;                        ;
; Total LABs                                  ; 134 / 598 ( 22 % )     ;
; Logic elements in carry chains              ; 41                     ;
; User inserted logic elements                ; 0                      ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 51 / 185 ( 27 % )      ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )         ;
; Global signals                              ; 8                      ;
; M4Ks                                        ; 0 / 20 ( 0 % )         ;
; Total memory bits                           ; 0 / 92,160 ( 0 % )     ;
; Total RAM block bits                        ; 0 / 92,160 ( 0 % )     ;
; Global clocks                               ; 8 / 8 ( 100 % )        ;
; Maximum fan-out node                        ; ar:inst16|q[4]         ;
; Maximum fan-out                             ; 182                    ;
; Total fan-out                               ; 5090                   ;
; Average fan-out                             ; 3.87                   ;
+---------------------------------------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk        ; 29    ; 1        ; 0            ; 11           ; 0           ; 80                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; reg_sel[0] ; 93    ; 4        ; 20           ; 0            ; 2           ; 36                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; reg_sel[1] ; 94    ; 4        ; 20           ; 0            ; 1           ; 35                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; reset      ; 240   ; 2        ; 2            ; 21           ; 2           ; 112                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; sel[0]     ; 95    ; 4        ; 20           ; 0            ; 0           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; sel[1]     ; 96    ; 4        ; 22           ; 0            ; 2           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                              ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load        ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; address_bus[0]  ; 41    ; 1        ; 0            ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; address_bus[10] ; 59    ; 1        ; 0            ; 1            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; address_bus[11] ; 60    ; 1        ; 0            ; 1            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; address_bus[12] ; 61    ; 4        ; 2            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; address_bus[13] ; 62    ; 4        ; 2            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; address_bus[14] ; 63    ; 4        ; 2            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; address_bus[15] ; 64    ; 4        ; 4            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; address_bus[1]  ; 42    ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; address_bus[2]  ; 43    ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; address_bus[3]  ; 44    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; address_bus[4]  ; 45    ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; address_bus[5]  ; 46    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; address_bus[6]  ; 47    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; address_bus[7]  ; 48    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; address_bus[8]  ; 57    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; address_bus[9]  ; 58    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; c               ; 86    ; 4        ; 16           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; reg_data[0]     ; 158   ; 3        ; 35           ; 13           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; reg_data[1]     ; 159   ; 3        ; 35           ; 13           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; reg_data[2]     ; 160   ; 3        ; 35           ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; reg_data[3]     ; 161   ; 3        ; 35           ; 14           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; reg_data[4]     ; 162   ; 3        ; 35           ; 15           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; reg_data[5]     ; 163   ; 3        ; 35           ; 15           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; reg_data[6]     ; 164   ; 3        ; 35           ; 15           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; reg_data[7]     ; 165   ; 3        ; 35           ; 16           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; s               ; 83    ; 4        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; v               ; 84    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; wr              ; 75    ; 4        ; 8            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; z               ; 85    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load        ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; data_bus[0]  ; 200   ; 2        ; 24           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[10] ; 225   ; 2        ; 8            ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[11] ; 226   ; 2        ; 8            ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[12] ; 234   ; 2        ; 6            ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[13] ; 235   ; 2        ; 4            ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[14] ; 236   ; 2        ; 4            ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[15] ; 237   ; 2        ; 4            ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[1]  ; 201   ; 2        ; 24           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[2]  ; 202   ; 2        ; 24           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[3]  ; 203   ; 2        ; 22           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[4]  ; 214   ; 2        ; 16           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[5]  ; 215   ; 2        ; 16           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[6]  ; 216   ; 2        ; 14           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[7]  ; 217   ; 2        ; 14           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[8]  ; 223   ; 2        ; 10           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; data_bus[9]  ; 224   ; 2        ; 10           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 44 ( 34 % ) ; 3.3V          ; --           ;
; 2        ; 17 / 48 ( 35 % ) ; 3.3V          ; --           ;
; 3        ; 8 / 45 ( 17 % )  ; 3.3V          ; --           ;
; 4        ; 13 / 48 ( 27 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                    ;
+----------+------------+----------+-----------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ;
+----------+------------+----------+-----------------+--------+--------------+---------+------------+-----------------+
; 1        ; 0          ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 2        ; 1          ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 3        ; 2          ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 4        ; 3          ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 5        ; 4          ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 6        ; 5          ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 7        ; 6          ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 8        ; 7          ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 9        ;            ; 1        ; VCCIO1          ; power  ;              ; 3.3V    ; --         ;                 ;
; 10       ;            ;          ; GND             ; gnd    ;              ;         ; --         ;                 ;
; 11       ; 8          ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 12       ; 9          ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 13       ; 10         ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 14       ; 11         ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 15       ; 12         ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 16       ; 13         ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 17       ; 14         ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 18       ; 15         ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 19       ; 16         ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 20       ; 17         ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 21       ; 18         ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 22       ;            ; 1        ; VCCIO1          ; power  ;              ; 3.3V    ; --         ;                 ;
; 23       ; 19         ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 24       ; 20         ; 1        ; *~nCSO~ / GND*  ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 25       ; 21         ; 1        ; ^DATA0          ; input  ;              ;         ; --         ;                 ;
; 26       ; 22         ; 1        ; ^nCONFIG        ;        ;              ;         ; --         ;                 ;
; 27       ;            ;          ; VCCA_PLL1       ; power  ;              ; 1.5V    ; --         ;                 ;
; 28       ; 23         ; 1        ; GND+            ;        ;              ;         ; Row I/O    ;                 ;
; 29       ; 24         ; 1        ; clk             ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 30       ;            ;          ; GNDA_PLL1       ; gnd    ;              ;         ; --         ;                 ;
; 31       ;            ;          ; GNDG_PLL1       ; gnd    ;              ;         ; --         ;                 ;
; 32       ; 25         ; 1        ; ^nCEO           ;        ;              ;         ; --         ;                 ;
; 33       ; 26         ; 1        ; ^nCE            ;        ;              ;         ; --         ;                 ;
; 34       ; 27         ; 1        ; ^MSEL0          ;        ;              ;         ; --         ;                 ;
; 35       ; 28         ; 1        ; ^MSEL1          ;        ;              ;         ; --         ;                 ;
; 36       ; 29         ; 1        ; ^DCLK           ; bidir  ;              ;         ; --         ;                 ;
; 37       ; 30         ; 1        ; *~ASDO~ / GND*  ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 38       ; 31         ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 39       ; 32         ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 40       ;            ;          ; GND             ; gnd    ;              ;         ; --         ;                 ;
; 41       ; 33         ; 1        ; address_bus[0]  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 42       ; 34         ; 1        ; address_bus[1]  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 43       ; 35         ; 1        ; address_bus[2]  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 44       ; 36         ; 1        ; address_bus[3]  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 45       ; 37         ; 1        ; address_bus[4]  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 46       ; 38         ; 1        ; address_bus[5]  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 47       ; 39         ; 1        ; address_bus[6]  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 48       ; 40         ; 1        ; address_bus[7]  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 49       ; 41         ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 50       ; 42         ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 51       ;            ; 1        ; VCCIO1          ; power  ;              ; 3.3V    ; --         ;                 ;
; 52       ;            ;          ; GND             ; gnd    ;              ;         ; --         ;                 ;
; 53       ; 43         ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 54       ; 44         ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 55       ; 45         ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 56       ; 46         ; 1        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 57       ; 47         ; 1        ; address_bus[8]  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 58       ; 48         ; 1        ; address_bus[9]  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 59       ; 49         ; 1        ; address_bus[10] ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 60       ; 50         ; 1        ; address_bus[11] ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 61       ; 51         ; 4        ; address_bus[12] ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 62       ; 52         ; 4        ; address_bus[13] ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 63       ; 53         ; 4        ; address_bus[14] ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 64       ; 54         ; 4        ; address_bus[15] ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 65       ; 55         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 66       ; 56         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 67       ; 57         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 68       ; 58         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 69       ;            ;          ; GND             ; gnd    ;              ;         ; --         ;                 ;
; 70       ;            ; 4        ; VCCIO4          ; power  ;              ; 3.3V    ; --         ;                 ;
; 71       ;            ;          ; GND             ; gnd    ;              ;         ; --         ;                 ;
; 72       ;            ;          ; VCCINT          ; power  ;              ; 1.5V    ; --         ;                 ;
; 73       ; 59         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 74       ; 60         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 75       ; 61         ; 4        ; wr              ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 76       ; 62         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 77       ; 63         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 78       ; 64         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 79       ; 65         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 80       ; 66         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 81       ; 67         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 82       ; 68         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 83       ; 69         ; 4        ; s               ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 84       ; 70         ; 4        ; v               ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 85       ; 71         ; 4        ; z               ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 86       ; 72         ; 4        ; c               ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 87       ; 73         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 88       ; 74         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 89       ;            ;          ; GND             ; gnd    ;              ;         ; --         ;                 ;
; 90       ;            ;          ; VCCINT          ; power  ;              ; 1.5V    ; --         ;                 ;
; 91       ;            ;          ; GND             ; gnd    ;              ;         ; --         ;                 ;
; 92       ;            ; 4        ; VCCIO4          ; power  ;              ; 3.3V    ; --         ;                 ;
; 93       ; 75         ; 4        ; reg_sel[0]      ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; 94       ; 76         ; 4        ; reg_sel[1]      ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; 95       ; 77         ; 4        ; sel[0]          ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; 96       ; 78         ; 4        ; sel[1]          ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; 97       ; 79         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 98       ; 80         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 99       ; 81         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 100      ; 82         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 101      ; 83         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 102      ; 84         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 103      ; 85         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 104      ; 86         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 105      ; 87         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 106      ; 88         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 107      ; 89         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 108      ; 90         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 109      ;            ;          ; GND             ; gnd    ;              ;         ; --         ;                 ;
; 110      ;            ;          ; VCCINT          ; power  ;              ; 1.5V    ; --         ;                 ;
; 111      ;            ;          ; GND             ; gnd    ;              ;         ; --         ;                 ;
; 112      ;            ; 4        ; VCCIO4          ; power  ;              ; 3.3V    ; --         ;                 ;
; 113      ; 91         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 114      ; 92         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 115      ; 93         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 116      ; 94         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 117      ; 95         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 118      ; 96         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 119      ; 97         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 120      ; 98         ; 4        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 121      ; 99         ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 122      ; 100        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 123      ; 101        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 124      ; 102        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 125      ; 103        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 126      ; 104        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 127      ; 105        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 128      ; 106        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 129      ;            ;          ; GND             ; gnd    ;              ;         ; --         ;                 ;
; 130      ;            ; 3        ; VCCIO3          ; power  ;              ; 3.3V    ; --         ;                 ;
; 131      ; 107        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 132      ; 108        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 133      ; 109        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 134      ; 110        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 135      ; 111        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 136      ; 112        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 137      ; 113        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 138      ; 114        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 139      ; 115        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 140      ; 116        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 141      ; 117        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 142      ;            ;          ; GND             ; gnd    ;              ;         ; --         ;                 ;
; 143      ; 118        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 144      ; 119        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 145      ; 120        ; 3        ; ^CONF_DONE      ;        ;              ;         ; --         ;                 ;
; 146      ; 121        ; 3        ; ^nSTATUS        ;        ;              ;         ; --         ;                 ;
; 147      ; 122        ; 3        ; #TCK            ; input  ;              ;         ; --         ;                 ;
; 148      ; 123        ; 3        ; #TMS            ; input  ;              ;         ; --         ;                 ;
; 149      ; 124        ; 3        ; #TDO            ; output ;              ;         ; --         ;                 ;
; 150      ;            ;          ; GNDG_PLL2       ; gnd    ;              ;         ; --         ;                 ;
; 151      ;            ;          ; GNDA_PLL2       ; gnd    ;              ;         ; --         ;                 ;
; 152      ; 125        ; 3        ; GND+            ;        ;              ;         ; Row I/O    ;                 ;
; 153      ; 126        ; 3        ; GND+            ;        ;              ;         ; Row I/O    ;                 ;
; 154      ;            ;          ; VCCA_PLL2       ; power  ;              ; 1.5V    ; --         ;                 ;
; 155      ; 127        ; 3        ; #TDI            ; input  ;              ;         ; --         ;                 ;
; 156      ; 128        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 157      ;            ; 3        ; VCCIO3          ; power  ;              ; 3.3V    ; --         ;                 ;
; 158      ; 129        ; 3        ; reg_data[0]     ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 159      ; 130        ; 3        ; reg_data[1]     ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 160      ; 131        ; 3        ; reg_data[2]     ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 161      ; 132        ; 3        ; reg_data[3]     ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 162      ; 133        ; 3        ; reg_data[4]     ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 163      ; 134        ; 3        ; reg_data[5]     ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 164      ; 135        ; 3        ; reg_data[6]     ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 165      ; 136        ; 3        ; reg_data[7]     ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 166      ; 137        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 167      ; 138        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 168      ; 139        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 169      ; 140        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 170      ; 141        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 171      ;            ;          ; GND             ; gnd    ;              ;         ; --         ;                 ;
; 172      ;            ; 3        ; VCCIO3          ; power  ;              ; 3.3V    ; --         ;                 ;
; 173      ; 142        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 174      ; 143        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 175      ; 144        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 176      ; 145        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 177      ; 146        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 178      ; 147        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 179      ; 148        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 180      ; 149        ; 3        ; GND*            ;        ;              ;         ; Row I/O    ;                 ;
; 181      ; 150        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 182      ; 151        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 183      ; 152        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 184      ; 153        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 185      ; 154        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 186      ; 155        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 187      ; 156        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 188      ; 157        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 189      ;            ; 2        ; VCCIO2          ; power  ;              ; 3.3V    ; --         ;                 ;
; 190      ;            ;          ; GND             ; gnd    ;              ;         ; --         ;                 ;
; 191      ;            ;          ; VCCINT          ; power  ;              ; 1.5V    ; --         ;                 ;
; 192      ;            ;          ; GND             ; gnd    ;              ;         ; --         ;                 ;
; 193      ; 158        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 194      ; 159        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 195      ; 160        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 196      ; 161        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 197      ; 162        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 198      ; 163        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 199      ; 164        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 200      ; 165        ; 2        ; data_bus[0]     ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 201      ; 166        ; 2        ; data_bus[1]     ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 202      ; 167        ; 2        ; data_bus[2]     ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 203      ; 168        ; 2        ; data_bus[3]     ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 204      ; 169        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 205      ; 170        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 206      ; 171        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 207      ; 172        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 208      ; 173        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 209      ;            ; 2        ; VCCIO2          ; power  ;              ; 3.3V    ; --         ;                 ;
; 210      ;            ;          ; GND             ; gnd    ;              ;         ; --         ;                 ;
; 211      ;            ;          ; VCCINT          ; power  ;              ; 1.5V    ; --         ;                 ;
; 212      ;            ;          ; GND             ; gnd    ;              ;         ; --         ;                 ;
; 213      ; 174        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 214      ; 175        ; 2        ; data_bus[4]     ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 215      ; 176        ; 2        ; data_bus[5]     ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 216      ; 177        ; 2        ; data_bus[6]     ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 217      ; 178        ; 2        ; data_bus[7]     ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 218      ; 179        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 219      ; 180        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 220      ; 181        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 221      ; 182        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 222      ; 183        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 223      ; 184        ; 2        ; data_bus[8]     ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 224      ; 185        ; 2        ; data_bus[9]     ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 225      ; 186        ; 2        ; data_bus[10]    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 226      ; 187        ; 2        ; data_bus[11]    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 227      ; 188        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 228      ; 189        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 229      ;            ;          ; VCCINT          ; power  ;              ; 1.5V    ; --         ;                 ;
; 230      ;            ;          ; GND             ; gnd    ;              ;         ; --         ;                 ;
; 231      ;            ; 2        ; VCCIO2          ; power  ;              ; 3.3V    ; --         ;                 ;
; 232      ;            ;          ; GND             ; gnd    ;              ;         ; --         ;                 ;
; 233      ; 190        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 234      ; 191        ; 2        ; data_bus[12]    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 235      ; 192        ; 2        ; data_bus[13]    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 236      ; 193        ; 2        ; data_bus[14]    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 237      ; 194        ; 2        ; data_bus[15]    ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 238      ; 195        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 239      ; 196        ; 2        ; GND*            ;        ;              ;         ; Column I/O ;                 ;
; 240      ; 197        ; 2        ; reset           ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
+----------+------------+----------+-----------------+--------+--------------+---------+------------+-----------------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 0 pF  ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                            ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+----------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name        ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+----------------------------+
; |8bitCPU                   ; 1263 (0)    ; 80           ; 0           ; 51   ; 0            ; 1183 (0)     ; 7 (0)             ; 73 (0)           ; 41 (0)          ; |8bitCPU                   ;
;    |alu:inst|              ; 84 (84)     ; 0            ; 0           ; 0    ; 0            ; 84 (84)      ; 0 (0)             ; 0 (0)            ; 41 (41)         ; |8bitCPU|alu:inst          ;
;    |ar:inst16|             ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; |8bitCPU|ar:inst16         ;
;    |bus_mux:inst10|        ; 29 (29)     ; 0            ; 0           ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |8bitCPU|bus_mux:inst10    ;
;    |controller:inst11|     ; 51 (51)     ; 0            ; 0           ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |8bitCPU|controller:inst11 ;
;    |dram:inst2|            ; 944 (944)   ; 0            ; 0           ; 0    ; 0            ; 944 (944)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |8bitCPU|dram:inst2        ;
;    |flag_reg:inst1|        ; 8 (8)       ; 4            ; 0           ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 3 (3)            ; 0 (0)           ; |8bitCPU|flag_reg:inst1    ;
;    |ir:inst13|             ; 9 (9)       ; 8            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; |8bitCPU|ir:inst13         ;
;    |pc:inst17|             ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; |8bitCPU|pc:inst17         ;
;    |reg:inst6|             ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; |8bitCPU|reg:inst6         ;
;    |reg:inst7|             ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; |8bitCPU|reg:inst7         ;
;    |reg:inst8|             ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; |8bitCPU|reg:inst8         ;
;    |reg:inst9|             ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; |8bitCPU|reg:inst9         ;
;    |reg_mux:inst5|         ; 4 (4)       ; 0            ; 0           ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |8bitCPU|reg_mux:inst5     ;
;    |reg_out:inst19|        ; 63 (63)     ; 0            ; 0           ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |8bitCPU|reg_out:inst19    ;
;    |reg_testa:inst20|      ; 6 (6)       ; 6            ; 0           ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 3 (3)            ; 0 (0)           ; |8bitCPU|reg_testa:inst20  ;
;    |reg_testb:inst21|      ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; 0 (0)           ; |8bitCPU|reg_testb:inst21  ;
;    |t1:inst15|             ; 1 (1)       ; 0            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |8bitCPU|t1:inst15         ;
;    |timer:inst12|          ; 8 (8)       ; 6            ; 0           ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; 0 (0)           ; |8bitCPU|timer:inst12      ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+----------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; sel[1]          ; Input    ; ON            ; ON            ; --                    ; --  ;
; reg_sel[0]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; reg_sel[1]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; sel[0]          ; Input    ; ON            ; ON            ; --                    ; --  ;
; clk             ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; reset           ; Input    ; ON            ; ON            ; --                    ; --  ;
; c               ; Output   ; --            ; --            ; --                    ; --  ;
; z               ; Output   ; --            ; --            ; --                    ; --  ;
; v               ; Output   ; --            ; --            ; --                    ; --  ;
; s               ; Output   ; --            ; --            ; --                    ; --  ;
; wr              ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[15] ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[14] ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[13] ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[12] ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[11] ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[10] ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; data_bus[15]    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; data_bus[14]    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; data_bus[13]    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; data_bus[12]    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; data_bus[11]    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; data_bus[10]    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; data_bus[9]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; data_bus[8]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; data_bus[7]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; data_bus[6]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; data_bus[5]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; data_bus[4]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; data_bus[3]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; data_bus[2]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; data_bus[1]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; data_bus[0]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
+-----------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                      ;
+---------------------------------------+-------------------+---------+
; Source Pin / Fanout                   ; Pad To Core Index ; Setting ;
+---------------------------------------+-------------------+---------+
; sel[1]                                ;                   ;         ;
;      - reg_out:inst19|reg_data[7]~612 ; 1                 ; ON      ;
;      - reg_out:inst19|reg_data[7]~615 ; 1                 ; ON      ;
;      - reg_out:inst19|reg_data[7]~616 ; 1                 ; ON      ;
;      - reg_out:inst19|reg_data[7]~621 ; 1                 ; ON      ;
;      - reg_out:inst19|reg_data[6]~626 ; 1                 ; ON      ;
;      - reg_out:inst19|reg_data[6]~629 ; 1                 ; ON      ;
;      - reg_out:inst19|reg_data[5]~634 ; 1                 ; ON      ;
;      - reg_out:inst19|reg_data[5]~637 ; 1                 ; ON      ;
;      - reg_out:inst19|reg_data[4]~642 ; 1                 ; ON      ;
;      - reg_out:inst19|reg_data[4]~645 ; 1                 ; ON      ;
;      - reg_out:inst19|reg_data[3]~652 ; 1                 ; ON      ;
;      - reg_out:inst19|reg_data[2]~657 ; 1                 ; ON      ;
;      - reg_out:inst19|reg_data[2]~660 ; 1                 ; ON      ;
;      - reg_out:inst19|reg_data[1]~665 ; 1                 ; ON      ;
;      - reg_out:inst19|reg_data[1]~668 ; 1                 ; ON      ;
;      - reg_out:inst19|reg_data[0]~676 ; 1                 ; ON      ;
; reg_sel[0]                            ;                   ;         ;
;      - reg_out:inst19|reg_data[7]~612 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[7]~613 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[7]~614 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[7]~615 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[7]~616 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[7]~619 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[7]~620 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[6]~622 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[6]~624 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[6]~625 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[6]~627 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[5]~630 ; 0                 ; ON      ;
;      - reg_testb:inst21|q[5]          ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[5]~632 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[5]~635 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[5]~636 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[4]~638 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[4]~640 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[4]~641 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[4]~643 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[3]~646 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[3]~647 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[3]~650 ; 0                 ; ON      ;
;      - reg_testb:inst21|q[2]          ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[2]~655 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[2]~656 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[2]~658 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[1]~661 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[1]~662 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[1]~663 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[1]~666 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[1]~667 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[0]~669 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[0]~671 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[0]~672 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[0]~673 ; 0                 ; ON      ;
; reg_sel[1]                            ;                   ;         ;
;      - reg_out:inst19|reg_data[7]~613 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[7]~615 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[7]~616 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[7]~619 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[6]~622 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[6]~623 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[6]~624 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[6]~627 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[6]~628 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[5]~630 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[5]~632 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[5]~633 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[5]~635 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[4]~638 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[4]~639 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[4]~640 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[4]~643 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[4]~644 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[3]~646 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[3]~650 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[3]~651 ; 0                 ; ON      ;
;      - reg_testb:inst21|q[2]          ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[2]~654 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[2]~655 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[2]~658 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[2]~659 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[1]~661 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[1]~663 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[1]~664 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[1]~666 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[0]~669 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[0]~670 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[0]~671 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[0]~673 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[0]~674 ; 0                 ; ON      ;
; sel[0]                                ;                   ;         ;
;      - reg_out:inst19|reg_data[7]~621 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[6]~626 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[6]~629 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[5]~634 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[5]~637 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[4]~642 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[4]~645 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[3]~652 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[2]~657 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[2]~660 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[1]~665 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[1]~668 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[0]~675 ; 0                 ; ON      ;
;      - reg_out:inst19|reg_data[0]~676 ; 0                 ; ON      ;
; clk                                   ;                   ;         ;
; reset                                 ;                   ;         ;
;      - reg_testb:inst21|q[3]          ; 1                 ; ON      ;
;      - reg_testb:inst21|q[7]          ; 1                 ; ON      ;
;      - reg_testa:inst20|q[6]          ; 1                 ; ON      ;
;      - reg_testa:inst20|q[5]          ; 1                 ; ON      ;
;      - reg_testa:inst20|q[4]          ; 1                 ; ON      ;
;      - ar:inst16|q[6]                 ; 1                 ; ON      ;
;      - ar:inst16|q[5]                 ; 1                 ; ON      ;
;      - ar:inst16|q[4]                 ; 1                 ; ON      ;
;      - ar:inst16|q[3]                 ; 1                 ; ON      ;
;      - ar:inst16|q[2]                 ; 1                 ; ON      ;
;      - ar:inst16|q[1]                 ; 1                 ; ON      ;
;      - flag_reg:inst1|flag_z          ; 1                 ; ON      ;
;      - flag_reg:inst1|flag_v          ; 1                 ; ON      ;
;      - flag_reg:inst1|flag_s          ; 1                 ; ON      ;
;      - flag_reg:inst1|flag_c          ; 1                 ; ON      ;
;      - ar:inst16|q[7]                 ; 1                 ; ON      ;
;      - ar:inst16|q[0]                 ; 1                 ; ON      ;
;      - timer:inst12|state.s0          ; 1                 ; ON      ;
;      - timer:inst12|state.s4          ; 1                 ; ON      ;
;      - timer:inst12|state.s3          ; 1                 ; ON      ;
;      - timer:inst12|state.s1          ; 1                 ; ON      ;
;      - timer:inst12|state.s2          ; 1                 ; ON      ;
;      - dram:inst2|process0~3939       ; 1                 ; ON      ;
;      - dram:inst2|process0~3941       ; 1                 ; ON      ;
;      - dram:inst2|process0~3943       ; 1                 ; ON      ;
;      - dram:inst2|process0~3945       ; 1                 ; ON      ;
;      - dram:inst2|process0~3947       ; 1                 ; ON      ;
;      - dram:inst2|process0~3949       ; 1                 ; ON      ;
;      - dram:inst2|process0~3951       ; 1                 ; ON      ;
;      - dram:inst2|process0~3953       ; 1                 ; ON      ;
;      - dram:inst2|process0~3955       ; 1                 ; ON      ;
;      - dram:inst2|process0~3957       ; 1                 ; ON      ;
;      - dram:inst2|process0~3959       ; 1                 ; ON      ;
;      - dram:inst2|process0~3961       ; 1                 ; ON      ;
;      - dram:inst2|process0~3963       ; 1                 ; ON      ;
;      - dram:inst2|process0~3965       ; 1                 ; ON      ;
;      - dram:inst2|process0~3967       ; 1                 ; ON      ;
;      - dram:inst2|process0~3969       ; 1                 ; ON      ;
;      - dram:inst2|process0~3971       ; 1                 ; ON      ;
;      - dram:inst2|process0~3973       ; 1                 ; ON      ;
;      - dram:inst2|process0~3975       ; 1                 ; ON      ;
;      - dram:inst2|process0~3977       ; 1                 ; ON      ;
;      - dram:inst2|process0~3979       ; 1                 ; ON      ;
;      - dram:inst2|process0~3981       ; 1                 ; ON      ;
;      - dram:inst2|process0~3983       ; 1                 ; ON      ;
;      - dram:inst2|process0~3985       ; 1                 ; ON      ;
;      - dram:inst2|process0~3987       ; 1                 ; ON      ;
;      - dram:inst2|process0~3989       ; 1                 ; ON      ;
;      - dram:inst2|process0~3991       ; 1                 ; ON      ;
;      - dram:inst2|process0~3993       ; 1                 ; ON      ;
;      - dram:inst2|process0~3995       ; 1                 ; ON      ;
;      - dram:inst2|process0~3997       ; 1                 ; ON      ;
;      - dram:inst2|process0~3999       ; 1                 ; ON      ;
;      - dram:inst2|process0~4001       ; 1                 ; ON      ;
;      - timer:inst12|state.s5          ; 1                 ; ON      ;
;      - ir:inst13|q[5]                 ; 1                 ; ON      ;
;      - ir:inst13|q[7]                 ; 1                 ; ON      ;
;      - pc:inst17|q[6]                 ; 1                 ; ON      ;
;      - reg:inst8|q[5]                 ; 1                 ; ON      ;
;      - reg:inst7|q[4]                 ; 1                 ; ON      ;
;      - reg:inst8|q[3]                 ; 1                 ; ON      ;
;      - reg:inst7|q[2]                 ; 1                 ; ON      ;
;      - reg:inst8|q[1]                 ; 1                 ; ON      ;
;      - ir:inst13|q[3]                 ; 1                 ; ON      ;
;      - ir:inst13|q[1]                 ; 1                 ; ON      ;
;      - ir:inst13|q[2]                 ; 1                 ; ON      ;
;      - ir:inst13|q[0]                 ; 1                 ; ON      ;
;      - ir:inst13|q[4]                 ; 1                 ; ON      ;
;      - ir:inst13|q[6]                 ; 1                 ; ON      ;
;      - reg:inst7|q[0]                 ; 1                 ; ON      ;
;      - reg:inst7|q[1]                 ; 1                 ; ON      ;
;      - reg:inst8|q[2]                 ; 1                 ; ON      ;
;      - reg:inst7|q[3]                 ; 1                 ; ON      ;
;      - reg:inst6|q[0]                 ; 1                 ; ON      ;
;      - reg:inst8|q[4]                 ; 1                 ; ON      ;
;      - reg:inst7|q[5]                 ; 1                 ; ON      ;
;      - reg:inst8|q[0]                 ; 1                 ; ON      ;
;      - reg:inst8|q[6]                 ; 1                 ; ON      ;
;      - reg:inst9|q[0]                 ; 1                 ; ON      ;
;      - reg:inst9|q[1]                 ; 1                 ; ON      ;
;      - reg:inst9|q[2]                 ; 1                 ; ON      ;
;      - reg:inst9|q[3]                 ; 1                 ; ON      ;
;      - reg:inst6|q[3]                 ; 1                 ; ON      ;
;      - reg:inst8|q[7]                 ; 1                 ; ON      ;
;      - reg:inst6|q[1]                 ; 1                 ; ON      ;
;      - reg:inst9|q[4]                 ; 1                 ; ON      ;
;      - reg:inst6|q[2]                 ; 1                 ; ON      ;
;      - reg:inst9|q[5]                 ; 1                 ; ON      ;
;      - reg:inst6|q[4]                 ; 1                 ; ON      ;
;      - reg:inst7|q[6]                 ; 1                 ; ON      ;
;      - reg:inst6|q[5]                 ; 1                 ; ON      ;
;      - pc:inst17|q[0]                 ; 1                 ; ON      ;
;      - pc:inst17|q[1]                 ; 1                 ; ON      ;
;      - pc:inst17|q[2]                 ; 1                 ; ON      ;
;      - pc:inst17|q[3]                 ; 1                 ; ON      ;
;      - reg:inst7|q[7]                 ; 1                 ; ON      ;
;      - reg:inst6|q[6]                 ; 1                 ; ON      ;
;      - pc:inst17|q[4]                 ; 1                 ; ON      ;
;      - pc:inst17|q[5]                 ; 1                 ; ON      ;
;      - reg:inst6|q[7]                 ; 1                 ; ON      ;
;      - reg:inst9|q[6]                 ; 1                 ; ON      ;
;      - reg_testb:inst21|q[0]          ; 1                 ; ON      ;
;      - pc:inst17|q[7]                 ; 1                 ; ON      ;
;      - reg:inst9|q[7]                 ; 1                 ; ON      ;
;      - reg_testb:inst21|q[1]          ; 1                 ; ON      ;
;      - reg_testb:inst21|q[4]          ; 1                 ; ON      ;
;      - reg_testb:inst21|q[6]          ; 1                 ; ON      ;
;      - reg_testa:inst20|q[2]          ; 1                 ; ON      ;
;      - reg_testa:inst20|q[1]          ; 1                 ; ON      ;
;      - reg_testa:inst20|q[0]          ; 1                 ; ON      ;
;      - reg_testb:inst21|q[5]          ; 1                 ; ON      ;
;      - reg_testb:inst21|q[2]          ; 1                 ; ON      ;
; data_bus[15]                          ;                   ;         ;
; data_bus[14]                          ;                   ;         ;
; data_bus[13]                          ;                   ;         ;
; data_bus[12]                          ;                   ;         ;
; data_bus[11]                          ;                   ;         ;
; data_bus[10]                          ;                   ;         ;
; data_bus[9]                           ;                   ;         ;
; data_bus[8]                           ;                   ;         ;
; data_bus[7]                           ;                   ;         ;
; data_bus[6]                           ;                   ;         ;
; data_bus[5]                           ;                   ;         ;
; data_bus[4]                           ;                   ;         ;
; data_bus[3]                           ;                   ;         ;
; data_bus[2]                           ;                   ;         ;
; data_bus[1]                           ;                   ;         ;
; data_bus[0]                           ;                   ;         ;
+---------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                          ;
+------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
; Name                         ; Location      ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
; clk                          ; PIN_29        ; 80      ; Clock        ; yes    ; Global clock         ; GCLK3            ;
; controller:inst11|en_pc~1004 ; LC_X10_Y7_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; controller:inst11|rec[0]     ; LC_X10_Y5_N7  ; 11      ; Clock enable ; no     ; --                   ; --               ;
; controller:inst11|rec[1]     ; LC_X10_Y5_N5  ; 11      ; Sync. load   ; no     ; --                   ; --               ;
; flag_reg:inst1|Mux~863       ; LC_X11_Y5_N2  ; 3       ; Clock enable ; no     ; --                   ; --               ;
; ir:inst13|Mux~71             ; LC_X12_Y11_N7 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; reg_mux:inst5|en_0~79        ; LC_X14_Y7_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; reg_mux:inst5|en_1~96        ; LC_X13_Y8_N3  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; reg_mux:inst5|en_2~96        ; LC_X13_Y8_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; reg_mux:inst5|en_3~95        ; LC_X14_Y7_N3  ; 8       ; Clock enable ; no     ; --                   ; --               ;
; reset                        ; PIN_240       ; 112     ; Async. clear ; no     ; --                   ; --               ;
+------------------------------+---------------+---------+--------------+--------+----------------------+------------------+


+----------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                  ;
+--------------------------+---------------+---------+----------------------+------------------+
; Name                     ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+--------------------------+---------------+---------+----------------------+------------------+
; clk                      ; PIN_29        ; 80      ; Global clock         ; GCLK3            ;
; controller:inst11|wr     ; LC_X12_Y12_N2 ; 82      ; Global clock         ; GCLK4            ;
; dram:inst2|process0~3939 ; LC_X8_Y10_N7  ; 16      ; Global clock         ; GCLK0            ;
; dram:inst2|process0~3941 ; LC_X8_Y10_N9  ; 16      ; Global clock         ; GCLK1            ;
; dram:inst2|process0~3943 ; LC_X21_Y10_N4 ; 16      ; Global clock         ; GCLK7            ;
; dram:inst2|process0~3945 ; LC_X16_Y10_N4 ; 16      ; Global clock         ; GCLK5            ;
; dram:inst2|process0~3947 ; LC_X20_Y10_N2 ; 16      ; Global clock         ; GCLK6            ;
; dram:inst2|process0~3949 ; LC_X11_Y11_N7 ; 16      ; Global clock         ; GCLK2            ;
+--------------------------+---------------+---------+----------------------+------------------+


+-----------------------------------------+
; Non-Global High Fan-Out Signals         ;
+-------------------------------+---------+
; Name                          ; Fan-Out ;
+-------------------------------+---------+
; ar:inst16|q[4]                ; 182     ;
; ar:inst16|q[1]                ; 141     ;
; ar:inst16|q[2]                ; 140     ;
; ar:inst16|q[3]                ; 133     ;
; reset                         ; 112     ;
; dram:inst2|data[6]$latch      ; 39      ;
; dram:inst2|data[7]$latch      ; 39      ;
; dram:inst2|data[1]$latch      ; 37      ;
; dram:inst2|data[2]$latch      ; 37      ;
; dram:inst2|data[3]$latch      ; 37      ;
; dram:inst2|data[4]$latch      ; 37      ;
; dram:inst2|data[5]$latch      ; 37      ;
; reg_sel[0]                    ; 36      ;
; dram:inst2|data[0]$latch      ; 36      ;
; reg_sel[1]                    ; 35      ;
; dram:inst2|data[8]$latch      ; 34      ;
; dram:inst2|data[9]$latch      ; 34      ;
; dram:inst2|data[10]$latch     ; 34      ;
; dram:inst2|data[11]$latch     ; 34      ;
; dram:inst2|data[12]$latch     ; 34      ;
; dram:inst2|data[13]$latch     ; 34      ;
; dram:inst2|data[14]$latch     ; 34      ;
; dram:inst2|data[15]$latch     ; 34      ;
; ar:inst16|q[0]                ; 33      ;
; controller:inst11|alu_func[1] ; 27      ;
; controller:inst11|alu_func[0] ; 26      ;
; timer:inst12|output[2]        ; 25      ;
; timer:inst12|output[1]~183    ; 22      ;
; controller:inst11|dest_reg[1] ; 17      ;
; controller:inst11|dest_reg[0] ; 17      ;
; sel[1]                        ; 16      ;
; dram:inst2|process0~4001      ; 16      ;
; dram:inst2|process0~4000      ; 16      ;
; dram:inst2|process0~3999      ; 16      ;
; dram:inst2|process0~3998      ; 16      ;
; dram:inst2|process0~3997      ; 16      ;
; dram:inst2|process0~3996      ; 16      ;
; dram:inst2|process0~3995      ; 16      ;
; dram:inst2|process0~3994      ; 16      ;
; dram:inst2|process0~3993      ; 16      ;
; dram:inst2|process0~3992      ; 16      ;
; dram:inst2|process0~3991      ; 16      ;
; dram:inst2|process0~3990      ; 16      ;
; dram:inst2|process0~3989      ; 16      ;
; dram:inst2|process0~3988      ; 16      ;
; dram:inst2|process0~3987      ; 16      ;
; dram:inst2|process0~3986      ; 16      ;
; dram:inst2|process0~3985      ; 16      ;
; dram:inst2|process0~3984      ; 16      ;
; dram:inst2|process0~3983      ; 16      ;
+-------------------------------+---------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; C4s                        ; 1,263 / 16,320 ( 7 % )  ;
; Direct links               ; 98 / 21,944 ( < 1 % )   ;
; Global clocks              ; 8 / 8 ( 100 % )         ;
; LAB clocks                 ; 80 / 240 ( 33 % )       ;
; LUT chains                 ; 47 / 5,382 ( < 1 % )    ;
; Local interconnects        ; 2,314 / 21,944 ( 10 % ) ;
; M4K buffers                ; 0 / 720 ( 0 % )         ;
; R4s                        ; 1,218 / 14,640 ( 8 % )  ;
+----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 9.43) ; Number of LABs  (Total = 134) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 4                             ;
; 2                                          ; 3                             ;
; 3                                          ; 1                             ;
; 4                                          ; 0                             ;
; 5                                          ; 0                             ;
; 6                                          ; 0                             ;
; 7                                          ; 0                             ;
; 8                                          ; 3                             ;
; 9                                          ; 4                             ;
; 10                                         ; 119                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.57) ; Number of LABs  (Total = 134) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 28                            ;
; 1 Clock                            ; 28                            ;
; 1 Clock enable                     ; 8                             ;
; 1 Sync. load                       ; 2                             ;
; 2 Clock enables                    ; 11                            ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 9.75) ; Number of LABs  (Total = 134) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 4                             ;
; 2                                           ; 4                             ;
; 3                                           ; 2                             ;
; 4                                           ; 0                             ;
; 5                                           ; 0                             ;
; 6                                           ; 0                             ;
; 7                                           ; 0                             ;
; 8                                           ; 0                             ;
; 9                                           ; 2                             ;
; 10                                          ; 102                           ;
; 11                                          ; 6                             ;
; 12                                          ; 6                             ;
; 13                                          ; 5                             ;
; 14                                          ; 1                             ;
; 15                                          ; 1                             ;
; 16                                          ; 0                             ;
; 17                                          ; 0                             ;
; 18                                          ; 1                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 4.12) ; Number of LABs  (Total = 134) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 32                            ;
; 2                                               ; 21                            ;
; 3                                               ; 25                            ;
; 4                                               ; 12                            ;
; 5                                               ; 6                             ;
; 6                                               ; 7                             ;
; 7                                               ; 9                             ;
; 8                                               ; 6                             ;
; 9                                               ; 4                             ;
; 10                                              ; 5                             ;
; 11                                              ; 3                             ;
; 12                                              ; 2                             ;
; 13                                              ; 1                             ;
; 14                                              ; 0                             ;
; 15                                              ; 0                             ;
; 16                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.03) ; Number of LABs  (Total = 134) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 2                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 1                             ;
; 9                                            ; 1                             ;
; 10                                           ; 1                             ;
; 11                                           ; 1                             ;
; 12                                           ; 6                             ;
; 13                                           ; 12                            ;
; 14                                           ; 13                            ;
; 15                                           ; 10                            ;
; 16                                           ; 6                             ;
; 17                                           ; 6                             ;
; 18                                           ; 35                            ;
; 19                                           ; 14                            ;
; 20                                           ; 11                            ;
; 21                                           ; 10                            ;
+----------------------------------------------+-------------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 5.0 Build 148 04/26/2005 SJ Full Version
    Info: Processing started: Wed Jul 06 22:15:54 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off 8bitCPU -c 8bitCPU
Info: Selected device EP1C6Q240C8 for design "8bitCPU"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices. 
    Info: Device EP1C12Q240C8 is compatible
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Performing register packing on registers with non-logic cell location assignments
Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources.
Info: Automatically promoted signal "clk" to use Global clock in PIN 29
Info: Automatically promoted some destinations of signal "controller:inst11|wr" to use Global clock
    Info: Destination "wr" may be non-global or may not use global clock
    Info: Destination "controller:inst11|wr" may be non-global or may not use global clock
    Info: Destination "dram:inst2|process0~3938" may be non-global or may not use global clock
    Info: Destination "dram:inst2|process0~3939" may be non-global or may not use global clock
    Info: Destination "dram:inst2|process0~3940" may be non-global or may not use global clock
    Info: Destination "dram:inst2|process0~3941" may be non-global or may not use global clock
    Info: Destination "dram:inst2|process0~3942" may be non-global or may not use global clock
    Info: Destination "dram:inst2|process0~3943" may be non-global or may not use global clock
    Info: Destination "dram:inst2|process0~3944" may be non-global or may not use global clock
    Info: Destination "dram:inst2|process0~3945" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted signal "dram:inst2|process0~3939" to use Global clock
Info: Automatically promoted signal "dram:inst2|process0~3941" to use Global clock
Info: Automatically promoted signal "dram:inst2|process0~3943" to use Global clock
Info: Automatically promoted signal "dram:inst2|process0~3945" to use Global clock
Info: Automatically promoted signal "dram:inst2|process0~3947" to use Global clock
Info: Automatically promoted signal "dram:inst2|process0~3949" to use Global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Started Fast Input/Output/OE register processing
Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Estimated most critical path is register to register delay of 21.601 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X10_Y6; Fanout = 12; REG Node = 'ir:inst13|q[4]'
    Info: 2: + IC(0.577 ns) + CELL(0.442 ns) = 1.019 ns; Loc. = LAB_X9_Y6; Fanout = 3; COMB Node = 'controller:inst11|Mux~4867'
    Info: 3: + IC(0.550 ns) + CELL(0.114 ns) = 1.683 ns; Loc. = LAB_X9_Y6; Fanout = 2; COMB Node = 'controller:inst11|Mux~4868'
    Info: 4: + IC(1.721 ns) + CELL(0.442 ns) = 3.846 ns; Loc. = LAB_X12_Y12; Fanout = 98; COMB Node = 'controller:inst11|wr'
    Info: 5: + IC(5.304 ns) + CELL(0.114 ns) = 9.264 ns; Loc. = LAB_X14_Y8; Fanout = 37; COMB Node = 'dram:inst2|data[4]$latch'
    Info: 6: + IC(0.372 ns) + CELL(0.292 ns) = 9.928 ns; Loc. = LAB_X14_Y8; Fanout = 10; COMB Node = 'bus_mux:inst10|alu_dr[4]~1124'
    Info: 7: + IC(1.595 ns) + CELL(0.692 ns) = 12.215 ns; Loc. = LAB_X12_Y10; Fanout = 3; COMB Node = 'alu:inst|add~4463'
    Info: 8: + IC(0.000 ns) + CELL(0.679 ns) = 12.894 ns; Loc. = LAB_X12_Y10; Fanout = 1; COMB Node = 'alu:inst|add~4447'
    Info: 9: + IC(0.800 ns) + CELL(0.590 ns) = 14.284 ns; Loc. = LAB_X12_Y8; Fanout = 3; COMB Node = 'alu:inst|add~4452'
    Info: 10: + IC(1.101 ns) + CELL(0.575 ns) = 15.960 ns; Loc. = LAB_X12_Y9; Fanout = 1; COMB Node = 'alu:inst|add~4409COUT1_4561'
    Info: 11: + IC(0.000 ns) + CELL(0.608 ns) = 16.568 ns; Loc. = LAB_X12_Y9; Fanout = 2; COMB Node = 'alu:inst|add~4437'
    Info: 12: + IC(1.257 ns) + CELL(0.114 ns) = 17.939 ns; Loc. = LAB_X11_Y10; Fanout = 1; COMB Node = 'alu:inst|alu_out[7]~980'
    Info: 13: + IC(0.372 ns) + CELL(0.292 ns) = 18.603 ns; Loc. = LAB_X11_Y10; Fanout = 2; COMB Node = 'alu:inst|alu_out[7]~981'
    Info: 14: + IC(0.853 ns) + CELL(0.590 ns) = 20.046 ns; Loc. = LAB_X12_Y8; Fanout = 9; COMB Node = 'ar:inst16|q[7]~COMBOUT'
    Info: 15: + IC(0.948 ns) + CELL(0.607 ns) = 21.601 ns; Loc. = LAB_X11_Y10; Fanout = 1; REG Node = 'flag_reg:inst1|flag_v'
    Info: Total cell delay = 6.151 ns ( 28.48 % )
    Info: Total interconnect delay = 15.450 ns ( 71.52 % )
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Average interconnect usage is 7% of the available device resources. Peak interconnect usage is 15%.
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Fitter performed an Auto Fit compilation. Optimizations were skipped to reduce compilation time.
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Warning: The following 16 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin data_bus[15] has a permanently enabled output enable
    Info: Pin data_bus[14] has a permanently enabled output enable
    Info: Pin data_bus[13] has a permanently enabled output enable
    Info: Pin data_bus[12] has a permanently enabled output enable
    Info: Pin data_bus[11] has a permanently enabled output enable
    Info: Pin data_bus[10] has a permanently enabled output enable
    Info: Pin data_bus[9] has a permanently enabled output enable
    Info: Pin data_bus[8] has a permanently enabled output enable
    Info: Pin data_bus[7] has a permanently enabled output enable
    Info: Pin data_bus[6] has a permanently enabled output enable
    Info: Pin data_bus[5] has a permanently enabled output enable
    Info: Pin data_bus[4] has a permanently enabled output enable
    Info: Pin data_bus[3] has a permanently enabled output enable
    Info: Pin data_bus[2] has a permanently enabled output enable
    Info: Pin data_bus[1] has a permanently enabled output enable
    Info: Pin data_bus[0] has a permanently enabled output enable
Warning: The following 8 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin address_bus[15] has GND driving its datain port
    Info: Pin address_bus[14] has GND driving its datain port
    Info: Pin address_bus[13] has GND driving its datain port
    Info: Pin address_bus[12] has GND driving its datain port
    Info: Pin address_bus[11] has GND driving its datain port
    Info: Pin address_bus[10] has GND driving its datain port
    Info: Pin address_bus[9] has GND driving its datain port
    Info: Pin address_bus[8] has GND driving its datain port
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Processing ended: Wed Jul 06 22:15:58 2016
    Info: Elapsed time: 00:00:04


