##############################################################################
## This file is part of 'SLAC JESD204b Core'.
## It is subject to the license terms in the LICENSE.txt file found in the 
## top-level directory of this distribution and at: 
##    https://confluence.slac.stanford.edu/display/ppareg/LICENSE.html. 
## No part of 'SLAC JESD204b Core', including this file, 
## may be copied, modified, propagated, or distributed except according to 
## the terms contained in the LICENSE.txt file.
##############################################################################

Device: &JesdRx 
  name: JesdRx
  description: JESD RX Module
  size: 0x100
  IntField:  
    #########################################################
    - offset: 0x00
      name: Enable
      sizeBits: 8
      mode: RW
      description: Enables the RX modules: 0x3 - enables both modules at a time          
    ######################################################### 
    - offset: 0x04
      name: SysrefDelay
      sizeBits: 5
      mode: RW
      description: Sets the synchronisation delay in clock cycles      
    #########################################################    
    - offset: 0x10
      name: SubClass
      sizeBits: 1
      lsBit: 0      
      mode: RW
      description: SubClass  
    #########################################################  
    - offset: 0x10
      name: ReplaceEnable
      sizeBits: 1
      lsBit: 1      
      mode: RW
      description: ReplaceEnable  
    #########################################################  
    - offset: 0x10
      name: ResetGTs
      sizeBits: 1
      lsBit: 2 
      mode: RW
      description: ResetGTs  
    #########################################################    
    - offset: 0x10
      name: ClearErrors
      sizeBits: 1
      lsBit: 3 
      mode: RW
      description: ClearErrors  
    ######################################################### 
    - offset: 0x10
      name: InvertSync
      sizeBits: 1
      lsBit: 4
      mode: RW
      description: InvertSync  
    ######################################################### 
    - offset: 0x10
      name: ScrambleEnable
      sizeBits: 1
      lsBit: 5
      mode: RW
      description: ScrambleEnable  
    #########################################################     
    - offset: 0xC0
      name: L1_Threshold_Low
      sizeBits: 16
      mode: RW
      description: L1_Threshold_Low  
    #########################################################   
    - offset: 0xC2
      name: L1_Threshold_High
      sizeBits: 16
      mode: RW
      description: L1_Threshold_High  
    #########################################################    
    - offset: 0xC4
      name: L2_Threshold_Low
      sizeBits: 16
      mode: RW
      description: L2_Threshold_Low  
    #########################################################   
    - offset: 0xC6
      name: L2_Threshold_High
      sizeBits: 16
      mode: RW
      description: L2_Threshold_High  
    #########################################################        
    - offset: 0x040
      name: L1_GTXReady
      sizeBits: 1    
      lsBit: 0
      mode: RO
      description: L1_GTXReady  
    #########################################################        
    - offset: 0x040
      name: L1_DataValid
      sizeBits: 1    
      lsBit: 1
      mode: RO
      description: L1_DataValid  
    #########################################################        
    - offset: 0x040
      name: L1_AlignErr
      sizeBits: 1    
      lsBit: 2
      mode: RO
      description: L1_AlignErr   
    #########################################################        
    - offset: 0x040
      name: L1_nSync
      sizeBits: 1    
      lsBit: 3
      mode: RO
      description: L1_nSync  
    #########################################################        
    - offset: 0x040
      name: L1_RxBuffUfl
      sizeBits: 1    
      lsBit: 4
      mode: RO
      description: L1_RxBuffUfl   
    #########################################################        
    - offset: 0x040
      name: L1_RxBuffOfl
      sizeBits: 1    
      lsBit: 5
      mode: RO
      description: L1_RxBuffOfl  
    #########################################################        
    - offset: 0x040
      name: L1_PositionErr
      sizeBits: 1    
      lsBit: 6
      mode: RO
      description: L1_PositionErr  
    #########################################################        
    - offset: 0x040
      name: L1_RxEnabled
      sizeBits: 1    
      lsBit: 7
      mode: RO
      description: L1_RxEnabled     
    #########################################################        
    - offset: 0x041
      name: L1_SysRefDetected
      sizeBits: 1    
      lsBit: 0
      mode: RO
      description: L1_SysRefDetected     
    #########################################################        
    - offset: 0x041
      name: L1_CommaDetected
      sizeBits: 1    
      lsBit: 1
      mode: RO
      description: L1_CommaDetected  
    #########################################################        
    - offset: 0x041
      name: L1_DisparityErr
      sizeBits: 4    
      lsBit: 2
      mode: RO
      description: L1_DisparityErr        
    #########################################################        
    - offset: 0x041
      name: L1_DecErr
      sizeBits: 4    
      lsBit: 6
      mode: RO
      description: L1_DecErr  
    #########################################################        
    - offset: 0x042
      name: L1_ElBuffLatency
      sizeBits: 4    
      lsBit: 2
      mode: RO
      description: L1_ElBuffLatency        
    #########################################################        
    - offset: 0x044
      name: L2_GTXReady
      sizeBits: 1    
      lsBit: 0
      mode: RO
      description: L2_GTXReady  
    #########################################################        
    - offset: 0x044
      name: L2_DataValid
      sizeBits: 1    
      lsBit: 1
      mode: RO
      description: L2_DataValid  
    #########################################################        
    - offset: 0x044
      name: L2_AlignErr
      sizeBits: 1    
      lsBit: 2
      mode: RO
      description: L2_AlignErr   
    #########################################################        
    - offset: 0x044
      name: L2_nSync
      sizeBits: 1    
      lsBit: 3
      mode: RO
      description: L2_nSync  
    #########################################################        
    - offset: 0x044
      name: L2_RxBuffUfl
      sizeBits: 1    
      lsBit: 4
      mode: RO
      description: L2_RxBuffUfl   
    #########################################################        
    - offset: 0x044
      name: L2_RxBuffOfl
      sizeBits: 1    
      lsBit: 5
      mode: RO
      description: L2_RxBuffOfl  
    #########################################################        
    - offset: 0x044
      name: L2_PositionErr
      sizeBits: 1    
      lsBit: 6
      mode: RO
      description: L2_PositionErr  
    #########################################################        
    - offset: 0x044
      name: L2_RxEnabled
      sizeBits: 1    
      lsBit: 7
      mode: RO
      description: L2_RxEnabled     
    #########################################################        
    - offset: 0x045
      name: L2_SysRefDetected
      sizeBits: 1    
      lsBit: 0
      mode: RO
      description: L2_SysRefDetected     
    #########################################################        
    - offset: 0x045
      name: L2_CommaDetected
      sizeBits: 1    
      lsBit: 1
      mode: RO
      description: L2_CommaDetected  
    #########################################################        
    - offset: 0x045
      name: L2_DisparityErr
      sizeBits: 4    
      lsBit: 2
      mode: RO
      description: L2_DisparityErr        
    #########################################################        
    - offset: 0x045
      name: L2_DecErr
      sizeBits: 4    
      lsBit: 6
      mode: RO
      description: L2_DecErr  
    #########################################################        
    - offset: 0x046
      name: L2_ElBuffLatency
      sizeBits: 4    
      lsBit: 2
      mode: RO
      description: L2_ElBuffLatency        
    #########################################################        
    - offset: 0x048
      name: L3_GTXReady
      sizeBits: 1    
      lsBit: 0
      mode: RO
      description: L3_GTXReady  
    #########################################################        
    - offset: 0x048
      name: L3_DataValid
      sizeBits: 1    
      lsBit: 1
      mode: RO
      description: L3_DataValid  
    #########################################################        
    - offset: 0x048
      name: L3_AlignErr
      sizeBits: 1    
      lsBit: 2
      mode: RO
      description: L3_AlignErr   
    #########################################################        
    - offset: 0x048
      name: L3_nSync
      sizeBits: 1    
      lsBit: 3
      mode: RO
      description: L3_nSync  
    #########################################################        
    - offset: 0x048
      name: L3_RxBuffUfl
      sizeBits: 1    
      lsBit: 4
      mode: RO
      description: L3_RxBuffUfl   
    #########################################################        
    - offset: 0x048
      name: L3_RxBuffOfl
      sizeBits: 1    
      lsBit: 5
      mode: RO
      description: L3_RxBuffOfl  
    #########################################################        
    - offset: 0x048
      name: L3_PositionErr
      sizeBits: 1    
      lsBit: 6
      mode: RO
      description: L3_PositionErr  
    #########################################################        
    - offset: 0x048
      name: L3_RxEnabled
      sizeBits: 1    
      lsBit: 7
      mode: RO
      description: L3_RxEnabled     
    #########################################################        
    - offset: 0x049
      name: L3_SysRefDetected
      sizeBits: 1    
      lsBit: 0
      mode: RO
      description: L3_SysRefDetected     
    #########################################################        
    - offset: 0x049
      name: L3_CommaDetected
      sizeBits: 1    
      lsBit: 1
      mode: RO
      description: L3_CommaDetected  
    #########################################################        
    - offset: 0x049
      name: L3_DisparityErr
      sizeBits: 4    
      lsBit: 2
      mode: RO
      description: L3_DisparityErr        
    #########################################################        
    - offset: 0x049
      name: L3_DecErr
      sizeBits: 4    
      lsBit: 6
      mode: RO
      description: L3_DecErr  
    #########################################################        
    - offset: 0x04A
      name: L3_ElBuffLatency
      sizeBits: 4    
      lsBit: 2
      mode: RO
      description: L3_ElBuffLatency        
    #########################################################        
    - offset: 0x04C
      name: L4_GTXReady
      sizeBits: 1    
      lsBit: 0
      mode: RO
      description: L4_GTXReady  
    #########################################################        
    - offset: 0x04C
      name: L4_DataValid
      sizeBits: 1    
      lsBit: 1
      mode: RO
      description: L4_DataValid  
    #########################################################        
    - offset: 0x04C
      name: L4_AlignErr
      sizeBits: 1    
      lsBit: 2
      mode: RO
      description: L4_AlignErr   
    #########################################################        
    - offset: 0x04C
      name: L4_nSync
      sizeBits: 1    
      lsBit: 3
      mode: RO
      description: L4_nSync  
    #########################################################        
    - offset: 0x04C
      name: L4_RxBuffUfl
      sizeBits: 1    
      lsBit: 4
      mode: RO
      description: L4_RxBuffUfl   
    #########################################################        
    - offset: 0x04C
      name: L4_RxBuffOfl
      sizeBits: 1    
      lsBit: 5
      mode: RO
      description: L4_RxBuffOfl  
    #########################################################        
    - offset: 0x04C
      name: L4_PositionErr
      sizeBits: 1    
      lsBit: 6
      mode: RO
      description: L4_PositionErr  
    #########################################################        
    - offset: 0x04C
      name: L4_RxEnabled
      sizeBits: 1    
      lsBit: 7
      mode: RO
      description: L4_RxEnabled     
    #########################################################        
    - offset: 0x04D
      name: L4_SysRefDetected
      sizeBits: 1    
      lsBit: 0
      mode: RO
      description: L4_SysRefDetected     
    #########################################################        
    - offset: 0x04D
      name: L4_CommaDetected
      sizeBits: 1    
      lsBit: 1
      mode: RO
      description: L4_CommaDetected  
    #########################################################        
    - offset: 0x04D
      name: L4_DisparityErr
      sizeBits: 4    
      lsBit: 2
      mode: RO
      description: L4_DisparityErr        
    #########################################################        
    - offset: 0x04D
      name: L4_DecErr
      sizeBits: 4    
      lsBit: 6
      mode: RO
      description: L4_DecErr  
    #########################################################        
    - offset: 0x04E
      name: L4_ElBuffLatency
      sizeBits: 4    
      lsBit: 2
      mode: RO
      description: L4_ElBuffLatency        
    #########################################################        
    - offset: 0x050
      name: L5_GTXReady
      sizeBits: 1    
      lsBit: 0
      mode: RO
      description: L5_GTXReady  
    #########################################################        
    - offset: 0x050
      name: L5_DataValid
      sizeBits: 1    
      lsBit: 1
      mode: RO
      description: L5_DataValid  
    #########################################################        
    - offset: 0x050
      name: L5_AlignErr
      sizeBits: 1    
      lsBit: 2
      mode: RO
      description: L5_AlignErr   
    #########################################################        
    - offset: 0x050
      name: L5_nSync
      sizeBits: 1    
      lsBit: 3
      mode: RO
      description: L5_nSync  
    #########################################################        
    - offset: 0x050
      name: L5_RxBuffUfl
      sizeBits: 1    
      lsBit: 4
      mode: RO
      description: L5_RxBuffUfl   
    #########################################################        
    - offset: 0x050
      name: L5_RxBuffOfl
      sizeBits: 1    
      lsBit: 5
      mode: RO
      description: L5_RxBuffOfl  
    #########################################################        
    - offset: 0x050
      name: L5_PositionErr
      sizeBits: 1    
      lsBit: 6
      mode: RO
      description: L5_PositionErr  
    #########################################################        
    - offset: 0x050
      name: L5_RxEnabled
      sizeBits: 1    
      lsBit: 7
      mode: RO
      description: L5_RxEnabled     
    #########################################################        
    - offset: 0x051
      name: L5_SysRefDetected
      sizeBits: 1    
      lsBit: 0
      mode: RO
      description: L5_SysRefDetected     
    #########################################################        
    - offset: 0x051
      name: L5_CommaDetected
      sizeBits: 1    
      lsBit: 1
      mode: RO
      description: L5_CommaDetected  
    #########################################################        
    - offset: 0x051
      name: L5_DisparityErr
      sizeBits: 4    
      lsBit: 2
      mode: RO
      description: L5_DisparityErr        
    #########################################################        
    - offset: 0x051
      name: L5_DecErr
      sizeBits: 4    
      lsBit: 6
      mode: RO
      description: L5_DecErr  
    #########################################################        
    - offset: 0x052
      name: L5_ElBuffLatency
      sizeBits: 4    
      lsBit: 2
      mode: RO
      description: L5_ElBuffLatency        
    #########################################################        
    - offset: 0x054
      name: L6_GTXReady
      sizeBits: 1    
      lsBit: 0
      mode: RO
      description: L6_GTXReady  
    #########################################################        
    - offset: 0x054
      name: L6_DataValid
      sizeBits: 1    
      lsBit: 1
      mode: RO
      description: L6_DataValid  
    #########################################################        
    - offset: 0x054
      name: L6_AlignErr
      sizeBits: 1    
      lsBit: 2
      mode: RO
      description: L6_AlignErr   
    #########################################################        
    - offset: 0x054
      name: L6_nSync
      sizeBits: 1    
      lsBit: 3
      mode: RO
      description: L6_nSync  
    #########################################################        
    - offset: 0x054
      name: L6_RxBuffUfl
      sizeBits: 1    
      lsBit: 4
      mode: RO
      description: L6_RxBuffUfl   
    #########################################################        
    - offset: 0x054
      name: L6_RxBuffOfl
      sizeBits: 1    
      lsBit: 5
      mode: RO
      description: L6_RxBuffOfl  
    #########################################################        
    - offset: 0x054
      name: L6_PositionErr
      sizeBits: 1    
      lsBit: 6
      mode: RO
      description: L6_PositionErr  
    #########################################################        
    - offset: 0x054
      name: L6_RxEnabled
      sizeBits: 1    
      lsBit: 7
      mode: RO
      description: L6_RxEnabled     
    #########################################################        
    - offset: 0x055
      name: L6_SysRefDetected
      sizeBits: 1    
      lsBit: 0
      mode: RO
      description: L6_SysRefDetected     
    #########################################################        
    - offset: 0x055
      name: L6_CommaDetected
      sizeBits: 1    
      lsBit: 1
      mode: RO
      description: L6_CommaDetected  
    #########################################################        
    - offset: 0x055
      name: L6_DisparityErr
      sizeBits: 4    
      lsBit: 2
      mode: RO
      description: L6_DisparityErr        
    #########################################################        
    - offset: 0x055
      name: L6_DecErr
      sizeBits: 4    
      lsBit: 6
      mode: RO
      description: L6_DecErr  
    #########################################################        
    - offset: 0x056
      name: L6_ElBuffLatency
      sizeBits: 4    
      lsBit: 2
      mode: RO
      description: L6_ElBuffLatency        
    #########################################################        
    - offset: 0x058
      name: L7_GTXReady
      sizeBits: 1    
      lsBit: 0
      mode: RO
      description: L7_GTXReady  
    #########################################################        
    - offset: 0x058
      name: L7_DataValid
      sizeBits: 1    
      lsBit: 1
      mode: RO
      description: L7_DataValid  
    #########################################################        
    - offset: 0x058
      name: L7_AlignErr
      sizeBits: 1    
      lsBit: 2
      mode: RO
      description: L7_AlignErr   
    #########################################################        
    - offset: 0x058
      name: L7_nSync
      sizeBits: 1    
      lsBit: 3
      mode: RO
      description: L7_nSync  
    #########################################################        
    - offset: 0x058
      name: L7_RxBuffUfl
      sizeBits: 1    
      lsBit: 4
      mode: RO
      description: L7_RxBuffUfl   
    #########################################################        
    - offset: 0x058
      name: L7_RxBuffOfl
      sizeBits: 1    
      lsBit: 5
      mode: RO
      description: L7_RxBuffOfl  
    #########################################################        
    - offset: 0x058
      name: L7_PositionErr
      sizeBits: 1    
      lsBit: 6
      mode: RO
      description: L7_PositionErr  
    #########################################################        
    - offset: 0x058
      name: L7_RxEnabled
      sizeBits: 1    
      lsBit: 7
      mode: RO
      description: L7_RxEnabled     
    #########################################################        
    - offset: 0x059
      name: L7_SysRefDetected
      sizeBits: 1    
      lsBit: 0
      mode: RO
      description: L7_SysRefDetected     
    #########################################################        
    - offset: 0x059
      name: L7_CommaDetected
      sizeBits: 1    
      lsBit: 1
      mode: RO
      description: L7_CommaDetected  
    #########################################################        
    - offset: 0x059
      name: L7_DisparityErr
      sizeBits: 4    
      lsBit: 2
      mode: RO
      description: L7_DisparityErr        
    #########################################################        
    - offset: 0x059
      name: L7_DecErr
      sizeBits: 4    
      lsBit: 6
      mode: RO
      description: L7_DecErr  
    #########################################################        
    - offset: 0x05A
      name: L7_ElBuffLatency
      sizeBits: 4    
      lsBit: 2
      mode: RO
      description: L7_ElBuffLatency        
    #########################################################        
    - offset: 0x05C
      name: L8_GTXReady
      sizeBits: 1    
      lsBit: 0
      mode: RO
      description: L8_GTXReady  
    #########################################################        
    - offset: 0x05C
      name: L8_DataValid
      sizeBits: 1    
      lsBit: 1
      mode: RO
      description: L8_DataValid  
    #########################################################        
    - offset: 0x05C
      name: L8_AlignErr
      sizeBits: 1    
      lsBit: 2
      mode: RO
      description: L8_AlignErr   
    #########################################################        
    - offset: 0x05C
      name: L8_nSync
      sizeBits: 1    
      lsBit: 3
      mode: RO
      description: L8_nSync  
    #########################################################        
    - offset: 0x05C
      name: L8_RxBuffUfl
      sizeBits: 1    
      lsBit: 4
      mode: RO
      description: L8_RxBuffUfl   
    #########################################################        
    - offset: 0x05C
      name: L8_RxBuffOfl
      sizeBits: 1    
      lsBit: 5
      mode: RO
      description: L8_RxBuffOfl  
    #########################################################        
    - offset: 0x05C
      name: L8_PositionErr
      sizeBits: 1    
      lsBit: 6
      mode: RO
      description: L8_PositionErr  
    #########################################################        
    - offset: 0x05C
      name: L8_RxEnabled
      sizeBits: 1    
      lsBit: 7
      mode: RO
      description: L8_RxEnabled     
    #########################################################        
    - offset: 0x05D
      name: L8_SysRefDetected
      sizeBits: 1    
      lsBit: 0
      mode: RO
      description: L8_SysRefDetected     
    #########################################################        
    - offset: 0x05D
      name: L8_CommaDetected
      sizeBits: 1    
      lsBit: 1
      mode: RO
      description: L8_CommaDetected  
    #########################################################        
    - offset: 0x05D
      name: L8_DisparityErr
      sizeBits: 4    
      lsBit: 2
      mode: RO
      description: L8_DisparityErr        
    #########################################################        
    - offset: 0x05D
      name: L8_DecErr
      sizeBits: 4    
      lsBit: 6
      mode: RO
      description: L8_DecErr  
    #########################################################        
    - offset: 0x05E
      name: L8_ElBuffLatency
      sizeBits: 4    
      lsBit: 2
      mode: RO
      description: L8_ElBuffLatency        
    #########################################################        
