static int\r\nF_1 ( T_1 * V_1 , T_2 * V_2 , T_3 * V_3 , void * T_4 V_4 )\r\n{\r\nconst char * V_5 ;\r\nT_3 * V_6 = NULL ;\r\nT_5 * V_7 ;\r\nF_2 ( V_2 -> V_8 , V_9 , L_1 ) ;\r\nV_5 = L_2 ;\r\nif ( V_2 -> V_10 . type == V_11 ) {\r\nconst T_6 * V_12 = ( const T_6 * ) V_2 -> V_10 . T_4 ;\r\nswitch ( V_12 [ 5 ] ) {\r\ncase 0 :\r\nV_5 = L_3 ;\r\nbreak;\r\ncase 1 :\r\nV_5 = L_4 ;\r\nbreak;\r\n}\r\n}\r\nF_3 ( V_2 -> V_8 , V_13 , L_5 , V_5 ) ;\r\nif ( V_3 ) {\r\nV_7 = F_4 ( V_3 , V_14 , V_1 , 0 , 11 ,\r\nL_6 ) ;\r\nV_6 = F_5 ( V_7 , V_15 ) ;\r\nF_6 ( V_6 , V_16 , V_1 ,\r\nV_17 , 4 , V_18 ) ;\r\nF_6 ( V_6 , V_19 , V_1 ,\r\nV_20 , 3 , V_18 ) ;\r\nF_6 ( V_6 , V_21 , V_1 ,\r\nV_22 , 1 , V_18 ) ;\r\nF_6 ( V_6 , V_23 , V_1 ,\r\nV_24 , 1 , V_18 ) ;\r\nF_6 ( V_6 , V_25 , V_1 ,\r\nV_26 , 1 , V_18 ) ;\r\nF_6 ( V_6 , V_27 , V_1 ,\r\nV_28 , 1 , V_18 ) ;\r\n}\r\nreturn F_7 ( V_1 ) ;\r\n}\r\nvoid\r\nF_8 ( void )\r\n{\r\nstatic T_7 V_29 [] = {\r\n{ & V_16 ,\r\n{ L_7 , L_8 , V_30 , V_31 , NULL , 0x0 ,\r\nL_9 , V_32 } } ,\r\n{ & V_19 ,\r\n{ L_10 , L_11 , V_33 , V_34 , NULL , 0x0 ,\r\nL_12 , V_32 } } ,\r\n{ & V_21 ,\r\n{ L_13 , L_14 , V_35 , V_36 | V_37 ,\r\n& V_38 , 0x0 ,\r\nL_15 , V_32 } } ,\r\n{ & V_23 ,\r\n{ L_16 , L_17 , V_35 , V_36 | V_37 ,\r\n& V_39 , 0x0 ,\r\nL_18 , V_32 } } ,\r\n{ & V_25 ,\r\n{ L_19 , L_20 , V_35 , V_36 ,\r\nF_9 ( V_40 ) , 0x0 ,\r\nL_21 , V_32 } } ,\r\n{ & V_27 ,\r\n{ L_22 , L_23 , V_35 , V_36 , NULL , 0x0 ,\r\nL_24 , V_32 } } ,\r\n} ;\r\nstatic T_8 * V_41 [] = {\r\n& V_15 ,\r\n} ;\r\nV_14 = F_10 ( L_6 , L_1 , L_25 ) ;\r\nF_11 ( V_14 , V_29 , F_12 ( V_29 ) ) ;\r\nF_13 ( V_41 , F_12 ( V_41 ) ) ;\r\nF_14 ( L_25 , F_1 , V_14 ) ;\r\n}\r\nvoid\r\nF_15 ( void )\r\n{\r\nT_9 V_42 ;\r\nV_42 = F_16 ( L_25 ) ;\r\nF_17 ( L_26 , 0x01a1 , V_42 ) ;\r\nF_17 ( L_26 , 0x01a2 , V_42 ) ;\r\n}
