TimeQuest Timing Analyzer report for lab41
Mon Dec 09 00:05:51 2019
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Slow 1200mV 0C Model Metastability Report
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'clk'
 43. Fast 1200mV 0C Model Hold: 'clk'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Propagation Delay
 50. Minimum Propagation Delay
 51. Fast 1200mV 0C Model Metastability Report
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Board Trace Model Assignments
 60. Input Transition Times
 61. Slow Corner Signal Integrity Metrics
 62. Fast Corner Signal Integrity Metrics
 63. Setup Transfers
 64. Hold Transfers
 65. Report TCCS
 66. Report RSKM
 67. Unconstrained Paths
 68. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab41                                                           ;
; Device Family      ; Cyclone III                                                     ;
; Device Name        ; EP3C16F484C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 359.84 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.779 ; -11.069            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 1.193 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -27.870                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.779 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2] ; clk          ; clk         ; 1.000        ; -0.092     ; 2.616      ;
; -1.779 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1] ; clk          ; clk         ; 1.000        ; -0.092     ; 2.616      ;
; -1.779 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0] ; clk          ; clk         ; 1.000        ; -0.092     ; 2.616      ;
; -0.841 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[4]                                                                    ; clk          ; clk         ; 1.000        ; -0.347     ; 1.489      ;
; -0.839 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[3]                                                                    ; clk          ; clk         ; 1.000        ; -0.347     ; 1.487      ;
; -0.833 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[0]                                                                    ; clk          ; clk         ; 1.000        ; -0.347     ; 1.481      ;
; -0.829 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[5]                                                                    ; clk          ; clk         ; 1.000        ; -0.347     ; 1.477      ;
; -0.818 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[1]                                                                    ; clk          ; clk         ; 1.000        ; -0.347     ; 1.466      ;
; -0.792 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[2]                                                                    ; clk          ; clk         ; 1.000        ; -0.347     ; 1.440      ;
; -0.780 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[6]                                                                    ; clk          ; clk         ; 1.000        ; -0.347     ; 1.428      ;
; -0.685 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[6]                                                                    ; clk          ; clk         ; 1.000        ; -0.347     ; 1.333      ;
; -0.684 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[5]                                                                    ; clk          ; clk         ; 1.000        ; -0.347     ; 1.332      ;
; -0.678 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[0]                                                                    ; clk          ; clk         ; 1.000        ; -0.347     ; 1.326      ;
; -0.669 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[3]                                                                    ; clk          ; clk         ; 1.000        ; -0.347     ; 1.317      ;
; -0.668 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[2]                                                                    ; clk          ; clk         ; 1.000        ; -0.347     ; 1.316      ;
; -0.642 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[1]                                                                    ; clk          ; clk         ; 1.000        ; -0.347     ; 1.290      ;
; -0.635 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[4]                                                                    ; clk          ; clk         ; 1.000        ; -0.347     ; 1.283      ;
; -0.560 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[2]                                                                    ; clk          ; clk         ; 1.000        ; -0.347     ; 1.208      ;
; -0.558 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[5]                                                                    ; clk          ; clk         ; 1.000        ; -0.347     ; 1.206      ;
; -0.555 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[4]                                                                    ; clk          ; clk         ; 1.000        ; -0.347     ; 1.203      ;
; -0.554 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[3]                                                                    ; clk          ; clk         ; 1.000        ; -0.347     ; 1.202      ;
; -0.554 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[6]                                                                    ; clk          ; clk         ; 1.000        ; -0.347     ; 1.202      ;
; -0.553 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[1]                                                                    ; clk          ; clk         ; 1.000        ; -0.347     ; 1.201      ;
; -0.550 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[0]                                                                    ; clk          ; clk         ; 1.000        ; -0.347     ; 1.198      ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                          ;
+-------+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.193 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[1]                                                                    ; clk          ; clk         ; 0.000        ; -0.226     ; 1.124      ;
; 1.193 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[5]                                                                    ; clk          ; clk         ; 0.000        ; -0.226     ; 1.124      ;
; 1.196 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[0]                                                                    ; clk          ; clk         ; 0.000        ; -0.226     ; 1.127      ;
; 1.196 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[4]                                                                    ; clk          ; clk         ; 0.000        ; -0.226     ; 1.127      ;
; 1.197 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[3]                                                                    ; clk          ; clk         ; 0.000        ; -0.226     ; 1.128      ;
; 1.197 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[6]                                                                    ; clk          ; clk         ; 0.000        ; -0.226     ; 1.128      ;
; 1.198 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[2]                                                                    ; clk          ; clk         ; 0.000        ; -0.226     ; 1.129      ;
; 1.286 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[3]                                                                    ; clk          ; clk         ; 0.000        ; -0.226     ; 1.217      ;
; 1.287 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[4]                                                                    ; clk          ; clk         ; 0.000        ; -0.226     ; 1.218      ;
; 1.288 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[1]                                                                    ; clk          ; clk         ; 0.000        ; -0.226     ; 1.219      ;
; 1.288 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[0]                                                                    ; clk          ; clk         ; 0.000        ; -0.226     ; 1.219      ;
; 1.291 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[2]                                                                    ; clk          ; clk         ; 0.000        ; -0.226     ; 1.222      ;
; 1.296 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[6]                                                                    ; clk          ; clk         ; 0.000        ; -0.226     ; 1.227      ;
; 1.297 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[5]                                                                    ; clk          ; clk         ; 0.000        ; -0.226     ; 1.228      ;
; 1.376 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[2]                                                                    ; clk          ; clk         ; 0.000        ; -0.226     ; 1.307      ;
; 1.379 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[1]                                                                    ; clk          ; clk         ; 0.000        ; -0.226     ; 1.310      ;
; 1.391 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[6]                                                                    ; clk          ; clk         ; 0.000        ; -0.226     ; 1.322      ;
; 1.393 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[5]                                                                    ; clk          ; clk         ; 0.000        ; -0.226     ; 1.324      ;
; 1.393 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[3]                                                                    ; clk          ; clk         ; 0.000        ; -0.226     ; 1.324      ;
; 1.414 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[0]                                                                    ; clk          ; clk         ; 0.000        ; -0.226     ; 1.345      ;
; 1.457 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[4]                                                                    ; clk          ; clk         ; 0.000        ; -0.226     ; 1.388      ;
; 2.328 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2] ; clk          ; clk         ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1] ; clk          ; clk         ; 0.000        ; 0.027      ; 2.514      ;
; 2.328 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0] ; clk          ; clk         ; 0.000        ; 0.027      ; 2.514      ;
+-------+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind1[0]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind1[1]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind1[2]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind1[3]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind1[4]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind1[5]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind1[6]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind2[0]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind2[1]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind2[2]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind2[3]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind2[4]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind2[5]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind2[6]                                                                                             ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.086  ; 0.316        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ;
; 0.086  ; 0.316        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ;
; 0.086  ; 0.316        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[0]                                                                                             ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[1]                                                                                             ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[2]                                                                                             ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[3]                                                                                             ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[4]                                                                                             ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[5]                                                                                             ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[6]                                                                                             ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[0]                                                                                             ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[1]                                                                                             ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[2]                                                                                             ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[3]                                                                                             ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[4]                                                                                             ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[5]                                                                                             ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[6]                                                                                             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[0]|clk                                                                                         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[1]|clk                                                                                         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[2]|clk                                                                                         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[3]|clk                                                                                         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[4]|clk                                                                                         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[5]|clk                                                                                         ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[6]|clk                                                                                         ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RAM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[0]|clk                                                                                         ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[1]|clk                                                                                         ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[2]|clk                                                                                         ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[3]|clk                                                                                         ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[4]|clk                                                                                         ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[5]|clk                                                                                         ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[6]|clk                                                                                         ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                 ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                   ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[0]                                                                                             ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[1]                                                                                             ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[2]                                                                                             ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[3]                                                                                             ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[4]                                                                                             ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[5]                                                                                             ;
; 0.409  ; 0.625        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[6]                                                                                             ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[0]                                                                                             ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[1]                                                                                             ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[2]                                                                                             ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[3]                                                                                             ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[4]                                                                                             ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[5]                                                                                             ;
; 0.410  ; 0.626        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[6]                                                                                             ;
; 0.439  ; 0.669        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ;
; 0.439  ; 0.669        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ;
; 0.439  ; 0.669        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ;
; 0.441  ; 0.671        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.443  ; 0.673        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                 ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                   ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[0]|clk                                                                                         ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[1]|clk                                                                                         ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[2]|clk                                                                                         ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[3]|clk                                                                                         ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[4]|clk                                                                                         ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[5]|clk                                                                                         ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[6]|clk                                                                                         ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; RAM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[0]|clk                                                                                         ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[1]|clk                                                                                         ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[2]|clk                                                                                         ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[3]|clk                                                                                         ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[4]|clk                                                                                         ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[5]|clk                                                                                         ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[6]|clk                                                                                         ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; clk        ; 2.701 ; 3.202 ; Rise       ; clk             ;
;  A[0]     ; clk        ; 2.508 ; 2.988 ; Rise       ; clk             ;
;  A[1]     ; clk        ; 2.448 ; 2.946 ; Rise       ; clk             ;
;  A[2]     ; clk        ; 2.701 ; 3.202 ; Rise       ; clk             ;
; B[*]      ; clk        ; 2.861 ; 3.398 ; Rise       ; clk             ;
;  B[0]     ; clk        ; 2.293 ; 2.776 ; Rise       ; clk             ;
;  B[1]     ; clk        ; 2.493 ; 3.012 ; Rise       ; clk             ;
;  B[2]     ; clk        ; 2.861 ; 3.398 ; Rise       ; clk             ;
;  B[3]     ; clk        ; 2.073 ; 2.494 ; Rise       ; clk             ;
;  B[4]     ; clk        ; 2.365 ; 2.810 ; Rise       ; clk             ;
;  B[5]     ; clk        ; 1.979 ; 2.407 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clk        ; -1.488 ; -1.908 ; Rise       ; clk             ;
;  A[0]     ; clk        ; -1.498 ; -1.922 ; Rise       ; clk             ;
;  A[1]     ; clk        ; -1.488 ; -1.908 ; Rise       ; clk             ;
;  A[2]     ; clk        ; -1.864 ; -2.280 ; Rise       ; clk             ;
; B[*]      ; clk        ; -0.814 ; -1.240 ; Rise       ; clk             ;
;  B[0]     ; clk        ; -0.814 ; -1.240 ; Rise       ; clk             ;
;  B[1]     ; clk        ; -1.069 ; -1.491 ; Rise       ; clk             ;
;  B[2]     ; clk        ; -1.152 ; -1.606 ; Rise       ; clk             ;
;  B[3]     ; clk        ; -1.382 ; -1.791 ; Rise       ; clk             ;
;  B[4]     ; clk        ; -1.617 ; -2.037 ; Rise       ; clk             ;
;  B[5]     ; clk        ; -1.497 ; -1.921 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ind1[*]   ; clk        ; 5.554 ; 5.542 ; Rise       ; clk             ;
;  ind1[0]  ; clk        ; 5.554 ; 5.542 ; Rise       ; clk             ;
;  ind1[1]  ; clk        ; 5.548 ; 5.538 ; Rise       ; clk             ;
;  ind1[2]  ; clk        ; 5.248 ; 5.236 ; Rise       ; clk             ;
;  ind1[3]  ; clk        ; 5.458 ; 5.420 ; Rise       ; clk             ;
;  ind1[4]  ; clk        ; 5.252 ; 5.239 ; Rise       ; clk             ;
;  ind1[5]  ; clk        ; 5.444 ; 5.416 ; Rise       ; clk             ;
;  ind1[6]  ; clk        ; 5.245 ; 5.232 ; Rise       ; clk             ;
; ind2[*]   ; clk        ; 5.742 ; 5.727 ; Rise       ; clk             ;
;  ind2[0]  ; clk        ; 5.487 ; 5.463 ; Rise       ; clk             ;
;  ind2[1]  ; clk        ; 5.449 ; 5.434 ; Rise       ; clk             ;
;  ind2[2]  ; clk        ; 5.280 ; 5.278 ; Rise       ; clk             ;
;  ind2[3]  ; clk        ; 5.272 ; 5.256 ; Rise       ; clk             ;
;  ind2[4]  ; clk        ; 5.275 ; 5.259 ; Rise       ; clk             ;
;  ind2[5]  ; clk        ; 5.742 ; 5.727 ; Rise       ; clk             ;
;  ind2[6]  ; clk        ; 5.529 ; 5.505 ; Rise       ; clk             ;
; q1[*]     ; clk        ; 6.171 ; 6.111 ; Rise       ; clk             ;
;  q1[0]    ; clk        ; 6.125 ; 6.073 ; Rise       ; clk             ;
;  q1[1]    ; clk        ; 6.171 ; 6.111 ; Rise       ; clk             ;
;  q1[2]    ; clk        ; 6.144 ; 6.084 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ind1[*]   ; clk        ; 5.138 ; 5.124 ; Rise       ; clk             ;
;  ind1[0]  ; clk        ; 5.435 ; 5.421 ; Rise       ; clk             ;
;  ind1[1]  ; clk        ; 5.429 ; 5.417 ; Rise       ; clk             ;
;  ind1[2]  ; clk        ; 5.141 ; 5.128 ; Rise       ; clk             ;
;  ind1[3]  ; clk        ; 5.343 ; 5.305 ; Rise       ; clk             ;
;  ind1[4]  ; clk        ; 5.145 ; 5.130 ; Rise       ; clk             ;
;  ind1[5]  ; clk        ; 5.329 ; 5.301 ; Rise       ; clk             ;
;  ind1[6]  ; clk        ; 5.138 ; 5.124 ; Rise       ; clk             ;
; ind2[*]   ; clk        ; 5.165 ; 5.148 ; Rise       ; clk             ;
;  ind2[0]  ; clk        ; 5.372 ; 5.347 ; Rise       ; clk             ;
;  ind2[1]  ; clk        ; 5.335 ; 5.319 ; Rise       ; clk             ;
;  ind2[2]  ; clk        ; 5.172 ; 5.169 ; Rise       ; clk             ;
;  ind2[3]  ; clk        ; 5.165 ; 5.148 ; Rise       ; clk             ;
;  ind2[4]  ; clk        ; 5.168 ; 5.151 ; Rise       ; clk             ;
;  ind2[5]  ; clk        ; 5.615 ; 5.599 ; Rise       ; clk             ;
;  ind2[6]  ; clk        ; 5.412 ; 5.387 ; Rise       ; clk             ;
; q1[*]     ; clk        ; 6.001 ; 5.948 ; Rise       ; clk             ;
;  q1[0]    ; clk        ; 6.001 ; 5.948 ; Rise       ; clk             ;
;  q1[1]    ; clk        ; 6.046 ; 5.985 ; Rise       ; clk             ;
;  q1[2]    ; clk        ; 6.019 ; 5.958 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; A[0]       ; q2[0]       ; 7.284 ;    ;    ; 7.652 ;
; A[1]       ; q2[1]       ; 6.962 ;    ;    ; 7.347 ;
; A[2]       ; q2[2]       ; 6.957 ;    ;    ; 7.352 ;
; B[0]       ; q2[0]       ; 7.332 ;    ;    ; 7.708 ;
; B[1]       ; q2[1]       ; 7.007 ;    ;    ; 7.413 ;
; B[2]       ; q2[2]       ; 7.117 ;    ;    ; 7.548 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; A[0]       ; q2[0]       ; 7.095 ;    ;    ; 7.454 ;
; A[1]       ; q2[1]       ; 6.786 ;    ;    ; 7.160 ;
; A[2]       ; q2[2]       ; 6.782 ;    ;    ; 7.165 ;
; B[0]       ; q2[0]       ; 7.083 ;    ;    ; 7.429 ;
; B[1]       ; q2[1]       ; 6.769 ;    ;    ; 7.148 ;
; B[2]       ; q2[2]       ; 6.876 ;    ;    ; 7.279 ;
+------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 399.2 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.505 ; -8.877            ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 1.069 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -27.870                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.505 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2] ; clk          ; clk         ; 1.000        ; -0.090     ; 2.353      ;
; -1.505 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1] ; clk          ; clk         ; 1.000        ; -0.090     ; 2.353      ;
; -1.505 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0] ; clk          ; clk         ; 1.000        ; -0.090     ; 2.353      ;
; -0.640 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[4]                                                                    ; clk          ; clk         ; 1.000        ; -0.310     ; 1.325      ;
; -0.638 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[3]                                                                    ; clk          ; clk         ; 1.000        ; -0.310     ; 1.323      ;
; -0.637 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[0]                                                                    ; clk          ; clk         ; 1.000        ; -0.310     ; 1.322      ;
; -0.634 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[5]                                                                    ; clk          ; clk         ; 1.000        ; -0.310     ; 1.319      ;
; -0.632 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[1]                                                                    ; clk          ; clk         ; 1.000        ; -0.310     ; 1.317      ;
; -0.592 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[2]                                                                    ; clk          ; clk         ; 1.000        ; -0.310     ; 1.277      ;
; -0.589 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[6]                                                                    ; clk          ; clk         ; 1.000        ; -0.310     ; 1.274      ;
; -0.505 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[5]                                                                    ; clk          ; clk         ; 1.000        ; -0.310     ; 1.190      ;
; -0.502 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[6]                                                                    ; clk          ; clk         ; 1.000        ; -0.310     ; 1.187      ;
; -0.497 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[0]                                                                    ; clk          ; clk         ; 1.000        ; -0.310     ; 1.182      ;
; -0.487 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[3]                                                                    ; clk          ; clk         ; 1.000        ; -0.310     ; 1.172      ;
; -0.487 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[2]                                                                    ; clk          ; clk         ; 1.000        ; -0.310     ; 1.172      ;
; -0.476 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[1]                                                                    ; clk          ; clk         ; 1.000        ; -0.310     ; 1.161      ;
; -0.472 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[4]                                                                    ; clk          ; clk         ; 1.000        ; -0.310     ; 1.157      ;
; -0.399 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[2]                                                                    ; clk          ; clk         ; 1.000        ; -0.310     ; 1.084      ;
; -0.398 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[6]                                                                    ; clk          ; clk         ; 1.000        ; -0.310     ; 1.083      ;
; -0.397 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[3]                                                                    ; clk          ; clk         ; 1.000        ; -0.310     ; 1.082      ;
; -0.397 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[5]                                                                    ; clk          ; clk         ; 1.000        ; -0.310     ; 1.082      ;
; -0.395 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[4]                                                                    ; clk          ; clk         ; 1.000        ; -0.310     ; 1.080      ;
; -0.393 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[1]                                                                    ; clk          ; clk         ; 1.000        ; -0.310     ; 1.078      ;
; -0.392 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[0]                                                                    ; clk          ; clk         ; 1.000        ; -0.310     ; 1.077      ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                           ;
+-------+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.069 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[0]                                                                    ; clk          ; clk         ; 0.000        ; -0.195     ; 1.018      ;
; 1.069 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[1]                                                                    ; clk          ; clk         ; 0.000        ; -0.195     ; 1.018      ;
; 1.072 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[4]                                                                    ; clk          ; clk         ; 0.000        ; -0.195     ; 1.021      ;
; 1.073 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[3]                                                                    ; clk          ; clk         ; 0.000        ; -0.195     ; 1.022      ;
; 1.073 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[6]                                                                    ; clk          ; clk         ; 0.000        ; -0.195     ; 1.022      ;
; 1.077 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[5]                                                                    ; clk          ; clk         ; 0.000        ; -0.195     ; 1.026      ;
; 1.079 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[2]                                                                    ; clk          ; clk         ; 0.000        ; -0.195     ; 1.028      ;
; 1.150 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[3]                                                                    ; clk          ; clk         ; 0.000        ; -0.195     ; 1.099      ;
; 1.151 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[4]                                                                    ; clk          ; clk         ; 0.000        ; -0.195     ; 1.100      ;
; 1.154 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[0]                                                                    ; clk          ; clk         ; 0.000        ; -0.195     ; 1.103      ;
; 1.154 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[1]                                                                    ; clk          ; clk         ; 0.000        ; -0.195     ; 1.103      ;
; 1.161 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[2]                                                                    ; clk          ; clk         ; 0.000        ; -0.195     ; 1.110      ;
; 1.162 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[6]                                                                    ; clk          ; clk         ; 0.000        ; -0.195     ; 1.111      ;
; 1.171 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[5]                                                                    ; clk          ; clk         ; 0.000        ; -0.195     ; 1.120      ;
; 1.232 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[1]                                                                    ; clk          ; clk         ; 0.000        ; -0.195     ; 1.181      ;
; 1.238 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[2]                                                                    ; clk          ; clk         ; 0.000        ; -0.195     ; 1.187      ;
; 1.243 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[6]                                                                    ; clk          ; clk         ; 0.000        ; -0.195     ; 1.192      ;
; 1.244 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[5]                                                                    ; clk          ; clk         ; 0.000        ; -0.195     ; 1.193      ;
; 1.251 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[3]                                                                    ; clk          ; clk         ; 0.000        ; -0.195     ; 1.200      ;
; 1.266 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[0]                                                                    ; clk          ; clk         ; 0.000        ; -0.195     ; 1.215      ;
; 1.301 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[4]                                                                    ; clk          ; clk         ; 0.000        ; -0.195     ; 1.250      ;
; 2.087 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2] ; clk          ; clk         ; 0.000        ; 0.031      ; 2.260      ;
; 2.087 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1] ; clk          ; clk         ; 0.000        ; 0.031      ; 2.260      ;
; 2.087 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0] ; clk          ; clk         ; 0.000        ; 0.031      ; 2.260      ;
+-------+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind1[0]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind1[1]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind1[2]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind1[3]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind1[4]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind1[5]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind1[6]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind2[0]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind2[1]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind2[2]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind2[3]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind2[4]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind2[5]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind2[6]                                                                                             ;
; 0.078  ; 0.308        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.080  ; 0.310        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ;
; 0.082  ; 0.312        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[0]                                                                                             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[1]                                                                                             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[2]                                                                                             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[3]                                                                                             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[4]                                                                                             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[5]                                                                                             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[6]                                                                                             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[0]                                                                                             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[1]                                                                                             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[2]                                                                                             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[3]                                                                                             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[4]                                                                                             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[5]                                                                                             ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[6]                                                                                             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RAM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[0]|clk                                                                                         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[1]|clk                                                                                         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[2]|clk                                                                                         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[3]|clk                                                                                         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[4]|clk                                                                                         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[5]|clk                                                                                         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[6]|clk                                                                                         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[0]|clk                                                                                         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[1]|clk                                                                                         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[2]|clk                                                                                         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[3]|clk                                                                                         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[4]|clk                                                                                         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[5]|clk                                                                                         ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[6]|clk                                                                                         ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                 ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                   ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[0]                                                                                             ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[1]                                                                                             ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[2]                                                                                             ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[3]                                                                                             ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[4]                                                                                             ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[5]                                                                                             ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[6]                                                                                             ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[0]                                                                                             ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[1]                                                                                             ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[2]                                                                                             ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[3]                                                                                             ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[4]                                                                                             ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[5]                                                                                             ;
; 0.414  ; 0.630        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[6]                                                                                             ;
; 0.454  ; 0.684        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ;
; 0.454  ; 0.684        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ;
; 0.454  ; 0.684        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ;
; 0.456  ; 0.686        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                               ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                 ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                   ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; RAM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[0]|clk                                                                                         ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[1]|clk                                                                                         ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[2]|clk                                                                                         ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[3]|clk                                                                                         ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[4]|clk                                                                                         ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[5]|clk                                                                                         ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[6]|clk                                                                                         ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[0]|clk                                                                                         ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[1]|clk                                                                                         ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[2]|clk                                                                                         ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[3]|clk                                                                                         ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[4]|clk                                                                                         ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[5]|clk                                                                                         ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[6]|clk                                                                                         ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; clk        ; 2.339 ; 2.745 ; Rise       ; clk             ;
;  A[0]     ; clk        ; 2.196 ; 2.610 ; Rise       ; clk             ;
;  A[1]     ; clk        ; 2.107 ; 2.519 ; Rise       ; clk             ;
;  A[2]     ; clk        ; 2.339 ; 2.745 ; Rise       ; clk             ;
; B[*]      ; clk        ; 2.490 ; 2.921 ; Rise       ; clk             ;
;  B[0]     ; clk        ; 1.978 ; 2.391 ; Rise       ; clk             ;
;  B[1]     ; clk        ; 2.156 ; 2.593 ; Rise       ; clk             ;
;  B[2]     ; clk        ; 2.490 ; 2.921 ; Rise       ; clk             ;
;  B[3]     ; clk        ; 1.811 ; 2.158 ; Rise       ; clk             ;
;  B[4]     ; clk        ; 2.078 ; 2.440 ; Rise       ; clk             ;
;  B[5]     ; clk        ; 1.700 ; 2.061 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clk        ; -1.252 ; -1.607 ; Rise       ; clk             ;
;  A[0]     ; clk        ; -1.252 ; -1.632 ; Rise       ; clk             ;
;  A[1]     ; clk        ; -1.252 ; -1.607 ; Rise       ; clk             ;
;  A[2]     ; clk        ; -1.611 ; -1.965 ; Rise       ; clk             ;
; B[*]      ; clk        ; -0.665 ; -1.033 ; Rise       ; clk             ;
;  B[0]     ; clk        ; -0.665 ; -1.033 ; Rise       ; clk             ;
;  B[1]     ; clk        ; -0.904 ; -1.257 ; Rise       ; clk             ;
;  B[2]     ; clk        ; -0.979 ; -1.346 ; Rise       ; clk             ;
;  B[3]     ; clk        ; -1.170 ; -1.503 ; Rise       ; clk             ;
;  B[4]     ; clk        ; -1.399 ; -1.726 ; Rise       ; clk             ;
;  B[5]     ; clk        ; -1.281 ; -1.620 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ind1[*]   ; clk        ; 5.282 ; 5.250 ; Rise       ; clk             ;
;  ind1[0]  ; clk        ; 5.282 ; 5.250 ; Rise       ; clk             ;
;  ind1[1]  ; clk        ; 5.275 ; 5.245 ; Rise       ; clk             ;
;  ind1[2]  ; clk        ; 4.998 ; 4.973 ; Rise       ; clk             ;
;  ind1[3]  ; clk        ; 5.189 ; 5.123 ; Rise       ; clk             ;
;  ind1[4]  ; clk        ; 5.000 ; 4.978 ; Rise       ; clk             ;
;  ind1[5]  ; clk        ; 5.173 ; 5.130 ; Rise       ; clk             ;
;  ind1[6]  ; clk        ; 4.992 ; 4.970 ; Rise       ; clk             ;
; ind2[*]   ; clk        ; 5.450 ; 5.395 ; Rise       ; clk             ;
;  ind2[0]  ; clk        ; 5.223 ; 5.177 ; Rise       ; clk             ;
;  ind2[1]  ; clk        ; 5.186 ; 5.149 ; Rise       ; clk             ;
;  ind2[2]  ; clk        ; 5.023 ; 5.006 ; Rise       ; clk             ;
;  ind2[3]  ; clk        ; 5.015 ; 4.990 ; Rise       ; clk             ;
;  ind2[4]  ; clk        ; 5.017 ; 4.993 ; Rise       ; clk             ;
;  ind2[5]  ; clk        ; 5.450 ; 5.395 ; Rise       ; clk             ;
;  ind2[6]  ; clk        ; 5.256 ; 5.222 ; Rise       ; clk             ;
; q1[*]     ; clk        ; 5.836 ; 5.739 ; Rise       ; clk             ;
;  q1[0]    ; clk        ; 5.787 ; 5.714 ; Rise       ; clk             ;
;  q1[1]    ; clk        ; 5.836 ; 5.739 ; Rise       ; clk             ;
;  q1[2]    ; clk        ; 5.808 ; 5.711 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ind1[*]   ; clk        ; 4.897 ; 4.874 ; Rise       ; clk             ;
;  ind1[0]  ; clk        ; 5.176 ; 5.143 ; Rise       ; clk             ;
;  ind1[1]  ; clk        ; 5.169 ; 5.138 ; Rise       ; clk             ;
;  ind1[2]  ; clk        ; 4.903 ; 4.878 ; Rise       ; clk             ;
;  ind1[3]  ; clk        ; 5.086 ; 5.021 ; Rise       ; clk             ;
;  ind1[4]  ; clk        ; 4.905 ; 4.882 ; Rise       ; clk             ;
;  ind1[5]  ; clk        ; 5.071 ; 5.027 ; Rise       ; clk             ;
;  ind1[6]  ; clk        ; 4.897 ; 4.874 ; Rise       ; clk             ;
; ind2[*]   ; clk        ; 4.920 ; 4.894 ; Rise       ; clk             ;
;  ind2[0]  ; clk        ; 5.120 ; 5.074 ; Rise       ; clk             ;
;  ind2[1]  ; clk        ; 5.084 ; 5.047 ; Rise       ; clk             ;
;  ind2[2]  ; clk        ; 4.927 ; 4.909 ; Rise       ; clk             ;
;  ind2[3]  ; clk        ; 4.920 ; 4.894 ; Rise       ; clk             ;
;  ind2[4]  ; clk        ; 4.922 ; 4.897 ; Rise       ; clk             ;
;  ind2[5]  ; clk        ; 5.337 ; 5.282 ; Rise       ; clk             ;
;  ind2[6]  ; clk        ; 5.152 ; 5.117 ; Rise       ; clk             ;
; q1[*]     ; clk        ; 5.669 ; 5.593 ; Rise       ; clk             ;
;  q1[0]    ; clk        ; 5.669 ; 5.596 ; Rise       ; clk             ;
;  q1[1]    ; clk        ; 5.716 ; 5.621 ; Rise       ; clk             ;
;  q1[2]    ; clk        ; 5.688 ; 5.593 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; A[0]       ; q2[0]       ; 6.753 ;    ;    ; 7.027 ;
; A[1]       ; q2[1]       ; 6.458 ;    ;    ; 6.752 ;
; A[2]       ; q2[2]       ; 6.457 ;    ;    ; 6.758 ;
; B[0]       ; q2[0]       ; 6.809 ;    ;    ; 7.078 ;
; B[1]       ; q2[1]       ; 6.507 ;    ;    ; 6.826 ;
; B[2]       ; q2[2]       ; 6.608 ;    ;    ; 6.934 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; A[0]       ; q2[0]       ; 6.590 ;    ;    ; 6.856 ;
; A[1]       ; q2[1]       ; 6.307 ;    ;    ; 6.591 ;
; A[2]       ; q2[2]       ; 6.306 ;    ;    ; 6.597 ;
; B[0]       ; q2[0]       ; 6.591 ;    ;    ; 6.836 ;
; B[1]       ; q2[1]       ; 6.298 ;    ;    ; 6.594 ;
; B[2]       ; q2[2]       ; 6.396 ;    ;    ; 6.700 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.338 ; -1.584            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.656 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -23.384                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.338 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.232      ;
; -0.338 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.232      ;
; -0.338 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0] ; clk          ; clk         ; 1.000        ; -0.061     ; 1.232      ;
; -0.097 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[3]                                                                    ; clk          ; clk         ; 1.000        ; -0.203     ; 0.881      ;
; -0.094 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[4]                                                                    ; clk          ; clk         ; 1.000        ; -0.203     ; 0.878      ;
; -0.088 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[0]                                                                    ; clk          ; clk         ; 1.000        ; -0.203     ; 0.872      ;
; -0.087 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[5]                                                                    ; clk          ; clk         ; 1.000        ; -0.203     ; 0.871      ;
; -0.081 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[1]                                                                    ; clk          ; clk         ; 1.000        ; -0.203     ; 0.865      ;
; -0.068 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[2]                                                                    ; clk          ; clk         ; 1.000        ; -0.203     ; 0.852      ;
; -0.055 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[6]                                                                    ; clk          ; clk         ; 1.000        ; -0.203     ; 0.839      ;
; -0.005 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[6]                                                                    ; clk          ; clk         ; 1.000        ; -0.203     ; 0.789      ;
; -0.003 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[5]                                                                    ; clk          ; clk         ; 1.000        ; -0.203     ; 0.787      ;
; 0.003  ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[0]                                                                    ; clk          ; clk         ; 1.000        ; -0.203     ; 0.781      ;
; 0.013  ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[3]                                                                    ; clk          ; clk         ; 1.000        ; -0.203     ; 0.771      ;
; 0.014  ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[2]                                                                    ; clk          ; clk         ; 1.000        ; -0.203     ; 0.770      ;
; 0.029  ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[1]                                                                    ; clk          ; clk         ; 1.000        ; -0.203     ; 0.755      ;
; 0.035  ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[4]                                                                    ; clk          ; clk         ; 1.000        ; -0.203     ; 0.749      ;
; 0.067  ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[3]                                                                    ; clk          ; clk         ; 1.000        ; -0.203     ; 0.717      ;
; 0.067  ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[4]                                                                    ; clk          ; clk         ; 1.000        ; -0.203     ; 0.717      ;
; 0.067  ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[6]                                                                    ; clk          ; clk         ; 1.000        ; -0.203     ; 0.717      ;
; 0.068  ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[2]                                                                    ; clk          ; clk         ; 1.000        ; -0.203     ; 0.716      ;
; 0.071  ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[5]                                                                    ; clk          ; clk         ; 1.000        ; -0.203     ; 0.713      ;
; 0.071  ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[0]                                                                    ; clk          ; clk         ; 1.000        ; -0.203     ; 0.713      ;
; 0.071  ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[1]                                                                    ; clk          ; clk         ; 1.000        ; -0.203     ; 0.713      ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                           ;
+-------+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.656 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[0]                                                                    ; clk          ; clk         ; 0.000        ; -0.124     ; 0.616      ;
; 0.656 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[1]                                                                    ; clk          ; clk         ; 0.000        ; -0.124     ; 0.616      ;
; 0.659 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[4]                                                                    ; clk          ; clk         ; 0.000        ; -0.124     ; 0.619      ;
; 0.660 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[3]                                                                    ; clk          ; clk         ; 0.000        ; -0.124     ; 0.620      ;
; 0.660 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[6]                                                                    ; clk          ; clk         ; 0.000        ; -0.124     ; 0.620      ;
; 0.664 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[5]                                                                    ; clk          ; clk         ; 0.000        ; -0.124     ; 0.624      ;
; 0.666 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ; inter_ind1[2]                                                                    ; clk          ; clk         ; 0.000        ; -0.124     ; 0.626      ;
; 0.711 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[4]                                                                    ; clk          ; clk         ; 0.000        ; -0.124     ; 0.671      ;
; 0.711 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[3]                                                                    ; clk          ; clk         ; 0.000        ; -0.124     ; 0.671      ;
; 0.712 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[2]                                                                    ; clk          ; clk         ; 0.000        ; -0.124     ; 0.672      ;
; 0.717 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[0]                                                                    ; clk          ; clk         ; 0.000        ; -0.124     ; 0.677      ;
; 0.717 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[1]                                                                    ; clk          ; clk         ; 0.000        ; -0.124     ; 0.677      ;
; 0.723 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[5]                                                                    ; clk          ; clk         ; 0.000        ; -0.124     ; 0.683      ;
; 0.725 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[6]                                                                    ; clk          ; clk         ; 0.000        ; -0.124     ; 0.685      ;
; 0.762 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[1]                                                                    ; clk          ; clk         ; 0.000        ; -0.124     ; 0.722      ;
; 0.767 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[2]                                                                    ; clk          ; clk         ; 0.000        ; -0.124     ; 0.727      ;
; 0.768 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[6]                                                                    ; clk          ; clk         ; 0.000        ; -0.124     ; 0.728      ;
; 0.769 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[5]                                                                    ; clk          ; clk         ; 0.000        ; -0.124     ; 0.729      ;
; 0.777 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[3]                                                                    ; clk          ; clk         ; 0.000        ; -0.124     ; 0.737      ;
; 0.782 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ; inter_ind1[0]                                                                    ; clk          ; clk         ; 0.000        ; -0.124     ; 0.742      ;
; 0.806 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ; inter_ind1[4]                                                                    ; clk          ; clk         ; 0.000        ; -0.124     ; 0.766      ;
; 1.035 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2] ; clk          ; clk         ; 0.000        ; 0.026      ; 1.151      ;
; 1.035 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1] ; clk          ; clk         ; 0.000        ; 0.026      ; 1.151      ;
; 1.035 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0] ; clk          ; clk         ; 0.000        ; 0.026      ; 1.151      ;
+-------+-----------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind1[0]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind1[1]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind1[2]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind1[3]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind1[4]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind1[5]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind1[6]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind2[0]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind2[1]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind2[2]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind2[3]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind2[4]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind2[5]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; inter_ind2[6]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.121 ; 0.109        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ;
; -0.120 ; 0.110        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ;
; -0.119 ; 0.111        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[0]                                                                                             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[1]                                                                                             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[2]                                                                                             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[3]                                                                                             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[4]                                                                                             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[5]                                                                                             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[6]                                                                                             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[0]                                                                                             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[1]                                                                                             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[2]                                                                                             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[3]                                                                                             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[4]                                                                                             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[5]                                                                                             ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[6]                                                                                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; RAM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[0]|clk                                                                                         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[1]|clk                                                                                         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[2]|clk                                                                                         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[3]|clk                                                                                         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[4]|clk                                                                                         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[5]|clk                                                                                         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind1[6]|clk                                                                                         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[0]|clk                                                                                         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[1]|clk                                                                                         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[2]|clk                                                                                         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[3]|clk                                                                                         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[4]|clk                                                                                         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[5]|clk                                                                                         ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inter_ind2[6]|clk                                                                                         ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                 ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[0]                                                                                             ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[1]                                                                                             ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[2]                                                                                             ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[3]                                                                                             ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[4]                                                                                             ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[5]                                                                                             ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[6]                                                                                             ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[0]                          ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[1]                          ;
; 0.654  ; 0.884        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|q_a[2]                          ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[0]                                                                                             ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[1]                                                                                             ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[2]                                                                                             ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[3]                                                                                             ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[4]                                                                                             ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[5]                                                                                             ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[6]                                                                                             ;
; 0.656  ; 0.886        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.656  ; 0.886        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dp:RAM|altsyncram:altsyncram_component|altsyncram_ohf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                 ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; RAM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[0]|clk                                                                                         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[1]|clk                                                                                         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[2]|clk                                                                                         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[3]|clk                                                                                         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[4]|clk                                                                                         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[5]|clk                                                                                         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind1[6]|clk                                                                                         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[0]|clk                                                                                         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[1]|clk                                                                                         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[2]|clk                                                                                         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[3]|clk                                                                                         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[4]|clk                                                                                         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[5]|clk                                                                                         ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inter_ind2[6]|clk                                                                                         ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; clk        ; 1.477 ; 2.150 ; Rise       ; clk             ;
;  A[0]     ; clk        ; 1.438 ; 2.079 ; Rise       ; clk             ;
;  A[1]     ; clk        ; 1.371 ; 2.007 ; Rise       ; clk             ;
;  A[2]     ; clk        ; 1.477 ; 2.150 ; Rise       ; clk             ;
; B[*]      ; clk        ; 1.594 ; 2.290 ; Rise       ; clk             ;
;  B[0]     ; clk        ; 1.277 ; 1.913 ; Rise       ; clk             ;
;  B[1]     ; clk        ; 1.383 ; 2.046 ; Rise       ; clk             ;
;  B[2]     ; clk        ; 1.594 ; 2.290 ; Rise       ; clk             ;
;  B[3]     ; clk        ; 1.190 ; 1.779 ; Rise       ; clk             ;
;  B[4]     ; clk        ; 1.355 ; 1.965 ; Rise       ; clk             ;
;  B[5]     ; clk        ; 1.133 ; 1.727 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clk        ; -0.824 ; -1.415 ; Rise       ; clk             ;
;  A[0]     ; clk        ; -0.834 ; -1.437 ; Rise       ; clk             ;
;  A[1]     ; clk        ; -0.824 ; -1.415 ; Rise       ; clk             ;
;  A[2]     ; clk        ; -1.008 ; -1.608 ; Rise       ; clk             ;
; B[*]      ; clk        ; -0.449 ; -1.050 ; Rise       ; clk             ;
;  B[0]     ; clk        ; -0.449 ; -1.050 ; Rise       ; clk             ;
;  B[1]     ; clk        ; -0.596 ; -1.201 ; Rise       ; clk             ;
;  B[2]     ; clk        ; -0.658 ; -1.280 ; Rise       ; clk             ;
;  B[3]     ; clk        ; -0.753 ; -1.330 ; Rise       ; clk             ;
;  B[4]     ; clk        ; -0.887 ; -1.477 ; Rise       ; clk             ;
;  B[5]     ; clk        ; -0.806 ; -1.396 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ind1[*]   ; clk        ; 3.296 ; 3.370 ; Rise       ; clk             ;
;  ind1[0]  ; clk        ; 3.296 ; 3.370 ; Rise       ; clk             ;
;  ind1[1]  ; clk        ; 3.293 ; 3.367 ; Rise       ; clk             ;
;  ind1[2]  ; clk        ; 3.123 ; 3.168 ; Rise       ; clk             ;
;  ind1[3]  ; clk        ; 3.230 ; 3.279 ; Rise       ; clk             ;
;  ind1[4]  ; clk        ; 3.127 ; 3.175 ; Rise       ; clk             ;
;  ind1[5]  ; clk        ; 3.225 ; 3.276 ; Rise       ; clk             ;
;  ind1[6]  ; clk        ; 3.119 ; 3.166 ; Rise       ; clk             ;
; ind2[*]   ; clk        ; 3.388 ; 3.456 ; Rise       ; clk             ;
;  ind2[0]  ; clk        ; 3.260 ; 3.322 ; Rise       ; clk             ;
;  ind2[1]  ; clk        ; 3.239 ; 3.297 ; Rise       ; clk             ;
;  ind2[2]  ; clk        ; 3.144 ; 3.196 ; Rise       ; clk             ;
;  ind2[3]  ; clk        ; 3.142 ; 3.189 ; Rise       ; clk             ;
;  ind2[4]  ; clk        ; 3.144 ; 3.192 ; Rise       ; clk             ;
;  ind2[5]  ; clk        ; 3.388 ; 3.456 ; Rise       ; clk             ;
;  ind2[6]  ; clk        ; 3.289 ; 3.349 ; Rise       ; clk             ;
; q1[*]     ; clk        ; 3.664 ; 3.725 ; Rise       ; clk             ;
;  q1[0]    ; clk        ; 3.633 ; 3.700 ; Rise       ; clk             ;
;  q1[1]    ; clk        ; 3.664 ; 3.725 ; Rise       ; clk             ;
;  q1[2]    ; clk        ; 3.632 ; 3.698 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ind1[*]   ; clk        ; 3.057 ; 3.102 ; Rise       ; clk             ;
;  ind1[0]  ; clk        ; 3.227 ; 3.297 ; Rise       ; clk             ;
;  ind1[1]  ; clk        ; 3.224 ; 3.294 ; Rise       ; clk             ;
;  ind1[2]  ; clk        ; 3.061 ; 3.104 ; Rise       ; clk             ;
;  ind1[3]  ; clk        ; 3.164 ; 3.211 ; Rise       ; clk             ;
;  ind1[4]  ; clk        ; 3.065 ; 3.110 ; Rise       ; clk             ;
;  ind1[5]  ; clk        ; 3.158 ; 3.207 ; Rise       ; clk             ;
;  ind1[6]  ; clk        ; 3.057 ; 3.102 ; Rise       ; clk             ;
; ind2[*]   ; clk        ; 3.081 ; 3.126 ; Rise       ; clk             ;
;  ind2[0]  ; clk        ; 3.194 ; 3.253 ; Rise       ; clk             ;
;  ind2[1]  ; clk        ; 3.173 ; 3.229 ; Rise       ; clk             ;
;  ind2[2]  ; clk        ; 3.082 ; 3.132 ; Rise       ; clk             ;
;  ind2[3]  ; clk        ; 3.081 ; 3.126 ; Rise       ; clk             ;
;  ind2[4]  ; clk        ; 3.083 ; 3.128 ; Rise       ; clk             ;
;  ind2[5]  ; clk        ; 3.316 ; 3.381 ; Rise       ; clk             ;
;  ind2[6]  ; clk        ; 3.222 ; 3.279 ; Rise       ; clk             ;
; q1[*]     ; clk        ; 3.551 ; 3.614 ; Rise       ; clk             ;
;  q1[0]    ; clk        ; 3.552 ; 3.616 ; Rise       ; clk             ;
;  q1[1]    ; clk        ; 3.583 ; 3.641 ; Rise       ; clk             ;
;  q1[2]    ; clk        ; 3.551 ; 3.614 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; A[0]       ; q2[0]       ; 4.243 ;    ;    ; 4.939 ;
; A[1]       ; q2[1]       ; 4.069 ;    ;    ; 4.721 ;
; A[2]       ; q2[2]       ; 4.059 ;    ;    ; 4.712 ;
; B[0]       ; q2[0]       ; 4.274 ;    ;    ; 4.965 ;
; B[1]       ; q2[1]       ; 4.105 ;    ;    ; 4.760 ;
; B[2]       ; q2[2]       ; 4.176 ;    ;    ; 4.852 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; A[0]       ; q2[0]       ; 4.136 ;    ;    ; 4.820 ;
; A[1]       ; q2[1]       ; 3.968 ;    ;    ; 4.611 ;
; A[2]       ; q2[2]       ; 3.959 ;    ;    ; 4.602 ;
; B[0]       ; q2[0]       ; 4.132 ;    ;    ; 4.799 ;
; B[1]       ; q2[1]       ; 3.967 ;    ;    ; 4.606 ;
; B[2]       ; q2[2]       ; 4.037 ;    ;    ; 4.695 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.779  ; 0.656 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.779  ; 0.656 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -11.069 ; 0.0   ; 0.0      ; 0.0     ; -27.87              ;
;  clk             ; -11.069 ; 0.000 ; N/A      ; N/A     ; -27.870             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; clk        ; 2.701 ; 3.202 ; Rise       ; clk             ;
;  A[0]     ; clk        ; 2.508 ; 2.988 ; Rise       ; clk             ;
;  A[1]     ; clk        ; 2.448 ; 2.946 ; Rise       ; clk             ;
;  A[2]     ; clk        ; 2.701 ; 3.202 ; Rise       ; clk             ;
; B[*]      ; clk        ; 2.861 ; 3.398 ; Rise       ; clk             ;
;  B[0]     ; clk        ; 2.293 ; 2.776 ; Rise       ; clk             ;
;  B[1]     ; clk        ; 2.493 ; 3.012 ; Rise       ; clk             ;
;  B[2]     ; clk        ; 2.861 ; 3.398 ; Rise       ; clk             ;
;  B[3]     ; clk        ; 2.073 ; 2.494 ; Rise       ; clk             ;
;  B[4]     ; clk        ; 2.365 ; 2.810 ; Rise       ; clk             ;
;  B[5]     ; clk        ; 1.979 ; 2.407 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; clk        ; -0.824 ; -1.415 ; Rise       ; clk             ;
;  A[0]     ; clk        ; -0.834 ; -1.437 ; Rise       ; clk             ;
;  A[1]     ; clk        ; -0.824 ; -1.415 ; Rise       ; clk             ;
;  A[2]     ; clk        ; -1.008 ; -1.608 ; Rise       ; clk             ;
; B[*]      ; clk        ; -0.449 ; -1.033 ; Rise       ; clk             ;
;  B[0]     ; clk        ; -0.449 ; -1.033 ; Rise       ; clk             ;
;  B[1]     ; clk        ; -0.596 ; -1.201 ; Rise       ; clk             ;
;  B[2]     ; clk        ; -0.658 ; -1.280 ; Rise       ; clk             ;
;  B[3]     ; clk        ; -0.753 ; -1.330 ; Rise       ; clk             ;
;  B[4]     ; clk        ; -0.887 ; -1.477 ; Rise       ; clk             ;
;  B[5]     ; clk        ; -0.806 ; -1.396 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ind1[*]   ; clk        ; 5.554 ; 5.542 ; Rise       ; clk             ;
;  ind1[0]  ; clk        ; 5.554 ; 5.542 ; Rise       ; clk             ;
;  ind1[1]  ; clk        ; 5.548 ; 5.538 ; Rise       ; clk             ;
;  ind1[2]  ; clk        ; 5.248 ; 5.236 ; Rise       ; clk             ;
;  ind1[3]  ; clk        ; 5.458 ; 5.420 ; Rise       ; clk             ;
;  ind1[4]  ; clk        ; 5.252 ; 5.239 ; Rise       ; clk             ;
;  ind1[5]  ; clk        ; 5.444 ; 5.416 ; Rise       ; clk             ;
;  ind1[6]  ; clk        ; 5.245 ; 5.232 ; Rise       ; clk             ;
; ind2[*]   ; clk        ; 5.742 ; 5.727 ; Rise       ; clk             ;
;  ind2[0]  ; clk        ; 5.487 ; 5.463 ; Rise       ; clk             ;
;  ind2[1]  ; clk        ; 5.449 ; 5.434 ; Rise       ; clk             ;
;  ind2[2]  ; clk        ; 5.280 ; 5.278 ; Rise       ; clk             ;
;  ind2[3]  ; clk        ; 5.272 ; 5.256 ; Rise       ; clk             ;
;  ind2[4]  ; clk        ; 5.275 ; 5.259 ; Rise       ; clk             ;
;  ind2[5]  ; clk        ; 5.742 ; 5.727 ; Rise       ; clk             ;
;  ind2[6]  ; clk        ; 5.529 ; 5.505 ; Rise       ; clk             ;
; q1[*]     ; clk        ; 6.171 ; 6.111 ; Rise       ; clk             ;
;  q1[0]    ; clk        ; 6.125 ; 6.073 ; Rise       ; clk             ;
;  q1[1]    ; clk        ; 6.171 ; 6.111 ; Rise       ; clk             ;
;  q1[2]    ; clk        ; 6.144 ; 6.084 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ind1[*]   ; clk        ; 3.057 ; 3.102 ; Rise       ; clk             ;
;  ind1[0]  ; clk        ; 3.227 ; 3.297 ; Rise       ; clk             ;
;  ind1[1]  ; clk        ; 3.224 ; 3.294 ; Rise       ; clk             ;
;  ind1[2]  ; clk        ; 3.061 ; 3.104 ; Rise       ; clk             ;
;  ind1[3]  ; clk        ; 3.164 ; 3.211 ; Rise       ; clk             ;
;  ind1[4]  ; clk        ; 3.065 ; 3.110 ; Rise       ; clk             ;
;  ind1[5]  ; clk        ; 3.158 ; 3.207 ; Rise       ; clk             ;
;  ind1[6]  ; clk        ; 3.057 ; 3.102 ; Rise       ; clk             ;
; ind2[*]   ; clk        ; 3.081 ; 3.126 ; Rise       ; clk             ;
;  ind2[0]  ; clk        ; 3.194 ; 3.253 ; Rise       ; clk             ;
;  ind2[1]  ; clk        ; 3.173 ; 3.229 ; Rise       ; clk             ;
;  ind2[2]  ; clk        ; 3.082 ; 3.132 ; Rise       ; clk             ;
;  ind2[3]  ; clk        ; 3.081 ; 3.126 ; Rise       ; clk             ;
;  ind2[4]  ; clk        ; 3.083 ; 3.128 ; Rise       ; clk             ;
;  ind2[5]  ; clk        ; 3.316 ; 3.381 ; Rise       ; clk             ;
;  ind2[6]  ; clk        ; 3.222 ; 3.279 ; Rise       ; clk             ;
; q1[*]     ; clk        ; 3.551 ; 3.614 ; Rise       ; clk             ;
;  q1[0]    ; clk        ; 3.552 ; 3.616 ; Rise       ; clk             ;
;  q1[1]    ; clk        ; 3.583 ; 3.641 ; Rise       ; clk             ;
;  q1[2]    ; clk        ; 3.551 ; 3.614 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; A[0]       ; q2[0]       ; 7.284 ;    ;    ; 7.652 ;
; A[1]       ; q2[1]       ; 6.962 ;    ;    ; 7.347 ;
; A[2]       ; q2[2]       ; 6.957 ;    ;    ; 7.352 ;
; B[0]       ; q2[0]       ; 7.332 ;    ;    ; 7.708 ;
; B[1]       ; q2[1]       ; 7.007 ;    ;    ; 7.413 ;
; B[2]       ; q2[2]       ; 7.117 ;    ;    ; 7.548 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; A[0]       ; q2[0]       ; 4.136 ;    ;    ; 4.820 ;
; A[1]       ; q2[1]       ; 3.968 ;    ;    ; 4.611 ;
; A[2]       ; q2[2]       ; 3.959 ;    ;    ; 4.602 ;
; B[0]       ; q2[0]       ; 4.132 ;    ;    ; 4.799 ;
; B[1]       ; q2[1]       ; 3.967 ;    ;    ; 4.606 ;
; B[2]       ; q2[2]       ; 4.037 ;    ;    ; 4.695 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; q1[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q1[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q1[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q2[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q2[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; q2[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ind1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ind1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ind1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ind1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ind1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ind1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ind1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ind1[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ind2[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ind2[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ind2[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ind2[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ind2[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ind2[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ind2[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ind2[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; A[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; q1[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; q1[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; q1[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; q2[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; q2[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; q2[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ind1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ind1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ind1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ind1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ind1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ind1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ind1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ind1[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ind2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ind2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ind2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ind2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ind2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ind2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ind2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ind2[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; q1[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; q1[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; q1[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; q2[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; q2[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; q2[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ind1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ind1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ind1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ind1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ind1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ind1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ind1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ind1[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ind2[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ind2[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ind2[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ind2[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ind2[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ind2[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ind2[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ind2[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 24       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 24       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 57    ; 57   ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 23    ; 23   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 09 00:05:48 2019
Info: Command: quartus_sta lab41 -c lab41
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab41.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.779
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.779       -11.069 clk 
Info (332146): Worst-case hold slack is 1.193
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.193         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -27.870 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.505
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.505        -8.877 clk 
Info (332146): Worst-case hold slack is 1.069
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.069         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -27.870 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.338
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.338        -1.584 clk 
Info (332146): Worst-case hold slack is 0.656
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.656         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -23.384 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 424 megabytes
    Info: Processing ended: Mon Dec 09 00:05:51 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


