{ "Info" "IQEXE_SEPARATOR" "" "*******************************************************************" {  } {  } 3 0 "*******************************************************************" 0 0 "" 0 -1 1552913347231 ""}
{ "Info" "IQEXE_START_BANNER_PRODUCT" "Analysis & Synthesis Quartus II 32-bit " "Running Quartus II 32-bit Analysis & Synthesis" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 12.0 Build 178 05/31/2012 SJ Web Edition " "Version 12.0 Build 178 05/31/2012 SJ Web Edition" {  } {  } 0 0 "%1!s!" 0 0 "" 0 -1 1552913347231 ""} { "Info" "IQEXE_START_BANNER_TIME" "Mon Mar 18 13:49:06 2019 " "Processing started: Mon Mar 18 13:49:06 2019" {  } {  } 0 0 "Processing started: %1!s!" 0 0 "" 0 -1 1552913347231 ""}  } {  } 4 0 "Running %2!s! %1!s!" 0 0 "" 0 -1 1552913347231 ""}
{ "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_map --read_settings_files=on --write_settings_files=off Perudo_Datapath -c Perudo_Datapath " "Command: quartus_map --read_settings_files=on --write_settings_files=off Perudo_Datapath -c Perudo_Datapath" {  } {  } 0 0 "Command: %1!s!" 0 0 "" 0 -1 1552913347232 ""}
{ "Warning" "WQCU_PARALLEL_NO_LICENSE" "" "Parallel compilation is not licensed and has been disabled" {  } {  } 0 20028 "Parallel compilation is not licensed and has been disabled" 0 0 "" 0 -1 1552913348733 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "perudo_package.vhd 2 0 " "Found 2 design units, including 0 entities, in source file perudo_package.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 perudo_package " "Found design unit 1: perudo_package" {  } { { "perudo_package.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/perudo_package.vhd" 6 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "" 0 -1 1552913350834 ""} { "Info" "ISGN_DESIGN_UNIT_NAME" "2 perudo_package-body " "Found design unit 2: perudo_package-body" {  } { { "perudo_package.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/perudo_package.vhd" 61 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "" 0 -1 1552913350834 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1552913350834 ""}
{ "Info" "ISGN_NUM_OF_DESIGN_UNITS_AND_ENTITIES" "perudo_datapath.vhd 2 1 " "Found 2 design units, including 1 entities, in source file perudo_datapath.vhd" { { "Info" "ISGN_DESIGN_UNIT_NAME" "1 Perudo_Datapath-RTL " "Found design unit 1: Perudo_Datapath-RTL" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 47 -1 0 } }  } 0 12022 "Found design unit %1!d!: %2!s!" 0 0 "" 0 -1 1552913350843 ""} { "Info" "ISGN_ENTITY_NAME" "1 Perudo_Datapath " "Found entity 1: Perudo_Datapath" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 6 -1 0 } }  } 0 12023 "Found entity %1!d!: %2!s!" 0 0 "" 0 -1 1552913350843 ""}  } {  } 0 12021 "Found %2!llu! design units, including %3!llu! entities, in source file %1!s!" 0 0 "" 0 -1 1552913350843 ""}
{ "Info" "ISGN_START_ELABORATION_TOP" "Perudo_Datapath " "Elaborating entity \"Perudo_Datapath\" for the top level hierarchy" {  } {  } 0 12127 "Elaborating entity \"%1!s!\" for the top level hierarchy" 0 0 "" 0 -1 1552913351086 ""}
{ "Warning" "WVRFX_VHDL_USED_IMPLICIT_DEFAULT_VALUE" "PARTITA_INIZIATA Perudo_Datapath.vhd(28) " "VHDL Signal Declaration warning at Perudo_Datapath.vhd(28): used implicit default value for signal \"PARTITA_INIZIATA\" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations." {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 28 0 0 } }  } 0 10541 "VHDL Signal Declaration warning at %2!s!: used implicit default value for signal \"%1!s!\" because signal was never assigned a value or an explicit default value. Use of implicit default value may introduce unintended design optimizations." 0 0 "" 0 -1 1552913351100 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "conteggio_controllato Perudo_Datapath.vhd(87) " "VHDL Process Statement warning at Perudo_Datapath.vhd(87): signal \"conteggio_controllato\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 87 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351105 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "conteggio_controllato Perudo_Datapath.vhd(94) " "VHDL Process Statement warning at Perudo_Datapath.vhd(94): signal \"conteggio_controllato\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 94 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351105 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "indice_turno_giocatore Perudo_Datapath.vhd(99) " "VHDL Process Statement warning at Perudo_Datapath.vhd(99): signal \"indice_turno_giocatore\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 99 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351105 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "indice_turno_giocatore Perudo_Datapath.vhd(103) " "VHDL Process Statement warning at Perudo_Datapath.vhd(103): signal \"indice_turno_giocatore\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 103 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351106 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "indice_turno_giocatore Perudo_Datapath.vhd(107) " "VHDL Process Statement warning at Perudo_Datapath.vhd(107): signal \"indice_turno_giocatore\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 107 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351106 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(107) " "VHDL Process Statement warning at Perudo_Datapath.vhd(107): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 107 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351106 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_per_generazione_casuale_dado Perudo_Datapath.vhd(131) " "VHDL Process Statement warning at Perudo_Datapath.vhd(131): signal \"numero_per_generazione_casuale_dado\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 131 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351107 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "giocatori_in_campo Perudo_Datapath.vhd(132) " "VHDL Process Statement warning at Perudo_Datapath.vhd(132): signal \"giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 132 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351107 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(134) " "VHDL Process Statement warning at Perudo_Datapath.vhd(134): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 134 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351108 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "indice_turno_giocatore Perudo_Datapath.vhd(143) " "VHDL Process Statement warning at Perudo_Datapath.vhd(143): signal \"indice_turno_giocatore\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 143 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351110 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "giocatori_in_campo Perudo_Datapath.vhd(143) " "VHDL Process Statement warning at Perudo_Datapath.vhd(143): signal \"giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 143 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351110 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "giocatori_in_campo Perudo_Datapath.vhd(144) " "VHDL Process Statement warning at Perudo_Datapath.vhd(144): signal \"giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 144 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351112 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "indice_turno_giocatore Perudo_Datapath.vhd(144) " "VHDL Process Statement warning at Perudo_Datapath.vhd(144): signal \"indice_turno_giocatore\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 144 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351112 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "giocatori_in_campo Perudo_Datapath.vhd(147) " "VHDL Process Statement warning at Perudo_Datapath.vhd(147): signal \"giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 147 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351113 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "indice_turno_giocatore Perudo_Datapath.vhd(147) " "VHDL Process Statement warning at Perudo_Datapath.vhd(147): signal \"indice_turno_giocatore\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 147 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351113 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(148) " "VHDL Process Statement warning at Perudo_Datapath.vhd(148): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 148 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351113 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(151) " "VHDL Process Statement warning at Perudo_Datapath.vhd(151): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 151 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351113 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "indice_turno_giocatore Perudo_Datapath.vhd(155) " "VHDL Process Statement warning at Perudo_Datapath.vhd(155): signal \"indice_turno_giocatore\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 155 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351114 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(155) " "VHDL Process Statement warning at Perudo_Datapath.vhd(155): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 155 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351114 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "giocatori_in_campo Perudo_Datapath.vhd(156) " "VHDL Process Statement warning at Perudo_Datapath.vhd(156): signal \"giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 156 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351114 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(161) " "VHDL Process Statement warning at Perudo_Datapath.vhd(161): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 161 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351117 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(164) " "VHDL Process Statement warning at Perudo_Datapath.vhd(164): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 164 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351117 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(167) " "VHDL Process Statement warning at Perudo_Datapath.vhd(167): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 167 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351117 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(170) " "VHDL Process Statement warning at Perudo_Datapath.vhd(170): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 170 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351118 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_per_generazione_casuale_dado Perudo_Datapath.vhd(173) " "VHDL Process Statement warning at Perudo_Datapath.vhd(173): signal \"numero_per_generazione_casuale_dado\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 173 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351118 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(173) " "VHDL Process Statement warning at Perudo_Datapath.vhd(173): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 173 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351118 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "giocatori_in_campo Perudo_Datapath.vhd(174) " "VHDL Process Statement warning at Perudo_Datapath.vhd(174): signal \"giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 174 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351119 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(174) " "VHDL Process Statement warning at Perudo_Datapath.vhd(174): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 174 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351119 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(177) " "VHDL Process Statement warning at Perudo_Datapath.vhd(177): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 177 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351120 "|Perudo_Datapath"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "numero_giocatori_in_campo Perudo_Datapath.vhd(114) " "VHDL Process Statement warning at Perudo_Datapath.vhd(114): inferring latch(es) for signal or variable \"numero_giocatori_in_campo\", which holds its previous value in one or more paths through the process" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "" 0 -1 1552913351127 "|Perudo_Datapath"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "giocatori_in_campo Perudo_Datapath.vhd(114) " "VHDL Process Statement warning at Perudo_Datapath.vhd(114): inferring latch(es) for signal or variable \"giocatori_in_campo\", which holds its previous value in one or more paths through the process" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "" 0 -1 1552913351127 "|Perudo_Datapath"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "FINE_PARTITA Perudo_Datapath.vhd(114) " "VHDL Process Statement warning at Perudo_Datapath.vhd(114): inferring latch(es) for signal or variable \"FINE_PARTITA\", which holds its previous value in one or more paths through the process" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "" 0 -1 1552913351135 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "DADO_SCOMMESSO_COM Perudo_Datapath.vhd(192) " "VHDL Process Statement warning at Perudo_Datapath.vhd(192): signal \"DADO_SCOMMESSO_COM\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 192 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351136 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "RICORRENZA_COM Perudo_Datapath.vhd(193) " "VHDL Process Statement warning at Perudo_Datapath.vhd(193): signal \"RICORRENZA_COM\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 193 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351136 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "DADO_SCOMMESSO_G0 Perudo_Datapath.vhd(196) " "VHDL Process Statement warning at Perudo_Datapath.vhd(196): signal \"DADO_SCOMMESSO_G0\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 196 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351136 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "RICORRENZA_G0 Perudo_Datapath.vhd(197) " "VHDL Process Statement warning at Perudo_Datapath.vhd(197): signal \"RICORRENZA_G0\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 197 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351136 "|Perudo_Datapath"}
{ "Warning" "WVRFX_L2_VHDL_ID_IN_COMB_PROCESS_HOLDS_VALUE" "scommessa_corrente Perudo_Datapath.vhd(183) " "VHDL Process Statement warning at Perudo_Datapath.vhd(183): inferring latch(es) for signal or variable \"scommessa_corrente\", which holds its previous value in one or more paths through the process" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10631 "VHDL Process Statement warning at %2!s!: inferring latch(es) for signal or variable \"%1!s!\", which holds its previous value in one or more paths through the process" 0 0 "" 0 -1 1552913351137 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "giocatori_in_campo Perudo_Datapath.vhd(204) " "VHDL Process Statement warning at Perudo_Datapath.vhd(204): signal \"giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 204 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351137 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "numero_giocatori_in_campo Perudo_Datapath.vhd(205) " "VHDL Process Statement warning at Perudo_Datapath.vhd(205): signal \"numero_giocatori_in_campo\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 205 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351138 "|Perudo_Datapath"}
{ "Warning" "WVRFX_VHDL_SHOULD_BE_ON_THE_PROCESSES_SENSITIVITY_LIST" "scommessa_corrente Perudo_Datapath.vhd(211) " "VHDL Process Statement warning at Perudo_Datapath.vhd(211): signal \"scommessa_corrente\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 211 0 0 } }  } 0 10492 "VHDL Process Statement warning at %2!s!: signal \"%1!s!\" is read inside the Process Statement but isn't in the Process Statement's sensitivity list" 0 0 "" 0 -1 1552913351142 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[0\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[0\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351190 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[1\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[1\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351190 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[2\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[2\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351190 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[3\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[3\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351190 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[4\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[4\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351191 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[5\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[5\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351191 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[6\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[6\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351191 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[7\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[7\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351191 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[8\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[8\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351191 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[9\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[9\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351192 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[10\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[10\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351192 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[11\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[11\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351193 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[12\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[12\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351193 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[13\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[13\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351194 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[14\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[14\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351194 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[15\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[15\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351194 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[16\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[16\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351194 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[17\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[17\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351194 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[18\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[18\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351194 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[19\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[19\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351195 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[20\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[20\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351195 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[21\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[21\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351195 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[22\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[22\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351195 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[23\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[23\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351195 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[24\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[24\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351196 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[25\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[25\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351196 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[26\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[26\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351196 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[27\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[27\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351196 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[28\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[28\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351196 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[29\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[29\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351196 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[30\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[30\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351197 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.ricorrenza\[31\] Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.ricorrenza\[31\]\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351197 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.NONE Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.dado_scommesso.NONE\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351197 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.SEI Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.dado_scommesso.SEI\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351197 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.CINQUE Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.dado_scommesso.CINQUE\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351197 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.QUATTRO Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.dado_scommesso.QUATTRO\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351198 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.TRE Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.dado_scommesso.TRE\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351198 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.DUE Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.dado_scommesso.DUE\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351198 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "scommessa_corrente.dado_scommesso.UNO Perudo_Datapath.vhd(183) " "Inferred latch for \"scommessa_corrente.dado_scommesso.UNO\" at Perudo_Datapath.vhd(183)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 183 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351198 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "FINE_PARTITA Perudo_Datapath.vhd(114) " "Inferred latch for \"FINE_PARTITA\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351198 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351199 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351199 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351200 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351200 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351200 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351201 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351201 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351201 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351202 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351202 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351203 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351203 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351203 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351204 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351204 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351205 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351205 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351206 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351206 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351206 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351207 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351207 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351207 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351208 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351208 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351208 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351208 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351209 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351209 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351209 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351210 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351210 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351210 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351211 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351211 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351211 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351212 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[7\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[7\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351212 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351213 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351213 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351213 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351214 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351214 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351215 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351215 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351215 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351216 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351216 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351216 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351217 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351217 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351218 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351219 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351219 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351219 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351220 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351220 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351220 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351220 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351221 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351221 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351221 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351222 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351222 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351222 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351223 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351223 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351223 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351224 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351224 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351224 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351225 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351225 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351225 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351226 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[6\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[6\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351226 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351226 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351227 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351227 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351227 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351228 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351228 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351228 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351229 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351229 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351229 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351230 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351230 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351230 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351231 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351231 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351231 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351232 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351232 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351232 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351233 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351233 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351233 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351240 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351240 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351241 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351241 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351243 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351244 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351244 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351244 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351245 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351245 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351245 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351246 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351247 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351247 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351249 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[5\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[5\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351249 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351251 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351251 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351252 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351252 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351253 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351253 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351254 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351254 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351255 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351255 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351256 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351256 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351256 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351260 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351260 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351261 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351261 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351262 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351262 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351263 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351263 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351264 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351264 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351265 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351265 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351265 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351266 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351266 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351267 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351267 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351267 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351268 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351268 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351269 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351269 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351270 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351270 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[4\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[4\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351270 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351271 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351271 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351272 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351272 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351273 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351273 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351274 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351274 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351275 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351275 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351276 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351276 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351277 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351277 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351278 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351278 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351279 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351279 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351280 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351280 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351281 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351281 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351282 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351282 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351283 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351283 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351285 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351285 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351286 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351286 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351286 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351287 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351287 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351287 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351288 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351288 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351288 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[3\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[3\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351289 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351289 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351289 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351290 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351290 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351290 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351291 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351291 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351291 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351292 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351292 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351293 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351293 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351294 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351294 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351295 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351295 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351295 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351296 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351296 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351296 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351297 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351297 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351297 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351297 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351298 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351298 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351298 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351298 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351298 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351299 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351299 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351300 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351300 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351300 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351301 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351301 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351301 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[2\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[2\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351302 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351302 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351303 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351303 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351304 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351304 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351304 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351305 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351305 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351306 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351306 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351306 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351307 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351307 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351308 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351308 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351308 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351309 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351309 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351310 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351310 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351310 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351311 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351311 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351312 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351312 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351312 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351313 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351313 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351314 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351314 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351314 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351315 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351315 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351316 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351316 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351316 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351317 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[1\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[1\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351317 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].numero_dadi_in_mano\[0\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].numero_dadi_in_mano\[0\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351318 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].numero_dadi_in_mano\[1\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].numero_dadi_in_mano\[1\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351318 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].numero_dadi_in_mano\[2\] Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].numero_dadi_in_mano\[2\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351318 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351318 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351319 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351319 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351319 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351319 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351320 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[4\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[4\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351320 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351320 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351320 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351321 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351321 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351321 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351321 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[3\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[3\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351321 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351322 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351322 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351322 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351322 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351323 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351323 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[2\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[2\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351323 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351323 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351324 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351324 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351324 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351324 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351325 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[1\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[1\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351325 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].NONE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].NONE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351325 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].SEI Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].SEI\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351326 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].CINQUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].CINQUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351326 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].QUATTRO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].QUATTRO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351326 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].TRE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].TRE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351326 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].DUE Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].DUE\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351327 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "giocatori_in_campo\[0\].dadi_in_mano\[0\].UNO Perudo_Datapath.vhd(114) " "Inferred latch for \"giocatori_in_campo\[0\].dadi_in_mano\[0\].UNO\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351327 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "numero_giocatori_in_campo\[0\] Perudo_Datapath.vhd(114) " "Inferred latch for \"numero_giocatori_in_campo\[0\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351327 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "numero_giocatori_in_campo\[1\] Perudo_Datapath.vhd(114) " "Inferred latch for \"numero_giocatori_in_campo\[1\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351327 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "numero_giocatori_in_campo\[2\] Perudo_Datapath.vhd(114) " "Inferred latch for \"numero_giocatori_in_campo\[2\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351327 "|Perudo_Datapath"}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "numero_giocatori_in_campo\[3\] Perudo_Datapath.vhd(114) " "Inferred latch for \"numero_giocatori_in_campo\[3\]\" at Perudo_Datapath.vhd(114)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 114 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351327 "|Perudo_Datapath"}
{ "Error" "EVRFX_VDB_2011_UNCONVERTED" "TURNO_GIOCATORE Perudo_Datapath.vhd(84) " "Can't infer register for \"TURNO_GIOCATORE\" at Perudo_Datapath.vhd(84) because it does not hold its value outside the clock edge" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 84 0 0 } }  } 0 10818 "Can't infer register for \"%1!s!\" at %2!s! because it does not hold its value outside the clock edge" 0 0 "" 0 -1 1552913351328 ""}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "TURNO_GIOCATORE Perudo_Datapath.vhd(82) " "Inferred latch for \"TURNO_GIOCATORE\" at Perudo_Datapath.vhd(82)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 82 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351328 "|Perudo_Datapath"}
{ "Error" "EVRFX_VDB_2011_UNCONVERTED" "conteggio_controllato Perudo_Datapath.vhd(84) " "Can't infer register for \"conteggio_controllato\" at Perudo_Datapath.vhd(84) because it does not hold its value outside the clock edge" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 84 0 0 } }  } 0 10818 "Can't infer register for \"%1!s!\" at %2!s! because it does not hold its value outside the clock edge" 0 0 "" 0 -1 1552913351328 ""}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "conteggio_controllato Perudo_Datapath.vhd(82) " "Inferred latch for \"conteggio_controllato\" at Perudo_Datapath.vhd(82)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 82 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351328 "|Perudo_Datapath"}
{ "Error" "EVRFX_VDB_2011_UNCONVERTED" "indice_turno_giocatore\[0\] Perudo_Datapath.vhd(84) " "Can't infer register for \"indice_turno_giocatore\[0\]\" at Perudo_Datapath.vhd(84) because it does not hold its value outside the clock edge" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 84 0 0 } }  } 0 10818 "Can't infer register for \"%1!s!\" at %2!s! because it does not hold its value outside the clock edge" 0 0 "" 0 -1 1552913351328 ""}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "indice_turno_giocatore\[0\] Perudo_Datapath.vhd(82) " "Inferred latch for \"indice_turno_giocatore\[0\]\" at Perudo_Datapath.vhd(82)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 82 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351328 "|Perudo_Datapath"}
{ "Error" "EVRFX_VDB_2011_UNCONVERTED" "indice_turno_giocatore\[1\] Perudo_Datapath.vhd(84) " "Can't infer register for \"indice_turno_giocatore\[1\]\" at Perudo_Datapath.vhd(84) because it does not hold its value outside the clock edge" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 84 0 0 } }  } 0 10818 "Can't infer register for \"%1!s!\" at %2!s! because it does not hold its value outside the clock edge" 0 0 "" 0 -1 1552913351329 ""}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "indice_turno_giocatore\[1\] Perudo_Datapath.vhd(82) " "Inferred latch for \"indice_turno_giocatore\[1\]\" at Perudo_Datapath.vhd(82)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 82 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351329 "|Perudo_Datapath"}
{ "Error" "EVRFX_VDB_2011_UNCONVERTED" "indice_turno_giocatore\[2\] Perudo_Datapath.vhd(84) " "Can't infer register for \"indice_turno_giocatore\[2\]\" at Perudo_Datapath.vhd(84) because it does not hold its value outside the clock edge" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 84 0 0 } }  } 0 10818 "Can't infer register for \"%1!s!\" at %2!s! because it does not hold its value outside the clock edge" 0 0 "" 0 -1 1552913351329 ""}
{ "Info" "IVRFX_L2_VDB_LATCH_INFERRED" "indice_turno_giocatore\[2\] Perudo_Datapath.vhd(82) " "Inferred latch for \"indice_turno_giocatore\[2\]\" at Perudo_Datapath.vhd(82)" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 82 0 0 } }  } 0 10041 "Inferred latch for \"%1!s!\" at %2!s!" 0 0 "" 0 -1 1552913351329 "|Perudo_Datapath"}
{ "Error" "EVRFX_VDB_2015_UNCONVERTED" "Perudo_Datapath.vhd(87) " "HDL error at Perudo_Datapath.vhd(87): couldn't implement registers for assignments on this clock edge" {  } { { "Perudo_Datapath.vhd" "" { Text "H:/Ingegneria Informatica/Ingegneria Informatica M/Sistemi Digitali/Progetto Perudo/Perudo_FPGA/Simulazione componenti/Perudo_Datapath.vhd" 87 0 0 } }  } 0 10822 "HDL error at %1!s!: couldn't implement registers for assignments on this clock edge" 0 0 "" 0 -1 1552913351352 ""}
{ "Error" "ESGN_TOP_HIER_ELABORATION_FAILURE" "" "Can't elaborate top-level user hierarchy" {  } {  } 0 12153 "Can't elaborate top-level user hierarchy" 0 0 "" 0 -1 1552913351438 ""}
{ "Error" "EQEXE_ERROR_COUNT" "Analysis & Synthesis 7 s 42 s Quartus II 32-bit " "Quartus II 32-bit Analysis & Synthesis was unsuccessful. 7 errors, 42 warnings" { { "Error" "EQEXE_END_PEAK_VSIZE_MEMORY" "394 " "Peak virtual memory: 394 megabytes" {  } {  } 0 0 "Peak virtual memory: %1!s! megabytes" 0 0 "" 0 -1 1552913352073 ""} { "Error" "EQEXE_END_BANNER_TIME" "Mon Mar 18 13:49:12 2019 " "Processing ended: Mon Mar 18 13:49:12 2019" {  } {  } 0 0 "Processing ended: %1!s!" 0 0 "" 0 -1 1552913352073 ""} { "Error" "EQEXE_ELAPSED_TIME" "00:00:06 " "Elapsed time: 00:00:06" {  } {  } 0 0 "Elapsed time: %1!s!" 0 0 "" 0 -1 1552913352073 ""} { "Error" "EQEXE_ELAPSED_CPU_TIME" "00:00:02 " "Total CPU time (on all processors): 00:00:02" {  } {  } 0 0 "Total CPU time (on all processors): %1!s!" 0 0 "" 0 -1 1552913352073 ""}  } {  } 0 0 "%6!s! %1!s! was unsuccessful. %2!d! error%3!s!, %4!d! warning%5!s!" 0 0 "" 0 -1 1552913352073 ""}
