// =============================================================
// simd_dma.v -- Stub del DMA SIMD (Verilog-2005)
// =============================================================
module simd_dma (
    input wire clk,
    input wire reset
);

    // Accesos burst a data_mem se implementarán después.

endmodule
