-sv
--sourcelibdir ..
--sourcelibdir ../../stub
--sourcelibdir ../../../rtl
--sourcelibdir ../../../syn/tcl/ultra96v2_hls_test_tcl.srcs/sources_1/ip/divider_0/synth
--sourcelibdir ../../../syn/tcl/ultra96v2_hls_test_tcl.srcs/sources_1/ip/divider_0/hdl/verilog
--sourcelibdir ../../../../../rtl/rtos
--sourcelibdir ../../../../../rtl/library
--sourcelibdir ../../../../../rtl/bus
--sourcelibdir ../../../../../rtl/peripheral
--sourcelibdir ../../../../../rtl/image
--sourcelibdir ../../../../../rtl/math
--sourcelibdir ../../../../../rtl/misc
--sourcelibdir ../../../../../rtl/model
--sourcelibext .v
--sourcelibext .sv

../tb_sim.sv
../tb_sim_main.sv

