Fitter report for AProp_top
Thu Mar 20 16:37:09 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Usage Summary
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Interconnect Usage Summary
 26. Other Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+-------------------------------------+-------------------------------------------------+
; Fitter Status                       ; Successful - Thu Mar 20 16:37:09 2014           ;
; Quartus II 64-Bit Version           ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                       ; AProp_top                                       ;
; Top-level Entity Name               ; AProp                                           ;
; Family                              ; Cyclone V                                       ;
; Device                              ; 5CEFA2F23I7                                     ;
; Timing Models                       ; Final                                           ;
; Logic utilization (in ALMs)         ; 1,240 / 9,430 ( 13 % )                          ;
; Total registers                     ; 439                                             ;
; Total pins                          ; 34 / 224 ( 15 % )                               ;
; Total virtual pins                  ; 0                                               ;
; Total block memory bits             ; 16,384 / 1,802,240 ( < 1 % )                    ;
; Total DSP Blocks                    ; 0 / 25 ( 0 % )                                  ;
; Total HSSI RX PCSs                  ; 0                                               ;
; Total HSSI PMA RX Deserializers     ; 0                                               ;
; Total HSSI PMA RX ATT Deserializers ; 0                                               ;
; Total HSSI TX PCSs                  ; 0                                               ;
; Total HSSI PMA TX Serializers       ; 0                                               ;
; Total HSSI PMA TX ATT Serializers   ; 0                                               ;
; Total PLLs                          ; 1 / 4 ( 25 % )                                  ;
; Total DLLs                          ; 0 / 4 ( 0 % )                                   ;
+-------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEFA2F23I7                           ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                                   ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+------------+--------------------------------------+
; Pin Name   ; Reason                               ;
+------------+--------------------------------------+
; port_a[0]  ; Missing drive strength and slew rate ;
; port_a[1]  ; Missing drive strength and slew rate ;
; port_a[2]  ; Missing drive strength and slew rate ;
; port_a[3]  ; Missing drive strength and slew rate ;
; port_a[4]  ; Missing drive strength and slew rate ;
; port_a[5]  ; Missing drive strength and slew rate ;
; port_a[6]  ; Missing drive strength and slew rate ;
; port_a[7]  ; Missing drive strength and slew rate ;
; port_a[8]  ; Missing drive strength and slew rate ;
; port_a[9]  ; Missing drive strength and slew rate ;
; port_a[10] ; Missing drive strength and slew rate ;
; port_a[11] ; Missing drive strength and slew rate ;
; port_a[12] ; Missing drive strength and slew rate ;
; port_a[13] ; Missing drive strength and slew rate ;
; port_a[14] ; Missing drive strength and slew rate ;
; port_a[15] ; Missing drive strength and slew rate ;
; port_a[16] ; Missing drive strength and slew rate ;
; port_a[17] ; Missing drive strength and slew rate ;
; port_a[18] ; Missing drive strength and slew rate ;
; port_a[19] ; Missing drive strength and slew rate ;
; port_a[20] ; Missing drive strength and slew rate ;
; port_a[21] ; Missing drive strength and slew rate ;
; port_a[22] ; Missing drive strength and slew rate ;
; port_a[23] ; Missing drive strength and slew rate ;
; port_a[24] ; Missing drive strength and slew rate ;
; port_a[25] ; Missing drive strength and slew rate ;
; port_a[26] ; Missing drive strength and slew rate ;
; port_a[27] ; Missing drive strength and slew rate ;
; port_a[28] ; Missing drive strength and slew rate ;
; port_a[29] ; Missing drive strength and slew rate ;
; port_a[30] ; Missing drive strength and slew rate ;
; port_a[31] ; Missing drive strength and slew rate ;
+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------+------------------+-----------------------+
; Node                                                                                               ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                       ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------+------------------+-----------------------+
; pll_altera:comb_227|pll_altera_0002:pll_altera_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                        ;                  ;                       ;
; ACog:cog0|acog_id:idecode|opcode_o[1]                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_id:idecode|opcode_o[1]~DUPLICATE        ;                  ;                       ;
; ACog:cog0|acog_id:idecode|opcode_o[3]                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_id:idecode|opcode_o[3]~DUPLICATE        ;                  ;                       ;
; ACog:cog0|acog_id:idecode|opcode_o[4]                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_id:idecode|opcode_o[4]~DUPLICATE        ;                  ;                       ;
; ACog:cog0|acog_id:idecode|opcode_o[5]                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_id:idecode|opcode_o[5]~DUPLICATE        ;                  ;                       ;
; ACog:cog0|acog_id:idecode|opcode_o[28]                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_id:idecode|opcode_o[28]~DUPLICATE       ;                  ;                       ;
; ACog:cog0|acog_id:idecode|opcode_o[29]                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_id:idecode|opcode_o[29]~DUPLICATE       ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|CNT[0]                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|CNT[0]~DUPLICATE           ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|CNT[30]                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|CNT[30]~DUPLICATE          ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[11]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|DIRA[11]~DUPLICATE         ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[15]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|DIRA[15]~DUPLICATE         ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[31]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|DIRB[31]~DUPLICATE         ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[0]                                                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|OUTA[0]~DUPLICATE          ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[15]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|OUTA[15]~DUPLICATE         ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[16]                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|OUTA[16]~DUPLICATE         ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[2]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|d_data_o[2]~DUPLICATE      ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[4]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|d_data_o[4]~DUPLICATE      ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[5]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|d_data_o[5]~DUPLICATE      ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[7]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|d_data_o[7]~DUPLICATE      ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[10]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|d_data_o[10]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[11]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|d_data_o[11]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[13]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|d_data_o[13]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[14]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|d_data_o[14]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[15]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|d_data_o[15]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[16]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|d_data_o[16]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[17]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|d_data_o[17]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[18]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|d_data_o[18]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[19]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|d_data_o[19]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[20]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|d_data_o[20]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[21]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|d_data_o[21]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[22]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|d_data_o[22]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[23]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|d_data_o[23]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[24]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|d_data_o[24]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[25]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|d_data_o[25]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[27]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|d_data_o[27]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[28]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|d_data_o[28]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[29]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|d_data_o[29]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[30]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|d_data_o[30]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|d_lshift_o[19]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|d_lshift_o[19]~DUPLICATE   ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[2]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[2]~DUPLICATE  ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[3]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[3]~DUPLICATE  ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[8]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[8]~DUPLICATE  ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[14]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[14]~DUPLICATE ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[15]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[15]~DUPLICATE ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[16]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[16]~DUPLICATE ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[23]                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[23]~DUPLICATE ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[0]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_o[0]~DUPLICATE      ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[2]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_o[2]~DUPLICATE      ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[3]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_o[3]~DUPLICATE      ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[4]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_o[4]~DUPLICATE      ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[5]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_o[5]~DUPLICATE      ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[6]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_o[6]~DUPLICATE      ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[7]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_o[7]~DUPLICATE      ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[8]                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_o[8]~DUPLICATE      ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[11]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_o[11]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[14]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_o[14]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[15]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_o[15]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[18]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_o[18]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[19]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_o[19]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[20]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_o[20]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[21]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_o[21]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[23]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_o[23]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[24]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_o[24]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[27]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_o[27]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[28]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_o[28]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[29]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_o[29]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[30]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_mem:acog_mem|s_data_o[30]~DUPLICATE     ;                  ;                       ;
; ACog:cog0|acog_wback:wback|flag_c                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_wback:wback|flag_c~DUPLICATE            ;                  ;                       ;
; ACog:cog0|acog_wback:wback|pc[1]                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_wback:wback|pc[1]~DUPLICATE             ;                  ;                       ;
; ACog:cog0|acog_wback:wback|pc[2]                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_wback:wback|pc[2]~DUPLICATE             ;                  ;                       ;
; ACog:cog0|acog_wback:wback|pc[7]                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_wback:wback|pc[7]~DUPLICATE             ;                  ;                       ;
; ACog:cog0|acog_wback:wback|pc[8]                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ACog:cog0|acog_wback:wback|pc[8]~DUPLICATE             ;                  ;                       ;
+----------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2277 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2277 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2270    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 7       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/tmp/ACog/02_Altera/output_files/AProp_top.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,240 / 9,430      ; 13 %  ;
; ALMs needed [=A-B+C]                                        ; 1,240              ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,279 / 9,430      ; 14 %  ;
;         [a] ALMs used for LUT logic and registers           ; 90                 ;       ;
;         [b] ALMs used for LUT logic                         ; 1,095              ;       ;
;         [c] ALMs used for registers                         ; 94                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 84 / 9,430         ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 45 / 9,430         ; < 1 % ;
;         [a] Due to location constrained logic               ; 6                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 4                  ;       ;
;         [c] Due to LAB input limits                         ; 35                 ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 146 / 943          ; 15 %  ;
;     -- Logic LABs                                           ; 146                ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 1,772              ;       ;
;     -- 7 input functions                                    ; 81                 ;       ;
;     -- 6 input functions                                    ; 576                ;       ;
;     -- 5 input functions                                    ; 286                ;       ;
;     -- 4 input functions                                    ; 282                ;       ;
;     -- <=3 input functions                                  ; 547                ;       ;
; Combinational ALUT usage for route-throughs                 ; 28                 ;       ;
; Dedicated logic registers                                   ; 439                ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 368 / 18,860       ; 2 %   ;
;         -- Secondary logic registers                        ; 71 / 18,860        ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 368                ;       ;
;         -- Routing optimization registers                   ; 71                 ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 34 / 224           ; 15 %  ;
;     -- Clock pins                                           ; 2 / 9              ; 22 %  ;
;     -- Dedicated input pins                                 ; 0 / 11             ; 0 %   ;
;                                                             ;                    ;       ;
; Global signals                                              ; 2                  ;       ;
; M10K blocks                                                 ; 2 / 176            ; 1 %   ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 16,384 / 1,802,240 ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 1,802,240 ; 1 %   ;
; Total DSP Blocks                                            ; 0 / 25             ; 0 %   ;
; Fractional PLLs                                             ; 1 / 4              ; 25 %  ;
; Global clocks                                               ; 1 / 16             ; 6 %   ;
; Quadrant clocks                                             ; 0 / 88             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68             ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3% / 3% / 3%       ;       ;
; Peak interconnect usage (total/H/V)                         ; 23% / 23% / 25%    ;       ;
; Maximum fan-out                                             ; 441                ;       ;
; Highest non-global fan-out                                  ; 291                ;       ;
; Total fan-out                                               ; 9591               ;       ;
; Average fan-out                                             ; 4.09               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+---------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                         ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                  ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1240 / 9430 ( 13 % ) ; 0 / 9430 ( 0 % )               ;
; ALMs needed [=A-B+C]                                        ; 1240                 ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1279 / 9430 ( 14 % ) ; 0 / 9430 ( 0 % )               ;
;         [a] ALMs used for LUT logic and registers           ; 90                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1095                 ; 0                              ;
;         [c] ALMs used for registers                         ; 94                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 84 / 9430 ( < 1 % )  ; 0 / 9430 ( 0 % )               ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 45 / 9430 ( < 1 % )  ; 0 / 9430 ( 0 % )               ;
;         [a] Due to location constrained logic               ; 6                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 4                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 35                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Difficulty packing design                                   ; Low                  ; Low                            ;
;                                                             ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 146 / 943 ( 15 % )   ; 0 / 943 ( 0 % )                ;
;     -- Logic LABs                                           ; 146                  ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 1772                 ; 0                              ;
;     -- 7 input functions                                    ; 81                   ; 0                              ;
;     -- 6 input functions                                    ; 576                  ; 0                              ;
;     -- 5 input functions                                    ; 286                  ; 0                              ;
;     -- 4 input functions                                    ; 282                  ; 0                              ;
;     -- <=3 input functions                                  ; 547                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 28                   ; 0                              ;
; Memory ALUT usage                                           ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Dedicated logic registers                                   ; 0                    ; 0                              ;
;     -- By type:                                             ;                      ;                                ;
;         -- Primary logic registers                          ; 368 / 18860 ( 2 % )  ; 0 / 18860 ( 0 % )              ;
;         -- Secondary logic registers                        ; 71 / 18860 ( < 1 % ) ; 0 / 18860 ( 0 % )              ;
;     -- By function:                                         ;                      ;                                ;
;         -- Design implementation registers                  ; 368                  ; 0                              ;
;         -- Routing optimization registers                   ; 71                   ; 0                              ;
;                                                             ;                      ;                                ;
;                                                             ;                      ;                                ;
; Virtual pins                                                ; 0                    ; 0                              ;
; I/O pins                                                    ; 33                   ; 1                              ;
; I/O registers                                               ; 0                    ; 0                              ;
; Total block memory bits                                     ; 16384                ; 0                              ;
; Total block memory implementation bits                      ; 20480                ; 0                              ;
; M10K block                                                  ; 2 / 176 ( 1 % )      ; 0 / 176 ( 0 % )                ;
; Clock enable block                                          ; 0 / 104 ( 0 % )      ; 1 / 104 ( < 1 % )              ;
; Fractional PLL                                              ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 36 ( 0 % )       ; 1 / 36 ( 2 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
;                                                             ;                      ;                                ;
; Connections                                                 ;                      ;                                ;
;     -- Input Connections                                    ; 473                  ; 0                              ;
;     -- Registered Input Connections                         ; 439                  ; 0                              ;
;     -- Output Connections                                   ; 32                   ; 441                            ;
;     -- Registered Output Connections                        ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Internal Connections                                        ;                      ;                                ;
;     -- Total Connections                                    ; 9748                 ; 473                            ;
;     -- Registered Connections                               ; 4694                 ; 0                              ;
;                                                             ;                      ;                                ;
; External Connections                                        ;                      ;                                ;
;     -- Top                                                  ; 64                   ; 441                            ;
;     -- hard_block:auto_generated_inst                       ; 441                  ; 0                              ;
;                                                             ;                      ;                                ;
; Partition Interface                                         ;                      ;                                ;
;     -- Input Ports                                          ; 2                    ; 1                              ;
;     -- Output Ports                                         ; 0                    ; 1                              ;
;     -- Bidir Ports                                          ; 32                   ; 0                              ;
;                                                             ;                      ;                                ;
; Registered Ports                                            ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Port Connectivity                                           ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                    ; 0                              ;
+-------------------------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk_in   ; H13   ; 7A       ; 38           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; reset_in ; H18   ; 7A       ; 48           ; 45           ; 17           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+-----------------------------------------------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Load ; Output Enable Source                                      ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+-----------------------------------------------------------+---------------------+
; port_a[0]  ; T22   ; 5A       ; 54           ; 15           ; 37           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[0] (inverted)            ; -                   ;
; port_a[10] ; M22   ; 5B       ; 54           ; 19           ; 37           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[10] (inverted)           ; -                   ;
; port_a[11] ; L22   ; 5B       ; 54           ; 19           ; 54           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[11]~DUPLICATE (inverted) ; -                   ;
; port_a[12] ; M20   ; 5B       ; 54           ; 20           ; 37           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[12] (inverted)           ; -                   ;
; port_a[13] ; M21   ; 5B       ; 54           ; 20           ; 54           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[13] (inverted)           ; -                   ;
; port_a[14] ; K21   ; 5B       ; 54           ; 21           ; 37           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[14] (inverted)           ; -                   ;
; port_a[15] ; K22   ; 5B       ; 54           ; 21           ; 54           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[15]~DUPLICATE (inverted) ; -                   ;
; port_a[16] ; T19   ; 5A       ; 54           ; 14           ; 77           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[16] (inverted)           ; -                   ;
; port_a[17] ; T20   ; 5A       ; 54           ; 14           ; 94           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[17] (inverted)           ; -                   ;
; port_a[18] ; T18   ; 5A       ; 54           ; 14           ; 43           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[18] (inverted)           ; -                   ;
; port_a[19] ; T17   ; 5A       ; 54           ; 14           ; 60           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[19] (inverted)           ; -                   ;
; port_a[1]  ; T15   ; 5A       ; 54           ; 15           ; 3            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[1] (inverted)            ; -                   ;
; port_a[20] ; L19   ; 5B       ; 54           ; 21           ; 3            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[20] (inverted)           ; -                   ;
; port_a[21] ; L18   ; 5B       ; 54           ; 21           ; 20           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[21] (inverted)           ; -                   ;
; port_a[22] ; K17   ; 5B       ; 54           ; 20           ; 3            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[22] (inverted)           ; -                   ;
; port_a[23] ; L17   ; 5B       ; 54           ; 20           ; 20           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[23] (inverted)           ; -                   ;
; port_a[24] ; N19   ; 5B       ; 54           ; 19           ; 3            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[24] (inverted)           ; -                   ;
; port_a[25] ; M18   ; 5B       ; 54           ; 19           ; 20           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[25] (inverted)           ; -                   ;
; port_a[26] ; N16   ; 5B       ; 54           ; 18           ; 43           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[26] (inverted)           ; -                   ;
; port_a[27] ; M16   ; 5B       ; 54           ; 18           ; 60           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[27] (inverted)           ; -                   ;
; port_a[28] ; U10   ; 3B       ; 19           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[28] (inverted)           ; -                   ;
; port_a[29] ; T9    ; 3B       ; 19           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[29] (inverted)           ; -                   ;
; port_a[2]  ; R22   ; 5A       ; 54           ; 15           ; 54           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[2] (inverted)            ; -                   ;
; port_a[30] ; R9    ; 3B       ; 23           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[30] (inverted)           ; -                   ;
; port_a[31] ; T10   ; 3B       ; 23           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[31] (inverted)           ; -                   ;
; port_a[3]  ; R15   ; 5A       ; 54           ; 15           ; 20           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[3] (inverted)            ; -                   ;
; port_a[4]  ; R21   ; 5A       ; 54           ; 16           ; 37           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[4] (inverted)            ; -                   ;
; port_a[5]  ; R16   ; 5A       ; 54           ; 16           ; 3            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[5] (inverted)            ; -                   ;
; port_a[6]  ; P22   ; 5A       ; 54           ; 16           ; 54           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[6] (inverted)            ; -                   ;
; port_a[7]  ; R17   ; 5A       ; 54           ; 16           ; 20           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[7] (inverted)            ; -                   ;
; port_a[8]  ; N20   ; 5B       ; 54           ; 18           ; 77           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[8] (inverted)            ; -                   ;
; port_a[9]  ; N21   ; 5B       ; 54           ; 18           ; 94           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; ACog:cog0|acog_mem:acog_mem|DIRA[9] (inverted)            ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+-----------------------------------------------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; 2A       ; 0 / 16 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 0 / 16 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 4 / 32 ( 13 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 48 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 12 / 16 ( 75 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 2 / 48 ( 4 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA2      ; 31         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; clk_in                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; reset_in                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ; bidir  ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; port_a[22]                      ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; port_a[14]                      ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K22      ; 185        ; 5B       ; port_a[15]                      ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; port_a[23]                      ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L18      ; 184        ; 5B       ; port_a[21]                      ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L19      ; 182        ; 5B       ; port_a[20]                      ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; port_a[11]                      ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; port_a[27]                      ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; port_a[25]                      ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; port_a[12]                      ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M21      ; 181        ; 5B       ; port_a[13]                      ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M22      ; 175        ; 5B       ; port_a[10]                      ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N1       ; 24         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N2       ; 26         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; port_a[26]                      ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; port_a[24]                      ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N20      ; 171        ; 5B       ; port_a[8]                       ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N21      ; 173        ; 5B       ; port_a[9]                       ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; port_a[6]                       ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; port_a[30]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; port_a[3]                       ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R16      ; 163        ; 5A       ; port_a[5]                       ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R17      ; 165        ; 5A       ; port_a[7]                       ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; port_a[4]                       ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R22      ; 160        ; 5A       ; port_a[2]                       ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; port_a[29]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T10      ; 91         ; 3B       ; port_a[31]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; port_a[1]                       ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; port_a[19]                      ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T18      ; 155        ; 5A       ; port_a[18]                      ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T19      ; 154        ; 5A       ; port_a[16]                      ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T20      ; 156        ; 5A       ; port_a[17]                      ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; port_a[0]                       ; bidir  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U1       ; 25         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U2       ; 27         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; port_a[28]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ; bidir  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------+-----------------------------+
;                                                                                                                           ;                             ;
+---------------------------------------------------------------------------------------------------------------------------+-----------------------------+
; pll_altera:comb_227|pll_altera_0002:pll_altera_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                             ;
;     -- PLL Type                                                                                                           ; Integer PLL                 ;
;     -- PLL Location                                                                                                       ; FRACTIONALPLL_X54_Y38_N0    ;
;     -- PLL Feedback clock type                                                                                            ; Global Clock                ;
;     -- PLL Bandwidth                                                                                                      ; Auto                        ;
;     -- Reference Clock Frequency                                                                                          ; 50.0 MHz                    ;
;     -- Reference Clock Sourced by                                                                                         ; Dedicated Pin               ;
;     -- PLL VCO Frequency                                                                                                  ; 320.0 MHz                   ;
;     -- PLL Operation Mode                                                                                                 ; Normal                      ;
;     -- PLL Freq Min Lock                                                                                                  ; N/A                         ;
;     -- PLL Freq Max Lock                                                                                                  ; N/A                         ;
;     -- PLL Enable                                                                                                         ; On                          ;
;     -- PLL Fractional Division                                                                                            ; N/A                         ;
;     -- M Counter                                                                                                          ; 32                          ;
;     -- N Counter                                                                                                          ; 5                           ;
;     -- PLL Refclk Select                                                                                                  ;                             ;
;             -- PLL Refclk Select Location                                                                                 ; PLLREFCLKSELECT_X54_Y44_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                         ; clk_0                       ;
;             -- PLL Reference Clock Input 1 source                                                                         ; ref_clk1                    ;
;             -- ADJPLLIN source                                                                                            ; N/A                         ;
;             -- CORECLKIN source                                                                                           ; N/A                         ;
;             -- IQTXRXCLKIN source                                                                                         ; N/A                         ;
;             -- PLLIQCLKIN source                                                                                          ; N/A                         ;
;             -- RXIQCLKIN source                                                                                           ; N/A                         ;
;             -- CLKIN(0) source                                                                                            ; clk_in~input                ;
;             -- CLKIN(1) source                                                                                            ; N/A                         ;
;             -- CLKIN(2) source                                                                                            ; N/A                         ;
;             -- CLKIN(3) source                                                                                            ; N/A                         ;
;     -- PLL Output Counter                                                                                                 ;                             ;
;         -- pll_altera:comb_227|pll_altera_0002:pll_altera_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                             ;
;             -- Output Clock Frequency                                                                                     ; 80.0 MHz                    ;
;             -- Output Clock Location                                                                                      ; PLLOUTPUTCOUNTER_X54_Y45_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                     ; Off                         ;
;             -- Duty Cycle                                                                                                 ; 50.0000                     ;
;             -- Phase Shift                                                                                                ; 0.000000 degrees            ;
;             -- C Counter                                                                                                  ; 4                           ;
;             -- C Counter PH Mux PRST                                                                                      ; 0                           ;
;             -- C Counter PRST                                                                                             ; 1                           ;
;                                                                                                                           ;                             ;
+---------------------------------------------------------------------------------------------------------------------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                        ; Library Name ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
; |AProp                                          ; 1239.5 (0.5)         ; 1279.0 (0.5)                     ; 84.0 (0.0)                                        ; 44.5 (0.0)                       ; 0.0 (0.0)            ; 1772 (1)            ; 439 (0)                   ; 0 (0)         ; 16384             ; 2     ; 0          ; 34   ; 0            ; |AProp                                                                                                                     ; work         ;
;    |ACog:cog0|                                  ; 1239.0 (0.0)         ; 1278.5 (0.0)                     ; 84.0 (0.0)                                        ; 44.5 (0.0)                       ; 0.0 (0.0)            ; 1771 (0)            ; 439 (0)                   ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |AProp|ACog:cog0                                                                                                           ; work         ;
;       |acog_alu:alu|                            ; 931.0 (492.5)        ; 924.8 (494.4)                    ; 9.3 (12.0)                                        ; 15.5 (10.1)                      ; 0.0 (0.0)            ; 1361 (666)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AProp|ACog:cog0|acog_alu:alu                                                                                              ; work         ;
;          |acog_addsub:addsub|                   ; 133.8 (133.8)        ; 130.5 (130.5)                    ; 0.0 (0.0)                                         ; 3.3 (3.3)                        ; 0.0 (0.0)            ; 244 (244)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AProp|ACog:cog0|acog_alu:alu|acog_addsub:addsub                                                                           ; work         ;
;          |acog_cmpsx:cmpsx|                     ; 33.3 (33.3)          ; 32.3 (32.3)                      ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AProp|ACog:cog0|acog_alu:alu|acog_cmpsx:cmpsx                                                                             ; work         ;
;          |acog_logic:alogic|                    ; 42.4 (42.4)          ; 41.7 (41.7)                      ; 0.2 (0.2)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 51 (51)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AProp|ACog:cog0|acog_alu:alu|acog_logic:alogic                                                                            ; work         ;
;          |acog_sum:sumxx|                       ; 38.6 (38.6)          ; 38.5 (38.5)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 74 (74)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AProp|ACog:cog0|acog_alu:alu|acog_sum:sumxx                                                                               ; work         ;
;          |barrel_rcl:rcl|                       ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AProp|ACog:cog0|acog_alu:alu|barrel_rcl:rcl                                                                               ; work         ;
;          |barrel_rev:rev|                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AProp|ACog:cog0|acog_alu:alu|barrel_rev:rev                                                                               ; work         ;
;          |barrel_rol:rol|                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AProp|ACog:cog0|acog_alu:alu|barrel_rol:rol                                                                               ; work         ;
;          |barrel_shl:shl|                       ; 15.0 (15.0)          ; 15.8 (15.8)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AProp|ACog:cog0|acog_alu:alu|barrel_shl:shl                                                                               ; work         ;
;          |barrel_shr:shr|                       ; 168.7 (168.7)        ; 168.6 (168.6)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 229 (229)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AProp|ACog:cog0|acog_alu:alu|barrel_shr:shr                                                                               ; work         ;
;       |acog_id:idecode|                         ; 15.3 (15.3)          ; 19.0 (19.0)                      ; 5.8 (5.8)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AProp|ACog:cog0|acog_id:idecode                                                                                           ; work         ;
;       |acog_mem:acog_mem|                       ; 260.9 (260.9)        ; 301.5 (301.5)                    ; 65.6 (65.6)                                       ; 24.9 (24.9)                      ; 0.0 (0.0)            ; 346 (346)           ; 383 (383)                 ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |AProp|ACog:cog0|acog_mem:acog_mem                                                                                         ; work         ;
;          |cog_mem_altera:comb_2880|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |AProp|ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880                                                                ; work         ;
;             |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |AProp|ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component                                ; work         ;
;                |altsyncram_art2:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |AProp|ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated ; work         ;
;       |acog_seq:seq|                            ; 14.8 (14.8)          ; 15.0 (15.0)                      ; 1.3 (1.3)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 25 (25)             ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AProp|ACog:cog0|acog_seq:seq                                                                                              ; work         ;
;       |acog_wback:wback|                        ; 17.1 (17.1)          ; 18.2 (18.2)                      ; 2.0 (2.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 28 (28)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AProp|ACog:cog0|acog_wback:wback                                                                                          ; work         ;
;    |pll_altera:comb_227|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AProp|pll_altera:comb_227                                                                                                 ; pll_altera   ;
;       |pll_altera_0002:pll_altera_inst|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AProp|pll_altera:comb_227|pll_altera_0002:pll_altera_inst                                                                 ; pll_altera   ;
;          |altera_pll:altera_pll_i|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |AProp|pll_altera:comb_227|pll_altera_0002:pll_altera_inst|altera_pll:altera_pll_i                                         ; work         ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name       ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; port_a[0]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[1]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[2]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[3]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[4]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[5]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[6]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[7]  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[8]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[9]  ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[10] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[11] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[12] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[13] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[14] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[15] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[16] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[17] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[18] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[19] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[20] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[21] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[22] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[23] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[24] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[25] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[26] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[27] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[28] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[29] ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[30] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; port_a[31] ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk_in     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset_in   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                  ;
+---------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------+-------------------+---------+
; port_a[0]                                         ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[0]         ; 1                 ; 0       ;
; port_a[1]                                         ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[1]         ; 1                 ; 0       ;
; port_a[2]                                         ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[2]         ; 1                 ; 0       ;
; port_a[3]                                         ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[3]         ; 0                 ; 0       ;
; port_a[4]                                         ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[4]         ; 1                 ; 0       ;
; port_a[5]                                         ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[5]         ; 1                 ; 0       ;
; port_a[6]                                         ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[6]         ; 1                 ; 0       ;
; port_a[7]                                         ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[7]         ; 0                 ; 0       ;
; port_a[8]                                         ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[8]         ; 1                 ; 0       ;
; port_a[9]                                         ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[9]         ; 1                 ; 0       ;
; port_a[10]                                        ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[10]        ; 1                 ; 0       ;
; port_a[11]                                        ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[11]        ; 1                 ; 0       ;
; port_a[12]                                        ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[12]        ; 1                 ; 0       ;
; port_a[13]                                        ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[13]        ; 1                 ; 0       ;
; port_a[14]                                        ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[14]~feeder ; 1                 ; 0       ;
; port_a[15]                                        ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[15]        ; 1                 ; 0       ;
; port_a[16]                                        ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[16]        ; 1                 ; 0       ;
; port_a[17]                                        ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[17]        ; 1                 ; 0       ;
; port_a[18]                                        ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[18]        ; 1                 ; 0       ;
; port_a[19]                                        ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[19]~feeder ; 0                 ; 0       ;
; port_a[20]                                        ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[20]        ; 1                 ; 0       ;
; port_a[21]                                        ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[21]        ; 0                 ; 0       ;
; port_a[22]                                        ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[22]~feeder ; 1                 ; 0       ;
; port_a[23]                                        ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[23]~feeder ; 0                 ; 0       ;
; port_a[24]                                        ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[24]        ; 0                 ; 0       ;
; port_a[25]                                        ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[25]        ; 1                 ; 0       ;
; port_a[26]                                        ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[26]~feeder ; 1                 ; 0       ;
; port_a[27]                                        ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[27]        ; 0                 ; 0       ;
; port_a[28]                                        ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[28]~feeder ; 1                 ; 0       ;
; port_a[29]                                        ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[29]        ; 0                 ; 0       ;
; port_a[30]                                        ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[30]        ; 1                 ; 0       ;
; port_a[31]                                        ;                   ;         ;
;      - ACog:cog0|acog_mem:acog_mem|INA[31]~feeder ; 1                 ; 0       ;
; clk_in                                            ;                   ;         ;
; reset_in                                          ;                   ;         ;
;      - ACog:cog0|acog_seq:seq|state[0]~22         ; 0                 ; 0       ;
;      - ACog:cog0|acog_seq:seq|state[1]~23         ; 0                 ; 0       ;
;      - ACog:cog0|acog_seq:seq|read_rdy~0          ; 0                 ; 0       ;
+---------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------+-----------------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                       ; Location                    ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------+-----------------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; ACog:cog0|acog_id:idecode|Equal1~0                                                         ; LABCELL_X19_Y23_N27         ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_id:idecode|Selector3~1                                                      ; LABCELL_X16_Y19_N30         ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_id:idecode|Selector6~0                                                      ; LABCELL_X29_Y18_N51         ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[0]                                                        ; FF_X31_Y21_N1               ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[10]                                                       ; FF_X29_Y23_N10              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[11]~DUPLICATE                                             ; FF_X20_Y23_N46              ; 1       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[12]                                                       ; FF_X23_Y21_N17              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[13]                                                       ; FF_X23_Y22_N52              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[14]                                                       ; FF_X23_Y20_N29              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[15]~DUPLICATE                                             ; FF_X29_Y17_N19              ; 2       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[16]                                                       ; FF_X25_Y21_N56              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[17]                                                       ; FF_X26_Y18_N34              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[18]                                                       ; FF_X26_Y20_N32              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[19]                                                       ; FF_X25_Y20_N38              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[1]                                                        ; FF_X25_Y22_N40              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[20]                                                       ; FF_X23_Y22_N46              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[21]                                                       ; FF_X25_Y21_N28              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[22]                                                       ; FF_X26_Y20_N26              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[23]                                                       ; FF_X25_Y21_N20              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[24]                                                       ; FF_X25_Y20_N47              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[25]                                                       ; FF_X25_Y22_N22              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[26]                                                       ; FF_X20_Y23_N52              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[27]                                                       ; FF_X26_Y18_N1               ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[28]                                                       ; FF_X19_Y19_N41              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[29]                                                       ; FF_X28_Y22_N17              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[2]                                                        ; FF_X25_Y22_N35              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[30]                                                       ; FF_X29_Y24_N20              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[31]                                                       ; FF_X28_Y18_N32              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[3]                                                        ; FF_X25_Y22_N4               ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[4]                                                        ; FF_X28_Y22_N44              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[5]                                                        ; FF_X25_Y22_N38              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[6]                                                        ; FF_X16_Y21_N37              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[7]                                                        ; FF_X20_Y23_N5               ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[8]                                                        ; FF_X24_Y24_N46              ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|DIRA[9]                                                        ; FF_X25_Y22_N2               ; 3       ; Output enable ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|Decoder1~1                                                     ; LABCELL_X16_Y21_N39         ; 33      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|Decoder3~1                                                     ; LABCELL_X19_Y23_N6          ; 35      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|Decoder3~2                                                     ; LABCELL_X19_Y23_N0          ; 34      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|Decoder3~4                                                     ; LABCELL_X19_Y23_N9          ; 33      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|Decoder3~5                                                     ; LABCELL_X19_Y23_N54         ; 32      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|comb~0                                                         ; LABCELL_X29_Y18_N33         ; 6       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[0]~0                                              ; LABCELL_X17_Y24_N42         ; 181     ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_mem:acog_mem|s_mux[0]~4                                                     ; LABCELL_X35_Y22_N45         ; 34      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; ACog:cog0|acog_wback:wback|pc[8]~4                                                         ; LABCELL_X29_Y18_N36         ; 13      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; pll_altera:comb_227|pll_altera_0002:pll_altera_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X54_Y45_N1 ; 441     ; Clock         ; yes    ; Global Clock         ; GCLK8            ; --                        ;
+--------------------------------------------------------------------------------------------+-----------------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                         ; Location                    ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+
; pll_altera:comb_227|pll_altera_0002:pll_altera_inst|altera_pll:altera_pll_i|fboutclk_wire[0] ; FRACTIONALPLL_X54_Y38_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; pll_altera:comb_227|pll_altera_0002:pll_altera_inst|altera_pll:altera_pll_i|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X54_Y45_N1 ; 441     ; Global Clock         ; GCLK8            ; --                        ;
+----------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                        ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------+---------+
; ACog:cog0|acog_id:idecode|opcode_o[26]                                                                                      ; 291     ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[0]~0                                                                               ; 181     ;
; ACog:cog0|acog_id:idecode|opcode_o[27]                                                                                      ; 148     ;
; ACog:cog0|acog_id:idecode|opcode_o[28]~DUPLICATE                                                                            ; 129     ;
; ACog:cog0|acog_id:idecode|opcode_o[30]                                                                                      ; 127     ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[3]                                                                                     ; 127     ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[2]                                                                                     ; 121     ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[1]                                                                                     ; 113     ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[4]~DUPLICATE                                                                           ; 105     ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[0]                                                                                     ; 102     ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[31]                                                                                    ; 98      ;
; ACog:cog0|acog_id:idecode|opcode_o[31]                                                                                      ; 90      ;
; ACog:cog0|acog_wback:wback|flag_c~DUPLICATE                                                                                 ; 83      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[2]~DUPLICATE                                                                           ; 77      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[31]                                                                                    ; 77      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[3]~DUPLICATE                                                                           ; 59      ;
; ACog:cog0|acog_wback:wback|flag_z                                                                                           ; 53      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[0]                                                                                     ; 43      ;
; ACog:cog0|acog_id:idecode|opcode_o[0]                                                                                       ; 39      ;
; ACog:cog0|acog_id:idecode|opcode_o[10]                                                                                      ; 37      ;
; ACog:cog0|acog_id:idecode|opcode_o[9]                                                                                       ; 37      ;
; ACog:cog0|acog_id:idecode|opcode_o[17]                                                                                      ; 37      ;
; ACog:cog0|acog_wback:wback|flag_c                                                                                           ; 36      ;
; ACog:cog0|acog_id:idecode|opcode_o[29]                                                                                      ; 36      ;
; ACog:cog0|acog_mem:acog_mem|Decoder3~1                                                                                      ; 35      ;
; ACog:cog0|acog_mem:acog_mem|s_mux[1]~20                                                                                     ; 34      ;
; ACog:cog0|acog_mem:acog_mem|s_mux[0]~4                                                                                      ; 34      ;
; ACog:cog0|acog_mem:acog_mem|Decoder3~2                                                                                      ; 34      ;
; ACog:cog0|acog_seq:seq|state[0]                                                                                             ; 34      ;
; ACog:cog0|acog_alu:alu|q_o~0                                                                                                ; 34      ;
; ACog:cog0|acog_mem:acog_mem|Decoder3~4                                                                                      ; 33      ;
; ACog:cog0|acog_mem:acog_mem|Decoder1~1                                                                                      ; 33      ;
; ACog:cog0|acog_mem:acog_mem|s_mux[3]~2                                                                                      ; 33      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[4]                                                                                     ; 33      ;
; ~GND                                                                                                                        ; 32      ;
; ACog:cog0|acog_mem:acog_mem|Decoder3~5                                                                                      ; 32      ;
; ACog:cog0|acog_mem:acog_mem|Decoder3~3                                                                                      ; 32      ;
; ACog:cog0|acog_id:idecode|Equal1~0                                                                                          ; 32      ;
; ACog:cog0|acog_alu:alu|Mux30~2                                                                                              ; 31      ;
; ACog:cog0|acog_seq:seq|state[1]                                                                                             ; 30      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[8]                                                                                     ; 30      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[1]                                                                                     ; 29      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[30]~DUPLICATE                                                                          ; 28      ;
; ACog:cog0|acog_id:idecode|opcode_o[29]~DUPLICATE                                                                            ; 28      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[15]~DUPLICATE                                                                          ; 27      ;
; ACog:cog0|acog_id:idecode|opcode_o[1]~DUPLICATE                                                                             ; 26      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[12]                                                                                    ; 25      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[23]~DUPLICATE                                                                          ; 24      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[25]~DUPLICATE                                                                          ; 24      ;
; ACog:cog0|acog_mem:acog_mem|s_mux[31]~23                                                                                    ; 24      ;
; ACog:cog0|acog_mem:acog_mem|s_mux[31]~22                                                                                    ; 24      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[26]                                                                                    ; 24      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[6]                                                                                     ; 24      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[3]                                                                                     ; 24      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[9]                                                                                     ; 24      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[29]~DUPLICATE                                                                          ; 23      ;
; ACog:cog0|acog_mem:acog_mem|s_mux[30]~24                                                                                    ; 23      ;
; ACog:cog0|acog_alu:alu|Mux30~6                                                                                              ; 23      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[17]                                                                                    ; 23      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[16]                                                                                    ; 23      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[11]                                                                                    ; 23      ;
; ACog:cog0|acog_alu:alu|Mux7~11                                                                                              ; 22      ;
; ACog:cog0|acog_alu:alu|Mux7~9                                                                                               ; 22      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[28]~DUPLICATE                                                                          ; 21      ;
; ACog:cog0|acog_alu:alu|Mux21~16                                                                                             ; 21      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[24]~DUPLICATE                                                                          ; 20      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[17]~DUPLICATE                                                                          ; 20      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[16]~DUPLICATE                                                                          ; 20      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[2]~DUPLICATE                                                                           ; 20      ;
; ACog:cog0|acog_mem:acog_mem|latched_i                                                                                       ; 20      ;
; ACog:cog0|acog_alu:alu|Mux30~16                                                                                             ; 20      ;
; ACog:cog0|acog_alu:alu|Mux30~15                                                                                             ; 20      ;
; ACog:cog0|acog_alu:alu|Mux30~12                                                                                             ; 20      ;
; ACog:cog0|acog_alu:alu|Mux30~11                                                                                             ; 20      ;
; ACog:cog0|acog_alu:alu|Mux30~9                                                                                              ; 20      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[8]                                                                                     ; 20      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[10]                                                                                    ; 20      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[27]~DUPLICATE                                                                          ; 19      ;
; ACog:cog0|acog_alu:alu|Mux30~20                                                                                             ; 19      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[21]~DUPLICATE                                                                          ; 18      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[13]~DUPLICATE                                                                          ; 16      ;
; ACog:cog0|acog_alu:alu|Mux30~19                                                                                             ; 16      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[15]                                                                                    ; 16      ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~20                                                                              ; 16      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[4]~DUPLICATE                                                                           ; 15      ;
; ACog:cog0|acog_alu:alu|Mux11~14                                                                                             ; 15      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[13]                                                                                    ; 15      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[12]                                                                                    ; 15      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[25]                                                                                    ; 15      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[18]                                                                                    ; 15      ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Add2~1                                                                            ; 15      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[6]~DUPLICATE                                                                           ; 14      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[19]~DUPLICATE                                                                          ; 14      ;
; ACog:cog0|acog_mem:acog_mem|s_mux[3]~0                                                                                      ; 14      ;
; ACog:cog0|acog_alu:alu|Mux30~22                                                                                             ; 14      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[10]                                                                                    ; 14      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[9]                                                                                     ; 14      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[26]                                                                                    ; 14      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[22]                                                                                    ; 14      ;
; ACog:cog0|acog_alu:alu|acog_cmpsx:cmpsx|Add0~1                                                                              ; 14      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[14]~DUPLICATE                                                                          ; 13      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[19]~DUPLICATE                                                                          ; 13      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[20]~DUPLICATE                                                                          ; 13      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[14]~DUPLICATE                                                                          ; 13      ;
; ACog:cog0|acog_wback:wback|pc[8]~4                                                                                          ; 13      ;
; ACog:cog0|acog_id:idecode|opcode_o[1]                                                                                       ; 13      ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~38                                                                              ; 13      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[28]                                                                                    ; 13      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[23]                                                                                    ; 13      ;
; ACog:cog0|acog_alu:alu|q_o~1                                                                                                ; 13      ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~11                                                                              ; 13      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[7]                                                                                     ; 13      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[20]~DUPLICATE                                                                          ; 12      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[22]~DUPLICATE                                                                          ; 12      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[5]~DUPLICATE                                                                           ; 12      ;
; ACog:cog0|acog_alu:alu|Mux21~1                                                                                              ; 12      ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~76                                                                              ; 12      ;
; ACog:cog0|acog_alu:alu|barrel_shl:shl|Decoder0~1                                                                            ; 12      ;
; ACog:cog0|acog_alu:alu|LessThan0~36                                                                                         ; 12      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[5]                                                                                     ; 12      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[18]                                                                                    ; 12      ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~21                                                                              ; 12      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[22]                                                                                    ; 12      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[5]                                                                                     ; 12      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[14]                                                                                    ; 12      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[30]~DUPLICATE                                                                          ; 11      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[29]~DUPLICATE                                                                          ; 11      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[7]~DUPLICATE                                                                           ; 11      ;
; ACog:cog0|acog_mem:acog_mem|s_mux[3]~1                                                                                      ; 11      ;
; ACog:cog0|acog_alu:alu|Mux21~0                                                                                              ; 11      ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~98                                                                              ; 11      ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~58                                                                              ; 11      ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~45                                                                              ; 11      ;
; ACog:cog0|acog_alu:alu|LessThan1~18                                                                                         ; 11      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[20]                                                                                    ; 11      ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~1                                                                               ; 11      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[23]~DUPLICATE                                                                          ; 10      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[18]~DUPLICATE                                                                          ; 10      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[0]~DUPLICATE                                                                           ; 10      ;
; ACog:cog0|acog_alu:alu|Mux13~12                                                                                             ; 10      ;
; ACog:cog0|acog_alu:alu|Mux13~11                                                                                             ; 10      ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Selector23~0                                                                      ; 10      ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~30                                                                              ; 10      ;
; ACog:cog0|acog_id:idecode|opcode_o[28]                                                                                      ; 10      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[19]                                                                                    ; 10      ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[4]                                                                                     ; 10      ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Add0~1                                                                            ; 10      ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[7]~DUPLICATE                                                                           ; 9       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[21]~DUPLICATE                                                                          ; 9       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[24]~DUPLICATE                                                                          ; 9       ;
; ACog:cog0|acog_wback:wback|pc[0]~3                                                                                          ; 9       ;
; ACog:cog0|acog_wback:wback|pc[0]~1                                                                                          ; 9       ;
; ACog:cog0|acog_alu:alu|Mux7~24                                                                                              ; 9       ;
; ACog:cog0|acog_alu:alu|Mux16~9                                                                                              ; 9       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Selector23~1                                                                      ; 9       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~67                                                                              ; 9       ;
; ACog:cog0|acog_alu:alu|Mux30~3                                                                                              ; 9       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[27]                                                                                    ; 9       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~13                                                                              ; 9       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[17]                                                                                    ; 9       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[16]                                                                                    ; 9       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[13]                                                                                    ; 9       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Add0~129                                                                          ; 9       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[11]~DUPLICATE                                                                          ; 8       ;
; ACog:cog0|acog_alu:alu|Mux30~36                                                                                             ; 8       ;
; ACog:cog0|acog_alu:alu|Mux13~3                                                                                              ; 8       ;
; ACog:cog0|acog_alu:alu|Mux15~9                                                                                              ; 8       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~90                                                                              ; 8       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~60                                                                              ; 8       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~46                                                                              ; 8       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~37                                                                              ; 8       ;
; ACog:cog0|acog_alu:alu|Mux31~3                                                                                              ; 8       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[7]                                                                                     ; 8       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~3                                                                               ; 8       ;
; ACog:cog0|acog_alu:alu|Mux0~0                                                                                               ; 8       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Add0~69                                                                           ; 8       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Add0~65                                                                           ; 8       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Add0~61                                                                           ; 8       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[8]~DUPLICATE                                                                           ; 7       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[15]~DUPLICATE                                                                          ; 7       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[17]                                                                                ; 7       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[0]~5                                                                                      ; 7       ;
; ACog:cog0|acog_id:idecode|opcode_o[2]                                                                                       ; 7       ;
; ACog:cog0|acog_alu:alu|Mux7~21                                                                                              ; 7       ;
; ACog:cog0|acog_alu:alu|Mux7~7                                                                                               ; 7       ;
; ACog:cog0|acog_alu:alu|Mux8~9                                                                                               ; 7       ;
; ACog:cog0|acog_alu:alu|Mux14~9                                                                                              ; 7       ;
; ACog:cog0|acog_alu:alu|Mux20~10                                                                                             ; 7       ;
; ACog:cog0|acog_alu:alu|Mux23~11                                                                                             ; 7       ;
; ACog:cog0|acog_alu:alu|Mux30~30                                                                                             ; 7       ;
; ACog:cog0|acog_alu:alu|Mux30~29                                                                                             ; 7       ;
; ACog:cog0|acog_alu:alu|Mux24~0                                                                                              ; 7       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~53                                                                              ; 7       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~31                                                                              ; 7       ;
; ACog:cog0|acog_alu:alu|Mux30~8                                                                                              ; 7       ;
; ACog:cog0|acog_alu:alu|Mux30~4                                                                                              ; 7       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~22                                                                              ; 7       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~10                                                                              ; 7       ;
; ACog:cog0|acog_mem:acog_mem|Selector63~1                                                                                    ; 6       ;
; ACog:cog0|acog_alu:alu|Mux1~16                                                                                              ; 6       ;
; ACog:cog0|acog_alu:alu|Mux2~17                                                                                              ; 6       ;
; ACog:cog0|acog_alu:alu|Mux3~15                                                                                              ; 6       ;
; ACog:cog0|acog_alu:alu|Mux4~14                                                                                              ; 6       ;
; ACog:cog0|acog_alu:alu|Mux5~15                                                                                              ; 6       ;
; ACog:cog0|acog_alu:alu|Mux6~14                                                                                              ; 6       ;
; ACog:cog0|acog_alu:alu|Mux7~23                                                                                              ; 6       ;
; ACog:cog0|acog_alu:alu|Mux10~9                                                                                              ; 6       ;
; ACog:cog0|acog_alu:alu|Mux12~9                                                                                              ; 6       ;
; ACog:cog0|acog_alu:alu|Mux13~24                                                                                             ; 6       ;
; ACog:cog0|acog_alu:alu|Mux17~13                                                                                             ; 6       ;
; ACog:cog0|acog_alu:alu|Mux18~12                                                                                             ; 6       ;
; ACog:cog0|acog_alu:alu|Mux19~12                                                                                             ; 6       ;
; ACog:cog0|acog_alu:alu|Mux21~15                                                                                             ; 6       ;
; ACog:cog0|acog_alu:alu|Mux22~10                                                                                             ; 6       ;
; ACog:cog0|acog_alu:alu|Mux21~4                                                                                              ; 6       ;
; ACog:cog0|acog_alu:alu|Mux21~2                                                                                              ; 6       ;
; ACog:cog0|acog_alu:alu|Mux24~12                                                                                             ; 6       ;
; ACog:cog0|acog_alu:alu|Mux25~10                                                                                             ; 6       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~137                                                                             ; 6       ;
; ACog:cog0|acog_alu:alu|Mux25~9                                                                                              ; 6       ;
; ACog:cog0|acog_alu:alu|Mux26~11                                                                                             ; 6       ;
; ACog:cog0|acog_alu:alu|Mux27~11                                                                                             ; 6       ;
; ACog:cog0|acog_alu:alu|Mux28~10                                                                                             ; 6       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~91                                                                              ; 6       ;
; ACog:cog0|acog_alu:alu|Mux29~11                                                                                             ; 6       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~83                                                                              ; 6       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~68                                                                              ; 6       ;
; ACog:cog0|acog_alu:alu|Mux30~32                                                                                             ; 6       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~57                                                                              ; 6       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~50                                                                              ; 6       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~47                                                                              ; 6       ;
; ACog:cog0|acog_id:idecode|opcode_o[16]                                                                                      ; 6       ;
; ACog:cog0|acog_mem:acog_mem|comb~0                                                                                          ; 6       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[11]                                                                                    ; 6       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[21]                                                                                    ; 6       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[2]                                                                                     ; 6       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~0                                                                               ; 6       ;
; ACog:cog0|acog_alu:alu|Mux9~9                                                                                               ; 6       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[16]~DUPLICATE                                                                      ; 5       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[8]~DUPLICATE                                                                       ; 5       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[5]~DUPLICATE                                                                           ; 5       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[27]~DUPLICATE                                                                          ; 5       ;
; ACog:cog0|acog_id:idecode|save_pc_from_pc_plus_1_o                                                                          ; 5       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[31]                                                                                ; 5       ;
; ACog:cog0|acog_mem:acog_mem|Selector34~1                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|Selector41~1                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|Selector39~1                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|Selector40~1                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|Selector42~1                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|Selector45~1                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|Selector43~1                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|Selector44~1                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|Selector46~1                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|Selector35~1                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|Selector36~1                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|Selector38~1                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|Selector56~1                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|Selector58~1                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|Selector49~1                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|Selector47~1                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|Selector48~1                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|Selector50~1                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|Selector61~1                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|Selector59~1                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|Selector62~1                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|Selector53~1                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|Selector52~1                                                                                    ; 5       ;
; ACog:cog0|acog_alu:alu|Mux11~13                                                                                             ; 5       ;
; ACog:cog0|acog_alu:alu|Mux13~17                                                                                             ; 5       ;
; ACog:cog0|acog_alu:alu|Mux13~15                                                                                             ; 5       ;
; ACog:cog0|acog_alu:alu|Mux13~14                                                                                             ; 5       ;
; ACog:cog0|acog_alu:alu|Mux13~13                                                                                             ; 5       ;
; ACog:cog0|acog_alu:alu|Mux13~9                                                                                              ; 5       ;
; ACog:cog0|acog_alu:alu|Mux13~8                                                                                              ; 5       ;
; ACog:cog0|acog_alu:alu|Mux13~7                                                                                              ; 5       ;
; ACog:cog0|acog_alu:alu|Mux30~34                                                                                             ; 5       ;
; ACog:cog0|acog_alu:alu|Mux13~4                                                                                              ; 5       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~188                                                                             ; 5       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~182                                                                             ; 5       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~145                                                                             ; 5       ;
; ACog:cog0|acog_alu:alu|Mux23~2                                                                                              ; 5       ;
; ACog:cog0|acog_mem:acog_mem|d_lshift_o[1]                                                                                   ; 5       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~48                                                                              ; 5       ;
; ACog:cog0|acog_mem:acog_mem|Decoder3~0                                                                                      ; 5       ;
; ACog:cog0|acog_alu:alu|LessThan0~14                                                                                         ; 5       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[21]                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[24]                                                                                    ; 5       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~24                                                                              ; 5       ;
; ACog:cog0|acog_alu:alu|barrel_shl:shl|Decoder0~0                                                                            ; 5       ;
; ACog:cog0|acog_mem:acog_mem|d_lshift_o[0]                                                                                   ; 5       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[23]                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[27]                                                                                    ; 5       ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|q_a[28] ; 5       ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|q_a[31] ; 5       ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|q_a[1]  ; 5       ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|q_a[29] ; 5       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Add0~93                                                                           ; 5       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Add0~33                                                                           ; 5       ;
; ACog:cog0|acog_mem:acog_mem|d_lshift_o[3]                                                                                   ; 5       ;
; ACog:cog0|acog_mem:acog_mem|d_lshift_o[2]                                                                                   ; 5       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[15]~DUPLICATE                                                                      ; 4       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[10]~DUPLICATE                                                                          ; 4       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Selector0~2                                                                       ; 4       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[23]                                                                                ; 4       ;
; ACog:cog0|acog_seq:seq|read_rdy                                                                                             ; 4       ;
; ACog:cog0|acog_id:idecode|Mux0~0                                                                                            ; 4       ;
; ACog:cog0|acog_mem:acog_mem|Decoder1~0                                                                                      ; 4       ;
; ACog:cog0|acog_mem:acog_mem|Selector33~1                                                                                    ; 4       ;
; ACog:cog0|acog_mem:acog_mem|Selector37~1                                                                                    ; 4       ;
; ACog:cog0|acog_mem:acog_mem|Selector57~1                                                                                    ; 4       ;
; ACog:cog0|acog_mem:acog_mem|Selector55~1                                                                                    ; 4       ;
; ACog:cog0|acog_mem:acog_mem|Selector60~1                                                                                    ; 4       ;
; ACog:cog0|acog_mem:acog_mem|Selector51~1                                                                                    ; 4       ;
; ACog:cog0|acog_mem:acog_mem|Selector54~1                                                                                    ; 4       ;
; ACog:cog0|acog_id:idecode|opcode_o[7]                                                                                       ; 4       ;
; ACog:cog0|acog_id:idecode|opcode_o[8]                                                                                       ; 4       ;
; ACog:cog0|acog_id:idecode|opcode_o[6]                                                                                       ; 4       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[30]                                                                                ; 4       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[29]                                                                                ; 4       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[28]                                                                                ; 4       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[27]                                                                                ; 4       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[26]                                                                                ; 4       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[25]                                                                                ; 4       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[24]                                                                                ; 4       ;
; ACog:cog0|acog_alu:alu|Mux7~5                                                                                               ; 4       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[22]                                                                                ; 4       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[21]                                                                                ; 4       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[20]                                                                                ; 4       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[19]                                                                                ; 4       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[18]                                                                                ; 4       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[13]                                                                                ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~177                                                                             ; 4       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[12]                                                                                ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~172                                                                             ; 4       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[11]                                                                                ; 4       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[10]                                                                                ; 4       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[9]                                                                                 ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~142                                                                             ; 4       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[7]                                                                                 ; 4       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[6]                                                                                 ; 4       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[5]                                                                                 ; 4       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[4]                                                                                 ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~106                                                                             ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~99                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~96                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~95                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~94                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~93                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~88                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~85                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~77                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~75                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~73                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~72                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~71                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~70                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~65                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~64                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~63                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~62                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~61                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~59                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~55                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~43                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~42                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~41                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~40                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~35                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~34                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~33                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~32                                                                              ; 4       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[1]                                                                                 ; 4       ;
; ACog:cog0|acog_alu:alu|LessThan0~16                                                                                         ; 4       ;
; ACog:cog0|acog_alu:alu|LessThan0~9                                                                                          ; 4       ;
; ACog:cog0|acog_alu:alu|LessThan0~4                                                                                          ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~28                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~27                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~26                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~25                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~23                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~18                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~17                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~16                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~15                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~14                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~12                                                                              ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_rcl:rcl|Decoder0~0                                                                            ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~8                                                                               ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~7                                                                               ; 4       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[24]                                                                                    ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~6                                                                               ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~5                                                                               ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~4                                                                               ; 4       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~2                                                                               ; 4       ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|q_a[27] ; 4       ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|q_a[30] ; 4       ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|q_a[3]  ; 4       ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|q_a[4]  ; 4       ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|q_a[5]  ; 4       ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|q_a[26] ; 4       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[23]~DUPLICATE                                                                      ; 3       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[14]~DUPLICATE                                                                      ; 3       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[3]~DUPLICATE                                                                       ; 3       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[18]~DUPLICATE                                                                          ; 3       ;
; pll_altera:comb_227|pll_altera_0002:pll_altera_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_SHIFT            ; 3       ;
; reset_in~input                                                                                                              ; 3       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Selector8~1                                                                       ; 3       ;
; ACog:cog0|acog_alu:alu|Selector0~5                                                                                          ; 3       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~19                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~18                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[15]                                                                                ; 3       ;
; ACog:cog0|acog_id:idecode|Selector6~0                                                                                       ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[7]                                                                                          ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[6]                                                                                          ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[5]                                                                                          ; 3       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[14]~96                                                                                    ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[14]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[13]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[12]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[11]~87                                                                                    ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[11]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[10]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[9]                                                                                          ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[8]                                                                                          ; 3       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[21]~74                                                                                    ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[21]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[20]~71                                                                                    ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[20]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[19]~68                                                                                    ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[19]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[18]~65                                                                                    ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[18]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[17]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[16]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[15]~56                                                                                    ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[15]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[28]~53                                                                                    ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[28]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[27]~50                                                                                    ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[27]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[26]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[25]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[24]~41                                                                                    ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[24]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[23]~38                                                                                    ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[23]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[22]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[31]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[30]~29                                                                                    ; 3       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[29]~26                                                                                    ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[29]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|Selector32~1                                                                                    ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[1]                                                                                          ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[3]                                                                                          ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[2]                                                                                          ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[4]                                                                                          ; 3       ;
; ACog:cog0|acog_id:idecode|opcode_o[5]                                                                                       ; 3       ;
; ACog:cog0|acog_id:idecode|opcode_o[4]                                                                                       ; 3       ;
; ACog:cog0|acog_id:idecode|opcode_o[3]                                                                                       ; 3       ;
; ACog:cog0|acog_alu:alu|Mux2~0                                                                                               ; 3       ;
; ACog:cog0|acog_alu:alu|Mux7~14                                                                                              ; 3       ;
; ACog:cog0|acog_alu:alu|Mux7~0                                                                                               ; 3       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Selector8~0                                                                       ; 3       ;
; ACog:cog0|acog_alu:alu|Mux11~4                                                                                              ; 3       ;
; ACog:cog0|acog_alu:alu|q_o~18                                                                                               ; 3       ;
; ACog:cog0|acog_alu:alu|Mux11~0                                                                                              ; 3       ;
; ACog:cog0|acog_alu:alu|Mux30~35                                                                                             ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~183                                                                             ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shl:shl|Mux24~1                                                                               ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~166                                                                             ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shl:shl|Mux25~1                                                                               ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~160                                                                             ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shl:shl|Mux26~1                                                                               ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~153                                                                             ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shl:shl|Mux27~1                                                                               ; 3       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Selector23~2                                                                      ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~138                                                                             ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux7~0                                                                                ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~136                                                                             ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~134                                                                             ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~128                                                                             ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~127                                                                             ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~125                                                                             ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~122                                                                             ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~120                                                                             ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux9~0                                                                                ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~119                                                                             ; 3       ;
; ACog:cog0|acog_alu:alu|Mux27~8                                                                                              ; 3       ;
; ACog:cog0|acog_alu:alu|Mux27~7                                                                                              ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~117                                                                             ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~114                                                                             ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~112                                                                             ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux10~0                                                                               ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~111                                                                             ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~108                                                                             ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~103                                                                             ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~100                                                                             ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~97                                                                              ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~92                                                                              ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~87                                                                              ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~81                                                                              ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~79                                                                              ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~78                                                                              ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~74                                                                              ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~69                                                                              ; 3       ;
; ACog:cog0|acog_alu:alu|Mux30~27                                                                                             ; 3       ;
; ACog:cog0|acog_alu:alu|Mux30~24                                                                                             ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~52                                                                              ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~44                                                                              ; 3       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~36                                                                              ; 3       ;
; ACog:cog0|acog_alu:alu|Mux30~5                                                                                              ; 3       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[6]                                                                                     ; 3       ;
; ACog:cog0|acog_alu:alu|LessThan0~13                                                                                         ; 3       ;
; ACog:cog0|acog_alu:alu|LessThan0~12                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[30]                                                                                    ; 3       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[29]                                                                                    ; 3       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[29]                                                                                    ; 3       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[28]                                                                                    ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[31]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[31]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[30]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[30]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[29]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[29]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[28]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[28]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[27]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[27]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[26]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[26]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[25]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[25]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[24]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[24]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[23]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[23]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[22]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[22]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[21]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[21]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[20]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[20]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[19]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[19]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[18]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[18]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[17]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[17]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[16]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[14]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[14]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[13]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[13]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[12]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[12]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[11]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[10]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[10]                                                                                        ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[9]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[9]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[8]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[8]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[7]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[7]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[6]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[6]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[5]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[5]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[4]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[4]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[3]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[3]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[2]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[2]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[1]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[1]                                                                                         ; 3       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[0]                                                                                         ; 3       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Selector16~3                                                                      ; 3       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Selector15~3                                                                      ; 3       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Selector14~3                                                                      ; 3       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|partial_sub[31]~125                                                               ; 3       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Add0~125                                                                          ; 3       ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|q_a[17] ; 3       ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|q_a[2]  ; 3       ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|q_a[6]  ; 3       ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|q_a[7]  ; 3       ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|q_a[8]  ; 3       ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|q_a[9]  ; 3       ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|q_a[10] ; 3       ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|q_a[11] ; 3       ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|q_a[12] ; 3       ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|q_a[13] ; 3       ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|q_a[14] ; 3       ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|q_a[15] ; 3       ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|q_a[16] ; 3       ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|q_a[0]  ; 3       ;
; ACog:cog0|acog_mem:acog_mem|d_lshift_o[23]                                                                                  ; 3       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|partial_sub[23]~93                                                                ; 3       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|partial_sub[17]~69                                                                ; 3       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|partial_sub[16]~65                                                                ; 3       ;
; ACog:cog0|acog_mem:acog_mem|d_lshift_o[15]                                                                                  ; 3       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|partial_sub[15]~61                                                                ; 3       ;
; ACog:cog0|acog_mem:acog_mem|d_lshift_o[14]                                                                                  ; 3       ;
; ACog:cog0|acog_mem:acog_mem|d_lshift_o[13]                                                                                  ; 3       ;
; ACog:cog0|acog_mem:acog_mem|d_lshift_o[12]                                                                                  ; 3       ;
; ACog:cog0|acog_mem:acog_mem|d_lshift_o[11]                                                                                  ; 3       ;
; ACog:cog0|acog_mem:acog_mem|d_lshift_o[10]                                                                                  ; 3       ;
; ACog:cog0|acog_mem:acog_mem|d_lshift_o[9]                                                                                   ; 3       ;
; ACog:cog0|acog_mem:acog_mem|d_lshift_o[8]                                                                                   ; 3       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|partial_sub[8]~33                                                                 ; 3       ;
; ACog:cog0|acog_mem:acog_mem|d_lshift_o[7]                                                                                   ; 3       ;
; ACog:cog0|acog_mem:acog_mem|d_lshift_o[6]                                                                                   ; 3       ;
; ACog:cog0|acog_mem:acog_mem|d_lshift_o[5]                                                                                   ; 3       ;
; ACog:cog0|acog_mem:acog_mem|d_lshift_o[4]                                                                                   ; 3       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|partial_sub[0]~1                                                                  ; 3       ;
; ACog:cog0|acog_mem:acog_mem|CNT[0]~DUPLICATE                                                                                ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[2]~DUPLICATE                                                                       ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[15]~DUPLICATE                                                                              ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[15]~DUPLICATE                                                                              ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[0]~DUPLICATE                                                                               ; 2       ;
; pll_altera:comb_227|pll_altera_0002:pll_altera_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_RECONFIG_O_UP               ; 2       ;
; pll_altera:comb_227|pll_altera_0002:pll_altera_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL_O_CNTNEN         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[0]~4_wirecell                                                                             ; 2       ;
; ACog:cog0|acog_mem:acog_mem|CNT[0]~0                                                                                        ; 2       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Selector8~5                                                                       ; 2       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Selector8~3                                                                       ; 2       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Selector8~2                                                                       ; 2       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Selector23~7                                                                      ; 2       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Selector23~4                                                                      ; 2       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Selector23~3                                                                      ; 2       ;
; ACog:cog0|acog_wback:wback|flag_c~1                                                                                         ; 2       ;
; ACog:cog0|acog_alu:alu|Mux30~38                                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|Mux31~5                                                                                              ; 2       ;
; ACog:cog0|acog_alu:alu|Mux31~4                                                                                              ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Equal4~7                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Equal4~4                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Equal4~1                                                                                        ; 2       ;
; ACog:cog0|acog_wback:wback|Selector0~0                                                                                      ; 2       ;
; ACog:cog0|acog_wback:wback|Selector1~0                                                                                      ; 2       ;
; ACog:cog0|acog_wback:wback|Selector6~0                                                                                      ; 2       ;
; ACog:cog0|acog_wback:wback|Selector7~0                                                                                      ; 2       ;
; ACog:cog0|acog_wback:wback|pc[0]~0                                                                                          ; 2       ;
; ACog:cog0|acog_mem:acog_mem|muxed_d_addr[8]~8                                                                               ; 2       ;
; ACog:cog0|acog_mem:acog_mem|muxed_d_addr[7]~7                                                                               ; 2       ;
; ACog:cog0|acog_mem:acog_mem|muxed_d_addr[6]~6                                                                               ; 2       ;
; ACog:cog0|acog_mem:acog_mem|muxed_d_addr[5]~5                                                                               ; 2       ;
; ACog:cog0|acog_mem:acog_mem|muxed_d_addr[4]~4                                                                               ; 2       ;
; ACog:cog0|acog_mem:acog_mem|muxed_d_addr[3]~3                                                                               ; 2       ;
; ACog:cog0|acog_mem:acog_mem|muxed_d_addr[2]~2                                                                               ; 2       ;
; ACog:cog0|acog_mem:acog_mem|muxed_d_addr[1]~1                                                                               ; 2       ;
; ACog:cog0|acog_mem:acog_mem|muxed_d_addr[0]~0                                                                               ; 2       ;
; ACog:cog0|acog_mem:acog_mem|left_addr_mux[8]~8                                                                              ; 2       ;
; ACog:cog0|acog_mem:acog_mem|left_addr_mux[7]~7                                                                              ; 2       ;
; ACog:cog0|acog_mem:acog_mem|left_addr_mux[6]~6                                                                              ; 2       ;
; ACog:cog0|acog_mem:acog_mem|left_addr_mux[5]~5                                                                              ; 2       ;
; ACog:cog0|acog_mem:acog_mem|left_addr_mux[4]~4                                                                              ; 2       ;
; ACog:cog0|acog_mem:acog_mem|left_addr_mux[3]~3                                                                              ; 2       ;
; ACog:cog0|acog_mem:acog_mem|left_addr_mux[2]~2                                                                              ; 2       ;
; ACog:cog0|acog_mem:acog_mem|left_addr_mux[1]~1                                                                              ; 2       ;
; ACog:cog0|acog_mem:acog_mem|left_addr_mux[0]~0                                                                              ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~30                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~29                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~28                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~27                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~26                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~25                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~24                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~23                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~22                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~21                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~20                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~17                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~16                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[16]                                                                                ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~15                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~14                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~13                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~12                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~11                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~10                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~9                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~8                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[8]                                                                                 ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~7                                                                                         ; 2       ;
; ACog:cog0|acog_wback:wback|pc[6]                                                                                            ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~6                                                                                         ; 2       ;
; ACog:cog0|acog_wback:wback|pc[5]                                                                                            ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~5                                                                                         ; 2       ;
; ACog:cog0|acog_wback:wback|pc[4]                                                                                            ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~4                                                                                         ; 2       ;
; ACog:cog0|acog_wback:wback|pc[3]                                                                                            ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~3                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Mux30~2                                                                                         ; 2       ;
; ACog:cog0|acog_id:idecode|Selector3~1                                                                                       ; 2       ;
; ACog:cog0|acog_id:idecode|Selector2~0                                                                                       ; 2       ;
; ACog:cog0|acog_wback:wback|pc[0]                                                                                            ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[7]~108                                                                                    ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[7]~107                                                                                    ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[7]                                                                                          ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[6]~104                                                                                    ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[6]~103                                                                                    ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[6]                                                                                          ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[5]~100                                                                                    ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[5]~99                                                                                     ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[5]                                                                                          ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[14]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[13]~93                                                                                    ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[13]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[12]~90                                                                                    ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[12]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[11]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[10]~84                                                                                    ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[10]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[9]~81                                                                                     ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[9]                                                                                          ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[8]~78                                                                                     ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[8]~77                                                                                     ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[8]                                                                                          ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[21]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[20]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[19]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[18]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[17]~62                                                                                    ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[17]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[16]~59                                                                                    ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[16]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[15]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[28]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[27]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[26]~47                                                                                    ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[26]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[25]~44                                                                                    ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[25]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[24]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[23]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[22]~35                                                                                    ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[22]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[31]~32                                                                                    ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[31]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[30]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|CNT[30]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[29]                                                                                         ; 2       ;
; ACog:cog0|acog_alu:alu|Equal0~5                                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|Equal0~3                                                                                             ; 2       ;
; ACog:cog0|acog_wback:wback|flag_c~0                                                                                         ; 2       ;
; ACog:cog0|acog_id:idecode|save_c_o                                                                                          ; 2       ;
; ACog:cog0|acog_alu:alu|acog_addsub:addsub|Selector31~11                                                                     ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[29]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[29]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[30]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[30]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[31]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[22]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[22]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[24]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[24]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[23]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[23]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[21]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[21]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[18]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[18]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[20]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[20]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[19]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[19]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[17]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[17]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[26]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[26]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[28]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[28]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[27]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[27]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[25]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[25]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[6]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[6]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[8]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[8]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[7]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[7]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[5]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[5]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[14]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[14]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[16]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[16]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[15]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[15]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[13]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[13]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[10]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[10]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[12]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[12]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[11]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[11]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[1]~19                                                                                     ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[1]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[1]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[1]                                                                                          ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[9]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[9]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[3]~17                                                                                     ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[3]~16                                                                                     ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[3]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[3]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[3]                                                                                          ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[2]~13                                                                                     ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[2]~12                                                                                     ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[2]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[2]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[2]                                                                                          ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[4]~9                                                                                      ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[4]~8                                                                                      ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[4]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[4]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[4]                                                                                          ; 2       ;
; ACog:cog0|acog_mem:acog_mem|load_from_mem                                                                                   ; 2       ;
; ACog:cog0|acog_mem:acog_mem|CNT[0]                                                                                          ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTB[0]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRB[0]                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|INA[0]                                                                                          ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux3~0                                                                                ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux4~0                                                                                ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux5~0                                                                                ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux8~1                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux8~0                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux8~1                                                                                ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shl:shl|Mux25~3                                                                               ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shl:shl|Mux26~3                                                                               ; 2       ;
; ACog:cog0|acog_alu:alu|Mux11~12                                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|Mux11~8                                                                                              ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shl:shl|Mux27~3                                                                               ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shl:shl|Mux4~0                                                                                ; 2       ;
; ACog:cog0|acog_alu:alu|Mux13~18                                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shl:shl|Mux5~0                                                                                ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shl:shl|Mux6~0                                                                                ; 2       ;
; ACog:cog0|acog_alu:alu|q_o~15                                                                                               ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux14~1                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux14~0                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shl:shl|Mux7~0                                                                                ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux15~1                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux15~0                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shl:shl|Mux24~2                                                                               ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~189                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux16~1                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux16~0                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux17~1                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux17~0                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~187                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~186                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shl:shl|Mux25~2                                                                               ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~185                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux16~0                                                                               ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux18~1                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux18~0                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~181                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~180                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shl:shl|Mux26~2                                                                               ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~179                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux17~0                                                                               ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Ram0~6                                                                                ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux19~1                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux19~0                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~176                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~175                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shl:shl|Mux27~2                                                                               ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~174                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux18~0                                                                               ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~171                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Ram0~5                                                                                ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~169                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~168                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~167                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux19~0                                                                               ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~165                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~163                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~162                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~161                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux20~0                                                                               ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~159                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Ram0~3                                                                                ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~156                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~155                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~154                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux21~0                                                                               ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~152                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~150                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~147                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~146                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux23~1                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux23~0                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~144                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~143                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shl:shl|Mux24~0                                                                               ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~141                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~140                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux23~0                                                                               ; 2       ;
; ACog:cog0|acog_alu:alu|Mux24~5                                                                                              ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Ram0~2                                                                                ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~135                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~133                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shl:shl|Mux25~0                                                                               ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~131                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~129                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux8~0                                                                                ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~126                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~124                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shl:shl|Mux26~0                                                                               ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~121                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|Mux26~4                                                                                              ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Ram0~1                                                                                ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~118                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~116                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shl:shl|Mux27~0                                                                               ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~113                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~109                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~107                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~104                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~102                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~101                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Ram0~0                                                                                ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux27~0                                                                               ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_rcl:rcl|Decoder0~1                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~89                                                                              ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~86                                                                              ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~82                                                                              ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~80                                                                              ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux28~0                                                                               ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[2]                                                                                 ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~66                                                                              ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~56                                                                              ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~54                                                                              ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~51                                                                              ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~49                                                                              ; 2       ;
; ACog:cog0|acog_alu:alu|Mux30~18                                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~39                                                                              ; 2       ;
; ACog:cog0|acog_alu:alu|Mux30~1                                                                                              ; 2       ;
; ACog:cog0|acog_id:idecode|opcode_o[12]                                                                                      ; 2       ;
; ACog:cog0|acog_id:idecode|opcode_o[11]                                                                                      ; 2       ;
; ACog:cog0|acog_id:idecode|opcode_o[13]                                                                                      ; 2       ;
; ACog:cog0|acog_id:idecode|opcode_o[14]                                                                                      ; 2       ;
; ACog:cog0|acog_id:idecode|opcode_o[15]                                                                                      ; 2       ;
; ACog:cog0|acog_alu:alu|LessThan0~18                                                                                         ; 2       ;
; ACog:cog0|acog_alu:alu|LessThan0~17                                                                                         ; 2       ;
; ACog:cog0|acog_alu:alu|LessThan1~1                                                                                          ; 2       ;
; ACog:cog0|acog_alu:alu|LessThan0~15                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[14]                                                                                    ; 2       ;
; ACog:cog0|acog_alu:alu|LessThan0~10                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[20]                                                                                    ; 2       ;
; ACog:cog0|acog_alu:alu|LessThan0~8                                                                                          ; 2       ;
; ACog:cog0|acog_alu:alu|LessThan0~5                                                                                          ; 2       ;
; ACog:cog0|acog_alu:alu|LessThan0~3                                                                                          ; 2       ;
; ACog:cog0|acog_alu:alu|LessThan0~0                                                                                          ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux31~0                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~29                                                                              ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_rev:rev|Mux30~0                                                                               ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~19                                                                              ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux30~9                                                                               ; 2       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[30]                                                                                    ; 2       ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[15]                                                                                    ; 2       ;
; ACog:cog0|acog_mem:acog_mem|OUTA[16]                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|DIRA[11]                                                                                        ; 2       ;
; ACog:cog0|acog_alu:alu|Mux31~8                                                                                              ; 2       ;
; ACog:cog0|acog_alu:alu|barrel_shr:shr|Mux29~0                                                                               ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux30~0                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux29~0                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux28~0                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux27~0                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux26~0                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux25~0                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux24~0                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux22~0                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux21~0                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux20~0                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux13~0                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux12~0                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux11~0                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux10~0                                                                            ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux9~0                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux7~0                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux6~0                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux5~0                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux4~0                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux3~0                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux2~0                                                                             ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux1~0                                                                             ; 2       ;
; ACog:cog0|acog_mem:acog_mem|s_mux[0]~110                                                                                    ; 2       ;
; ACog:cog0|acog_alu:alu|acog_logic:alogic|Mux0~0                                                                             ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Add1~121                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Add1~113                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Add1~109                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Add1~105                                                                                        ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Add0~21                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Add1~49                                                                                         ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Add1~9                                                                                          ; 2       ;
; ACog:cog0|acog_mem:acog_mem|Add1~5                                                                                          ; 2       ;
; ACog:cog0|acog_alu:alu|acog_sum:sumxx|Add0~125                                                                              ; 2       ;
+-----------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------+------------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------------------+----------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                           ; Type       ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                                 ; Location                         ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------------------------------------------------------+------------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------------------+----------------------------------+----------------------+-----------------+-----------------+
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|ALTSYNCRAM ; M10K block ; True Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0          ; ../01_Verilog/mem_cog_testport2.mif ; M10K_X22_Y22_N0, M10K_X22_Y20_N0 ; Don't care           ; New data        ; New data        ;
+--------------------------------------------------------------------------------------------------------------------------------+------------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------------------------+----------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 4,791 / 140,056 ( 3 % ) ;
; C12 interconnects          ; 147 / 6,048 ( 2 % )     ;
; C2 interconnects           ; 1,907 / 54,648 ( 3 % )  ;
; C4 interconnects           ; 1,017 / 25,920 ( 4 % )  ;
; Local interconnects        ; 855 / 36,960 ( 2 % )    ;
; R14 interconnects          ; 330 / 5,984 ( 6 % )     ;
; R3 interconnects           ; 2,018 / 60,192 ( 3 % )  ;
; R6 interconnects           ; 4,242 / 127,072 ( 3 % ) ;
+----------------------------+-------------------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+------------------------------+-------------------------+
; Other Routing Resource Type  ; Usage                   ;
+------------------------------+-------------------------+
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 210 / 140,056 ( < 1 % ) ;
; Global clocks                ; 1 / 16 ( 6 % )          ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14/C12 interconnect drivers ; 435 / 9,504 ( 5 % )     ;
; Spine clocks                 ; 5 / 120 ( 4 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 34        ; 0            ; 34        ; 0            ; 0            ; 34        ; 34        ; 0            ; 34        ; 34        ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 34           ; 0         ; 34           ; 34           ; 0         ; 0         ; 34           ; 0         ; 0         ; 34           ; 2            ; 34           ; 34           ; 34           ; 34           ; 2            ; 34           ; 34           ; 34           ; 34           ; 2            ; 34           ; 34           ; 34           ; 34           ; 34           ; 34           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; port_a[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[10]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[11]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[12]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[13]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[14]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[15]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[16]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[17]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[18]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[19]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[20]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[21]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[22]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[23]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[24]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[25]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[26]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[27]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[28]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[29]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[30]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; port_a[31]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk_in             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset_in           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                         ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                 ; Destination Clock(s)                                                            ; Delay Added in ns ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------+
; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 10.7              ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+-------------------+
; Source Register                                                                                                                                     ; Destination Register                       ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+-------------------+
; ACog:cog0|acog_id:idecode|opcode_o[28]                                                                                                              ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.734             ;
; ACog:cog0|acog_seq:seq|state[0]                                                                                                                     ; ACog:cog0|acog_seq:seq|read_rdy            ; 0.483             ;
; ACog:cog0|acog_id:idecode|opcode_o[31]                                                                                                              ; ACog:cog0|acog_mem:acog_mem|DIRA[21]       ; 0.471             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[23]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[23]       ; 0.447             ;
; ACog:cog0|acog_mem:acog_mem|DIRA[21]                                                                                                                ; ACog:cog0|acog_mem:acog_mem|d_lshift_o[24] ; 0.406             ;
; ACog:cog0|acog_mem:acog_mem|OUTA[21]                                                                                                                ; ACog:cog0|acog_mem:acog_mem|d_lshift_o[24] ; 0.406             ;
; ACog:cog0|acog_mem:acog_mem|OUTB[21]                                                                                                                ; ACog:cog0|acog_mem:acog_mem|d_lshift_o[24] ; 0.406             ;
; ACog:cog0|acog_mem:acog_mem|DIRB[21]                                                                                                                ; ACog:cog0|acog_mem:acog_mem|d_lshift_o[24] ; 0.406             ;
; ACog:cog0|acog_id:idecode|opcode_o[9]                                                                                                               ; ACog:cog0|acog_mem:acog_mem|d_lshift_o[24] ; 0.406             ;
; ACog:cog0|acog_id:idecode|opcode_o[10]                                                                                                              ; ACog:cog0|acog_mem:acog_mem|d_lshift_o[24] ; 0.406             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[2]                                                                                                             ; ACog:cog0|acog_mem:acog_mem|OUTA[11]       ; 0.345             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[7]                                                                                                             ; ACog:cog0|acog_mem:acog_mem|OUTA[7]        ; 0.337             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[13]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[11]       ; 0.300             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[15]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[11]       ; 0.300             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[16]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[11]       ; 0.300             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[11]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[11]       ; 0.300             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[12]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[11]       ; 0.300             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[14]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[11]       ; 0.300             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[19]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[11]       ; 0.300             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[21]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[11]       ; 0.300             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[20]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[11]       ; 0.300             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[25]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[11]       ; 0.300             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[26]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[11]       ; 0.300             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[24]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[11]       ; 0.300             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[3]                                                                                                             ; ACog:cog0|acog_mem:acog_mem|OUTA[11]       ; 0.300             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[1]                                                                                                             ; ACog:cog0|acog_mem:acog_mem|OUTA[11]       ; 0.300             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[22]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[11]       ; 0.300             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[18]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[11]       ; 0.300             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[17]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[11]       ; 0.300             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[0]                                                                                                             ; ACog:cog0|acog_mem:acog_mem|OUTA[11]       ; 0.300             ;
; ACog:cog0|acog_wback:wback|flag_c                                                                                                                   ; ACog:cog0|acog_wback:wback|flag_c          ; 0.295             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[19]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[19]       ; 0.280             ;
; ACog:cog0|acog_seq:seq|read_rdy                                                                                                                     ; ACog:cog0|acog_seq:seq|state[0]            ; 0.276             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[6]                                                                                                             ; ACog:cog0|acog_mem:acog_mem|OUTA[6]        ; 0.239             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[25]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[25]       ; 0.223             ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|ram_block1a21~portb_datain_reg0 ; ACog:cog0|acog_mem:acog_mem|d_lshift_o[24] ; 0.205             ;
; ACog:cog0|acog_mem:acog_mem|cog_mem_altera:comb_2880|altsyncram:altsyncram_component|altsyncram_art2:auto_generated|ram_block1a21~portb_we_reg      ; ACog:cog0|acog_mem:acog_mem|d_lshift_o[24] ; 0.205             ;
; ACog:cog0|acog_id:idecode|opcode_o[17]                                                                                                              ; ACog:cog0|acog_mem:acog_mem|d_lshift_o[24] ; 0.205             ;
; ACog:cog0|acog_id:idecode|opcode_o[16]                                                                                                              ; ACog:cog0|acog_mem:acog_mem|d_lshift_o[24] ; 0.205             ;
; ACog:cog0|acog_id:idecode|opcode_o[15]                                                                                                              ; ACog:cog0|acog_mem:acog_mem|d_lshift_o[24] ; 0.205             ;
; ACog:cog0|acog_id:idecode|opcode_o[14]                                                                                                              ; ACog:cog0|acog_mem:acog_mem|d_lshift_o[24] ; 0.205             ;
; ACog:cog0|acog_id:idecode|opcode_o[13]                                                                                                              ; ACog:cog0|acog_mem:acog_mem|d_lshift_o[24] ; 0.205             ;
; ACog:cog0|acog_id:idecode|opcode_o[11]                                                                                                              ; ACog:cog0|acog_mem:acog_mem|d_lshift_o[24] ; 0.205             ;
; ACog:cog0|acog_id:idecode|opcode_o[12]                                                                                                              ; ACog:cog0|acog_mem:acog_mem|d_lshift_o[24] ; 0.205             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[18]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|DIRA[18]       ; 0.143             ;
; ACog:cog0|acog_wback:wback|flag_z                                                                                                                   ; ACog:cog0|acog_mem:acog_mem|DIRA[18]       ; 0.143             ;
; ACog:cog0|acog_id:idecode|opcode_o[26]                                                                                                              ; ACog:cog0|acog_mem:acog_mem|DIRA[18]       ; 0.143             ;
; ACog:cog0|acog_id:idecode|opcode_o[27]                                                                                                              ; ACog:cog0|acog_mem:acog_mem|DIRA[18]       ; 0.143             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[7]                                                                                                             ; ACog:cog0|acog_mem:acog_mem|OUTA[7]        ; 0.140             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[4]                                                                                                             ; ACog:cog0|acog_mem:acog_mem|DIRA[21]       ; 0.134             ;
; ACog:cog0|acog_mem:acog_mem|d_lshift_o[4]                                                                                                           ; ACog:cog0|acog_mem:acog_mem|OUTA[12]       ; 0.126             ;
; ACog:cog0|acog_mem:acog_mem|d_lshift_o[8]                                                                                                           ; ACog:cog0|acog_mem:acog_mem|OUTA[12]       ; 0.126             ;
; ACog:cog0|acog_mem:acog_mem|d_lshift_o[0]                                                                                                           ; ACog:cog0|acog_mem:acog_mem|OUTA[12]       ; 0.126             ;
; ACog:cog0|acog_mem:acog_mem|d_lshift_o[12]                                                                                                          ; ACog:cog0|acog_mem:acog_mem|OUTA[12]       ; 0.126             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[12]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[12]       ; 0.126             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[9]                                                                                                             ; ACog:cog0|acog_mem:acog_mem|OUTA[12]       ; 0.126             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[10]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[12]       ; 0.126             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[27]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[12]       ; 0.126             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[28]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[12]       ; 0.126             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[29]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[12]       ; 0.126             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[31]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[12]       ; 0.126             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[5]                                                                                                             ; ACog:cog0|acog_mem:acog_mem|OUTA[12]       ; 0.126             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[3]                                                                                                             ; ACog:cog0|acog_mem:acog_mem|OUTA[12]       ; 0.126             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[2]                                                                                                             ; ACog:cog0|acog_mem:acog_mem|OUTA[12]       ; 0.126             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[30]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[12]       ; 0.126             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[8]                                                                                                             ; ACog:cog0|acog_mem:acog_mem|OUTA[12]       ; 0.126             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[4]                                                                                                             ; ACog:cog0|acog_mem:acog_mem|OUTA[12]       ; 0.126             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[1]                                                                                                             ; ACog:cog0|acog_mem:acog_mem|OUTA[12]       ; 0.126             ;
; ACog:cog0|acog_id:idecode|opcode_o[29]                                                                                                              ; ACog:cog0|acog_mem:acog_mem|OUTA[12]       ; 0.126             ;
; ACog:cog0|acog_id:idecode|opcode_o[30]                                                                                                              ; ACog:cog0|acog_mem:acog_mem|OUTA[12]       ; 0.126             ;
; ACog:cog0|acog_mem:acog_mem|d_data_o[0]                                                                                                             ; ACog:cog0|acog_mem:acog_mem|OUTA[12]       ; 0.126             ;
; ACog:cog0|acog_mem:acog_mem|INA[30]                                                                                                                 ; ACog:cog0|acog_mem:acog_mem|s_data_o[30]   ; 0.118             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[17]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[20]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[21]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[22]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[24]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[13]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[15]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[16]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[11]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[14]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[8]                                                                                                         ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[7]                                                                                                         ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[6]                                                                                                         ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[5]                                                                                                         ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[4]                                                                                                         ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[3]                                                                                                         ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_neg_o[2]                                                                                                         ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[9]                                                                                                             ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[8]                                                                                                             ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[10]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[23]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[26]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[27]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[28]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[29]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[5]                                                                                                             ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[6]                                                                                                             ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
; ACog:cog0|acog_mem:acog_mem|s_data_o[30]                                                                                                            ; ACog:cog0|acog_mem:acog_mem|OUTA[8]        ; 0.106             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CEFA2F23I7 for design "AProp_top"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Warning: RST port on the PLL is not properly connected on instance pll_altera:comb_227|pll_altera_0002:pll_altera_inst|altera_pll:altera_pll_i|general[0].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock.
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "pll_altera:comb_227|pll_altera_0002:pll_altera_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): pll_altera:comb_227|pll_altera_0002:pll_altera_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 400 fanout uses global clock CLKCTRL_G8
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X54_Y38_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL pll_altera:comb_227|pll_altera_0002:pll_altera_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Critical Warning (332012): Synopsys Design Constraints File file not found: 'AProp_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: comb_227|pll_altera_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:17
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:30
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 5.09 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:25
Critical Warning (169244): Total number of single-ended output or bi-directional pins in bank 5A have exceeded the recommended amount in a bank where dedicated LVDS, RSDS, or mini-LVDS outputs exists.
    Info (169245): There are 12 output pin(s) with I/O standard 2.5 V and termination Series 50 Ohm
        Info (169220): Location T19 (pad PAD_154): Pin port_a[16] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location T18 (pad PAD_155): Pin port_a[18] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location T20 (pad PAD_156): Pin port_a[17] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location T17 (pad PAD_157): Pin port_a[19] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location T22 (pad PAD_158): Pin port_a[0] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location T15 (pad PAD_159): Pin port_a[1] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location R22 (pad PAD_160): Pin port_a[2] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location R15 (pad PAD_161): Pin port_a[3] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location R21 (pad PAD_162): Pin port_a[4] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location R16 (pad PAD_163): Pin port_a[5] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location P22 (pad PAD_164): Pin port_a[6] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location R17 (pad PAD_165): Pin port_a[7] of type bi-directional uses 2.5 V I/O standard
Critical Warning (169244): Total number of single-ended output or bi-directional pins in bank 5B have exceeded the recommended amount in a bank where dedicated LVDS, RSDS, or mini-LVDS outputs exists.
    Info (169245): There are 16 output pin(s) with I/O standard 2.5 V and termination Series 50 Ohm
        Info (169220): Location N16 (pad PAD_170): Pin port_a[26] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location N20 (pad PAD_171): Pin port_a[8] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location M16 (pad PAD_172): Pin port_a[27] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location N21 (pad PAD_173): Pin port_a[9] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location N19 (pad PAD_174): Pin port_a[24] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location M22 (pad PAD_175): Pin port_a[10] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location M18 (pad PAD_176): Pin port_a[25] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location L22 (pad PAD_177): Pin port_a[11] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location K17 (pad PAD_178): Pin port_a[22] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location M20 (pad PAD_179): Pin port_a[12] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location L17 (pad PAD_180): Pin port_a[23] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location M21 (pad PAD_181): Pin port_a[13] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location L19 (pad PAD_182): Pin port_a[20] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location K21 (pad PAD_183): Pin port_a[14] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location L18 (pad PAD_184): Pin port_a[21] of type bi-directional uses 2.5 V I/O standard
        Info (169220): Location K22 (pad PAD_185): Pin port_a[15] of type bi-directional uses 2.5 V I/O standard
Info (144001): Generated suppressed messages file D:/tmp/ACog/02_Altera/output_files/AProp_top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 1506 megabytes
    Info: Processing ended: Thu Mar 20 16:37:11 2014
    Info: Elapsed time: 00:01:56
    Info: Total CPU time (on all processors): 00:01:56


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/tmp/ACog/02_Altera/output_files/AProp_top.fit.smsg.


