# RV与芯片评论.20201212.第20期


<br />本期概要

- RISC-V Summit2020胜利召开
- 希捷推出两款RISC-V处理器，用于其机械硬盘


<br />


---

<a name="cgX2z"></a>
# 重点聚焦


<a name="8zNLV"></a>
### RISC-V Summit 2020本周结束

- 



<a name="uhIHm"></a>
### 第一次东亚时区RISC-V生态双周同步会本周四召开
<a name="MGTFm"></a>
### RV国际动态
[2020.12.08 Stream Computing: 加入RISC-V董事会和技术指导委员会 · 语雀](https://www.yuque.com/riscv/rvnews/gzhebr)<br />
<br />[2020.12.08 RV国际博文：RISC-V在2020年的回顾 · 语雀](https://www.yuque.com/riscv/rvnews/ryrda7)

<a name="u1qhF"></a>
### 相关周报

- ![image.png](https://cdn.nlark.com/yuque/0/2020/png/1541992/1599307696075-3f44fb1b-f362-4130-a254-b3e4fb6cebac.png#align=left&display=inline&height=24&margin=%5Bobject%20Object%5D&name=image.png&originHeight=84&originWidth=89&size=7408&status=done&style=none&width=25)[semi engineering](https://semiengineering.com/) Week In Review: ：
   - [Blog Review](https://semiengineering.com/blog-review-dec-9-2/) DEC9：Ultra-low power MCU power converter; FPGA verification effort; photonic interconnects.
   - [Design, Low Power](https://semiengineering.com/week-in-review-design-low-power-124/) DEC11：RISC-V updates, VIP; open memory coherency bus; extending SoCs after manufacture.
   - [Manufacturing, Test](https://semiengineering.com/week-in-review-manufacturing-test-126/) DEC11：EU, U.S. boost chip efforts; inspection; wafer M&A; IC test.
   - [Auto, Security, Pervasive Computing](https://semiengineering.com/week-in-review-auto-security-pervasive-computing-45/) DEC11：Cruise driverless in SF; OneSpin boosts RISC-V verification; Synopsys on open source vulnerabilities.
- [OSDT Weekly](https://github.com/hellogcc/osdt-weekly/tree/master/weekly)：[https://github.com/hellogcc/osdt-weekly/blob/master/weekly/2020-12-16.md](https://github.com/hellogcc/osdt-weekly/blob/master/weekly/2020-12-16.md)
- [泰晓咨询](http://tinylab.org/)：[http://tinylab.org/tinylab-weekly-12-2nd-2020/](http://tinylab.org/tinylab-weekly-12-2nd-2020/)
- [PLCT开源进展](https://www.zhihu.com/column/plct-lab)：
- [RT-Thread](https://my.oschina.net/u/4428324)："[【20201211期AI简报】目标检测可达40fps! 标称2.0TOPS的RV1126性能评估实测 ](https://my.oschina.net/u/4428324/blog/4805236
)(From my.oschina.net 2020.12.19)"
- ："[Slack 被收购，以及企业的技术选型 ](https://www.yuque.com/ruanyf/weekly/issue-137
)(From www.yuque.com 2020.12.19)"

---



<a name="nqDGS"></a>
# 技术动态


- 
- [2020.12.08 希捷：发布两款RISC-V处理器，用于硬盘和SSD · 语雀](https://www.yuque.com/riscv/rvnews/wl7da3)
- [2020.12.08 Imperas：其RISC-V参考模型进入Silicon Labs的DV流程 · 语雀](https://www.yuque.com/riscv/rvnews/pion7f)
- 
- 
- 
- "[CMSemicon首款RISC-V内核MCU问世，集成模拟外设简化设计 ](https://moore.live/news/259856/detail/?utm_campaign=share&utm_source=appMessage&utm_medium=wx&code=0212NTkl23le86425Bml2nrZzA32NTkh&state=
)(From moore.live 2020.12.10)"
- "[重磅|赛昉科技发布全球性能最强的RISC-V 天枢系列处理器内核 ](https://mp.weixin.qq.com/s/yFZQW-7jEH4mN0Xolz8XEg
)(From mp.weixin.qq.com 2020.12.10)"
- "[欧洲用于太空的多核RISC-V芯片初步成型 ](https://www.riscv-mcu.com/article-show-id-527.html
)(From www.riscv-mcu.com 2020.12.09)"
- 
- 
- 
- 
- 
- 
- 
- 
- 
<a name="UQCtX"></a>
### Linux动态

- "[Re: [linux-next:master 10963/10966] :1539:2: warning: #warning syscall memfd_secret not implemented ](https://www.spinics.net/lists/linux-mm/msg237880.html
)(From www.spinics.net 2020.12.06)"
- "[[PATCH v3 2/2] RISC-V: sifive_l2_cache: Update L2 cache driver to support SiFive FU740 ](https://www.spinics.net/lists/kernel/msg3767157.html
)(From www.spinics.net 2020.12.16)"
<a name="SYbmw"></a>
### QEMU动态

- 
<a name="8iCWO"></a>
### 其他动态
GCC

- "[RISC-V -menable-experimental-extensions option ](https://www.mail-archive.com/gcc@gcc.gnu.org/msg93850.html
)(From www.mail-archive.com 2020.12.09)"

Chipyard

- "[Release 1.3.0 libgloss installation error #735 ](https://github.com/ucb-bar/chipyard/issues/735
)(From github.com 2020.12.10)"
<a name="v2ah0"></a>
### 一周问答

- "[本人数字集成电路方向研究生，从就业角度考虑，ai加速，soc，和riscv哪个方向就业更有优势？ ](https://www.zhihu.com/question/426184956/answer/1611370415
)(From www.zhihu.com 2020.12.09)"
<a name="CC8oT"></a>
### 社区动态

- "[2021年RISC-V许愿池计划，新增图书翻译条目，欢迎来写下对RV生态的愿望 ](https://mp.weixin.qq.com/s/p3ifYLqlTUwJLWebayJWig
)(From mp.weixin.qq.com 2020.12.10)"

---

<a name="SM5cC"></a>
# 产业风云

- "[中科院新院长低调上任！本硕博均学成于中科大，史上首位 ](https://my.oschina.net/u/4323284/blog/4777315
)(From my.oschina.net 2020.12.07)"
   - 候建国院士主要从事纳米材料与结构、单分子物理与化学、扫描隧道显微学研究，在纳米结构和单分子高分辨表征与控制领域取得了一系列重要的研究成果。
- "[芯来在ICCAD，等您来 ](https://www.eefocus.com/mcu-dsp/477800
)(From www.eefocus.com 2020.12.07)"
   - "[芯来科技基于RISC-V的新产品亮相ICCAD ](https://mp.weixin.qq.com/s/iOfxSMpKZGOU_kLMJtsP-Q
)(From mp.weixin.qq.com 2020.12.14)"
   - 中国集成电路设计业 2020 年会暨重庆集成电路产业创新发展高峰论坛（ICCAD 2020）于 2020 年 12 月 10 日 -12 月 11 日在重庆悦来国际会议中心开幕。
   - 芯来科技执行总裁彭剑英博士于 2020 年 12 月 11 日上午 10:40，就“芯来科技基于 RISC-V 处理器的 SoC IP 平台”主题进行汇报演讲
   - 900系列9级流水线、双发射架构
      - N900为32位高性能嵌入式和实时控制处理器；
      - NX900为64位高性能嵌入式和实时控制处理器；
      - UX900为配置内存管理单元（MMU）的64位双模处理器，既可作为支持Linux系统加载的应用处理器，又可作为实时控制处理器。
   - 可选配的单双精度浮点运算单元（FPU）、数字信号处理单元（DSP）、指令缓存（ICache）和数据缓存（DCache）、以及可信执行环境（TEE）的特性外，又增加了可配置的L2 Cache和可配置的VPU矢量处理单元的特性
- 
- 
   - Sysgo和Cobham Gaisler围绕RISC-V NOEL-V内核扩大合作，以运行PikeOS RTOS的高可靠性设计。
- 
- 
- 
- "[研发智能感知芯片，「曦华科技」获数千万人民币Pre-A轮融资 ](https://36kr.com/p/989930598605952
)(From 36kr.com 2020.12.09)"
   - 曦华拥有类似CortexM多模态的Sparrow架构平台。基于Sparrow平台的在研和规划项目包括3D人脸识别视觉芯片、双目视觉芯片、智能解码Scaler芯片、MCU+感知/驱动系列芯片等。Sparrow平台高度集成了控制部分的RISC-V处理器，计算部分的AI加速器及图像算法加速器，感知部分的Sensor hub、触控、指纹、IR等多种人机交互模块，安全部分达到EAL4+和国密标准的高级安全加密模块，超高速的系统数据架构与超低功耗的模块，丰富接口类型等等，能快速衍生出产品，大幅缩短产品上市周期。基于Sparrow平台，目前主要开发了三类芯片，5G SAR芯片、TWS Touch芯片及智能解码Scaler芯片。
- "[﻿2020年前海梦工场香港团队融资情况 ](http://www.takungpao.com/news/232108/2020/1208/529459.html
)(From www.takungpao.com 2020.12.09)"
   - 易灵思：RISC-V SoC 7200万。音科技术：助听器3500万。百迈技术：缺陷检测2300万。纳百信息：能源与环保1000万。博志生物：骨折预防500万。
- "[东湖高新区支持“硬核科技”企业创新发展政策座谈会 ](http://news.cjn.cn/sywh/202012/t3750672.htm
)(From news.cjn.cn 2020.12.09)"
   - 中科技大学等高校教授，以及飞恩微电子、聚芯微、优炜星科技、芯来科技、仟目激光、微纳传感等10余家“硬核科技”企业负责人参会。
   - 支持“硬核科技”企业创新发展，即将出台专项扶持政策
- "[嘉楠科技获雷锋网AI半导体新基建最佳RISC-V商用奖  ](https://www.sohu.com/a/437082519_114984
)(From www.sohu.com 2020.12.09)"
- "[锐意九载 焕新起航 锐成芯微启用全新企业标识 ](https://mp.weixin.qq.com/s/MH5RFAnozNY_EIswNNpv_w
)(From mp.weixin.qq.com 2020.12.10)"
- 
<a name="PO7vP"></a>
### 评论文集

- "[RISC-V与ARM ](https://vocus.cc/@seacer/5fcd8d89fd89780001db91ff
)(From vocus.cc 2020.12.08)"
- [2020.12.06 评论：RISC-V至少在功耗上有优势 · 语雀](https://www.yuque.com/riscv/rvnews/vumwob)
- 
- 

---



<a name="tAplU"></a>
# 其他动态

<br />

<a name="xVotL"></a>
### 项目推荐：[pulpdrew](https://github.com/pulpdrew)/[bf-to-riscv](https://github.com/pulpdrew/bf-to-riscv)
> 几周前，我通过编写完全太多的Brainfuck编译器来学习汇编。那篇文章涵盖了编译Brainfuck以x86、ARM、wasm和LLVM IR为目标的基础知识。在这里，我将涵盖一些相同的信息，但重点是针对RISC-V汇编。 --  Andrew Davis （俄亥俄州立大学计算机科学与工程专业学生。）

Brainfuck是一种深奥的编程语言，它有8条指令，可以操作一个全局指针和30KB的内存空间。Brainfuck程序那些难以捉摸的指令序列，往往会让程序员感到有趣。

- "[How to Compile Brainfuck to RISC-V with Rust ](https://pulpdrew.com/tech/compile-brainfuck-to-riscv/
)(From pulpdrew.com 2020.12.10)"
<a name="tO9Sj"></a>
### 视频推荐：Kito Cheng - [RFC] RISC-V GNU 工具链分支管理及 Unratified Extension 管理政策
> [https://www.bilibili.com/video/BV1ET4y1M7E5](https://www.bilibili.com/video/BV1ET4y1M7E5)
> “Kito 介绍了目前的 GNU 工具链管理现状以及接下来的变化。简单说就是目前RVI的GitHub下的repo管理对于 maintainers而言负担过大，而且也跟不上现在多个扩展组合使用和验证的需求。Kito 跟 Jim Wilson 等其他人进行讨论之后提出了几个方案。在SSC会后，形成了比较明确的意见，包括逐步淘汰掉 RVI 自行管理的 GNU 仓库。
> 在 Kito 的报告结束之后， Wei Wu 介绍了目前可以做的一些 RISC-V GNU 工具链项目，分享了从 Jim Wilson 以及其他 RISC-V 工具链维护者那里得到的适合初学者的项目列表。欢迎对于工具链感兴趣的小伙伴参与其中。地址在：[https://github.com/riscv/riscv-code-speed-optimization/blob/main/projects/gcc-optimizations.adoc](https://github.com/riscv/riscv-code-speed-optimization/blob/main/projects/gcc-optimizations.adoc)” ---- PLCT吴伟


<br />

<a name="ASCLk"></a>
### 博文推荐

- "[RISC-V群星闪烁时 — RISC-V Summit 2019随想 ](https://zhuanlan.zhihu.com/p/332318188
)(From zhuanlan.zhihu.com 2020.12.09)"
- "[[RISC-V MCU 应用开发] 【RISC-V MCU CH32V103测评】+实现USBHID的键盘鼠标手柄 ](https://bbs.21ic.com/icview-3053652-1-1.html
)(From bbs.21ic.com 2020.12.06)"
- "[[RISC-V MCU 应用开发] 【RISC-V MCU CH32V103测评】PWM控制舵机测试 ](https://bbs.21ic.com/icview-3054106-1-1.html
)(From bbs.21ic.com 2020.12.09)"
- "[[RISC-V MCU 应用开发] 【RISC-V MCU CH32V103测评6】+ 定时器闪烁LED做运行指示 ](https://bbs.21ic.com/icview-3053766-1-1.html
)(From bbs.21ic.com 2020.12.09)"
- [2020.12.08 博文: RISC vs CISC · 语雀](https://www.yuque.com/riscv/rvnews/gufzkt)
- 
- 

<br />
<a name="buvIr"></a>
### 书籍推荐：Microprocessor系列，共五卷
本书共分五册，在2020年11月出版，比较特别地关注前两代微处理器，即处理4位和8位整数的微处理器。<br />作者：[Philippe Darche](https://www.researchgate.net/profile/Philippe_Darche)（[Linkedin](https://www.linkedin.com/in/philippe-darche-80763292/?originalSubdomain=fr)）是巴黎大学计算机实验室（ Paris University Institute of Technology）的Assistant Professor

"[Microprocessor 1 Prolegomenes - Calculation and Storage Functions - Models of Computation and Computer Architecture ](http://www.iste.co.uk/book.php?id=1669
)(From www.iste.co.uk 2020.12.08)"

- 第一卷，介绍了计算功能，回顾了存储器功能，阐明了计算模型和体系结构的概念。采用全面的方法，从当前和过去的技术中抽取实例来说明理论概念，使其易于理解。

"[Microprocessor 2 Core Concepts: Communication in a Digital System ](http://www.iste.co.uk/book.php?id=1682
)(From www.iste.co.uk 2020.12.08)"

- 第二卷--专门介绍总线概念，即数字系统中首选的互连系统。研究了它的主要特点、通信协议、访问和事务仲裁以及接口和电方面的问题。采用了综合的方法，从当前和过去的技术中抽取实例来说明理论概念，使其易于理解。

"[Microprocessor 3 Core Concepts- Hardware Aspects ](http://www.iste.co.uk/book.php?id=1683
)(From www.iste.co.uk 2020.12.08)"

- 第三卷--专门介绍微处理器的材料方面。本书首先介绍了该领域相关概念的基本定义和历史定义。然后详细介绍了微处理器的外部接口，接着介绍了其内部构成。随后介绍了微处理器在工业上的各种改进，以及一些特定的系列，如数字信号处理器和微控制器。本卷最后用数据表展示了微处理器的特性和说明。采用了综合的方法，从当前和过去的技术中抽取实例来说明理论概念，使其易于理解。

"[Microprocessor 4 Core Concepts – Software Aspects ](http://www.iste.co.uk/book.php?id=1692
)(From www.iste.co.uk 2020.12.08)"

- 第四卷--讨论该组件的软件方面。本书介绍了指令的编码、寻址模式和通用组件的指令集架构（ISA）的主要特征。此外，还讨论了利用子程序和中断机制改变执行流程的两种方法。采用综合的方法，并从当前和过去的技术中抽取实例来说明理论概念，使其易于理解。

"[Microprocessor 5 Software and Hardware Aspects of Development, Debugging and Testing – The Microcomputer ](http://www.iste.co.uk/book.php?id=1697
)(From www.iste.co.uk 2020.12.08)"

- 第五卷，也是最后一卷，首先介绍了基于微处理器的数字系统开发链的硬件和软件方面。最后，为了完善该系列并提供一个历史性的视角，详细介绍了第一批微计算机的架构。本书采用了全面的方法，从当前和过去的技术中抽取实例来说明理论概念，使其易于理解。


<br />


---

<a name="5NYql"></a>
# 一周论文

<br />

<a name="J2dHN"></a>
## 芯片安全


<a name="bUeDc"></a>
### **[PDF]** [Bao: a modern lightweight embedded hypervisor](https://www.researchgate.net/profile/Sandro_Pinto2/publication/346448509_Bao_a_modern_lightweight_embedded_hypervisor/links/5fc2d575a6fdcc6cc67f0324/Bao-a-modern-lightweight-embedded-hypervisor.pdf)
J Martins, S Pinto
> 虚拟化已经是混合关键性嵌入式系统的关键技术。开源管理程序（如KVM或Xen）最初并不是针对嵌入式约束和实时性要求而设计的，它依赖于Linux，因此会产生大量的TCBs和广泛的攻击面。此外，它们并没有解决众多的微架构争夺点和侧通道，而这些争夺点和侧通道已经被证明可以打破真正的虚拟机隔离。Bao是一个轻量级、开源的嵌入式管理程序，旨在提供强大的隔离和实时保证。与Jailhouse类似，它是一个利用硬件虚拟化支持的分区管理程序；与Jailhouse不同的是，它是完全自给自足的，不依赖于Linux。目前支持ARMv8和RISC-V，Bao从零开始开发，旨在提供一个最小的净板和工业级的解决方案，并让学术界和工业界共同参与解决现代汽车和工业系统的挑战。



<a name="c1udH"></a>
### **[PDF]** [ADORE: A Differentially Oblivious Relational Database System](https://rajeshjayaram.com/ADORE.pdf)
L Qin, R Jayaram, E Shi, Z Song, D Zhuo, S Chu
> 随着数据分析工作负载向云端转移，防止数据泄露已成为数据管理的关键问题。如今，一种有效的方法是利用硬件飞地（如英特尔SGX）提供的安全执行，以确保数据的保密性和完整性。不幸的是，即使数据分析受到硬件飞地的保护，攻击者仍然可以通过观察加密数据的访问模式来破坏数据的保密性。我们设计并实现了Adore，这是第一个满足差分遗忘性的数据库系统，这是一种新的遗忘性属性，它确保内存访问模式满足差分隐私。我们探索了这个新的遗忘性概念，并证明它在性能和隐私之间进行了原则性的权衡。与要求内存访问模式不泄露任何信息的完全遗忘性相比，差分遗忘性是一种放松，它仍然保留了每个个体的可证明的隐私，同时提供了足够的能力来设计更高效的算法。我们为基本的关系型数据库操作符设计了一系列差分遗忘算法，与最先进的完全遗忘算法相比，所有这些算法的缓存复杂度都有所提高。Adore对数据进行并行加密和解密，以实现高性能的数据库I/O。我们的评估表明，Adore在大数据基准上的表现比最先进的完全遗忘算法高出17倍，并且在相同的硬件配置下可以扩展到10倍大的数据库上运行。



<a name="Vib2x"></a>
## 软件验证
<a name="bUgw7"></a>
### [Software Verification](https://link.springer.com/content/pdf/10.1007/978-3-030-63618-0.pdf)
M Christakis, N Polikarpova, PS Duggirala…
> 本书构成了2020年7月在美国洛杉矶召开的第12届国际验证软件会议（VSTTE 2020）和第13届国际数值软件验证研讨会（NSV 2020）的参考论文集。由于COVID-19大流行，会议以虚拟方式召开。
> 本卷中提交的13篇论文是从21篇提交的论文中认真评审和筛选出来的。这些论文描述了涉及协作、理论统一、工具集成和形式化领域知识的大规模验证工作，以及评估验证技术和技术的新颖实验和案例研究。
> 本次会议与第32届计算机辅助验证国际会议（CAV 2020）同地举行。

<a name="A5v7r"></a>
## 工艺
<a name="sqFzb"></a>
### [Heterogeneous integration and chiplet assembly–all between 2D and 3D](https://eps.ieee.org/images/files/enews/EPS_Newsletter_Paper_Ramm_201111_Pascal_Vivet_Phil_Garrou_Paul_Franzon_Ravi_Swaminathan_Mustafa_Badaroglu_final_1.pdf)
P Ramm, P Franzon, P Garrou, R Swaminathan…<br />本文主要讲了2D和3D堆叠的历史和未来发展，<br />
<br />
<br />

<a name="Xo9i7"></a>
### **[PDF]** [Efficient Sealable Protection Keys for **RISC**-**V**](https://arxiv.org/pdf/2012.02715)
L Delshadtehrani, S Canakci, M Egele, A Joshi - arXiv preprint arXiv:2012.02715, 2020<br />With the continuous increase in the number of software-based attacks, there has<br />been a growing effort towards isolating sensitive data and trusted software<br />components from untrusted third-party components. A hardware-assisted intra …
<a name="ApXSa"></a>
### [Evaluating the CCSDS 123 Compressor Running on **RISC**-**V **and ARM Architectures](https://ieeexplore.ieee.org/abstract/document/9277854/)
C Imianosky, PRO Valim, CA Zeferino, F Viel - 2020 X Brazilian Symposium on …, 2020<br />Hyperspectral images are widely used in spatial applications and are three-<br />dimensional data structures in which the $ x $ and $ y $ axes contain spatial<br />information, and the $ z $-axis contains the spectral bands, which that can reach the …
<a name="BKnUY"></a>
### [Bringing Energy Information to the Instruction Set](https://ieeexplore.ieee.org/abstract/document/9277842/)
B Bonotto, L Wanner, R Pannain, R Azevedo - 2020 X Brazilian Symposium on …, 2020<br />… This work proposes a new branch instruction to the **RISC**-**V** instruction set architecture,<br />called Branch if Energy Low (BEL) … Index Terms—**RISC**-**V** Instruction Set Architecture;<br />Spike Simulator; Energy Management; Battery-Powered Devices I. INTRODUCTION …
<a name="NAAhl"></a>
### **[PDF]** [Hardware Foundation for Secure Computing](http://www.ieee-hpec.org/Proceedings/Xplore/Papers%2520for%2520HPEC%2520site%2520only/46-HPEC.pdf)
D Kava, A Lee, A Mills, M Vai<br />… provide security services. Keywords— Hardware security; security co-processor;<br />secure architecture; processor customization; processor optimization; verification;<br />trust; assurance; protection; **RISC**-**V** I. INTRODUCTION Software …
<a name="X1chQ"></a>
### [Automated SoC Hardening with Model Transformation](https://ieeexplore.ieee.org/abstract/document/9276994/)
VB Bavache, Z Han, H Hartlieb, E Kaja… - 2020 17th Biennial Baltic …, 2020<br />… Following MDA, hard- ware and complementary formal properties are automatically<br />generated in our approach. [11], [12]. Our automation framework takes human-elaborated<br />infor- mal specification (eg **RISC**-**V** ISA specification) as inputs Page 3 …
<a name="aRsv3"></a>
### [The Impact of Hardware Features on the Processor Instruction Set Architecture](https://ieeexplore.ieee.org/abstract/document/9271271/)
TR Zmyzgova, AV Solov'ev, EN Polyakova, DI Dik - 2020 International Multi …, 2020<br />… Architectures MIPS, AMD 29000, Alpha, **RISC**- **V** and some VLIW instruction<br />set architectures are exceptions, as they do not use flags at all as a means<br />of determining state of operation result (for this purpose predicate commands …
<a name="cTkRm"></a>
### **[PDF]** [Optimizing sparse matrix-vector multiplication in NEC SX-Aurora Vector Engine](https://www.researchgate.net/profile/Erich_Focht/publication/346464030_Optimizing_Sparse_Matrix-Vector_Multiplication_in_NEC_SX-Aurora_Vector_Engine/links/5fc385f792851c933f729fba/Optimizing-Sparse-Matrix-Vector-Multiplication-in-NEC-SX-Aurora-Vector-Engine.pdf)
C Gómez, M Casas, F Mantovani, E Focht<br />… an -kbit long vec- tor registers and instructions. Our evaluation assumes therefore an<br />exploratory role for other vector ISA gaining momentum such as Arm SVE and<br />**RISC**-**V** vector extension. Since there was no SELL-C-σ implementation …
<a name="RDTS6"></a>
### **[PDF]** [MemPool: A Shared-L1 Memory Many-Core Cluster with a Low-Latency Interconnect](https://arxiv.org/pdf/2012.02973)
M Cavalcante, S Riedel, A Pullini, L Benini - arXiv preprint arXiv:2012.02973, 2020<br />… In this paper, we set out to design and optimize the first scaled- up<br />many-core system with shared low-latency L1 memory. To this end, we<br />propose MemPool, a 32bit **RISC**-**V**-based system, with 256 small cores …
<a name="eo4D9"></a>
### **[PDF]** [A testing technique for conflict-resolution facilities in software configurators](https://gupea.ub.gu.se/bitstream/2077/67102/1/gupea_2077_67102_1.pdf)
E Groshev - 2020<br />… Hexagon hexagon 14371 Intel Itanium (IA-64) ia64 14664 Motorola 68000<br />m68k 14491 MicroBlaze microblaze 14398 MIPS mips 15117 NDS32 nds32<br />14423 Nios II nios2 14409 OpenRISC openrisc 14374 PA-RISC parisc 14392 …
<a name="hhI26"></a>
### **[HTML]** [Search Semiwiki](https://semiwiki.com/lithography/293270-cd-pitch-combinations-disfavored-by-euv-stochastics/)
A EDA<br />Ongoing investigations of EUV stochastics [1-3] have allowed us to map<br />combinations of critical dimension (CD) and pitch which are expected to pose<br />a severe risk of stochastic defects impacting the use of EUV lithography. Figure …<br />
<br />
<br />
<br />


---

RISC-V与芯片评论编辑部 - RISC-V和芯片动态周报<br />每周六发布<br />欢迎批评，指正，评论和加入<br />
<br />关于本刊: 

- 非特殊注明，本刊消息均来自于网络，如有版权问题，我们会立刻处理。
- [本刊部分消息来源](https://www.yuque.com/riscv/rvnews/overview#vHVQ5)




| 微信公众号<br />![image.png](https://cdn.nlark.com/yuque/0/2020/png/1541992/1602320139392-1297e86a-ac06-4d76-a000-ad4307cd488c.png#align=left&display=inline&height=187&margin=%5Bobject%20Object%5D&name=image.png&originHeight=440&originWidth=465&size=225442&status=done&style=none&width=198) | Gitee

[https://gitee.com/inspur-risc-v/RVWeekly](https://gitee.com/inspur-risc-v/RVWeekly) | Github

[https://github.com/inspur-risc-v/RVWeekly](https://github.com/inspur-risc-v/RVWeekly) | 语雀

[https://www.yuque.com/riscv/rvnews](https://www.yuque.com/riscv/rvnews) |
| --- | --- | --- | --- |


<br />
<br />
<br />
<br />

