# VHDL_AI_YT1
Repositorio con el proyecto de Quartus y los prompts utilizados en los videos de YouTube sobre c칩mo utilizar la Inteligencia Artificial para generar VHDL para FPGA y CPLD.

<div style="display: flex; gap: 20px;">
  <a href="https://www.youtube.com/watch?v=VnHgyV7rvic">
      <img src="https://img.youtube.com/vi/VnHgyV7rvic/0.jpg" alt="Parte 1" height="300">
  </a>
  <a href="https://www.youtube.com/watch?v=Inqc3CgUask">
      <img src="https://img.youtube.com/vi/Inqc3CgUask/0.jpg" alt="Parte 2" height="300">
  </a>
</div>

Si estos videos te han ayudado, te agradecer칤a en el alma que me ayudes a crear m치s contenido as칤 mediante una donaci칩n 游똂游눗: https://www.paypal.com/donate/?hosted_button_id=VC4JPZVR6AX5E

춰Muchas gracias por tu apoyo!

춰춰칔nete al grupo de Telegram de la comunidad Amberlabz para compartir tus proyectos y preguntar dudas sobre electr칩nica!! 丘뫡뚸

游릭Grupo de Telegram: https://t.me/amberlabzcom<br>
游릭Servidor de Discord: https://discord.com/invite/fjWvPMNxUR<br>
游릭Web, redes, contacto: https://www.amberlabz.com<br>
游릭Contrata mis servicios como ingeniero electr칩nico: info@amberlabz.com

![EP4C6F17C8N PCB CHEATSHEET](https://github.com/user-attachments/assets/d4312bc7-7f79-47f8-ad3b-bca26dcd2d3d)


# PRUEBA 1 (Multiplexor de 8 a 1):

丘멷ttps://youtu.be/VnHgyV7rvic?t=256<br>

Genera el c칩digo en VHDL totalmente compatible con Quartus de:<br>
Un multiplexor de 8 a 1. La entidad deber치 tener 칰nicamente:<br>
-8 entradas de datos separadas, nada de vectores o buses. Estas entradas son activas a nivel bajo, es decir que cuando hay presente en las entradas de datos un 0, este deber칤a interpretarse como un 1 y viceversa<br>
-3 entradas de selecci칩n de datos, nada de vectores o buses.<br>
-Una 칰nica salida de datos<br>
No habr치 ninguna entrada auxiliar como enable o reset.<br>
La entidad debe llamarse mux8q<br>

# PRUEBA 2 (Divisor de frecuencia /50k):<br>

丘멭https://youtu.be/Inqc3CgUask?t=89<br>

Dame el codigo VHDL totalmente compatible con quartus de:<br>
Un divisor de frecuencia cuya se침al de entrada ir치 a 50 Mhz. La salida ser치 de 1 hz.<br>
No habr치 m치s entradas ni salidas auxiliares como enable, reset ni nada parecido.<br>
La entidad debe llamarse divfrecq<br>

# PRUEBA 3 (Generador PWM de 8 bits a 1kHz controlado por pulsadores):<br>

丘멷ttps://youtu.be/Inqc3CgUask?t=348<br>

Genera el c칩digo VHDL totalmente compatible con quartus de:<br>
Una entidad que genera una se침al PWM:<br>
-La entidad deber치 tener una entrada de reloj de 50MHz <br>
-8 entradas separadas, ser치n 8 pines diferentes (sin vectores ni buses), activos a nivel bajo, que en funci칩n del n칰mero que codifique se generar치 un factor de trabajo comprendido entre 0 y 100% (entre 0 y 255). <br>
-Una se침al de salida modulada por anchura de pulso en funci칩n del valor de las 8 entradas descritas anteriormente. La se침al ser치 de 1khz <br>
-La entidad no tendr치 m치s entradas ni salidas auxiliares tipo reset o enable<br>
La entidad debe llamarse pwmq<br>
