<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:35:48.3548</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.04.25</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0055576</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>디스플레이 장치 및 이를 포함하는 전자 장치</inventionTitle><inventionTitleEng>Display device and electronic device including the same</inventionTitleEng><openDate>2025.07.28</openDate><openNumber>10-2025-0113877</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/32</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 29/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/85</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 디스플레이 장치는 제1 픽셀 어레이 영역, 제2 픽셀 어레이 영역, 제3 픽셀 어레이 영역, 및 주변 회로 영역을 포함하는 백플레인(backplane); 상기 백플레인의 상기 제1 픽셀 어레이 영역 상에 배치된 제1 픽셀 어레이; 상기 백플레인의 상기 제1 픽셀 어레이 영역 상에 배치되고 상기 제1 픽셀 어레이를 구동하도록 구성되는 제1 화소 회로부; 상기 백플레인의 상기 제2 픽셀 어레이 영역 상에 배치된 제2 픽셀 어레이; 상기 백플레인의 상기 제2 픽셀 어레이 영역 상에 배치되고 상기 제2 픽셀 어레이를 구동하는 구성되는 제2 화소 회로부; 상기 백플레인의 상기 제3 픽셀 어레이 영역 상에 배치된 제3 픽셀 어레이; 상기 백플레인의 상기 제3 픽셀 어레이 영역 상에 배치되고 상기 제3 픽셀 어레이를 구동하는 구성되는 제3 화소 회로부; 및 상기 백플레인의 상기 주변 회로 영역 상에 배치되는 구동 회로부를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 픽셀 어레이 영역, 제2 픽셀 어레이 영역, 제3 픽셀 어레이 영역, 및 주변 회로 영역을 포함하는 백플레인(backplane);상기 백플레인의 상기 제1 픽셀 어레이 영역 상에 배치된 제1 픽셀 어레이; 상기 백플레인의 상기 제1 픽셀 어레이 영역 상에 배치되고 상기 제1 픽셀 어레이를 구동하도록 구성되는 제1 화소 회로부;상기 백플레인의 상기 제2 픽셀 어레이 영역 상에 배치된 제2 픽셀 어레이; 상기 백플레인의 상기 제2 픽셀 어레이 영역 상에 배치되고 상기 제2 픽셀 어레이를 구동하는 구성되는 제2 화소 회로부;상기 백플레인의 상기 제3 픽셀 어레이 영역 상에 배치된 제3 픽셀 어레이; 상기 백플레인의 상기 제3 픽셀 어레이 영역 상에 배치되고 상기 제3 픽셀 어레이를 구동하는 구성되는 제3 화소 회로부; 및상기 백플레인의 상기 주변 회로 영역 상에 배치되는 구동 회로부를 포함하는 디스플레이 장치. </claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 구동 회로부는, 외부 호스트로부터 이미지 데이터 및 제어 신호를 수신하는 수신 인터페이스; 및상기 이미지 데이터 및 상기 제어 신호를 기초로 상기 제1 화소 회로부, 상기 제2 화소 회로부, 상기 제3 화소 회로부를 구동하도록 구성되는 구동 회로를 포함하는 것을 특징으로 하는 디스플레이 장치. </claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제1 픽셀 어레이는, 매트릭스 형태로 배열되고 제1 파장의 빛을 방출하는 복수의 제1 발광 소자를 포함하고,상기 제2 픽셀 어레이는, 매트릭스 형태로 배열되고 제2 파장의 빛을 방출하는 복수의 제2 발광 소자를 포함하고,상기 제3 픽셀 어레이는, 매트릭스 형태로 배열되고 제3 파장의 빛을 방출하는 복수의 제3 발광 소자를 포함하는 것을 특징으로 하는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제1 화소 회로부는,상기 제1 픽셀 어레이의 로우 라인에 전기적으로 연결되는 제1 로우 드라이버와,상기 제1 픽셀 어레이의 칼럼 라인에 전기적으로 연결되는 제1 칼럼 드라이버를 포함하고,상기 제2 화소 회로부는,상기 제2 픽셀 어레이의 로우 라인에 전기적으로 연결되는 제2 로우 드라이버와,상기 제2 픽셀 어레이의 칼럼 라인에 전기적으로 연결되는 제2 칼럼 드라이버를 포함하고,상기 제3 화소 회로부는,상기 제3 픽셀 어레이의 로우 라인에 전기적으로 연결되는 제3 로우 드라이버와,상기 제3 픽셀 어레이의 칼럼 라인에 전기적으로 연결되는 제3 칼럼 드라이버를 포함하는 것을 특징으로 하는 디스플레이 장치. </claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 제2 픽셀 어레이 영역은 상기 제1 픽셀 어레이 영역에 상기 백플레인의 상면에 평행한 제1 수평 방향으로 인접하게 배열되고,상기 제1 화소 회로부는, 상기 제1 픽셀 어레이의 로우 라인 및 상기 제2 픽셀 어레이의 로우 라인에 공통적으로 전기적으로 연결되는 공통 로우 드라이버를 포함하는 것을 특징으로 하는 것을 특징으로 하는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 제3 픽셀 어레이 영역은 상기 제1 픽셀 어레이 영역에 상기 백플레인의 상면에 평행한 제2 수평 방향으로 나란히 배열되고,상기 제3 화소 회로부는, 상기 제1 픽셀 어레이의 칼럼 라인 및 상기 제2 픽셀 어레이의 칼럼 라인에 공통적으로 전기적으로 연결되는 공통 칼럼 드라이버를 포함하는 것을 특징으로 하는 것을 특징으로 하는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 제2 픽셀 어레이 영역은 상기 제1 픽셀 어레이 영역에 상기 백플레인의 상면에 평행한 제1 수평 방향으로 인접하게 배열되고,상기 제3 픽셀 어레이 영역은 상기 제1 픽셀 어레이 영역에 상기 백플레인의 상기 상면에 평행하고 상기 제1 수평 방향과 교차하는 제2 수평 방향으로 인접하게 배열되고,상기 제1 화소 회로부는, 상기 제1 픽셀 어레이의 로우 라인 및 상기 제2 픽셀 어레이의 로우 라인에 공통적으로 전기적으로 연결되는 공통 로우 드라이버를 포함하고,상기 제3 화소 회로부는, 상기 제1 픽셀 어레이의 칼럼 라인 및 상기 제2 픽셀 어레이의 칼럼 라인에 공통적으로 전기적으로 연결되는 공통 칼럼 드라이버를 포함하는 것을 특징으로 하는 것을 특징으로 하는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 제1 픽셀 어레이 영역, 상기 제2 픽셀 어레이 영역, 및 상기 제3 픽셀 어레이 영역은 상기 백플레인의 상면에 평행한 제1 수평 방향으로 나란히 배열되고,상기 제1 화소 회로부는, 상기 제1 픽셀 어레이의 로우 라인, 상기 제2 픽셀 어레이의 로우 라인, 상기 제3 픽셀 어레이의 로우 라인에 공통적으로 전기적으로 연결되는 공통 로우 드라이버를 포함하는 것을 특징으로 하는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 상기 제1 픽셀 어레이 영역, 상기 제2 픽셀 어레이 영역, 및 상기 제3 픽셀 어레이 영역은 상기 백플레인의 상면에 평행한 제2 수평 방향으로 나란히 배열되고,상기 제3 화소 회로부는, 상기 제1 픽셀 어레이의 칼럼 라인, 상기 제2 픽셀 어레이의 칼럼 라인, 상기 제3 픽셀 어레이의 칼럼 라인에 공통적으로 전기적으로 연결되는 공통 칼럼 드라이버를 포함하는 것을 특징으로 하는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 백플레인은 실리콘 기판을 포함하는 것을 특징으로 하는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 백플레인은,상기 백플레인의 상면에 평행한 제1 수평 방향으로 제1 폭을 갖는 제1 영역과,상기 제1 수평 방향으로 제2 폭을 갖는 제2 영역을 포함하고,상기 제2 폭은 상기 제1 폭의 40 내지 60%의 폭을 가지고,상기 제1 영역 내에 상기 제1 픽셀 어레이 영역과 상기 제2 픽셀 어레이 영역이 배치되고,상기 제2 영역 내에 상기 제3 픽셀 어레이 영역과 상기 주변 회로 영역이 배치되는 것을 특징으로 하는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제1 영역은 제1 측부와 상기 제1 측부에 대향하는(face) 제2 측부를 포함하고,상기 제2 영역은 제3 측부와 상기 제3 측부에 대향하는 제4 측부를 포함하고,상기 제1 측부와 상기 제3 측부는 서로 정렬되는 것을 특징으로 하는 디스플레이 장치. </claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 백플레인은 L 형상의 수평 단면 형상을 갖는 것을 특징으로 하는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서,상기 주변 회로 영역 상에 배치되는 패드부를 더 포함하는 것을 특징으로 하는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>15. 제1 픽셀 어레이 영역, 제2 픽셀 어레이 영역, 제3 픽셀 어레이 영역, 및 주변 회로 영역을 포함하는 백플레인(backplane);상기 백플레인의 상기 제1 픽셀 어레이 영역 상에 배치되고, 매트릭스 형태로 배열된 복수의 제1 발광 소자를 포함하는 제1 픽셀 어레이; 상기 백플레인의 상기 제2 픽셀 어레이 영역 상에 배치되고, 매트릭스 형태로 배열된 복수의 제2 발광 소자를 포함하는 제2 픽셀 어레이; 상기 백플레인의 상기 제3 픽셀 어레이 영역 상에 배치되고, 매트릭스 형태로 배열된 복수의 제3 발광 소자를 포함하는 제3 픽셀 어레이; 상기 백플레인의 상기 주변 회로 영역 상에 배치되는 구동 회로부로서, 외부 호스트로부터 이미지 데이터 및 제어 신호를 수신하는 수신 인터페이스; 및상기 이미지 데이터 및 상기 제어 신호를 기초로 상기 제1 픽셀 어레이, 상기 제2 픽셀 어레이, 및 상기 제3 픽셀 어레이를 구동하도록 구성되는 구동 회로를 포함하는 구동 회로부를 포함하는 것을 특징으로 하는 디스플레이 장치. </claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 백플레인의 상기 제1 픽셀 어레이 영역 상에 배치되고, 상기 구동 회로로부터 수신한 상기 이미지 데이터 및 상기 제어 신호를 기초로 하여 상기 제1 픽셀 어레이를 구동하도록 구성되는 제1 화소 회로부;상기 백플레인의 상기 제2 픽셀 어레이 영역 상에 배치되고, 상기 구동 회로로부터 수신한 상기 이미지 데이터 및 상기 제어 신호를 기초로 하여 상기 제2 픽셀 어레이를 구동하는 구성되는 제2 화소 회로부; 및상기 백플레인의 상기 제3 픽셀 어레이 영역 상에 배치되고, 상기 구동 회로로부터 수신한 상기 이미지 데이터 및 상기 제어 신호를 기초로 하여 상기 제3 픽셀 어레이를 구동하는 구성되는 제3 화소 회로부를 더 포함하는 디스플레이 장치. </claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 제1 화소 회로부, 상기 제2 화소 회로부, 및 상기 제3 화소 회로부는 CMOS 트랜지스터 또는 박막 트랜지스터(thin film transistor)를 포함하는 것을 특징으로 하는 디스플레이 장치. </claim></claimInfo><claimInfo><claim>18. 제16항에 있어서,상기 제1 화소 회로부는 상기 제1 픽셀 어레이의 로우 라인 및 상기 제2 픽셀 어레이의 로우 라인에 공통적으로 전기적으로 연결되는 공통 로우 드라이버를 포함하고,상기 제3 화소 회로부는, 상기 제1 픽셀 어레이의 칼럼 라인 및 상기 제2 픽셀 어레이의 칼럼 라인에 공통적으로 전기적으로 연결되는 공통 칼럼 드라이버를 포함하는 것을 특징으로 하는 것을 특징으로 디스플레이 장치.</claim></claimInfo><claimInfo><claim>19. 제16항에 있어서,상기 백플레인은 실리콘 기판을 포함하고,상기 백플레인은 L 형상의 수평 단면 형상을 갖는 것을 특징으로 하는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>20. 호스트 프로세서; 및상기 호스트 프로세서에 연결된 디스플레이 시스템을 포함하고,상기 디스플레이 시스템은,제1 픽셀 어레이 영역, 제2 픽셀 어레이 영역, 제3 픽셀 어레이 영역, 및 주변 회로 영역을 포함하는 백플레인;상기 백플레인의 상기 제1 픽셀 어레이 영역 상에 배치되고, 매트릭스 형태로 배열된 복수의 제1 발광 소자를 포함하는 제1 픽셀 어레이; 상기 백플레인의 상기 제2 픽셀 어레이 영역 상에 배치되고, 매트릭스 형태로 배열된 복수의 제2 발광 소자를 포함하는 제2 픽셀 어레이; 상기 백플레인의 상기 제3 픽셀 어레이 영역 상에 배치되고, 매트릭스 형태로 배열된 복수의 제3 발광 소자를 포함하는 제3 픽셀 어레이; 상기 백플레인의 상기 주변 회로 영역 상에 배치되는 구동 회로부로서,  상기 호스트 프로세서로부터 이미지 데이터 및 제어 신호를 수신하는 수신 인터페이스; 및 상기 이미지 데이터 및 상기 제어 신호를 기초로 상기 제1 픽셀 어레이, 상기 제2 픽셀 어레이, 및 상기 제3 픽셀 어레이를 구동하도록 구성되는 구동 회로를 포함하는 구동 회로부를 포함하는 것을 특징으로 하는 전자 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KIM, Sun Kwon</engName><name>김선권  </name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KWON, Yong Il</engName><name>권용일  </name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KWON, Tae Hyeon</engName><name>권태현  </name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KIM, Kang Joo</engName><name>김강주  </name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>SONG, Ui Jong</engName><name>송의종  </name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>YEON, Ji Hye</engName><name>연지혜  </name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>LIM, Hyun Wook</engName><name>임현욱  </name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)</address><code>920051000028</code><country>대한민국</country><engName>Y.P.LEE,MOCK&amp;PARTNERS</engName><name>리앤목특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2024.01.19</priorityApplicationDate><priorityApplicationNumber>1020240008634</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.04.25</receiptDate><receiptNumber>1-1-2024-0457747-04</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240055576.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93371ee502cb3b23a18a48c988d9007bb4e98f41b106fa3b133e7a3b24e18dbde2393a05c9b955038e7e22a5e6d6cec039c31200ffb395af71</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1db511c3a89d5721e6a074243d97d3f03edbe692ea04138140e5df7e22b5c7c93f88fb0dc97085ddd2b282d023be7b8cc26939db5dd338bb</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>