#

![img](../pics/setup_time.png)

$$\begin{align}
    建立时间容限&=Tclk-Tffpd(max)-Tcomb(max)-Tsetup \\
    Tsetup&\leq Tclk-Tffpd(max)-Tcomb(max)
\end{align}
$$

![img](../pics/hold_time.png)

$$\begin{align}
    保持时间容限+Thold&=Tffpd(min)+Tcomb(min) \\
    Thold&\leq Tffpd(min)+Tcomb(min)
\end{align}
$$

关于保持时间的理解就是，在触发器D2的输入信号还处在保持时间的时候，如果触发器D1的输出已经通过组合逻辑到达D2的输入端的话，将会破坏D2本来应该保持的数据

## 总结

无skew:
$$\begin{align}
    T &> Tco+Tlogic+Tsu \\
    Thold &< Tco+Tlogic
\end{align}
$$

有skew:
$$\begin{align}
    T &> Tco+Tlogic+Tsu-Tskew \\
    Thold &< Tco+Tlogic-Tskew
\end{align}
$$
