Fitter report for regfile
Fri Sep 19 11:33:24 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Fri Sep 19 11:33:24 2025      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; regfile                                    ;
; Top-level Entity Name              ; regfile                                    ;
; Family                             ; Cyclone IV GX                              ;
; Device                             ; EP4CGX22CF19C6                             ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 1,361 / 21,280 ( 6 % )                     ;
;     Total combinational functions  ; 1,361 / 21,280 ( 6 % )                     ;
;     Dedicated logic registers      ; 992 / 21,280 ( 5 % )                       ;
; Total registers                    ; 992                                        ;
; Total pins                         ; 114 / 167 ( 68 % )                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 774,144 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 80 ( 0 % )                             ;
; Total GXB Receiver Channel PCS     ; 0 / 4 ( 0 % )                              ;
; Total GXB Receiver Channel PMA     ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PCS  ; 0 / 4 ( 0 % )                              ;
; Total GXB Transmitter Channel PMA  ; 0 / 4 ( 0 % )                              ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 3.89        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-14        ;  22.2%      ;
;     Processors 15-20       ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; o_rs1_data[0]  ; Incomplete set of assignments ;
; o_rs1_data[1]  ; Incomplete set of assignments ;
; o_rs1_data[2]  ; Incomplete set of assignments ;
; o_rs1_data[3]  ; Incomplete set of assignments ;
; o_rs1_data[4]  ; Incomplete set of assignments ;
; o_rs1_data[5]  ; Incomplete set of assignments ;
; o_rs1_data[6]  ; Incomplete set of assignments ;
; o_rs1_data[7]  ; Incomplete set of assignments ;
; o_rs1_data[8]  ; Incomplete set of assignments ;
; o_rs1_data[9]  ; Incomplete set of assignments ;
; o_rs1_data[10] ; Incomplete set of assignments ;
; o_rs1_data[11] ; Incomplete set of assignments ;
; o_rs1_data[12] ; Incomplete set of assignments ;
; o_rs1_data[13] ; Incomplete set of assignments ;
; o_rs1_data[14] ; Incomplete set of assignments ;
; o_rs1_data[15] ; Incomplete set of assignments ;
; o_rs1_data[16] ; Incomplete set of assignments ;
; o_rs1_data[17] ; Incomplete set of assignments ;
; o_rs1_data[18] ; Incomplete set of assignments ;
; o_rs1_data[19] ; Incomplete set of assignments ;
; o_rs1_data[20] ; Incomplete set of assignments ;
; o_rs1_data[21] ; Incomplete set of assignments ;
; o_rs1_data[22] ; Incomplete set of assignments ;
; o_rs1_data[23] ; Incomplete set of assignments ;
; o_rs1_data[24] ; Incomplete set of assignments ;
; o_rs1_data[25] ; Incomplete set of assignments ;
; o_rs1_data[26] ; Incomplete set of assignments ;
; o_rs1_data[27] ; Incomplete set of assignments ;
; o_rs1_data[28] ; Incomplete set of assignments ;
; o_rs1_data[29] ; Incomplete set of assignments ;
; o_rs1_data[30] ; Incomplete set of assignments ;
; o_rs1_data[31] ; Incomplete set of assignments ;
; o_rs2_data[0]  ; Incomplete set of assignments ;
; o_rs2_data[1]  ; Incomplete set of assignments ;
; o_rs2_data[2]  ; Incomplete set of assignments ;
; o_rs2_data[3]  ; Incomplete set of assignments ;
; o_rs2_data[4]  ; Incomplete set of assignments ;
; o_rs2_data[5]  ; Incomplete set of assignments ;
; o_rs2_data[6]  ; Incomplete set of assignments ;
; o_rs2_data[7]  ; Incomplete set of assignments ;
; o_rs2_data[8]  ; Incomplete set of assignments ;
; o_rs2_data[9]  ; Incomplete set of assignments ;
; o_rs2_data[10] ; Incomplete set of assignments ;
; o_rs2_data[11] ; Incomplete set of assignments ;
; o_rs2_data[12] ; Incomplete set of assignments ;
; o_rs2_data[13] ; Incomplete set of assignments ;
; o_rs2_data[14] ; Incomplete set of assignments ;
; o_rs2_data[15] ; Incomplete set of assignments ;
; o_rs2_data[16] ; Incomplete set of assignments ;
; o_rs2_data[17] ; Incomplete set of assignments ;
; o_rs2_data[18] ; Incomplete set of assignments ;
; o_rs2_data[19] ; Incomplete set of assignments ;
; o_rs2_data[20] ; Incomplete set of assignments ;
; o_rs2_data[21] ; Incomplete set of assignments ;
; o_rs2_data[22] ; Incomplete set of assignments ;
; o_rs2_data[23] ; Incomplete set of assignments ;
; o_rs2_data[24] ; Incomplete set of assignments ;
; o_rs2_data[25] ; Incomplete set of assignments ;
; o_rs2_data[26] ; Incomplete set of assignments ;
; o_rs2_data[27] ; Incomplete set of assignments ;
; o_rs2_data[28] ; Incomplete set of assignments ;
; o_rs2_data[29] ; Incomplete set of assignments ;
; o_rs2_data[30] ; Incomplete set of assignments ;
; o_rs2_data[31] ; Incomplete set of assignments ;
; i_rs1_addr[3]  ; Incomplete set of assignments ;
; i_rs1_addr[2]  ; Incomplete set of assignments ;
; i_rs1_addr[1]  ; Incomplete set of assignments ;
; i_rs1_addr[0]  ; Incomplete set of assignments ;
; i_rs1_addr[4]  ; Incomplete set of assignments ;
; i_rs2_addr[3]  ; Incomplete set of assignments ;
; i_rs2_addr[2]  ; Incomplete set of assignments ;
; i_rs2_addr[1]  ; Incomplete set of assignments ;
; i_rs2_addr[0]  ; Incomplete set of assignments ;
; i_rs2_addr[4]  ; Incomplete set of assignments ;
; i_rd_data[0]   ; Incomplete set of assignments ;
; i_reset        ; Incomplete set of assignments ;
; i_clk          ; Incomplete set of assignments ;
; i_rd_addr[3]   ; Incomplete set of assignments ;
; i_rd_addr[4]   ; Incomplete set of assignments ;
; i_rd_addr[1]   ; Incomplete set of assignments ;
; i_rd_wren      ; Incomplete set of assignments ;
; i_rd_addr[2]   ; Incomplete set of assignments ;
; i_rd_addr[0]   ; Incomplete set of assignments ;
; i_rd_data[1]   ; Incomplete set of assignments ;
; i_rd_data[2]   ; Incomplete set of assignments ;
; i_rd_data[3]   ; Incomplete set of assignments ;
; i_rd_data[4]   ; Incomplete set of assignments ;
; i_rd_data[5]   ; Incomplete set of assignments ;
; i_rd_data[6]   ; Incomplete set of assignments ;
; i_rd_data[7]   ; Incomplete set of assignments ;
; i_rd_data[8]   ; Incomplete set of assignments ;
; i_rd_data[9]   ; Incomplete set of assignments ;
; i_rd_data[10]  ; Incomplete set of assignments ;
; i_rd_data[11]  ; Incomplete set of assignments ;
; i_rd_data[12]  ; Incomplete set of assignments ;
; i_rd_data[13]  ; Incomplete set of assignments ;
; i_rd_data[14]  ; Incomplete set of assignments ;
; i_rd_data[15]  ; Incomplete set of assignments ;
; i_rd_data[16]  ; Incomplete set of assignments ;
; i_rd_data[17]  ; Incomplete set of assignments ;
; i_rd_data[18]  ; Incomplete set of assignments ;
; i_rd_data[19]  ; Incomplete set of assignments ;
; i_rd_data[20]  ; Incomplete set of assignments ;
; i_rd_data[21]  ; Incomplete set of assignments ;
; i_rd_data[22]  ; Incomplete set of assignments ;
; i_rd_data[23]  ; Incomplete set of assignments ;
; i_rd_data[24]  ; Incomplete set of assignments ;
; i_rd_data[25]  ; Incomplete set of assignments ;
; i_rd_data[26]  ; Incomplete set of assignments ;
; i_rd_data[27]  ; Incomplete set of assignments ;
; i_rd_data[28]  ; Incomplete set of assignments ;
; i_rd_data[29]  ; Incomplete set of assignments ;
; i_rd_data[30]  ; Incomplete set of assignments ;
; i_rd_data[31]  ; Incomplete set of assignments ;
+----------------+-------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2593 ) ; 0.00 % ( 0 / 2593 )        ; 0.00 % ( 0 / 2593 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2593 ) ; 0.00 % ( 0 / 2593 )        ; 0.00 % ( 0 / 2593 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2583 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/SystemVerilog/Milestone2/RegFile/output_files/regfile.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,361 / 21,280 ( 6 % ) ;
;     -- Combinational with no register       ; 369                    ;
;     -- Register only                        ; 0                      ;
;     -- Combinational with a register        ; 992                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 1319                   ;
;     -- 3 input functions                    ; 6                      ;
;     -- <=2 input functions                  ; 36                     ;
;     -- Register only                        ; 0                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1361                   ;
;     -- arithmetic mode                      ; 0                      ;
;                                             ;                        ;
; Total registers*                            ; 992 / 22,031 ( 5 % )   ;
;     -- Dedicated logic registers            ; 992 / 21,280 ( 5 % )   ;
;     -- I/O registers                        ; 0 / 751 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 95 / 1,330 ( 7 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 114 / 167 ( 68 % )     ;
;     -- Clock pins                           ; 2 / 6 ( 33 % )         ;
;     -- Dedicated input pins                 ; 0 / 16 ( 0 % )         ;
;                                             ;                        ;
; Global signals                              ; 1                      ;
; M9Ks                                        ; 0 / 84 ( 0 % )         ;
; Total block memory bits                     ; 0 / 774,144 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 774,144 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 1 / 20 ( 5 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; GXB Receiver channel PCSs                   ; 0 / 4 ( 0 % )          ;
; GXB Receiver channel PMAs                   ; 0 / 4 ( 0 % )          ;
; GXB Transmitter channel PCSs                ; 0 / 4 ( 0 % )          ;
; GXB Transmitter channel PMAs                ; 0 / 4 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 3% / 2% / 3%           ;
; Peak interconnect usage (total/H/V)         ; 26% / 24% / 29%        ;
; Maximum fan-out                             ; 992                    ;
; Highest non-global fan-out                  ; 195                    ;
; Total fan-out                               ; 8526                   ;
; Average fan-out                             ; 3.29                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1361 / 21280 ( 6 % ) ; 0 / 21280 ( 0 % )              ;
;     -- Combinational with no register       ; 369                  ; 0                              ;
;     -- Register only                        ; 0                    ; 0                              ;
;     -- Combinational with a register        ; 992                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1319                 ; 0                              ;
;     -- 3 input functions                    ; 6                    ; 0                              ;
;     -- <=2 input functions                  ; 36                   ; 0                              ;
;     -- Register only                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1361                 ; 0                              ;
;     -- arithmetic mode                      ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 992                  ; 0                              ;
;     -- Dedicated logic registers            ; 992 / 21280 ( 5 % )  ; 0 / 21280 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 95 / 1330 ( 7 % )    ; 0 / 1330 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 114                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )       ; 0 / 80 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 1 / 24 ( 4 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 8521                 ; 5                              ;
;     -- Registered Connections               ; 1984                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 50                   ; 0                              ;
;     -- Output Ports                         ; 64                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                       ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; i_clk         ; M10   ; 3A       ; 27           ; 0            ; 14           ; 992                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_addr[0]  ; R16   ; 5        ; 52           ; 10           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_addr[1]  ; L15   ; 5        ; 52           ; 13           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_addr[2]  ; V16   ; 4        ; 43           ; 0            ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_addr[3]  ; G16   ; 6        ; 52           ; 27           ; 0            ; 31                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_addr[4]  ; G18   ; 6        ; 52           ; 25           ; 7            ; 31                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[0]  ; B9    ; 8        ; 21           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[10] ; A15   ; 7        ; 34           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[11] ; V8    ; 3        ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[12] ; U10   ; 3        ; 23           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[13] ; T17   ; 4        ; 46           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[14] ; K16   ; 5        ; 52           ; 18           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[15] ; C12   ; 7        ; 36           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[16] ; R10   ; 3        ; 25           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[17] ; P18   ; 5        ; 52           ; 12           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[18] ; K15   ; 5        ; 52           ; 18           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[19] ; U16   ; 4        ; 41           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[1]  ; D14   ; 7        ; 43           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[20] ; A18   ; 7        ; 46           ; 41           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[21] ; J17   ; 6        ; 52           ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[22] ; U13   ; 4        ; 29           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[23] ; V15   ; 4        ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[24] ; L16   ; 5        ; 52           ; 13           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[25] ; R13   ; 4        ; 36           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[26] ; R9    ; 3        ; 18           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[27] ; D13   ; 7        ; 41           ; 41           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[28] ; C13   ; 7        ; 36           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[29] ; V14   ; 4        ; 34           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[2]  ; F16   ; 6        ; 52           ; 32           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[30] ; R18   ; 5        ; 52           ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[31] ; B7    ; 8        ; 12           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[3]  ; C11   ; 8        ; 25           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[4]  ; C15   ; 7        ; 41           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[5]  ; F17   ; 6        ; 52           ; 25           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[6]  ; D15   ; 7        ; 46           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[7]  ; C14   ; 7        ; 43           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[8]  ; B16   ; 7        ; 38           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_data[9]  ; C7    ; 8        ; 10           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rd_wren     ; R17   ; 5        ; 52           ; 11           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_reset       ; D11   ; 7        ; 31           ; 41           ; 0            ; 63                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rs1_addr[0] ; F18   ; 6        ; 52           ; 30           ; 0            ; 194                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rs1_addr[1] ; D12   ; 7        ; 31           ; 41           ; 7            ; 195                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rs1_addr[2] ; V12   ; 4        ; 27           ; 0            ; 0            ; 195                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rs1_addr[3] ; V11   ; 4        ; 27           ; 0            ; 7            ; 195                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rs1_addr[4] ; V9    ; 3        ; 21           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rs2_addr[0] ; E18   ; 6        ; 52           ; 30           ; 7            ; 194                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rs2_addr[1] ; B13   ; 7        ; 31           ; 41           ; 21           ; 195                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rs2_addr[2] ; E10   ; 7        ; 29           ; 41           ; 7            ; 195                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rs2_addr[3] ; D10   ; 7        ; 29           ; 41           ; 0            ; 195                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; i_rs2_addr[4] ; G17   ; 6        ; 52           ; 27           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; o_rs1_data[0]  ; P13   ; 4        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[10] ; C6    ; 8        ; 7            ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[11] ; U7    ; 3        ; 12           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[12] ; R8    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[13] ; M18   ; 5        ; 52           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[14] ; J16   ; 6        ; 52           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[15] ; A16   ; 7        ; 38           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[16] ; U9    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[17] ; M17   ; 5        ; 52           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[18] ; M16   ; 5        ; 52           ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[19] ; U15   ; 4        ; 41           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[1]  ; B15   ; 7        ; 41           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[20] ; D7    ; 8        ; 10           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[21] ; B6    ; 8        ; 7            ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[22] ; N15   ; 5        ; 52           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[23] ; N17   ; 5        ; 52           ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[24] ; N18   ; 5        ; 52           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[25] ; R12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[26] ; T8    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[27] ; D17   ; 6        ; 52           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[28] ; P16   ; 5        ; 52           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[29] ; T12   ; 4        ; 31           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[2]  ; B10   ; 8        ; 21           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[30] ; P10   ; 3        ; 25           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[31] ; A7    ; 8        ; 12           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[3]  ; E16   ; 6        ; 52           ; 32           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[4]  ; A14   ; 7        ; 34           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[5]  ; A5    ; 8        ; 5            ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[6]  ; E12   ; 7        ; 41           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[7]  ; B5    ; 8        ; 5            ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[8]  ; F15   ; 6        ; 52           ; 32           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs1_data[9]  ; A10   ; 8        ; 23           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[0]  ; G15   ; 6        ; 52           ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[10] ; A6    ; 8        ; 7            ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[11] ; C10   ; 8        ; 25           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[12] ; A17   ; 7        ; 46           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[13] ; T10   ; 3        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[14] ; A9    ; 8        ; 16           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[15] ; V17   ; 4        ; 43           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[16] ; D16   ; 7        ; 46           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[17] ; L18   ; 5        ; 52           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[18] ; T11   ; 4        ; 31           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[19] ; P12   ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[1]  ; D18   ; 6        ; 52           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[20] ; H16   ; 6        ; 52           ; 28           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[21] ; A8    ; 8        ; 16           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[22] ; U12   ; 4        ; 31           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[23] ; T13   ; 4        ; 41           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[24] ; A13   ; 7        ; 31           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[25] ; T14   ; 4        ; 41           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[26] ; V10   ; 3        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[27] ; E15   ; 6        ; 52           ; 32           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[28] ; V13   ; 4        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[29] ; T18   ; 5        ; 52           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[2]  ; D6    ; 8        ; 7            ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[30] ; T9    ; 3        ; 18           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[31] ; C9    ; 8        ; 18           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[3]  ; D8    ; 8        ; 14           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[4]  ; C17   ; 7        ; 48           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[5]  ; R11   ; 4        ; 31           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[6]  ; C16   ; 7        ; 48           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[7]  ; C8    ; 8        ; 14           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[8]  ; A11   ; 8        ; 23           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; o_rs2_data[9]  ; D9    ; 8        ; 18           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                           ;
+----------+----------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name             ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+----------------------+--------------------------+------------------+---------------------------+
; P4       ; MSEL2                ; -                        ; -                ; Dedicated Programming Pin ;
; R5       ; MSEL1                ; -                        ; -                ; Dedicated Programming Pin ;
; T5       ; MSEL0                ; -                        ; -                ; Dedicated Programming Pin ;
; U4       ; CONF_DONE            ; -                        ; -                ; Dedicated Programming Pin ;
; V4       ; nSTATUS              ; -                        ; -                ; Dedicated Programming Pin ;
; R6       ; DIFFIO_B1n, NCEO     ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R6n, DEV_OE   ; Use as regular IO        ; i_rd_addr[4]     ; Dual Purpose Pin          ;
; E18      ; DIFFIO_R4n, DEV_CLRn ; Use as regular IO        ; i_rs2_addr[0]    ; Dual Purpose Pin          ;
; A4       ; DATA0                ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B4       ; ASDO                 ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO                 ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; D5       ; DCLK                 ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; C4       ; nCONFIG              ; -                        ; -                ; Dedicated Programming Pin ;
; D3       ; nCE                  ; -                        ; -                ; Dedicated Programming Pin ;
+----------+----------------------+--------------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL0      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 14 / 26 ( 54 % ) ; 2.5V          ; --           ; --               ;
; 3A       ; 1 / 2 ( 50 % )   ; --            ; --           ; 2.5V             ;
; 4        ; 21 / 28 ( 75 % ) ; 2.5V          ; --           ; --               ;
; 5        ; 17 / 20 ( 85 % ) ; 2.5V          ; --           ; --               ;
; 6        ; 16 / 18 ( 89 % ) ; 2.5V          ; --           ; --               ;
; 7        ; 24 / 28 ( 86 % ) ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 22 / 23 ( 96 % ) ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 168        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 165        ; 8        ; o_rs1_data[5]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 161        ; 8        ; o_rs2_data[10]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 157        ; 8        ; o_rs1_data[31]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 153        ; 8        ; o_rs2_data[21]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 154        ; 8        ; o_rs2_data[14]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 147        ; 8        ; o_rs1_data[9]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 148        ; 8        ; o_rs2_data[8]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 141        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 137        ; 7        ; o_rs2_data[24]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 133        ; 7        ; o_rs1_data[4]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 134        ; 7        ; i_rd_data[10]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 129        ; 7        ; o_rs1_data[15]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 121        ; 7        ; o_rs2_data[12]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 122        ; 7        ; i_rd_data[20]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B1       ; 1          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 0          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 169        ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ; 166        ; 8        ; o_rs1_data[7]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 162        ; 8        ; o_rs1_data[21]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 158        ; 8        ; i_rd_data[31]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 149        ; 8        ; i_rd_data[0]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 150        ; 8        ; o_rs1_data[2]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 142        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 138        ; 7        ; i_rs2_addr[1]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 125        ; 7        ; o_rs1_data[1]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 130        ; 7        ; i_rd_data[8]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 116        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 172        ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 170        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 163        ; 8        ; o_rs1_data[10]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 159        ; 8        ; i_rd_data[9]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 156        ; 8        ; o_rs2_data[7]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 151        ; 8        ; o_rs2_data[31]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 145        ; 8        ; o_rs2_data[11]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 146        ; 8        ; i_rd_data[3]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 131        ; 7        ; i_rd_data[15]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 132        ; 7        ; i_rd_data[28]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 123        ; 7        ; i_rd_data[7]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 126        ; 7        ; i_rd_data[4]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 117        ; 7        ; o_rs2_data[6]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 118        ; 7        ; o_rs2_data[4]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 115        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D1       ; 3          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ; 2          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 173        ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 174        ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 171        ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D6       ; 164        ; 8        ; o_rs2_data[2]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ; 160        ; 8        ; o_rs1_data[20]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 155        ; 8        ; o_rs2_data[3]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 152        ; 8        ; o_rs2_data[9]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 139        ; 7        ; i_rs2_addr[3]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 135        ; 7        ; i_reset                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 136        ; 7        ; i_rs1_addr[1]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 127        ; 7        ; i_rd_data[27]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 124        ; 7        ; i_rd_data[1]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 119        ; 7        ; i_rd_data[6]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 120        ; 7        ; o_rs2_data[16]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 110        ; 6        ; o_rs1_data[27]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D18      ; 109        ; 6        ; o_rs2_data[1]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 176        ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ; 177        ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 175        ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 167        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 140        ; 7        ; i_rs2_addr[2]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 128        ; 7        ; o_rs1_data[6]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 113        ; 6        ; o_rs2_data[27]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E16      ; 111        ; 6        ; o_rs1_data[3]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 107        ; 6        ; i_rs2_addr[0]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 5          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 4          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F9       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F15      ; 114        ; 6        ; o_rs1_data[8]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 112        ; 6        ; i_rd_data[2]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F17      ; 102        ; 6        ; i_rd_data[5]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F18      ; 108        ; 6        ; i_rs1_addr[0]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 143        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 144        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 105        ; 6        ; o_rs2_data[0]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 104        ; 6        ; i_rd_addr[3]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G17      ; 103        ; 6        ; i_rs2_addr[4]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ; 101        ; 6        ; i_rd_addr[4]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 7          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 6          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ; 106        ; 6        ; o_rs2_data[20]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ; 97         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ; 100        ; 6        ; o_rs1_data[14]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 99         ; 6        ; i_rd_data[21]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 98         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 92         ; 5        ; i_rd_data[18]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 91         ; 5        ; i_rd_data[14]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 96         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K18      ; 95         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 86         ; 5        ; i_rd_addr[1]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 85         ; 5        ; i_rd_data[24]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 93         ; 5        ; o_rs2_data[17]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 31         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 47         ; 3A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M10      ; 48         ; 3A       ; i_clk                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ; 88         ; 5        ; o_rs1_data[18]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M17      ; 87         ; 5        ; o_rs1_data[17]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M18      ; 94         ; 5        ; o_rs1_data[13]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 21         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 22         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 32         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N8       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N9       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N13      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N14      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 77         ; 5        ; o_rs1_data[22]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 78         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 90         ; 5        ; o_rs1_data[23]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N18      ; 89         ; 5        ; o_rs1_data[24]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 23         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P10      ; 45         ; 3        ; o_rs1_data[30]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ; 61         ; 4        ; o_rs2_data[19]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P13      ; 62         ; 4        ; o_rs1_data[0]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P16      ; 79         ; 5        ; o_rs1_data[28]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ; 83         ; 5        ; i_rd_data[17]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R5       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 29         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 36         ; 3        ; o_rs1_data[12]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 39         ; 3        ; i_rd_data[26]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 46         ; 3        ; i_rd_data[16]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 53         ; 4        ; o_rs2_data[5]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 59         ; 4        ; o_rs1_data[25]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 60         ; 4        ; i_rd_data[25]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 73         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 80         ; 5        ; i_rd_addr[0]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R17      ; 82         ; 5        ; i_rd_wren                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R18      ; 84         ; 5        ; i_rd_data[30]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 25         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 30         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 35         ; 3        ; o_rs1_data[26]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 40         ; 3        ; o_rs2_data[30]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 43         ; 3        ; o_rs2_data[13]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 54         ; 4        ; o_rs2_data[18]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 55         ; 4        ; o_rs1_data[29]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 63         ; 4        ; o_rs2_data[23]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 64         ; 4        ; o_rs2_data[25]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T15      ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 71         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 72         ; 4        ; i_rd_data[13]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T18      ; 81         ; 5        ; o_rs2_data[29]                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 26         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 33         ; 3        ; o_rs1_data[11]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 37         ; 3        ; o_rs1_data[16]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 44         ; 3        ; i_rd_data[12]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ; 56         ; 4        ; o_rs2_data[22]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 51         ; 4        ; i_rd_data[22]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ; 65         ; 4        ; o_rs1_data[19]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U16      ; 66         ; 4        ; i_rd_data[19]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 69         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ; 27         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 28         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 34         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 38         ; 3        ; i_rd_data[11]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 41         ; 3        ; i_rs1_addr[4]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 42         ; 3        ; o_rs2_data[26]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 49         ; 4        ; i_rs1_addr[3]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 50         ; 4        ; i_rs1_addr[2]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 52         ; 4        ; o_rs2_data[28]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 57         ; 4        ; i_rd_data[29]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ; 58         ; 4        ; i_rd_data[23]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ; 67         ; 4        ; i_rd_addr[2]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V17      ; 68         ; 4        ; o_rs2_data[15]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V18      ; 70         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                        ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                       ; Library Name ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------+--------------+
; |regfile                              ; 1361 (0)    ; 992 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 114  ; 0            ; 369 (0)      ; 0 (0)             ; 992 (0)          ; |regfile                                  ; work         ;
;    |decoder5to32:decoder1|            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |regfile|decoder5to32:decoder1            ; work         ;
;    |mux32to1:source1|                 ; 645 (645)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 197 (197)    ; 0 (0)             ; 448 (448)        ; |regfile|mux32to1:source1                 ; work         ;
;    |mux32to1:source2|                 ; 645 (645)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 133 (133)    ; 0 (0)             ; 512 (512)        ; |regfile|mux32to1:source2                 ; work         ;
;    |reg_32bit:register[10].registers| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[10].registers ; work         ;
;    |reg_32bit:register[11].registers| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[11].registers ; work         ;
;    |reg_32bit:register[12].registers| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[12].registers ; work         ;
;    |reg_32bit:register[13].registers| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[13].registers ; work         ;
;    |reg_32bit:register[14].registers| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[14].registers ; work         ;
;    |reg_32bit:register[15].registers| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[15].registers ; work         ;
;    |reg_32bit:register[16].registers| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[16].registers ; work         ;
;    |reg_32bit:register[17].registers| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[17].registers ; work         ;
;    |reg_32bit:register[18].registers| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[18].registers ; work         ;
;    |reg_32bit:register[19].registers| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[19].registers ; work         ;
;    |reg_32bit:register[1].registers|  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[1].registers  ; work         ;
;    |reg_32bit:register[20].registers| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[20].registers ; work         ;
;    |reg_32bit:register[21].registers| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[21].registers ; work         ;
;    |reg_32bit:register[22].registers| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[22].registers ; work         ;
;    |reg_32bit:register[23].registers| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[23].registers ; work         ;
;    |reg_32bit:register[24].registers| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[24].registers ; work         ;
;    |reg_32bit:register[25].registers| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[25].registers ; work         ;
;    |reg_32bit:register[26].registers| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[26].registers ; work         ;
;    |reg_32bit:register[27].registers| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[27].registers ; work         ;
;    |reg_32bit:register[28].registers| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[28].registers ; work         ;
;    |reg_32bit:register[29].registers| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[29].registers ; work         ;
;    |reg_32bit:register[2].registers|  ; 65 (65)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 64 (64)          ; |regfile|reg_32bit:register[2].registers  ; work         ;
;    |reg_32bit:register[30].registers| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[30].registers ; work         ;
;    |reg_32bit:register[31].registers| ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[31].registers ; work         ;
;    |reg_32bit:register[3].registers|  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[3].registers  ; work         ;
;    |reg_32bit:register[4].registers|  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[4].registers  ; work         ;
;    |reg_32bit:register[5].registers|  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[5].registers  ; work         ;
;    |reg_32bit:register[6].registers|  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[6].registers  ; work         ;
;    |reg_32bit:register[7].registers|  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[7].registers  ; work         ;
;    |reg_32bit:register[8].registers|  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[8].registers  ; work         ;
;    |reg_32bit:register[9].registers|  ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |regfile|reg_32bit:register[9].registers  ; work         ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; o_rs1_data[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs1_data[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_rs2_data[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; i_rs1_addr[3]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_rs1_addr[2]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_rs1_addr[1]  ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; i_rs1_addr[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_rs1_addr[4]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_rs2_addr[3]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_rs2_addr[2]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_rs2_addr[1]  ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; i_rs2_addr[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_rs2_addr[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_data[0]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_reset        ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_clk          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_rd_addr[3]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_addr[4]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_rd_addr[1]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_wren      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_addr[2]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_addr[0]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_data[1]   ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; i_rd_data[2]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_data[3]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_data[4]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_data[5]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_data[6]   ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; i_rd_data[7]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_data[8]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_data[9]   ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; i_rd_data[10]  ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; i_rd_data[11]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_data[12]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_data[13]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_data[14]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_data[15]  ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; i_rd_data[16]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_data[17]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_rd_data[18]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_data[19]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_data[20]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_data[21]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_rd_data[22]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_data[23]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_data[24]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_rd_data[25]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_data[26]  ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; i_rd_data[27]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_data[28]  ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; i_rd_data[29]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_data[30]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_rd_data[31]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                  ;
+---------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------+-------------------+---------+
; i_rs1_addr[3]                                     ;                   ;         ;
; i_rs1_addr[2]                                     ;                   ;         ;
; i_rs1_addr[1]                                     ;                   ;         ;
;      - mux32to1:source1|Mux31~6                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux31~9                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux31~10                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux12~2                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux31~12                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux31~13                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux12~3                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux12~4                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux31~17                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux31~18                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux30~0                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux30~1                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux30~8                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux30~12                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux30~17                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux29~6                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux29~9                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux29~10                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux29~12                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux29~13                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux29~17                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux29~18                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux28~0                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux28~1                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux28~8                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux28~12                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux28~17                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux27~6                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux27~9                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux27~10                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux27~12                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux27~13                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux27~17                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux27~18                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux26~0                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux26~1                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux26~8                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux26~12                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux26~17                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux25~6                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux25~9                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux25~10                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux25~12                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux25~13                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux25~17                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux25~18                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux24~0                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux24~1                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux24~8                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux24~12                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux24~17                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux23~6                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux23~9                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux23~10                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux23~12                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux23~13                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux23~17                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux23~18                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux22~0                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux22~1                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux22~8                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux22~12                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux22~17                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux21~6                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux21~9                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux21~10                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux21~12                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux21~13                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux21~17                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux21~18                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux20~0                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux20~1                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux20~8                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux20~12                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux20~17                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux19~6                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux19~9                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux19~10                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux19~12                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux19~13                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux19~17                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux19~18                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux18~0                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux18~1                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux18~8                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux18~12                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux18~17                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux17~6                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux17~9                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux17~10                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux17~12                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux17~13                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux17~17                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux17~18                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux16~0                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux16~1                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux16~8                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux16~12                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux16~17                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux15~6                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux15~9                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux15~10                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux15~12                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux15~13                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux15~17                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux15~18                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux14~0                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux14~1                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux14~8                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux14~12                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux14~17                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux13~6                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux13~9                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux13~10                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux13~12                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux13~13                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux13~17                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux13~18                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux12~5                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux12~6                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux12~13                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux12~17                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux12~22                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux11~6                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux11~9                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux11~10                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux11~12                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux11~13                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux11~17                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux11~18                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux10~0                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux10~1                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux10~8                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux10~12                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux10~17                  ; 1                 ; 6       ;
;      - mux32to1:source1|Mux9~6                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux9~9                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux9~10                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux9~12                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux9~13                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux9~17                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux9~18                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux8~0                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux8~1                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux8~8                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux8~12                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux8~17                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux7~6                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux7~9                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux7~10                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux7~12                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux7~13                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux7~17                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux7~18                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux6~0                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux6~1                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux6~8                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux6~12                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux6~17                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux5~6                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux5~9                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux5~10                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux5~12                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux5~13                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux5~17                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux5~18                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux4~0                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux4~1                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux4~8                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux4~12                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux4~17                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux3~6                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux3~9                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux3~10                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux3~12                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux3~13                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux3~17                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux3~18                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux2~0                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux2~1                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux2~8                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux2~12                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux2~17                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux1~6                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux1~9                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux1~10                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux1~12                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux1~13                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux1~17                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux1~18                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux0~0                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux0~1                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux0~8                    ; 1                 ; 6       ;
;      - mux32to1:source1|Mux0~12                   ; 1                 ; 6       ;
;      - mux32to1:source1|Mux0~17                   ; 1                 ; 6       ;
; i_rs1_addr[0]                                     ;                   ;         ;
;      - mux32to1:source1|Mux31~6                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux31~10                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux31~11                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux31~12                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux12~3                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux12~4                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux31~17                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux30~0                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux30~8                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux30~11                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux30~12                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux30~13                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux30~17                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux30~18                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux29~6                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux29~10                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux29~11                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux29~12                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux29~17                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux28~0                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux28~8                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux28~11                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux28~12                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux28~13                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux28~17                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux28~18                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux27~6                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux27~10                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux27~11                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux27~12                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux27~17                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux26~0                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux26~8                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux26~11                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux26~12                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux26~13                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux26~17                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux26~18                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux25~6                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux25~10                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux25~11                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux25~12                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux25~17                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux24~0                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux24~8                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux24~11                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux24~12                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux24~13                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux24~17                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux24~18                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux23~6                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux23~10                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux23~11                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux23~12                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux23~17                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux22~0                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux22~8                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux22~11                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux22~12                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux22~13                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux22~17                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux22~18                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux21~6                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux21~10                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux21~11                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux21~12                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux21~17                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux20~0                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux20~8                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux20~11                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux20~12                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux20~13                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux20~17                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux20~18                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux19~6                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux19~10                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux19~11                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux19~12                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux19~17                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux18~0                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux18~8                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux18~11                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux18~12                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux18~13                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux18~17                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux18~18                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux17~6                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux17~10                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux17~11                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux17~12                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux17~17                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux16~0                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux16~8                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux16~11                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux16~12                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux16~13                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux16~17                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux16~18                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux15~6                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux15~10                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux15~11                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux15~12                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux15~17                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux14~0                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux14~8                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux14~11                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux14~12                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux14~13                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux14~17                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux14~18                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux13~6                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux13~10                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux13~11                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux13~12                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux13~17                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux12~5                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux12~13                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux12~16                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux12~17                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux12~18                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux12~22                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux12~23                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux11~6                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux11~10                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux11~11                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux11~12                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux11~17                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux10~0                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux10~8                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux10~11                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux10~12                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux10~13                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux10~17                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux10~18                  ; 0                 ; 6       ;
;      - mux32to1:source1|Mux9~6                    ; 0                 ; 6       ;
;      - mux32to1:source1|Mux9~10                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux9~11                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux9~12                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux9~17                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux8~0                    ; 0                 ; 6       ;
;      - mux32to1:source1|Mux8~8                    ; 0                 ; 6       ;
;      - mux32to1:source1|Mux8~11                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux8~12                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux8~13                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux8~17                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux8~18                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux7~6                    ; 0                 ; 6       ;
;      - mux32to1:source1|Mux7~10                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux7~11                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux7~12                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux7~17                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux6~0                    ; 0                 ; 6       ;
;      - mux32to1:source1|Mux6~8                    ; 0                 ; 6       ;
;      - mux32to1:source1|Mux6~11                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux6~12                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux6~13                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux6~17                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux6~18                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux5~6                    ; 0                 ; 6       ;
;      - mux32to1:source1|Mux5~10                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux5~11                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux5~12                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux5~17                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux4~0                    ; 0                 ; 6       ;
;      - mux32to1:source1|Mux4~8                    ; 0                 ; 6       ;
;      - mux32to1:source1|Mux4~11                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux4~12                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux4~13                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux4~17                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux4~18                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux3~6                    ; 0                 ; 6       ;
;      - mux32to1:source1|Mux3~10                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux3~11                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux3~12                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux3~17                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux2~0                    ; 0                 ; 6       ;
;      - mux32to1:source1|Mux2~8                    ; 0                 ; 6       ;
;      - mux32to1:source1|Mux2~11                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux2~12                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux2~13                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux2~17                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux2~18                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux1~6                    ; 0                 ; 6       ;
;      - mux32to1:source1|Mux1~10                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux1~11                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux1~12                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux1~17                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux0~0                    ; 0                 ; 6       ;
;      - mux32to1:source1|Mux0~8                    ; 0                 ; 6       ;
;      - mux32to1:source1|Mux0~11                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux0~12                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux0~13                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux0~17                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux0~18                   ; 0                 ; 6       ;
; i_rs1_addr[4]                                     ;                   ;         ;
;      - mux32to1:source1|Mux12~0                   ; 0                 ; 6       ;
;      - mux32to1:source1|Mux12~1                   ; 0                 ; 6       ;
; i_rs2_addr[3]                                     ;                   ;         ;
;      - mux32to1:source2|Mux31~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux31~1                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux31~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux31~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux31~5                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux31~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux31~8                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~1                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux30~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux30~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux30~5                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux30~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux30~9                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux30~10                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux29~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux29~1                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux29~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux29~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux29~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux29~8                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux28~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux28~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux28~5                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux28~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux28~9                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux28~10                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux27~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux27~1                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux27~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux27~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux27~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux27~8                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux26~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux26~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux26~5                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux26~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux26~9                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux26~10                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux25~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux25~1                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux25~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux25~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux25~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux25~8                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~9                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~10                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~11                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~14                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~15                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux23~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux23~1                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux23~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux23~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux23~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux23~8                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux22~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux22~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux22~5                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux22~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux22~9                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux22~10                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux21~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux21~1                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux21~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux21~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux21~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux21~8                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux20~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux20~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux20~5                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux20~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux20~9                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux20~10                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux19~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux19~1                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux19~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux19~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux19~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux19~8                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux18~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux18~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux18~5                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux18~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux18~9                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux18~10                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux17~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux17~1                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux17~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux17~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux17~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux17~8                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux16~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux16~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux16~5                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux16~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux16~9                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux16~10                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux15~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux15~1                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux15~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux15~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux15~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux15~8                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux14~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux14~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux14~5                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux14~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux14~9                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux14~10                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux13~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux13~1                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux13~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux13~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux13~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux13~8                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux12~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux12~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux12~5                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux12~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux12~9                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux12~10                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux11~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux11~1                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux11~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux11~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux11~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux11~8                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux10~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux10~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux10~5                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux10~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux10~9                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux10~10                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux9~0                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux9~1                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux9~2                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux9~4                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux9~7                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux9~8                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux8~2                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux8~4                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux8~5                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux8~6                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux8~9                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux8~10                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux7~0                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux7~1                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux7~2                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux7~4                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux7~7                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux7~8                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux6~2                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux6~4                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux6~5                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux6~6                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux6~9                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux6~10                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux5~0                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux5~1                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux5~2                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux5~4                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux5~7                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux5~8                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux4~2                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux4~4                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux4~5                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux4~6                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux4~9                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux4~10                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux3~0                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux3~1                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux3~2                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux3~4                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux3~7                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux3~8                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux2~2                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux2~4                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux2~5                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux2~6                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux2~9                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux2~10                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux1~0                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux1~1                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux1~2                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux1~4                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux1~7                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux1~8                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux0~2                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux0~4                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux0~5                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux0~6                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux0~9                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux0~10                   ; 0                 ; 6       ;
; i_rs2_addr[2]                                     ;                   ;         ;
;      - mux32to1:source2|Mux31~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux31~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux31~3                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux31~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux31~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~3                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux30~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux30~3                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux30~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux30~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux30~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux30~9                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux29~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux29~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux29~3                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux29~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux29~5                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux29~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux28~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux28~3                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux28~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux28~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux28~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux28~9                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux27~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux27~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux27~3                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux27~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux27~5                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux27~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux26~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux26~3                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux26~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux26~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux26~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux26~9                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux25~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux25~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux25~3                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux25~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux25~5                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux25~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~8                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~9                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~11                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~12                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~14                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux23~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux23~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux23~3                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux23~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux23~5                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux23~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux22~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux22~3                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux22~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux22~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux22~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux22~9                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux21~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux21~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux21~3                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux21~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux21~5                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux21~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux20~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux20~3                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux20~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux20~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux20~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux20~9                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux19~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux19~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux19~3                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux19~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux19~5                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux19~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux18~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux18~3                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux18~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux18~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux18~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux18~9                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux17~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux17~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux17~3                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux17~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux17~5                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux17~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux16~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux16~3                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux16~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux16~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux16~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux16~9                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux15~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux15~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux15~3                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux15~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux15~5                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux15~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux14~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux14~3                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux14~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux14~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux14~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux14~9                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux13~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux13~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux13~3                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux13~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux13~5                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux13~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux12~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux12~3                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux12~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux12~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux12~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux12~9                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux11~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux11~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux11~3                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux11~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux11~5                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux11~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux10~2                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux10~3                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux10~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux10~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux10~7                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux10~9                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux9~0                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux9~2                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux9~3                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux9~4                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux9~5                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux9~7                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux8~2                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux8~3                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux8~4                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux8~6                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux8~7                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux8~9                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux7~0                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux7~2                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux7~3                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux7~4                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux7~5                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux7~7                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux6~2                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux6~3                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux6~4                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux6~6                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux6~7                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux6~9                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux5~0                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux5~2                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux5~3                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux5~4                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux5~5                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux5~7                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux4~2                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux4~3                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux4~4                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux4~6                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux4~7                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux4~9                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux3~0                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux3~2                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux3~3                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux3~4                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux3~5                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux3~7                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux2~2                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux2~3                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux2~4                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux2~6                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux2~7                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux2~9                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux1~0                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux1~2                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux1~3                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux1~4                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux1~5                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux1~7                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux0~2                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux0~3                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux0~4                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux0~6                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux0~7                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux0~9                    ; 0                 ; 6       ;
; i_rs2_addr[1]                                     ;                   ;         ;
;      - mux32to1:source2|Mux31~6                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux31~9                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux31~10                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux24~2                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux31~12                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux31~13                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux24~3                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux24~4                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux31~17                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux31~18                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux30~0                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux30~1                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux30~8                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux30~12                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux30~17                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux29~6                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux29~9                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux29~10                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux29~12                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux29~13                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux29~17                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux29~18                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux28~0                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux28~1                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux28~8                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux28~12                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux28~17                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux27~6                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux27~9                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux27~10                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux27~12                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux27~13                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux27~17                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux27~18                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux26~0                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux26~1                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux26~8                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux26~12                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux26~17                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux25~6                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux25~9                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux25~10                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux25~12                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux25~13                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux25~17                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux25~18                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux24~5                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux24~6                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux24~13                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux24~17                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux24~22                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux23~6                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux23~9                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux23~10                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux23~12                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux23~13                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux23~17                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux23~18                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux22~0                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux22~1                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux22~8                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux22~12                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux22~17                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux21~6                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux21~9                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux21~10                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux21~12                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux21~13                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux21~17                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux21~18                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux20~0                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux20~1                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux20~8                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux20~12                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux20~17                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux19~6                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux19~9                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux19~10                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux19~12                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux19~13                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux19~17                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux19~18                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux18~0                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux18~1                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux18~8                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux18~12                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux18~17                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux17~6                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux17~9                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux17~10                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux17~12                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux17~13                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux17~17                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux17~18                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux16~0                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux16~1                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux16~8                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux16~12                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux16~17                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux15~6                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux15~9                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux15~10                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux15~12                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux15~13                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux15~17                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux15~18                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux14~0                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux14~1                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux14~8                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux14~12                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux14~17                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux13~6                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux13~9                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux13~10                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux13~12                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux13~13                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux13~17                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux13~18                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux12~0                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux12~1                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux12~8                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux12~12                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux12~17                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux11~6                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux11~9                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux11~10                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux11~12                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux11~13                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux11~17                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux11~18                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux10~0                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux10~1                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux10~8                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux10~12                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux10~17                  ; 1                 ; 6       ;
;      - mux32to1:source2|Mux9~6                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux9~9                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux9~10                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux9~12                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux9~13                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux9~17                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux9~18                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux8~0                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux8~1                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux8~8                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux8~12                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux8~17                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux7~6                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux7~9                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux7~10                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux7~12                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux7~13                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux7~17                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux7~18                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux6~0                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux6~1                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux6~8                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux6~12                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux6~17                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux5~6                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux5~9                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux5~10                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux5~12                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux5~13                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux5~17                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux5~18                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux4~0                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux4~1                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux4~8                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux4~12                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux4~17                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux3~6                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux3~9                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux3~10                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux3~12                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux3~13                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux3~17                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux3~18                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux2~0                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux2~1                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux2~8                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux2~12                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux2~17                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux1~6                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux1~9                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux1~10                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux1~12                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux1~13                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux1~17                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux1~18                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux0~0                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux0~1                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux0~8                    ; 1                 ; 6       ;
;      - mux32to1:source2|Mux0~12                   ; 1                 ; 6       ;
;      - mux32to1:source2|Mux0~17                   ; 1                 ; 6       ;
; i_rs2_addr[0]                                     ;                   ;         ;
;      - mux32to1:source2|Mux31~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux31~10                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux31~11                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux31~12                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~3                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~4                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux31~17                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux30~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux30~8                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux30~11                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux30~12                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux30~13                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux30~17                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux30~18                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux29~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux29~10                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux29~11                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux29~12                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux29~17                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux28~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux28~8                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux28~11                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux28~12                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux28~13                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux28~17                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux28~18                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux27~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux27~10                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux27~11                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux27~12                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux27~17                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux26~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux26~8                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux26~11                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux26~12                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux26~13                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux26~17                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux26~18                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux25~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux25~10                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux25~11                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux25~12                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux25~17                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~5                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~13                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~16                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~17                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~18                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~22                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~23                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux23~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux23~10                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux23~11                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux23~12                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux23~17                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux22~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux22~8                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux22~11                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux22~12                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux22~13                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux22~17                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux22~18                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux21~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux21~10                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux21~11                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux21~12                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux21~17                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux20~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux20~8                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux20~11                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux20~12                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux20~13                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux20~17                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux20~18                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux19~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux19~10                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux19~11                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux19~12                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux19~17                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux18~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux18~8                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux18~11                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux18~12                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux18~13                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux18~17                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux18~18                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux17~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux17~10                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux17~11                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux17~12                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux17~17                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux16~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux16~8                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux16~11                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux16~12                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux16~13                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux16~17                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux16~18                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux15~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux15~10                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux15~11                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux15~12                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux15~17                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux14~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux14~8                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux14~11                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux14~12                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux14~13                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux14~17                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux14~18                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux13~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux13~10                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux13~11                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux13~12                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux13~17                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux12~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux12~8                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux12~11                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux12~12                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux12~13                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux12~17                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux12~18                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux11~6                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux11~10                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux11~11                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux11~12                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux11~17                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux10~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux10~8                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux10~11                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux10~12                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux10~13                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux10~17                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux10~18                  ; 0                 ; 6       ;
;      - mux32to1:source2|Mux9~6                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux9~10                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux9~11                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux9~12                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux9~17                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux8~0                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux8~8                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux8~11                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux8~12                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux8~13                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux8~17                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux8~18                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux7~6                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux7~10                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux7~11                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux7~12                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux7~17                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux6~0                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux6~8                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux6~11                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux6~12                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux6~13                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux6~17                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux6~18                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux5~6                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux5~10                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux5~11                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux5~12                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux5~17                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux4~0                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux4~8                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux4~11                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux4~12                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux4~13                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux4~17                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux4~18                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux3~6                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux3~10                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux3~11                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux3~12                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux3~17                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux2~0                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux2~8                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux2~11                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux2~12                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux2~13                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux2~17                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux2~18                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux1~6                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux1~10                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux1~11                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux1~12                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux1~17                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux0~0                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux0~8                    ; 0                 ; 6       ;
;      - mux32to1:source2|Mux0~11                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux0~12                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux0~13                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux0~17                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux0~18                   ; 0                 ; 6       ;
; i_rs2_addr[4]                                     ;                   ;         ;
;      - mux32to1:source2|Mux24~0                   ; 0                 ; 6       ;
;      - mux32to1:source2|Mux24~1                   ; 0                 ; 6       ;
; i_rd_data[0]                                      ;                   ;         ;
;      - reg_32bit:register[2].registers|out~0      ; 0                 ; 6       ;
; i_reset                                           ;                   ;         ;
;      - reg_32bit:register[2].registers|out~0      ; 0                 ; 6       ;
;      - reg_32bit:register[26].registers|out[15]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[22].registers|out[29]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[18].registers|out[31]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[30].registers|out[21]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[21].registers|out[10]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[25].registers|out[19]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[17].registers|out[14]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[29].registers|out[11]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[24].registers|out[11]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[20].registers|out[4]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[16].registers|out[7]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[28].registers|out[20]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[27].registers|out[26]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[23].registers|out[1]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[19].registers|out[4]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[31].registers|out[12]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[9].registers|out[23]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[10].registers|out[1]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[8].registers|out[19]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[11].registers|out[27]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out[12]~1  ; 0                 ; 6       ;
;      - reg_32bit:register[3].registers|out[19]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[1].registers|out[15]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[6].registers|out[20]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[5].registers|out[20]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[4].registers|out[24]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[7].registers|out[31]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[14].registers|out[14]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[13].registers|out[29]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[12].registers|out[7]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[15].registers|out[25]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~2      ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~3      ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~4      ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~5      ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~6      ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~7      ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~8      ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~9      ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~10     ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~11     ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~12     ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~13     ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~14     ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~15     ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~16     ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~17     ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~18     ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~19     ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~20     ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~21     ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~22     ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~23     ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~24     ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~25     ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~26     ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~27     ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~28     ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~29     ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~30     ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~31     ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out~32     ; 0                 ; 6       ;
; i_clk                                             ;                   ;         ;
; i_rd_addr[3]                                      ;                   ;         ;
;      - reg_32bit:register[26].registers|out[15]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[22].registers|out[29]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[18].registers|out[31]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[30].registers|out[21]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[21].registers|out[10]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[25].registers|out[19]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[17].registers|out[14]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[29].registers|out[11]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[24].registers|out[11]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[20].registers|out[4]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[16].registers|out[7]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[28].registers|out[20]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[27].registers|out[26]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[23].registers|out[1]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[19].registers|out[4]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[31].registers|out[12]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[9].registers|out[23]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[10].registers|out[1]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[8].registers|out[19]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[11].registers|out[27]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[2].registers|out[12]~1  ; 0                 ; 6       ;
;      - reg_32bit:register[3].registers|out[19]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[1].registers|out[15]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[6].registers|out[20]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[5].registers|out[20]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[4].registers|out[24]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[7].registers|out[31]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[14].registers|out[14]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[13].registers|out[29]~0 ; 0                 ; 6       ;
;      - reg_32bit:register[12].registers|out[7]~0  ; 0                 ; 6       ;
;      - reg_32bit:register[15].registers|out[25]~0 ; 0                 ; 6       ;
; i_rd_addr[4]                                      ;                   ;         ;
;      - reg_32bit:register[26].registers|out[15]~0 ; 1                 ; 6       ;
;      - reg_32bit:register[22].registers|out[29]~0 ; 1                 ; 6       ;
;      - reg_32bit:register[18].registers|out[31]~0 ; 1                 ; 6       ;
;      - reg_32bit:register[30].registers|out[21]~0 ; 1                 ; 6       ;
;      - reg_32bit:register[21].registers|out[10]~0 ; 1                 ; 6       ;
;      - reg_32bit:register[25].registers|out[19]~0 ; 1                 ; 6       ;
;      - reg_32bit:register[17].registers|out[14]~0 ; 1                 ; 6       ;
;      - reg_32bit:register[29].registers|out[11]~0 ; 1                 ; 6       ;
;      - reg_32bit:register[24].registers|out[11]~0 ; 1                 ; 6       ;
;      - reg_32bit:register[20].registers|out[4]~0  ; 1                 ; 6       ;
;      - reg_32bit:register[16].registers|out[7]~0  ; 1                 ; 6       ;
;      - reg_32bit:register[28].registers|out[20]~0 ; 1                 ; 6       ;
;      - reg_32bit:register[27].registers|out[26]~0 ; 1                 ; 6       ;
;      - reg_32bit:register[23].registers|out[1]~0  ; 1                 ; 6       ;
;      - reg_32bit:register[19].registers|out[4]~0  ; 1                 ; 6       ;
;      - reg_32bit:register[31].registers|out[12]~0 ; 1                 ; 6       ;
;      - reg_32bit:register[9].registers|out[23]~0  ; 1                 ; 6       ;
;      - reg_32bit:register[10].registers|out[1]~0  ; 1                 ; 6       ;
;      - reg_32bit:register[8].registers|out[19]~0  ; 1                 ; 6       ;
;      - reg_32bit:register[11].registers|out[27]~0 ; 1                 ; 6       ;
;      - reg_32bit:register[2].registers|out[12]~1  ; 1                 ; 6       ;
;      - reg_32bit:register[3].registers|out[19]~0  ; 1                 ; 6       ;
;      - reg_32bit:register[1].registers|out[15]~0  ; 1                 ; 6       ;
;      - reg_32bit:register[6].registers|out[20]~0  ; 1                 ; 6       ;
;      - reg_32bit:register[5].registers|out[20]~0  ; 1                 ; 6       ;
;      - reg_32bit:register[4].registers|out[24]~0  ; 1                 ; 6       ;
;      - reg_32bit:register[7].registers|out[31]~0  ; 1                 ; 6       ;
;      - reg_32bit:register[14].registers|out[14]~0 ; 1                 ; 6       ;
;      - reg_32bit:register[13].registers|out[29]~0 ; 1                 ; 6       ;
;      - reg_32bit:register[12].registers|out[7]~0  ; 1                 ; 6       ;
;      - reg_32bit:register[15].registers|out[25]~0 ; 1                 ; 6       ;
; i_rd_addr[1]                                      ;                   ;         ;
;      - decoder5to32:decoder1|Decoder0~0           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~1           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~2           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~3           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~4           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~5           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~6           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~7           ; 0                 ; 6       ;
; i_rd_wren                                         ;                   ;         ;
;      - decoder5to32:decoder1|Decoder0~0           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~1           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~2           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~3           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~4           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~5           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~6           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~7           ; 0                 ; 6       ;
; i_rd_addr[2]                                      ;                   ;         ;
;      - decoder5to32:decoder1|Decoder0~0           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~1           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~2           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~3           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~4           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~5           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~6           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~7           ; 0                 ; 6       ;
; i_rd_addr[0]                                      ;                   ;         ;
;      - decoder5to32:decoder1|Decoder0~0           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~1           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~2           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~3           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~4           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~5           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~6           ; 0                 ; 6       ;
;      - decoder5to32:decoder1|Decoder0~7           ; 0                 ; 6       ;
; i_rd_data[1]                                      ;                   ;         ;
;      - reg_32bit:register[2].registers|out~2      ; 1                 ; 6       ;
; i_rd_data[2]                                      ;                   ;         ;
;      - reg_32bit:register[2].registers|out~3      ; 0                 ; 6       ;
; i_rd_data[3]                                      ;                   ;         ;
;      - reg_32bit:register[2].registers|out~4      ; 0                 ; 6       ;
; i_rd_data[4]                                      ;                   ;         ;
;      - reg_32bit:register[2].registers|out~5      ; 0                 ; 6       ;
; i_rd_data[5]                                      ;                   ;         ;
;      - reg_32bit:register[2].registers|out~6      ; 0                 ; 6       ;
; i_rd_data[6]                                      ;                   ;         ;
;      - reg_32bit:register[2].registers|out~7      ; 1                 ; 6       ;
; i_rd_data[7]                                      ;                   ;         ;
;      - reg_32bit:register[2].registers|out~8      ; 0                 ; 6       ;
; i_rd_data[8]                                      ;                   ;         ;
;      - reg_32bit:register[2].registers|out~9      ; 0                 ; 6       ;
; i_rd_data[9]                                      ;                   ;         ;
;      - reg_32bit:register[2].registers|out~10     ; 1                 ; 6       ;
; i_rd_data[10]                                     ;                   ;         ;
;      - reg_32bit:register[2].registers|out~11     ; 1                 ; 6       ;
; i_rd_data[11]                                     ;                   ;         ;
;      - reg_32bit:register[2].registers|out~12     ; 0                 ; 6       ;
; i_rd_data[12]                                     ;                   ;         ;
;      - reg_32bit:register[2].registers|out~13     ; 0                 ; 6       ;
; i_rd_data[13]                                     ;                   ;         ;
;      - reg_32bit:register[2].registers|out~14     ; 0                 ; 6       ;
; i_rd_data[14]                                     ;                   ;         ;
;      - reg_32bit:register[2].registers|out~15     ; 0                 ; 6       ;
; i_rd_data[15]                                     ;                   ;         ;
;      - reg_32bit:register[2].registers|out~16     ; 1                 ; 6       ;
; i_rd_data[16]                                     ;                   ;         ;
;      - reg_32bit:register[2].registers|out~17     ; 0                 ; 6       ;
; i_rd_data[17]                                     ;                   ;         ;
;      - reg_32bit:register[2].registers|out~18     ; 1                 ; 6       ;
; i_rd_data[18]                                     ;                   ;         ;
;      - reg_32bit:register[2].registers|out~19     ; 0                 ; 6       ;
; i_rd_data[19]                                     ;                   ;         ;
;      - reg_32bit:register[2].registers|out~20     ; 0                 ; 6       ;
; i_rd_data[20]                                     ;                   ;         ;
;      - reg_32bit:register[2].registers|out~21     ; 0                 ; 6       ;
; i_rd_data[21]                                     ;                   ;         ;
;      - reg_32bit:register[2].registers|out~22     ; 1                 ; 6       ;
; i_rd_data[22]                                     ;                   ;         ;
;      - reg_32bit:register[2].registers|out~23     ; 0                 ; 6       ;
; i_rd_data[23]                                     ;                   ;         ;
;      - reg_32bit:register[2].registers|out~24     ; 0                 ; 6       ;
; i_rd_data[24]                                     ;                   ;         ;
;      - reg_32bit:register[2].registers|out~25     ; 1                 ; 6       ;
; i_rd_data[25]                                     ;                   ;         ;
;      - reg_32bit:register[2].registers|out~26     ; 0                 ; 6       ;
; i_rd_data[26]                                     ;                   ;         ;
;      - reg_32bit:register[2].registers|out~27     ; 1                 ; 6       ;
; i_rd_data[27]                                     ;                   ;         ;
;      - reg_32bit:register[2].registers|out~28     ; 0                 ; 6       ;
; i_rd_data[28]                                     ;                   ;         ;
;      - reg_32bit:register[2].registers|out~29     ; 1                 ; 6       ;
; i_rd_data[29]                                     ;                   ;         ;
;      - reg_32bit:register[2].registers|out~30     ; 0                 ; 6       ;
; i_rd_data[30]                                     ;                   ;         ;
;      - reg_32bit:register[2].registers|out~31     ; 0                 ; 6       ;
; i_rd_data[31]                                     ;                   ;         ;
;      - reg_32bit:register[2].registers|out~32     ; 0                 ; 6       ;
+---------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                         ;
+--------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                       ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; i_clk                                      ; PIN_M10            ; 992     ; Clock        ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; reg_32bit:register[10].registers|out[1]~0  ; LCCOMB_X32_Y25_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[11].registers|out[27]~0 ; LCCOMB_X32_Y22_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[12].registers|out[7]~0  ; LCCOMB_X32_Y22_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[13].registers|out[29]~0 ; LCCOMB_X31_Y22_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[14].registers|out[14]~0 ; LCCOMB_X32_Y25_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[15].registers|out[25]~0 ; LCCOMB_X31_Y22_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[16].registers|out[7]~0  ; LCCOMB_X32_Y25_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[17].registers|out[14]~0 ; LCCOMB_X32_Y25_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[18].registers|out[31]~0 ; LCCOMB_X32_Y25_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[19].registers|out[4]~0  ; LCCOMB_X32_Y22_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[1].registers|out[15]~0  ; LCCOMB_X32_Y25_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[20].registers|out[4]~0  ; LCCOMB_X32_Y22_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[21].registers|out[10]~0 ; LCCOMB_X31_Y22_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[22].registers|out[29]~0 ; LCCOMB_X32_Y25_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[23].registers|out[1]~0  ; LCCOMB_X32_Y22_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[24].registers|out[11]~0 ; LCCOMB_X32_Y25_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[25].registers|out[19]~0 ; LCCOMB_X32_Y25_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[26].registers|out[15]~0 ; LCCOMB_X32_Y25_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[27].registers|out[26]~0 ; LCCOMB_X32_Y22_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[28].registers|out[20]~0 ; LCCOMB_X32_Y22_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[29].registers|out[11]~0 ; LCCOMB_X31_Y22_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[2].registers|out[12]~1  ; LCCOMB_X32_Y25_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[30].registers|out[21]~0 ; LCCOMB_X32_Y25_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[31].registers|out[12]~0 ; LCCOMB_X32_Y22_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[3].registers|out[19]~0  ; LCCOMB_X32_Y22_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[4].registers|out[24]~0  ; LCCOMB_X32_Y22_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[5].registers|out[20]~0  ; LCCOMB_X31_Y22_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[6].registers|out[20]~0  ; LCCOMB_X32_Y25_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[7].registers|out[31]~0  ; LCCOMB_X32_Y22_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[8].registers|out[19]~0  ; LCCOMB_X32_Y22_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32bit:register[9].registers|out[23]~0  ; LCCOMB_X32_Y25_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; i_clk ; PIN_M10  ; 992     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------+
; Non-Global High Fan-Out Signals                      ;
+--------------------------------------------+---------+
; Name                                       ; Fan-Out ;
+--------------------------------------------+---------+
; i_rs2_addr[1]~input                        ; 195     ;
; i_rs2_addr[2]~input                        ; 195     ;
; i_rs2_addr[3]~input                        ; 195     ;
; i_rs1_addr[1]~input                        ; 195     ;
; i_rs1_addr[2]~input                        ; 195     ;
; i_rs1_addr[3]~input                        ; 195     ;
; i_rs2_addr[0]~input                        ; 194     ;
; i_rs1_addr[0]~input                        ; 194     ;
; i_reset~input                              ; 63      ;
; mux32to1:source2|Mux24~1                   ; 48      ;
; mux32to1:source2|Mux24~0                   ; 48      ;
; mux32to1:source1|Mux12~1                   ; 48      ;
; mux32to1:source1|Mux12~0                   ; 48      ;
; reg_32bit:register[15].registers|out[25]~0 ; 32      ;
; reg_32bit:register[12].registers|out[7]~0  ; 32      ;
; reg_32bit:register[13].registers|out[29]~0 ; 32      ;
; reg_32bit:register[14].registers|out[14]~0 ; 32      ;
; reg_32bit:register[7].registers|out[31]~0  ; 32      ;
; reg_32bit:register[4].registers|out[24]~0  ; 32      ;
; reg_32bit:register[5].registers|out[20]~0  ; 32      ;
; reg_32bit:register[6].registers|out[20]~0  ; 32      ;
; reg_32bit:register[1].registers|out[15]~0  ; 32      ;
; reg_32bit:register[3].registers|out[19]~0  ; 32      ;
; reg_32bit:register[2].registers|out[12]~1  ; 32      ;
; reg_32bit:register[11].registers|out[27]~0 ; 32      ;
; reg_32bit:register[8].registers|out[19]~0  ; 32      ;
; reg_32bit:register[10].registers|out[1]~0  ; 32      ;
; reg_32bit:register[9].registers|out[23]~0  ; 32      ;
; reg_32bit:register[31].registers|out[12]~0 ; 32      ;
; reg_32bit:register[19].registers|out[4]~0  ; 32      ;
; reg_32bit:register[23].registers|out[1]~0  ; 32      ;
; reg_32bit:register[27].registers|out[26]~0 ; 32      ;
; reg_32bit:register[28].registers|out[20]~0 ; 32      ;
; reg_32bit:register[16].registers|out[7]~0  ; 32      ;
; reg_32bit:register[20].registers|out[4]~0  ; 32      ;
; reg_32bit:register[24].registers|out[11]~0 ; 32      ;
; reg_32bit:register[29].registers|out[11]~0 ; 32      ;
; reg_32bit:register[17].registers|out[14]~0 ; 32      ;
; reg_32bit:register[25].registers|out[19]~0 ; 32      ;
; reg_32bit:register[21].registers|out[10]~0 ; 32      ;
; reg_32bit:register[30].registers|out[21]~0 ; 32      ;
; reg_32bit:register[18].registers|out[31]~0 ; 32      ;
; reg_32bit:register[22].registers|out[29]~0 ; 32      ;
; reg_32bit:register[26].registers|out[15]~0 ; 32      ;
; mux32to1:source2|Mux24~4                   ; 32      ;
; mux32to1:source2|Mux24~3                   ; 32      ;
; mux32to1:source2|Mux24~2                   ; 32      ;
; mux32to1:source1|Mux12~4                   ; 32      ;
; mux32to1:source1|Mux12~3                   ; 32      ;
; mux32to1:source1|Mux12~2                   ; 32      ;
; i_rd_addr[4]~input                         ; 31      ;
; i_rd_addr[3]~input                         ; 31      ;
; reg_32bit:register[2].registers|out~32     ; 31      ;
; reg_32bit:register[2].registers|out~31     ; 31      ;
; reg_32bit:register[2].registers|out~30     ; 31      ;
; reg_32bit:register[2].registers|out~29     ; 31      ;
; reg_32bit:register[2].registers|out~28     ; 31      ;
; reg_32bit:register[2].registers|out~27     ; 31      ;
; reg_32bit:register[2].registers|out~26     ; 31      ;
; reg_32bit:register[2].registers|out~25     ; 31      ;
; reg_32bit:register[2].registers|out~24     ; 31      ;
; reg_32bit:register[2].registers|out~23     ; 31      ;
; reg_32bit:register[2].registers|out~22     ; 31      ;
; reg_32bit:register[2].registers|out~21     ; 31      ;
; reg_32bit:register[2].registers|out~20     ; 31      ;
; reg_32bit:register[2].registers|out~19     ; 31      ;
; reg_32bit:register[2].registers|out~18     ; 31      ;
; reg_32bit:register[2].registers|out~17     ; 31      ;
; reg_32bit:register[2].registers|out~16     ; 31      ;
; reg_32bit:register[2].registers|out~15     ; 31      ;
; reg_32bit:register[2].registers|out~14     ; 31      ;
; reg_32bit:register[2].registers|out~13     ; 31      ;
; reg_32bit:register[2].registers|out~12     ; 31      ;
; reg_32bit:register[2].registers|out~11     ; 31      ;
; reg_32bit:register[2].registers|out~10     ; 31      ;
; reg_32bit:register[2].registers|out~9      ; 31      ;
; reg_32bit:register[2].registers|out~8      ; 31      ;
; reg_32bit:register[2].registers|out~7      ; 31      ;
; reg_32bit:register[2].registers|out~6      ; 31      ;
; reg_32bit:register[2].registers|out~5      ; 31      ;
; reg_32bit:register[2].registers|out~4      ; 31      ;
; reg_32bit:register[2].registers|out~3      ; 31      ;
; reg_32bit:register[2].registers|out~2      ; 31      ;
; reg_32bit:register[2].registers|out~0      ; 31      ;
; i_rd_addr[0]~input                         ; 8       ;
; i_rd_addr[2]~input                         ; 8       ;
; i_rd_wren~input                            ; 8       ;
; i_rd_addr[1]~input                         ; 8       ;
; decoder5to32:decoder1|Decoder0~7           ; 4       ;
; decoder5to32:decoder1|Decoder0~6           ; 4       ;
; decoder5to32:decoder1|Decoder0~5           ; 4       ;
; decoder5to32:decoder1|Decoder0~3           ; 4       ;
; decoder5to32:decoder1|Decoder0~2           ; 4       ;
; decoder5to32:decoder1|Decoder0~1           ; 4       ;
; decoder5to32:decoder1|Decoder0~0           ; 4       ;
; decoder5to32:decoder1|Decoder0~4           ; 3       ;
; i_rs2_addr[4]~input                        ; 2       ;
; i_rs1_addr[4]~input                        ; 2       ;
; reg_32bit:register[15].registers|out[31]   ; 2       ;
; reg_32bit:register[12].registers|out[31]   ; 2       ;
; reg_32bit:register[14].registers|out[31]   ; 2       ;
; reg_32bit:register[13].registers|out[31]   ; 2       ;
; reg_32bit:register[7].registers|out[31]    ; 2       ;
; reg_32bit:register[4].registers|out[31]    ; 2       ;
; reg_32bit:register[6].registers|out[31]    ; 2       ;
; reg_32bit:register[5].registers|out[31]    ; 2       ;
; reg_32bit:register[1].registers|out[31]    ; 2       ;
; reg_32bit:register[3].registers|out[31]    ; 2       ;
; reg_32bit:register[2].registers|out[31]    ; 2       ;
; reg_32bit:register[31].registers|out[31]   ; 2       ;
; reg_32bit:register[19].registers|out[31]   ; 2       ;
; reg_32bit:register[23].registers|out[31]   ; 2       ;
; reg_32bit:register[27].registers|out[31]   ; 2       ;
; reg_32bit:register[28].registers|out[31]   ; 2       ;
; reg_32bit:register[16].registers|out[31]   ; 2       ;
; reg_32bit:register[24].registers|out[31]   ; 2       ;
; reg_32bit:register[20].registers|out[31]   ; 2       ;
; reg_32bit:register[30].registers|out[31]   ; 2       ;
; reg_32bit:register[18].registers|out[31]   ; 2       ;
; reg_32bit:register[22].registers|out[31]   ; 2       ;
; reg_32bit:register[26].registers|out[31]   ; 2       ;
; reg_32bit:register[29].registers|out[31]   ; 2       ;
; reg_32bit:register[17].registers|out[31]   ; 2       ;
; reg_32bit:register[25].registers|out[31]   ; 2       ;
; reg_32bit:register[21].registers|out[31]   ; 2       ;
; reg_32bit:register[11].registers|out[31]   ; 2       ;
; reg_32bit:register[8].registers|out[31]    ; 2       ;
; reg_32bit:register[9].registers|out[31]    ; 2       ;
; reg_32bit:register[10].registers|out[31]   ; 2       ;
; reg_32bit:register[15].registers|out[30]   ; 2       ;
; reg_32bit:register[12].registers|out[30]   ; 2       ;
; reg_32bit:register[13].registers|out[30]   ; 2       ;
; reg_32bit:register[14].registers|out[30]   ; 2       ;
; reg_32bit:register[7].registers|out[30]    ; 2       ;
; reg_32bit:register[4].registers|out[30]    ; 2       ;
; reg_32bit:register[5].registers|out[30]    ; 2       ;
; reg_32bit:register[6].registers|out[30]    ; 2       ;
; reg_32bit:register[1].registers|out[30]    ; 2       ;
; reg_32bit:register[3].registers|out[30]    ; 2       ;
; reg_32bit:register[2].registers|out[30]    ; 2       ;
; reg_32bit:register[11].registers|out[30]   ; 2       ;
; reg_32bit:register[8].registers|out[30]    ; 2       ;
; reg_32bit:register[10].registers|out[30]   ; 2       ;
; reg_32bit:register[9].registers|out[30]    ; 2       ;
; reg_32bit:register[31].registers|out[30]   ; 2       ;
; reg_32bit:register[19].registers|out[30]   ; 2       ;
; reg_32bit:register[23].registers|out[30]   ; 2       ;
; reg_32bit:register[27].registers|out[30]   ; 2       ;
; reg_32bit:register[28].registers|out[30]   ; 2       ;
; reg_32bit:register[16].registers|out[30]   ; 2       ;
; reg_32bit:register[24].registers|out[30]   ; 2       ;
; reg_32bit:register[20].registers|out[30]   ; 2       ;
; reg_32bit:register[29].registers|out[30]   ; 2       ;
; reg_32bit:register[17].registers|out[30]   ; 2       ;
; reg_32bit:register[25].registers|out[30]   ; 2       ;
; reg_32bit:register[21].registers|out[30]   ; 2       ;
; reg_32bit:register[30].registers|out[30]   ; 2       ;
; reg_32bit:register[18].registers|out[30]   ; 2       ;
; reg_32bit:register[22].registers|out[30]   ; 2       ;
; reg_32bit:register[26].registers|out[30]   ; 2       ;
; reg_32bit:register[15].registers|out[29]   ; 2       ;
; reg_32bit:register[12].registers|out[29]   ; 2       ;
; reg_32bit:register[14].registers|out[29]   ; 2       ;
; reg_32bit:register[13].registers|out[29]   ; 2       ;
; reg_32bit:register[7].registers|out[29]    ; 2       ;
; reg_32bit:register[4].registers|out[29]    ; 2       ;
; reg_32bit:register[6].registers|out[29]    ; 2       ;
; reg_32bit:register[5].registers|out[29]    ; 2       ;
; reg_32bit:register[1].registers|out[29]    ; 2       ;
; reg_32bit:register[3].registers|out[29]    ; 2       ;
; reg_32bit:register[2].registers|out[29]    ; 2       ;
; reg_32bit:register[31].registers|out[29]   ; 2       ;
; reg_32bit:register[19].registers|out[29]   ; 2       ;
; reg_32bit:register[23].registers|out[29]   ; 2       ;
; reg_32bit:register[27].registers|out[29]   ; 2       ;
; reg_32bit:register[28].registers|out[29]   ; 2       ;
; reg_32bit:register[16].registers|out[29]   ; 2       ;
; reg_32bit:register[24].registers|out[29]   ; 2       ;
; reg_32bit:register[20].registers|out[29]   ; 2       ;
; reg_32bit:register[30].registers|out[29]   ; 2       ;
; reg_32bit:register[18].registers|out[29]   ; 2       ;
; reg_32bit:register[22].registers|out[29]   ; 2       ;
; reg_32bit:register[26].registers|out[29]   ; 2       ;
; reg_32bit:register[29].registers|out[29]   ; 2       ;
; reg_32bit:register[17].registers|out[29]   ; 2       ;
; reg_32bit:register[25].registers|out[29]   ; 2       ;
; reg_32bit:register[21].registers|out[29]   ; 2       ;
; reg_32bit:register[11].registers|out[29]   ; 2       ;
; reg_32bit:register[8].registers|out[29]    ; 2       ;
; reg_32bit:register[9].registers|out[29]    ; 2       ;
; reg_32bit:register[10].registers|out[29]   ; 2       ;
; reg_32bit:register[15].registers|out[28]   ; 2       ;
; reg_32bit:register[12].registers|out[28]   ; 2       ;
; reg_32bit:register[13].registers|out[28]   ; 2       ;
; reg_32bit:register[14].registers|out[28]   ; 2       ;
; reg_32bit:register[7].registers|out[28]    ; 2       ;
; reg_32bit:register[4].registers|out[28]    ; 2       ;
; reg_32bit:register[5].registers|out[28]    ; 2       ;
; reg_32bit:register[6].registers|out[28]    ; 2       ;
; reg_32bit:register[1].registers|out[28]    ; 2       ;
; reg_32bit:register[3].registers|out[28]    ; 2       ;
; reg_32bit:register[2].registers|out[28]    ; 2       ;
; reg_32bit:register[11].registers|out[28]   ; 2       ;
; reg_32bit:register[8].registers|out[28]    ; 2       ;
; reg_32bit:register[10].registers|out[28]   ; 2       ;
; reg_32bit:register[9].registers|out[28]    ; 2       ;
; reg_32bit:register[31].registers|out[28]   ; 2       ;
; reg_32bit:register[19].registers|out[28]   ; 2       ;
; reg_32bit:register[23].registers|out[28]   ; 2       ;
; reg_32bit:register[27].registers|out[28]   ; 2       ;
; reg_32bit:register[28].registers|out[28]   ; 2       ;
; reg_32bit:register[16].registers|out[28]   ; 2       ;
; reg_32bit:register[24].registers|out[28]   ; 2       ;
; reg_32bit:register[20].registers|out[28]   ; 2       ;
; reg_32bit:register[29].registers|out[28]   ; 2       ;
; reg_32bit:register[17].registers|out[28]   ; 2       ;
; reg_32bit:register[25].registers|out[28]   ; 2       ;
; reg_32bit:register[21].registers|out[28]   ; 2       ;
; reg_32bit:register[30].registers|out[28]   ; 2       ;
; reg_32bit:register[18].registers|out[28]   ; 2       ;
; reg_32bit:register[22].registers|out[28]   ; 2       ;
; reg_32bit:register[26].registers|out[28]   ; 2       ;
; reg_32bit:register[15].registers|out[27]   ; 2       ;
; reg_32bit:register[12].registers|out[27]   ; 2       ;
; reg_32bit:register[14].registers|out[27]   ; 2       ;
; reg_32bit:register[13].registers|out[27]   ; 2       ;
; reg_32bit:register[7].registers|out[27]    ; 2       ;
; reg_32bit:register[4].registers|out[27]    ; 2       ;
; reg_32bit:register[6].registers|out[27]    ; 2       ;
; reg_32bit:register[5].registers|out[27]    ; 2       ;
; reg_32bit:register[1].registers|out[27]    ; 2       ;
; reg_32bit:register[3].registers|out[27]    ; 2       ;
; reg_32bit:register[2].registers|out[27]    ; 2       ;
; reg_32bit:register[31].registers|out[27]   ; 2       ;
; reg_32bit:register[19].registers|out[27]   ; 2       ;
; reg_32bit:register[23].registers|out[27]   ; 2       ;
; reg_32bit:register[27].registers|out[27]   ; 2       ;
; reg_32bit:register[28].registers|out[27]   ; 2       ;
; reg_32bit:register[16].registers|out[27]   ; 2       ;
; reg_32bit:register[24].registers|out[27]   ; 2       ;
; reg_32bit:register[20].registers|out[27]   ; 2       ;
; reg_32bit:register[30].registers|out[27]   ; 2       ;
; reg_32bit:register[18].registers|out[27]   ; 2       ;
; reg_32bit:register[22].registers|out[27]   ; 2       ;
; reg_32bit:register[26].registers|out[27]   ; 2       ;
; reg_32bit:register[29].registers|out[27]   ; 2       ;
; reg_32bit:register[17].registers|out[27]   ; 2       ;
; reg_32bit:register[25].registers|out[27]   ; 2       ;
; reg_32bit:register[21].registers|out[27]   ; 2       ;
; reg_32bit:register[11].registers|out[27]   ; 2       ;
; reg_32bit:register[8].registers|out[27]    ; 2       ;
; reg_32bit:register[9].registers|out[27]    ; 2       ;
; reg_32bit:register[10].registers|out[27]   ; 2       ;
; reg_32bit:register[15].registers|out[26]   ; 2       ;
; reg_32bit:register[12].registers|out[26]   ; 2       ;
; reg_32bit:register[13].registers|out[26]   ; 2       ;
; reg_32bit:register[14].registers|out[26]   ; 2       ;
; reg_32bit:register[7].registers|out[26]    ; 2       ;
; reg_32bit:register[4].registers|out[26]    ; 2       ;
; reg_32bit:register[5].registers|out[26]    ; 2       ;
; reg_32bit:register[6].registers|out[26]    ; 2       ;
; reg_32bit:register[1].registers|out[26]    ; 2       ;
; reg_32bit:register[3].registers|out[26]    ; 2       ;
; reg_32bit:register[2].registers|out[26]    ; 2       ;
; reg_32bit:register[11].registers|out[26]   ; 2       ;
; reg_32bit:register[8].registers|out[26]    ; 2       ;
; reg_32bit:register[10].registers|out[26]   ; 2       ;
; reg_32bit:register[9].registers|out[26]    ; 2       ;
; reg_32bit:register[31].registers|out[26]   ; 2       ;
; reg_32bit:register[19].registers|out[26]   ; 2       ;
; reg_32bit:register[23].registers|out[26]   ; 2       ;
; reg_32bit:register[27].registers|out[26]   ; 2       ;
; reg_32bit:register[28].registers|out[26]   ; 2       ;
; reg_32bit:register[16].registers|out[26]   ; 2       ;
; reg_32bit:register[24].registers|out[26]   ; 2       ;
; reg_32bit:register[20].registers|out[26]   ; 2       ;
; reg_32bit:register[29].registers|out[26]   ; 2       ;
; reg_32bit:register[17].registers|out[26]   ; 2       ;
; reg_32bit:register[25].registers|out[26]   ; 2       ;
; reg_32bit:register[21].registers|out[26]   ; 2       ;
; reg_32bit:register[30].registers|out[26]   ; 2       ;
; reg_32bit:register[18].registers|out[26]   ; 2       ;
; reg_32bit:register[22].registers|out[26]   ; 2       ;
; reg_32bit:register[26].registers|out[26]   ; 2       ;
; reg_32bit:register[15].registers|out[25]   ; 2       ;
; reg_32bit:register[12].registers|out[25]   ; 2       ;
; reg_32bit:register[14].registers|out[25]   ; 2       ;
; reg_32bit:register[13].registers|out[25]   ; 2       ;
; reg_32bit:register[7].registers|out[25]    ; 2       ;
; reg_32bit:register[4].registers|out[25]    ; 2       ;
; reg_32bit:register[6].registers|out[25]    ; 2       ;
; reg_32bit:register[5].registers|out[25]    ; 2       ;
; reg_32bit:register[1].registers|out[25]    ; 2       ;
; reg_32bit:register[3].registers|out[25]    ; 2       ;
; reg_32bit:register[2].registers|out[25]    ; 2       ;
; reg_32bit:register[31].registers|out[25]   ; 2       ;
; reg_32bit:register[19].registers|out[25]   ; 2       ;
; reg_32bit:register[23].registers|out[25]   ; 2       ;
; reg_32bit:register[27].registers|out[25]   ; 2       ;
; reg_32bit:register[28].registers|out[25]   ; 2       ;
; reg_32bit:register[16].registers|out[25]   ; 2       ;
; reg_32bit:register[24].registers|out[25]   ; 2       ;
; reg_32bit:register[20].registers|out[25]   ; 2       ;
; reg_32bit:register[30].registers|out[25]   ; 2       ;
; reg_32bit:register[18].registers|out[25]   ; 2       ;
; reg_32bit:register[22].registers|out[25]   ; 2       ;
; reg_32bit:register[26].registers|out[25]   ; 2       ;
; reg_32bit:register[29].registers|out[25]   ; 2       ;
; reg_32bit:register[17].registers|out[25]   ; 2       ;
; reg_32bit:register[25].registers|out[25]   ; 2       ;
; reg_32bit:register[21].registers|out[25]   ; 2       ;
; reg_32bit:register[11].registers|out[25]   ; 2       ;
; reg_32bit:register[8].registers|out[25]    ; 2       ;
; reg_32bit:register[9].registers|out[25]    ; 2       ;
; reg_32bit:register[10].registers|out[25]   ; 2       ;
; reg_32bit:register[15].registers|out[24]   ; 2       ;
; reg_32bit:register[12].registers|out[24]   ; 2       ;
; reg_32bit:register[13].registers|out[24]   ; 2       ;
; reg_32bit:register[14].registers|out[24]   ; 2       ;
; reg_32bit:register[7].registers|out[24]    ; 2       ;
; reg_32bit:register[4].registers|out[24]    ; 2       ;
; reg_32bit:register[5].registers|out[24]    ; 2       ;
; reg_32bit:register[6].registers|out[24]    ; 2       ;
; reg_32bit:register[1].registers|out[24]    ; 2       ;
; reg_32bit:register[3].registers|out[24]    ; 2       ;
; reg_32bit:register[2].registers|out[24]    ; 2       ;
; reg_32bit:register[11].registers|out[24]   ; 2       ;
; reg_32bit:register[8].registers|out[24]    ; 2       ;
; reg_32bit:register[10].registers|out[24]   ; 2       ;
; reg_32bit:register[9].registers|out[24]    ; 2       ;
; reg_32bit:register[31].registers|out[24]   ; 2       ;
; reg_32bit:register[19].registers|out[24]   ; 2       ;
; reg_32bit:register[23].registers|out[24]   ; 2       ;
; reg_32bit:register[27].registers|out[24]   ; 2       ;
; reg_32bit:register[28].registers|out[24]   ; 2       ;
; reg_32bit:register[16].registers|out[24]   ; 2       ;
; reg_32bit:register[24].registers|out[24]   ; 2       ;
; reg_32bit:register[20].registers|out[24]   ; 2       ;
; reg_32bit:register[29].registers|out[24]   ; 2       ;
; reg_32bit:register[17].registers|out[24]   ; 2       ;
; reg_32bit:register[25].registers|out[24]   ; 2       ;
; reg_32bit:register[21].registers|out[24]   ; 2       ;
; reg_32bit:register[30].registers|out[24]   ; 2       ;
; reg_32bit:register[18].registers|out[24]   ; 2       ;
; reg_32bit:register[22].registers|out[24]   ; 2       ;
; reg_32bit:register[26].registers|out[24]   ; 2       ;
; reg_32bit:register[15].registers|out[23]   ; 2       ;
; reg_32bit:register[12].registers|out[23]   ; 2       ;
; reg_32bit:register[14].registers|out[23]   ; 2       ;
; reg_32bit:register[13].registers|out[23]   ; 2       ;
; reg_32bit:register[7].registers|out[23]    ; 2       ;
; reg_32bit:register[4].registers|out[23]    ; 2       ;
; reg_32bit:register[6].registers|out[23]    ; 2       ;
; reg_32bit:register[5].registers|out[23]    ; 2       ;
; reg_32bit:register[1].registers|out[23]    ; 2       ;
; reg_32bit:register[3].registers|out[23]    ; 2       ;
; reg_32bit:register[2].registers|out[23]    ; 2       ;
; reg_32bit:register[31].registers|out[23]   ; 2       ;
; reg_32bit:register[19].registers|out[23]   ; 2       ;
; reg_32bit:register[23].registers|out[23]   ; 2       ;
; reg_32bit:register[27].registers|out[23]   ; 2       ;
; reg_32bit:register[28].registers|out[23]   ; 2       ;
; reg_32bit:register[16].registers|out[23]   ; 2       ;
; reg_32bit:register[24].registers|out[23]   ; 2       ;
; reg_32bit:register[20].registers|out[23]   ; 2       ;
; reg_32bit:register[30].registers|out[23]   ; 2       ;
; reg_32bit:register[18].registers|out[23]   ; 2       ;
; reg_32bit:register[22].registers|out[23]   ; 2       ;
; reg_32bit:register[26].registers|out[23]   ; 2       ;
; reg_32bit:register[29].registers|out[23]   ; 2       ;
; reg_32bit:register[17].registers|out[23]   ; 2       ;
; reg_32bit:register[25].registers|out[23]   ; 2       ;
; reg_32bit:register[21].registers|out[23]   ; 2       ;
; reg_32bit:register[11].registers|out[23]   ; 2       ;
; reg_32bit:register[8].registers|out[23]    ; 2       ;
; reg_32bit:register[9].registers|out[23]    ; 2       ;
; reg_32bit:register[10].registers|out[23]   ; 2       ;
; reg_32bit:register[15].registers|out[22]   ; 2       ;
; reg_32bit:register[12].registers|out[22]   ; 2       ;
; reg_32bit:register[13].registers|out[22]   ; 2       ;
; reg_32bit:register[14].registers|out[22]   ; 2       ;
; reg_32bit:register[7].registers|out[22]    ; 2       ;
; reg_32bit:register[4].registers|out[22]    ; 2       ;
; reg_32bit:register[5].registers|out[22]    ; 2       ;
; reg_32bit:register[6].registers|out[22]    ; 2       ;
; reg_32bit:register[1].registers|out[22]    ; 2       ;
; reg_32bit:register[3].registers|out[22]    ; 2       ;
; reg_32bit:register[2].registers|out[22]    ; 2       ;
; reg_32bit:register[11].registers|out[22]   ; 2       ;
; reg_32bit:register[8].registers|out[22]    ; 2       ;
; reg_32bit:register[10].registers|out[22]   ; 2       ;
; reg_32bit:register[9].registers|out[22]    ; 2       ;
; reg_32bit:register[31].registers|out[22]   ; 2       ;
; reg_32bit:register[19].registers|out[22]   ; 2       ;
; reg_32bit:register[23].registers|out[22]   ; 2       ;
; reg_32bit:register[27].registers|out[22]   ; 2       ;
; reg_32bit:register[28].registers|out[22]   ; 2       ;
; reg_32bit:register[16].registers|out[22]   ; 2       ;
; reg_32bit:register[24].registers|out[22]   ; 2       ;
; reg_32bit:register[20].registers|out[22]   ; 2       ;
; reg_32bit:register[29].registers|out[22]   ; 2       ;
; reg_32bit:register[17].registers|out[22]   ; 2       ;
; reg_32bit:register[25].registers|out[22]   ; 2       ;
; reg_32bit:register[21].registers|out[22]   ; 2       ;
; reg_32bit:register[30].registers|out[22]   ; 2       ;
; reg_32bit:register[18].registers|out[22]   ; 2       ;
; reg_32bit:register[22].registers|out[22]   ; 2       ;
; reg_32bit:register[26].registers|out[22]   ; 2       ;
; reg_32bit:register[15].registers|out[21]   ; 2       ;
; reg_32bit:register[12].registers|out[21]   ; 2       ;
; reg_32bit:register[14].registers|out[21]   ; 2       ;
; reg_32bit:register[13].registers|out[21]   ; 2       ;
; reg_32bit:register[7].registers|out[21]    ; 2       ;
; reg_32bit:register[4].registers|out[21]    ; 2       ;
; reg_32bit:register[6].registers|out[21]    ; 2       ;
; reg_32bit:register[5].registers|out[21]    ; 2       ;
; reg_32bit:register[1].registers|out[21]    ; 2       ;
; reg_32bit:register[3].registers|out[21]    ; 2       ;
; reg_32bit:register[2].registers|out[21]    ; 2       ;
; reg_32bit:register[31].registers|out[21]   ; 2       ;
; reg_32bit:register[19].registers|out[21]   ; 2       ;
; reg_32bit:register[23].registers|out[21]   ; 2       ;
; reg_32bit:register[27].registers|out[21]   ; 2       ;
; reg_32bit:register[28].registers|out[21]   ; 2       ;
; reg_32bit:register[16].registers|out[21]   ; 2       ;
; reg_32bit:register[24].registers|out[21]   ; 2       ;
; reg_32bit:register[20].registers|out[21]   ; 2       ;
; reg_32bit:register[30].registers|out[21]   ; 2       ;
; reg_32bit:register[18].registers|out[21]   ; 2       ;
; reg_32bit:register[22].registers|out[21]   ; 2       ;
; reg_32bit:register[26].registers|out[21]   ; 2       ;
; reg_32bit:register[29].registers|out[21]   ; 2       ;
; reg_32bit:register[17].registers|out[21]   ; 2       ;
; reg_32bit:register[25].registers|out[21]   ; 2       ;
; reg_32bit:register[21].registers|out[21]   ; 2       ;
; reg_32bit:register[11].registers|out[21]   ; 2       ;
; reg_32bit:register[8].registers|out[21]    ; 2       ;
; reg_32bit:register[9].registers|out[21]    ; 2       ;
; reg_32bit:register[10].registers|out[21]   ; 2       ;
; reg_32bit:register[15].registers|out[20]   ; 2       ;
; reg_32bit:register[12].registers|out[20]   ; 2       ;
; reg_32bit:register[13].registers|out[20]   ; 2       ;
; reg_32bit:register[14].registers|out[20]   ; 2       ;
; reg_32bit:register[7].registers|out[20]    ; 2       ;
; reg_32bit:register[4].registers|out[20]    ; 2       ;
; reg_32bit:register[5].registers|out[20]    ; 2       ;
; reg_32bit:register[6].registers|out[20]    ; 2       ;
; reg_32bit:register[1].registers|out[20]    ; 2       ;
; reg_32bit:register[3].registers|out[20]    ; 2       ;
; reg_32bit:register[2].registers|out[20]    ; 2       ;
; reg_32bit:register[11].registers|out[20]   ; 2       ;
; reg_32bit:register[8].registers|out[20]    ; 2       ;
; reg_32bit:register[10].registers|out[20]   ; 2       ;
; reg_32bit:register[9].registers|out[20]    ; 2       ;
; reg_32bit:register[31].registers|out[20]   ; 2       ;
; reg_32bit:register[19].registers|out[20]   ; 2       ;
; reg_32bit:register[23].registers|out[20]   ; 2       ;
; reg_32bit:register[27].registers|out[20]   ; 2       ;
; reg_32bit:register[28].registers|out[20]   ; 2       ;
; reg_32bit:register[16].registers|out[20]   ; 2       ;
; reg_32bit:register[24].registers|out[20]   ; 2       ;
; reg_32bit:register[20].registers|out[20]   ; 2       ;
; reg_32bit:register[29].registers|out[20]   ; 2       ;
; reg_32bit:register[17].registers|out[20]   ; 2       ;
; reg_32bit:register[25].registers|out[20]   ; 2       ;
; reg_32bit:register[21].registers|out[20]   ; 2       ;
; reg_32bit:register[30].registers|out[20]   ; 2       ;
; reg_32bit:register[18].registers|out[20]   ; 2       ;
; reg_32bit:register[22].registers|out[20]   ; 2       ;
; reg_32bit:register[26].registers|out[20]   ; 2       ;
; reg_32bit:register[15].registers|out[19]   ; 2       ;
; reg_32bit:register[12].registers|out[19]   ; 2       ;
; reg_32bit:register[14].registers|out[19]   ; 2       ;
; reg_32bit:register[13].registers|out[19]   ; 2       ;
; reg_32bit:register[7].registers|out[19]    ; 2       ;
; reg_32bit:register[4].registers|out[19]    ; 2       ;
; reg_32bit:register[6].registers|out[19]    ; 2       ;
; reg_32bit:register[5].registers|out[19]    ; 2       ;
; reg_32bit:register[1].registers|out[19]    ; 2       ;
; reg_32bit:register[3].registers|out[19]    ; 2       ;
; reg_32bit:register[2].registers|out[19]    ; 2       ;
; reg_32bit:register[31].registers|out[19]   ; 2       ;
; reg_32bit:register[19].registers|out[19]   ; 2       ;
; reg_32bit:register[23].registers|out[19]   ; 2       ;
; reg_32bit:register[27].registers|out[19]   ; 2       ;
; reg_32bit:register[28].registers|out[19]   ; 2       ;
; reg_32bit:register[16].registers|out[19]   ; 2       ;
; reg_32bit:register[24].registers|out[19]   ; 2       ;
; reg_32bit:register[20].registers|out[19]   ; 2       ;
; reg_32bit:register[30].registers|out[19]   ; 2       ;
; reg_32bit:register[18].registers|out[19]   ; 2       ;
; reg_32bit:register[22].registers|out[19]   ; 2       ;
; reg_32bit:register[26].registers|out[19]   ; 2       ;
; reg_32bit:register[29].registers|out[19]   ; 2       ;
; reg_32bit:register[17].registers|out[19]   ; 2       ;
; reg_32bit:register[25].registers|out[19]   ; 2       ;
; reg_32bit:register[21].registers|out[19]   ; 2       ;
; reg_32bit:register[11].registers|out[19]   ; 2       ;
; reg_32bit:register[8].registers|out[19]    ; 2       ;
; reg_32bit:register[9].registers|out[19]    ; 2       ;
; reg_32bit:register[10].registers|out[19]   ; 2       ;
; reg_32bit:register[15].registers|out[18]   ; 2       ;
; reg_32bit:register[12].registers|out[18]   ; 2       ;
; reg_32bit:register[13].registers|out[18]   ; 2       ;
; reg_32bit:register[14].registers|out[18]   ; 2       ;
; reg_32bit:register[7].registers|out[18]    ; 2       ;
; reg_32bit:register[4].registers|out[18]    ; 2       ;
; reg_32bit:register[5].registers|out[18]    ; 2       ;
; reg_32bit:register[6].registers|out[18]    ; 2       ;
; reg_32bit:register[1].registers|out[18]    ; 2       ;
; reg_32bit:register[3].registers|out[18]    ; 2       ;
; reg_32bit:register[2].registers|out[18]    ; 2       ;
; reg_32bit:register[11].registers|out[18]   ; 2       ;
; reg_32bit:register[8].registers|out[18]    ; 2       ;
; reg_32bit:register[10].registers|out[18]   ; 2       ;
; reg_32bit:register[9].registers|out[18]    ; 2       ;
; reg_32bit:register[31].registers|out[18]   ; 2       ;
; reg_32bit:register[19].registers|out[18]   ; 2       ;
; reg_32bit:register[23].registers|out[18]   ; 2       ;
; reg_32bit:register[27].registers|out[18]   ; 2       ;
; reg_32bit:register[28].registers|out[18]   ; 2       ;
; reg_32bit:register[16].registers|out[18]   ; 2       ;
; reg_32bit:register[24].registers|out[18]   ; 2       ;
; reg_32bit:register[20].registers|out[18]   ; 2       ;
; reg_32bit:register[29].registers|out[18]   ; 2       ;
; reg_32bit:register[17].registers|out[18]   ; 2       ;
; reg_32bit:register[25].registers|out[18]   ; 2       ;
; reg_32bit:register[21].registers|out[18]   ; 2       ;
; reg_32bit:register[30].registers|out[18]   ; 2       ;
; reg_32bit:register[18].registers|out[18]   ; 2       ;
; reg_32bit:register[22].registers|out[18]   ; 2       ;
; reg_32bit:register[26].registers|out[18]   ; 2       ;
; reg_32bit:register[15].registers|out[17]   ; 2       ;
; reg_32bit:register[12].registers|out[17]   ; 2       ;
; reg_32bit:register[14].registers|out[17]   ; 2       ;
; reg_32bit:register[13].registers|out[17]   ; 2       ;
; reg_32bit:register[7].registers|out[17]    ; 2       ;
; reg_32bit:register[4].registers|out[17]    ; 2       ;
; reg_32bit:register[6].registers|out[17]    ; 2       ;
; reg_32bit:register[5].registers|out[17]    ; 2       ;
; reg_32bit:register[1].registers|out[17]    ; 2       ;
; reg_32bit:register[3].registers|out[17]    ; 2       ;
; reg_32bit:register[2].registers|out[17]    ; 2       ;
; reg_32bit:register[31].registers|out[17]   ; 2       ;
; reg_32bit:register[19].registers|out[17]   ; 2       ;
; reg_32bit:register[23].registers|out[17]   ; 2       ;
; reg_32bit:register[27].registers|out[17]   ; 2       ;
; reg_32bit:register[28].registers|out[17]   ; 2       ;
; reg_32bit:register[16].registers|out[17]   ; 2       ;
; reg_32bit:register[24].registers|out[17]   ; 2       ;
; reg_32bit:register[20].registers|out[17]   ; 2       ;
; reg_32bit:register[30].registers|out[17]   ; 2       ;
; reg_32bit:register[18].registers|out[17]   ; 2       ;
; reg_32bit:register[22].registers|out[17]   ; 2       ;
; reg_32bit:register[26].registers|out[17]   ; 2       ;
; reg_32bit:register[29].registers|out[17]   ; 2       ;
; reg_32bit:register[17].registers|out[17]   ; 2       ;
; reg_32bit:register[25].registers|out[17]   ; 2       ;
; reg_32bit:register[21].registers|out[17]   ; 2       ;
; reg_32bit:register[11].registers|out[17]   ; 2       ;
; reg_32bit:register[8].registers|out[17]    ; 2       ;
; reg_32bit:register[9].registers|out[17]    ; 2       ;
; reg_32bit:register[10].registers|out[17]   ; 2       ;
; reg_32bit:register[15].registers|out[16]   ; 2       ;
; reg_32bit:register[12].registers|out[16]   ; 2       ;
; reg_32bit:register[13].registers|out[16]   ; 2       ;
; reg_32bit:register[14].registers|out[16]   ; 2       ;
; reg_32bit:register[7].registers|out[16]    ; 2       ;
; reg_32bit:register[4].registers|out[16]    ; 2       ;
; reg_32bit:register[5].registers|out[16]    ; 2       ;
; reg_32bit:register[6].registers|out[16]    ; 2       ;
; reg_32bit:register[1].registers|out[16]    ; 2       ;
; reg_32bit:register[3].registers|out[16]    ; 2       ;
; reg_32bit:register[2].registers|out[16]    ; 2       ;
; reg_32bit:register[11].registers|out[16]   ; 2       ;
; reg_32bit:register[8].registers|out[16]    ; 2       ;
; reg_32bit:register[10].registers|out[16]   ; 2       ;
; reg_32bit:register[9].registers|out[16]    ; 2       ;
; reg_32bit:register[31].registers|out[16]   ; 2       ;
; reg_32bit:register[19].registers|out[16]   ; 2       ;
; reg_32bit:register[23].registers|out[16]   ; 2       ;
; reg_32bit:register[27].registers|out[16]   ; 2       ;
; reg_32bit:register[28].registers|out[16]   ; 2       ;
; reg_32bit:register[16].registers|out[16]   ; 2       ;
; reg_32bit:register[24].registers|out[16]   ; 2       ;
; reg_32bit:register[20].registers|out[16]   ; 2       ;
; reg_32bit:register[29].registers|out[16]   ; 2       ;
; reg_32bit:register[17].registers|out[16]   ; 2       ;
; reg_32bit:register[25].registers|out[16]   ; 2       ;
; reg_32bit:register[21].registers|out[16]   ; 2       ;
; reg_32bit:register[30].registers|out[16]   ; 2       ;
; reg_32bit:register[18].registers|out[16]   ; 2       ;
; reg_32bit:register[22].registers|out[16]   ; 2       ;
; reg_32bit:register[26].registers|out[16]   ; 2       ;
; reg_32bit:register[15].registers|out[15]   ; 2       ;
; reg_32bit:register[12].registers|out[15]   ; 2       ;
; reg_32bit:register[14].registers|out[15]   ; 2       ;
; reg_32bit:register[13].registers|out[15]   ; 2       ;
; reg_32bit:register[7].registers|out[15]    ; 2       ;
; reg_32bit:register[4].registers|out[15]    ; 2       ;
; reg_32bit:register[6].registers|out[15]    ; 2       ;
; reg_32bit:register[5].registers|out[15]    ; 2       ;
; reg_32bit:register[1].registers|out[15]    ; 2       ;
; reg_32bit:register[3].registers|out[15]    ; 2       ;
; reg_32bit:register[2].registers|out[15]    ; 2       ;
; reg_32bit:register[31].registers|out[15]   ; 2       ;
; reg_32bit:register[19].registers|out[15]   ; 2       ;
; reg_32bit:register[23].registers|out[15]   ; 2       ;
; reg_32bit:register[27].registers|out[15]   ; 2       ;
; reg_32bit:register[28].registers|out[15]   ; 2       ;
; reg_32bit:register[16].registers|out[15]   ; 2       ;
; reg_32bit:register[24].registers|out[15]   ; 2       ;
; reg_32bit:register[20].registers|out[15]   ; 2       ;
; reg_32bit:register[30].registers|out[15]   ; 2       ;
; reg_32bit:register[18].registers|out[15]   ; 2       ;
; reg_32bit:register[22].registers|out[15]   ; 2       ;
; reg_32bit:register[26].registers|out[15]   ; 2       ;
; reg_32bit:register[29].registers|out[15]   ; 2       ;
; reg_32bit:register[17].registers|out[15]   ; 2       ;
; reg_32bit:register[25].registers|out[15]   ; 2       ;
; reg_32bit:register[21].registers|out[15]   ; 2       ;
; reg_32bit:register[11].registers|out[15]   ; 2       ;
; reg_32bit:register[8].registers|out[15]    ; 2       ;
; reg_32bit:register[9].registers|out[15]    ; 2       ;
; reg_32bit:register[10].registers|out[15]   ; 2       ;
; reg_32bit:register[15].registers|out[14]   ; 2       ;
; reg_32bit:register[12].registers|out[14]   ; 2       ;
; reg_32bit:register[13].registers|out[14]   ; 2       ;
; reg_32bit:register[14].registers|out[14]   ; 2       ;
; reg_32bit:register[7].registers|out[14]    ; 2       ;
; reg_32bit:register[4].registers|out[14]    ; 2       ;
; reg_32bit:register[5].registers|out[14]    ; 2       ;
; reg_32bit:register[6].registers|out[14]    ; 2       ;
; reg_32bit:register[1].registers|out[14]    ; 2       ;
; reg_32bit:register[3].registers|out[14]    ; 2       ;
; reg_32bit:register[2].registers|out[14]    ; 2       ;
; reg_32bit:register[11].registers|out[14]   ; 2       ;
; reg_32bit:register[8].registers|out[14]    ; 2       ;
; reg_32bit:register[10].registers|out[14]   ; 2       ;
; reg_32bit:register[9].registers|out[14]    ; 2       ;
; reg_32bit:register[31].registers|out[14]   ; 2       ;
; reg_32bit:register[19].registers|out[14]   ; 2       ;
; reg_32bit:register[23].registers|out[14]   ; 2       ;
; reg_32bit:register[27].registers|out[14]   ; 2       ;
; reg_32bit:register[28].registers|out[14]   ; 2       ;
; reg_32bit:register[16].registers|out[14]   ; 2       ;
; reg_32bit:register[24].registers|out[14]   ; 2       ;
; reg_32bit:register[20].registers|out[14]   ; 2       ;
; reg_32bit:register[29].registers|out[14]   ; 2       ;
; reg_32bit:register[17].registers|out[14]   ; 2       ;
; reg_32bit:register[25].registers|out[14]   ; 2       ;
; reg_32bit:register[21].registers|out[14]   ; 2       ;
; reg_32bit:register[30].registers|out[14]   ; 2       ;
; reg_32bit:register[18].registers|out[14]   ; 2       ;
; reg_32bit:register[22].registers|out[14]   ; 2       ;
; reg_32bit:register[26].registers|out[14]   ; 2       ;
; reg_32bit:register[15].registers|out[13]   ; 2       ;
; reg_32bit:register[12].registers|out[13]   ; 2       ;
; reg_32bit:register[14].registers|out[13]   ; 2       ;
; reg_32bit:register[13].registers|out[13]   ; 2       ;
; reg_32bit:register[7].registers|out[13]    ; 2       ;
; reg_32bit:register[4].registers|out[13]    ; 2       ;
; reg_32bit:register[6].registers|out[13]    ; 2       ;
; reg_32bit:register[5].registers|out[13]    ; 2       ;
; reg_32bit:register[1].registers|out[13]    ; 2       ;
; reg_32bit:register[3].registers|out[13]    ; 2       ;
; reg_32bit:register[2].registers|out[13]    ; 2       ;
; reg_32bit:register[31].registers|out[13]   ; 2       ;
; reg_32bit:register[19].registers|out[13]   ; 2       ;
; reg_32bit:register[23].registers|out[13]   ; 2       ;
; reg_32bit:register[27].registers|out[13]   ; 2       ;
; reg_32bit:register[28].registers|out[13]   ; 2       ;
; reg_32bit:register[16].registers|out[13]   ; 2       ;
; reg_32bit:register[24].registers|out[13]   ; 2       ;
; reg_32bit:register[20].registers|out[13]   ; 2       ;
; reg_32bit:register[30].registers|out[13]   ; 2       ;
; reg_32bit:register[18].registers|out[13]   ; 2       ;
; reg_32bit:register[22].registers|out[13]   ; 2       ;
; reg_32bit:register[26].registers|out[13]   ; 2       ;
; reg_32bit:register[29].registers|out[13]   ; 2       ;
; reg_32bit:register[17].registers|out[13]   ; 2       ;
; reg_32bit:register[25].registers|out[13]   ; 2       ;
; reg_32bit:register[21].registers|out[13]   ; 2       ;
; reg_32bit:register[11].registers|out[13]   ; 2       ;
; reg_32bit:register[8].registers|out[13]    ; 2       ;
; reg_32bit:register[9].registers|out[13]    ; 2       ;
; reg_32bit:register[10].registers|out[13]   ; 2       ;
; reg_32bit:register[15].registers|out[12]   ; 2       ;
; reg_32bit:register[12].registers|out[12]   ; 2       ;
; reg_32bit:register[13].registers|out[12]   ; 2       ;
; reg_32bit:register[14].registers|out[12]   ; 2       ;
; reg_32bit:register[7].registers|out[12]    ; 2       ;
; reg_32bit:register[4].registers|out[12]    ; 2       ;
; reg_32bit:register[5].registers|out[12]    ; 2       ;
; reg_32bit:register[6].registers|out[12]    ; 2       ;
; reg_32bit:register[1].registers|out[12]    ; 2       ;
; reg_32bit:register[3].registers|out[12]    ; 2       ;
; reg_32bit:register[2].registers|out[12]    ; 2       ;
; reg_32bit:register[11].registers|out[12]   ; 2       ;
; reg_32bit:register[8].registers|out[12]    ; 2       ;
; reg_32bit:register[10].registers|out[12]   ; 2       ;
; reg_32bit:register[9].registers|out[12]    ; 2       ;
; reg_32bit:register[31].registers|out[12]   ; 2       ;
; reg_32bit:register[19].registers|out[12]   ; 2       ;
; reg_32bit:register[23].registers|out[12]   ; 2       ;
; reg_32bit:register[27].registers|out[12]   ; 2       ;
; reg_32bit:register[28].registers|out[12]   ; 2       ;
; reg_32bit:register[16].registers|out[12]   ; 2       ;
; reg_32bit:register[24].registers|out[12]   ; 2       ;
; reg_32bit:register[20].registers|out[12]   ; 2       ;
; reg_32bit:register[29].registers|out[12]   ; 2       ;
; reg_32bit:register[17].registers|out[12]   ; 2       ;
; reg_32bit:register[25].registers|out[12]   ; 2       ;
; reg_32bit:register[21].registers|out[12]   ; 2       ;
; reg_32bit:register[30].registers|out[12]   ; 2       ;
; reg_32bit:register[18].registers|out[12]   ; 2       ;
; reg_32bit:register[22].registers|out[12]   ; 2       ;
; reg_32bit:register[26].registers|out[12]   ; 2       ;
; reg_32bit:register[15].registers|out[11]   ; 2       ;
; reg_32bit:register[12].registers|out[11]   ; 2       ;
; reg_32bit:register[14].registers|out[11]   ; 2       ;
; reg_32bit:register[13].registers|out[11]   ; 2       ;
; reg_32bit:register[7].registers|out[11]    ; 2       ;
; reg_32bit:register[4].registers|out[11]    ; 2       ;
; reg_32bit:register[6].registers|out[11]    ; 2       ;
; reg_32bit:register[5].registers|out[11]    ; 2       ;
; reg_32bit:register[1].registers|out[11]    ; 2       ;
; reg_32bit:register[3].registers|out[11]    ; 2       ;
; reg_32bit:register[2].registers|out[11]    ; 2       ;
; reg_32bit:register[31].registers|out[11]   ; 2       ;
; reg_32bit:register[19].registers|out[11]   ; 2       ;
; reg_32bit:register[23].registers|out[11]   ; 2       ;
; reg_32bit:register[27].registers|out[11]   ; 2       ;
; reg_32bit:register[28].registers|out[11]   ; 2       ;
; reg_32bit:register[16].registers|out[11]   ; 2       ;
; reg_32bit:register[24].registers|out[11]   ; 2       ;
; reg_32bit:register[20].registers|out[11]   ; 2       ;
; reg_32bit:register[30].registers|out[11]   ; 2       ;
; reg_32bit:register[18].registers|out[11]   ; 2       ;
; reg_32bit:register[22].registers|out[11]   ; 2       ;
; reg_32bit:register[26].registers|out[11]   ; 2       ;
; reg_32bit:register[29].registers|out[11]   ; 2       ;
; reg_32bit:register[17].registers|out[11]   ; 2       ;
; reg_32bit:register[25].registers|out[11]   ; 2       ;
; reg_32bit:register[21].registers|out[11]   ; 2       ;
; reg_32bit:register[11].registers|out[11]   ; 2       ;
; reg_32bit:register[8].registers|out[11]    ; 2       ;
; reg_32bit:register[9].registers|out[11]    ; 2       ;
; reg_32bit:register[10].registers|out[11]   ; 2       ;
; reg_32bit:register[15].registers|out[10]   ; 2       ;
; reg_32bit:register[12].registers|out[10]   ; 2       ;
; reg_32bit:register[13].registers|out[10]   ; 2       ;
; reg_32bit:register[14].registers|out[10]   ; 2       ;
; reg_32bit:register[7].registers|out[10]    ; 2       ;
; reg_32bit:register[4].registers|out[10]    ; 2       ;
; reg_32bit:register[5].registers|out[10]    ; 2       ;
; reg_32bit:register[6].registers|out[10]    ; 2       ;
; reg_32bit:register[1].registers|out[10]    ; 2       ;
; reg_32bit:register[3].registers|out[10]    ; 2       ;
; reg_32bit:register[2].registers|out[10]    ; 2       ;
; reg_32bit:register[11].registers|out[10]   ; 2       ;
; reg_32bit:register[8].registers|out[10]    ; 2       ;
; reg_32bit:register[10].registers|out[10]   ; 2       ;
; reg_32bit:register[9].registers|out[10]    ; 2       ;
; reg_32bit:register[31].registers|out[10]   ; 2       ;
; reg_32bit:register[19].registers|out[10]   ; 2       ;
; reg_32bit:register[23].registers|out[10]   ; 2       ;
; reg_32bit:register[27].registers|out[10]   ; 2       ;
; reg_32bit:register[28].registers|out[10]   ; 2       ;
; reg_32bit:register[16].registers|out[10]   ; 2       ;
; reg_32bit:register[24].registers|out[10]   ; 2       ;
; reg_32bit:register[20].registers|out[10]   ; 2       ;
; reg_32bit:register[29].registers|out[10]   ; 2       ;
; reg_32bit:register[17].registers|out[10]   ; 2       ;
; reg_32bit:register[25].registers|out[10]   ; 2       ;
; reg_32bit:register[21].registers|out[10]   ; 2       ;
; reg_32bit:register[30].registers|out[10]   ; 2       ;
; reg_32bit:register[18].registers|out[10]   ; 2       ;
; reg_32bit:register[22].registers|out[10]   ; 2       ;
; reg_32bit:register[26].registers|out[10]   ; 2       ;
; reg_32bit:register[15].registers|out[9]    ; 2       ;
; reg_32bit:register[12].registers|out[9]    ; 2       ;
; reg_32bit:register[14].registers|out[9]    ; 2       ;
; reg_32bit:register[13].registers|out[9]    ; 2       ;
; reg_32bit:register[7].registers|out[9]     ; 2       ;
; reg_32bit:register[4].registers|out[9]     ; 2       ;
; reg_32bit:register[6].registers|out[9]     ; 2       ;
; reg_32bit:register[5].registers|out[9]     ; 2       ;
; reg_32bit:register[1].registers|out[9]     ; 2       ;
; reg_32bit:register[3].registers|out[9]     ; 2       ;
; reg_32bit:register[2].registers|out[9]     ; 2       ;
; reg_32bit:register[31].registers|out[9]    ; 2       ;
; reg_32bit:register[19].registers|out[9]    ; 2       ;
; reg_32bit:register[23].registers|out[9]    ; 2       ;
; reg_32bit:register[27].registers|out[9]    ; 2       ;
; reg_32bit:register[28].registers|out[9]    ; 2       ;
; reg_32bit:register[16].registers|out[9]    ; 2       ;
; reg_32bit:register[24].registers|out[9]    ; 2       ;
; reg_32bit:register[20].registers|out[9]    ; 2       ;
; reg_32bit:register[30].registers|out[9]    ; 2       ;
; reg_32bit:register[18].registers|out[9]    ; 2       ;
; reg_32bit:register[22].registers|out[9]    ; 2       ;
; reg_32bit:register[26].registers|out[9]    ; 2       ;
; reg_32bit:register[29].registers|out[9]    ; 2       ;
; reg_32bit:register[17].registers|out[9]    ; 2       ;
; reg_32bit:register[25].registers|out[9]    ; 2       ;
; reg_32bit:register[21].registers|out[9]    ; 2       ;
; reg_32bit:register[11].registers|out[9]    ; 2       ;
; reg_32bit:register[8].registers|out[9]     ; 2       ;
; reg_32bit:register[9].registers|out[9]     ; 2       ;
; reg_32bit:register[10].registers|out[9]    ; 2       ;
; reg_32bit:register[15].registers|out[8]    ; 2       ;
; reg_32bit:register[12].registers|out[8]    ; 2       ;
; reg_32bit:register[13].registers|out[8]    ; 2       ;
; reg_32bit:register[14].registers|out[8]    ; 2       ;
; reg_32bit:register[7].registers|out[8]     ; 2       ;
; reg_32bit:register[4].registers|out[8]     ; 2       ;
; reg_32bit:register[5].registers|out[8]     ; 2       ;
; reg_32bit:register[6].registers|out[8]     ; 2       ;
; reg_32bit:register[1].registers|out[8]     ; 2       ;
; reg_32bit:register[3].registers|out[8]     ; 2       ;
; reg_32bit:register[2].registers|out[8]     ; 2       ;
; reg_32bit:register[11].registers|out[8]    ; 2       ;
; reg_32bit:register[8].registers|out[8]     ; 2       ;
; reg_32bit:register[10].registers|out[8]    ; 2       ;
; reg_32bit:register[9].registers|out[8]     ; 2       ;
; reg_32bit:register[31].registers|out[8]    ; 2       ;
; reg_32bit:register[19].registers|out[8]    ; 2       ;
; reg_32bit:register[23].registers|out[8]    ; 2       ;
; reg_32bit:register[27].registers|out[8]    ; 2       ;
; reg_32bit:register[28].registers|out[8]    ; 2       ;
; reg_32bit:register[16].registers|out[8]    ; 2       ;
; reg_32bit:register[24].registers|out[8]    ; 2       ;
; reg_32bit:register[20].registers|out[8]    ; 2       ;
; reg_32bit:register[29].registers|out[8]    ; 2       ;
; reg_32bit:register[17].registers|out[8]    ; 2       ;
; reg_32bit:register[25].registers|out[8]    ; 2       ;
; reg_32bit:register[21].registers|out[8]    ; 2       ;
; reg_32bit:register[30].registers|out[8]    ; 2       ;
; reg_32bit:register[18].registers|out[8]    ; 2       ;
; reg_32bit:register[22].registers|out[8]    ; 2       ;
; reg_32bit:register[26].registers|out[8]    ; 2       ;
; reg_32bit:register[15].registers|out[7]    ; 2       ;
; reg_32bit:register[12].registers|out[7]    ; 2       ;
; reg_32bit:register[14].registers|out[7]    ; 2       ;
; reg_32bit:register[13].registers|out[7]    ; 2       ;
; reg_32bit:register[7].registers|out[7]     ; 2       ;
; reg_32bit:register[4].registers|out[7]     ; 2       ;
; reg_32bit:register[6].registers|out[7]     ; 2       ;
; reg_32bit:register[5].registers|out[7]     ; 2       ;
; reg_32bit:register[1].registers|out[7]     ; 2       ;
; reg_32bit:register[3].registers|out[7]     ; 2       ;
; reg_32bit:register[2].registers|out[7]     ; 2       ;
; reg_32bit:register[31].registers|out[7]    ; 2       ;
; reg_32bit:register[19].registers|out[7]    ; 2       ;
; reg_32bit:register[23].registers|out[7]    ; 2       ;
; reg_32bit:register[27].registers|out[7]    ; 2       ;
; reg_32bit:register[28].registers|out[7]    ; 2       ;
; reg_32bit:register[16].registers|out[7]    ; 2       ;
; reg_32bit:register[24].registers|out[7]    ; 2       ;
; reg_32bit:register[20].registers|out[7]    ; 2       ;
; reg_32bit:register[30].registers|out[7]    ; 2       ;
; reg_32bit:register[18].registers|out[7]    ; 2       ;
; reg_32bit:register[22].registers|out[7]    ; 2       ;
; reg_32bit:register[26].registers|out[7]    ; 2       ;
; reg_32bit:register[29].registers|out[7]    ; 2       ;
; reg_32bit:register[17].registers|out[7]    ; 2       ;
; reg_32bit:register[25].registers|out[7]    ; 2       ;
; reg_32bit:register[21].registers|out[7]    ; 2       ;
; reg_32bit:register[11].registers|out[7]    ; 2       ;
; reg_32bit:register[8].registers|out[7]     ; 2       ;
; reg_32bit:register[9].registers|out[7]     ; 2       ;
; reg_32bit:register[10].registers|out[7]    ; 2       ;
; reg_32bit:register[15].registers|out[6]    ; 2       ;
; reg_32bit:register[12].registers|out[6]    ; 2       ;
; reg_32bit:register[13].registers|out[6]    ; 2       ;
; reg_32bit:register[14].registers|out[6]    ; 2       ;
; reg_32bit:register[7].registers|out[6]     ; 2       ;
; reg_32bit:register[4].registers|out[6]     ; 2       ;
; reg_32bit:register[5].registers|out[6]     ; 2       ;
; reg_32bit:register[6].registers|out[6]     ; 2       ;
; reg_32bit:register[1].registers|out[6]     ; 2       ;
; reg_32bit:register[3].registers|out[6]     ; 2       ;
; reg_32bit:register[2].registers|out[6]     ; 2       ;
; reg_32bit:register[11].registers|out[6]    ; 2       ;
; reg_32bit:register[8].registers|out[6]     ; 2       ;
; reg_32bit:register[10].registers|out[6]    ; 2       ;
; reg_32bit:register[9].registers|out[6]     ; 2       ;
; reg_32bit:register[31].registers|out[6]    ; 2       ;
; reg_32bit:register[19].registers|out[6]    ; 2       ;
; reg_32bit:register[23].registers|out[6]    ; 2       ;
; reg_32bit:register[27].registers|out[6]    ; 2       ;
; reg_32bit:register[28].registers|out[6]    ; 2       ;
; reg_32bit:register[16].registers|out[6]    ; 2       ;
; reg_32bit:register[24].registers|out[6]    ; 2       ;
; reg_32bit:register[20].registers|out[6]    ; 2       ;
; reg_32bit:register[29].registers|out[6]    ; 2       ;
; reg_32bit:register[17].registers|out[6]    ; 2       ;
; reg_32bit:register[25].registers|out[6]    ; 2       ;
; reg_32bit:register[21].registers|out[6]    ; 2       ;
; reg_32bit:register[30].registers|out[6]    ; 2       ;
; reg_32bit:register[18].registers|out[6]    ; 2       ;
; reg_32bit:register[22].registers|out[6]    ; 2       ;
; reg_32bit:register[26].registers|out[6]    ; 2       ;
; reg_32bit:register[15].registers|out[5]    ; 2       ;
; reg_32bit:register[12].registers|out[5]    ; 2       ;
; reg_32bit:register[14].registers|out[5]    ; 2       ;
; reg_32bit:register[13].registers|out[5]    ; 2       ;
; reg_32bit:register[7].registers|out[5]     ; 2       ;
; reg_32bit:register[4].registers|out[5]     ; 2       ;
; reg_32bit:register[6].registers|out[5]     ; 2       ;
; reg_32bit:register[5].registers|out[5]     ; 2       ;
; reg_32bit:register[1].registers|out[5]     ; 2       ;
; reg_32bit:register[3].registers|out[5]     ; 2       ;
; reg_32bit:register[2].registers|out[5]     ; 2       ;
; reg_32bit:register[31].registers|out[5]    ; 2       ;
; reg_32bit:register[19].registers|out[5]    ; 2       ;
; reg_32bit:register[23].registers|out[5]    ; 2       ;
; reg_32bit:register[27].registers|out[5]    ; 2       ;
; reg_32bit:register[28].registers|out[5]    ; 2       ;
; reg_32bit:register[16].registers|out[5]    ; 2       ;
; reg_32bit:register[24].registers|out[5]    ; 2       ;
; reg_32bit:register[20].registers|out[5]    ; 2       ;
; reg_32bit:register[30].registers|out[5]    ; 2       ;
; reg_32bit:register[18].registers|out[5]    ; 2       ;
; reg_32bit:register[22].registers|out[5]    ; 2       ;
; reg_32bit:register[26].registers|out[5]    ; 2       ;
; reg_32bit:register[29].registers|out[5]    ; 2       ;
; reg_32bit:register[17].registers|out[5]    ; 2       ;
; reg_32bit:register[25].registers|out[5]    ; 2       ;
; reg_32bit:register[21].registers|out[5]    ; 2       ;
; reg_32bit:register[11].registers|out[5]    ; 2       ;
; reg_32bit:register[8].registers|out[5]     ; 2       ;
; reg_32bit:register[9].registers|out[5]     ; 2       ;
; reg_32bit:register[10].registers|out[5]    ; 2       ;
; reg_32bit:register[15].registers|out[4]    ; 2       ;
; reg_32bit:register[12].registers|out[4]    ; 2       ;
; reg_32bit:register[13].registers|out[4]    ; 2       ;
; reg_32bit:register[14].registers|out[4]    ; 2       ;
; reg_32bit:register[7].registers|out[4]     ; 2       ;
; reg_32bit:register[4].registers|out[4]     ; 2       ;
; reg_32bit:register[5].registers|out[4]     ; 2       ;
; reg_32bit:register[6].registers|out[4]     ; 2       ;
; reg_32bit:register[1].registers|out[4]     ; 2       ;
; reg_32bit:register[3].registers|out[4]     ; 2       ;
; reg_32bit:register[2].registers|out[4]     ; 2       ;
; reg_32bit:register[11].registers|out[4]    ; 2       ;
; reg_32bit:register[8].registers|out[4]     ; 2       ;
; reg_32bit:register[10].registers|out[4]    ; 2       ;
; reg_32bit:register[9].registers|out[4]     ; 2       ;
; reg_32bit:register[31].registers|out[4]    ; 2       ;
; reg_32bit:register[19].registers|out[4]    ; 2       ;
; reg_32bit:register[23].registers|out[4]    ; 2       ;
; reg_32bit:register[27].registers|out[4]    ; 2       ;
; reg_32bit:register[28].registers|out[4]    ; 2       ;
; reg_32bit:register[16].registers|out[4]    ; 2       ;
; reg_32bit:register[24].registers|out[4]    ; 2       ;
; reg_32bit:register[20].registers|out[4]    ; 2       ;
; reg_32bit:register[29].registers|out[4]    ; 2       ;
; reg_32bit:register[17].registers|out[4]    ; 2       ;
; reg_32bit:register[25].registers|out[4]    ; 2       ;
; reg_32bit:register[21].registers|out[4]    ; 2       ;
; reg_32bit:register[30].registers|out[4]    ; 2       ;
; reg_32bit:register[18].registers|out[4]    ; 2       ;
; reg_32bit:register[22].registers|out[4]    ; 2       ;
; reg_32bit:register[26].registers|out[4]    ; 2       ;
; reg_32bit:register[15].registers|out[3]    ; 2       ;
; reg_32bit:register[12].registers|out[3]    ; 2       ;
; reg_32bit:register[14].registers|out[3]    ; 2       ;
; reg_32bit:register[13].registers|out[3]    ; 2       ;
; reg_32bit:register[7].registers|out[3]     ; 2       ;
; reg_32bit:register[4].registers|out[3]     ; 2       ;
; reg_32bit:register[6].registers|out[3]     ; 2       ;
; reg_32bit:register[5].registers|out[3]     ; 2       ;
; reg_32bit:register[1].registers|out[3]     ; 2       ;
; reg_32bit:register[3].registers|out[3]     ; 2       ;
; reg_32bit:register[2].registers|out[3]     ; 2       ;
; reg_32bit:register[31].registers|out[3]    ; 2       ;
; reg_32bit:register[19].registers|out[3]    ; 2       ;
; reg_32bit:register[23].registers|out[3]    ; 2       ;
; reg_32bit:register[27].registers|out[3]    ; 2       ;
; reg_32bit:register[28].registers|out[3]    ; 2       ;
; reg_32bit:register[16].registers|out[3]    ; 2       ;
; reg_32bit:register[24].registers|out[3]    ; 2       ;
; reg_32bit:register[20].registers|out[3]    ; 2       ;
; reg_32bit:register[30].registers|out[3]    ; 2       ;
; reg_32bit:register[18].registers|out[3]    ; 2       ;
; reg_32bit:register[22].registers|out[3]    ; 2       ;
; reg_32bit:register[26].registers|out[3]    ; 2       ;
; reg_32bit:register[29].registers|out[3]    ; 2       ;
; reg_32bit:register[17].registers|out[3]    ; 2       ;
; reg_32bit:register[25].registers|out[3]    ; 2       ;
; reg_32bit:register[21].registers|out[3]    ; 2       ;
; reg_32bit:register[11].registers|out[3]    ; 2       ;
; reg_32bit:register[8].registers|out[3]     ; 2       ;
; reg_32bit:register[9].registers|out[3]     ; 2       ;
; reg_32bit:register[10].registers|out[3]    ; 2       ;
; reg_32bit:register[15].registers|out[2]    ; 2       ;
; reg_32bit:register[12].registers|out[2]    ; 2       ;
; reg_32bit:register[13].registers|out[2]    ; 2       ;
+--------------------------------------------+---------+


+------------------------------------------------------------+
; Routing Usage Summary                                      ;
+-----------------------------------+------------------------+
; Routing Resource Type             ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 2,604 / 88,936 ( 3 % ) ;
; C16 interconnects                 ; 137 / 2,912 ( 5 % )    ;
; C4 interconnects                  ; 1,824 / 54,912 ( 3 % ) ;
; Direct links                      ; 322 / 88,936 ( < 1 % ) ;
; GXB block output buffers          ; 0 / 1,600 ( 0 % )      ;
; Global clocks                     ; 1 / 20 ( 5 % )         ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 945 / 29,440 ( 3 % )   ;
; R24 interconnects                 ; 87 / 3,040 ( 3 % )     ;
; R4 interconnects                  ; 1,905 / 76,160 ( 3 % ) ;
+-----------------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.33) ; Number of LABs  (Total = 95) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 2                            ;
; 8                                           ; 1                            ;
; 9                                           ; 2                            ;
; 10                                          ; 3                            ;
; 11                                          ; 4                            ;
; 12                                          ; 3                            ;
; 13                                          ; 5                            ;
; 14                                          ; 20                           ;
; 15                                          ; 14                           ;
; 16                                          ; 41                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.88) ; Number of LABs  (Total = 95) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 90                           ;
; 1 Clock enable                     ; 2                            ;
; 2 Clock enables                    ; 87                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 24.77) ; Number of LABs  (Total = 95) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 3                            ;
; 15                                           ; 0                            ;
; 16                                           ; 4                            ;
; 17                                           ; 1                            ;
; 18                                           ; 12                           ;
; 19                                           ; 1                            ;
; 20                                           ; 6                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 10                           ;
; 25                                           ; 2                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 10                           ;
; 29                                           ; 2                            ;
; 30                                           ; 11                           ;
; 31                                           ; 0                            ;
; 32                                           ; 22                           ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 13.54) ; Number of LABs  (Total = 95) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 0                            ;
; 2                                                ; 0                            ;
; 3                                                ; 2                            ;
; 4                                                ; 2                            ;
; 5                                                ; 0                            ;
; 6                                                ; 8                            ;
; 7                                                ; 3                            ;
; 8                                                ; 7                            ;
; 9                                                ; 3                            ;
; 10                                               ; 4                            ;
; 11                                               ; 2                            ;
; 12                                               ; 9                            ;
; 13                                               ; 1                            ;
; 14                                               ; 10                           ;
; 15                                               ; 0                            ;
; 16                                               ; 23                           ;
; 17                                               ; 0                            ;
; 18                                               ; 6                            ;
; 19                                               ; 1                            ;
; 20                                               ; 7                            ;
; 21                                               ; 1                            ;
; 22                                               ; 2                            ;
; 23                                               ; 0                            ;
; 24                                               ; 3                            ;
; 25                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 25.23) ; Number of LABs  (Total = 95) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 13                           ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 3                            ;
; 24                                           ; 3                            ;
; 25                                           ; 5                            ;
; 26                                           ; 5                            ;
; 27                                           ; 10                           ;
; 28                                           ; 7                            ;
; 29                                           ; 16                           ;
; 30                                           ; 8                            ;
; 31                                           ; 9                            ;
; 32                                           ; 2                            ;
; 33                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 114       ; 0            ; 0            ; 114       ; 114       ; 0            ; 64           ; 0            ; 0            ; 50           ; 0            ; 64           ; 50           ; 0            ; 0            ; 0            ; 64           ; 0            ; 0            ; 0            ; 0            ; 0            ; 114       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 114          ; 114          ; 114          ; 114          ; 114          ; 0         ; 114          ; 114          ; 0         ; 0         ; 114          ; 50           ; 114          ; 114          ; 64           ; 114          ; 50           ; 64           ; 114          ; 114          ; 114          ; 50           ; 114          ; 114          ; 114          ; 114          ; 114          ; 0         ; 114          ; 114          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; o_rs1_data[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[18]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[19]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[20]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[21]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[22]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[23]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[24]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[25]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[26]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[27]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[28]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[29]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[30]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs1_data[31]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[18]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[19]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[20]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[21]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[22]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[23]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[24]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[25]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[26]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[27]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[28]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[29]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[30]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_rs2_data[31]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rs1_addr[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rs1_addr[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rs1_addr[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rs1_addr[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rs1_addr[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rs2_addr[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rs2_addr[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rs2_addr[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rs2_addr[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rs2_addr[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_reset            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_clk              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_addr[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_addr[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_addr[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_wren          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_addr[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_addr[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[16]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[17]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[18]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[19]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[20]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[21]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[22]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[23]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[24]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[25]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[26]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[27]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[28]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[29]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[30]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rd_data[31]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 20 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 14 of the 14 physical processors detected instead.
Info (119004): Automatically selected device EP4CGX22CF19C6 for design regfile
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX30CF19C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location R6
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A4
    Info (169125): Pin ~ALTERA_ASDO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location C5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location D5
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 114 pins of 114 total pins
    Info (169086): Pin o_rs1_data[0] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[1] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[2] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[3] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[4] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[5] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[6] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[7] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[8] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[9] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[10] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[11] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[12] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[13] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[14] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[15] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[16] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[17] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[18] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[19] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[20] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[21] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[22] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[23] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[24] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[25] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[26] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[27] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[28] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[29] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[30] not assigned to an exact location on the device
    Info (169086): Pin o_rs1_data[31] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[0] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[1] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[2] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[3] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[4] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[5] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[6] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[7] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[8] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[9] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[10] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[11] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[12] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[13] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[14] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[15] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[16] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[17] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[18] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[19] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[20] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[21] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[22] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[23] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[24] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[25] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[26] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[27] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[28] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[29] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[30] not assigned to an exact location on the device
    Info (169086): Pin o_rs2_data[31] not assigned to an exact location on the device
    Info (169086): Pin i_rs1_addr[3] not assigned to an exact location on the device
    Info (169086): Pin i_rs1_addr[2] not assigned to an exact location on the device
    Info (169086): Pin i_rs1_addr[1] not assigned to an exact location on the device
    Info (169086): Pin i_rs1_addr[0] not assigned to an exact location on the device
    Info (169086): Pin i_rs1_addr[4] not assigned to an exact location on the device
    Info (169086): Pin i_rs2_addr[3] not assigned to an exact location on the device
    Info (169086): Pin i_rs2_addr[2] not assigned to an exact location on the device
    Info (169086): Pin i_rs2_addr[1] not assigned to an exact location on the device
    Info (169086): Pin i_rs2_addr[0] not assigned to an exact location on the device
    Info (169086): Pin i_rs2_addr[4] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[0] not assigned to an exact location on the device
    Info (169086): Pin i_reset not assigned to an exact location on the device
    Info (169086): Pin i_clk not assigned to an exact location on the device
    Info (169086): Pin i_rd_addr[3] not assigned to an exact location on the device
    Info (169086): Pin i_rd_addr[4] not assigned to an exact location on the device
    Info (169086): Pin i_rd_addr[1] not assigned to an exact location on the device
    Info (169086): Pin i_rd_wren not assigned to an exact location on the device
    Info (169086): Pin i_rd_addr[2] not assigned to an exact location on the device
    Info (169086): Pin i_rd_addr[0] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[1] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[2] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[3] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[4] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[5] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[6] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[7] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[8] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[9] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[10] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[11] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[12] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[13] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[14] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[15] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[16] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[17] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[18] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[19] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[20] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[21] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[22] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[23] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[24] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[25] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[26] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[27] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[28] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[29] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[30] not assigned to an exact location on the device
    Info (169086): Pin i_rd_data[31] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'regfile.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node i_clk~input (placed in PIN M10 (CLK13, DIFFCLK_7n, REFCLK0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 113 (unused VREF, 2.5V VCCIO, 49 input, 64 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X26_Y21 to location X38_Y30
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.34 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 1 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin i_clk uses I/O standard 2.5 V at M10
Info (144001): Generated suppressed messages file C:/SystemVerilog/Milestone2/RegFile/output_files/regfile.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 6120 megabytes
    Info: Processing ended: Fri Sep 19 11:33:24 2025
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:13


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/SystemVerilog/Milestone2/RegFile/output_files/regfile.fit.smsg.


