[![Review Assignment Due Date](https://classroom.github.com/assets/deadline-readme-button-22041afd0340ce965d47ae6ef1cefeee28c7c493a6346c4f15d667ab976d596c.svg)](https://classroom.github.com/a/sEFmt2_p)
[![Open in Visual Studio Code](https://classroom.github.com/assets/open-in-vscode-2e0aaae1b6195c2367325f4f02e2d04e9abb55f0b24a779b69b11b9e10269abc.svg)](https://classroom.github.com/online_ide?assignment_repo_id=20894620&assignment_repo_type=AssignmentRepo)
# Lab02 - Unidad Aritm√©tico-L√≥gica (ALU)

## üë• Integrantes
* [Brandon Alexis Galeano Mart√≠nez](https://github.com/BAgaleanoM)
* [Juan David Torres Rom√°n](https://github.com/JuandavidT02)

---

## √çndice
1. [Descripci√≥n General](#descripci√≥n-general)
2. [Operaciones de la ALU](#operaciones-de-la-alu)
3. [Estructura del Proyecto](#estructura-del-proyecto)
4. [Simulaciones](#simulaciones)
5. [Implementaci√≥n en FPGA](#implementaci√≥n-en-fpga)
6. [Conclusiones](#conclusiones)
7. [Referencias](#referencias)

---

## Descripci√≥n General

En este laboratorio se dise√±√≥ una **Unidad Aritm√©tico-L√≥gica (ALU)** de 4 bits utilizando el lenguaje **Verilog**.  
El objetivo fue implementar un m√≥dulo capaz de realizar operaciones aritm√©ticas y l√≥gicas b√°sicas, controladas mediante una se√±al de selecci√≥n (`sel`).  

El proyecto incluy√≥:
- Implementaci√≥n modular de cada operaci√≥n.
- Creaci√≥n de un multiplexor para seleccionar la salida correspondiente.
- Testbench con **GTKWave**.
- Pruebas f√≠sicas en una **FPGA Zybo Z7**.

---

## Operaciones de la ALU

La ALU ejecuta **cinco operaciones** sobre dos operandos de 4 bits (`A` y `B`).  
La suma, resta y multiplicaci√≥n est√°n dise√±adas como operaciones implementadas en un bloque independiente, mientras que OR y el corrimiento est√°n implementadas en el mismo mux y en este caso en el case respectivo, para acceder a case se utiliza y se controla mediante la se√±al `sel`.

| C√≥digo `sel` | Operaci√≥n | Descripci√≥n |
|---------------|------------|--------------|
| `000` | Suma | `Y = A + B` |
| `001` | Resta | `Y = A - B`  |
| `010` | Multiplicaci√≥n | `Y = A * B` |
| `011` | OR L√≥gica | `Y = A OR B` |
| `100` | Corrimiento Izquierda | `Y = A << 1` |

### Suma
Parte de un sumador de 1 bit realizado a partir de compuertas l√≥gicas, luego de esto, se conectan en serie 3 sumadores m√°s para realizar el sumador de 4 bits.  
En este caso no es posible una salida **overflow**, ya que el resultado siempre ser√° m√°ximo de 5 bits, todos estos se disponen en Y que es de 8 bits.
De igual forma se dispone de la bandera zero cuando el resultado sea cero.

### Resta
Implementada mediante el **complemento a dos** del operando `B`, se emplea la misma l√≥gica que en el sumador completo pero en este caso com se menciona, utilizando un complemento a dos, se reutiliza el mismo bloque del sumador.
De igual forma se dispone de la bandera zero cuando el resultado sea cero, cuando `A` y `B` sean iguales.
El resultado overflow no es posible ya que la salida tiene 8 bits disponibles.

### Multiplicaci√≥n
Multiplica los operandos `A` y `B`, generando una salida de **8 bits**; la multiplicaci√≥n se realiza empleando la m√°quina de estados realizada en el `Laboratorio 1`, en este caso no se puede obtener un overflow ya que obtendremos una salida como m√°ximo de 8 bits, pero si se puede obtener un resultado cero cuando uno de sus multiplicadores ya sea `A` o `B` sea cero.

### OR L√≥gica
Opera bit a bit la compuerta l√≥gica OR entre `A` y `B`.  
Permite verificar el comportamiento combinacional puro de la ALU.

### Corrimiento Izquierda
Desplaza todos los bits de `A` una posici√≥n a la izquierda, lo cual da como resultado el equivalente a una multiplicaci√≥n por 2, de esta manera obtenemos que la salida siempre tendr√° un bit m√°s que el valor inicial.
Permite observar el efecto sobre los bits m√°s significativos.

---

## Estructura del Proyecto

El repositorio contiene los siguientes archivos en la carpeta scr:

| Archivo | Descripci√≥n |
|----------|-------------|
| **`alu4b.v`** | M√≥dulo principal que integra todas las operaciones y el multiplexor de selecci√≥n. |
| **`adder4b.v`** | Implementaci√≥n del sumador completo de 4 bits. |
| **`subs4b.v`** | M√≥dulo de resta usando complemento a dos. |
| **`mult4bits.v`** | M√≥dulo de multiplicaci√≥n de 4 bits con salida de 8 bits. |
| **`alu4b.v`** | M√≥dulo principal donde se tiene el Multiplexor de 3 entradas que selecciona la operaci√≥n seg√∫n `sel`, se recibe en este caso `A`,`B` y `sel`. |


Los m√≥dulos de suma, resta y multiplicaci√≥n fueron dise√±ados a medida que se iban necesitando en la asignatura para actividades anteriores, es por esto que suma y resta emplean compuertas l√≥gicas mientras que multiplicaci√≥n emplea una m√°quina de estados, la compuerta OR y el corrimiento se dise√±aron una manera diferente ya que fueron nuevas operaciones para este laboratorio y se tienen nuevos conocimiento que permiten facilitar su integraci√≥n, simulaci√≥n y depuraci√≥n.

---

## Simulaciones

Se elabor√≥ un **testbench (`alu4b_tb.v`)** que prueba todas las operaciones de la ALU secuencialmente.  
Durante la simulaci√≥n se variaron `A`, `B` y `sel`, observando la salida `Y` y las se√±ales de control.

**Herramientas utilizadas:**
- **GTKWave** ‚Üí Simulaci√≥n y visualizaci√≥n de formas de onda.
- **Vivado** ‚Üí S√≠ntesis, implementaci√≥n, generaci√≥n del bitstream y programaci√≥n de la FPGA.


### Resultados de simulaci√≥n
- Los resultados de cada operaci√≥n coincidieron con los valores te√≥ricos esperados.
- El **multiplexor** cambi√≥ correctamente la salida en funci√≥n de `sel`.
- No se observaron retardos significativos ni errores de propagaci√≥n.
- En las operaciones aritm√©ticas, se comprob√≥ el manejo adecuado del overflow.

**Ejemplo de prueba:**
| A | B | sel | Operaci√≥n | Resultado esperado |
|---|---|-----|------------|--------------------|
| 3 | 5 | 000 | Suma | 8 (1000) |
| 9 | 2 | 001 | Resta | 7 (0111) |
| 4 | 3 | 010 | Multiplicaci√≥n | 12 (00001100) |
| 6 | 3 | 011 | OR | 7 (0111) |
| 5 | X | 100 | Corrimiento izquierda | 10 (1010) |

Las formas de onda en **GTKWave** muestran claramente los cambios de salida y el efecto del selector `sel` en tiempo real.

---

## Implementaci√≥n en FPGA

En la implementaci√≥n pr√°ctica, se usaron **DIP Switches** y **LEDs** tanto de la placa FPGA como unos f√≠sicos que se establecieron en una protoboard para representar las entradas y salidas.

| Se√±al | Descripci√≥n | Elemento f√≠sico |
|-------|--------------|----------------|
| `A[3:0]` | Entradas del operando A | DIP Switch (SW0‚ÄìSW3) |
| `B[3:0]` | Entradas del operando B | DIP Switch (SW4‚ÄìSW7) |
| `sel[2:0]` | Selector de operaci√≥n | DIP Switch (SW8‚ÄìSW10) |
| `Y[7:0]` | Salida de la ALU | LEDs (LD0‚ÄìLD7) |

Cabe recalcar que para la utilizaci√≥n de los **DIP Switches** se configuraron en el `.xdc` como pulldown para cersiorarnos de su valor l√≥gico y para no emplear resistencias. 

**Configuraci√≥n:**
- Se utiliz√≥ **Vivado Design Suite** para s√≠ntesis, implementaci√≥n y generaci√≥n del bitstream.  
- Se asignaron los pines mediante el archivo `.xdc` de la FPGA Zybo Z7, descargado de la p√°gina oficial de xilinx.  
- El sistema se prob√≥ con valores representativos para validar todas las operaciones.

**Observaciones:**
- Las salidas respondieron de forma correcta a los cambios en los switches.  
- No se presentaron errores de conexi√≥n ni conflictos de pines, gracias a las buenas pr√°cticas empleadas durante el desarrollo del laboratorio.  
- La multiplicaci√≥n mostr√≥ correctamente los 8 bits de salida en los LEDs.

---

## Conclusiones

- Se implement√≥ correctamente una **ALU modular de 4 bits**, capaz de realizar cinco operaciones aritm√©tico-l√≥gicas b√°sicas.  
- El uso de **m√≥dulos jer√°rquicos** facilit√≥ el dise√±o, depuraci√≥n y simulaci√≥n del sistema.  
- Las **simulaciones** en GTKWave confirmaron la correcta selecci√≥n de operaciones y el buen funcionamiento del multiplexor.  
- La **implementaci√≥n en FPGA** permiti√≥ validar el dise√±o en hardware, comprobando la relaci√≥n entre el modelo digital y el comportamiento f√≠sico.  
- Este laboratorio permiti√≥ afianzar conceptos de **arquitectura digital, dise√±o combinacional, reutilizaci√≥n de m√≥dulos y verificaci√≥n por simulaci√≥n**.

---

## Referencias

- M. Morris Mano, *Dise√±o Digital: Principios y Pr√°cticas*, 4ta edici√≥n, Pearson, 2011.  
- Xilinx Inc., *Vivado Design Suite User Guide*, UG973, 2022.  
- HDLBits, *Arithmetic Logic Unit Exercises*, [https://hdlbits.01xz.net](https://hdlbits.01xz.net)  
- Pineda Vargas, E. F., *Material de clase: Electr√≥nica Digital II ‚Äì Universidad Nacional de Colombia*, 2025.  
- Patterson, D. & Hennessy, J., *Computer Organization and Design: The Hardware/Software Interface*, Morgan Kaufmann, 2017.
