descriptions:
- lang: en
  value: 'In the Linux kernel, the following vulnerability has been resolved:


    arm64: errata: Add Cortex-A520 speculative unprivileged load workaround


    Implement the workaround for ARM Cortex-A520 erratum 2966298. On an

    affected Cortex-A520 core, a speculatively executed unprivileged load

    might leak data from a privileged load via a cache side channel. The

    issue only exists for loads within a translation regime with the same

    translation (e.g. same ASID and VMID). Therefore, the issue only affects

    the return to EL0.


    The workaround is to execute a TLBI before returning to EL0 after all

    loads of privileged data. A non-shareable TLBI to any address is

    sufficient.


    The workaround isn''t necessary if page table isolation (KPTI) is

    enabled, but for simplicity it will be. Page table isolation should

    normally be disabled for Cortex-A520 as it supports the CSV3 feature

    and the E0PD feature (used when KASLR is enabled).'
- lang: es
  value: "En el kernel de Linux, se ha resuelto la siguiente vulnerabilidad: arm64:\
    \ errata: Agregar workaround de carga especulativa sin privilegios de Cortex-A520\
    \ Implementar la workaround para la errata 2966298 de ARM Cortex-A520. En un n\xFA\
    cleo Cortex-A520 afectado, una carga sin privilegios ejecutada especulativamente\
    \ podr\xEDa filtrarse datos de una carga privilegiada a trav\xE9s de un canal\
    \ lateral de cach\xE9. El problema s\xF3lo existe para cargas dentro de un r\xE9\
    gimen de traducci\xF3n con la misma traducci\xF3n (por ejemplo, el mismo ASID\
    \ y VMID). Por tanto, el problema s\xF3lo afecta al retorno a EL0. La soluci\xF3\
    n es ejecutar un TLBI antes de regresar a EL0 despu\xE9s de todas las cargas de\
    \ datos privilegiados. Un TLBI que no se pueda compartir con cualquier direcci\xF3\
    n es suficiente. El workaround no es necesario si el aislamiento de la tabla de\
    \ p\xE1ginas (KPTI) est\xE1 habilitado, pero por simplicidad lo ser\xE1. El aislamiento\
    \ de la tabla de p\xE1ginas normalmente debe estar deshabilitado para Cortex-A520,\
    \ ya que admite la funci\xF3n CSV3 y la funci\xF3n E0PD (utilizada cuando KASLR\
    \ est\xE1 habilitado)."
id: CVE-2023-52481
lastModified: '2024-02-29T13:49:29.390'
metrics: {}
published: '2024-02-29T06:15:46.060'
references:
- source: 416baaa9-dc9f-4396-8d5f-8c081fb06d67
  url: https://git.kernel.org/stable/c/32b0a4ffcaea44a00a61e40c0d1bcc50362aee25
- source: 416baaa9-dc9f-4396-8d5f-8c081fb06d67
  url: https://git.kernel.org/stable/c/471470bc7052d28ce125901877dd10e4c048e513
- source: 416baaa9-dc9f-4396-8d5f-8c081fb06d67
  url: https://git.kernel.org/stable/c/6e3ae2927b432a3b7c8374f14dbc1bd9ebe4372c
sourceIdentifier: 416baaa9-dc9f-4396-8d5f-8c081fb06d67
vulnStatus: Awaiting Analysis
