# DESCRIPTION: Verilator output: Timestamp data for --skip-identical.  Delete at will.
C "-Iother-verilog --cc --prof-cfuncs TesterWrapper.v -Wno-assignin -Wno-fatal -Wno-lint -Wno-style -Wno-COMBDLY -Wno-STMTDLY --Mdir verilated --trace"
S   4600640   618494  1621451609   431880546  1621451609   427880555 "/home/ulnor/.local/bin/verilator_bin"
S      1011   241214  1621241393   715557165  1621241393   715557165 "DualPortBRAM.v"
S     11338   241182  1621239301   228103133  1621239301   228103133 "ExecAddrGen.v"
S     18807   241180  1621239301   225103139  1621239301   225103139 "ExecAddrGen_Templated_1ul_16ul_0ul_s.v"
S     11663   241192  1621239301   236103115  1621239301   236103115 "ExecInstrGen.v"
S     69016   241190  1621239301   235103118  1621239301   235103118 "ExecInstrGen_RHSLHSTiling_1024ul_1024ul_0ul_s.v"
S      1777   241184  1621239301   229103131  1621239301   229103131 "ExecInstrGen_ama_addmuladd_16ns_9s_16s_16ns_16_1_1.v"
S      1777   241186  1621239301   231103126  1621239301   231103126 "ExecInstrGen_ama_addmuladd_1s_10ns_16s_16ns_16_1_1.v"
S       706   241188  1621239301   233103122  1621239301   233103122 "ExecInstrGen_mul_mul_16ns_16ns_32_1_1.v"
S     12505   241202  1621239301   245103096  1621239301   245103096 "FetchInstrGen.v"
S     32600   241200  1621239301   243103101  1621239301   243103101 "FetchInstrGen_RHSLHSTiling_Templated_2ul_64ul_2ul_0ul_1024ul_1024ul_s.v"
S       707   241194  1621239301   238103111  1621239301   238103111 "FetchInstrGen_mul_mul_16ns_16ns_20_1_1.v"
S       707   241196  1621239301   240103107  1621239301   240103107 "FetchInstrGen_mul_mul_16ns_16ns_28_1_1.v"
S       707   241198  1621239301   241103105  1621239301   241103105 "FetchInstrGen_mul_mul_16ns_16ns_32_1_1.v"
S     11742   241218  1621241387   715570321  1621241387   715570321 "Q_srl.v"
S     11808   241210  1621239301   251103083  1621239301   251103083 "ResultInstrGen.v"
S     21576   241208  1621239301   249103088  1621239301   249103088 "ResultInstrGen_RHSTiling_Templated_2ul_2ul_32ul_s.v"
S       711   241204  1621239301   246103094  1621239301   246103094 "ResultInstrGen_mul_mul_16ns_16ns_28_1_1.v"
S       711   241206  1621239301   247103092  1621239301   247103092 "ResultInstrGen_mul_mul_16ns_16ns_32_1_1.v"
S    434504   241212  1621241383   119580399  1621241383   119580399 "TesterWrapper.v"
T   3972510   498602  1624893756   564652814  1624893756   564652814 "verilated/VTesterWrapper.cpp"
T    536267   498598  1624893756   498652825  1624893756   498652825 "verilated/VTesterWrapper.h"
T      1575   498372  1624893756   566652813  1624893756   566652813 "verilated/VTesterWrapper.mk"
T       589   498594  1624893756   351652850  1624893756   351652850 "verilated/VTesterWrapper__Syms.cpp"
T       934   498592  1624893756   349652850  1624893756   349652850 "verilated/VTesterWrapper__Syms.h"
T   2259322   498366  1624893756   484652827  1624893756   484652827 "verilated/VTesterWrapper__Trace.cpp"
T   3589830   498596  1624893756   436652836  1624893756   436652836 "verilated/VTesterWrapper__Trace__Slow.cpp"
T      1043   498376  1624893756   567652813  1624893756   567652813 "verilated/VTesterWrapper__ver.d"
T         0        0  1624893756   578652811  1624893756   578652811 "verilated/VTesterWrapper__verFiles.dat"
T      1255   498368  1624893756   564652814  1624893756   564652814 "verilated/VTesterWrapper_classes.mk"
