# Projeto CodLok com FPGA - EmbarcaTech

O CodLok Ã© um sistema desenvolvido para FPGA que controla o acesso atravÃ©s de uma senha numÃ©rica. Quando a senha correta Ã© digitada, um LED Ã© acionado, indicando acesso liberado.

## Autor

Wallace Ribeiro Benites

## ðŸŽ¯ Funcionalidades

- Senha de 6 dÃ­gitos
- LED indicador
- Feedback visual
- Cancelamento - Tecla # para cancelar a operaÃ§Ã£o

## ðŸŒ VisÃ£o Geral

### Estrutura do CÃ³digo

O sistema foi desenvolvido em Verilog e organizado em quatro arquivos principais:

- `codlok.v` - CÃ³digo principal do sistema
- `tb_codlok.v` - Testbench para simulaÃ§Ã£o
- `codlok_top.v` - MÃ³dulo topo para FPGA
- `keypad_controller.v` - Controlador do teclado matricial

### Estados do Sistema

| Estado          | DescriÃ§Ã£o                          |
|-----------------|------------------------------------|
| IDLE            | Aguardando inÃ­cio da digitaÃ§Ã£o    |
| PASSWORD_ENTRY  | Capturando os dÃ­gitos da senha    |
| ACCESS_GRANTED  | Acesso concedido (LED ligado)     |
| ACCESS_DENIED   | Acesso negado (LED piscante)      |

## ðŸ› ï¸ Testbench

Foram executados 5 testes completos para validar o sistema:

- Teste 1 - Senha Correta
- Teste 2 - Senha Incorreta
- Teste 3 - Cancelamento
- Teste 4 - Senha Incompleta
- Teste 5 - Teclas InvÃ¡lidas

### Como Executar o Testbench

**PrÃ©-requisitos:**
- Icarus Verilog instalado
- Sistema Linux (testado no Ubuntu)

**Comandos para SimulaÃ§Ã£o:**

```bash
# Clone o repositÃ³rio
git clone https://github.com/FPGA-2025/lab99-ProjetoFinal-wallaceeBenites

# Entre na pasta do projeto
cd lab99-ProjetoFinal-wallaceeBenites

# Execute a simulaÃ§Ã£o
make sim
```

### SaÃ­da Esperada da SimulaÃ§Ã£o

Abaixo estÃ¡ um exemplo da saÃ­da esperada ao executar o testbench:

```
mkdir -p build
mkdir -p logs
Compilando projeto...
iverilog -o build/codlok_sim src/tb_codlok.v src/codlok.v
Executando simulaÃ§Ã£o...
==========================================
    TESTE DO CODLOK - SIMULADOR
    SENHA CORRETA: 000123
==========================================
[ESTADO] IDLE

=== TESTE 1: Senha Correta (000123) ===
[CODLOK] Primeiro dÃ­gito: 0
[PROGRESSO] DÃ­gitos digitados: 1/6
[ESTADO] PASSWORD_ENTRY
--- Tecla: 0 ---
[CODLOK] DÃ­gito 2: 0
[PROGRESSO] DÃ­gitos digitados: 2/6
--- Tecla: 0 ---
[CODLOK] DÃ­gito 3: 0
[PROGRESSO] DÃ­gitos digitados: 3/6
--- Tecla: 0 ---
[CODLOK] DÃ­gito 4: 1
[PROGRESSO] DÃ­gitos digitados: 4/6
--- Tecla: 1 ---
[CODLOK] DÃ­gito 5: 2
[PROGRESSO] DÃ­gitos digitados: 5/6
--- Tecla: 2 ---
[CODLOK] DÃ­gito 6: 3
[PROGRESSO] DÃ­gitos digitados: 6/6
[CODLOK] === VERIFICAÃ‡ÃƒO FINAL ===
[CODLOK] Senha digitada: 000123
[CODLOK] Senha correta:  000123
[CODLOK] *** SENHA CORRETA! ACESSO CONCEDIDO ***
[EVENTO] >>> ACESSO CONCEDIDO! <<<
[ESTADO] ACCESS_GRANTED
--- Tecla: 3 ---
[CODLOK] Tempo expirado
[ESTADO] IDLE

=== TESTE 2: Senha Incorreta (000122) ===
[CODLOK] Primeiro dÃ­gito: 0
[PROGRESSO] DÃ­gitos digitados: 1/6
[ESTADO] PASSWORD_ENTRY
--- Tecla: 0 ---
[CODLOK] DÃ­gito 2: 0
[PROGRESSO] DÃ­gitos digitados: 2/6
--- Tecla: 0 ---
[CODLOK] DÃ­gito 3: 0
[PROGRESSO] DÃ­gitos digitados: 3/6
--- Tecla: 0 ---
[CODLOK] DÃ­gito 4: 1
[PROGRESSO] DÃ­gitos digitados: 4/6
--- Tecla: 1 ---
[CODLOK] DÃ­gito 5: 2
[PROGRESSO] DÃ­gitos digitados: 5/6
--- Tecla: 2 ---
[CODLOK] DÃ­gito 6: 2
[PROGRESSO] DÃ­gitos digitados: 6/6
[CODLOK] === VERIFICAÃ‡ÃƒO FINAL ===
[CODLOK] Senha digitada: 000122
[CODLOK] Senha correta:  000123
[CODLOK] *** SENHA INCORRETA! ACESSO NEGADO ***
[EVENTO] >>> ACESSO NEGADO! <<<
[ESTADO] ACCESS_DENIED
--- Tecla: 2 ---
[ESTADO] IDLE

=== TESTE 3: Cancelamento com # ===
[CODLOK] Primeiro dÃ­gito: 1
[PROGRESSO] DÃ­gitos digitados: 1/6
[ESTADO] PASSWORD_ENTRY
--- Tecla: 1 ---
[CODLOK] DÃ­gito 2: 2
[PROGRESSO] DÃ­gitos digitados: 2/6
--- Tecla: 2 ---
[CODLOK] Cancelado com #
[ESTADO] IDLE
--- Tecla: b ---

=== TESTE 4: Senha Curta (apenas 3 dÃ­gitos) ===
[CODLOK] Primeiro dÃ­gito: 1
[PROGRESSO] DÃ­gitos digitados: 1/6
[ESTADO] PASSWORD_ENTRY
--- Tecla: 1 ---
[CODLOK] DÃ­gito 2: 2
[PROGRESSO] DÃ­gitos digitados: 2/6
--- Tecla: 2 ---
[CODLOK] DÃ­gito 3: 3
[PROGRESSO] DÃ­gitos digitados: 3/6
--- Tecla: 3 ---

=== TESTE 5: Teclas NÃ£o NumÃ©ricas ===
--- Tecla: a ---
--- Tecla: c ---
--- Tecla: d ---

==========================================
         FIM DOS TESTES
==========================================
src/tb_codlok.v:113: $finish called at 25610000 (1ps)

SimulaÃ§Ã£o concluÃ­da! Verifique logs/simulation.log
```

## Utilizando na FPGA

### Montagem do Projeto

<img src="assets/FPGA.png" alt="BitDogLab" width="400">

### A pinagem foi baseada nessas imagens para utilizar o adaptador do teclado do kit:

<img src="assets/Imagem_placa_extensao.png" alt="BitDogLab" width="400">
<img src="assets/Imagem_placa_pinos.png" alt="BitDogLab" width="265">
<img src="assets/cn3.png" alt="BitDogLab" width="207">

### Arquivo LPF

```
# Clock
LOCATE COMP "clk" SITE "P3";
IOBUFFER PORT "clk" IO_TYPE=LVCMOS33;
FREQUENCY PORT "clk" 25.0 MHz;

# LED
LOCATE COMP "led" SITE "L2";
IOBUFFER PORT "led" IO_TYPE=LVCMOS33;

# Keypad Rows (entradas)
LOCATE COMP "row[0]" SITE "J4";
IOBUFFER PORT "row[0]" IO_TYPE=LVCMOS33;
LOCATE COMP "row[1]" SITE "J5";
IOBUFFER PORT "row[1]" IO_TYPE=LVCMOS33;
LOCATE COMP "row[2]" SITE "A2";
IOBUFFER PORT "row[2]" IO_TYPE=LVCMOS33;
LOCATE COMP "row[3]" SITE "K4";
IOBUFFER PORT "row[3]" IO_TYPE=LVCMOS33;

# Keypad Columns (saÃ­das)
LOCATE COMP "col[0]" SITE "B3";
IOBUFFER PORT "col[0]" IO_TYPE=LVCMOS33;
LOCATE COMP "col[1]" SITE "E19";
IOBUFFER PORT "col[1]" IO_TYPE=LVCMOS33;
LOCATE COMP "col[2]" SITE "K3";
IOBUFFER PORT "col[2]" IO_TYPE=LVCMOS33;
LOCATE COMP "col[3]" SITE "K5";
IOBUFFER PORT "col[3]" IO_TYPE=LVCMOS33;
```
## Como Utilizar

**SÃ­ntese com Yosys**

```
yosys -p "read_verilog src/codlok.v src/keypad_controller.v src/codlok_top.v; synth_ecp5 -json build/codlok.json -abc9"
```

**Place & Route com NextPnR**
```
nextpnr-ecp5 --json build/codlok.json --lpf codlok.lpf --textcfg build/codlok.config --package CABGA381 --45k --speed 6
```

**Gerar Bitstream**
```
ecppack --compress --input build/codlok.config --bit build/codlok.bit
```

**Carregar na FPGA**
```
openFPGALoader -b colorlight-i9 build/codlok.bit
```


## VÃ­deo do Funcionamento

[Assista ao vÃ­deo demonstrativo](https://www.youtube.com/watch?v=rOIuPmm22Kc)

## ObservaÃ§Ãµes e Desafios

Infelizmente, sÃ³ consegui fazer o sistema funcionar uma vez (como mostrado no vÃ­deo). O funcionamento nÃ£o foi consistente, indicando possÃ­veis problemas:

Pinagem incorreta - Mapeamento dos pinos pode nÃ£o estar adequado

Placa extensora - PossÃ­vel incompatibilidade com o adaptador do teclado

Timing issues - Problemas de sincronizaÃ§Ã£o com o teclado

SoluÃ§Ãµes Alternativas
Caso os problemas persistam, as alternativas sÃ£o:

ConexÃ£o direta - Ligar fios diretamente nos pinos da FPGA

Teste com LEDs - Verificar individualmente cada pino

MultÃ­metro - Confirmar continuidade dos circuitos

## Estrutura do Projeto

```
lab99-ProjetoFinal-wallaceeBenites/
â”œâ”€â”€ src/
â”‚   â”œâ”€â”€ codlok.v              # CÃ³digo principal
â”‚   â”œâ”€â”€ codlok_top.v          # MÃ³dulo topo FPGA
â”‚   â”œâ”€â”€ keypad_controller.v   # Controlador teclado
â”‚   â””â”€â”€ tb_codlok.v           # Testbench
â”œâ”€â”€ assets/                   # Imagens e recursos
â”œâ”€â”€ codlok.lpf               # ConfiguraÃ§Ã£o pinos
â”œâ”€â”€ Makefile                 # AutomaÃ§Ã£o
â””â”€â”€ README.md               # DocumentaÃ§Ã£o
```
